メモリカード
【課題】 セキュリティコントローラだけに動作電源を投入してセキュリティー処理を実行させる動作形態におけるノイズの発生を抑制する。
【解決手段】 本発明に係るメモリカード（５）は、外部とのインタフェース機能を有するコントローラ（７）と、前記コントローラに接続された不揮発性メモリ（８）と、外部との非接触インタフェース可能なマイクロコンピュータ（９）と、前記コントローラに与えられるクロック信号が入力されるクロック端子と、前記マイクロコンピュータに供給電圧を与える前記クロック端子と第１の距離を有する電圧供給端子と、前記マイクロコンピュータに接続され、それぞれが前記電源電圧端子と前記第１の距離より長い距離を有するアンテナ接続用の第１と第２のアンテナ端子と、を配線基板上に有する。
【解決手段】 本発明に係るメモリカード（５）は、外部とのインタフェース機能を有するコントローラ（７）と、前記コントローラに接続された不揮発性メモリ（８）と、外部との非接触インタフェース可能なマイクロコンピュータ（９）と、前記コントローラに与えられるクロック信号が入力されるクロック端子と、前記マイクロコンピュータに供給電圧を与える前記クロック端子と第１の距離を有する電圧供給端子と、前記マイクロコンピュータに接続され、それぞれが前記電源電圧端子と前記第１の距離より長い距離を有するアンテナ接続用の第１と第２のアンテナ端子と、を配線基板上に有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載したメモリカードに関する。
【背景技術】
【０００２】
特許文献１にはＭＭＣ（マルチメディアカード：登録商標）規格との互換性を維持しながらマルチバンクやマルチファンクションを実現するために、ＭＭＣ規格に準拠のメモリカードにＳＩＭ（Subscriber Identity Module）を搭載してセキュリティの強化を図るようにした技術が記載される。
【０００３】
特許文献２には、フラッシュメモリチップとセキュリティー処理を実行するＩＣカードチップと、外部からの指示に従ってそれらを制御するコントローラチップを実装した記憶装置について記載がある。
【０００４】
また非特許文献１はマルチメディアカードの規格が記載される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開ＷＯ０１／８４４８０号パンフレット
【特許文献２】特開平２００３−９１７０４号公報
【非特許文献】
【０００６】
【非特許文献１】The MultiMedia Card System Specification Version 3.3
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者は、インタフェースコントローラ及びメモリと共にＩＣカード用マイクロコンピュータのようなセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードについて検討した。
【０００８】
第１は、インタフェースコントローラとセキュリティコントローラが接続されているとき、外部から供給された動作電源電圧を、インタフェースコントローラ及びメモリのための動作電源電圧の供給を停止し、セキュリティコントローラだけに動作電源電圧を供給可能な場合に、セキュリティコントローラだけに動作電源を投入して専らセキュリティー処理を実行させるというような動作形態において不都合の有ることが明らかにされた。即ち、インタフェースコントローラに動作電源が投入されていないと、前記セキュリティーコントローラに接続する前記インタフェースコントローラのインタフェース部において出力バッファの出力制御状態が不定になって低インピーダンス状態にされている場合が有り、このような状態でセキュリティーコントローラのパワーオンリセット若しくは起動のためのクロックや信号が外部から供給されると、そのクロックや信号が低インピーダンス状態の前記インタフェース部に流れ込んで、無視し得ないノイズになったり誤動作を生ずる虞のあることが見出された。特にセキュリティーコントローラ等が外部と非接触でインタフェースするような場合には通信感度を著しく低下されることが懸念される。
【０００９】
第２は、前記セキュリティーコントローラが非接触インタフェース機能を有するとき、カードの配線基板に通信感度向上のための外部アンテナの接続端子を設ける場合に、信号やクロック等その他の接続端子との配置関係を考慮することの重要性が本発明者によって見出された。即ち、配線基板上で信号やクロック等の接続端子に至る配線の引き回しと、外部アンテナの接続端子に至る配線の引き回しとが錯綜して相互に近接したり跨いだりすることが多くなると、クロストークや誘導等によって信号線やクロック配線にノイズが重畳される。若しくは信号線やクロック配線からのクロストークや誘導等によるノイズが、外部高周波アンテナから受信される高周波信号に重畳され、非接触動作時の入出力データに誤りを生じ得る。外部アンテナの接続端子に対してはそのようなノイズの発生を極力抑えることができるような配置を採用することが必要になる。さらに、インタフェースコントローラ及びメモリのための動作電源電圧の供給を停止し、セキュリティコントローラに動作電源電圧を供給可能な場合に、インタフェースコントローラの動作電源電圧レベルよりセキュリティコントローラの動作電源電圧レベルが高い場合には、高いレベルの動作電源を供給する外部接続端子の配置についても上記同様の考慮が必要になる。
【００１０】
本発明の目的は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおけるノイズの発生を抑制することにある。
【００１１】
本発明の目的は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、セキュリティコントローラだけに動作電源を投入してセキュリティー処理を実行させる動作形態におけるノイズの発生を抑制することにある。
【００１２】
またインタフェースコントローラとセキュリティコントローラの動作電源を分離することにより、メモリカード全体としての消費電力を低減することにある。
【００１３】
本発明の別の目的は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、非接触インタフェース機能を有する前記セキュリティーコントローラに外部アンテナを接続するための接続端子の配置が他の接続端子との関係でノイズの発生を助長しないようにすることにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１６】
〔１〕本発明に係るメモリカードは、複数の外部接続端子が形成された配線基板に、前記外部接続端子に接続されたインタフェースコントローラ（７）と、前記インタフェースコントローラに接続されたメモリ（８）と、前記インタフェースコントローラに接続されたセキュリティコントローラ（９）とが搭載され、前記インタフェースコントローラ及びメモリに動作電源を供給する第１の外部接続端子（Ｃ４）とは別に前記セキュリティーコントローラに動作電源を供給可能な第２の外部接続端子（Ｃ１５）を有し、前記セキュリティーコントローラに接続する前記インタフェースコントローラのインタフェース部は前記第２の外部接続端子から動作電源を受け前記第１の外部接続端子からの動作電源供給が停止可能にされる。
【００１７】
インタフェースコントローラへの動作電源の供給が断たれてもそのインタフェース部（１１）にはセキュリティーコントローラへの動作電源が供給されるから、インタフェース部の出力が不定状態にならず、そこに不定な電流が流れてノイズになることを抑制することができる。インタフェース部に無駄な電流が全く流れないようにするには、前記インタフェース部は前記第１の外部接続端子からの動作電源供給が停止された状態において高インピーダンス状態に制御されればよい。
【００１８】
本発明の具体的な形態では、前記インタフェース部は前記第１の外部接続端子に供給される第１電源電圧による信号レベルと前記第２の外部接続端子に供給される第２電源電圧による信号レベルとの間のレベルシフトを行なうレベルシフト機能を有する。
【００１９】
本発明の具体的な形態では、前記セキュリティーコントローラのインタフェース端子として、クロック信号を入力する第３の外部接続端子（Ｃ１１）、データ入出力用の第４の外部接続端子（Ｃ１３）、リセット信号入力用の第５の外部接続端子（Ｃ１０）を有する。このとき、前記第３の外部接続端子乃至第５の外部接続端子は、前記インタフェースコントローラが認識するカードモードに応じてインタフェースコントローラが入出力信号用の外部接続端子として利用可能である。例えば並列データ入出力ビット数が相違する幾つかのカードモードに対応することができる。前記インタフェースコントローラが第３の外部接続端子乃至第５の外部接続端子をデータ入出力用の外部接続端子として利用するとき、セキュリティーコントローラはインタフェースコントローラ経由で外部とのインタフェースを行なうことができる。このとき、前記第３の外部接続端子乃至第５の外部接続端子を分離スイッチ回路（１２）にてインタフェースコントローラから切り離しておけば、前記第３の外部接続端子乃至第５の外部接続端子に接続する外部回路に、セキュリティーコントローラのインタフェース機能に従ってインタフェースコントローラとの間でやり取りされる信号が不所望に外部に出力されるのを抑制することができる。
【００２０】
本発明の具体的な形態として、前記セキュリティーコントローラは、外部と非接触インタフェースが可能なＩＣカード用マイクロコンピュータ及び外部と接触インタフェースが可能なＩＣカード用マイクロコンピュータの双方又は何れか一方であってよい。また、前記セキュリティーコントローラは、外部と非接触インタフェースと接触インタフェースの双方が可能なＩＣカード用マイクロコンピュータであってよい。
【００２１】
本発明の具体的な形態として、前記セキュリティーコントローラが外部と非接触インタフェースが可能なＩＣカード用マイクロコンピュータであるとき、前記外部接続端子として非接触インタフェースのための高周波アンテナを接続可能なアンテナ接続端子（Ｃ１４，Ｃ１６）を有する場合、前記アンテナ接続端子は前記第２の外部接続端子に隣接して前記第１の外部接続端子の近傍に配置されることが望ましい。そのようなアンテナ接続端子は非接触インタフェースの感度を上げるための外部高周波アンテナの接続に用いられる。アンテナ接続端子に印加される電圧は比較的高く周波数も高い。従って、配線基板上で信号やクロック等の接続端子に至る配線の引き回しと、外部アンテナの接続端子に至る配線の引き回しとが錯綜して相互に近接したり跨いだりすることが多くなると、クロストークや誘導等によって信号線やクロック配線にノイズが重畳される。若しくは信号線やクロック配線からのクロストークや誘導等によるノイズが、外部高周波アンテナから受信される高周波信号に重畳され、非接触動作時の入出力データに誤りを生じ得る。前記アンテナ接続端子は前記第２の外部接続端子に隣接して前記第１の外部接続端子の近傍に配置されるから、その配置はノイズの発生を極力抑えるのに好適な配置となる。
【００２２】
前記複数個の外部接続端子は、メモリカードの挿入方向の前後に隣合う列相互間で列方向の配置がずらされた千鳥状の配置を有する。この千鳥状配置により、メモリカードが着脱されるカードスロットには、その多数のスロット端子を交互に突出量を変えて並列配置するという比較的簡単に構成によって多端子化に対応することができる。例えば、メモリカードの挿入方向前後に隣合う後側の配列に、前記第２の外部接続端子乃至第５の外部接続端子と前記アンテナ接続端子を有する。特に、前記第２の外部接続端子及び前記アンテナ接続端子は列方向配置の中央部に位置すればよい。前記第２の外部接続端子は前記アンテナ接続端子に対して千鳥状配置とすればよい。
【００２３】
本発明の更に別の具体的な形態として、前記インタフェースコントローラ、メモリ及びセキュリティーコントローラが夫々個別の半導体チップであるとき、メモリを構成する半導体チップの上にインタフェースコントローラを構成する半導体チップを積層し、それら半導体チップの同じ向きの辺に沿って配置された電極パッドに配線基板の電極をワイヤボンディングするのがよい。ボンディングワイヤを短くでき、ワイヤの干渉も少なくなる。
【００２４】
〔２〕本発明に係るメモリカードは、複数の外部接続端子が形成された配線基板に、前記外部接続端子に接続されたインタフェースコントローラと、前記インタフェースコントローラに接続されたメモリと、セキュリティコントローラとが搭載され、前記インタフェースコントローラ及びメモリに動作電源を供給する第１の外部接続端子とは別に前記セキュリティーコントローラに動作電源を供給可能な第２の外部接続端子を有し、前記セキュリティーコントローラは、外部と非接触インタフェースが可能なＩＣカード用マイクロコンピュータであって、前記外部接続端子として非接触インタフェースのためのアンテナを接続可能なアンテナ接続端子を有し、前記アンテナ接続端子は前記第２の外部接続端子に隣接して前記第１の外部接続端子の近傍に配置される。
【００２５】
前記複数個の外部接続端子は、メモリカードの挿入方向の前後に隣合う列相互間で列方向の配置がずらされた千鳥状の配置を有する。この千鳥状配置により、カードスロットには、その多数のスロット端子を交互に突出量を変えて並列配置するという比較的簡単に構成によって多端子化に対応することができる。例えば、メモリカードの挿入方向前後に隣合う後側の配列に、前記第２の外部接続端子乃至第５の外部接続端子と前記アンテナ接続端子を有する。特に、前記第２の外部接続端子及び前記アンテナ接続端子は列方向配置の中央部に位置すればよい。前記第２の外部接続端子は前記アンテナ接続端子に対して千鳥状配置とすればよい。
【発明の効果】
【００２６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２７】
インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、セキュリティコントローラだけに動作電源を投入してセキュリティー処理を実行させる動作形態におけるノイズの発生を抑制することができる。
【００２８】
インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、非接触インタフェース機能を有する前記セキュリティーコントローラに外部アンテナを接続するための接続端子の配置が他の接続端子との関係でノイズの発生を助長しないようにすることができる。
【００２９】
インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおけるノイズの発生を抑制することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明に係るメモリカードの一例を示すブロック図である。
【図２】本発明に係るメモリカードを適用した携帯電話機などの通信携帯端末装置の概略を示す説明図である。
【図３】メモリカードのカードモードに応じた外部接続端子の機能割り当てを例示する説明図である。
【図４】電源供給停止に応答して高出力インピーダンス状態に制御可能な出力バッファを例示する回路図である。
【図５】電源遮断時に前記インタフェース部の出力不定状態を解消するのにバススイッチを採用した例を示す説明図である。
【図６】レベルシフトに差動アンプを利用した回路を示す回路図である。
【図７】本発明に係るメモリカードの第２の構成例を示すブロック図である。
【図８】本発明に係るメモリカードの第３の構成例を示すブロック図である。
【図９】本発明に係るメモリカードの第４の構成例を示すブロック図である。
【図１０】本発明に係るメモリカードの第５の構成例を示すブロック図である。
【図１１】インタフェースコントローラの詳細を例示するブロック図である。
【図１２】デュアルウェイのＩＣカードマイコンの具体例を示すブロック図である。
【図１３】本発明に係るメモリカードをＭＭＣ規格のスタンダードサイズのパッケージに封止した時の外観を示す説明図である。
【図１４】本発明に係るメモリカードをＭＭＣ規格のハーフサイズのパッケージに封止した時の外観を示す説明図である。
【図１５】図１３及び図１４の外部接続端子の形状に対してその一部を変更した例を示す説明図である。
【図１６】図１３及び図１４の外部接続端子に対して外部接続端子数を削減した例を示す説明図である。
【図１７】夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ、フラッシュメモリ及びＩＣカードマイコンのスタック実装構造を例示する平面図である。
【図１８】図１７の実装構造の縦断面図である。
【図１９】図１７及び図１８のスタック構造に対してＩＣカードマイコンを２チップスタックする構造を示す縦断面図である。
【図２０】夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ、フラッシュメモリ及びＩＣカードマイコの更に別のスタック実装構造を示す平面図である。
【図２１】図２０の実装構造に対する縦断面図である。
【図２２】図２０及び図２１のスタック構造に対してＩＣカードマイコンを２チップスタックする構造を示す縦断面図である。
【図２３】メモリカードとメモリカードが挿入されるカードスロットを示す説明図である。
【図２４】図２３のメモリカードがカードスロットに挿入される第１過程を示す説明図である。
【図２５】図２３のメモリカードがカードスロットに挿入される第２過程を示す説明図である。
【図２６】図２３のメモリカードがカードスロットに挿入される第３過程を示す説明図である。
【発明を実施するための形態】
【００３１】
《通信携帯端末装置》
図２には本発明の一例に係るメモリカードを適用した携帯電話機などの通信携帯端末装置の概略が示される。通信携帯端末装置１は例えばシステム全体の制御を行うマイクロプロセッサ（ＭＰＵ）２と、移動体通信のために変調及び復調などのベースバンド処理を行うベースバンド処理部（ＢＢ）３、規定の高周波による送受信を行う高周波部（ＲＦｃｌ）４、及びメモリカード（ＭＲＹＣ）５を有する。ＭＲＹＣ５は通信携帯端末装置１の図示を省略するカードスロットに着脱可能にされる。ＭＰＵ２はＭＲＹＣ５にとってカードホストとして位置付けられる。
【００３２】
ＭＲＹＣ５は、例えば、メモリ記憶機能、Ｅ−コマースなどに対する高レベルのセキュリティー処理機能、交通機関における課金等のための低レベルのセキュリティー処理機能、コンテンツデータの暗号化・復号処理機能等のマルチファンクションを提供する。
【００３３】
《ＩＣカードマイコン内蔵ＭＲＹＣ》
図１にはＭＲＹＣ５の構成が例示される。ＭＦＭＣ５は、複数個の外部接続端子Ｃ１〜Ｃ１６が形成された配線基板に、インタフェースコントローラ７と、前記インタフェースコントローラ７に接続されたフラッシュメモリ８と、前記インタフェースコントローラ７に接続されたセキュリティコントローラとしてのＩＣ（インテグレーテッド・サーキット）カード用マイクロコンピュータ（ＩＣカードマイコンとも称する）９が搭載される。前記インタフェースコントローラ７、フラッシュメモリ８、及びＩＣカードマイコン９は夫々個別の半導体集積回路チップで構成されている。
【００３４】
インタフェースコントローラ７は、メモリカードとしての外部インタフェース機能、フラッシュメモリの仕様に応じたメモリインタフェース機能、そしてメモリカードコマンドを用いてＩＣカードマイコンとインタフェースするＩＣカードマイコンインタフェース機能を持つ。ここで、ＭＲＹＣ５はマルチメディアカード規格準拠のメモリカードとしての外部インタフェー仕様を満足するものとされる。
【００３５】
フラッシュメモリ８は電気的に消去及び書き込み可能な不揮発性メモリである。フラッシュメモリ８は、特に図示はしないが、電気的に消去及び書き込み可能な不揮発性メモリセルトランジスタ（フラッシュメモリセルとも記す）を有する。フラッシュメモリセルは、特に図示はしないが、フローティングゲートを有する所謂スタックドゲート構造、或いはＯＮＯ（オキサイド・ナイトライド・オキサイド）ゲート絶縁膜を備えたメモリトランジスタ部と選択トランジスタ部から成る所謂スプリットゲート構造を有する。前記フラッシュメモリセルは、前記フローティングゲート等に電子が注入されると閾値電圧が上昇し、また、前記フローティングゲート等から電子を引き抜くと閾値電圧が低下する。前記フラッシュメモリセルは、データ読み出しのためのワード線電圧に対する閾値電圧の高低に応じた情報を記憶することになる。特に制限されないが、本明細書においてメモリセルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態と称する。
【００３６】
ＩＣカードマイコン９は、特に図示はしないがＣＰＵとその動作プログラムおよび認証に利用する制御情報など保有する不揮発性メモリを備え、その動作プログラムに従って認証処理などを行う。ここではＩＣカードマイコン９は外部と接触インタインタフェースと非接触インタフェースが可能な接触・非接触デュアルウェイのＩＣカードとされる。接触インタフェースは１ビットのデータ入出力端子Ｉ／Ｏ、クロック端子ＣＬＫ、リセット端子ＲＥＳを用いたシリアル通信で行われる。非接触インタフェースは端子ＴＭＬ１，ＴＭＬ２に接続するアンテナを用いた高周波通信で行われる。図には外部アンテナ１０と同調コンデンサ１３が代表的に示されている。特に図示はしないが、非接触インタフェースは端子ＴＭＬ１，ＴＭＬ２に接続する内部アンテナをＭＲＹＣ５のパッケージ内部若しくは回路基板上に設け、端子Ｃ１４，Ｃ１６に外部アンテナ１０を接続した時に内部アンテナをスイッチで切り離し可能にする構成を備えもよい。
【００３７】
前記外部接続端子Ｃ１〜Ｃ１６の内、Ｃ１〜Ｃ７の機能と配置はＭＭＣ規格に準拠し、Ｃ８〜Ｃ１３は多ビットのデータバスに対応する。Ｃ１４〜Ｃ１６は新設である。
【００３８】
図３にはＭＲＹＣ５のカードモードに応じた外部接続端子Ｃ１〜Ｃ１６の機能割り当てが示される。１ビットモード、４ビットモード、８ビットモードはＭＲＹＣ５の外部に対するデータ入出力ビット数を意味する。非接触カード機能のみとは外部インタフェース機能として非接触インタフェース機能だけしか持たないＩＣカードマイコンを搭載した場合を意味し、この例については後でその詳細を説明する。図において、ＲＳＶ（for MMC）はＭＭＣモードにおけるリザーブ端子、ＣＳ（for SPI）はＳＰＩモードにおけるチップセレクト端子、ＣＭＤはコマンド端子、Ｖｓｓ１，Ｖｓｓ２は回路の接地端子、Ｖｄｄは電源端子、ＣＬＫはメモリカードのクロック端子、ＤＡＴはシリアルデータ入出力端子、ＲＥＳ−ｉｃはＩＣカードマイコンのリセット端子、ＣＬＫ−ｉｃはＩＣカードマイコンのクロック端子、Ｖｃｃ−ｉｃはＩＣカードマイコンの電源端子、ＬＡ，ＬＢはアンテナ接続端子、Ｖｃｃ−ＩＣはＩＣカードマイコンへの専用電源端子、ＤＡＴ０〜ＤＡＴ７は並列データ入出力端を意味する。
【００３９】
図３から明らかなように、基本的に、Ｃ１〜Ｃ９がメモリカードインタフェース機能に、Ｃ１０〜Ｃ１６がＩＣカードインタフェース機能に割り当てられる。ただし、Ｃ１０〜Ｃ１３は、１ビットモードと４ビットモードではＩＣカードインタフェース機能に割り当てられるが、８ビットモードではＤＡＴ４〜ＤＡＴ７の並列データ入出力端子としてメモリカードインタフェース機能に割り当てられる。この端子Ｃ１０〜Ｃ１３の機能割り当ての相違は、図１の回路では、インタフェースコントローラ７とＩＣカードマイコン９を接続する配線Ｌ１〜Ｌ４として現れる。要するに、インタフェースコントローラ７のインタフェース部１１において外部接続端子Ｃ１０〜Ｃ１３との接続に割り当てられる配線Ｌ１〜Ｌ４はＩＣカードマイコン９の端子Ｖｃｃ、Ｉ／Ｏ−ｉｃ、ＣＬＫ−ｉｃ、ＲＥＳ−ｉｃに接続する。分離スイッチ回路１２は、８ビットモードにおいて、インタフェースコントローラ７がＩＣカードマイコン９と通信を行うときインタフェースコントローラ７の制御によりカット・オフされて外部接続端子Ｃ１０、Ｃ１１、Ｃ１３との接続を分離し、且つインタフェースコントローラ７がＣ１２をＤＡＴ６として外部と通信を行うときＩＣカードマイコン９の端子Ｖｃｃとの接続を分離し、８ビットモードで外部接続端子Ｃ１０〜Ｃ１３に割り当てられるデータ端子ＤＡＴ４〜ＤＡＴ７の機能と配線Ｌ１〜Ｌ４に接続される端子Ｖｃｃ、Ｉ／Ｏ、ＣＬＫ、ＲＥＳの機能との相違による選択をＭＲＹＣ５側で行う。
【００４０】
ここで図１を参照してＩＣカードマイコン９に対する動作電源の供給について説明する。前記インタフェースコントローラ７及びフラッシュメモリ８に動作電源Ｖｄｄを供給する外部接続端子（第１の外部接続端子）Ｃ４とは別に前記ＩＣカードマイコン９に動作電源Ｖｃｃ−ＩＣを供給可能な外部接続端端子（第２の外部接続端子）Ｃ１５を有している。ＩＣカードマイコン９に対する動作電源の供給は、図1の構成ではＣ１２，Ｃ１５が行なうが、Ｃ１２による動作電源の供給は本質的ではない。Ｃ１５で代替可能である。尚、分離スイッチ回路１２のスイッチＳＷ１は端子Ｃ１５を追加したことによって必要になったスイッチである。即ち、Ｃ１２の利用形態の如何に拘わらず配線Ｌ４にはＣ１５からＶｃｃ−ＩＣが常時供給されることになるからである。
【００４１】
端子Ｃ１５はインタフェース部１１にも動作電源を供給し、Ｃ４からの動作電源Ｖｄｄの供給停止状態において、配線Ｌ１〜Ｌ４に接続するインタフェース部１１における入出力回路の入力インピーダンスの低下や出力不定状態を解消する。即ち、ＭＲＹＣ５のＩＣカードマイコン９だけを動作させるような場合に無駄な電力消費を抑えるためにＣ４からの電源Ｖｄｄの供給を止めたとき、インタフェース部１１における出力バッファの出力状態が不定になると、この状態で、Ｃ１０〜Ｃ１３を使った接触インタフェースでＩＣカードマイコン９のパワーオンリセットを行なってＩＣカードマイコンを動作させたとき、例えばＣ１１からのクロック信号がインタフェース部１１の出力バッファに流入して過電流が流れたり、Ｃ１３を介して入出力される信号が同じくインタフェース部１１の出力バッファに流入して過電流が流れたりする。このような過電流はノイズとなり、また無駄な電力消費を増大させる。更にそのようなノイズは、アンテナ１０を介する非接触インタフェースにおける感度や通信特性を低下させる。インタフェースコントローラ７への動作電源Ｖｄｄの供給停止時にインタフェース部１１にＣ１５からＩＣカードマイコン９用に動作電源Ｖｃｃ−ＩＣを供給することによって配線Ｌ１〜Ｌ４に接続するインタフェース部１１の出力バッファの出力不定状態を解消する。
【００４２】
上記不定状態の解消には、例えば、電源Ｖｄｄ供給停止に応答して配線Ｌ１〜Ｌ４に接続する出力バッファを高インピーダンス状態に制御する。
【００４３】
図４には電源Ｖｄｄ供給停止に応答して高インピーダンス状態に制御可能な出力バッファが例示される。出力バッファ１５は、例えばＶｄｄを動作電源とするＣＭＯＳインバータ１６とＶｃｃ−ＩＣを動作電源とするＣＭＯＳクロックドインバータ１７の直列回路を有する。ＣＭＯＳクロックドインバータ１７は、ｐチャネル型ＭＯＳトランジスタＱｐ１，Ｑｐ２とｎチャネル型ＭＯＳトランジスタＱｎ３、Ｑｎ４の直列回路を主体に、ＭＯＳトランジスタＱｐ１，Ｑｎ４をスイッチ制御するインバータ１８と電源電圧ディテクタ１９を有する。電源電圧ディテクタ１９は電源電圧Ｖｄｄが投入されて動作保証電圧を超えたときＶｃｃ−ＩＣレベルのハイレベル、電源電圧Ｖｄｄ供給が遮断されたとき回路の接地電圧Ｖｓｓであるローレベルにされる検出信号２０を出力する。インバータ１８はＶｃｃ−ＩＣを動作電源とする。これにより、Ｖｃｃ−ＩＣが投入されている状態で、Ｖｄｄが供給されているときクロックドインバータ１７は出力動作可能にされ、Ｖｄｄの供給が遮断されるとクロックドインバータ１７は高インピーダンス状態に制御される。尚、クロックドインバータ１７の電源に高抵抗Ｒ１を介して電源Ｖｄｄが接続されているのはＶｃｃ−ＩＣが遮断されたときの動作安定化のためである。
【００４４】
図４でＶｄｄとＶｃｃ−ＩＣのレベルが相違し、Ｖｄｄ≦Ｖｃｃ−ＩＣであることを考慮している。即ち、インバータ１６の論理閾値電圧（ＶＴＬ）をＶｄｄ／２とすると、クロックドインバータ１７の論理閾値電圧もこれに合わせてＶｄｄ／２とされる。要するに、出力バッファ１５は電源電圧Ｖｄｄによる信号ベルトと前記電源電圧Ｖｃｃ−ＩＣによる信号レベルとの間のレベルシフトを行なうレベルシフト機能を有する。
【００４５】
尚、電源Ｖｄｄ遮断時に前記インタフェース部の出力不定状態を解消するには上記レベルシフト機能を有する出力バッファ１５における高インピーダンス制御に限定されず、図５に例示されるように、インタフェース部１１とＩＣカードマイコンとの切り離しには電源Ｖｄｄ遮断時にオフ状態にされるバススイッチ２１を採用し、レベルシフトには図６の差動アンプを利用した回路をインタフェース部１１に設ければよい。図６の回路において差動アンプの電源に高抵抗Ｒ１を介して電源Ｖｄｄが接続されているのはＶｃｃ−ＩＣが遮断されたときの動作安定化のためである。
【００４６】
図７にはＭＲＹＣ５の第２の構成例が示される。図１に対して分離スイッチ回路１２はスイッチＳＷ１だけで構成される。１ビットモードまたは４ビットモードにおいて、インタフェースコントローラ７がＩＣカードマイコン９と通信を行うときインタフェースコントローラ７の制御によりカット・オフされて外部接続端子Ｃ１０、Ｃ１１、Ｃ１３との接続を分離するスイッチを不要とした。８ビットモードで外部接続端子Ｃ１０〜Ｃ１３に割り当てられるデータ端子ＤＡＴ４〜ＤＡＴ７の機能と１ビットモードまたは４ビットモードにおいて配線Ｌ１〜Ｌ４に接続される端子Ｖｃｃ、Ｉ／Ｏ、ＣＬＫ、ＲＥＳの機能との相違による選択はＭＲＹＣ５の外部で行えばよい。その他の構成は図１と同じである。
【００４７】
図８にはＭＲＹＣ５の第３の構成例が示される。図１の構成に対してＩＣカードマイコンへの動作電源供給を端子Ｃ１５だけで行なうようにした。スイッチＳＷ１が不用になる。特に図示はしないが図７と図８を組合わせて分離スイッチ回路１２全体を廃止する構成を採用することも可能である。
【００４８】
図９にはＭＲＹＣ５の第４の構成例が示される。同図に示されるＭＲＹＣ５は、分離スイッチ回路１２を図示しないが、図７または図８の接続関係を持つＩＣカードマイコン９と、更に接触インタフェースのみを有し、インタフェースコントローラ７のインタフェース部１１にのみ接続する別のＩＣカードマイコン２４を搭載して構成される。その他の構成は図１と同様である。本実施例においては、ＩＣカードマイコン２４はインタフェースコントローラ７のコプロセッサとして動作し、ＩＣカードマイコン２４のみで独立して動作することはない。
【００４９】
図１０にはＭＲＹＣ５の第５の構成例が示される。同図に示されるＭＲＹＣ５は図７または図８の構成に対し、非接触インタフェースのみを有する別のＩＣカードマイコン２５をさらに搭載して構成される。ＩＣカードマイコン９への動作電源の供給はＣ１２（Ｖｃｃ−ｉｃ）で行ない、ＩＣカードマイコン２５への動作電源の供給はＣ１５（Ｖｃｃ−ＩＣ）で行なう。非接触インタフェースを有するＩＣカードマイコン２５は電磁波がアンテナ１１を横切ることによって生ずる誘導起電力をその動作電源とすることができるので、Ｃ１５からＩＣカードマイコン２５への動作電源供給は必須ではない。ＩＣカードマイコン２５の電源安定化による動作の安定化を企図する場合にＣ１５からの動作電源供給が意味をもつ。
【００５０】
図１１にはインタフェースコントローラ７の詳細が例示される。インタフェースコントローラ７はホストインタフェース回路３０、マイクロコンピュータ３１、フラッシュコントローラ３２、バッファコントローラ３３、バッファメモリ３４、及びインタフェース部１１から成る。バッファメモリ３４はＤＲＡＭ（Dynamic Random Access memory）又はＳＲＡＭ（Static Random Access Memory）等から成る。インタフェース回路１１にはＩＣカードマイコン９が接続される。マイクロコンピュータ３１はＣＰＵ（中央処理装置）３７、ＣＰＵ３７の動作プログラムを保有するプログラムメモリ（ＰＧＭ）３８、及びＣＰＵ３７のワーク領域に利用されるワークメモリ（ＷＲＡＭ）３９などによって構成される。前記ＭＭＣ仕様に対応するインタフェース制御態様の制御プログラムはＰＧＭ３８が保有する。
【００５１】
ホストインタフェース回路３０はメモリカードイニシャライズコマンドを発行すると、割込みによってマイクロコンピュータ３１にＭＭＣインタフェース制御態様の制御プログラムを実行可能にする。マイクロコンピュータ３１はその制御プログラムを実行する事によってホストインタフェース回路３０による外部インタフェース動作を制御し、フラッシュコントローラ３２によるフラッシュメモリ８に対するアクセス（書き込み、消去、及び読み出し動作）とデータ管理を制御し、バッファコントローラ３３によるメモリカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間のフォーマット変換を制御する。
【００５２】
バッファメモリ３４には、フラッシュメモリ８から読み出されたデータ又はフラッシュメモリ８に書き込まれるデータが一時的に保持される。フラッシュコントローラ３２はフラッシュメモリ８をハードディスク互換のファイルメモリとして動作させ、データをセクタ単位で管理する。
【００５３】
尚、前記フラッシュコントローラ３２は図示を省略するＥＣＣ回路を備え、メモリへのデータ格納に際してＥＣＣコードを付加し、読み出しデータに対してＥＣＣコードによるエラー検出・訂正処理を行う。
【００５４】
図１２には前記ＩＣカードマイコン９の詳細が例示される。ＩＣカードマイコン９は、ＣＰＵ４１、ワークＲＡＭとしてのＲＡＭ（ランダム・アクセス・メモリ）４２、タイマ４３、ＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ）４４、コプロセッサユニット４５、マスクＲＯＭ（リード・オンリ・メモリ）４６、システムコントロールロジック４７、入出力ポート（Ｉ／Ｏポート）４８、データバス４９、アドレスバス５０及びＲＦ部５１を有する。
【００５５】
前記マスクＲＯＭ４６はＣＰＵ４１の動作プログラム（暗号化プログラム、復号プログラム、インタフェース制御プログラム等）及びデータを格納するのに利用される。前記ＲＡＭ４２はＣＰＵ４１のワーク領域又はデータの一時記憶領域とされ、例えばＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）若しくはＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）から成る。Ｉ／Ｏポート４８にＩＣカードコマンドが供給されると、システムコントロールロジック４７がこれをデコードし、当該コマンドの実行に必要な処理プログラムをＣＰＵ４１に実行させる。即ち、ＣＰＵ４１は、システムコントロールロジック４７から指示されるアドレスでマスクＲＯＭ４６をアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。コプロセッサユニット４５はＣＰＵ４１の制御に従ってＲＳＡや楕円曲線暗号演算における剰余演算処理などを行う。Ｉ／Ｏポート４８は１ビットの入出力端子Ｉ／Ｏを有し、データの入出力と外部割り込み信号の入力に兼用される。Ｉ／Ｏポート４８はデータバス４９に結合され、データバス４９には前記ＣＰＵ４１、ＲＡＭ４２、タイマ４３、ＥＥＰＲＯＭ４４、及びコプロセッサユニット４５等が接続される。システムコントロールロジック４７はＩＣカードマイコン９の動作モードの制御及び割り込み制御を行い、更に暗号鍵の生成に利用する乱数発生ロジック等を有する。ＩＣカードマイコン９はリセット信号ＲＥＳによってリセット動作が指示されると、内部が初期化され、ＣＰＵ４１はマスクＲＯＭ４６のプログラムの先頭番地から命令実行を開始する。ＩＣカードマイコン９はクロック信号ＣＬＫに同期動作される。
【００５６】
前記ＥＥＰＲＯＭ４４は、電気的に消去処理及び書込み処理が可能にされ、個人を特定するために用いられるＩＤ情報や認証証明書などのデータを格納する領域として用いられる。ＥＥＰＲＰＭ４４に代えてフラッシュメモリ或は強誘電体メモリなどを採用してもよい。ＩＣカードマイコン９は外部とのインタフェースに外部接続端子を用いる接触インタフェースと、アンテナを用いる非接触インタフェースの一方または双方をサポートする。非接触インタフェースを行うためのＲＦ部５１はチップのアンテナ端子ＴＭＬ１，ＴＭＬ２を有する。アンテナを経由してＲＦ部５１より電力が供給されたり、あるいはシステムコントロールロジック４７により内部バスを経由して非接触インタフェースが選択されると、ＲＦ部５１は前記アンテナが所定の電磁波（例えば高周波の変動磁束やマイクロ波）を横切ることによって生ずる誘導起電力を動作電源として動作電源を発生し、該所定の電波の周波数に対応して生ずる誘導電流を基にした内部クロック信号ＣＬＫ、該所定の電波に重なって受け渡されるデータをＲＦ部５１で分離した内部データ、さらにリセット信号ＲＥＳ、の夫々を生成し、アンテナから非接触で情報の入出力を行なう。ＩＣカードマイコン９の内部において、非接触インタフェースを介して動作するＲＦ部５１は、接触インタフェースを介して動作するＩＣカード動作用のＣＰＵ４１などとは独立した小規模の回路で構成するのが好ましい。ＲＦ部５１として、その内部に非接触カード動作に必要な回路、例えば非接触カード用プロセッサ、当該プロセッサの制御プログラム領域及びワーク領域に用いられるメモリ、そしてＲＦ送受信及び電源回路部が設けられる。このようにＲＦ部５１はプロセッサ機能とその制御プログラムというように独立した小規模の回路で構成されるため、例えば接触端子を介しての電源供給が得られない環境においても、外部からの誘導起電力によって回路を動作させることが容易となる。また、ＲＦ部５１は内部のデータバス４９及びアドレスバス５０を経由することにより、非接触インタフェース部分と接触インタフェース部分との間でデータを入出力することも可能である。
【００５７】
ＭＲＹＣ５におけるセキュリティー処理動作を説明する。例えばフラッシュメモリ８のセキュア領域にはユーザ識別情報が格納されている。コンテンツデータをダウンロードするときはユーザ識別情報を秘密鍵として暗号化されたライセンス情報を一緒にダウンロードする。コンテンツデータを復号するための復号キーはライセンス情報に含まれ、ライセンス情報はユーザ識別情報を復号キーに用いて復号される。これによってコンテンツデータに対する著作権保護を行う。係るセキュリティー処理はマイクロコンピュータ３１によるプログラム制御で行なわれる。
【００５８】
ＩＣカードマイコン９によるセキュリティー処理について説明する。例えばＩＣカードマイコン９は電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現している。ＥＥＰＲＯＭ４４には所定の認証証明書を保有し、ホストから認証要求が有ったときはその認証証明書を送り、これに対して認証を得ることを条件に、後続の通信処理が可能にされる。このようなセキュリティー処理の動作プログラムはマスクＲＯＭ４６が保有する。ＩＣカードマイコン９による認証処理はＩＣカードマイコン９内部に閉じた環境で行うのがセキュリティーの観点より望ましい。この点で、ＩＣカードマイコン９の電源だけを投入して外部接続端子Ｃ１０〜Ｃ１３又はアンテナを介して外部インタフェースを行なう意義がある。用途上又は技術的にセキュリティー上の問題がない場合にはインタフェースコントローラ７経由でセキュリティー処理を行うことは差し支えない。また、ＭＲＹＣの製造後、製品出荷までの過程において、外部接続端子Ｃ１０〜Ｃ１３を介して、ＩＣカードマイコン９に各種アプリケーションソフトの書込みやカード発行処理を容易に行なうことができる。
【００５９】
例えば上述の如くＩＣカードマイコン９が電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済みである場合、キャッシュカード、クレジットカード或いは定期券などのカードホルダにＭＲＹＣ５を挿入し、非接触インタフェースを用いてそれらカード機能を実現することが可能になる。
【００６０】
ＩＣカードマイコン９は電子決済などレベルの高いセキュリティー処理に利用されることを考慮すると、ＩＣカードマイコン９の異常な状態に対して全ての内部状態を初期化するパワーオンリセットはインタフェースコントローラ７等に比べて頻繁に行われる可能性が高い。これを考慮すると、ＩＣカードマイコン９には専用の電源供給端子Ｃ１２（Ｖｃｃ−ｉｃ）、Ｃ１５（Ｖｃｃ−ＩＣ）を設けているので、ＭＲＹＣ５全体をリセットすること無くＩＣカードマイコン９単独で自由にパワーオンリセット可能になる。これにより、セキュリティーを保証しつつＭＲＹＣ５の勝手を向上させることができる。
【００６１】
《ＭＲＹＣの外部接続端子配列》
図１３には前記ＭＲＹＣ５をＭＭＣ規格のハーフサイズのパッケージに封止した時の外観を示す。図１４には前記ＭＲＹＣ５をＭＭＣ規格のスタンダードサイズのパッケージに封止した時の外観を示す。両方の図面には外部接続端子の配列が明瞭に示されており、その配列は双方等しくされている。各端子Ｃ１〜Ｃ１６の機能割り当ては図３で説明した通りである。Ｃ１〜Ｃ７はプリミティブなＭＭＣ規格に対応する。Ｃ８〜Ｃ９は４ビットモードのための拡張端子、Ｃ１０〜Ｃ１３はＩＣカードマイコン接触インタフェース並びに８ビットモードのための拡張端子、Ｃ１４及びＣ１６は外部アンテナ接続用の拡張端子、Ｃ１５はＩＣカードマイコン専用の電源供給のための拡張端子である。Ｃ１〜Ｃ１６はメモリカードの挿入方向（矢印Ｘ方向）の前後に隣合う列相互間で列方向の配置がずらされた千鳥状の配置を有する。第１列目はＣ１〜Ｃ７である。Ｃ８〜Ｃ１３は第１列目の外部接続端子列に対して離間配置された第２列目を構成する。Ｃ１０〜Ｃ１３の外部接続端子の大きさはＣ１〜Ｃ７の外部接続端子の大きさと一定の範囲において同じである。Ｃ８の外部接続端子は前記第１列目に配置されコネクタ端子列の列方向一端の端子Ｃ７と列方向で完全に隣合う位置まで延在され、Ｃ９の外部接続端子は前記第１列目に配置され端子列の端子Ｃ１と列方向で部分的に重なって隣合う位置まで延在されている。第１列目の外部接続端子列と第２列目の外部接続端子列とは、Ｃ４とＣ１５を除き、外部接続端子の列方向配置が列方向で相互にずれて、千鳥状に配置されている。
【００６２】
上記千鳥状配置により、ＭＲＹＣ５が装着される図示を省略するカードスロットには、その多数のスロット端子（ピン）を交互に突出量を変えて並列配置するという比較的簡単に構成によって多端子化に対応することができる。この多端子化という点で、後列の前記Ｃ１１とＣ１２の間の領域に新設された端子Ｃ１４〜Ｃ１６も千鳥状に配置される。
【００６３】
前記外部接続端子として非接触インタフェースのための高周波アンテナ１０を接続可能なアンテナ接続端子Ｃ１４，Ｃ１６を有する場合、前記アンテナ接続端子Ｃ１４，Ｃ１６は前記ＩＣカードマイコン専用電源端子としての外部接続端子Ｃ１５に隣接して前記電源Ｖｄｄ供給用外部接続端子Ｃ４の近傍に配置される。そのようなアンテナ接続端子Ｃ１４，Ｃ１６はＩＣカードマイコンにおける非接触インタフェースの感度を上げるために外部高周波アンテナの接続に用いられる。アンテナ接続端子Ｃ１４，Ｃ１６に印加される電圧は比較的高く周波数も高い。従って、ＭＲＹＣ５の配線基板上で信号やクロック等の接続端子に至る配線の引き回しと、外部アンテナの接続端子Ｃ１４，Ｃ１６に至る配線の引き回しとが錯綜して相互に近接したり跨いだりすることが多くなると、クロストークや誘導等によって信号線やクロック配線にノイズが重畳される。若しくは信号線やクロック配線からのクロストークや誘導等によるノイズが、外部高周波アンテナから受信される高周波信号に重畳され、ＲＦ部５１で分離するデータに誤りを生じ得る。前記アンテナ接続端子Ｃ１４，Ｃ１６は前記ＩＣカードマイコン専用電源端子としての外部接続端子Ｃ１５に隣接して前記電源Ｖｄｄ供給用外部接続端子Ｃ４の近傍に配置されるから、その配置はノイズの発生を極力抑えるのに好適な配置となる。
【００６４】
図１３及び図１４で説明した外部接続端子の形状については図１５の如く一部変更することが可能である。ここではＣ９とＣ８の形状を短くしている。これはカードスロットのＣ８及びＣ９に接触する端子の位置が、第１列目にあるカードスロットへの対応を企図したものである。また、図１６に例示されるように外部接続端子数を削減することも可能である。外部接続端子Ｃ８，Ｃ９を廃止し、ＭＭＣ規格の１ビットモードとＩＣカードマイコンの接触インタフェースサポートを考慮した端子配列になる。図１５、図１６の場合にも外部接続端子の千鳥状配置と、Ｃ１４，Ｃ１６のアンテナ接続端子とＩＣカードマイコン専用電源供給端子Ｃ１５との配置関係はそのまま踏襲されている。
【００６５】
《カードスロットへの挿入及び電源供給》
図２３乃至図２６にはメモリカードをカードスロットへ挿入する過程及びその過程の考察により得られたメモリカードへの電源供給について示されている。
【００６６】
図２３にはメモリカード５とメモリカード５が挿入されるカードスロット７０が示され、カードスロット７０にはメモリカード５の挿入を検知するためのセンサ７１、メモリカード５の外部接続端子Ｃ１乃至Ｃ１６のそれぞれに接触する端子７２〜８７が設けられ、前記端子８５，８７には外部アンテナ８８が接続されている。
【００６７】
図２４にはメモリカード５がカードスロット７０に挿入される第１過程を示している。第１過程の段階では端子Ｃ１５に接続される端子８６がメモリカード５の端子Ｃ４に接触しており、またカードスロット７０の端子７９〜８５，８７がメモリカード５の第１列の端子Ｃ１〜Ｃ９に接触する可能性があることを示している。メモリカード５の端子Ｃ１５は電位Ｖｃｃ−ＩＣを供給する端子であり、インタフェースコントローラ７やフラッシュメモリ８に供給する電源Ｖｄｄと同じ若しくはより高い電位が供給される。この状態でインタフェースコントローラ７やフラッシュメモリ８にＶｃｃ−ＩＣが供給され、メモリカード５の第１列の端子Ｃ１〜Ｃ９にカードスロット７０の端子７９〜８５，８７が接触することで電気的に回路が形成されるおそれがある。また外部アンテナ８８には外部の電界に応じて電位を発生させるため、端子８５，８７がアンテナ接続端子Ｃ１４，Ｃ１６以外の端子に接触し、この電位がインタフェースコントローラ７に印可されるおそれがある。
【００６８】
図２５にはメモリカード５がカードスロット７０に挿入される第２過程を示している。第２過程の段階では、カードスロット７０の端子７９〜８５，８７がメモリカード５の第１列の端子Ｃ１〜Ｃ９に接触することはないが、カードスロット７０の端子７５と８６がメモリカード５の外部接続端子Ｃ４を介して接続され、端子７５にＶｄｄを供給するための図示しない回路にＶｃｃ−ＩＣが供給されるおそれがある。また端子Ｃ４に端子７５と端子８６とが接触することでインタフェースコントローラ７やフラッシュメモリ８にＶｃｃ−ＩＣが供給され、端子７２〜７４，７６〜８０が端子Ｃ１〜Ｃ３，Ｃ５〜Ｃ９と接触することで電気的に回路が形成されるおそれがある。
【００６９】
図２６にはメモリカード５がカードスロット７０に挿入される第３過程を示している。第３過程の段階では、カードスロット７０の端子７２〜８７とメモリカード５の端子Ｃ１〜Ｃ１６が適切に接続されている。
【００７０】
図２４及び図２５に示す過程において生じうる問題については、メモリカード５における解決策と、カードスロット７０を有するホスト装置での解決策とがある。
【００７１】
メモリカード５での解決策としては、端子Ｃ４とインタフェースコントローラ７及びフラッシュメモリ８との間に電源回路を備えておき、端子Ｃ４から電源Ｖｄｄが供給されていることを検知した後に、インタフェースコントローラ７及びフラッシュメモリ８に動作電源の供給を開始するとともに、端子Ｃ１乃至Ｃ１３をインタフェースコントローラ７と接続するようにすればよい。
【００７２】
一方ホスト装置での解決策としては、Ｖｃｃ−ＩＣの供給及び外部アンテナ８８に発生する電位の供給を第３過程において開始することで解決可能である。則ち、カードスロット７０の端子７２〜８７がメモリカードの端子Ｃ１〜Ｃ１６と過程的な接触をしていないことをセンサ７１で検知した後に、Ｖｃｃ−ＩＣの供給を開始すればよい。カードスロット７０の端子８５，８７がメモリカード５の端子と過程的な接触を生じないようにメモリカード５及びカードスロット７０の端子を形成するか、または外部アンテナ８８と端子８５，８７の間に電気的に接続／切断が可能なスイッチ回路を設け、センサ７１で過程的な接触をしていないことを検知した後に、外部アンテナ８８を端子８５，８７と電気的に接続すればよい。
【００７３】
またＶｄｄ，Ｖｓｓ１，Ｖｓｓ２の各電位については、常時供給していても、センサ７１でメモリカード５がカードスロット７０に挿入されたことを検知した後に供給を開始しても良い。カードスロット７０の端子７４，７７は基準電位の供給端子であり、また図示する構造では過程的な接触をすることがないからである。また端子７５はＶｃｃ−ＩＣと同電位またはより低い電位であるＶｄｄの供給端子であるため、端子Ｃ４を介して端子８６と接続されていたとしても、Ｖｃｃ−ＩＣを供給するための図示しない回路にＶｄｄが供給されても特に問題を生じないと考えられるためである。
【００７４】
《カードスロットからの引き抜き及び電源供給》
また図示はしないが、カードスロット７０からメモリカード５が引き抜かれる場合のことを考察する。この場合、フラッシュメモリ８においてデータの消去またはデータの書き込みの動作途中でカードスロット７０からメモリカード５が引き抜かれた場合、フラッシュメモリ８への動作電源の供給が遮断されることで、不所望なデータの破損を生じ、またはデプリートと呼ばれる状態を生じることによりメモリカード５自体の認識ができなくなる場合がある。このような事態を回避するために、ホスト装置はセンサ７１でメモリカード５がカードスロット７０から引き抜かれたことを検知した場合、所定の端子を介してメモリカード５にそのことを通知するとともに、端子８６から電位Ｖｄｄを供給するようにすればよい。これにより図２５の第２過程から図２４の第１過程に亘って、端子Ｃ４に電位Ｖｄｄを供給することができる。また端子７４についても端子Ｃ３との接触時間を長くすることができるように、具体的には端子７４を端子８４と同程度の長さとするとともに、端子Ｃ３との接触点をより長くすることで電気的な接続を維持することが可能となる。これらのことにより、メモリカード５はデータの書き込みを完了させ、またはセンサ７１での検出通知に応じて少なくともデプリート状態を回避する処理を行う時間を確保することが可能となる。
【００７５】
《チップのスタック構造》
図１７には夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ７、フラッシュメモリ８、及びＩＣカードマイコン９のスタック実装構造が平面的に示され、図１８にはその実装構造の縦断面が概略的に示される。所要の配線層が形成されたガラスエポキシ樹脂基板のような配線基板６０の一面には外部接続電極Ｃ１〜Ｃ１６が形成され、他面には所要の配線に接続した多数のボンディングパッド６１が形成されている。ボンディングパッド６１はアルミニウム、銅又は鉄合金などの導電パターンで形成される。外部接続電極Ｃ１〜Ｃ１６はアルミニウム、銅又は鉄合金などの導電パターンに金メッキやニッケルメッキ、パラジウムメッキ等が施されて形成される。外部接続電極Ｃ１〜Ｃ１６とボンディングパッド６１との接続は配線基板６０上の図示を省略する配線パターン及び配線基板６０を厚さ方向に貫通するスルーホール等によって行われる。配線基板６０の上には、２個の個別チップ化されたフラッシュメモリ８がずれて重ねられ、その上に単一チップ化されたインタフェースコントローラ７が重ねられる。配線基板６０とチップ、チップとチップの結合はダイボンド剤６２にて行なわれる。重ねられらた３個のチップには重ねられた状態で同じ向きの辺に沿って電極パッド６４が配置され、配置された電極パッド６４に配線基板の対応するボンディングパッド６１がボンディングワイヤ６５でワイヤボンディングされる。重ねられた３個のチップのボンディング用電極パッド６４は重ねられた状態で同じ向きの辺に沿って配置されているから、ボンディングワイヤ６５を短くでき、ワイヤ６５の干渉も少なくなる。単体チップのＩＣカードマイコン９は単体で配線基板６０にダイボンディングされて、チップの電極パッドが回路基板の対応するボンディングパッドにボンディングされる。配線基板６０上にスタックされたチップは樹脂モールドなどで封止される。６６はモールド封止領域である。
【００７６】
図１９には図１７及び図１８のスタック構造に対してＩＣカードマイコン９を２チップスタックする構造が示される。２個のＩＣカードマイコン９のチップは同種で同サイズの場合は直接重ねるとチップ上の電極パッドが隠れてしまう。その場合にはスペーサ用のダミーチップ６７を間に挟めばよい。当然ダミーチップ６７はＩＣカードマイコンチップよりも小さい。
【００７７】
図２０には夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ７、フラッシュメモリ８、及びＩＣカードマイコン９の更に別のスタック実装構造が平面的に示され、図２１にはその実装構造の縦断面が概略的に示される。図１７乃至図１９との相違点は２個の個別チップ化されたフラッシュメモリ８がスタックされ、その上に、夫々個別チップ化されたインタフェースコントローラ７とＩＣカードマイコン９が別々にスタックされる。その他の構成は図１７及び図１８のスタック構造と同じであり、同一機能を有する部材には同一符号を付してその詳細な説明を省略する。
【００７８】
図２２には図２０及び図２１のスタック構造に対してＩＣカードマイコン９を２チップスタックする構造が示される。２個のＩＣカードマイコン９のチップは同種で同サイズであるから直接重ねず、間にスペーサ用のダミーチップ６７を挟める。フラッシュメモリ８は必要に応じて１チップまたは３チップ以上のチップスタックも同様に可能である。
【００７９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８０】
例えば、本発明はＭＭＣ規格のメモリカードだけでなくその他の規格に準拠するマルチファンクション形態のメモリカードに広く適用することができる。従って、外部接続端子の機能、配列、数などは適宜変更可能である。またメモリはフラッシュメモリに限定されず、強磁性体メモリなど、その他記憶形式のメモリであってよい。セキュリティーコントローラはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現しているものに限定されない。単なる暗号化・復号を行なうマイクロコンピュータであってもよい。
【符号の説明】
【００８１】
５ メモリカード
７ インタフェースコントローラ
８ フラッシュメモリ
９ デュアルウェイのＩＣカードマイコン
１０ アンテナ
１１ インタフェース部
１２ 分離スイッチ回路
Ｃ４ Ｖｄｄ供給用外部接続端子（第１の外部接続端子）
Ｃ１２ Ｖｃｃ−ｉｃ供給用外部接続端子
Ｃ１５ Ｖｃｃ−ＩＣ供給用外部接続端子（第２の外部接続端子）
Ｃ１１ ＣＬＫ−ｉｃ割当て用外部接続端子（第３の外部接続端子）
Ｃ１３ Ｉ／Ｏ−ｉｃ割当て用外部接続端子（第４の外部接続端子）
Ｃ１０ ＲＥＳ−ｉｃ割当て用外部接続端子（第５の外部接続端子）
Ｃ１４，Ｃ１６ アンテナ接続用外部接続端子
１２ 分離スイッチ回路
１５ 出力バッファ
１７ クロックドインバータ
２４ 接触インタフェース型のＩＣカードマイコン
２５ 非接触インタフェース型のＩＣカードマイコン
６０ 回路基板
６１ 配線基板上の電極（ボンディングパッド）
６４ 半導体チップ上の電極パッド
６５ ボンディングワイヤ
【技術分野】
【０００１】
本発明は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載したメモリカードに関する。
【背景技術】
【０００２】
特許文献１にはＭＭＣ（マルチメディアカード：登録商標）規格との互換性を維持しながらマルチバンクやマルチファンクションを実現するために、ＭＭＣ規格に準拠のメモリカードにＳＩＭ（Subscriber Identity Module）を搭載してセキュリティの強化を図るようにした技術が記載される。
【０００３】
特許文献２には、フラッシュメモリチップとセキュリティー処理を実行するＩＣカードチップと、外部からの指示に従ってそれらを制御するコントローラチップを実装した記憶装置について記載がある。
【０００４】
また非特許文献１はマルチメディアカードの規格が記載される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開ＷＯ０１／８４４８０号パンフレット
【特許文献２】特開平２００３−９１７０４号公報
【非特許文献】
【０００６】
【非特許文献１】The MultiMedia Card System Specification Version 3.3
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者は、インタフェースコントローラ及びメモリと共にＩＣカード用マイクロコンピュータのようなセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードについて検討した。
【０００８】
第１は、インタフェースコントローラとセキュリティコントローラが接続されているとき、外部から供給された動作電源電圧を、インタフェースコントローラ及びメモリのための動作電源電圧の供給を停止し、セキュリティコントローラだけに動作電源電圧を供給可能な場合に、セキュリティコントローラだけに動作電源を投入して専らセキュリティー処理を実行させるというような動作形態において不都合の有ることが明らかにされた。即ち、インタフェースコントローラに動作電源が投入されていないと、前記セキュリティーコントローラに接続する前記インタフェースコントローラのインタフェース部において出力バッファの出力制御状態が不定になって低インピーダンス状態にされている場合が有り、このような状態でセキュリティーコントローラのパワーオンリセット若しくは起動のためのクロックや信号が外部から供給されると、そのクロックや信号が低インピーダンス状態の前記インタフェース部に流れ込んで、無視し得ないノイズになったり誤動作を生ずる虞のあることが見出された。特にセキュリティーコントローラ等が外部と非接触でインタフェースするような場合には通信感度を著しく低下されることが懸念される。
【０００９】
第２は、前記セキュリティーコントローラが非接触インタフェース機能を有するとき、カードの配線基板に通信感度向上のための外部アンテナの接続端子を設ける場合に、信号やクロック等その他の接続端子との配置関係を考慮することの重要性が本発明者によって見出された。即ち、配線基板上で信号やクロック等の接続端子に至る配線の引き回しと、外部アンテナの接続端子に至る配線の引き回しとが錯綜して相互に近接したり跨いだりすることが多くなると、クロストークや誘導等によって信号線やクロック配線にノイズが重畳される。若しくは信号線やクロック配線からのクロストークや誘導等によるノイズが、外部高周波アンテナから受信される高周波信号に重畳され、非接触動作時の入出力データに誤りを生じ得る。外部アンテナの接続端子に対してはそのようなノイズの発生を極力抑えることができるような配置を採用することが必要になる。さらに、インタフェースコントローラ及びメモリのための動作電源電圧の供給を停止し、セキュリティコントローラに動作電源電圧を供給可能な場合に、インタフェースコントローラの動作電源電圧レベルよりセキュリティコントローラの動作電源電圧レベルが高い場合には、高いレベルの動作電源を供給する外部接続端子の配置についても上記同様の考慮が必要になる。
【００１０】
本発明の目的は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおけるノイズの発生を抑制することにある。
【００１１】
本発明の目的は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、セキュリティコントローラだけに動作電源を投入してセキュリティー処理を実行させる動作形態におけるノイズの発生を抑制することにある。
【００１２】
またインタフェースコントローラとセキュリティコントローラの動作電源を分離することにより、メモリカード全体としての消費電力を低減することにある。
【００１３】
本発明の別の目的は、インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、非接触インタフェース機能を有する前記セキュリティーコントローラに外部アンテナを接続するための接続端子の配置が他の接続端子との関係でノイズの発生を助長しないようにすることにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１６】
〔１〕本発明に係るメモリカードは、複数の外部接続端子が形成された配線基板に、前記外部接続端子に接続されたインタフェースコントローラ（７）と、前記インタフェースコントローラに接続されたメモリ（８）と、前記インタフェースコントローラに接続されたセキュリティコントローラ（９）とが搭載され、前記インタフェースコントローラ及びメモリに動作電源を供給する第１の外部接続端子（Ｃ４）とは別に前記セキュリティーコントローラに動作電源を供給可能な第２の外部接続端子（Ｃ１５）を有し、前記セキュリティーコントローラに接続する前記インタフェースコントローラのインタフェース部は前記第２の外部接続端子から動作電源を受け前記第１の外部接続端子からの動作電源供給が停止可能にされる。
【００１７】
インタフェースコントローラへの動作電源の供給が断たれてもそのインタフェース部（１１）にはセキュリティーコントローラへの動作電源が供給されるから、インタフェース部の出力が不定状態にならず、そこに不定な電流が流れてノイズになることを抑制することができる。インタフェース部に無駄な電流が全く流れないようにするには、前記インタフェース部は前記第１の外部接続端子からの動作電源供給が停止された状態において高インピーダンス状態に制御されればよい。
【００１８】
本発明の具体的な形態では、前記インタフェース部は前記第１の外部接続端子に供給される第１電源電圧による信号レベルと前記第２の外部接続端子に供給される第２電源電圧による信号レベルとの間のレベルシフトを行なうレベルシフト機能を有する。
【００１９】
本発明の具体的な形態では、前記セキュリティーコントローラのインタフェース端子として、クロック信号を入力する第３の外部接続端子（Ｃ１１）、データ入出力用の第４の外部接続端子（Ｃ１３）、リセット信号入力用の第５の外部接続端子（Ｃ１０）を有する。このとき、前記第３の外部接続端子乃至第５の外部接続端子は、前記インタフェースコントローラが認識するカードモードに応じてインタフェースコントローラが入出力信号用の外部接続端子として利用可能である。例えば並列データ入出力ビット数が相違する幾つかのカードモードに対応することができる。前記インタフェースコントローラが第３の外部接続端子乃至第５の外部接続端子をデータ入出力用の外部接続端子として利用するとき、セキュリティーコントローラはインタフェースコントローラ経由で外部とのインタフェースを行なうことができる。このとき、前記第３の外部接続端子乃至第５の外部接続端子を分離スイッチ回路（１２）にてインタフェースコントローラから切り離しておけば、前記第３の外部接続端子乃至第５の外部接続端子に接続する外部回路に、セキュリティーコントローラのインタフェース機能に従ってインタフェースコントローラとの間でやり取りされる信号が不所望に外部に出力されるのを抑制することができる。
【００２０】
本発明の具体的な形態として、前記セキュリティーコントローラは、外部と非接触インタフェースが可能なＩＣカード用マイクロコンピュータ及び外部と接触インタフェースが可能なＩＣカード用マイクロコンピュータの双方又は何れか一方であってよい。また、前記セキュリティーコントローラは、外部と非接触インタフェースと接触インタフェースの双方が可能なＩＣカード用マイクロコンピュータであってよい。
【００２１】
本発明の具体的な形態として、前記セキュリティーコントローラが外部と非接触インタフェースが可能なＩＣカード用マイクロコンピュータであるとき、前記外部接続端子として非接触インタフェースのための高周波アンテナを接続可能なアンテナ接続端子（Ｃ１４，Ｃ１６）を有する場合、前記アンテナ接続端子は前記第２の外部接続端子に隣接して前記第１の外部接続端子の近傍に配置されることが望ましい。そのようなアンテナ接続端子は非接触インタフェースの感度を上げるための外部高周波アンテナの接続に用いられる。アンテナ接続端子に印加される電圧は比較的高く周波数も高い。従って、配線基板上で信号やクロック等の接続端子に至る配線の引き回しと、外部アンテナの接続端子に至る配線の引き回しとが錯綜して相互に近接したり跨いだりすることが多くなると、クロストークや誘導等によって信号線やクロック配線にノイズが重畳される。若しくは信号線やクロック配線からのクロストークや誘導等によるノイズが、外部高周波アンテナから受信される高周波信号に重畳され、非接触動作時の入出力データに誤りを生じ得る。前記アンテナ接続端子は前記第２の外部接続端子に隣接して前記第１の外部接続端子の近傍に配置されるから、その配置はノイズの発生を極力抑えるのに好適な配置となる。
【００２２】
前記複数個の外部接続端子は、メモリカードの挿入方向の前後に隣合う列相互間で列方向の配置がずらされた千鳥状の配置を有する。この千鳥状配置により、メモリカードが着脱されるカードスロットには、その多数のスロット端子を交互に突出量を変えて並列配置するという比較的簡単に構成によって多端子化に対応することができる。例えば、メモリカードの挿入方向前後に隣合う後側の配列に、前記第２の外部接続端子乃至第５の外部接続端子と前記アンテナ接続端子を有する。特に、前記第２の外部接続端子及び前記アンテナ接続端子は列方向配置の中央部に位置すればよい。前記第２の外部接続端子は前記アンテナ接続端子に対して千鳥状配置とすればよい。
【００２３】
本発明の更に別の具体的な形態として、前記インタフェースコントローラ、メモリ及びセキュリティーコントローラが夫々個別の半導体チップであるとき、メモリを構成する半導体チップの上にインタフェースコントローラを構成する半導体チップを積層し、それら半導体チップの同じ向きの辺に沿って配置された電極パッドに配線基板の電極をワイヤボンディングするのがよい。ボンディングワイヤを短くでき、ワイヤの干渉も少なくなる。
【００２４】
〔２〕本発明に係るメモリカードは、複数の外部接続端子が形成された配線基板に、前記外部接続端子に接続されたインタフェースコントローラと、前記インタフェースコントローラに接続されたメモリと、セキュリティコントローラとが搭載され、前記インタフェースコントローラ及びメモリに動作電源を供給する第１の外部接続端子とは別に前記セキュリティーコントローラに動作電源を供給可能な第２の外部接続端子を有し、前記セキュリティーコントローラは、外部と非接触インタフェースが可能なＩＣカード用マイクロコンピュータであって、前記外部接続端子として非接触インタフェースのためのアンテナを接続可能なアンテナ接続端子を有し、前記アンテナ接続端子は前記第２の外部接続端子に隣接して前記第１の外部接続端子の近傍に配置される。
【００２５】
前記複数個の外部接続端子は、メモリカードの挿入方向の前後に隣合う列相互間で列方向の配置がずらされた千鳥状の配置を有する。この千鳥状配置により、カードスロットには、その多数のスロット端子を交互に突出量を変えて並列配置するという比較的簡単に構成によって多端子化に対応することができる。例えば、メモリカードの挿入方向前後に隣合う後側の配列に、前記第２の外部接続端子乃至第５の外部接続端子と前記アンテナ接続端子を有する。特に、前記第２の外部接続端子及び前記アンテナ接続端子は列方向配置の中央部に位置すればよい。前記第２の外部接続端子は前記アンテナ接続端子に対して千鳥状配置とすればよい。
【発明の効果】
【００２６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２７】
インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、セキュリティコントローラだけに動作電源を投入してセキュリティー処理を実行させる動作形態におけるノイズの発生を抑制することができる。
【００２８】
インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおいて、非接触インタフェース機能を有する前記セキュリティーコントローラに外部アンテナを接続するための接続端子の配置が他の接続端子との関係でノイズの発生を助長しないようにすることができる。
【００２９】
インタフェースコントローラ及びメモリと共にセキュリティコントローラを搭載してマルチファンクションを実現するメモリカードにおけるノイズの発生を抑制することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明に係るメモリカードの一例を示すブロック図である。
【図２】本発明に係るメモリカードを適用した携帯電話機などの通信携帯端末装置の概略を示す説明図である。
【図３】メモリカードのカードモードに応じた外部接続端子の機能割り当てを例示する説明図である。
【図４】電源供給停止に応答して高出力インピーダンス状態に制御可能な出力バッファを例示する回路図である。
【図５】電源遮断時に前記インタフェース部の出力不定状態を解消するのにバススイッチを採用した例を示す説明図である。
【図６】レベルシフトに差動アンプを利用した回路を示す回路図である。
【図７】本発明に係るメモリカードの第２の構成例を示すブロック図である。
【図８】本発明に係るメモリカードの第３の構成例を示すブロック図である。
【図９】本発明に係るメモリカードの第４の構成例を示すブロック図である。
【図１０】本発明に係るメモリカードの第５の構成例を示すブロック図である。
【図１１】インタフェースコントローラの詳細を例示するブロック図である。
【図１２】デュアルウェイのＩＣカードマイコンの具体例を示すブロック図である。
【図１３】本発明に係るメモリカードをＭＭＣ規格のスタンダードサイズのパッケージに封止した時の外観を示す説明図である。
【図１４】本発明に係るメモリカードをＭＭＣ規格のハーフサイズのパッケージに封止した時の外観を示す説明図である。
【図１５】図１３及び図１４の外部接続端子の形状に対してその一部を変更した例を示す説明図である。
【図１６】図１３及び図１４の外部接続端子に対して外部接続端子数を削減した例を示す説明図である。
【図１７】夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ、フラッシュメモリ及びＩＣカードマイコンのスタック実装構造を例示する平面図である。
【図１８】図１７の実装構造の縦断面図である。
【図１９】図１７及び図１８のスタック構造に対してＩＣカードマイコンを２チップスタックする構造を示す縦断面図である。
【図２０】夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ、フラッシュメモリ及びＩＣカードマイコの更に別のスタック実装構造を示す平面図である。
【図２１】図２０の実装構造に対する縦断面図である。
【図２２】図２０及び図２１のスタック構造に対してＩＣカードマイコンを２チップスタックする構造を示す縦断面図である。
【図２３】メモリカードとメモリカードが挿入されるカードスロットを示す説明図である。
【図２４】図２３のメモリカードがカードスロットに挿入される第１過程を示す説明図である。
【図２５】図２３のメモリカードがカードスロットに挿入される第２過程を示す説明図である。
【図２６】図２３のメモリカードがカードスロットに挿入される第３過程を示す説明図である。
【発明を実施するための形態】
【００３１】
《通信携帯端末装置》
図２には本発明の一例に係るメモリカードを適用した携帯電話機などの通信携帯端末装置の概略が示される。通信携帯端末装置１は例えばシステム全体の制御を行うマイクロプロセッサ（ＭＰＵ）２と、移動体通信のために変調及び復調などのベースバンド処理を行うベースバンド処理部（ＢＢ）３、規定の高周波による送受信を行う高周波部（ＲＦｃｌ）４、及びメモリカード（ＭＲＹＣ）５を有する。ＭＲＹＣ５は通信携帯端末装置１の図示を省略するカードスロットに着脱可能にされる。ＭＰＵ２はＭＲＹＣ５にとってカードホストとして位置付けられる。
【００３２】
ＭＲＹＣ５は、例えば、メモリ記憶機能、Ｅ−コマースなどに対する高レベルのセキュリティー処理機能、交通機関における課金等のための低レベルのセキュリティー処理機能、コンテンツデータの暗号化・復号処理機能等のマルチファンクションを提供する。
【００３３】
《ＩＣカードマイコン内蔵ＭＲＹＣ》
図１にはＭＲＹＣ５の構成が例示される。ＭＦＭＣ５は、複数個の外部接続端子Ｃ１〜Ｃ１６が形成された配線基板に、インタフェースコントローラ７と、前記インタフェースコントローラ７に接続されたフラッシュメモリ８と、前記インタフェースコントローラ７に接続されたセキュリティコントローラとしてのＩＣ（インテグレーテッド・サーキット）カード用マイクロコンピュータ（ＩＣカードマイコンとも称する）９が搭載される。前記インタフェースコントローラ７、フラッシュメモリ８、及びＩＣカードマイコン９は夫々個別の半導体集積回路チップで構成されている。
【００３４】
インタフェースコントローラ７は、メモリカードとしての外部インタフェース機能、フラッシュメモリの仕様に応じたメモリインタフェース機能、そしてメモリカードコマンドを用いてＩＣカードマイコンとインタフェースするＩＣカードマイコンインタフェース機能を持つ。ここで、ＭＲＹＣ５はマルチメディアカード規格準拠のメモリカードとしての外部インタフェー仕様を満足するものとされる。
【００３５】
フラッシュメモリ８は電気的に消去及び書き込み可能な不揮発性メモリである。フラッシュメモリ８は、特に図示はしないが、電気的に消去及び書き込み可能な不揮発性メモリセルトランジスタ（フラッシュメモリセルとも記す）を有する。フラッシュメモリセルは、特に図示はしないが、フローティングゲートを有する所謂スタックドゲート構造、或いはＯＮＯ（オキサイド・ナイトライド・オキサイド）ゲート絶縁膜を備えたメモリトランジスタ部と選択トランジスタ部から成る所謂スプリットゲート構造を有する。前記フラッシュメモリセルは、前記フローティングゲート等に電子が注入されると閾値電圧が上昇し、また、前記フローティングゲート等から電子を引き抜くと閾値電圧が低下する。前記フラッシュメモリセルは、データ読み出しのためのワード線電圧に対する閾値電圧の高低に応じた情報を記憶することになる。特に制限されないが、本明細書においてメモリセルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態と称する。
【００３６】
ＩＣカードマイコン９は、特に図示はしないがＣＰＵとその動作プログラムおよび認証に利用する制御情報など保有する不揮発性メモリを備え、その動作プログラムに従って認証処理などを行う。ここではＩＣカードマイコン９は外部と接触インタインタフェースと非接触インタフェースが可能な接触・非接触デュアルウェイのＩＣカードとされる。接触インタフェースは１ビットのデータ入出力端子Ｉ／Ｏ、クロック端子ＣＬＫ、リセット端子ＲＥＳを用いたシリアル通信で行われる。非接触インタフェースは端子ＴＭＬ１，ＴＭＬ２に接続するアンテナを用いた高周波通信で行われる。図には外部アンテナ１０と同調コンデンサ１３が代表的に示されている。特に図示はしないが、非接触インタフェースは端子ＴＭＬ１，ＴＭＬ２に接続する内部アンテナをＭＲＹＣ５のパッケージ内部若しくは回路基板上に設け、端子Ｃ１４，Ｃ１６に外部アンテナ１０を接続した時に内部アンテナをスイッチで切り離し可能にする構成を備えもよい。
【００３７】
前記外部接続端子Ｃ１〜Ｃ１６の内、Ｃ１〜Ｃ７の機能と配置はＭＭＣ規格に準拠し、Ｃ８〜Ｃ１３は多ビットのデータバスに対応する。Ｃ１４〜Ｃ１６は新設である。
【００３８】
図３にはＭＲＹＣ５のカードモードに応じた外部接続端子Ｃ１〜Ｃ１６の機能割り当てが示される。１ビットモード、４ビットモード、８ビットモードはＭＲＹＣ５の外部に対するデータ入出力ビット数を意味する。非接触カード機能のみとは外部インタフェース機能として非接触インタフェース機能だけしか持たないＩＣカードマイコンを搭載した場合を意味し、この例については後でその詳細を説明する。図において、ＲＳＶ（for MMC）はＭＭＣモードにおけるリザーブ端子、ＣＳ（for SPI）はＳＰＩモードにおけるチップセレクト端子、ＣＭＤはコマンド端子、Ｖｓｓ１，Ｖｓｓ２は回路の接地端子、Ｖｄｄは電源端子、ＣＬＫはメモリカードのクロック端子、ＤＡＴはシリアルデータ入出力端子、ＲＥＳ−ｉｃはＩＣカードマイコンのリセット端子、ＣＬＫ−ｉｃはＩＣカードマイコンのクロック端子、Ｖｃｃ−ｉｃはＩＣカードマイコンの電源端子、ＬＡ，ＬＢはアンテナ接続端子、Ｖｃｃ−ＩＣはＩＣカードマイコンへの専用電源端子、ＤＡＴ０〜ＤＡＴ７は並列データ入出力端を意味する。
【００３９】
図３から明らかなように、基本的に、Ｃ１〜Ｃ９がメモリカードインタフェース機能に、Ｃ１０〜Ｃ１６がＩＣカードインタフェース機能に割り当てられる。ただし、Ｃ１０〜Ｃ１３は、１ビットモードと４ビットモードではＩＣカードインタフェース機能に割り当てられるが、８ビットモードではＤＡＴ４〜ＤＡＴ７の並列データ入出力端子としてメモリカードインタフェース機能に割り当てられる。この端子Ｃ１０〜Ｃ１３の機能割り当ての相違は、図１の回路では、インタフェースコントローラ７とＩＣカードマイコン９を接続する配線Ｌ１〜Ｌ４として現れる。要するに、インタフェースコントローラ７のインタフェース部１１において外部接続端子Ｃ１０〜Ｃ１３との接続に割り当てられる配線Ｌ１〜Ｌ４はＩＣカードマイコン９の端子Ｖｃｃ、Ｉ／Ｏ−ｉｃ、ＣＬＫ−ｉｃ、ＲＥＳ−ｉｃに接続する。分離スイッチ回路１２は、８ビットモードにおいて、インタフェースコントローラ７がＩＣカードマイコン９と通信を行うときインタフェースコントローラ７の制御によりカット・オフされて外部接続端子Ｃ１０、Ｃ１１、Ｃ１３との接続を分離し、且つインタフェースコントローラ７がＣ１２をＤＡＴ６として外部と通信を行うときＩＣカードマイコン９の端子Ｖｃｃとの接続を分離し、８ビットモードで外部接続端子Ｃ１０〜Ｃ１３に割り当てられるデータ端子ＤＡＴ４〜ＤＡＴ７の機能と配線Ｌ１〜Ｌ４に接続される端子Ｖｃｃ、Ｉ／Ｏ、ＣＬＫ、ＲＥＳの機能との相違による選択をＭＲＹＣ５側で行う。
【００４０】
ここで図１を参照してＩＣカードマイコン９に対する動作電源の供給について説明する。前記インタフェースコントローラ７及びフラッシュメモリ８に動作電源Ｖｄｄを供給する外部接続端子（第１の外部接続端子）Ｃ４とは別に前記ＩＣカードマイコン９に動作電源Ｖｃｃ−ＩＣを供給可能な外部接続端端子（第２の外部接続端子）Ｃ１５を有している。ＩＣカードマイコン９に対する動作電源の供給は、図1の構成ではＣ１２，Ｃ１５が行なうが、Ｃ１２による動作電源の供給は本質的ではない。Ｃ１５で代替可能である。尚、分離スイッチ回路１２のスイッチＳＷ１は端子Ｃ１５を追加したことによって必要になったスイッチである。即ち、Ｃ１２の利用形態の如何に拘わらず配線Ｌ４にはＣ１５からＶｃｃ−ＩＣが常時供給されることになるからである。
【００４１】
端子Ｃ１５はインタフェース部１１にも動作電源を供給し、Ｃ４からの動作電源Ｖｄｄの供給停止状態において、配線Ｌ１〜Ｌ４に接続するインタフェース部１１における入出力回路の入力インピーダンスの低下や出力不定状態を解消する。即ち、ＭＲＹＣ５のＩＣカードマイコン９だけを動作させるような場合に無駄な電力消費を抑えるためにＣ４からの電源Ｖｄｄの供給を止めたとき、インタフェース部１１における出力バッファの出力状態が不定になると、この状態で、Ｃ１０〜Ｃ１３を使った接触インタフェースでＩＣカードマイコン９のパワーオンリセットを行なってＩＣカードマイコンを動作させたとき、例えばＣ１１からのクロック信号がインタフェース部１１の出力バッファに流入して過電流が流れたり、Ｃ１３を介して入出力される信号が同じくインタフェース部１１の出力バッファに流入して過電流が流れたりする。このような過電流はノイズとなり、また無駄な電力消費を増大させる。更にそのようなノイズは、アンテナ１０を介する非接触インタフェースにおける感度や通信特性を低下させる。インタフェースコントローラ７への動作電源Ｖｄｄの供給停止時にインタフェース部１１にＣ１５からＩＣカードマイコン９用に動作電源Ｖｃｃ−ＩＣを供給することによって配線Ｌ１〜Ｌ４に接続するインタフェース部１１の出力バッファの出力不定状態を解消する。
【００４２】
上記不定状態の解消には、例えば、電源Ｖｄｄ供給停止に応答して配線Ｌ１〜Ｌ４に接続する出力バッファを高インピーダンス状態に制御する。
【００４３】
図４には電源Ｖｄｄ供給停止に応答して高インピーダンス状態に制御可能な出力バッファが例示される。出力バッファ１５は、例えばＶｄｄを動作電源とするＣＭＯＳインバータ１６とＶｃｃ−ＩＣを動作電源とするＣＭＯＳクロックドインバータ１７の直列回路を有する。ＣＭＯＳクロックドインバータ１７は、ｐチャネル型ＭＯＳトランジスタＱｐ１，Ｑｐ２とｎチャネル型ＭＯＳトランジスタＱｎ３、Ｑｎ４の直列回路を主体に、ＭＯＳトランジスタＱｐ１，Ｑｎ４をスイッチ制御するインバータ１８と電源電圧ディテクタ１９を有する。電源電圧ディテクタ１９は電源電圧Ｖｄｄが投入されて動作保証電圧を超えたときＶｃｃ−ＩＣレベルのハイレベル、電源電圧Ｖｄｄ供給が遮断されたとき回路の接地電圧Ｖｓｓであるローレベルにされる検出信号２０を出力する。インバータ１８はＶｃｃ−ＩＣを動作電源とする。これにより、Ｖｃｃ−ＩＣが投入されている状態で、Ｖｄｄが供給されているときクロックドインバータ１７は出力動作可能にされ、Ｖｄｄの供給が遮断されるとクロックドインバータ１７は高インピーダンス状態に制御される。尚、クロックドインバータ１７の電源に高抵抗Ｒ１を介して電源Ｖｄｄが接続されているのはＶｃｃ−ＩＣが遮断されたときの動作安定化のためである。
【００４４】
図４でＶｄｄとＶｃｃ−ＩＣのレベルが相違し、Ｖｄｄ≦Ｖｃｃ−ＩＣであることを考慮している。即ち、インバータ１６の論理閾値電圧（ＶＴＬ）をＶｄｄ／２とすると、クロックドインバータ１７の論理閾値電圧もこれに合わせてＶｄｄ／２とされる。要するに、出力バッファ１５は電源電圧Ｖｄｄによる信号ベルトと前記電源電圧Ｖｃｃ−ＩＣによる信号レベルとの間のレベルシフトを行なうレベルシフト機能を有する。
【００４５】
尚、電源Ｖｄｄ遮断時に前記インタフェース部の出力不定状態を解消するには上記レベルシフト機能を有する出力バッファ１５における高インピーダンス制御に限定されず、図５に例示されるように、インタフェース部１１とＩＣカードマイコンとの切り離しには電源Ｖｄｄ遮断時にオフ状態にされるバススイッチ２１を採用し、レベルシフトには図６の差動アンプを利用した回路をインタフェース部１１に設ければよい。図６の回路において差動アンプの電源に高抵抗Ｒ１を介して電源Ｖｄｄが接続されているのはＶｃｃ−ＩＣが遮断されたときの動作安定化のためである。
【００４６】
図７にはＭＲＹＣ５の第２の構成例が示される。図１に対して分離スイッチ回路１２はスイッチＳＷ１だけで構成される。１ビットモードまたは４ビットモードにおいて、インタフェースコントローラ７がＩＣカードマイコン９と通信を行うときインタフェースコントローラ７の制御によりカット・オフされて外部接続端子Ｃ１０、Ｃ１１、Ｃ１３との接続を分離するスイッチを不要とした。８ビットモードで外部接続端子Ｃ１０〜Ｃ１３に割り当てられるデータ端子ＤＡＴ４〜ＤＡＴ７の機能と１ビットモードまたは４ビットモードにおいて配線Ｌ１〜Ｌ４に接続される端子Ｖｃｃ、Ｉ／Ｏ、ＣＬＫ、ＲＥＳの機能との相違による選択はＭＲＹＣ５の外部で行えばよい。その他の構成は図１と同じである。
【００４７】
図８にはＭＲＹＣ５の第３の構成例が示される。図１の構成に対してＩＣカードマイコンへの動作電源供給を端子Ｃ１５だけで行なうようにした。スイッチＳＷ１が不用になる。特に図示はしないが図７と図８を組合わせて分離スイッチ回路１２全体を廃止する構成を採用することも可能である。
【００４８】
図９にはＭＲＹＣ５の第４の構成例が示される。同図に示されるＭＲＹＣ５は、分離スイッチ回路１２を図示しないが、図７または図８の接続関係を持つＩＣカードマイコン９と、更に接触インタフェースのみを有し、インタフェースコントローラ７のインタフェース部１１にのみ接続する別のＩＣカードマイコン２４を搭載して構成される。その他の構成は図１と同様である。本実施例においては、ＩＣカードマイコン２４はインタフェースコントローラ７のコプロセッサとして動作し、ＩＣカードマイコン２４のみで独立して動作することはない。
【００４９】
図１０にはＭＲＹＣ５の第５の構成例が示される。同図に示されるＭＲＹＣ５は図７または図８の構成に対し、非接触インタフェースのみを有する別のＩＣカードマイコン２５をさらに搭載して構成される。ＩＣカードマイコン９への動作電源の供給はＣ１２（Ｖｃｃ−ｉｃ）で行ない、ＩＣカードマイコン２５への動作電源の供給はＣ１５（Ｖｃｃ−ＩＣ）で行なう。非接触インタフェースを有するＩＣカードマイコン２５は電磁波がアンテナ１１を横切ることによって生ずる誘導起電力をその動作電源とすることができるので、Ｃ１５からＩＣカードマイコン２５への動作電源供給は必須ではない。ＩＣカードマイコン２５の電源安定化による動作の安定化を企図する場合にＣ１５からの動作電源供給が意味をもつ。
【００５０】
図１１にはインタフェースコントローラ７の詳細が例示される。インタフェースコントローラ７はホストインタフェース回路３０、マイクロコンピュータ３１、フラッシュコントローラ３２、バッファコントローラ３３、バッファメモリ３４、及びインタフェース部１１から成る。バッファメモリ３４はＤＲＡＭ（Dynamic Random Access memory）又はＳＲＡＭ（Static Random Access Memory）等から成る。インタフェース回路１１にはＩＣカードマイコン９が接続される。マイクロコンピュータ３１はＣＰＵ（中央処理装置）３７、ＣＰＵ３７の動作プログラムを保有するプログラムメモリ（ＰＧＭ）３８、及びＣＰＵ３７のワーク領域に利用されるワークメモリ（ＷＲＡＭ）３９などによって構成される。前記ＭＭＣ仕様に対応するインタフェース制御態様の制御プログラムはＰＧＭ３８が保有する。
【００５１】
ホストインタフェース回路３０はメモリカードイニシャライズコマンドを発行すると、割込みによってマイクロコンピュータ３１にＭＭＣインタフェース制御態様の制御プログラムを実行可能にする。マイクロコンピュータ３１はその制御プログラムを実行する事によってホストインタフェース回路３０による外部インタフェース動作を制御し、フラッシュコントローラ３２によるフラッシュメモリ８に対するアクセス（書き込み、消去、及び読み出し動作）とデータ管理を制御し、バッファコントローラ３３によるメモリカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間のフォーマット変換を制御する。
【００５２】
バッファメモリ３４には、フラッシュメモリ８から読み出されたデータ又はフラッシュメモリ８に書き込まれるデータが一時的に保持される。フラッシュコントローラ３２はフラッシュメモリ８をハードディスク互換のファイルメモリとして動作させ、データをセクタ単位で管理する。
【００５３】
尚、前記フラッシュコントローラ３２は図示を省略するＥＣＣ回路を備え、メモリへのデータ格納に際してＥＣＣコードを付加し、読み出しデータに対してＥＣＣコードによるエラー検出・訂正処理を行う。
【００５４】
図１２には前記ＩＣカードマイコン９の詳細が例示される。ＩＣカードマイコン９は、ＣＰＵ４１、ワークＲＡＭとしてのＲＡＭ（ランダム・アクセス・メモリ）４２、タイマ４３、ＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ）４４、コプロセッサユニット４５、マスクＲＯＭ（リード・オンリ・メモリ）４６、システムコントロールロジック４７、入出力ポート（Ｉ／Ｏポート）４８、データバス４９、アドレスバス５０及びＲＦ部５１を有する。
【００５５】
前記マスクＲＯＭ４６はＣＰＵ４１の動作プログラム（暗号化プログラム、復号プログラム、インタフェース制御プログラム等）及びデータを格納するのに利用される。前記ＲＡＭ４２はＣＰＵ４１のワーク領域又はデータの一時記憶領域とされ、例えばＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）若しくはＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）から成る。Ｉ／Ｏポート４８にＩＣカードコマンドが供給されると、システムコントロールロジック４７がこれをデコードし、当該コマンドの実行に必要な処理プログラムをＣＰＵ４１に実行させる。即ち、ＣＰＵ４１は、システムコントロールロジック４７から指示されるアドレスでマスクＲＯＭ４６をアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。コプロセッサユニット４５はＣＰＵ４１の制御に従ってＲＳＡや楕円曲線暗号演算における剰余演算処理などを行う。Ｉ／Ｏポート４８は１ビットの入出力端子Ｉ／Ｏを有し、データの入出力と外部割り込み信号の入力に兼用される。Ｉ／Ｏポート４８はデータバス４９に結合され、データバス４９には前記ＣＰＵ４１、ＲＡＭ４２、タイマ４３、ＥＥＰＲＯＭ４４、及びコプロセッサユニット４５等が接続される。システムコントロールロジック４７はＩＣカードマイコン９の動作モードの制御及び割り込み制御を行い、更に暗号鍵の生成に利用する乱数発生ロジック等を有する。ＩＣカードマイコン９はリセット信号ＲＥＳによってリセット動作が指示されると、内部が初期化され、ＣＰＵ４１はマスクＲＯＭ４６のプログラムの先頭番地から命令実行を開始する。ＩＣカードマイコン９はクロック信号ＣＬＫに同期動作される。
【００５６】
前記ＥＥＰＲＯＭ４４は、電気的に消去処理及び書込み処理が可能にされ、個人を特定するために用いられるＩＤ情報や認証証明書などのデータを格納する領域として用いられる。ＥＥＰＲＰＭ４４に代えてフラッシュメモリ或は強誘電体メモリなどを採用してもよい。ＩＣカードマイコン９は外部とのインタフェースに外部接続端子を用いる接触インタフェースと、アンテナを用いる非接触インタフェースの一方または双方をサポートする。非接触インタフェースを行うためのＲＦ部５１はチップのアンテナ端子ＴＭＬ１，ＴＭＬ２を有する。アンテナを経由してＲＦ部５１より電力が供給されたり、あるいはシステムコントロールロジック４７により内部バスを経由して非接触インタフェースが選択されると、ＲＦ部５１は前記アンテナが所定の電磁波（例えば高周波の変動磁束やマイクロ波）を横切ることによって生ずる誘導起電力を動作電源として動作電源を発生し、該所定の電波の周波数に対応して生ずる誘導電流を基にした内部クロック信号ＣＬＫ、該所定の電波に重なって受け渡されるデータをＲＦ部５１で分離した内部データ、さらにリセット信号ＲＥＳ、の夫々を生成し、アンテナから非接触で情報の入出力を行なう。ＩＣカードマイコン９の内部において、非接触インタフェースを介して動作するＲＦ部５１は、接触インタフェースを介して動作するＩＣカード動作用のＣＰＵ４１などとは独立した小規模の回路で構成するのが好ましい。ＲＦ部５１として、その内部に非接触カード動作に必要な回路、例えば非接触カード用プロセッサ、当該プロセッサの制御プログラム領域及びワーク領域に用いられるメモリ、そしてＲＦ送受信及び電源回路部が設けられる。このようにＲＦ部５１はプロセッサ機能とその制御プログラムというように独立した小規模の回路で構成されるため、例えば接触端子を介しての電源供給が得られない環境においても、外部からの誘導起電力によって回路を動作させることが容易となる。また、ＲＦ部５１は内部のデータバス４９及びアドレスバス５０を経由することにより、非接触インタフェース部分と接触インタフェース部分との間でデータを入出力することも可能である。
【００５７】
ＭＲＹＣ５におけるセキュリティー処理動作を説明する。例えばフラッシュメモリ８のセキュア領域にはユーザ識別情報が格納されている。コンテンツデータをダウンロードするときはユーザ識別情報を秘密鍵として暗号化されたライセンス情報を一緒にダウンロードする。コンテンツデータを復号するための復号キーはライセンス情報に含まれ、ライセンス情報はユーザ識別情報を復号キーに用いて復号される。これによってコンテンツデータに対する著作権保護を行う。係るセキュリティー処理はマイクロコンピュータ３１によるプログラム制御で行なわれる。
【００５８】
ＩＣカードマイコン９によるセキュリティー処理について説明する。例えばＩＣカードマイコン９は電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現している。ＥＥＰＲＯＭ４４には所定の認証証明書を保有し、ホストから認証要求が有ったときはその認証証明書を送り、これに対して認証を得ることを条件に、後続の通信処理が可能にされる。このようなセキュリティー処理の動作プログラムはマスクＲＯＭ４６が保有する。ＩＣカードマイコン９による認証処理はＩＣカードマイコン９内部に閉じた環境で行うのがセキュリティーの観点より望ましい。この点で、ＩＣカードマイコン９の電源だけを投入して外部接続端子Ｃ１０〜Ｃ１３又はアンテナを介して外部インタフェースを行なう意義がある。用途上又は技術的にセキュリティー上の問題がない場合にはインタフェースコントローラ７経由でセキュリティー処理を行うことは差し支えない。また、ＭＲＹＣの製造後、製品出荷までの過程において、外部接続端子Ｃ１０〜Ｃ１３を介して、ＩＣカードマイコン９に各種アプリケーションソフトの書込みやカード発行処理を容易に行なうことができる。
【００５９】
例えば上述の如くＩＣカードマイコン９が電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済みである場合、キャッシュカード、クレジットカード或いは定期券などのカードホルダにＭＲＹＣ５を挿入し、非接触インタフェースを用いてそれらカード機能を実現することが可能になる。
【００６０】
ＩＣカードマイコン９は電子決済などレベルの高いセキュリティー処理に利用されることを考慮すると、ＩＣカードマイコン９の異常な状態に対して全ての内部状態を初期化するパワーオンリセットはインタフェースコントローラ７等に比べて頻繁に行われる可能性が高い。これを考慮すると、ＩＣカードマイコン９には専用の電源供給端子Ｃ１２（Ｖｃｃ−ｉｃ）、Ｃ１５（Ｖｃｃ−ＩＣ）を設けているので、ＭＲＹＣ５全体をリセットすること無くＩＣカードマイコン９単独で自由にパワーオンリセット可能になる。これにより、セキュリティーを保証しつつＭＲＹＣ５の勝手を向上させることができる。
【００６１】
《ＭＲＹＣの外部接続端子配列》
図１３には前記ＭＲＹＣ５をＭＭＣ規格のハーフサイズのパッケージに封止した時の外観を示す。図１４には前記ＭＲＹＣ５をＭＭＣ規格のスタンダードサイズのパッケージに封止した時の外観を示す。両方の図面には外部接続端子の配列が明瞭に示されており、その配列は双方等しくされている。各端子Ｃ１〜Ｃ１６の機能割り当ては図３で説明した通りである。Ｃ１〜Ｃ７はプリミティブなＭＭＣ規格に対応する。Ｃ８〜Ｃ９は４ビットモードのための拡張端子、Ｃ１０〜Ｃ１３はＩＣカードマイコン接触インタフェース並びに８ビットモードのための拡張端子、Ｃ１４及びＣ１６は外部アンテナ接続用の拡張端子、Ｃ１５はＩＣカードマイコン専用の電源供給のための拡張端子である。Ｃ１〜Ｃ１６はメモリカードの挿入方向（矢印Ｘ方向）の前後に隣合う列相互間で列方向の配置がずらされた千鳥状の配置を有する。第１列目はＣ１〜Ｃ７である。Ｃ８〜Ｃ１３は第１列目の外部接続端子列に対して離間配置された第２列目を構成する。Ｃ１０〜Ｃ１３の外部接続端子の大きさはＣ１〜Ｃ７の外部接続端子の大きさと一定の範囲において同じである。Ｃ８の外部接続端子は前記第１列目に配置されコネクタ端子列の列方向一端の端子Ｃ７と列方向で完全に隣合う位置まで延在され、Ｃ９の外部接続端子は前記第１列目に配置され端子列の端子Ｃ１と列方向で部分的に重なって隣合う位置まで延在されている。第１列目の外部接続端子列と第２列目の外部接続端子列とは、Ｃ４とＣ１５を除き、外部接続端子の列方向配置が列方向で相互にずれて、千鳥状に配置されている。
【００６２】
上記千鳥状配置により、ＭＲＹＣ５が装着される図示を省略するカードスロットには、その多数のスロット端子（ピン）を交互に突出量を変えて並列配置するという比較的簡単に構成によって多端子化に対応することができる。この多端子化という点で、後列の前記Ｃ１１とＣ１２の間の領域に新設された端子Ｃ１４〜Ｃ１６も千鳥状に配置される。
【００６３】
前記外部接続端子として非接触インタフェースのための高周波アンテナ１０を接続可能なアンテナ接続端子Ｃ１４，Ｃ１６を有する場合、前記アンテナ接続端子Ｃ１４，Ｃ１６は前記ＩＣカードマイコン専用電源端子としての外部接続端子Ｃ１５に隣接して前記電源Ｖｄｄ供給用外部接続端子Ｃ４の近傍に配置される。そのようなアンテナ接続端子Ｃ１４，Ｃ１６はＩＣカードマイコンにおける非接触インタフェースの感度を上げるために外部高周波アンテナの接続に用いられる。アンテナ接続端子Ｃ１４，Ｃ１６に印加される電圧は比較的高く周波数も高い。従って、ＭＲＹＣ５の配線基板上で信号やクロック等の接続端子に至る配線の引き回しと、外部アンテナの接続端子Ｃ１４，Ｃ１６に至る配線の引き回しとが錯綜して相互に近接したり跨いだりすることが多くなると、クロストークや誘導等によって信号線やクロック配線にノイズが重畳される。若しくは信号線やクロック配線からのクロストークや誘導等によるノイズが、外部高周波アンテナから受信される高周波信号に重畳され、ＲＦ部５１で分離するデータに誤りを生じ得る。前記アンテナ接続端子Ｃ１４，Ｃ１６は前記ＩＣカードマイコン専用電源端子としての外部接続端子Ｃ１５に隣接して前記電源Ｖｄｄ供給用外部接続端子Ｃ４の近傍に配置されるから、その配置はノイズの発生を極力抑えるのに好適な配置となる。
【００６４】
図１３及び図１４で説明した外部接続端子の形状については図１５の如く一部変更することが可能である。ここではＣ９とＣ８の形状を短くしている。これはカードスロットのＣ８及びＣ９に接触する端子の位置が、第１列目にあるカードスロットへの対応を企図したものである。また、図１６に例示されるように外部接続端子数を削減することも可能である。外部接続端子Ｃ８，Ｃ９を廃止し、ＭＭＣ規格の１ビットモードとＩＣカードマイコンの接触インタフェースサポートを考慮した端子配列になる。図１５、図１６の場合にも外部接続端子の千鳥状配置と、Ｃ１４，Ｃ１６のアンテナ接続端子とＩＣカードマイコン専用電源供給端子Ｃ１５との配置関係はそのまま踏襲されている。
【００６５】
《カードスロットへの挿入及び電源供給》
図２３乃至図２６にはメモリカードをカードスロットへ挿入する過程及びその過程の考察により得られたメモリカードへの電源供給について示されている。
【００６６】
図２３にはメモリカード５とメモリカード５が挿入されるカードスロット７０が示され、カードスロット７０にはメモリカード５の挿入を検知するためのセンサ７１、メモリカード５の外部接続端子Ｃ１乃至Ｃ１６のそれぞれに接触する端子７２〜８７が設けられ、前記端子８５，８７には外部アンテナ８８が接続されている。
【００６７】
図２４にはメモリカード５がカードスロット７０に挿入される第１過程を示している。第１過程の段階では端子Ｃ１５に接続される端子８６がメモリカード５の端子Ｃ４に接触しており、またカードスロット７０の端子７９〜８５，８７がメモリカード５の第１列の端子Ｃ１〜Ｃ９に接触する可能性があることを示している。メモリカード５の端子Ｃ１５は電位Ｖｃｃ−ＩＣを供給する端子であり、インタフェースコントローラ７やフラッシュメモリ８に供給する電源Ｖｄｄと同じ若しくはより高い電位が供給される。この状態でインタフェースコントローラ７やフラッシュメモリ８にＶｃｃ−ＩＣが供給され、メモリカード５の第１列の端子Ｃ１〜Ｃ９にカードスロット７０の端子７９〜８５，８７が接触することで電気的に回路が形成されるおそれがある。また外部アンテナ８８には外部の電界に応じて電位を発生させるため、端子８５，８７がアンテナ接続端子Ｃ１４，Ｃ１６以外の端子に接触し、この電位がインタフェースコントローラ７に印可されるおそれがある。
【００６８】
図２５にはメモリカード５がカードスロット７０に挿入される第２過程を示している。第２過程の段階では、カードスロット７０の端子７９〜８５，８７がメモリカード５の第１列の端子Ｃ１〜Ｃ９に接触することはないが、カードスロット７０の端子７５と８６がメモリカード５の外部接続端子Ｃ４を介して接続され、端子７５にＶｄｄを供給するための図示しない回路にＶｃｃ−ＩＣが供給されるおそれがある。また端子Ｃ４に端子７５と端子８６とが接触することでインタフェースコントローラ７やフラッシュメモリ８にＶｃｃ−ＩＣが供給され、端子７２〜７４，７６〜８０が端子Ｃ１〜Ｃ３，Ｃ５〜Ｃ９と接触することで電気的に回路が形成されるおそれがある。
【００６９】
図２６にはメモリカード５がカードスロット７０に挿入される第３過程を示している。第３過程の段階では、カードスロット７０の端子７２〜８７とメモリカード５の端子Ｃ１〜Ｃ１６が適切に接続されている。
【００７０】
図２４及び図２５に示す過程において生じうる問題については、メモリカード５における解決策と、カードスロット７０を有するホスト装置での解決策とがある。
【００７１】
メモリカード５での解決策としては、端子Ｃ４とインタフェースコントローラ７及びフラッシュメモリ８との間に電源回路を備えておき、端子Ｃ４から電源Ｖｄｄが供給されていることを検知した後に、インタフェースコントローラ７及びフラッシュメモリ８に動作電源の供給を開始するとともに、端子Ｃ１乃至Ｃ１３をインタフェースコントローラ７と接続するようにすればよい。
【００７２】
一方ホスト装置での解決策としては、Ｖｃｃ−ＩＣの供給及び外部アンテナ８８に発生する電位の供給を第３過程において開始することで解決可能である。則ち、カードスロット７０の端子７２〜８７がメモリカードの端子Ｃ１〜Ｃ１６と過程的な接触をしていないことをセンサ７１で検知した後に、Ｖｃｃ−ＩＣの供給を開始すればよい。カードスロット７０の端子８５，８７がメモリカード５の端子と過程的な接触を生じないようにメモリカード５及びカードスロット７０の端子を形成するか、または外部アンテナ８８と端子８５，８７の間に電気的に接続／切断が可能なスイッチ回路を設け、センサ７１で過程的な接触をしていないことを検知した後に、外部アンテナ８８を端子８５，８７と電気的に接続すればよい。
【００７３】
またＶｄｄ，Ｖｓｓ１，Ｖｓｓ２の各電位については、常時供給していても、センサ７１でメモリカード５がカードスロット７０に挿入されたことを検知した後に供給を開始しても良い。カードスロット７０の端子７４，７７は基準電位の供給端子であり、また図示する構造では過程的な接触をすることがないからである。また端子７５はＶｃｃ−ＩＣと同電位またはより低い電位であるＶｄｄの供給端子であるため、端子Ｃ４を介して端子８６と接続されていたとしても、Ｖｃｃ−ＩＣを供給するための図示しない回路にＶｄｄが供給されても特に問題を生じないと考えられるためである。
【００７４】
《カードスロットからの引き抜き及び電源供給》
また図示はしないが、カードスロット７０からメモリカード５が引き抜かれる場合のことを考察する。この場合、フラッシュメモリ８においてデータの消去またはデータの書き込みの動作途中でカードスロット７０からメモリカード５が引き抜かれた場合、フラッシュメモリ８への動作電源の供給が遮断されることで、不所望なデータの破損を生じ、またはデプリートと呼ばれる状態を生じることによりメモリカード５自体の認識ができなくなる場合がある。このような事態を回避するために、ホスト装置はセンサ７１でメモリカード５がカードスロット７０から引き抜かれたことを検知した場合、所定の端子を介してメモリカード５にそのことを通知するとともに、端子８６から電位Ｖｄｄを供給するようにすればよい。これにより図２５の第２過程から図２４の第１過程に亘って、端子Ｃ４に電位Ｖｄｄを供給することができる。また端子７４についても端子Ｃ３との接触時間を長くすることができるように、具体的には端子７４を端子８４と同程度の長さとするとともに、端子Ｃ３との接触点をより長くすることで電気的な接続を維持することが可能となる。これらのことにより、メモリカード５はデータの書き込みを完了させ、またはセンサ７１での検出通知に応じて少なくともデプリート状態を回避する処理を行う時間を確保することが可能となる。
【００７５】
《チップのスタック構造》
図１７には夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ７、フラッシュメモリ８、及びＩＣカードマイコン９のスタック実装構造が平面的に示され、図１８にはその実装構造の縦断面が概略的に示される。所要の配線層が形成されたガラスエポキシ樹脂基板のような配線基板６０の一面には外部接続電極Ｃ１〜Ｃ１６が形成され、他面には所要の配線に接続した多数のボンディングパッド６１が形成されている。ボンディングパッド６１はアルミニウム、銅又は鉄合金などの導電パターンで形成される。外部接続電極Ｃ１〜Ｃ１６はアルミニウム、銅又は鉄合金などの導電パターンに金メッキやニッケルメッキ、パラジウムメッキ等が施されて形成される。外部接続電極Ｃ１〜Ｃ１６とボンディングパッド６１との接続は配線基板６０上の図示を省略する配線パターン及び配線基板６０を厚さ方向に貫通するスルーホール等によって行われる。配線基板６０の上には、２個の個別チップ化されたフラッシュメモリ８がずれて重ねられ、その上に単一チップ化されたインタフェースコントローラ７が重ねられる。配線基板６０とチップ、チップとチップの結合はダイボンド剤６２にて行なわれる。重ねられらた３個のチップには重ねられた状態で同じ向きの辺に沿って電極パッド６４が配置され、配置された電極パッド６４に配線基板の対応するボンディングパッド６１がボンディングワイヤ６５でワイヤボンディングされる。重ねられた３個のチップのボンディング用電極パッド６４は重ねられた状態で同じ向きの辺に沿って配置されているから、ボンディングワイヤ６５を短くでき、ワイヤ６５の干渉も少なくなる。単体チップのＩＣカードマイコン９は単体で配線基板６０にダイボンディングされて、チップの電極パッドが回路基板の対応するボンディングパッドにボンディングされる。配線基板６０上にスタックされたチップは樹脂モールドなどで封止される。６６はモールド封止領域である。
【００７６】
図１９には図１７及び図１８のスタック構造に対してＩＣカードマイコン９を２チップスタックする構造が示される。２個のＩＣカードマイコン９のチップは同種で同サイズの場合は直接重ねるとチップ上の電極パッドが隠れてしまう。その場合にはスペーサ用のダミーチップ６７を間に挟めばよい。当然ダミーチップ６７はＩＣカードマイコンチップよりも小さい。
【００７７】
図２０には夫々個別の半導体集積回路チップ化された前記インタフェースコントローラ７、フラッシュメモリ８、及びＩＣカードマイコン９の更に別のスタック実装構造が平面的に示され、図２１にはその実装構造の縦断面が概略的に示される。図１７乃至図１９との相違点は２個の個別チップ化されたフラッシュメモリ８がスタックされ、その上に、夫々個別チップ化されたインタフェースコントローラ７とＩＣカードマイコン９が別々にスタックされる。その他の構成は図１７及び図１８のスタック構造と同じであり、同一機能を有する部材には同一符号を付してその詳細な説明を省略する。
【００７８】
図２２には図２０及び図２１のスタック構造に対してＩＣカードマイコン９を２チップスタックする構造が示される。２個のＩＣカードマイコン９のチップは同種で同サイズであるから直接重ねず、間にスペーサ用のダミーチップ６７を挟める。フラッシュメモリ８は必要に応じて１チップまたは３チップ以上のチップスタックも同様に可能である。
【００７９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８０】
例えば、本発明はＭＭＣ規格のメモリカードだけでなくその他の規格に準拠するマルチファンクション形態のメモリカードに広く適用することができる。従って、外部接続端子の機能、配列、数などは適宜変更可能である。またメモリはフラッシュメモリに限定されず、強磁性体メモリなど、その他記憶形式のメモリであってよい。セキュリティーコントローラはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現しているものに限定されない。単なる暗号化・復号を行なうマイクロコンピュータであってもよい。
【符号の説明】
【００８１】
５ メモリカード
７ インタフェースコントローラ
８ フラッシュメモリ
９ デュアルウェイのＩＣカードマイコン
１０ アンテナ
１１ インタフェース部
１２ 分離スイッチ回路
Ｃ４ Ｖｄｄ供給用外部接続端子（第１の外部接続端子）
Ｃ１２ Ｖｃｃ−ｉｃ供給用外部接続端子
Ｃ１５ Ｖｃｃ−ＩＣ供給用外部接続端子（第２の外部接続端子）
Ｃ１１ ＣＬＫ−ｉｃ割当て用外部接続端子（第３の外部接続端子）
Ｃ１３ Ｉ／Ｏ−ｉｃ割当て用外部接続端子（第４の外部接続端子）
Ｃ１０ ＲＥＳ−ｉｃ割当て用外部接続端子（第５の外部接続端子）
Ｃ１４，Ｃ１６ アンテナ接続用外部接続端子
１２ 分離スイッチ回路
１５ 出力バッファ
１７ クロックドインバータ
２４ 接触インタフェース型のＩＣカードマイコン
２５ 非接触インタフェース型のＩＣカードマイコン
６０ 回路基板
６１ 配線基板上の電極（ボンディングパッド）
６４ 半導体チップ上の電極パッド
６５ ボンディングワイヤ
【特許請求の範囲】
【請求項１】
外部とのインタフェース機能を有するコントローラと、
前記コントローラに接続された不揮発性メモリと、
外部との非接触インタフェース可能なマイクロコンピュータと、
前記コントローラに与えられるクロック信号が入力されるクロック端子と、
前記マイクロコンピュータに供給電圧を与える前記クロック端子と第１の距離を有する電圧供給端子と、
前記マイクロコンピュータに接続され、それぞれが前記電源電圧端子と前記第１の距離より長い距離を有するアンテナ接続用の第１と第２のアンテナ端子と、を配線基板上に有する、メモリカード。
【請求項２】
前記電圧供給端子は、電源電圧を与える端子である、請求項１記載のメモリカード。
【請求項３】
前記マイクロコンピュータは、前記コントローラと接続される、請求項１記載のメモリカード。
【請求項４】
前記メモリカードは、
前記コントローラに接続されるデータの入出力に用いられるデータ端子を有し、
前記データ端子及び前記クロック端子は、配線基板上に１列状に配列され、
前記列と異なる列に、前記第１と第２のアンテナ端子が配置された、請求項１に記載のメモリカード。
【請求項５】
前記電圧供給端子は、前記第１と第２のアンテナ端子に挟まれるように配置されている、請求項４に記載のメモリカード。
【請求項１】
外部とのインタフェース機能を有するコントローラと、
前記コントローラに接続された不揮発性メモリと、
外部との非接触インタフェース可能なマイクロコンピュータと、
前記コントローラに与えられるクロック信号が入力されるクロック端子と、
前記マイクロコンピュータに供給電圧を与える前記クロック端子と第１の距離を有する電圧供給端子と、
前記マイクロコンピュータに接続され、それぞれが前記電源電圧端子と前記第１の距離より長い距離を有するアンテナ接続用の第１と第２のアンテナ端子と、を配線基板上に有する、メモリカード。
【請求項２】
前記電圧供給端子は、電源電圧を与える端子である、請求項１記載のメモリカード。
【請求項３】
前記マイクロコンピュータは、前記コントローラと接続される、請求項１記載のメモリカード。
【請求項４】
前記メモリカードは、
前記コントローラに接続されるデータの入出力に用いられるデータ端子を有し、
前記データ端子及び前記クロック端子は、配線基板上に１列状に配列され、
前記列と異なる列に、前記第１と第２のアンテナ端子が配置された、請求項１に記載のメモリカード。
【請求項５】
前記電圧供給端子は、前記第１と第２のアンテナ端子に挟まれるように配置されている、請求項４に記載のメモリカード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１０−１５６０６（Ｐ２０１０−１５６０６Ａ）
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願番号】特願２００９−２４２１２９（Ｐ２００９−２４２１２９）
【出願日】平成２１年１０月２１日（２００９．１０．２１）
【分割の表示】特願２００３−３１６００２（Ｐ２００３−３１６００２）の分割
【原出願日】平成１５年９月８日（２００３．９．８）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願日】平成２１年１０月２１日（２００９．１０．２１）
【分割の表示】特願２００３−３１６００２（Ｐ２００３−３１６００２）の分割
【原出願日】平成１５年９月８日（２００３．９．８）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]