メモリ装置
【課題】光ディスクやハードディスクのような回転系や移動系などの駆動体が不要で、かつフラッシュメモリに代表される半導体メモリのような煩雑で高価な製造工程が不要になるような、小型で大容量でしかも安価なメモリ装置を提供する。
【解決手段】メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成される。
【解決手段】メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置に係るもので、半導体製造プロセスと非半導体製造プロセスよりなるメモリ装置における詳細な構成に関するものである。
【背景技術】
【０００２】
従来、記録再生が可能な情報記憶装置としては、光ディスク、ハードディスク、フラッシュメモリなどがある。
【０００３】
光ディスクは、光ディスク媒体に光ピックアップによりレーザー光を照射し、データの記録再生を行う。
【０００４】
光ディスクドライブ装置の概略構成を図８に示す。
（例えば特許文献１・図１参照）
【０００５】
光ピックアップ１０３は、半導体レーザー、プリズム、レンズ、受光素子等（図示せず）により構成され、光ディスク１０２上に微少な光スポットを形成するとともに、光ディスク１０２反射光を受光素子で受光し、信号の検出を行う。光ピックアップ１０３は図に示す方向に移動可能で、光ディスク１０２の所望の位置に移動する。スピンドルモーター１０４は、光ディスク１０２を高速回転させる。電気回路１０５は、半導体レーザー駆動回路、信号検出回路、モーター制御回路等である。
【０００６】
ハードディスクは、高速で回転するディスクに磁気ヘッドでアクセスし，データの記録再生を行う。
【０００７】
ハードディスクドライブ装置の概略構成を図９に示す。
（例えば特許文献２・図１１，１２，１３参照）
【０００８】
データの記録される複数枚の磁気ディスク１１２と磁気ディスク１枚ごとに用意される磁気ヘッド１１３と信号検出回路、スピンドルモーター制御回路等の電気回路１１５で構成される。
磁気ヘッド１１３は図に示す方向に移動可能で、磁気ディスク１１２の所望の位置に移動する。スピンドルモータ１１４は磁気ディスクを高速回転させる。
【０００９】
フラッシュメモリは、書き換え可能であり、電源を切ってもデータの消えない不揮発性半導体メモリであり、機器に組み込んだ状態で電気的にデータの記録再生を行う。
【００１０】
基本的構成を図１０に示す。
【００１１】
フラッシュメモリ１２１は、データを記録するメモリセル１２２とデータを記録、あるいは消去するメモリセルを指定するアドレスコントローラー１２３と接続機器とのデータのやり取りを行うインターフェース部１２４からなる。
メモリセル１２２、アドレスコントローラ１２３、インタフェース部１２４は、全て半導体プロセスで、一体的に形成される。
【００１２】
メモリセル１２２の具体的断面図を図１１に示す。
（例えば特許文献３・図１，２参照）
【００１３】
１３１，１３２，１３３は電極、１３４はコントロールゲート、１３５は絶縁膜、１３６はフローティングゲート、１３７はソース、１３８はドレイン、１３９はＰ型基盤である。
フローティングゲート１３６の電子の有無でデータを記録、消去し、ソース１３７とドレイン１３８間に流れる電流の有無をデータとして読み出す。
【００１４】
【特許文献１】特開２００５−１７４４４３号公報
【特許文献２】特開２００５−１５０２９２号公報
【特許文献３】特開平１０−２６１７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、特許文献１に記載された技術においては、光ピックアップが複数の光学部品により構成されるため、小型化が困難であり、また、回転、移動部があるため、消費電力が大きいという問題がある。
【００１６】
特許文献２に記載された技術においては、回転、移動部があるため、消費電力が大きく、磁気ヘッドと磁気ディスクの間隔をナノオーダーで制御する必要があり、振動、衝撃に弱いという問題がある。
【００１７】
特許文献３に記載された技術においては、ウエハを用意してからチップが出来あがるまで、薄膜生成工程、露光工程、エッチング工程、不純物添加工程などが何度も繰り返され３００〜５００ステップほどの工程があり、回路の設計やパッケージングなどまで含むと膨大な数のステップなり、製造工程が膨大でコストが高くなる。
【００１８】
また、半導体チップ上にメモリ部を形成するため、面積が制限され、データ容量の上限が限定されてしまうという問題がある。
【００１９】
本発明は、上述した問題点に鑑みてなされるものであり、光ディスクや磁気ディスクのようなデータを記録および再生するためのヘッド部や回転部などの駆動体が必要なく、かつ、半導体メモリと比較して圧倒的に製造工程の少なく、メモリ部面積を小面積に限定されない、小型、大容量、しかも極めて安価なメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は上記の問題点を解決するためになされたものであり、請求項１に記載の発明は、映像、音声、およびその他データなどを記録もしくは再生するためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成され、かつ、前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、前記電極部は前記データ格納部の表面および裏面を挟むように電極部１および電極部２により構成され、前記電極部１には略一定間隔に任意の幅を有する複数の帯状の電極パタン１が形成され、前記電極部２には前記電極パタン１と略直行した方向に略一定間隔で任意の幅を有する帯状の複数の電極パタン２が形成され、かつ、前記ＩＣチップ部は前記電極パタン１と電気的に接続するためのＩＣチップ部１と、前記電極パタン２と電気的に接続するためのＩＣチップ部２とにより構成され、かつ、前記ＩＣチップ部１、２は、前記電極部１，２を形成する基板上の任意の指定位置に各々位置決めして配置されるような構成にした。
【００２１】
請求項２に記載の発明は、請求項１において、前記ＩＣチップ部１，２は各々複数の半導体基板により形成されているような構成にした。
【００２２】
請求項３に記載の発明は、請求項１、２において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々異方導電性材料により電気的に接続するような構成にした。
【００２３】
請求項４に記載の発明は、請求項３において、異方導電性材料として異方導電性接着剤であるような構成にした。
【００２４】
請求項５に記載の発明は、請求項１、２、３において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々電気的に接続し、かつ、前記電極部１，２を形成する基板上の任意の指定位置に前記ＩＣチップ部１、２を各々位置決めして配置し物理的に接続するとき、異方導電性接着剤により電気的および物理的に接続するような構成にした。
【発明の効果】
【００２５】
メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための簡単な回路系などをＩＣチップ部として半導体製造プロセスにより形成し、また任意のデータを格納するためのデータ格納部および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための電極部を非半導体製造プロセスにより形成したので、従来のフラッシュメモリのようなすべて半導体プロセスにより形成される半導体メモリと比較して、メモリ装置の製造工程数を大幅に削減することが可能となり、コストの低減ができる。また、前記データ格納部および前記電極部を非半導体プロセスにより形成することにより、半導体基板のような製造上のサイズの制約がなくなり、大きなサイズも形成可能となる。その結果、大幅な記憶容量の増大も実現することができる。この際、メモリ装置の大きさに応じて前記ＩＣチップ部のサイズを大きくするのではなく、複数のＩＣチップ部を並べて形成するよう構成されているため、極めて安価に実現できる。また、前記ＩＣチップ部と前記電極部とを異方導電性接着剤により電気的および物理的に接続するよう構成されているため、半導体製造プロセスと非半導体製造プロセスという異なる製造プロセスにて製作された部分同士を容易に物理的に接続できる。さらには、半田付けなどの処理も不要で電気的な接続が可能となり、しかも、隣り合う電極線とのクロストークも抑制できる。さらには、データ格納部は少なくても電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、任意のデータの格納場所もアドレス情報として電気的に指定できるような構成にしたので、光ディスクおよびハードディスクのようにデータの記録再生のための駆動体なども必要なくなり、メモリ装置として大幅な小型化、および低コスト化が実現できる。
【発明を実施するための最良の形態】
【００２６】
本発明のメモリ装置は、映像、音声、およびその他データなどを記録もしくは再生するためのメモリ装置であり、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成され、かつ、前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、前記電極部は前記データ格納部の表面および裏面を挟むように電極部１および電極部２により構成され、前記電極部１には略一定間隔に任意の幅を有する複数の帯状の電極パタン１が形成され、前記電極部２には前記電極パタン１と略直行した方向に略一定間隔で任意の幅を有する帯状の複数の電極パタン２が形成され、かつ、前記ＩＣチップ部は前記電極パタン１と電気的に接続するためのＩＣチップ部１と、前記電極パタン２と電気的に接続するためのＩＣチップ部２とにより構成され、かつ、前記ＩＣチップ部１、２は、前記電極部１，２を形成する基板上の任意の指定位置に各々位置決めして配置されるような構成になっている。また、前記電極部および前記ＩＣチップ部との接続方法、および前記ＩＣチップ部の構成に関する発明でもある。以下、図面を参照し、本発明を実施するための最良の形態について説明する。
【００２７】
図１及至図７に、本発明の実施形態を示すメモリ装置の構成例を示す。なお、同一機能のものには同一番号が付してある。本発明のメモリ装置は、前述説明の通り、本発明のメモリ装置に任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により主に構成されている。図１に、本発明のメモリ装置を主要機能ブロックごとに分割して示した基本構成図を示す。データ格納部１の両側を挟むように基板２，３があり、前期基板２，３は各々非半導体製造プロセスにより電極部６，７が形成され、かつ、半導体製造プロセスにより形成されるＩＣチップ部との結合をするための基板となる。また、前記ＩＣチップ部４，５は、外部との接続部１０および前記電極部６，７と物理的および電気的に接続される。
【００２８】
本発明のメモリ装置に係る前記電極部の構成として、図１にも示すように前記電極部６には略一定間隔に任意の幅を有する複数の帯状の電極パタン８が、また、前記電極部７には前記電極パタン８と略直行した方向に略一定間隔に任意の幅を有する複数の帯状の電極パタン９が各々形成されている。この前記電極パタン８，９の形成方法としては、たとえば前記基板２，３に前記電極パタンの形状に合わせて溝を形成し、その溝に導電性の材料を埋め込んで形成するか、前記電極パタンに対応した導電性の薄膜またはシートを前記基板２，３に接着もしくは印刷プロセスにより形成すればよい。また、前述電極パタンに対応した導電性の薄膜またはシートは、前記データ格納部１に直接接着もしくは印刷プロセスにより形成してもよい。
【００２９】
図２に前記ＩＣチップ部４、前記基板２、前記電極部６および前記電極パタン８との接続をするための様子を示す。前記ＩＣチップ部４は、外部接続用インタフェース部２１、任意のデータを記録再生するときに必要となるアドレス指定などをするためのアドレス・コントローラ２２、および前記電極パタン８との電気的接続をするための電極線２３により構成される。前記ＩＣチップ部４と前記基板２とを物理的に接続する際、前記電極線２３と前記電極パタン８とを図２に示すように位置決めをしながら電気的に接続できるよう構成する。ここで、前記ＩＣチップ部４と前記基板２とを物理的に接続したり、前記電極線２３と前記電極パタン８とを電気的に接続する際、異方導電性接着剤を用いることにより、前記電極線２３から前記電極パタン８への方向にのみ電気的な導電特性を持たせ、かつ、それと直行する方向へは電気的な導電特性を持たせないようできるため、半田付けなどの処理が一切不要で、接着のみの極めて簡単な構成で物理的かつ電気的な接続が実現できるばかりか、隣り合う電極線および電極パタン同士のクロストークを十分抑制することが可能となる。なお、図示はしないが、前記ＩＣチップ部５、前記基板３、前記電極部７および前記電極パタン９との接続をするための様子も、前述とまったく同様である。
【００３０】
図３に、前記基板２および前記電極部６のサイズが大きく、前記電極パタン８の数が多く配置されている場合における前記ＩＣチップ部４、前記基板２、前記電極部６および前記電極パタン８との接続をするための様子を示す。この場合、前記電極パタン８の数に対応するため、前記ＩＣチップ部４のサイズを前記基板２および前記電極部６のサイズに合わせて大きくすることは極めて実用的ではない。前述の通り、前記ＩＣチップ部４は半導体製造プロセスにより形成されるため、シリコンなどの半導体チップのサイズは製造上の制約を受ける。そこで、図３に示すように、前記ＩＣチップ部４のサイズを前記基板２および前記電極部６のサイズに合わせて大きくするのではなく、半導体製造プロセスにおける実用的なサイズにて形成された前記ＩＣチップ部４を複数個並べて配置するような構成にすることで、極めて安価な構成で実現することができる。なお、図示はしないが、前記ＩＣチップ部５、前記基板３、前記電極部７および前記電極パタン９との接続をするための様子も、前述とまったく同様である。
【００３１】
図４に本発明のメモリ装置の全体構成図を示す。これは、図１の主要機能ブロックごとに分割して示した基本構成図をもとに組み立てた外形図でもある。また、図５に本発明のメモリ装置のブロック図を示す。外部との接続部１０は本発明のメモリ装置が搭載もしくは接続される外部機器との電源供給用端子やデータ入出力端子などの外部接続端子１１として外部へ供給される。
【００３２】
図６に本発明のメモリ装置に係るデータの記録方法を示す。前記データ格納部１の構成として、図示はしないが前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有する構成になっている。本発明のメモリ装置に任意のデータを記録するとき、前記ＩＣチップ部４，５にて指定された記録するデータを格納するためのアドレス情報に基づいて前記電極部６，７に形成される電極パタン８，９が１つもしくは２つ以上選択され、その選択された前記電極パタンに記録するための電気信号が送られる。そして、前記データ格納部１に前記電気信号が伝達され、データが記録される。ここで、前記データ格納部１は少なくても電気信号を印加することにより電気特性が変化するような記録層を有する構成になっているため、極めて容易に任意のデータを記録することができる。具体的には、図６に示すように、前記データ格納部１を挟んだ一方の電極パタン８に電圧パルスを与え、他方の電極パタン９をアースしておく。データ格納部１における電位差を与えられた局所的な領域はその電気特性値が変化する。この電気特性値の変化でデータを記録する。
【００３３】
図７に本発明のメモリ装置に係るデータの再生方法を示す。本発明のメモリ装置から任意のデータを再生するとき、前記ＩＣチップ部４，５にて指定された再生するためのデータが格納されているアドレス情報に基づいて前記電極部６，７に形成される電極パタン８，９が１つもしくは２つ以上選択され、その選択された前記電極パタンに再生のための電気信号が送られる。そして、前記データ格納部１に前記電気信号が伝達され、前記データ格納部１の記録層の電気特性を検出することにより、極めて容易に任意のデータを再生することができる。具体的には、図７にも示すように、再生する領域の前記データ格納部１を挟んだ一方の電極パタン８に電圧を与え、他方の電極パタン９との間の電気特性をセンスアンプ１２で検出し、データを再生する。なお、前記センスアンプ１２は、たとえば前記ＩＣチップ部４，５などに半導体プロセスで形成して搭載すればよい。
【００３４】
また、図示はしないが、本発明のメモリ装置に係る前記記録層の構成として、電気信号の印加により抵抗値が変化するような材料を用いれば容易に実現できる。たとえば、色素系材料、相変化材料、強相関性材料などが挙げられる。また、これら色素系材料、相変化材料、強相関性材料などに導電性材料を混合することにより、前記記録層における電気抵抗値を任意に制御することができる。また、前記導電性材料として異方導電性材料を用い、前記電極部６から前記データ格納部１を経由して前記電極部７への経路に導電性の特性を持たせ、それと略直行する方向には導電性の特性を持たせないようすることができるため、記録再生すべきデータに隣接する方向への電気信号の流れを防止することができる。これにより、極めて簡単な構成でクロストークを抑えることができる。さらには、記録層として特に色素系材料や相変化材料を用いた場合、電気信号の印加だけで電気特性を大きく変化させることが難しい場合がある。このとき、電気信号により熱を発生するような発熱材料をさらに混合することにより、色素系材料および相変化材料を用いて本発明のメモリ装置を構成することができる。
【００３５】
以上、実施例を挙げ、かつ、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【００３６】
以上、本発明により、従来のフラッシュメモリのようなすべて半導体プロセスにより形成される半導体メモリと比較して、メモリ装置の製造工程数を大幅に削減することが可能となり、コストの低減ができる。また、製造上のサイズの制約がなくなり、大きなサイズも形成可能となる。その結果、大幅な記憶容量の増大も実現することができる。さらには、データ格納部は少なくても電気信号を印加することにより電気特性が変化するような記録層を有するような構成にし、また、任意のデータへのアクセスもすべて電気信号によりできるような構成にしたので、光ディスクおよびハードディスクのようにデータの記録再生のための駆動体なども必要なくなり、メモリ装置として大幅な小型化、および低コスト化が実現できる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態におけるメモリ装置の一例を示す機能別構成図である。
【図２】本発明の一実施形態におけるメモリ装置の一例を示す部分構成図である。
【図３】本発明の一実施形態におけるメモリ装置の他の例を示す部分構成図である。
【図４】本発明の一実施形態におけるメモリ装置の一例を示す全体構成図である。
【図５】本発明の一実施形態におけるメモリ装置の一例を示すブロック図である。
【図６】本発明の一実施形態におけるメモリ装置の記録原理の一例を説明するための図である。
【図７】本発明の一実施形態におけるメモリ装置の再生原理の一例を説明するための図である。
【図８】従来技術の一例を示す構成図である。
【図９】従来技術の他の例を示す構成図である。
【図１０】従来技術の他の例を示すブロック図である。
【図１１】図１０における詳細構成図である。
【符号の説明】
【００３８】
１・・・データ格納部、２，３・・・基板、４，５・・・ＩＣチップ部、６，７・・・電極部、８，９・・・電極パタン、１０・・・外部機器との接続部、１１・・・外部接続端子、１２・・・センスアンプ、２１・・・外部接続用インタフェース部、２２・・・アドレス・コントローラ、２３・・・電極線
【技術分野】
【０００１】
本発明は、メモリ装置に係るもので、半導体製造プロセスと非半導体製造プロセスよりなるメモリ装置における詳細な構成に関するものである。
【背景技術】
【０００２】
従来、記録再生が可能な情報記憶装置としては、光ディスク、ハードディスク、フラッシュメモリなどがある。
【０００３】
光ディスクは、光ディスク媒体に光ピックアップによりレーザー光を照射し、データの記録再生を行う。
【０００４】
光ディスクドライブ装置の概略構成を図８に示す。
（例えば特許文献１・図１参照）
【０００５】
光ピックアップ１０３は、半導体レーザー、プリズム、レンズ、受光素子等（図示せず）により構成され、光ディスク１０２上に微少な光スポットを形成するとともに、光ディスク１０２反射光を受光素子で受光し、信号の検出を行う。光ピックアップ１０３は図に示す方向に移動可能で、光ディスク１０２の所望の位置に移動する。スピンドルモーター１０４は、光ディスク１０２を高速回転させる。電気回路１０５は、半導体レーザー駆動回路、信号検出回路、モーター制御回路等である。
【０００６】
ハードディスクは、高速で回転するディスクに磁気ヘッドでアクセスし，データの記録再生を行う。
【０００７】
ハードディスクドライブ装置の概略構成を図９に示す。
（例えば特許文献２・図１１，１２，１３参照）
【０００８】
データの記録される複数枚の磁気ディスク１１２と磁気ディスク１枚ごとに用意される磁気ヘッド１１３と信号検出回路、スピンドルモーター制御回路等の電気回路１１５で構成される。
磁気ヘッド１１３は図に示す方向に移動可能で、磁気ディスク１１２の所望の位置に移動する。スピンドルモータ１１４は磁気ディスクを高速回転させる。
【０００９】
フラッシュメモリは、書き換え可能であり、電源を切ってもデータの消えない不揮発性半導体メモリであり、機器に組み込んだ状態で電気的にデータの記録再生を行う。
【００１０】
基本的構成を図１０に示す。
【００１１】
フラッシュメモリ１２１は、データを記録するメモリセル１２２とデータを記録、あるいは消去するメモリセルを指定するアドレスコントローラー１２３と接続機器とのデータのやり取りを行うインターフェース部１２４からなる。
メモリセル１２２、アドレスコントローラ１２３、インタフェース部１２４は、全て半導体プロセスで、一体的に形成される。
【００１２】
メモリセル１２２の具体的断面図を図１１に示す。
（例えば特許文献３・図１，２参照）
【００１３】
１３１，１３２，１３３は電極、１３４はコントロールゲート、１３５は絶縁膜、１３６はフローティングゲート、１３７はソース、１３８はドレイン、１３９はＰ型基盤である。
フローティングゲート１３６の電子の有無でデータを記録、消去し、ソース１３７とドレイン１３８間に流れる電流の有無をデータとして読み出す。
【００１４】
【特許文献１】特開２００５−１７４４４３号公報
【特許文献２】特開２００５−１５０２９２号公報
【特許文献３】特開平１０−２６１７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、特許文献１に記載された技術においては、光ピックアップが複数の光学部品により構成されるため、小型化が困難であり、また、回転、移動部があるため、消費電力が大きいという問題がある。
【００１６】
特許文献２に記載された技術においては、回転、移動部があるため、消費電力が大きく、磁気ヘッドと磁気ディスクの間隔をナノオーダーで制御する必要があり、振動、衝撃に弱いという問題がある。
【００１７】
特許文献３に記載された技術においては、ウエハを用意してからチップが出来あがるまで、薄膜生成工程、露光工程、エッチング工程、不純物添加工程などが何度も繰り返され３００〜５００ステップほどの工程があり、回路の設計やパッケージングなどまで含むと膨大な数のステップなり、製造工程が膨大でコストが高くなる。
【００１８】
また、半導体チップ上にメモリ部を形成するため、面積が制限され、データ容量の上限が限定されてしまうという問題がある。
【００１９】
本発明は、上述した問題点に鑑みてなされるものであり、光ディスクや磁気ディスクのようなデータを記録および再生するためのヘッド部や回転部などの駆動体が必要なく、かつ、半導体メモリと比較して圧倒的に製造工程の少なく、メモリ部面積を小面積に限定されない、小型、大容量、しかも極めて安価なメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は上記の問題点を解決するためになされたものであり、請求項１に記載の発明は、映像、音声、およびその他データなどを記録もしくは再生するためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成され、かつ、前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、前記電極部は前記データ格納部の表面および裏面を挟むように電極部１および電極部２により構成され、前記電極部１には略一定間隔に任意の幅を有する複数の帯状の電極パタン１が形成され、前記電極部２には前記電極パタン１と略直行した方向に略一定間隔で任意の幅を有する帯状の複数の電極パタン２が形成され、かつ、前記ＩＣチップ部は前記電極パタン１と電気的に接続するためのＩＣチップ部１と、前記電極パタン２と電気的に接続するためのＩＣチップ部２とにより構成され、かつ、前記ＩＣチップ部１、２は、前記電極部１，２を形成する基板上の任意の指定位置に各々位置決めして配置されるような構成にした。
【００２１】
請求項２に記載の発明は、請求項１において、前記ＩＣチップ部１，２は各々複数の半導体基板により形成されているような構成にした。
【００２２】
請求項３に記載の発明は、請求項１、２において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々異方導電性材料により電気的に接続するような構成にした。
【００２３】
請求項４に記載の発明は、請求項３において、異方導電性材料として異方導電性接着剤であるような構成にした。
【００２４】
請求項５に記載の発明は、請求項１、２、３において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々電気的に接続し、かつ、前記電極部１，２を形成する基板上の任意の指定位置に前記ＩＣチップ部１、２を各々位置決めして配置し物理的に接続するとき、異方導電性接着剤により電気的および物理的に接続するような構成にした。
【発明の効果】
【００２５】
メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための簡単な回路系などをＩＣチップ部として半導体製造プロセスにより形成し、また任意のデータを格納するためのデータ格納部および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための電極部を非半導体製造プロセスにより形成したので、従来のフラッシュメモリのようなすべて半導体プロセスにより形成される半導体メモリと比較して、メモリ装置の製造工程数を大幅に削減することが可能となり、コストの低減ができる。また、前記データ格納部および前記電極部を非半導体プロセスにより形成することにより、半導体基板のような製造上のサイズの制約がなくなり、大きなサイズも形成可能となる。その結果、大幅な記憶容量の増大も実現することができる。この際、メモリ装置の大きさに応じて前記ＩＣチップ部のサイズを大きくするのではなく、複数のＩＣチップ部を並べて形成するよう構成されているため、極めて安価に実現できる。また、前記ＩＣチップ部と前記電極部とを異方導電性接着剤により電気的および物理的に接続するよう構成されているため、半導体製造プロセスと非半導体製造プロセスという異なる製造プロセスにて製作された部分同士を容易に物理的に接続できる。さらには、半田付けなどの処理も不要で電気的な接続が可能となり、しかも、隣り合う電極線とのクロストークも抑制できる。さらには、データ格納部は少なくても電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、任意のデータの格納場所もアドレス情報として電気的に指定できるような構成にしたので、光ディスクおよびハードディスクのようにデータの記録再生のための駆動体なども必要なくなり、メモリ装置として大幅な小型化、および低コスト化が実現できる。
【発明を実施するための最良の形態】
【００２６】
本発明のメモリ装置は、映像、音声、およびその他データなどを記録もしくは再生するためのメモリ装置であり、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成され、かつ、前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、前記電極部は前記データ格納部の表面および裏面を挟むように電極部１および電極部２により構成され、前記電極部１には略一定間隔に任意の幅を有する複数の帯状の電極パタン１が形成され、前記電極部２には前記電極パタン１と略直行した方向に略一定間隔で任意の幅を有する帯状の複数の電極パタン２が形成され、かつ、前記ＩＣチップ部は前記電極パタン１と電気的に接続するためのＩＣチップ部１と、前記電極パタン２と電気的に接続するためのＩＣチップ部２とにより構成され、かつ、前記ＩＣチップ部１、２は、前記電極部１，２を形成する基板上の任意の指定位置に各々位置決めして配置されるような構成になっている。また、前記電極部および前記ＩＣチップ部との接続方法、および前記ＩＣチップ部の構成に関する発明でもある。以下、図面を参照し、本発明を実施するための最良の形態について説明する。
【００２７】
図１及至図７に、本発明の実施形態を示すメモリ装置の構成例を示す。なお、同一機能のものには同一番号が付してある。本発明のメモリ装置は、前述説明の通り、本発明のメモリ装置に任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により主に構成されている。図１に、本発明のメモリ装置を主要機能ブロックごとに分割して示した基本構成図を示す。データ格納部１の両側を挟むように基板２，３があり、前期基板２，３は各々非半導体製造プロセスにより電極部６，７が形成され、かつ、半導体製造プロセスにより形成されるＩＣチップ部との結合をするための基板となる。また、前記ＩＣチップ部４，５は、外部との接続部１０および前記電極部６，７と物理的および電気的に接続される。
【００２８】
本発明のメモリ装置に係る前記電極部の構成として、図１にも示すように前記電極部６には略一定間隔に任意の幅を有する複数の帯状の電極パタン８が、また、前記電極部７には前記電極パタン８と略直行した方向に略一定間隔に任意の幅を有する複数の帯状の電極パタン９が各々形成されている。この前記電極パタン８，９の形成方法としては、たとえば前記基板２，３に前記電極パタンの形状に合わせて溝を形成し、その溝に導電性の材料を埋め込んで形成するか、前記電極パタンに対応した導電性の薄膜またはシートを前記基板２，３に接着もしくは印刷プロセスにより形成すればよい。また、前述電極パタンに対応した導電性の薄膜またはシートは、前記データ格納部１に直接接着もしくは印刷プロセスにより形成してもよい。
【００２９】
図２に前記ＩＣチップ部４、前記基板２、前記電極部６および前記電極パタン８との接続をするための様子を示す。前記ＩＣチップ部４は、外部接続用インタフェース部２１、任意のデータを記録再生するときに必要となるアドレス指定などをするためのアドレス・コントローラ２２、および前記電極パタン８との電気的接続をするための電極線２３により構成される。前記ＩＣチップ部４と前記基板２とを物理的に接続する際、前記電極線２３と前記電極パタン８とを図２に示すように位置決めをしながら電気的に接続できるよう構成する。ここで、前記ＩＣチップ部４と前記基板２とを物理的に接続したり、前記電極線２３と前記電極パタン８とを電気的に接続する際、異方導電性接着剤を用いることにより、前記電極線２３から前記電極パタン８への方向にのみ電気的な導電特性を持たせ、かつ、それと直行する方向へは電気的な導電特性を持たせないようできるため、半田付けなどの処理が一切不要で、接着のみの極めて簡単な構成で物理的かつ電気的な接続が実現できるばかりか、隣り合う電極線および電極パタン同士のクロストークを十分抑制することが可能となる。なお、図示はしないが、前記ＩＣチップ部５、前記基板３、前記電極部７および前記電極パタン９との接続をするための様子も、前述とまったく同様である。
【００３０】
図３に、前記基板２および前記電極部６のサイズが大きく、前記電極パタン８の数が多く配置されている場合における前記ＩＣチップ部４、前記基板２、前記電極部６および前記電極パタン８との接続をするための様子を示す。この場合、前記電極パタン８の数に対応するため、前記ＩＣチップ部４のサイズを前記基板２および前記電極部６のサイズに合わせて大きくすることは極めて実用的ではない。前述の通り、前記ＩＣチップ部４は半導体製造プロセスにより形成されるため、シリコンなどの半導体チップのサイズは製造上の制約を受ける。そこで、図３に示すように、前記ＩＣチップ部４のサイズを前記基板２および前記電極部６のサイズに合わせて大きくするのではなく、半導体製造プロセスにおける実用的なサイズにて形成された前記ＩＣチップ部４を複数個並べて配置するような構成にすることで、極めて安価な構成で実現することができる。なお、図示はしないが、前記ＩＣチップ部５、前記基板３、前記電極部７および前記電極パタン９との接続をするための様子も、前述とまったく同様である。
【００３１】
図４に本発明のメモリ装置の全体構成図を示す。これは、図１の主要機能ブロックごとに分割して示した基本構成図をもとに組み立てた外形図でもある。また、図５に本発明のメモリ装置のブロック図を示す。外部との接続部１０は本発明のメモリ装置が搭載もしくは接続される外部機器との電源供給用端子やデータ入出力端子などの外部接続端子１１として外部へ供給される。
【００３２】
図６に本発明のメモリ装置に係るデータの記録方法を示す。前記データ格納部１の構成として、図示はしないが前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有する構成になっている。本発明のメモリ装置に任意のデータを記録するとき、前記ＩＣチップ部４，５にて指定された記録するデータを格納するためのアドレス情報に基づいて前記電極部６，７に形成される電極パタン８，９が１つもしくは２つ以上選択され、その選択された前記電極パタンに記録するための電気信号が送られる。そして、前記データ格納部１に前記電気信号が伝達され、データが記録される。ここで、前記データ格納部１は少なくても電気信号を印加することにより電気特性が変化するような記録層を有する構成になっているため、極めて容易に任意のデータを記録することができる。具体的には、図６に示すように、前記データ格納部１を挟んだ一方の電極パタン８に電圧パルスを与え、他方の電極パタン９をアースしておく。データ格納部１における電位差を与えられた局所的な領域はその電気特性値が変化する。この電気特性値の変化でデータを記録する。
【００３３】
図７に本発明のメモリ装置に係るデータの再生方法を示す。本発明のメモリ装置から任意のデータを再生するとき、前記ＩＣチップ部４，５にて指定された再生するためのデータが格納されているアドレス情報に基づいて前記電極部６，７に形成される電極パタン８，９が１つもしくは２つ以上選択され、その選択された前記電極パタンに再生のための電気信号が送られる。そして、前記データ格納部１に前記電気信号が伝達され、前記データ格納部１の記録層の電気特性を検出することにより、極めて容易に任意のデータを再生することができる。具体的には、図７にも示すように、再生する領域の前記データ格納部１を挟んだ一方の電極パタン８に電圧を与え、他方の電極パタン９との間の電気特性をセンスアンプ１２で検出し、データを再生する。なお、前記センスアンプ１２は、たとえば前記ＩＣチップ部４，５などに半導体プロセスで形成して搭載すればよい。
【００３４】
また、図示はしないが、本発明のメモリ装置に係る前記記録層の構成として、電気信号の印加により抵抗値が変化するような材料を用いれば容易に実現できる。たとえば、色素系材料、相変化材料、強相関性材料などが挙げられる。また、これら色素系材料、相変化材料、強相関性材料などに導電性材料を混合することにより、前記記録層における電気抵抗値を任意に制御することができる。また、前記導電性材料として異方導電性材料を用い、前記電極部６から前記データ格納部１を経由して前記電極部７への経路に導電性の特性を持たせ、それと略直行する方向には導電性の特性を持たせないようすることができるため、記録再生すべきデータに隣接する方向への電気信号の流れを防止することができる。これにより、極めて簡単な構成でクロストークを抑えることができる。さらには、記録層として特に色素系材料や相変化材料を用いた場合、電気信号の印加だけで電気特性を大きく変化させることが難しい場合がある。このとき、電気信号により熱を発生するような発熱材料をさらに混合することにより、色素系材料および相変化材料を用いて本発明のメモリ装置を構成することができる。
【００３５】
以上、実施例を挙げ、かつ、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【００３６】
以上、本発明により、従来のフラッシュメモリのようなすべて半導体プロセスにより形成される半導体メモリと比較して、メモリ装置の製造工程数を大幅に削減することが可能となり、コストの低減ができる。また、製造上のサイズの制約がなくなり、大きなサイズも形成可能となる。その結果、大幅な記憶容量の増大も実現することができる。さらには、データ格納部は少なくても電気信号を印加することにより電気特性が変化するような記録層を有するような構成にし、また、任意のデータへのアクセスもすべて電気信号によりできるような構成にしたので、光ディスクおよびハードディスクのようにデータの記録再生のための駆動体なども必要なくなり、メモリ装置として大幅な小型化、および低コスト化が実現できる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態におけるメモリ装置の一例を示す機能別構成図である。
【図２】本発明の一実施形態におけるメモリ装置の一例を示す部分構成図である。
【図３】本発明の一実施形態におけるメモリ装置の他の例を示す部分構成図である。
【図４】本発明の一実施形態におけるメモリ装置の一例を示す全体構成図である。
【図５】本発明の一実施形態におけるメモリ装置の一例を示すブロック図である。
【図６】本発明の一実施形態におけるメモリ装置の記録原理の一例を説明するための図である。
【図７】本発明の一実施形態におけるメモリ装置の再生原理の一例を説明するための図である。
【図８】従来技術の一例を示す構成図である。
【図９】従来技術の他の例を示す構成図である。
【図１０】従来技術の他の例を示すブロック図である。
【図１１】図１０における詳細構成図である。
【符号の説明】
【００３８】
１・・・データ格納部、２，３・・・基板、４，５・・・ＩＣチップ部、６，７・・・電極部、８，９・・・電極パタン、１０・・・外部機器との接続部、１１・・・外部接続端子、１２・・・センスアンプ、２１・・・外部接続用インタフェース部、２２・・・アドレス・コントローラ、２３・・・電極線
【特許請求の範囲】
【請求項１】
映像、音声、およびその他データなどを記録もしくは再生するためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成され、かつ、前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、前記電極部は前記データ格納部の表面および裏面を挟むように電極部１および電極部２により構成され、前記電極部１には略一定間隔に任意の幅を有する複数の帯状の電極パタン１が形成され、前記電極部２には前記電極パタン１と略直行した方向に略一定間隔で任意の幅を有する帯状の複数の電極パタン２が形成され、かつ、前記ＩＣチップ部は前記電極パタン１と電気的に接続するためのＩＣチップ部１と、前記電極パタン２と電気的に接続するためのＩＣチップ部２とにより構成され、かつ、前記ＩＣチップ部１、２は、前記電極部１，２を形成する基板上の任意の指定位置に各々位置決めして配置されるよう構成されていることを特徴とするメモリ装置。
【請求項２】
請求項１において、前記ＩＣチップ部１，２は各々複数の半導体基板により形成されていることをと特徴とするメモリ装置。
【請求項３】
請求項１、２において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々異方導電性材料により電気的に接続するよう構成されていることを特徴とするメモリ装置。
【請求項４】
請求項３において、異方導電性材料として異方導電性接着剤であることを特徴とするメモリ装置。
【請求項５】
請求項１、２、３において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々電気的に接続し、かつ、前記電極部１，２を形成する基板上の任意の指定位置に前記ＩＣチップ部１、２を各々位置決めして配置し物理的に接続するとき、異方導電性接着剤により電気的および物理的に接続するよう構成されていることを特徴とするメモリ装置。
【請求項１】
映像、音声、およびその他データなどを記録もしくは再生するためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するときに前記メモリ装置における任意のデータの格納場所を任意のアドレス情報として指定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部にて指定された任意のアドレス情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣチップ部からの任意のアドレス情報および任意のデータを前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成され、かつ、前記データ格納部は少なくても前記電極部からの電気信号を印加することにより電気特性が変化するような記録層を有し、かつ、前記電極部は前記データ格納部の表面および裏面を挟むように電極部１および電極部２により構成され、前記電極部１には略一定間隔に任意の幅を有する複数の帯状の電極パタン１が形成され、前記電極部２には前記電極パタン１と略直行した方向に略一定間隔で任意の幅を有する帯状の複数の電極パタン２が形成され、かつ、前記ＩＣチップ部は前記電極パタン１と電気的に接続するためのＩＣチップ部１と、前記電極パタン２と電気的に接続するためのＩＣチップ部２とにより構成され、かつ、前記ＩＣチップ部１、２は、前記電極部１，２を形成する基板上の任意の指定位置に各々位置決めして配置されるよう構成されていることを特徴とするメモリ装置。
【請求項２】
請求項１において、前記ＩＣチップ部１，２は各々複数の半導体基板により形成されていることをと特徴とするメモリ装置。
【請求項３】
請求項１、２において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々異方導電性材料により電気的に接続するよう構成されていることを特徴とするメモリ装置。
【請求項４】
請求項３において、異方導電性材料として異方導電性接着剤であることを特徴とするメモリ装置。
【請求項５】
請求項１、２、３において、前記ＩＣチップ部１、２と前記電極パタン１、２とを各々電気的に接続し、かつ、前記電極部１，２を形成する基板上の任意の指定位置に前記ＩＣチップ部１、２を各々位置決めして配置し物理的に接続するとき、異方導電性接着剤により電気的および物理的に接続するよう構成されていることを特徴とするメモリ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−５９０３３（Ｐ２００７−５９０３３Ａ）
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願番号】特願２００５−２７４６３６（Ｐ２００５−２７４６３６）
【出願日】平成１７年８月２５日（２００５．８．２５）
【出願人】（５０５３０７９９８）
【Ｆターム（参考）】
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願日】平成１７年８月２５日（２００５．８．２５）
【出願人】（５０５３０７９９８）
【Ｆターム（参考）】
[ Back to top ]