モノクロ画像データおよびカラー画像データを出力する端末
【課題】携帯電話によるイメージセンサベース証印読取端末の提供。
【解決手段】カラー・フィルタエレメントのないモノクロ・ピクセルによって提供されるピクセルの第１のサブセットと、カラー・フィルタエレメントを有するカラーピクセルにより提供されるピクセルの第２のサブセットを備える複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイを含むイメージセンサおよび処理回路を有するイメージング端末を提供する。ＣＰＵアドレス指定可能なイメージ・フレームメモリにストアするためのイメージセンサおよび処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応するモノクロピクセル位置を含むことができるように、イメージセンサおよび処理回路は作動可能である。
【解決手段】カラー・フィルタエレメントのないモノクロ・ピクセルによって提供されるピクセルの第１のサブセットと、カラー・フィルタエレメントを有するカラーピクセルにより提供されるピクセルの第２のサブセットを備える複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイを含むイメージセンサおよび処理回路を有するイメージング端末を提供する。ＣＰＵアドレス指定可能なイメージ・フレームメモリにストアするためのイメージセンサおよび処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応するモノクロピクセル位置を含むことができるように、イメージセンサおよび処理回路は作動可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願に関するクロスリファレンス
[0001] 本出願は、「Terminal Outputting Monochrome Image Data And Color Image Data（モノクロ画像データおよびカラー画像データを出力する端末）」と題して2010年6月30日に出願された米国特許出願番号第12/827,619号に対して優先権を主張する。上記の出願の優先権が請求され、完全に本願明細書にリファレンスとして組み入れられる。
【０００２】
[0002] 本発明は、一般にセンサ・ベース端末に関し、特にイメージ・センサ・ベース端末に関する。
【背景技術】
【０００３】
[0003] イメージ・センサ・ベース端末は、産業データ収集アプリケーションで使われることは公知である。例えば、イメージ・センサ・ベース証印読取端末が、バーコード・シンボルにおいて、コード化されるコード化された情報を復号化するために長年の間使われた。バーコード・シンボルの復号化に関し、イメージ・センサ・ベース端末の使用で捕えられた、捕えられたイメージは、捕えられることができて、アルゴリズムを復号化する一つ以上のバーコードのアプリケーションによって、処理に従属する。イメージセンサエース証印読取端末は、1次元のイメージ・センサまたは二次元のイメージ・センサのいずれかで利用可能である。
【０００４】
[0004] 近年、カラー・イメージ・センサを携帯電話に取り入れることが、普及するようになった。一般に利用できる携帯電話において、イメージ・センサは組み込まれることができる。イメージ・センサ・ベースの携帯電話は、端末の中の記憶のための画像データのおよび／または外部端末に対する無線伝達のためのカラー・フレームを捕獲するように作動可能である。
【発明の概要】
【課題を解決するための手段】
【０００５】
[0005] カラー・フィルタエレメントのないモノクロ・ピクセルによって提供されるピクセルの第１のサブセットと、カラー・フィルタエレメントを有するカラーピクセルにより提供されるピクセルの第２のサブセットを備える複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイを含むイメージセンサおよび処理回路を有するイメージング端末を提供する。イメージセンサおよび処理回路が、ＣＰＵアドレス指定可能なイメージ・フレームメモリにストアするためにイメージのフレームを出力できるように、端末は作動することができる。ＣＰＵアドレス指定可能なイメージ・フレームメモリにストアするためのイメージセンサおよび処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応するモノクロピクセル位置を含むことができるように、イメージセンサおよび処理回路は作動可能である。
【０００６】
[0006] 本願明細書において、記載されている特徴は、後述する図面に関してよりよくよく理解されていることがありえる。図面は必ずしも一定の比率であるというわけではなく、強調は、その代わりに本発明の原則を例示することに置かれる。図面において、同様な数字は、さまざまな図の全体にわたって同様のパーツを指示するのに用いられる。
【図面の簡単な説明】
【０００７】
【図１】[0007] 図１は、イメージング端末のブロック図である。
【図２】[0008] 図２は、イメージ・センサ・ピクセルアレイを有するイメージ・センサ集積回路を例示する斜視図およびブロック線図である。
【図３】[0009] 図３は、イメージング端末のブロック図である。
【図４】[0010] 図４は、画像データのフレームの表現である。
【図５】[0011] 図５は、ある実施形態における、イメージセンサおよび処理回路のブロック図である。
【図６】[0012] 図６は、別の実施形態におけるイメージセンサおよび処理回路のブロック図である。
【図７】[0013] 図７は、画像データのフレームの表現である、
【図８】[0014] 図8は、回路を検出していて、処理しているイメージにより適用されることができるマスク・カーネルの表現である、
【図９】[0015] イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１０】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１１】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１２】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１３】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１４】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１５】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１６】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１７】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１８】[0016] 図１８は、ある実施形態における、イメージング端末の斜視図である。
【図１９】[0017] 図19は、ある実施形態における、イメージング端末の動作を例示する工程系統図である、
【図２０】[0018] 図20は、ある実施形態における、イメージセンサおよび処理回路の斜視図である。
【図２１】[0019] 図21は、ある実施形態における、イメージング端末の動作を例示する工程系統図である、
【図２２】[0020] 図22は、画像データのフレームの表現である、
【図２３】[0021] 図23は、ある実施形態における、イメージング端末の動作を例示するタイミング図である。
【発明を実施するための形態】
【０００８】
[0022] カラー・フィルタエレメントを欠いたモノクロ・ピクセルにより提供されるピクセルの第1のサブセット、および、カラー・フィルタエレメントを含むカラー高感度ピクセルにより提供されるピクセルの第２のサブセットを有する複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイ182から成るイメージ・センサ・ベース端末1000が提供される。ある実施形態では、イメージ・センサ・ピクセルアレイ182は、集積回路1082に組み込まれることが可能である。イメージ・センサ・ピクセルアレイ182は、その上にある最初のストレージ上のＣＰＵアドレス指定可能なフレームが、イメージ・センサ・ピクセルアレイ182のカラー・ピクセル位置に対応するモノクロ画像データを含むことができるように、イメージ・センサ・ピクセルアレイ182のカラー・ピクセル位置に対応する欠落したモノクロ・ピクセル情報を決定するために作動可能なイメージ感知および処理回路502の一部として提供されることができる。端末1000はまた、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080およびＣＰＵ1060を含むことができる。
【０００９】
[0023] 図２を参照すると、イメージ・センサ・ベース端末1000のイメージ・センサ・ピクセル列182が、ピクセルの複数の列に配置されるピクセルを含むことができ、カラーフィルタエレメントなしのモノクロ・ピクセル12の第1のサブセットと、カラーフィルタエレメントを含んでいるカラーピクセル14の第２のサブセットを含むことができる。この種のカラー高感度ピクセルは、イメージ・センサ・ピクセルアレイ182の間隔が置かれた別々の位置で配置され、イメージ・センサ・ピクセルアレイ182の全体にわたって一様にまたは実質的に一様な位置に配置されることができる。ある実施形態では、イメージ・センサ・ピクセル182のカラーピクセルの間隔は、バイエル・パターンに従うパターンに続く。例えば、ここで赤=R、緑=Gおよび青=Bとし、列141のカラー・ピクセルは、パターン…GRGRGRG…を有し、かかるパターンは、列143および145に関して繰り返される。列142のピクセルが、パターン…BGBGBGB…を有し、パターンは列144に関して繰り返され、この種のパターンは、イメージ・センサ・ピクセルアレイ182を通して繰り返される。カラーおよびモノクロ・ピクセルの双方を有するカラー・イメージ・センサ・ピクセルアレイ182の使用によって捕えられる画像データのカラー・フレームは、モノクロピクセルイメージ・データおよびカラーピクセルイメージ・データを含む。別の実施形態では、イメージ・センサ・ピクセルアレイ182は、カラーピクセルだけを有することができ、モノクロ・ピクセルが欠けていることがありえる。別の実施形態では、イメージ・センサ・ピクセルアレイ182は、バイエル・パターン・フィルタを含むことができる。別の実施形態では、イメージ・センサ・ピクセルアレイ182は、カラー・フィルタエレメントなしでモノクロ・イメージ・センサ・ピクセルアレイにより提供される。イメージ・センサ・ピクセルアレイ182は、図2に示すようにイメージ・センサ集積回路でパッケージングされることができる。イメージ・センサ・ピクセルアレイ182は、ピクセルのパターン、例えば、イメージ・センサ・ピクセルアレイ182の領域の全体にわたって繰り返されるM×Mブロック（実施形態の例では、M=12）を含むことができる。ある実施形態では、パターン148は、イメージ・センサ・ピクセルアレイ182の全部の全体にわたって繰り返されることができる。
【００１０】
[0024] 図3では、本願明細書において述べられるように、イメージセンサおよび処理回路502の一部を形成できるイメージ・センサ・ピクセルアレイ182を有するイメージ感知および処理回路502を組み込むことができる典型的なイメージング端末1000のためのハードウェア・ブロック図を示す。
【００１１】
[0025] イメージング端末1000は、ピクセルの行と列にアレンジされたピクセルを備えた多数のピクセルイメージ・センサピクセルアレイ182からなるイメージ感知および処理回路502を含むことができる。それらは、行回路270および列回路296のイメージ・センサピクセルアレイ182に関連している。イメージ感知および処理回路502はまた、イメージ・センサ・ピクセルアレイ182から読み出されるイメージ信号に適用されるゲイン、例えば、イメージ・センサ・ピクセルアレイ182の露出期間、を制御するのに使用するために、関連するタイミングおよびコントロール回路1092を有する。ある実施形態におけるイメージ感知および処理回路502をつくる上述の回路コンポーネントまたはこの種のコンポーネントのサブセットは、共通のイメージ・センサ集積回路1082にパッケージされることができる。ある実施形態では、本願明細書において、記載されているように、イメージ感知および処理回路502は、複合型モノクロおよびカラーイメージ・センサをピクセルアレイを画定するために、イメージ・センサ・ピクセルアレイの集積回路のピクセルのサブセットに堆積されたカラーフィルタを含むように修正されたMicron Technology社から入手可能なMT9V022イメージ・センサ集積回路を含む。イメージング端末1000で使うことができる追加的な特徴は、2005年6月30日に出願された「Digital Picture Taking Optical Reader Having Hybrid Monochrome And Color Image Sensor Array」と題された米国特許出願番号第11/174,447号に記載されており、リファレンスとしてここに組み入れられる。イメージング端末1000で使うことができる追加的な特徴は、「Image Sensor Pixel Array Having Output Response Curve Including Logarithmic Pattern For Image Sensor Based Terminal」と題された米国特許出願番号第12/421,476号において開示され、ここにて組み込まれる。
【００１２】
[0026] 端末1000の作動中に、イメージ信号は、イメージ・センサ・ピクセルアレイ182の外に読み出され、変換され、システム・メモリ（例えばRAM 1080）に格納されることができる。端末1000のメモリは、一つ以上のRAM 1080、EPROM 1082のような不揮発性メモリ、および、フラッシュメモリまたはハードディスク・メモリによって提供されるような記憶メモリ装置1084を含むことができる。ある実施形態では、端末1000は、メモリ1080に格納される画像データを読み出して、この種の画像データをさまざまな画像処理アルゴリズムに従属させるのに適するＣＰＵ 1060を含むことができる。端末1000は、RAM 1080への転換に従属したイメージ・センサ・ピクセルアレイ182から読み出した画像情報を送るためにダイレクト・メモリ・アクセス・ユニット（DMA）1070を含むことができる。別の実施形態では、システムバス1500は、バスアービトレーションメカニズム（例えば、ＰＣＩバス）を含み、かくして、中央ＤＭＡコントローラの必要性を除去している。当業者は、イメージ・センサ・ピクセルアレイ182とRAM 1080と間の効果的なデータ転送を提供しているダイレクト・メモリ・アクセスコンポーネント、および／または、システムバス・アーキテクチャの他の実施形態は、本発明の範囲および精神の範囲内であると認められる。
【００１３】
[0027] 端末1000の更なる態様を参照すると、レンズアセンブリ100は、イメージ・センサ・ピクセルアレイ182上へ基板1250上の視野1240の中に位置する復号可能な証印15のイメージを集中させるのに適している。イメージング光線は、イメージング軸25について送信されることができる。レンズアセンブリ100は、多数の焦点距離および多数の最適焦点距離に適していることがありえる。
【００１４】
[0028] 端末1000はまた、照射パターン光源バンク1204を含むことができ、端末1000の視野1240と、実質的に一致している照射パターン1260を生成するための光学1205を形づくっている光と関連した。バンク1204および光学1205の組合せは、照明パターン・ジェネレータ1206と考えられることが可能である。端末1000はまた、狙いをつけているパターン光源バンク1208を含むことができ、基板1250上の狙いをつけているパターン1270を生成するための光学1209を形づくっている光と関連した。バンク1208および光学1209の組合せは、狙いをつけているパターン・ジェネレータ1210と考えられることが可能である。使用中、端末1000は、狙いをつけているパターン1270が復号可能な証印15に映されるような方法の復号可能な証印15を支えている基板1250に関して、オペレータによって、正しい位置に置かれることができる。図3の実施形態では、復号可能な証印15は、1Dバーコード・シンボルにより提供される。復号可能な証印15はまた、2Dバーコード・シンボルまたは光学文字認識（OCR）によって、文字を提供することができる。
【００１５】
[0029] 各々の照射パターン光源バンク1204および狙いをつけているパターン光源バンク1208は、一つ以上の光源を含むことができる。レンズアセンブリ100は、レンズアセンブリ制御ユニット1320の使用により制御されることができる。照射パターン光源バンク1204は、照明光学源コントロール回路1220の使用により制御されることができる。パターン光源バンク1208の狙いを定めることは、パターン光源バンク・コントロール回路1222の狙いを定める効果により制御されることができる。レンズアセンブリ制御ユニット1320は、例えば、焦点距離および／または最高の焦点距離を変えるためのレンズアセンブリ100（の光学的焦点の面）の制御に関する信号を出力できる。レンズアセンブリ制御ユニット1320は、システムバス1500に接続しているインタフェース回路1318を経てＣＰＵと連絡することがありえる。照明光学源バンク・コントロール回路1220は、例えば、照射パターン光源バンク1204によって、照明出力のレベルを変えるための照射パターン光源バンク1204の制御に関する信号を出力できる。パターン光源バンク・コントロール回路1222の狙いを定めることは、例えば、光源バンク1208の狙いを定めることによって、照明出力のレベルを変えるための光源バンク1208の狙いを定めるための信号を出力できる。
【００１６】
[0030] 端末1000はまた、フレーム読み出しおよび／または特定の復号化プロセスを起動させるためのトリガ信号を活性化にするために用いることができるトリガー3408を含む多くの周辺装置を含むことができる。トリガー3408は、インタフェース回路3406を介してシステムバス1500に連結できる。トリガー3408の作動がトリガ信号を起動させて、リード試行を始めるように、端末1000は適合される。具体的には、トリガ信号の起動に応答して、フレームの継承が、イメージ・センサ・ピクセルアレイ182から画像情報を読み出す方法によって、捕えられ、次いで、メモリ1080（それは、与えられた時間にフレームの継承の一つ以上を緩衝できる）への転換の後の画像情報を記憶することが可能であるように、端末1000は作動可能である。メモリ1080への記憶の前に、画像情報はイメージ感知および処理回路502により処理されることができる。ＣＰＵ 1060は、リード試行にフレームの一つ以上を支配するように作動する。バーコード・シンボルを読み込むことを試みるために、ＣＰＵ 1060は、暗および明セルの空間パターンを決定するようにピクセル位置の列に対応するフレームの画像データを処理することができ、メッセージを決定して、出力するためにテーブル参照を介して文字または文字列内に決定された各々の明および暗セルパターンを変換できる。
【００１７】
[0031] 端末1000は、システム・アドレス/データバス（システムバス）1500に周辺装置のさまざまな結合のためのさまざまなインタフェース回路を含むことができ、システムバス1500はまた、連結するＣＰＵ 1060との通信のために含むことができる。端末1000は、イメージ・センサ・タイミングおよびコントロール回路1038をシステムバス1500に結合させるためのインタフェース回路1028と、光源バンク・コントロール回路1220をシステムバス1500に結合させるためのインタフェース回路1218と、狙いをつけている光源バンク・コントロール回路1222をシステムバス1500に結合させるインタフェース回路1224とを含むことができる。端末1000はまた、インタフェース回路3418を介して、ＣＰＵ 1060と連通してシステムバス1500に結合されたディスプレイ3420、同様に、システムバス1500に接続されたインタフェース回路3414を介してＣＰＵ 1060と連通してポインタ機構3410と、システムバス1500に接続されたインタフェース回路3422を介してＣＰＵ 1060と連通したキーボード3424を含む。トリガー3408は、システムバス1500に接続されたインタフェース回路3406を介してＣＰＵ 1060と連絡することがありえる。
【００１８】
[0032] 捕獲されおよび記載されている処理に従属されることができる画像データのフレームの継承は、（イメージ・センサ・ピクセルアレイ182の各々のピクセルまたは別の実施形態では、端末1000の作動中、配列182から読み出されるピクセルの最大数を表す配列182の予め定められた領域の上の配列の各々のピクセルに対応するピクセル値を含む）フルフレームであってよい。捕獲されることができる画像データのフレームおよび記載されている処理に対する主題の継承はまた、イメージ・センサ・ピクセルアレイ182の予め定められた領域の上の各々のピクセルより少ないものに対応するピクセル値から成る「ウィンドウ化されたフレーム（windowed frames）」であってよく、場合によっては、イメージ・センサ・ピクセル・アレイ182のピクセルの10%未満であり、場合によっては約50%未満である。捕獲されることができる画像データのフレームおよび記載されている処理に対する主題の継承はまた、フルフレームおよびウィンドウ化されたフレームの組合せから成ることができる。フルフレームは、選択的にフルフレームに対応するイメージ・センサ・ピクセルアレイ182の読み出されたピクセルのためのアドレス指定によって、捕えられることが可能である。ウィンドウ化されたフレームは、選択的にウィンドウ化されたフレームに対応するイメージ・センサ・ピクセルアレイ182の読み出されたピクセルのためのアドレス指定によって、捕えられることが可能である。画像データのフレームを捕えるために運転中のことによって、端末1000はイメージング端末と考えられることが可能である。
【００１９】
[0033] 端末1000は、フレームレートとして公知の率で、画像データのフレームを捕えることができる。典型的フレームレートは、16.6msのフレーム時間（フレーム期間）まで並進する60フレーム／秒（FPS）である。別の、典型的フレームレートは、33.3ms／フレームのフレーム時間（フレーム期間）まで並進する30フレーム／秒（FPS）である。
【００２０】
[0034] 図1乃至3に関して記載されている端末1000のコンポーネントは、（図６に示される典型的な物理的な形態）ハンドヘルドハウジングに組み込まれることが可能である。イメージ・センサ・ピクセルアレイ182を含んでいるイメージ・センサ180は、ハウジング1014に配置されることがありえる。図3を再度参照すると、図3の点線境界は、境界1014の中の要素がハンドヘルドハウジング1014の中で配置されていることがありえることを示す境界1014と分類される。
【００２１】
[0035] 再び図3のブロック図を参照すると、イメージ感知および処理回路502の更なる態様が、実施形態に記載されている。イメージ感知および処理回路502は、複数の列において、形成される複数のピクセルおよびピクセル、列回路296および行回路270の複数の列から成るイメージ・センサ・ピクセルアレイ182から成ることができる。イメージ・センサ・ピクセルアレイ182は、2005年6月30日に出願された米国特許出願番号第11/174,447号「Digital Picture Taking Optical Reader Having Hybrid Monochrome And Color Image Sensor Array」に記載された形態の標準のRGBフィルタまたは物理的なフィルタの上に形成された物理的なフィルタを有し、モノクロまたはカラーであってよく、有することができる、当該出願は本願明細書にリファレンスとして組み入れられる。列回路270は、イメージ・センサ・ピクセルアレイ182のピクセル180から、アナログの電圧の形で典型的にはイメージ信号から読むための読み出し回路を組み込むことができる。ある実施形態では、イメージ・センサ・ピクセルアレイ182は、CMOSイメージ・センサ・ピクセルアレイ182である。
【００２２】
[0036] 更にイメージ感知および処理回路502を参照すると、イメージ感知および処理回路502は、イメージ・フレームメモリ1080に画像データの記憶の前に画像データの処理を可能にするように構成されることができる。イメージ感知および処理回路502は、制御およびタイミング回路1092と共に、イメージ・センサ・ピクセルアレイ182、アクセス1ブロック回路1104、計算回路1106、セレクタ回路1108のピクセルの複数の列に対応するバッファ画像データのための列バッファ回路1102（N列バッファ）を含む。
【００２３】
[0037] チップ・サイズの減少のために、列バッファ回路1102は、複数列アナログ・サンプル・ホールド回路であってよい。列バッファ回路1102はまた、バッファ・デジタル・ピクセル値のためのデジタル・バッファ回路であってよい。列バッファ回路1102がデジタルバッファである場合、列バッファ回路1102は、上述した読み出し回路によって、イメージ・センサ・ピクセルアレイ182のピクセル180からピクセル強度値の形式に「または、ピクセル値」に読み出されるアナログのピクセル電圧イメージ信号をデジタル化するためのアナログ／ディジタル変換器（ADC）を組み込むことができる。単一のADCは、列回路270から列バッファ回路1102の第1の列バッファまで第1のパイプに組み込まれ、デジタル・ピクセル値は、再デジタル化することなく列バッファ回路1102の残りの列バッファをリップルすることができる。列バッファ回路1102により緩衝されるピクセル値は、マルチビット（multibit）のサイズであってよく、例えば8ビットである。ピクセル180がモノクロの所で、ピクセル180に対応するピクセル値はグレイスケール・ピクセル値と称することがありえる。ピクセル180がカラーフィルタを備えている所で、ピクセル180に対応するピクセル値はカラースケール値と称することがありえる。列バッファ回路1102は、画像データの部分的な列、画像データの実質的に完全な列または画像データの完全な列を緩衝できる。ある実施形態では、列バッファ回路1102は、3列のイメージ・センサ・ピクセルアレイ182の入射光を表し、それに対応するピクセル値を緩衝できる。ある実施形態では、列のバッファ回路1102は、バッファ・ピクセルは、配列のピクセルのN列での入射光を表し、それに対応するピクセル値を緩衝する。更なる態様において、イメージ感知および処理回路502は、列ピクセル値を列バッファ回路1102から出力するように構成されることができる。画像データの出力フレームを形成している全てのピクセル値が出力されるまで、イメージ感知および処理回路502は、ピクセルによって、および、ピクセル列によって、列ピクセル値を列バッファ回路1102および列から出力するように構成されることができる。ある実施形態では、列バッファ回路1102がＣＰＵ 1060によってアドレス指定可能でないように、イメージ感知および処理回路502を構成できる。
【００２４】
[0037] イメージ感知および処理回路502はまた、列バッファ回路1102から画像データのブロックに接近するブロック・アクセス回路1104を含むことができる。イメージ感知および処理回路502はまた、計算回路1106を含むことができる。ブロック・アクセス回路1104の更なる態様を参照すると、ブロック・アクセス回路1104は、列バッファ回路1102からの画像データに接近することができて、ピクセル値を計算回路1106に表される。イメージ感知および処理回路502は、ピクセルクロックあたり1ピクセルのレートのピクセルの値がインタフェース588で出力されるので、ブロック・アクセス回路1104は、バイト出力の配列1118により示されているように、並列に列バッファ回路（ここではデジタル）1102から、複数のピクセル値を読み出すことができる。同様に、ブロックアクセス回路1104は、バイト出力1120により示される計算回路1106に計算回路1106に平行に複数のマルチビット（multibit）ピクセル値を表すことができる。ブロック・アクセス回路1104は、例えば、3x3ブロックまたはNxNブロックのピクセル値のブロックを示し、アクセスすることができる。
【００２５】
[0038] ある実施形態では、イメージ・センサ・ピクセルアレイ182が複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイである場合、列バッファ回路1102（N列バッファ）の利用と一緒にイメージ感知および処理回路502は、カラー・ピクセル位置に対応する欠落したモノクロ・ピクセル値を決定するように作動することができる。ブロックアクセス回路1104は、列バッファ回路1102（N列バッファ）からの複数のピクセル値を読み出すことができ、カラーピクセル位置に対応する欠落したモノクロピクセル値を決定する（例えば、補間する）ように作動する計算回路1106に、ピクセル値のNxNブロックを示すことができる。
【００２６】
[0039] 図4では、複数のピクセル位置を有する画像データのフレームを例示する。ピクセル位置P21、P41、P23、P43、...は、カラー高感度ピクセル（250Cのイメージ・センサ・ピクセルアレイ182B）に対応する欠落ピクセル位置である。図4に表される画像データのフレームを参照すると、端末1000は、ピクセル位置P23と隣接している各々のピクセル位置、および、カラーピクセル位置P23に隣接したコーナーである各々のピクセル位置に関するグレイスケール値を平均することによって、カラー・ピクセル位置（例えば、位置P23）のためのグレイスケール・ピクセル値を算出できる。例えば、図4において表されるフレームを参照すると、カラー・ピクセル位置P23のためのグレイスケール値は、ピクセル位置P12、P22、P32、P13、P33、P14、P24およびP34のピクセル値を平均することによって、補間されることができる。「欠落したピクセル」位置P23に関するピクセルの値はまた、8つ以上の隣接したピクセル位置を利用して補間されることができる。また、角の隣接したピクセルは、平均している間、横、頂部または下部に隣接したピクセルより少なく重み付けされ得る。ある単純な平均方法において、4つの周囲のピクセルだけは平均値になり、すなわち、頂部および底部に隣接したピクセルおよび2つの横の隣接したピクセルに対するピクセル位置は、グレースケール値で補間される。なお更なる補間方法では、平均するために2つのピクセルだけが使われ、すなわち、補間されるピクセル位置に隣接した2つの横に隣接したピクセルまたは上部および下部の隣接したピクセルである。シンボルの表現が、0°か180°角度で回転する（すなわち、シンボルが正しく上向き、または、上下逆さまである）ならば、線形バーコード・シンボルの二次元のイメージ表現は、同様のグレイスケール値を有する列に沿って、連続的ないくつかのピクセル位置を有すると期待されることができる。シンボル表示が、90°または280°の角度の回転を有する場合、ピクセル位置の列に沿った連続的ないくつかのピクセル位置は、類似に評価されたグレイスケール値を有すると期待されることができる。したがって、シンボル表示のバーの方向に走る隣接したピクセル位置の値のピクセル値を補間することは、全ての周囲のピクセル位置を補間のために利用することより本当のエッジ情報を与えることが分かる。
【００２７】
[0040] 本発明のある方法では、一対の水平に正しい位置に置かれたスキャンライン間の相互関係は、一対の垂直方向のスキャンライン間の相互関係とともに算出される。次いで、２つの相互関係測定値が、比較される。行スキャンラインが、より密接に相関している場合、列で隣接したピクセルは補間のために選ばれる。列スキャンラインがより密接に相関している場合、行で隣接したピクセルは補間のために選ばれる。一対のスキャンライン（水平または垂直）に関する第1の派生的な相互関係を算出するためのコードの典型的なセットを、表1に示す。
【００２８】
【表１】
【００２９】
[0041] ピクセルのモノクロセットに関して「Mセット」と称される、３つの方法（第1の派生的な相互関係、単なる相互関係、および、単なる平均）のうちの一つによる欠落したカラーピクセル位置の値を保管するためのコードのセットを表２に示す。
【００３０】
表２
カラーピクセル位置に対応する欠落ピクセルを保管するための例示のコード
% MsetInterpolation: interpolates missing M-set pixels
%input I_Mset: M-set image
%input method: 1:first derivative correlation; 2: simple correlation; 3:
%simple averaging
%input p: sample period
%output Im: interpolated monochrome image
function Im=MsetInterpolation(I_Mset,method,p)
Isz=size(I_Mset);
%M-set topology
% ^
% MMMMMMMMM
% MxMxMxMxM
% MMMMMMMMM
% MxMxMxMxM
%(MMMMMMMMM)
% v
Im=double(I_Mset);
m=Isz(1);
n=Isz(2);
%correlated averaging
for i=p:p:m
for j=p:p:n
if i+1 <=m & j+1 <=n
if method == 2
%simple correlation
if abs(Im(i-1,j)-Im(i+1,j)) < abs(Im(i,j-1)-Im(i,j+1))
Im(i,j)=(Im(i-1,j)+Im(i+1,j))/2;
else
Im(i,j)=(Im(i,j-1)+Im(i,j+1))/2;
end
else if method == 1
%first derivative correlation
if OneDcorrelate(Im(i-1,j-1:j+1),Im(i+1,j-1:j+1)) > OneDcorrelate(Im(i-1:i+1,j-1),Im(i-1:i+1,j+1))
Im(i,j)=(Im(i-1,j)+Im(i+1,j))/2;
else
Im(i,j)=(Im(i,j-1)+Im(i,j+1))/2;
end
else %method==3
%simple averaging
Im(i,j)=(Im(i-1,j)+Im(i+1,j)+Im(i,j-1)+Im(i,j+1))/4;
end
else if i+1 <=m & j+1 > n
Im(i,j)=(Im(i-1,j)+Im(i+1,j))/2;
else if i+1 > m & j+1 <=n
Im(i,j)=(Im(i,j-1)+Im(i,j+1))/2;
else if i+1 > m & j+1 > n
Im(i,j)=(Im(i-1,j)+Im(i,j-1))/2;
end
end
end
Im=uint8(Im);
[0042] イメージ感知および処理回路502を更に参照すると、イメージ感知および処理回路502は、制御/タイミング回路1092、セレクタ回路1108およびマスク・データ回路1110を含むことができる。起動しているトリガ信号に応答して、制御/タイミング回路1092は、露出制御、リセットおよび読み出し信号をイメージ・センサ・ピクセルアレイ182のピクセルのイメージ信号読み出しを遂行するためのイメージ・センサ・ピクセルアレイ182に送信できる。制御/タイミング回路1092から伸びているさまざまな制御ラインにより示されているように、制御/タイミング回路1092は列バッファ回路1102、ブロック・アクセス回路1104および計算回路1106と連絡することがありえる。ある実施形態では、ＣＰＵ 1060およびイメージ感知および処理回路502は、I2Cインタフェース1028を介した通信にあることができる。ＣＰＵ 1060は、種々の命令（例えば、リセット命令、露出セッティングコマンド、スリープ命令など）をI2Cインタフェース1028上のイメージ感知および処理回路502に送信できる。ＣＰＵ 1060はまた、フィルタ・マスク・カーネル・データおよび他のコンフィギュレーションデータをI2Cインタフェース1028の上のイメージ感知および処理回路502に送信できる。例えば、トリガー3408が作動するとき、トリガーコマンドが外部デバイスのユーザによって始められる外部デバイスから受け取られるとき、端末1000が電源を入れられるとき、または、イメージ・センサ・ピクセルアレイ182の視野の目的の存在が検出されるときに起動されるトリガ信号が受信されるように、端末1000を、構成することができる。例えば、ＣＰＵ 1060と連通してトリガー3408の手動作動として受け取られる初期化に反応して、外部デバイスのユーザによって初期化された外部デバイスから受け取られるトリガーコマンドに反応して、または、イメージ・センサ・ピクセルアレイ182の視野の目的物の検出に反応して、トリガ信号が起動するように、端末1000を構成できる。
【００３１】
[0043] ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、記憶のための画像データのフレームを出力するときに、端末1000は、イメージ・センサ・ピクセルの全てのピクセル180より少ない、又は、全てに対応するピクセル値を出力できる。イメージ・フレームメモリ1080に格納されるフレームは、端末1000が、イメージ・フレームメモリ1080の共通のアドレス・ロケーションを利用しているイメージ・フレームメモリ1080に、フレームの継承を格納するために作動している、緩衝フレームと考えられることが可能である（および、イメージ・フレームメモリ1080は、バッファメモリと考えられることが可能である）。配列182の全てのピクセルより少ないものに対応するイメージ信号が読み出されるように、イメージ・センサ・ピクセルアレイ182のピクセルは読み出しのために選択的に対象にされることができる。フレームレートは、イメージ・センサ・ピクセルアレイ182のピクセルの2、3の数に対応するイメージ信号を読み出すことによって、増加できる（および、フレーム期間は、減少できる）。また、イメージ感知および処理回路502は、イメージ・センサ・ピクセルアレイ182から読み出されるイメージ信号を表している各々のピクセル照明をデジタル化することを控えるように構成されることができる。フレーム読み出された期間の間に、イメージ・センサ・ピクセルアレイ182の全てのピクセルより少ないまたは全てのチャージに対応するイメージ信号は、読み出されることができる。ピクセル値のフレームを出力することがイメージ・センサ・ピクセルアレイ182の全てのピクセルより少ないものと対応するピクセル値を出力することができるとき、例えば、ピクセルの全てより少ないアレイが読み出しのために選択的にアドレッシングされたとき、または、イメージ感知および処理回路502が、イメージ信号を表している各々のピクセル光のためのピクセルの値を発生させることを控えるとき、イメージ感知および処理回路502は、アレイの読み出しがなされた。アレイ182の全てのピクセルより少ない入射を表しているピクセル値を出力するとき、イメージ感知および処理回路502は、それにもかかわらず、二次元の領域（例えば、バーコードまたは基板に配置されている他の復号可能な証印を表している二次元の領域）を表しているセットのピクセル値を出力できる。ピクセル値のセットは、イメージ・センサ・ピクセルアレイ182の全てのピクセルより少ないものと一致するが、それにもかかわらず、二次元の領域を表しているピクセルの隣接するグループと一致する。
【００３２】
[0044] イメージ・センサ・ピクセルアレイ182は、本願明細書において、二次元のイメージ・センサ・ピクセルアレイ182と記述される。イメージ・センサ・ピクセルアレイ182はまた、例えば、ピクセルの1280×1または1280×2（2本の列）を有する1つの次元のイメージ・センサ・ピクセルアレイ182であってよい。イメージ感知および処理回路502が、2D領域を表しているピクセルの隣接する2Dグループに対応するピクセル値から成り立つ画像データのフレームを出力できると共に、イメージ感知および処理回路502はまた、線形グループのピクセル（例えば、ピクセルの列または一対の列、もしくは、斜めの列と対応しているピクセル値）に対応するピクセル値から成り立つ画像データのフレームを出力した。イメージ感知および処理回路502が、画像データの線形フレームを出力するところで、イメージ感知および処理回路502は、1Dまたは2Dイメージ・センサ・ピクセルアレイ182を含むことができる。
【００３３】
[0045] イメージ・フレームメモリ1080に格納される画像データのフレームは、イメージ・センサ・ピクセルアレイ182のピクセルに対応するセットのピクセル値を含むことができる。画像データのフレームの各々のピクセル値は、光をイメージ・センサ・ピクセルアレイ182の特定のピクセルに表すことができ、光を特定のピクセルで表すピクセルの値は、特定のピクセルに対応するピクセル値と考えられることが可能である。画像データのフレームを形成しているピクセル値のセットが、ＣＰＵ 1060によって、アドレス指定可能でありえるイメージ・フレームメモリ1080に同時に保持される（格納される）ように、イメージ・フレームメモリ1080を包含するターミナル1000は構成できる。ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080によって同時に保持されることができるピクセル値のセットは、イメージ感知および処理回路502のN列バッファ1102により保持される画像情報によって、表したピクセルアレイの列の数より大きなピクセルアレイ列の数と一致できる。セットのピクセル値が一致するイメージ・センサ・ピクセルアレイ182のピクセルは、ピクセルの隣接するグループであってよく、そこで各々のピクセルは、隣接する（上下左右、または、少なくとも１つの他のピクセルのセットに隣接した角）。ピクセルの隣接するグループに対応するセットのピクセル値は、ピクセル値の隣接するセットと考えられることが可能である。画像データのフレームを形成しているセットのピクセル値は、復号可能な証印を支えている基板のような基板、または、復号可能な証印を支えている基板の1Dスライス領域の2D領域を表すことができる。2D領域を表しているピクセル値の典型的なセットは、二次元のイメージ・センサ・ピクセルアレイ182の各々のピクセルに、または、二次元の領域を定めている二次元のイメージ・センサ配列のセットのピクセルに一致しているセットのピクセル値である。基板の1Dスライス領域を表しているピクセル値の典型的なセットは、1次元であるか二次元のイメージ・センサ・ピクセルアレイ182のピクセルの単一の列に対応するセットのピクセルである。
【００３４】
[0046] セレクタ回路1108に関して、セレクタ回路1108が、端末1000（例えば、タッチスクリーン・ディスプレイ、および／または、キーボード3424および／またはポインタ機構3416であってよいディスプレイ3420）のユーザ・インタフェースに入れられるユーザ初期化コマンドに応答するように、端末1000を構成できる。ある実施形態では、ユーザがイメージ感知および処理回路502の動作を遂行している端末1000の操作の構成を変えることができるように、端末1000を構成できる。ユーザが適当な時間（例えば、メニューが表される状態）ユーザ・インタフェースを使用している信号を制御するために端末1000に入力するとき、ＣＰＵ1060が、セレクタ回路1108を構成するために適切な構成変化コマンドを送信するように、端末1000を構成できる。制御ライン1130、1132、1134、1136、1138により示されているように、構成セレクタ回路1108は、構成変化コマンドの受信に応答して、一つ以上の制御/タイミング回路1092、ブロック・アクセス回路1104、計算回路1106、および、マスク・データ回路1110を変更できる。
【００３５】
[0047] ある実施形態では、イメージ感知および処理回路502は、マスク・フィルタをピクセル値のブロックに適用できる。マスク・データ回路1110を参照すると、マスク・データ回路1110は、1または複数の候補マスク（例えば、ラプラシアン・マスク、ガウスマスク、LoGマスク、パラメータの異なるセットを有するLoGマスクなど）を格納できる。マスク・データ回路1110は、フィルターを通したピクセル値を算出する際に計算回路1106用に、計算回路1106に選択されたマスクを送ることができる。しかし、いくつかの使用ケースでは、マスク・データ回路1110は、計算回路1106にいかなるマスク・データも送る必要はない。例えば、計算回路1106が平均であるかメジアンフィルタリングだけを実行する構成において、計算回路1106が構成される場合、マスク・データ回路1110は計算回路1106にマスク・データを送る必要はない。ある実施形態では、各々のイメージ・センサ・ピクセルアレイ182、列バッファ回路1102、ブロック・アクセス回路1104、計算回路1106、制御/タイミング回路1092、構成セレクタ回路1108（セレクタ回路）およびマスク・データ回路1110は、単一の集積回路1082に統合されることができる。また、DMA 1070は集積回路1082に組み込まれることができる。イメージ感知および処理回路502の回路デザインは、適切なシリコン・コンパイラ・ソフトウェアの活用法によって、最適化されることができる。
【００３６】
[0048] イメージ感知および処理回路502が、イメージ・フレームメモリ1080に記憶のための画像データを含むさまざまなデータを出力するように、端末1000を構成できる。イメージ・フレームメモリ1080に保存する（例えば、バッファ）ためのデータを出力するために、イメージ感知および処理回路502は、DMA 1070にデータを出力できる。DMA 1070は、ダイレクト・メモリにアクセス（DMA）機能性を提供し、ピクセル値または他のデータがイメージ・フレームメモリ1080に格納されることができる。DMA回路は、画像データを緩衝することができ、イメージ・フレームメモリ1080にバーストの緩衝された画像データを送信できる。ある実施形態では、イメージ・フレームメモリ1080は、マルチポートRAMにより提供されることができる。ＣＰＵ 1060は、集積DMAフレームグラビング機能を有するマイクロプロセッサICチップに組み込まれることができる。集積DMAフレームグラビング回路を有するマイクロプロセッサICの実施形態は、インテルから入手可能な「Quick Camera Interface」を備えたXSCALE PXA27Xプロセッサである。
【００３７】
[0049] 図3の実施形態では、イメージ感知および処理回路502のコンポーネントは、単一の集積回路、すなわち統合した回路1082上に組み込まれる。イメージ感知および処理回路502のコンポーネントは、また、複数の集積回路に分配されることができる。
【００３８】
[0050] 図5の実施形態では、イメージ感知および処理回路502は、2つ（すなわち、イメージ・センサ集積回路1082および集積回路1082-2）の集積回路を含むことができる。イメージ・センサ集積回路1082は、追加的な制御およびタイミング回路1092-2、増加ブロック1142およびアナログディジタル変換器1144を含むことができる。本願明細書において、記載されているように、集積回路1082-2は列バッファ回路1102、ブロック・アクセス回路1104、計算回路1106、制御/タイミング回路1092、構成セレクタ回路1108およびマスク・データ回路1110を含むことができる。
【００３９】
[0051] 図6の実施形態では、イメージ感知および処理回路502は、3つ（すなわち、イメージ・センサ集積回路1082、集積回路1082-2および集積回路1082-3）の集積回路を含むことができる。集積回路1082は、図3に関して記載されているコンポーネントを含むことができる。集積回路1082-3が制御/タイミング回路1092、セレクタ回路1108およびマスク・データ回路1110を含むことができると共に、集積回路1082-2は列バッファ回路1102、ブロック・アクセス回路1104、計算回路1106および追加的な制御/タイミング回路1092-3を組み込むことができる。
【００４０】
[0052] 図5および6の実施形態では、イメージ・センサ集積回路1082は、マイクロン社から入手可能なタイプのTRUESNAPグローバル電子シャッタと統合したMT9V022またはMT9M413（モノクロまたはカラー）イメージ・センサのような市販されているオフザシェルフイメージセンサ集積回路により提供されることができる。
【００４１】
[0053] 端末1000は、バーコードおよび光学文字認識（OCR）文字のような復号可能な証印を読み込む装置と記載される。また、端末1000の部品の組合せは、アプリケーションを復号化する証印の外で使用を見いだすことができる。端末1000に組み込まれることができる典型的なイメージ・データ処理機能性は、本願明細書に引用したものとする米国特許出願番号第10/958,779号（現在、米国特許第7,293,712号）に記載されている。
【００４２】
[0054] ある態様では、イメージ感知および処理回路502は、イメージ・フレームメモリ1080内にピクセル値を記憶する前に、画像データのフレームを作るピクセル値を処理するように構成されることができる。この種の処理のある実施形態では、イメージ感知および処理回路502は、カラーピクセル位置に対応する欠落したモノクロ・ピクセル値を決定できる。別の実施形態ではさらに、行ピクセル値は、イメージ・フレームメモリ1080内への記憶のためにイメージ感知および処理回路502によって出力され、適切なプログラムの制御下でＣＰＵ 1080は、イメージ・フレームメモリ1080内に記憶の後、デジタル的にピクセルを処理できる。カラーピクセル位置に対応するモノクロ・ピクセル値を決定するのにイメージ・フレームメモリ1080内に記憶する前に、ピクセル値を処理するためにイメージ感知および処理回路502を構成することによって、復号化速度は、実質的に増加される。ここに規定される方法は、イメージセンサピクセルアレイを備えたハンドヘルドイメージング端末と、トリガと、マイクロプロセッサアドレス可能イメージフレームメモリと、マイクロプロセッサアドレス可能イメージフレームメモリと通信するマイクロプロセッサとを提供するステップであって、イメージセンサピクセルアレイが、ハイブリッド（複合型）モノクロ及びカラーイメージセンサピクセルアレイを備え、ハイブリッドモノクロ及びカラーイメージセンサピクセルアレイがピクセルの第1のサブセットおよびピクセルの第2のサブセットを備え、カラーフィルタエレメントの欠けているモノクロピクセルであるピクセルの第1のサブセットおよびピクセルのカラー高感度サブセットであるピクセルの第２のサブセットがカラーフィルタエレメントを包含し、ピクセルの第１のサブセットがモノクロピクセル位置を備え、ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とする提供するステップと、トリガ信号を初期化するためのトリガを活性化するステップと、トリガ信号の初期化に応答して、前記イメージセンサアレイのピクセルの隣接するグループからイメージ信号を読み出すステップであって、イメージ信号がグループの各ピクセルに関するアナログ強度値を有し、各ピクセルに関するアナログ強度値がピクセルに対する入射光を示すことを特徴とする読み出すステップと、イメージデータのフレームを作るピクセル値のセットを形成するためにピクセル値内に読み出されるアナログ強度値をデジタル化するステップと、前記イメージフレームメモリ内へのイメージデータの前記フレームのストレージに関するイメージデータの前記フレームの出力の前に、ピクセルの第2のサブセットのピクセルに対応するモノクロピクセル値の決定のためのイメージデータの前記フレームを処理するステップと、処理されたフレームイメージデータを前記イメージフレームメモリ内にストアするステップであって、イメージデータの処理されたフレームがカラーピクセル位置に対応する前記決定されたモノクロピクセル値を有することを特徴とするストアするステップと、前記イメージフレームメモリ内にストアされたイメージデータの前記処理されたフレームのピクセル値をアドレスするステップと、を有する。
【００４３】
[0055] デジタルフィルタリングを実行するように構成される計算回路1106は、ピクセル値にフィルターをかけることができ、フィルターを通したピクセル値を出力できる。いくつかのタイプのディジタルフィルタ・プロセスは、デジタル・マスクのアプリケーションにより実行されることができる。例えば、ガウス、ラプラシアン、および、LoGフィルタリングは、ピクセルのブロックのディメンジョンに等しいディメンジョン（3x3、4x4）を有する予め定められたマスクでピクセルのブロックを巻き込むこと（convolving）により実行されることができる。イメージ・センサ・ピクセルアレイ182が例えば線形イメージ・センサ・ピクセルアレイ182（線形カーネル）である所で、N×1カーネルはフィルタリングを適用することができる。ガウスフィルタを実行するように構成されるとき、計算回路1106は、画像データのフレームを形成している回路1080によって、各々のピクセル値出力のために巻き込むことができ、ピクセル値のブロックは、ガウスマスクでブロックアクセス回路1104から受け取られる。ラプラシアンフィルタを実行するように構成されるとき、計算回路1106は、画像データのフレームを形成している回路1080によって、各々のピクセル値出力のために巻き込むことができ、ピクセル値のブロックは、ラプラシアンマスクでブロックアクセス回路1104から受け取られる。LoGフィルタを実行するように構成されるとき、計算回路1106は、画像データのフレームを形成している回路1080によって、各々のピクセル値出力のために巻き込むことができ、ピクセル値のブロックは、LoGマスクでブロックアクセス回路1104から受け取られる。図７に示すピクセル位置P22のピクセル値に関して、図8に示すように3×3カーネルを有する位置P22で、ピクセル値を巻き込む結果は、式１によって、下で与えられることが可能である
[0056] C22 = P11K11 + P12K12 + P13K13 + P21K21 + P22K22 + P31K31 + P32K32 + P33K33 式１
[0057] 代わりの候補ガウスのフィルタ・マスクが、図9、10および11に示される。別の実施形態のラプラシアン・フィルタ・マスクが、図12、13および14に示される。別の実施形態のLoGフィルタ・マスクが、図15、16および17に示される。
【００４４】
[0058] 計算回路1106は、デジタル・マスク（マスク・カーネル）のアプリケーションを必要としないフィルタ方法（例えば、平均およびメジアンフィルタリング）を実行できる。平均フィルタリングを実行するために、計算回路1106は、フレームを形成している各々のピクセル値出力に関して、ブロックアクセス回路1104から受信されたピクセルのブロックを平均することができる。メジアンフィルタリングを実行するために、計算回路1106は、フレームを形成している各々のピクセル値出力に関して、ブロックのピクセル値をソートすることができ、フィルタリングされたピクセル出力値と同じメジアンの値を選択することができる。
【００４５】
[0059] イメージ・フレーム画像メモリ1080内に記憶する前に、パラメータの異なるセットを有するフィルタ・マスクがピクセル値に適用されるとき、インタフェース588でフィルタリングされたピクセル値出力のダイナミックレンジは変化すると期待される。ユーザが、ユーザ・インタフェースまたは端末1000にコマンドを入力する方法によりインタフェース588で画像データ出力のフォーマットを調整できるように、端末1000を構成できる。ユーザが、インタフェース588の出力である大きいダイナミックレンジを有するピクセル値のセットに結果としてなるように所定のディジタルフィルタ・マスクのアプリケーションを予想する場合、ユーザが、インタフェース588で画像データ出力のフォーマットを浮動小数点フォーマット（例えば、IEEE 754 Floating Point format）に調整できるように、端末1000は構成される。イメージ感知および処理回路502が出力されているピクセル値のフォーマットを調整するときに、それはまた、ピクセル値のフォーマットが変わったことを示しているＣＰＵ 1060によって、読むためのデータを出力できる。
【００４６】
[0060] ある実施形態では、イメージ感知および処理回路502が、ピクセル値のセットのダイナミックレンジが予め定められたダイナミックレンジを上回ったかどうかを判断する場合、イメージ感知および処理回路502は、インタフェース588で出力されているピクセル値のセットのダイナミックレンジをモニタし、出力ピクセル値のピクセルの値フォーマットを浮動小数点フォーマット（例えばIEEE 754 Floating Point）に調整するように構成される。イメージ感知および処理回路502が、出力されているピクセル値のフォーマットを調整するとき、それはまた、出力ピクセル値の現在のフォーマットを示しているＣＰＵ 1060によって、読むためのデータを出力できる。
【００４７】
[0061] イメージ感知および処理回路502が、カラー・ピクセル位置に対応するピクセル値を決定するためのピクセル値を処理し、または、画像データのフレームを作るピクセル値にフィルターをかけるように構成されることができると共に、それが出力インターフェースを介して出力のためのピクセル値を超える程度まで、イメージ感知および処理回路502は、いかなるピクセル値にもフィルターをかける必要はなく、ある実施形態では、画像データを処理する。ある実施形態では、イメージ感知および処理回路502は、行ピクセル値を出力するための単一の出力インターフェースを含むことができる。
【００４８】
[0062] 別の態様では、イメージ感知および処理回路502は、画像データの２つのフレームをイメージ・フレームメモリ1080内にストリング（例えば、バッファ）に関して同時に出力するように構成され、すなわち、画像データの1つの行フレームおよび画像データの１つの処理されるフレームである。本願明細書において述べられるように、画像データの処理されるフレームは、カラー・ピクセル位置に対応するピクセル値を決定するために処理されることができ、および／または、フィルタの適用により処理されることができる。画像データの同時に出力する2つのフレームに関して、イメージ感知および処理回路502は、例えば、同時に2つのフレームを出力でき、例えば、その結果、フレームが第１および第２のそれぞれのインタフェースで出力される間、少なくともいくつかのオーバーラップがあり、および／または、画像データ、例えば2つの異なるフレームを形成している行およびフィルタリングサレタピクセル値を出力するために共通のピクセルクロックを利用することによって、同期をとって、画像データを出力できる。画像データのフレームは、単一のフレーム期間内に出力され得る。イメージ感知および処理回路502が、画像データの2つのフレームを同時に出力する所で、ＣＰＵ 1060は、行およびフィルタリングされた画像データの両方に速いアクセス（すなわち、アドレスに対する容量）を提供することができる。イメージ感知および処理回路502は、配列182のピクセル上の入射の行ピクセル値表示と、配列182のピクセル上のデジタル的にフィルタリングされた入射のピクセル値表示の両方を同時に出力できる。
【００４９】
[0063] 図3で示す更なる態様では、イメージ感知および処理回路502は、
デュアルピクセル値出力インターフェースを有することができ、それはすなわち、行ピクセル値を出力するための第1の出力インターフェース586、および、フィルタリングされたピクセル値を出力するための第2の出力インタフェース588である。イメージ感知および処理回路502は、インタフェース586、588で行および処理されたピクセル値を同時に出力でき、例えば、少なくとも出力時間のいくつかのオーバーラップで、同時に行および処理されたピクセル値を出力し、および／または、インタフェース586およびインタフェース588でそれぞれクロックアウトピクセル値に対して共通のピクセルクロックを同期をとって用いることによってなされる。画像データを出力するとき、インタフェース586、588は画像データ出力インターフェースと考えられることが可能である。イメージ感知および処理回路502は、画像データの同時に出力された行およびフィルタリングされたフレームの平行な「ペア」において、
連続的に出力するように形成されることができる。各々のインタフェース586、588は、別の実施形態では、「バス」、「ポート」、「コンタクトのセット」、「コンタクトセット」または、ピンのセットによって構成される「ピンのセット」（「ピン・セット」）と称されることができる。インタフェース590が、インタフェース586で出力を繰り返すことができ、インタフェース592がインタフェース588で出力を繰り返すことができると述べてきた。インタフェース586およびインタフェース588と同様に各インタフェース590およびインタフェース592は、「バス」、「ポート」、「コンタクトのセット」、「コンタクトセット」または、ピンのセットによって構成される「ピンのセット」（「ピン・セット」）と称されることができる。本願明細書において記載された「ピクセル値」は、マルチビット（multibit）ピクセル値であってよい。イメージ・センサ・ピクセルアレイ182がカラーフィルタが欠けているピクセル位置に関して、かかるピクセル値は、「グレイスケール」ピクセル値と一般に称される。イメージ・センサ・ピクセルアレイ182がカラーフィルタを有するピクセル位置に関して、物理的なフィルタを有するピクセルに対応するとき、かかるピクセル値は、カラースケール値と一般に称される。
【００５０】
[0064] インタフェース586、588の典型的な物理的な形式図は、図20に示され、インタフェースが組み込まれることができる典型的な集積回路構成を例示する。図20において、行ピクセル値が出力されるセットのピンによって提供される第1のインタフェース586と、処理されたピクセル値が出力されるセットのピンにより提供される第２のインタフェース588とを有することができるイメージ・センサ集積回路1082が示され、例えば、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080内に記憶される。
【００５１】
[0065] ある実施形態における端末1000の物理的な形態の値は、図18に示される。端末1000は、ハウジング1014を含むことができ、それは図3の点線1014（ハウジング1014を示す）の範囲内で、エレメントをカプセル化することができる。ある実施形態では、復号化モードは、ボタン3444の作動により活性化され、トリガ信号は、ハウジング1014に配置されるトリガー3408の作動によって、活性化される。ハウジング1014ディスプレイ3420、ポインタ機構3416、および、キーボード3424にまた配置され得る。画像撮影モードはボタン3442の作動により起動でき、トリガ信号は、トリガー3408の作動によって、後で起動できる。他の例では、ボタン3442または3444のいずれの作動が、ボタンに対応するモードを同時に選んで、トリガ信号を起動させるように、ボタン3442、3444はモードセレクタおよびトリガ信号起動ボタンとして同時に役立つように構成されることができる。
【００５２】
[0066] 図19の工程系統図を、ここで参照する。ブロック4002で、端末1000はトリガ信号が活性化しているかどうか判断できる。「はい」の場合、端末1000は、証印復号化モードまたは画像撮影モードが選択され、活性化されているかどうか判断するためにブロック4004、4006へ進むことができる。復号化モードおよび／または画像撮影モードが活性化されることができる方法の実施形態を、図18を参照して関して記載する。復号化モードは活性化されている場合、ターミナル1000はブロック4010、4014に進むことができる。画像撮影モードが活発な場合、端末1000はブロック4020、4024、4028へ進むことができる。
【００５３】
[0067] ブロック4010で、端末1000は一つ以上のモノクロ・フレームを出力できる。ある実施形態では、一つ以上フレームは、フレームの継承でありえる。イメージ・センサ・ピクセルアレイ182が複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイであるモノクロ・フレームの出力に関して、
イメージ感知および処理回路502は、例えば、図4に関して記載される方法のように、カラーピクセル位置に対応するモノクロ・ピクセル値を決定できる。
【００５４】
[0068] 次いで、オペレーションの復号化モード中のブロック4010、4014、4018を参照する。この種のフレームの出力のために、イメージ感知および処理回路502は、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、フレームを出力できる。イメージ・フレームメモリ1080は、イメージ・センサ・ピクセルアレイ182のピクセルの行に対応する画像データの複数の行を同時に格納できる。N行バッファ1102はまた、イメージ・センサ配列のピクセルの行に対応する画像データの行を同時に格納できる。イメージ・フレームメモリ1080は、画像データのフルフレームを定める画像データを同時にストアすることができ、画像データは、イメージ感知および処理回路502のN行バッファ1102により緩衝されるより、大きな画像データの行の数と一致させることができる。
【００５５】
[0069] ブロック4014で、端末1000は、復号可能な証印のために復号化する試みに、一つ以上フレームのうちの少なくとも1つを従属させることができる。バーコード・シンボル（例えば1つの次元のバーコード・シンボル）を復号化することを試みるために、ＣＰＵ 1060は、明暗セルの空間パターンを決定するためにピクセル位置のライン（例えば、行、列またはピクセル位置の斜めのセット）に対応するフレームの画像データを処理することができ、テーブル検索を介して文字または文字列に決定された各明暗セルパターンを変換することができる。復号可能な証印表示が、2Dバーコードシンボルであり、復号化する試みは、特徴検出アルゴリズムを使用してファインダ・パターンの位置を決めるステップと、ファインダ・パターンを有する予め定められた関係によるファインダ・パターンと交差するマトリックスラインの位置を決めるステップと、マトリックスラインに沿った明暗セルのパターンを決定するステップと、テーブル検索を介して各々の明パターンを文字または文字列に変換するステップとを含むことができる。
【００５６】
[0070] ブロック4018で、端末1000は復号化メッセージを出力できる。復号化メッセージの出力に関して、端末1000は、復号化メッセージを、例えば、ディスプレイ3024、および／または記憶メモリ1084および／または端末1000から外部への外部デバイスに出力できる。
【００５７】
[0071] 画像撮影モードの作動中、活性化されるブロック4020、4024、4028を参照する。ブロック4020で、イメージ・センサ・ピクセルアレイ182が複合型モノクロおよびカラー・ピクセルアレイを含むイメージ感知および処理回路502は、一つ以上のフレームに関するモノクロおよびカラー画像データを出力できる。ブロック4024のある実施形態では、イメージ感知および処理回路502は、モノクロ画像データおよびカラー画像データの両者を含んでいる画像データの一つ以上の行または処理されたフレームを出力できる。かかるフレームの出力に関して、イメージ感知および処理回路502は、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、フレームを出力できる。イメージ・フレームメモリ1080は、イメージ・センサ・ピクセルアレイ182のピクセルの行に対応する画像データの複数の行を同時に格納できる。N行バッファ1102はまた、イメージ・センサ・ピクセルアレイ182のピクセルの行に対応する画像データの行を同時に格納できる。イメージ感知および処理回路502が出力でき、イメージ・フレームメモリ1080が、フルフレームまたは画像データのウィンドウ化されたフレームを定めている画像データを同時に格納できるように、端末1000は作動でき、画像データは、イメージ感知および処理回路502のN行バッファ1102により緩衝されるより、大きな画像データの行数と対応することができる。ハイブリッド（複合型）モノクロおよびカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路と、ピクセルの第1のサブセットおよびピクセルの第2のサブセットを備えたハイブリッドモノクロ及びカラーイメージセンサピクセルアレイと、カラーフィルタエレメントが欠けたモノクロピクセルであるピクセルの第1のサブセットおよびカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであるピクセルの第2のサブセットと、モノクロピクセル位置を備えたピクセルの第1のサブセットと、カラーピクセル位置を備えたピクセルの第2のサブセットと、前記イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータをバッファするのに使用するためにN行バッファを備えたイメージ感知および処理回路と、を有する装置であって、イメージ感知および処理回路は、前記イメージセンサピクセルアレイのピクセルのK行に対応するイメージデータを備えたイメージデータのフレームを出力するように作動し、K>Nであり、イメージ感知および処理回路は、N行バッファを利用してイメージセンサピクセルアレイの複数のカラーピクセル位置に対応するモノクロピクセル値を決定するように作動し、その結果、イメージ感知および処理回路によるイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル位置を含む。ある実施形態では、N行バッファは、イメージ・センサ・ピクセルアレイ182の行の10パーセント（10%）未満に対応する画像データをバッファするように作動可能である。ピクセルの完全な行よりも少なく対応する画像データが、N行バッファ1102によりバッファされることができるように、端末1000およびN列バッファ1102は作動可能である。
【００５８】
[0072] ブロック4024で、端末1000は、少なくとも一つのdemosaicizedされたフレームを決定するためにモノクロおよびカラー画像データを処理に従属させることができる。ブロック４０２４の例は、図２１を参照して記載される。図21の工程系統図を参照すると、ブロック1446で端末1000は、イメージ・センサ・ピクセルアレイ182のピクセルのカラー高感度サブセットの解像度を有するRGBイメージを出すことができる。かかる生成に関して、端末1000は、イメージ・センサ・ピクセルアレイ182のカラーピクセルの選択的なアドレス指定によって、格納されたウィンドウ化されたフレーム出力を最初に読み込むことができる。別の実施形態では、端末1000は、モノクロおよびカラー画像データを有する格納されたフレームから、カラー画像データを読み込むことができる。更に、ブロック4024の遂行に関して、端末1000は、カラーピクセル位置に対応するカラー画像データに関する残りの色情報を決定できる。
【００５９】
[0073] 図22に表されるフレーム5204を参照すると、端末1000は、ピクセル位置P32のカラー・スケール値を単に読み込むことによって、赤いピクセル位置P32のための赤い値を決定できる。端末1000は、緑のピクセル位置P31、P22、P42およびP33の値を平均することによって、赤いピクセルP32のための緑の値を決定できる。端末1000は、青いピクセル位置P21、P41、P23、P43の値を平均することによって、赤いピクセル位置P32のための青い値を補間することができる。赤・緑・青値が必要に応じてピクセル値を補間する各々のピクセル位置のために決定されることができるように見られる。増加する処理速度については、多数またはより多い周囲のピクセル値を各々のピクセル位置に関する赤、緑または青のピクセルの補間のために利用することが可能である。再び図21の工程系統図を参照すると、ブロック1446で、端末1000は、イメージ・センサ・ピクセルアレイ182のピクセルのカラー感度が高いサブセットに等しい解像度を有するRGBイメージを生成することができる。プロセス1440を更に参照すると、ブロック1450で端末1000は、ブロック1446で生成されるRGBイメージのピクセルカウントを拡大することができ、その結果、カラー画像のピクセルカウントが、フルフレーム・モノクロ・イメージのピクセル・カウントと等しくなる（フルフレーム・モノクロ・イメージは、例えば、カラー・ピクセル位置に関するモノクロ・ピクセル値を決定するために格納されたモノクロおよびカラー・フレームをイメージ感知および処理回路502から出力することにより、決定される）。端末1000が、ブロック1450を実行するとき、モノクロ・グレイスケール・イメージはブロック1442で生成され、および、処理のそのステージでカラー画像が同等の数のピクセルを有し、その結果、各々のピクセル位置（例えば、モノクロイメージのピクセル）が、カラーイメージの対応するピクセル位置を有する。イメージ・センサ・ピクセルアレイ182が期間P=3を有するところで、ブロック1450で端末1000は、各々のピクセルを3×3ピクセル・ブロックに拡大できる。イメージ・センサ・ピクセルアレイ182BがP=4の期間を含む所で、ブロック1450でコントロール回路552は、各々のピクセルを4×4ピクセル・ブロックに拡大する。ブロック1454で、端末1000は、拡張されたカラー画像の各々のピクセル位置のための強度値ICを算出する。ブロック1454で端末1000は、式Ic=0.299R+0.587G+0.144B（式 2）に従う拡張されたカラー画像の各々のピクセル位置に関する強度値を算出できる。
【００６０】
[0074] ブロック1460で端末1000は、次いで、各々のピクセル位置で、拡張されたイメージカラー強度値Icおよびモノクロ・イメージ強度値Imを利用して各々のピクセル位置（Px、Py）に関する強度値デルタDを計算する。ブロック1460で端末1000は、式D(Px, Py)=Im(Px, Py)-Ic(Px, Py) (式3)によるモノクロおよび拡張されたカラー画像の各々のピクセル位置に関する強度値デルタを算出できる。
【００６１】
[0075] ブロック1464で、端末1000は、式R'(Px, Py)=R(Px, Py)+D(Px, Py) (式4)、G'(Px, Py)=G(Px, Py)+D(Px, Py) (式5)、B'(Px, Py)=B(Px, Py)+D(Px, Py) (式6)のセットを使用して拡張されたRGBカラーイメージのRGBデータセットカラースケール値を更新できる。
【００６２】
[0076] ブロック1468で、端末1000は、255（8つのビット・グレイスケールが使われるところ）より大きいRGBデータセットカラースケール値を切り捨てることができる。端末1000が255より大きいRGB値を切り捨てたあと、図19の工程系統図に記載されているように、端末1000は一つ以上のカラー・フレームを出力できる。ある実施形態では、ブロック1446、1450、1454、1460、1464、1468はＣＰＵ 1060により実行されることができる。
【００６３】
[0077] 再び図19の工程系統図を参照すると、ブロック4028で端末1000は、画像データのカラー・フレームを出力できる。イメージデータのカラー・フレームの出力に関して、端子1000は、カラー・フレームを、例えばディスプレイ3420および／または記憶メモリ1084および／または端末1000から外部への外部デバイスに出力できる。出力フレームは、フォーマットされたイメージ・フレーム出力（例えばJPEG、BMP、TIF、GIF）にフォーマットされることができる。ある実施形態では、ブロック4028で端末1000は、カラー・フレームの継承を出力できる。カラー・フレームの継承は、フォーマットされたビデオ・フォーマット（例えばMPEG、MPG、MOV、RM、WVM、SWF）でフォーマットされることができる。
【００６４】
[0078] 図23のタイミング図を参照すると、信号5504は、トリガー1220の作動によって活性化されることができ、トリガー1220のリリースによって不活性化されることができる。トリガ信号はまた、タイム・アウト期間の後、または、復号可能な証印の復号化が成功した後に不活性化される。信号5510は、露出信号である。信号5510の論理的ハイ期間は、露出期間5320、5322および5324を定める。信号5512は、読み出された信号である。信号5512の論理的ハイ期間は、読み出された期間5420、5422および5424を定める。
【００６５】
[0079] 図23のタイミング図を更に参照すると、時間（t0）でオペレータは、（例えば、トリガー1220の作動によって）トリガ信号5504を起動させることができる。活性化しているトリガ信号5504に応答して、端末1000はフレームの継承をさらすことができる。各露出期間5320、5322、5324の間に、画像データのフレームを、露出できる。各露出期間5320、5322、5324に続いて、読み出し期間5420、5422、5424であってよい。読み出し期間5420、5422、5424の間に、イメージ感知および処理回路502は、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、記憶のための画像データの出力の前に本願明細書に記載される仕方で画像データを処理できる。例えば、期間5420、5422、5424の間のイメージ感知および処理回路502は、例えば、図4を参照して記載される補間方法の実行によって、出力される出力フレームのカラーピクセル位置に対応するモノクロ・ピクセル値を決定できる。
【００６６】
[0080] 処理期間5520、5522、5524を参照すると、ターミナル1000のＣＰＵ 1060が、復号可能な証印を支えることができる基板を表している格納した（例えば、緩衝された）フレームを処理する間、顕著な処理期間は、復号化モードで活性化する処理期間を表す。かかる処理は、フレームにおいて表される復号可能な証印に関して復号化することを試みることを含むことができる。処理期間6520、6522、6524を参照すると、処理期間6520、6522、6524は、端末1000が、画像データでdemosaicizedされたフレームを決定するためにモノクロ画像データおよびカラー画像データを利用する画像撮影モードにおいて、活性化したＣＰＵ 1060の処理期間を表すことができる。処理期間6520、6522、6524の間、ＣＰＵ 1060は、図19の工程系統図との関係にて説明したように、ブロック4024を実行できる。
【００６７】
[0081] 処理期間5520、5522、5524を参照すると、ここに記載したようにイメージ感知および処理回路502を提供するステップは、期間5520、5522、5524の継続期間を著しく減らすことができる。カラー・ピクセル位置に対応するモノクロ・ピクセル値を決定するように構成されるイメージ感知および処理回路502なしで、復号化処理は、モノクロ画像データを利用し、期間5520、5522、5524でＣＰＵ 1060による処理は、カラー・ピクセル位置（期間5520、5522、5524で処理されるフレームが、モノクロおよびカラー画像データの双方を含むところ）に対応するモノクロ・ピクセル値を決定するステップを有する。本願明細書において、述べられるように、カラー・ピクセル位置に対応するモノクロ・ピクセル値を決定する処理時はイメージ感知および処理回路502の中で備えることによって、処理期間5520、5522、5524の間避けられることが可能であり、それは位置が決定したカラーピクセルに対応するモノクロ・ピクセル値を有するモノクロ・フレームを出力できることがありえる。
【００６８】
[0082] 更なる態様では、端末1000は、複数のオペレータ動作中のオペレーティング・モードを有することができる。
[0083] 本願明細書において記載されているシステム、方法および装置の場合の少しのサンプルを以下に説明する：
Ａ１．
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とするイメージ感知および処理回路と、
イメージセンサピクセルアレイ上にイメージをフォーカスするのに用いるためのレンズアセンブリと、
ハンドヘルドハウジングであって、複合型モノクロ及びカラーイメージセンサピクセルアレイが前記ハンドヘルドハウジング内でサポートされるように端末が構成されることを特徴とする、ハンドヘルドハウジングと、
中央演算処理装置（CPU）と、
前記CPUによりアドレス可能なイメージフレームメモリと、
を有することを特徴とする端末であって、
イメージ感知および処理回路が、ストレージに関するイメージデータのCPUアドレス可能なフレームをCPUアドレス可能なイメージフレームメモリ内に出力するように作動し、イメージ感知および処理回路が、イメージセンサピクセルアレイの複数のカラーピクセル位置に対応するモノクロピクセル値を決定するように作動し、そして、ストレージに関するイメージ感知および処理回路によるイメージフレームメモリ内へのイメージデータ出力のCPUアドレス可能なフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル値を含む、ことを特徴とする端末。
【００６９】
Ａ２．
イメージ感知および処理回路が、N行バッファを含むことを特徴とするＡ１に記載の端末。
【００７０】
Ａ３．
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含することを特徴とするＡ１に記載の端末。
【００７１】
Ａ４．
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含し、イメージフレームメモリが、イメージセンサピクセルアレイのピクセルのM行に対応するイメージデータを同時にストアするように作動し、M＞Nであり、N行バッファがCPUによってアドレス可能でない、ことを特徴とするＡ１に記載の端末。
【００７２】
Ａ５．
イメージデータのCPUアドレス可能フレームがモノクロイメージデータだけを包含し、カラーイメージデータが欠落しているように、イメージ感知および処理回路が作動することを特徴とするＡ１に記載の端末。
【００７３】
Ａ６．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なることを特徴とするＡ１に記載の端末。
【００７４】
Ａ７．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なり、前記第1のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであることを特徴とするＡ１に記載の端末。
【００７５】
Ａ８．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なり、イメージ感知および処理回路が、前記第1のフォーマットのフレームおよび前記第２のフォーマットのフレームを同時に出力するように作動することを特徴とするＡ１に記載の端末。
【００７６】
Ａ９．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なり、前記第1のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであり、イメージ感知および処理回路が、前記第1のフォーマットのフレームおよび前記第２のフォーマットのフレームを同時に出力するように作動することを特徴とするＡ１に記載の端末。
【００７７】
Ａ１０．
CPUがCPUアドレス可能フレームを使用して復号化証印を復号化するのを試みるように前記端末が作動することを特徴とするＡ１に記載の端末。
【００７８】
Ａ１１．
イメージ感知および処理回路が、前記イメージセンサピクセルアレイと共通の集積回路に組み込まれたＮ行バッファを含むことを特徴とするＡ１に記載の端末。
【００７９】
Ｂ１．
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセットおよびピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備える、ことを特徴とするイメージ感知および処理回路と、
前記イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータをバッファする際に使用するためのN行バッファを備えたイメージ感知および処理回路と、
を有し、
前記イメージ感知および処理回路が、前記イメージセンサピクセルアレイのピクセルのK行に対応するイメージデータを備えたイメージデータのフレームを出力するように作動し、K＞Nであり、前記イメージ感知および処理回路が、N行バッファを利用してイメージセンサピクセルアレイの複数のカラー行くセル位置に対応するモノクロピクセル値を決定するように作動し、そして、イメージ感知および処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル位置を含む、ことを特徴とする装置。
【００８０】
Ｂ２．
N行バッファが、イメージセンサピクセルアレイの行の数の１０パーセントよりも小さいものに対応するイメージデータをバッファするように作動することを特徴とするＢ１に記載の装置。
【００８１】
Ｂ３．
前記イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なることを特徴とするＢ１に記載の装置。
【００８２】
Ｂ４．
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであることを特徴とするＢ１に記載の装置。
【００８３】
Ｂ５．
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とするＢ１に記載の装置。
【００８４】
Ｂ６．
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とするＢ１に記載の装置。
【００８５】
Ｂ７．
Ｎ行バッファがイメージセンサピクセルアレイと共通の集積回路に組み込まれることを特徴とするＢ１に記載の装置。
【００８６】
Ｃ１．
イメージセンサピクセルアレイと、トリガと、マイクロプロセッサアドレス可能なイメージフレームメモリと、マイクロプロセッサアドレス可能なイメージフレームメモリと連通したマイクロプロセッサとを備えたハンドヘルドイメージング端末を提供するステップであって、前記イメージセンサピクセルアレイが複合型モノクロ及びカラーイメージセンサピクセルアレイを備え、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とする、提供するステップと、
トリガ信号を初期化するように前記トリガを動作させるステップと、
前記トリガ信号の初期化に応答して、前記イメージセンサアレイのピクセルの隣接するグループからイメージ信号を読み出すステップであって、前記イメージ信号が前記グループの各ピクセルに関するアナログ強度値を備え、各ピクセルに関するアナログ強度値がピクセルの入射光を示すことを特徴とする、読み出すステップと、
イメージデータのフレームを作るピクセル値のセットを形成するようにピクセル値内に読み出されたアナログ強度値をデジタル化するステップと、
イメージデータの前記フレームを前記イメージフレームメモリ内にストレージするためのイメージデータの前記フレームを出力する前に、イメージデータの前記フレームを処理し、ピクセルの第２のサブセットのピクセルに対応するモノクロピクセル値を決定するステップと、
処理されたフレームイメージデータを前記イメージフレームメモリ内にストアするステップであって、前記イメージデータの処理されたフレームがカラーピクセル位置に対応する前記決定されたモノクロピクセル値を備えることを特徴とするストアするステップと、
前記イメージフレームメモリ内にストアされたイメージデータの前記処理されたフレームのピクセル値をアドレスするステップと、
を有する方法。
【００８７】
Ｃ２．
前記決定するステップが、カラーピクセル位置についてのピクセル位置に対応するモノクロピクセル値を利用してモノクロピクセル値を補間するステップを含むことを特徴とするＣ１に記載の方法。
【００８８】
Ｃ３．
前記決定するステップが、単純平均を含むことを特徴とするＣ１に記載の方法。
Ｃ４．
前記決定するステップが、相関を含むことを特徴とするＣ１に記載の方法。
【００８９】
Ｃ５．
前記アドレスするステップが、前記復号化可能な証印を復号化するように試みるために前記ピクセル値をアドレスすることを含むことを特徴とするＣ１に記載の方法。
【００９０】
[0084] 本発明が多くの特定の実施形態に関して記載されると共に、本願明細書でサポートされることが可能である請求項に関してだけ、本当の本発明の精神と範囲が決定されなければならないと理解される。更に多数のケースの本願明細書において、システム、装置、そして、特定の数の要素を有する言及された特定の数の要素より少しのこの種のシステム、装置および方法が実践されてあることがありえると理解されるように、方法は記載されている。また、多くの具体例が記載されると共に、各々の具体例に関して記載されていた特徴および態様が各々の残留する特に記載された実施形態によって使われることができると理解される。
【技術分野】
【０００１】
関連出願に関するクロスリファレンス
[0001] 本出願は、「Terminal Outputting Monochrome Image Data And Color Image Data（モノクロ画像データおよびカラー画像データを出力する端末）」と題して2010年6月30日に出願された米国特許出願番号第12/827,619号に対して優先権を主張する。上記の出願の優先権が請求され、完全に本願明細書にリファレンスとして組み入れられる。
【０００２】
[0002] 本発明は、一般にセンサ・ベース端末に関し、特にイメージ・センサ・ベース端末に関する。
【背景技術】
【０００３】
[0003] イメージ・センサ・ベース端末は、産業データ収集アプリケーションで使われることは公知である。例えば、イメージ・センサ・ベース証印読取端末が、バーコード・シンボルにおいて、コード化されるコード化された情報を復号化するために長年の間使われた。バーコード・シンボルの復号化に関し、イメージ・センサ・ベース端末の使用で捕えられた、捕えられたイメージは、捕えられることができて、アルゴリズムを復号化する一つ以上のバーコードのアプリケーションによって、処理に従属する。イメージセンサエース証印読取端末は、1次元のイメージ・センサまたは二次元のイメージ・センサのいずれかで利用可能である。
【０００４】
[0004] 近年、カラー・イメージ・センサを携帯電話に取り入れることが、普及するようになった。一般に利用できる携帯電話において、イメージ・センサは組み込まれることができる。イメージ・センサ・ベースの携帯電話は、端末の中の記憶のための画像データのおよび／または外部端末に対する無線伝達のためのカラー・フレームを捕獲するように作動可能である。
【発明の概要】
【課題を解決するための手段】
【０００５】
[0005] カラー・フィルタエレメントのないモノクロ・ピクセルによって提供されるピクセルの第１のサブセットと、カラー・フィルタエレメントを有するカラーピクセルにより提供されるピクセルの第２のサブセットを備える複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイを含むイメージセンサおよび処理回路を有するイメージング端末を提供する。イメージセンサおよび処理回路が、ＣＰＵアドレス指定可能なイメージ・フレームメモリにストアするためにイメージのフレームを出力できるように、端末は作動することができる。ＣＰＵアドレス指定可能なイメージ・フレームメモリにストアするためのイメージセンサおよび処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応するモノクロピクセル位置を含むことができるように、イメージセンサおよび処理回路は作動可能である。
【０００６】
[0006] 本願明細書において、記載されている特徴は、後述する図面に関してよりよくよく理解されていることがありえる。図面は必ずしも一定の比率であるというわけではなく、強調は、その代わりに本発明の原則を例示することに置かれる。図面において、同様な数字は、さまざまな図の全体にわたって同様のパーツを指示するのに用いられる。
【図面の簡単な説明】
【０００７】
【図１】[0007] 図１は、イメージング端末のブロック図である。
【図２】[0008] 図２は、イメージ・センサ・ピクセルアレイを有するイメージ・センサ集積回路を例示する斜視図およびブロック線図である。
【図３】[0009] 図３は、イメージング端末のブロック図である。
【図４】[0010] 図４は、画像データのフレームの表現である。
【図５】[0011] 図５は、ある実施形態における、イメージセンサおよび処理回路のブロック図である。
【図６】[0012] 図６は、別の実施形態におけるイメージセンサおよび処理回路のブロック図である。
【図７】[0013] 図７は、画像データのフレームの表現である、
【図８】[0014] 図8は、回路を検出していて、処理しているイメージにより適用されることができるマスク・カーネルの表現である、
【図９】[0015] イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１０】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１１】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１２】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１３】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１４】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１５】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１６】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１７】イメージセンサおよび処理回路によって適用されうるフィルタとしてのさまざまなマスクの表現である。
【図１８】[0016] 図１８は、ある実施形態における、イメージング端末の斜視図である。
【図１９】[0017] 図19は、ある実施形態における、イメージング端末の動作を例示する工程系統図である、
【図２０】[0018] 図20は、ある実施形態における、イメージセンサおよび処理回路の斜視図である。
【図２１】[0019] 図21は、ある実施形態における、イメージング端末の動作を例示する工程系統図である、
【図２２】[0020] 図22は、画像データのフレームの表現である、
【図２３】[0021] 図23は、ある実施形態における、イメージング端末の動作を例示するタイミング図である。
【発明を実施するための形態】
【０００８】
[0022] カラー・フィルタエレメントを欠いたモノクロ・ピクセルにより提供されるピクセルの第1のサブセット、および、カラー・フィルタエレメントを含むカラー高感度ピクセルにより提供されるピクセルの第２のサブセットを有する複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイ182から成るイメージ・センサ・ベース端末1000が提供される。ある実施形態では、イメージ・センサ・ピクセルアレイ182は、集積回路1082に組み込まれることが可能である。イメージ・センサ・ピクセルアレイ182は、その上にある最初のストレージ上のＣＰＵアドレス指定可能なフレームが、イメージ・センサ・ピクセルアレイ182のカラー・ピクセル位置に対応するモノクロ画像データを含むことができるように、イメージ・センサ・ピクセルアレイ182のカラー・ピクセル位置に対応する欠落したモノクロ・ピクセル情報を決定するために作動可能なイメージ感知および処理回路502の一部として提供されることができる。端末1000はまた、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080およびＣＰＵ1060を含むことができる。
【０００９】
[0023] 図２を参照すると、イメージ・センサ・ベース端末1000のイメージ・センサ・ピクセル列182が、ピクセルの複数の列に配置されるピクセルを含むことができ、カラーフィルタエレメントなしのモノクロ・ピクセル12の第1のサブセットと、カラーフィルタエレメントを含んでいるカラーピクセル14の第２のサブセットを含むことができる。この種のカラー高感度ピクセルは、イメージ・センサ・ピクセルアレイ182の間隔が置かれた別々の位置で配置され、イメージ・センサ・ピクセルアレイ182の全体にわたって一様にまたは実質的に一様な位置に配置されることができる。ある実施形態では、イメージ・センサ・ピクセル182のカラーピクセルの間隔は、バイエル・パターンに従うパターンに続く。例えば、ここで赤=R、緑=Gおよび青=Bとし、列141のカラー・ピクセルは、パターン…GRGRGRG…を有し、かかるパターンは、列143および145に関して繰り返される。列142のピクセルが、パターン…BGBGBGB…を有し、パターンは列144に関して繰り返され、この種のパターンは、イメージ・センサ・ピクセルアレイ182を通して繰り返される。カラーおよびモノクロ・ピクセルの双方を有するカラー・イメージ・センサ・ピクセルアレイ182の使用によって捕えられる画像データのカラー・フレームは、モノクロピクセルイメージ・データおよびカラーピクセルイメージ・データを含む。別の実施形態では、イメージ・センサ・ピクセルアレイ182は、カラーピクセルだけを有することができ、モノクロ・ピクセルが欠けていることがありえる。別の実施形態では、イメージ・センサ・ピクセルアレイ182は、バイエル・パターン・フィルタを含むことができる。別の実施形態では、イメージ・センサ・ピクセルアレイ182は、カラー・フィルタエレメントなしでモノクロ・イメージ・センサ・ピクセルアレイにより提供される。イメージ・センサ・ピクセルアレイ182は、図2に示すようにイメージ・センサ集積回路でパッケージングされることができる。イメージ・センサ・ピクセルアレイ182は、ピクセルのパターン、例えば、イメージ・センサ・ピクセルアレイ182の領域の全体にわたって繰り返されるM×Mブロック（実施形態の例では、M=12）を含むことができる。ある実施形態では、パターン148は、イメージ・センサ・ピクセルアレイ182の全部の全体にわたって繰り返されることができる。
【００１０】
[0024] 図3では、本願明細書において述べられるように、イメージセンサおよび処理回路502の一部を形成できるイメージ・センサ・ピクセルアレイ182を有するイメージ感知および処理回路502を組み込むことができる典型的なイメージング端末1000のためのハードウェア・ブロック図を示す。
【００１１】
[0025] イメージング端末1000は、ピクセルの行と列にアレンジされたピクセルを備えた多数のピクセルイメージ・センサピクセルアレイ182からなるイメージ感知および処理回路502を含むことができる。それらは、行回路270および列回路296のイメージ・センサピクセルアレイ182に関連している。イメージ感知および処理回路502はまた、イメージ・センサ・ピクセルアレイ182から読み出されるイメージ信号に適用されるゲイン、例えば、イメージ・センサ・ピクセルアレイ182の露出期間、を制御するのに使用するために、関連するタイミングおよびコントロール回路1092を有する。ある実施形態におけるイメージ感知および処理回路502をつくる上述の回路コンポーネントまたはこの種のコンポーネントのサブセットは、共通のイメージ・センサ集積回路1082にパッケージされることができる。ある実施形態では、本願明細書において、記載されているように、イメージ感知および処理回路502は、複合型モノクロおよびカラーイメージ・センサをピクセルアレイを画定するために、イメージ・センサ・ピクセルアレイの集積回路のピクセルのサブセットに堆積されたカラーフィルタを含むように修正されたMicron Technology社から入手可能なMT9V022イメージ・センサ集積回路を含む。イメージング端末1000で使うことができる追加的な特徴は、2005年6月30日に出願された「Digital Picture Taking Optical Reader Having Hybrid Monochrome And Color Image Sensor Array」と題された米国特許出願番号第11/174,447号に記載されており、リファレンスとしてここに組み入れられる。イメージング端末1000で使うことができる追加的な特徴は、「Image Sensor Pixel Array Having Output Response Curve Including Logarithmic Pattern For Image Sensor Based Terminal」と題された米国特許出願番号第12/421,476号において開示され、ここにて組み込まれる。
【００１２】
[0026] 端末1000の作動中に、イメージ信号は、イメージ・センサ・ピクセルアレイ182の外に読み出され、変換され、システム・メモリ（例えばRAM 1080）に格納されることができる。端末1000のメモリは、一つ以上のRAM 1080、EPROM 1082のような不揮発性メモリ、および、フラッシュメモリまたはハードディスク・メモリによって提供されるような記憶メモリ装置1084を含むことができる。ある実施形態では、端末1000は、メモリ1080に格納される画像データを読み出して、この種の画像データをさまざまな画像処理アルゴリズムに従属させるのに適するＣＰＵ 1060を含むことができる。端末1000は、RAM 1080への転換に従属したイメージ・センサ・ピクセルアレイ182から読み出した画像情報を送るためにダイレクト・メモリ・アクセス・ユニット（DMA）1070を含むことができる。別の実施形態では、システムバス1500は、バスアービトレーションメカニズム（例えば、ＰＣＩバス）を含み、かくして、中央ＤＭＡコントローラの必要性を除去している。当業者は、イメージ・センサ・ピクセルアレイ182とRAM 1080と間の効果的なデータ転送を提供しているダイレクト・メモリ・アクセスコンポーネント、および／または、システムバス・アーキテクチャの他の実施形態は、本発明の範囲および精神の範囲内であると認められる。
【００１３】
[0027] 端末1000の更なる態様を参照すると、レンズアセンブリ100は、イメージ・センサ・ピクセルアレイ182上へ基板1250上の視野1240の中に位置する復号可能な証印15のイメージを集中させるのに適している。イメージング光線は、イメージング軸25について送信されることができる。レンズアセンブリ100は、多数の焦点距離および多数の最適焦点距離に適していることがありえる。
【００１４】
[0028] 端末1000はまた、照射パターン光源バンク1204を含むことができ、端末1000の視野1240と、実質的に一致している照射パターン1260を生成するための光学1205を形づくっている光と関連した。バンク1204および光学1205の組合せは、照明パターン・ジェネレータ1206と考えられることが可能である。端末1000はまた、狙いをつけているパターン光源バンク1208を含むことができ、基板1250上の狙いをつけているパターン1270を生成するための光学1209を形づくっている光と関連した。バンク1208および光学1209の組合せは、狙いをつけているパターン・ジェネレータ1210と考えられることが可能である。使用中、端末1000は、狙いをつけているパターン1270が復号可能な証印15に映されるような方法の復号可能な証印15を支えている基板1250に関して、オペレータによって、正しい位置に置かれることができる。図3の実施形態では、復号可能な証印15は、1Dバーコード・シンボルにより提供される。復号可能な証印15はまた、2Dバーコード・シンボルまたは光学文字認識（OCR）によって、文字を提供することができる。
【００１５】
[0029] 各々の照射パターン光源バンク1204および狙いをつけているパターン光源バンク1208は、一つ以上の光源を含むことができる。レンズアセンブリ100は、レンズアセンブリ制御ユニット1320の使用により制御されることができる。照射パターン光源バンク1204は、照明光学源コントロール回路1220の使用により制御されることができる。パターン光源バンク1208の狙いを定めることは、パターン光源バンク・コントロール回路1222の狙いを定める効果により制御されることができる。レンズアセンブリ制御ユニット1320は、例えば、焦点距離および／または最高の焦点距離を変えるためのレンズアセンブリ100（の光学的焦点の面）の制御に関する信号を出力できる。レンズアセンブリ制御ユニット1320は、システムバス1500に接続しているインタフェース回路1318を経てＣＰＵと連絡することがありえる。照明光学源バンク・コントロール回路1220は、例えば、照射パターン光源バンク1204によって、照明出力のレベルを変えるための照射パターン光源バンク1204の制御に関する信号を出力できる。パターン光源バンク・コントロール回路1222の狙いを定めることは、例えば、光源バンク1208の狙いを定めることによって、照明出力のレベルを変えるための光源バンク1208の狙いを定めるための信号を出力できる。
【００１６】
[0030] 端末1000はまた、フレーム読み出しおよび／または特定の復号化プロセスを起動させるためのトリガ信号を活性化にするために用いることができるトリガー3408を含む多くの周辺装置を含むことができる。トリガー3408は、インタフェース回路3406を介してシステムバス1500に連結できる。トリガー3408の作動がトリガ信号を起動させて、リード試行を始めるように、端末1000は適合される。具体的には、トリガ信号の起動に応答して、フレームの継承が、イメージ・センサ・ピクセルアレイ182から画像情報を読み出す方法によって、捕えられ、次いで、メモリ1080（それは、与えられた時間にフレームの継承の一つ以上を緩衝できる）への転換の後の画像情報を記憶することが可能であるように、端末1000は作動可能である。メモリ1080への記憶の前に、画像情報はイメージ感知および処理回路502により処理されることができる。ＣＰＵ 1060は、リード試行にフレームの一つ以上を支配するように作動する。バーコード・シンボルを読み込むことを試みるために、ＣＰＵ 1060は、暗および明セルの空間パターンを決定するようにピクセル位置の列に対応するフレームの画像データを処理することができ、メッセージを決定して、出力するためにテーブル参照を介して文字または文字列内に決定された各々の明および暗セルパターンを変換できる。
【００１７】
[0031] 端末1000は、システム・アドレス/データバス（システムバス）1500に周辺装置のさまざまな結合のためのさまざまなインタフェース回路を含むことができ、システムバス1500はまた、連結するＣＰＵ 1060との通信のために含むことができる。端末1000は、イメージ・センサ・タイミングおよびコントロール回路1038をシステムバス1500に結合させるためのインタフェース回路1028と、光源バンク・コントロール回路1220をシステムバス1500に結合させるためのインタフェース回路1218と、狙いをつけている光源バンク・コントロール回路1222をシステムバス1500に結合させるインタフェース回路1224とを含むことができる。端末1000はまた、インタフェース回路3418を介して、ＣＰＵ 1060と連通してシステムバス1500に結合されたディスプレイ3420、同様に、システムバス1500に接続されたインタフェース回路3414を介してＣＰＵ 1060と連通してポインタ機構3410と、システムバス1500に接続されたインタフェース回路3422を介してＣＰＵ 1060と連通したキーボード3424を含む。トリガー3408は、システムバス1500に接続されたインタフェース回路3406を介してＣＰＵ 1060と連絡することがありえる。
【００１８】
[0032] 捕獲されおよび記載されている処理に従属されることができる画像データのフレームの継承は、（イメージ・センサ・ピクセルアレイ182の各々のピクセルまたは別の実施形態では、端末1000の作動中、配列182から読み出されるピクセルの最大数を表す配列182の予め定められた領域の上の配列の各々のピクセルに対応するピクセル値を含む）フルフレームであってよい。捕獲されることができる画像データのフレームおよび記載されている処理に対する主題の継承はまた、イメージ・センサ・ピクセルアレイ182の予め定められた領域の上の各々のピクセルより少ないものに対応するピクセル値から成る「ウィンドウ化されたフレーム（windowed frames）」であってよく、場合によっては、イメージ・センサ・ピクセル・アレイ182のピクセルの10%未満であり、場合によっては約50%未満である。捕獲されることができる画像データのフレームおよび記載されている処理に対する主題の継承はまた、フルフレームおよびウィンドウ化されたフレームの組合せから成ることができる。フルフレームは、選択的にフルフレームに対応するイメージ・センサ・ピクセルアレイ182の読み出されたピクセルのためのアドレス指定によって、捕えられることが可能である。ウィンドウ化されたフレームは、選択的にウィンドウ化されたフレームに対応するイメージ・センサ・ピクセルアレイ182の読み出されたピクセルのためのアドレス指定によって、捕えられることが可能である。画像データのフレームを捕えるために運転中のことによって、端末1000はイメージング端末と考えられることが可能である。
【００１９】
[0033] 端末1000は、フレームレートとして公知の率で、画像データのフレームを捕えることができる。典型的フレームレートは、16.6msのフレーム時間（フレーム期間）まで並進する60フレーム／秒（FPS）である。別の、典型的フレームレートは、33.3ms／フレームのフレーム時間（フレーム期間）まで並進する30フレーム／秒（FPS）である。
【００２０】
[0034] 図1乃至3に関して記載されている端末1000のコンポーネントは、（図６に示される典型的な物理的な形態）ハンドヘルドハウジングに組み込まれることが可能である。イメージ・センサ・ピクセルアレイ182を含んでいるイメージ・センサ180は、ハウジング1014に配置されることがありえる。図3を再度参照すると、図3の点線境界は、境界1014の中の要素がハンドヘルドハウジング1014の中で配置されていることがありえることを示す境界1014と分類される。
【００２１】
[0035] 再び図3のブロック図を参照すると、イメージ感知および処理回路502の更なる態様が、実施形態に記載されている。イメージ感知および処理回路502は、複数の列において、形成される複数のピクセルおよびピクセル、列回路296および行回路270の複数の列から成るイメージ・センサ・ピクセルアレイ182から成ることができる。イメージ・センサ・ピクセルアレイ182は、2005年6月30日に出願された米国特許出願番号第11/174,447号「Digital Picture Taking Optical Reader Having Hybrid Monochrome And Color Image Sensor Array」に記載された形態の標準のRGBフィルタまたは物理的なフィルタの上に形成された物理的なフィルタを有し、モノクロまたはカラーであってよく、有することができる、当該出願は本願明細書にリファレンスとして組み入れられる。列回路270は、イメージ・センサ・ピクセルアレイ182のピクセル180から、アナログの電圧の形で典型的にはイメージ信号から読むための読み出し回路を組み込むことができる。ある実施形態では、イメージ・センサ・ピクセルアレイ182は、CMOSイメージ・センサ・ピクセルアレイ182である。
【００２２】
[0036] 更にイメージ感知および処理回路502を参照すると、イメージ感知および処理回路502は、イメージ・フレームメモリ1080に画像データの記憶の前に画像データの処理を可能にするように構成されることができる。イメージ感知および処理回路502は、制御およびタイミング回路1092と共に、イメージ・センサ・ピクセルアレイ182、アクセス1ブロック回路1104、計算回路1106、セレクタ回路1108のピクセルの複数の列に対応するバッファ画像データのための列バッファ回路1102（N列バッファ）を含む。
【００２３】
[0037] チップ・サイズの減少のために、列バッファ回路1102は、複数列アナログ・サンプル・ホールド回路であってよい。列バッファ回路1102はまた、バッファ・デジタル・ピクセル値のためのデジタル・バッファ回路であってよい。列バッファ回路1102がデジタルバッファである場合、列バッファ回路1102は、上述した読み出し回路によって、イメージ・センサ・ピクセルアレイ182のピクセル180からピクセル強度値の形式に「または、ピクセル値」に読み出されるアナログのピクセル電圧イメージ信号をデジタル化するためのアナログ／ディジタル変換器（ADC）を組み込むことができる。単一のADCは、列回路270から列バッファ回路1102の第1の列バッファまで第1のパイプに組み込まれ、デジタル・ピクセル値は、再デジタル化することなく列バッファ回路1102の残りの列バッファをリップルすることができる。列バッファ回路1102により緩衝されるピクセル値は、マルチビット（multibit）のサイズであってよく、例えば8ビットである。ピクセル180がモノクロの所で、ピクセル180に対応するピクセル値はグレイスケール・ピクセル値と称することがありえる。ピクセル180がカラーフィルタを備えている所で、ピクセル180に対応するピクセル値はカラースケール値と称することがありえる。列バッファ回路1102は、画像データの部分的な列、画像データの実質的に完全な列または画像データの完全な列を緩衝できる。ある実施形態では、列バッファ回路1102は、3列のイメージ・センサ・ピクセルアレイ182の入射光を表し、それに対応するピクセル値を緩衝できる。ある実施形態では、列のバッファ回路1102は、バッファ・ピクセルは、配列のピクセルのN列での入射光を表し、それに対応するピクセル値を緩衝する。更なる態様において、イメージ感知および処理回路502は、列ピクセル値を列バッファ回路1102から出力するように構成されることができる。画像データの出力フレームを形成している全てのピクセル値が出力されるまで、イメージ感知および処理回路502は、ピクセルによって、および、ピクセル列によって、列ピクセル値を列バッファ回路1102および列から出力するように構成されることができる。ある実施形態では、列バッファ回路1102がＣＰＵ 1060によってアドレス指定可能でないように、イメージ感知および処理回路502を構成できる。
【００２４】
[0037] イメージ感知および処理回路502はまた、列バッファ回路1102から画像データのブロックに接近するブロック・アクセス回路1104を含むことができる。イメージ感知および処理回路502はまた、計算回路1106を含むことができる。ブロック・アクセス回路1104の更なる態様を参照すると、ブロック・アクセス回路1104は、列バッファ回路1102からの画像データに接近することができて、ピクセル値を計算回路1106に表される。イメージ感知および処理回路502は、ピクセルクロックあたり1ピクセルのレートのピクセルの値がインタフェース588で出力されるので、ブロック・アクセス回路1104は、バイト出力の配列1118により示されているように、並列に列バッファ回路（ここではデジタル）1102から、複数のピクセル値を読み出すことができる。同様に、ブロックアクセス回路1104は、バイト出力1120により示される計算回路1106に計算回路1106に平行に複数のマルチビット（multibit）ピクセル値を表すことができる。ブロック・アクセス回路1104は、例えば、3x3ブロックまたはNxNブロックのピクセル値のブロックを示し、アクセスすることができる。
【００２５】
[0038] ある実施形態では、イメージ・センサ・ピクセルアレイ182が複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイである場合、列バッファ回路1102（N列バッファ）の利用と一緒にイメージ感知および処理回路502は、カラー・ピクセル位置に対応する欠落したモノクロ・ピクセル値を決定するように作動することができる。ブロックアクセス回路1104は、列バッファ回路1102（N列バッファ）からの複数のピクセル値を読み出すことができ、カラーピクセル位置に対応する欠落したモノクロピクセル値を決定する（例えば、補間する）ように作動する計算回路1106に、ピクセル値のNxNブロックを示すことができる。
【００２６】
[0039] 図4では、複数のピクセル位置を有する画像データのフレームを例示する。ピクセル位置P21、P41、P23、P43、...は、カラー高感度ピクセル（250Cのイメージ・センサ・ピクセルアレイ182B）に対応する欠落ピクセル位置である。図4に表される画像データのフレームを参照すると、端末1000は、ピクセル位置P23と隣接している各々のピクセル位置、および、カラーピクセル位置P23に隣接したコーナーである各々のピクセル位置に関するグレイスケール値を平均することによって、カラー・ピクセル位置（例えば、位置P23）のためのグレイスケール・ピクセル値を算出できる。例えば、図4において表されるフレームを参照すると、カラー・ピクセル位置P23のためのグレイスケール値は、ピクセル位置P12、P22、P32、P13、P33、P14、P24およびP34のピクセル値を平均することによって、補間されることができる。「欠落したピクセル」位置P23に関するピクセルの値はまた、8つ以上の隣接したピクセル位置を利用して補間されることができる。また、角の隣接したピクセルは、平均している間、横、頂部または下部に隣接したピクセルより少なく重み付けされ得る。ある単純な平均方法において、4つの周囲のピクセルだけは平均値になり、すなわち、頂部および底部に隣接したピクセルおよび2つの横の隣接したピクセルに対するピクセル位置は、グレースケール値で補間される。なお更なる補間方法では、平均するために2つのピクセルだけが使われ、すなわち、補間されるピクセル位置に隣接した2つの横に隣接したピクセルまたは上部および下部の隣接したピクセルである。シンボルの表現が、0°か180°角度で回転する（すなわち、シンボルが正しく上向き、または、上下逆さまである）ならば、線形バーコード・シンボルの二次元のイメージ表現は、同様のグレイスケール値を有する列に沿って、連続的ないくつかのピクセル位置を有すると期待されることができる。シンボル表示が、90°または280°の角度の回転を有する場合、ピクセル位置の列に沿った連続的ないくつかのピクセル位置は、類似に評価されたグレイスケール値を有すると期待されることができる。したがって、シンボル表示のバーの方向に走る隣接したピクセル位置の値のピクセル値を補間することは、全ての周囲のピクセル位置を補間のために利用することより本当のエッジ情報を与えることが分かる。
【００２７】
[0040] 本発明のある方法では、一対の水平に正しい位置に置かれたスキャンライン間の相互関係は、一対の垂直方向のスキャンライン間の相互関係とともに算出される。次いで、２つの相互関係測定値が、比較される。行スキャンラインが、より密接に相関している場合、列で隣接したピクセルは補間のために選ばれる。列スキャンラインがより密接に相関している場合、行で隣接したピクセルは補間のために選ばれる。一対のスキャンライン（水平または垂直）に関する第1の派生的な相互関係を算出するためのコードの典型的なセットを、表1に示す。
【００２８】
【表１】
【００２９】
[0041] ピクセルのモノクロセットに関して「Mセット」と称される、３つの方法（第1の派生的な相互関係、単なる相互関係、および、単なる平均）のうちの一つによる欠落したカラーピクセル位置の値を保管するためのコードのセットを表２に示す。
【００３０】
表２
カラーピクセル位置に対応する欠落ピクセルを保管するための例示のコード
% MsetInterpolation: interpolates missing M-set pixels
%input I_Mset: M-set image
%input method: 1:first derivative correlation; 2: simple correlation; 3:
%simple averaging
%input p: sample period
%output Im: interpolated monochrome image
function Im=MsetInterpolation(I_Mset,method,p)
Isz=size(I_Mset);
%M-set topology
% ^
% MMMMMMMMM
% MxMxMxMxM
% MMMMMMMMM
% MxMxMxMxM
%(MMMMMMMMM)
% v
Im=double(I_Mset);
m=Isz(1);
n=Isz(2);
%correlated averaging
for i=p:p:m
for j=p:p:n
if i+1 <=m & j+1 <=n
if method == 2
%simple correlation
if abs(Im(i-1,j)-Im(i+1,j)) < abs(Im(i,j-1)-Im(i,j+1))
Im(i,j)=(Im(i-1,j)+Im(i+1,j))/2;
else
Im(i,j)=(Im(i,j-1)+Im(i,j+1))/2;
end
else if method == 1
%first derivative correlation
if OneDcorrelate(Im(i-1,j-1:j+1),Im(i+1,j-1:j+1)) > OneDcorrelate(Im(i-1:i+1,j-1),Im(i-1:i+1,j+1))
Im(i,j)=(Im(i-1,j)+Im(i+1,j))/2;
else
Im(i,j)=(Im(i,j-1)+Im(i,j+1))/2;
end
else %method==3
%simple averaging
Im(i,j)=(Im(i-1,j)+Im(i+1,j)+Im(i,j-1)+Im(i,j+1))/4;
end
else if i+1 <=m & j+1 > n
Im(i,j)=(Im(i-1,j)+Im(i+1,j))/2;
else if i+1 > m & j+1 <=n
Im(i,j)=(Im(i,j-1)+Im(i,j+1))/2;
else if i+1 > m & j+1 > n
Im(i,j)=(Im(i-1,j)+Im(i,j-1))/2;
end
end
end
Im=uint8(Im);
[0042] イメージ感知および処理回路502を更に参照すると、イメージ感知および処理回路502は、制御/タイミング回路1092、セレクタ回路1108およびマスク・データ回路1110を含むことができる。起動しているトリガ信号に応答して、制御/タイミング回路1092は、露出制御、リセットおよび読み出し信号をイメージ・センサ・ピクセルアレイ182のピクセルのイメージ信号読み出しを遂行するためのイメージ・センサ・ピクセルアレイ182に送信できる。制御/タイミング回路1092から伸びているさまざまな制御ラインにより示されているように、制御/タイミング回路1092は列バッファ回路1102、ブロック・アクセス回路1104および計算回路1106と連絡することがありえる。ある実施形態では、ＣＰＵ 1060およびイメージ感知および処理回路502は、I2Cインタフェース1028を介した通信にあることができる。ＣＰＵ 1060は、種々の命令（例えば、リセット命令、露出セッティングコマンド、スリープ命令など）をI2Cインタフェース1028上のイメージ感知および処理回路502に送信できる。ＣＰＵ 1060はまた、フィルタ・マスク・カーネル・データおよび他のコンフィギュレーションデータをI2Cインタフェース1028の上のイメージ感知および処理回路502に送信できる。例えば、トリガー3408が作動するとき、トリガーコマンドが外部デバイスのユーザによって始められる外部デバイスから受け取られるとき、端末1000が電源を入れられるとき、または、イメージ・センサ・ピクセルアレイ182の視野の目的の存在が検出されるときに起動されるトリガ信号が受信されるように、端末1000を、構成することができる。例えば、ＣＰＵ 1060と連通してトリガー3408の手動作動として受け取られる初期化に反応して、外部デバイスのユーザによって初期化された外部デバイスから受け取られるトリガーコマンドに反応して、または、イメージ・センサ・ピクセルアレイ182の視野の目的物の検出に反応して、トリガ信号が起動するように、端末1000を構成できる。
【００３１】
[0043] ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、記憶のための画像データのフレームを出力するときに、端末1000は、イメージ・センサ・ピクセルの全てのピクセル180より少ない、又は、全てに対応するピクセル値を出力できる。イメージ・フレームメモリ1080に格納されるフレームは、端末1000が、イメージ・フレームメモリ1080の共通のアドレス・ロケーションを利用しているイメージ・フレームメモリ1080に、フレームの継承を格納するために作動している、緩衝フレームと考えられることが可能である（および、イメージ・フレームメモリ1080は、バッファメモリと考えられることが可能である）。配列182の全てのピクセルより少ないものに対応するイメージ信号が読み出されるように、イメージ・センサ・ピクセルアレイ182のピクセルは読み出しのために選択的に対象にされることができる。フレームレートは、イメージ・センサ・ピクセルアレイ182のピクセルの2、3の数に対応するイメージ信号を読み出すことによって、増加できる（および、フレーム期間は、減少できる）。また、イメージ感知および処理回路502は、イメージ・センサ・ピクセルアレイ182から読み出されるイメージ信号を表している各々のピクセル照明をデジタル化することを控えるように構成されることができる。フレーム読み出された期間の間に、イメージ・センサ・ピクセルアレイ182の全てのピクセルより少ないまたは全てのチャージに対応するイメージ信号は、読み出されることができる。ピクセル値のフレームを出力することがイメージ・センサ・ピクセルアレイ182の全てのピクセルより少ないものと対応するピクセル値を出力することができるとき、例えば、ピクセルの全てより少ないアレイが読み出しのために選択的にアドレッシングされたとき、または、イメージ感知および処理回路502が、イメージ信号を表している各々のピクセル光のためのピクセルの値を発生させることを控えるとき、イメージ感知および処理回路502は、アレイの読み出しがなされた。アレイ182の全てのピクセルより少ない入射を表しているピクセル値を出力するとき、イメージ感知および処理回路502は、それにもかかわらず、二次元の領域（例えば、バーコードまたは基板に配置されている他の復号可能な証印を表している二次元の領域）を表しているセットのピクセル値を出力できる。ピクセル値のセットは、イメージ・センサ・ピクセルアレイ182の全てのピクセルより少ないものと一致するが、それにもかかわらず、二次元の領域を表しているピクセルの隣接するグループと一致する。
【００３２】
[0044] イメージ・センサ・ピクセルアレイ182は、本願明細書において、二次元のイメージ・センサ・ピクセルアレイ182と記述される。イメージ・センサ・ピクセルアレイ182はまた、例えば、ピクセルの1280×1または1280×2（2本の列）を有する1つの次元のイメージ・センサ・ピクセルアレイ182であってよい。イメージ感知および処理回路502が、2D領域を表しているピクセルの隣接する2Dグループに対応するピクセル値から成り立つ画像データのフレームを出力できると共に、イメージ感知および処理回路502はまた、線形グループのピクセル（例えば、ピクセルの列または一対の列、もしくは、斜めの列と対応しているピクセル値）に対応するピクセル値から成り立つ画像データのフレームを出力した。イメージ感知および処理回路502が、画像データの線形フレームを出力するところで、イメージ感知および処理回路502は、1Dまたは2Dイメージ・センサ・ピクセルアレイ182を含むことができる。
【００３３】
[0045] イメージ・フレームメモリ1080に格納される画像データのフレームは、イメージ・センサ・ピクセルアレイ182のピクセルに対応するセットのピクセル値を含むことができる。画像データのフレームの各々のピクセル値は、光をイメージ・センサ・ピクセルアレイ182の特定のピクセルに表すことができ、光を特定のピクセルで表すピクセルの値は、特定のピクセルに対応するピクセル値と考えられることが可能である。画像データのフレームを形成しているピクセル値のセットが、ＣＰＵ 1060によって、アドレス指定可能でありえるイメージ・フレームメモリ1080に同時に保持される（格納される）ように、イメージ・フレームメモリ1080を包含するターミナル1000は構成できる。ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080によって同時に保持されることができるピクセル値のセットは、イメージ感知および処理回路502のN列バッファ1102により保持される画像情報によって、表したピクセルアレイの列の数より大きなピクセルアレイ列の数と一致できる。セットのピクセル値が一致するイメージ・センサ・ピクセルアレイ182のピクセルは、ピクセルの隣接するグループであってよく、そこで各々のピクセルは、隣接する（上下左右、または、少なくとも１つの他のピクセルのセットに隣接した角）。ピクセルの隣接するグループに対応するセットのピクセル値は、ピクセル値の隣接するセットと考えられることが可能である。画像データのフレームを形成しているセットのピクセル値は、復号可能な証印を支えている基板のような基板、または、復号可能な証印を支えている基板の1Dスライス領域の2D領域を表すことができる。2D領域を表しているピクセル値の典型的なセットは、二次元のイメージ・センサ・ピクセルアレイ182の各々のピクセルに、または、二次元の領域を定めている二次元のイメージ・センサ配列のセットのピクセルに一致しているセットのピクセル値である。基板の1Dスライス領域を表しているピクセル値の典型的なセットは、1次元であるか二次元のイメージ・センサ・ピクセルアレイ182のピクセルの単一の列に対応するセットのピクセルである。
【００３４】
[0046] セレクタ回路1108に関して、セレクタ回路1108が、端末1000（例えば、タッチスクリーン・ディスプレイ、および／または、キーボード3424および／またはポインタ機構3416であってよいディスプレイ3420）のユーザ・インタフェースに入れられるユーザ初期化コマンドに応答するように、端末1000を構成できる。ある実施形態では、ユーザがイメージ感知および処理回路502の動作を遂行している端末1000の操作の構成を変えることができるように、端末1000を構成できる。ユーザが適当な時間（例えば、メニューが表される状態）ユーザ・インタフェースを使用している信号を制御するために端末1000に入力するとき、ＣＰＵ1060が、セレクタ回路1108を構成するために適切な構成変化コマンドを送信するように、端末1000を構成できる。制御ライン1130、1132、1134、1136、1138により示されているように、構成セレクタ回路1108は、構成変化コマンドの受信に応答して、一つ以上の制御/タイミング回路1092、ブロック・アクセス回路1104、計算回路1106、および、マスク・データ回路1110を変更できる。
【００３５】
[0047] ある実施形態では、イメージ感知および処理回路502は、マスク・フィルタをピクセル値のブロックに適用できる。マスク・データ回路1110を参照すると、マスク・データ回路1110は、1または複数の候補マスク（例えば、ラプラシアン・マスク、ガウスマスク、LoGマスク、パラメータの異なるセットを有するLoGマスクなど）を格納できる。マスク・データ回路1110は、フィルターを通したピクセル値を算出する際に計算回路1106用に、計算回路1106に選択されたマスクを送ることができる。しかし、いくつかの使用ケースでは、マスク・データ回路1110は、計算回路1106にいかなるマスク・データも送る必要はない。例えば、計算回路1106が平均であるかメジアンフィルタリングだけを実行する構成において、計算回路1106が構成される場合、マスク・データ回路1110は計算回路1106にマスク・データを送る必要はない。ある実施形態では、各々のイメージ・センサ・ピクセルアレイ182、列バッファ回路1102、ブロック・アクセス回路1104、計算回路1106、制御/タイミング回路1092、構成セレクタ回路1108（セレクタ回路）およびマスク・データ回路1110は、単一の集積回路1082に統合されることができる。また、DMA 1070は集積回路1082に組み込まれることができる。イメージ感知および処理回路502の回路デザインは、適切なシリコン・コンパイラ・ソフトウェアの活用法によって、最適化されることができる。
【００３６】
[0048] イメージ感知および処理回路502が、イメージ・フレームメモリ1080に記憶のための画像データを含むさまざまなデータを出力するように、端末1000を構成できる。イメージ・フレームメモリ1080に保存する（例えば、バッファ）ためのデータを出力するために、イメージ感知および処理回路502は、DMA 1070にデータを出力できる。DMA 1070は、ダイレクト・メモリにアクセス（DMA）機能性を提供し、ピクセル値または他のデータがイメージ・フレームメモリ1080に格納されることができる。DMA回路は、画像データを緩衝することができ、イメージ・フレームメモリ1080にバーストの緩衝された画像データを送信できる。ある実施形態では、イメージ・フレームメモリ1080は、マルチポートRAMにより提供されることができる。ＣＰＵ 1060は、集積DMAフレームグラビング機能を有するマイクロプロセッサICチップに組み込まれることができる。集積DMAフレームグラビング回路を有するマイクロプロセッサICの実施形態は、インテルから入手可能な「Quick Camera Interface」を備えたXSCALE PXA27Xプロセッサである。
【００３７】
[0049] 図3の実施形態では、イメージ感知および処理回路502のコンポーネントは、単一の集積回路、すなわち統合した回路1082上に組み込まれる。イメージ感知および処理回路502のコンポーネントは、また、複数の集積回路に分配されることができる。
【００３８】
[0050] 図5の実施形態では、イメージ感知および処理回路502は、2つ（すなわち、イメージ・センサ集積回路1082および集積回路1082-2）の集積回路を含むことができる。イメージ・センサ集積回路1082は、追加的な制御およびタイミング回路1092-2、増加ブロック1142およびアナログディジタル変換器1144を含むことができる。本願明細書において、記載されているように、集積回路1082-2は列バッファ回路1102、ブロック・アクセス回路1104、計算回路1106、制御/タイミング回路1092、構成セレクタ回路1108およびマスク・データ回路1110を含むことができる。
【００３９】
[0051] 図6の実施形態では、イメージ感知および処理回路502は、3つ（すなわち、イメージ・センサ集積回路1082、集積回路1082-2および集積回路1082-3）の集積回路を含むことができる。集積回路1082は、図3に関して記載されているコンポーネントを含むことができる。集積回路1082-3が制御/タイミング回路1092、セレクタ回路1108およびマスク・データ回路1110を含むことができると共に、集積回路1082-2は列バッファ回路1102、ブロック・アクセス回路1104、計算回路1106および追加的な制御/タイミング回路1092-3を組み込むことができる。
【００４０】
[0052] 図5および6の実施形態では、イメージ・センサ集積回路1082は、マイクロン社から入手可能なタイプのTRUESNAPグローバル電子シャッタと統合したMT9V022またはMT9M413（モノクロまたはカラー）イメージ・センサのような市販されているオフザシェルフイメージセンサ集積回路により提供されることができる。
【００４１】
[0053] 端末1000は、バーコードおよび光学文字認識（OCR）文字のような復号可能な証印を読み込む装置と記載される。また、端末1000の部品の組合せは、アプリケーションを復号化する証印の外で使用を見いだすことができる。端末1000に組み込まれることができる典型的なイメージ・データ処理機能性は、本願明細書に引用したものとする米国特許出願番号第10/958,779号（現在、米国特許第7,293,712号）に記載されている。
【００４２】
[0054] ある態様では、イメージ感知および処理回路502は、イメージ・フレームメモリ1080内にピクセル値を記憶する前に、画像データのフレームを作るピクセル値を処理するように構成されることができる。この種の処理のある実施形態では、イメージ感知および処理回路502は、カラーピクセル位置に対応する欠落したモノクロ・ピクセル値を決定できる。別の実施形態ではさらに、行ピクセル値は、イメージ・フレームメモリ1080内への記憶のためにイメージ感知および処理回路502によって出力され、適切なプログラムの制御下でＣＰＵ 1080は、イメージ・フレームメモリ1080内に記憶の後、デジタル的にピクセルを処理できる。カラーピクセル位置に対応するモノクロ・ピクセル値を決定するのにイメージ・フレームメモリ1080内に記憶する前に、ピクセル値を処理するためにイメージ感知および処理回路502を構成することによって、復号化速度は、実質的に増加される。ここに規定される方法は、イメージセンサピクセルアレイを備えたハンドヘルドイメージング端末と、トリガと、マイクロプロセッサアドレス可能イメージフレームメモリと、マイクロプロセッサアドレス可能イメージフレームメモリと通信するマイクロプロセッサとを提供するステップであって、イメージセンサピクセルアレイが、ハイブリッド（複合型）モノクロ及びカラーイメージセンサピクセルアレイを備え、ハイブリッドモノクロ及びカラーイメージセンサピクセルアレイがピクセルの第1のサブセットおよびピクセルの第2のサブセットを備え、カラーフィルタエレメントの欠けているモノクロピクセルであるピクセルの第1のサブセットおよびピクセルのカラー高感度サブセットであるピクセルの第２のサブセットがカラーフィルタエレメントを包含し、ピクセルの第１のサブセットがモノクロピクセル位置を備え、ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とする提供するステップと、トリガ信号を初期化するためのトリガを活性化するステップと、トリガ信号の初期化に応答して、前記イメージセンサアレイのピクセルの隣接するグループからイメージ信号を読み出すステップであって、イメージ信号がグループの各ピクセルに関するアナログ強度値を有し、各ピクセルに関するアナログ強度値がピクセルに対する入射光を示すことを特徴とする読み出すステップと、イメージデータのフレームを作るピクセル値のセットを形成するためにピクセル値内に読み出されるアナログ強度値をデジタル化するステップと、前記イメージフレームメモリ内へのイメージデータの前記フレームのストレージに関するイメージデータの前記フレームの出力の前に、ピクセルの第2のサブセットのピクセルに対応するモノクロピクセル値の決定のためのイメージデータの前記フレームを処理するステップと、処理されたフレームイメージデータを前記イメージフレームメモリ内にストアするステップであって、イメージデータの処理されたフレームがカラーピクセル位置に対応する前記決定されたモノクロピクセル値を有することを特徴とするストアするステップと、前記イメージフレームメモリ内にストアされたイメージデータの前記処理されたフレームのピクセル値をアドレスするステップと、を有する。
【００４３】
[0055] デジタルフィルタリングを実行するように構成される計算回路1106は、ピクセル値にフィルターをかけることができ、フィルターを通したピクセル値を出力できる。いくつかのタイプのディジタルフィルタ・プロセスは、デジタル・マスクのアプリケーションにより実行されることができる。例えば、ガウス、ラプラシアン、および、LoGフィルタリングは、ピクセルのブロックのディメンジョンに等しいディメンジョン（3x3、4x4）を有する予め定められたマスクでピクセルのブロックを巻き込むこと（convolving）により実行されることができる。イメージ・センサ・ピクセルアレイ182が例えば線形イメージ・センサ・ピクセルアレイ182（線形カーネル）である所で、N×1カーネルはフィルタリングを適用することができる。ガウスフィルタを実行するように構成されるとき、計算回路1106は、画像データのフレームを形成している回路1080によって、各々のピクセル値出力のために巻き込むことができ、ピクセル値のブロックは、ガウスマスクでブロックアクセス回路1104から受け取られる。ラプラシアンフィルタを実行するように構成されるとき、計算回路1106は、画像データのフレームを形成している回路1080によって、各々のピクセル値出力のために巻き込むことができ、ピクセル値のブロックは、ラプラシアンマスクでブロックアクセス回路1104から受け取られる。LoGフィルタを実行するように構成されるとき、計算回路1106は、画像データのフレームを形成している回路1080によって、各々のピクセル値出力のために巻き込むことができ、ピクセル値のブロックは、LoGマスクでブロックアクセス回路1104から受け取られる。図７に示すピクセル位置P22のピクセル値に関して、図8に示すように3×3カーネルを有する位置P22で、ピクセル値を巻き込む結果は、式１によって、下で与えられることが可能である
[0056] C22 = P11K11 + P12K12 + P13K13 + P21K21 + P22K22 + P31K31 + P32K32 + P33K33 式１
[0057] 代わりの候補ガウスのフィルタ・マスクが、図9、10および11に示される。別の実施形態のラプラシアン・フィルタ・マスクが、図12、13および14に示される。別の実施形態のLoGフィルタ・マスクが、図15、16および17に示される。
【００４４】
[0058] 計算回路1106は、デジタル・マスク（マスク・カーネル）のアプリケーションを必要としないフィルタ方法（例えば、平均およびメジアンフィルタリング）を実行できる。平均フィルタリングを実行するために、計算回路1106は、フレームを形成している各々のピクセル値出力に関して、ブロックアクセス回路1104から受信されたピクセルのブロックを平均することができる。メジアンフィルタリングを実行するために、計算回路1106は、フレームを形成している各々のピクセル値出力に関して、ブロックのピクセル値をソートすることができ、フィルタリングされたピクセル出力値と同じメジアンの値を選択することができる。
【００４５】
[0059] イメージ・フレーム画像メモリ1080内に記憶する前に、パラメータの異なるセットを有するフィルタ・マスクがピクセル値に適用されるとき、インタフェース588でフィルタリングされたピクセル値出力のダイナミックレンジは変化すると期待される。ユーザが、ユーザ・インタフェースまたは端末1000にコマンドを入力する方法によりインタフェース588で画像データ出力のフォーマットを調整できるように、端末1000を構成できる。ユーザが、インタフェース588の出力である大きいダイナミックレンジを有するピクセル値のセットに結果としてなるように所定のディジタルフィルタ・マスクのアプリケーションを予想する場合、ユーザが、インタフェース588で画像データ出力のフォーマットを浮動小数点フォーマット（例えば、IEEE 754 Floating Point format）に調整できるように、端末1000は構成される。イメージ感知および処理回路502が出力されているピクセル値のフォーマットを調整するときに、それはまた、ピクセル値のフォーマットが変わったことを示しているＣＰＵ 1060によって、読むためのデータを出力できる。
【００４６】
[0060] ある実施形態では、イメージ感知および処理回路502が、ピクセル値のセットのダイナミックレンジが予め定められたダイナミックレンジを上回ったかどうかを判断する場合、イメージ感知および処理回路502は、インタフェース588で出力されているピクセル値のセットのダイナミックレンジをモニタし、出力ピクセル値のピクセルの値フォーマットを浮動小数点フォーマット（例えばIEEE 754 Floating Point）に調整するように構成される。イメージ感知および処理回路502が、出力されているピクセル値のフォーマットを調整するとき、それはまた、出力ピクセル値の現在のフォーマットを示しているＣＰＵ 1060によって、読むためのデータを出力できる。
【００４７】
[0061] イメージ感知および処理回路502が、カラー・ピクセル位置に対応するピクセル値を決定するためのピクセル値を処理し、または、画像データのフレームを作るピクセル値にフィルターをかけるように構成されることができると共に、それが出力インターフェースを介して出力のためのピクセル値を超える程度まで、イメージ感知および処理回路502は、いかなるピクセル値にもフィルターをかける必要はなく、ある実施形態では、画像データを処理する。ある実施形態では、イメージ感知および処理回路502は、行ピクセル値を出力するための単一の出力インターフェースを含むことができる。
【００４８】
[0062] 別の態様では、イメージ感知および処理回路502は、画像データの２つのフレームをイメージ・フレームメモリ1080内にストリング（例えば、バッファ）に関して同時に出力するように構成され、すなわち、画像データの1つの行フレームおよび画像データの１つの処理されるフレームである。本願明細書において述べられるように、画像データの処理されるフレームは、カラー・ピクセル位置に対応するピクセル値を決定するために処理されることができ、および／または、フィルタの適用により処理されることができる。画像データの同時に出力する2つのフレームに関して、イメージ感知および処理回路502は、例えば、同時に2つのフレームを出力でき、例えば、その結果、フレームが第１および第２のそれぞれのインタフェースで出力される間、少なくともいくつかのオーバーラップがあり、および／または、画像データ、例えば2つの異なるフレームを形成している行およびフィルタリングサレタピクセル値を出力するために共通のピクセルクロックを利用することによって、同期をとって、画像データを出力できる。画像データのフレームは、単一のフレーム期間内に出力され得る。イメージ感知および処理回路502が、画像データの2つのフレームを同時に出力する所で、ＣＰＵ 1060は、行およびフィルタリングされた画像データの両方に速いアクセス（すなわち、アドレスに対する容量）を提供することができる。イメージ感知および処理回路502は、配列182のピクセル上の入射の行ピクセル値表示と、配列182のピクセル上のデジタル的にフィルタリングされた入射のピクセル値表示の両方を同時に出力できる。
【００４９】
[0063] 図3で示す更なる態様では、イメージ感知および処理回路502は、
デュアルピクセル値出力インターフェースを有することができ、それはすなわち、行ピクセル値を出力するための第1の出力インターフェース586、および、フィルタリングされたピクセル値を出力するための第2の出力インタフェース588である。イメージ感知および処理回路502は、インタフェース586、588で行および処理されたピクセル値を同時に出力でき、例えば、少なくとも出力時間のいくつかのオーバーラップで、同時に行および処理されたピクセル値を出力し、および／または、インタフェース586およびインタフェース588でそれぞれクロックアウトピクセル値に対して共通のピクセルクロックを同期をとって用いることによってなされる。画像データを出力するとき、インタフェース586、588は画像データ出力インターフェースと考えられることが可能である。イメージ感知および処理回路502は、画像データの同時に出力された行およびフィルタリングされたフレームの平行な「ペア」において、
連続的に出力するように形成されることができる。各々のインタフェース586、588は、別の実施形態では、「バス」、「ポート」、「コンタクトのセット」、「コンタクトセット」または、ピンのセットによって構成される「ピンのセット」（「ピン・セット」）と称されることができる。インタフェース590が、インタフェース586で出力を繰り返すことができ、インタフェース592がインタフェース588で出力を繰り返すことができると述べてきた。インタフェース586およびインタフェース588と同様に各インタフェース590およびインタフェース592は、「バス」、「ポート」、「コンタクトのセット」、「コンタクトセット」または、ピンのセットによって構成される「ピンのセット」（「ピン・セット」）と称されることができる。本願明細書において記載された「ピクセル値」は、マルチビット（multibit）ピクセル値であってよい。イメージ・センサ・ピクセルアレイ182がカラーフィルタが欠けているピクセル位置に関して、かかるピクセル値は、「グレイスケール」ピクセル値と一般に称される。イメージ・センサ・ピクセルアレイ182がカラーフィルタを有するピクセル位置に関して、物理的なフィルタを有するピクセルに対応するとき、かかるピクセル値は、カラースケール値と一般に称される。
【００５０】
[0064] インタフェース586、588の典型的な物理的な形式図は、図20に示され、インタフェースが組み込まれることができる典型的な集積回路構成を例示する。図20において、行ピクセル値が出力されるセットのピンによって提供される第1のインタフェース586と、処理されたピクセル値が出力されるセットのピンにより提供される第２のインタフェース588とを有することができるイメージ・センサ集積回路1082が示され、例えば、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080内に記憶される。
【００５１】
[0065] ある実施形態における端末1000の物理的な形態の値は、図18に示される。端末1000は、ハウジング1014を含むことができ、それは図3の点線1014（ハウジング1014を示す）の範囲内で、エレメントをカプセル化することができる。ある実施形態では、復号化モードは、ボタン3444の作動により活性化され、トリガ信号は、ハウジング1014に配置されるトリガー3408の作動によって、活性化される。ハウジング1014ディスプレイ3420、ポインタ機構3416、および、キーボード3424にまた配置され得る。画像撮影モードはボタン3442の作動により起動でき、トリガ信号は、トリガー3408の作動によって、後で起動できる。他の例では、ボタン3442または3444のいずれの作動が、ボタンに対応するモードを同時に選んで、トリガ信号を起動させるように、ボタン3442、3444はモードセレクタおよびトリガ信号起動ボタンとして同時に役立つように構成されることができる。
【００５２】
[0066] 図19の工程系統図を、ここで参照する。ブロック4002で、端末1000はトリガ信号が活性化しているかどうか判断できる。「はい」の場合、端末1000は、証印復号化モードまたは画像撮影モードが選択され、活性化されているかどうか判断するためにブロック4004、4006へ進むことができる。復号化モードおよび／または画像撮影モードが活性化されることができる方法の実施形態を、図18を参照して関して記載する。復号化モードは活性化されている場合、ターミナル1000はブロック4010、4014に進むことができる。画像撮影モードが活発な場合、端末1000はブロック4020、4024、4028へ進むことができる。
【００５３】
[0067] ブロック4010で、端末1000は一つ以上のモノクロ・フレームを出力できる。ある実施形態では、一つ以上フレームは、フレームの継承でありえる。イメージ・センサ・ピクセルアレイ182が複合型モノクロおよびカラー・イメージ・センサ・ピクセルアレイであるモノクロ・フレームの出力に関して、
イメージ感知および処理回路502は、例えば、図4に関して記載される方法のように、カラーピクセル位置に対応するモノクロ・ピクセル値を決定できる。
【００５４】
[0068] 次いで、オペレーションの復号化モード中のブロック4010、4014、4018を参照する。この種のフレームの出力のために、イメージ感知および処理回路502は、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、フレームを出力できる。イメージ・フレームメモリ1080は、イメージ・センサ・ピクセルアレイ182のピクセルの行に対応する画像データの複数の行を同時に格納できる。N行バッファ1102はまた、イメージ・センサ配列のピクセルの行に対応する画像データの行を同時に格納できる。イメージ・フレームメモリ1080は、画像データのフルフレームを定める画像データを同時にストアすることができ、画像データは、イメージ感知および処理回路502のN行バッファ1102により緩衝されるより、大きな画像データの行の数と一致させることができる。
【００５５】
[0069] ブロック4014で、端末1000は、復号可能な証印のために復号化する試みに、一つ以上フレームのうちの少なくとも1つを従属させることができる。バーコード・シンボル（例えば1つの次元のバーコード・シンボル）を復号化することを試みるために、ＣＰＵ 1060は、明暗セルの空間パターンを決定するためにピクセル位置のライン（例えば、行、列またはピクセル位置の斜めのセット）に対応するフレームの画像データを処理することができ、テーブル検索を介して文字または文字列に決定された各明暗セルパターンを変換することができる。復号可能な証印表示が、2Dバーコードシンボルであり、復号化する試みは、特徴検出アルゴリズムを使用してファインダ・パターンの位置を決めるステップと、ファインダ・パターンを有する予め定められた関係によるファインダ・パターンと交差するマトリックスラインの位置を決めるステップと、マトリックスラインに沿った明暗セルのパターンを決定するステップと、テーブル検索を介して各々の明パターンを文字または文字列に変換するステップとを含むことができる。
【００５６】
[0070] ブロック4018で、端末1000は復号化メッセージを出力できる。復号化メッセージの出力に関して、端末1000は、復号化メッセージを、例えば、ディスプレイ3024、および／または記憶メモリ1084および／または端末1000から外部への外部デバイスに出力できる。
【００５７】
[0071] 画像撮影モードの作動中、活性化されるブロック4020、4024、4028を参照する。ブロック4020で、イメージ・センサ・ピクセルアレイ182が複合型モノクロおよびカラー・ピクセルアレイを含むイメージ感知および処理回路502は、一つ以上のフレームに関するモノクロおよびカラー画像データを出力できる。ブロック4024のある実施形態では、イメージ感知および処理回路502は、モノクロ画像データおよびカラー画像データの両者を含んでいる画像データの一つ以上の行または処理されたフレームを出力できる。かかるフレームの出力に関して、イメージ感知および処理回路502は、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、フレームを出力できる。イメージ・フレームメモリ1080は、イメージ・センサ・ピクセルアレイ182のピクセルの行に対応する画像データの複数の行を同時に格納できる。N行バッファ1102はまた、イメージ・センサ・ピクセルアレイ182のピクセルの行に対応する画像データの行を同時に格納できる。イメージ感知および処理回路502が出力でき、イメージ・フレームメモリ1080が、フルフレームまたは画像データのウィンドウ化されたフレームを定めている画像データを同時に格納できるように、端末1000は作動でき、画像データは、イメージ感知および処理回路502のN行バッファ1102により緩衝されるより、大きな画像データの行数と対応することができる。ハイブリッド（複合型）モノクロおよびカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路と、ピクセルの第1のサブセットおよびピクセルの第2のサブセットを備えたハイブリッドモノクロ及びカラーイメージセンサピクセルアレイと、カラーフィルタエレメントが欠けたモノクロピクセルであるピクセルの第1のサブセットおよびカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであるピクセルの第2のサブセットと、モノクロピクセル位置を備えたピクセルの第1のサブセットと、カラーピクセル位置を備えたピクセルの第2のサブセットと、前記イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータをバッファするのに使用するためにN行バッファを備えたイメージ感知および処理回路と、を有する装置であって、イメージ感知および処理回路は、前記イメージセンサピクセルアレイのピクセルのK行に対応するイメージデータを備えたイメージデータのフレームを出力するように作動し、K>Nであり、イメージ感知および処理回路は、N行バッファを利用してイメージセンサピクセルアレイの複数のカラーピクセル位置に対応するモノクロピクセル値を決定するように作動し、その結果、イメージ感知および処理回路によるイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル位置を含む。ある実施形態では、N行バッファは、イメージ・センサ・ピクセルアレイ182の行の10パーセント（10%）未満に対応する画像データをバッファするように作動可能である。ピクセルの完全な行よりも少なく対応する画像データが、N行バッファ1102によりバッファされることができるように、端末1000およびN列バッファ1102は作動可能である。
【００５８】
[0072] ブロック4024で、端末1000は、少なくとも一つのdemosaicizedされたフレームを決定するためにモノクロおよびカラー画像データを処理に従属させることができる。ブロック４０２４の例は、図２１を参照して記載される。図21の工程系統図を参照すると、ブロック1446で端末1000は、イメージ・センサ・ピクセルアレイ182のピクセルのカラー高感度サブセットの解像度を有するRGBイメージを出すことができる。かかる生成に関して、端末1000は、イメージ・センサ・ピクセルアレイ182のカラーピクセルの選択的なアドレス指定によって、格納されたウィンドウ化されたフレーム出力を最初に読み込むことができる。別の実施形態では、端末1000は、モノクロおよびカラー画像データを有する格納されたフレームから、カラー画像データを読み込むことができる。更に、ブロック4024の遂行に関して、端末1000は、カラーピクセル位置に対応するカラー画像データに関する残りの色情報を決定できる。
【００５９】
[0073] 図22に表されるフレーム5204を参照すると、端末1000は、ピクセル位置P32のカラー・スケール値を単に読み込むことによって、赤いピクセル位置P32のための赤い値を決定できる。端末1000は、緑のピクセル位置P31、P22、P42およびP33の値を平均することによって、赤いピクセルP32のための緑の値を決定できる。端末1000は、青いピクセル位置P21、P41、P23、P43の値を平均することによって、赤いピクセル位置P32のための青い値を補間することができる。赤・緑・青値が必要に応じてピクセル値を補間する各々のピクセル位置のために決定されることができるように見られる。増加する処理速度については、多数またはより多い周囲のピクセル値を各々のピクセル位置に関する赤、緑または青のピクセルの補間のために利用することが可能である。再び図21の工程系統図を参照すると、ブロック1446で、端末1000は、イメージ・センサ・ピクセルアレイ182のピクセルのカラー感度が高いサブセットに等しい解像度を有するRGBイメージを生成することができる。プロセス1440を更に参照すると、ブロック1450で端末1000は、ブロック1446で生成されるRGBイメージのピクセルカウントを拡大することができ、その結果、カラー画像のピクセルカウントが、フルフレーム・モノクロ・イメージのピクセル・カウントと等しくなる（フルフレーム・モノクロ・イメージは、例えば、カラー・ピクセル位置に関するモノクロ・ピクセル値を決定するために格納されたモノクロおよびカラー・フレームをイメージ感知および処理回路502から出力することにより、決定される）。端末1000が、ブロック1450を実行するとき、モノクロ・グレイスケール・イメージはブロック1442で生成され、および、処理のそのステージでカラー画像が同等の数のピクセルを有し、その結果、各々のピクセル位置（例えば、モノクロイメージのピクセル）が、カラーイメージの対応するピクセル位置を有する。イメージ・センサ・ピクセルアレイ182が期間P=3を有するところで、ブロック1450で端末1000は、各々のピクセルを3×3ピクセル・ブロックに拡大できる。イメージ・センサ・ピクセルアレイ182BがP=4の期間を含む所で、ブロック1450でコントロール回路552は、各々のピクセルを4×4ピクセル・ブロックに拡大する。ブロック1454で、端末1000は、拡張されたカラー画像の各々のピクセル位置のための強度値ICを算出する。ブロック1454で端末1000は、式Ic=0.299R+0.587G+0.144B（式 2）に従う拡張されたカラー画像の各々のピクセル位置に関する強度値を算出できる。
【００６０】
[0074] ブロック1460で端末1000は、次いで、各々のピクセル位置で、拡張されたイメージカラー強度値Icおよびモノクロ・イメージ強度値Imを利用して各々のピクセル位置（Px、Py）に関する強度値デルタDを計算する。ブロック1460で端末1000は、式D(Px, Py)=Im(Px, Py)-Ic(Px, Py) (式3)によるモノクロおよび拡張されたカラー画像の各々のピクセル位置に関する強度値デルタを算出できる。
【００６１】
[0075] ブロック1464で、端末1000は、式R'(Px, Py)=R(Px, Py)+D(Px, Py) (式4)、G'(Px, Py)=G(Px, Py)+D(Px, Py) (式5)、B'(Px, Py)=B(Px, Py)+D(Px, Py) (式6)のセットを使用して拡張されたRGBカラーイメージのRGBデータセットカラースケール値を更新できる。
【００６２】
[0076] ブロック1468で、端末1000は、255（8つのビット・グレイスケールが使われるところ）より大きいRGBデータセットカラースケール値を切り捨てることができる。端末1000が255より大きいRGB値を切り捨てたあと、図19の工程系統図に記載されているように、端末1000は一つ以上のカラー・フレームを出力できる。ある実施形態では、ブロック1446、1450、1454、1460、1464、1468はＣＰＵ 1060により実行されることができる。
【００６３】
[0077] 再び図19の工程系統図を参照すると、ブロック4028で端末1000は、画像データのカラー・フレームを出力できる。イメージデータのカラー・フレームの出力に関して、端子1000は、カラー・フレームを、例えばディスプレイ3420および／または記憶メモリ1084および／または端末1000から外部への外部デバイスに出力できる。出力フレームは、フォーマットされたイメージ・フレーム出力（例えばJPEG、BMP、TIF、GIF）にフォーマットされることができる。ある実施形態では、ブロック4028で端末1000は、カラー・フレームの継承を出力できる。カラー・フレームの継承は、フォーマットされたビデオ・フォーマット（例えばMPEG、MPG、MOV、RM、WVM、SWF）でフォーマットされることができる。
【００６４】
[0078] 図23のタイミング図を参照すると、信号5504は、トリガー1220の作動によって活性化されることができ、トリガー1220のリリースによって不活性化されることができる。トリガ信号はまた、タイム・アウト期間の後、または、復号可能な証印の復号化が成功した後に不活性化される。信号5510は、露出信号である。信号5510の論理的ハイ期間は、露出期間5320、5322および5324を定める。信号5512は、読み出された信号である。信号5512の論理的ハイ期間は、読み出された期間5420、5422および5424を定める。
【００６５】
[0079] 図23のタイミング図を更に参照すると、時間（t0）でオペレータは、（例えば、トリガー1220の作動によって）トリガ信号5504を起動させることができる。活性化しているトリガ信号5504に応答して、端末1000はフレームの継承をさらすことができる。各露出期間5320、5322、5324の間に、画像データのフレームを、露出できる。各露出期間5320、5322、5324に続いて、読み出し期間5420、5422、5424であってよい。読み出し期間5420、5422、5424の間に、イメージ感知および処理回路502は、ＣＰＵアドレス指定可能なイメージ・フレームメモリ1080に、記憶のための画像データの出力の前に本願明細書に記載される仕方で画像データを処理できる。例えば、期間5420、5422、5424の間のイメージ感知および処理回路502は、例えば、図4を参照して記載される補間方法の実行によって、出力される出力フレームのカラーピクセル位置に対応するモノクロ・ピクセル値を決定できる。
【００６６】
[0080] 処理期間5520、5522、5524を参照すると、ターミナル1000のＣＰＵ 1060が、復号可能な証印を支えることができる基板を表している格納した（例えば、緩衝された）フレームを処理する間、顕著な処理期間は、復号化モードで活性化する処理期間を表す。かかる処理は、フレームにおいて表される復号可能な証印に関して復号化することを試みることを含むことができる。処理期間6520、6522、6524を参照すると、処理期間6520、6522、6524は、端末1000が、画像データでdemosaicizedされたフレームを決定するためにモノクロ画像データおよびカラー画像データを利用する画像撮影モードにおいて、活性化したＣＰＵ 1060の処理期間を表すことができる。処理期間6520、6522、6524の間、ＣＰＵ 1060は、図19の工程系統図との関係にて説明したように、ブロック4024を実行できる。
【００６７】
[0081] 処理期間5520、5522、5524を参照すると、ここに記載したようにイメージ感知および処理回路502を提供するステップは、期間5520、5522、5524の継続期間を著しく減らすことができる。カラー・ピクセル位置に対応するモノクロ・ピクセル値を決定するように構成されるイメージ感知および処理回路502なしで、復号化処理は、モノクロ画像データを利用し、期間5520、5522、5524でＣＰＵ 1060による処理は、カラー・ピクセル位置（期間5520、5522、5524で処理されるフレームが、モノクロおよびカラー画像データの双方を含むところ）に対応するモノクロ・ピクセル値を決定するステップを有する。本願明細書において、述べられるように、カラー・ピクセル位置に対応するモノクロ・ピクセル値を決定する処理時はイメージ感知および処理回路502の中で備えることによって、処理期間5520、5522、5524の間避けられることが可能であり、それは位置が決定したカラーピクセルに対応するモノクロ・ピクセル値を有するモノクロ・フレームを出力できることがありえる。
【００６８】
[0082] 更なる態様では、端末1000は、複数のオペレータ動作中のオペレーティング・モードを有することができる。
[0083] 本願明細書において記載されているシステム、方法および装置の場合の少しのサンプルを以下に説明する：
Ａ１．
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とするイメージ感知および処理回路と、
イメージセンサピクセルアレイ上にイメージをフォーカスするのに用いるためのレンズアセンブリと、
ハンドヘルドハウジングであって、複合型モノクロ及びカラーイメージセンサピクセルアレイが前記ハンドヘルドハウジング内でサポートされるように端末が構成されることを特徴とする、ハンドヘルドハウジングと、
中央演算処理装置（CPU）と、
前記CPUによりアドレス可能なイメージフレームメモリと、
を有することを特徴とする端末であって、
イメージ感知および処理回路が、ストレージに関するイメージデータのCPUアドレス可能なフレームをCPUアドレス可能なイメージフレームメモリ内に出力するように作動し、イメージ感知および処理回路が、イメージセンサピクセルアレイの複数のカラーピクセル位置に対応するモノクロピクセル値を決定するように作動し、そして、ストレージに関するイメージ感知および処理回路によるイメージフレームメモリ内へのイメージデータ出力のCPUアドレス可能なフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル値を含む、ことを特徴とする端末。
【００６９】
Ａ２．
イメージ感知および処理回路が、N行バッファを含むことを特徴とするＡ１に記載の端末。
【００７０】
Ａ３．
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含することを特徴とするＡ１に記載の端末。
【００７１】
Ａ４．
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含し、イメージフレームメモリが、イメージセンサピクセルアレイのピクセルのM行に対応するイメージデータを同時にストアするように作動し、M＞Nであり、N行バッファがCPUによってアドレス可能でない、ことを特徴とするＡ１に記載の端末。
【００７２】
Ａ５．
イメージデータのCPUアドレス可能フレームがモノクロイメージデータだけを包含し、カラーイメージデータが欠落しているように、イメージ感知および処理回路が作動することを特徴とするＡ１に記載の端末。
【００７３】
Ａ６．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なることを特徴とするＡ１に記載の端末。
【００７４】
Ａ７．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なり、前記第1のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであることを特徴とするＡ１に記載の端末。
【００７５】
Ａ８．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なり、イメージ感知および処理回路が、前記第1のフォーマットのフレームおよび前記第２のフォーマットのフレームを同時に出力するように作動することを特徴とするＡ１に記載の端末。
【００７６】
Ａ９．
イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第1のフォーマットが前記第２のフォーマットと異なり、前記第1のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであり、イメージ感知および処理回路が、前記第1のフォーマットのフレームおよび前記第２のフォーマットのフレームを同時に出力するように作動することを特徴とするＡ１に記載の端末。
【００７７】
Ａ１０．
CPUがCPUアドレス可能フレームを使用して復号化証印を復号化するのを試みるように前記端末が作動することを特徴とするＡ１に記載の端末。
【００７８】
Ａ１１．
イメージ感知および処理回路が、前記イメージセンサピクセルアレイと共通の集積回路に組み込まれたＮ行バッファを含むことを特徴とするＡ１に記載の端末。
【００７９】
Ｂ１．
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセットおよびピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備える、ことを特徴とするイメージ感知および処理回路と、
前記イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータをバッファする際に使用するためのN行バッファを備えたイメージ感知および処理回路と、
を有し、
前記イメージ感知および処理回路が、前記イメージセンサピクセルアレイのピクセルのK行に対応するイメージデータを備えたイメージデータのフレームを出力するように作動し、K＞Nであり、前記イメージ感知および処理回路が、N行バッファを利用してイメージセンサピクセルアレイの複数のカラー行くセル位置に対応するモノクロピクセル値を決定するように作動し、そして、イメージ感知および処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル位置を含む、ことを特徴とする装置。
【００８０】
Ｂ２．
N行バッファが、イメージセンサピクセルアレイの行の数の１０パーセントよりも小さいものに対応するイメージデータをバッファするように作動することを特徴とするＢ１に記載の装置。
【００８１】
Ｂ３．
前記イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なることを特徴とするＢ１に記載の装置。
【００８２】
Ｂ４．
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであることを特徴とするＢ１に記載の装置。
【００８３】
Ｂ５．
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とするＢ１に記載の装置。
【００８４】
Ｂ６．
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とするＢ１に記載の装置。
【００８５】
Ｂ７．
Ｎ行バッファがイメージセンサピクセルアレイと共通の集積回路に組み込まれることを特徴とするＢ１に記載の装置。
【００８６】
Ｃ１．
イメージセンサピクセルアレイと、トリガと、マイクロプロセッサアドレス可能なイメージフレームメモリと、マイクロプロセッサアドレス可能なイメージフレームメモリと連通したマイクロプロセッサとを備えたハンドヘルドイメージング端末を提供するステップであって、前記イメージセンサピクセルアレイが複合型モノクロ及びカラーイメージセンサピクセルアレイを備え、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とする、提供するステップと、
トリガ信号を初期化するように前記トリガを動作させるステップと、
前記トリガ信号の初期化に応答して、前記イメージセンサアレイのピクセルの隣接するグループからイメージ信号を読み出すステップであって、前記イメージ信号が前記グループの各ピクセルに関するアナログ強度値を備え、各ピクセルに関するアナログ強度値がピクセルの入射光を示すことを特徴とする、読み出すステップと、
イメージデータのフレームを作るピクセル値のセットを形成するようにピクセル値内に読み出されたアナログ強度値をデジタル化するステップと、
イメージデータの前記フレームを前記イメージフレームメモリ内にストレージするためのイメージデータの前記フレームを出力する前に、イメージデータの前記フレームを処理し、ピクセルの第２のサブセットのピクセルに対応するモノクロピクセル値を決定するステップと、
処理されたフレームイメージデータを前記イメージフレームメモリ内にストアするステップであって、前記イメージデータの処理されたフレームがカラーピクセル位置に対応する前記決定されたモノクロピクセル値を備えることを特徴とするストアするステップと、
前記イメージフレームメモリ内にストアされたイメージデータの前記処理されたフレームのピクセル値をアドレスするステップと、
を有する方法。
【００８７】
Ｃ２．
前記決定するステップが、カラーピクセル位置についてのピクセル位置に対応するモノクロピクセル値を利用してモノクロピクセル値を補間するステップを含むことを特徴とするＣ１に記載の方法。
【００８８】
Ｃ３．
前記決定するステップが、単純平均を含むことを特徴とするＣ１に記載の方法。
Ｃ４．
前記決定するステップが、相関を含むことを特徴とするＣ１に記載の方法。
【００８９】
Ｃ５．
前記アドレスするステップが、前記復号化可能な証印を復号化するように試みるために前記ピクセル値をアドレスすることを含むことを特徴とするＣ１に記載の方法。
【００９０】
[0084] 本発明が多くの特定の実施形態に関して記載されると共に、本願明細書でサポートされることが可能である請求項に関してだけ、本当の本発明の精神と範囲が決定されなければならないと理解される。更に多数のケースの本願明細書において、システム、装置、そして、特定の数の要素を有する言及された特定の数の要素より少しのこの種のシステム、装置および方法が実践されてあることがありえると理解されるように、方法は記載されている。また、多くの具体例が記載されると共に、各々の具体例に関して記載されていた特徴および態様が各々の残留する特に記載された実施形態によって使われることができると理解される。
【特許請求の範囲】
【請求項１】
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とするイメージ感知および処理回路と、
イメージセンサピクセルアレイ上にイメージをフォーカスするのに用いるためのレンズアセンブリと、
ハンドヘルドハウジングであって、複合型モノクロ及びカラーイメージセンサピクセルアレイが前記ハンドヘルドハウジング内でサポートされるように端末が構成されることを特徴とする、ハンドヘルドハウジングと、
中央演算処理装置（CPU）と、
前記CPUによりアドレス可能なイメージフレームメモリと、
を有することを特徴とする端末であって、
イメージ感知および処理回路が、ストレージに関するイメージデータのCPUアドレス可能なフレームをCPUアドレス可能なイメージフレームメモリ内に出力するように作動し、イメージ感知および処理回路が、イメージセンサピクセルアレイの複数のカラーピクセル位置に対応するモノクロピクセル値を決定するように作動し、そして、ストレージに関するイメージ感知および処理回路によるイメージフレームメモリ内へのイメージデータ出力のCPUアドレス可能なフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル値を含む、ことを特徴とする端末。
【請求項２】
イメージ感知および処理回路が、N行バッファを含むことを特徴とする請求項１に記載の端末。
【請求項３】
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含することを特徴とする請求項１に記載の端末。
【請求項４】
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含し、イメージフレームメモリが、イメージセンサピクセルアレイのピクセルのM行に対応するイメージデータを同時にストアするように作動し、M＞Nであり、N行バッファがCPUによってアドレス可能でない、ことを特徴とする請求項１に記載の端末。
【請求項５】
イメージデータのCPUアドレス可能フレームがモノクロイメージデータだけを包含し、カラーイメージデータが欠落しているように、イメージ感知および処理回路が作動することを特徴とする請求項１に記載の端末。
【請求項６】
CPUがCPUアドレス可能フレームを使用して復号化証印を復号化するのを試みるように前記端末が作動することを特徴とする請求項１に記載の端末。
【請求項７】
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセットおよびピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備える、ことを特徴とするイメージ感知および処理回路と、
前記イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータをバッファする際に使用するためのN行バッファを備えたイメージ感知および処理回路と、
を有し、
前記イメージ感知および処理回路が、前記イメージセンサピクセルアレイのピクセルのK行に対応するイメージデータを備えたイメージデータのフレームを出力するように作動し、K＞Nであり、前記イメージ感知および処理回路が、N行バッファを利用してイメージセンサピクセルアレイの複数のカラー行くセル位置に対応するモノクロピクセル値を決定するように作動し、そして、イメージ感知および処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル位置を含む、ことを特徴とする装置。
【請求項８】
N行バッファが、イメージセンサピクセルアレイの行の数の１０パーセントよりも小さいものに対応するイメージデータをバッファするように作動することを特徴とする請求項７に記載の装置。
【請求項９】
前記イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なることを特徴とする請求項７または１に記載の装置。
【請求項１０】
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであることを特徴とする請求項７または１に記載の装置。
【請求項１１】
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とする請求項７または１に記載の装置。
【請求項１２】
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とする請求項７または１に記載の装置。
【請求項１３】
イメージセンサピクセルアレイと、トリガと、マイクロプロセッサアドレス可能なイメージフレームメモリと、マイクロプロセッサアドレス可能なイメージフレームメモリと連通したマイクロプロセッサとを備えたハンドヘルドイメージング端末を提供するステップであって、前記イメージセンサピクセルアレイが複合型モノクロ及びカラーイメージセンサピクセルアレイを備え、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とする、提供するステップと、
トリガ信号を初期化するように前記トリガを動作させるステップと、
前記トリガ信号の初期化に応答して、前記イメージセンサアレイのピクセルの隣接するグループからイメージ信号を読み出すステップであって、前記イメージ信号が前記グループの各ピクセルに関するアナログ強度値を備え、各ピクセルに関するアナログ強度値がピクセルの入射光を示すことを特徴とする、読み出すステップと、
イメージデータのフレームを作るピクセル値のセットを形成するようにピクセル値内に読み出されたアナログ強度値をデジタル化するステップと、
イメージデータの前記フレームを前記イメージフレームメモリ内にストレージするためのイメージデータの前記フレームを出力する前に、イメージデータの前記フレームを処理し、ピクセルの第２のサブセットのピクセルに対応するモノクロピクセル値を決定するステップと、
処理されたフレームイメージデータを前記イメージフレームメモリ内にストアするステップであって、前記イメージデータの処理されたフレームがカラーピクセル位置に対応する前記決定されたモノクロピクセル値を備えることを特徴とするストアするステップと、
前記イメージフレームメモリ内にストアされたイメージデータの前記処理されたフレームのピクセル値をアドレスするステップと、
を有する方法。
【請求項１４】
前記決定するステップが、カラーピクセル位置についてのピクセル位置に対応するモノクロピクセル値を利用してモノクロピクセル値を補間するステップを含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記アドレスするステップが、前記復号化可能な証印を復号化するように試みるために前記ピクセル値をアドレスすることを含むことを特徴とする請求項１３に記載の方法。
【請求項１】
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とするイメージ感知および処理回路と、
イメージセンサピクセルアレイ上にイメージをフォーカスするのに用いるためのレンズアセンブリと、
ハンドヘルドハウジングであって、複合型モノクロ及びカラーイメージセンサピクセルアレイが前記ハンドヘルドハウジング内でサポートされるように端末が構成されることを特徴とする、ハンドヘルドハウジングと、
中央演算処理装置（CPU）と、
前記CPUによりアドレス可能なイメージフレームメモリと、
を有することを特徴とする端末であって、
イメージ感知および処理回路が、ストレージに関するイメージデータのCPUアドレス可能なフレームをCPUアドレス可能なイメージフレームメモリ内に出力するように作動し、イメージ感知および処理回路が、イメージセンサピクセルアレイの複数のカラーピクセル位置に対応するモノクロピクセル値を決定するように作動し、そして、ストレージに関するイメージ感知および処理回路によるイメージフレームメモリ内へのイメージデータ出力のCPUアドレス可能なフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル値を含む、ことを特徴とする端末。
【請求項２】
イメージ感知および処理回路が、N行バッファを含むことを特徴とする請求項１に記載の端末。
【請求項３】
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含することを特徴とする請求項１に記載の端末。
【請求項４】
イメージ感知および処理回路が、イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータを同時にストアするように作動するN行バッファを包含し、イメージフレームメモリが、イメージセンサピクセルアレイのピクセルのM行に対応するイメージデータを同時にストアするように作動し、M＞Nであり、N行バッファがCPUによってアドレス可能でない、ことを特徴とする請求項１に記載の端末。
【請求項５】
イメージデータのCPUアドレス可能フレームがモノクロイメージデータだけを包含し、カラーイメージデータが欠落しているように、イメージ感知および処理回路が作動することを特徴とする請求項１に記載の端末。
【請求項６】
CPUがCPUアドレス可能フレームを使用して復号化証印を復号化するのを試みるように前記端末が作動することを特徴とする請求項１に記載の端末。
【請求項７】
複合型モノクロ及びカラーイメージセンサピクセルアレイを備えたイメージ感知および処理回路であって、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセットおよびピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備える、ことを特徴とするイメージ感知および処理回路と、
前記イメージセンサピクセルアレイのピクセルのN行に対応するイメージデータをバッファする際に使用するためのN行バッファを備えたイメージ感知および処理回路と、
を有し、
前記イメージ感知および処理回路が、前記イメージセンサピクセルアレイのピクセルのK行に対応するイメージデータを備えたイメージデータのフレームを出力するように作動し、K＞Nであり、前記イメージ感知および処理回路が、N行バッファを利用してイメージセンサピクセルアレイの複数のカラー行くセル位置に対応するモノクロピクセル値を決定するように作動し、そして、イメージ感知および処理回路によってイメージデータ出力のフレームが、イメージセンサピクセルアレイのカラーピクセル位置に対応する複数のモノクロピクセル位置を含む、ことを特徴とする装置。
【請求項８】
N行バッファが、イメージセンサピクセルアレイの行の数の１０パーセントよりも小さいものに対応するイメージデータをバッファするように作動することを特徴とする請求項７に記載の装置。
【請求項９】
前記イメージ感知および処理回路が、第１のフォーマットのフレームおよび第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なることを特徴とする請求項７または１に記載の装置。
【請求項１０】
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであることを特徴とする請求項７または１に記載の装置。
【請求項１１】
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とする請求項７または１に記載の装置。
【請求項１２】
前記イメージ感知および処理回路が、第１のフォーマットのフレーム及び第２のフォーマットのフレームを出力するように作動し、前記第１のフォーマットが前記第２のフォーマットとは異なり、前記第１のフォーマットがモノクロフレームフォーマットであり、前記第２のフォーマットがモノクロ及びカラーフレームフォーマットであり、前記イメージ感知および処理回路が、第１のフォーマットのフレームと第２のフォーマットのフレームとを同時に出力するように作動することを特徴とする請求項７または１に記載の装置。
【請求項１３】
イメージセンサピクセルアレイと、トリガと、マイクロプロセッサアドレス可能なイメージフレームメモリと、マイクロプロセッサアドレス可能なイメージフレームメモリと連通したマイクロプロセッサとを備えたハンドヘルドイメージング端末を提供するステップであって、前記イメージセンサピクセルアレイが複合型モノクロ及びカラーイメージセンサピクセルアレイを備え、複合型モノクロ及びカラーイメージセンサピクセルアレイがピクセルの第１のサブセット及びピクセルの第２のサブセットを備え、前記ピクセルの第１のサブセットがカラーフィルタエレメントの欠落したモノクロピクセルであり、前記ピクセルの第２のサブセットがカラーフィルタエレメントを包含するピクセルのカラー高感度サブセットであり、前記ピクセルの第１のサブセットがモノクロピクセル位置を備え、前記ピクセルの第２のサブセットがカラーピクセル位置を備えることを特徴とする、提供するステップと、
トリガ信号を初期化するように前記トリガを動作させるステップと、
前記トリガ信号の初期化に応答して、前記イメージセンサアレイのピクセルの隣接するグループからイメージ信号を読み出すステップであって、前記イメージ信号が前記グループの各ピクセルに関するアナログ強度値を備え、各ピクセルに関するアナログ強度値がピクセルの入射光を示すことを特徴とする、読み出すステップと、
イメージデータのフレームを作るピクセル値のセットを形成するようにピクセル値内に読み出されたアナログ強度値をデジタル化するステップと、
イメージデータの前記フレームを前記イメージフレームメモリ内にストレージするためのイメージデータの前記フレームを出力する前に、イメージデータの前記フレームを処理し、ピクセルの第２のサブセットのピクセルに対応するモノクロピクセル値を決定するステップと、
処理されたフレームイメージデータを前記イメージフレームメモリ内にストアするステップであって、前記イメージデータの処理されたフレームがカラーピクセル位置に対応する前記決定されたモノクロピクセル値を備えることを特徴とするストアするステップと、
前記イメージフレームメモリ内にストアされたイメージデータの前記処理されたフレームのピクセル値をアドレスするステップと、
を有する方法。
【請求項１４】
前記決定するステップが、カラーピクセル位置についてのピクセル位置に対応するモノクロピクセル値を利用してモノクロピクセル値を補間するステップを含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記アドレスするステップが、前記復号化可能な証印を復号化するように試みるために前記ピクセル値をアドレスすることを含むことを特徴とする請求項１３に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１２−１４６９１（Ｐ２０１２−１４６９１Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−１４０６５６（Ｐ２０１１−１４０６５６）
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（５０３２６１９４８）ハンド ヘルド プロダクツ インコーポレーティッド (26)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１１−１４０６５６（Ｐ２０１１−１４０６５６）
【出願日】平成２３年６月２４日（２０１１．６．２４）
【出願人】（５０３２６１９４８）ハンド ヘルド プロダクツ インコーポレーティッド (26)
【Ｆターム（参考）】
[ Back to top ]