モード設定回路及びそれを用いたカウンタ回路
【課題】本発明は多種の時短モード設定が可能なモード設定回路及びそれを用いたカウンタ回路を提供することを目的とする。
【解決手段】外部から供給されるパルス信号によりトリガされる縦続接続された複数段のフリップフロップ１３，１４と、複数段のフリップフロップそれぞれの出力信号を演算して複数種類のモード信号を生成する論理回路１５〜１９とを有する。
【解決手段】外部から供給されるパルス信号によりトリガされる縦続接続された複数段のフリップフロップ１３，１４と、複数段のフリップフロップそれぞれの出力信号を演算して複数種類のモード信号を生成する論理回路１５〜１９とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モード信号を生成するモード設定回路及びそれを用いたカウンタ回路に関する。
【背景技術】
【０００２】
近年、二次電池としてリチウムイオン電池がデジタルカメラなど携帯機器に搭載されている。リチウムイオン電池は過充電及び過放電に弱いため、過充電及び過放電の保護回路を備えた電池パックの形態で使用される。
【０００３】
電池パックには保護ＩＣ（集積回路）が設けられている。保護ＩＣは、過充電検出回路、過放電検出回路、過電流検出回路等を内蔵しており、過放電検出回路或いは過電流検出回路で過放電或いは過電流を検出したときＭＯＳトランジスタを遮断してリチウムイオン電池の放電を停止し、また、過充電検出回路で過充電を検出したときＭＯＳトランジスタを遮断してリチウムイオン電池の充電を停止する。
【０００４】
上記の過充電検出回路、過放電検出回路、過電流検出回路においては、それぞれの検出時間を計時し、検出時間が所定時間（遅延時間）を超えた場合に、過充電検出、過放電検出、過電流検出を確定させてＭＯＳトランジスタの遮断を行うことで誤動作を防止している。つまり、過充電検出、過放電検出、過電流検出が確定するまでに所定時間を要する。
【０００５】
しかし、製造時に保護ＩＣの試験を行う場合には、上記過充電検出、過放電検出、過電流検出に所定時間（遅延時間）を要するために、試験時間が長くなるという問題がある。このため、試験時には保護ＩＣに時短モードを設定して上記所定時間（遅延時間）を短縮又はなしとすることが行われている。
【０００６】
例えば、特許文献１には、テスト用端子の入力レベルがハイレベル（ＶＤＤ），ミドルレベル（ＶＤＤ／２），ローレベル（ＶＳＳ）のいずれであるかを判定して、コンパレータ出力の遅延時間を、通常の遅延時間モード，遅延時間短縮モード，遅延時間なしモードのいずれかに切替えることが記載されている。
【特許文献１】特開２００２−１８６１７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来回路では、テスト用端子の入力レベルをハイレベル（ＶＤＤ），ミドルレベル（ＶＤＤ／２），ローレベル（ＶＳＳ）のいずれかに設定することで、通常の遅延時間モード，遅延時間短縮モード，遅延時間なしモードの３種類の時短モードを設定している。
【０００８】
しかし、テスト用端子の入力レベルを可変設定する構成では、実質的に上記３種類のモード設定が上限であり、更に多種の時短モードを設定することは事実上不可能であった。
【０００９】
本発明は、上記の点に鑑みなされたものであり、多種の時短モード設定が可能なモード設定回路及びそれを用いたカウンタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施態様によるモード設定回路は、外部から供給されるパルス信号によりトリガされる縦続接続された複数段のフリップフロップ（１３，１４）と、
前記複数段のフリップフロップそれぞれの出力信号を演算して複数種類のモード信号を生成する論理回路（１５〜１９）と、を有する。
【００１１】
本発明の一実施態様によるカウンタ回路は、発振器の出力するクロック信号をカウントして計時を行うカウンタ回路において、
前記カウンタ回路を構成する複数段のフリップフロップ（３１−１〜３１−ｎ）の一部もしくは全部をバイパスする複数種類のスイッチ（３３〜３５）を有し、
請求項１記載のモード設定回路（１３〜１９）で生成された複数種類のモード信号それぞれにより前記複数種類のスイッチをオンし、前記カウンタ回路の計時する時間を前記モード信号の種類に応じて短縮する。
【００１２】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１３】
本発明によれば、多種の時短モード設定が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、図面に基づいて本発明の実施形態について説明する。
【００１５】
＜モード設定回路＞
図１は本発明のモード設定回路の一実施形態の回路構成図を示し、図２は図１各部の信号波形図を示す。
【００１６】
図１において、端子１０には図２（Ａ）に示すパルス信号Ｐ１，Ｐ２，Ｐ３，Ｐ４が供給され、縦続接続されたインバータ１１，１２で波形整形されてトリガ型フリップフロップ（Ｔ−ＦＦ）１３の入力端子に供給される。
【００１７】
トリガ型フリップフロップ１３は初期化されてローレベル出力とされており、図２（Ａ）のパルス信号を供給されると図２（Ｂ）に示すパルス信号を出力する。トリガ型フリップフロップ１３の出力信号はトリガ型フリップフロップ１４の入力端子に供給されると共に、ナンド回路１５，１７それぞれの一方の入力端子に供給され、また、インバータ１８で反転されてナンド回路１６の一方の入力端子に供給される。
【００１８】
トリガ型フリップフロップ１４は初期化されてローレベル出力とされており、図２（Ｂ）のパルス信号を供給されると図２（Ｃ）に示すパルス信号を出力する。トリガ型フリップフロップ１４の出力信号はナンド回路１５，１６それぞれの他方の入力端子に供給され、また、インバータ１９で反転されてナンド回路１７の他方の入力端子に供給される。
【００１９】
これによって、ナンド回路１５はパルス信号Ｐ１の立ち上がりからパルス信号Ｐ２の立ち上がり前にローレベルとなる時短モード１信号を生成して端子２１から出力する。また、ナンド回路１６はパルス信号Ｐ２の立ち上がりからパルス信号Ｐ３の立ち上がり前にローレベルとなる時短モード２信号を生成して端子２２から出力する。更に、ナンド回路１７は、パルス信号Ｐ３の立ち上がりからパルス信号Ｐ４の立ち上がり前にローレベルとなる時短モード３信号を生成して端子２３から出力する。
【００２０】
なお、パルス信号Ｐ１の立ち上がり前又はパルス信号Ｐ４の立ち上がり後の通常モードでは、時短モード１信号、時短モード２信号、時短モード３信号のいずれもハイレベルである。
【００２１】
すなわち、外部より端子１０にパルス信号を供給しなければ通常モードであり、パルス信号を１パルス供給すれば時短モード１（時短モード１のみローレベル）が設定され、パルス信号を２パルス供給すれば時短モード２（時短モード２のみローレベル）が設定され、パルス信号を３パルス供給すれば時短モード３（時短モード３のみローレベル）が設定されることになる。
【００２２】
＜ダウントリガ＞
ところで、図２においてはパルス信号をアップトリガ（立ち上がりエッジ）としているが、図３に示すようにダウントリガ（立ち下がりエッジ）としても良い。ただし、この場合には、例えばインバータ１２の後に１段のインバータを追加する。
【００２３】
この場合、端子１０に図３（Ａ）に示す負極性のパルス信号Ｐ１，Ｐ２，Ｐ３，Ｐ４が供給され、これによって、ナンド回路１５はパルス信号Ｐ１の立ち下がりからパルス信号Ｐ２の立ち下がり前にローレベルとなる時短モード１信号を生成して端子２１から出力する。また、ナンド回路１６はパルス信号Ｐ２の立ち下がりからパルス信号Ｐ３の立ち下がり前にローレベルとなる時短モード２信号を生成して端子２２から出力する。更に、ナンド回路１７は、パルス信号Ｐ３の立ち下がりからパルス信号Ｐ４の立ち下がり前にローレベルとなる時短モード３信号を生成して端子２３から出力する。また、パルス信号Ｐ１の立ち下がり前又はパルス信号Ｐ４の立ち下がり後の通常モードでは、時短モード１信号、時短モード２信号、時短モード３信号のいずれもハイレベルである。
【００２４】
ここで、ノイズ等による電源電圧の揺れが発生した場合、モード設定回路７０の入力段のインバータ１１の閾値は電源電圧の揺れに応じて変化するが、インバータ１１を構成するＭＯＳトランジスタのゲート電圧は内部寄生容量の影響により遅れが発生するため、急峻な電源電圧変動で誤検出するおそれがある。しかし、ダウントリガにすることで電源電圧とモード設定回路の入力段のインバータ１１を構成するＭＯＳトランジスタのゲート電圧が同期するのでノイズ耐性が向上する。
【００２５】
＜カウンタ回路＞
図４はカウンタ回路の一実施形態の回路構成図を示す。同図中、端子３０には発振器の出力するクロック信号が供給される。カウンタ回路は縦続接続されたトリガ型フリップフロップ３１−１〜３１−ｎにて構成されており、端子３０からのクロック信号はトリガ型フリップフロップ３１−１の入力端子に供給され、トリガ型フリップフロップ３１−ｎの出力信号が端子３２から出力される。
【００２６】
トリガ型フリップフロップ３１−１の入力端子（端子３０）とトリガ型フリップフロップ３１−ｎの出力端子（端子３２）との間にはスイッチ３３が接続され、トリガ型フリップフロップ３１−４の入力端子とトリガ型フリップフロップ３１−ｎの出力端子（端子３２）との間にはスイッチ３４が接続され、トリガ型フリップフロップ３１−６の入力端子とトリガ型フリップフロップ３１−ｎの出力端子（端子３２）との間にはスイッチ３５が接続されている。
【００２７】
スイッチ３３は端子３６からモード設定回路の出力する時短モード１信号を制御信号として供給されており、時短モード１信号がローレベルでオン（閉成）し、時短モード１信号がハイレベルでオフ（開成）する。スイッチ３４は端子３７からモード設定回路の出力する時短モード２信号を制御信号として供給されており、時短モード２信号がローレベルでオンし、時短モード２信号がハイレベルでオフする。スイッチ３５は端子３８からモード設定回路の出力する時短モード３信号を制御信号として供給されており、時短モード３信号がローレベルでオンし、時短モード３信号がハイレベルでオフする。
【００２８】
ここで、通常モードであれば端子３６，３７，３８が全てハイレベルで、スイッチ３３，３４，３５が全てオフであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−１〜３１−ｎで１／２ｎ分周されて端子３２より出力される。つまり、クロック信号の１周期をτとすると、遅延時間はτ×２ｎとなる。
【００２９】
また、時短モード１であれば端子３６のみがローレベルで、スイッチ３３がオンであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−１〜３１−ｎをバイパスして端子３２より出力される。つまり、遅延時間はなしとなる。
【００３０】
また、時短モード２であれば端子３７のみがローレベルで、スイッチ３４がオンであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−４〜３１−ｎをバイパスして端子３２より出力される。つまり、遅延時間はτ×２３となる。
【００３１】
また、時短モード３であれば端子３８のみがローレベルで、スイッチ３５がオンであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−６〜３１−ｎをバイパスして端子３２より出力される。つまり、遅延時間はτ×２５となる。
【００３２】
なお、スイッチ３３をトリガ型フリップフロップ３１−１の入力端子とトリガ型フリップフロップ３１−３の出力端子との間に接続して、スイッチ３３のオンによりクロック信号がトリガ型フリップフロップ３１−１〜３１−３をバイパスし、スイッチ３４のオンによりクロック信号がトリガ型フリップフロップ３１−４〜３１−ｎをバイパスするようにして、時短モード１，２で異なるフリップフロップをクロック信号がバイパスするように構成しても良い。
【００３３】
＜保護ＩＣ＞
図５は、本発明のモード設定回路を保護ＩＣに適用した電池パックの一実施形態のブロック図を示す。リチウムイオン電池５２と並列に抵抗Ｒ１１とコンデンサＣ１１の直列回路が接続されている。リチウムイオン電池５２の正極は配線により電池パック５０の外部端子（Ｐ＋）５３に接続され、負極は配線により電流遮断用のｎチャネルＭＯＳトランジスタＭ１１，Ｍ１２を介して電池パック５０の外部端子（Ｐ−）５４に接続されている。
【００３４】
ＭＯＳトランジスタＭ１１，Ｍ１２はドレインを共通接続され、ＭＯＳトランジスタＭ１１のソースはリチウムイオン電池５２の負極に接続され、ＭＯＳトランジスタＭ１２のソースは外部端子５４に接続されている。
【００３５】
保護ＩＣ５５はリチウムイオン電池５２の正極から抵抗Ｒ１１を通して電源ＶＤＤを端子５５ａに供給されると共に、リチウムイオン電池５２の負極から電源ＶＳＳを端子５５ｃに供給されて動作する。
【００３６】
また、保護ＩＣ５５は端子５５ｂに外部からモード設定信号を供給され、端子５５ｆに抵抗Ｒ１２の一端を接続され抵抗Ｒ１２の他端は外部端子５４に接続されている。保護ＩＣ５５はＤＯＵＴ出力の端子５５ｄをＭＯＳトランジスタＭ１１のゲートに接続され、ＣＯＵＴ出力の端子５５ｅをＭＯＳトランジスタＭ１２のゲートに接続されている。
【００３７】
保護ＩＣ５５は、過充電検出回路５６，過放電検出回路５７，充電過電流検出回路５８，放電過電流検出回路５９，短絡検出回路６０を内蔵している。過充電検出回路５６は端子５５ａ，５５ｃの電圧からリチウムイオン電池５２の過充電を検出して検出信号を発振器６１，論理回路６３に供給する。過放電検出回路５７は端子５５ａ，５５ｃの電圧からリチウムイオン電池５２の過放電を検出して検出信号を発振器６１，論理回路６５に供給する。
【００３８】
充電過電流検出回路５８は端子５５ｆの電圧からＭＯＳトランジスタＭ１１、ＭＯＳトランジスタＭ１２に流れる電流が過大となる過電流を検出して検出信号を発振器６１，論理回路６３に供給する。放電過電流検出回路５９は端子５５ｆの電圧からＭＯＳトランジスタＭ１１、ＭＯＳトランジスタＭ１２に流れる電流が過大となる過電流を検出して検出信号を発振器６１，論理回路６５に供給する。短絡検出回路６０は端子５５ｆの電圧から外部端子５３，５４間の短絡を検出して検出信号を遅延回路６６から論理回路６５に供給する。
【００３９】
保護ＩＣ５５の端子（ＤＳ）５５ｂは抵抗Ｒ１３を介して端子５５ｃに接続されると共に、モード設定回路７０に接続されている。モード設定回路７０は図１に示す回路構成であり、端子５５ｂは端子１０に対応する。また、カウンタ回路６２は図４に示す回路構成であり、図４の端子３０には発振器６１からクロック信号が供給される。カウンタ回路６２の出力つまり図４の端子３２出力は論理回路６３，６５に供給される。
【００４０】
ここで、充電時（ＭＯＳトランジスタＭ１１，Ｍ１２がオン）に、過充電検出回路５６又は充電過電流検出回路５８が検出信号を出力すると、発振器６１が発振してクロック信号を出力し、カウンタ回路６２でクロック信号を所定値だけカウントした時点で論理回路６３にハイレベル出力を供給する。論理回路６３は、上記検出信号を供給された後、カウンタ回路６２のハイレベル出力を供給されると、充電停止するためにＭＯＳトランジスタＭ１２のゲートに供給する制御信号をローレベルとし、この制御信号をレベルシフト回路６４で所定値だけ低下させるレベルシフトを行って端子５５ｅからＭＯＳトランジスタＭ１２のゲートに供給する。これにより、リチウムイオン電池５２の充電が停止する。なお、このレベルシフトは、端子５５ｃに対して外部端子５４が、電位が低いために行っている。
【００４１】
また、放電時（ＭＯＳトランジスタＭ１１，Ｍ１２がオン）に、過放電検出回路５７又は放電過電流検出回路５９が検出信号を出力すると、発振器６１が発振してクロック信号を出力し、カウンタ回路６２でクロック信号を所定値だけカウントした時点で論理回路６５にハイレベル出力を供給する。論理回路６５は、上記検出信号を供給された後、カウンタ回路６２のハイレベル出力を供給されると、放電停止するためにＭＯＳトランジスタＭ１１のゲートに供給する制御信号をローレベルとし、この制御信号を端子５５ｄからＭＯＳトランジスタＭ１１のゲートに供給する。
【００４２】
なお、短絡検出回路６０の検出信号は遅延回路６６でカウンタ回路６２による遅延と同様に遅延されされて論理回路６５に供給され、論理回路６５は放電停止するためにＭＯＳトランジスタＭ１１のゲートに供給する制御信号をローレベルとし、この制御信号を端子５５ｄからＭＯＳトランジスタＭ１１のゲートに供給する。これにより、リチウムイオン電池５２の放電が停止する。
【００４３】
＜モード設定回路の変形例＞
図６はモード設定回路の変形例の回路構成図を示し、図７は図６各部の信号波形図を示す。
【００４４】
図６において、端子１１０には図７（Ａ）に示すパルス信号Ｐ１，Ｐ２，Ｐ３，Ｐ４が供給され、縦続接続されたインバータ１１１，１１２を通してトリガ型フリップフロップ（Ｔ−ＦＦ）１１３の入力端子に供給される。
【００４５】
トリガ型フリップフロップ１１３は初期化されてローレベル出力とされており、図７（Ａ）のパルス信号を供給されると図７（Ｂ）に示すパルス信号を出力する。トリガ型フリップフロップ１１３の出力信号はトリガ型フリップフロップ１１４の入力端子に供給されると共に、ナンド回路１１６，１１８，１２０，１２２それぞれの入力端子に供給され、また、インバータ１２３で反転されてナンド回路１１７，１１９，１２１の入力端子に供給される。
【００４６】
トリガ型フリップフロップ１１４は初期化されてローレベル出力とされており、図７（Ｂ）のパルス信号を供給されると図７（Ｃ）に示すパルス信号を出力する。トリガ型フリップフロップ１１４の出力信号はトリガ型フリップフロップ１１５の入力端子に供給されると共に、ナンド回路１１６，１１７，１２０，１２１それぞれの入力端子に供給され、また、インバータ１２４で反転されてナンド回路１１８，１１９，１２２の入力端子に供給される。
【００４７】
トリガ型フリップフロップ１１５は初期化されてローレベル出力とされており、図７（Ｃ）のパルス信号を供給されると図７（Ｄ）に示すパルス信号を出力する。トリガ型フリップフロップ１１５の出力信号はナンド回路１１６，１１７，１１８，１１９それぞれの入力端子に供給され、また、インバータ１２５で反転されてナンド回路１２０，１２１，１２２の入力端子に供給される。
【００４８】
これによって、ナンド回路１１６はパルス信号Ｐ１の立ち上がりからパルス信号Ｐ２の立ち上がり前にローレベルとなる時短モード１信号を生成して端子１３１から出力する。また、ナンド回路１１７はパルス信号Ｐ２の立ち上がりからパルス信号Ｐ３の立ち上がり前にローレベルとなる時短モード２信号を生成して端子１３２から出力する。更に、ナンド回路１１８はパルス信号Ｐ３の立ち上がりからパルス信号Ｐ４の立ち上がり前にローレベルとなる時短モード３信号を生成して端子１３３から出力する。
【００４９】
同様に、ナンド回路１１９はパルス信号Ｐ４の立ち上がりからパルス信号Ｐ５の立ち上がり前にローレベルとなる時短モード４信号を生成して端子１３４から出力する。また、ナンド回路１２０はパルス信号Ｐ５の立ち上がりからパルス信号Ｐ６の立ち上がり前にローレベルとなる時短モード５信号を生成して端子１３５から出力する。更に、ナンド回路１２１はパルス信号Ｐ６の立ち上がりからパルス信号Ｐ７の立ち上がり前にローレベルとなる時短モード６信号を生成して端子１３６から出力する。また、ナンド回路１２２はパルス信号Ｐ７の立ち上がりからパルス信号Ｐ８の立ち上がり前にローレベルとなる時短モード７信号を生成して端子１３７から出力する。
【００５０】
なお、パルス信号Ｐ１の立ち上がり前又はパルス信号Ｐ８の立ち上がり後の通常モードでは、時短モード１信号〜時短モード７信号のいずれもハイレベルである。
【００５１】
すなわち、外部より端子１１０にパルス信号を供給しなければ通常モードであり、パルス信号を１パルス供給すれば時短モード１（時短モード１のみローレベル）が設定され、パルス信号を２パルス供給すれば時短モード２（時短モード２のみローレベル）が設定され、パルス信号を３パルス供給すれば時短モード３（時短モード３のみローレベル）が設定される。また、パルス信号を４パルス供給すれば時短モード４（時短モード４のみローレベル）が設定され、パルス信号を５パルス供給すれば時短モード５（時短モード５のみローレベル）が設定され、パルス信号を６パルス供給すれば時短モード６（時短モード６のみローレベル）が設定され、パルス信号を７パルス供給すれば時短モード７（時短モード７のみローレベル）が設定されることになる。
【００５２】
このように、上記実施形態によれば、縦続接続されたトリガ型フリップフロップの段数をＮとすると、２Ｎ−１種類の時短モード、通常モードを含めると２Ｎ種類のモードを設定することができ、多種の時短モード設定が可能となる。
【図面の簡単な説明】
【００５３】
【図１】本発明のモード設定回路の一実施形態の回路構成図である。
【図２】図１各部の信号波形図である。
【図３】図２の変形例の信号波形図である。
【図４】カウンタ回路の一実施形態の回路構成図である。
【図５】本発明のモード設定回路を保護ＩＣに適用した電池パックの一実施形態のブロック図である。
【図６】モード設定回路の変形例の回路構成図である。
【図７】図６各部の信号波形図である。
【符号の説明】
【００５４】
１１，１２，１８，１９，１１１，１１２〜１２５ インバータ
１３，１４，３１−１〜３１−ｎ，１１３〜１１５ トリガ型フリップフロップ
１５〜１７，１１６〜１２２ ナンド回路
３３〜３５ スイッチ
５０ 電池パック
５２ リチウムイオン電池
５５ 保護ＩＣ
５６ 過充電検出回路
５７ 過放電検出回路
５８ 充電過電流検出回路
５９ 放電過電流検出回路
６０ 短絡検出回路
６１ 発振器
６２ カウンタ回路
６３，６５ 論理回路
６６ 遅延回路
７０ モード設定回路
【技術分野】
【０００１】
本発明は、モード信号を生成するモード設定回路及びそれを用いたカウンタ回路に関する。
【背景技術】
【０００２】
近年、二次電池としてリチウムイオン電池がデジタルカメラなど携帯機器に搭載されている。リチウムイオン電池は過充電及び過放電に弱いため、過充電及び過放電の保護回路を備えた電池パックの形態で使用される。
【０００３】
電池パックには保護ＩＣ（集積回路）が設けられている。保護ＩＣは、過充電検出回路、過放電検出回路、過電流検出回路等を内蔵しており、過放電検出回路或いは過電流検出回路で過放電或いは過電流を検出したときＭＯＳトランジスタを遮断してリチウムイオン電池の放電を停止し、また、過充電検出回路で過充電を検出したときＭＯＳトランジスタを遮断してリチウムイオン電池の充電を停止する。
【０００４】
上記の過充電検出回路、過放電検出回路、過電流検出回路においては、それぞれの検出時間を計時し、検出時間が所定時間（遅延時間）を超えた場合に、過充電検出、過放電検出、過電流検出を確定させてＭＯＳトランジスタの遮断を行うことで誤動作を防止している。つまり、過充電検出、過放電検出、過電流検出が確定するまでに所定時間を要する。
【０００５】
しかし、製造時に保護ＩＣの試験を行う場合には、上記過充電検出、過放電検出、過電流検出に所定時間（遅延時間）を要するために、試験時間が長くなるという問題がある。このため、試験時には保護ＩＣに時短モードを設定して上記所定時間（遅延時間）を短縮又はなしとすることが行われている。
【０００６】
例えば、特許文献１には、テスト用端子の入力レベルがハイレベル（ＶＤＤ），ミドルレベル（ＶＤＤ／２），ローレベル（ＶＳＳ）のいずれであるかを判定して、コンパレータ出力の遅延時間を、通常の遅延時間モード，遅延時間短縮モード，遅延時間なしモードのいずれかに切替えることが記載されている。
【特許文献１】特開２００２−１８６１７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来回路では、テスト用端子の入力レベルをハイレベル（ＶＤＤ），ミドルレベル（ＶＤＤ／２），ローレベル（ＶＳＳ）のいずれかに設定することで、通常の遅延時間モード，遅延時間短縮モード，遅延時間なしモードの３種類の時短モードを設定している。
【０００８】
しかし、テスト用端子の入力レベルを可変設定する構成では、実質的に上記３種類のモード設定が上限であり、更に多種の時短モードを設定することは事実上不可能であった。
【０００９】
本発明は、上記の点に鑑みなされたものであり、多種の時短モード設定が可能なモード設定回路及びそれを用いたカウンタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施態様によるモード設定回路は、外部から供給されるパルス信号によりトリガされる縦続接続された複数段のフリップフロップ（１３，１４）と、
前記複数段のフリップフロップそれぞれの出力信号を演算して複数種類のモード信号を生成する論理回路（１５〜１９）と、を有する。
【００１１】
本発明の一実施態様によるカウンタ回路は、発振器の出力するクロック信号をカウントして計時を行うカウンタ回路において、
前記カウンタ回路を構成する複数段のフリップフロップ（３１−１〜３１−ｎ）の一部もしくは全部をバイパスする複数種類のスイッチ（３３〜３５）を有し、
請求項１記載のモード設定回路（１３〜１９）で生成された複数種類のモード信号それぞれにより前記複数種類のスイッチをオンし、前記カウンタ回路の計時する時間を前記モード信号の種類に応じて短縮する。
【００１２】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１３】
本発明によれば、多種の時短モード設定が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、図面に基づいて本発明の実施形態について説明する。
【００１５】
＜モード設定回路＞
図１は本発明のモード設定回路の一実施形態の回路構成図を示し、図２は図１各部の信号波形図を示す。
【００１６】
図１において、端子１０には図２（Ａ）に示すパルス信号Ｐ１，Ｐ２，Ｐ３，Ｐ４が供給され、縦続接続されたインバータ１１，１２で波形整形されてトリガ型フリップフロップ（Ｔ−ＦＦ）１３の入力端子に供給される。
【００１７】
トリガ型フリップフロップ１３は初期化されてローレベル出力とされており、図２（Ａ）のパルス信号を供給されると図２（Ｂ）に示すパルス信号を出力する。トリガ型フリップフロップ１３の出力信号はトリガ型フリップフロップ１４の入力端子に供給されると共に、ナンド回路１５，１７それぞれの一方の入力端子に供給され、また、インバータ１８で反転されてナンド回路１６の一方の入力端子に供給される。
【００１８】
トリガ型フリップフロップ１４は初期化されてローレベル出力とされており、図２（Ｂ）のパルス信号を供給されると図２（Ｃ）に示すパルス信号を出力する。トリガ型フリップフロップ１４の出力信号はナンド回路１５，１６それぞれの他方の入力端子に供給され、また、インバータ１９で反転されてナンド回路１７の他方の入力端子に供給される。
【００１９】
これによって、ナンド回路１５はパルス信号Ｐ１の立ち上がりからパルス信号Ｐ２の立ち上がり前にローレベルとなる時短モード１信号を生成して端子２１から出力する。また、ナンド回路１６はパルス信号Ｐ２の立ち上がりからパルス信号Ｐ３の立ち上がり前にローレベルとなる時短モード２信号を生成して端子２２から出力する。更に、ナンド回路１７は、パルス信号Ｐ３の立ち上がりからパルス信号Ｐ４の立ち上がり前にローレベルとなる時短モード３信号を生成して端子２３から出力する。
【００２０】
なお、パルス信号Ｐ１の立ち上がり前又はパルス信号Ｐ４の立ち上がり後の通常モードでは、時短モード１信号、時短モード２信号、時短モード３信号のいずれもハイレベルである。
【００２１】
すなわち、外部より端子１０にパルス信号を供給しなければ通常モードであり、パルス信号を１パルス供給すれば時短モード１（時短モード１のみローレベル）が設定され、パルス信号を２パルス供給すれば時短モード２（時短モード２のみローレベル）が設定され、パルス信号を３パルス供給すれば時短モード３（時短モード３のみローレベル）が設定されることになる。
【００２２】
＜ダウントリガ＞
ところで、図２においてはパルス信号をアップトリガ（立ち上がりエッジ）としているが、図３に示すようにダウントリガ（立ち下がりエッジ）としても良い。ただし、この場合には、例えばインバータ１２の後に１段のインバータを追加する。
【００２３】
この場合、端子１０に図３（Ａ）に示す負極性のパルス信号Ｐ１，Ｐ２，Ｐ３，Ｐ４が供給され、これによって、ナンド回路１５はパルス信号Ｐ１の立ち下がりからパルス信号Ｐ２の立ち下がり前にローレベルとなる時短モード１信号を生成して端子２１から出力する。また、ナンド回路１６はパルス信号Ｐ２の立ち下がりからパルス信号Ｐ３の立ち下がり前にローレベルとなる時短モード２信号を生成して端子２２から出力する。更に、ナンド回路１７は、パルス信号Ｐ３の立ち下がりからパルス信号Ｐ４の立ち下がり前にローレベルとなる時短モード３信号を生成して端子２３から出力する。また、パルス信号Ｐ１の立ち下がり前又はパルス信号Ｐ４の立ち下がり後の通常モードでは、時短モード１信号、時短モード２信号、時短モード３信号のいずれもハイレベルである。
【００２４】
ここで、ノイズ等による電源電圧の揺れが発生した場合、モード設定回路７０の入力段のインバータ１１の閾値は電源電圧の揺れに応じて変化するが、インバータ１１を構成するＭＯＳトランジスタのゲート電圧は内部寄生容量の影響により遅れが発生するため、急峻な電源電圧変動で誤検出するおそれがある。しかし、ダウントリガにすることで電源電圧とモード設定回路の入力段のインバータ１１を構成するＭＯＳトランジスタのゲート電圧が同期するのでノイズ耐性が向上する。
【００２５】
＜カウンタ回路＞
図４はカウンタ回路の一実施形態の回路構成図を示す。同図中、端子３０には発振器の出力するクロック信号が供給される。カウンタ回路は縦続接続されたトリガ型フリップフロップ３１−１〜３１−ｎにて構成されており、端子３０からのクロック信号はトリガ型フリップフロップ３１−１の入力端子に供給され、トリガ型フリップフロップ３１−ｎの出力信号が端子３２から出力される。
【００２６】
トリガ型フリップフロップ３１−１の入力端子（端子３０）とトリガ型フリップフロップ３１−ｎの出力端子（端子３２）との間にはスイッチ３３が接続され、トリガ型フリップフロップ３１−４の入力端子とトリガ型フリップフロップ３１−ｎの出力端子（端子３２）との間にはスイッチ３４が接続され、トリガ型フリップフロップ３１−６の入力端子とトリガ型フリップフロップ３１−ｎの出力端子（端子３２）との間にはスイッチ３５が接続されている。
【００２７】
スイッチ３３は端子３６からモード設定回路の出力する時短モード１信号を制御信号として供給されており、時短モード１信号がローレベルでオン（閉成）し、時短モード１信号がハイレベルでオフ（開成）する。スイッチ３４は端子３７からモード設定回路の出力する時短モード２信号を制御信号として供給されており、時短モード２信号がローレベルでオンし、時短モード２信号がハイレベルでオフする。スイッチ３５は端子３８からモード設定回路の出力する時短モード３信号を制御信号として供給されており、時短モード３信号がローレベルでオンし、時短モード３信号がハイレベルでオフする。
【００２８】
ここで、通常モードであれば端子３６，３７，３８が全てハイレベルで、スイッチ３３，３４，３５が全てオフであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−１〜３１−ｎで１／２ｎ分周されて端子３２より出力される。つまり、クロック信号の１周期をτとすると、遅延時間はτ×２ｎとなる。
【００２９】
また、時短モード１であれば端子３６のみがローレベルで、スイッチ３３がオンであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−１〜３１−ｎをバイパスして端子３２より出力される。つまり、遅延時間はなしとなる。
【００３０】
また、時短モード２であれば端子３７のみがローレベルで、スイッチ３４がオンであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−４〜３１−ｎをバイパスして端子３２より出力される。つまり、遅延時間はτ×２３となる。
【００３１】
また、時短モード３であれば端子３８のみがローレベルで、スイッチ３５がオンであるため、端子３０から供給されるクロック信号はトリガ型フリップフロップ３１−６〜３１−ｎをバイパスして端子３２より出力される。つまり、遅延時間はτ×２５となる。
【００３２】
なお、スイッチ３３をトリガ型フリップフロップ３１−１の入力端子とトリガ型フリップフロップ３１−３の出力端子との間に接続して、スイッチ３３のオンによりクロック信号がトリガ型フリップフロップ３１−１〜３１−３をバイパスし、スイッチ３４のオンによりクロック信号がトリガ型フリップフロップ３１−４〜３１−ｎをバイパスするようにして、時短モード１，２で異なるフリップフロップをクロック信号がバイパスするように構成しても良い。
【００３３】
＜保護ＩＣ＞
図５は、本発明のモード設定回路を保護ＩＣに適用した電池パックの一実施形態のブロック図を示す。リチウムイオン電池５２と並列に抵抗Ｒ１１とコンデンサＣ１１の直列回路が接続されている。リチウムイオン電池５２の正極は配線により電池パック５０の外部端子（Ｐ＋）５３に接続され、負極は配線により電流遮断用のｎチャネルＭＯＳトランジスタＭ１１，Ｍ１２を介して電池パック５０の外部端子（Ｐ−）５４に接続されている。
【００３４】
ＭＯＳトランジスタＭ１１，Ｍ１２はドレインを共通接続され、ＭＯＳトランジスタＭ１１のソースはリチウムイオン電池５２の負極に接続され、ＭＯＳトランジスタＭ１２のソースは外部端子５４に接続されている。
【００３５】
保護ＩＣ５５はリチウムイオン電池５２の正極から抵抗Ｒ１１を通して電源ＶＤＤを端子５５ａに供給されると共に、リチウムイオン電池５２の負極から電源ＶＳＳを端子５５ｃに供給されて動作する。
【００３６】
また、保護ＩＣ５５は端子５５ｂに外部からモード設定信号を供給され、端子５５ｆに抵抗Ｒ１２の一端を接続され抵抗Ｒ１２の他端は外部端子５４に接続されている。保護ＩＣ５５はＤＯＵＴ出力の端子５５ｄをＭＯＳトランジスタＭ１１のゲートに接続され、ＣＯＵＴ出力の端子５５ｅをＭＯＳトランジスタＭ１２のゲートに接続されている。
【００３７】
保護ＩＣ５５は、過充電検出回路５６，過放電検出回路５７，充電過電流検出回路５８，放電過電流検出回路５９，短絡検出回路６０を内蔵している。過充電検出回路５６は端子５５ａ，５５ｃの電圧からリチウムイオン電池５２の過充電を検出して検出信号を発振器６１，論理回路６３に供給する。過放電検出回路５７は端子５５ａ，５５ｃの電圧からリチウムイオン電池５２の過放電を検出して検出信号を発振器６１，論理回路６５に供給する。
【００３８】
充電過電流検出回路５８は端子５５ｆの電圧からＭＯＳトランジスタＭ１１、ＭＯＳトランジスタＭ１２に流れる電流が過大となる過電流を検出して検出信号を発振器６１，論理回路６３に供給する。放電過電流検出回路５９は端子５５ｆの電圧からＭＯＳトランジスタＭ１１、ＭＯＳトランジスタＭ１２に流れる電流が過大となる過電流を検出して検出信号を発振器６１，論理回路６５に供給する。短絡検出回路６０は端子５５ｆの電圧から外部端子５３，５４間の短絡を検出して検出信号を遅延回路６６から論理回路６５に供給する。
【００３９】
保護ＩＣ５５の端子（ＤＳ）５５ｂは抵抗Ｒ１３を介して端子５５ｃに接続されると共に、モード設定回路７０に接続されている。モード設定回路７０は図１に示す回路構成であり、端子５５ｂは端子１０に対応する。また、カウンタ回路６２は図４に示す回路構成であり、図４の端子３０には発振器６１からクロック信号が供給される。カウンタ回路６２の出力つまり図４の端子３２出力は論理回路６３，６５に供給される。
【００４０】
ここで、充電時（ＭＯＳトランジスタＭ１１，Ｍ１２がオン）に、過充電検出回路５６又は充電過電流検出回路５８が検出信号を出力すると、発振器６１が発振してクロック信号を出力し、カウンタ回路６２でクロック信号を所定値だけカウントした時点で論理回路６３にハイレベル出力を供給する。論理回路６３は、上記検出信号を供給された後、カウンタ回路６２のハイレベル出力を供給されると、充電停止するためにＭＯＳトランジスタＭ１２のゲートに供給する制御信号をローレベルとし、この制御信号をレベルシフト回路６４で所定値だけ低下させるレベルシフトを行って端子５５ｅからＭＯＳトランジスタＭ１２のゲートに供給する。これにより、リチウムイオン電池５２の充電が停止する。なお、このレベルシフトは、端子５５ｃに対して外部端子５４が、電位が低いために行っている。
【００４１】
また、放電時（ＭＯＳトランジスタＭ１１，Ｍ１２がオン）に、過放電検出回路５７又は放電過電流検出回路５９が検出信号を出力すると、発振器６１が発振してクロック信号を出力し、カウンタ回路６２でクロック信号を所定値だけカウントした時点で論理回路６５にハイレベル出力を供給する。論理回路６５は、上記検出信号を供給された後、カウンタ回路６２のハイレベル出力を供給されると、放電停止するためにＭＯＳトランジスタＭ１１のゲートに供給する制御信号をローレベルとし、この制御信号を端子５５ｄからＭＯＳトランジスタＭ１１のゲートに供給する。
【００４２】
なお、短絡検出回路６０の検出信号は遅延回路６６でカウンタ回路６２による遅延と同様に遅延されされて論理回路６５に供給され、論理回路６５は放電停止するためにＭＯＳトランジスタＭ１１のゲートに供給する制御信号をローレベルとし、この制御信号を端子５５ｄからＭＯＳトランジスタＭ１１のゲートに供給する。これにより、リチウムイオン電池５２の放電が停止する。
【００４３】
＜モード設定回路の変形例＞
図６はモード設定回路の変形例の回路構成図を示し、図７は図６各部の信号波形図を示す。
【００４４】
図６において、端子１１０には図７（Ａ）に示すパルス信号Ｐ１，Ｐ２，Ｐ３，Ｐ４が供給され、縦続接続されたインバータ１１１，１１２を通してトリガ型フリップフロップ（Ｔ−ＦＦ）１１３の入力端子に供給される。
【００４５】
トリガ型フリップフロップ１１３は初期化されてローレベル出力とされており、図７（Ａ）のパルス信号を供給されると図７（Ｂ）に示すパルス信号を出力する。トリガ型フリップフロップ１１３の出力信号はトリガ型フリップフロップ１１４の入力端子に供給されると共に、ナンド回路１１６，１１８，１２０，１２２それぞれの入力端子に供給され、また、インバータ１２３で反転されてナンド回路１１７，１１９，１２１の入力端子に供給される。
【００４６】
トリガ型フリップフロップ１１４は初期化されてローレベル出力とされており、図７（Ｂ）のパルス信号を供給されると図７（Ｃ）に示すパルス信号を出力する。トリガ型フリップフロップ１１４の出力信号はトリガ型フリップフロップ１１５の入力端子に供給されると共に、ナンド回路１１６，１１７，１２０，１２１それぞれの入力端子に供給され、また、インバータ１２４で反転されてナンド回路１１８，１１９，１２２の入力端子に供給される。
【００４７】
トリガ型フリップフロップ１１５は初期化されてローレベル出力とされており、図７（Ｃ）のパルス信号を供給されると図７（Ｄ）に示すパルス信号を出力する。トリガ型フリップフロップ１１５の出力信号はナンド回路１１６，１１７，１１８，１１９それぞれの入力端子に供給され、また、インバータ１２５で反転されてナンド回路１２０，１２１，１２２の入力端子に供給される。
【００４８】
これによって、ナンド回路１１６はパルス信号Ｐ１の立ち上がりからパルス信号Ｐ２の立ち上がり前にローレベルとなる時短モード１信号を生成して端子１３１から出力する。また、ナンド回路１１７はパルス信号Ｐ２の立ち上がりからパルス信号Ｐ３の立ち上がり前にローレベルとなる時短モード２信号を生成して端子１３２から出力する。更に、ナンド回路１１８はパルス信号Ｐ３の立ち上がりからパルス信号Ｐ４の立ち上がり前にローレベルとなる時短モード３信号を生成して端子１３３から出力する。
【００４９】
同様に、ナンド回路１１９はパルス信号Ｐ４の立ち上がりからパルス信号Ｐ５の立ち上がり前にローレベルとなる時短モード４信号を生成して端子１３４から出力する。また、ナンド回路１２０はパルス信号Ｐ５の立ち上がりからパルス信号Ｐ６の立ち上がり前にローレベルとなる時短モード５信号を生成して端子１３５から出力する。更に、ナンド回路１２１はパルス信号Ｐ６の立ち上がりからパルス信号Ｐ７の立ち上がり前にローレベルとなる時短モード６信号を生成して端子１３６から出力する。また、ナンド回路１２２はパルス信号Ｐ７の立ち上がりからパルス信号Ｐ８の立ち上がり前にローレベルとなる時短モード７信号を生成して端子１３７から出力する。
【００５０】
なお、パルス信号Ｐ１の立ち上がり前又はパルス信号Ｐ８の立ち上がり後の通常モードでは、時短モード１信号〜時短モード７信号のいずれもハイレベルである。
【００５１】
すなわち、外部より端子１１０にパルス信号を供給しなければ通常モードであり、パルス信号を１パルス供給すれば時短モード１（時短モード１のみローレベル）が設定され、パルス信号を２パルス供給すれば時短モード２（時短モード２のみローレベル）が設定され、パルス信号を３パルス供給すれば時短モード３（時短モード３のみローレベル）が設定される。また、パルス信号を４パルス供給すれば時短モード４（時短モード４のみローレベル）が設定され、パルス信号を５パルス供給すれば時短モード５（時短モード５のみローレベル）が設定され、パルス信号を６パルス供給すれば時短モード６（時短モード６のみローレベル）が設定され、パルス信号を７パルス供給すれば時短モード７（時短モード７のみローレベル）が設定されることになる。
【００５２】
このように、上記実施形態によれば、縦続接続されたトリガ型フリップフロップの段数をＮとすると、２Ｎ−１種類の時短モード、通常モードを含めると２Ｎ種類のモードを設定することができ、多種の時短モード設定が可能となる。
【図面の簡単な説明】
【００５３】
【図１】本発明のモード設定回路の一実施形態の回路構成図である。
【図２】図１各部の信号波形図である。
【図３】図２の変形例の信号波形図である。
【図４】カウンタ回路の一実施形態の回路構成図である。
【図５】本発明のモード設定回路を保護ＩＣに適用した電池パックの一実施形態のブロック図である。
【図６】モード設定回路の変形例の回路構成図である。
【図７】図６各部の信号波形図である。
【符号の説明】
【００５４】
１１，１２，１８，１９，１１１，１１２〜１２５ インバータ
１３，１４，３１−１〜３１−ｎ，１１３〜１１５ トリガ型フリップフロップ
１５〜１７，１１６〜１２２ ナンド回路
３３〜３５ スイッチ
５０ 電池パック
５２ リチウムイオン電池
５５ 保護ＩＣ
５６ 過充電検出回路
５７ 過放電検出回路
５８ 充電過電流検出回路
５９ 放電過電流検出回路
６０ 短絡検出回路
６１ 発振器
６２ カウンタ回路
６３，６５ 論理回路
６６ 遅延回路
７０ モード設定回路
【特許請求の範囲】
【請求項１】
外部から供給されるパルス信号によりトリガされる縦続接続された複数段のフリップフロップと、
前記複数段のフリップフロップそれぞれの出力信号を演算して複数種類のモード信号を生成する論理回路と、
を有することを特徴とするモード設定回路。
【請求項２】
発振器の出力するクロック信号をカウントして計時を行うカウンタ回路において、
前記カウンタ回路を構成する複数段のフリップフロップの一部もしくは全部をバイパスする複数種類のスイッチを有し、
請求項１記載のモード設定回路で生成された複数種類のモード信号それぞれにより前記複数種類のスイッチをオンし、前記カウンタ回路の計時する時間を前記モード信号の種類に応じて短縮することを特徴とするカウンタ回路。
【請求項１】
外部から供給されるパルス信号によりトリガされる縦続接続された複数段のフリップフロップと、
前記複数段のフリップフロップそれぞれの出力信号を演算して複数種類のモード信号を生成する論理回路と、
を有することを特徴とするモード設定回路。
【請求項２】
発振器の出力するクロック信号をカウントして計時を行うカウンタ回路において、
前記カウンタ回路を構成する複数段のフリップフロップの一部もしくは全部をバイパスする複数種類のスイッチを有し、
請求項１記載のモード設定回路で生成された複数種類のモード信号それぞれにより前記複数種類のスイッチをオンし、前記カウンタ回路の計時する時間を前記モード信号の種類に応じて短縮することを特徴とするカウンタ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−１０９６０５（Ｐ２０１０−１０９６０５Ａ）
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願番号】特願２００８−２７８７２１（Ｐ２００８−２７８７２１）
【出願日】平成２０年１０月２９日（２００８．１０．２９）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願日】平成２０年１０月２９日（２００８．１０．２９）
【出願人】（０００００６２２０）ミツミ電機株式会社 (1,651)
【Ｆターム（参考）】
[ Back to top ]