保護膜形成方法および保護膜
【課題】バリアー性に富むとともに、残留応力が比較的小さい保護膜を得る。
【解決手段】ガラス基板１０上に、多数の有機ＥＬ素子を含む素子層１２を形成し、この素子層１２の全体を覆って保護膜１４を形成する。特に、この保護膜１４は化学気相堆積法を用いることが好適であり、その際の形成条件（温度、原料供給量）を形成途中で変更する。これによって、厚み方向において、緻密度の異なる保護層１４が得られる。これによって素子層１２の近傍での残留応力が比較的小さく、表面部では緻密で水分等などに対するバリアー性が高い。
【解決手段】ガラス基板１０上に、多数の有機ＥＬ素子を含む素子層１２を形成し、この素子層１２の全体を覆って保護膜１４を形成する。特に、この保護膜１４は化学気相堆積法を用いることが好適であり、その際の形成条件（温度、原料供給量）を形成途中で変更する。これによって、厚み方向において、緻密度の異なる保護層１４が得られる。これによって素子層１２の近傍での残留応力が比較的小さく、表面部では緻密で水分等などに対するバリアー性が高い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部構造を保護する保護膜、特に応力緩和およびバリアー性の両方にすぐれたものに関する。
【背景技術】
【０００２】
従来より、薄型フラットパネルとして、有機ＥＬディスプレイパネルが知られている。この有機ＥＬディスプレイパネルでは、ガラス基板上に、薄膜トランジスタ（ＴＦＴ）を形成し、これを利用して周辺回路および画素回路を形成し、その上に画素毎に有機ＥＬ素子を形成している。
【０００３】
この有機ＥＬ素子は、有機物質により構成されているため、変質しやすく、水分や酸化などにより変質した場合には、所期の発光を維持できないという問題がある。
【０００４】
そこで、有機ＥＬパネルにおいては、内部を窒素雰囲気に維持するとともに乾燥剤を配置して、内部空間における水分を除去して、有機ＥＬ素子の変質を防止している。
【０００５】
しかし、この有機ＥＬ素子の保護をより確実に行いたいという要求は、常にあり、各種の提案がある。例えば、特許文献１には、画素基板全体を覆って水分や酸素に対するバリア性の高い保護膜を形成することが示されている。
【０００６】
また、膜形成方法の１つとして、触媒化学気相堆積法（Catalytic Chemical Vapor Deposition:Cat CVD）があり、３００℃程度の比較的低温で効果的な膜形成が行える（特許文献２参照）。
【０００７】
【特許文献１】特開２００３−２９７５４９号公報
【特許文献２】特開２００３−３０９１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、保護膜は、水分等に対するバリア性を高めると、その膜はかなり緻密なものになるが、このような緻密な膜はその形成後においてその下側の材料との関係で大きな残留応力を発生しやすい。一方、構造が粗な膜は、残留応力が小さいが、バリアー性に劣るという問題があった。
【０００９】
本発明では、バリアー性に富むとともに、残留応力が比較的小さい保護膜を提供する。
【課題を解決するための手段】
【００１０】
本発明は、基板上に、多数の素子を形成し、その後にこの多数の素子を保護する保護膜を形成する保護膜形成方法であって、保護膜形成の条件をその保護膜形成途中で変更することによって、比較的粗に形成され、残留応力が少ない低ストレス層と、比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、を含む厚み方向における傾斜構造を有する保護膜を形成することを特徴とする。
【００１１】
また、保護膜形成中に温度を変更することで、膜構成物質を同一として、膜の緻密度を変化させることが好適である。
【００１２】
また、前記保護膜形成は、触媒化学気相堆積法であることが好適である。
【００１３】
また、前記保護膜は、ＳｉＮ膜であることが好適である。
【００１４】
また、前記保護膜は、基板上に形成された多数の有機ＥＬ素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることが好適である。
【００１５】
また、前記保護膜形成時の基板温度を１００℃以下に維持することが好適である。
【００１６】
また、本発明は、基板上に形成された多数の素子構造を保護する保護膜であって、比較的粗に形成され残留応力が少ない低ストレス層と、比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、を含む厚み方向における傾斜構造を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、保護膜の緻密度を厚み方向に適切なものに制御することができる。例えば、表面部分は、水分等に対するバリア性が高い緻密なものとし、下側の構造を粗にすることによって、その下側の材料との関係で生じる残留応力を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１９】
図１は、実施形態に係る保護膜の全体構成を示す図であり、ガラス基板１０上には、多数の有機ＥＬ素子を含む素子層１２が形成され、素子層１２の全体を覆って保護膜１４が形成されている。
【００２０】
ここで、この実施形態では、保護膜１４は、ＳｉＮであり、触媒化学気相堆積法によって形成される。特に、その成膜温度を途中で上昇させることで、膜の緻密度が徐々に変化させられている。また、ＳｉＮ膜は、ＳｉＨ4、Ｈ2、ＮＨ3などの原料ガスを供給しながら成膜する。そこで、ＳｉＨ4の供給量を減少することによっても、膜の緻密度を小さくできる。そこで、原料の供給量、ＳｉＮ膜であれば、ＳｉＨ4の供給量を変更することでも、膜の緻密度を変化させることができ、原料供給量と、成膜温度の両方を変更することで、緻密度の変化幅を大きくすることができる。
【００２１】
図２には、触媒化学気相堆積法による成膜装置の概略構成が示してある。真空チャンバ２０の一側には、真空ポンプに接続される排気口２２が設けられており、ここから真空チャンバ２０内のガスが排気される。一方、真空チャンバ２０の他の一側には、試料導入口２４が設けられており、ここから保護膜が形成される対象である試料基板２６が導入される。
【００２２】
真空チャンバ２０の下部には、試料台２８が設けられ、この試料台２８に試料基板２６がセットされる。この試料台２８の下部には、冷却器３０が設けられている。この冷却器３０は、冷媒（例えば、水）が循環され、試料台２８および試料基板２６を所定温度に維持するものである。冷媒の温度、循環量などによって、試料基板２６の温度を所定のものに設定することができる。
【００２３】
この試料台２８の上方である真空チャンバ２０の中間部分には、加熱触媒体３２が設けられる。図においては、省略しているが、加熱触媒体３２には、図示しない電源から通電され、これによって加熱触媒体３２が所定温度まで加熱される。
【００２４】
そして、加熱触媒体３２の上方である真空チャンバ２０の上部には、ガス供給部３４が設けられている。このガス供給部３４は、中空円盤状で、その下面に多数の開口が形成されており、外部から原料ガスが供給される。従って、供給された原料ガスが、開口から吹き出される。
【００２５】
なお、加熱触媒体３２には、ガス供給部３４から供給される原料ガスが効果的に接触するように、網目状に形成されている。
【００２６】
真空ポンプによって、真空チャンバ２０内を所定の真空度に維持する。また、試料台２８に試料基板２６をセットするとともに、冷媒を冷却器３０に流通して、試料基板２６の温度を所定温度にセットする。この状態で、原料ガスの供給を開始する。そして、加熱触媒体３２に電流を流し、所定温度まで加熱する。
【００２７】
ＳｉＮ膜を形成する場合、原料ガスとしては、ＳｉＨ4、Ｈ2、ＮＨ3が用いられ、加熱触媒体３２としてはタングステンが利用される。加熱触媒体３２は、例えば２００℃程度まで加熱されており、ここに原料ガスが通ることで、原料ガス中のＳｉＨ3、Ｈ、ＮＨ2などのラジカルが生成され、これが低温の試料基板２６の表面上に堆積し、ＳｉＮ膜が形成される。
【００２８】
本実施形態では、ＳｉＨ4の流量を途中で増加させるとともに、冷却器３０による試料基板２６の温度を途中で増加させることによって、緻密度を徐々に上昇させたＳｉＮ傾斜膜を形成する。
【００２９】
これによって、ＳｉＮ膜の下方との応力を小さく維持するとともに、表面における水分などに対するバリアー性を向上した保護膜が得られる。
【００３０】
図３は、触媒化学気相堆積法による成膜において、成膜温度を変更した場合の作製された膜の成膜温度と、その膜の酸（例えば、バッファード（緩衝）フッ酸）によるエッチングレートの関係を示す図である。ここで、このエッチングレートは、膜の緻密度と比例するため、エッチングレートは、緻密度とみなしてもよい。このように、成膜温度を高くするとそれだけエッチングレートが下がり、緻密度が上昇する。
【００３１】
図４は、図３と同じ膜について、残留応力を計測し、残留応力とエッチングレートの関係を示した図である。このように、残留応力が高いほど、エッチングレートが低い（緻密度が高い）。
【００３２】
図５には、Ｓｉ基板上にＳｉＮ膜を３００ｎｍ堆積させた場合の残留応力［ＭＰａ］と、ガラス基板上にＳｉＮ膜を３００ｎｍ堆積させた場合の緩衝フッ酸によるエッチングレートの関係を示す。さらに、図において、Ｃは基板温度６０℃で、シラン（ＳｉＨ4）流量が小の場合、Ｂ６０は基板温度６０℃でシラン（ＳｉＨ4）流量が中の場合、Ｂ８０は基板温度８０℃でシラン（ＳｉＨ4）流量が中の場合、Ａ６０は基板温度６０℃でシラン（ＳｉＨ4）流量が大の場合、Ａ８０は基板温度８０℃でシラン（ＳｉＨ4）流量が大の場合を示している。
【００３３】
これより、シラン流量を変更するか、基板温度を変更するか、またはその両方を変更することで、生成膜の緻密度を変更することができることが確認された。
【００３４】
このようなＳｉＮ膜は、有機ＥＬ表示パネルにおける画素基板を覆う保護膜として好適である。特に、本実施形態では、冷却器３０に冷媒を流通し、基板温度を１００℃以下（好ましくは６０〜８０℃）に冷却する。これによって、ＥＬ素子の表面に形成して好適なＳｉＮ膜を得ることができる。すなわち、従来の化学気相堆積法では、基板温度を３００℃程度の温度に加温していた。しかし、特に有機ＥＬの電極上に形成するＳｉＮ膜においては、１００℃以下という低温での成膜が好適であることが分かった。また、１００℃以下では、冷媒として水を用いることができるというメリットもある。
【００３５】
図６は、１画素の発光領域と駆動ＴＦＴの部分の構成を示す断面図である。なお、各画素には、複数のＴＦＴがそれぞれ設けられ、駆動ＴＦＴは、電源ラインから有機ＥＬ素子へ供給する電流を制御するＴＦＴである。
【００３６】
ガラス基板１３０上には、ＳｉＮとＳｉＯ2の積層からなるバッファ層１１１が全面に形成され、その上に所定のエリア（ＴＦＴを形成するエリア）にポリシリコンの能動層１２２が形成される。
【００３７】
能動層１２２およびバッファ層１１１を覆って全面にゲート絶縁膜１１３が形成される。このゲート絶縁膜１１３は、例えばＳｉＯ2およびＳｉＮを積層して形成される。このゲート絶縁膜１１３上方であって、チャネル領域１２２ｃの上に例えばＣｒのゲート電極１２４が形成される。そして、ゲート電極１２４をマスクとして、能動層１２２へ不純物をドープすることで、この能動層１２２には、中央部分のゲート電極の下方に不純物がドープされていないチャネル領域１２２ｃ、その両側に不純物のドープされたソース領域１２２ｓおよびドレイン領域１２２ｄが形成される。
【００３８】
そして、ゲート絶縁膜１１３およびゲート電極１２４を覆って全面に層間絶縁膜１１５が形成され、この層間絶縁膜１１５内部のソース領域１２２ｓ、ドレイン領域１２２ｄの上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜１１５の上面に配置されるソース電極１５３、およびドレイン電極１２６が形成される。なお、ソース電極１５３には、電源ライン（図示せず）が接続される。ここで、このようにして形成された駆動ＴＦＴは、この例ではｐチャネルＴＦＴであるが、ｎチャネルとすることもできる。
【００３９】
層間絶縁膜１１５およびソース電極１５３、ドレイン電極１２６を覆って、全面に平坦化膜１１７が形成され、その上に陽極として機能する透明電極１６１が設けられる。また、ドレイン電極１２６の上方の平坦化膜１１７には、これらを貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極１２６と透明電極１６１が接続される。
【００４０】
なお、層間絶縁膜１１５および平坦化膜１１７には、通常アクリル樹脂などの有機膜が利用されるが、ＴＥＯＳなどの無機膜を利用することも可能である。また、ソース電極１５３、ドレイン電極１２６は、アルミなどの金属が利用され、透明電極１６１には通常ＩＴＯが利用される。
【００４１】
この透明電極１６１は、通常各画素の大部分の領域に形成され、全体としてほぼ四角形状で、ドレイン電極１２６との接続用のコンタクト部分が突出部として形成されており、コンタクトホール内にものびている。
【００４２】
この透明電極１６１の上には、全面に形成されたホール輸送層１６２、有機発光層１６３、電子輸送層１６４からなる有機層１６５と、例えばＡｌの対向電極１６６が陰極として形成されている。
【００４３】
透明電極１６１の周辺部分上のホール輸送層１６２の下方には、平坦化膜１６７が形成されており、この平坦化膜１６７によって、各画素の発光領域が透明電極１６１上であって、ホール輸送層１６２が透明電極１６１に直接接している部分が限定され、ここが発光領域となる。なお、平坦化膜１６７にも、通常アクリル樹脂などの有機膜が利用されるがＴＥＯＳなどの無機膜を利用することも可能である。
【００４４】
そして、対向電極１６６は、画素領域全面に渡って形成されており、この対向電極１６６の全体を覆って、ＳｉＮからなる保護膜１７０が形成されている。この保護膜１７０は、上述のように、対向電極１６６に接する部分が粗で表面部が緻密な傾斜構造を有しており、これによって対向電極１６６に接する部分の残留応力が小さく、かつ緻密な表面によって透湿度が非常に小さく、水分などの有機層への侵入を効果的に防止している。
【００４５】
なお、ホール輸送層１６２、有機発光層１６３及び電子輸送層１６４には、有機ＥＬ素子に通常利用される材料が使用される。有機発光層１６３はその材料（通常はドーパント）によって、発光色が決定され、適宜選択される。
【００４６】
このような構成において、ゲート電極１２４の設定電圧に応じて、駆動ＴＦＴがオンすると、電源ラインからの電流が、透明電極１６１から対向電極１６６に流れ、この電流によって有機発光層１６３において、発光が起こり、この光が、ガラス基板１３０を介し射出される。
【００４７】
なお、この例では、ガラス基板１３０側から光を射出するボトムエミッションタイプとしたが、これに限らずトップエミッションタイプとすることもできる。この場合、対向電極１６６をＩＴＯなどの透明導電材料から構成し、透明電極１６１の下面には、Ａｇなどの反射膜を配置する。
【００４８】
また、ガラス基板１３０上には、多数の画素がマトリクス状に配置され、その周辺部には周辺回路が形成され、これによって画素基板が形成される。そして、画素基板に対向して封止基板を配置し、両者の周辺部がシール材を用いて気密に接続される。従って、画素基板の上方空間は、気密であり、かつ画素基板の表面は保護膜１７０によってカバーされているため、有機層に水分が侵入するのが効果的に防止される。
【００４９】
本実施形態では、保護膜として、ＳｉＮ膜を採用し、これによって有機ＥＬ素子を保護した。しかし、これに限定されることなく、各種の半導体装置などにおける保護膜としても利用することができる。
【００５０】
また、成膜条件を徐々に変更して、膜組成を徐々に変更してもよいし、異なる条件の膜の積層構造としてもよい。
【００５１】
さらに、保護膜を成膜する下側の膜の組成によっては、保護膜の下側ほど緻密に形成した方がよい場合もあり、この場合には成膜時に温度を徐々に下降させまたは原料供給量を徐々に減少させればよい。
【図面の簡単な説明】
【００５２】
【図１】実施形態の概略構成を示す図である。
【図２】成膜装置の構成を示す図である。
【図３】成膜温度とエッチングレートの関係を示す図である。
【図４】残留応力とエッチングレートの関係を示す図である。
【図５】種々の条件における残留応力およびエッチングレートを示す図である。
【図６】画素部分の構造を示す図である。
【符号の説明】
【００５３】
１０ ガラス基板、１２ 素子層、１４ 保護膜、２０ 真空チャンバ、２２ 排気口、２４ 試料導入口、２６ 試料基板、２８ 試料台、３０ 冷却器、３２ 加熱触媒体、３４ ガス供給部、６０，８０基板温度、１１１ バッファ層、１１３ ゲート絶縁膜、１１５ 層間絶縁膜、１１７ 平坦化膜、１２２ 能動層、１２２ｃ チャネル領域、１２２ｄ ドレイン領域、１２２ｓ ソース領域、１２４ ゲート電極、１２６ ドレイン電極、１３０ ガラス基板、１５３ ソース電極、１６１ 透明電極、１６２ ホール輸送層、１６３ 有機発光層、１６４ 電子輸送層、１６５ 有機層、１６６ 対向電極、１６７ 平坦化膜、１７０ 保護膜。
【技術分野】
【０００１】
本発明は、内部構造を保護する保護膜、特に応力緩和およびバリアー性の両方にすぐれたものに関する。
【背景技術】
【０００２】
従来より、薄型フラットパネルとして、有機ＥＬディスプレイパネルが知られている。この有機ＥＬディスプレイパネルでは、ガラス基板上に、薄膜トランジスタ（ＴＦＴ）を形成し、これを利用して周辺回路および画素回路を形成し、その上に画素毎に有機ＥＬ素子を形成している。
【０００３】
この有機ＥＬ素子は、有機物質により構成されているため、変質しやすく、水分や酸化などにより変質した場合には、所期の発光を維持できないという問題がある。
【０００４】
そこで、有機ＥＬパネルにおいては、内部を窒素雰囲気に維持するとともに乾燥剤を配置して、内部空間における水分を除去して、有機ＥＬ素子の変質を防止している。
【０００５】
しかし、この有機ＥＬ素子の保護をより確実に行いたいという要求は、常にあり、各種の提案がある。例えば、特許文献１には、画素基板全体を覆って水分や酸素に対するバリア性の高い保護膜を形成することが示されている。
【０００６】
また、膜形成方法の１つとして、触媒化学気相堆積法（Catalytic Chemical Vapor Deposition:Cat CVD）があり、３００℃程度の比較的低温で効果的な膜形成が行える（特許文献２参照）。
【０００７】
【特許文献１】特開２００３−２９７５４９号公報
【特許文献２】特開２００３−３０９１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、保護膜は、水分等に対するバリア性を高めると、その膜はかなり緻密なものになるが、このような緻密な膜はその形成後においてその下側の材料との関係で大きな残留応力を発生しやすい。一方、構造が粗な膜は、残留応力が小さいが、バリアー性に劣るという問題があった。
【０００９】
本発明では、バリアー性に富むとともに、残留応力が比較的小さい保護膜を提供する。
【課題を解決するための手段】
【００１０】
本発明は、基板上に、多数の素子を形成し、その後にこの多数の素子を保護する保護膜を形成する保護膜形成方法であって、保護膜形成の条件をその保護膜形成途中で変更することによって、比較的粗に形成され、残留応力が少ない低ストレス層と、比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、を含む厚み方向における傾斜構造を有する保護膜を形成することを特徴とする。
【００１１】
また、保護膜形成中に温度を変更することで、膜構成物質を同一として、膜の緻密度を変化させることが好適である。
【００１２】
また、前記保護膜形成は、触媒化学気相堆積法であることが好適である。
【００１３】
また、前記保護膜は、ＳｉＮ膜であることが好適である。
【００１４】
また、前記保護膜は、基板上に形成された多数の有機ＥＬ素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることが好適である。
【００１５】
また、前記保護膜形成時の基板温度を１００℃以下に維持することが好適である。
【００１６】
また、本発明は、基板上に形成された多数の素子構造を保護する保護膜であって、比較的粗に形成され残留応力が少ない低ストレス層と、比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、を含む厚み方向における傾斜構造を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、保護膜の緻密度を厚み方向に適切なものに制御することができる。例えば、表面部分は、水分等に対するバリア性が高い緻密なものとし、下側の構造を粗にすることによって、その下側の材料との関係で生じる残留応力を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１９】
図１は、実施形態に係る保護膜の全体構成を示す図であり、ガラス基板１０上には、多数の有機ＥＬ素子を含む素子層１２が形成され、素子層１２の全体を覆って保護膜１４が形成されている。
【００２０】
ここで、この実施形態では、保護膜１４は、ＳｉＮであり、触媒化学気相堆積法によって形成される。特に、その成膜温度を途中で上昇させることで、膜の緻密度が徐々に変化させられている。また、ＳｉＮ膜は、ＳｉＨ4、Ｈ2、ＮＨ3などの原料ガスを供給しながら成膜する。そこで、ＳｉＨ4の供給量を減少することによっても、膜の緻密度を小さくできる。そこで、原料の供給量、ＳｉＮ膜であれば、ＳｉＨ4の供給量を変更することでも、膜の緻密度を変化させることができ、原料供給量と、成膜温度の両方を変更することで、緻密度の変化幅を大きくすることができる。
【００２１】
図２には、触媒化学気相堆積法による成膜装置の概略構成が示してある。真空チャンバ２０の一側には、真空ポンプに接続される排気口２２が設けられており、ここから真空チャンバ２０内のガスが排気される。一方、真空チャンバ２０の他の一側には、試料導入口２４が設けられており、ここから保護膜が形成される対象である試料基板２６が導入される。
【００２２】
真空チャンバ２０の下部には、試料台２８が設けられ、この試料台２８に試料基板２６がセットされる。この試料台２８の下部には、冷却器３０が設けられている。この冷却器３０は、冷媒（例えば、水）が循環され、試料台２８および試料基板２６を所定温度に維持するものである。冷媒の温度、循環量などによって、試料基板２６の温度を所定のものに設定することができる。
【００２３】
この試料台２８の上方である真空チャンバ２０の中間部分には、加熱触媒体３２が設けられる。図においては、省略しているが、加熱触媒体３２には、図示しない電源から通電され、これによって加熱触媒体３２が所定温度まで加熱される。
【００２４】
そして、加熱触媒体３２の上方である真空チャンバ２０の上部には、ガス供給部３４が設けられている。このガス供給部３４は、中空円盤状で、その下面に多数の開口が形成されており、外部から原料ガスが供給される。従って、供給された原料ガスが、開口から吹き出される。
【００２５】
なお、加熱触媒体３２には、ガス供給部３４から供給される原料ガスが効果的に接触するように、網目状に形成されている。
【００２６】
真空ポンプによって、真空チャンバ２０内を所定の真空度に維持する。また、試料台２８に試料基板２６をセットするとともに、冷媒を冷却器３０に流通して、試料基板２６の温度を所定温度にセットする。この状態で、原料ガスの供給を開始する。そして、加熱触媒体３２に電流を流し、所定温度まで加熱する。
【００２７】
ＳｉＮ膜を形成する場合、原料ガスとしては、ＳｉＨ4、Ｈ2、ＮＨ3が用いられ、加熱触媒体３２としてはタングステンが利用される。加熱触媒体３２は、例えば２００℃程度まで加熱されており、ここに原料ガスが通ることで、原料ガス中のＳｉＨ3、Ｈ、ＮＨ2などのラジカルが生成され、これが低温の試料基板２６の表面上に堆積し、ＳｉＮ膜が形成される。
【００２８】
本実施形態では、ＳｉＨ4の流量を途中で増加させるとともに、冷却器３０による試料基板２６の温度を途中で増加させることによって、緻密度を徐々に上昇させたＳｉＮ傾斜膜を形成する。
【００２９】
これによって、ＳｉＮ膜の下方との応力を小さく維持するとともに、表面における水分などに対するバリアー性を向上した保護膜が得られる。
【００３０】
図３は、触媒化学気相堆積法による成膜において、成膜温度を変更した場合の作製された膜の成膜温度と、その膜の酸（例えば、バッファード（緩衝）フッ酸）によるエッチングレートの関係を示す図である。ここで、このエッチングレートは、膜の緻密度と比例するため、エッチングレートは、緻密度とみなしてもよい。このように、成膜温度を高くするとそれだけエッチングレートが下がり、緻密度が上昇する。
【００３１】
図４は、図３と同じ膜について、残留応力を計測し、残留応力とエッチングレートの関係を示した図である。このように、残留応力が高いほど、エッチングレートが低い（緻密度が高い）。
【００３２】
図５には、Ｓｉ基板上にＳｉＮ膜を３００ｎｍ堆積させた場合の残留応力［ＭＰａ］と、ガラス基板上にＳｉＮ膜を３００ｎｍ堆積させた場合の緩衝フッ酸によるエッチングレートの関係を示す。さらに、図において、Ｃは基板温度６０℃で、シラン（ＳｉＨ4）流量が小の場合、Ｂ６０は基板温度６０℃でシラン（ＳｉＨ4）流量が中の場合、Ｂ８０は基板温度８０℃でシラン（ＳｉＨ4）流量が中の場合、Ａ６０は基板温度６０℃でシラン（ＳｉＨ4）流量が大の場合、Ａ８０は基板温度８０℃でシラン（ＳｉＨ4）流量が大の場合を示している。
【００３３】
これより、シラン流量を変更するか、基板温度を変更するか、またはその両方を変更することで、生成膜の緻密度を変更することができることが確認された。
【００３４】
このようなＳｉＮ膜は、有機ＥＬ表示パネルにおける画素基板を覆う保護膜として好適である。特に、本実施形態では、冷却器３０に冷媒を流通し、基板温度を１００℃以下（好ましくは６０〜８０℃）に冷却する。これによって、ＥＬ素子の表面に形成して好適なＳｉＮ膜を得ることができる。すなわち、従来の化学気相堆積法では、基板温度を３００℃程度の温度に加温していた。しかし、特に有機ＥＬの電極上に形成するＳｉＮ膜においては、１００℃以下という低温での成膜が好適であることが分かった。また、１００℃以下では、冷媒として水を用いることができるというメリットもある。
【００３５】
図６は、１画素の発光領域と駆動ＴＦＴの部分の構成を示す断面図である。なお、各画素には、複数のＴＦＴがそれぞれ設けられ、駆動ＴＦＴは、電源ラインから有機ＥＬ素子へ供給する電流を制御するＴＦＴである。
【００３６】
ガラス基板１３０上には、ＳｉＮとＳｉＯ2の積層からなるバッファ層１１１が全面に形成され、その上に所定のエリア（ＴＦＴを形成するエリア）にポリシリコンの能動層１２２が形成される。
【００３７】
能動層１２２およびバッファ層１１１を覆って全面にゲート絶縁膜１１３が形成される。このゲート絶縁膜１１３は、例えばＳｉＯ2およびＳｉＮを積層して形成される。このゲート絶縁膜１１３上方であって、チャネル領域１２２ｃの上に例えばＣｒのゲート電極１２４が形成される。そして、ゲート電極１２４をマスクとして、能動層１２２へ不純物をドープすることで、この能動層１２２には、中央部分のゲート電極の下方に不純物がドープされていないチャネル領域１２２ｃ、その両側に不純物のドープされたソース領域１２２ｓおよびドレイン領域１２２ｄが形成される。
【００３８】
そして、ゲート絶縁膜１１３およびゲート電極１２４を覆って全面に層間絶縁膜１１５が形成され、この層間絶縁膜１１５内部のソース領域１２２ｓ、ドレイン領域１２２ｄの上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜１１５の上面に配置されるソース電極１５３、およびドレイン電極１２６が形成される。なお、ソース電極１５３には、電源ライン（図示せず）が接続される。ここで、このようにして形成された駆動ＴＦＴは、この例ではｐチャネルＴＦＴであるが、ｎチャネルとすることもできる。
【００３９】
層間絶縁膜１１５およびソース電極１５３、ドレイン電極１２６を覆って、全面に平坦化膜１１７が形成され、その上に陽極として機能する透明電極１６１が設けられる。また、ドレイン電極１２６の上方の平坦化膜１１７には、これらを貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極１２６と透明電極１６１が接続される。
【００４０】
なお、層間絶縁膜１１５および平坦化膜１１７には、通常アクリル樹脂などの有機膜が利用されるが、ＴＥＯＳなどの無機膜を利用することも可能である。また、ソース電極１５３、ドレイン電極１２６は、アルミなどの金属が利用され、透明電極１６１には通常ＩＴＯが利用される。
【００４１】
この透明電極１６１は、通常各画素の大部分の領域に形成され、全体としてほぼ四角形状で、ドレイン電極１２６との接続用のコンタクト部分が突出部として形成されており、コンタクトホール内にものびている。
【００４２】
この透明電極１６１の上には、全面に形成されたホール輸送層１６２、有機発光層１６３、電子輸送層１６４からなる有機層１６５と、例えばＡｌの対向電極１６６が陰極として形成されている。
【００４３】
透明電極１６１の周辺部分上のホール輸送層１６２の下方には、平坦化膜１６７が形成されており、この平坦化膜１６７によって、各画素の発光領域が透明電極１６１上であって、ホール輸送層１６２が透明電極１６１に直接接している部分が限定され、ここが発光領域となる。なお、平坦化膜１６７にも、通常アクリル樹脂などの有機膜が利用されるがＴＥＯＳなどの無機膜を利用することも可能である。
【００４４】
そして、対向電極１６６は、画素領域全面に渡って形成されており、この対向電極１６６の全体を覆って、ＳｉＮからなる保護膜１７０が形成されている。この保護膜１７０は、上述のように、対向電極１６６に接する部分が粗で表面部が緻密な傾斜構造を有しており、これによって対向電極１６６に接する部分の残留応力が小さく、かつ緻密な表面によって透湿度が非常に小さく、水分などの有機層への侵入を効果的に防止している。
【００４５】
なお、ホール輸送層１６２、有機発光層１６３及び電子輸送層１６４には、有機ＥＬ素子に通常利用される材料が使用される。有機発光層１６３はその材料（通常はドーパント）によって、発光色が決定され、適宜選択される。
【００４６】
このような構成において、ゲート電極１２４の設定電圧に応じて、駆動ＴＦＴがオンすると、電源ラインからの電流が、透明電極１６１から対向電極１６６に流れ、この電流によって有機発光層１６３において、発光が起こり、この光が、ガラス基板１３０を介し射出される。
【００４７】
なお、この例では、ガラス基板１３０側から光を射出するボトムエミッションタイプとしたが、これに限らずトップエミッションタイプとすることもできる。この場合、対向電極１６６をＩＴＯなどの透明導電材料から構成し、透明電極１６１の下面には、Ａｇなどの反射膜を配置する。
【００４８】
また、ガラス基板１３０上には、多数の画素がマトリクス状に配置され、その周辺部には周辺回路が形成され、これによって画素基板が形成される。そして、画素基板に対向して封止基板を配置し、両者の周辺部がシール材を用いて気密に接続される。従って、画素基板の上方空間は、気密であり、かつ画素基板の表面は保護膜１７０によってカバーされているため、有機層に水分が侵入するのが効果的に防止される。
【００４９】
本実施形態では、保護膜として、ＳｉＮ膜を採用し、これによって有機ＥＬ素子を保護した。しかし、これに限定されることなく、各種の半導体装置などにおける保護膜としても利用することができる。
【００５０】
また、成膜条件を徐々に変更して、膜組成を徐々に変更してもよいし、異なる条件の膜の積層構造としてもよい。
【００５１】
さらに、保護膜を成膜する下側の膜の組成によっては、保護膜の下側ほど緻密に形成した方がよい場合もあり、この場合には成膜時に温度を徐々に下降させまたは原料供給量を徐々に減少させればよい。
【図面の簡単な説明】
【００５２】
【図１】実施形態の概略構成を示す図である。
【図２】成膜装置の構成を示す図である。
【図３】成膜温度とエッチングレートの関係を示す図である。
【図４】残留応力とエッチングレートの関係を示す図である。
【図５】種々の条件における残留応力およびエッチングレートを示す図である。
【図６】画素部分の構造を示す図である。
【符号の説明】
【００５３】
１０ ガラス基板、１２ 素子層、１４ 保護膜、２０ 真空チャンバ、２２ 排気口、２４ 試料導入口、２６ 試料基板、２８ 試料台、３０ 冷却器、３２ 加熱触媒体、３４ ガス供給部、６０，８０基板温度、１１１ バッファ層、１１３ ゲート絶縁膜、１１５ 層間絶縁膜、１１７ 平坦化膜、１２２ 能動層、１２２ｃ チャネル領域、１２２ｄ ドレイン領域、１２２ｓ ソース領域、１２４ ゲート電極、１２６ ドレイン電極、１３０ ガラス基板、１５３ ソース電極、１６１ 透明電極、１６２ ホール輸送層、１６３ 有機発光層、１６４ 電子輸送層、１６５ 有機層、１６６ 対向電極、１６７ 平坦化膜、１７０ 保護膜。
【特許請求の範囲】
【請求項１】
基板上に、多数の素子を形成し、その後にこの多数の素子を保護する保護膜を形成する保護膜形成方法であって、
保護膜形成の条件を保護膜形成途中で変更することによって、
比較的粗に形成され、残留応力が少ない低ストレス層と、
比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、
を含む厚み方向における傾斜構造を有する保護膜を形成することを特徴とする保護膜形成方法。
【請求項２】
請求項１に記載の保護膜形成方法において、
保護膜形成中に温度を変更することで、膜構成物質を同一として、膜の緻密度を変化させることを特徴とする保護膜形成方法。
【請求項３】
請求項１または２に記載の保護膜形成方法において、
前記保護膜形成は、触媒化学気相堆積法であることを特徴とする保護膜形成方法。
【請求項４】
請求項１〜３のうちいずれか１項に記載の保護膜形成方法において、
前記保護膜は、ＳｉＮ膜であることを特徴とする保護膜形成方法。
【請求項５】
請求項１〜４のうちいずれか１項に記載の保護膜形成方法において、
前記保護膜は、基板上に形成された多数の有機ＥＬ素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることを特徴とする保護膜形成方法。
【請求項６】
請求項１〜５のうちいずれか１項に記載の保護膜形成方法において、
前記保護膜形成時の基板温度を１００℃以下に維持することを特徴とする保護膜形成方法。
【請求項７】
基板上に形成された多数の素子構造を保護する保護膜であって、
比較的粗に形成され残留応力が少ない低ストレス層と、
比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、
を含む厚み方向における傾斜構造を有することを特徴とする保護膜。
【請求項８】
請求項７に記載の保護膜において、
前記バリアー層と、前記低ストレス層は、その構成物質が同一であることを特徴とする保護膜。
【請求項９】
請求項７または８に記載の保護膜において、
前記保護膜は、ＳｉＮ膜であることを特徴とする保護膜。
【請求項１０】
請求項７〜９のいずれか１つに記載の保護膜において、
前記保護膜は、基板上に形成された多数の有機ＥＬ素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることを特徴とする保護膜。
【請求項１】
基板上に、多数の素子を形成し、その後にこの多数の素子を保護する保護膜を形成する保護膜形成方法であって、
保護膜形成の条件を保護膜形成途中で変更することによって、
比較的粗に形成され、残留応力が少ない低ストレス層と、
比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、
を含む厚み方向における傾斜構造を有する保護膜を形成することを特徴とする保護膜形成方法。
【請求項２】
請求項１に記載の保護膜形成方法において、
保護膜形成中に温度を変更することで、膜構成物質を同一として、膜の緻密度を変化させることを特徴とする保護膜形成方法。
【請求項３】
請求項１または２に記載の保護膜形成方法において、
前記保護膜形成は、触媒化学気相堆積法であることを特徴とする保護膜形成方法。
【請求項４】
請求項１〜３のうちいずれか１項に記載の保護膜形成方法において、
前記保護膜は、ＳｉＮ膜であることを特徴とする保護膜形成方法。
【請求項５】
請求項１〜４のうちいずれか１項に記載の保護膜形成方法において、
前記保護膜は、基板上に形成された多数の有機ＥＬ素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることを特徴とする保護膜形成方法。
【請求項６】
請求項１〜５のうちいずれか１項に記載の保護膜形成方法において、
前記保護膜形成時の基板温度を１００℃以下に維持することを特徴とする保護膜形成方法。
【請求項７】
基板上に形成された多数の素子構造を保護する保護膜であって、
比較的粗に形成され残留応力が少ない低ストレス層と、
比較的緻密に形成され、外部雰囲気からの隔離性能に優れるバリアー層と、
を含む厚み方向における傾斜構造を有することを特徴とする保護膜。
【請求項８】
請求項７に記載の保護膜において、
前記バリアー層と、前記低ストレス層は、その構成物質が同一であることを特徴とする保護膜。
【請求項９】
請求項７または８に記載の保護膜において、
前記保護膜は、ＳｉＮ膜であることを特徴とする保護膜。
【請求項１０】
請求項７〜９のいずれか１つに記載の保護膜において、
前記保護膜は、基板上に形成された多数の有機ＥＬ素子の全体をカバーする電極をカバーするものであり、その電極に近い側に低ストレス層が配置され、その電極から遠い側にバリアー層が配置されることを特徴とする保護膜。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−３３８９４７（Ｐ２００６−３３８９４７Ａ）
【公開日】平成１８年１２月１４日（２００６．１２．１４）
【国際特許分類】
【出願番号】特願２００５−１６００８５（Ｐ２００５−１６００８５）
【出願日】平成１７年５月３１日（２００５．５．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年１２月１４日（２００６．１２．１４）
【国際特許分類】
【出願日】平成１７年５月３１日（２００５．５．３１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]