信号処理装置および表示装置
【課題】装置の小型化を図ること。
【解決手段】駆動回路１０ａは、電源部１００から供給されるドレイン電流Ｉｄｓを発光部ＥＬＰに供給する駆動トランジスタＴｒ２と、駆動トランジスタＴｒ２の閾値電圧を調整するＶｏｆｓを駆動トランジスタＴｒ２に供給するデータ線ＤＴＬが、Ｖｏｆｓを駆動トランジスタＴｒ２に供給する前に供給するＶｉｎｉに応じて駆動トランジスタＴｒ２をカットオフするトランジスタＴｒ３と、を有する。
【解決手段】駆動回路１０ａは、電源部１００から供給されるドレイン電流Ｉｄｓを発光部ＥＬＰに供給する駆動トランジスタＴｒ２と、駆動トランジスタＴｒ２の閾値電圧を調整するＶｏｆｓを駆動トランジスタＴｒ２に供給するデータ線ＤＴＬが、Ｖｏｆｓを駆動トランジスタＴｒ２に供給する前に供給するＶｉｎｉに応じて駆動トランジスタＴｒ２をカットオフするトランジスタＴｒ３と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理装置および表示装置に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬ（Electroluminescence）デバイスを用いた平面自発光型の表示装置が知られている。有機ＥＬデバイスは、有機薄膜に電界を加えると発光する現象を利用したデバイスである。有機ＥＬデバイスは、印加電圧が低い状態（例えば、１０Ｖ以下）で駆動するため液晶デバイス等に比べ低消費電力である。また、有機ＥＬデバイスは、自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化、および、薄型化が容易である。さらに、有機ＥＬデバイスの応答速度は、数μｓ程度と非常に高速であるため、動画表示時の残像を軽減させることができる。
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブ行列型の表示装置が知られている。
有機ＥＬデバイスは、電流発光素子の為、電流発光素子に流れる電流値を制御することで、発色の階調を得ている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
低温ポリシリコンＴＦＴ基板等を使用する場合、トランジスタの閾値電圧特性や、移動度特性がばらついてしまう。このため、電源ラインをパルス化することで、閾値電圧や、移動度を補正している。
ここで、電源ラインをパルス化すると、電流発光素子を消光状態から発光状態に遷移させるときに電源電圧が電流発光素子に供給される。この電流発光素子の発光電流は例えば、数μＡ程度である。
しかしながら、この電流発光素子を有する画素が、水平方向に１０００個並んでいる場合は、発光電流は数ｍＡ程度となる。従って、数ｍＡ程度の電流が流れても電源電圧を降下させないように、電源が大型化するという問題があった。
本発明はこのような点に鑑みてなされたものであり、小型化を図ることができる信号処理装置および表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、開示の信号処理装置が提供される。この信号処理装置は、駆動用スイッチ素子と、カットオフ素子とを有している。
駆動用スイッチ素子は、電源部から供給される駆動電流を発光素子に供給する。
カットオフ素子は、駆動用スイッチ素子の閾値電圧を調整する閾値電圧調整用信号を駆動用スイッチ素子に供給する信号線が、閾値電圧調整用信号を駆動用スイッチ素子に供給する前に供給するカットオフ電圧に応じて駆動用スイッチ素子をカットオフする。
【発明の効果】
【０００６】
開示の信号処理装置によれば、小型化を図ることができる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態の表示装置を示す図である。
【図２】駆動回路の等価回路を示す図である。
【図３】実施の形態の発光素子の一部分の模式的な一部断面図である。
【図４】駆動回路の動作を示すタイミングチャートである。
【図５】駆動回路の動作を示す回路図である。
【図６】駆動回路の動作を示す回路図である。
【図７】駆動回路の動作を示す回路図である。
【図８】駆動回路の他の動作を示すタイミングチャートである。
【図９】駆動回路の他の動作を示すタイミングチャートである。
【図１０】第２の実施の形態の駆動回路を示す回路図である。
【図１１】フラット型のモジュール形状の表示装置を示す図である。
【図１２】実施の形態の表示装置が適用されたテレビを示す図である。
【図１３】実施の形態の表示装置が適用されたデジタルカメラを示す図である。
【図１４】実施の形態の表示装置が適用されたノート型パーソナルコンピュータを示す図である。
【図１５】実施の形態の表示装置が適用された携帯端末装置である。
【図１６】実施の形態の表示装置が適用されたビデオカメラを示す図である。
【図１７】駆動回路の等価回路の他の例を示す図である。
【発明を実施するための形態】
【０００８】
以下、実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
先ず、発光素子を備えた表示装置の概要について説明する。
図１は、第１の実施の形態の表示装置を示す図である。
【０００９】
図１に示す表示装置１０００は、走査回路１０１と、信号出力回路（水平セレクタ）１０２と、発光素子１０と、Ｍ本（Ｍ≧１）の走査線ＳＣＬと、Ｎ本（Ｎ≧１）のデータ線ＤＴＬと、電源部１００とを有している。
【００１０】
図１に示す表示装置１０００は、複数の画素を備えている。各画素は、発光部と発光部を駆動する駆動回路（信号処理装置）とを備えた発光素子１０を有している。
なお、図１においては、９（３×３）個の発光素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００１１】
発光素子１０は、第１の方向（本実施の形態では水平方向）にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向、本実施の形態では垂直方向）にＭ個、合計Ｎ×Ｍ個の、２次元行列状に配列されている。
各発光素子１０は、有機エレクトロルミネッセンス発光部を備えている。より具体的には、各発光素子１０は、駆動回路と、この駆動回路に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）とが積層された構造を有する有機エレクトロルミネッセンス素子（有機ＥＬ素子）である。
なお、発光部としては、他にも例えば、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等を用いることができる。
【００１２】
走査回路１０１は、行単位により発光素子１０を順次操作する線順次操作を行うものである。この走査回路１０１は、データ線ＤＴＬから供給されるデータ信号を発光素子１０に書き込むタイミングを行単位により制御する。この走査回路１０１は、データ信号を書き込むオン電位、データ信号の書込みを停止させるオフ電位を走査信号として生成する。この走査回路１０１は、生成した走査信号を、走査回路１０１に接続され第１の方向に平行に延びるＭ本の走査線ＳＣＬに供給する。
【００１３】
信号出力回路１０２は、走査回路１０１による線順次走査に合わせて、発光素子１０における発光輝度の大きさを設定するデータ信号を各列の発光素子１０に供給する。
この信号出力回路１０２は、発光の輝度の大きさを設定する映像信号の電位（信号電位）と、発光素子１０を駆動する駆動トランジスタ（駆動用スイッチ素子）の閾値電圧の補正を行う電位（基準電位）をデータ信号として生成する。この信号出力回路１０２は、生成したデータ信号を、信号出力回路１０２に接続され第２の方向に平行に延びるＮ本のデータ線ＤＴＬに供給する。
【００１４】
電源部１００は、走査回路１０１による線順次走査に合わせて、発光素子１０を駆動させる電源電圧を行単位により生成する。この電源部１００は、生成した電源電圧を電圧線に供給する。
【００１５】
次いで、表示装置１０００の駆動回路の構成、および、駆動回路を用いた発光部の駆動方法に関して、以下、詳しく説明する。
便宜上、駆動回路を構成する各トランジスタは、原則として、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）で構成されているとして説明する。但し、場合によっては、一部のトランジスタをｐチャネル型のＴＦＴで構成することもできる。なお、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではない。以下の説明においては、駆動回路を構成するトランジスタはエンハンスメント型であるとして説明するが、これに限るものではない。デプレッション型のトランジスタが用いられていてもよい。また、駆動回路を構成するトランジスタはシングルゲート型であってもよいし、デュアルゲート型であってもよい。
【００１６】
実施の形態の表示装置１０００は、（Ｎ／３）×Ｍ個の２次元行列状に配列された画素から構成されている。１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されている。
【００１７】
また、各画素を構成する発光素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素、より具体的には、Ｎ個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。なお、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時信号書込処理と呼ぶ場合がある）であってもよいし、画素毎に順次映像信号を書き込む処理（以下、単に、順次信号書込処理と呼ぶ場合がある）であってもよい。いずれの信号書込処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００１８】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する発光素子に関する駆動、動作を説明するが、係る発光素子を、以下、第（ｎ，ｍ）番目の発光素子あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧補正準備処理、閾値電圧補正処理、信号書込処理、移動度補正処理）が行われる。なお、信号書込処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる。一方、駆動回路の種類によっては、閾値電圧補正処理や、この処理の前処理である閾値電圧補正準備処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００１９】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。なお、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。なお、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において信号書込処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブ行列駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００２０】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００２１】
［駆動回路１０ａ］
図２は、駆動回路の等価回路を示す図である。
駆動回路１０ａは、書込みトランジスタ（書込みスイッチ素子）Ｔｒ１、駆動トランジスタＴｒ２、および、トランジスタ（カットオフ素子）Ｔｒ３と、容量部Ｃｓとを有している。
【００２２】
書込みトランジスタＴｒ１、駆動トランジスタＴｒ２、および、トランジスタＴｒ３は、それぞれ、ｎチャネル型トランジスタである。
【００２３】
［書込みトランジスタＴｒ１］
書込みトランジスタＴｒ１のソース端子は、駆動トランジスタＴｒ２のゲート端子に接続されている。また、書込みトランジスタＴｒ１のドレイン端子は、データ線ＤＴＬに接続されている。そして、データ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖｓｉｇが、ソース／ドレイン領域に供給される。なお、データ線ＤＴＬを介して、Ｖｓｉｇ以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、ソース／ドレイン領域に供給されてもよい。また、書込みトランジスタＴｒ１のオン／オフ動作は、書込みトランジスタＴｒ１のゲート電極に接続された走査線ＳＣＬによって制御される。
【００２４】
［駆動トランジスタＴｒ２］
駆動トランジスタＴｒ２のドレイン端子は、電源部１００に接続されている。なお、電源部１００からは、発光部ＥＬＰを発光させる電圧Ｖｃｃｐが供給される。一方、駆動トランジスタＴｒ２のソース端子は、
（１）発光部ＥＬＰのアノード電極、
（２）トランジスタＴｒ３のソース端子、および、
（３）容量部Ｃｓの一方の電極、
に接続されており、第２ノードＮＤ２を構成する。
【００２５】
また、駆動トランジスタＴｒ２のゲート端子は、
（１）書込みトランジスタＴｒ１のソース端子、
（２）トランジスタＴｒ３のドレイン端子、および、
（３）容量部Ｃｓの他方の電極、
に接続されており、第１ノードＮＤ１を構成する。
【００２６】
ここで、駆動トランジスタＴｒ２は、発光素子の発光状態においては、以下の式（１）に従ってドレイン電流Ｉｄｓを流すように駆動される。
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈｒ）2・・・（１）
ここで、μ：実効的な移動度、Ｌ：チャネル長、Ｗ：チャネル幅、Ｖｇｓ：ゲート電極とソース領域との間の電位差、Ｖｔｈｒ：駆動トランジスタＴｒ２の閾値電圧、Ｃｏｘ：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）、ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃｏｘとする。
【００２７】
このドレイン電流Ｉｄｓが発光部ＥＬＰを流れることで、発光部ＥＬＰが発光する。更には、このドレイン電流Ｉｄｓの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００２８】
［容量部Ｃｓ］
容量部Ｃｓは、書込みトランジスタＴｒ１によって供給されたデータ信号に応じた電圧を保持する。即ち、容量部Ｃｓは、書込みトランジスタＴｒ１によって書き込まれた信号電位に応じた信号電圧を保持する役割を果たす。
【００２９】
［トランジスタＴｒ３］
トランジスタＴｒ３は、容量部Ｃｓに並列接続されている。
トランジスタＴｒ３のドレイン端子は、第１ノードＮＤ１に接続されている。また、ソース端子は、第２ノードＮＤ２に接続されている。そして、トランジスタＴｒ３のゲート端子は、トランジスタＴｒ３のソース端子に接続されている。即ち、トランジスタＴｒ３は、ダイオード接続されている。
なお、トランジスタＴｒ３は、トランジスタＴｒ３の閾値電圧Ｖｔｈｌが、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒよりも小さな値となるものを用いることができる。
【００３０】
次に、駆動回路１０ａ以外に図２に図示した発光部ＥＬＰとトランジスタＴｒ４を説明する。
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴｒ２のソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶＣａｔが印加される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶthr-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶthr-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００３１】
図３は、実施の形態の発光素子の一部分の模式的な一部断面図である。
発光素子１０の駆動回路を構成する各トランジスタ、および、容量部Ｃｓは、支持体２０上に形成されている。
【００３２】
発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１０ａが有する各トランジスタ、および、容量部Ｃｓの上方に形成されている。また、駆動トランジスタＴｒ２の他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。なお、図３においては、駆動トランジスタＴｒ２のみを図示する。書込みトランジスタＴｒ１やトランジスタＴｒ３は隠れて見えない。
【００３３】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。
具体的には、駆動トランジスタＴｒ２は、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、および、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃｓは、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、および、一方の電極３７（後述する第２ノードＮＤ２に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、および、容量部Ｃｓを構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴｒ２の一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴｒ２および容量部Ｃｓ等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、および、カソード電極５３から成る発光部ＥＬＰが設けられている。なお、図３においては、正孔輸送層、発光層、および、電子輸送層を層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４およびカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。なお、一方の電極３７とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６、５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００３４】
［トランジスタＴｒ４］
トランジスタＴｒ４は、データ線ＤＴＬに接続されている。トランジスタＴｒ４がオンすることにより、データ線に電圧Ｖｉｎｉが供給される。
【００３５】
以下、駆動回路の動作説明を行う。なお、上述したように、各種の処理（閾値電圧補正処理、信号書込処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。
【００３６】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
Ｖｓｉｇ：発光部ＥＬＰにおける輝度を制御するための映像信号・・・０ボルト〜１０ボルト
Ｖｃｃｐ：電源部１００の出力電圧・・・６ボルト
Ｖｏｆｓ：駆動トランジスタＴｒ２のゲート電極の電位（第１ノードＮＤ１の電位）を初期化するための電圧・・・０ボルト
Ｖｉｎｉ：Ｖｏｆｓ−Ｖｔｈｒ以下の電圧・・・−６ボルト
ＶＳＳ：駆動トランジスタＴｒ２のソース領域の電位（第２ノードＮＤ２の電位）を初期化するための電圧・・・−１０ボルト
Ｖｔｈｒ：駆動トランジスタＴｒ２の閾値電圧・・・３ボルト
Ｖｔｈｌ：トランジスタＴｒ３の閾値電圧・・・２ボルト
ＶＣａｔ：発光部ＥＬＰのカソード電極に印加される電圧・・・０ボルト
Ｖthr-EL：発光部ＥＬＰの閾値電圧・・・３ボルト
駆動回路１０ａの発光部ＥＬＰの駆動方法は、例えば、
（ａ）第１ノードＮＤ１と第２ノードＮＤ２との間の電位差が、トランジスタＴｒ３の閾値電圧を越え、且つ、第２ノードＮＤ２と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧を越えないように、第１ノードＮＤ１に第１ノード初期化電圧を印加し、第２ノードＮＤ２に第２ノードＮＤ２初期化電圧を印加する閾値電圧補正準備処理を行い、次いで、
（ｂ）第１ノードＮＤ１の電位を閾値電圧調整信号に書き換え、第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に向かって、第２ノードＮＤ２の電位を変化させる閾値電圧補正処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴｒ１を介して、データ線ＤＴＬから映像信号を第１ノードＮＤ１に印加する信号書込処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により書込みトランジスタＴｒ１をオフ状態とすることにより第１ノードＮＤ１を浮遊状態とし、電源部１００から駆動トランジスタＴｒ２を介して、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する、
工程から成る。
【００３７】
上述したように、前述した工程（ｂ）において、第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に向かって、第２ノードＮＤ２の電位を変化させる閾値電圧補正処理を行う。より具体的には、第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に向かって第２ノードＮＤ２の電位を変化させるために、前述した工程（ａ）における第２ノードＮＤ２の電位に駆動トランジスタＴｒ２の閾値電圧を加えた電圧を超える電圧を、駆動トランジスタＴｒ２の一方のソース／ドレイン領域に印加する。定性的には、閾値電圧補正処理において、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差（換言すれば、駆動トランジスタＴｒ２のゲート電極とソース領域との間の電位差）が駆動トランジスタＴｒ２の閾値電圧に近づく程度は、閾値電圧補正処理の時間により左右される。従って、例えば閾値電圧補正処理の時間を充分長く確保した形態にあっては、第２ノードＮＤ２の電位は第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に達する。そして、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差は駆動トランジスタＴｒ２の閾値電圧に達し、駆動トランジスタＴｒ２はオフ状態となる。一方、例えば閾値電圧補正処理の時間を短く設定せざるを得ない形態にあっては、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差が駆動トランジスタＴｒ２の閾値電圧より大きく、駆動トランジスタＴｒ２はオフ状態とはならない場合がある。閾値電圧補正処理の結果として、必ずしも駆動トランジスタＴｒ２がオフ状態となることを要しない。
【００３８】
図４は、駆動回路の動作を示すタイミングチャートであり、図５、図６、および、図７は、それぞれ、各期間における駆動回路の動作を示す回路図である。
なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合は、これに限定されない。
また、図４における各電圧値は、相対的な値を示すものであり、絶対的な値を示すものではない。
また、図５、図６、および、図７では、説明を分かりやすくするために、書込みトランジスタＴｒ１をスイッチ形式で表している。
【００３９】
［発光期間Ａ］（図４および図５（ａ）参照）
この［発光期間Ａ］は、例えば、前の表示フレームにおける発光期間である。この発光期間Ａにおいては、発光部ＥＬＰには、ドレイン電流Ｉｄｓが流れている。また、書込みトランジスタＴｒ１、および、トランジスタＴｒ３は、オフ状態であり、駆動トランジスタＴｒ２はオン状態である。
１フレーム（図４中、１Ｈ期間と表記）内で、データ線ＤＴＬの電位は、Ｖｉｎｉ、Ｖｏｆｓ、Ｖｓｉｇの順番に変位する。
【００４０】
図４に示す、［期間−ＴＰ０］〜［期間−ＴＰ２］は、次の信号書込処理が行われる直前までの動作期間である。そして、［期間−ＴＰ０］〜［期間−ＴＰ２］において、第（ｎ，ｍ）番目の発光素子１０は原則として非発光状態にある。駆動回路１０ａの動作においては、図４に示すように、［期間−ＴＰ３］の他、［期間−ＴＰ１］〜［期間−ＴＰ２］も第ｍ番目の水平走査期間に包含される。なお、説明の便宜のため、［期間−ＴＰ１］の始期、および、［期間−ＴＰ３］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、および、終期に一致するものとして説明する。
【００４１】
以下、［期間−ＴＰ０］〜［期間−ＴＰ２］の各期間について説明する。なお、［期間−ＴＰ１］〜［期間−ＴＰ３］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【００４２】
［期間−ＴＰ０］（図４および図５（ｂ）参照）
［期間−ＴＰ０］の開始時は、データ線ＤＴＬの電位は、電圧Ｖｉｎｉとなっている。走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴｒ１をオン状態とする。これにより、現表示フレームにおける第ｍ行目の水平走査期間が開始する。この［期間−ＴＰ０］において、閾値電圧補正処理を行うための閾値電圧補正準備処理が行われる。［期間−ＴＰ０］の開始時は、発光部ＥＬＰは発光状態であるので、発光部ＥＬＰのアノード電極の電位は、電圧Ｖｉｎｉより大きな値である６Ｖである。つまり、この状態ではトランジスタＴｒ３がオン動作し、駆動トランジスタＴｒ２のソース電圧が放電される。他方、駆動トランジスタＴｒ２のゲート端子には、電圧Ｖｉｎｉが供給されるため、駆動トランジスタＴｒ２はオフする。また、駆動トランジスタＴｒ２のオフにより、発光部ＥＬＰへのドレイン電流Ｉｄｓの供給が停止するため、発光部ＥＬＰは、非発光状態となる。
【００４３】
その後、ノードＮＤ２の電位の低下は、トランジスタＴｒ３がオフするまで続き、ノードＮＤ２の電位がＶｉｎｉ＋Ｖｈｔｌになると、トランジスタＴｒ３がオフし、電圧の低下が止まる。
【００４４】
ここで、駆動トランジスタＴｒ２のＶｇｓの電位は、−Ｖｔｈｌ（＝Ｖｉｎｉ−（Ｖｉｎｉ＋Ｖｈｔｌ））である。即ち、駆動トランジスタＴｒ２のＶｇｓの電位は、トランジスタＴｒ２の閾値電圧Ｖｔｈｒより小さくなりカットオフ動作点になる。つまり、駆動トランジスタＴｒ２のドレイン電圧が、発光素子１０を発光できるＶｃｃｐの状態であっても駆動トランジスタＴｒ２に電流は流れず、駆動トランジスタＴｒ２の閾値電圧補正の初期化が行われる。その結果、第１ノードＮＤ１の電位は、Ｖｉｎｉに等しい−６ボルトとなる。第２ノードＮＤ２の電位は、例えば、−４ボルト程度まで降下する。
【００４５】
［期間−ＴＰ１］（図４および図６（ａ）参照）
次に、閾値電圧補正処理を行う。具体的には、書込みトランジスタＴｒ１のオン状態を維持したまま、信号出力回路１０２がデータ線ＤＴＬの電位をＶｉｎｉからＶｏｆｓに上げる。データ線ＤＴＬの電位をＶｏｆｓに上げることで、駆動トランジスタＴｒ２のＶｇｓが一旦、閾値電圧Ｖｔｈｒより大きくなる。これにより、駆動トランジスタＴｒ２がオンし、駆動トランジスタＴｒ２に電流が流れ、閾値電圧補正処理が開始される。具体的には、浮遊状態の第２ノードＮＤ２の電位が（Ｖｏｆｓ−Ｖｔｈｒ＝−３ボルト）に近づき、最終的に（Ｖｏｆｓ−Ｖｔｈｒ）となる。このようにして駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒに相当する電圧が容量部Ｃｓに書き込まれる。
【００４６】
ここで、次式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【００４７】
（Ｖｏｆｓ−Ｖｔｈｒ）＜（Ｖthr-EL＋Ｖｃａｔ）・・・（２）
この［期間−ＴＰ１］にあっては、第２ノードＮＤ２の電位は、最終的に、（Ｖｏｆｓ−Ｖｔｈ）となる。即ち、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒ、および、駆動トランジスタＴｒ２のゲート電極を初期化するための電圧Ｖｏｆｓのみに依存して、第２ノードＮＤ２の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖthr-ELとは無関係である。
【００４８】
［期間−ＴＰ２］（図４参照）
［期間−ＴＰ１］の終了後、書込みトランジスタＴｒ１をオフする。そして、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖｓｉｇとする。
【００４９】
［期間−ＴＰ３］（図４および図６（ｂ）参照）
次に、駆動トランジスタＴｒ２に対する信号書込処理、および、駆動トランジスタＴｒ２の移動度μの大小に基づく駆動トランジスタＴｒ２のソース領域（第２ノードＮＤ２）の電位の補正（移動度補正処理）を行う。具体的には、データ線ＤＴＬの電位が、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖｓｉｇとなった後、［期間−ＴＰ２］でオフした書込みトランジスタＴｒ１をオンする。その結果、第１ノードＮＤ１の電位はＶｓｉｇへと上昇し、駆動トランジスタＴｒ２はオン状態となる。
【００５０】
ここで、駆動トランジスタＴｒ２のゲート電極とソース電極との間の電位差Ｖｇｓは、式（３）で表される。
Ｖｇｓ≒Ｖｓｉｇ−（ＶＯｆｓ−Ｖｔｈｒ）−ΔＶ・・・（３）
ここで、ΔＶは、駆動トランジスタＴｒ２のソース領域における電位の上昇量である。
【００５１】
駆動トランジスタＴｒ２のドレイン領域には電源部１００から電圧Ｖｃｃｐが印加されているので、駆動トランジスタＴｒ２のソース領域の電位は上昇する。なお、この［期間−ＴＰ３］の時間は、第２ノードＮＤ２の電位が（Ｖｏｆｓ−Ｖｔｈｒ＋ΔＶ）となるように、表示装置の設計の際、設計値として予め決定しておけばよい。
【００５２】
この［期間−ＴＰ３］にあっても、駆動トランジスタＴｒ２の移動度μの値が大きい場合、駆動トランジスタＴｒ２のソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴｒ２の移動度μの値が小さい場合、駆動トランジスタＴｒ２のソース領域における電位の上昇量ΔＶは小さい。
以上の操作によって、閾値電圧補正処理、信号書込処理、移動度補正処理が完了する。
【００５３】
［発光期間Ｂ］（図４および図７参照）
走査線ＳＣＬをローレベルとすることによって、書込みトランジスタＴｒ１をオフ状態とし、第１ノードＮＤ１（駆動トランジスタＴｒ２のゲート電極）を浮遊状態とする。第２ノードＮＤ２の電位が上昇し、（Ｖthr-EL＋ＶＣａｔ）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、次式（４）にて得ることができる。
【００５４】
Ｉｄｓ＝ｋ・μ・（Ｖｓｉｇ−Ｖｏｆｓ―ΔＶ）2・・・（４）
式（４）に表されるように、発光部ＥＬＰを流れるドレイン電流Ｉｄｓは、発光部ＥＬＰの閾値電圧Ｖthr-EL、および、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖthr-ELの影響、および、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒの影響を受けない。加えて、駆動トランジスタＴｒ２における移動度μのばらつきに起因したドレイン電流Ｉｄｓのばらつき発生を抑制することができる。
【００５５】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［発光期間Ａ］の終わりに相当する。
【００５６】
なお、［期間−ＴＰ１］〜［発光期間Ｂ］では、駆動トランジスタＴｒ２は、Ｖｇｓ＞Ｖｔｈｒであるため、トランジスタＴｒ３はカットオフ状態であり、電流は流れず、駆動トランジスタＴｒ２のＶｇｓに影響を及ぼさない。
以上によって、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の発光の動作が完了する。
【００５７】
なお、図４に示す動作では、閾値電圧補正準備処理が終了した後、時間的な間を空けずに閾値電圧補正処理を行った。しかし、これに限らず、閾値電圧補正準備処理が終了した後、所定時間経過してから閾値電圧補正処理を開始してもよい。
【００５８】
図８は、駆動回路の他の動作例を示すタイミングチャートである。
［期間−ＴＰ０］の終了後、書込みトランジスタＴｒ１を一旦オフし、［期間−ＴＰ１］の開始とともに、書込みトランジスタＴｒ１をオンするようにしてもよい。
また、閾値電圧補正準備期間の前に、書込みトランジスタＴｒ１をオン、オフして消光動作を行ってもよい。
【００５９】
図９は、駆動回路の他の動作例を示すタイミングチャートである。
図９に示すタイミングチャートでは、［期間−ＴＰ０］が属する表示フレームの１フレーム前に、発光部ＥＬＰを消光している。
【００６０】
具体的には、［期間−ＴＰ０］が属するフレームの１フレーム前のデータ線ＤＴＬの電位がＶｉｎｉであるときに、書込みトランジスタＴｒ１をオン、オフする［期間−ＴＰ（−１）］を設けている。そして、今回の表示フレームにおいて、再び書込みトランジスタＴｒ１をオンし、閾値電圧補正準備処理を開始している。
【００６１】
このように、第１の実施の形態の表示装置１０００によれば、発光状態において、データ線ＤＴＬの電位がＶｉｎｉであるときに書込みトランジスタＴｒ１をオンするだけで、発光部ＥＬＰを消光状態にすることができる。［期間−ＴＰ０］が属する表示フレームの１フレーム前に、書込みトランジスタＴｒ１をオンして、消光時間を増やすことにより、動画特性を向上することができる。
【００６２】
なお、１フレーム前に限らず、２フレーム以上前に書込みトランジスタＴｒ１をオンして、消光時間を増やすようにしてもよい。
さらに、閾値電圧補正準備処理、および、閾値電圧補正処理は、分割パルスを用いてもよい。
【００６３】
以上述べたように、表示装置１０００によれば、トランジスタＴｒ３を駆動トランジスタＴｒ２のゲート・ソース間にダイオード接続し、［期間−ＴＰ０］において、データ線ＤＴＬの電位を、電圧Ｖｉｎｉに設定することで、駆動トランジスタＴｒ２のドレイン電圧が固定電圧Ｖｃｃｐのまま、駆動トランジスタＴｒ２のソース電位を降下させることができる。これにより、発光部ＥＬＰの発光動作および非発光動作に際し、電源電圧をパルス化させる機能を省略することができるため、電源部１００の小型化を図ることができる。従って、表示装置１０００を小型化することができる。
【００６４】
また、電源電圧をパルス化する機能を省略することにより、以下の効果が得られる。
電源線とデータ線ＤＴＬが重なり合う構成を取った場合、重なり合う部分のデータ線ＤＴＬの抵抗値を大きくする等の措置をとっていた。
しかし、データ線ＤＴＬの抵抗値を大きくすると、データ線ＤＴＬを通過する信号の転送速度を高速にする際の妨げとなる。また、電源線とデータ線のレイヤを変えると、表示装置の製造工程数が増加する。
表示装置１０００によれば、電源電圧をパルス化する機能を省略することにより、例えば、データ線ＤＴＬに平行に信号線を配置する等、データ線ＤＴＬと電源線とが重ならない構成とすることが容易となる。データ線ＤＴＬと電源線が重ならない構成としたときは、データ線ＤＴＬの抵抗値を大きくしなくてもよいので、信号の書込み速度の低下を抑制することができる。
【００６５】
なお、本実施の形態では、書込みトランジスタＴｒ１、駆動トランジスタＴｒ２、および、トランジスタＴｒ３、並びに容量部Ｃｓにより発光部ＥＬＰに駆動電流を供給する駆動回路の構成について説明したが、これに限定されない。即ち、これらの構成要素に加え、発光部ＥＬＰの発光を制御する他のトランジスタが追加された駆動回路にも適用することができる。
【００６６】
＜第２の実施の形態＞
次に、第２の実施の形態の表示装置について説明する。
以下、第２の実施の形態の表示装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２の実施の形態の表示装置は、駆動回路の構成が第１の実施の形態と異なっている。
【００６７】
図１０は、第２の実施の形態の駆動回路を示す回路図である。
この駆動回路１０ｂは、トランジスタＴｒ３のゲート端子が、固定電圧を出力する電源に接続されている。これにより、トランジスタＴｒ３のゲート端子の電位が、固定電位に設定されている。
【００６８】
なお、固定電圧は、［期間−ＴＰ０］のときのみオンするような電圧（例えば、−４Ｖ）に設定されている。これにより、トランジスタＴｒ３は、閾値電圧補正準備処理のときにのみ、オンする。
【００６９】
この第２の実施の形態の表示装置１０００によれば、第１の実施の形態の表示装置１０００と同様の効果が得られる。
そして、第２の実施の形態の表示装置１０００によれば、さらに、トランジスタＴｒ３として、閾値特性が、デプレッション型のトランジスタを使用することができる。
【００７０】
以上、本発明の信号処理装置および表示装置を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
【００７１】
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【００７２】
なお、第１の実施の形態で述べた表示装置１０００、および、第２の実施の形態で述べた表示装置１０００（以下、単に表示装置１０００と言う）は、フラット型のモジュール形状のものを含む。
【００７３】
図１１は、フラット型のモジュール形状の表示装置を示す図である。
例えば絶縁性の基板上に、液晶素子、薄膜トランジスタ、薄膜容量、受光素子等を備える画素を行列状に集積形成した画素アレイ部（画素行列部）を設ける。
【００７４】
この画素アレイ部を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００７５】
以上説明した表示装置１０００は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラ等、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００７６】
図１２は、実施の形態の表示装置が適用されたテレビを示す図である。
図１２に示すテレビは、フロントパネル１２、フィルターガラス１３等を有する映像表示画面１１を含んでいる。映像表示画面１１に、表示装置１０００が適用されている。
【００７７】
図１３は、実施の形態の表示装置が適用されたデジタルカメラを示す図である。
図１３（ａ）は、デジタルカメラの正面側を示す図であり、図１３（ｂ）は、デジタルカメラの背面側を示す図である。
【００７８】
図１３に示すデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含んでいる。表示部１６に表示装置１０００が適用されている。
【００７９】
図１４は、実施の形態の表示装置が適用されたノート型パーソナルコンピュータを示す図である。
図１４に示すノート型パーソナルコンピュータの本体６０には、文字等を入力するとき操作されるキーボード６１を含み、本体カバーには画像を表示する表示部６２を含んでいる。表示部６２に表示装置１０００が適用されている。
【００８０】
図１５は、実施の形態の表示装置が適用された携帯端末装置である。
図１５に示す携帯端末装置は、折り畳み式になっており、折り畳みを開くことにより、操作部および表示部が表れる。図１５（ａ）は、開いた状態の携帯端末装置を表し、図１５（ｂ）は、折り畳まれた（閉じた）状態の携帯端末装置を表している。
【００８１】
この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含んでいる。ディスプレイ２６やサブディスプレイ２７に表示装置１０００が適用されている。
【００８２】
図１６は、実施の形態の表示装置が適用されたビデオカメラを示す図である。
このビデオカメラは、本体部７０、前方を向いた側面に被写体撮影用のレンズ７１、撮影時のスタート／ストップスイッチ７２、モニター７３等を含んでいる。モニター７３に表示装置１０００が適用されている。
【００８３】
なお、図２では、第２ノードＮＤ２と電圧ＶＣａｔとの間に、発光部ＥＬＰの容量ＣELのみを図示した。しかし、これに限らず、発光部ＥＬＰの容量ＣELに加えて、容量部Ｃｓと同様の容量Ｃsubを並列接続してもよい。
【００８４】
図１７は、駆動回路の等価回路の他の例を示す図である。
【符号の説明】
【００８５】
１０……発光素子、１０ａ、１０ｂ……駆動回路、１００……電源部、１０１……走査回路、１０２……信号出力回路、１０００……表示装置、Ｃｓ……容量部、Ｔｒ１……書込みトランジスタ、Ｔｒ２……駆動トランジスタ、Ｔｒ３、Ｔｒ４……トランジスタ
【技術分野】
【０００１】
本発明は信号処理装置および表示装置に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬ（Electroluminescence）デバイスを用いた平面自発光型の表示装置が知られている。有機ＥＬデバイスは、有機薄膜に電界を加えると発光する現象を利用したデバイスである。有機ＥＬデバイスは、印加電圧が低い状態（例えば、１０Ｖ以下）で駆動するため液晶デバイス等に比べ低消費電力である。また、有機ＥＬデバイスは、自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化、および、薄型化が容易である。さらに、有機ＥＬデバイスの応答速度は、数μｓ程度と非常に高速であるため、動画表示時の残像を軽減させることができる。
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブ行列型の表示装置が知られている。
有機ＥＬデバイスは、電流発光素子の為、電流発光素子に流れる電流値を制御することで、発色の階調を得ている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
低温ポリシリコンＴＦＴ基板等を使用する場合、トランジスタの閾値電圧特性や、移動度特性がばらついてしまう。このため、電源ラインをパルス化することで、閾値電圧や、移動度を補正している。
ここで、電源ラインをパルス化すると、電流発光素子を消光状態から発光状態に遷移させるときに電源電圧が電流発光素子に供給される。この電流発光素子の発光電流は例えば、数μＡ程度である。
しかしながら、この電流発光素子を有する画素が、水平方向に１０００個並んでいる場合は、発光電流は数ｍＡ程度となる。従って、数ｍＡ程度の電流が流れても電源電圧を降下させないように、電源が大型化するという問題があった。
本発明はこのような点に鑑みてなされたものであり、小型化を図ることができる信号処理装置および表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、開示の信号処理装置が提供される。この信号処理装置は、駆動用スイッチ素子と、カットオフ素子とを有している。
駆動用スイッチ素子は、電源部から供給される駆動電流を発光素子に供給する。
カットオフ素子は、駆動用スイッチ素子の閾値電圧を調整する閾値電圧調整用信号を駆動用スイッチ素子に供給する信号線が、閾値電圧調整用信号を駆動用スイッチ素子に供給する前に供給するカットオフ電圧に応じて駆動用スイッチ素子をカットオフする。
【発明の効果】
【０００６】
開示の信号処理装置によれば、小型化を図ることができる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態の表示装置を示す図である。
【図２】駆動回路の等価回路を示す図である。
【図３】実施の形態の発光素子の一部分の模式的な一部断面図である。
【図４】駆動回路の動作を示すタイミングチャートである。
【図５】駆動回路の動作を示す回路図である。
【図６】駆動回路の動作を示す回路図である。
【図７】駆動回路の動作を示す回路図である。
【図８】駆動回路の他の動作を示すタイミングチャートである。
【図９】駆動回路の他の動作を示すタイミングチャートである。
【図１０】第２の実施の形態の駆動回路を示す回路図である。
【図１１】フラット型のモジュール形状の表示装置を示す図である。
【図１２】実施の形態の表示装置が適用されたテレビを示す図である。
【図１３】実施の形態の表示装置が適用されたデジタルカメラを示す図である。
【図１４】実施の形態の表示装置が適用されたノート型パーソナルコンピュータを示す図である。
【図１５】実施の形態の表示装置が適用された携帯端末装置である。
【図１６】実施の形態の表示装置が適用されたビデオカメラを示す図である。
【図１７】駆動回路の等価回路の他の例を示す図である。
【発明を実施するための形態】
【０００８】
以下、実施の形態を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
先ず、発光素子を備えた表示装置の概要について説明する。
図１は、第１の実施の形態の表示装置を示す図である。
【０００９】
図１に示す表示装置１０００は、走査回路１０１と、信号出力回路（水平セレクタ）１０２と、発光素子１０と、Ｍ本（Ｍ≧１）の走査線ＳＣＬと、Ｎ本（Ｎ≧１）のデータ線ＤＴＬと、電源部１００とを有している。
【００１０】
図１に示す表示装置１０００は、複数の画素を備えている。各画素は、発光部と発光部を駆動する駆動回路（信号処理装置）とを備えた発光素子１０を有している。
なお、図１においては、９（３×３）個の発光素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００１１】
発光素子１０は、第１の方向（本実施の形態では水平方向）にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向、本実施の形態では垂直方向）にＭ個、合計Ｎ×Ｍ個の、２次元行列状に配列されている。
各発光素子１０は、有機エレクトロルミネッセンス発光部を備えている。より具体的には、各発光素子１０は、駆動回路と、この駆動回路に接続された有機エレクトロルミネッセンス発光部（発光部ＥＬＰ）とが積層された構造を有する有機エレクトロルミネッセンス素子（有機ＥＬ素子）である。
なお、発光部としては、他にも例えば、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等を用いることができる。
【００１２】
走査回路１０１は、行単位により発光素子１０を順次操作する線順次操作を行うものである。この走査回路１０１は、データ線ＤＴＬから供給されるデータ信号を発光素子１０に書き込むタイミングを行単位により制御する。この走査回路１０１は、データ信号を書き込むオン電位、データ信号の書込みを停止させるオフ電位を走査信号として生成する。この走査回路１０１は、生成した走査信号を、走査回路１０１に接続され第１の方向に平行に延びるＭ本の走査線ＳＣＬに供給する。
【００１３】
信号出力回路１０２は、走査回路１０１による線順次走査に合わせて、発光素子１０における発光輝度の大きさを設定するデータ信号を各列の発光素子１０に供給する。
この信号出力回路１０２は、発光の輝度の大きさを設定する映像信号の電位（信号電位）と、発光素子１０を駆動する駆動トランジスタ（駆動用スイッチ素子）の閾値電圧の補正を行う電位（基準電位）をデータ信号として生成する。この信号出力回路１０２は、生成したデータ信号を、信号出力回路１０２に接続され第２の方向に平行に延びるＮ本のデータ線ＤＴＬに供給する。
【００１４】
電源部１００は、走査回路１０１による線順次走査に合わせて、発光素子１０を駆動させる電源電圧を行単位により生成する。この電源部１００は、生成した電源電圧を電圧線に供給する。
【００１５】
次いで、表示装置１０００の駆動回路の構成、および、駆動回路を用いた発光部の駆動方法に関して、以下、詳しく説明する。
便宜上、駆動回路を構成する各トランジスタは、原則として、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）で構成されているとして説明する。但し、場合によっては、一部のトランジスタをｐチャネル型のＴＦＴで構成することもできる。なお、半導体基板等にトランジスタを形成した構成とすることもできる。駆動回路を構成するトランジスタの構造は、特に限定するものではない。以下の説明においては、駆動回路を構成するトランジスタはエンハンスメント型であるとして説明するが、これに限るものではない。デプレッション型のトランジスタが用いられていてもよい。また、駆動回路を構成するトランジスタはシングルゲート型であってもよいし、デュアルゲート型であってもよい。
【００１６】
実施の形態の表示装置１０００は、（Ｎ／３）×Ｍ個の２次元行列状に配列された画素から構成されている。１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されている。
【００１７】
また、各画素を構成する発光素子１０は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素、より具体的には、Ｎ個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。なお、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時信号書込処理と呼ぶ場合がある）であってもよいし、画素毎に順次映像信号を書き込む処理（以下、単に、順次信号書込処理と呼ぶ場合がある）であってもよい。いずれの信号書込処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００１８】
ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する発光素子に関する駆動、動作を説明するが、係る発光素子を、以下、第（ｎ，ｍ）番目の発光素子あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧補正準備処理、閾値電圧補正処理、信号書込処理、移動度補正処理）が行われる。なお、信号書込処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる。一方、駆動回路の種類によっては、閾値電圧補正処理や、この処理の前処理である閾値電圧補正準備処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００１９】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。なお、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。なお、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において信号書込処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブ行列駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００２０】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００２１】
［駆動回路１０ａ］
図２は、駆動回路の等価回路を示す図である。
駆動回路１０ａは、書込みトランジスタ（書込みスイッチ素子）Ｔｒ１、駆動トランジスタＴｒ２、および、トランジスタ（カットオフ素子）Ｔｒ３と、容量部Ｃｓとを有している。
【００２２】
書込みトランジスタＴｒ１、駆動トランジスタＴｒ２、および、トランジスタＴｒ３は、それぞれ、ｎチャネル型トランジスタである。
【００２３】
［書込みトランジスタＴｒ１］
書込みトランジスタＴｒ１のソース端子は、駆動トランジスタＴｒ２のゲート端子に接続されている。また、書込みトランジスタＴｒ１のドレイン端子は、データ線ＤＴＬに接続されている。そして、データ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖｓｉｇが、ソース／ドレイン領域に供給される。なお、データ線ＤＴＬを介して、Ｖｓｉｇ以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、ソース／ドレイン領域に供給されてもよい。また、書込みトランジスタＴｒ１のオン／オフ動作は、書込みトランジスタＴｒ１のゲート電極に接続された走査線ＳＣＬによって制御される。
【００２４】
［駆動トランジスタＴｒ２］
駆動トランジスタＴｒ２のドレイン端子は、電源部１００に接続されている。なお、電源部１００からは、発光部ＥＬＰを発光させる電圧Ｖｃｃｐが供給される。一方、駆動トランジスタＴｒ２のソース端子は、
（１）発光部ＥＬＰのアノード電極、
（２）トランジスタＴｒ３のソース端子、および、
（３）容量部Ｃｓの一方の電極、
に接続されており、第２ノードＮＤ２を構成する。
【００２５】
また、駆動トランジスタＴｒ２のゲート端子は、
（１）書込みトランジスタＴｒ１のソース端子、
（２）トランジスタＴｒ３のドレイン端子、および、
（３）容量部Ｃｓの他方の電極、
に接続されており、第１ノードＮＤ１を構成する。
【００２６】
ここで、駆動トランジスタＴｒ２は、発光素子の発光状態においては、以下の式（１）に従ってドレイン電流Ｉｄｓを流すように駆動される。
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈｒ）2・・・（１）
ここで、μ：実効的な移動度、Ｌ：チャネル長、Ｗ：チャネル幅、Ｖｇｓ：ゲート電極とソース領域との間の電位差、Ｖｔｈｒ：駆動トランジスタＴｒ２の閾値電圧、Ｃｏｘ：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）、ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃｏｘとする。
【００２７】
このドレイン電流Ｉｄｓが発光部ＥＬＰを流れることで、発光部ＥＬＰが発光する。更には、このドレイン電流Ｉｄｓの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００２８】
［容量部Ｃｓ］
容量部Ｃｓは、書込みトランジスタＴｒ１によって供給されたデータ信号に応じた電圧を保持する。即ち、容量部Ｃｓは、書込みトランジスタＴｒ１によって書き込まれた信号電位に応じた信号電圧を保持する役割を果たす。
【００２９】
［トランジスタＴｒ３］
トランジスタＴｒ３は、容量部Ｃｓに並列接続されている。
トランジスタＴｒ３のドレイン端子は、第１ノードＮＤ１に接続されている。また、ソース端子は、第２ノードＮＤ２に接続されている。そして、トランジスタＴｒ３のゲート端子は、トランジスタＴｒ３のソース端子に接続されている。即ち、トランジスタＴｒ３は、ダイオード接続されている。
なお、トランジスタＴｒ３は、トランジスタＴｒ３の閾値電圧Ｖｔｈｌが、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒよりも小さな値となるものを用いることができる。
【００３０】
次に、駆動回路１０ａ以外に図２に図示した発光部ＥＬＰとトランジスタＴｒ４を説明する。
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴｒ２のソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶＣａｔが印加される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶthr-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶthr-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００３１】
図３は、実施の形態の発光素子の一部分の模式的な一部断面図である。
発光素子１０の駆動回路を構成する各トランジスタ、および、容量部Ｃｓは、支持体２０上に形成されている。
【００３２】
発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１０ａが有する各トランジスタ、および、容量部Ｃｓの上方に形成されている。また、駆動トランジスタＴｒ２の他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。なお、図３においては、駆動トランジスタＴｒ２のみを図示する。書込みトランジスタＴｒ１やトランジスタＴｒ３は隠れて見えない。
【００３３】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。
具体的には、駆動トランジスタＴｒ２は、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、および、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃｓは、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、および、一方の電極３７（後述する第２ノードＮＤ２に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、および、容量部Ｃｓを構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴｒ２の一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴｒ２および容量部Ｃｓ等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、および、カソード電極５３から成る発光部ＥＬＰが設けられている。なお、図３においては、正孔輸送層、発光層、および、電子輸送層を層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４およびカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。なお、一方の電極３７とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６、５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００３４】
［トランジスタＴｒ４］
トランジスタＴｒ４は、データ線ＤＴＬに接続されている。トランジスタＴｒ４がオンすることにより、データ線に電圧Ｖｉｎｉが供給される。
【００３５】
以下、駆動回路の動作説明を行う。なお、上述したように、各種の処理（閾値電圧補正処理、信号書込処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。
【００３６】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
Ｖｓｉｇ：発光部ＥＬＰにおける輝度を制御するための映像信号・・・０ボルト〜１０ボルト
Ｖｃｃｐ：電源部１００の出力電圧・・・６ボルト
Ｖｏｆｓ：駆動トランジスタＴｒ２のゲート電極の電位（第１ノードＮＤ１の電位）を初期化するための電圧・・・０ボルト
Ｖｉｎｉ：Ｖｏｆｓ−Ｖｔｈｒ以下の電圧・・・−６ボルト
ＶＳＳ：駆動トランジスタＴｒ２のソース領域の電位（第２ノードＮＤ２の電位）を初期化するための電圧・・・−１０ボルト
Ｖｔｈｒ：駆動トランジスタＴｒ２の閾値電圧・・・３ボルト
Ｖｔｈｌ：トランジスタＴｒ３の閾値電圧・・・２ボルト
ＶＣａｔ：発光部ＥＬＰのカソード電極に印加される電圧・・・０ボルト
Ｖthr-EL：発光部ＥＬＰの閾値電圧・・・３ボルト
駆動回路１０ａの発光部ＥＬＰの駆動方法は、例えば、
（ａ）第１ノードＮＤ１と第２ノードＮＤ２との間の電位差が、トランジスタＴｒ３の閾値電圧を越え、且つ、第２ノードＮＤ２と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧を越えないように、第１ノードＮＤ１に第１ノード初期化電圧を印加し、第２ノードＮＤ２に第２ノードＮＤ２初期化電圧を印加する閾値電圧補正準備処理を行い、次いで、
（ｂ）第１ノードＮＤ１の電位を閾値電圧調整信号に書き換え、第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に向かって、第２ノードＮＤ２の電位を変化させる閾値電圧補正処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴｒ１を介して、データ線ＤＴＬから映像信号を第１ノードＮＤ１に印加する信号書込処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により書込みトランジスタＴｒ１をオフ状態とすることにより第１ノードＮＤ１を浮遊状態とし、電源部１００から駆動トランジスタＴｒ２を介して、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する、
工程から成る。
【００３７】
上述したように、前述した工程（ｂ）において、第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に向かって、第２ノードＮＤ２の電位を変化させる閾値電圧補正処理を行う。より具体的には、第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に向かって第２ノードＮＤ２の電位を変化させるために、前述した工程（ａ）における第２ノードＮＤ２の電位に駆動トランジスタＴｒ２の閾値電圧を加えた電圧を超える電圧を、駆動トランジスタＴｒ２の一方のソース／ドレイン領域に印加する。定性的には、閾値電圧補正処理において、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差（換言すれば、駆動トランジスタＴｒ２のゲート電極とソース領域との間の電位差）が駆動トランジスタＴｒ２の閾値電圧に近づく程度は、閾値電圧補正処理の時間により左右される。従って、例えば閾値電圧補正処理の時間を充分長く確保した形態にあっては、第２ノードＮＤ２の電位は第１ノードＮＤ１の電位から駆動トランジスタＴｒ２の閾値電圧を減じた電位に達する。そして、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差は駆動トランジスタＴｒ２の閾値電圧に達し、駆動トランジスタＴｒ２はオフ状態となる。一方、例えば閾値電圧補正処理の時間を短く設定せざるを得ない形態にあっては、第１ノードＮＤ１と第２ノードＮＤ２との間の電位差が駆動トランジスタＴｒ２の閾値電圧より大きく、駆動トランジスタＴｒ２はオフ状態とはならない場合がある。閾値電圧補正処理の結果として、必ずしも駆動トランジスタＴｒ２がオフ状態となることを要しない。
【００３８】
図４は、駆動回路の動作を示すタイミングチャートであり、図５、図６、および、図７は、それぞれ、各期間における駆動回路の動作を示す回路図である。
なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合は、これに限定されない。
また、図４における各電圧値は、相対的な値を示すものであり、絶対的な値を示すものではない。
また、図５、図６、および、図７では、説明を分かりやすくするために、書込みトランジスタＴｒ１をスイッチ形式で表している。
【００３９】
［発光期間Ａ］（図４および図５（ａ）参照）
この［発光期間Ａ］は、例えば、前の表示フレームにおける発光期間である。この発光期間Ａにおいては、発光部ＥＬＰには、ドレイン電流Ｉｄｓが流れている。また、書込みトランジスタＴｒ１、および、トランジスタＴｒ３は、オフ状態であり、駆動トランジスタＴｒ２はオン状態である。
１フレーム（図４中、１Ｈ期間と表記）内で、データ線ＤＴＬの電位は、Ｖｉｎｉ、Ｖｏｆｓ、Ｖｓｉｇの順番に変位する。
【００４０】
図４に示す、［期間−ＴＰ０］〜［期間−ＴＰ２］は、次の信号書込処理が行われる直前までの動作期間である。そして、［期間−ＴＰ０］〜［期間−ＴＰ２］において、第（ｎ，ｍ）番目の発光素子１０は原則として非発光状態にある。駆動回路１０ａの動作においては、図４に示すように、［期間−ＴＰ３］の他、［期間−ＴＰ１］〜［期間−ＴＰ２］も第ｍ番目の水平走査期間に包含される。なお、説明の便宜のため、［期間−ＴＰ１］の始期、および、［期間−ＴＰ３］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、および、終期に一致するものとして説明する。
【００４１】
以下、［期間−ＴＰ０］〜［期間−ＴＰ２］の各期間について説明する。なお、［期間−ＴＰ１］〜［期間−ＴＰ３］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【００４２】
［期間−ＴＰ０］（図４および図５（ｂ）参照）
［期間−ＴＰ０］の開始時は、データ線ＤＴＬの電位は、電圧Ｖｉｎｉとなっている。走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴｒ１をオン状態とする。これにより、現表示フレームにおける第ｍ行目の水平走査期間が開始する。この［期間−ＴＰ０］において、閾値電圧補正処理を行うための閾値電圧補正準備処理が行われる。［期間−ＴＰ０］の開始時は、発光部ＥＬＰは発光状態であるので、発光部ＥＬＰのアノード電極の電位は、電圧Ｖｉｎｉより大きな値である６Ｖである。つまり、この状態ではトランジスタＴｒ３がオン動作し、駆動トランジスタＴｒ２のソース電圧が放電される。他方、駆動トランジスタＴｒ２のゲート端子には、電圧Ｖｉｎｉが供給されるため、駆動トランジスタＴｒ２はオフする。また、駆動トランジスタＴｒ２のオフにより、発光部ＥＬＰへのドレイン電流Ｉｄｓの供給が停止するため、発光部ＥＬＰは、非発光状態となる。
【００４３】
その後、ノードＮＤ２の電位の低下は、トランジスタＴｒ３がオフするまで続き、ノードＮＤ２の電位がＶｉｎｉ＋Ｖｈｔｌになると、トランジスタＴｒ３がオフし、電圧の低下が止まる。
【００４４】
ここで、駆動トランジスタＴｒ２のＶｇｓの電位は、−Ｖｔｈｌ（＝Ｖｉｎｉ−（Ｖｉｎｉ＋Ｖｈｔｌ））である。即ち、駆動トランジスタＴｒ２のＶｇｓの電位は、トランジスタＴｒ２の閾値電圧Ｖｔｈｒより小さくなりカットオフ動作点になる。つまり、駆動トランジスタＴｒ２のドレイン電圧が、発光素子１０を発光できるＶｃｃｐの状態であっても駆動トランジスタＴｒ２に電流は流れず、駆動トランジスタＴｒ２の閾値電圧補正の初期化が行われる。その結果、第１ノードＮＤ１の電位は、Ｖｉｎｉに等しい−６ボルトとなる。第２ノードＮＤ２の電位は、例えば、−４ボルト程度まで降下する。
【００４５】
［期間−ＴＰ１］（図４および図６（ａ）参照）
次に、閾値電圧補正処理を行う。具体的には、書込みトランジスタＴｒ１のオン状態を維持したまま、信号出力回路１０２がデータ線ＤＴＬの電位をＶｉｎｉからＶｏｆｓに上げる。データ線ＤＴＬの電位をＶｏｆｓに上げることで、駆動トランジスタＴｒ２のＶｇｓが一旦、閾値電圧Ｖｔｈｒより大きくなる。これにより、駆動トランジスタＴｒ２がオンし、駆動トランジスタＴｒ２に電流が流れ、閾値電圧補正処理が開始される。具体的には、浮遊状態の第２ノードＮＤ２の電位が（Ｖｏｆｓ−Ｖｔｈｒ＝−３ボルト）に近づき、最終的に（Ｖｏｆｓ−Ｖｔｈｒ）となる。このようにして駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒに相当する電圧が容量部Ｃｓに書き込まれる。
【００４６】
ここで、次式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【００４７】
（Ｖｏｆｓ−Ｖｔｈｒ）＜（Ｖthr-EL＋Ｖｃａｔ）・・・（２）
この［期間−ＴＰ１］にあっては、第２ノードＮＤ２の電位は、最終的に、（Ｖｏｆｓ−Ｖｔｈ）となる。即ち、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒ、および、駆動トランジスタＴｒ２のゲート電極を初期化するための電圧Ｖｏｆｓのみに依存して、第２ノードＮＤ２の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖthr-ELとは無関係である。
【００４８】
［期間−ＴＰ２］（図４参照）
［期間−ＴＰ１］の終了後、書込みトランジスタＴｒ１をオフする。そして、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖｓｉｇとする。
【００４９】
［期間−ＴＰ３］（図４および図６（ｂ）参照）
次に、駆動トランジスタＴｒ２に対する信号書込処理、および、駆動トランジスタＴｒ２の移動度μの大小に基づく駆動トランジスタＴｒ２のソース領域（第２ノードＮＤ２）の電位の補正（移動度補正処理）を行う。具体的には、データ線ＤＴＬの電位が、発光部ＥＬＰにおける輝度を制御するための映像信号Ｖｓｉｇとなった後、［期間−ＴＰ２］でオフした書込みトランジスタＴｒ１をオンする。その結果、第１ノードＮＤ１の電位はＶｓｉｇへと上昇し、駆動トランジスタＴｒ２はオン状態となる。
【００５０】
ここで、駆動トランジスタＴｒ２のゲート電極とソース電極との間の電位差Ｖｇｓは、式（３）で表される。
Ｖｇｓ≒Ｖｓｉｇ−（ＶＯｆｓ−Ｖｔｈｒ）−ΔＶ・・・（３）
ここで、ΔＶは、駆動トランジスタＴｒ２のソース領域における電位の上昇量である。
【００５１】
駆動トランジスタＴｒ２のドレイン領域には電源部１００から電圧Ｖｃｃｐが印加されているので、駆動トランジスタＴｒ２のソース領域の電位は上昇する。なお、この［期間−ＴＰ３］の時間は、第２ノードＮＤ２の電位が（Ｖｏｆｓ−Ｖｔｈｒ＋ΔＶ）となるように、表示装置の設計の際、設計値として予め決定しておけばよい。
【００５２】
この［期間−ＴＰ３］にあっても、駆動トランジスタＴｒ２の移動度μの値が大きい場合、駆動トランジスタＴｒ２のソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴｒ２の移動度μの値が小さい場合、駆動トランジスタＴｒ２のソース領域における電位の上昇量ΔＶは小さい。
以上の操作によって、閾値電圧補正処理、信号書込処理、移動度補正処理が完了する。
【００５３】
［発光期間Ｂ］（図４および図７参照）
走査線ＳＣＬをローレベルとすることによって、書込みトランジスタＴｒ１をオフ状態とし、第１ノードＮＤ１（駆動トランジスタＴｒ２のゲート電極）を浮遊状態とする。第２ノードＮＤ２の電位が上昇し、（Ｖthr-EL＋ＶＣａｔ）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、次式（４）にて得ることができる。
【００５４】
Ｉｄｓ＝ｋ・μ・（Ｖｓｉｇ−Ｖｏｆｓ―ΔＶ）2・・・（４）
式（４）に表されるように、発光部ＥＬＰを流れるドレイン電流Ｉｄｓは、発光部ＥＬＰの閾値電圧Ｖthr-EL、および、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖthr-ELの影響、および、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈｒの影響を受けない。加えて、駆動トランジスタＴｒ２における移動度μのばらつきに起因したドレイン電流Ｉｄｓのばらつき発生を抑制することができる。
【００５５】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［発光期間Ａ］の終わりに相当する。
【００５６】
なお、［期間−ＴＰ１］〜［発光期間Ｂ］では、駆動トランジスタＴｒ２は、Ｖｇｓ＞Ｖｔｈｒであるため、トランジスタＴｒ３はカットオフ状態であり、電流は流れず、駆動トランジスタＴｒ２のＶｇｓに影響を及ぼさない。
以上によって、第（ｎ，ｍ）番目の副画素を構成する発光素子１０の発光の動作が完了する。
【００５７】
なお、図４に示す動作では、閾値電圧補正準備処理が終了した後、時間的な間を空けずに閾値電圧補正処理を行った。しかし、これに限らず、閾値電圧補正準備処理が終了した後、所定時間経過してから閾値電圧補正処理を開始してもよい。
【００５８】
図８は、駆動回路の他の動作例を示すタイミングチャートである。
［期間−ＴＰ０］の終了後、書込みトランジスタＴｒ１を一旦オフし、［期間−ＴＰ１］の開始とともに、書込みトランジスタＴｒ１をオンするようにしてもよい。
また、閾値電圧補正準備期間の前に、書込みトランジスタＴｒ１をオン、オフして消光動作を行ってもよい。
【００５９】
図９は、駆動回路の他の動作例を示すタイミングチャートである。
図９に示すタイミングチャートでは、［期間−ＴＰ０］が属する表示フレームの１フレーム前に、発光部ＥＬＰを消光している。
【００６０】
具体的には、［期間−ＴＰ０］が属するフレームの１フレーム前のデータ線ＤＴＬの電位がＶｉｎｉであるときに、書込みトランジスタＴｒ１をオン、オフする［期間−ＴＰ（−１）］を設けている。そして、今回の表示フレームにおいて、再び書込みトランジスタＴｒ１をオンし、閾値電圧補正準備処理を開始している。
【００６１】
このように、第１の実施の形態の表示装置１０００によれば、発光状態において、データ線ＤＴＬの電位がＶｉｎｉであるときに書込みトランジスタＴｒ１をオンするだけで、発光部ＥＬＰを消光状態にすることができる。［期間−ＴＰ０］が属する表示フレームの１フレーム前に、書込みトランジスタＴｒ１をオンして、消光時間を増やすことにより、動画特性を向上することができる。
【００６２】
なお、１フレーム前に限らず、２フレーム以上前に書込みトランジスタＴｒ１をオンして、消光時間を増やすようにしてもよい。
さらに、閾値電圧補正準備処理、および、閾値電圧補正処理は、分割パルスを用いてもよい。
【００６３】
以上述べたように、表示装置１０００によれば、トランジスタＴｒ３を駆動トランジスタＴｒ２のゲート・ソース間にダイオード接続し、［期間−ＴＰ０］において、データ線ＤＴＬの電位を、電圧Ｖｉｎｉに設定することで、駆動トランジスタＴｒ２のドレイン電圧が固定電圧Ｖｃｃｐのまま、駆動トランジスタＴｒ２のソース電位を降下させることができる。これにより、発光部ＥＬＰの発光動作および非発光動作に際し、電源電圧をパルス化させる機能を省略することができるため、電源部１００の小型化を図ることができる。従って、表示装置１０００を小型化することができる。
【００６４】
また、電源電圧をパルス化する機能を省略することにより、以下の効果が得られる。
電源線とデータ線ＤＴＬが重なり合う構成を取った場合、重なり合う部分のデータ線ＤＴＬの抵抗値を大きくする等の措置をとっていた。
しかし、データ線ＤＴＬの抵抗値を大きくすると、データ線ＤＴＬを通過する信号の転送速度を高速にする際の妨げとなる。また、電源線とデータ線のレイヤを変えると、表示装置の製造工程数が増加する。
表示装置１０００によれば、電源電圧をパルス化する機能を省略することにより、例えば、データ線ＤＴＬに平行に信号線を配置する等、データ線ＤＴＬと電源線とが重ならない構成とすることが容易となる。データ線ＤＴＬと電源線が重ならない構成としたときは、データ線ＤＴＬの抵抗値を大きくしなくてもよいので、信号の書込み速度の低下を抑制することができる。
【００６５】
なお、本実施の形態では、書込みトランジスタＴｒ１、駆動トランジスタＴｒ２、および、トランジスタＴｒ３、並びに容量部Ｃｓにより発光部ＥＬＰに駆動電流を供給する駆動回路の構成について説明したが、これに限定されない。即ち、これらの構成要素に加え、発光部ＥＬＰの発光を制御する他のトランジスタが追加された駆動回路にも適用することができる。
【００６６】
＜第２の実施の形態＞
次に、第２の実施の形態の表示装置について説明する。
以下、第２の実施の形態の表示装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２の実施の形態の表示装置は、駆動回路の構成が第１の実施の形態と異なっている。
【００６７】
図１０は、第２の実施の形態の駆動回路を示す回路図である。
この駆動回路１０ｂは、トランジスタＴｒ３のゲート端子が、固定電圧を出力する電源に接続されている。これにより、トランジスタＴｒ３のゲート端子の電位が、固定電位に設定されている。
【００６８】
なお、固定電圧は、［期間−ＴＰ０］のときのみオンするような電圧（例えば、−４Ｖ）に設定されている。これにより、トランジスタＴｒ３は、閾値電圧補正準備処理のときにのみ、オンする。
【００６９】
この第２の実施の形態の表示装置１０００によれば、第１の実施の形態の表示装置１０００と同様の効果が得られる。
そして、第２の実施の形態の表示装置１０００によれば、さらに、トランジスタＴｒ３として、閾値特性が、デプレッション型のトランジスタを使用することができる。
【００７０】
以上、本発明の信号処理装置および表示装置を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
【００７１】
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【００７２】
なお、第１の実施の形態で述べた表示装置１０００、および、第２の実施の形態で述べた表示装置１０００（以下、単に表示装置１０００と言う）は、フラット型のモジュール形状のものを含む。
【００７３】
図１１は、フラット型のモジュール形状の表示装置を示す図である。
例えば絶縁性の基板上に、液晶素子、薄膜トランジスタ、薄膜容量、受光素子等を備える画素を行列状に集積形成した画素アレイ部（画素行列部）を設ける。
【００７４】
この画素アレイ部を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００７５】
以上説明した表示装置１０００は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラ等、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００７６】
図１２は、実施の形態の表示装置が適用されたテレビを示す図である。
図１２に示すテレビは、フロントパネル１２、フィルターガラス１３等を有する映像表示画面１１を含んでいる。映像表示画面１１に、表示装置１０００が適用されている。
【００７７】
図１３は、実施の形態の表示装置が適用されたデジタルカメラを示す図である。
図１３（ａ）は、デジタルカメラの正面側を示す図であり、図１３（ｂ）は、デジタルカメラの背面側を示す図である。
【００７８】
図１３に示すデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含んでいる。表示部１６に表示装置１０００が適用されている。
【００７９】
図１４は、実施の形態の表示装置が適用されたノート型パーソナルコンピュータを示す図である。
図１４に示すノート型パーソナルコンピュータの本体６０には、文字等を入力するとき操作されるキーボード６１を含み、本体カバーには画像を表示する表示部６２を含んでいる。表示部６２に表示装置１０００が適用されている。
【００８０】
図１５は、実施の形態の表示装置が適用された携帯端末装置である。
図１５に示す携帯端末装置は、折り畳み式になっており、折り畳みを開くことにより、操作部および表示部が表れる。図１５（ａ）は、開いた状態の携帯端末装置を表し、図１５（ｂ）は、折り畳まれた（閉じた）状態の携帯端末装置を表している。
【００８１】
この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含んでいる。ディスプレイ２６やサブディスプレイ２７に表示装置１０００が適用されている。
【００８２】
図１６は、実施の形態の表示装置が適用されたビデオカメラを示す図である。
このビデオカメラは、本体部７０、前方を向いた側面に被写体撮影用のレンズ７１、撮影時のスタート／ストップスイッチ７２、モニター７３等を含んでいる。モニター７３に表示装置１０００が適用されている。
【００８３】
なお、図２では、第２ノードＮＤ２と電圧ＶＣａｔとの間に、発光部ＥＬＰの容量ＣELのみを図示した。しかし、これに限らず、発光部ＥＬＰの容量ＣELに加えて、容量部Ｃｓと同様の容量Ｃsubを並列接続してもよい。
【００８４】
図１７は、駆動回路の等価回路の他の例を示す図である。
【符号の説明】
【００８５】
１０……発光素子、１０ａ、１０ｂ……駆動回路、１００……電源部、１０１……走査回路、１０２……信号出力回路、１０００……表示装置、Ｃｓ……容量部、Ｔｒ１……書込みトランジスタ、Ｔｒ２……駆動トランジスタ、Ｔｒ３、Ｔｒ４……トランジスタ
【特許請求の範囲】
【請求項１】
電源部から供給される駆動電流を発光部に供給する駆動用スイッチ素子と、
前記駆動用スイッチ素子の閾値電圧を調整する閾値電圧調整用信号を前記駆動用スイッチ素子に供給する信号線が、前記閾値電圧調整用信号を前記駆動用スイッチ素子に供給する前に供給するカットオフ信号に応じて前記駆動用スイッチ素子をカットオフするカットオフ素子と、
を有する信号処理装置。
【請求項２】
前記カットオフ信号の電圧値は、前記閾値電圧調整用信号の電圧値から前記閾値電圧を減算した値より小さく設定されている請求項１記載の信号処理装置。
【請求項３】
前記カットオフ素子は、前記駆動用スイッチ素子の前記発光部との接続点の電圧を前記信号線に供給するダイオード機能を有する請求項１記載の信号処理装置。
【請求項４】
前記カットオフ素子は、ダイオード接続されたトランジスタである請求項３記載の信号処理装置。
【請求項５】
前記カットオフ素子は、ゲートが固定電位に設定されたトランジスタで構成されている請求項３記載の信号処理装置。
【請求項６】
前記信号線と前記駆動用スイッチ素子との間に設けられた書込みスイッチ素子をさらに有し、
前記カットオフ信号および前記閾値電圧調整用信号は、フレーム毎に供給され、
前記書込みスイッチ素子は、前回以前のフレームの前記カットオフ信号が供給されているときに、オンして前記駆動用スイッチ素子に前記カットオフ信号を供給し、前回のフレームの前記閾値電圧調整用信号が供給される前にオフする請求項１記載の信号処理装置。
【請求項７】
電源部から供給される駆動電流を発光部に供給する駆動用スイッチ素子と、前記駆動用スイッチ素子の閾値電圧を調整する閾値電圧調整用信号を前記駆動用スイッチ素子に供給する信号線が、前記閾値電圧調整用信号を前記駆動用スイッチ素子に供給する前に供給するカットオフ信号に応じて前記駆動用スイッチ素子をカットオフするカットオフ素子と、を有する信号処理装置と、
前記発光部を有し、前記駆動電流が前記発光部に供給されると前記駆動電流に応じた輝度で発光する複数の画素と、
を有する表示装置。
【請求項１】
電源部から供給される駆動電流を発光部に供給する駆動用スイッチ素子と、
前記駆動用スイッチ素子の閾値電圧を調整する閾値電圧調整用信号を前記駆動用スイッチ素子に供給する信号線が、前記閾値電圧調整用信号を前記駆動用スイッチ素子に供給する前に供給するカットオフ信号に応じて前記駆動用スイッチ素子をカットオフするカットオフ素子と、
を有する信号処理装置。
【請求項２】
前記カットオフ信号の電圧値は、前記閾値電圧調整用信号の電圧値から前記閾値電圧を減算した値より小さく設定されている請求項１記載の信号処理装置。
【請求項３】
前記カットオフ素子は、前記駆動用スイッチ素子の前記発光部との接続点の電圧を前記信号線に供給するダイオード機能を有する請求項１記載の信号処理装置。
【請求項４】
前記カットオフ素子は、ダイオード接続されたトランジスタである請求項３記載の信号処理装置。
【請求項５】
前記カットオフ素子は、ゲートが固定電位に設定されたトランジスタで構成されている請求項３記載の信号処理装置。
【請求項６】
前記信号線と前記駆動用スイッチ素子との間に設けられた書込みスイッチ素子をさらに有し、
前記カットオフ信号および前記閾値電圧調整用信号は、フレーム毎に供給され、
前記書込みスイッチ素子は、前回以前のフレームの前記カットオフ信号が供給されているときに、オンして前記駆動用スイッチ素子に前記カットオフ信号を供給し、前回のフレームの前記閾値電圧調整用信号が供給される前にオフする請求項１記載の信号処理装置。
【請求項７】
電源部から供給される駆動電流を発光部に供給する駆動用スイッチ素子と、前記駆動用スイッチ素子の閾値電圧を調整する閾値電圧調整用信号を前記駆動用スイッチ素子に供給する信号線が、前記閾値電圧調整用信号を前記駆動用スイッチ素子に供給する前に供給するカットオフ信号に応じて前記駆動用スイッチ素子をカットオフするカットオフ素子と、を有する信号処理装置と、
前記発光部を有し、前記駆動電流が前記発光部に供給されると前記駆動電流に応じた輝度で発光する複数の画素と、
を有する表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−１３７５１３（Ｐ２０１２−１３７５１３Ａ）
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願番号】特願２０１０−２８７７５５（Ｐ２０１０−２８７７５５）
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願日】平成２２年１２月２４日（２０１０．１２．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]