信号処理装置及び回転角度検出装置
【課題】ホール素子に供給するバイアス電流の向きを２相のクロック信号に同期して順次交互に切替えることによって前記ホール素子から検出されるホール起電力信号を変調し、該変調されたホール起電力信号を前記クロック信号に同期して復調する変調−復調処理を行った後ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理を行い、且つ、前記ΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比を調整するゲイン調整信号に基づいてゲイン調整を行う場合に、オフセットキャンセルの精度が損なわれないホール起電力信号検出装置などの信号処理装置を実現する。
【解決手段】クロック信号生成器によって発せられるクロック信号の各隣接する半周期の期間毎に各１つのゲイン調整を行うパルス信号を生成するゲイン調整信号生成器１４５を設けた。
【解決手段】クロック信号生成器によって発せられるクロック信号の各隣接する半周期の期間毎に各１つのゲイン調整を行うパルス信号を生成するゲイン調整信号生成器１４５を設けた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアス電流の方向を切替え可能なホール素子等の磁電変換素子からの出力信号を受けて、磁界中における基準位置からの回転角変位等に応じた値の検出出力を得るホール起電力信号検出装置等の信号処理装置に関する。
【背景技術】
【０００２】
近年、モータの回転軸やサーボ機構中の回転体の回転角度を測定するための装置として、耐久性および信頼性の点で優れるホール素子を利用した非接触回転角度センサが多用されるに到っている。
このようなホール素子を利用した非接触回転角度センサでは、回転体の回転変位に同期して変位する磁石が作る磁界によって、ホール素子に生起するホール起電力の変化をΔΣ変調器を用いた量子化処理（ＡＤ変換）を適用して検出し、該検出値に基づいて磁石の（従って、当該回転体の）回転角度を求める（例えば、非特許文献１、特許文献１、特許文献２参照）。
【０００３】
図１０に上述のような非接触回転角度センサの一例としてシリコンモノリシックホール素子を利用した非接触回転角度センサを示す。
図１０の非接触回転角度センサでは、シリコン基板３０の中にホール素子Ｘ１、Ｘ２、Ｙ１、Ｙ２、および、信号処理回路が形成されている。
そして、ホール素子Ｘ１で発生するホール起電力信号とホール素子Ｘ２で発生するホール起電力信号との差を計算することによりVx信号を得ることができる。
【０００４】
同様に、ホール素子Ｙ１で発生するホール起電力信号とホール素子Ｙ２で発生するホール起電力信号との差を計算することによりVy信号を得ることができる。
上述のようにして得られたVx信号、Vy信号は、回転体に取り付けられた磁石が作る磁場と回転角センサの間の角度θに対して、次の式（１）の関係がある。
【０００５】
【数１】
【０００６】
上掲の式（１）において、Vamp,x、Vamp,yは、それぞれ１対のホール素子Ｘ１およびＸ２、ホール素子Ｙ１およびＹ２に係る磁気感度である。
理想的には、Vamp,x＝Vamp,yであることが望ましいが、半導体製造プロセス上のプロセス勾配などの理由により、Vamp,x≠Vamp,yとなり、このような各対のホール素子Ｘ１およびＸ２、ホール素子Ｙ１およびＹ２の磁気感度のミスマッチは回転角度センサにおける角度検出誤差の一つの要因となる。
【０００７】
例えば、回転角度センサにおいてVamp,xとVamp,yの間で磁気感度のミスマッチが１％あるときには（Vamp,x：Vamp,y＝1.00：1.01のとき）、次の式（２）におけるように、角度の真値が４５°の場合に、回転角度センサが出力する角度検出結果には約０．２９度の角度誤差が発生してしまうことになる。
【０００８】
【数２】
【０００９】
ＣＭＯＳプロセスを使用して、シリコンモノリシックホール素子を形成する場合には、通常、磁気感度Vamp,xとVamp,yとの間のミスマッチは、最大で２％程度である。
一方、回転角度センサの角度誤差を０．０３度程度に抑制して高精度の回転角度センサを実現する場合には、磁気感度Vamp,xとVamp,yのミスマッチを、０．１％、ないしは、それ以下の分解能で補正することが必要となり、信号処理回路には極めて高い分解能でのゲイン調整機能が要求されることになる。
【００１０】
図１１は、ホール素子のバイアス電流の向きを、周波数f_Mod（周期T_Mod）のクロック信号（チョッパークロック）に従って周期的に切り替えることにより、ホール素子のオフセットをキャンセルする方式のホール起電力信号検出装置の従来例を表す図である。
図１１のホール起電力信号検出装置は、ホール素子を用いた回転角度センサに適用される場合、ホール素子Ｘ１およびＸ２の対に対応する系統と、ホール素子Ｙ１およびＹ２の系統に対応する系統との双方の系統についてこの図１１と同様の構成の回路がそれぞれに設けられ、これら双方の系統におけるホール起電力信号検出装置で精密なゲイン調整を行うことによって上述の磁気感度Vamp,xとVamp,yのミスマッチが極小となるようにされる。
【００１１】
図１１において、ホール素子４１０からスイッチ回路４２０を通して検出されたホール起電力信号は、復調器４３０を介して１次のΔΣ変調器４４０に入力され、このΔΣ変調器４４０によって、基準電圧 +Vref、−Vrefを基準にして、1ビットに量子化される。
ΔΣ変調器４４０は、加算器４４１、積分器４４２、コンパレータ４４３、および、１ビットＤ−Ａ変換器４４４を含んで構成されている。
【００１２】
上述のように1ビットに量子化されたホール起電力信号は、ローパスフィルタ４５０を通して検出出力信号として出力される。このローパスフィルタ４５０のカットオフ周波数f_LPFは、ΔΣ変調器４４０のサンプリング周波数f_SAMPおよびチョッパークロック周波数f_Modと比較して、充分に低く設定されている。
なお、スイッチ回路４２０にはクロック信号生成器４６０からチョッパークロック信号が供給されて、該チョッパークロック信号に同期した切替え操作（従って、これによる変調処理）が行われる。また、復調器４３０にも、クロック信号生成器４６０からチョッパークロック信号が供給されて該クロック信号に同期した復調処理が行われる。
【００１３】
図１１のホール起電力信号検出装置におけるホール素子のバイアス電流の向きの切替え操作について、図１２を参照して更に詳述する。
図１２は、ホール素子をバイアスする駆動電流（バイアス電流）の向きを、基準となる向きに対し、０度および９０度に交互に切替えたときのホール起電力の検出について説明するための図である。図１２（ａ）はバイアス電流の向きが０度のとき、図１２（ｂ）はバイアス電流の向きが９０度のときを表している。
【００１４】
図１２において、ホール素子は、４つの抵抗からなる４端子の素子としてモデル化されており、定電流駆動されている。磁束Ｂは図示のとおり、紙面に垂直で奥行き方向に向かう向きであると仮定している。
ホール素子へのバイアス電流の向きを０度および９０度の間で交互に切替えた時に測定される電圧信号 V_Sig_0degとV_Sig_90degとは、次の式（３）におけるように、ホール起電力信号V_HallとオフセットV_Offsetとの和として表される。
【００１５】
【数３】
【００１６】
ここで、式（４）に示したように、ホール素子のバイアス電流の方向を０度および９０度の間で交互に切替えることによって、ホール起電力信号 V_Hallを、チョッパークロック信号によって変調することが出来る。
【００１７】
【数４】
【００１８】
一方、オフセットV_Offsetに関しては、式（５）に示したように、ホール素子の駆動方向を０度および９０度の間で交互に切替えても、ほぼ一定の値となる。
【００１９】
【数５】
【００２０】
上述のようにして、ホール素子のバイアス電流の向きを０度および９０度の間で交互に切替える操作を、周期T_Mod（周波数f_Mod＝1/T_Mod)で繰返した場合、ホール素子から出力される信号V_Sig_Modは、図１３の如くになる。
図１３は、ホール素子から出力される信号V_Sig_Modを関連する信号とのタイミング関係において表した信号波形図である。
【００２１】
図１３に示されたように、ホール素子から出力される信号V_Sig_Modは、クロック信号生成器４６０（図１１）からのチョッパークロック信号によって変調されたホール起電力信号V_HallにオフセットV_Offsetが重畳されたものとなり、周期T_Modで繰返す波形となる。
図１３における信号V_Sig_Modは、復調器４３０（図１１参照）に入力され、ホール素子のバイアス電流の向きを切替えるために用いられたものと同じチョッパークロック信号に同期して復調されて、信号V_Sig_Dmodとなる。復調器４３０における復調処理は、式（６）に示したように、該チョッパークロック信号の位相に従って信号V_Sig_Modの符号を切替える操作となる。
【００２２】
【数６】
【００２３】
この信号V_Sig_Dmodにおいて、ホール起電力信号成分V_HallはＤＣに復調されており、一方で、オフセット成分V_Offsetは、既述の変調処理に用いたクロック信号で変調されている。
以上の結果、復調器４３０の出力信号V_Sig_Dmodは、次の式（７）に示したように表される。
【００２４】
【数７】
【００２５】
図１４は、信号V_Sig_Modと復調器４３０（図１１）を通過後の信号V_Sig_Dmodの周波数スペクトルを表す図である。図１４（ａ）は、信号V_Sig_Modの周波数スペクトルを表し、図１４（ｂ）は信号V_Sig_Dmodの周波数スペクトルを表している。
図１４（ａ）の信号V_Sig_Modでは、ホール起電力信号は、チョッパー周波数f_Modに変調されており、ＤＣ信号であるオフセットV_Offsetが重畳している。
【００２６】
図１４（ｂ）の復調器を通過後の信号V_Sig_Dmodでは、ホール起電力信号V_HallがＤＣに復調される一方で、オフセットV_Offsetはチョッパー周波数f_Modに変調されている。
図１４のようなスペクトルを持つ信号V_Sig_Dmodを、図１１に示したようにカットオフ周波数f_LPFを持つローパスフィルタ４５０を通すことによって、式（７）における周波数f_Modの成分を除去することができる。
【００２７】
上述のようにしてホール起電力信号V_Sig_ModからオフセットV_Offsetをキャンセルする方法は公知である（例えば、非特許文献２参照）。非特許文献２にはホール起電力信号からオフセットを除去する方法について“Connection commutation method”として開示されており、この方法は、ホール素子に対するオフセットキャンセルの技術として既に普及している。
【００２８】
なお、上掲の図１４に示した信号スペクトルにおいて、ΔΣ変調器のサンプリングクロックのサンプリング周波数f_SAMPは、チョッパー周波数f_Modに対して充分高い周波数となっているので、ノイズの折り返し（エイリアシング）は発生しない。
図１５は、ゲイン調整機能を備えたΔΣ変調器の回路構成を示す図である。なお、図１５のような構成の回路自体は公知である（非特許文献３参照）。
【００２９】
図１５の回路では、入力信号は、復調器４３０（図１１）から出力される信号V_Sig_Dmodであり、この回路から出力される信号はV_Sig_Dmodを基準電圧＋Vref、−Vrefを基準にしてΔΣ変調して得られるΔΣ(V_Sig_Dmod)である。
図１５の回路は、積分器の部分がスイッチドキャパシタ回路として構成されており、２相のノンオーバーラップクロックφ１、φ２によって駆動される。
【００３０】
図１５の回路においては、ゲイン調整信号（以下、適宜、GAIN_ADJ信号と表記する）の値に応じて積分器に入力される電荷量が変わるので、GAIN_ADJ信号が「１」になったときには、ΔΣ変調器のゲインが（１＋α1）倍となる。図１５において、各スイッチはシンボルに付記された条件、例えば、φ１=１、且つ、GAIN_ADJ=１、φ１=１、且つ、GAIN_ADJ=０、φ２=１等々の条件が充足される場合にオンとなる。
【００３１】
上述のGAIN_ADJ信号によるΔΣ変調器のゲイン切り替え状況について次の表にまとめて示す。
【００３２】
【表１】
【００３３】
図１６は、図１５のΔΣ変調器に供給するサンプリングクロックと或るデューティー比を持つゲイン調整信号との関係を表す図である。
【００３４】
図１６に示したように、GAIN_ADJ信号のデューティー比がα2となるように生成された場合には、１回のサンプリング動作あたり（１＋α1）倍となるゲイン補正をα2の頻度で行うことになるので、ΔΣ変調器のゲインは、次の式（８）で与えられるようになる。
【００３５】
【数８】
【００３６】
このようなゲイン調整は、キャパシタにおける分解能＝α1に加えて、GAIN_ADJ信号のデューティー比＝α2という時間軸上で高精度で管理され得るタイミングによる分解能を利用できるため、式（８）から判るように、ゲイン調整に関して高い分解能を得ることが可能である。
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特開２０１０−２１７１５０号公報
【特許文献２】特開２０１０−２１７１５１号公報
【非特許文献】
【００３８】
【非特許文献１】テキサスインスツルメンツ製 ADS1208 データシート（2nd-Order Delta-Sigma Modulator with Excitation for Hall Elements）
【非特許文献２】R S Popovic著 Hall Effect Devices (ISBN-10:0750300965) Inst of Physics Pub Inc (1991/05)刊
【非特許文献３】van der Horn, Huijsing著 INTEGRATED SMART SENSORS (ISBN 0-7923-8004-5) Kluwer Academic Publishers（1998）刊
【発明の概要】
【発明が解決しようとする課題】
【００３９】
図１７は、ホール素子から出力される信号V_Sig_Modを関連する信号とのタイミング関係において表した信号波形図である。この図１７では、特に、上述のようなゲイン調整機能を、既述のホール起電力信号を変調−復調してオフセットキャンセルを行う方法と組み合わせた際に、オフセットキャンセルの効果が損なわれる状況を例示している。
図１７に例示された状況では、ホール起電力信号を変調するチョッパークロック信号周期T_ModがΔΣ変調器のサンプリング周期の整数倍になっている。
【００４０】
そして、この図１７の場合には、GAIN_ADJ信号が「１」になるタイミングが、ホール素子のバイアス方向が０度となる位相と毎回合致しているので、復調器４３０（図１１）から出力される信号V_Sig_Dmodのローレベル期間のみで毎回のゲイン調整を行うことになり、従って、V_Sig_Dmodのハイレベル期間との相殺によるオフセットキャンセルの作用が生ぜず、既述の式（５）に示されたオフセットキャンセルの精度が損なわれることが判る。
【００４１】
従来の技術の課題をさらに詳細に説明する。
即ち、図１８は、上記のゲイン調整機能を、前出のホール起電力信号を変調−復調してオフセットキャンセルを行う方法と組み合わせた際に、オフセットキャンセルの精度が損なわれるより具体的なケースを示している。図１８（ａ）は、ΔΣ変調器のサンプリングクロックを示し、そのサンプリングクロックが８回生成される毎に位相が切り替わるチョッパークロック（周期T_Mod）の波形は、図１８（ｂ）のようになる。つまり、サンプリングクロックを１６分周することで、チョッパークロックが生成されている。そして、GAIN_ADJ信号をチョッパークロックに同期して１回ずつ生成してしまうと、図１８（ｃ）に示すようになる。この図１８（ｃ）の例では、チョッパークロックがハイレベル期間にあるときにGAIN_ADJ信号が生成されている様子を示しており、GAIN_ADJ信号は、常に、チョッパークロックがハイレベルにあるときのみに生成されている。このため、信号V_Sig_Dmodの直流成分（ホール起電力信号V_Hall）のゲイン調整が行われる一方で、交流成分（オフセットV_Offset）に対してもゲイン調整が影響してしまう。よって、既述の式（５）に示されたオフセットキャンセルの精度が損なわれることになる。
【００４２】
図１９は、オフセットキャンセルの精度が損なわれる他のケースを示している。この例では、サンプリングクロックが１６回生成される毎に、GAIN_ADJ信号を３回生成する場合を示している。この場合には、チョッパークロックがハイレベル期間にあるときにGAIN_ADJ信号が１回生成され、ローレベル期間にあるときに２回生成される様子を示している。このため、GAIN_ADJ信号は、交流成分（オフセットV_Offset）に対しては平均値を押し下げる作用があり、オフセットキャンセルの精度が損なわれることになる。
【００４３】
発明者は、上述のように従来の技術を具に分析・考察した結果、これらゲイン調整およびオフセットキャンセルに係るそれぞれの従来技術を組み合わせて実施する場合には、上掲のようなオフセット抑制の精度が損なわれるという問題が生じることを突き止めた。
即ち、ホール素子に供給するバイアス電流の向きを２相のクロック信号に同期して順次交互に切替えることによって前記ホール素子から検出されるホール起電力信号を変調し、該変調されたホール起電力信号を前記クロック信号に同期して復調する変調−復調処理を行った後ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理の方式と、前記ΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比を調整するゲイン調整信号に基づいてゲイン調整を行う方式とを単純に組み合わせると、オフセットキャンセルの精度が損なわれてしまう。そして、上述におけるようなオフセットキャンセルの精度が損なわれるという問題を回避する技術は未だ提案されるに到っていない。
【００４４】
従って、本発明の目的は、ホール素子に供給するバイアス電流の向きをチョッパークロック信号によって順次交互に切替えることによって検出されるホール起電力信号を変調−復調してオフセットキャンセルを行う方法と、ホール起電力信号を処理して検出出力を得るためのΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比の調整によってゲイン調整を行う方法とを組み合わせながらもオフセットキャンセルの精度が損われないようにしたホール起電力信号検出装置を実現するところにある。
【課題を解決するための手段】
【００４５】
上記目的を達成するべく、ここに、以下に列挙するような技術を提案する。
（１）磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’、Ｎ’／２Ｎが整数であって、
Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【００４６】
（２）Ｎ’／ｎ’＝Ｎ／ｎを満たすことを特徴とする上記（１）の信号処理装置。
（３）ｎ＝１であることを特徴とする上記（２）の信号処理装置。
（４）前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする上記（１）〜（３）の何れかの信号処理装置。
（５）前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記（１）〜（４）の何れかの信号処理装置。
（６）磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’であって、
Ｎ’／２Ｎが整数ではないことを特徴とする信号処理装置。
【００４７】
（７）前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする上記（６）の信号処理装置。
（８）前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記（６）又は（７）の信号処理装置。
（９）磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ、ｎ’は自然数、Ｎ’＞ｎ’、２Ｎ／Ｎ’が整数であって、
Ｎ’／ｎ’≠２Ｎ（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【００４８】
（１０）前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする上記（９）の信号処理装置。
（１１）前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記（１０）又は（１１）の信号処理装置。
（１２）上記（１）〜（１１）の何れかの信号処理装置を含むことを特徴とする回転角度検出装置。
【発明の効果】
【００４９】
磁電変換素子に供給するバイアス電流の向きをチョッパークロック信号によって順次交互に切替えることによって検出される起電力信号を変調−復調してオフセットキャンセルを行う方法と、起電力信号を処理して検出出力を得るための積分器での積分動作の繰り返しにおけるデューティー比の調整によってゲイン調整を行う方法とを組み合わせながらもオフセットキャンセルの精度が損なわれないようにした信号処理装置を実現することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態としてのホール起電力信号検出装置を表す図である。
【図２】図１のホール起電力信号検出装置に接続されたホール素子から出力される信号を、関連する信号とのタイミング関係において表した信号波形図である。
【図３】ホール起電力信号V_Hall、オフセット成分V_Offset及びゲイン調整信号GAIN_ADJを時間軸上で示す信号波形図である。
【図４】、図３（ａ）に示す信号成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じたものと、図３（ｂ）に示すオフセット成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じたものとをそれぞれ示す信号波形図である。
【図５】図４（ａ）（ｂ）に示す各信号に元の信号V_Sig_Dmodに含まれる信号成分及びオフセット成分を加算したものをそれぞれ示す信号波形図である。
【図６】オフセットキャンセルの効果が損なわれた一例を示す信号波形図である。
【図７】チョッパークロックの周期が１６である場合におけるオフセットの影響を示すグラフである。
【図８】本発明の第２の実施の形態としてのホール起電力信号検出装置を表す図である。
【図９】ビットストリーム生成器の構成を示すブロック図である。
【図１０】シリコンモノリシックホール素子を利用した従来の非接触回転角度センサを示す図である。
【図１１】ホール素子のバイアス電流の向きを周期的に切り替えてホール素子のオフセットをキャンセルする方式のホール起電力信号検出装置の従来例を表す図である。
【図１２】ホール素子のバイアス電流の方向を、基準となる向きに対し、０度および９０度に交互に切替えたときのホール起電力の検出について説明するための図である。
【図１３】ホール素子から出力される信号を、関連する信号とのタイミング関係において表した信号波形図である。
【図１４】クロック信号で変調されたホール起電力信号とこの信号が該クロック信号で復調された信号の周波数スペクトルを表す図である。
【図１５】ゲイン調整機能を備えたΔΣ変調器の回路構成を示す図である。
【図１６】図１０のΔΣ変調器に供給するサンプリングクロックと或るデューティー比を持つゲイン調整信号との関係を表す図である。
【図１７】オフセットキャンセルの効果が損なわれる場合における、ホール素子から出力される信号をこれと関連する信号とのタイミング関係において表した信号波形図である。
【図１８】オフセットキャンセルの効果が損なわれる一の具体例を示す信号波形図である。
【図１９】オフセットキャンセルの効果が損なわれる他の具体例を示す信号波形図である。
【発明を実施するための形態】
【００５１】
以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
（第１実施形態）
図１は、本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。
【００５２】
このホール起電力信号検出装置は、磁電変換素子としてのホール素子を用いた回転角度センサに適用される場合、一対のホール素子Ｘ１およびＸ２に対応する第１の系統と、これらホール素子Ｘ１およびＸ２ホール素子の整列方向とは直行する方向に整列した他の一対のホール素子Ｙ１およびＹ２に対応する第２の系統とについて、図１と同様の構成の回路がそれぞれに設けられる。
【００５３】
これにより、一対のホール素子Ｘ１およびＸ２に関する磁気感度Vamp,xと他の一対のホール素子Ｙ１およびＹ２に関する磁気感度Vamp,yとのミスマッチが極小となるような精密なゲイン調整を可能にする。
図１において、ホール素子１１０にはスイッチ回路１２０によって方向が順次交互に直交する方向に切替えられるバイアス電流が供給されると共に、該切替えに同期して極性が反転するように生起するホール起電力信号がスイッチ回路１２０を介して出力される。
【００５４】
上述のようにして出力されたホール起電力信号は、スイッチ回路１２０における切替え動作によって該切替えの周波数で変調された信号である。そして、この変調された信号が復調器１３０によって上述の変調における周波数と同じ周波数に同期した復調動作によって復調される。
復調器１３０によって復調された信号は、１次のΔΣ変調器１４０に入力されて、基準電圧＋Vref、−Vrefを基準にして、1ビットに量子化される。
【００５５】
ΔΣ変調器１４０は、加算器１４１、積分器１４２、コンパレータ１４３、１ビットＤ−Ａ変換器１４４、および、ゲイン調整信号生成器１４５を含んで構成されている。
そして、ΔΣ変調器１４０におけるゲイン調整は、ゲイン調整信号生成器１４５から供給されるゲイン調整信号によって、積分器１４２での積分動作の繰り返しにおける各積分期間のデューティー比を調整することによって行われる。
【００５６】
上述のようにして1ビットに量子化されたホール起電力信号は、ローパスフィルタ１５０を通して検出出力信号として出力される。
ローパスフィルタ１５０のカットオフ周波数f_LPFは、ΔΣ変調器１４０のサンプリング周波数f_SAMPおよびクロック周波数f_Modと比較して、充分に低く設定される。これは、上述のようにしてホール起電力信号に対して変調−復調処理を行った後、ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理を効果的に行うためである。
【００５７】
なお、スイッチ回路１２０における切替え動作、および、復調器１３０における復調動作は、クロック信号生成器１６０から供給される周波数f_Mod（周期T_Mod）のクロック信号に同期して行われる。
また、ゲイン調整信号生成器１４５は、ΔΣ変調器１４０のサンプリングクロックが、Ｎ’回カウントされる毎にｎ’回の頻度でGAIN_ADJ信号を生成するようになっているが、特に、本実施の形態では、ΔΣ変調器１４０のサンプリングクロックが８（Ｎ＝２３）回生成される毎に、スイッチ回路１２０の位相が切り替わり、サンプリングクロック信号が２５６（Ｎ’＝２８）回生成される毎に１６（ｎ’＝１６）回の頻度で、GAIN_ADJ信号が生成されるようになっている。
【００５８】
これを整理すると、本実施の形態では、Ｎ＝８（＝２３）、Ｎ’＝２５６（＝２８）、ｎ＝１、ｎ’＝３２、Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）、Ｎ’／ｎ’＝Ｎ／ｎ、という関係になっている。
なお、図１のホール起電力信号検出装置におけるホール素子のバイアス電流の向きの切替え動作自体については図１２を参照して既述の説明を援用する。
【００５９】
図２は、図１のホール起電力信号検出装置に接続されたホール素子から出力される信号を、これと関連する信号とのタイミング関係において表した信号波形図である。
図２のとおり、ゲイン調整信号生成器１４５から生成されるGAIN_ADJ信号は、ホール素子のバイアス電流方向が０度である位相において１回「１」になることに呼応して、ホール素子のバイアス電流方向が９０度である位相においても必ず１回「１」になる形態である。即ち、クロック信号生成器１６０から供給されるチョッパークロック信号（周期T_Mod）の半周期毎に、１回「１」になる形態である。また、このGAIN_ADJ信号の波形から容易に理解されるとおり、ゲイン調整信号生成器１４５は、例えば、図示のサンプリングクロックで駆動されるカウンター態様の回路構成を採ることができる。
【００６０】
本実施の形態では、上述のように、GAIN_ADJ信号を生成することにより、V_Sig_Dmodのローレベル期間とハイレベル期間との相殺によるオフセットキャンセルがその精度を損なうことなく効果的に実行されることになる。
なお、図２に表された例では、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、各１回のみのゲイン調整が実行されるため、オフセットキャンセルの精度を維持するためにゲイン調整が影響を被る度合いが極小である。
【００６１】
ここで、図３は、（ａ）信号V_Sig_Dmodに含まれる信号成分（直流成分）であるホール起電力信号V_Hallと、（ｂ）信号V_Sig_Dmodに含まれるオフセット成分（交流成分）V_Offsetと、（ｃ）ゲイン調整信号GAIN_ADJとを、それぞれ時間軸上で示す図である。
ゲイン調整信号GAIN_ADJによるゲイン調整は、α２の頻度で、α１の大きさのパルス信号を信号V_Sig_Dmodに乗じるということであるから、信号成分毎に考えると、図３（ａ）に示す信号成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じるとともに、図３（ｂ）に示すオフセット成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じるということになる。
【００６２】
それら乗算の結果を、図４（ａ）（ｂ）に示すようになる。つまり、信号V_Sig_Dmodに含まれる信号成分（直流成分）であるホール起電力信号V_Hallについては、ゲイン調整信号GAIN_ADJに同期して常に正方向に振幅を有するパルス列となり、オフセット成分（交流成分）V_Offsetについては、ゲイン調整信号GAIN_ADJに同期して交互に正方向及び負方向に振幅が逆転するパルス列となる。
【００６３】
そして、図４（ａ）（ｂ）に示す各信号が、元の信号V_Sig_Dmodに加算されることになるから、信号成分毎に考えると、図５（ａ）（ｂ）に示すようになる。つまり、ホール起電力信号V_Hallについては、元の信号である直流成分に対してゲイン調整信号GAIN_ADJに同期して常に正方向に微小な振幅が加わった信号となり、オフセット成分（交流成分）V_Offsetについては、ゲイン調整信号GAIN_ADJに同期して交互に正方向及び負方向に振幅が逆転するパルス列となる。
【００６４】
このため、図５（ａ）に示す信号が積分されることで、ホール起電力信号V_Hallについてはゲイン調整信号GAIN_ADJの大きさ及び発生頻度に応じてゲイン調整が行われたことになる。これに対し、図５（ｂ）の示す信号が積分されても、ゲイン調整信号GAIN_ADJの積分値は０であるから、オフセットキャンセルの精度を維持することができる。ちなみに、図１７に示したようなタイミングでGAIN_ADJ信号が生成されてしまうと、図６（ａ）に示すようにオフセット成分V_OffsetにGAIN_ADJ信号が重畳されてしまうため、それを積分すると、図６（ｂ）に示すようにオフセットキャンセルの効果が損なわれることになる。
【００６５】
なお、本実施の形態では、上述した技術思想を敷衍すれば、オフセットキャンセルの精度を損なわれない効果を得るためには、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、各１回のみのゲイン調整が実行される態様には限られない。
即ち、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、換言すれば、復調器の出力信号の各隣接する半周期の期間において、GAIN_ADJ信号が相呼応するように対を成して発現し、該各半周期で等しい回数「１」になる（この回数のゲイン調整が実行される）ようにすればよいという趣旨である。そして、図２を参照して容易に理解されるとおり、復調器の出力信号の各隣接する半周期の期間は、クロック信号生成器１６０から供給されるクロック信号（周期T_Mod）の各隣接する半周期の期間に略等しい。
【００６６】
即ち、図７は、チョッパークロックの周期が１６である場合において、サンプリングクロック信号が２５６（＝Ｎ’＝２８）回生成される毎に、ｎ’回の頻度でGAIN_ADJ信号を生成する場合において、そのｎ’を、０から２５５まで振ったことに対応するオフセットの影響を示すグラフである。
ベストは、図７のＡで示す部分、つまり、オフセットへの影響が０になるケースのいずれかである。このベストケースでは、GAIN_ADJ信号は、オフセット成分V_Offsetの正方向及び負方向に等しい回数ずつ重畳されるため、積分値が０になるというものである。
【００６７】
このようなベストケースに該当するようなGAIN_ADJ信号によって、連続した期間の中でオフセット信号がその相対的にハイレベルの期間とローレベル期間とが対を成すように積算され精度よくキャンセルされる。
従って、図１に示す回路の設計者は、ゲイン調整信号生成器１４５が生成するGAIN_ADJ信号を設定する際には、ゲイン調整に必要な調整値ｎ’を求めてみて、その調整値ｎ’によるオフセットへの影響が０である場合には、その調整値ｎ’をそのまま用いることになる。
【００６８】
しかし、調整値ｎ’によるオフセットへの影響が図７のＡで示す部分から外れて、例えば、ＢやＣで示す部分にあったとすると、信号成分に対するゲイン調整は良好であるが、オフセットの影響が悪化してしまい、全体として精度が落ちてしまうことになる。
そこで、オフセットの影響がＢやＣで示す部分にあった場合や、或いは、Ａで示す部分とＢで示す部分との間にある場合、Ａで示す部分とＣで示す部分との間にある場合には、ゲイン調整の精度は若干低下するものの、オフセットの影響が０になる調整値ｎ’を選び直し、その選び直した調整値ｎ’をゲイン調整信号生成器１４５にセットするということを行う。具体的には、最初に求められた調整値ｎ’の近くにある他の調整値ｎ’のうち、オフセットの影響が０になる（Ａで示す部分にある）調整値ｎ’を選択すればよい。
【００６９】
これにより、確実にオフセットの影響が０になるホール起電力信号検出装置を得ることができる。
また、図１の如く、ゲイン調整信号生成器１４５をΔΣ変調器１４０内に設けた構成では、別途にゲイン調整信号生成器１４５をΔΣ変調器外に設けることなく、ΔΣ変調器１４０内でゲイン調整に係る処理を完結させることが可能である。
【００７０】
一方、ゲイン調整信号生成器１４５は、ΔΣ変調器１４０の外部に配する構成を採ってもよい。この構成を採った場合には、ΔΣ変調器自体の構成が簡素化される。
ここで、本実施の形態にあっては、スイッチ回路１２０及び復調器１３０によって信号調整部が構成され、ゲイン調整信号生成器１４５と積分器１４２内の図１５に示す回路のキャパシタα１Ｃ１を通過する部分とで感度補正部が構成され、ΔΣ変調器１４０のうち感度補正部以外の構成がＡ／Ｄ変換部に対応する。
【００７１】
（第１実施形態の変形例）
以上、図１を参照して説明した実施の形態は、次のように変形して実施することも可能である。
即ち、図１においては、信号V_Sig_Modを増幅するためのプリアンプ回路を省略しているが、信号V_Sig_Modを増幅する目的で、スイッチ回路１２０と復調器１３０との間に、プリアンプ回路を配置することも可能である。
【００７２】
（第２実施形態）
図８は、本発明の他の実施形態におけるホール起電力信号検出装置を表す機能ブロック図である。なお、図１に示した装置と同じ構成には、同じ符号を付し、その重複する説明は省略する。
即ち、本実施の形態では、スイッチ回路１２０の後段に、増幅器（プリアンプ回路）１２５を設けていて、その増幅器１２５で増幅された信号V_Sig_Modが復調器１３０に供給されるようになっている。
【００７３】
一方、周期Ｔのクロック信号（サンプリングクロック）を生成するクロック信号生成器１６１を備え、そのクロック信号生成器１６１で生成されたサンプリングクロック信号（周期Ｔ）を分周してチョッパークロック（周期Ｔ_Mod：第１実施形態のチョッパークロック周波数と同義）を生成する分周器１６５が設けられている。分周器１６５で生成されたチョッパークロックは、スイッチ回路１２０及び復調器１３０に供給されている。また、クロック周波数が供給されるビットストリーム生成器２００が設けられている。
【００７４】
ビットストリーム生成器２００は、GAIN_ADJ信号を生成する回路であって、非特許文献３にも記載されるように公知のものである。具体的には、ビットストリーム生成器２００は、図９に示すように、デジタル式のビットストリーム生成器であって、ｘ-bitのシフトレジスタ２０１、フルアダー２０２、レジスタ２０３を備えて構成される。
調整値ｎ’はGAIN_ADJ信号の生成頻度、サンプリングクロックはΔΣ変調器サンプリングクロックと同様のものである。この構成では、入力値ｎ’がサンプリングクロック毎にフルアダー２０２及びレジスタ２０３で積算されていき、積算結果がフルアダーのレンジＮ’（通常ｘ’-bitの場合、Ｎ’＝２ｘ’）を超え、オーバーフローした際にGAIN_ADJ信号が生成される。つまり、ΔΣ変調器サンプリングクロックが２ｘ’回カウントされる間にGAIN_ADJ信号はｎ’回生成され、補正を行う頻度α２はｎ’／Ｎ’で表される。
【００７５】
また、復調器１３０の出力である信号V_Sig_Dmodをゲインα１倍する増幅器２１０と、その増幅器２１０の出力とGAIN_ADJ信号とを掛け合わせる乗算器２２０と、が設けられている。そして、乗算器２２０の出力が加算器１４１に供給されている。
本実施形態の構成では、ビットストリーム生成器２００に供給される調整値ｎ’を適宜選定することで、ゲイン調整回路としての調整量を任意に設定することができる。つまり、この回転角度検出装置の出荷前に、調整値ｎ’が０の状態（GAIN_ADJ信号を入力しない状態）で、且つ、大きさが既知の磁気がホール素子に加わった状態で、ホール起電力信号Ｖ_Detを測定する。そのときのホール起電力信号Ｖ_Detが、大きさが既知の磁気に応じて本来ならば出力されるべき大きさの信号からどの程度ずれているかを把握し、そのずれが０になるようなゲイン調整がなされるように、調整値ｎ’を選定し、ビットストリーム生成器２００内のメモリ等にセットする。
【００７６】
そして、調整値ｎ’としてセットする値は、図７に示したベストケースＡとなるように選択することが望ましい。
即ち、ベストケースと調整値ｎ’は、
ｎ’＝２ｎ×（Ｎ’／２Ｎ）
である。
【００７７】
逆に、望ましくないのは、図７のＢ及びＣで示す部分、つまり、オフセット成分V_Offsetに正方向又は負方向の一方にだけ偏ってGAIN_ADJ信号が重畳されるケースである。これは要するに、Ｎ’／２Ｎが整数の場合においては、
Ｎ’／ｎ’＝２Ｎ／（２ｎ−１）
を満足する場合であり、
また、２Ｎ／Ｎ’が整数の場合においては、
Ｎ’／ｎ’＝２Ｎ（２ｎ−１）
を満足する場合である。
換言すれば、Ｎ’／２Ｎが整数の場合においては、
Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
という式を満足するように調整値ｎ’を選定すれば、少なくとも最悪のケースは避けることができる。
また、２Ｎ／Ｎ’が整数の場合においては、Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
という式を満足するように調整値ｎ’を選定すれば、少なくとも最悪のケースは避けることができる。
【００７８】
つまり、ゲイン調整に必要な調整値ｎ’によっては、オフセットの影響がＢやＣで示す部分にあった場合には、オフセットの影響が０になる調整値ｎ’か、オフセットの影響がＡで示す部分とＢで示す部分との間にある調整値ｎ’、Ａで示す部分とＣで示す部分との間にある調整値ｎ’を選び直し、その選び直した調整値ｎ’をゲイン調整信号生成器１４５にセットするということを行う。その場合に、候補となる調整値ｎ’は複数存在する可能性が高いが、そのような場合には、ゲイン調整のズレとオフセットの影響とのトータルのズレが最小となるように、調整値ｎ’を選択すればよい。
ここで、本実施の形態では、スイッチ回路１２０及び復調器１３０によって信号調整部が構成され、ビットストリーム生成器２００、増幅器２１０及び乗算器２２０によって感度補正部が構成され、ΔΣ変調器１４０のうち感度補正部以外構成がＡ／Ｄ変換部に対応する。
【００７９】
（第３実施形態）
ここで、上記実施形態で用いたＮ、Ｎ’は、サンプリングクロック信号を分周して生成されるものであるが、通常、同じ回路の中で用いられるＮ、Ｎ’の分周比は、設計の容易さの面から２の累乗の関係となる。つまり、クロック信号生成器１６０がサンプリングクロック信号Ｎ回生成する毎に、分周器１６５はチョッパークロックのハイ／ローを切り換えるのであるが、その分周器１６５内がカウントする数値Ｎとして２の累乗以外の値を用いるか、或いは、サンプリングクロック信号をＮ’回カウントする内にｎ’回のパルスを生成するビットストリーム生成器２００におけるGAIN_ADJ信号の生成タイミングに関係する要素の内、Ｎ’／２Ｎが整数ではない構成とすることで、オフセットキャンセルの効果が損なわれないようにすることも可能である。
【００８０】
ここで、Ｎ、Ｎ’を決定する分周器等を２の累乗を元に構成した場合を考える。
先ずは、２Ｎを２ｘ、Ｎ’を２ｘ’、またGAIN_ADJ信号中に含まれる周波数成分をf_gain_adj置くと、
ｆ_Mod：f_gain_adj＝１／２Ｎ・f_SAMP：ｎ’／Ｎ’・f_SAMP＝Ｎ’／２Ｎ：ｎ’
＝２（ｘ’-ｘ）：ｎ’
であり、Ｎ、Ｎ’が共に２の累乗の場合、ｎ’の値によって、
f_Mod＝f_gain_adj
となる。
【００８１】
図８の乗算器２２０で、周波数f_Modで変調されたオフセットとf_gain_adjが掛け合わされるため、f_Modとf_gain_adjが一致した場合に直流成分にオフセットの折り返しが生じることが問題となっている。
上記第３実施形態の場合では、例えばＮ’＝２５５、Ｎ＝１６とすると、
ｆ_Mod：f_gain_adj＝Ｎ’／２Ｎ：ｎ’＝２５５／３２：ｎ’で、
ｎ’は整数であるため、
f_Mod≠f_gain_adj
となるためベースバンドへのオフセットの折り返しは生じない。
【００８２】
（他の変形例等）
ホール素子をモデル化して表す図１２を参照して既述の説明では、ホール素子のバイアス電流の向きを０度および９０度の間で交互に切替えるものとしたが、バイアス電流の向きの切替えに関する選択の可能性は上述の限りではない。
即ち、ホール素子において発生されるホール起電力信号V_Sig_Modが既述のクロック信号によって変調される様に、ホール素子のバイアス電流の向きを切替えてホール起電力信号を検出する限りにおいては、切替え選択するバイアス電流の向きを１８０度、２７０度といった向きにする場合を選択可能な向きとして含めるようにしてもよい。
ゲイン調整信号生成器１４５は、一定時間間隔毎にGAIN_ADJ信号を生成することが設計容易性の観点から好ましい。また、クロック信号生成器１６０は、一定時間間隔毎にクロック信号を生成することが設計容易性の観点から好ましい。
【００８３】
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、請求項１により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。
【符号の説明】
【００８４】
１１０、４１０…………………ホール素子
１２０、４２０…………………バイアス電流源
１３０、４３０…………………復調器
１４０、４４０…………………ΔΣ変調器
１４１、４４１…………………加算器
１４２、４４２…………………積分器
１４３、４４３…………………コンパレータ
１４４、４４４…………………１ビットＤ−Ａ変換器
１４５……………………………ゲイン調整信号生成器
１５０、４５０…………………ローパスフィルタ
１６０、１６１、４６０…………………クロック信号生成器
１６５……………………………分周器
２００……………………………ビットストリーム生成器
【技術分野】
【０００１】
本発明は、バイアス電流の方向を切替え可能なホール素子等の磁電変換素子からの出力信号を受けて、磁界中における基準位置からの回転角変位等に応じた値の検出出力を得るホール起電力信号検出装置等の信号処理装置に関する。
【背景技術】
【０００２】
近年、モータの回転軸やサーボ機構中の回転体の回転角度を測定するための装置として、耐久性および信頼性の点で優れるホール素子を利用した非接触回転角度センサが多用されるに到っている。
このようなホール素子を利用した非接触回転角度センサでは、回転体の回転変位に同期して変位する磁石が作る磁界によって、ホール素子に生起するホール起電力の変化をΔΣ変調器を用いた量子化処理（ＡＤ変換）を適用して検出し、該検出値に基づいて磁石の（従って、当該回転体の）回転角度を求める（例えば、非特許文献１、特許文献１、特許文献２参照）。
【０００３】
図１０に上述のような非接触回転角度センサの一例としてシリコンモノリシックホール素子を利用した非接触回転角度センサを示す。
図１０の非接触回転角度センサでは、シリコン基板３０の中にホール素子Ｘ１、Ｘ２、Ｙ１、Ｙ２、および、信号処理回路が形成されている。
そして、ホール素子Ｘ１で発生するホール起電力信号とホール素子Ｘ２で発生するホール起電力信号との差を計算することによりVx信号を得ることができる。
【０００４】
同様に、ホール素子Ｙ１で発生するホール起電力信号とホール素子Ｙ２で発生するホール起電力信号との差を計算することによりVy信号を得ることができる。
上述のようにして得られたVx信号、Vy信号は、回転体に取り付けられた磁石が作る磁場と回転角センサの間の角度θに対して、次の式（１）の関係がある。
【０００５】
【数１】
【０００６】
上掲の式（１）において、Vamp,x、Vamp,yは、それぞれ１対のホール素子Ｘ１およびＸ２、ホール素子Ｙ１およびＹ２に係る磁気感度である。
理想的には、Vamp,x＝Vamp,yであることが望ましいが、半導体製造プロセス上のプロセス勾配などの理由により、Vamp,x≠Vamp,yとなり、このような各対のホール素子Ｘ１およびＸ２、ホール素子Ｙ１およびＹ２の磁気感度のミスマッチは回転角度センサにおける角度検出誤差の一つの要因となる。
【０００７】
例えば、回転角度センサにおいてVamp,xとVamp,yの間で磁気感度のミスマッチが１％あるときには（Vamp,x：Vamp,y＝1.00：1.01のとき）、次の式（２）におけるように、角度の真値が４５°の場合に、回転角度センサが出力する角度検出結果には約０．２９度の角度誤差が発生してしまうことになる。
【０００８】
【数２】
【０００９】
ＣＭＯＳプロセスを使用して、シリコンモノリシックホール素子を形成する場合には、通常、磁気感度Vamp,xとVamp,yとの間のミスマッチは、最大で２％程度である。
一方、回転角度センサの角度誤差を０．０３度程度に抑制して高精度の回転角度センサを実現する場合には、磁気感度Vamp,xとVamp,yのミスマッチを、０．１％、ないしは、それ以下の分解能で補正することが必要となり、信号処理回路には極めて高い分解能でのゲイン調整機能が要求されることになる。
【００１０】
図１１は、ホール素子のバイアス電流の向きを、周波数f_Mod（周期T_Mod）のクロック信号（チョッパークロック）に従って周期的に切り替えることにより、ホール素子のオフセットをキャンセルする方式のホール起電力信号検出装置の従来例を表す図である。
図１１のホール起電力信号検出装置は、ホール素子を用いた回転角度センサに適用される場合、ホール素子Ｘ１およびＸ２の対に対応する系統と、ホール素子Ｙ１およびＹ２の系統に対応する系統との双方の系統についてこの図１１と同様の構成の回路がそれぞれに設けられ、これら双方の系統におけるホール起電力信号検出装置で精密なゲイン調整を行うことによって上述の磁気感度Vamp,xとVamp,yのミスマッチが極小となるようにされる。
【００１１】
図１１において、ホール素子４１０からスイッチ回路４２０を通して検出されたホール起電力信号は、復調器４３０を介して１次のΔΣ変調器４４０に入力され、このΔΣ変調器４４０によって、基準電圧 +Vref、−Vrefを基準にして、1ビットに量子化される。
ΔΣ変調器４４０は、加算器４４１、積分器４４２、コンパレータ４４３、および、１ビットＤ−Ａ変換器４４４を含んで構成されている。
【００１２】
上述のように1ビットに量子化されたホール起電力信号は、ローパスフィルタ４５０を通して検出出力信号として出力される。このローパスフィルタ４５０のカットオフ周波数f_LPFは、ΔΣ変調器４４０のサンプリング周波数f_SAMPおよびチョッパークロック周波数f_Modと比較して、充分に低く設定されている。
なお、スイッチ回路４２０にはクロック信号生成器４６０からチョッパークロック信号が供給されて、該チョッパークロック信号に同期した切替え操作（従って、これによる変調処理）が行われる。また、復調器４３０にも、クロック信号生成器４６０からチョッパークロック信号が供給されて該クロック信号に同期した復調処理が行われる。
【００１３】
図１１のホール起電力信号検出装置におけるホール素子のバイアス電流の向きの切替え操作について、図１２を参照して更に詳述する。
図１２は、ホール素子をバイアスする駆動電流（バイアス電流）の向きを、基準となる向きに対し、０度および９０度に交互に切替えたときのホール起電力の検出について説明するための図である。図１２（ａ）はバイアス電流の向きが０度のとき、図１２（ｂ）はバイアス電流の向きが９０度のときを表している。
【００１４】
図１２において、ホール素子は、４つの抵抗からなる４端子の素子としてモデル化されており、定電流駆動されている。磁束Ｂは図示のとおり、紙面に垂直で奥行き方向に向かう向きであると仮定している。
ホール素子へのバイアス電流の向きを０度および９０度の間で交互に切替えた時に測定される電圧信号 V_Sig_0degとV_Sig_90degとは、次の式（３）におけるように、ホール起電力信号V_HallとオフセットV_Offsetとの和として表される。
【００１５】
【数３】
【００１６】
ここで、式（４）に示したように、ホール素子のバイアス電流の方向を０度および９０度の間で交互に切替えることによって、ホール起電力信号 V_Hallを、チョッパークロック信号によって変調することが出来る。
【００１７】
【数４】
【００１８】
一方、オフセットV_Offsetに関しては、式（５）に示したように、ホール素子の駆動方向を０度および９０度の間で交互に切替えても、ほぼ一定の値となる。
【００１９】
【数５】
【００２０】
上述のようにして、ホール素子のバイアス電流の向きを０度および９０度の間で交互に切替える操作を、周期T_Mod（周波数f_Mod＝1/T_Mod)で繰返した場合、ホール素子から出力される信号V_Sig_Modは、図１３の如くになる。
図１３は、ホール素子から出力される信号V_Sig_Modを関連する信号とのタイミング関係において表した信号波形図である。
【００２１】
図１３に示されたように、ホール素子から出力される信号V_Sig_Modは、クロック信号生成器４６０（図１１）からのチョッパークロック信号によって変調されたホール起電力信号V_HallにオフセットV_Offsetが重畳されたものとなり、周期T_Modで繰返す波形となる。
図１３における信号V_Sig_Modは、復調器４３０（図１１参照）に入力され、ホール素子のバイアス電流の向きを切替えるために用いられたものと同じチョッパークロック信号に同期して復調されて、信号V_Sig_Dmodとなる。復調器４３０における復調処理は、式（６）に示したように、該チョッパークロック信号の位相に従って信号V_Sig_Modの符号を切替える操作となる。
【００２２】
【数６】
【００２３】
この信号V_Sig_Dmodにおいて、ホール起電力信号成分V_HallはＤＣに復調されており、一方で、オフセット成分V_Offsetは、既述の変調処理に用いたクロック信号で変調されている。
以上の結果、復調器４３０の出力信号V_Sig_Dmodは、次の式（７）に示したように表される。
【００２４】
【数７】
【００２５】
図１４は、信号V_Sig_Modと復調器４３０（図１１）を通過後の信号V_Sig_Dmodの周波数スペクトルを表す図である。図１４（ａ）は、信号V_Sig_Modの周波数スペクトルを表し、図１４（ｂ）は信号V_Sig_Dmodの周波数スペクトルを表している。
図１４（ａ）の信号V_Sig_Modでは、ホール起電力信号は、チョッパー周波数f_Modに変調されており、ＤＣ信号であるオフセットV_Offsetが重畳している。
【００２６】
図１４（ｂ）の復調器を通過後の信号V_Sig_Dmodでは、ホール起電力信号V_HallがＤＣに復調される一方で、オフセットV_Offsetはチョッパー周波数f_Modに変調されている。
図１４のようなスペクトルを持つ信号V_Sig_Dmodを、図１１に示したようにカットオフ周波数f_LPFを持つローパスフィルタ４５０を通すことによって、式（７）における周波数f_Modの成分を除去することができる。
【００２７】
上述のようにしてホール起電力信号V_Sig_ModからオフセットV_Offsetをキャンセルする方法は公知である（例えば、非特許文献２参照）。非特許文献２にはホール起電力信号からオフセットを除去する方法について“Connection commutation method”として開示されており、この方法は、ホール素子に対するオフセットキャンセルの技術として既に普及している。
【００２８】
なお、上掲の図１４に示した信号スペクトルにおいて、ΔΣ変調器のサンプリングクロックのサンプリング周波数f_SAMPは、チョッパー周波数f_Modに対して充分高い周波数となっているので、ノイズの折り返し（エイリアシング）は発生しない。
図１５は、ゲイン調整機能を備えたΔΣ変調器の回路構成を示す図である。なお、図１５のような構成の回路自体は公知である（非特許文献３参照）。
【００２９】
図１５の回路では、入力信号は、復調器４３０（図１１）から出力される信号V_Sig_Dmodであり、この回路から出力される信号はV_Sig_Dmodを基準電圧＋Vref、−Vrefを基準にしてΔΣ変調して得られるΔΣ(V_Sig_Dmod)である。
図１５の回路は、積分器の部分がスイッチドキャパシタ回路として構成されており、２相のノンオーバーラップクロックφ１、φ２によって駆動される。
【００３０】
図１５の回路においては、ゲイン調整信号（以下、適宜、GAIN_ADJ信号と表記する）の値に応じて積分器に入力される電荷量が変わるので、GAIN_ADJ信号が「１」になったときには、ΔΣ変調器のゲインが（１＋α1）倍となる。図１５において、各スイッチはシンボルに付記された条件、例えば、φ１=１、且つ、GAIN_ADJ=１、φ１=１、且つ、GAIN_ADJ=０、φ２=１等々の条件が充足される場合にオンとなる。
【００３１】
上述のGAIN_ADJ信号によるΔΣ変調器のゲイン切り替え状況について次の表にまとめて示す。
【００３２】
【表１】
【００３３】
図１６は、図１５のΔΣ変調器に供給するサンプリングクロックと或るデューティー比を持つゲイン調整信号との関係を表す図である。
【００３４】
図１６に示したように、GAIN_ADJ信号のデューティー比がα2となるように生成された場合には、１回のサンプリング動作あたり（１＋α1）倍となるゲイン補正をα2の頻度で行うことになるので、ΔΣ変調器のゲインは、次の式（８）で与えられるようになる。
【００３５】
【数８】
【００３６】
このようなゲイン調整は、キャパシタにおける分解能＝α1に加えて、GAIN_ADJ信号のデューティー比＝α2という時間軸上で高精度で管理され得るタイミングによる分解能を利用できるため、式（８）から判るように、ゲイン調整に関して高い分解能を得ることが可能である。
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特開２０１０−２１７１５０号公報
【特許文献２】特開２０１０−２１７１５１号公報
【非特許文献】
【００３８】
【非特許文献１】テキサスインスツルメンツ製 ADS1208 データシート（2nd-Order Delta-Sigma Modulator with Excitation for Hall Elements）
【非特許文献２】R S Popovic著 Hall Effect Devices (ISBN-10:0750300965) Inst of Physics Pub Inc (1991/05)刊
【非特許文献３】van der Horn, Huijsing著 INTEGRATED SMART SENSORS (ISBN 0-7923-8004-5) Kluwer Academic Publishers（1998）刊
【発明の概要】
【発明が解決しようとする課題】
【００３９】
図１７は、ホール素子から出力される信号V_Sig_Modを関連する信号とのタイミング関係において表した信号波形図である。この図１７では、特に、上述のようなゲイン調整機能を、既述のホール起電力信号を変調−復調してオフセットキャンセルを行う方法と組み合わせた際に、オフセットキャンセルの効果が損なわれる状況を例示している。
図１７に例示された状況では、ホール起電力信号を変調するチョッパークロック信号周期T_ModがΔΣ変調器のサンプリング周期の整数倍になっている。
【００４０】
そして、この図１７の場合には、GAIN_ADJ信号が「１」になるタイミングが、ホール素子のバイアス方向が０度となる位相と毎回合致しているので、復調器４３０（図１１）から出力される信号V_Sig_Dmodのローレベル期間のみで毎回のゲイン調整を行うことになり、従って、V_Sig_Dmodのハイレベル期間との相殺によるオフセットキャンセルの作用が生ぜず、既述の式（５）に示されたオフセットキャンセルの精度が損なわれることが判る。
【００４１】
従来の技術の課題をさらに詳細に説明する。
即ち、図１８は、上記のゲイン調整機能を、前出のホール起電力信号を変調−復調してオフセットキャンセルを行う方法と組み合わせた際に、オフセットキャンセルの精度が損なわれるより具体的なケースを示している。図１８（ａ）は、ΔΣ変調器のサンプリングクロックを示し、そのサンプリングクロックが８回生成される毎に位相が切り替わるチョッパークロック（周期T_Mod）の波形は、図１８（ｂ）のようになる。つまり、サンプリングクロックを１６分周することで、チョッパークロックが生成されている。そして、GAIN_ADJ信号をチョッパークロックに同期して１回ずつ生成してしまうと、図１８（ｃ）に示すようになる。この図１８（ｃ）の例では、チョッパークロックがハイレベル期間にあるときにGAIN_ADJ信号が生成されている様子を示しており、GAIN_ADJ信号は、常に、チョッパークロックがハイレベルにあるときのみに生成されている。このため、信号V_Sig_Dmodの直流成分（ホール起電力信号V_Hall）のゲイン調整が行われる一方で、交流成分（オフセットV_Offset）に対してもゲイン調整が影響してしまう。よって、既述の式（５）に示されたオフセットキャンセルの精度が損なわれることになる。
【００４２】
図１９は、オフセットキャンセルの精度が損なわれる他のケースを示している。この例では、サンプリングクロックが１６回生成される毎に、GAIN_ADJ信号を３回生成する場合を示している。この場合には、チョッパークロックがハイレベル期間にあるときにGAIN_ADJ信号が１回生成され、ローレベル期間にあるときに２回生成される様子を示している。このため、GAIN_ADJ信号は、交流成分（オフセットV_Offset）に対しては平均値を押し下げる作用があり、オフセットキャンセルの精度が損なわれることになる。
【００４３】
発明者は、上述のように従来の技術を具に分析・考察した結果、これらゲイン調整およびオフセットキャンセルに係るそれぞれの従来技術を組み合わせて実施する場合には、上掲のようなオフセット抑制の精度が損なわれるという問題が生じることを突き止めた。
即ち、ホール素子に供給するバイアス電流の向きを２相のクロック信号に同期して順次交互に切替えることによって前記ホール素子から検出されるホール起電力信号を変調し、該変調されたホール起電力信号を前記クロック信号に同期して復調する変調−復調処理を行った後ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理の方式と、前記ΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比を調整するゲイン調整信号に基づいてゲイン調整を行う方式とを単純に組み合わせると、オフセットキャンセルの精度が損なわれてしまう。そして、上述におけるようなオフセットキャンセルの精度が損なわれるという問題を回避する技術は未だ提案されるに到っていない。
【００４４】
従って、本発明の目的は、ホール素子に供給するバイアス電流の向きをチョッパークロック信号によって順次交互に切替えることによって検出されるホール起電力信号を変調−復調してオフセットキャンセルを行う方法と、ホール起電力信号を処理して検出出力を得るためのΔΣ変調器の積分器での積分動作の繰り返しにおけるデューティー比の調整によってゲイン調整を行う方法とを組み合わせながらもオフセットキャンセルの精度が損われないようにしたホール起電力信号検出装置を実現するところにある。
【課題を解決するための手段】
【００４５】
上記目的を達成するべく、ここに、以下に列挙するような技術を提案する。
（１）磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’、Ｎ’／２Ｎが整数であって、
Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【００４６】
（２）Ｎ’／ｎ’＝Ｎ／ｎを満たすことを特徴とする上記（１）の信号処理装置。
（３）ｎ＝１であることを特徴とする上記（２）の信号処理装置。
（４）前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする上記（１）〜（３）の何れかの信号処理装置。
（５）前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記（１）〜（４）の何れかの信号処理装置。
（６）磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’であって、
Ｎ’／２Ｎが整数ではないことを特徴とする信号処理装置。
【００４７】
（７）前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする上記（６）の信号処理装置。
（８）前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記（６）又は（７）の信号処理装置。
（９）磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ、ｎ’は自然数、Ｎ’＞ｎ’、２Ｎ／Ｎ’が整数であって、
Ｎ’／ｎ’≠２Ｎ（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【００４８】
（１０）前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする上記（９）の信号処理装置。
（１１）前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする上記（１０）又は（１１）の信号処理装置。
（１２）上記（１）〜（１１）の何れかの信号処理装置を含むことを特徴とする回転角度検出装置。
【発明の効果】
【００４９】
磁電変換素子に供給するバイアス電流の向きをチョッパークロック信号によって順次交互に切替えることによって検出される起電力信号を変調−復調してオフセットキャンセルを行う方法と、起電力信号を処理して検出出力を得るための積分器での積分動作の繰り返しにおけるデューティー比の調整によってゲイン調整を行う方法とを組み合わせながらもオフセットキャンセルの精度が損なわれないようにした信号処理装置を実現することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態としてのホール起電力信号検出装置を表す図である。
【図２】図１のホール起電力信号検出装置に接続されたホール素子から出力される信号を、関連する信号とのタイミング関係において表した信号波形図である。
【図３】ホール起電力信号V_Hall、オフセット成分V_Offset及びゲイン調整信号GAIN_ADJを時間軸上で示す信号波形図である。
【図４】、図３（ａ）に示す信号成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じたものと、図３（ｂ）に示すオフセット成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じたものとをそれぞれ示す信号波形図である。
【図５】図４（ａ）（ｂ）に示す各信号に元の信号V_Sig_Dmodに含まれる信号成分及びオフセット成分を加算したものをそれぞれ示す信号波形図である。
【図６】オフセットキャンセルの効果が損なわれた一例を示す信号波形図である。
【図７】チョッパークロックの周期が１６である場合におけるオフセットの影響を示すグラフである。
【図８】本発明の第２の実施の形態としてのホール起電力信号検出装置を表す図である。
【図９】ビットストリーム生成器の構成を示すブロック図である。
【図１０】シリコンモノリシックホール素子を利用した従来の非接触回転角度センサを示す図である。
【図１１】ホール素子のバイアス電流の向きを周期的に切り替えてホール素子のオフセットをキャンセルする方式のホール起電力信号検出装置の従来例を表す図である。
【図１２】ホール素子のバイアス電流の方向を、基準となる向きに対し、０度および９０度に交互に切替えたときのホール起電力の検出について説明するための図である。
【図１３】ホール素子から出力される信号を、関連する信号とのタイミング関係において表した信号波形図である。
【図１４】クロック信号で変調されたホール起電力信号とこの信号が該クロック信号で復調された信号の周波数スペクトルを表す図である。
【図１５】ゲイン調整機能を備えたΔΣ変調器の回路構成を示す図である。
【図１６】図１０のΔΣ変調器に供給するサンプリングクロックと或るデューティー比を持つゲイン調整信号との関係を表す図である。
【図１７】オフセットキャンセルの効果が損なわれる場合における、ホール素子から出力される信号をこれと関連する信号とのタイミング関係において表した信号波形図である。
【図１８】オフセットキャンセルの効果が損なわれる一の具体例を示す信号波形図である。
【図１９】オフセットキャンセルの効果が損なわれる他の具体例を示す信号波形図である。
【発明を実施するための形態】
【００５１】
以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
（第１実施形態）
図１は、本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。
【００５２】
このホール起電力信号検出装置は、磁電変換素子としてのホール素子を用いた回転角度センサに適用される場合、一対のホール素子Ｘ１およびＸ２に対応する第１の系統と、これらホール素子Ｘ１およびＸ２ホール素子の整列方向とは直行する方向に整列した他の一対のホール素子Ｙ１およびＹ２に対応する第２の系統とについて、図１と同様の構成の回路がそれぞれに設けられる。
【００５３】
これにより、一対のホール素子Ｘ１およびＸ２に関する磁気感度Vamp,xと他の一対のホール素子Ｙ１およびＹ２に関する磁気感度Vamp,yとのミスマッチが極小となるような精密なゲイン調整を可能にする。
図１において、ホール素子１１０にはスイッチ回路１２０によって方向が順次交互に直交する方向に切替えられるバイアス電流が供給されると共に、該切替えに同期して極性が反転するように生起するホール起電力信号がスイッチ回路１２０を介して出力される。
【００５４】
上述のようにして出力されたホール起電力信号は、スイッチ回路１２０における切替え動作によって該切替えの周波数で変調された信号である。そして、この変調された信号が復調器１３０によって上述の変調における周波数と同じ周波数に同期した復調動作によって復調される。
復調器１３０によって復調された信号は、１次のΔΣ変調器１４０に入力されて、基準電圧＋Vref、−Vrefを基準にして、1ビットに量子化される。
【００５５】
ΔΣ変調器１４０は、加算器１４１、積分器１４２、コンパレータ１４３、１ビットＤ−Ａ変換器１４４、および、ゲイン調整信号生成器１４５を含んで構成されている。
そして、ΔΣ変調器１４０におけるゲイン調整は、ゲイン調整信号生成器１４５から供給されるゲイン調整信号によって、積分器１４２での積分動作の繰り返しにおける各積分期間のデューティー比を調整することによって行われる。
【００５６】
上述のようにして1ビットに量子化されたホール起電力信号は、ローパスフィルタ１５０を通して検出出力信号として出力される。
ローパスフィルタ１５０のカットオフ周波数f_LPFは、ΔΣ変調器１４０のサンプリング周波数f_SAMPおよびクロック周波数f_Modと比較して、充分に低く設定される。これは、上述のようにしてホール起電力信号に対して変調−復調処理を行った後、ΔΣ変調器でΔΣ変調し、該ΔΣ変調された信号からオフセット成分を周波数分離して除去するオフセットキャンセル処理を効果的に行うためである。
【００５７】
なお、スイッチ回路１２０における切替え動作、および、復調器１３０における復調動作は、クロック信号生成器１６０から供給される周波数f_Mod（周期T_Mod）のクロック信号に同期して行われる。
また、ゲイン調整信号生成器１４５は、ΔΣ変調器１４０のサンプリングクロックが、Ｎ’回カウントされる毎にｎ’回の頻度でGAIN_ADJ信号を生成するようになっているが、特に、本実施の形態では、ΔΣ変調器１４０のサンプリングクロックが８（Ｎ＝２３）回生成される毎に、スイッチ回路１２０の位相が切り替わり、サンプリングクロック信号が２５６（Ｎ’＝２８）回生成される毎に１６（ｎ’＝１６）回の頻度で、GAIN_ADJ信号が生成されるようになっている。
【００５８】
これを整理すると、本実施の形態では、Ｎ＝８（＝２３）、Ｎ’＝２５６（＝２８）、ｎ＝１、ｎ’＝３２、Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）、Ｎ’／ｎ’＝Ｎ／ｎ、という関係になっている。
なお、図１のホール起電力信号検出装置におけるホール素子のバイアス電流の向きの切替え動作自体については図１２を参照して既述の説明を援用する。
【００５９】
図２は、図１のホール起電力信号検出装置に接続されたホール素子から出力される信号を、これと関連する信号とのタイミング関係において表した信号波形図である。
図２のとおり、ゲイン調整信号生成器１４５から生成されるGAIN_ADJ信号は、ホール素子のバイアス電流方向が０度である位相において１回「１」になることに呼応して、ホール素子のバイアス電流方向が９０度である位相においても必ず１回「１」になる形態である。即ち、クロック信号生成器１６０から供給されるチョッパークロック信号（周期T_Mod）の半周期毎に、１回「１」になる形態である。また、このGAIN_ADJ信号の波形から容易に理解されるとおり、ゲイン調整信号生成器１４５は、例えば、図示のサンプリングクロックで駆動されるカウンター態様の回路構成を採ることができる。
【００６０】
本実施の形態では、上述のように、GAIN_ADJ信号を生成することにより、V_Sig_Dmodのローレベル期間とハイレベル期間との相殺によるオフセットキャンセルがその精度を損なうことなく効果的に実行されることになる。
なお、図２に表された例では、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、各１回のみのゲイン調整が実行されるため、オフセットキャンセルの精度を維持するためにゲイン調整が影響を被る度合いが極小である。
【００６１】
ここで、図３は、（ａ）信号V_Sig_Dmodに含まれる信号成分（直流成分）であるホール起電力信号V_Hallと、（ｂ）信号V_Sig_Dmodに含まれるオフセット成分（交流成分）V_Offsetと、（ｃ）ゲイン調整信号GAIN_ADJとを、それぞれ時間軸上で示す図である。
ゲイン調整信号GAIN_ADJによるゲイン調整は、α２の頻度で、α１の大きさのパルス信号を信号V_Sig_Dmodに乗じるということであるから、信号成分毎に考えると、図３（ａ）に示す信号成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じるとともに、図３（ｂ）に示すオフセット成分に図３（ｃ）に示すゲイン調整信号GAIN_ADJを乗じるということになる。
【００６２】
それら乗算の結果を、図４（ａ）（ｂ）に示すようになる。つまり、信号V_Sig_Dmodに含まれる信号成分（直流成分）であるホール起電力信号V_Hallについては、ゲイン調整信号GAIN_ADJに同期して常に正方向に振幅を有するパルス列となり、オフセット成分（交流成分）V_Offsetについては、ゲイン調整信号GAIN_ADJに同期して交互に正方向及び負方向に振幅が逆転するパルス列となる。
【００６３】
そして、図４（ａ）（ｂ）に示す各信号が、元の信号V_Sig_Dmodに加算されることになるから、信号成分毎に考えると、図５（ａ）（ｂ）に示すようになる。つまり、ホール起電力信号V_Hallについては、元の信号である直流成分に対してゲイン調整信号GAIN_ADJに同期して常に正方向に微小な振幅が加わった信号となり、オフセット成分（交流成分）V_Offsetについては、ゲイン調整信号GAIN_ADJに同期して交互に正方向及び負方向に振幅が逆転するパルス列となる。
【００６４】
このため、図５（ａ）に示す信号が積分されることで、ホール起電力信号V_Hallについてはゲイン調整信号GAIN_ADJの大きさ及び発生頻度に応じてゲイン調整が行われたことになる。これに対し、図５（ｂ）の示す信号が積分されても、ゲイン調整信号GAIN_ADJの積分値は０であるから、オフセットキャンセルの精度を維持することができる。ちなみに、図１７に示したようなタイミングでGAIN_ADJ信号が生成されてしまうと、図６（ａ）に示すようにオフセット成分V_OffsetにGAIN_ADJ信号が重畳されてしまうため、それを積分すると、図６（ｂ）に示すようにオフセットキャンセルの効果が損なわれることになる。
【００６５】
なお、本実施の形態では、上述した技術思想を敷衍すれば、オフセットキャンセルの精度を損なわれない効果を得るためには、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、各１回のみのゲイン調整が実行される態様には限られない。
即ち、V_Sig_Dmodのローレベル期間とハイレベル期間とにおいて、換言すれば、復調器の出力信号の各隣接する半周期の期間において、GAIN_ADJ信号が相呼応するように対を成して発現し、該各半周期で等しい回数「１」になる（この回数のゲイン調整が実行される）ようにすればよいという趣旨である。そして、図２を参照して容易に理解されるとおり、復調器の出力信号の各隣接する半周期の期間は、クロック信号生成器１６０から供給されるクロック信号（周期T_Mod）の各隣接する半周期の期間に略等しい。
【００６６】
即ち、図７は、チョッパークロックの周期が１６である場合において、サンプリングクロック信号が２５６（＝Ｎ’＝２８）回生成される毎に、ｎ’回の頻度でGAIN_ADJ信号を生成する場合において、そのｎ’を、０から２５５まで振ったことに対応するオフセットの影響を示すグラフである。
ベストは、図７のＡで示す部分、つまり、オフセットへの影響が０になるケースのいずれかである。このベストケースでは、GAIN_ADJ信号は、オフセット成分V_Offsetの正方向及び負方向に等しい回数ずつ重畳されるため、積分値が０になるというものである。
【００６７】
このようなベストケースに該当するようなGAIN_ADJ信号によって、連続した期間の中でオフセット信号がその相対的にハイレベルの期間とローレベル期間とが対を成すように積算され精度よくキャンセルされる。
従って、図１に示す回路の設計者は、ゲイン調整信号生成器１４５が生成するGAIN_ADJ信号を設定する際には、ゲイン調整に必要な調整値ｎ’を求めてみて、その調整値ｎ’によるオフセットへの影響が０である場合には、その調整値ｎ’をそのまま用いることになる。
【００６８】
しかし、調整値ｎ’によるオフセットへの影響が図７のＡで示す部分から外れて、例えば、ＢやＣで示す部分にあったとすると、信号成分に対するゲイン調整は良好であるが、オフセットの影響が悪化してしまい、全体として精度が落ちてしまうことになる。
そこで、オフセットの影響がＢやＣで示す部分にあった場合や、或いは、Ａで示す部分とＢで示す部分との間にある場合、Ａで示す部分とＣで示す部分との間にある場合には、ゲイン調整の精度は若干低下するものの、オフセットの影響が０になる調整値ｎ’を選び直し、その選び直した調整値ｎ’をゲイン調整信号生成器１４５にセットするということを行う。具体的には、最初に求められた調整値ｎ’の近くにある他の調整値ｎ’のうち、オフセットの影響が０になる（Ａで示す部分にある）調整値ｎ’を選択すればよい。
【００６９】
これにより、確実にオフセットの影響が０になるホール起電力信号検出装置を得ることができる。
また、図１の如く、ゲイン調整信号生成器１４５をΔΣ変調器１４０内に設けた構成では、別途にゲイン調整信号生成器１４５をΔΣ変調器外に設けることなく、ΔΣ変調器１４０内でゲイン調整に係る処理を完結させることが可能である。
【００７０】
一方、ゲイン調整信号生成器１４５は、ΔΣ変調器１４０の外部に配する構成を採ってもよい。この構成を採った場合には、ΔΣ変調器自体の構成が簡素化される。
ここで、本実施の形態にあっては、スイッチ回路１２０及び復調器１３０によって信号調整部が構成され、ゲイン調整信号生成器１４５と積分器１４２内の図１５に示す回路のキャパシタα１Ｃ１を通過する部分とで感度補正部が構成され、ΔΣ変調器１４０のうち感度補正部以外の構成がＡ／Ｄ変換部に対応する。
【００７１】
（第１実施形態の変形例）
以上、図１を参照して説明した実施の形態は、次のように変形して実施することも可能である。
即ち、図１においては、信号V_Sig_Modを増幅するためのプリアンプ回路を省略しているが、信号V_Sig_Modを増幅する目的で、スイッチ回路１２０と復調器１３０との間に、プリアンプ回路を配置することも可能である。
【００７２】
（第２実施形態）
図８は、本発明の他の実施形態におけるホール起電力信号検出装置を表す機能ブロック図である。なお、図１に示した装置と同じ構成には、同じ符号を付し、その重複する説明は省略する。
即ち、本実施の形態では、スイッチ回路１２０の後段に、増幅器（プリアンプ回路）１２５を設けていて、その増幅器１２５で増幅された信号V_Sig_Modが復調器１３０に供給されるようになっている。
【００７３】
一方、周期Ｔのクロック信号（サンプリングクロック）を生成するクロック信号生成器１６１を備え、そのクロック信号生成器１６１で生成されたサンプリングクロック信号（周期Ｔ）を分周してチョッパークロック（周期Ｔ_Mod：第１実施形態のチョッパークロック周波数と同義）を生成する分周器１６５が設けられている。分周器１６５で生成されたチョッパークロックは、スイッチ回路１２０及び復調器１３０に供給されている。また、クロック周波数が供給されるビットストリーム生成器２００が設けられている。
【００７４】
ビットストリーム生成器２００は、GAIN_ADJ信号を生成する回路であって、非特許文献３にも記載されるように公知のものである。具体的には、ビットストリーム生成器２００は、図９に示すように、デジタル式のビットストリーム生成器であって、ｘ-bitのシフトレジスタ２０１、フルアダー２０２、レジスタ２０３を備えて構成される。
調整値ｎ’はGAIN_ADJ信号の生成頻度、サンプリングクロックはΔΣ変調器サンプリングクロックと同様のものである。この構成では、入力値ｎ’がサンプリングクロック毎にフルアダー２０２及びレジスタ２０３で積算されていき、積算結果がフルアダーのレンジＮ’（通常ｘ’-bitの場合、Ｎ’＝２ｘ’）を超え、オーバーフローした際にGAIN_ADJ信号が生成される。つまり、ΔΣ変調器サンプリングクロックが２ｘ’回カウントされる間にGAIN_ADJ信号はｎ’回生成され、補正を行う頻度α２はｎ’／Ｎ’で表される。
【００７５】
また、復調器１３０の出力である信号V_Sig_Dmodをゲインα１倍する増幅器２１０と、その増幅器２１０の出力とGAIN_ADJ信号とを掛け合わせる乗算器２２０と、が設けられている。そして、乗算器２２０の出力が加算器１４１に供給されている。
本実施形態の構成では、ビットストリーム生成器２００に供給される調整値ｎ’を適宜選定することで、ゲイン調整回路としての調整量を任意に設定することができる。つまり、この回転角度検出装置の出荷前に、調整値ｎ’が０の状態（GAIN_ADJ信号を入力しない状態）で、且つ、大きさが既知の磁気がホール素子に加わった状態で、ホール起電力信号Ｖ_Detを測定する。そのときのホール起電力信号Ｖ_Detが、大きさが既知の磁気に応じて本来ならば出力されるべき大きさの信号からどの程度ずれているかを把握し、そのずれが０になるようなゲイン調整がなされるように、調整値ｎ’を選定し、ビットストリーム生成器２００内のメモリ等にセットする。
【００７６】
そして、調整値ｎ’としてセットする値は、図７に示したベストケースＡとなるように選択することが望ましい。
即ち、ベストケースと調整値ｎ’は、
ｎ’＝２ｎ×（Ｎ’／２Ｎ）
である。
【００７７】
逆に、望ましくないのは、図７のＢ及びＣで示す部分、つまり、オフセット成分V_Offsetに正方向又は負方向の一方にだけ偏ってGAIN_ADJ信号が重畳されるケースである。これは要するに、Ｎ’／２Ｎが整数の場合においては、
Ｎ’／ｎ’＝２Ｎ／（２ｎ−１）
を満足する場合であり、
また、２Ｎ／Ｎ’が整数の場合においては、
Ｎ’／ｎ’＝２Ｎ（２ｎ−１）
を満足する場合である。
換言すれば、Ｎ’／２Ｎが整数の場合においては、
Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
という式を満足するように調整値ｎ’を選定すれば、少なくとも最悪のケースは避けることができる。
また、２Ｎ／Ｎ’が整数の場合においては、Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
という式を満足するように調整値ｎ’を選定すれば、少なくとも最悪のケースは避けることができる。
【００７８】
つまり、ゲイン調整に必要な調整値ｎ’によっては、オフセットの影響がＢやＣで示す部分にあった場合には、オフセットの影響が０になる調整値ｎ’か、オフセットの影響がＡで示す部分とＢで示す部分との間にある調整値ｎ’、Ａで示す部分とＣで示す部分との間にある調整値ｎ’を選び直し、その選び直した調整値ｎ’をゲイン調整信号生成器１４５にセットするということを行う。その場合に、候補となる調整値ｎ’は複数存在する可能性が高いが、そのような場合には、ゲイン調整のズレとオフセットの影響とのトータルのズレが最小となるように、調整値ｎ’を選択すればよい。
ここで、本実施の形態では、スイッチ回路１２０及び復調器１３０によって信号調整部が構成され、ビットストリーム生成器２００、増幅器２１０及び乗算器２２０によって感度補正部が構成され、ΔΣ変調器１４０のうち感度補正部以外構成がＡ／Ｄ変換部に対応する。
【００７９】
（第３実施形態）
ここで、上記実施形態で用いたＮ、Ｎ’は、サンプリングクロック信号を分周して生成されるものであるが、通常、同じ回路の中で用いられるＮ、Ｎ’の分周比は、設計の容易さの面から２の累乗の関係となる。つまり、クロック信号生成器１６０がサンプリングクロック信号Ｎ回生成する毎に、分周器１６５はチョッパークロックのハイ／ローを切り換えるのであるが、その分周器１６５内がカウントする数値Ｎとして２の累乗以外の値を用いるか、或いは、サンプリングクロック信号をＮ’回カウントする内にｎ’回のパルスを生成するビットストリーム生成器２００におけるGAIN_ADJ信号の生成タイミングに関係する要素の内、Ｎ’／２Ｎが整数ではない構成とすることで、オフセットキャンセルの効果が損なわれないようにすることも可能である。
【００８０】
ここで、Ｎ、Ｎ’を決定する分周器等を２の累乗を元に構成した場合を考える。
先ずは、２Ｎを２ｘ、Ｎ’を２ｘ’、またGAIN_ADJ信号中に含まれる周波数成分をf_gain_adj置くと、
ｆ_Mod：f_gain_adj＝１／２Ｎ・f_SAMP：ｎ’／Ｎ’・f_SAMP＝Ｎ’／２Ｎ：ｎ’
＝２（ｘ’-ｘ）：ｎ’
であり、Ｎ、Ｎ’が共に２の累乗の場合、ｎ’の値によって、
f_Mod＝f_gain_adj
となる。
【００８１】
図８の乗算器２２０で、周波数f_Modで変調されたオフセットとf_gain_adjが掛け合わされるため、f_Modとf_gain_adjが一致した場合に直流成分にオフセットの折り返しが生じることが問題となっている。
上記第３実施形態の場合では、例えばＮ’＝２５５、Ｎ＝１６とすると、
ｆ_Mod：f_gain_adj＝Ｎ’／２Ｎ：ｎ’＝２５５／３２：ｎ’で、
ｎ’は整数であるため、
f_Mod≠f_gain_adj
となるためベースバンドへのオフセットの折り返しは生じない。
【００８２】
（他の変形例等）
ホール素子をモデル化して表す図１２を参照して既述の説明では、ホール素子のバイアス電流の向きを０度および９０度の間で交互に切替えるものとしたが、バイアス電流の向きの切替えに関する選択の可能性は上述の限りではない。
即ち、ホール素子において発生されるホール起電力信号V_Sig_Modが既述のクロック信号によって変調される様に、ホール素子のバイアス電流の向きを切替えてホール起電力信号を検出する限りにおいては、切替え選択するバイアス電流の向きを１８０度、２７０度といった向きにする場合を選択可能な向きとして含めるようにしてもよい。
ゲイン調整信号生成器１４５は、一定時間間隔毎にGAIN_ADJ信号を生成することが設計容易性の観点から好ましい。また、クロック信号生成器１６０は、一定時間間隔毎にクロック信号を生成することが設計容易性の観点から好ましい。
【００８３】
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、請求項１により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。
【符号の説明】
【００８４】
１１０、４１０…………………ホール素子
１２０、４２０…………………バイアス電流源
１３０、４３０…………………復調器
１４０、４４０…………………ΔΣ変調器
１４１、４４１…………………加算器
１４２、４４２…………………積分器
１４３、４４３…………………コンパレータ
１４４、４４４…………………１ビットＤ−Ａ変換器
１４５……………………………ゲイン調整信号生成器
１５０、４５０…………………ローパスフィルタ
１６０、１６１、４６０…………………クロック信号生成器
１６５……………………………分周器
２００……………………………ビットストリーム生成器
【特許請求の範囲】
【請求項１】
磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’、Ｎ’／２Ｎが整数であって、
Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【請求項２】
Ｎ’／ｎ’＝Ｎ／ｎ
を満たすことを特徴とする請求項１記載の信号処理装置。
【請求項３】
ｎ＝１
であることを特徴とする請求項２記載の信号処理装置。
【請求項４】
前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項１乃至３の何れか１項に記載の信号処理装置。
【請求項５】
前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項１乃至４の何れか１項に記載の信号処理装置。
【請求項６】
磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’であって、
Ｎ’／２Ｎが整数ではないことを特徴とする信号処理装置。
【請求項７】
前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項６に記載の信号処理装置。
【請求項８】
前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項６又は７に記載の信号処理装置。
【請求項９】
磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ、ｎ’は自然数、Ｎ’＞ｎ’、２Ｎ／Ｎ’が整数であって、
Ｎ’／ｎ’≠２Ｎ（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【請求項１０】
前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項９項に記載の信号処理装置。
【請求項１１】
前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項１０又は１１に記載の信号処理装置。
【請求項１２】
請求項１乃至１１の何れか１項に記載の信号処理装置を含むことを特徴とする回転角度検出装置。
【請求項１】
磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’、Ｎ’／２Ｎが整数であって、
Ｎ’／ｎ’≠２Ｎ／（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【請求項２】
Ｎ’／ｎ’＝Ｎ／ｎ
を満たすことを特徴とする請求項１記載の信号処理装置。
【請求項３】
ｎ＝１
であることを特徴とする請求項２記載の信号処理装置。
【請求項４】
前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項１乃至３の何れか１項に記載の信号処理装置。
【請求項５】
前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項１乃至４の何れか１項に記載の信号処理装置。
【請求項６】
磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ’は自然数、Ｎ’＞ｎ’であって、
Ｎ’／２Ｎが整数ではないことを特徴とする信号処理装置。
【請求項７】
前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項６に記載の信号処理装置。
【請求項８】
前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項６又は７に記載の信号処理装置。
【請求項９】
磁界強度に応じて変動し、磁気信号成分及びオフセット信号成分を含む信号を出力する磁電変換素子部と、
クロック信号を出力するクロック信号出力部と、
前記クロック信号がＮ回生成される毎に、前記磁電変換素子部が出力する信号のうち、前記磁気信号成分は直流成分に復調し、オフセット信号成分を交流成分に変調する信号調整部と、
前記クロック信号がＮ’回カウントされる毎に、ｎ’回の頻度で、前記信号調整部の出力信号を変調した信号を出力する感度補正部と、
前記感度補正部の出力信号を前記クロック信号に同期してＡ／Ｄ変換するＡ／Ｄ変換部と、
を備え、
Ｎ、Ｎ’、ｎ、ｎ’は自然数、Ｎ’＞ｎ’、２Ｎ／Ｎ’が整数であって、
Ｎ’／ｎ’≠２Ｎ（２ｎ−１）
を満たすことを特徴とする信号処理装置。
【請求項１０】
前記クロック信号出力部は所定の時間間隔毎にクロック信号を出力することを特徴とする請求項９項に記載の信号処理装置。
【請求項１１】
前記感度補正部は、所定の時間間隔毎に前記信号調整部の出力信号を変調することを特徴とする請求項１０又は１１に記載の信号処理装置。
【請求項１２】
請求項１乃至１１の何れか１項に記載の信号処理装置を含むことを特徴とする回転角度検出装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１８１１８８（Ｐ２０１２−１８１１８８Ａ）
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願番号】特願２０１２−１４５６８（Ｐ２０１２−１４５６８）
【出願日】平成２４年１月２６日（２０１２．１．２６）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願日】平成２４年１月２６日（２０１２．１．２６）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]