信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置
【課題】 不要パルスの発生が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を提供する。
【解決手段】 第１信号Ｓ１がソース端子に、第２信号Ｓ２がゲート端子に入力されるトランジスタ７と、第１信号Ｓ１と第２信号Ｓ２とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第３信号Ｓ３を出力する第１回路５と、第１信号Ｓ１と第３信号Ｓ３とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて第１信号Ｓ１の位相をシフトさせた位相を有する第４信号Ｓ４を出力する第２回路６と、ソース端子がトランジスタ７のドレイン端子に接続されているとともにゲート端子に第４信号Ｓ４が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５をドレイン端子から出力するトランジスタ９とを有する信号変換回路とする。
【解決手段】 第１信号Ｓ１がソース端子に、第２信号Ｓ２がゲート端子に入力されるトランジスタ７と、第１信号Ｓ１と第２信号Ｓ２とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第３信号Ｓ３を出力する第１回路５と、第１信号Ｓ１と第３信号Ｓ３とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて第１信号Ｓ１の位相をシフトさせた位相を有する第４信号Ｓ４を出力する第２回路６と、ソース端子がトランジスタ７のドレイン端子に接続されているとともにゲート端子に第４信号Ｓ４が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５をドレイン端子から出力するトランジスタ９とを有する信号変換回路とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不要パルスの発生が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、入力された２つの入力信号の位相差に応じたデューティ比を有するパルス状の信号を出力する信号変換回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１８２９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の信号変換回路においては、入力された２つの信号の位相差が大きいときに不要パルスが発生することがあった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、不要パルスの発生が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の信号変換回路は、第１信号がソース端子に入力されるとともに、第２信号または該第２信号と同相の信号がゲート端子に入力される第１のトランジスタと、前記第１信号または該第１信号と所定の位相差を有する信号と、前記第２信号または該第２信号と所定の位相差を有する信号とが入力されて、前記第１信号と前記第２信号との位相差の情報を有する第３信号を出力する第１回路と、前記第１信号と所定の位相関係を有する信号および前記第２信号と所定の位相関係を有する信号の少なくとも一方と、前記第３信号とが入力されて、前記第１信号と前記第２信号との位相差に応じて前記第１信号または前記第２信号の位相をシフトさせた位相を有する第４信号を出力する第２回路と、ソース端子が前記第１のトランジスタのドレイン端子に接続されているとともにゲート端子に前記第４信号が入力されて、前記第１信号と前記第２信号との位相差に応じてデューティ比が変化する第５信号をドレイン端子から出力する第２のトランジスタとを少なくとも有することを特徴とするものである。
【０００７】
本発明の第２の信号変換回路は、前記第１の信号変換回路において、前記第２回路が、前記第１信号の位相と前記第２信号の位相との中間の位相を有する前記第４信号を出力することを特徴とするものである。
【０００８】
本発明の増幅回路は、前記第１の信号変換回路と、第６信号が入力されて、該第６信号の振幅の変化に応じて互いの位相差が変化する２つの定包絡線信号である前記第１信号および前記第２信号を出力する第３回路と、前記第５信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第７信号を出力するトランジスタと、前記第７信号が入力されて、前記第６信号の基本波の周波数の信号を主に出力する第４回路とを少なくとも備えることを特徴とするものである。
【０００９】
本発明の送信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路
に接続されたアンテナとを少なくとも有していることを特徴とするものである。
【００１０】
本発明の通信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とするものである。
【発明の効果】
【００１１】
本発明の信号変換回路によれば、不要パルスの発生が抑制された信号変換回路を得ることができる。
本発明の増幅回路によれば、消費電力の小さい増幅回路を得ることができる。
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態の第１の例の信号変換回路を示す回路図である。
【図２】図１における第１回路の一例を示す回路図である。
【図３】図１における第２回路の一例を示す回路図である。
【図４】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図５】（ａ），（ｂ）は本発明の信号変換回路が有する効果を説明するための図である。
【図６】本発明の実施の形態の第２の例の増幅回路を示す回路図である。
【図７】本発明の実施の形態の第３の例の送信装置を示すブロック図である。
【図８】本発明の実施の形態の第４の例の通信装置を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の信号変換回路を示す回路図である。図２は、図１における第１回路の一例を示す回路図である。図３は、図１における第２回路の一例を示す回路図である。本例の信号変換回路３０は、図１に示すように、端子１〜４と、トランジスタ７〜１０と、第１回路５と、第２回路６とを有している。
【００１４】
端子１には図示せぬ外部回路から第１信号Ｓ１が入力され、端子２には図示せぬ外部回路から第２信号Ｓ２が入力される。なお、本例の信号変換回路において、第１信号Ｓ１および第２信号Ｓ２は、互いに周波数が等しい定包絡線信号である。
【００１５】
トランジスタ７は、ソース端子が端子１に接続されているとともにゲート端子が端子２に接続されている。そして、トランジスタ７は、ソース端子に第１信号Ｓ１が入力されるとともに、ゲート端子に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する信号をドレイン端子から出力する。トランジスタ８は、ソース端子が端子２に接続されているとともにゲート端子が端子１に接続されている。そして、トランジスタ８は、ソース端子に第２信号Ｓ２が入力されるとともに、ゲート端子に第１信号Ｓ１が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する信号をドレイン端子から出力する。
【００１６】
第１回路５は、端子２０が端子１に接続されており、端子２１が端子２に接続されており、端子２２が第２回路６の端子１６に接続されている。そして、第１回路５は、端子２０に第１信号Ｓ１が入力されるとともに、端子２１に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第３信号Ｓ３を端子２２から出力する。
【００１７】
図２に第１回路５の回路構成の一例を示す。端子２０は、トランジスタ２３のゲート端子に接続されており、端子２１は、トランジスタ２４のゲート端子に接続されている。なお、図示しないバイアス回路が設けられ、トランジスタ２３およびトランジスタ２４のゲート端子に直流バイアス電圧が供給される。
【００１８】
トランジスタ２３のドレイン端子は電源電圧Ｖｄｄに接続されており、トランジスタ２３のソース端子はトランジスタ２４のドレイン端子に接続されており、トランジスタ２４のソース端子はトランジスタ２５のドレイン端子に接続されており、トランジスタ２５のソース端子はグランド電位に接続されている。トランジスタ２５は、ドレイン端子とゲート端子とが接続され、カレントミラー回路の参照電流側トランジスタとして機能する。
【００１９】
通常、ｎチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレイン・ソース端子間が導通する。従って、第１信号Ｓ１および第２信号Ｓ２がピンチオフ電圧以上の正電圧の時、トランジスタ２３およびトランジスタ２４がＯＮ状態になる。本回路構成では、トランジスタ２３およびトランジスタ２４がＡＮＤ回路を形成しているため、第１信号Ｓ１および第２信号Ｓ２が両方ともピンチオフ電圧以上の正電圧の時だけ、トランジスタ２５のドレイン端子に電源電圧Ｖｄｄが供給されることになる。
【００２０】
トランジスタ２３およびトランジスタ２４の両方がＯＮ状態の時間は、第１信号Ｓ１と第２信号Ｓ２との位相差に対応する。すなわち、２つの入力信号の位相差が小さい場合、両方ともＯＮ状態である時間は長くなり、２つの入力信号の位相差が大きい場合は、両方ともＯＮ状態である時間は短くなる。これにより、第１信号Ｓ１と第２信号Ｓ２との位相差の増減が、トランジスタ２５のドレイン端子への電源電圧Ｖｄｄの供給時間の増減に置き換えられる。
【００２１】
トランジスタ２５は、ゲート端子とドレイン端子とが接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、トランジスタ２５のドレインには、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて、電源電圧Ｖｄｄが供給されるため、トランジスタ２５のゲート端子から、第１信号Ｓ１と第２信号Ｓ２との位相差に応じた電圧を有する第３信号Ｓ３が出力される。
【００２２】
すなわち、第１回路５は、第１信号Ｓ１または第１信号Ｓ１と所定の位相差を有する信号と、第２信号Ｓ２または第２信号Ｓ２と所定の位相差を有する信号とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第３信号Ｓ３を出力する。第１回路５は、このような機能を有していればよく、他の回路構成でも構わない。
【００２３】
第２回路６は、端子１４が端子１に接続されており、端子１６が第１回路５の端子２２に接続されている。そして、端子１４に第１信号Ｓ１が入力されるとともに、端子１６に第３信号Ｓ３が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて第１信号Ｓ１の位相をシフトさせた第４信号Ｓ４を出力する。より具体的には、第２回路６は、第１信号Ｓ１の位相と第２信号Ｓ２の位相との中間の位相を有する第４信号Ｓ４を出力する。
【００２４】
図３に第２回路６の回路構成の一例を示す。端子１４は、抵抗１１の一端に接続されており、抵抗１１の他端は端子１５に接続されている。端子１５には可変キャパシタ１２の一端が接続されており、可変キャパシタの他端はグランド電位に接続されている。端子１６は、可変キャパシタ１２のキャパシタンスを変化させるための制御端子である。抵抗１１と可変キャパシタ１２とによって位相回路が構成されている。移相回路の位相量は、可
変キャパシタ１２の容量値によって変化し、可変キャパシタ１２の容量値は、端子１６に加わる電圧によって変化する。そして、端子１６には、第１信号Ｓ１と第２信号Ｓ２との位相差に応じた電圧を有する第３信号Ｓ３が入力される。よって、端子１４に入力された第１信号Ｓ１は、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて位相がシフトされて、第４信号Ｓ４として端子１５から出力される。
【００２５】
なお、第２回路６は、第１信号Ｓ１と所定の位相関係を有する信号および第２信号Ｓ２と所定の位相関係を有する信号の少なくとも一方と、第３信号Ｓ３とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて第１信号Ｓ１または第２信号Ｓ２の位相をシフトさせた位相を有する第４信号Ｓ４を出力する機能を有していればよく、他の回路構成でも構わない。
【００２６】
トランジスタ９は、ソース端子がトランジスタ７のドレイン端子に接続されているとともに、第２回路６の端子１５に接続されたゲート端子に第４信号Ｓ４が入力される。そして、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５をドレイン端子から出力する。トランジスタ１０は、ソース端子がトランジスタ８のドレイン端子に接続されているとともに、第２回路６の端子１５に接続されたゲート端子に第４信号Ｓ４が入力される。そして、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５をドレイン端子から出力する。なお、トランジスタ７〜１０はｎチャネルＦＥＴであり、それぞれのゲート端子には、必要に応じて所定のバイアス電圧が加えられる。
【００２７】
図４は、図１に示す本例の信号変換回路３０から、第１回路５，第２回路６およびトランジスタ９，１０を取り除いた従来の信号変換回路における問題点を説明するための図である。図４（ａ）において、４１は端子１に入力される第１信号Ｓ１の電圧を示し、４２は端子２に入力される第２信号Ｓ２の電圧を示し、４７はトランジスタ７，８のピンチオフ電圧を示す。図４（ｂ）はトランジスタ７，８のドレイン端子から出力される信号の波形を示す図であり、４３は所望のパルスを示し、４４は不要パルスを示す。第１信号Ｓ１と第２信号Ｓ２との位相差が大きく、図４（ａ）に示すような状態になったときに、トランジスタ７，８のドレイン端子から出力される信号に、図４（ｂ）の４４のような不要パルスが発生してしまうことがあることが発明者の検討により明らかになった。
【００２８】
図５は、図１に示す本例の信号変換回路３０が有する効果を説明するための図である。図５（ａ）において、４１は端子１に入力される第１信号Ｓ１の電圧を示し、４２は端子２に入力される第２信号Ｓ２の電圧を示し、４５は、トランジスタ９，１０のゲート端子にそれぞれ入力される第４信号Ｓ４の電圧を示し、４７はトランジスタ７，８のピンチオフ電圧を示す。図５（ｂ）はトランジスタ９，１０のドレイン端子から出力される信号の波形を示す図である。
【００２９】
図１に示す本例の信号変換回路３０においても、トランジスタ７，８のドレイン端子から出力される信号の波形は、図４（ｂ）に示すようなものであり、不要パルス４４が存在する。しかしながら、図５（ａ）の４５に示すような、第１信号Ｓ１の位相と第２信号Ｓ２の位相との中間の位相を有する第４信号Ｓ４をトランジスタ９，１０のゲート端子に入力することにより、図５（ｂ）に示すような、不要パルスが低減された第５信号Ｓ５をトランジスタ９，１０のドレイン端子から出力することができる。
【００３０】
（実施の形態の第２の例）
図６は本発明の実施の形態の第２の例の増幅回路を示す回路図である。本例の増幅回路は、図６に示すように、図１に示した実施の形態の第１の例の信号変換回路３０に加えて、第３回路３１と、第４回路３３と、トランジスタ６３と、低域通過フィルタ回路６５と
、抵抗６６と、端子３４，３５とを有している。
【００３１】
第３回路３１は、第６信号Ｓ６が入力されて、第６信号Ｓ６の振幅の変化に応じて互いの位相差が変化する２つの定包絡線信号である第１信号Ｓ１および第２信号Ｓ２を生成する。そして、第１信号Ｓ１を信号変換回路３０の端子１へ出力し、第２信号Ｓ２を信号変換回路３０の端子２へ出力する。このような第３回路３１としては、公知の定包絡線信号生成回路を用いることができる。定包絡線信号生成回路であれば、どのような構成であっても良く、アナログ方式でもデジタル方式でも構わない。
【００３２】
信号変換回路３０は、第１信号Ｓ１および第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５を端子３，４から出力する。なお、端子４は抵抗６６を介してグランド電位に接続されており、所定のインピーダンスで終端されている。端子３はトランジスタ６３のゲート端子に接続されており、第５信号Ｓ５が端子３からトランジスタ６３のゲート端子へ出力される。
【００３３】
トランジスタ６３のゲート端子は、信号変換回路３０の端子３に接続されており、図示せぬＤＣカットキャパシタを介して第５信号Ｓ５がゲート端子に入力される。また、トランジスタ６３のゲート端子には、図示せぬバイアス回路から所定のバイアス電圧が加えられる。トランジスタ６３のドレイン端子は、低域通過フィルタ回路６５を介して電源電位Ｖｄｄに接続される。トランジスタ６３のソース端子は基準電位（グランド電位）に接続される。そして、トランジスタ６３は、第５信号Ｓ５をスイッチング増幅した信号である第７信号Ｓ７をドレイン端子から第４回路３３へ出力する。
【００３４】
第４回路３３は、ＬＣ直列共振回路２６と、整合回路２７とを有している。ＬＣ直列共振回路２６はトランジスタ６３のドレイン端子に接続されており、ＬＣ直列共振回路２６と端子３５とが整合回路２７を介して接続されている。ＬＣ直列共振回路２６は、互いに直列に接続されたインダクタおよびキャパシタによって構成されており、その共振周波数は、第６信号Ｓ６の基本波の周波数（第７信号の基本波の周波数と同じ）に略等しい値に設定されている。整合回路２７は、インダクタおよびキャパシタによって構成されており、ローパスフィルタ型の整合回路となっている。このような構成を有する第４回路３３は、信号変換回路３０から第７信号Ｓ７が入力されて、第６信号Ｓ６の基本波の周波数の信号を主に出力する。
【００３５】
このような構成を有する本例の増幅回路８０は、入力される第６信号Ｓ６が包絡線変動を有する信号である場合においても、高効率で線形増幅して出力することができる。また、不要パルスの発生が抑制された信号変換回路３０を有していることから、消費電力が小さい増幅回路を得ることができる。
【００３６】
（実施の形態の第３の例）
図７は本発明の実施の形態の第３の例の送信装置を示すブロック図である。
【００３７】
本例の送信装置は、図７に示すように、送信回路８１と、図６に示した増幅回路８０と、増幅回路８０を介して送信回路８１に接続されたアンテナ８２とを有している。このような構成を有する本例の送信装置によれば、送信回路８１から出力された送信信号を、消費電力が小さい増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい送信装置を得ることができる。
【００３８】
（実施の形態の第４の例）
図８は本発明の実施の形態の第４の例の通信装置を示すブロック図である。
【００３９】
本例の通信装置は、図８に示すように、送信回路８１と、第２の増幅回路８０と、増幅回路８０を介して送信回路８１に接続されたアンテナ８２と、アンテナ８２に接続された受信回路８３とを有している。また、アンテナ８２と、増幅回路８０および受信回路８３との間にはアンテナ共用回路８４が挿入されている。このような構成を有する本例の通信装置によれば、送信回路８１から出力された送信信号を、消費電力が小さい増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい通信装置を得ることができる。
【００４０】
（変形例）
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
【００４１】
例えば、前述した実施形態の第１の例においては、図１に示すように、信号変換回路３０がトランジスタ８，１０を有する例を示したが、これに限定されるものではない。例えば、図１に示す信号変換回路３０から、トランジスタ８，１０を取り除いて、端子２が直接端子４に接続されるようにして、端子４を特性インピーダンスで終端しても構わない。このときには、端子２および第１回路５の端子２１のみに端子４が接続されるようにすれば良く、トランジスタ７のソース端子と、第１回路５の端子２０と、第２回路６の端子１４とに、端子１から第１信号Ｓ１が入力され、第１回路５の端子２１と、トランジスタ７のゲート端子と、端子４とに端子２から第２信号Ｓ２が入力され、トランジスタ９のゲート端子に第４信号Ｓ４が入力されるようにすればよい。
【００４２】
また、前述した実施形態の第１の例においては、第４信号Ｓ４が、第１信号Ｓ１の位相と第２信号Ｓ２の位相との中間の位相を有する例を示したが、これに限定されるものではない。不要パルスが発生するときにトランジスタ９のピンチオフ電圧よりも小さい電圧を有する信号であればよく、第１信号Ｓ１の電圧やトランジスタ９のピンチオフ電圧等に応じて設定することができる。
【００４３】
さらに、前述した実施形態の第１の例においては、第１信号Ｓ１および第２信号Ｓ２が第１回路５に入力される例を示したが、これに限定されるものではない。第１回路５に入力される２つの信号の一方は、第１信号Ｓ１と所定の位相関係を有する信号であればよく、第１信号Ｓ１と所定の位相差を有する信号（第１信号Ｓ１と同相の信号を含む）であっても構わない。第１回路５に入力される２つの信号の他方は、第２信号Ｓ２と所定の位相関係を有する信号であればよく、第２信号Ｓ２と所定の位相差を有する信号（第２信号Ｓ２と同相の信号を含む）であっても構わない。
【００４４】
またさらに、前述した実施形態の第１の例においては、第２回路６に第１信号Ｓ１が入力される例を示したが、これに限定されるものではない。第１信号Ｓ１と所定の位相関係を有する信号および第２信号Ｓ２と所定の位相関係を有する信号の少なくとも一方が入力されればよく、例えば、第２信号Ｓ２の位相が所定の値だけシフトされたような信号が入力されるようにしても構わない。
【符号の説明】
【００４５】
７，８，９，１０，２３，２４，２５，６３：トランジスタ
５：第１回路
６：第２回路
３０：信号変換回路
３１：第３回路
３３：第４回路
８０：増幅回路
８１：送信回路
８２：アンテナ
８３：受信回路
【技術分野】
【０００１】
本発明は、不要パルスの発生が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、入力された２つの入力信号の位相差に応じたデューティ比を有するパルス状の信号を出力する信号変換回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１８２９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の信号変換回路においては、入力された２つの信号の位相差が大きいときに不要パルスが発生することがあった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、不要パルスの発生が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の信号変換回路は、第１信号がソース端子に入力されるとともに、第２信号または該第２信号と同相の信号がゲート端子に入力される第１のトランジスタと、前記第１信号または該第１信号と所定の位相差を有する信号と、前記第２信号または該第２信号と所定の位相差を有する信号とが入力されて、前記第１信号と前記第２信号との位相差の情報を有する第３信号を出力する第１回路と、前記第１信号と所定の位相関係を有する信号および前記第２信号と所定の位相関係を有する信号の少なくとも一方と、前記第３信号とが入力されて、前記第１信号と前記第２信号との位相差に応じて前記第１信号または前記第２信号の位相をシフトさせた位相を有する第４信号を出力する第２回路と、ソース端子が前記第１のトランジスタのドレイン端子に接続されているとともにゲート端子に前記第４信号が入力されて、前記第１信号と前記第２信号との位相差に応じてデューティ比が変化する第５信号をドレイン端子から出力する第２のトランジスタとを少なくとも有することを特徴とするものである。
【０００７】
本発明の第２の信号変換回路は、前記第１の信号変換回路において、前記第２回路が、前記第１信号の位相と前記第２信号の位相との中間の位相を有する前記第４信号を出力することを特徴とするものである。
【０００８】
本発明の増幅回路は、前記第１の信号変換回路と、第６信号が入力されて、該第６信号の振幅の変化に応じて互いの位相差が変化する２つの定包絡線信号である前記第１信号および前記第２信号を出力する第３回路と、前記第５信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第７信号を出力するトランジスタと、前記第７信号が入力されて、前記第６信号の基本波の周波数の信号を主に出力する第４回路とを少なくとも備えることを特徴とするものである。
【０００９】
本発明の送信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路
に接続されたアンテナとを少なくとも有していることを特徴とするものである。
【００１０】
本発明の通信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とするものである。
【発明の効果】
【００１１】
本発明の信号変換回路によれば、不要パルスの発生が抑制された信号変換回路を得ることができる。
本発明の増幅回路によれば、消費電力の小さい増幅回路を得ることができる。
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態の第１の例の信号変換回路を示す回路図である。
【図２】図１における第１回路の一例を示す回路図である。
【図３】図１における第２回路の一例を示す回路図である。
【図４】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図５】（ａ），（ｂ）は本発明の信号変換回路が有する効果を説明するための図である。
【図６】本発明の実施の形態の第２の例の増幅回路を示す回路図である。
【図７】本発明の実施の形態の第３の例の送信装置を示すブロック図である。
【図８】本発明の実施の形態の第４の例の通信装置を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の信号変換回路を示す回路図である。図２は、図１における第１回路の一例を示す回路図である。図３は、図１における第２回路の一例を示す回路図である。本例の信号変換回路３０は、図１に示すように、端子１〜４と、トランジスタ７〜１０と、第１回路５と、第２回路６とを有している。
【００１４】
端子１には図示せぬ外部回路から第１信号Ｓ１が入力され、端子２には図示せぬ外部回路から第２信号Ｓ２が入力される。なお、本例の信号変換回路において、第１信号Ｓ１および第２信号Ｓ２は、互いに周波数が等しい定包絡線信号である。
【００１５】
トランジスタ７は、ソース端子が端子１に接続されているとともにゲート端子が端子２に接続されている。そして、トランジスタ７は、ソース端子に第１信号Ｓ１が入力されるとともに、ゲート端子に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する信号をドレイン端子から出力する。トランジスタ８は、ソース端子が端子２に接続されているとともにゲート端子が端子１に接続されている。そして、トランジスタ８は、ソース端子に第２信号Ｓ２が入力されるとともに、ゲート端子に第１信号Ｓ１が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する信号をドレイン端子から出力する。
【００１６】
第１回路５は、端子２０が端子１に接続されており、端子２１が端子２に接続されており、端子２２が第２回路６の端子１６に接続されている。そして、第１回路５は、端子２０に第１信号Ｓ１が入力されるとともに、端子２１に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第３信号Ｓ３を端子２２から出力する。
【００１７】
図２に第１回路５の回路構成の一例を示す。端子２０は、トランジスタ２３のゲート端子に接続されており、端子２１は、トランジスタ２４のゲート端子に接続されている。なお、図示しないバイアス回路が設けられ、トランジスタ２３およびトランジスタ２４のゲート端子に直流バイアス電圧が供給される。
【００１８】
トランジスタ２３のドレイン端子は電源電圧Ｖｄｄに接続されており、トランジスタ２３のソース端子はトランジスタ２４のドレイン端子に接続されており、トランジスタ２４のソース端子はトランジスタ２５のドレイン端子に接続されており、トランジスタ２５のソース端子はグランド電位に接続されている。トランジスタ２５は、ドレイン端子とゲート端子とが接続され、カレントミラー回路の参照電流側トランジスタとして機能する。
【００１９】
通常、ｎチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレイン・ソース端子間が導通する。従って、第１信号Ｓ１および第２信号Ｓ２がピンチオフ電圧以上の正電圧の時、トランジスタ２３およびトランジスタ２４がＯＮ状態になる。本回路構成では、トランジスタ２３およびトランジスタ２４がＡＮＤ回路を形成しているため、第１信号Ｓ１および第２信号Ｓ２が両方ともピンチオフ電圧以上の正電圧の時だけ、トランジスタ２５のドレイン端子に電源電圧Ｖｄｄが供給されることになる。
【００２０】
トランジスタ２３およびトランジスタ２４の両方がＯＮ状態の時間は、第１信号Ｓ１と第２信号Ｓ２との位相差に対応する。すなわち、２つの入力信号の位相差が小さい場合、両方ともＯＮ状態である時間は長くなり、２つの入力信号の位相差が大きい場合は、両方ともＯＮ状態である時間は短くなる。これにより、第１信号Ｓ１と第２信号Ｓ２との位相差の増減が、トランジスタ２５のドレイン端子への電源電圧Ｖｄｄの供給時間の増減に置き換えられる。
【００２１】
トランジスタ２５は、ゲート端子とドレイン端子とが接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、トランジスタ２５のドレインには、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて、電源電圧Ｖｄｄが供給されるため、トランジスタ２５のゲート端子から、第１信号Ｓ１と第２信号Ｓ２との位相差に応じた電圧を有する第３信号Ｓ３が出力される。
【００２２】
すなわち、第１回路５は、第１信号Ｓ１または第１信号Ｓ１と所定の位相差を有する信号と、第２信号Ｓ２または第２信号Ｓ２と所定の位相差を有する信号とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第３信号Ｓ３を出力する。第１回路５は、このような機能を有していればよく、他の回路構成でも構わない。
【００２３】
第２回路６は、端子１４が端子１に接続されており、端子１６が第１回路５の端子２２に接続されている。そして、端子１４に第１信号Ｓ１が入力されるとともに、端子１６に第３信号Ｓ３が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて第１信号Ｓ１の位相をシフトさせた第４信号Ｓ４を出力する。より具体的には、第２回路６は、第１信号Ｓ１の位相と第２信号Ｓ２の位相との中間の位相を有する第４信号Ｓ４を出力する。
【００２４】
図３に第２回路６の回路構成の一例を示す。端子１４は、抵抗１１の一端に接続されており、抵抗１１の他端は端子１５に接続されている。端子１５には可変キャパシタ１２の一端が接続されており、可変キャパシタの他端はグランド電位に接続されている。端子１６は、可変キャパシタ１２のキャパシタンスを変化させるための制御端子である。抵抗１１と可変キャパシタ１２とによって位相回路が構成されている。移相回路の位相量は、可
変キャパシタ１２の容量値によって変化し、可変キャパシタ１２の容量値は、端子１６に加わる電圧によって変化する。そして、端子１６には、第１信号Ｓ１と第２信号Ｓ２との位相差に応じた電圧を有する第３信号Ｓ３が入力される。よって、端子１４に入力された第１信号Ｓ１は、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて位相がシフトされて、第４信号Ｓ４として端子１５から出力される。
【００２５】
なお、第２回路６は、第１信号Ｓ１と所定の位相関係を有する信号および第２信号Ｓ２と所定の位相関係を有する信号の少なくとも一方と、第３信号Ｓ３とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて第１信号Ｓ１または第２信号Ｓ２の位相をシフトさせた位相を有する第４信号Ｓ４を出力する機能を有していればよく、他の回路構成でも構わない。
【００２６】
トランジスタ９は、ソース端子がトランジスタ７のドレイン端子に接続されているとともに、第２回路６の端子１５に接続されたゲート端子に第４信号Ｓ４が入力される。そして、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５をドレイン端子から出力する。トランジスタ１０は、ソース端子がトランジスタ８のドレイン端子に接続されているとともに、第２回路６の端子１５に接続されたゲート端子に第４信号Ｓ４が入力される。そして、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５をドレイン端子から出力する。なお、トランジスタ７〜１０はｎチャネルＦＥＴであり、それぞれのゲート端子には、必要に応じて所定のバイアス電圧が加えられる。
【００２７】
図４は、図１に示す本例の信号変換回路３０から、第１回路５，第２回路６およびトランジスタ９，１０を取り除いた従来の信号変換回路における問題点を説明するための図である。図４（ａ）において、４１は端子１に入力される第１信号Ｓ１の電圧を示し、４２は端子２に入力される第２信号Ｓ２の電圧を示し、４７はトランジスタ７，８のピンチオフ電圧を示す。図４（ｂ）はトランジスタ７，８のドレイン端子から出力される信号の波形を示す図であり、４３は所望のパルスを示し、４４は不要パルスを示す。第１信号Ｓ１と第２信号Ｓ２との位相差が大きく、図４（ａ）に示すような状態になったときに、トランジスタ７，８のドレイン端子から出力される信号に、図４（ｂ）の４４のような不要パルスが発生してしまうことがあることが発明者の検討により明らかになった。
【００２８】
図５は、図１に示す本例の信号変換回路３０が有する効果を説明するための図である。図５（ａ）において、４１は端子１に入力される第１信号Ｓ１の電圧を示し、４２は端子２に入力される第２信号Ｓ２の電圧を示し、４５は、トランジスタ９，１０のゲート端子にそれぞれ入力される第４信号Ｓ４の電圧を示し、４７はトランジスタ７，８のピンチオフ電圧を示す。図５（ｂ）はトランジスタ９，１０のドレイン端子から出力される信号の波形を示す図である。
【００２９】
図１に示す本例の信号変換回路３０においても、トランジスタ７，８のドレイン端子から出力される信号の波形は、図４（ｂ）に示すようなものであり、不要パルス４４が存在する。しかしながら、図５（ａ）の４５に示すような、第１信号Ｓ１の位相と第２信号Ｓ２の位相との中間の位相を有する第４信号Ｓ４をトランジスタ９，１０のゲート端子に入力することにより、図５（ｂ）に示すような、不要パルスが低減された第５信号Ｓ５をトランジスタ９，１０のドレイン端子から出力することができる。
【００３０】
（実施の形態の第２の例）
図６は本発明の実施の形態の第２の例の増幅回路を示す回路図である。本例の増幅回路は、図６に示すように、図１に示した実施の形態の第１の例の信号変換回路３０に加えて、第３回路３１と、第４回路３３と、トランジスタ６３と、低域通過フィルタ回路６５と
、抵抗６６と、端子３４，３５とを有している。
【００３１】
第３回路３１は、第６信号Ｓ６が入力されて、第６信号Ｓ６の振幅の変化に応じて互いの位相差が変化する２つの定包絡線信号である第１信号Ｓ１および第２信号Ｓ２を生成する。そして、第１信号Ｓ１を信号変換回路３０の端子１へ出力し、第２信号Ｓ２を信号変換回路３０の端子２へ出力する。このような第３回路３１としては、公知の定包絡線信号生成回路を用いることができる。定包絡線信号生成回路であれば、どのような構成であっても良く、アナログ方式でもデジタル方式でも構わない。
【００３２】
信号変換回路３０は、第１信号Ｓ１および第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５を端子３，４から出力する。なお、端子４は抵抗６６を介してグランド電位に接続されており、所定のインピーダンスで終端されている。端子３はトランジスタ６３のゲート端子に接続されており、第５信号Ｓ５が端子３からトランジスタ６３のゲート端子へ出力される。
【００３３】
トランジスタ６３のゲート端子は、信号変換回路３０の端子３に接続されており、図示せぬＤＣカットキャパシタを介して第５信号Ｓ５がゲート端子に入力される。また、トランジスタ６３のゲート端子には、図示せぬバイアス回路から所定のバイアス電圧が加えられる。トランジスタ６３のドレイン端子は、低域通過フィルタ回路６５を介して電源電位Ｖｄｄに接続される。トランジスタ６３のソース端子は基準電位（グランド電位）に接続される。そして、トランジスタ６３は、第５信号Ｓ５をスイッチング増幅した信号である第７信号Ｓ７をドレイン端子から第４回路３３へ出力する。
【００３４】
第４回路３３は、ＬＣ直列共振回路２６と、整合回路２７とを有している。ＬＣ直列共振回路２６はトランジスタ６３のドレイン端子に接続されており、ＬＣ直列共振回路２６と端子３５とが整合回路２７を介して接続されている。ＬＣ直列共振回路２６は、互いに直列に接続されたインダクタおよびキャパシタによって構成されており、その共振周波数は、第６信号Ｓ６の基本波の周波数（第７信号の基本波の周波数と同じ）に略等しい値に設定されている。整合回路２７は、インダクタおよびキャパシタによって構成されており、ローパスフィルタ型の整合回路となっている。このような構成を有する第４回路３３は、信号変換回路３０から第７信号Ｓ７が入力されて、第６信号Ｓ６の基本波の周波数の信号を主に出力する。
【００３５】
このような構成を有する本例の増幅回路８０は、入力される第６信号Ｓ６が包絡線変動を有する信号である場合においても、高効率で線形増幅して出力することができる。また、不要パルスの発生が抑制された信号変換回路３０を有していることから、消費電力が小さい増幅回路を得ることができる。
【００３６】
（実施の形態の第３の例）
図７は本発明の実施の形態の第３の例の送信装置を示すブロック図である。
【００３７】
本例の送信装置は、図７に示すように、送信回路８１と、図６に示した増幅回路８０と、増幅回路８０を介して送信回路８１に接続されたアンテナ８２とを有している。このような構成を有する本例の送信装置によれば、送信回路８１から出力された送信信号を、消費電力が小さい増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい送信装置を得ることができる。
【００３８】
（実施の形態の第４の例）
図８は本発明の実施の形態の第４の例の通信装置を示すブロック図である。
【００３９】
本例の通信装置は、図８に示すように、送信回路８１と、第２の増幅回路８０と、増幅回路８０を介して送信回路８１に接続されたアンテナ８２と、アンテナ８２に接続された受信回路８３とを有している。また、アンテナ８２と、増幅回路８０および受信回路８３との間にはアンテナ共用回路８４が挿入されている。このような構成を有する本例の通信装置によれば、送信回路８１から出力された送信信号を、消費電力が小さい増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい通信装置を得ることができる。
【００４０】
（変形例）
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
【００４１】
例えば、前述した実施形態の第１の例においては、図１に示すように、信号変換回路３０がトランジスタ８，１０を有する例を示したが、これに限定されるものではない。例えば、図１に示す信号変換回路３０から、トランジスタ８，１０を取り除いて、端子２が直接端子４に接続されるようにして、端子４を特性インピーダンスで終端しても構わない。このときには、端子２および第１回路５の端子２１のみに端子４が接続されるようにすれば良く、トランジスタ７のソース端子と、第１回路５の端子２０と、第２回路６の端子１４とに、端子１から第１信号Ｓ１が入力され、第１回路５の端子２１と、トランジスタ７のゲート端子と、端子４とに端子２から第２信号Ｓ２が入力され、トランジスタ９のゲート端子に第４信号Ｓ４が入力されるようにすればよい。
【００４２】
また、前述した実施形態の第１の例においては、第４信号Ｓ４が、第１信号Ｓ１の位相と第２信号Ｓ２の位相との中間の位相を有する例を示したが、これに限定されるものではない。不要パルスが発生するときにトランジスタ９のピンチオフ電圧よりも小さい電圧を有する信号であればよく、第１信号Ｓ１の電圧やトランジスタ９のピンチオフ電圧等に応じて設定することができる。
【００４３】
さらに、前述した実施形態の第１の例においては、第１信号Ｓ１および第２信号Ｓ２が第１回路５に入力される例を示したが、これに限定されるものではない。第１回路５に入力される２つの信号の一方は、第１信号Ｓ１と所定の位相関係を有する信号であればよく、第１信号Ｓ１と所定の位相差を有する信号（第１信号Ｓ１と同相の信号を含む）であっても構わない。第１回路５に入力される２つの信号の他方は、第２信号Ｓ２と所定の位相関係を有する信号であればよく、第２信号Ｓ２と所定の位相差を有する信号（第２信号Ｓ２と同相の信号を含む）であっても構わない。
【００４４】
またさらに、前述した実施形態の第１の例においては、第２回路６に第１信号Ｓ１が入力される例を示したが、これに限定されるものではない。第１信号Ｓ１と所定の位相関係を有する信号および第２信号Ｓ２と所定の位相関係を有する信号の少なくとも一方が入力されればよく、例えば、第２信号Ｓ２の位相が所定の値だけシフトされたような信号が入力されるようにしても構わない。
【符号の説明】
【００４５】
７，８，９，１０，２３，２４，２５，６３：トランジスタ
５：第１回路
６：第２回路
３０：信号変換回路
３１：第３回路
３３：第４回路
８０：増幅回路
８１：送信回路
８２：アンテナ
８３：受信回路
【特許請求の範囲】
【請求項１】
第１信号がソース端子に入力されるとともに、第２信号または該第２信号と同相の信号がゲート端子に入力される第１のトランジスタと、
前記第１信号または該第１信号と所定の位相差を有する信号と、前記第２信号または該第２信号と所定の位相差を有する信号とが入力されて、前記第１信号と前記第２信号との位相差の情報を有する第３信号を出力する第１回路と、
前記第１信号と所定の位相関係を有する信号および前記第２信号と所定の位相関係を有する信号の少なくとも一方と、前記第３信号とが入力されて、前記第１信号と前記第２信号との位相差に応じて前記第１信号または前記第２信号の位相をシフトさせた位相を有する第４信号を出力する第２回路と、
ソース端子が前記第１のトランジスタのドレイン端子に接続されているとともにゲート端子に前記第４信号が入力されて、前記第１信号と前記第２信号との位相差に応じてデューティ比が変化する第５信号をドレイン端子から出力する第２のトランジスタとを少なくとも有することを特徴とする信号変換回路。
【請求項２】
前記第２回路は、前記第１信号の位相と前記第２信号の位相との中間の位相を有する前記第４信号を出力することを特徴とする請求項１に記載の信号変換回路。
【請求項３】
請求項１に記載の信号変換回路と、
第６信号が入力されて、該第６信号の振幅の変化に応じて互いの位相差が変化する２つの定包絡線信号である前記第１信号および前記第２信号を出力する第３回路と、
前記第５信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第７信号を出力するトランジスタと、
前記第７信号が入力されて、前記第６信号の基本波の周波数の信号を主に出力する第４回路とを少なくとも備えることを特徴とする増幅回路。
【請求項４】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とする送信装置。
【請求項５】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とする通信装置。
【請求項１】
第１信号がソース端子に入力されるとともに、第２信号または該第２信号と同相の信号がゲート端子に入力される第１のトランジスタと、
前記第１信号または該第１信号と所定の位相差を有する信号と、前記第２信号または該第２信号と所定の位相差を有する信号とが入力されて、前記第１信号と前記第２信号との位相差の情報を有する第３信号を出力する第１回路と、
前記第１信号と所定の位相関係を有する信号および前記第２信号と所定の位相関係を有する信号の少なくとも一方と、前記第３信号とが入力されて、前記第１信号と前記第２信号との位相差に応じて前記第１信号または前記第２信号の位相をシフトさせた位相を有する第４信号を出力する第２回路と、
ソース端子が前記第１のトランジスタのドレイン端子に接続されているとともにゲート端子に前記第４信号が入力されて、前記第１信号と前記第２信号との位相差に応じてデューティ比が変化する第５信号をドレイン端子から出力する第２のトランジスタとを少なくとも有することを特徴とする信号変換回路。
【請求項２】
前記第２回路は、前記第１信号の位相と前記第２信号の位相との中間の位相を有する前記第４信号を出力することを特徴とする請求項１に記載の信号変換回路。
【請求項３】
請求項１に記載の信号変換回路と、
第６信号が入力されて、該第６信号の振幅の変化に応じて互いの位相差が変化する２つの定包絡線信号である前記第１信号および前記第２信号を出力する第３回路と、
前記第５信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第７信号を出力するトランジスタと、
前記第７信号が入力されて、前記第６信号の基本波の周波数の信号を主に出力する第４回路とを少なくとも備えることを特徴とする増幅回路。
【請求項４】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とする送信装置。
【請求項５】
送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とする通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−４８３６７（Ｐ２０１３−４８３６７Ａ）
【公開日】平成２５年３月７日（２０１３．３．７）
【国際特許分類】
【出願番号】特願２０１１−１８６１８１（Ｐ２０１１−１８６１８１）
【出願日】平成２３年８月２９日（２０１１．８．２９）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２５年３月７日（２０１３．３．７）
【国際特許分類】
【出願日】平成２３年８月２９日（２０１１．８．２９）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]