内挿分割回路
【課題】本発明は、キャリア成分ｆ（ωｔ）を含まない２相出力信号を用いて閉ループ方式にて内挿分割し、回路構成を簡略化することを目的とする。
【解決手段】本発明による内挿分割回路は、互いに位相が異なる第１、第２出力信号（ＳＸ，ＳＹ）は内挿回路(70)のｃｏｓ，ｓｉｎ乗算回路(713,714)に入力され、各ｃｏｓ，ｓｉｎ乗算回路(713,714)からの各乗算出力が減算回路(715)に入力されて減算処理されて偏差(ε)が出力され、この偏差(ε)を用いて位置データ(φ)を得る構成である。
【解決手段】本発明による内挿分割回路は、互いに位相が異なる第１、第２出力信号（ＳＸ，ＳＹ）は内挿回路(70)のｃｏｓ，ｓｉｎ乗算回路(713,714)に入力され、各ｃｏｓ，ｓｉｎ乗算回路(713,714)からの各乗算出力が減算回路(715)に入力されて減算処理されて偏差(ε)が出力され、この偏差(ε)を用いて位置データ(φ)を得る構成である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内挿分割回路に関し、特に、キャリア成分ｆ(ωt)を含まない２相出力信号を用いて、閉ループ方式にて内挿分割することにより、回構成を簡略化するための新規な改良に関する。
【背景技術】
【０００２】
従来、用いられていたこの種の光エンコーダの内挿分割方法としては、特許文献１に示されているように、キャリア成分を含む２相信号を開ループ方式の内挿分割回路で内挿処理して位置データを得ていた。
【０００３】
すなわち、図５から図１０で示されるように構成されていた。
正弦波信号源１０は、正弦液状の信号ＳＧ（図６(c)を参照）をノードＰ，Ｎ間に印加する。発光回路２０は、アノードかノードＰに接続された発光ダイオード２１と、カソードおよびアノードがそれぞれ発光ダイオード２１のアノードおよびカソードに接続されたダイオード２３と、カソードが発光ダイオード２１のカソードに接続され、アノードがノードＮに接続された発光ダイオード２２と、アノードおよびカソードがそれぞれ発光ダイオード２２のカソードおよびアノードに接続されたダイオード２４とからなる。
【０００４】
発光回路３０は、アノードがノードＰに接続された発光ダイオード３１と、カソードおよびアノードがそれぞれ発光ダイオード３１のアノードおよびカソードに接続されたダイオード３３と、カソードが発光ダイオード３１のカソードに接続され、アノードがノードＮに接続された発光ダイオード３２と、アノードおよびカソードがそれぞれ発光ダイオード３２のカソードおよびアノードに接続さされたダイオード３４とからなる。発光回路２０、３０の発光ダイオード２１、２２、３１、３２の光は、インデックススケール４０およびメインスケール５０の透光スリットを通過して、受光素子６１、６２に受光される。発光ダイオード２１、３１から受光素子６１、６２に受光される光は光エンコーダ１ピッチ内で位相が９０°ずれるように配置されている。光ダイオード２１、２２から受光素子６１に受光される光は光エンコーダ１ピッチ内で位相が１８０°ずれるように配置されている。光ダイオード３１、３２から受光素子６２に受光される光は光エンコーダ１ピッチ内で位相が１８０°ずれるように配置されている。また、正弦波信号源１０のノードＰにおける極性がノードＮに対し正極のときは、発光ダイオード２１、３１が発光し、負極のときは、発光ダイオード２２、３２が発光する。
【０００５】
したがって、発光回路２０から受光素子６１に対し、スケール４０、５０を介して正弦波状に変化する光が出射されているとすると、発光回路３０からは余弦波状に変化する光が出射されていることとなる。しかし、メインスケール５０が基準位置から角度θだけ傾いているとすると、角度θの余弦または正弦が発光回路２０または発光回路３０からの受光に乗算されて受光素子６１、６２の出力信号ＳＸ，ＳＹ(図６(a),(b)を参照）となる。レゾルバ／デジタルコンバータ７０（以降、Ｒ／Ｄコンバータ７０と略記する）は、信号ＳＧに基づきＳＸ，ＳＹをレゾルバ／デジタルコンバートし、１ピッチ内の位置を示すデジタル信号８０を出力する。具体例としては図９に示されるようにレゾルバ／デジタルコンバートするための、Ｒ／Ｄコンバータ７０は、ＡＣブリッジ７１、位相検知復調器７２、アップダウンカウンタ７３、アップダウンＶＣＯ７４、積分器７５から構成されている。また、ＡＣブリッジ７１は、図１０に示されるように、バッファ７１１、ＣＯＳ乗算回路７１３、ＳＩＮ乗算回路７１４、減算回路７１５とから構成されている。
【０００６】
このような構成のＲ／Ｄコンバータ７０に対し、正弦波信号源１０がＳＩＮωｔを出力し、メインスケール５０は回転角θだけいる回転しているとすると、Ｒ／Ｄコンバータ７０のＡＣブリッジ７１のバッファ回路７１１には、下式(２)，(３)であらわされる入力Ｖ１，Ｖ２が与えられる（ＳＩＮωｔがＳＩＮθまたＣＯＳθで振幅変調された形となっている）。
Ｖ１＝Ｖ＊ＳＩＮωｔ＊ＳＩＮθ・・・・・(２)
Ｖ２＝Ｖ＊ＳＩＮωｔ＊ＣＯＳθ・・・・・(３)
ただし、Ｖは定数
バッファ回路７１１は、これらの信号の４象限の内の出力のいずれかを選択して（これは回路を単純化するためのもので本発明と直接関係がないので、これ以上の説明は行わない)、現時点で角度θとして検出された角度φのデジタル値をアップダウンカウンタ７３より入力し、ＣＯＳ乗算回路７１３、ＳＩＮ乗算回路７１４がＶ１、Ｖ２にそれぞれＣＯＳφ、ＳＩＮφを乗算し、下式(4)、(5)を得る。
【０００７】
Ｖ１１＝Ｖ＊ＳＩＮωｔ＊ＳＩＮθ＊ＣＯＳφ・・・・・(4)
Ｖ２２＝Ｖ＊ＳＩＮωｔ＊ＣＯＳθ＊ＳＩＮφ・・・・・(5)
減算回路７１５はＶ１１からＶ２２を減算し、ＡＣ位置誤差を表す下式(6)を得る。
Ｖ３＝Ｖ＊ＳＩＮωｔ＊ＳＩＮ（θ−φ）・・・・・・・(6)
位相検知復調器７２はＡＣブリッジ７１の出力Ｖ３をＳＩＮωｔを用いて復調しＤＣ位置誤差として出力する。ＤＣ位置誤差は、積分器７５およびアップダウンＶＣＯ７４を介して、アップダウンカウンタ７３のカウント値を、式(6)の右辺第３項のＳＩＮ（θ−φ）が０すなわちθ＝φとなるまで変更させる。θ＝φとなったときは、正確な位置データ８０がアップダウンカウンタ７３より出力されていることとなる。この場合、位相検知復調器７２は復調のため、正弦波信号源１０の正弦波信号出力を利用しているので、２相発振器のような高精度なものは必要としない。
【０００８】
また、図５の実施例とは異なり、図７の第２の実施例のように、正弦波信号源１０の代わりに、方形波信号源９０を用いた場合にも、同様な結果を得ることができる。この場合の各部の信号を示すのが図８である。
【０００９】
【特許文献１】特許第３３８１７３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の内挿分割回路は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、分割するｓｉｎ／ｃｏｓの２相出力信号には、一定周波数ωのキャリア成分ｆ（ωｔ）を含ませる必要があり、ｆ（ωｔ）生成回路および検波回路が必要となり、回路構成が複雑にならざるを得なかった。
【課題を解決するための手段】
【００１１】
本発明による内挿分割回路は、発光回路の発光源からの光をメインスケールを経て第１、第２受光素子で受光し、前記第１、第２受光素子から得られ互いに位相の異なる第１、第２出力信号は内挿回路の偏差検出部に設けられデジタル位置フィードバック値(sinφ,cosφ)が入力されるcos乗算回路及びsin乗算回路に入力され、前記cos,sin乗算回路からの第１、第２乗算出力は減算回路に入力され、減算処理されて偏差(ε)が出力され、前記偏差(ε)を用いて位置データ(φ)を得るようにした構成であり、また、前記偏差(ε)が、補償器に入力されて速度出力が得られると共に、前記速度出力が積分器に入力されて前記位置データ(φ)及びデジタル位置フィードバック値(sinφ,cosφ)が得られる構成である。
【発明の効果】
【００１２】
本発明による内挿分割回路は、以上のように構成されていたため、次のような効果を得ることができる。
すなわち、発光源を駆動する発光回路に従来のような正弦波信号源を用いてキャリア成分ｆ（ωｔ）を生成する回路が不要となって回路構成を簡略化できる。
また、内挿回路にも検波系の回路が不要となり、内挿回路自体の簡略化ができる。
【発明を実施するための最良の形態】
【００１３】
本発明は、キャリア成分ｆ（ωｔ）を用いない閉ループ方式を採用することにより、回路構成を大幅に簡略化することを目的とする。
【実施例】
【００１４】
以下、図面と共に本発明による内挿分割回路の好適な実施の形態について説明する。
尚、従来例と同一又は同等部分については、同一符号を用いて説明する。
図１において，符号２１で示されるものは発光回路２０によって発光駆動される発光源２１であり、この発光源２１からの光２１ａは、インデックススケール４０及びメインスケール５０を介して第１、第２受光素子６１、６２に入光するように構成されている。
【００１５】
前記第１、第２受光素子６１、６２から得られる２相（ｓｉｎθ，ｃｏｓθ）の第１、第２出力信号ＳＸ，ＳＹは、内挿回路７０に入力され、この内挿回路７０からは角度信号としての位置データφが出力されるように構成されている。
尚、前述の第１、第２出力信号ＳＸ，ＳＹは、図２で示されるように、互いに９０度位相が異なるように構成されている。
【００１６】
前記内挿回路７０は、図３で示されるように構成されている。
すなわち、前記第１、第２出力信号ＳＸ，ＳＹは、偏差検出部７１に入力され、この偏差検出部７１で得られた偏差εは補償器７５に入力され、この補償器７５から速度出力７９が得られると共に、この速度出力７９は積分器７５Ａで積分されて位置データ（φ）８０が得られると共に、この位置データ（φ）８０はデジタル位置フィードバック値ｓｉｎφ，ｃｏｓφとして前記偏差検出部７１に入力されて閉ループを形成するように構成されている。
【００１７】
前記補償器７５は、前記閉ループを成立するために設けられているもので、この閉ループ成立のための時定数、増幅度等の条件を設定した回路により構成され、その回路構成としては周知の構成を用いることができる。
【００１８】
前記偏差検出部７１は、具体的には図４で示されるように構成されている。すなわち、この偏差検出部７１のｃｏｓ乗算回路７１３及びｃｏｓ乗算回路７１４には、前記第１、第２出力信号ＳＸ，ＳＹが入力され、前記ｃｏｓ，ｓｉｎ乗算回路７１３，７１４から得られた第１、第２出力Ｖ１１，Ｖ２２は減算回路７１５に入力され、この減算回路７１５から前記偏差εがｓｉｎ（θ−φ）として出力される。
尚、前記ｃｏｓ，ｓｉｎ乗算回路７１３，７１４には、前記位置データ（φ）８０がデジタル位置フィードバック値ｓｉｎφ，ｃｏｓφとして入力されている。
【産業上の利用可能性】
【００１９】
本発明は、偏差検出部７１に同期検波回路を追加することでエンコーダに限らず、レゾルバにも応用可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明による内挿分割回路を示す全体の構成図である。
【図２】図１の各出力信号の波形図である。
【図３】図１の内挿回路の具体的構成を示すブロック図である。
【図４】図３の偏差検出部の具体的構成を示すブロック図である。
【図５】第１従来構成を示す回路図である。
【図６】図５の各信号の波形図である。
【図７】第２従来構成を示す回路図である。
【図８】図７の各信号を示す波形図である。
【図９】図７のＲ／Ｄコンバータの具体的構成を示すブロック図である。
【図１０】図９のＡＣブリッジの具体的構成を示すブロック図である。
【符号の説明】
【００２１】
ＳＸ 第１出力信号（ｓｉｎθ）
ＳＹ 第２出力信号（ｃｏｓθ）
２０ 発光回路
２１ 発光源
５０ メインスケール
６１ 第１受光素子
６２ 第２受光素子
ε 偏差〔ｓｉｎ（θ−φ）〕
７０ 内挿回路
７１ 偏差検出部
７５ 補償器
７５Ａ 積分器
７９ 速度出力
８０ 位置データφ
７１３ ｃｏｓ乗算回路
７１４ ｓｉｎ乗算回路
７１５ 減算回路
【技術分野】
【０００１】
本発明は、内挿分割回路に関し、特に、キャリア成分ｆ(ωt)を含まない２相出力信号を用いて、閉ループ方式にて内挿分割することにより、回構成を簡略化するための新規な改良に関する。
【背景技術】
【０００２】
従来、用いられていたこの種の光エンコーダの内挿分割方法としては、特許文献１に示されているように、キャリア成分を含む２相信号を開ループ方式の内挿分割回路で内挿処理して位置データを得ていた。
【０００３】
すなわち、図５から図１０で示されるように構成されていた。
正弦波信号源１０は、正弦液状の信号ＳＧ（図６(c)を参照）をノードＰ，Ｎ間に印加する。発光回路２０は、アノードかノードＰに接続された発光ダイオード２１と、カソードおよびアノードがそれぞれ発光ダイオード２１のアノードおよびカソードに接続されたダイオード２３と、カソードが発光ダイオード２１のカソードに接続され、アノードがノードＮに接続された発光ダイオード２２と、アノードおよびカソードがそれぞれ発光ダイオード２２のカソードおよびアノードに接続されたダイオード２４とからなる。
【０００４】
発光回路３０は、アノードがノードＰに接続された発光ダイオード３１と、カソードおよびアノードがそれぞれ発光ダイオード３１のアノードおよびカソードに接続されたダイオード３３と、カソードが発光ダイオード３１のカソードに接続され、アノードがノードＮに接続された発光ダイオード３２と、アノードおよびカソードがそれぞれ発光ダイオード３２のカソードおよびアノードに接続さされたダイオード３４とからなる。発光回路２０、３０の発光ダイオード２１、２２、３１、３２の光は、インデックススケール４０およびメインスケール５０の透光スリットを通過して、受光素子６１、６２に受光される。発光ダイオード２１、３１から受光素子６１、６２に受光される光は光エンコーダ１ピッチ内で位相が９０°ずれるように配置されている。光ダイオード２１、２２から受光素子６１に受光される光は光エンコーダ１ピッチ内で位相が１８０°ずれるように配置されている。光ダイオード３１、３２から受光素子６２に受光される光は光エンコーダ１ピッチ内で位相が１８０°ずれるように配置されている。また、正弦波信号源１０のノードＰにおける極性がノードＮに対し正極のときは、発光ダイオード２１、３１が発光し、負極のときは、発光ダイオード２２、３２が発光する。
【０００５】
したがって、発光回路２０から受光素子６１に対し、スケール４０、５０を介して正弦波状に変化する光が出射されているとすると、発光回路３０からは余弦波状に変化する光が出射されていることとなる。しかし、メインスケール５０が基準位置から角度θだけ傾いているとすると、角度θの余弦または正弦が発光回路２０または発光回路３０からの受光に乗算されて受光素子６１、６２の出力信号ＳＸ，ＳＹ(図６(a),(b)を参照）となる。レゾルバ／デジタルコンバータ７０（以降、Ｒ／Ｄコンバータ７０と略記する）は、信号ＳＧに基づきＳＸ，ＳＹをレゾルバ／デジタルコンバートし、１ピッチ内の位置を示すデジタル信号８０を出力する。具体例としては図９に示されるようにレゾルバ／デジタルコンバートするための、Ｒ／Ｄコンバータ７０は、ＡＣブリッジ７１、位相検知復調器７２、アップダウンカウンタ７３、アップダウンＶＣＯ７４、積分器７５から構成されている。また、ＡＣブリッジ７１は、図１０に示されるように、バッファ７１１、ＣＯＳ乗算回路７１３、ＳＩＮ乗算回路７１４、減算回路７１５とから構成されている。
【０００６】
このような構成のＲ／Ｄコンバータ７０に対し、正弦波信号源１０がＳＩＮωｔを出力し、メインスケール５０は回転角θだけいる回転しているとすると、Ｒ／Ｄコンバータ７０のＡＣブリッジ７１のバッファ回路７１１には、下式(２)，(３)であらわされる入力Ｖ１，Ｖ２が与えられる（ＳＩＮωｔがＳＩＮθまたＣＯＳθで振幅変調された形となっている）。
Ｖ１＝Ｖ＊ＳＩＮωｔ＊ＳＩＮθ・・・・・(２)
Ｖ２＝Ｖ＊ＳＩＮωｔ＊ＣＯＳθ・・・・・(３)
ただし、Ｖは定数
バッファ回路７１１は、これらの信号の４象限の内の出力のいずれかを選択して（これは回路を単純化するためのもので本発明と直接関係がないので、これ以上の説明は行わない)、現時点で角度θとして検出された角度φのデジタル値をアップダウンカウンタ７３より入力し、ＣＯＳ乗算回路７１３、ＳＩＮ乗算回路７１４がＶ１、Ｖ２にそれぞれＣＯＳφ、ＳＩＮφを乗算し、下式(4)、(5)を得る。
【０００７】
Ｖ１１＝Ｖ＊ＳＩＮωｔ＊ＳＩＮθ＊ＣＯＳφ・・・・・(4)
Ｖ２２＝Ｖ＊ＳＩＮωｔ＊ＣＯＳθ＊ＳＩＮφ・・・・・(5)
減算回路７１５はＶ１１からＶ２２を減算し、ＡＣ位置誤差を表す下式(6)を得る。
Ｖ３＝Ｖ＊ＳＩＮωｔ＊ＳＩＮ（θ−φ）・・・・・・・(6)
位相検知復調器７２はＡＣブリッジ７１の出力Ｖ３をＳＩＮωｔを用いて復調しＤＣ位置誤差として出力する。ＤＣ位置誤差は、積分器７５およびアップダウンＶＣＯ７４を介して、アップダウンカウンタ７３のカウント値を、式(6)の右辺第３項のＳＩＮ（θ−φ）が０すなわちθ＝φとなるまで変更させる。θ＝φとなったときは、正確な位置データ８０がアップダウンカウンタ７３より出力されていることとなる。この場合、位相検知復調器７２は復調のため、正弦波信号源１０の正弦波信号出力を利用しているので、２相発振器のような高精度なものは必要としない。
【０００８】
また、図５の実施例とは異なり、図７の第２の実施例のように、正弦波信号源１０の代わりに、方形波信号源９０を用いた場合にも、同様な結果を得ることができる。この場合の各部の信号を示すのが図８である。
【０００９】
【特許文献１】特許第３３８１７３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の内挿分割回路は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、分割するｓｉｎ／ｃｏｓの２相出力信号には、一定周波数ωのキャリア成分ｆ（ωｔ）を含ませる必要があり、ｆ（ωｔ）生成回路および検波回路が必要となり、回路構成が複雑にならざるを得なかった。
【課題を解決するための手段】
【００１１】
本発明による内挿分割回路は、発光回路の発光源からの光をメインスケールを経て第１、第２受光素子で受光し、前記第１、第２受光素子から得られ互いに位相の異なる第１、第２出力信号は内挿回路の偏差検出部に設けられデジタル位置フィードバック値(sinφ,cosφ)が入力されるcos乗算回路及びsin乗算回路に入力され、前記cos,sin乗算回路からの第１、第２乗算出力は減算回路に入力され、減算処理されて偏差(ε)が出力され、前記偏差(ε)を用いて位置データ(φ)を得るようにした構成であり、また、前記偏差(ε)が、補償器に入力されて速度出力が得られると共に、前記速度出力が積分器に入力されて前記位置データ(φ)及びデジタル位置フィードバック値(sinφ,cosφ)が得られる構成である。
【発明の効果】
【００１２】
本発明による内挿分割回路は、以上のように構成されていたため、次のような効果を得ることができる。
すなわち、発光源を駆動する発光回路に従来のような正弦波信号源を用いてキャリア成分ｆ（ωｔ）を生成する回路が不要となって回路構成を簡略化できる。
また、内挿回路にも検波系の回路が不要となり、内挿回路自体の簡略化ができる。
【発明を実施するための最良の形態】
【００１３】
本発明は、キャリア成分ｆ（ωｔ）を用いない閉ループ方式を採用することにより、回路構成を大幅に簡略化することを目的とする。
【実施例】
【００１４】
以下、図面と共に本発明による内挿分割回路の好適な実施の形態について説明する。
尚、従来例と同一又は同等部分については、同一符号を用いて説明する。
図１において，符号２１で示されるものは発光回路２０によって発光駆動される発光源２１であり、この発光源２１からの光２１ａは、インデックススケール４０及びメインスケール５０を介して第１、第２受光素子６１、６２に入光するように構成されている。
【００１５】
前記第１、第２受光素子６１、６２から得られる２相（ｓｉｎθ，ｃｏｓθ）の第１、第２出力信号ＳＸ，ＳＹは、内挿回路７０に入力され、この内挿回路７０からは角度信号としての位置データφが出力されるように構成されている。
尚、前述の第１、第２出力信号ＳＸ，ＳＹは、図２で示されるように、互いに９０度位相が異なるように構成されている。
【００１６】
前記内挿回路７０は、図３で示されるように構成されている。
すなわち、前記第１、第２出力信号ＳＸ，ＳＹは、偏差検出部７１に入力され、この偏差検出部７１で得られた偏差εは補償器７５に入力され、この補償器７５から速度出力７９が得られると共に、この速度出力７９は積分器７５Ａで積分されて位置データ（φ）８０が得られると共に、この位置データ（φ）８０はデジタル位置フィードバック値ｓｉｎφ，ｃｏｓφとして前記偏差検出部７１に入力されて閉ループを形成するように構成されている。
【００１７】
前記補償器７５は、前記閉ループを成立するために設けられているもので、この閉ループ成立のための時定数、増幅度等の条件を設定した回路により構成され、その回路構成としては周知の構成を用いることができる。
【００１８】
前記偏差検出部７１は、具体的には図４で示されるように構成されている。すなわち、この偏差検出部７１のｃｏｓ乗算回路７１３及びｃｏｓ乗算回路７１４には、前記第１、第２出力信号ＳＸ，ＳＹが入力され、前記ｃｏｓ，ｓｉｎ乗算回路７１３，７１４から得られた第１、第２出力Ｖ１１，Ｖ２２は減算回路７１５に入力され、この減算回路７１５から前記偏差εがｓｉｎ（θ−φ）として出力される。
尚、前記ｃｏｓ，ｓｉｎ乗算回路７１３，７１４には、前記位置データ（φ）８０がデジタル位置フィードバック値ｓｉｎφ，ｃｏｓφとして入力されている。
【産業上の利用可能性】
【００１９】
本発明は、偏差検出部７１に同期検波回路を追加することでエンコーダに限らず、レゾルバにも応用可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明による内挿分割回路を示す全体の構成図である。
【図２】図１の各出力信号の波形図である。
【図３】図１の内挿回路の具体的構成を示すブロック図である。
【図４】図３の偏差検出部の具体的構成を示すブロック図である。
【図５】第１従来構成を示す回路図である。
【図６】図５の各信号の波形図である。
【図７】第２従来構成を示す回路図である。
【図８】図７の各信号を示す波形図である。
【図９】図７のＲ／Ｄコンバータの具体的構成を示すブロック図である。
【図１０】図９のＡＣブリッジの具体的構成を示すブロック図である。
【符号の説明】
【００２１】
ＳＸ 第１出力信号（ｓｉｎθ）
ＳＹ 第２出力信号（ｃｏｓθ）
２０ 発光回路
２１ 発光源
５０ メインスケール
６１ 第１受光素子
６２ 第２受光素子
ε 偏差〔ｓｉｎ（θ−φ）〕
７０ 内挿回路
７１ 偏差検出部
７５ 補償器
７５Ａ 積分器
７９ 速度出力
８０ 位置データφ
７１３ ｃｏｓ乗算回路
７１４ ｓｉｎ乗算回路
７１５ 減算回路
【特許請求の範囲】
【請求項１】
発光回路(20)の発光源(21)からの光(21a)をメインスケール(50)を経て第１、第２受光素子(61,62)で受光し、前記第１、第２受光素子(61,62)から得られ互いに位相の異なる第１、第２出力信号(SY,SX)は内挿回路(70)の偏差検出部(71)に設けられデジタル位置フィードバック値(sinφ,cosφ)が入力されるcos乗算回路(713)及びsin乗算回路(714)に入力され、前記cos,sin乗算回路(713,714)からの第１、第２乗算出力(V11,V22)は減算回路(715)に入力され、減算処理されて偏差(ε)が出力され、前記偏差(ε)を用いて位置データφ(80)を得るように構成したことを特徴とする内挿分割回路。
【請求項２】
前記偏差(ε)が、補償器(75)に入力されて速度出力(79)が得られると共に、前記速度出力(79)が積分器(75A)に入力されて前記位置データφ(80)及びデジタル位置フィードバック値(sinφ,cosφ)が得られることを特徴とする請求項１記載の内挿分割回路。
【請求項１】
発光回路(20)の発光源(21)からの光(21a)をメインスケール(50)を経て第１、第２受光素子(61,62)で受光し、前記第１、第２受光素子(61,62)から得られ互いに位相の異なる第１、第２出力信号(SY,SX)は内挿回路(70)の偏差検出部(71)に設けられデジタル位置フィードバック値(sinφ,cosφ)が入力されるcos乗算回路(713)及びsin乗算回路(714)に入力され、前記cos,sin乗算回路(713,714)からの第１、第２乗算出力(V11,V22)は減算回路(715)に入力され、減算処理されて偏差(ε)が出力され、前記偏差(ε)を用いて位置データφ(80)を得るように構成したことを特徴とする内挿分割回路。
【請求項２】
前記偏差(ε)が、補償器(75)に入力されて速度出力(79)が得られると共に、前記速度出力(79)が積分器(75A)に入力されて前記位置データφ(80)及びデジタル位置フィードバック値(sinφ,cosφ)が得られることを特徴とする請求項１記載の内挿分割回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−３１９４（Ｐ２００６−３１９４Ａ）
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願番号】特願２００４−１７９４３１（Ｐ２００４−１７９４３１）
【出願日】平成１６年６月１７日（２００４．６．１７）
【出願人】（０００２０３６３４）多摩川精機株式会社 (669)
【Ｆターム（参考）】
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願日】平成１６年６月１７日（２００４．６．１７）
【出願人】（０００２０３６３４）多摩川精機株式会社 (669)
【Ｆターム（参考）】
[ Back to top ]