制御装置
【課題】ブートプログラムを簡便に書換え処理（更新処理）を実行することができるとともにブートプログラムの書換え処理（更新処理）中にエラーが生じても再度書換え処理（更新処理）を実行することのできるように安全性を確保する。
【解決手段】
制御装置であって、ブートプラグラムを格納する第１の格納部と、前記ブートプログラムを更新されたブートプログラムに書換える書換え処理プログラムを格納する第２の格納部と、前記更新されたブートプログラムを外部記憶媒体から取得する取得部と、前記書換えプログラムの指示に基づいて前記第１の格納部に記憶されたブートプログラムを前記更新されたブートプログラムに書き換える書換え処理を制御する書換え制御部と、を備える。
【解決手段】
制御装置であって、ブートプラグラムを格納する第１の格納部と、前記ブートプログラムを更新されたブートプログラムに書換える書換え処理プログラムを格納する第２の格納部と、前記更新されたブートプログラムを外部記憶媒体から取得する取得部と、前記書換えプログラムの指示に基づいて前記第１の格納部に記憶されたブートプログラムを前記更新されたブートプログラムに書き換える書換え処理を制御する書換え制御部と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置に係り、特に、ブートプログラムの書き換えを行う書換え制御部を備える制御装置に関する。
【背景技術】
【０００２】
コンピュータの起動では、電源の投入後、先ずＲＯＭ（Read Only Memory）等に記録されたブートプログラムが演算回路であるＣＰＵ（Central Processing Unit）に読み出され、ＣＰＵの初期化処理、主記憶回路であるＲＡＭ（Random Access Memory）の初期化処理及び自己診断処理等が実行される。その後、オペレーションソフトウェア（以下、「ＯＳ」という。）、アプリケーションソフトウェア（以下、「アプリケーション」という。）の順で起動が行われるようになっている。
【０００３】
ブートプログラムは、ＯＳやアプリケーションを起動させる動作環境を整備・管理するプログラムであるため、その管理や書換えに関しては、ＯＳやアプリケーションといったプログラムの管理や書換えに比して慎重を要し、またその設定変更も制限される部分が多い。例えば、ブート処理の管理に関し、特許文献１には、ブートプログラムの管理を行う分散制御装置に関する発明が開示されている。同発明では、ブートプログラムの初期化処理等においてあるべきフラグの状態を示す参照情報を予め保持しておき、実際にブートプログラムの処理が実行された後に、この処理の実行によって得られた各処理のフラグ状態と先の参照情報とを比較することで、ブート処理の誤作動を検出するようになっている。
【０００４】
このようにブートプログラムの管理は重要なプロセスであり、その書換え処理に関しても種々の方法がとられている。以下に、ブートプログラムの書換え方法に関する、従来例を説明する。
【０００５】
図６に、従来のブートプログラムの書換え方法を模式的に示す。同図（ａ）において、ＣＰＵボード１００は、例えば、ＰＣ（パーソナルコンピュータ）、ワークステーション、携帯型電子情報機器（携帯電話機、ＰＨＳ、ＰＤＡ、タブレットＰＣ等）あるいはサーバマシンに組み込まれ、制御部として機能する制御装置である。図では、特にＣＰＵ１０１とＲＯＭ１０２のみを示している。ＲＯＭ１０２は不揮発性の半導体メモリからなり、起動処理を行うブートプログラムＡ１０３が予め格納されている。このブートプログラムＡ１０３を他のブートプログラムＢ１１１に書き換える場合、例えば、ＰＣ１１０のように制御系を異にする他の書換え装置と、ＪＴＡＧ（Joint European Test Action Group）エミュレーションソフトウェア１１２及びＪＴＡＧエミュレータ１１３（以下、適宜「治具」という。）と、を用いてブートプログラムの書換えを行う方法がある。
【０００６】
ＰＣ１１０には、書換え用（更新用）のブートプログラムＢ１１１及びＪＴＡＧエミュレーションソフトウェア１１２が記憶される。ＪＴＡＧエミュレーションソフトウェア１１２は、ＪＴＡＧエミュレータ１１３を制御するアプリケーションプログラムである。ＪＴＡＧエミュレータ１１３は、ＪＴＡＧＩ／Ｆ(インターフェイス)１１４を介してＣＰＵボード１００と接続される。ＪＴＡＧエミュレータ１１３は、ＪＴＡＧエミュレーションソフトウェア１１２の制御の下、ブートプログラムＢ１１１をＰＣ１１０から読み出し、ＲＯＭ１０２に記録されているブートプログラムＡ１０３をブートプログラムＢ１１１に書き換える（更新する）書換え処理を実行する。
【０００７】
また、同図（ｂ）は、ブートプログラムの書換え方法の他の従来例を示した模式図である。この例は、上述したＪＴＡＧエミュレーションソフトウェア１１２やＪＴＡＧエミュレータ１１３といった治具によりブートプログラムの書換え処理を他の装置に委ねることなく書き換える方法である。
【０００８】
同図において、ＣＰＵボード１５０には、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０５及び外部記憶媒体挿入口１５１が設けられる。ＲＯＭ１０２には、当初ブートプログラムＡ１０３が記録されているものとする（なお、図ではブートプログラムＢ１１１に書き換えられた状態を示している。）。外部記憶媒体１６０は、例えば、半導体メモリからなる携行型の記録媒体であり、ブートプログラムＢ１１１が記憶保持される。
外部記憶媒体挿入口１５１に外部記憶媒体１６０が挿入されると、ＣＰＵボード１５０では、先ず、ＲＯＭ１０２に当初から記録されているブートプログラムＡ１０３をＲＡＭ１０５にコピーし、ＲＡＭ１０５上で動作を行い、外部記憶媒体１６０に記録されたブートプログラムＢ１１１を読み出し、ＲＯＭ１０２に記憶されたブートプログラムＡ１０３をブートプログラムＢ１１１に書き換える処理を実行する。
【特許文献１】特開平６−２７１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、情報技術の飛躍的な発達によりＰＣを始めとした情報機器を取り巻くハードウェアやソフトウェアの環境も日々刷新され、それまでの機器では対応できない技術も提供され続けている。このため、既存の情報機器のブートプログラムの書換えも頻繁に行われるようになっているが、従来例（図６（ａ）参照）のように治具を用いてブートプログラムの書換えを行う方法では種々の問題がある。
【００１０】
例えば、各種プラントに設置される複数の工作機械等を管理する制御装置のブートプログラムを書き換える場合、書換え処理の度にＣＰＵボードを制御装置から取り外し、上述の治具等を使用して書換え処理を行い、その後、再び制御装置本体にＣＰＵボードを装着し直すといった手間を要する。即ち治具を直接的に接続しなければならないという物理操作上の事情から生ずる問題である。仮に、ＣＰＵボードを制御装置本体から取りはずすことなく、直接的に治具を接続できるようにＣＰＵボードを設ける構成をとるとしても、書換え処理を実行するのに治具を必要とする煩雑さの問題は残る。
【００１１】
また、図６（ｂ）に示すように、携行型の外部記憶媒体を用いる書換え方法では、書換え処理でエラーが生じたときに問題が生ずる。即ち外部記憶媒体１６０に記録されたブートプログラムＢ１１１の書込み中にエラーが発生し、その書込みが中途半端になると、ブートプログラムＢ１１１を正常に動作させることができないばかりでなく、ＣＰＵボード１５０上に正常なブートプログラムが存在しなくなくため、再度書換え処理を実行することもできないという問題がある。この場合、上述の治具等を用いて書換え処理を行う必要がある。
【００１２】
本発明は、上記課題に鑑みて行われたものであり、その目的とするところは、ブートプログラムの書換え処理に治具（エミュレータ及びそのソフトウェア）を使用することなく簡便に書換え処理を実行することができるとともにブートプログラムの書換え処理中にエラーが生じても再度書換え処理を容易に実行することのできるように安全性を確保したブートプログラムの書換えを行うことである。更には、更新されたブートプログラムを外部記憶媒体から取得する際、より効率的に更新されたブートプログラムを取得することのできる書換え処理を行うことである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、請求項１に記載の発明は、制御装置（例えば、図１に示すＣＰＵボード１）であって、
ブートプラグラム（例えば、図１に示すブートプログラムＡ１０３）を格納する第１の格納部（例えば、図１に示す第２のプログラム格納領域１１）と、
前記ブートプログラムを更新されたブートプログラム（例えば、図１に示すブートプログラムＢ１１１）に書換える書換え処理プログラム（例えば、図１に示すブートプログラムコピー処理プログラム２１）を格納する第２の格納部（例えば、図１示す第１のブートプログラム格納領域１０）と、
前記更新されたブートプログラムを外部記憶媒体（例えば、図１に示す外部記憶媒体１６０）から取得する取得部（例えば、図１に示す論理回路ＩＣ２）と、
前記書換え処理プログラムの指示に基づいて前記第１の格納部に記憶されたブートプログラムを前記更新されたブートプログラムに書き換える書換え処理を制御する書換え制御部（例えば、図１に示す論理回路ＩＣ２）と、を備えることを特徴とする。
【００１４】
請求項２に記載の発明は、請求項１に記載の制御装置において、前記書換え制御部の書換え処理を実行するか否かを規定するスイッチ部（例えば、図１に示す動作切替スイッチ３）を更に備え、
前記書換え部制御部は、前記スイッチ部の規定に基づいて前記書換え処理を実行することを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１又は２に記載の制御装置において、前記書換え制御部は、ＰＬＤ（Programmable Logic Device）であることを特徴とする。
【００１６】
請求項４に記載の発明は、請求項３に記載の制御装置において、前記ＰＬＤは、ＦＰＧＡ（Field Programmable Gate Array）であることを特徴とする。
【００１７】
請求項５に記載の発明は、請求項１から４のいずれか一項に記載の制御装置において、前記取得部は、前記外部記憶媒体から前記更新されたブートプログラムをメモリイメージデータとして取得することを特徴とする。
【００１８】
請求項６に記載の発明は、請求項１から５のいずれか一項に記載の制御装置において前記外部記憶媒体は、ＰＣＭＣＩＡ（Personal Computer Memory Card International Association規格に準拠した記録媒体であることを特徴とする。
【００１９】
請求項７に記載の発明は、請求項６に記載の制御装置において、前記外部記憶媒体はＣＦ（コンパクトフラッシュ（登録商標））カードであることを特徴とする。
【発明の効果】
【００２０】
請求項１に記載の発明によれば、第２の格納部に格納された書換え処理プログラムの指示に基づいて、書換え制御部が第１の格納部に格納されたブートプログラムを外部記憶媒体に格納された更新されたブートプログラムに書き換える書換え処理を行うため、治具を用いることなく簡便にブートプログラムの書換え処理を実行することができる。また、更新されたブートプログラムの書込み処理の実行中にエラーが生じても、書換え制御部が書換え処理プログラムに基づいて外部記憶媒体に格納された更新されたブートプログラムを再度書き込むことができる。従って、安全にブートプログラムの書換え処理に安全性を確保することができる。
【００２１】
請求項２に記載の発明によれば、書換え処理部がスイッチ部の規定に基づいて更新されたブートプログラムへの書換え処理を実行するため、不要な書換え処理を実行することなく、確実に書換え処理を実行することができる。
【００２２】
請求項３に記載の発明によれば、擬似的な回路構成をプログラムにより変更可能なＰＤＬによって書込み処理を制御するため、種々の仕様変更や設計変更に対応した汎用性を持たせることができる。
【００２３】
請求項４に記載の発明によれば、擬似的な回路構成をプログラムにより変更可能なＦＰＧＡにより書込み処理を制御するため、種々の仕様変更や設計変更に対応した汎用性を持たせることができる。
【００２４】
請求項５に記載の発明によれば、更新されたブートプログラムをメモリイメージデータとして取得するため、データ通信に関しファイルシステムを有さない制御装置であっても外部記憶媒体から更新されたブートプログラムを取得することができる。また、ファイルシステムを構成するドライバ等を必要としなくなるため、装置構成の簡素化及びコスト低減を図ることができる。特に、ＰＬＤやＦＰＧＡは、複雑な処理ロジックを組みにくい場合があるが、この様なデバイスを使用する場合にも容易にブートプログラムの書換え処理ができ有用である。
【００２５】
請求項６に記載の発明によれば、記録媒体の規格として標準であるＰＣＭＣＩＡ規格の外務記録媒体を適用することができる。
【００２６】
請求項７に記載の発明によれば、ＰＣＭＣＩＡ規格の記録媒体の１つであるＣＦカードを適用することができる。
【発明を実施するための最良の形態】
【００２７】
［第１の実施形態］
次に、図を用いて、本発明を実施するための最良の形態について説明する。なお、上述の従来例（図６（ａ）（ｂ）参照）と機能構成を共通するものは同一符号を用いて説明する。
図１に、本発明を適用したＣＰＵボード１の構成を示す。ＣＰＵボード１には、ＣＰＵ１０１、論理回路ＩＣ（Integrated Circuit）２、ＲＯＭ１０２、動作切替スイッチ３、リセットスイッチ４、ＲＡＭ１０５、外部記憶媒体挿入口１５１が設けられ、これらが電気・電子的に接続される。
【００２８】
論理回路ＩＣ（Integrated Circuit）２は、プログラム可能なＰＬＤ（Programmable Logic Device）でありＬＳＩ（Large Scale Integration）等から構成される。論理回路ＩＣ２は、後述する、外部記憶媒体１６０に記録されたブートプログラムＢ１１１を読み込み、それまで記録されていたブートプログラムＡ１０３の書換え処理（以下、書換え処理を「コピー処理」という。）を行う。
論理回路ＩＣ２としては、ＳＰＬＤ（Simple PLD）、ＣＰＬＤ(Complex PLD)又はＦＰＧＡ（Field Programmable Gate Array）等を適用することができる。本実施の形態では、ＦＰＧＡを適用するものとする。
【００２９】
ＲＯＭ１０２には、第１プログラム格納領域１０、第２プログラム格納領域１１及び第３プログラム格納領域１２が設けられる。第１プログラム格納領域１０には、スタート処理プログラム２０及びブートプログラムコピー処理プログラム２１が格納される。
【００３０】
スタート処理プログラム２０は、電源ＯＮ又はリセットスイッチ４によりリセットされると、ＣＰＵ１０１に読み込まれ、ＣＰＵの初期化処理を行う。その後、動作切替スイッチ３のＯＮ／ＯＦＦ状態を参照し、ＯＮである場合に論理回路ＩＣ２にブートプログラムコピー処理プログラム２１の読込みを指示する制御信号を送信させる。また、ＯＦＦである場合は、通常通りブートプログラムＡ１０３を読み込ませ、所定のブート処理を開始させる。
【００３１】
動作切替スイッチ３は、ユーザによってＯＮ／ＯＦＦの切替を可能とする物理スイッチ又は外部記憶媒体挿入口１５１に設けられ、外部記憶媒体１６０が挿入されるとＯＮとなり、取り外されるとＯＦＦとなる物理スイッチ等から構成される。動作切替スイッチ３がＯＮである場合に、ブートプログラムのコピー処理を実行するようになっている。
なお、動作切替スイッチ３を物理スイッチとして構成する以外にも、ブートシーケンスにおいて、ＲＯＭ１０２よりも外部記憶媒体１６０を優先するように構成してもよい。
また、リセットスイッチ４は、操作によりＣＰＵボード１に供給される電力を瞬間的に遮断することでリセットを行うスイッチである。
【００３２】
ブートプログラムコピー処理プログラム２１は、論理回路ＩＣ２にブートプログラムのコピー処理ロジックを形成させるプログラムである。即ちブートプログラムコピー処理プログラム２１が読み込まれることにより、論理回路ＩＣ２には外部記憶媒体１６０に格納されたブートプログラムＢ１１１をＲＯＭ１０２に書き込む擬似的な論理回路が形成される。
【００３３】
第２プログラム格納領域１１は、ブートプログラムの本体情報であるブートプログラムＡ１０３が記憶される領域である。ＣＰＵ１０１は、第２プログラム格納領域１１に記録されているブートプログラム（ブートプログラムＡ１０３あるいはコピー処理が行われた後はブートプログラムＢ１１１）に基づいてブート処理を行うようになっている。
【００３４】
第３プログラム格納領域１２には、基本システムプログラム（即ちオペレーションソフトウェア）３０及び各種のアプリケーションプログラム３１が格納される。ブート処理により基本システムプログラム３０がワークエリアとしてのＲＡＭ１０５に展開され、その後、基本システムプログラム３０の指示に従いＣＰＵ１０１はアプリケーションプログラム３１を起動するようになっている。
【００３５】
外部記憶媒体１６０は、半導体メモリから構成される。第１の実施形態では、ＰＣＭＣＩＡ規格に準拠したＳＲＡＭ（Static RAM）を適用する。なお、外部記憶媒体１６０は、外部接続するＨＤＤ等としてもよい。
【００３６】
外部記憶媒体挿入口１５１は、外部記憶媒体１６０を挿入するインターフェイスである。本実施の形態ではＳＲＡＭ（Static RAM）カードを適用する例を示す。外部記憶媒体１６０には、更新プログラムとしてのブートプログラムＢ１１１が記憶されている。
【００３７】
次に、図２に示すフロー図を用いて、ＣＰＵボード１の動作を説明する。
ステップＳ１０１で、電源のＯＮあるいはリセットスイッチ４のＯＮにより、ＣＰＵ１０１に電力が供給される。
ステップＳ１０２で、ＣＰＵ１０１は、ＲＯＭ１０２の第１プログラム格納領域１０からスタート処理プログラム２０を読み出し、ＣＰＵ１０１の初期化処理即ちスタート処理を開始する。
【００３８】
次いで、ステップＳ１０３で、ＣＰＵ１０１は、動作切替スイッチ３の設定状態を参照し、動作切替スイッチ３がＯＮであるか否かを判断する。ＣＰＵ１０１は、動作切替スイッチ３がＯＮであると判断する場合、ステップＳ１０４の処理に進み（ステップＳ１０３：ＹＥＳ）、ＯＦＦであると判断する場合、ステップＳ１０５の処理に進む。
【００３９】
動作切替スイッチ３の設定状態がＯＦＦであると判断したＣＰＵ１０１は、ステップＳ１０５で、ＣＰＵ１０１は、ＲＯＭ１０２の第２プログラム格納領域１１に格納されているブートプログラム（ブートプログラムＡ１０３あるいはコピー処理後であればブートプログラムＢ１１１）に基づいてブート処理を実行する。
【００４０】
一方、動作切替スイッチ３がＯＮであると判断したＣＰＵ１０１は、ステップＳ１０４で、ブートプログラムコピー処理を実行させる。即ちＣＰＵ１０１は、ＲＯＭ１０２からブートプログラムコピー処理プログラム２１を論理回路ＩＣ２に展開させ、ブートプログラムの書換えロジックを形成させる。ブートプログラムの書換えロジックが形成された論理回路ＩＣ２は、外部記憶媒体１６０からブートプログラムＢ１１１を読み出し、ＲＯＭ１０２の第２プログラム領域に書込み（書き換え）を行う。
【００４１】
その後は、ステップＳ１０１の処理に戻る。即ち電源の再投入あるいはリセットスイッチ４により再起動が行われ、且つ動作切替スイッチ３がＯＦＦである場合に、ＣＰＵ１０１は、更新されたブートプログラムＢ１１１に基づいてＣＰＵボード１はブート処理を実行する。
【００４２】
このように、第１の実施形態におけるＣＰＵボード１によれば、ブートプログラムのコピー処理を行う論理回路ＩＣ２（ＦＰＧＡ）をＣＰＵボード１に設けるため、エミュレータ等のハードウェアを用いることなく、簡便にブートプログラムの書換え処理を行うことができる。
【００４３】
また、書換えを行うブートプログラム（例えば、ブートプログラムＢ１１１）は、外部記憶媒体１６０に記憶されたものを使用する構成となっている。従って、ＣＰＵボード１を搭載する機器の筐体上に外部記憶媒体挿入口１５１を設けることで、ブートプログラムのコピー処理の度に、ＣＰＵボード１００を逐次筐体から取り外すことなく簡便にコピー処理を実行することができ、操作性が飛躍的に向上する。
特に、ＣＰＵボード１を取り外すことができない環境（例えば、大型プラント制御装置のように回路基盤が複雑に入り組んでいたり、装置の部品点数が膨大で取り外しが困難であったりする場合や、携帯電話機等のように一般に分解を前提としていない機器等の場合）では、コピー処理用の外部記憶媒体を挿入するだけでブートプログラムの書換え処理ができ便利である。
【００４４】
また、ブートプログラムの構成において、ブートプログラムからスタート処理プログラム２０及びブートプログラムコピー処理プログラム２１と、ブートプログラムＡ１０３及びブートプログラムＢ１１１を独立に構成している。従って、コピー処理において、ブートプログラムＢ１１１の書込み（書換え）中に、エラーが生じたとしても、再度スタート処理プログラム２０及びブートプログラムコピー処理プログラム２１及び論理回路ＩＣ２によりブートプログラムＢ１１１を再度コピーする処理を実行することができ、エミュレータ等のハードウェアやソフトウェアを使用することなく何度でもブートプログラムの書換え処理を簡便且つ安全に行うことができる。
【００４５】
更に、ブートプログラムのコピー処理では、動作切替スイッチの設定状態に基づいてコピー処理を実行するため、コピー処理の制御を確実に行うことができる。
【００４６】
［第２の実施形態］
次いで、本発明を実施するための第２の実施形態について説明する。
第２の実施形態では、データ通信にファイルシステムを持たない制御装置でブートプログラムのコピー処理を行う例について説明する。ファイルシステムは、一般に、基本システムプログラム３０（図１参照）のようなＯＳに依存する。従って、ＯＳを備えない制御装置はファイルシステムを持たない。このような場合であっても、外部記憶媒体に記録されたブートプログラムを簡易に読み出すことのできるＣＰＵボード５０の例について説明する。
【００４７】
図３に、ＣＰＵボード５０の構成を示す。ＣＰＵボード５０の基本的な構成は第１の実施形態におけるＣＰＵボード１と共通するが、基本システムプログラム３０（図１参照）を備えない点及びブートプログラムＢ１１１を格納する外部記憶媒体として、ＣＦ（Compact Flash（登録商標））カード６０を適用する点で相違する。
【００４８】
図４に、ＣＦカード６０の内部構成を模式的に示す。ＣＦカードのメモリ空間は、アトリビュートメモリ空間７０、Ｉ/Ｏ（Input/Output）メモリ空間７１及びコモンメモリ空間７２から構成される。アトリビュートメモリ空間７０は、ブートプログラムＢ１１１の固有の属性に関する各種情報が記録されたものである。また、Ｉ/Ｏメモリ空間７１は、入力命令及び出力命令でアクセスを行うアドレス空間である。コモンメモリ空間７２には、ブートプログラムＢ１１１が格納される。
【００４９】
同図に示すように、コモンメモリ空間７２の先頭には、マスターブートレコード（以下、「ＭＢＲ」という。）８０というセクタが割り当てられる。ＭＢＲ８０には、ブートストラップコードやパーティションテーブルが記録され、このパーティションテーブルにはパーティションブートセクタ（以下、「ＰＢＳ」という。）８１の開始位置が記録されている。
【００５０】
ＰＢＳ８１は、各パーティションの先頭にあるセクタである。ＰＢＳ８１の構造は、ＣＦカード６０に採用されるファイルシステムの種類（例えば、ＮＴＦＳ（NT File System）、ＦＡＴ(File Allocation Tables)16、ＦＡＴ32等）により異なるが、各ファイルシステムには種々のパラメータが存在するため、このパラメータから個別のデータの格納位置（アドレス）を算出するようになっている。即ち該当データの行アドレス及び列アドレスを直接算出する。
【００５１】
ＣＰＵボード５０側は、ＰＢＳ８１のパラメータにより算出した格納位置（行アドレス及び列アドレス）に基づいて、データ領域８２から個別のデータにアクセスし、読み出しを行うことができるようになっている。即ちブートプログラムＢ１１１をメモリイメージのデータとして読み出しを行うことができる。
【００５２】
以下に、図５に示すフロー図を用いて、ＣＰＵボード５０の動作について説明する。
ステップＳ２０１で、電源のＯＮあるいはリセットスイッチ４のＯＮにより、ＣＰＵ１０１に電力が供給される。
ステップＳ２０２で、ＣＰＵ１０１は、ＲＯＭ１０２の第１プログラム格納領域１０からスタート処理プログラム２０を読み出し、ＣＰＵ１０１の初期化処理即ちスタート処理を実行する。
【００５３】
次いで、ステップＳ２０３で、ＣＰＵ１０１は、動作切替スイッチ３の設定状態を参照し、動作切替スイッチ３がＯＮであるか否かを判断する。ＣＰＵ１０１は、動作切替スイッチ３がＯＮであると判断する場合、ステップＳ２０４の処理に進み（ステップＳ２０３：ＹＥＳ）、ＯＦＦであると判断する場合、ステップＳ２０８の処理に進む（ステップＳ２０３：ＮＯ）。
【００５４】
ステップＳ２０３において、動作切替スイッチ３の設定状態がＯＦＦであると判断したＣＰＵ１０１は、ステップＳ２０８で、ＣＰＵ１０１は、ＲＯＭ１０２の第２プログラム格納領域１１に格納されているブートプログラム（例えば、ブートプログラムＡ１０３コピー処理の実行後はブートプログラムＢ１１１）に基づいて、ブート処理を実行する。
【００５５】
一方、ステップＳ２０３において、動作切替スイッチ３がＯＮであると判断したＣＰＵ１０１は、ステップＳ２０４で、ブートプログラムコピー処理プログラム２１を起動させる。即ちＣＰＵ１０１は、ＲＯＭ１０２の第１プログラム格納領域１０からブートプログラムコピー処理プログラム２１を論理回路ＩＣ２に展開させ、ブートプログラムの書換えロジックを形成させる。
【００５６】
ステップＳ２０４の処理でブートプログラムの書換えロジックが形成された論理回路ＩＣ２は、ステップＳ２０５で、ＣＦカード６０にアクセスしてＭＢＲを読み込み、パーティションテーブルからＰＢＳの開始位置を検出する。
【００５７】
次いで、ステップＳ２０６で、論理回路ＩＣ２は、ステップＳ２０５で検出したＰＢＳの開始位置からＰＢＳにアクセスし、ＰＢＳ内のファイルシステムのパラメータに基づいてデータ格納位置（アドレス）を算出する（即ち行アドレス及び列アドレスを算出する）。
【００５８】
ステップＳ２０７で、論理回路ＩＣ２は、ステップＳ２０６で算出したアドレスに基づいてデータ（ブートプログラムＢ１１１）を読み出し、ＲＯＭ１０２の第２プログラム格納領域１１、ブートプログラムＢ１１１をコピーする処理（ブートプログラムＡ１０３からブートプログラムＢ１１１への書換え）を実行する。
【００５９】
その後は、ステップＳ２０１の処理に戻る。即ち電源の再投入あるいはリセットスイッチ４により再起動が行われ、且つ動作切替スイッチ３がＯＦＦである場合に、ＣＰＵ１０１は、更新されたブートプログラムＢ１１１に基づいてブート処理を実行する（つまり更新後のブートプログラムにより起動する）。
【００６０】
以上のように、ＣＰＵボード５０によれば、ファイルシステムを有さない場合であっても、ＣＦカード６０からメモリイメージデータとしてブートプログラムＢ１１１を読み出すことができる。このため。ファイルシステムを構築するためのドライバ等を設ける必要がなく、コストの低減や装置の構成を簡素化させることができる。
【００６１】
特に、ＰＬＤやＦＰＧＡは、複雑な処理ロジックを形成するのが困難である場合が多い。従って、メモリイメージデータで処理を行うほうが処理負荷を低減させることができ有利である。
【００６２】
また、第２の実施形態では、外部記憶媒体としてサイズが小型であるＣＦカード６０を適用している。従って、ＣＰＵボード５０を搭載する筐体上で外部記憶媒体挿入口１５１設けるスペースをより少なくすることができる。
【００６３】
以上、本発明を実施するための最良の形態について説明したが、本発明は上記種々の例に限定されるものではない。特に、第１及び第２の実施形態では、ＰＣＭＣＩＡ規格に準拠したＳＲＡＭカードやＣＦカードを適用したが、ＰＣＭＣＩＡに準拠した他の記録媒体を適用することもできるし、又他の規格の記録媒体を適用することも可能である。
【００６４】
更に、ＣＦカード等からメモリイメージデータとしてデータを読み込み構成は、ブートプログラムに限るものではなく、種々のデータの通信に応用することができる。例えば、ＣＰＵボードにアプリケーションプログラムをインストールする場合にも有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明を実施するための第１の実施形態におけるＣＰＵボードの概要構成を示したブロック図である。
【図２】本発明を実施するための第１の実施形態におけるＣＰＵボードの処理例を示したフロー図である。
【図３】本発明を実施するための第２の実施形態におけるＣＰＵボードの概要構成を示したブロック図である。
【図４】本発明を実施するための第２の実施形態におけるＣＰＵボードの処理例を示したフロー図である。
【図５】本発明を実施するための第２の実施形態におけるＣＦカードのメモリ構成を示した模式図である。
【図６】図６（ａ）は、従来のブートプログラム書換え処理例を示した模式図である。図６（ｂ）は、従来のブートプログラム書換え処理例を示した模式図である。
【符号の説明】
【００６６】
１、５０、１００、１５０ ＣＰＵボード
２ 論理回路ＩＣ
３ 動作切替スイッチ
４ リセットスイッチ
１０ 第１プログラム格納領域
１１ 第２プログラム格納領域
１２ 第３プログラム格納領域
２０ スタート処理プログラム
２１ ブートプログラムコピー処理プログラム
３０ 基本システムプログラム
３１ アプリケーションプログラム
６０ ＣＦカード
１０１ ＣＰＵ
１０２ ＲＯＭ
１０３ ブートプログラムＡ
１０５ ＲＡＭ
１１０ ＰＣ
１１１ ブートプログラムＢ
１１２ ＪＴＡＧエミュレーションソフトウェア
１１３ ＪＴＡＧエミュレータ
１１４ ＪＴＡＧ Ｉ／Ｆ
１５１ 外部記憶媒体挿入口
１６０ 外部記憶媒体
【技術分野】
【０００１】
本発明は、制御装置に係り、特に、ブートプログラムの書き換えを行う書換え制御部を備える制御装置に関する。
【背景技術】
【０００２】
コンピュータの起動では、電源の投入後、先ずＲＯＭ（Read Only Memory）等に記録されたブートプログラムが演算回路であるＣＰＵ（Central Processing Unit）に読み出され、ＣＰＵの初期化処理、主記憶回路であるＲＡＭ（Random Access Memory）の初期化処理及び自己診断処理等が実行される。その後、オペレーションソフトウェア（以下、「ＯＳ」という。）、アプリケーションソフトウェア（以下、「アプリケーション」という。）の順で起動が行われるようになっている。
【０００３】
ブートプログラムは、ＯＳやアプリケーションを起動させる動作環境を整備・管理するプログラムであるため、その管理や書換えに関しては、ＯＳやアプリケーションといったプログラムの管理や書換えに比して慎重を要し、またその設定変更も制限される部分が多い。例えば、ブート処理の管理に関し、特許文献１には、ブートプログラムの管理を行う分散制御装置に関する発明が開示されている。同発明では、ブートプログラムの初期化処理等においてあるべきフラグの状態を示す参照情報を予め保持しておき、実際にブートプログラムの処理が実行された後に、この処理の実行によって得られた各処理のフラグ状態と先の参照情報とを比較することで、ブート処理の誤作動を検出するようになっている。
【０００４】
このようにブートプログラムの管理は重要なプロセスであり、その書換え処理に関しても種々の方法がとられている。以下に、ブートプログラムの書換え方法に関する、従来例を説明する。
【０００５】
図６に、従来のブートプログラムの書換え方法を模式的に示す。同図（ａ）において、ＣＰＵボード１００は、例えば、ＰＣ（パーソナルコンピュータ）、ワークステーション、携帯型電子情報機器（携帯電話機、ＰＨＳ、ＰＤＡ、タブレットＰＣ等）あるいはサーバマシンに組み込まれ、制御部として機能する制御装置である。図では、特にＣＰＵ１０１とＲＯＭ１０２のみを示している。ＲＯＭ１０２は不揮発性の半導体メモリからなり、起動処理を行うブートプログラムＡ１０３が予め格納されている。このブートプログラムＡ１０３を他のブートプログラムＢ１１１に書き換える場合、例えば、ＰＣ１１０のように制御系を異にする他の書換え装置と、ＪＴＡＧ（Joint European Test Action Group）エミュレーションソフトウェア１１２及びＪＴＡＧエミュレータ１１３（以下、適宜「治具」という。）と、を用いてブートプログラムの書換えを行う方法がある。
【０００６】
ＰＣ１１０には、書換え用（更新用）のブートプログラムＢ１１１及びＪＴＡＧエミュレーションソフトウェア１１２が記憶される。ＪＴＡＧエミュレーションソフトウェア１１２は、ＪＴＡＧエミュレータ１１３を制御するアプリケーションプログラムである。ＪＴＡＧエミュレータ１１３は、ＪＴＡＧＩ／Ｆ(インターフェイス)１１４を介してＣＰＵボード１００と接続される。ＪＴＡＧエミュレータ１１３は、ＪＴＡＧエミュレーションソフトウェア１１２の制御の下、ブートプログラムＢ１１１をＰＣ１１０から読み出し、ＲＯＭ１０２に記録されているブートプログラムＡ１０３をブートプログラムＢ１１１に書き換える（更新する）書換え処理を実行する。
【０００７】
また、同図（ｂ）は、ブートプログラムの書換え方法の他の従来例を示した模式図である。この例は、上述したＪＴＡＧエミュレーションソフトウェア１１２やＪＴＡＧエミュレータ１１３といった治具によりブートプログラムの書換え処理を他の装置に委ねることなく書き換える方法である。
【０００８】
同図において、ＣＰＵボード１５０には、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０５及び外部記憶媒体挿入口１５１が設けられる。ＲＯＭ１０２には、当初ブートプログラムＡ１０３が記録されているものとする（なお、図ではブートプログラムＢ１１１に書き換えられた状態を示している。）。外部記憶媒体１６０は、例えば、半導体メモリからなる携行型の記録媒体であり、ブートプログラムＢ１１１が記憶保持される。
外部記憶媒体挿入口１５１に外部記憶媒体１６０が挿入されると、ＣＰＵボード１５０では、先ず、ＲＯＭ１０２に当初から記録されているブートプログラムＡ１０３をＲＡＭ１０５にコピーし、ＲＡＭ１０５上で動作を行い、外部記憶媒体１６０に記録されたブートプログラムＢ１１１を読み出し、ＲＯＭ１０２に記憶されたブートプログラムＡ１０３をブートプログラムＢ１１１に書き換える処理を実行する。
【特許文献１】特開平６−２７１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、情報技術の飛躍的な発達によりＰＣを始めとした情報機器を取り巻くハードウェアやソフトウェアの環境も日々刷新され、それまでの機器では対応できない技術も提供され続けている。このため、既存の情報機器のブートプログラムの書換えも頻繁に行われるようになっているが、従来例（図６（ａ）参照）のように治具を用いてブートプログラムの書換えを行う方法では種々の問題がある。
【００１０】
例えば、各種プラントに設置される複数の工作機械等を管理する制御装置のブートプログラムを書き換える場合、書換え処理の度にＣＰＵボードを制御装置から取り外し、上述の治具等を使用して書換え処理を行い、その後、再び制御装置本体にＣＰＵボードを装着し直すといった手間を要する。即ち治具を直接的に接続しなければならないという物理操作上の事情から生ずる問題である。仮に、ＣＰＵボードを制御装置本体から取りはずすことなく、直接的に治具を接続できるようにＣＰＵボードを設ける構成をとるとしても、書換え処理を実行するのに治具を必要とする煩雑さの問題は残る。
【００１１】
また、図６（ｂ）に示すように、携行型の外部記憶媒体を用いる書換え方法では、書換え処理でエラーが生じたときに問題が生ずる。即ち外部記憶媒体１６０に記録されたブートプログラムＢ１１１の書込み中にエラーが発生し、その書込みが中途半端になると、ブートプログラムＢ１１１を正常に動作させることができないばかりでなく、ＣＰＵボード１５０上に正常なブートプログラムが存在しなくなくため、再度書換え処理を実行することもできないという問題がある。この場合、上述の治具等を用いて書換え処理を行う必要がある。
【００１２】
本発明は、上記課題に鑑みて行われたものであり、その目的とするところは、ブートプログラムの書換え処理に治具（エミュレータ及びそのソフトウェア）を使用することなく簡便に書換え処理を実行することができるとともにブートプログラムの書換え処理中にエラーが生じても再度書換え処理を容易に実行することのできるように安全性を確保したブートプログラムの書換えを行うことである。更には、更新されたブートプログラムを外部記憶媒体から取得する際、より効率的に更新されたブートプログラムを取得することのできる書換え処理を行うことである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、請求項１に記載の発明は、制御装置（例えば、図１に示すＣＰＵボード１）であって、
ブートプラグラム（例えば、図１に示すブートプログラムＡ１０３）を格納する第１の格納部（例えば、図１に示す第２のプログラム格納領域１１）と、
前記ブートプログラムを更新されたブートプログラム（例えば、図１に示すブートプログラムＢ１１１）に書換える書換え処理プログラム（例えば、図１に示すブートプログラムコピー処理プログラム２１）を格納する第２の格納部（例えば、図１示す第１のブートプログラム格納領域１０）と、
前記更新されたブートプログラムを外部記憶媒体（例えば、図１に示す外部記憶媒体１６０）から取得する取得部（例えば、図１に示す論理回路ＩＣ２）と、
前記書換え処理プログラムの指示に基づいて前記第１の格納部に記憶されたブートプログラムを前記更新されたブートプログラムに書き換える書換え処理を制御する書換え制御部（例えば、図１に示す論理回路ＩＣ２）と、を備えることを特徴とする。
【００１４】
請求項２に記載の発明は、請求項１に記載の制御装置において、前記書換え制御部の書換え処理を実行するか否かを規定するスイッチ部（例えば、図１に示す動作切替スイッチ３）を更に備え、
前記書換え部制御部は、前記スイッチ部の規定に基づいて前記書換え処理を実行することを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１又は２に記載の制御装置において、前記書換え制御部は、ＰＬＤ（Programmable Logic Device）であることを特徴とする。
【００１６】
請求項４に記載の発明は、請求項３に記載の制御装置において、前記ＰＬＤは、ＦＰＧＡ（Field Programmable Gate Array）であることを特徴とする。
【００１７】
請求項５に記載の発明は、請求項１から４のいずれか一項に記載の制御装置において、前記取得部は、前記外部記憶媒体から前記更新されたブートプログラムをメモリイメージデータとして取得することを特徴とする。
【００１８】
請求項６に記載の発明は、請求項１から５のいずれか一項に記載の制御装置において前記外部記憶媒体は、ＰＣＭＣＩＡ（Personal Computer Memory Card International Association規格に準拠した記録媒体であることを特徴とする。
【００１９】
請求項７に記載の発明は、請求項６に記載の制御装置において、前記外部記憶媒体はＣＦ（コンパクトフラッシュ（登録商標））カードであることを特徴とする。
【発明の効果】
【００２０】
請求項１に記載の発明によれば、第２の格納部に格納された書換え処理プログラムの指示に基づいて、書換え制御部が第１の格納部に格納されたブートプログラムを外部記憶媒体に格納された更新されたブートプログラムに書き換える書換え処理を行うため、治具を用いることなく簡便にブートプログラムの書換え処理を実行することができる。また、更新されたブートプログラムの書込み処理の実行中にエラーが生じても、書換え制御部が書換え処理プログラムに基づいて外部記憶媒体に格納された更新されたブートプログラムを再度書き込むことができる。従って、安全にブートプログラムの書換え処理に安全性を確保することができる。
【００２１】
請求項２に記載の発明によれば、書換え処理部がスイッチ部の規定に基づいて更新されたブートプログラムへの書換え処理を実行するため、不要な書換え処理を実行することなく、確実に書換え処理を実行することができる。
【００２２】
請求項３に記載の発明によれば、擬似的な回路構成をプログラムにより変更可能なＰＤＬによって書込み処理を制御するため、種々の仕様変更や設計変更に対応した汎用性を持たせることができる。
【００２３】
請求項４に記載の発明によれば、擬似的な回路構成をプログラムにより変更可能なＦＰＧＡにより書込み処理を制御するため、種々の仕様変更や設計変更に対応した汎用性を持たせることができる。
【００２４】
請求項５に記載の発明によれば、更新されたブートプログラムをメモリイメージデータとして取得するため、データ通信に関しファイルシステムを有さない制御装置であっても外部記憶媒体から更新されたブートプログラムを取得することができる。また、ファイルシステムを構成するドライバ等を必要としなくなるため、装置構成の簡素化及びコスト低減を図ることができる。特に、ＰＬＤやＦＰＧＡは、複雑な処理ロジックを組みにくい場合があるが、この様なデバイスを使用する場合にも容易にブートプログラムの書換え処理ができ有用である。
【００２５】
請求項６に記載の発明によれば、記録媒体の規格として標準であるＰＣＭＣＩＡ規格の外務記録媒体を適用することができる。
【００２６】
請求項７に記載の発明によれば、ＰＣＭＣＩＡ規格の記録媒体の１つであるＣＦカードを適用することができる。
【発明を実施するための最良の形態】
【００２７】
［第１の実施形態］
次に、図を用いて、本発明を実施するための最良の形態について説明する。なお、上述の従来例（図６（ａ）（ｂ）参照）と機能構成を共通するものは同一符号を用いて説明する。
図１に、本発明を適用したＣＰＵボード１の構成を示す。ＣＰＵボード１には、ＣＰＵ１０１、論理回路ＩＣ（Integrated Circuit）２、ＲＯＭ１０２、動作切替スイッチ３、リセットスイッチ４、ＲＡＭ１０５、外部記憶媒体挿入口１５１が設けられ、これらが電気・電子的に接続される。
【００２８】
論理回路ＩＣ（Integrated Circuit）２は、プログラム可能なＰＬＤ（Programmable Logic Device）でありＬＳＩ（Large Scale Integration）等から構成される。論理回路ＩＣ２は、後述する、外部記憶媒体１６０に記録されたブートプログラムＢ１１１を読み込み、それまで記録されていたブートプログラムＡ１０３の書換え処理（以下、書換え処理を「コピー処理」という。）を行う。
論理回路ＩＣ２としては、ＳＰＬＤ（Simple PLD）、ＣＰＬＤ(Complex PLD)又はＦＰＧＡ（Field Programmable Gate Array）等を適用することができる。本実施の形態では、ＦＰＧＡを適用するものとする。
【００２９】
ＲＯＭ１０２には、第１プログラム格納領域１０、第２プログラム格納領域１１及び第３プログラム格納領域１２が設けられる。第１プログラム格納領域１０には、スタート処理プログラム２０及びブートプログラムコピー処理プログラム２１が格納される。
【００３０】
スタート処理プログラム２０は、電源ＯＮ又はリセットスイッチ４によりリセットされると、ＣＰＵ１０１に読み込まれ、ＣＰＵの初期化処理を行う。その後、動作切替スイッチ３のＯＮ／ＯＦＦ状態を参照し、ＯＮである場合に論理回路ＩＣ２にブートプログラムコピー処理プログラム２１の読込みを指示する制御信号を送信させる。また、ＯＦＦである場合は、通常通りブートプログラムＡ１０３を読み込ませ、所定のブート処理を開始させる。
【００３１】
動作切替スイッチ３は、ユーザによってＯＮ／ＯＦＦの切替を可能とする物理スイッチ又は外部記憶媒体挿入口１５１に設けられ、外部記憶媒体１６０が挿入されるとＯＮとなり、取り外されるとＯＦＦとなる物理スイッチ等から構成される。動作切替スイッチ３がＯＮである場合に、ブートプログラムのコピー処理を実行するようになっている。
なお、動作切替スイッチ３を物理スイッチとして構成する以外にも、ブートシーケンスにおいて、ＲＯＭ１０２よりも外部記憶媒体１６０を優先するように構成してもよい。
また、リセットスイッチ４は、操作によりＣＰＵボード１に供給される電力を瞬間的に遮断することでリセットを行うスイッチである。
【００３２】
ブートプログラムコピー処理プログラム２１は、論理回路ＩＣ２にブートプログラムのコピー処理ロジックを形成させるプログラムである。即ちブートプログラムコピー処理プログラム２１が読み込まれることにより、論理回路ＩＣ２には外部記憶媒体１６０に格納されたブートプログラムＢ１１１をＲＯＭ１０２に書き込む擬似的な論理回路が形成される。
【００３３】
第２プログラム格納領域１１は、ブートプログラムの本体情報であるブートプログラムＡ１０３が記憶される領域である。ＣＰＵ１０１は、第２プログラム格納領域１１に記録されているブートプログラム（ブートプログラムＡ１０３あるいはコピー処理が行われた後はブートプログラムＢ１１１）に基づいてブート処理を行うようになっている。
【００３４】
第３プログラム格納領域１２には、基本システムプログラム（即ちオペレーションソフトウェア）３０及び各種のアプリケーションプログラム３１が格納される。ブート処理により基本システムプログラム３０がワークエリアとしてのＲＡＭ１０５に展開され、その後、基本システムプログラム３０の指示に従いＣＰＵ１０１はアプリケーションプログラム３１を起動するようになっている。
【００３５】
外部記憶媒体１６０は、半導体メモリから構成される。第１の実施形態では、ＰＣＭＣＩＡ規格に準拠したＳＲＡＭ（Static RAM）を適用する。なお、外部記憶媒体１６０は、外部接続するＨＤＤ等としてもよい。
【００３６】
外部記憶媒体挿入口１５１は、外部記憶媒体１６０を挿入するインターフェイスである。本実施の形態ではＳＲＡＭ（Static RAM）カードを適用する例を示す。外部記憶媒体１６０には、更新プログラムとしてのブートプログラムＢ１１１が記憶されている。
【００３７】
次に、図２に示すフロー図を用いて、ＣＰＵボード１の動作を説明する。
ステップＳ１０１で、電源のＯＮあるいはリセットスイッチ４のＯＮにより、ＣＰＵ１０１に電力が供給される。
ステップＳ１０２で、ＣＰＵ１０１は、ＲＯＭ１０２の第１プログラム格納領域１０からスタート処理プログラム２０を読み出し、ＣＰＵ１０１の初期化処理即ちスタート処理を開始する。
【００３８】
次いで、ステップＳ１０３で、ＣＰＵ１０１は、動作切替スイッチ３の設定状態を参照し、動作切替スイッチ３がＯＮであるか否かを判断する。ＣＰＵ１０１は、動作切替スイッチ３がＯＮであると判断する場合、ステップＳ１０４の処理に進み（ステップＳ１０３：ＹＥＳ）、ＯＦＦであると判断する場合、ステップＳ１０５の処理に進む。
【００３９】
動作切替スイッチ３の設定状態がＯＦＦであると判断したＣＰＵ１０１は、ステップＳ１０５で、ＣＰＵ１０１は、ＲＯＭ１０２の第２プログラム格納領域１１に格納されているブートプログラム（ブートプログラムＡ１０３あるいはコピー処理後であればブートプログラムＢ１１１）に基づいてブート処理を実行する。
【００４０】
一方、動作切替スイッチ３がＯＮであると判断したＣＰＵ１０１は、ステップＳ１０４で、ブートプログラムコピー処理を実行させる。即ちＣＰＵ１０１は、ＲＯＭ１０２からブートプログラムコピー処理プログラム２１を論理回路ＩＣ２に展開させ、ブートプログラムの書換えロジックを形成させる。ブートプログラムの書換えロジックが形成された論理回路ＩＣ２は、外部記憶媒体１６０からブートプログラムＢ１１１を読み出し、ＲＯＭ１０２の第２プログラム領域に書込み（書き換え）を行う。
【００４１】
その後は、ステップＳ１０１の処理に戻る。即ち電源の再投入あるいはリセットスイッチ４により再起動が行われ、且つ動作切替スイッチ３がＯＦＦである場合に、ＣＰＵ１０１は、更新されたブートプログラムＢ１１１に基づいてＣＰＵボード１はブート処理を実行する。
【００４２】
このように、第１の実施形態におけるＣＰＵボード１によれば、ブートプログラムのコピー処理を行う論理回路ＩＣ２（ＦＰＧＡ）をＣＰＵボード１に設けるため、エミュレータ等のハードウェアを用いることなく、簡便にブートプログラムの書換え処理を行うことができる。
【００４３】
また、書換えを行うブートプログラム（例えば、ブートプログラムＢ１１１）は、外部記憶媒体１６０に記憶されたものを使用する構成となっている。従って、ＣＰＵボード１を搭載する機器の筐体上に外部記憶媒体挿入口１５１を設けることで、ブートプログラムのコピー処理の度に、ＣＰＵボード１００を逐次筐体から取り外すことなく簡便にコピー処理を実行することができ、操作性が飛躍的に向上する。
特に、ＣＰＵボード１を取り外すことができない環境（例えば、大型プラント制御装置のように回路基盤が複雑に入り組んでいたり、装置の部品点数が膨大で取り外しが困難であったりする場合や、携帯電話機等のように一般に分解を前提としていない機器等の場合）では、コピー処理用の外部記憶媒体を挿入するだけでブートプログラムの書換え処理ができ便利である。
【００４４】
また、ブートプログラムの構成において、ブートプログラムからスタート処理プログラム２０及びブートプログラムコピー処理プログラム２１と、ブートプログラムＡ１０３及びブートプログラムＢ１１１を独立に構成している。従って、コピー処理において、ブートプログラムＢ１１１の書込み（書換え）中に、エラーが生じたとしても、再度スタート処理プログラム２０及びブートプログラムコピー処理プログラム２１及び論理回路ＩＣ２によりブートプログラムＢ１１１を再度コピーする処理を実行することができ、エミュレータ等のハードウェアやソフトウェアを使用することなく何度でもブートプログラムの書換え処理を簡便且つ安全に行うことができる。
【００４５】
更に、ブートプログラムのコピー処理では、動作切替スイッチの設定状態に基づいてコピー処理を実行するため、コピー処理の制御を確実に行うことができる。
【００４６】
［第２の実施形態］
次いで、本発明を実施するための第２の実施形態について説明する。
第２の実施形態では、データ通信にファイルシステムを持たない制御装置でブートプログラムのコピー処理を行う例について説明する。ファイルシステムは、一般に、基本システムプログラム３０（図１参照）のようなＯＳに依存する。従って、ＯＳを備えない制御装置はファイルシステムを持たない。このような場合であっても、外部記憶媒体に記録されたブートプログラムを簡易に読み出すことのできるＣＰＵボード５０の例について説明する。
【００４７】
図３に、ＣＰＵボード５０の構成を示す。ＣＰＵボード５０の基本的な構成は第１の実施形態におけるＣＰＵボード１と共通するが、基本システムプログラム３０（図１参照）を備えない点及びブートプログラムＢ１１１を格納する外部記憶媒体として、ＣＦ（Compact Flash（登録商標））カード６０を適用する点で相違する。
【００４８】
図４に、ＣＦカード６０の内部構成を模式的に示す。ＣＦカードのメモリ空間は、アトリビュートメモリ空間７０、Ｉ/Ｏ（Input/Output）メモリ空間７１及びコモンメモリ空間７２から構成される。アトリビュートメモリ空間７０は、ブートプログラムＢ１１１の固有の属性に関する各種情報が記録されたものである。また、Ｉ/Ｏメモリ空間７１は、入力命令及び出力命令でアクセスを行うアドレス空間である。コモンメモリ空間７２には、ブートプログラムＢ１１１が格納される。
【００４９】
同図に示すように、コモンメモリ空間７２の先頭には、マスターブートレコード（以下、「ＭＢＲ」という。）８０というセクタが割り当てられる。ＭＢＲ８０には、ブートストラップコードやパーティションテーブルが記録され、このパーティションテーブルにはパーティションブートセクタ（以下、「ＰＢＳ」という。）８１の開始位置が記録されている。
【００５０】
ＰＢＳ８１は、各パーティションの先頭にあるセクタである。ＰＢＳ８１の構造は、ＣＦカード６０に採用されるファイルシステムの種類（例えば、ＮＴＦＳ（NT File System）、ＦＡＴ(File Allocation Tables)16、ＦＡＴ32等）により異なるが、各ファイルシステムには種々のパラメータが存在するため、このパラメータから個別のデータの格納位置（アドレス）を算出するようになっている。即ち該当データの行アドレス及び列アドレスを直接算出する。
【００５１】
ＣＰＵボード５０側は、ＰＢＳ８１のパラメータにより算出した格納位置（行アドレス及び列アドレス）に基づいて、データ領域８２から個別のデータにアクセスし、読み出しを行うことができるようになっている。即ちブートプログラムＢ１１１をメモリイメージのデータとして読み出しを行うことができる。
【００５２】
以下に、図５に示すフロー図を用いて、ＣＰＵボード５０の動作について説明する。
ステップＳ２０１で、電源のＯＮあるいはリセットスイッチ４のＯＮにより、ＣＰＵ１０１に電力が供給される。
ステップＳ２０２で、ＣＰＵ１０１は、ＲＯＭ１０２の第１プログラム格納領域１０からスタート処理プログラム２０を読み出し、ＣＰＵ１０１の初期化処理即ちスタート処理を実行する。
【００５３】
次いで、ステップＳ２０３で、ＣＰＵ１０１は、動作切替スイッチ３の設定状態を参照し、動作切替スイッチ３がＯＮであるか否かを判断する。ＣＰＵ１０１は、動作切替スイッチ３がＯＮであると判断する場合、ステップＳ２０４の処理に進み（ステップＳ２０３：ＹＥＳ）、ＯＦＦであると判断する場合、ステップＳ２０８の処理に進む（ステップＳ２０３：ＮＯ）。
【００５４】
ステップＳ２０３において、動作切替スイッチ３の設定状態がＯＦＦであると判断したＣＰＵ１０１は、ステップＳ２０８で、ＣＰＵ１０１は、ＲＯＭ１０２の第２プログラム格納領域１１に格納されているブートプログラム（例えば、ブートプログラムＡ１０３コピー処理の実行後はブートプログラムＢ１１１）に基づいて、ブート処理を実行する。
【００５５】
一方、ステップＳ２０３において、動作切替スイッチ３がＯＮであると判断したＣＰＵ１０１は、ステップＳ２０４で、ブートプログラムコピー処理プログラム２１を起動させる。即ちＣＰＵ１０１は、ＲＯＭ１０２の第１プログラム格納領域１０からブートプログラムコピー処理プログラム２１を論理回路ＩＣ２に展開させ、ブートプログラムの書換えロジックを形成させる。
【００５６】
ステップＳ２０４の処理でブートプログラムの書換えロジックが形成された論理回路ＩＣ２は、ステップＳ２０５で、ＣＦカード６０にアクセスしてＭＢＲを読み込み、パーティションテーブルからＰＢＳの開始位置を検出する。
【００５７】
次いで、ステップＳ２０６で、論理回路ＩＣ２は、ステップＳ２０５で検出したＰＢＳの開始位置からＰＢＳにアクセスし、ＰＢＳ内のファイルシステムのパラメータに基づいてデータ格納位置（アドレス）を算出する（即ち行アドレス及び列アドレスを算出する）。
【００５８】
ステップＳ２０７で、論理回路ＩＣ２は、ステップＳ２０６で算出したアドレスに基づいてデータ（ブートプログラムＢ１１１）を読み出し、ＲＯＭ１０２の第２プログラム格納領域１１、ブートプログラムＢ１１１をコピーする処理（ブートプログラムＡ１０３からブートプログラムＢ１１１への書換え）を実行する。
【００５９】
その後は、ステップＳ２０１の処理に戻る。即ち電源の再投入あるいはリセットスイッチ４により再起動が行われ、且つ動作切替スイッチ３がＯＦＦである場合に、ＣＰＵ１０１は、更新されたブートプログラムＢ１１１に基づいてブート処理を実行する（つまり更新後のブートプログラムにより起動する）。
【００６０】
以上のように、ＣＰＵボード５０によれば、ファイルシステムを有さない場合であっても、ＣＦカード６０からメモリイメージデータとしてブートプログラムＢ１１１を読み出すことができる。このため。ファイルシステムを構築するためのドライバ等を設ける必要がなく、コストの低減や装置の構成を簡素化させることができる。
【００６１】
特に、ＰＬＤやＦＰＧＡは、複雑な処理ロジックを形成するのが困難である場合が多い。従って、メモリイメージデータで処理を行うほうが処理負荷を低減させることができ有利である。
【００６２】
また、第２の実施形態では、外部記憶媒体としてサイズが小型であるＣＦカード６０を適用している。従って、ＣＰＵボード５０を搭載する筐体上で外部記憶媒体挿入口１５１設けるスペースをより少なくすることができる。
【００６３】
以上、本発明を実施するための最良の形態について説明したが、本発明は上記種々の例に限定されるものではない。特に、第１及び第２の実施形態では、ＰＣＭＣＩＡ規格に準拠したＳＲＡＭカードやＣＦカードを適用したが、ＰＣＭＣＩＡに準拠した他の記録媒体を適用することもできるし、又他の規格の記録媒体を適用することも可能である。
【００６４】
更に、ＣＦカード等からメモリイメージデータとしてデータを読み込み構成は、ブートプログラムに限るものではなく、種々のデータの通信に応用することができる。例えば、ＣＰＵボードにアプリケーションプログラムをインストールする場合にも有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明を実施するための第１の実施形態におけるＣＰＵボードの概要構成を示したブロック図である。
【図２】本発明を実施するための第１の実施形態におけるＣＰＵボードの処理例を示したフロー図である。
【図３】本発明を実施するための第２の実施形態におけるＣＰＵボードの概要構成を示したブロック図である。
【図４】本発明を実施するための第２の実施形態におけるＣＰＵボードの処理例を示したフロー図である。
【図５】本発明を実施するための第２の実施形態におけるＣＦカードのメモリ構成を示した模式図である。
【図６】図６（ａ）は、従来のブートプログラム書換え処理例を示した模式図である。図６（ｂ）は、従来のブートプログラム書換え処理例を示した模式図である。
【符号の説明】
【００６６】
１、５０、１００、１５０ ＣＰＵボード
２ 論理回路ＩＣ
３ 動作切替スイッチ
４ リセットスイッチ
１０ 第１プログラム格納領域
１１ 第２プログラム格納領域
１２ 第３プログラム格納領域
２０ スタート処理プログラム
２１ ブートプログラムコピー処理プログラム
３０ 基本システムプログラム
３１ アプリケーションプログラム
６０ ＣＦカード
１０１ ＣＰＵ
１０２ ＲＯＭ
１０３ ブートプログラムＡ
１０５ ＲＡＭ
１１０ ＰＣ
１１１ ブートプログラムＢ
１１２ ＪＴＡＧエミュレーションソフトウェア
１１３ ＪＴＡＧエミュレータ
１１４ ＪＴＡＧ Ｉ／Ｆ
１５１ 外部記憶媒体挿入口
１６０ 外部記憶媒体
【特許請求の範囲】
【請求項１】
ブートプラグラムを格納する第１の格納部と、
前記ブートプログラムを更新されたブートプログラムに書換える書換え処理プログラムを格納する第２の格納部と、
前記更新されたブートプログラムを外部記憶媒体から取得する取得部と、
前記書換え処理プログラムの指示に基づいて前記第１の格納部に記憶されたブートプログラムを前記更新されたブートプログラムに書き換える書換え処理を制御する書換え制御部と、
を備えることを特徴とする制御装置。
【請求項２】
前記書換え制御部の書換え処理を実行するか否かを規定するスイッチ部を更に備え、
前記書換え制御部は、前記スイッチ部の規定に基づいて前記書換え処理を実行することを特徴とする請求項１に記載の制御装置。
【請求項３】
前記書換え制御部は、ＰＬＤであることを特徴とする請求項１又は２に記載の制御装置。
【請求項４】
前記ＰＬＤは、ＦＰＧＡであることを特徴とする請求項３に記載の制御装置。
【請求項５】
前記取得部は、前記外部記憶媒体から前記更新されたブートプログラムをメモリイメージデータとして取得することを特徴とする請求項１から４のいずれか一項に記載の制御装置。
【請求項６】
前記外部記憶媒体は、ＰＣＭＣＩＡ規格に準拠した記録媒体であることを特徴とする請求項１から５のいずれか一項に記載の制御装置。
【請求項７】
前記外部記憶媒体はＣＦ（コンパクトフラッシュ（登録商標））カードであることを特徴とする請求項６に記載の制御装置。
【請求項１】
ブートプラグラムを格納する第１の格納部と、
前記ブートプログラムを更新されたブートプログラムに書換える書換え処理プログラムを格納する第２の格納部と、
前記更新されたブートプログラムを外部記憶媒体から取得する取得部と、
前記書換え処理プログラムの指示に基づいて前記第１の格納部に記憶されたブートプログラムを前記更新されたブートプログラムに書き換える書換え処理を制御する書換え制御部と、
を備えることを特徴とする制御装置。
【請求項２】
前記書換え制御部の書換え処理を実行するか否かを規定するスイッチ部を更に備え、
前記書換え制御部は、前記スイッチ部の規定に基づいて前記書換え処理を実行することを特徴とする請求項１に記載の制御装置。
【請求項３】
前記書換え制御部は、ＰＬＤであることを特徴とする請求項１又は２に記載の制御装置。
【請求項４】
前記ＰＬＤは、ＦＰＧＡであることを特徴とする請求項３に記載の制御装置。
【請求項５】
前記取得部は、前記外部記憶媒体から前記更新されたブートプログラムをメモリイメージデータとして取得することを特徴とする請求項１から４のいずれか一項に記載の制御装置。
【請求項６】
前記外部記憶媒体は、ＰＣＭＣＩＡ規格に準拠した記録媒体であることを特徴とする請求項１から５のいずれか一項に記載の制御装置。
【請求項７】
前記外部記憶媒体はＣＦ（コンパクトフラッシュ（登録商標））カードであることを特徴とする請求項６に記載の制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−５９３３９（Ｐ２００８−５９３３９Ａ）
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願番号】特願２００６−２３６２７５（Ｐ２００６−２３６２７５）
【出願日】平成１８年８月３１日（２００６．８．３１）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願日】平成１８年８月３１日（２００６．８．３１）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]