半導体チップ及びそれを搭載した半導体装置

【課題】信号特性の劣化を抑制した半導体チップを提供する。
【解決手段】半導体基板１１の少なくとも一方の面に形成された終端パッド１５と、一端が終端パッド１５と接続されて、半導体基板１１を貫通して形成された伝送体１４と、ミリ波帯高周波信号が伝送体１４を伝送した際の信号特性の劣化を抑制する少なくとも１つ以上の信号劣化抑制部と、を備える。また、上記半導体チップ１０と、低周波信号又は直流バイアスの少なくとも１つの信号の伝導路をなす低周波用の信号線路が設けられると共に、半導体チップ１０がバンプ接続に搭載されて、低周波信号用の信号線路を介した信号を半導体チップ１０に入出力されるチップ搭載基板２０とを備える。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミリ波帯高周波信号の信号処理を行う半導体チップ及びそれを搭載した半導体装置に関する。
【背景技術】
【０００２】
現在、短距離通信で１Ｇｂｐｓを超える高速の無線通信や自動車交通における衝突防止のための位置検知等を目的として、ミリ波帯（周波数帯域：３０ＧＨｚ〜３００ＧＨｚ）の高周波信号を用いた無線通信装置が開発されている。
【０００３】
このような無線通信装置は、電磁波を送受信するためのアンテナ、高周波信号を信号処理する半導体チップ等を備える。ミリ波帯高周波信号を扱うためには、信号処理手段である半導体チップとアンテナとの距離が重要である。この距離は高周波信号の伝送路長である。例えば、半導体チップとアンテナとの間の伝送路長が長くなると、大きな寄生容量等が発生する。そして、かかる寄生容量等により高周波信号の伝送特性が低下する。
【０００４】
また、ミリ波帯高周波信号が伝送路を伝送する場合に、高周波信号が電磁波として漏洩したり、クロストークや雑音の影響を受けたりすることがある。このような不都合を回避するため、伝送路としてマイクロストリップラインやコプレーナ導波路等が利用されている。
【０００５】
一方でかかる高周波信号を扱う電子機器の小型化の要求は、益々高まっている。小型化を実現するための提案として、特開２０１０−２０６０２１号公報は、導電部材が貫通した半導体チップを積層する技術を提案している。これにより、複数の半導体チップが３次元的に搭載されるため、電子機器の小型化が可能になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２０６０２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特開２０１０−２０６０２１号公報が提案する技術は、伝送する信号がミリ波帯高周波信号の場合については対応していない。従って、高周波信号が導電部材を伝送した際には、先に述べた寄生容量や漏洩り、大きな信号特性の劣化が起きる問題がある。
【０００８】
そこで、本発明の主目的は、高周波信号がチップ内を伝送する際の信号特性劣化が抑制できる半導体チップ及びそれを用いた半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、半導体チップにかかる発明は、半導体基板の少なくとも一方の面に形成された終端パッドと、一端が終端パッドと接続されて、半導体基板を貫通して形成された伝送体と、ミリ波帯高周波信号が伝送体を伝送した際の信号特性の劣化を抑制する少なくとも１つ以上の信号劣化抑制部と、を備えることを特徴とする。
【００１０】
また、上記半導体チップと、低周波信号又は直流バイアスの少なくとも１つの信号の伝導路をなす低周波用の信号線路が設けられると共に、半導体チップがバンプ接続して搭載されて、低周波用の信号線路を介した信号を半導体チップに入出力させるチップ搭載基板と、を備える。
【発明の効果】
【００１１】
本発明によれば、信号劣化抑制部を設けたので、高周波信号が伝送体を伝送する際に生じる信号特性の劣化が抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態にかかる半導体装置の断面図である。
【図２】第１の実施形態にかかる半導体チップの斜視図である。
【図３】第１の実施形態にかかる半導体チップの裏面側が誘電体基板と接続された半導体装置の断面図である。
【図４】本発明の第２の実施形態にかかる半導体装置の断面図である。
【図５】本発明の第３の実施形態にかかる半導体装置の断面図である。
【図６】第３の実施形態にかかる半導体チップの斜視図である。
【図７】第３の実施形態にかかる半導体チップの裏面側から見た平面図である。
【図８】第３の実施形態にかかる杭状のシールドビアを持つ半導体装置の斜視図である。
【図９】第３の実施形態にかかる帯状のシールドビアを持つ半導体装置の斜視図である。
【発明を実施するための形態】
【００１３】
＜第１の実施形態＞
本発明の実施形態を参照して説明する。図１は、本発明の第１の実施形態にかかる半導体装置２の断面図である。半導体装置２は、半導体チップ１０と、この半導体チップ１０が搭載された誘電体基板（チップ搭載基板）２０とを主要構成としている。
【００１４】
半導体チップ１０は、半導体基板１１の表面に形成された半導体回路１２、接続用パッド１３、半導体基板１１を貫通して形成された伝送体１４、半導体基板１１の裏面に形成された終端パッド１５を備える。なお、本実施形態においては半導体チップ１０の形成母材としてシリコン基板を用いた場合につて説明するが、ＧａＡｓ等の他の半導体基板を用いても良い。図２は、半導体チップ１０の斜視図である。図２においては、半導体基板１１等の詳細は図示省略している。
【００１５】
接続用パッド１３及び終端パッド１５は、半導体回路１２に接続されている。このとき、終端パッド１５は、伝送体１４を介して半導体回路１２に接続されている。伝送体１４は、信号を伝送させる機能と、信号が伝送する際の伝送損失を抑制する機能を持つ。このため、伝送体は筒状の金属で形成されている。即ち、伝送体１４は導波管を構成している。このように伝送損失を抑制させる機能を信号劣化抑制部と記載する。本実施形態における信号劣化抑制部は、伝送体１４を筒状の導波管に形成した構造に対応する。
【００１６】
半導体回路１２は、高周波伝送路と低周波伝送路とを含んでいる。高周波伝送路は、ミリ波帯高周波信号が伝送する伝送路で、伝送損失が最小化され、またインピーダンスマッチングが図られた伝送路である。このような高周波伝送路として、ストリップライン、マイクロストリップライン、コプレーナ導波路、トリプレート構造等が例示できる。なお、図２においては、終端パッド１５を取り囲むようにコプレーナ導波路をなす高周波導波路１６（１６ａ）が設けられ、接続用パッド１３と接触しないように上下層をなすマイクロストリップラインの高周波導波路１６（１６ｂ）が設けられている。一方、低周波伝送路は、”０”または”１”の論理信号を扱うデジタル信号、ベースバンド領域の低周波信号が伝送する。
【００１７】
誘電体基板２０は、表面に形成された接続用パッド２１、内部配線された基板内配線２２を備えた多層配線基板である。そして、基板内配線２２は配線接続ビア２３ａにより接続用パッド２１と接続されている。なお、基板内配線２２への信号の入出力は信号入出力用のビア２３ｂを介して行われる。
【００１８】
接続用パッド１３と接続用パッド２１とをバンプ５により接続したフリップチップ実装により、半導体チップ１０が誘電体基板２０に搭載されている。
【００１９】
なお、説明を簡単にするため、図１では半導体チップ１０や誘電体基板２０の接続用パッド１３、伝送体１４、終端パッド１５、基板内配線２２、配線接続ビア２３ａ等を１つだけ図示しているが、これらは必要に応じて複数個設けることも可能である。
【００２０】
伝送体１４は、以下のようにして製造される。先ず、シリコン基板（半導体基板１１）にエッチング技術を用いて貫通孔を形成し、熱酸化等により貫通孔の孔周壁に絶縁膜を形成する。この絶縁膜は伝送体１４と半導体基板１１との電気的な絶縁を行うために形成される。そして、鍍金やスパッタ等を用いて貫通孔の絶縁膜上に金属膜を形成する。この金属膜は孔周壁に形成されるため、筒状に形成されて、伝送体１４として機能する。次に、気相化学反応法等を用いて、筒状をなす金属膜の筒内に絶縁材を埋込む。
【００２１】
このようにして、伝送体１４が半導体基板１１を貫通して形成される。伝送体１４の水平断面形状は円形状や矩形状のいずれでもよい。なお、上記伝送体１４の製造方法は一例であり、本実施形態は他の公知の方法を排除するものではない。
【００２２】
このような半導体装置２において、低周波信号及び直流バイアスは、基板内配線２２、配線接続ビア２３ａ、接続用パッド２１、バンプ５、接続用パッド１３を介して半導体回路１２の低周波伝送路に入出力する。
【００２３】
一方、高周波信号は、伝送体１４を介して終端パッド１５と半導体回路１２との間で伝送される。終端パッド１５がパッチアンテナとして機能する場合を考える。この場合、電磁波を放射する場合は（送信モード）、半導体回路１２からの高周波信号が終端パッド１５に出力され、この終端パッド１５から電磁波として放射される。一方、電磁波を受信する場合は（受信モード）、終端パッド１５で受信された電磁波による高周波信号が伝送体１４を介して半導体回路１２に入力する。
【００２４】
伝送体１４は、半導体回路１２と終端パッド１５とを接続する最短の伝送路をなすと共に、ミリ波帯高周波信号に対して導波管として機能するので、この伝送体１４を伝送する高周波信号の伝送損失が大幅に抑制される。従って、半導体回路１２と終端パッド１５との間を伝送する高周波信号の信号特性の劣化が抑えられる。
【００２５】
なお、終端パッド１５をアンテナとして機能させる場合の他に、半導体チップ１０の裏面配線やアンテナの電極等として機能させる利用が可能である。
【００２６】
ところで、上記説明では、接続用パッド１３はバンプ５を介して接続用パッド２１と接続される構成であったが、例えば図３に示す半導体チップであっても良い。図３は、図１に示す半導体チップ１０を裏返した構成となっている。即ち、接続用パッド１３ａがバンプ５を介して接続用パッド２１と接続されている。無論、このとき例えば送信モードにおいては、半導体回路１２からの高周波信号が終端パッド１５ａに出力される。また、受信モードにおいては、電磁波が終端パッド（終端パッド）１５ａで受信されて、その信号が半導体回路１２に入力することになる。
＜第２の実施形態＞
次に、本発明の第２の実施形態を説明する。なお、第１の実施形態と同一構成に関しては同一符号を用いて説明を適宜省略する。
【００２７】
第１の実施形態においては、終端パッド１５をアンテナとして機能させた。そして、図１に示すように、半導体基板１１を貫通して形成された伝送体１４を介して半導体回路１２と接続した。
【００２８】
これに対し、本実施形態では、バンプ接続により積層基板（終端パッド基板）を半導体チップに搭載して、この積層基板に設けた終端パッドをアンテナとして作用させるものである。
【００２９】
図４は、本実施形態にかかる半導体装置２の断面図である。図１に示す構成に加え、積層基板３０が半導体チップ１０に搭載されている。積層基板３０の表面には接続用パッド３１が形成され、裏面には終端パッド３４が形成されている。また、積層基板３０の内部には基板内配線３３が形成され、この基板内配線３３と接続用パッド３１及び終端パッド３４が、接続部３２ａ、３２ｂにより接続されている。そして、接続用パッド３１と接続用パッド１５ｂとがバンプ６を介して接続されている
これにより、送信モードにおいて、半導体回路１２からの高周波信号は、伝送体１４、接続用パッド１５ｂ、バンプ６、基板内配線３３等を介して終端パッド３４に出力される。一方、受信モードにおいて、終端パッド３４で受信された電磁波による信号は、基板内配線３３、接続用パッド３１、バンプ６、接続用パッド１５ｂ、伝送体１４を介して半導体回路１２に入力する。
【００３０】
このような構成により、高周波信号の伝送路を可能な限り短くすることができる。従って、信号特性の劣化が抑制できる。また、終端パッド３４を複数設けることによりアレイアンテナが形成できる。アレイアンテナを半導体チップ１０の裏面等に形成する場合には、大きな面積が必要となるので、チップサイズは大きくなる。従って、半導体チップのコストがアップする。しかし、積層基板３０を設けることにより、信号特性の劣化を抑制しながら、半導体チップ１０のサイズアップが防止できる。
＜第３の実施形態＞
次に、本発明の第３の実施形態を説明する。なお、第１の実施形態と同一構成に関しては同一符号を用いて説明を適宜省略する。
【００３１】
これまで説明した各実施形態においては、高周波信号の漏洩については言及しなかった。しかし、かかる漏洩も信号特性の劣化要因である。そこで、本実施形態においては、かかる漏洩を抑制しながら高周波信号が伝送できるようにする。
【００３２】
図５は、本実施形態にかかる半導体装置２の断面図である。また、図６は半導体チップ１０の斜視図である。なお、図６においては、半導体基板１１等の詳細は図示省略している。
【００３３】
図５及び図６に示すように、本実施形態にかかる半導体装置２は、伝送体１４を備える。そして、この伝送体１４を取り囲むように柱状のシールドビア（信号劣化抑制部）１７が複数設けられている。
【００３４】
そして、シールドビア１７は、半導体チップ１０の裏面側に形成された伝送路１６ｃと、半導体回路１２側に設けられた伝送路１６ｄとに接続されている。半導体回路１２側の伝送路１６ｄは、例えば接地電位のような固定電位に設定されている。従って、シールドビア１７や伝送路１６ｃは、伝送路１６ｄと同電位となり、外部からのノイズ等の侵入が防止できると共に、伝送体１４を伝送する高周波信号の漏れが防止できる。よって、高周波信号の伝送特性が向上し、信号特性の劣化が防止できる。
【００３５】
ところで、図６においては、シールドビア１７は図面の左側に設けられている。高周波信号の漏洩は、電磁波として伝送路から漏洩する。そして、この漏洩は、伝送路の路方向が急激に変化する位置や終端近傍の位置で起き易い。このため、図１に示すように終端パッド１５がアンテナとして作用する場合には、伝送体１４と終端パッド１５との接続位置で最も漏洩が起き易いと考えられる。図７は、終端パッド１５を望む半導体チップ１０の平面図である。伝送体１４の中心位置Ｏ１と終端パッド１５の中心位置Ｏ２との接続位置は、図６や図７において左側にずれている。
【００３６】
このような構成では、伝送体１４が近接する終端パッド１５の端部Ｋ側からの漏洩が多くなる。即ち、漏洩方向に異方性が生じる。図７では、漏洩が多い領域を点線領域Ａで例示している。そこで、本実施形態では、図６や図７に示すように、漏洩が大きくなる終端パッド１５の端部Ｋ側にシールドビア１７を複数設けている従って、この方向の漏洩防止が可能となる。なお、漏洩方向に異方性がない場合には、終端パッド１５を取り囲むようにシールドビア１７を設けることが好ましい。
【００３７】
ところで、上記説明では、シールドビア１７は、伝送路１６ｃと伝送路１６ｄとを接続するように、半導体基板１１を貫通して設けられていた。しかし、本実施形態はかかる構成に限定するものではなく、例えば図８に示すように、杭状のシールドビア１８を複数設けても良い。シールドビアの作用は高周波信号の漏洩を抑制することであり、漏洩箇所が起きる位置に設けることが重要である。従って、高周波信号の漏洩が最も大きな領域のみをシールドすれば漏洩を効果的に抑制できる。
【００３８】
また、例えば図９に示すように、帯状のシールドビア１９であっても良い。図９は、図８に示す複数の杭状のシールドビア１８を連結した構造となっている。このため、杭状のシールドビア１８のビア間から漏洩する成分を完全に防止できるようになり、漏洩による信号特性の劣化が防止できる。
【００３９】
本発明は、高周波領域を使用する無線装置に適用して好適である。
【符号の説明】
【００４０】
２半導体装置
５，６バンプ
１０半導体チップ
１１半導体基板
１２半導体回路
１３，１３ａ，１５ｂ，２１，３１接続用パッド
１４伝送体
１５，１５ａ，３４終端パッド
１６（１６ａ，１６ｂ）高周波導波路
１６ｃ，１６ｄ伝送路
１７，１８，１９シールドビア
２０誘電体基板（チップ搭載基板）
３０積層基板

【特許請求の範囲】
【請求項１】
高周波信号が伝送する伝送路を含む半導体チップであって、
半導体基板の少なくとも一方の面に形成された終端パッドと、
一端が前記終端パッドと接続されて、前記半導体基板を貫通して形成された伝送体と、
ミリ波帯高周波信号が前記伝送体を伝送した際の信号特性の劣化を抑制する少なくとも１つ以上の信号劣化抑制部と、を備えることを特徴とする半導体チップ。
【請求項２】
請求項１に記載の半導体チップであって、
前記伝送体を筒状の導波管に形成することにより、前記信号劣化抑制部を構成したことを特徴とする半導体チップ。
【請求項３】
請求項１又は２に記載の半導体チップであって、
前記終端パッドに接続された前記伝送体を伝送する前記高周波信号の伝送方向が大きく変化する位置にシールドビアを設けて、前記信号劣化制御部を構成したことを特徴とする半導体チップ。
【請求項４】
請求項３に記載の半導体チップであって、
前記半導体基板を貫通して柱状のビアを複数並設し、かつ、該ビアの電位を固定して、前記シールドビアを構成したことを特徴とする半導体チップ。
【請求項５】
請求項３に記載の半導体チップであって、
前記半導体基板に杭状のビアを複数並設し、かつ、該ビアの電位を固定して、前記シールドビアを構成したことを特徴とする半導体チップ。
【請求項６】
請求項３に記載の半導体チップであって、
前記半導体基板に帯状のビアを設け、かつ、該ビアの電位を固定して、前記シールドビアを構成したことを特徴とする半導体チップ。
【請求項７】
高周波信号が伝送する伝送路を備えた半導体装置であって、
請求項１乃至６のいずれか１項に記載の半導体チップと、
低周波信号又は直流バイアスの少なくとも１つの信号の伝導路をなす低周波用の信号線路が設けられると共に、前記半導体チップがバンプ接続して搭載されて、前記低周波用の信号線路を介した信号を前記半導体チップに入出力させるチップ搭載基板と、を備えることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置であって、
前記半導体チップが、終端パッドを備え、該終端パッドが電磁波の放射及び受信を行うアンテナであることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
一方の面に前記終端パッドが複数並設されて、前記半導体チップにバンプ接続された終端パッド基板を備えることを特徴とする半導体装置。

【図１】