半導体パッケージの製造方法
【課題】接続信頼性が高く、コストに優れた、狭ピッチ化にも対応可能な接続端子を有する半導体パッケージの製造方法を提供する。
【解決手段】半導体素子をフリップチップ実装する配線基板の最上層の導体回路上に、複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、シード層（無電解金属めっき）を形成し、ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成し、電解金属めっきで金属ポストを形成した後、前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する工程を含む。はんだを形成する手法として採用されていた電解めっき工法に替わり、はんだペーストの充填（印刷）手法を採用する。
【解決手段】半導体素子をフリップチップ実装する配線基板の最上層の導体回路上に、複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、シード層（無電解金属めっき）を形成し、ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成し、電解金属めっきで金属ポストを形成した後、前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する工程を含む。はんだを形成する手法として採用されていた電解めっき工法に替わり、はんだペーストの充填（印刷）手法を採用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続信頼性が高く、狭ピッチ化にも対応可能な接続端子を有する半導体パッケージを、低コストで得る上で有効な製造方法に関する。
【背景技術】
【０００２】
高度情報化時代を迎え、情報通信技術が急速に発達し、情報通信機器に用いられる各種半導体素子（ＩＣチップ）の高密度化が図られている。
それに伴い、半導体パッケージにおいて、半導体素子を実装するためのインターポーザ基板や半導体素子を含む電子部品を実装するプリント基板を総称するプリント配線板には、高密度化と高速対応が要求されている。
一方、エレクトロ二クス機器には，小型・薄型化・軽量化が要求されることが多いため、高密度化，高速対応，小型化，薄型化をバランスよく併存させることが必要となっている。
【０００３】
これらの実現のために、プリント配線板に対しては、配線ルールの微細化や、配線層の多層化，さらには、高速対応のための物性を有する絶縁材料の採用，絶縁層の層間を接続する接続ビアホールの微細化，絶縁層の薄型化などが要求されている。
ＩＣチップの実装形態に関しては、従来から用いられてきたリードフレームやピン，ワイヤを用いた方式の採用が困難化している用途もある。
半導体素子と基板のサイズが小型化するため実装面積が低減し、半導体素子との接続端子であるバンプおよびバンプピッチは狭小化する傾向にあり、これに対して半導体素子の電極数は増加傾向にある。
実装面積の低減や半導体素子の電極数の増加に対応するには、端子領域に対して面配置可能なフリップチップを用いたフリップチップ実装方式が適しており、高密度で電気性能に優れる方式として、フリップチップ実装は、近年、急速に成長している。
【０００４】
このような半導体パッケージとしては、コア基板上に形成されたビルドアップ層と、このビルドアップ層の上面に、はんだバンプを介してＩＣチップが実装される接続パッドを備える構造のパッケージ基板が用いられており、両者の接続性を高めるために、ＩＣチップと半導体パッケージとの間のはんだバンプ部に、アンダーフィル（封止用樹脂）が充填される。
【０００５】
フリップチップ実装などにおいては、ＢＧＡ（ボール・グリッド・アレイ）が多く用いられている。このＢＧＡは、実装対象の基板ははんだパッドを有し、実装されるインターポーザやＩＣチップははんだバンプを有し、対応するはんだパッド上にはんだバンプを有する基板等を載せ、加熱し、はんだを溶融することで接合する実装手法である。
【０００６】
図１は、従来のはんだバンプ形成の製造方法を（ａ）〜（ｅ）の順次記号の各図によって示す工程手順図である。図１の（ａ）〜（ｅ）は全て断面図を示す。
【０００７】
図１（ａ）は、配線基板の最外層である絶縁樹脂層１上に、接続端子となる導体パッド２が形成され、これを覆うようにソルダーレジスト（ＳＲ）層３が形成された状態を示している。
【０００８】
図１（ｂ）は、接続端子となる導体パッド２が露出するようにソルダーレジスト層３にソルダーレジスト開口４が設けられた状態を示している。
【０００９】
図１（ｃ）は、導体パッド２に、金属被覆層５が施された状態を示している。ここでは例えば金属被覆層５は、Ｎｉ層およびＡｕ層の順に形成され、端子接合部として用いられる。Ｎｉ層ははんだ接合部の電気的、機械的信頼性を確保するものであり、またＡｕ層ははんだ接合終了まで、Ｎｉ層表面の酸化を防止するために設けられるものである。このような金属被覆層が形成された端子接合部の構造は半導体パッケージに限らず、はんだ接合を行う端子部構造として一般的に用いられている。
【００１０】
図１（ｄ）は、はんだペースト６をスキージ７とメタルマスク８を介して印刷し、ソルダーレジスト開口部４に、はんだペースト６を充填させる、一般的なはんだ印刷工程を示している。
【００１１】
図１（ｅ）は、はんだペーストがリフロー工程で溶融し、Ｎｉ層と合金層を形成することで導体パッド２と接合し、はんだバンプ９が形成された状態を示している。一般的にＩＣチップとの接続に用いられるはんだバンプ９は、直径が約５０〜２００μｍで、その数は１ｃｍ２当たり約５０個から１５０個程度となっている。
【００１２】
ここで、上述したように、はんだ接続パッドの微小化が進行し、従来のメタルマスクを用いたはんだ印刷法ではバンプ形成が困難となってきている。
この要因は、主として、はんだ接続パッドの微小化による工程歩留まりの大幅な低下と、メタルマスクの加工限界により、バンプ高さの確保が困難となっていることなどが挙げられる。
【００１３】
このような状況への対策で、新たなバンプ形成工法として、マイクロボール搭載工法やはんだプリコート法などが提案されているが、処理タクトや材料コスト等の問題から、幅広く適用されるまでには至っていない。
【００１４】
そこで、接続パッドとして、機械的強度があり、材質として安定で高信頼性を有する、銅ポスト構造が提案されている（例えば、特許文献１および２）。
【００１５】
この銅ポスト構造において、ＩＣチップ側のはんだ量が十分でない場合、銅ポストに対してもはんだを形成する必要がある。
このはんだを形成する手法として、Ｓｎ，Ｓｎ−３Ｃｕ，Ｓｎ−３．５Ａｇ，Ｓｎ−２Ｂｉ等による電解めっき工法が挙げられる。
【００１６】
しかしながら、この電解めっき工法では、液管理の容易な一元系の錫めっきではウイスカ（メッキ皮膜表面に発生するヒゲ状の金属結晶）の発生が問題となる。
また、その他多元系のめっきでは液管理上の課題が多い。
加えて、上記合金は、現在幅広く用いられているＳｎ−３．０Ａｇ−０．５Ｃｕ（ＳＡＣ３０５）よりも融点が高く、基板への熱負荷が増加することとなる。
さらに、電解めっき工法では、はんだ印刷工法と比較し、コストが大幅な増加となることが懸念される。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１０−２５１５５２号公報
【特許文献２】特開２０１１−１２４５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明はかかる従来の問題点に鑑みてなされたもので、接続端子とバンプ間の接合強度とコストに優れる、信頼性の高い半導体パッケージの製造方法（好適なはんだバンプ構造）を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、
導体回路を形成した基板上に、層間絶縁樹脂層，導体回路を順次積層形成（ビルドアップ）してなる多層配線基板に、半導体素子（ＩＣチップ）をフリップチップ実装することにより得られる半導体パッケージの製造方法において、
最上層の導体回路上に複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設ける工程と、
前記ソルダーレジスト開口内を含むソルダーレジスト層に、シード層として無電解金属めっきを形成する工程と、
前記ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成する工程と、
前記開口内に電解金属めっきで金属ポストを形成する工程と、
前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する工程と、
前記はんだペーストを加熱により溶融および固化させてはんだバンプを形成する工程と、前記ドライフィルムレジスト層を除去する工程と、
前記ソルダーレジストの無電解金属めっき層を除去する工程、を含むことを特徴とする半導体パッケージの製造方法である。
【発明の効果】
【００２０】
狭ピッチな金属ポストにバンプ形成を行なうにあたり、銅ポスト構造の形成後に、はんだを形成する手法として採用されていた電解めっき工法に替わり、はんだペーストの充填（印刷手法）により実現される。
従って、電解めっきに比較して低コストな印刷手法が採用される工程のウェイトが増加するため、接合強度の高い半導体パッケージ作製が低コストで実現できる。
【００２１】
また、はんだペーストを充填する工程では、メタルマスクを使用することなく、ドライフィルムレジスト上から直接スキージを使用しての充填が可能である。
従って、メタルマスクのコストが削減でき、更なる低コスト化が可能となる。
また、はんだペーストの充填量は、ドライフィルムレジストの厚さで調整されるため、従来のメタルマスク印刷法よりも十分なはんだ量をばらつきなく供給することができる。このため、接続信頼性の高い半導体パッケージの作製が実現できる。
【図面の簡単な説明】
【００２２】
【図１】従来のはんだバンプ形成方法を示す工程手順の説明図る。
【図２】本発明による半導体パッケージを示す説明図。
【図３】本発明による半導体パッケージの製造方法を示す工程手順の説明図。
【発明を実施するための形態】
【００２３】
本発明に係る半導体パッケージの製造方法を詳細に説明する。
本発明による半導体パッケージ２２の完成図を図２に示す。
図３は本発明における半導体パッケージの製造方法を示す工程手順の説明図である。
本発明に用いられる導電層１１（導体回路）は、エッチング処理を利用したサブストラクティブ法で形成されたものや、電解めっきを利用したセミアディティブ法で形成したものが挙げられ、いずれの工法で形成されたものを用いてもよい。
【００２４】
コア基板を形成する場合、コア基材としては、代表的なものとして銅張積層板（ＣＣＬ）がよく用いられ、絶縁層としてはガラスエポキシ材やポリイミドフィルム，ポリアミドフィルム，液晶フィルム，アラミド材等を用いることができる。
銅張積層板としては絶縁層に接着剤層を介して銅箔を加熱圧着したものや、絶縁材料を接着剤層を介さずに銅箔に加熱圧着したもの、銅箔に絶縁素材をキャストして加熱したもの、絶縁層に表面処理を施した後、シード層としてニクロムなどシード層をスパッタした後、導電層をスパッタやめっきによって銅箔層を形成したものなどが採用可能である。
【００２５】
まず、絶縁樹脂層１１上に所望の手法で形成した導体パッド１２に、ソルダーレジスト層１３を形成する（図３（ｆ））。
上記ソルダーレジスト層１３は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりすることにより形成することができる。
上記ソルダーレジスト層１３の厚さは、５〜７０μｍが望ましい。
上記厚さが５μｍ未満では、ソルダーレジスト層の剥がれ，クラックの発生等が起こりやすく、７０μｍを超えると開口部の形成が困難になる。
【００２６】
絶縁樹脂層１１には、任意の有機材料および無機材料を使用することができる。
具体的には、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなるが、これに限定されるものではない。
また、導体パッド１２には金属から成るものであれば構わないが、コストおよび導電性から一般的に銅が好ましい。
【００２７】
ソルダーレジスト材料は、電気絶縁性の樹脂であれば特に制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系、ポリイミド系などの一般的なレジスト材料から選択することができる。
【００２８】
次に、形成されたソルダーレジスト層１３をパターン露光〜現像によりパターニングし、接続端子となる導体パッドに対応するように、ソルダーレジスト開口１４を形成する（図３（ｇ））。
ソルダーレジスト層のパターン形成方法は、半導体パッケージの製造時に使用されている方法が何れも使用可能である。
【００２９】
次いで、無電解銅めっきにて、ソルダーレジスト開口１４内の壁面，底部を含めてソルダーレジストの全面に約１μｍ厚の無電解銅めっき層１５を形成する（図３（ｈ））。
この無電解銅めっき層１５は、従来のセミアディティブ工法におけるシード層と呼ばれる層であり、後の工程において無電解銅めっき層１５に給電することにより、無電解銅めっき層１５の上に所定のパターンの電解銅めっきを行なうためのものである。
【００３０】
次に、無電解銅めっき層１５の上に、ドライフィルムレジスト層１６を形成する（図３（ｉ））。
このドライフィルムレジストは、例えばアルカリ可溶性光硬化型のドライフィルムレジストが挙げられるが、特にはんだバンプ形成のためのリフロー耐熱性が求められる。
例えば、デュポンＭＲＣドライフィルム（株）製ＷＢ５０００シリーズ（厚み：５０μｍ）が使用可能である。
さらに、ドライフィルムレジスト層１６にパターン露光〜現像によりパターニングし、ドライフィルムレジスト開口１７を形成する（図３（ｊ））。
このドライフィルムレジスト開口１７は、直下のソルダーレジスト開口１４に対応するように形成するが、ソルダーレジスト開口１４よりも大きな径にて形成する。
開口径の関係を上記の様に設定することで、ドライフィルムレジスト開口１７を形成する際に、直下のソルダーレジスト開口１４を完全に露出させることが容易であり、アライメント精度の上で有効である。
【００３１】
次に、電解めっきにより、金属ポスト１８を形成する（図３（ｋ））。
金属ポスト１８を構成する金属は銅が好ましい。
【００３２】
次に、金属被覆層１９を形成する（図３（ｌ））。
金属被覆層１９の機能・目的は各種であり、鉛フリーはんだの適用，ボイド（空隙）による接合不良の解消，はんだ濡れ性の向上などを目的とする表面処理が例示される。
環境問題に配慮した鉛フリーはんだは、錫，銀，銅を含む組成であり、鉛を含む従来の共晶組成のはんだよりも溶融温度が高い。
従って、はんだ付けの際も、リフロー処理を高温で行なう必要があるため、接合界面の金属間化合物の生成量が多く、また界面に生じたボイド（空隙）による接合不良が問題視されている。
そこで、接合不良の原因となる金属間化合物の生成量を抑制する目的で、はんだパッドにニッケル層を形成するという方法が採用されている。
金属被覆層１９としては、ニッケルに限らず、パラジウム，金，銀，白金，錫等の耐食性金属から選択される単体あるいは合金が採用される。
具体的には、ニッケル−金，ニッケル−パラジウム−金，錫等により表面処理層を形成することが望ましい。
金属被覆層１９は、めっき，蒸着，電着等により形成することができるが、金属被覆層の均一性に優れるという点からめっきが望ましい。
【００３３】
次に、ドライフィルムレジスト層１６の上から、メタルマスクを使用せずスキージを用いて、直接印刷によりはんだペースト２０を充填する（図３（ｍ））。
続いて、はんだペースト２０のリフローを行ない硬化させることで、はんだバンプ２１を形成する（図３（ｎ））。
その後、ペースト中に含まれるフラックスを洗浄により除去した後、苛性ソーダや有機溶剤たとえばエタノールアミンなどのアルカリ溶剤にてドライフィルムレジスト層１６を剥離除去する（図３（ｏ））。
【００３４】
最後に、無電解金属めっき層１５を硫酸過水系のエッチング液で除去し、半導体パッケージ２２が得られる（図３（ｐ））。
【符号の説明】
【００３５】
１，１１・・・絶縁樹脂層
２，１２・・・導体パッド
３，１３・・・ソルダーレジスト（ＳＲ）層
４，１４・・・ソルダーレジスト開口
５，１９・・・金属被覆層
６，２０・・・はんだペースト
７・・・スキージ
８・・・メタルマスク
９，２１・・・はんだバンプ
１５・・・無電解金属めっき層
１６・・・ドライフィルムレジスト層
１７・・・ドライフィルムレジスト開口
１８・・・金属ポスト
２２・・・半導体パッケージ
【技術分野】
【０００１】
本発明は、接続信頼性が高く、狭ピッチ化にも対応可能な接続端子を有する半導体パッケージを、低コストで得る上で有効な製造方法に関する。
【背景技術】
【０００２】
高度情報化時代を迎え、情報通信技術が急速に発達し、情報通信機器に用いられる各種半導体素子（ＩＣチップ）の高密度化が図られている。
それに伴い、半導体パッケージにおいて、半導体素子を実装するためのインターポーザ基板や半導体素子を含む電子部品を実装するプリント基板を総称するプリント配線板には、高密度化と高速対応が要求されている。
一方、エレクトロ二クス機器には，小型・薄型化・軽量化が要求されることが多いため、高密度化，高速対応，小型化，薄型化をバランスよく併存させることが必要となっている。
【０００３】
これらの実現のために、プリント配線板に対しては、配線ルールの微細化や、配線層の多層化，さらには、高速対応のための物性を有する絶縁材料の採用，絶縁層の層間を接続する接続ビアホールの微細化，絶縁層の薄型化などが要求されている。
ＩＣチップの実装形態に関しては、従来から用いられてきたリードフレームやピン，ワイヤを用いた方式の採用が困難化している用途もある。
半導体素子と基板のサイズが小型化するため実装面積が低減し、半導体素子との接続端子であるバンプおよびバンプピッチは狭小化する傾向にあり、これに対して半導体素子の電極数は増加傾向にある。
実装面積の低減や半導体素子の電極数の増加に対応するには、端子領域に対して面配置可能なフリップチップを用いたフリップチップ実装方式が適しており、高密度で電気性能に優れる方式として、フリップチップ実装は、近年、急速に成長している。
【０００４】
このような半導体パッケージとしては、コア基板上に形成されたビルドアップ層と、このビルドアップ層の上面に、はんだバンプを介してＩＣチップが実装される接続パッドを備える構造のパッケージ基板が用いられており、両者の接続性を高めるために、ＩＣチップと半導体パッケージとの間のはんだバンプ部に、アンダーフィル（封止用樹脂）が充填される。
【０００５】
フリップチップ実装などにおいては、ＢＧＡ（ボール・グリッド・アレイ）が多く用いられている。このＢＧＡは、実装対象の基板ははんだパッドを有し、実装されるインターポーザやＩＣチップははんだバンプを有し、対応するはんだパッド上にはんだバンプを有する基板等を載せ、加熱し、はんだを溶融することで接合する実装手法である。
【０００６】
図１は、従来のはんだバンプ形成の製造方法を（ａ）〜（ｅ）の順次記号の各図によって示す工程手順図である。図１の（ａ）〜（ｅ）は全て断面図を示す。
【０００７】
図１（ａ）は、配線基板の最外層である絶縁樹脂層１上に、接続端子となる導体パッド２が形成され、これを覆うようにソルダーレジスト（ＳＲ）層３が形成された状態を示している。
【０００８】
図１（ｂ）は、接続端子となる導体パッド２が露出するようにソルダーレジスト層３にソルダーレジスト開口４が設けられた状態を示している。
【０００９】
図１（ｃ）は、導体パッド２に、金属被覆層５が施された状態を示している。ここでは例えば金属被覆層５は、Ｎｉ層およびＡｕ層の順に形成され、端子接合部として用いられる。Ｎｉ層ははんだ接合部の電気的、機械的信頼性を確保するものであり、またＡｕ層ははんだ接合終了まで、Ｎｉ層表面の酸化を防止するために設けられるものである。このような金属被覆層が形成された端子接合部の構造は半導体パッケージに限らず、はんだ接合を行う端子部構造として一般的に用いられている。
【００１０】
図１（ｄ）は、はんだペースト６をスキージ７とメタルマスク８を介して印刷し、ソルダーレジスト開口部４に、はんだペースト６を充填させる、一般的なはんだ印刷工程を示している。
【００１１】
図１（ｅ）は、はんだペーストがリフロー工程で溶融し、Ｎｉ層と合金層を形成することで導体パッド２と接合し、はんだバンプ９が形成された状態を示している。一般的にＩＣチップとの接続に用いられるはんだバンプ９は、直径が約５０〜２００μｍで、その数は１ｃｍ２当たり約５０個から１５０個程度となっている。
【００１２】
ここで、上述したように、はんだ接続パッドの微小化が進行し、従来のメタルマスクを用いたはんだ印刷法ではバンプ形成が困難となってきている。
この要因は、主として、はんだ接続パッドの微小化による工程歩留まりの大幅な低下と、メタルマスクの加工限界により、バンプ高さの確保が困難となっていることなどが挙げられる。
【００１３】
このような状況への対策で、新たなバンプ形成工法として、マイクロボール搭載工法やはんだプリコート法などが提案されているが、処理タクトや材料コスト等の問題から、幅広く適用されるまでには至っていない。
【００１４】
そこで、接続パッドとして、機械的強度があり、材質として安定で高信頼性を有する、銅ポスト構造が提案されている（例えば、特許文献１および２）。
【００１５】
この銅ポスト構造において、ＩＣチップ側のはんだ量が十分でない場合、銅ポストに対してもはんだを形成する必要がある。
このはんだを形成する手法として、Ｓｎ，Ｓｎ−３Ｃｕ，Ｓｎ−３．５Ａｇ，Ｓｎ−２Ｂｉ等による電解めっき工法が挙げられる。
【００１６】
しかしながら、この電解めっき工法では、液管理の容易な一元系の錫めっきではウイスカ（メッキ皮膜表面に発生するヒゲ状の金属結晶）の発生が問題となる。
また、その他多元系のめっきでは液管理上の課題が多い。
加えて、上記合金は、現在幅広く用いられているＳｎ−３．０Ａｇ−０．５Ｃｕ（ＳＡＣ３０５）よりも融点が高く、基板への熱負荷が増加することとなる。
さらに、電解めっき工法では、はんだ印刷工法と比較し、コストが大幅な増加となることが懸念される。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１０−２５１５５２号公報
【特許文献２】特開２０１１−１２４５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明はかかる従来の問題点に鑑みてなされたもので、接続端子とバンプ間の接合強度とコストに優れる、信頼性の高い半導体パッケージの製造方法（好適なはんだバンプ構造）を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、
導体回路を形成した基板上に、層間絶縁樹脂層，導体回路を順次積層形成（ビルドアップ）してなる多層配線基板に、半導体素子（ＩＣチップ）をフリップチップ実装することにより得られる半導体パッケージの製造方法において、
最上層の導体回路上に複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設ける工程と、
前記ソルダーレジスト開口内を含むソルダーレジスト層に、シード層として無電解金属めっきを形成する工程と、
前記ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成する工程と、
前記開口内に電解金属めっきで金属ポストを形成する工程と、
前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する工程と、
前記はんだペーストを加熱により溶融および固化させてはんだバンプを形成する工程と、前記ドライフィルムレジスト層を除去する工程と、
前記ソルダーレジストの無電解金属めっき層を除去する工程、を含むことを特徴とする半導体パッケージの製造方法である。
【発明の効果】
【００２０】
狭ピッチな金属ポストにバンプ形成を行なうにあたり、銅ポスト構造の形成後に、はんだを形成する手法として採用されていた電解めっき工法に替わり、はんだペーストの充填（印刷手法）により実現される。
従って、電解めっきに比較して低コストな印刷手法が採用される工程のウェイトが増加するため、接合強度の高い半導体パッケージ作製が低コストで実現できる。
【００２１】
また、はんだペーストを充填する工程では、メタルマスクを使用することなく、ドライフィルムレジスト上から直接スキージを使用しての充填が可能である。
従って、メタルマスクのコストが削減でき、更なる低コスト化が可能となる。
また、はんだペーストの充填量は、ドライフィルムレジストの厚さで調整されるため、従来のメタルマスク印刷法よりも十分なはんだ量をばらつきなく供給することができる。このため、接続信頼性の高い半導体パッケージの作製が実現できる。
【図面の簡単な説明】
【００２２】
【図１】従来のはんだバンプ形成方法を示す工程手順の説明図る。
【図２】本発明による半導体パッケージを示す説明図。
【図３】本発明による半導体パッケージの製造方法を示す工程手順の説明図。
【発明を実施するための形態】
【００２３】
本発明に係る半導体パッケージの製造方法を詳細に説明する。
本発明による半導体パッケージ２２の完成図を図２に示す。
図３は本発明における半導体パッケージの製造方法を示す工程手順の説明図である。
本発明に用いられる導電層１１（導体回路）は、エッチング処理を利用したサブストラクティブ法で形成されたものや、電解めっきを利用したセミアディティブ法で形成したものが挙げられ、いずれの工法で形成されたものを用いてもよい。
【００２４】
コア基板を形成する場合、コア基材としては、代表的なものとして銅張積層板（ＣＣＬ）がよく用いられ、絶縁層としてはガラスエポキシ材やポリイミドフィルム，ポリアミドフィルム，液晶フィルム，アラミド材等を用いることができる。
銅張積層板としては絶縁層に接着剤層を介して銅箔を加熱圧着したものや、絶縁材料を接着剤層を介さずに銅箔に加熱圧着したもの、銅箔に絶縁素材をキャストして加熱したもの、絶縁層に表面処理を施した後、シード層としてニクロムなどシード層をスパッタした後、導電層をスパッタやめっきによって銅箔層を形成したものなどが採用可能である。
【００２５】
まず、絶縁樹脂層１１上に所望の手法で形成した導体パッド１２に、ソルダーレジスト層１３を形成する（図３（ｆ））。
上記ソルダーレジスト層１３は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりすることにより形成することができる。
上記ソルダーレジスト層１３の厚さは、５〜７０μｍが望ましい。
上記厚さが５μｍ未満では、ソルダーレジスト層の剥がれ，クラックの発生等が起こりやすく、７０μｍを超えると開口部の形成が困難になる。
【００２６】
絶縁樹脂層１１には、任意の有機材料および無機材料を使用することができる。
具体的には、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなるが、これに限定されるものではない。
また、導体パッド１２には金属から成るものであれば構わないが、コストおよび導電性から一般的に銅が好ましい。
【００２７】
ソルダーレジスト材料は、電気絶縁性の樹脂であれば特に制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系、ポリイミド系などの一般的なレジスト材料から選択することができる。
【００２８】
次に、形成されたソルダーレジスト層１３をパターン露光〜現像によりパターニングし、接続端子となる導体パッドに対応するように、ソルダーレジスト開口１４を形成する（図３（ｇ））。
ソルダーレジスト層のパターン形成方法は、半導体パッケージの製造時に使用されている方法が何れも使用可能である。
【００２９】
次いで、無電解銅めっきにて、ソルダーレジスト開口１４内の壁面，底部を含めてソルダーレジストの全面に約１μｍ厚の無電解銅めっき層１５を形成する（図３（ｈ））。
この無電解銅めっき層１５は、従来のセミアディティブ工法におけるシード層と呼ばれる層であり、後の工程において無電解銅めっき層１５に給電することにより、無電解銅めっき層１５の上に所定のパターンの電解銅めっきを行なうためのものである。
【００３０】
次に、無電解銅めっき層１５の上に、ドライフィルムレジスト層１６を形成する（図３（ｉ））。
このドライフィルムレジストは、例えばアルカリ可溶性光硬化型のドライフィルムレジストが挙げられるが、特にはんだバンプ形成のためのリフロー耐熱性が求められる。
例えば、デュポンＭＲＣドライフィルム（株）製ＷＢ５０００シリーズ（厚み：５０μｍ）が使用可能である。
さらに、ドライフィルムレジスト層１６にパターン露光〜現像によりパターニングし、ドライフィルムレジスト開口１７を形成する（図３（ｊ））。
このドライフィルムレジスト開口１７は、直下のソルダーレジスト開口１４に対応するように形成するが、ソルダーレジスト開口１４よりも大きな径にて形成する。
開口径の関係を上記の様に設定することで、ドライフィルムレジスト開口１７を形成する際に、直下のソルダーレジスト開口１４を完全に露出させることが容易であり、アライメント精度の上で有効である。
【００３１】
次に、電解めっきにより、金属ポスト１８を形成する（図３（ｋ））。
金属ポスト１８を構成する金属は銅が好ましい。
【００３２】
次に、金属被覆層１９を形成する（図３（ｌ））。
金属被覆層１９の機能・目的は各種であり、鉛フリーはんだの適用，ボイド（空隙）による接合不良の解消，はんだ濡れ性の向上などを目的とする表面処理が例示される。
環境問題に配慮した鉛フリーはんだは、錫，銀，銅を含む組成であり、鉛を含む従来の共晶組成のはんだよりも溶融温度が高い。
従って、はんだ付けの際も、リフロー処理を高温で行なう必要があるため、接合界面の金属間化合物の生成量が多く、また界面に生じたボイド（空隙）による接合不良が問題視されている。
そこで、接合不良の原因となる金属間化合物の生成量を抑制する目的で、はんだパッドにニッケル層を形成するという方法が採用されている。
金属被覆層１９としては、ニッケルに限らず、パラジウム，金，銀，白金，錫等の耐食性金属から選択される単体あるいは合金が採用される。
具体的には、ニッケル−金，ニッケル−パラジウム−金，錫等により表面処理層を形成することが望ましい。
金属被覆層１９は、めっき，蒸着，電着等により形成することができるが、金属被覆層の均一性に優れるという点からめっきが望ましい。
【００３３】
次に、ドライフィルムレジスト層１６の上から、メタルマスクを使用せずスキージを用いて、直接印刷によりはんだペースト２０を充填する（図３（ｍ））。
続いて、はんだペースト２０のリフローを行ない硬化させることで、はんだバンプ２１を形成する（図３（ｎ））。
その後、ペースト中に含まれるフラックスを洗浄により除去した後、苛性ソーダや有機溶剤たとえばエタノールアミンなどのアルカリ溶剤にてドライフィルムレジスト層１６を剥離除去する（図３（ｏ））。
【００３４】
最後に、無電解金属めっき層１５を硫酸過水系のエッチング液で除去し、半導体パッケージ２２が得られる（図３（ｐ））。
【符号の説明】
【００３５】
１，１１・・・絶縁樹脂層
２，１２・・・導体パッド
３，１３・・・ソルダーレジスト（ＳＲ）層
４，１４・・・ソルダーレジスト開口
５，１９・・・金属被覆層
６，２０・・・はんだペースト
７・・・スキージ
８・・・メタルマスク
９，２１・・・はんだバンプ
１５・・・無電解金属めっき層
１６・・・ドライフィルムレジスト層
１７・・・ドライフィルムレジスト開口
１８・・・金属ポスト
２２・・・半導体パッケージ
【特許請求の範囲】
【請求項１】
半導体素子をフリップチップ実装する配線基板の最上層の導体回路上に、複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設ける第１の工程と、
前記ソルダーレジスト開口内を含むソルダーレジスト層に、シード層として無電解金属めっきを形成する第２の工程と、
前記ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成する第３の工程と、
前記開口内に電解金属めっきで金属ポストを形成する第４の工程と、
前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する第５の工程と、
前記はんだペーストを加熱により溶融および固化させてはんだバンプを形成する第６の工程と、
前記ドライフィルムレジスト層を除去する第７の工程と、
前記ソルダーレジストの無電解金属めっき層を除去する第８の工程、を含むことを特徴とする半導体パッケージの製造方法。
【請求項２】
第４の工程後、金属ポストを形成した上面に、ニッケル−金，ニッケル−パラジウム−金，錫から選択される金属被覆層を形成し、鉛フリーのはんだペーストを充填する工程を具備することを特徴とする請求項１記載の半導体パッケージの製造方法。
【請求項３】
第５の工程では、
スキージを用いて、ドライフィルムレジスト上から直接はんだペーストの充填を行なうことを特徴とする請求項１または２に記載の半導体パッケージの製造方法。
【請求項４】
第３の工程にて形成するドライフィルムレジスト開口は、直下のソルダーレジスト開口に対応して、かつソルダーレジスト開口径よりも大きいものであることを特徴とする請求項１〜３の何れかに記載の半導体パッケージの製造方法。
【請求項１】
半導体素子をフリップチップ実装する配線基板の最上層の導体回路上に、複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設ける第１の工程と、
前記ソルダーレジスト開口内を含むソルダーレジスト層に、シード層として無電解金属めっきを形成する第２の工程と、
前記ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成する第３の工程と、
前記開口内に電解金属めっきで金属ポストを形成する第４の工程と、
前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する第５の工程と、
前記はんだペーストを加熱により溶融および固化させてはんだバンプを形成する第６の工程と、
前記ドライフィルムレジスト層を除去する第７の工程と、
前記ソルダーレジストの無電解金属めっき層を除去する第８の工程、を含むことを特徴とする半導体パッケージの製造方法。
【請求項２】
第４の工程後、金属ポストを形成した上面に、ニッケル−金，ニッケル−パラジウム−金，錫から選択される金属被覆層を形成し、鉛フリーのはんだペーストを充填する工程を具備することを特徴とする請求項１記載の半導体パッケージの製造方法。
【請求項３】
第５の工程では、
スキージを用いて、ドライフィルムレジスト上から直接はんだペーストの充填を行なうことを特徴とする請求項１または２に記載の半導体パッケージの製造方法。
【請求項４】
第３の工程にて形成するドライフィルムレジスト開口は、直下のソルダーレジスト開口に対応して、かつソルダーレジスト開口径よりも大きいものであることを特徴とする請求項１〜３の何れかに記載の半導体パッケージの製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−７７７２６（Ｐ２０１３−７７７２６Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１１−２１７１９５（Ｐ２０１１−２１７１９５）
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
【Ｆターム（参考）】
[ Back to top ]