半導体基板の製造方法
【課題】近年の清浄度の高い半導体基板であっても、清浄度評価を製造過程においてＳＰＶ法によって行うことによって、先端デバイスに最適な半導体基板を供給することができるようなウェーハ選別工程が組み込まれたシリコン単結晶からなる半導体基板の製造方法を提供する。
【解決手段】半導体基板の製造工程において、裏面再結合速度と半導体基板の厚さを組み込んでＳＰＶ法によって拡散長を計算し、照射する光の波長を変えて所定回数行って、計算した拡散長と照射した光の周波数との関係のグラフの近似線を求めて、周波数０に外挿して周波数０の時の拡散長をＬ０として、この拡散長Ｌ０によって良品・不良品を選別する工程を行う。
【解決手段】半導体基板の製造工程において、裏面再結合速度と半導体基板の厚さを組み込んでＳＰＶ法によって拡散長を計算し、照射する光の波長を変えて所定回数行って、計算した拡散長と照射した光の周波数との関係のグラフの近似線を求めて、周波数０に外挿して周波数０の時の拡散長をＬ０として、この拡散長Ｌ０によって良品・不良品を選別する工程を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法に関し、より具体的には、基板中の金属不純物濃度が従来より低い半導体基板を高歩留りで製造することができる半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、ＣＣＤやＣＩＳなどの撮像素子用基板として使用されるようになってきたエピタキシャル基板は、基材基板上に単結晶薄膜を形成させたものである。このエピタキシャル基板は、抵抗率や導電型の異なる層を積み重ねて形成することが可能であり、様々な層構造を基板表層に作り込むことが出来る。
【０００３】
このような撮像素子用エピタキシャル基板では、基板中の重金属不純物レベルを低くすることが非常に重要である。というのも、シリコン単結晶基板中に存在する金属不純物は、深い準位をつくって再結合中心になると一般に考えられている。特に金属不純物が基板表面近傍に存在するとデバイス特性に影響を及ぼすと考えられる。
例えばデバイス活性層に金属不純物が存在すると、生成中心から電荷のわき出しが起こり、その結果、暗電流が発生してしまう。この暗電流レベルが悪くなると、白傷と呼ばれる撮像素子特有のデバイス特性不良が発生してしまう。
【０００４】
一般に、エピタキシャル基板を製造するためには、高温で単結晶薄膜を気相成長させる。そのため、単結晶薄膜を堆積させる時、気相成長炉内に金属不純物が存在すると、単結晶薄膜が金属不純物による汚染を受けてしまう。これらの金属の汚染源としては、例えば、原料として用いるシリコン結晶やシリコン含有化合物の他に、反応炉、例えば石英ベルジャーや石英シリンダーの洗浄または乾燥時に付着した金属不純物、反応炉を構成する素材に含まれる金属不純物、装置の配管系に通常用いられるステンレス成分等がある。
【０００５】
シリコン単結晶基板やエピタキシャル基板中に取り込まれてしまう金属不純物のうちのステンレス部材に含まれるＭｏ、Ｆｅ、Ｎｉ、およびＣｒの中で、特に注意が必要なのはＦｅとＭｏである。
Ｆｅは強い再結合中心となるため、それが生成中心となって暗電流レベルを悪化させやすい。またＭｏは塩化物になりにくく他の不純物に比べ反応炉内に残留しやすい。そのため、いわゆる反応炉の空焼きやベーパーエッチングなどでクリーニングされにくく、結果としてシリコン単結晶基板やエピタキシャル基板中に取り込まれてしまうためである。
【０００６】
このような金属不純物元素の評価方法として、ウェーハライフタイム測定法（ＷＬＴ法）や表面光起電力法（ＳＰＶ法）、Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ法（ＤＬＴＳ法）等が挙げられる（例えば非特許文献１参照）。
【０００７】
このうち、ＳＰＶ法はＷＬＴ法やＤＬＴＳ法等に比べて評価に要する時間が短く、また下準備も簡易であるため、製造現場での熱処理炉の汚染管理や熱処理後のシリコン単結晶基板の評価に用いられている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】「半導体大事典」（工業調査会、１９９９年１１月２２日発行）１４６〜１４７頁、１０６５〜１０６６頁
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、清浄度がある程度高いエピタキシャルウェーハでは、従来のＳＰＶ法による拡散長測定では差が見えないものの、デバイスを作製した場合に品質に差が見られる場合がある。
【００１０】
これは、従来のＳＰＶ法による拡散長測定では、拡散長算出のために必要なパラメータの１つである裏面の再結合速度に推定値を用いているためである。
また、測定時に入射させる入射光の周波数に依存して拡散長の値が変わるためであり、この拡散長の変化は、入射光の波長が長いものほど変化が大きい。
さらに、測定対象であるエピタキシャルウェーハの厚さを考慮していないため、拡散長がウェーハ厚さに依存して飽和してしまうためである。
【００１１】
そのため、ＷＬＴ法より簡易な汚染モニター手法であるＳＰＶ法では、近年のような清浄度の高いウェーハにおいて拡散長の差がそのまま汚染レベルの差として評価できないという問題が発生していた。
【００１２】
本発明は、上記問題に鑑みなされたものであって、近年の清浄度の高い半導体基板であっても、清浄度評価を製造過程においてＳＰＶ法によって行うことによって、先端デバイスに最適な半導体基板を供給することができるようなウェーハ選別工程が組み込まれたシリコン単結晶からなる半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明では、シリコン単結晶からなる半導体基板の製造方法であって、少なくとも、
前記半導体基板を準備する工程と、
該半導体基板に対して、
（１） 前記半導体基板の裏面再結合速度を測定する。
（２） 前記半導体基板に光を照射して発生させた少数キャリアの拡散長をＳＰＶ法によって計算する際に、（１）工程で測定した前記裏面再結合速度と前記半導体基板の厚さを組み込んで計算する。
（３） （２）工程を、照射する光の波長を変えて所定回数行う。
（４） 前記（２）工程で計算した拡散長と照射した光の周波数との関係を、（３）工程で行った回数分プロットし、該プロットから近似線を導出し、該近似線を周波数０に外挿して周波数０の時の拡散長Ｌ０を算出する。
との工程を行うことによって拡散長Ｌ０を求める評価工程と、
該評価工程において求めた拡散長Ｌ０から、前記シリコン基板の良・不良を選別する工程と、
該選別工程で良品となった半導体基板を次工程に送ることを特徴とする半導体基板の製造方法を提供する。
【００１４】
このように、半導体基板の製造過程において、清浄度の評価をＳＰＶ法によって行うにあたって、上記（１）・（２）工程によって、従来のような推測値での計算に比べて計算精度を向上させることができる。また（３）工程によって、周波数に依存した拡散長の値のブレの影響を小さくすることができる。そして（４）工程によって、入射光に依存する測定値のブレが小さい拡散長の算出が可能になる。これによって、拡散長が基板の厚さより長くなった近年の清浄度の高い半導体基板同士の清浄度レベルの差を評価できるようになる。
そしてこのような評価工程による重金属濃度の従来より正確な評価によって、良品・不良品（良品とは重金属濃度が所望の値以下である基板のことである）の選別を行うことができ、高品質な半導体基板を従来より効率的に製造することができる。
【００１５】
ここで、前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコンエピタキシャル層が形成されたＰ／Ｐエピタキシャルウェーハであるとき、前記選別工程において、前記拡散長Ｌ０の値が、１５００μｍ以上２３００μｍ以下のものを良品として選別することができる。
このように、製造する半導体基板がＰ型シリコン単結晶ウェーハかＰ／Ｐエピタキシャルウェーハである場合、本発明の評価工程において求めた拡散長Ｌ０が１５００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板となっていることが本発明者らによって明らかになった。
そこで、選別工程において拡散長Ｌ０が１５００μｍ以上２３００μｍ以下の半導体基板を良品と判断し、次工程に送ることによって、清浄度が十分に高い高品質半導体基板をより効率的に製造することができる。
なお、抵抗率が１Ω・ｃｍ未満であると、ＳＰＶ法で拡散長の有効な測定ができない。
【００１６】
また、前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコンエピタキシャル層が形成されたＮ／Ｎエピタキシャルウェーハであるとき、前記選別工程において、前記拡散長Ｌ０の値が、１２００μｍ以上２３００μｍ以下のものを良品として選別することができる。
製造する半導体基板がＮ型シリコン単結晶ウェーハかＮ／Ｎエピタキシャルウェーハである場合、本発明の評価工程において求めた拡散長Ｌ０が、１２００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板となっている。
そこで、この拡散長Ｌ０が、１２００μｍ以上２３００μｍ以下のものを良品とすることによって、重金属不純物濃度が低い高品質なＮ型シリコン単結晶ウェーハやＮ／Ｎエピタキシャルウェーハを高歩留りで製造することができるようになる。
なお、抵抗率が１Ω・ｃｍ未満であると、ＳＰＶ法で拡散長の有効な測定ができない。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、近年の清浄度の高い半導体基板であっても、清浄度評価を製造過程においてＳＰＶ法によって行うことによって、簡単に短時間で評価して先端デバイスに最適な半導体基板を供給することができるようなウェーハ選別工程が組み込まれたシリコン単結晶からなる半導体基板の製造方法が提供される。
【図面の簡単な説明】
【００１８】
【図１】半導体基板の裏面再結合速度の測定方法の一例の概略を示した図である。
【図２】実施例１と比較例１における、清浄度の異なるＰ／Ｐエピタキシャルウェーハの拡散長の評価結果を示した図である。
【図３】実施例１の評価方法で評価した拡散長と特性不良との関係を示した図である。
【図４】実施例２における、清浄度の異なるＮ／Ｎエピタキシャルウェーハの拡散長の評価結果を示した図である。
【図５】実施例２の評価方法で評価した拡散長と特性不良との関係を示した図である。
【発明を実施するための形態】
【００１９】
以下、本発明についてより具体的に説明する。
最初に、キャリア拡散長の測定に用いるＳＰＶ法の概略について説明する。
【００２０】
まず透明電極のついたエピタキシャルシリコンウエーハに波長の異なる光を照射して少数キャリアを誘起させる。ここで誘起された少数キャリアは、ウェーハ表面に集められ表面起電力が発生する。
次に各波長での表面起電力が一定になるように照射光強度を変える。すると照射光の波長が異なると吸収係数が変わるので、吸収係数の逆数と照射光強度をプロットする。
そして、両者から直線関係が得られ、この直線を外挿して吸収係数の軸をよぎった値から拡散長を求めることができる、というものである。
【００２１】
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
まず、シリコン単結晶からなる半導体基板を準備する。
準備する半導体基板は、抵抗率１Ω・ｃｍ以上の一般的に用いられているものであれば良く、例えばＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。またその導電型、エピタキシャル層の有無などの電気特性値や結晶方位、結晶径、その他の条件等も特に限定されない。
【００２２】
その後、準備した半導体基板に対して、評価工程を行う。
この評価工程では、まず（１）工程として、半導体基板の裏面再結合速度を測定する。ここで裏面とは、後の（２）工程において拡散長を測定する側の表面とは反対側の面のことである。
この裏面再結合速度の測定は、例えば図１に示すように、基板裏面１３ｂ側に透明電極１１、基板表面１３ａ側に表面電極１２が形成された半導体基板１３を用意して、半導体基板１３に波長の異なる光を照射して少数キャリアを誘起させ、発生した表面起電力を測定する。次に各波長での表面起電力が一定になるように照射光強度を変えて、変化した吸収計数を測定する。そして測定した吸収係数の逆数と照射光強度をプロットし、得られた直線関係を外挿し、吸収係数の軸をよぎった値から拡散長を求め、この拡散長と小数キャリアの拡散係数から裏面再結合速度を求めることができるものである。
【００２３】
そして、（２）工程として、半導体基板に光を照射して発生させた少数キャリアの拡散長をＳＰＶ法によって計算する際に、工程（１）で測定した裏面再結合速度と測定対象の半導体基板の厚さを組み込んで計算する。
【００２４】
この裏面再結合速度と半導体基板の厚さを組み込んで計算する方法は、以下に示す様な（１）式を用いることができる。
式（１）
ΔＶ＝φｅｆｆ×（Ｃ０／Ｃ１）×（α２Ｌ２／（α２Ｌ２−１））×（１−Ｓｂ／αＤ）×［（１／αＬ）ｓｉｎｈ（Ｔ／Ｌ）−ｃｏｓｈ（Ｔ／Ｌ）＋ｅｘｐ（−αＴ）］
ここで、（１）式において、ΔＶ：測定入射光照射により表面に発生した起電力＝ＳＰＶ（Ｓｕｒｆａｃｅ Ｐｈｏｔｏ Ｖｏｌｔａｇｅ）、
φｅｆｆ：有効入射光束、
Ｃ０＝−（δＱｓｃ／δｎ＋δＱｓ／δｎ）／（δＱｓｃ／δＶｓ＋δＱｓ／δＶｓ）（但し、δＱｓ／δｎ、δＱｓ／δＶｓはほぼ０）、
Ｃ１＝（Ｓｆ×Ｓｂ×Ｌ／Ｄ＋Ｄ／Ｌ）ｓｉｎｈ（Ｔ／Ｌ）＋（Ｓｆ＋Ｓｂ）ｃｏｓｈ（Ｔ／Ｌ）、
Ｌｉ−２＝Ｌ０−２＋Ａω、
Ｑｓｃ：空間電荷密度、
Ｑｓ：表面準位電荷密度、
ｎ：過剰少数キャリア密度、
Ｖｓ：障壁高さ、
α：入射光の吸収係数、
Ｌ：拡散長、
Ａ：定数、
ω：入射光の周波数、
Ｌ０：ω＝０での拡散長、
Ｓｂ：裏面再結合速度、
Ｓｆ：表面再結合速度、
Ｄ：少数キャリアの拡散係数、
Ｔ：基板厚さ、
である。
【００２５】
その後、（３）工程として、先の（２）工程を、照射する光の波長を変えて、所定回数行う。
【００２６】
更に、（４）工程として、先の（２）工程で計算した拡散長と、照射した光の周波数との関係を、（３）工程で行った回数分プロットする。そして、プロットから近似線を導出し、近似線を周波数０に外挿して、周波数０の時の拡散長をＬ０とすることによって、拡散長Ｌ０を求める。
この時のプロットは、光の周波数に対して拡散長の逆数の二乗を取ることが望ましい。
【００２７】
このような評価工程では、（１）・（２）工程によって、裏面再結合速度を実測し、その実測値と測定する半導体基板の厚さを考慮に入れて、ＳＰＶ法の評価結果から拡散長を計算するため、従来のような推測値による拡散長の計算や厚さを組み込まずに計算する場合に比べて計算精度を向上させることができる。
そして（３）工程によって、照射する光の波長を変えて複数回に渡って拡散長を計算するため、周波数に依存した拡散長の値のブレの影響を小さくでき、また計算精度の一層の向上にも寄与することになる。
更に（４）工程によって、所定回数にわたって計算した拡散長の値と入射光の周波数の関係から拡散長Ｌ０を算出するため、周波数に依存した拡散長の値のブレの影響をより小さくすることができ、清浄度が高い半導体基板の拡散長も高精度に算出できるようになる。そしてこの算出したＬ０を、後述する評価工程における指標として用いることによって、従来より高い精度で重金属汚染の少ない半導体基板の製造が可能となる。
【００２８】
そして評価工程において求めた拡散長Ｌ０から、シリコン基板の良・不良を選別する工程を行う。
【００２９】
ここで、先に準備した半導体基板が、抵抗率１Ω・ｃｍ以上のＰ型シリコン単結晶ウェーハか、抵抗率１Ω・ｃｍ以上のＰ／Ｐエピタキシャルウェーハであるときは、この選別工程において、拡散長Ｌ０の値が、１５００μｍ以上２３００μｍ以下のものを良品として選別することができる。
【００３０】
製造する半導体基板が抵抗率１Ω・ｃｍ以上のＰ型シリコン単結晶ウェーハか抵抗率１Ω・ｃｍ以上のＰ／Ｐエピタキシャルウェーハの場合は、拡散長Ｌ０が１５００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板である。
そこで、選別工程において拡散長Ｌ０が１５００μｍ以上２３００μｍ以下のＰ型シリコン単結晶ウェーハやＰ／Ｐエピタキシャルウェーハを良品と判断し、次工程に送ることによって、清浄度が十分に高い高品質なＰ型シリコン単結晶ウェーハやＰ／Ｐエピタキシャルウェーハを従来に比べて効率的に製造することができる。
【００３１】
なお、拡散長の評価に用いる上述の計算式（１）が適用できる限界が半導体基板厚さの２．５〜３倍とされている。
例えば直径３００ｍｍウェーハの場合では、基板厚さが一般的には７７５μｍであり、７７５×３＝２３２５μｍとなるので、拡散長が２３００μｍより大きい場合、評価精度が十分に確保できていない恐れがある。そこで、拡散長Ｌ０の上限は２３００μｍとすることが望ましい。
【００３２】
また、先に準備した半導体基板が、抵抗率１Ω・ｃｍ以上のＮ型シリコン単結晶ウェーハか、抵抗率１Ω・ｃｍ以上のＮ／Ｎエピタキシャルウェーハであるときは、この選別工程において、拡散長Ｌ０の値が、１２００μｍ以上２３００μｍ以下のものを良品として選別することができる。
【００３３】
製造する半導体基板が抵抗率１Ω・ｃｍ以上のＮ型シリコン単結晶ウェーハか抵抗率１Ω・ｃｍ以上のＮ／Ｎエピタキシャルウェーハの場合は、拡散長Ｌ０が１２００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板である。
そこで、拡散長Ｌ０が１２００μｍ以上２３００μｍ以下のＮ型シリコン単結晶ウェーハやＮ／Ｎエピタキシャルウェーハを良品と判断し、次工程に送ることによって、清浄度が十分に高い高品質なＮ型シリコン単結晶ウェーハやＮ／Ｎエピタキシャルウェーハを従来に比べて効率的に製造することができる。
【００３４】
そして、選別工程で良品となった半導体基板を次工程に送り、半導体基板が完成する。この次工程としては、例えば洗浄、梱包、出荷工程等がある。
【００３５】
このような本発明の半導体基板の製造方法によって、重金属濃度の高い不良とされる半導体基板を検査段階で除くことができる。
そして専ら良品のみを次工程に送ることができるため、次工程での無駄を省くことができ、製造コストの一層の低減を図ることができる。
また、半導体デバイスに加工した際に、重金属濃度が高いことによる不良が発生する可能性を大きく低減させることができ、よって半導体デバイス作製における歩留りの向上も図ることができる。
【００３６】
このように、本発明によれば、半導体基板の製造工程の最中に、製造歩留りを悪化させることなく、重金属濃度を従来より正確に評価して良品・不良品の選別を行うことができるようになり、高品質な半導体基板を従来より効率的に製造することができる。
特にＰ型シリコン単結晶ウェーハかＰ／Ｐエピタキシャルウェーハならば拡散長Ｌ０が１５００μｍ以上２３００μｍ以下、Ｎ型シリコン単結晶ウェーハかＮ／Ｎエピタキシャルウェーハならば１２００μｍ以上２３００μｍ以下ならば、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板であり、高品質な半導体基板として選別することができる。
【実施例】
【００３７】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、比較例１）
試料として、導電型がＰ型、直径２００ｍｍ、結晶方位＜１００＞、抵抗率８−１２Ω・ｃｍのシリコン単結晶ウェーハに、導電型Ｐ型、抵抗率１０Ω・ｃｍのエピタキシャル層が形成されたエピタキシャルウェーハを、清浄度が異なるものを６水準（１水準辺り４枚）、計２４枚準備した。
【００３８】
このような６水準のエピタキシャルウェーハに対して、上述のような（１）−（４）工程の評価工程（実施例１）と、従来のようなウェーハ厚さを組み込まず、また裏面再結合速度を推測値として拡散長の計算（比較例１）を行って、それぞれ拡散長を求めた。その結果を図２に示す。
【００３９】
図２に示すように、比較例１の評価方法では各ウェーハ間で差がほとんど見られず、良品・不良品の判断を行うことが事実上不可能であることが判った。
これに対し、実施例１の評価方法では、水準毎に拡散長の違いが評価できていた。その上、各水準の中でも違いが見られ、高精度に各ウェーハの拡散長を評価できることが判った。
【００４０】
その後、拡散長とデバイスの特性不良の発生率を評価するため、先に準備した６水準の各々のウェーハと同バッチのウェーハを用いた時のデバイスの特性不良の発生率を追跡調査した。その結果を図３に示す。
図３に示すように、拡散長が１５００μｍ以上あったウェーハと同バッチのウェーハを使用した時には特性不良の発生率が極めて低く、１５００μｍ未満のウェーハと同バッチのウェーハを用いた場合に比べて歩留りが良好であることが判った。
【００４１】
（実施例２）
試料として、導電型がＮ型、直径２００ｍｍ、結晶方位＜１００＞、抵抗率８−１２Ω・ｃｍのシリコン単結晶ウェーハに、導電型Ｎ型、抵抗率１０Ω・ｃｍのエピタキシャル層が形成されたエピタキシャルウェーハを、清浄度が異なるものを５水準（１水準辺り３枚）、計１５枚準備した。
【００４２】
このような５水準のエピタキシャルウェーハに対して、上述のような（１）−（４）工程の評価工程（実施例１）を行って、それぞれ拡散長を求めた。その結果を図４に示す。
【００４３】
図４に示すように、Ｐ／Ｐエピタキシャルウェーハを評価した実施例１と同様に、Ｎ／Ｎエピタキシャルウェーハであっても、各水準毎に拡散長の違いが評価できていた。その上、実施例１同様、各水準の中でも違いが見られ、高精度に各ウェーハの拡散長を評価できることが判った。
【００４４】
その後、拡散長とデバイス不良の発生率を評価するため、先に準備した５水準の各々のウェーハと同バッチのウェーハを用いた時のデバイスの特性不良の発生率を追跡調査した。その結果を図５に示す。
図５に示すように、拡散長が１２００μｍ以上あったウェーハと同バッチのウェーハを使用した時には特性不良の発生率が極めて低く、１２００μｍ未満のウェーハと同バッチのウェーハを用いた場合に比べて歩留りが良好であることが判った。
【００４５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４６】
１１…透明電極、 １２…表面電極、
１３…半導体基板、 １３ａ…基板表面、 １３ｂ…基板裏面。
【技術分野】
【０００１】
本発明は、半導体基板の製造方法に関し、より具体的には、基板中の金属不純物濃度が従来より低い半導体基板を高歩留りで製造することができる半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、ＣＣＤやＣＩＳなどの撮像素子用基板として使用されるようになってきたエピタキシャル基板は、基材基板上に単結晶薄膜を形成させたものである。このエピタキシャル基板は、抵抗率や導電型の異なる層を積み重ねて形成することが可能であり、様々な層構造を基板表層に作り込むことが出来る。
【０００３】
このような撮像素子用エピタキシャル基板では、基板中の重金属不純物レベルを低くすることが非常に重要である。というのも、シリコン単結晶基板中に存在する金属不純物は、深い準位をつくって再結合中心になると一般に考えられている。特に金属不純物が基板表面近傍に存在するとデバイス特性に影響を及ぼすと考えられる。
例えばデバイス活性層に金属不純物が存在すると、生成中心から電荷のわき出しが起こり、その結果、暗電流が発生してしまう。この暗電流レベルが悪くなると、白傷と呼ばれる撮像素子特有のデバイス特性不良が発生してしまう。
【０００４】
一般に、エピタキシャル基板を製造するためには、高温で単結晶薄膜を気相成長させる。そのため、単結晶薄膜を堆積させる時、気相成長炉内に金属不純物が存在すると、単結晶薄膜が金属不純物による汚染を受けてしまう。これらの金属の汚染源としては、例えば、原料として用いるシリコン結晶やシリコン含有化合物の他に、反応炉、例えば石英ベルジャーや石英シリンダーの洗浄または乾燥時に付着した金属不純物、反応炉を構成する素材に含まれる金属不純物、装置の配管系に通常用いられるステンレス成分等がある。
【０００５】
シリコン単結晶基板やエピタキシャル基板中に取り込まれてしまう金属不純物のうちのステンレス部材に含まれるＭｏ、Ｆｅ、Ｎｉ、およびＣｒの中で、特に注意が必要なのはＦｅとＭｏである。
Ｆｅは強い再結合中心となるため、それが生成中心となって暗電流レベルを悪化させやすい。またＭｏは塩化物になりにくく他の不純物に比べ反応炉内に残留しやすい。そのため、いわゆる反応炉の空焼きやベーパーエッチングなどでクリーニングされにくく、結果としてシリコン単結晶基板やエピタキシャル基板中に取り込まれてしまうためである。
【０００６】
このような金属不純物元素の評価方法として、ウェーハライフタイム測定法（ＷＬＴ法）や表面光起電力法（ＳＰＶ法）、Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ法（ＤＬＴＳ法）等が挙げられる（例えば非特許文献１参照）。
【０００７】
このうち、ＳＰＶ法はＷＬＴ法やＤＬＴＳ法等に比べて評価に要する時間が短く、また下準備も簡易であるため、製造現場での熱処理炉の汚染管理や熱処理後のシリコン単結晶基板の評価に用いられている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】「半導体大事典」（工業調査会、１９９９年１１月２２日発行）１４６〜１４７頁、１０６５〜１０６６頁
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、清浄度がある程度高いエピタキシャルウェーハでは、従来のＳＰＶ法による拡散長測定では差が見えないものの、デバイスを作製した場合に品質に差が見られる場合がある。
【００１０】
これは、従来のＳＰＶ法による拡散長測定では、拡散長算出のために必要なパラメータの１つである裏面の再結合速度に推定値を用いているためである。
また、測定時に入射させる入射光の周波数に依存して拡散長の値が変わるためであり、この拡散長の変化は、入射光の波長が長いものほど変化が大きい。
さらに、測定対象であるエピタキシャルウェーハの厚さを考慮していないため、拡散長がウェーハ厚さに依存して飽和してしまうためである。
【００１１】
そのため、ＷＬＴ法より簡易な汚染モニター手法であるＳＰＶ法では、近年のような清浄度の高いウェーハにおいて拡散長の差がそのまま汚染レベルの差として評価できないという問題が発生していた。
【００１２】
本発明は、上記問題に鑑みなされたものであって、近年の清浄度の高い半導体基板であっても、清浄度評価を製造過程においてＳＰＶ法によって行うことによって、先端デバイスに最適な半導体基板を供給することができるようなウェーハ選別工程が組み込まれたシリコン単結晶からなる半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明では、シリコン単結晶からなる半導体基板の製造方法であって、少なくとも、
前記半導体基板を準備する工程と、
該半導体基板に対して、
（１） 前記半導体基板の裏面再結合速度を測定する。
（２） 前記半導体基板に光を照射して発生させた少数キャリアの拡散長をＳＰＶ法によって計算する際に、（１）工程で測定した前記裏面再結合速度と前記半導体基板の厚さを組み込んで計算する。
（３） （２）工程を、照射する光の波長を変えて所定回数行う。
（４） 前記（２）工程で計算した拡散長と照射した光の周波数との関係を、（３）工程で行った回数分プロットし、該プロットから近似線を導出し、該近似線を周波数０に外挿して周波数０の時の拡散長Ｌ０を算出する。
との工程を行うことによって拡散長Ｌ０を求める評価工程と、
該評価工程において求めた拡散長Ｌ０から、前記シリコン基板の良・不良を選別する工程と、
該選別工程で良品となった半導体基板を次工程に送ることを特徴とする半導体基板の製造方法を提供する。
【００１４】
このように、半導体基板の製造過程において、清浄度の評価をＳＰＶ法によって行うにあたって、上記（１）・（２）工程によって、従来のような推測値での計算に比べて計算精度を向上させることができる。また（３）工程によって、周波数に依存した拡散長の値のブレの影響を小さくすることができる。そして（４）工程によって、入射光に依存する測定値のブレが小さい拡散長の算出が可能になる。これによって、拡散長が基板の厚さより長くなった近年の清浄度の高い半導体基板同士の清浄度レベルの差を評価できるようになる。
そしてこのような評価工程による重金属濃度の従来より正確な評価によって、良品・不良品（良品とは重金属濃度が所望の値以下である基板のことである）の選別を行うことができ、高品質な半導体基板を従来より効率的に製造することができる。
【００１５】
ここで、前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコンエピタキシャル層が形成されたＰ／Ｐエピタキシャルウェーハであるとき、前記選別工程において、前記拡散長Ｌ０の値が、１５００μｍ以上２３００μｍ以下のものを良品として選別することができる。
このように、製造する半導体基板がＰ型シリコン単結晶ウェーハかＰ／Ｐエピタキシャルウェーハである場合、本発明の評価工程において求めた拡散長Ｌ０が１５００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板となっていることが本発明者らによって明らかになった。
そこで、選別工程において拡散長Ｌ０が１５００μｍ以上２３００μｍ以下の半導体基板を良品と判断し、次工程に送ることによって、清浄度が十分に高い高品質半導体基板をより効率的に製造することができる。
なお、抵抗率が１Ω・ｃｍ未満であると、ＳＰＶ法で拡散長の有効な測定ができない。
【００１６】
また、前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコンエピタキシャル層が形成されたＮ／Ｎエピタキシャルウェーハであるとき、前記選別工程において、前記拡散長Ｌ０の値が、１２００μｍ以上２３００μｍ以下のものを良品として選別することができる。
製造する半導体基板がＮ型シリコン単結晶ウェーハかＮ／Ｎエピタキシャルウェーハである場合、本発明の評価工程において求めた拡散長Ｌ０が、１２００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板となっている。
そこで、この拡散長Ｌ０が、１２００μｍ以上２３００μｍ以下のものを良品とすることによって、重金属不純物濃度が低い高品質なＮ型シリコン単結晶ウェーハやＮ／Ｎエピタキシャルウェーハを高歩留りで製造することができるようになる。
なお、抵抗率が１Ω・ｃｍ未満であると、ＳＰＶ法で拡散長の有効な測定ができない。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、近年の清浄度の高い半導体基板であっても、清浄度評価を製造過程においてＳＰＶ法によって行うことによって、簡単に短時間で評価して先端デバイスに最適な半導体基板を供給することができるようなウェーハ選別工程が組み込まれたシリコン単結晶からなる半導体基板の製造方法が提供される。
【図面の簡単な説明】
【００１８】
【図１】半導体基板の裏面再結合速度の測定方法の一例の概略を示した図である。
【図２】実施例１と比較例１における、清浄度の異なるＰ／Ｐエピタキシャルウェーハの拡散長の評価結果を示した図である。
【図３】実施例１の評価方法で評価した拡散長と特性不良との関係を示した図である。
【図４】実施例２における、清浄度の異なるＮ／Ｎエピタキシャルウェーハの拡散長の評価結果を示した図である。
【図５】実施例２の評価方法で評価した拡散長と特性不良との関係を示した図である。
【発明を実施するための形態】
【００１９】
以下、本発明についてより具体的に説明する。
最初に、キャリア拡散長の測定に用いるＳＰＶ法の概略について説明する。
【００２０】
まず透明電極のついたエピタキシャルシリコンウエーハに波長の異なる光を照射して少数キャリアを誘起させる。ここで誘起された少数キャリアは、ウェーハ表面に集められ表面起電力が発生する。
次に各波長での表面起電力が一定になるように照射光強度を変える。すると照射光の波長が異なると吸収係数が変わるので、吸収係数の逆数と照射光強度をプロットする。
そして、両者から直線関係が得られ、この直線を外挿して吸収係数の軸をよぎった値から拡散長を求めることができる、というものである。
【００２１】
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
まず、シリコン単結晶からなる半導体基板を準備する。
準備する半導体基板は、抵抗率１Ω・ｃｍ以上の一般的に用いられているものであれば良く、例えばＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。またその導電型、エピタキシャル層の有無などの電気特性値や結晶方位、結晶径、その他の条件等も特に限定されない。
【００２２】
その後、準備した半導体基板に対して、評価工程を行う。
この評価工程では、まず（１）工程として、半導体基板の裏面再結合速度を測定する。ここで裏面とは、後の（２）工程において拡散長を測定する側の表面とは反対側の面のことである。
この裏面再結合速度の測定は、例えば図１に示すように、基板裏面１３ｂ側に透明電極１１、基板表面１３ａ側に表面電極１２が形成された半導体基板１３を用意して、半導体基板１３に波長の異なる光を照射して少数キャリアを誘起させ、発生した表面起電力を測定する。次に各波長での表面起電力が一定になるように照射光強度を変えて、変化した吸収計数を測定する。そして測定した吸収係数の逆数と照射光強度をプロットし、得られた直線関係を外挿し、吸収係数の軸をよぎった値から拡散長を求め、この拡散長と小数キャリアの拡散係数から裏面再結合速度を求めることができるものである。
【００２３】
そして、（２）工程として、半導体基板に光を照射して発生させた少数キャリアの拡散長をＳＰＶ法によって計算する際に、工程（１）で測定した裏面再結合速度と測定対象の半導体基板の厚さを組み込んで計算する。
【００２４】
この裏面再結合速度と半導体基板の厚さを組み込んで計算する方法は、以下に示す様な（１）式を用いることができる。
式（１）
ΔＶ＝φｅｆｆ×（Ｃ０／Ｃ１）×（α２Ｌ２／（α２Ｌ２−１））×（１−Ｓｂ／αＤ）×［（１／αＬ）ｓｉｎｈ（Ｔ／Ｌ）−ｃｏｓｈ（Ｔ／Ｌ）＋ｅｘｐ（−αＴ）］
ここで、（１）式において、ΔＶ：測定入射光照射により表面に発生した起電力＝ＳＰＶ（Ｓｕｒｆａｃｅ Ｐｈｏｔｏ Ｖｏｌｔａｇｅ）、
φｅｆｆ：有効入射光束、
Ｃ０＝−（δＱｓｃ／δｎ＋δＱｓ／δｎ）／（δＱｓｃ／δＶｓ＋δＱｓ／δＶｓ）（但し、δＱｓ／δｎ、δＱｓ／δＶｓはほぼ０）、
Ｃ１＝（Ｓｆ×Ｓｂ×Ｌ／Ｄ＋Ｄ／Ｌ）ｓｉｎｈ（Ｔ／Ｌ）＋（Ｓｆ＋Ｓｂ）ｃｏｓｈ（Ｔ／Ｌ）、
Ｌｉ−２＝Ｌ０−２＋Ａω、
Ｑｓｃ：空間電荷密度、
Ｑｓ：表面準位電荷密度、
ｎ：過剰少数キャリア密度、
Ｖｓ：障壁高さ、
α：入射光の吸収係数、
Ｌ：拡散長、
Ａ：定数、
ω：入射光の周波数、
Ｌ０：ω＝０での拡散長、
Ｓｂ：裏面再結合速度、
Ｓｆ：表面再結合速度、
Ｄ：少数キャリアの拡散係数、
Ｔ：基板厚さ、
である。
【００２５】
その後、（３）工程として、先の（２）工程を、照射する光の波長を変えて、所定回数行う。
【００２６】
更に、（４）工程として、先の（２）工程で計算した拡散長と、照射した光の周波数との関係を、（３）工程で行った回数分プロットする。そして、プロットから近似線を導出し、近似線を周波数０に外挿して、周波数０の時の拡散長をＬ０とすることによって、拡散長Ｌ０を求める。
この時のプロットは、光の周波数に対して拡散長の逆数の二乗を取ることが望ましい。
【００２７】
このような評価工程では、（１）・（２）工程によって、裏面再結合速度を実測し、その実測値と測定する半導体基板の厚さを考慮に入れて、ＳＰＶ法の評価結果から拡散長を計算するため、従来のような推測値による拡散長の計算や厚さを組み込まずに計算する場合に比べて計算精度を向上させることができる。
そして（３）工程によって、照射する光の波長を変えて複数回に渡って拡散長を計算するため、周波数に依存した拡散長の値のブレの影響を小さくでき、また計算精度の一層の向上にも寄与することになる。
更に（４）工程によって、所定回数にわたって計算した拡散長の値と入射光の周波数の関係から拡散長Ｌ０を算出するため、周波数に依存した拡散長の値のブレの影響をより小さくすることができ、清浄度が高い半導体基板の拡散長も高精度に算出できるようになる。そしてこの算出したＬ０を、後述する評価工程における指標として用いることによって、従来より高い精度で重金属汚染の少ない半導体基板の製造が可能となる。
【００２８】
そして評価工程において求めた拡散長Ｌ０から、シリコン基板の良・不良を選別する工程を行う。
【００２９】
ここで、先に準備した半導体基板が、抵抗率１Ω・ｃｍ以上のＰ型シリコン単結晶ウェーハか、抵抗率１Ω・ｃｍ以上のＰ／Ｐエピタキシャルウェーハであるときは、この選別工程において、拡散長Ｌ０の値が、１５００μｍ以上２３００μｍ以下のものを良品として選別することができる。
【００３０】
製造する半導体基板が抵抗率１Ω・ｃｍ以上のＰ型シリコン単結晶ウェーハか抵抗率１Ω・ｃｍ以上のＰ／Ｐエピタキシャルウェーハの場合は、拡散長Ｌ０が１５００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板である。
そこで、選別工程において拡散長Ｌ０が１５００μｍ以上２３００μｍ以下のＰ型シリコン単結晶ウェーハやＰ／Ｐエピタキシャルウェーハを良品と判断し、次工程に送ることによって、清浄度が十分に高い高品質なＰ型シリコン単結晶ウェーハやＰ／Ｐエピタキシャルウェーハを従来に比べて効率的に製造することができる。
【００３１】
なお、拡散長の評価に用いる上述の計算式（１）が適用できる限界が半導体基板厚さの２．５〜３倍とされている。
例えば直径３００ｍｍウェーハの場合では、基板厚さが一般的には７７５μｍであり、７７５×３＝２３２５μｍとなるので、拡散長が２３００μｍより大きい場合、評価精度が十分に確保できていない恐れがある。そこで、拡散長Ｌ０の上限は２３００μｍとすることが望ましい。
【００３２】
また、先に準備した半導体基板が、抵抗率１Ω・ｃｍ以上のＮ型シリコン単結晶ウェーハか、抵抗率１Ω・ｃｍ以上のＮ／Ｎエピタキシャルウェーハであるときは、この選別工程において、拡散長Ｌ０の値が、１２００μｍ以上２３００μｍ以下のものを良品として選別することができる。
【００３３】
製造する半導体基板が抵抗率１Ω・ｃｍ以上のＮ型シリコン単結晶ウェーハか抵抗率１Ω・ｃｍ以上のＮ／Ｎエピタキシャルウェーハの場合は、拡散長Ｌ０が１２００μｍ以上２３００μｍ以下であると、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板である。
そこで、拡散長Ｌ０が１２００μｍ以上２３００μｍ以下のＮ型シリコン単結晶ウェーハやＮ／Ｎエピタキシャルウェーハを良品と判断し、次工程に送ることによって、清浄度が十分に高い高品質なＮ型シリコン単結晶ウェーハやＮ／Ｎエピタキシャルウェーハを従来に比べて効率的に製造することができる。
【００３４】
そして、選別工程で良品となった半導体基板を次工程に送り、半導体基板が完成する。この次工程としては、例えば洗浄、梱包、出荷工程等がある。
【００３５】
このような本発明の半導体基板の製造方法によって、重金属濃度の高い不良とされる半導体基板を検査段階で除くことができる。
そして専ら良品のみを次工程に送ることができるため、次工程での無駄を省くことができ、製造コストの一層の低減を図ることができる。
また、半導体デバイスに加工した際に、重金属濃度が高いことによる不良が発生する可能性を大きく低減させることができ、よって半導体デバイス作製における歩留りの向上も図ることができる。
【００３６】
このように、本発明によれば、半導体基板の製造工程の最中に、製造歩留りを悪化させることなく、重金属濃度を従来より正確に評価して良品・不良品の選別を行うことができるようになり、高品質な半導体基板を従来より効率的に製造することができる。
特にＰ型シリコン単結晶ウェーハかＰ／Ｐエピタキシャルウェーハならば拡散長Ｌ０が１５００μｍ以上２３００μｍ以下、Ｎ型シリコン単結晶ウェーハかＮ／Ｎエピタキシャルウェーハならば１２００μｍ以上２３００μｍ以下ならば、重金属濃度が低く、近年の清浄度の要求を十分に満たした半導体基板であり、高品質な半導体基板として選別することができる。
【実施例】
【００３７】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、比較例１）
試料として、導電型がＰ型、直径２００ｍｍ、結晶方位＜１００＞、抵抗率８−１２Ω・ｃｍのシリコン単結晶ウェーハに、導電型Ｐ型、抵抗率１０Ω・ｃｍのエピタキシャル層が形成されたエピタキシャルウェーハを、清浄度が異なるものを６水準（１水準辺り４枚）、計２４枚準備した。
【００３８】
このような６水準のエピタキシャルウェーハに対して、上述のような（１）−（４）工程の評価工程（実施例１）と、従来のようなウェーハ厚さを組み込まず、また裏面再結合速度を推測値として拡散長の計算（比較例１）を行って、それぞれ拡散長を求めた。その結果を図２に示す。
【００３９】
図２に示すように、比較例１の評価方法では各ウェーハ間で差がほとんど見られず、良品・不良品の判断を行うことが事実上不可能であることが判った。
これに対し、実施例１の評価方法では、水準毎に拡散長の違いが評価できていた。その上、各水準の中でも違いが見られ、高精度に各ウェーハの拡散長を評価できることが判った。
【００４０】
その後、拡散長とデバイスの特性不良の発生率を評価するため、先に準備した６水準の各々のウェーハと同バッチのウェーハを用いた時のデバイスの特性不良の発生率を追跡調査した。その結果を図３に示す。
図３に示すように、拡散長が１５００μｍ以上あったウェーハと同バッチのウェーハを使用した時には特性不良の発生率が極めて低く、１５００μｍ未満のウェーハと同バッチのウェーハを用いた場合に比べて歩留りが良好であることが判った。
【００４１】
（実施例２）
試料として、導電型がＮ型、直径２００ｍｍ、結晶方位＜１００＞、抵抗率８−１２Ω・ｃｍのシリコン単結晶ウェーハに、導電型Ｎ型、抵抗率１０Ω・ｃｍのエピタキシャル層が形成されたエピタキシャルウェーハを、清浄度が異なるものを５水準（１水準辺り３枚）、計１５枚準備した。
【００４２】
このような５水準のエピタキシャルウェーハに対して、上述のような（１）−（４）工程の評価工程（実施例１）を行って、それぞれ拡散長を求めた。その結果を図４に示す。
【００４３】
図４に示すように、Ｐ／Ｐエピタキシャルウェーハを評価した実施例１と同様に、Ｎ／Ｎエピタキシャルウェーハであっても、各水準毎に拡散長の違いが評価できていた。その上、実施例１同様、各水準の中でも違いが見られ、高精度に各ウェーハの拡散長を評価できることが判った。
【００４４】
その後、拡散長とデバイス不良の発生率を評価するため、先に準備した５水準の各々のウェーハと同バッチのウェーハを用いた時のデバイスの特性不良の発生率を追跡調査した。その結果を図５に示す。
図５に示すように、拡散長が１２００μｍ以上あったウェーハと同バッチのウェーハを使用した時には特性不良の発生率が極めて低く、１２００μｍ未満のウェーハと同バッチのウェーハを用いた場合に比べて歩留りが良好であることが判った。
【００４５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４６】
１１…透明電極、 １２…表面電極、
１３…半導体基板、 １３ａ…基板表面、 １３ｂ…基板裏面。
【特許請求の範囲】
【請求項１】
シリコン単結晶からなる半導体基板の製造方法であって、少なくとも、
前記半導体基板を準備する工程と、
該半導体基板に対して、下記（１）−（４）の工程を行うことによって拡散長Ｌ０を求める評価工程と、
該評価工程において求めた拡散長Ｌ０から、前記シリコン基板の良・不良を選別する工程と、
該選別工程で良品となった半導体基板を次工程に送ることを特徴とする半導体基板の製造方法。
（１） 前記半導体基板の裏面再結合速度を測定する。
（２） 前記半導体基板に光を照射して発生させた少数キャリアの拡散長を表面光起電位（Ｓｕｒｆａｃｅ Ｐｈｏｔｏ Ｖｏｌｔａｇｅ：ＳＰＶ）法によって計算する際に、（１）工程で測定した前記裏面再結合速度と前記半導体基板の厚さを組み込んで計算する。
（３） （２）工程を、照射する光の波長を変えて所定回数行う。
（４） 前記（２）工程で計算した拡散長と照射した光の周波数との関係を、（３）工程で行った回数分プロットし、該プロットから近似線を導出し、該近似線を周波数０に外挿して周波数０の時の拡散長Ｌ０を算出する。
【請求項２】
前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコンエピタキシャル層が形成されたＰ／Ｐエピタキシャルウェーハであるとき、
前記選別工程において、前記拡散長Ｌ０の値が、１５００μｍ以上２３００μｍ以下のものを良品として選別することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコンエピタキシャル層が形成されたＮ／Ｎエピタキシャルウェーハであるとき、
前記選別工程において、前記拡散長Ｌ０の値が、１２００μｍ以上２３００μｍ以下のものを良品として選別することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項１】
シリコン単結晶からなる半導体基板の製造方法であって、少なくとも、
前記半導体基板を準備する工程と、
該半導体基板に対して、下記（１）−（４）の工程を行うことによって拡散長Ｌ０を求める評価工程と、
該評価工程において求めた拡散長Ｌ０から、前記シリコン基板の良・不良を選別する工程と、
該選別工程で良品となった半導体基板を次工程に送ることを特徴とする半導体基板の製造方法。
（１） 前記半導体基板の裏面再結合速度を測定する。
（２） 前記半導体基板に光を照射して発生させた少数キャリアの拡散長を表面光起電位（Ｓｕｒｆａｃｅ Ｐｈｏｔｏ Ｖｏｌｔａｇｅ：ＳＰＶ）法によって計算する際に、（１）工程で測定した前記裏面再結合速度と前記半導体基板の厚さを組み込んで計算する。
（３） （２）工程を、照射する光の波長を変えて所定回数行う。
（４） 前記（２）工程で計算した拡散長と照射した光の周波数との関係を、（３）工程で行った回数分プロットし、該プロットから近似線を導出し、該近似線を周波数０に外挿して周波数０の時の拡散長Ｌ０を算出する。
【請求項２】
前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＰ型のシリコンエピタキシャル層が形成されたＰ／Ｐエピタキシャルウェーハであるとき、
前記選別工程において、前記拡散長Ｌ０の値が、１５００μｍ以上２３００μｍ以下のものを良品として選別することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記半導体基板が、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハか、抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコン単結晶ウェーハに同じく抵抗率が１Ω・ｃｍ以上で導電型がＮ型のシリコンエピタキシャル層が形成されたＮ／Ｎエピタキシャルウェーハであるとき、
前記選別工程において、前記拡散長Ｌ０の値が、１２００μｍ以上２３００μｍ以下のものを良品として選別することを特徴とする請求項１に記載の半導体基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２１０９３４（Ｐ２０１１−２１０９３４Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７６９４７（Ｐ２０１０−７６９４７）
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【Ｆターム（参考）】
[ Back to top ]