半導体素子用収容器
【課題】 積み重ねた半導体素子用トレイ自体を相互に固定することを可能にし、半導体素子の飛散、トレイ枚数に関する制約などを生じさせるクリップ等の別個の固定手段を不要とする。
【解決手段】 トレイ１０は、半導体素子４０を収容するポケット１３を有する。トレイ１０は更に、上面側に第１の嵌合部１５を有し、底面側に第２の嵌合部１６を有する。複数のトレイ１０を積み重ねるとき、下段のトレイと上段のトレイとを接触させながら相対的にスライドさせることにより、下段のトレイの第１の嵌合部１５と上段のトレイの第２の嵌合部１６とが嵌合し、上段のトレイと下段のトレイとが固定される。
【解決手段】 トレイ１０は、半導体素子４０を収容するポケット１３を有する。トレイ１０は更に、上面側に第１の嵌合部１５を有し、底面側に第２の嵌合部１６を有する。複数のトレイ１０を積み重ねるとき、下段のトレイと上段のトレイとを接触させながら相対的にスライドさせることにより、下段のトレイの第１の嵌合部１５と上段のトレイの第２の嵌合部１６とが嵌合し、上段のトレイと下段のトレイとが固定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の保管や搬送などに使用するトレイ状の収容器、及びそのハンドリング方法に関する。
【背景技術】
【０００２】
半導体素子の保管、移載、運搬、及び基板実装時の搬送などにおいて、チップトレイ又はＩＣトレイ等と呼ばれるトレイ状の収容器が使用されている。このような収容器は、一般的に、パッケージ／モジュール化された半導体素子、又は半導体ウェーハから個片化されたベアチップ状態の半導体素子を複数収容する。
【０００３】
近年、半導体素子搭載製品の小型／薄型化に伴い、半導体素子自体の小型／薄型化が進められるとともに、ベアチップの直接基板実装の採用が増加している。また、半導体素子の生産性向上のため、半導体ウェーハはφ１５０ｍｍからφ２００ｍｍへ、そして更にはφ３００ｍｍへと大口径化している。例えば大口径ウェーハの薄層化や個片化用の装置の大型化や高価格化などの理由により、装置組立メーカは、ウェーハ状態ではなく個片化されたベアチップの形態で、半導体素子メーカから半導体素子の供給を受ける傾向が強まっている。その結果、小型／薄型化されたベアチップをトレイに収容して保管、搬送あるいは運搬することが増えている。
【０００４】
半導体素子用のトレイは一般的に、２インチ、３インチ、４インチといった外形寸法に限られており、例えばφ３００ｍｍのウェーハから得られる多数の半導体素子を収容するには、複数枚のトレイを用いる必要がある。
【０００５】
図１に、一般的なチップトレイの形態を示す。図１の（ａ）は保管時又は運搬時などにおける形態を示す斜視図、（ｂ）は各構成要素を示す斜視図、（ｃ）は２枚のチップトレイの重なりを示す図１（ｂ）の直線Ｃ−Ｃ’に沿った断面図である。
【０００６】
チップトレイ１１０は、例えば５枚又は１０枚といった所定の枚数だけ積み重ねられ、最上部に蓋トレイ１２０を重ねられた後、少なくとも１つのクリップ１３０によって固定される。各チップトレイ１１０は、半導体素子１４０を搭載する本体１１１と、該本体の外枠を成す枠部１１２とを有する。本体１１１は、半導体素子を収容する複数の凹部（以下、ポケットと呼ぶ）１１３を有する。枠部１１２は、トレイ１１０の積み重ね時に下に位置するトレイの本体１１１の上部を取り囲み、積み重ねたトレイが横方向に脱落するのを防止する。図１（ｃ）に拡大して示すように、チップトレイ１１０を上下に積み重ねた時、下段トレイの本体の表面１１１ａは、上段トレイの本体の裏面１１１ｂと接触し、下段トレイの複数のポケット１１３は上段トレイによって蓋をされ閉空間を形成する。なお、蓋トレイ１２０は、やはり本体１２１と枠部１２２とを有するが、半導体素子１４０を収容するためのポケットを有しない。
【０００７】
このように、複数のチップトレイ１１０は、それ自体は単に積み重ねられただけであるため上下方向に容易に移動できる。従って、クリップ１３０によって固定されることによって運搬などが可能にされている。しかしながら、図２に示すようにクリップ１３０を脱着する時、積み重ねられたトレイ１１０が誤って離散したり、離散しないまでも、振動によってトレイ１１０間に隙間が発生したりすることがある。例えばベアチップの代表的な厚さは７０μｍ−７８０μｍと薄いため、クリップ１３０の脱着時の振動による僅かな隙間であっても、ポケット１１３からの半導体素子１４０の飛散、ひいては、隙間に挟まれた半導体素子１４０の破壊などをもたらし得る。また、クリップ１３０の脱着は、図２に示したような手作業に頼っており、機械化が困難である。
【０００８】
さらに、上述のように、チップトレイ１１０は、例えば５枚又は１０枚といった所定の枚数だけ積み重ねられ、更に蓋トレイ１２０を重ねられた後、クリップ１３０によって固定される。従って、クリップ１３０による固定は、半導体素子１４０が例えば１枚のチップトレイ１１０で足りる数しかない場合であっても、所定枚数のチップトレイ１１０を積み重ねることを必要とする。このことは、半導体素子の保管スペースを増大させるとともに、半導体素子の移載、運搬及び搬送などの作業を繁雑なものとする。これら問題の一部は、各枚数用のクリップを用意することによって解決され得るが、多種類のクリップを用意することは部品点数の増加などの新たな問題を引き起こす。
【０００９】
なお、搬送時にチップトレイ内での半導体素子の姿勢変化や破損を防止する技術として、半導体素子の各収容器を、互いに嵌合された２つの枠体と、該２つの枠体により挟持されたチップ搭載用の粘着シートとで構成する技術が提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−２５５０７７号公報
【特許文献２】特開２００５−３５６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
既知の粘着シートを用いた半導体素子用収容器は、汎用性に乏しく、半導体素子の保管及び運搬を含む様々な用途で従来のチップトレイを置き換え得るものではない。仮に半導体素子の運搬などにも使用する場合、やはり、複数の収容器を相互に固定するクリップ等の固定手段を必要とし、所定枚数の収容器を積み重ねるか、枚数ごとの固定手段を用意するかの何れかを要する。さらに、粘着シートの交換及び廃棄などを必要とし、更なる部品点数の増加や、製造コスト及びランニングコストの上昇を生じさせる。
【００１２】
故に、半導体素子の飛散、トレイ枚数に関する制約、及び部品点数の増加を生じさせ得るクリップ等の固定手段を用いずに、半導体素子の保管、運搬、及び／又は基板実装時の搬送などに幅広く使用し得る半導体素子用収容器が依然として望まれる。
【課題を解決するための手段】
【００１３】
一観点によれば、半導体素子を収容するポケットを有するトレイ状の収容器が提供される。当該収容器は、上面側に第１の嵌合部を有し、底面側に第２の嵌合部を有する。複数の当該収容器を積み重ねるとき、下段の収容器と上段の収容器とを接触させながら相対的にスライドさせることにより、下段の収容器の第１の嵌合部と上段の収容器の第２の嵌合部とが嵌合する。
【発明の効果】
【００１４】
スライド動作による嵌合により収容器自体を相互に固定することが可能なため、脱着時の振動を抑制して半導体素子の飛散を防止するとともに、クリップなどの別個の固定手段を必要とせず、任意の数の収容器を積み重ねて使用することができる。
【図面の簡単な説明】
【００１５】
【図１】従来技術に係るトレイを示す図である。
【図２】図１のクリップの脱着方法を示す図である。
【図３】一実施形態に係るトレイを示す図である。
【図４】図３のトレイの脱着方法を示す図である。
【図５】一実施形態に係るトレイの嵌合部を例示する図である。
【図６】図５の嵌合部の一変形例を示す図である。
【図７】図５の嵌合部の他の一変形例を示す図である。
【図８】嵌合部の一設計例を示す図である。
【図９】図８の嵌合部の変形例を示す図である。
【図１０】トレイの脱着方法の他の一例を示す図である。
【図１１】図１０の脱着方法を用いて固定されるトレイを例示する図である。
【図１２】一実施形態に係るトレイのハンドリング方法を例示する概略図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。
【００１７】
図３に、一実施形態に係る半導体素子用収容器の一例として、チップトレイ１０の形態を示す。図３の（ａ）は保管時又は運搬時などにおける形態を示す斜視図、（ｂ）は各構成要素を示す斜視図、（ｃ）は２枚のチップトレイの重なりを概略的に示す図３（ｂ）の直線Ｃ−Ｃ’に沿った断面図である。チップトレイ１０の材質は、特に限定されず、必要な耐熱性、耐薬品性、低発塵性、導電性、及び／又は帯電防止性などに従って選択され得る。例えば、チップトレイ１０は、ＡＢＳ、ＰＳ若しくはＰＰ等の樹脂、又はＡｌ若しくはステンレス等の金属や合金を有する。
【００１８】
チップトレイ１０はスタック状に積み重ねて使用することができる。各トレイ１０は、半導体素子４０を搭載する本体１１と、該本体の外枠を成す枠部１２とを有する。本体１１は、半導体素子を収容する１つ以上、典型的にはマトリクス状に配列された複数、のポケット（凹部）１３を有する。枠部１２は、トレイ１０の積み重ね時に下に位置するトレイの本体１１の上部を取り囲む。枠部１２はまた、トレイ１０及びそれに収容される半導体素子４０の向きを揃えるために、典型的に１つのコーナー部に切り欠き１２ａを有する。トレイ１０を上下に積み重ねた時、図１（ｃ）の１１１ａと１１１ｂと１１３との関係と同様に、下段トレイの本体の表面１１ａは、上段トレイの本体の裏面１１ｂと接触し、下段トレイのポケット１３は上段トレイによって蓋をされ閉空間を形成する。
【００１９】
各チップトレイ１０は更に、図５等を用いて詳細に後述するように、重なり合うトレイ同士を固定するための嵌合部１５及び１６を有する。嵌合部１５はトレイ１０の上面側に設けられ、嵌合部１６はトレイ１０の裏面側に設けられる。例えば、方形のチップトレイ１０において、嵌合部１５及び１６はトレイ１０の各コーナー部付近に設けられ得る。図３（ｃ）に概略的に示すように、上面側に設けられた嵌合部１５、及び底面側に設けられた嵌合部１６は互いに対応する形状を有し、嵌合部１５と１６とが嵌合することにより、積み重ねられたトレイ１０同士が固定される。
【００２０】
チップトレイ１０は、図４に示すようにして、スタック状に積み重ね、また、スタックから個々のトレイ１０を取り外すことができる。積み重ね時においては、先ず、図４（ａ）に示すように、或る一定の距離ｄのオフセットを有するずれた位置で下段トレイ１０−１上に上段トレイ１０−２が重ね合わされる。距離ｄは、嵌合部１５及び１６の寸法によって決定される。その後、２つのトレイは、図４（ｂ）に示すように互いにちょうど重なり合う位置まで、横方向に相対的にスライドされる。この並進スライド動作によって、下段トレイ１０−１の上面側の嵌合部１５と上段トレイ１０−２の底面側の嵌合部１６（図３（ｃ）参照）とが噛み合い、２つのトレイが相互に固定される。図４（ａ）中の矢印は、この積み重ね時の２つのトレイの相対移動を示している。取り外し時には、図４（ｂ）中の矢印に示すように、距離ｄの逆方向へのスライドの後に上側トレイ１０−２の持ち上げが行われる。この逆方向へのスライド動作により、２つのトレイ間の固定が解除される。
【００２１】
このように、２つのトレイを重ね合わせた状態でスライドさせることによりトレイ間の固定及びその解除が行われるので、この動作中、上下方向の相対変位が抑制され、上段トレイ本体の裏面１１ｂと下型トレイ本体の表面１１ａとの接触が維持される。故に、トレイ間の隙間の発生、ひいては、半導体素子４０の飛散や破損を防止することができる。
【００２２】
また、積み重ねられた複数のチップトレイ１０は、それ自体が相互に固定されるため、従来技術に係るチップトレイに用いられるクリップ（例えば、図１のクリップ１３０）等の別個の固定手段を必要とすることなく、運搬などが可能にされている。故に、部品点数が削減されるとともに、別個の固定手段による積み重ね枚数の制約を排除し、収容する半導体素子４０の数に応じた枚数のみのトレイ１０を積み重ね、固定することができる。従って、半導体素子数に対して余分なトレイを排除し、半導体素子の保管スペースの増大の問題を解消するとともに、半導体素子の移載、運搬及び搬送などの作業を簡易化し得る。
【００２３】
なお、本実施形態は、チップトレイ１０を蓋トレイとして使用することが可能であり、別個の設計を有する蓋トレイの使用を排除し得る。しかしながら、例えば、チップトレイ１０から上面側の嵌合部１５及びポケット１３を排除した蓋トレイを用いることも可能である。また、チップトレイ１０は従来技術に係るチップトレイ（例えば、図１のチップトレイ１１０）と同一の外形寸法を有することができる。故に、例えば遠隔地への運搬・輸送などにおいて、図１のクリップ１３０等の別個の固定手段を併用することも可能である。クリップ等の脱着時において、嵌合部１５及び１６によるトレイ同士の固定により、チップの飛散が防止される。
【００２４】
続いて、図５を参照して、チップトレイ１０の嵌合部１５及び１６を詳細に説明する。図５の（ａ）はチップトレイ１０の上面図、（ｂ）は底面図、（ｃ）及び（ｄ）は、それぞれ、図５（ａ）（及び（ｂ））における直線Ｃ−Ｃ’及び直線Ｄ−Ｄ’に沿った断面図を示している。
【００２５】
図５に示した例において、チップトレイ１０は、その上面側において、本体１１の縁部、例えば４つの角部、に切り欠き状の嵌合部（以下、切り欠き部とも呼ぶ）１５ａ−１５ｄを有する。トレイ１０はまた、その底面側において、枠部１２の内縁部、例えば４つの角部、に突起状の嵌合部（以下、突起部とも呼ぶ）１６ａ−１６ｄを有する。複数のトレイ１０を、それらのコーナー部の切り欠き１２ａを揃えて積み重ね、固定するとき、下段トレイの切り欠き部１５ａ、１５ｂ、１５ｃ、１５ｄは、それぞれ、上段トレイの突起部１６ａ、１６ｂ、１６ｃ、１６ｄと嵌合する。また、図４（ａ）に示した積み重ね時の距離ｄのオフセットを可能にするため、トレイ１０の底面側において、枠部１２の４つの辺のうちの１つが幅ｄにわたって除去されている。すなわち、該１つの辺における枠部の幅をｗ２、残りの３つの辺における枠部の幅をｗ１（これは、従来技術に係るチップトレイ１１０における対応する幅と同等とし得る）とすると、ｗ２〜ｗ１−ｄにされている。なお、ｗ１より大きいオフセットｄを実現するためには、枠部１２の該１つの辺を除去することになる。また、トレイ積み重ね時の切り欠き部１５と突起部１６との位置合わせのため、例えば、トレイ１０はその上面に所定のオフセット距離ｄを差し示す１つ以上のアライメントマーク１７を有していてもよい。
【００２６】
なお、図５に示した嵌合部の例は、チップトレイ１０の本体１１に切り欠き部１５、枠部１２に突起部１６を設け、且つ切り欠き部１５及び突起部１６を本体１１及び枠部１２の角部に近接させて配置した例である。このため、切り欠き部１５ａ及び１５ｄと、切り欠き部１５ｂ及び１５ｃとで異なる構造を有している。また、これに対応し、突起部１６ａ及び１６ｄと、切り欠き部１６ｂ及び１６ｃとで異なる構造を有している。角部に近接させた嵌合部の配置は、チップトレイ１０のハンドリング時に、特に底面側の突起部１６が何かと衝突したり引っかかること、更にはそれにより破損することを抑制し得る。
【００２７】
しかしながら、嵌合部の配置は図５に示した例に限定されるものではない。例えば、図６に示すように、チップトレイ１０は、本体１１の角部から隔てた位置に、図５の切り欠き部１５ｂ及び１５ｃと同様の構造を有する４つの切り欠き部１５ａ’−１５ｄ’を有してもよい。これに対応し、トレイ１０は、枠部１２の角部から隔てた位置に、図５の突起部１６ｂ及び１６ｃと同様の構造を有する４つの切り欠き部１６ａ’−１６ｄ’を有してもよい。なお、図６の（ａ）及び（ｂ）は、図５の（ａ）及び（ｂ）と同様に、それぞれ、トレイ１０の上面図及び底面図を示している。この嵌合部の配置は、図５の本体角部の切り欠き部１５ｂ及び１５ｃのような一方向のみから突出した突起を形成する切り欠き部を排除し、チップトレイ１０のハンドリング時に、特に上面側の切り欠き部が何かと衝突したり破損したりすることを抑制し得る。
【００２８】
また、図７に例示するように、チップトレイ１０は、本体１１に突起部１５ａ”−１５ｄ”を有し、枠部１２に切り欠き部１６ａ”−１６ｄ”を有してもよい。なお、図７の（ａ）及び（ｂ）は、図５及び図６の（ａ）及び（ｂ）と同様に、それぞれ、トレイ１０の上面図及び底面図を示している。
【００２９】
さらに、チップトレイ１０は、上面側及び底面側のそれぞれに４つの嵌合部を有するものに限られない。例えば、トレイ１０は、上面側及び底面側のそれぞれにおいて、図５の１５ａ、１５ｃ、１６ａ、１６ｃ等、対角を成す２つの位置に嵌合部を有してもよい。
【００３０】
次に、図８を参照して、嵌合部の設計例を説明する。図８（ａ）に示すように、切り欠き部１５の深さをＬ１、切り欠き部１５に挿入される突起部１６の長さをＬ２とする。好ましくは、Ｌ１及びＬ２のうちの少なくとも一方は、トレイ１０の脱着時のオフセット量ｄより小さくされる。例えば、ｄ＝１．０ｍｍのとき、Ｌ１＝１．０ｍｍ、Ｌ２＝０．８ｍｍとし得る。このようにＬ１及びＬ２のうちの少なくとも一方をｄより小さくすることにより、図８（ｂ）に示すように、トレイの重ね合わせ時及び上段トレイの取り外し時に切り欠き部１５と突起部１６とが衝突することを回避することができる。それにより、衝突時の衝撃による半導体素子の飛散などが防止される。
【００３１】
なお、切り欠き部１５及び突起部１６の断面形状は、図８に示したような方形でなくてもよい。図９は、トレイ間の固定を強め、積み重ねたトレイが不用意に固定解除されることを抑制する形状例を示している。
【００３２】
図９（ａ）に示すように、切り欠き部１５及び突起部１６は楔形を有し、トレイの上面に対して傾斜した接触面５１で互いに押し当てられてもよい。また、図９（ｂ）に示すように、切り欠き部１５及び突起部１６は、その対向部において、一方が凸部５２、他方が凹部５３を有してもよい。凸部５２及び凹部５３は、トレイの固定時においてに対応する位置に形成されており、凸部５２及び凹部５３が噛み合うことにより、トレイ間の横方向のすべりが抑制される。凸部５２の突出高さは例えば１００μｍから５００μｍとし得る。さらに、図９（ｃ）に示すように、切り欠き部１５及び突起部１６は、図９の（ａ）及び（ｂ）の構成を併せ持ってもよい。すなわち、図９（ｃ）に示した切り欠き部１５及び突起部１６においては、傾斜した接触面５１’に凸部５２’及び凹部５３’が形成されている。
【００３３】
また、図８又は９に例示した様々な形状において、切り欠き部１５及び突起部１６は、チップトレイ１０のその他の部分とは異なる加工が施されてもよい。例えば、トレイ間の固定を強めるために、切り欠き部１５及び突起部１６のうちの少なくとも一方の表面に粗面加工が施されてもよい。このような粗面加工は、例えば、トレイ成形時の金型の、突起部１６及び／又は切り欠き部１５に対応する部分に微細な凹凸や縞模様を設けておくことにより行い得る。
【００３４】
次に、図１０及び１１を参照して、図４の横方向への並進スライド動作によるトレイの脱着方法に対する変形例、及びそれに対応した嵌合部の一例を有するチップトレイ６０を説明する。チップトレイ６０は、図４及び５等に示したチップトレイ１０と共通する部分を多数有する。共通する部分には類似の参照符号を付し、冗長となる説明は省略する。
【００３５】
チップトレイ６０は、図１０に示すようにして、スタック状に積み重ね、また、スタックから個々のトレイを取り外すことができる。積み重ね時においては、先ず、図１０（ａ）に示すように、或る一定の角度θのオフセットを有するずれた向きで下段トレイ６０−１上に上段トレイ６０−２が重ね合わされる。角度θは、嵌合部６５及び６６（図１１参照）の形状によって決定される。その後、２つのトレイは、図１０（ｂ）に示すように互いにちょうど重なり合う位置まで、トレイの中心を通る法線を軸として回転方向に相対的にスライドされる。この回転スライド動作によって、下段トレイ６０−１の上面側の嵌合部６５と上段トレイ６０−２の底面側の嵌合部６６（図１１参照）とが噛み合い、２つのトレイが相互に固定される。図１０（ａ）中の矢印は、この積み重ね時の２つのトレイの相対移動を示している。取り外し時には、図１０（ｂ）中の矢印に示すように、角度θの逆方向へのスライドの後に上段トレイ６０−２の持ち上げが行われる。この逆方向へのスライド動作により、２つのトレイ間の固定が解除される。
【００３６】
このように、２つのトレイを重ね合わせた状態でスライドさせることによりトレイ間の固定及びその解除が行われるので、この動作中、上下方向の相対変位が抑制され、トレイ間の隙間の発生を防止することができる。
【００３７】
また、積み重ねられた複数のチップトレイ６０は、それ自体が相互に固定されるため、従来技術に係るチップトレイに用いられるクリップ（例えば、図１のクリップ１３０）等の別個の固定手段を必要とすることなく、運搬などが可能にされている。故に、部品点数が削減されるとともに、別個の固定手段による積み重ね枚数の制約を排除し、収容する半導体素子の数に応じた枚数のみのトレイ６０を積み重ね、固定することができる。
【００３８】
続いて、図１１を参照して、チップトレイ６０の嵌合部６５及び６６を詳細に説明する。図１１の（ａ）はチップトレイ６０の上面図、（ｂ）は底面図、（ｃ）は、図１１（ａ）（及び（ｂ））における直線Ｃ−Ｃ’に沿った断面図を示している。
【００３９】
図１１に示した例において、チップトレイ６０は、その上面側において、本体６１の縁部、例えば４つの辺に回転対称に配置された、切り欠き状の嵌合部（以下、切り欠き部とも呼ぶ）６５ａ−６５ｄを有する。トレイ６０はまた、その底面側において、枠部６２の内縁部、例えば４つの内辺に回転対称に配置された、突起状の嵌合部（以下、突起部とも呼ぶ）６６ａ−６６ｄを有する。複数のトレイ６０を、それらのコーナー部の切り欠き６２ａを揃えて積み重ね、固定するとき、下段トレイの切り欠き部６５ａ、６５ｂ、６５ｃ、６５ｄは、それぞれ、上段トレイの突起部６６ａ、６６ｂ、６６ｃ、６６ｄと嵌合する。また、図１０（ａ）に示した積み重ね時の角度θのオフセットを可能にするため、トレイ６０の底面側において、枠部６２は４つの領域で追加的に除去されている。チップトレイ６０は、トレイ積み重ね時の切り欠き部６５と突起部６６との位置合わせのため、例えば、その上面に所定のオフセット角度θを指し示す１つ以上のアライメントマーク６７を有していてもよい。
【００４０】
なお、図１１に示した嵌合部の例においては、切り欠き部６５及び突起部６６は、１つの内角が角度θを有する比較的大きい略三角形の形状を有しているが、それぞれの対応し合う一部のみに比較的小さい任意の形状の切り欠き部及び突起部を設けてもよい。また、チップトレイ６０は、本体６１に切り欠き部６５、枠部６２に突起部６６を設けた構成に限られず、本体６１に突起部、枠部６２に切り欠き部を有してもよい。また、チップトレイ６０は、上面側及び底面側のそれぞれに４つの嵌合部を有するものに限られず、例えば、上面側及び底面側のそれぞれにおいて、図１１の６５ａ、６５ｃ、６６ａ、６６ｃ等、対角を成す２つの位置に嵌合部を有してもよい。さらに、切り欠き部６５及び突起部６６は、図９に示したような楔形（傾斜面）及び／又は凸部及び凹部を有してもよい。
【００４１】
次に、図１２を参照して、一実施形態に係る半導体素子用収容器のハンドリング方法の一例を説明する。ここでは、図３−５等を用いて説明したチップトレイ１０を例にとって説明する。チップトレイ１０は、上述のように、クリップ等の別個の固定手段を必要とせずにトレイ間の固定とその解除を行うことが可能である。また、図４に示したように、２つのトレイを重ね合わせた状態でのスライド動作によりトレイ間の固定及びその解除を行うため、トレイ間に隙間が発生することを防止することができる。このようにクリップなどが不要であること、及びスライド動作により脱着可能であることは、例えば基板実装装置などの製造装置や検査装置などにおいて、トレイ間の固定やその解除を含めてトレイのハンドリングを自動化することを可能にする。
【００４２】
図１２は、複数のチップトレイ１０を積み重ねたスタックから最上段のトレイを取り外す方法を概略的に示している。トレイのスタックは、例えば、枠状のレールやカセット供給機構７１と、スタックを押し上げるトレイ高さ調整機構７２とによって搬送され、最上段のトレイが所定の作業位置に位置するように配置されている。この作業位置で、例えば、最上段のトレイに収容されていた半導体素子がピックアップされ、実装基板にマウントされるなどの処理が行われる。最上段のトレイに関する作業が完了すると、例えば板状又はロッド状などの部材を最上段のトレイの側面に押し当てるトレイスライド機構７３により、最上段のトレイが所定の距離だけスライドされる。それにより、最上段のトレイとその下段のトレイとの間の固定が解除される。すなわち、最上段のトレイの底面側の嵌合部１６とその下段のトレイの上面側の嵌合部１５との間の嵌合（図３（ｃ）を参照）が解除される。スライドされ固定が解除された最上段のトレイは、例えばカセット供給機構７１と同様の構成をしたトレイ回収機構によってスタックから取り除かれる。最上段のトレイは、トレイをピックアップするアームによって回収されてもよい。その後、次のトレイに収容された半導体素子に対する処理等のため、トレイのスタックは、残存した最上段のトレイが上記所定の作業位置に位置するように、トレイ高さ調整機構７２によって上方に移動される。
【００４３】
複数のチップトレイ１０を積み重ねてスタックを形成することも、チップトレイ１０を取り外すことと同様の機構を用いて行うことができる。トレイを積み重ねる場合、レール又はカセット供給機構７１及びトレイ高さ調整機構７２は、形成済みのスタックを下降させながら、新たに積み重ねるトレイを供給する。例えば、新たに積み重ねるトレイは、所定の作業位置の高さ且つ下段のトレイに対して所定の距離だけずれた位置で、下段のトレイ上に重ねて配置される。そして、トレイスライド機構７３による所定距離のスライド動作により、最上段に配置されたトレイとその下段のトレイとが固定されるとともに、最上段のトレイが作業位置に配置される。この作業位置で、例えば、個片化や検査・選別などを行われた半導体素子が最上段のトレイに収容される。そして、最上段のトレイに関する作業が完了すると、更なるトレイを積み重ねる準備のため、形成済みのスタックがトレイ高さ調整機構７２によって下降され得る。
【００４４】
図１０及び１１に示したチップトレイ６０のハンドリングも、チップトレイ１０のハンドリングと同様に行い得る。ただし、トレイスライド機構７３は、トレイ側面への押し当て部材の形状及び／又は位置の変更などにより、最上段のトレイの回転スライド動作を実行する。
【００４５】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。
【００４６】
以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体素子を収容するポケットを有するトレイ状の収容器であって、
当該収容器の上面側に第１の嵌合部を有し、
当該収容器の底面側に第２の嵌合部を有し、
複数の当該収容器を積み重ねるとき、下段の収容器と上段の収容器とを接触させながら相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合する
ことを特徴とする収容器。
（付記２）
前記ポケットを有する本体と、
前記本体の外枠を成し、複数の当該収容器を積み重ねたときに下段の収容器の前記本体の上部を囲むように下方に延在した枠部と、
を有し、
前記第１の嵌合部は前記本体に形成され、前記第２の嵌合部は前記枠部に形成されていることを特徴とする付記１に記載の収容器。
（付記３）
前記第１の嵌合部は前記本体の縁部に形成された切り欠き部であり、前記第２の嵌合部は前記枠部の内縁部に形成された突起部であることを特徴とする付記２に記載の収容器。
（付記４）
少なくとも前記本体の対角上の２つの角部に前記第１の嵌合部を有することを特徴とする付記３に記載の収容器。
（付記５）
複数の当該収容器を積み重ねるとき、所定の距離だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の距離だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする付記１乃至４の何れか一に記載の収容器。
（付記６）
複数の当該収容器を積み重ねるとき、所定の角度だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の角度だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする付記１乃至４の何れか一に記載の収容器。
（付記７）
前記第１及び第２の嵌合部の各々は嵌合時に相互に接触する接触面を有し、前記接触面は当該収容器の上面に対して傾斜していることを特徴とする付記１乃至６の何れか一に記載の収容器。
（付記８）
前記第１及び第２の嵌合部の各々は嵌合時に相互に対向する対向面を有し、前記第１及び第２の嵌合部のうちの一方の前記対向面は凸部を有し、前記第１及び第２の嵌合部のうちの他方の前記対向面は、前記凸部と対応する位置に凹部を有することを特徴とする付記１乃至６の何れか一に記載の収容器。
（付記９）
前記第１及び第２の嵌合部のうちの一方の前記接触面は凸部を有し、前記第１及び第２の嵌合部のうちの他方の前記接触面は、前記凸部と対応する位置に凹部を有することを特徴とする付記７に記載の収容器。
（付記１０）
前記第１及び第２の嵌合部のうちの少なくとも一方の前記接触面は粗面に加工されていることを特徴とする付記７又は９に記載の収容器。
（付記１１）
半導体素子を収容するトレイ状の第１及び第２の収容器を積み重ねる方法であって、前記第１及び第２の収容器の各々は、上面側に第１の嵌合部を有し、且つ底面側に、下段の収容器と接触されながら相対的にスライドされたときに下段の収容器の前記第１の嵌合部と嵌合する第２の嵌合部を有し、当該方法は、
トレイ供給機構が、前記第１の収容器上に、所定の距離又は角度だけずらした状態で前記第２の収容器を重ねて配置する段階と、
トレイスライド機構が、前記第１及び第２の収容器が重なり合うように、前記第１の収容器を前記所定の距離又は角度だけスライドさせ、前記第１の収容器の前記第１の嵌合部と前記第２の収容器の前記第２の嵌合部とを嵌合させる段階と、
を有することを特徴とする方法。
（付記１２）
第１の収容器上に積み重ねられた第２の収容器を前記第１の収容器上から取り外す方法であって、前記第１及び第２の収容器の各々は、半導体素子を収容するトレイ状の収容器であり、上面側に第１の嵌合部を有し、且つ底面側に、下段の収容器と接触されながら相対的にスライドされたときに下段の収容器の前記第１の嵌合部と嵌合する第２の嵌合部を有し、当該方法は、
トレイスライド機構が、前記第２の収容器が前記第１の収容器に対して所定の距離又は角度だけずれた状態となるように、前記第２の収容器を前記第１の収容器に接触させながら所定の距離又は角度だけスライドさせ、前記第１の収容器の前記第１の嵌合部と前記第２の収容器の前記第２の嵌合部との嵌合を解除する段階と、
トレイ回収機構が、前記第２の収容器を前記第１の収容器上から取り除く段階と、
を有することを特徴とする方法。
【符号の説明】
【００４７】
１０、６０ 収容器（トレイ）
１１、６１ トレイ本体
１１ａ、６１ａ トレイ本体の表面
１１ｂ、６１ｂ トレイ本体の裏面
１２、６２ トレイ枠部
１３、６３ ポケット
１５、６５ トレイ上面側の嵌合部
１６、６６ トレイ底面側の嵌合部
１７、６７ アライメントマーク
４０ 半導体素子
５１ 嵌合部の接触面
５２、５３ 嵌合部の凸部／凹部
７１ レール又はカセット供給機構
７２ トレイ高さ調整機構
７３ トレイスライド機構
【技術分野】
【０００１】
本発明は、半導体素子の保管や搬送などに使用するトレイ状の収容器、及びそのハンドリング方法に関する。
【背景技術】
【０００２】
半導体素子の保管、移載、運搬、及び基板実装時の搬送などにおいて、チップトレイ又はＩＣトレイ等と呼ばれるトレイ状の収容器が使用されている。このような収容器は、一般的に、パッケージ／モジュール化された半導体素子、又は半導体ウェーハから個片化されたベアチップ状態の半導体素子を複数収容する。
【０００３】
近年、半導体素子搭載製品の小型／薄型化に伴い、半導体素子自体の小型／薄型化が進められるとともに、ベアチップの直接基板実装の採用が増加している。また、半導体素子の生産性向上のため、半導体ウェーハはφ１５０ｍｍからφ２００ｍｍへ、そして更にはφ３００ｍｍへと大口径化している。例えば大口径ウェーハの薄層化や個片化用の装置の大型化や高価格化などの理由により、装置組立メーカは、ウェーハ状態ではなく個片化されたベアチップの形態で、半導体素子メーカから半導体素子の供給を受ける傾向が強まっている。その結果、小型／薄型化されたベアチップをトレイに収容して保管、搬送あるいは運搬することが増えている。
【０００４】
半導体素子用のトレイは一般的に、２インチ、３インチ、４インチといった外形寸法に限られており、例えばφ３００ｍｍのウェーハから得られる多数の半導体素子を収容するには、複数枚のトレイを用いる必要がある。
【０００５】
図１に、一般的なチップトレイの形態を示す。図１の（ａ）は保管時又は運搬時などにおける形態を示す斜視図、（ｂ）は各構成要素を示す斜視図、（ｃ）は２枚のチップトレイの重なりを示す図１（ｂ）の直線Ｃ−Ｃ’に沿った断面図である。
【０００６】
チップトレイ１１０は、例えば５枚又は１０枚といった所定の枚数だけ積み重ねられ、最上部に蓋トレイ１２０を重ねられた後、少なくとも１つのクリップ１３０によって固定される。各チップトレイ１１０は、半導体素子１４０を搭載する本体１１１と、該本体の外枠を成す枠部１１２とを有する。本体１１１は、半導体素子を収容する複数の凹部（以下、ポケットと呼ぶ）１１３を有する。枠部１１２は、トレイ１１０の積み重ね時に下に位置するトレイの本体１１１の上部を取り囲み、積み重ねたトレイが横方向に脱落するのを防止する。図１（ｃ）に拡大して示すように、チップトレイ１１０を上下に積み重ねた時、下段トレイの本体の表面１１１ａは、上段トレイの本体の裏面１１１ｂと接触し、下段トレイの複数のポケット１１３は上段トレイによって蓋をされ閉空間を形成する。なお、蓋トレイ１２０は、やはり本体１２１と枠部１２２とを有するが、半導体素子１４０を収容するためのポケットを有しない。
【０００７】
このように、複数のチップトレイ１１０は、それ自体は単に積み重ねられただけであるため上下方向に容易に移動できる。従って、クリップ１３０によって固定されることによって運搬などが可能にされている。しかしながら、図２に示すようにクリップ１３０を脱着する時、積み重ねられたトレイ１１０が誤って離散したり、離散しないまでも、振動によってトレイ１１０間に隙間が発生したりすることがある。例えばベアチップの代表的な厚さは７０μｍ−７８０μｍと薄いため、クリップ１３０の脱着時の振動による僅かな隙間であっても、ポケット１１３からの半導体素子１４０の飛散、ひいては、隙間に挟まれた半導体素子１４０の破壊などをもたらし得る。また、クリップ１３０の脱着は、図２に示したような手作業に頼っており、機械化が困難である。
【０００８】
さらに、上述のように、チップトレイ１１０は、例えば５枚又は１０枚といった所定の枚数だけ積み重ねられ、更に蓋トレイ１２０を重ねられた後、クリップ１３０によって固定される。従って、クリップ１３０による固定は、半導体素子１４０が例えば１枚のチップトレイ１１０で足りる数しかない場合であっても、所定枚数のチップトレイ１１０を積み重ねることを必要とする。このことは、半導体素子の保管スペースを増大させるとともに、半導体素子の移載、運搬及び搬送などの作業を繁雑なものとする。これら問題の一部は、各枚数用のクリップを用意することによって解決され得るが、多種類のクリップを用意することは部品点数の増加などの新たな問題を引き起こす。
【０００９】
なお、搬送時にチップトレイ内での半導体素子の姿勢変化や破損を防止する技術として、半導体素子の各収容器を、互いに嵌合された２つの枠体と、該２つの枠体により挟持されたチップ搭載用の粘着シートとで構成する技術が提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−２５５０７７号公報
【特許文献２】特開２００５−３５６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
既知の粘着シートを用いた半導体素子用収容器は、汎用性に乏しく、半導体素子の保管及び運搬を含む様々な用途で従来のチップトレイを置き換え得るものではない。仮に半導体素子の運搬などにも使用する場合、やはり、複数の収容器を相互に固定するクリップ等の固定手段を必要とし、所定枚数の収容器を積み重ねるか、枚数ごとの固定手段を用意するかの何れかを要する。さらに、粘着シートの交換及び廃棄などを必要とし、更なる部品点数の増加や、製造コスト及びランニングコストの上昇を生じさせる。
【００１２】
故に、半導体素子の飛散、トレイ枚数に関する制約、及び部品点数の増加を生じさせ得るクリップ等の固定手段を用いずに、半導体素子の保管、運搬、及び／又は基板実装時の搬送などに幅広く使用し得る半導体素子用収容器が依然として望まれる。
【課題を解決するための手段】
【００１３】
一観点によれば、半導体素子を収容するポケットを有するトレイ状の収容器が提供される。当該収容器は、上面側に第１の嵌合部を有し、底面側に第２の嵌合部を有する。複数の当該収容器を積み重ねるとき、下段の収容器と上段の収容器とを接触させながら相対的にスライドさせることにより、下段の収容器の第１の嵌合部と上段の収容器の第２の嵌合部とが嵌合する。
【発明の効果】
【００１４】
スライド動作による嵌合により収容器自体を相互に固定することが可能なため、脱着時の振動を抑制して半導体素子の飛散を防止するとともに、クリップなどの別個の固定手段を必要とせず、任意の数の収容器を積み重ねて使用することができる。
【図面の簡単な説明】
【００１５】
【図１】従来技術に係るトレイを示す図である。
【図２】図１のクリップの脱着方法を示す図である。
【図３】一実施形態に係るトレイを示す図である。
【図４】図３のトレイの脱着方法を示す図である。
【図５】一実施形態に係るトレイの嵌合部を例示する図である。
【図６】図５の嵌合部の一変形例を示す図である。
【図７】図５の嵌合部の他の一変形例を示す図である。
【図８】嵌合部の一設計例を示す図である。
【図９】図８の嵌合部の変形例を示す図である。
【図１０】トレイの脱着方法の他の一例を示す図である。
【図１１】図１０の脱着方法を用いて固定されるトレイを例示する図である。
【図１２】一実施形態に係るトレイのハンドリング方法を例示する概略図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。
【００１７】
図３に、一実施形態に係る半導体素子用収容器の一例として、チップトレイ１０の形態を示す。図３の（ａ）は保管時又は運搬時などにおける形態を示す斜視図、（ｂ）は各構成要素を示す斜視図、（ｃ）は２枚のチップトレイの重なりを概略的に示す図３（ｂ）の直線Ｃ−Ｃ’に沿った断面図である。チップトレイ１０の材質は、特に限定されず、必要な耐熱性、耐薬品性、低発塵性、導電性、及び／又は帯電防止性などに従って選択され得る。例えば、チップトレイ１０は、ＡＢＳ、ＰＳ若しくはＰＰ等の樹脂、又はＡｌ若しくはステンレス等の金属や合金を有する。
【００１８】
チップトレイ１０はスタック状に積み重ねて使用することができる。各トレイ１０は、半導体素子４０を搭載する本体１１と、該本体の外枠を成す枠部１２とを有する。本体１１は、半導体素子を収容する１つ以上、典型的にはマトリクス状に配列された複数、のポケット（凹部）１３を有する。枠部１２は、トレイ１０の積み重ね時に下に位置するトレイの本体１１の上部を取り囲む。枠部１２はまた、トレイ１０及びそれに収容される半導体素子４０の向きを揃えるために、典型的に１つのコーナー部に切り欠き１２ａを有する。トレイ１０を上下に積み重ねた時、図１（ｃ）の１１１ａと１１１ｂと１１３との関係と同様に、下段トレイの本体の表面１１ａは、上段トレイの本体の裏面１１ｂと接触し、下段トレイのポケット１３は上段トレイによって蓋をされ閉空間を形成する。
【００１９】
各チップトレイ１０は更に、図５等を用いて詳細に後述するように、重なり合うトレイ同士を固定するための嵌合部１５及び１６を有する。嵌合部１５はトレイ１０の上面側に設けられ、嵌合部１６はトレイ１０の裏面側に設けられる。例えば、方形のチップトレイ１０において、嵌合部１５及び１６はトレイ１０の各コーナー部付近に設けられ得る。図３（ｃ）に概略的に示すように、上面側に設けられた嵌合部１５、及び底面側に設けられた嵌合部１６は互いに対応する形状を有し、嵌合部１５と１６とが嵌合することにより、積み重ねられたトレイ１０同士が固定される。
【００２０】
チップトレイ１０は、図４に示すようにして、スタック状に積み重ね、また、スタックから個々のトレイ１０を取り外すことができる。積み重ね時においては、先ず、図４（ａ）に示すように、或る一定の距離ｄのオフセットを有するずれた位置で下段トレイ１０−１上に上段トレイ１０−２が重ね合わされる。距離ｄは、嵌合部１５及び１６の寸法によって決定される。その後、２つのトレイは、図４（ｂ）に示すように互いにちょうど重なり合う位置まで、横方向に相対的にスライドされる。この並進スライド動作によって、下段トレイ１０−１の上面側の嵌合部１５と上段トレイ１０−２の底面側の嵌合部１６（図３（ｃ）参照）とが噛み合い、２つのトレイが相互に固定される。図４（ａ）中の矢印は、この積み重ね時の２つのトレイの相対移動を示している。取り外し時には、図４（ｂ）中の矢印に示すように、距離ｄの逆方向へのスライドの後に上側トレイ１０−２の持ち上げが行われる。この逆方向へのスライド動作により、２つのトレイ間の固定が解除される。
【００２１】
このように、２つのトレイを重ね合わせた状態でスライドさせることによりトレイ間の固定及びその解除が行われるので、この動作中、上下方向の相対変位が抑制され、上段トレイ本体の裏面１１ｂと下型トレイ本体の表面１１ａとの接触が維持される。故に、トレイ間の隙間の発生、ひいては、半導体素子４０の飛散や破損を防止することができる。
【００２２】
また、積み重ねられた複数のチップトレイ１０は、それ自体が相互に固定されるため、従来技術に係るチップトレイに用いられるクリップ（例えば、図１のクリップ１３０）等の別個の固定手段を必要とすることなく、運搬などが可能にされている。故に、部品点数が削減されるとともに、別個の固定手段による積み重ね枚数の制約を排除し、収容する半導体素子４０の数に応じた枚数のみのトレイ１０を積み重ね、固定することができる。従って、半導体素子数に対して余分なトレイを排除し、半導体素子の保管スペースの増大の問題を解消するとともに、半導体素子の移載、運搬及び搬送などの作業を簡易化し得る。
【００２３】
なお、本実施形態は、チップトレイ１０を蓋トレイとして使用することが可能であり、別個の設計を有する蓋トレイの使用を排除し得る。しかしながら、例えば、チップトレイ１０から上面側の嵌合部１５及びポケット１３を排除した蓋トレイを用いることも可能である。また、チップトレイ１０は従来技術に係るチップトレイ（例えば、図１のチップトレイ１１０）と同一の外形寸法を有することができる。故に、例えば遠隔地への運搬・輸送などにおいて、図１のクリップ１３０等の別個の固定手段を併用することも可能である。クリップ等の脱着時において、嵌合部１５及び１６によるトレイ同士の固定により、チップの飛散が防止される。
【００２４】
続いて、図５を参照して、チップトレイ１０の嵌合部１５及び１６を詳細に説明する。図５の（ａ）はチップトレイ１０の上面図、（ｂ）は底面図、（ｃ）及び（ｄ）は、それぞれ、図５（ａ）（及び（ｂ））における直線Ｃ−Ｃ’及び直線Ｄ−Ｄ’に沿った断面図を示している。
【００２５】
図５に示した例において、チップトレイ１０は、その上面側において、本体１１の縁部、例えば４つの角部、に切り欠き状の嵌合部（以下、切り欠き部とも呼ぶ）１５ａ−１５ｄを有する。トレイ１０はまた、その底面側において、枠部１２の内縁部、例えば４つの角部、に突起状の嵌合部（以下、突起部とも呼ぶ）１６ａ−１６ｄを有する。複数のトレイ１０を、それらのコーナー部の切り欠き１２ａを揃えて積み重ね、固定するとき、下段トレイの切り欠き部１５ａ、１５ｂ、１５ｃ、１５ｄは、それぞれ、上段トレイの突起部１６ａ、１６ｂ、１６ｃ、１６ｄと嵌合する。また、図４（ａ）に示した積み重ね時の距離ｄのオフセットを可能にするため、トレイ１０の底面側において、枠部１２の４つの辺のうちの１つが幅ｄにわたって除去されている。すなわち、該１つの辺における枠部の幅をｗ２、残りの３つの辺における枠部の幅をｗ１（これは、従来技術に係るチップトレイ１１０における対応する幅と同等とし得る）とすると、ｗ２〜ｗ１−ｄにされている。なお、ｗ１より大きいオフセットｄを実現するためには、枠部１２の該１つの辺を除去することになる。また、トレイ積み重ね時の切り欠き部１５と突起部１６との位置合わせのため、例えば、トレイ１０はその上面に所定のオフセット距離ｄを差し示す１つ以上のアライメントマーク１７を有していてもよい。
【００２６】
なお、図５に示した嵌合部の例は、チップトレイ１０の本体１１に切り欠き部１５、枠部１２に突起部１６を設け、且つ切り欠き部１５及び突起部１６を本体１１及び枠部１２の角部に近接させて配置した例である。このため、切り欠き部１５ａ及び１５ｄと、切り欠き部１５ｂ及び１５ｃとで異なる構造を有している。また、これに対応し、突起部１６ａ及び１６ｄと、切り欠き部１６ｂ及び１６ｃとで異なる構造を有している。角部に近接させた嵌合部の配置は、チップトレイ１０のハンドリング時に、特に底面側の突起部１６が何かと衝突したり引っかかること、更にはそれにより破損することを抑制し得る。
【００２７】
しかしながら、嵌合部の配置は図５に示した例に限定されるものではない。例えば、図６に示すように、チップトレイ１０は、本体１１の角部から隔てた位置に、図５の切り欠き部１５ｂ及び１５ｃと同様の構造を有する４つの切り欠き部１５ａ’−１５ｄ’を有してもよい。これに対応し、トレイ１０は、枠部１２の角部から隔てた位置に、図５の突起部１６ｂ及び１６ｃと同様の構造を有する４つの切り欠き部１６ａ’−１６ｄ’を有してもよい。なお、図６の（ａ）及び（ｂ）は、図５の（ａ）及び（ｂ）と同様に、それぞれ、トレイ１０の上面図及び底面図を示している。この嵌合部の配置は、図５の本体角部の切り欠き部１５ｂ及び１５ｃのような一方向のみから突出した突起を形成する切り欠き部を排除し、チップトレイ１０のハンドリング時に、特に上面側の切り欠き部が何かと衝突したり破損したりすることを抑制し得る。
【００２８】
また、図７に例示するように、チップトレイ１０は、本体１１に突起部１５ａ”−１５ｄ”を有し、枠部１２に切り欠き部１６ａ”−１６ｄ”を有してもよい。なお、図７の（ａ）及び（ｂ）は、図５及び図６の（ａ）及び（ｂ）と同様に、それぞれ、トレイ１０の上面図及び底面図を示している。
【００２９】
さらに、チップトレイ１０は、上面側及び底面側のそれぞれに４つの嵌合部を有するものに限られない。例えば、トレイ１０は、上面側及び底面側のそれぞれにおいて、図５の１５ａ、１５ｃ、１６ａ、１６ｃ等、対角を成す２つの位置に嵌合部を有してもよい。
【００３０】
次に、図８を参照して、嵌合部の設計例を説明する。図８（ａ）に示すように、切り欠き部１５の深さをＬ１、切り欠き部１５に挿入される突起部１６の長さをＬ２とする。好ましくは、Ｌ１及びＬ２のうちの少なくとも一方は、トレイ１０の脱着時のオフセット量ｄより小さくされる。例えば、ｄ＝１．０ｍｍのとき、Ｌ１＝１．０ｍｍ、Ｌ２＝０．８ｍｍとし得る。このようにＬ１及びＬ２のうちの少なくとも一方をｄより小さくすることにより、図８（ｂ）に示すように、トレイの重ね合わせ時及び上段トレイの取り外し時に切り欠き部１５と突起部１６とが衝突することを回避することができる。それにより、衝突時の衝撃による半導体素子の飛散などが防止される。
【００３１】
なお、切り欠き部１５及び突起部１６の断面形状は、図８に示したような方形でなくてもよい。図９は、トレイ間の固定を強め、積み重ねたトレイが不用意に固定解除されることを抑制する形状例を示している。
【００３２】
図９（ａ）に示すように、切り欠き部１５及び突起部１６は楔形を有し、トレイの上面に対して傾斜した接触面５１で互いに押し当てられてもよい。また、図９（ｂ）に示すように、切り欠き部１５及び突起部１６は、その対向部において、一方が凸部５２、他方が凹部５３を有してもよい。凸部５２及び凹部５３は、トレイの固定時においてに対応する位置に形成されており、凸部５２及び凹部５３が噛み合うことにより、トレイ間の横方向のすべりが抑制される。凸部５２の突出高さは例えば１００μｍから５００μｍとし得る。さらに、図９（ｃ）に示すように、切り欠き部１５及び突起部１６は、図９の（ａ）及び（ｂ）の構成を併せ持ってもよい。すなわち、図９（ｃ）に示した切り欠き部１５及び突起部１６においては、傾斜した接触面５１’に凸部５２’及び凹部５３’が形成されている。
【００３３】
また、図８又は９に例示した様々な形状において、切り欠き部１５及び突起部１６は、チップトレイ１０のその他の部分とは異なる加工が施されてもよい。例えば、トレイ間の固定を強めるために、切り欠き部１５及び突起部１６のうちの少なくとも一方の表面に粗面加工が施されてもよい。このような粗面加工は、例えば、トレイ成形時の金型の、突起部１６及び／又は切り欠き部１５に対応する部分に微細な凹凸や縞模様を設けておくことにより行い得る。
【００３４】
次に、図１０及び１１を参照して、図４の横方向への並進スライド動作によるトレイの脱着方法に対する変形例、及びそれに対応した嵌合部の一例を有するチップトレイ６０を説明する。チップトレイ６０は、図４及び５等に示したチップトレイ１０と共通する部分を多数有する。共通する部分には類似の参照符号を付し、冗長となる説明は省略する。
【００３５】
チップトレイ６０は、図１０に示すようにして、スタック状に積み重ね、また、スタックから個々のトレイを取り外すことができる。積み重ね時においては、先ず、図１０（ａ）に示すように、或る一定の角度θのオフセットを有するずれた向きで下段トレイ６０−１上に上段トレイ６０−２が重ね合わされる。角度θは、嵌合部６５及び６６（図１１参照）の形状によって決定される。その後、２つのトレイは、図１０（ｂ）に示すように互いにちょうど重なり合う位置まで、トレイの中心を通る法線を軸として回転方向に相対的にスライドされる。この回転スライド動作によって、下段トレイ６０−１の上面側の嵌合部６５と上段トレイ６０−２の底面側の嵌合部６６（図１１参照）とが噛み合い、２つのトレイが相互に固定される。図１０（ａ）中の矢印は、この積み重ね時の２つのトレイの相対移動を示している。取り外し時には、図１０（ｂ）中の矢印に示すように、角度θの逆方向へのスライドの後に上段トレイ６０−２の持ち上げが行われる。この逆方向へのスライド動作により、２つのトレイ間の固定が解除される。
【００３６】
このように、２つのトレイを重ね合わせた状態でスライドさせることによりトレイ間の固定及びその解除が行われるので、この動作中、上下方向の相対変位が抑制され、トレイ間の隙間の発生を防止することができる。
【００３７】
また、積み重ねられた複数のチップトレイ６０は、それ自体が相互に固定されるため、従来技術に係るチップトレイに用いられるクリップ（例えば、図１のクリップ１３０）等の別個の固定手段を必要とすることなく、運搬などが可能にされている。故に、部品点数が削減されるとともに、別個の固定手段による積み重ね枚数の制約を排除し、収容する半導体素子の数に応じた枚数のみのトレイ６０を積み重ね、固定することができる。
【００３８】
続いて、図１１を参照して、チップトレイ６０の嵌合部６５及び６６を詳細に説明する。図１１の（ａ）はチップトレイ６０の上面図、（ｂ）は底面図、（ｃ）は、図１１（ａ）（及び（ｂ））における直線Ｃ−Ｃ’に沿った断面図を示している。
【００３９】
図１１に示した例において、チップトレイ６０は、その上面側において、本体６１の縁部、例えば４つの辺に回転対称に配置された、切り欠き状の嵌合部（以下、切り欠き部とも呼ぶ）６５ａ−６５ｄを有する。トレイ６０はまた、その底面側において、枠部６２の内縁部、例えば４つの内辺に回転対称に配置された、突起状の嵌合部（以下、突起部とも呼ぶ）６６ａ−６６ｄを有する。複数のトレイ６０を、それらのコーナー部の切り欠き６２ａを揃えて積み重ね、固定するとき、下段トレイの切り欠き部６５ａ、６５ｂ、６５ｃ、６５ｄは、それぞれ、上段トレイの突起部６６ａ、６６ｂ、６６ｃ、６６ｄと嵌合する。また、図１０（ａ）に示した積み重ね時の角度θのオフセットを可能にするため、トレイ６０の底面側において、枠部６２は４つの領域で追加的に除去されている。チップトレイ６０は、トレイ積み重ね時の切り欠き部６５と突起部６６との位置合わせのため、例えば、その上面に所定のオフセット角度θを指し示す１つ以上のアライメントマーク６７を有していてもよい。
【００４０】
なお、図１１に示した嵌合部の例においては、切り欠き部６５及び突起部６６は、１つの内角が角度θを有する比較的大きい略三角形の形状を有しているが、それぞれの対応し合う一部のみに比較的小さい任意の形状の切り欠き部及び突起部を設けてもよい。また、チップトレイ６０は、本体６１に切り欠き部６５、枠部６２に突起部６６を設けた構成に限られず、本体６１に突起部、枠部６２に切り欠き部を有してもよい。また、チップトレイ６０は、上面側及び底面側のそれぞれに４つの嵌合部を有するものに限られず、例えば、上面側及び底面側のそれぞれにおいて、図１１の６５ａ、６５ｃ、６６ａ、６６ｃ等、対角を成す２つの位置に嵌合部を有してもよい。さらに、切り欠き部６５及び突起部６６は、図９に示したような楔形（傾斜面）及び／又は凸部及び凹部を有してもよい。
【００４１】
次に、図１２を参照して、一実施形態に係る半導体素子用収容器のハンドリング方法の一例を説明する。ここでは、図３−５等を用いて説明したチップトレイ１０を例にとって説明する。チップトレイ１０は、上述のように、クリップ等の別個の固定手段を必要とせずにトレイ間の固定とその解除を行うことが可能である。また、図４に示したように、２つのトレイを重ね合わせた状態でのスライド動作によりトレイ間の固定及びその解除を行うため、トレイ間に隙間が発生することを防止することができる。このようにクリップなどが不要であること、及びスライド動作により脱着可能であることは、例えば基板実装装置などの製造装置や検査装置などにおいて、トレイ間の固定やその解除を含めてトレイのハンドリングを自動化することを可能にする。
【００４２】
図１２は、複数のチップトレイ１０を積み重ねたスタックから最上段のトレイを取り外す方法を概略的に示している。トレイのスタックは、例えば、枠状のレールやカセット供給機構７１と、スタックを押し上げるトレイ高さ調整機構７２とによって搬送され、最上段のトレイが所定の作業位置に位置するように配置されている。この作業位置で、例えば、最上段のトレイに収容されていた半導体素子がピックアップされ、実装基板にマウントされるなどの処理が行われる。最上段のトレイに関する作業が完了すると、例えば板状又はロッド状などの部材を最上段のトレイの側面に押し当てるトレイスライド機構７３により、最上段のトレイが所定の距離だけスライドされる。それにより、最上段のトレイとその下段のトレイとの間の固定が解除される。すなわち、最上段のトレイの底面側の嵌合部１６とその下段のトレイの上面側の嵌合部１５との間の嵌合（図３（ｃ）を参照）が解除される。スライドされ固定が解除された最上段のトレイは、例えばカセット供給機構７１と同様の構成をしたトレイ回収機構によってスタックから取り除かれる。最上段のトレイは、トレイをピックアップするアームによって回収されてもよい。その後、次のトレイに収容された半導体素子に対する処理等のため、トレイのスタックは、残存した最上段のトレイが上記所定の作業位置に位置するように、トレイ高さ調整機構７２によって上方に移動される。
【００４３】
複数のチップトレイ１０を積み重ねてスタックを形成することも、チップトレイ１０を取り外すことと同様の機構を用いて行うことができる。トレイを積み重ねる場合、レール又はカセット供給機構７１及びトレイ高さ調整機構７２は、形成済みのスタックを下降させながら、新たに積み重ねるトレイを供給する。例えば、新たに積み重ねるトレイは、所定の作業位置の高さ且つ下段のトレイに対して所定の距離だけずれた位置で、下段のトレイ上に重ねて配置される。そして、トレイスライド機構７３による所定距離のスライド動作により、最上段に配置されたトレイとその下段のトレイとが固定されるとともに、最上段のトレイが作業位置に配置される。この作業位置で、例えば、個片化や検査・選別などを行われた半導体素子が最上段のトレイに収容される。そして、最上段のトレイに関する作業が完了すると、更なるトレイを積み重ねる準備のため、形成済みのスタックがトレイ高さ調整機構７２によって下降され得る。
【００４４】
図１０及び１１に示したチップトレイ６０のハンドリングも、チップトレイ１０のハンドリングと同様に行い得る。ただし、トレイスライド機構７３は、トレイ側面への押し当て部材の形状及び／又は位置の変更などにより、最上段のトレイの回転スライド動作を実行する。
【００４５】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。
【００４６】
以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体素子を収容するポケットを有するトレイ状の収容器であって、
当該収容器の上面側に第１の嵌合部を有し、
当該収容器の底面側に第２の嵌合部を有し、
複数の当該収容器を積み重ねるとき、下段の収容器と上段の収容器とを接触させながら相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合する
ことを特徴とする収容器。
（付記２）
前記ポケットを有する本体と、
前記本体の外枠を成し、複数の当該収容器を積み重ねたときに下段の収容器の前記本体の上部を囲むように下方に延在した枠部と、
を有し、
前記第１の嵌合部は前記本体に形成され、前記第２の嵌合部は前記枠部に形成されていることを特徴とする付記１に記載の収容器。
（付記３）
前記第１の嵌合部は前記本体の縁部に形成された切り欠き部であり、前記第２の嵌合部は前記枠部の内縁部に形成された突起部であることを特徴とする付記２に記載の収容器。
（付記４）
少なくとも前記本体の対角上の２つの角部に前記第１の嵌合部を有することを特徴とする付記３に記載の収容器。
（付記５）
複数の当該収容器を積み重ねるとき、所定の距離だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の距離だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする付記１乃至４の何れか一に記載の収容器。
（付記６）
複数の当該収容器を積み重ねるとき、所定の角度だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の角度だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする付記１乃至４の何れか一に記載の収容器。
（付記７）
前記第１及び第２の嵌合部の各々は嵌合時に相互に接触する接触面を有し、前記接触面は当該収容器の上面に対して傾斜していることを特徴とする付記１乃至６の何れか一に記載の収容器。
（付記８）
前記第１及び第２の嵌合部の各々は嵌合時に相互に対向する対向面を有し、前記第１及び第２の嵌合部のうちの一方の前記対向面は凸部を有し、前記第１及び第２の嵌合部のうちの他方の前記対向面は、前記凸部と対応する位置に凹部を有することを特徴とする付記１乃至６の何れか一に記載の収容器。
（付記９）
前記第１及び第２の嵌合部のうちの一方の前記接触面は凸部を有し、前記第１及び第２の嵌合部のうちの他方の前記接触面は、前記凸部と対応する位置に凹部を有することを特徴とする付記７に記載の収容器。
（付記１０）
前記第１及び第２の嵌合部のうちの少なくとも一方の前記接触面は粗面に加工されていることを特徴とする付記７又は９に記載の収容器。
（付記１１）
半導体素子を収容するトレイ状の第１及び第２の収容器を積み重ねる方法であって、前記第１及び第２の収容器の各々は、上面側に第１の嵌合部を有し、且つ底面側に、下段の収容器と接触されながら相対的にスライドされたときに下段の収容器の前記第１の嵌合部と嵌合する第２の嵌合部を有し、当該方法は、
トレイ供給機構が、前記第１の収容器上に、所定の距離又は角度だけずらした状態で前記第２の収容器を重ねて配置する段階と、
トレイスライド機構が、前記第１及び第２の収容器が重なり合うように、前記第１の収容器を前記所定の距離又は角度だけスライドさせ、前記第１の収容器の前記第１の嵌合部と前記第２の収容器の前記第２の嵌合部とを嵌合させる段階と、
を有することを特徴とする方法。
（付記１２）
第１の収容器上に積み重ねられた第２の収容器を前記第１の収容器上から取り外す方法であって、前記第１及び第２の収容器の各々は、半導体素子を収容するトレイ状の収容器であり、上面側に第１の嵌合部を有し、且つ底面側に、下段の収容器と接触されながら相対的にスライドされたときに下段の収容器の前記第１の嵌合部と嵌合する第２の嵌合部を有し、当該方法は、
トレイスライド機構が、前記第２の収容器が前記第１の収容器に対して所定の距離又は角度だけずれた状態となるように、前記第２の収容器を前記第１の収容器に接触させながら所定の距離又は角度だけスライドさせ、前記第１の収容器の前記第１の嵌合部と前記第２の収容器の前記第２の嵌合部との嵌合を解除する段階と、
トレイ回収機構が、前記第２の収容器を前記第１の収容器上から取り除く段階と、
を有することを特徴とする方法。
【符号の説明】
【００４７】
１０、６０ 収容器（トレイ）
１１、６１ トレイ本体
１１ａ、６１ａ トレイ本体の表面
１１ｂ、６１ｂ トレイ本体の裏面
１２、６２ トレイ枠部
１３、６３ ポケット
１５、６５ トレイ上面側の嵌合部
１６、６６ トレイ底面側の嵌合部
１７、６７ アライメントマーク
４０ 半導体素子
５１ 嵌合部の接触面
５２、５３ 嵌合部の凸部／凹部
７１ レール又はカセット供給機構
７２ トレイ高さ調整機構
７３ トレイスライド機構
【特許請求の範囲】
【請求項１】
半導体素子を収容するポケットを有するトレイ状の収容器であって、
当該収容器の上面側に第１の嵌合部を有し、
当該収容器の底面側に第２の嵌合部を有し、
複数の当該収容器を積み重ねるとき、下段の収容器と上段の収容器とを接触させながら相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合する
ことを特徴とする収容器。
【請求項２】
前記ポケットを有する本体と、
前記本体の外枠を成し、複数の当該収容器を積み重ねたときに下段の収容器の前記本体の上部を囲むように下方に延在した枠部と、
を有し、
前記第１の嵌合部は前記本体に形成され、前記第２の嵌合部は前記枠部に形成されていることを特徴とする請求項１に記載の収容器。
【請求項３】
前記第１の嵌合部は前記本体の縁部に形成された切り欠き部であり、前記第２の嵌合部は前記枠部の内縁部に形成された突起部であることを特徴とする請求項２に記載の収容器。
【請求項４】
複数の当該収容器を積み重ねるとき、所定の距離だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の距離だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする請求項１乃至３の何れか一項に記載の収容器。
【請求項５】
複数の当該収容器を積み重ねるとき、所定の角度だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の角度だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする請求項１乃至３の何れか一項に記載の収容器。
【請求項６】
前記第１及び第２の嵌合部の各々は嵌合時に相互に接触する接触面を有し、前記接触面は当該収容器の上面に対して傾斜していることを特徴とする請求項１乃至５の何れか一項に記載の収容器。
【請求項１】
半導体素子を収容するポケットを有するトレイ状の収容器であって、
当該収容器の上面側に第１の嵌合部を有し、
当該収容器の底面側に第２の嵌合部を有し、
複数の当該収容器を積み重ねるとき、下段の収容器と上段の収容器とを接触させながら相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合する
ことを特徴とする収容器。
【請求項２】
前記ポケットを有する本体と、
前記本体の外枠を成し、複数の当該収容器を積み重ねたときに下段の収容器の前記本体の上部を囲むように下方に延在した枠部と、
を有し、
前記第１の嵌合部は前記本体に形成され、前記第２の嵌合部は前記枠部に形成されていることを特徴とする請求項１に記載の収容器。
【請求項３】
前記第１の嵌合部は前記本体の縁部に形成された切り欠き部であり、前記第２の嵌合部は前記枠部の内縁部に形成された突起部であることを特徴とする請求項２に記載の収容器。
【請求項４】
複数の当該収容器を積み重ねるとき、所定の距離だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の距離だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする請求項１乃至３の何れか一項に記載の収容器。
【請求項５】
複数の当該収容器を積み重ねるとき、所定の角度だけずらした状態で上段の収容器を下段の収容器上に重ね、その後、上段の収容器と下段の収容器とが重なり合うように、上段の収容器と下段の収容器とを前記所定の角度だけ相対的にスライドさせることにより、下段の収容器の前記第１の嵌合部と上段の収容器の前記第２の嵌合部とが嵌合することを特徴とする請求項１乃至３の何れか一項に記載の収容器。
【請求項６】
前記第１及び第２の嵌合部の各々は嵌合時に相互に接触する接触面を有し、前記接触面は当該収容器の上面に対して傾斜していることを特徴とする請求項１乃至５の何れか一項に記載の収容器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−６３２６９（Ｐ２０１１−６３２６９Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１２６４６（Ｐ２００９−２１２６４６）
【出願日】平成２１年９月１５日（２００９．９．１５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１５日（２００９．９．１５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]