半導体装置およびワイヤボンディング最適化方法
【課題】パッケージに対するチップの実装位置ずれが生じた場合に、ボンディングワイヤ間のショートを回避するワイヤボンディング最適化方法および半導体装置を提供する。
【解決手段】半導体チップ１のパッド２とパッケージ基板のボンディングポイントＢＰとを接続するワイヤボンディングにおいて、半導体チップ辺上のいずれかのパッドに対してボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程Ｓ１と、半導体チップのパッケージ基板に対する位置ずれ量を検出する第２の工程Ｓ２と、検出した位置ずれ量に基づいて、複数のボンディングポイントの中から最適ボンディングポイントを検出する第３の工程Ｓ３と、最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する第４の工程Ｓ４とを有する。
【解決手段】半導体チップ１のパッド２とパッケージ基板のボンディングポイントＢＰとを接続するワイヤボンディングにおいて、半導体チップ辺上のいずれかのパッドに対してボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程Ｓ１と、半導体チップのパッケージ基板に対する位置ずれ量を検出する第２の工程Ｓ２と、検出した位置ずれ量に基づいて、複数のボンディングポイントの中から最適ボンディングポイントを検出する第３の工程Ｓ３と、最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する第４の工程Ｓ４とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ内に半導体チップを収容してパッケージ封止した半導体装置および半導体チップのワイヤボンディング最適化方法に関する。
【背景技術】
【０００２】
近年、ＱＦＰ（Quad Flat Package）やＢＧＡ（Ball GridArray）などの樹脂封止型のＬＳＩパッケージは、ＬＳＩの多機能化、高速化に伴う半導体チップ上のパッド数およびパッケージ側のリードフレーム／基板ボンディングフィンガー数の増大により、隣接するボンディングワイヤ間のクリアランスを大きく確保することが困難になってきている。
【０００３】
図２６に、一般的に設計するシステムインパッケージ（ＳｉＰ）の半導体装置として、半導体チップを半導体パッケージ基板に搭載してワイヤボンディングを行った部分的な構成例を示す。図２６において、１は半導体チップ、２は半導体チップ１のパッド、３はパッケージ基板配線、４はボンディングフィンガー、５はボンディングワイヤである。図２６に示すようなかたちで、設計者は半導体チップがパッケージ基板に対して全くずれずに搭載された理想的な状態で半導体パッケージ設計を行っているのが一般的である。
【０００４】
ところで、半導体チップをパッケージ基板に接着させるダイボンディング装置の機械精度は［ｘ，ｙ，θ］においてばらつきがあり、パッケージ基板に対して半導体チップの実装位置ずれが生じてしまう。たとえ半導体チップがパッケージ基板に対して全くずれていない理想的な状態で接着されたとしても、端子（ピン）数の増大により、隣接する各ボンディングワイヤ間が非常に近接した状態となってきていることから、半導体チップの位置ずれの問題は無視できないものとなっている。
【０００５】
このように、ボンディングワイヤ間の設計マージンが減少することによる、半導体チップの位置ずれ問題が顕著化し、ボンディングワイヤ間のショート不良が発生するという課題がある。これは、リードフレームを用いるパッケージなど、パッケージの種類を問わず起こり得る課題である。
【０００６】
従来、自由度を持たせたワイヤリング設計方法として、中継点を設けて迂回させる構成が提案されている（例えば特許文献１参照）。これは、パッケージ内のベッドあるいは半導体チップ中に、ボンディングワイヤについての中継点を少なくとも１箇所以上設け、ボンディングワイヤ同士の接触が懸念される箇所についてはワイヤを中継点で中継させて迂回させるものである。この構成により、ボンディングワイヤ間の接触が懸念される箇所に対しては、ボンディングワイヤを迂回させることが可能となる。
【特許文献１】特開昭５９−１３８３５３号公報（第２頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の方法では、半導体チップの実装位置ずれに関する考慮がなされておらず、位置ずれに対するマージンが取られていないことから、やはり半導体チップの実装位置ずれが生じた場合にはボンディングワイヤ間のショート不良が発生するという課題は解決できない。
【０００８】
本発明は、上記従来の問題点を解決するもので、半導体チップの実装位置ずれが生じた場合でも、ボンディングワイヤ間のショート不良を起こさせない最適な箇所へのワイヤボンディングを可能とし、歩留りの向上を図ることを目的とするものである。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために本発明は、パッケージ基板／リードフレーム設計において、半導体チップの１つ以上のパッドに対して複数のボンディングポイントを設定可能なパッケージ基板パターン／リードフレームパターンを設計することと、ワイヤボンディング装置にボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標を入力し、半導体チップの実装位置ずれ量を検出し、位置ずれ量から最適なボンディングポイントを検出することからなる。
【００１０】
本発明によるワイヤボンディング最適化方法は、パッケージ基板上に搭載された半導体チップのパッドと前記パッケージ基板のボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップ辺上のいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記パッケージ基板に対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するものである。
【００１１】
この構成において、半導体パッケージに対して半導体チップを実装したときに、たとえ半導体チップの実装位置が予定していた位置からずれていたとしても、位置ずれ量を検出し、複数設定されたボンディングポイントの中から、検出した位置ずれ量に応じて最適ボンディングポイントを選択するので、ワイヤ間ショート不良を起こさない適切な箇所へワイヤボンディングを行うことが可能となり、生産歩留りを向上させることが可能になる。
【００１２】
また、本発明によるワイヤボンディング最適化方法は、ダイパッド上に搭載された半導体チップのパッドとインナーリードのボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップのいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記ダイパッドに対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するものである。
【００１３】
この構成において、ダイパッドに対して半導体チップを実装したときに、たとえ半導体チップの実装位置が予定していた位置からずれていたとしても、位置ずれ量に応じて最適ボンディングポイントを選択するので、ワイヤ間ショート不良を起こさない適切な箇所へワイヤボンディングを行うことが可能となり、生産歩留りを向上させることが可能になる。
【００１４】
上記において、前記第１の工程は、さらに優先順位番号の入力を行い、前記第３の工程は、複数個設定した前記ボンディングポイントに対して前記優先順位番号順にワイヤリングのシミュレーションを行い、前記シミュレーションによるデザインルールチェック結果から、前記チェック結果が不可（ＮＧ）であれば、前記チェック結果が可（ＯＫ）となるまで次の優先順位のボンディングポイントでのシミュレーションを実施し、前記チェック結果が可となるボンディングポイントを最適ボンディングポイントと決定するという態様がある。
【００１５】
このようにすれば、デザインルールチェックを優先順位番号順に実施することで、デザインルールチェックを全ワイヤに対して実施する必要がなくなり、デザインルールチェックの実施回数が削減される。
【００１６】
また上記において、前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を付加するという態様がある。
【００１７】
このようにすれば、デザインルールチェックを行わなくてもよく、処理の高速化が図られる。
【００１８】
また上記において、前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を差し引くという態様がある。
【００１９】
このようにすれば、デザインルールチェックを行わなくてもよく、処理の高速化が図られる。
【００２０】
また上記において、前記第１の工程は、さらにずれ許容値の入力を行い、前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２１】
このようにすれば、Ｘ方向およびＹ方向の半導体チップの位置ずれに対してボンディングポイント全箇所のフレキシブルな最適化が可能となる。
【００２２】
また上記において、前記第１の工程は、さらにずれ許容値とボンディングポイント検証の単位ずらし量の入力を行い、前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記単位ずらし量だけずらした箇所に移行し、前記チェック結果が可となるまでボンディングポイント検証を前記単位ずらし量だけずらした箇所に移行していくことで、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２３】
このようにすれば、よりフレキシブルな最適化が可能となる。
【００２４】
また上記において、前記第１の工程は、さらに入射角許容値の入力を行い、前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺上の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて１つずつ隣のボンディングポイントに移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドに対応するボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２５】
このようにすれば、半導体チップの回転ずれが生じて大きくワイヤ入射角が変わったとしても、全体的なワイヤ入射角を改善することが可能となる。
【００２６】
また上記において、前記第１の工程は、さらに入射角許容値とボンディングポイント検証の単位ずらし量の入力を行い、前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドのボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記チェック結果が可となるまで前記ボンディングポイント検証の単位ずらし量だけずらした箇所に検証ボンディングポイントを移行し、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２７】
このようにすれば、半導体チップの回転ずれに対してボンディングポイント全箇所のよりフレキシブルな最適化を可能とする。
【００２８】
本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーにおいて、その先端が複数に分岐されていることを特徴としている。
【００２９】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に沿って拡幅されていることを特徴としている。
【００３０】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーについて、チップ辺方向に対する垂直方向で複数のボンディングフィンガーが隔設されていることを特徴としている。
【００３１】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に対する垂直方向に沿って拡幅されていることを特徴としている。
【００３２】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、前記パッケージ基板上方から見て列をなす一連の複数の前記ボンディングフィンガーがクロス配列となるように配置されていることを特徴としている。
【００３３】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、前記パッケージ基板上において前記パッドの数に対して少なくとも１つ以上多く設けられたボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡されていることを特徴としている。
【００３４】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、前記パッケージ基板上に設けられた長尺なボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡され、掛け渡された後にボンディングポイントを分離する状態に分割されていることを特徴としている。
【００３５】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとリードフレームパッケージにおける複数のインナーリードとがボンディングワイヤを介してボンディングされたものであって、少なくとも最端部に位置する前記インナーリードが分岐または変形されていることを特徴としている。
【００３６】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされたものであって、チップ辺方向の端部箇所に位置する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されていることを特徴としている。
【００３７】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされたものであって、互いに近接し平面視でワイヤ同士にクロスポイントが存在する状態の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されていることを特徴としている。
【００３８】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされたものであって、互いに近接しワイヤ長の違うもの同士の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されていることを特徴としている。
【００３９】
また、本発明による半導体装置は、前記半導体チップが複数積層されて搭載されたシステムインパッケージ構造を有していることを特徴としている。
【発明の効果】
【００４０】
本発明によれば、半導体パッケージに対して半導体チップを実装した後、たとえ半導体チップの実装位置が予定していた位置からずれていたとしても、ワイヤ間ショート不良を起こさない適切な箇所へワイヤボンディングを行うことが可能であり、生産歩留りを向上させることができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明にかかわる半導体装置におけるワイヤボンディング最適化方法の実施の形態を図面に基づいて詳細に説明する。
【００４２】
（実施の形態１）
図１は本発明の実施の形態１におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。
【００４３】
図１において、Ｓ１は半導体チップ辺上のいずれかのパッドに対して、複数個のボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標をワイヤボンディング装置に入力する工程、Ｓ２は基板パッケージにおけるパッケージ基板に対する半導体チップのずれ検出工程、Ｓ３は検出した位置ずれ量に基づいて複数個設定されたボンディングポイントの中から最適なボンディングポイントを検出する工程、Ｓ４は最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する工程である。
【００４４】
まず、工程Ｓ１において、半導体パッド辺上のいずれかのパッドに対してボンディングポイントが複数個設定されるように複数のボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標をワイヤボンディング装置に入力する。すなわち、チップ位置ずれに対して最適なボンディングポイントが選択可能となるワイヤボンディング基本情報を入力する。
【００４５】
次いで工程Ｓ２において、半導体チップの実装位置ずれ量を検出する。
【００４６】
次いで工程Ｓ３において、検出した位置ずれ量に基づいて複数個設定されたボンディングポイントの中から最適なボンディングポイントを検出する。すなわち、ワイヤ間ショート不良の起きない箇所へのボンディングポイントを検出する。
【００４７】
次いで工程Ｓ４において、最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する。
【００４８】
以上により、ショート不良を起こさないワイヤボンディングを実施することが可能となる。
【００４９】
（実施の形態２）
図２は本発明の実施の形態２におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。これは、リードフレームパッケージに搭載する半導体チップの実装位置ずれに対するワイヤボンディング最適化方法である。図２において、実施の形態１の図１におけるのと同じ符号のステップは同一内容の処理を示している。本実施の形態に特有の処理は、工程Ｓ２ａであり、リードフレームパッケージにおけるダイパッドに対する半導体チップのずれ量を検出する。その他の処理については、実施の形態１と同様であるので、説明を省略する。本実施の形態においても、実施の形態１と同様な効果がある。
【００５０】
（実施の形態３）
図３は本発明の実施の形態３におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。
【００５１】
工程Ｓ１ａにおいて、複数個のボンディングポイントの優先順位番号をワイヤボンディング装置に入力する。インスタンス名、座標、接続情報および半導体チップのパッド座標の入力も行う。
【００５２】
最適ボンディングポイントを検出する工程Ｓ３ａにおいて、優先順位番号順にボンディングポイントに対するワイヤ周りのデザインルールチェック（ＤＲＣ：Design Rule Check）を実施し、優先順位が第１位のボンディングポイントでデザインルールチェックによるチェック結果が不可となった場合は次の優先順位ポイントであるボンディングポイントでのデザインルールチェックを行い、チェック結果が可であればそのボンディングポイントを最適なボンディングポイントとする検出位置ずれ量に基づく最適化を、チェック結果が可となる順位まで行う。その他の処理については、実施の形態１と同様であるので、説明を省略する。
【００５３】
本実施の形態によれば、ショート不良を確実に防止できる最適化が可能となり、また、優先順位番号順に実施することで、デザインルールチェックを全ワイヤに対して実施する必要がなく、デザインルールチェックの実施回数を削減することができる。
【００５４】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００５５】
（実施の形態４）
図４は本発明の実施の形態４におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図４において、実施の形態１の図１におけるのと同じ符号のステップは同一内容の処理を示している。
【００５６】
最適ボンディングポイントを検出する工程Ｓ３ｂにおいて、半導体チップがパッケージ基板に対してＸ方向とＹ方向ともに、もしくはどちらか一方向だけずれた場合に対して、設定するボンディングポイントの全箇所もしくは一部箇所のボンディングポイントの座標にずれ量を付加することで、ボンディングポイントの最適化を行う。その他の処理については、実施の形態１と同様であるので、説明を省略する。
【００５７】
本実施の形態によれば、デザインルールチェックを行わなくてもよく、処理の高速化を実現できる。
【００５８】
（実施の形態５）
図５は本発明の実施の形態５におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図５において、実施の形態１の図１におけるのと同じ符号のステップは同一内容の処理を示している。
【００５９】
最適ボンディングポイントを検出する工程Ｓ３ｃにおいて、半導体チップがパッケージ基板に対してＸ方向とＹ方向ともに、もしくはどちらか一方向だけずれた場合に対して、設定するボンディングポイントの全箇所もしくは一部箇所のボンディングポイントの座標からずれ量を差し引くことで、ボンディングポイントの最適化を行う。その他の処理については、実施の形態４と同様であるので、説明を省略する。
【００６０】
本実施の形態によれば、実施の形態４とは逆方向への最適化を行うことが可能で、デザインルールチェックを行わずに実施できることによる処理の高速化という効果がある。
【００６１】
（実施の形態６）
図６は本発明の実施の形態６におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図７は実施の形態６におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。
【００６２】
図７において、１は半導体チップ、２は半導体チップ１のパッド、５はボンディングワイヤ、ＢＰはボンディングポイント、Ｘはボンディングポイント検証方向、Ｘ′は半導体チップ１のパッケージ基板に対するずれ方向である。
【００６３】
工程Ｓ１ｂにおいて、ずれ許容値Ｘthを、複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド座標とともにワイヤボンディング装置に入力する。
【００６４】
最適ボンディングポイントを検出する工程Ｓ３ｄにおいて、半導体チップ１がチップ辺方向に沿ってずれ許容値Ｘthを超えてずれた場合、利用可能な複数のボンディングポイントＢＰ群のうちチップずれ方向Ｘ′の下手側の端部に位置するボンディングポイントＢＰを、半導体チップ１のチップ辺に沿うパッド２列の前記ずれ方向Ｘ′の下手側端部のパッド２に対応するボンディングポイントＢＰと決定した上でボンディングポイント検証の起点とする。そして、端部のパッド２の隣接パッド２のボンディングポイントＢＰを、前記検証の起点の隣接ボンディングポイントＢＰに仮決定し、ワイヤ周りのデザインルールチェックによるチェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントＢＰに移行し、デザインルールチェックによるチェック結果が可となるまでボンディングポイント検証方向Ｘに沿ってボンディングポイント検証を１つずつ隣のボンディングポイントＢＰに移行していく。このようにして、半導体パッド２の１つずつについてボンディングポイントＢＰの最適化を行う。
【００６５】
なお、半導体チップ１のずれ量がずれ許容値Ｘthを超えなかった場合には最適化処理は行わない。その他の処理については、実施の形態１と同様であるので、説明を省略する。
【００６６】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００６７】
本実施の形態によれば、半導体チップ１の位置ずれに対してボンディングポイントＢＰ全箇所のフレキシブルな最適化が可能となる。さらに、ボンディングポイント検証の起点をチップずれ方向Ｘ′の下手側の端部にすることにより、他端部側パッド２のワイヤ入射角を、選択し得る最大限の角度にすることができ、ワイヤ間ショート回避を可能とする。
【００６８】
（実施の形態７）
図８は本発明の実施の形態７におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図９は実施の形態７におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。図９において、ΔＸはボンディングポイント検証の単位ずらし量である。その他については図７と同様であるので、同一部分に同一符号を付す。
【００６９】
工程Ｓ１ｃにおいて、ずれ許容値Ｘthおよびボンディングポイント検証の単位ずらし量ΔＸを、複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド２の座標とともにワイヤボンディング装置に入力する。
【００７０】
最適ボンディングポイントを検出する工程Ｓ３ｅにおいて、もし半導体チップ１がチップ辺に対してずれ許容値Ｘthを超えるずれとなった場合、ボンディングフィンガー端部から単位ずらし量ΔＸだけボンディングフィンガー内部方向にずらした箇所を起点とし、起点から隣へ検出ポイントを移行する際に、検証の起点から単位ずらし量ΔＸ分だけ隣に移行しながらその都度デザインルールチェックによるチェック結果をもとに隣接パッド２のボンディングポイントＢＰの検出を行う。
【００７１】
なお、半導体チップ１のずれ量がずれ許容値Ｘthを超えなかった場合には最適化処理は行わない。その他の処理については、実施の形態６と同様であるので、説明を省略する。
【００７２】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００７３】
図７との相違点は、ボンディングポイント検証の起点の決定後にボンディングポイントＢＰを最適化するために、検証の起点から隣のボンディングポイントＢＰへ検出ポイントを移行していく際に、検証の単位ずらし量ΔＸ分だけボンディングポイント検証方向Ｘへ移行することである。
【００７４】
本実施の形態によれば、よりフレキシブルな最適化が可能となる。
【００７５】
（実施の形態８）
図１０は本発明の実施の形態８におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図１１は実施の形態８におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。θはボンディングワイヤ５の入射角である。その他については図７と同様であるので、同一部分に同一符号を付す。
【００７６】
工程Ｓ１ｄにおいて、ずれ許容値Ｘthの代わりに入射角許容値θthをワイヤボンディング装置に入力する。複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド２の座標も入力する。
【００７７】
最適ボンディングポイントを検出する工程Ｓ３ｆにおいて、半導体チップ１のチップ辺上のパッド２列の両端パッド２どちらかにおける半導体チップ１へのワイヤ入射角θが入射角許容値θthよりも小さい場合、どちらのワイヤ入射角θが小さいかを検出し、その入射角θの小さいワイヤを入射角許容値θth以上となるまでボンディングポイントＢＰ列の他端方向へ向けて１つずつ隣のボンディングポイントＢＰへ移行させ、入射角許容値θth以上となった箇所を端部のパッド２に対応するボンディングポイントＢＰと決定し起点とする。同様に隣接パッド２のボンディングポイントＢＰを起点からのボンディングポイント検証方向Ｘに沿って、同様に１つずつボンディングポイントＢＰの最適化をワイヤ周りのデザインルールチェックによるチェック結果を用いて行っていく。
【００７８】
なお、半導体チップ１のチップ辺上のパッド２列両端パッド２のワイヤ入射角θが入射角許容値θthよりも大きい場合には最適化処理は行わない。その他の処理については、実施の形態６（図６）と同様であるので、説明を省略する。
【００７９】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００８０】
本実施の形態によれば、半導体チップ１の回転ずれに対してボンディングポイントＢＰ全箇所のフレキシブルな最適化が可能となる。
【００８１】
図７との相違点は、起点となる端部ワイヤの半導体チップ１への入射角θが小さすぎないような起点を検出後、ボンディングポイント検証方向Ｘに沿ってデザインルールチェックによるチェック結果から１つずつボンディングポイントＢＰの最適化を行っていくことで、半導体チップ１の回転ずれが生じて大きくワイヤ入射角θが変わったとしても、全体的なワイヤ入射角θを改善することが可能となる。
【００８２】
（実施の形態９）
図１２は本発明の実施の形態９におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図１３は実施の形態９におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。
【００８３】
工程Ｓ１において、入射角許容値θthとボンディングポイント検証の単位ずらし量ΔＸをワイヤボンディング装置に入力する。複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド２の座標も入力する。
【００８４】
最適ボンディングポイントを検出する工程Ｓ３において、半導体チップ１のチップ辺上のパッド２列両端パッド２どちらかの、半導体チップ１へのワイヤ入射角θが入射角許容値θthよりも小さい場合、半導体チップ１のチップ辺上のどちらの端パッド２のワイヤ入射角θが小さいかを検出し、その入射角θの小さいワイヤを入射角許容値θth以上となるまでボンディングポイントＢＰ列の他端方向へボンディングポイント検証の単位ずらし量ΔＸずつボンディングポイントＢＰをずらしながら起点を決定する。そして、ボンディングポイント検証の起点から単位ずらし量ΔＸずつボンディングポイントＢＰをずらしながら、同様にデザインルールチェックによるチェック結果より隣接パッド２の最適化を行っていく。
【００８５】
なお、半導体チップ１のチップ辺上のパッド２列両端パッド２のワイヤ入射角θが入射角許容値θthよりも大きい場合には最適化処理は行わない。その他の処理については、実施の形態８（図１０）と同様であるので、説明を省略する。
【００８６】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００８７】
本実施の形態によれば、半導体チップ１の回転ずれに対してボンディングポイントＢＰ全箇所のよりフレキシブルな最適化を自動で可能とする。
【００８８】
図１１との相違点は、起点を決定するためにボンディングポイントＢＰ列の他端方向へ検出する場合に、ボンディングポイント検証の単位ずらし量ΔＸをずらしながらデザインルールチェックによるチェック結果を用いた最適化を自動で行うことで、半導体チップ１の回転ずれが生じて大きくワイヤ入射角θが変わったとしても、全体的なワイヤ入射角θの改善を自動で行うことが可能となる。
【００８９】
（実施の形態１０）
図１４は本発明の実施の形態１０におけるパッケージ基板パターンを模式的に示す平面図である。
【００９０】
図１４において、１は半導体チップ、２は半導体チップ１のパッド、３はパッケージ基板配線、４はパッケージ基板配線３の先端部でボンディングポイントＢＰを形成するボンディングフィンガーである。
【００９１】
半導体チップ１のチップ辺にはワイヤボンディング用の複数のパッド２が並べて形成されている。半導体チップ１の外方にパッケージ基板からのパッケージ基板配線３がチップ辺方向に沿って複数並列されている。パッケージ基板配線３群のうちチップ辺方向の端部に位置するパッケージ基板配線３ｅにおいて、そのボンディングフィンガーが、ボンディングフィンガー４Ａ，４Ｂと２つに分岐されている。そして、チップ辺方向の端部に位置するパッド２ｅと端部に位置するパッケージ基板配線３ｅの２つのボンディングフィンガー４Ａ，４Ｂのいずれか一方との間でボンディングワイヤ５を渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となる方のボンディングフィンガーを選択し、選択した方のボンディングフィンガーとの間でボンディングワイヤ５を渡す。
【００９２】
なお、ボンディングフィンガーを複数に分岐させる構成は、チップ辺方向の端部だけでなく任意の箇所のパッケージ基板配線３において適用してもよい。
【００９３】
本実施の形態によれば、パッケージ基板に対する半導体チップ１の位置ずれに対して、パッケージ基板配線３の先端で分岐された複数のボンディングフィンガーのうちからボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【００９４】
（実施の形態１１）
図１５は本発明の実施の形態１１におけるパッケージ基板パターンを模式的に示す平面図である。
【００９５】
図１５において、図１４におけるのと同じ符号は同一構成要素を指している。
【００９６】
チップ辺方向に沿って並列されているパッケージ基板配線３群のうちチップ辺方向の端部に位置するパッケージ基板配線３ｅにおいて、そのボンディングフィンガー４Ｃがチップ辺方向で拡幅されている。そして、チップ辺方向の端部に位置するパッド２ｅと端部に位置するパッケージ基板配線３ｅの幅広のボンディングフィンガー４Ｃとの間でボンディングワイヤ５を渡すときに、幅広のボンディングフィンガー４Ｃの面積範囲のうちボンディングワイヤ間のショート不良を避ける上で最適となる位置を選択し、その選択した位置との間でボンディングワイヤ５を渡す。
【００９７】
なお、ボンディングフィンガーを幅広にする構成は、チップ辺方向の端部だけでなく任意の箇所のパッケージ基板配線３において適用してもよい。
【００９８】
本実施の形態によれば、パッケージ基板に対する半導体チップ１の位置ずれに対して、パッケージ基板配線３の先端で拡幅された幅広のボンディングフィンガー４Ｃの面積範囲内でボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【００９９】
（実施の形態１２）
図１６は本発明の実施の形態１２におけるパッケージ基板パターンを模式的に示す平面図である。
【０１００】
図１６において、図１４におけるのと同じ符号は同一構成要素を指している。Ｙはチップ辺方向に対する垂直方向である。
【０１０１】
チップ辺方向に沿って並列されているパッケージ基板配線３群のうちチップ辺方向の両端部に位置するいくつかのパッケージ基板配線３ｅにおいて、そのボンディングフィンガーがチップ辺方向に対する垂直方向Ｙに隔てて２つのボンディングフィンガー４，４Ｄとして設けられている。つまり、ボンディングフィンガーが２列となっている。
【０１０２】
なお、ボンディングフィンガーの列数は２列に限定するものではなく、３列以上でもよい。また、ボンディングフィンガーを複数列にするのは、チップ辺方向の両端部に限定する必要性はなく、どの位置であってもよい。
【０１０３】
本実施の形態によれば、パッケージ基板に対するチップ辺方向に対する垂直方向Ｙでの半導体チップ１の位置ずれに対して、垂直方向Ｙで隔設された複数のボンディングフィンガーのうちからボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【０１０４】
（実施の形態１３）
図１７は本発明の実施の形態１３におけるパッケージ基板パターンを模式的に示す平面図である。
【０１０５】
図１７において、図１６におけるのと同じ符号は同一構成要素を指している。
【０１０６】
チップ辺方向に沿って並列されているパッケージ基板配線３群のうちチップ辺方向の両端部に位置するいくつかのパッケージ基板配線３ｅにおいて、そのボンディングフィンガー４Ｅがチップ辺方向に対する垂直方向Ｙに細長いものに形成されている。そして、チップ辺方向の端部側のパッド２ｅと端部側のパッケージ基板配線３ｅの細長いボンディングフィンガー４Ｅとの間でボンディングワイヤ５を渡すときに、細長いボンディングフィンガー４Ｅの長さ範囲のうちボンディングワイヤ間のショート不良を避ける上で最適となる位置を選択し、その選択した位置との間でボンディングワイヤ５を渡す。
【０１０７】
なお、ボンディングフィンガーを細長く形成する構成は、チップ辺方向の両端部に限定する必要性はなく、どの位置であってもよい。
【０１０８】
本実施の形態によれば、パッケージ基板に対するチップ辺方向に対する垂直方向Ｙでの半導体チップ１の位置ずれに対して、パッケージ基板配線３の先端で細長いボンディングフィンガー４Ｅの長さ範囲内でボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができ、ボンディングフィンガーの列を増やす必要はない。
【０１０９】
（実施の形態１４）
図１８は本発明の実施の形態１４におけるパッケージ基板パターンを模式的に示す平面図である。
【０１１０】
図１８において、図１６におけるのと同じ符号は同一構成要素を指している。
【０１１１】
チップ辺方向に沿って並列されているパッケージ基板配線３群において、中央のいくつかのパッケージ基板配線３を除くほぼすべてのパッケージ基板配線３で、その長さ方向に２つのボンディングフィンガー４Ｆ，４Ｇが隔設されている。２つのボンディングフィンガー４Ｆ，４Ｇの間隔は、チップ辺方向の外側にいくほど大きくなっている。結果として、２つのボンディングフィンガー４Ｆ，４Ｇは、パッケージ基板上方から見て「Ｘ」字状のクロス配列となるように配置されている。１列のボンディングフィンガー４Ｆはチップ辺方向に対して右下がりに傾斜し、他の１列のボンディングフィンガー４Ｇはチップ辺方向に対して左下がりに傾斜している。
【０１１２】
図示の状態で半導体チップ１は時計方向に回転ずれを生じていて右肩下がりに傾斜している。これに対応して、２つのボンディングフィンガー４Ｆ，４Ｇのうち、右下がりに傾斜している方のボンディングフィンガー４Ｆの方が選択され、半導体チップ１のパッド２とボンディングフィンガー４Ｆとがボンディングワイヤ５で接続されている。
【０１１３】
もし、半導体チップ１が反時計方向に回転ずれを生じ左肩下がりに傾斜しているときは、左下がりに傾斜している方のボンディングフィンガー４Ｇが選択される。
【０１１４】
なお、チップ辺方向の中央部でのボンディングフィンガーの数は２つであってもよい。
【０１１５】
本実施の形態によれば、パッケージ基板に対する半導体チップ１の回転ずれに対して、傾斜角度を互いに異にしてクロス配列された２つのボンディングフィンガー４Ｆ，４Ｇから選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【０１１６】
（実施の形態１５）
図１９は本発明の実施の形態１５におけるパッケージ基板パターンを模式的に示す平面図である。
【０１１７】
半導体チップ１のチップ辺にはワイヤボンディング用の複数のパッド２が並べて形成されている。２Ａはパッド列を表す。半導体チップ１の外方にパッケージ基板からのパッケージ基板配線３がチップ辺方向に沿って複数並列され、それぞれの先端部はボンディングフィンガー４となっているとともに、パッケージ基板配線３群と半導体チップ１との間に複数のボンディング中継用ランド４Ｈがチップ辺方向に沿って配列されている。ボンディング中継用ランド４Ｈは、ワイヤリング対応する半導体チップ１のパッド列２Ａにおけるパッド２の数よりも１つ以上多く配置されている。
【０１１８】
半導体チップ１のパッド２とパッケージ基板配線３とを電気的に接続するに際しては、パッド２とボンディング中継用ランド４Ｈとの間にボンディングワイヤ５ａを渡し、さらにボンディング中継用ランド４Ｈとパッケージ基板配線３のボンディングフィンガー４との間にボンディングワイヤ５ｂを渡す。パッド２とボンディング中継用ランド４Ｈとの間にボンディングワイヤ５ａを渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となるボンディング中継用ランド４Ｈを選択した上で、ボンディングワイヤ５ａを渡す。
【０１１９】
本実施の形態によれば、チップ辺方向での半導体チップ１の位置ずれに対して、中間に位置するボンディング中継用ランド４Ｈを用いるので、すべてのパッド２においてボンディングポイントの選択がフレキシブルなものとなり、ボンディングワイヤ間のショート不良を避けることができる。
【０１２０】
（実施の形態１６）
図２０は本発明の実施の形態１６におけるパッケージ基板パターンを模式的に示す平面図である。
【０１２１】
図２０において、図１９におけるのと同じ符号は同一構成要素を指している。
【０１２２】
パッケージ基板配線３群と半導体チップ１との間に単一で横方向に長尺なボンディング中継用ランド４Ｉがチップ辺方向に沿って配置されている。この長尺なボンディング中継用ランド４Ｉは、中継用のボンディングポイントＢＰが決定された後に分割されるようになっている。
【０１２３】
半導体チップ１のパッド２とパッケージ基板配線３とを電気的に接続するに際しては、パッド２と長尺なボンディング中継用ランド４Ｉとの間にボンディングワイヤ５ａを渡し、さらに長尺なボンディング中継用ランド４Ｉとパッケージ基板配線３のボンディングフィンガー４との間にボンディングワイヤ５ｂを渡す。パッド２と長尺なボンディング中継用ランド４Ｉとの間にボンディングワイヤ５ａを渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となる位置をボンディング中継用ランド４Ｉ上で選択した上で、ボンディングワイヤ５ａを渡す。そして、ボンディングワイヤ５ｂを渡した後に、長尺なボンディング中継用ランド４Ｉにおける複数のボンディングポイントＢＰを互いに分離するように長尺なボンディング中継用ランド４Ｉを分割する。この分割に際しては、レーザー切断やエッチング等がある。分割の方向については、直角でも斜めでも曲線でもかまわない。
【０１２４】
なお、長尺なボンディング中継用ランド４Ｉを複数配置してもよい。また、その形状は必ずしも長方形でなくてもよい。
【０１２５】
本実施の形態によれば、チップ辺方向での半導体チップ１の位置ずれに対して、長尺なボンディング中継用ランド４Ｉを用い、ワイヤボンディング後に分割するので、すべてのパッド２においてボンディングポイントの選択がフレキシブルなものとなり、ボンディングワイヤ間のショート不良を避けることができる。とりわけ、ボンディングポイントＢＰの決定においては長尺なボンディング中継用ランド４Ｉの連続範囲内の任意の箇所を選択できるので、ボンディングポイントＢＰの狭ピッチ対応が可能となる。
【０１２６】
（実施の形態１７）
図２１は本発明の実施の形態１７におけるリードフレームパターンを模式的に示す平面図である。
【０１２７】
半導体チップ１の外方にリードフレームからのインナーリード６がチップ辺方向に沿って複数並列されている。インナーリード６群のうちチップ辺方向の端部に位置するインナーリード６ｅの形態が他のインナーリード６と異なっている。
【０１２８】
図２１（ａ）の場合、端部のインナーリード６ｅはその先端が二股状に分岐されている。そして、チップ辺方向の端部に位置するパッド２ｅと端部のインナーリード６ｅの２つの分岐部のいずれか一方との間でボンディングワイヤ５を渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となる方の分岐部を選択し、選択した方の分岐部との間でボンディングワイヤ５を渡す。
【０１２９】
図２１（ｂ）の場合、端部のインナーリード６ｅはその幅が幅広にされている。図２１（ｃ）の場合、端部のインナーリード６ｅはその先端のみが外側に幅広にされたＬ字形となっている。図２１（ｄ）の場合、端部のインナーリード６ｅはその先端のみが逆に内側に幅広にされたＬ字形となっている。そして、いずれにしろ、チップ辺方向の端部に位置するパッド２ｅと端部のインナーリード６ｅとの間でボンディングワイヤ５を渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となるインナーリード６上の位置を選択し、選択した位置に対してボンディングワイヤ５を渡す。
【０１３０】
なお、変形させるインナーリード６については、チップ辺方向の端部のものだけでなく任意の箇所のインナーリード６において適用してもよい。
【０１３１】
本実施の形態によれば、リードフレームに対する半導体チップ１の位置ずれに対して、変形されたインナーリード６においてボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【０１３２】
（実施の形態１８）
図２２（ａ）は本発明の実施の形態１８における基板パッケージの場合のパターンを模式的に示す平面図、図２２（ｂ）はリードフレームパッケージの場合のパターンを模式的に示す平面図である。本実施の形態は、半導体チップ１の位置ずれの結果、ボンディングワイヤ間のショート不良を起こすおそれがある場合において、ボンディングポイントの最適化を図るために、チップ辺方向の端部箇所ではボンディングフィンガー４やインナーリード６を変形するものである。
【０１３３】
すなわち、チップ辺方向の端部箇所のボンディングフィンガー４ｅは幅広に形成されている。また、チップ辺方向の端部箇所のインナーリード６ｅは幅広に形成されている。破線で示すボンディングワイヤ５Ａは最適化前のワイヤ位置を表し、実線で示すボンディングワイヤ５Ｂが最適化後のワイヤ位置を表している。
【０１３４】
なお、変形だけでなく、先端の分岐の場合にも当てはまる。また、リング電源配線７に対しても、ボンディングワイヤ５Ａからボンディングワイヤ５Ｂへの位置替えを行う場合もある。
【０１３５】
本実施の形態によれば、チップ辺方向の端部箇所において、ボンディングワイヤ間のショート不良を避けることができる。
【０１３６】
（実施の形態１９）
図２３（ａ）は本発明の実施の形態１９における基板パッケージの場合のパターンを模式的に示す平面図、図２３（ｂ）はリードフレームパッケージの場合のパターンを模式的に示す平面図である。本実施の形態は、近接する２つのボンディングワイヤ５，５Ａが平面視でクロスする結果、ボンディングワイヤ間のショート不良を起こすおそれがある場合において、ボンディングポイントの最適化を図るために、ボンディングフィンガー４やインナーリード６の変形や分岐を行うものである。
【０１３７】
ボンディングワイヤ５と最適化前のボンディングワイヤ５Ａとは平面視でクロスしている。ボンディングワイヤ５，５Ａはパッド２の位置から上昇し、頂点に達してからさらに降下し、ボンディングポイントＢＰ１，ＢＰ２に達している。図では平面視で両ボンディングワイヤ５，５Ａは交差接触しているように見えるが、実際は、両ボンディングワイヤ５，５Ａとも湾曲していて、立体交差であり、接触はしていない。
【０１３８】
ボンディングワイヤ５が着地するボンディングポイントＢＰ１とボンディングワイヤ５Ａが着地するボンディングポイントＢＰ２は接近しすぎていることから、ボンディングワイヤ間のショート不良を引き起こすおそれがある。そこで、ボンディングフィンガー４が拡幅されている。また、インナーリード６の先端が分岐されている。ボンディングワイヤ５Ａをボンディングワイヤ５Ｂに切り替える。ボンディングワイヤ５Ｂの出発点はボンディングワイヤ５Ａの出発点と同じパッド２であるが、着地先のボンディングポイントＢＰ３はボンディングポイントＢＰ２よりもボンディングポイントＢＰ１から離れたものになる。その結果、ボンディングワイヤ間のショート不良を避けることができる。
【０１３９】
（実施の形態２０）
図２４は本発明の実施の形態２０における基板パッケージの場合のパターンを模式的に示す平面図である。本実施の形態は、半導体チップ１におけるパッド２が千鳥状の２列になっており、これに合わせて、パッケージ基板配線３は別電位２列の配列となっている場合において、接近する２つのボンディングワイヤ５，５Ａのワイヤ長が異なる結果、ボンディングワイヤ間のショート不良を起こすおそれがある場合において、ボンディングポイントの最適化を図るために、ボンディングフィンガー４やインナーリード６の分岐や変形を行うものである。
【０１４０】
ボンディングワイヤ５は２列のパッド２のうち外側（上側）のものと２列のボンディングフィンガー４のうち内側のものとの間に渡されている。このボンディングワイヤ５は相対的に短いものとなっている。最適化前のボンディングワイヤ５Ａは２列のパッド２のうち内側（下側）のものと２列のボンディングフィンガー４のうち外側のものとの間に渡されている。このボンディングワイヤ５Ａは相対的に長いものとなっている。ボンディングワイヤ５，５Ａはパッド２の位置から上昇し、頂点に達してからさらに降下し、ボンディングフィンガー４ａ，４ｂに達している。図では平面視で両ボンディングワイヤ５，５Ａは交差接触しているように見えるが、実際は、両ボンディングワイヤ５，５Ａとも湾曲していて、立体交差であり、接触はしていない。
【０１４１】
ボンディングワイヤ５が着地するボンディングフィンガー４ａとボンディングワイヤ５Ａが着地するボンディングフィンガー４ｂは接近しすぎていることから、ボンディングワイヤ間のショート不良を引き起こすおそれがある。そこで、ボンディングフィンガー４ｂからボンディングフィンガー４ｃが分岐されている。ボンディングワイヤ５Ａをボンディングワイヤ５Ｂに切り替える。ボンディングワイヤ５Ｂの出発点はボンディングワイヤ５Ａの出発点と同じパッド２であるが、着地先のボンディングフィンガー４ｃはボンディングフィンガー４ｂよりもボンディングフィンガー４ａから離れたものになる。その結果、ボンディングワイヤ間のショート不良を避けることができる。
【０１４２】
なお、分岐だけでなく、変形の場合にも当てはまる。
【０１４３】
（実施の形態２１）
図２５（ａ）は本発明の実施の形態２１におけるパッケージ基板パターンを模式的に示す平面図である。図２５（ｂ）は実施の形態２１における基板パッケージの断面図である。図において、８は封止樹脂、９はパッケージ端子、１０はパッケージ基板である。上述した実施の形態１０〜２０においては、半導体チップ１が複数枚積層されるようなシステムインパッケージ（ＳｉＰ）構造であっても実施可能である。これは、リードフレームパッケージにおいても同様である。
【産業上の利用可能性】
【０１４４】
以上、説明してきたように、本発明のボンディングポイント最適化方法を用いること、およびそれらの実現を可能とするボンディングフィンガーパターンやインナーリードパターンといった半導体装置設計を行うことにより、パッケージに対する半導体チップ実装位置ずれが生じた場合でもワイヤ間ショートを回避することが可能となる。このため、不良防止による歩留り向上や、信頼性の向上に大きな効果をもたらす。
【図面の簡単な説明】
【０１４５】
【図１】本発明の実施の形態１におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図２】本発明の実施の形態２におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図３】本発明の実施の形態３におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図４】本発明の実施の形態４におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図５】本発明の実施の形態５におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図６】本発明の実施の形態６におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図７】本発明の実施の形態６におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図８】本発明の実施の形態７におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図９】本発明の実施の形態７におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図１０】本発明の実施の形態８におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図１１】本発明の実施の形態８におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図１２】本発明の実施の形態９におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図１３】本発明の実施の形態９におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図１４】本発明の実施の形態１０におけるパッケージ基板パターンを模式的に示す平面図
【図１５】本発明の実施の形態１１におけるパッケージ基板パターンを模式的に示す平面図
【図１６】本発明の実施の形態１２におけるパッケージ基板パターンを模式的に示す平面図
【図１７】本発明の実施の形態１３におけるパッケージ基板パターンを模式的に示す平面図
【図１８】本発明の実施の形態１４におけるパッケージ基板パターンを模式的に示す平面図
【図１９】本発明の実施の形態１５におけるパッケージ基板パターンを模式的に示す平面図
【図２０】本発明の実施の形態１６におけるパッケージ基板パターンを模式的に示す平面図
【図２１】本発明の実施の形態１７におけるパッケージ基板パターンを模式的に示す平面図
【図２２】本発明の実施の形態１８における基板パッケージとリードフレームパッケージのパターンを模式的に示す平面図
【図２３】本発明の実施の形態１９における基板パッケージとリードフレームパッケージのパターンを模式的に示す平面図
【図２４】本発明の実施の形態２０における基板パッケージパターンを模式的に示す平面図
【図２５】は本発明の実施の形態２１におけるパッケージ基板パターンを模式的に示す平面図と基板パッケージの断面図
【図２６】従来の半導体チップ位置ずれを考慮しない理想的半導体パッケージ設計例を示す図
【符号の説明】
【０１４６】
１ 半導体チップ
２ 半導体チップのパッド
２Ａ 半導体チップのパッド列
３ パッケージ基板配線
４ ボンディングフィンガー
４Ａ〜４Ｇ ボンディングフィンガー
４Ｈ〜４Ｉ ボンディング中継用ランド
５ ボンディングワイヤ
５Ａ 最適化前のボンディングワイヤ
５Ｂ 最適化後のボンディングワイヤ
６ インナーリード
７ リング電源配線
８ パッケージ封止樹脂
９ パッケージ端子
１０ パッケージ基板
Ｘ ボンディングポイント検証方向
Ｘ′ 半導体チップのずれ方向
ΔＸ ボンディングポイントの単位ずらし量
θ ワイヤ入射角
ＢＰ ボンディングポイント
Ｓ１ ワイヤリング装置に各種情報を入力する工程
Ｓ２ パッケージに対する半導体チップ位置ずれ量を検出する工程
Ｓ３ 最適なボンディングポイントを検出する工程
Ｓ４ 最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する工程
【技術分野】
【０００１】
本発明は、半導体パッケージ内に半導体チップを収容してパッケージ封止した半導体装置および半導体チップのワイヤボンディング最適化方法に関する。
【背景技術】
【０００２】
近年、ＱＦＰ（Quad Flat Package）やＢＧＡ（Ball GridArray）などの樹脂封止型のＬＳＩパッケージは、ＬＳＩの多機能化、高速化に伴う半導体チップ上のパッド数およびパッケージ側のリードフレーム／基板ボンディングフィンガー数の増大により、隣接するボンディングワイヤ間のクリアランスを大きく確保することが困難になってきている。
【０００３】
図２６に、一般的に設計するシステムインパッケージ（ＳｉＰ）の半導体装置として、半導体チップを半導体パッケージ基板に搭載してワイヤボンディングを行った部分的な構成例を示す。図２６において、１は半導体チップ、２は半導体チップ１のパッド、３はパッケージ基板配線、４はボンディングフィンガー、５はボンディングワイヤである。図２６に示すようなかたちで、設計者は半導体チップがパッケージ基板に対して全くずれずに搭載された理想的な状態で半導体パッケージ設計を行っているのが一般的である。
【０００４】
ところで、半導体チップをパッケージ基板に接着させるダイボンディング装置の機械精度は［ｘ，ｙ，θ］においてばらつきがあり、パッケージ基板に対して半導体チップの実装位置ずれが生じてしまう。たとえ半導体チップがパッケージ基板に対して全くずれていない理想的な状態で接着されたとしても、端子（ピン）数の増大により、隣接する各ボンディングワイヤ間が非常に近接した状態となってきていることから、半導体チップの位置ずれの問題は無視できないものとなっている。
【０００５】
このように、ボンディングワイヤ間の設計マージンが減少することによる、半導体チップの位置ずれ問題が顕著化し、ボンディングワイヤ間のショート不良が発生するという課題がある。これは、リードフレームを用いるパッケージなど、パッケージの種類を問わず起こり得る課題である。
【０００６】
従来、自由度を持たせたワイヤリング設計方法として、中継点を設けて迂回させる構成が提案されている（例えば特許文献１参照）。これは、パッケージ内のベッドあるいは半導体チップ中に、ボンディングワイヤについての中継点を少なくとも１箇所以上設け、ボンディングワイヤ同士の接触が懸念される箇所についてはワイヤを中継点で中継させて迂回させるものである。この構成により、ボンディングワイヤ間の接触が懸念される箇所に対しては、ボンディングワイヤを迂回させることが可能となる。
【特許文献１】特開昭５９−１３８３５３号公報（第２頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の方法では、半導体チップの実装位置ずれに関する考慮がなされておらず、位置ずれに対するマージンが取られていないことから、やはり半導体チップの実装位置ずれが生じた場合にはボンディングワイヤ間のショート不良が発生するという課題は解決できない。
【０００８】
本発明は、上記従来の問題点を解決するもので、半導体チップの実装位置ずれが生じた場合でも、ボンディングワイヤ間のショート不良を起こさせない最適な箇所へのワイヤボンディングを可能とし、歩留りの向上を図ることを目的とするものである。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために本発明は、パッケージ基板／リードフレーム設計において、半導体チップの１つ以上のパッドに対して複数のボンディングポイントを設定可能なパッケージ基板パターン／リードフレームパターンを設計することと、ワイヤボンディング装置にボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標を入力し、半導体チップの実装位置ずれ量を検出し、位置ずれ量から最適なボンディングポイントを検出することからなる。
【００１０】
本発明によるワイヤボンディング最適化方法は、パッケージ基板上に搭載された半導体チップのパッドと前記パッケージ基板のボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップ辺上のいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記パッケージ基板に対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するものである。
【００１１】
この構成において、半導体パッケージに対して半導体チップを実装したときに、たとえ半導体チップの実装位置が予定していた位置からずれていたとしても、位置ずれ量を検出し、複数設定されたボンディングポイントの中から、検出した位置ずれ量に応じて最適ボンディングポイントを選択するので、ワイヤ間ショート不良を起こさない適切な箇所へワイヤボンディングを行うことが可能となり、生産歩留りを向上させることが可能になる。
【００１２】
また、本発明によるワイヤボンディング最適化方法は、ダイパッド上に搭載された半導体チップのパッドとインナーリードのボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップのいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記ダイパッドに対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するものである。
【００１３】
この構成において、ダイパッドに対して半導体チップを実装したときに、たとえ半導体チップの実装位置が予定していた位置からずれていたとしても、位置ずれ量に応じて最適ボンディングポイントを選択するので、ワイヤ間ショート不良を起こさない適切な箇所へワイヤボンディングを行うことが可能となり、生産歩留りを向上させることが可能になる。
【００１４】
上記において、前記第１の工程は、さらに優先順位番号の入力を行い、前記第３の工程は、複数個設定した前記ボンディングポイントに対して前記優先順位番号順にワイヤリングのシミュレーションを行い、前記シミュレーションによるデザインルールチェック結果から、前記チェック結果が不可（ＮＧ）であれば、前記チェック結果が可（ＯＫ）となるまで次の優先順位のボンディングポイントでのシミュレーションを実施し、前記チェック結果が可となるボンディングポイントを最適ボンディングポイントと決定するという態様がある。
【００１５】
このようにすれば、デザインルールチェックを優先順位番号順に実施することで、デザインルールチェックを全ワイヤに対して実施する必要がなくなり、デザインルールチェックの実施回数が削減される。
【００１６】
また上記において、前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を付加するという態様がある。
【００１７】
このようにすれば、デザインルールチェックを行わなくてもよく、処理の高速化が図られる。
【００１８】
また上記において、前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を差し引くという態様がある。
【００１９】
このようにすれば、デザインルールチェックを行わなくてもよく、処理の高速化が図られる。
【００２０】
また上記において、前記第１の工程は、さらにずれ許容値の入力を行い、前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２１】
このようにすれば、Ｘ方向およびＹ方向の半導体チップの位置ずれに対してボンディングポイント全箇所のフレキシブルな最適化が可能となる。
【００２２】
また上記において、前記第１の工程は、さらにずれ許容値とボンディングポイント検証の単位ずらし量の入力を行い、前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記単位ずらし量だけずらした箇所に移行し、前記チェック結果が可となるまでボンディングポイント検証を前記単位ずらし量だけずらした箇所に移行していくことで、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２３】
このようにすれば、よりフレキシブルな最適化が可能となる。
【００２４】
また上記において、前記第１の工程は、さらに入射角許容値の入力を行い、前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺上の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて１つずつ隣のボンディングポイントに移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドに対応するボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２５】
このようにすれば、半導体チップの回転ずれが生じて大きくワイヤ入射角が変わったとしても、全体的なワイヤ入射角を改善することが可能となる。
【００２６】
また上記において、前記第１の工程は、さらに入射角許容値とボンディングポイント検証の単位ずらし量の入力を行い、前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドのボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記チェック結果が可となるまで前記ボンディングポイント検証の単位ずらし量だけずらした箇所に検証ボンディングポイントを移行し、全ワイヤの最適ボンディングポイントを決定していくという態様がある。
【００２７】
このようにすれば、半導体チップの回転ずれに対してボンディングポイント全箇所のよりフレキシブルな最適化を可能とする。
【００２８】
本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーにおいて、その先端が複数に分岐されていることを特徴としている。
【００２９】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に沿って拡幅されていることを特徴としている。
【００３０】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーについて、チップ辺方向に対する垂直方向で複数のボンディングフィンガーが隔設されていることを特徴としている。
【００３１】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に対する垂直方向に沿って拡幅されていることを特徴としている。
【００３２】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、前記パッケージ基板上方から見て列をなす一連の複数の前記ボンディングフィンガーがクロス配列となるように配置されていることを特徴としている。
【００３３】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、前記パッケージ基板上において前記パッドの数に対して少なくとも１つ以上多く設けられたボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡されていることを特徴としている。
【００３４】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされたものであって、前記パッケージ基板上に設けられた長尺なボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡され、掛け渡された後にボンディングポイントを分離する状態に分割されていることを特徴としている。
【００３５】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとリードフレームパッケージにおける複数のインナーリードとがボンディングワイヤを介してボンディングされたものであって、少なくとも最端部に位置する前記インナーリードが分岐または変形されていることを特徴としている。
【００３６】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされたものであって、チップ辺方向の端部箇所に位置する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されていることを特徴としている。
【００３７】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされたものであって、互いに近接し平面視でワイヤ同士にクロスポイントが存在する状態の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されていることを特徴としている。
【００３８】
また、本発明による半導体装置は、半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされたものであって、互いに近接しワイヤ長の違うもの同士の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されていることを特徴としている。
【００３９】
また、本発明による半導体装置は、前記半導体チップが複数積層されて搭載されたシステムインパッケージ構造を有していることを特徴としている。
【発明の効果】
【００４０】
本発明によれば、半導体パッケージに対して半導体チップを実装した後、たとえ半導体チップの実装位置が予定していた位置からずれていたとしても、ワイヤ間ショート不良を起こさない適切な箇所へワイヤボンディングを行うことが可能であり、生産歩留りを向上させることができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明にかかわる半導体装置におけるワイヤボンディング最適化方法の実施の形態を図面に基づいて詳細に説明する。
【００４２】
（実施の形態１）
図１は本発明の実施の形態１におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。
【００４３】
図１において、Ｓ１は半導体チップ辺上のいずれかのパッドに対して、複数個のボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標をワイヤボンディング装置に入力する工程、Ｓ２は基板パッケージにおけるパッケージ基板に対する半導体チップのずれ検出工程、Ｓ３は検出した位置ずれ量に基づいて複数個設定されたボンディングポイントの中から最適なボンディングポイントを検出する工程、Ｓ４は最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する工程である。
【００４４】
まず、工程Ｓ１において、半導体パッド辺上のいずれかのパッドに対してボンディングポイントが複数個設定されるように複数のボンディングポイントのインスタンス名、座標、接続情報および半導体チップのパッド座標をワイヤボンディング装置に入力する。すなわち、チップ位置ずれに対して最適なボンディングポイントが選択可能となるワイヤボンディング基本情報を入力する。
【００４５】
次いで工程Ｓ２において、半導体チップの実装位置ずれ量を検出する。
【００４６】
次いで工程Ｓ３において、検出した位置ずれ量に基づいて複数個設定されたボンディングポイントの中から最適なボンディングポイントを検出する。すなわち、ワイヤ間ショート不良の起きない箇所へのボンディングポイントを検出する。
【００４７】
次いで工程Ｓ４において、最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する。
【００４８】
以上により、ショート不良を起こさないワイヤボンディングを実施することが可能となる。
【００４９】
（実施の形態２）
図２は本発明の実施の形態２におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。これは、リードフレームパッケージに搭載する半導体チップの実装位置ずれに対するワイヤボンディング最適化方法である。図２において、実施の形態１の図１におけるのと同じ符号のステップは同一内容の処理を示している。本実施の形態に特有の処理は、工程Ｓ２ａであり、リードフレームパッケージにおけるダイパッドに対する半導体チップのずれ量を検出する。その他の処理については、実施の形態１と同様であるので、説明を省略する。本実施の形態においても、実施の形態１と同様な効果がある。
【００５０】
（実施の形態３）
図３は本発明の実施の形態３におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。
【００５１】
工程Ｓ１ａにおいて、複数個のボンディングポイントの優先順位番号をワイヤボンディング装置に入力する。インスタンス名、座標、接続情報および半導体チップのパッド座標の入力も行う。
【００５２】
最適ボンディングポイントを検出する工程Ｓ３ａにおいて、優先順位番号順にボンディングポイントに対するワイヤ周りのデザインルールチェック（ＤＲＣ：Design Rule Check）を実施し、優先順位が第１位のボンディングポイントでデザインルールチェックによるチェック結果が不可となった場合は次の優先順位ポイントであるボンディングポイントでのデザインルールチェックを行い、チェック結果が可であればそのボンディングポイントを最適なボンディングポイントとする検出位置ずれ量に基づく最適化を、チェック結果が可となる順位まで行う。その他の処理については、実施の形態１と同様であるので、説明を省略する。
【００５３】
本実施の形態によれば、ショート不良を確実に防止できる最適化が可能となり、また、優先順位番号順に実施することで、デザインルールチェックを全ワイヤに対して実施する必要がなく、デザインルールチェックの実施回数を削減することができる。
【００５４】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００５５】
（実施の形態４）
図４は本発明の実施の形態４におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図４において、実施の形態１の図１におけるのと同じ符号のステップは同一内容の処理を示している。
【００５６】
最適ボンディングポイントを検出する工程Ｓ３ｂにおいて、半導体チップがパッケージ基板に対してＸ方向とＹ方向ともに、もしくはどちらか一方向だけずれた場合に対して、設定するボンディングポイントの全箇所もしくは一部箇所のボンディングポイントの座標にずれ量を付加することで、ボンディングポイントの最適化を行う。その他の処理については、実施の形態１と同様であるので、説明を省略する。
【００５７】
本実施の形態によれば、デザインルールチェックを行わなくてもよく、処理の高速化を実現できる。
【００５８】
（実施の形態５）
図５は本発明の実施の形態５におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図５において、実施の形態１の図１におけるのと同じ符号のステップは同一内容の処理を示している。
【００５９】
最適ボンディングポイントを検出する工程Ｓ３ｃにおいて、半導体チップがパッケージ基板に対してＸ方向とＹ方向ともに、もしくはどちらか一方向だけずれた場合に対して、設定するボンディングポイントの全箇所もしくは一部箇所のボンディングポイントの座標からずれ量を差し引くことで、ボンディングポイントの最適化を行う。その他の処理については、実施の形態４と同様であるので、説明を省略する。
【００６０】
本実施の形態によれば、実施の形態４とは逆方向への最適化を行うことが可能で、デザインルールチェックを行わずに実施できることによる処理の高速化という効果がある。
【００６１】
（実施の形態６）
図６は本発明の実施の形態６におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図７は実施の形態６におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。
【００６２】
図７において、１は半導体チップ、２は半導体チップ１のパッド、５はボンディングワイヤ、ＢＰはボンディングポイント、Ｘはボンディングポイント検証方向、Ｘ′は半導体チップ１のパッケージ基板に対するずれ方向である。
【００６３】
工程Ｓ１ｂにおいて、ずれ許容値Ｘthを、複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド座標とともにワイヤボンディング装置に入力する。
【００６４】
最適ボンディングポイントを検出する工程Ｓ３ｄにおいて、半導体チップ１がチップ辺方向に沿ってずれ許容値Ｘthを超えてずれた場合、利用可能な複数のボンディングポイントＢＰ群のうちチップずれ方向Ｘ′の下手側の端部に位置するボンディングポイントＢＰを、半導体チップ１のチップ辺に沿うパッド２列の前記ずれ方向Ｘ′の下手側端部のパッド２に対応するボンディングポイントＢＰと決定した上でボンディングポイント検証の起点とする。そして、端部のパッド２の隣接パッド２のボンディングポイントＢＰを、前記検証の起点の隣接ボンディングポイントＢＰに仮決定し、ワイヤ周りのデザインルールチェックによるチェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントＢＰに移行し、デザインルールチェックによるチェック結果が可となるまでボンディングポイント検証方向Ｘに沿ってボンディングポイント検証を１つずつ隣のボンディングポイントＢＰに移行していく。このようにして、半導体パッド２の１つずつについてボンディングポイントＢＰの最適化を行う。
【００６５】
なお、半導体チップ１のずれ量がずれ許容値Ｘthを超えなかった場合には最適化処理は行わない。その他の処理については、実施の形態１と同様であるので、説明を省略する。
【００６６】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００６７】
本実施の形態によれば、半導体チップ１の位置ずれに対してボンディングポイントＢＰ全箇所のフレキシブルな最適化が可能となる。さらに、ボンディングポイント検証の起点をチップずれ方向Ｘ′の下手側の端部にすることにより、他端部側パッド２のワイヤ入射角を、選択し得る最大限の角度にすることができ、ワイヤ間ショート回避を可能とする。
【００６８】
（実施の形態７）
図８は本発明の実施の形態７におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図９は実施の形態７におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。図９において、ΔＸはボンディングポイント検証の単位ずらし量である。その他については図７と同様であるので、同一部分に同一符号を付す。
【００６９】
工程Ｓ１ｃにおいて、ずれ許容値Ｘthおよびボンディングポイント検証の単位ずらし量ΔＸを、複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド２の座標とともにワイヤボンディング装置に入力する。
【００７０】
最適ボンディングポイントを検出する工程Ｓ３ｅにおいて、もし半導体チップ１がチップ辺に対してずれ許容値Ｘthを超えるずれとなった場合、ボンディングフィンガー端部から単位ずらし量ΔＸだけボンディングフィンガー内部方向にずらした箇所を起点とし、起点から隣へ検出ポイントを移行する際に、検証の起点から単位ずらし量ΔＸ分だけ隣に移行しながらその都度デザインルールチェックによるチェック結果をもとに隣接パッド２のボンディングポイントＢＰの検出を行う。
【００７１】
なお、半導体チップ１のずれ量がずれ許容値Ｘthを超えなかった場合には最適化処理は行わない。その他の処理については、実施の形態６と同様であるので、説明を省略する。
【００７２】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００７３】
図７との相違点は、ボンディングポイント検証の起点の決定後にボンディングポイントＢＰを最適化するために、検証の起点から隣のボンディングポイントＢＰへ検出ポイントを移行していく際に、検証の単位ずらし量ΔＸ分だけボンディングポイント検証方向Ｘへ移行することである。
【００７４】
本実施の形態によれば、よりフレキシブルな最適化が可能となる。
【００７５】
（実施の形態８）
図１０は本発明の実施の形態８におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図１１は実施の形態８におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。θはボンディングワイヤ５の入射角である。その他については図７と同様であるので、同一部分に同一符号を付す。
【００７６】
工程Ｓ１ｄにおいて、ずれ許容値Ｘthの代わりに入射角許容値θthをワイヤボンディング装置に入力する。複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド２の座標も入力する。
【００７７】
最適ボンディングポイントを検出する工程Ｓ３ｆにおいて、半導体チップ１のチップ辺上のパッド２列の両端パッド２どちらかにおける半導体チップ１へのワイヤ入射角θが入射角許容値θthよりも小さい場合、どちらのワイヤ入射角θが小さいかを検出し、その入射角θの小さいワイヤを入射角許容値θth以上となるまでボンディングポイントＢＰ列の他端方向へ向けて１つずつ隣のボンディングポイントＢＰへ移行させ、入射角許容値θth以上となった箇所を端部のパッド２に対応するボンディングポイントＢＰと決定し起点とする。同様に隣接パッド２のボンディングポイントＢＰを起点からのボンディングポイント検証方向Ｘに沿って、同様に１つずつボンディングポイントＢＰの最適化をワイヤ周りのデザインルールチェックによるチェック結果を用いて行っていく。
【００７８】
なお、半導体チップ１のチップ辺上のパッド２列両端パッド２のワイヤ入射角θが入射角許容値θthよりも大きい場合には最適化処理は行わない。その他の処理については、実施の形態６（図６）と同様であるので、説明を省略する。
【００７９】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００８０】
本実施の形態によれば、半導体チップ１の回転ずれに対してボンディングポイントＢＰ全箇所のフレキシブルな最適化が可能となる。
【００８１】
図７との相違点は、起点となる端部ワイヤの半導体チップ１への入射角θが小さすぎないような起点を検出後、ボンディングポイント検証方向Ｘに沿ってデザインルールチェックによるチェック結果から１つずつボンディングポイントＢＰの最適化を行っていくことで、半導体チップ１の回転ずれが生じて大きくワイヤ入射角θが変わったとしても、全体的なワイヤ入射角θを改善することが可能となる。
【００８２】
（実施の形態９）
図１２は本発明の実施の形態９におけるワイヤボンディング最適化方法の処理の手順を示すフローチャートである。図１３は実施の形態９におけるワイヤボンディング最適化方法の処理を模式的に示す平面図である。
【００８３】
工程Ｓ１において、入射角許容値θthとボンディングポイント検証の単位ずらし量ΔＸをワイヤボンディング装置に入力する。複数のボンディングポイントＢＰのインスタンス名、座標、接続情報および半導体チップのパッド２の座標も入力する。
【００８４】
最適ボンディングポイントを検出する工程Ｓ３において、半導体チップ１のチップ辺上のパッド２列両端パッド２どちらかの、半導体チップ１へのワイヤ入射角θが入射角許容値θthよりも小さい場合、半導体チップ１のチップ辺上のどちらの端パッド２のワイヤ入射角θが小さいかを検出し、その入射角θの小さいワイヤを入射角許容値θth以上となるまでボンディングポイントＢＰ列の他端方向へボンディングポイント検証の単位ずらし量ΔＸずつボンディングポイントＢＰをずらしながら起点を決定する。そして、ボンディングポイント検証の起点から単位ずらし量ΔＸずつボンディングポイントＢＰをずらしながら、同様にデザインルールチェックによるチェック結果より隣接パッド２の最適化を行っていく。
【００８５】
なお、半導体チップ１のチップ辺上のパッド２列両端パッド２のワイヤ入射角θが入射角許容値θthよりも大きい場合には最適化処理は行わない。その他の処理については、実施の形態８（図１０）と同様であるので、説明を省略する。
【００８６】
なお、ワイヤ流れを考慮したデザインルールチェックによるチェック結果を用いてもよい。
【００８７】
本実施の形態によれば、半導体チップ１の回転ずれに対してボンディングポイントＢＰ全箇所のよりフレキシブルな最適化を自動で可能とする。
【００８８】
図１１との相違点は、起点を決定するためにボンディングポイントＢＰ列の他端方向へ検出する場合に、ボンディングポイント検証の単位ずらし量ΔＸをずらしながらデザインルールチェックによるチェック結果を用いた最適化を自動で行うことで、半導体チップ１の回転ずれが生じて大きくワイヤ入射角θが変わったとしても、全体的なワイヤ入射角θの改善を自動で行うことが可能となる。
【００８９】
（実施の形態１０）
図１４は本発明の実施の形態１０におけるパッケージ基板パターンを模式的に示す平面図である。
【００９０】
図１４において、１は半導体チップ、２は半導体チップ１のパッド、３はパッケージ基板配線、４はパッケージ基板配線３の先端部でボンディングポイントＢＰを形成するボンディングフィンガーである。
【００９１】
半導体チップ１のチップ辺にはワイヤボンディング用の複数のパッド２が並べて形成されている。半導体チップ１の外方にパッケージ基板からのパッケージ基板配線３がチップ辺方向に沿って複数並列されている。パッケージ基板配線３群のうちチップ辺方向の端部に位置するパッケージ基板配線３ｅにおいて、そのボンディングフィンガーが、ボンディングフィンガー４Ａ，４Ｂと２つに分岐されている。そして、チップ辺方向の端部に位置するパッド２ｅと端部に位置するパッケージ基板配線３ｅの２つのボンディングフィンガー４Ａ，４Ｂのいずれか一方との間でボンディングワイヤ５を渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となる方のボンディングフィンガーを選択し、選択した方のボンディングフィンガーとの間でボンディングワイヤ５を渡す。
【００９２】
なお、ボンディングフィンガーを複数に分岐させる構成は、チップ辺方向の端部だけでなく任意の箇所のパッケージ基板配線３において適用してもよい。
【００９３】
本実施の形態によれば、パッケージ基板に対する半導体チップ１の位置ずれに対して、パッケージ基板配線３の先端で分岐された複数のボンディングフィンガーのうちからボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【００９４】
（実施の形態１１）
図１５は本発明の実施の形態１１におけるパッケージ基板パターンを模式的に示す平面図である。
【００９５】
図１５において、図１４におけるのと同じ符号は同一構成要素を指している。
【００９６】
チップ辺方向に沿って並列されているパッケージ基板配線３群のうちチップ辺方向の端部に位置するパッケージ基板配線３ｅにおいて、そのボンディングフィンガー４Ｃがチップ辺方向で拡幅されている。そして、チップ辺方向の端部に位置するパッド２ｅと端部に位置するパッケージ基板配線３ｅの幅広のボンディングフィンガー４Ｃとの間でボンディングワイヤ５を渡すときに、幅広のボンディングフィンガー４Ｃの面積範囲のうちボンディングワイヤ間のショート不良を避ける上で最適となる位置を選択し、その選択した位置との間でボンディングワイヤ５を渡す。
【００９７】
なお、ボンディングフィンガーを幅広にする構成は、チップ辺方向の端部だけでなく任意の箇所のパッケージ基板配線３において適用してもよい。
【００９８】
本実施の形態によれば、パッケージ基板に対する半導体チップ１の位置ずれに対して、パッケージ基板配線３の先端で拡幅された幅広のボンディングフィンガー４Ｃの面積範囲内でボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【００９９】
（実施の形態１２）
図１６は本発明の実施の形態１２におけるパッケージ基板パターンを模式的に示す平面図である。
【０１００】
図１６において、図１４におけるのと同じ符号は同一構成要素を指している。Ｙはチップ辺方向に対する垂直方向である。
【０１０１】
チップ辺方向に沿って並列されているパッケージ基板配線３群のうちチップ辺方向の両端部に位置するいくつかのパッケージ基板配線３ｅにおいて、そのボンディングフィンガーがチップ辺方向に対する垂直方向Ｙに隔てて２つのボンディングフィンガー４，４Ｄとして設けられている。つまり、ボンディングフィンガーが２列となっている。
【０１０２】
なお、ボンディングフィンガーの列数は２列に限定するものではなく、３列以上でもよい。また、ボンディングフィンガーを複数列にするのは、チップ辺方向の両端部に限定する必要性はなく、どの位置であってもよい。
【０１０３】
本実施の形態によれば、パッケージ基板に対するチップ辺方向に対する垂直方向Ｙでの半導体チップ１の位置ずれに対して、垂直方向Ｙで隔設された複数のボンディングフィンガーのうちからボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【０１０４】
（実施の形態１３）
図１７は本発明の実施の形態１３におけるパッケージ基板パターンを模式的に示す平面図である。
【０１０５】
図１７において、図１６におけるのと同じ符号は同一構成要素を指している。
【０１０６】
チップ辺方向に沿って並列されているパッケージ基板配線３群のうちチップ辺方向の両端部に位置するいくつかのパッケージ基板配線３ｅにおいて、そのボンディングフィンガー４Ｅがチップ辺方向に対する垂直方向Ｙに細長いものに形成されている。そして、チップ辺方向の端部側のパッド２ｅと端部側のパッケージ基板配線３ｅの細長いボンディングフィンガー４Ｅとの間でボンディングワイヤ５を渡すときに、細長いボンディングフィンガー４Ｅの長さ範囲のうちボンディングワイヤ間のショート不良を避ける上で最適となる位置を選択し、その選択した位置との間でボンディングワイヤ５を渡す。
【０１０７】
なお、ボンディングフィンガーを細長く形成する構成は、チップ辺方向の両端部に限定する必要性はなく、どの位置であってもよい。
【０１０８】
本実施の形態によれば、パッケージ基板に対するチップ辺方向に対する垂直方向Ｙでの半導体チップ１の位置ずれに対して、パッケージ基板配線３の先端で細長いボンディングフィンガー４Ｅの長さ範囲内でボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができ、ボンディングフィンガーの列を増やす必要はない。
【０１０９】
（実施の形態１４）
図１８は本発明の実施の形態１４におけるパッケージ基板パターンを模式的に示す平面図である。
【０１１０】
図１８において、図１６におけるのと同じ符号は同一構成要素を指している。
【０１１１】
チップ辺方向に沿って並列されているパッケージ基板配線３群において、中央のいくつかのパッケージ基板配線３を除くほぼすべてのパッケージ基板配線３で、その長さ方向に２つのボンディングフィンガー４Ｆ，４Ｇが隔設されている。２つのボンディングフィンガー４Ｆ，４Ｇの間隔は、チップ辺方向の外側にいくほど大きくなっている。結果として、２つのボンディングフィンガー４Ｆ，４Ｇは、パッケージ基板上方から見て「Ｘ」字状のクロス配列となるように配置されている。１列のボンディングフィンガー４Ｆはチップ辺方向に対して右下がりに傾斜し、他の１列のボンディングフィンガー４Ｇはチップ辺方向に対して左下がりに傾斜している。
【０１１２】
図示の状態で半導体チップ１は時計方向に回転ずれを生じていて右肩下がりに傾斜している。これに対応して、２つのボンディングフィンガー４Ｆ，４Ｇのうち、右下がりに傾斜している方のボンディングフィンガー４Ｆの方が選択され、半導体チップ１のパッド２とボンディングフィンガー４Ｆとがボンディングワイヤ５で接続されている。
【０１１３】
もし、半導体チップ１が反時計方向に回転ずれを生じ左肩下がりに傾斜しているときは、左下がりに傾斜している方のボンディングフィンガー４Ｇが選択される。
【０１１４】
なお、チップ辺方向の中央部でのボンディングフィンガーの数は２つであってもよい。
【０１１５】
本実施の形態によれば、パッケージ基板に対する半導体チップ１の回転ずれに対して、傾斜角度を互いに異にしてクロス配列された２つのボンディングフィンガー４Ｆ，４Ｇから選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【０１１６】
（実施の形態１５）
図１９は本発明の実施の形態１５におけるパッケージ基板パターンを模式的に示す平面図である。
【０１１７】
半導体チップ１のチップ辺にはワイヤボンディング用の複数のパッド２が並べて形成されている。２Ａはパッド列を表す。半導体チップ１の外方にパッケージ基板からのパッケージ基板配線３がチップ辺方向に沿って複数並列され、それぞれの先端部はボンディングフィンガー４となっているとともに、パッケージ基板配線３群と半導体チップ１との間に複数のボンディング中継用ランド４Ｈがチップ辺方向に沿って配列されている。ボンディング中継用ランド４Ｈは、ワイヤリング対応する半導体チップ１のパッド列２Ａにおけるパッド２の数よりも１つ以上多く配置されている。
【０１１８】
半導体チップ１のパッド２とパッケージ基板配線３とを電気的に接続するに際しては、パッド２とボンディング中継用ランド４Ｈとの間にボンディングワイヤ５ａを渡し、さらにボンディング中継用ランド４Ｈとパッケージ基板配線３のボンディングフィンガー４との間にボンディングワイヤ５ｂを渡す。パッド２とボンディング中継用ランド４Ｈとの間にボンディングワイヤ５ａを渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となるボンディング中継用ランド４Ｈを選択した上で、ボンディングワイヤ５ａを渡す。
【０１１９】
本実施の形態によれば、チップ辺方向での半導体チップ１の位置ずれに対して、中間に位置するボンディング中継用ランド４Ｈを用いるので、すべてのパッド２においてボンディングポイントの選択がフレキシブルなものとなり、ボンディングワイヤ間のショート不良を避けることができる。
【０１２０】
（実施の形態１６）
図２０は本発明の実施の形態１６におけるパッケージ基板パターンを模式的に示す平面図である。
【０１２１】
図２０において、図１９におけるのと同じ符号は同一構成要素を指している。
【０１２２】
パッケージ基板配線３群と半導体チップ１との間に単一で横方向に長尺なボンディング中継用ランド４Ｉがチップ辺方向に沿って配置されている。この長尺なボンディング中継用ランド４Ｉは、中継用のボンディングポイントＢＰが決定された後に分割されるようになっている。
【０１２３】
半導体チップ１のパッド２とパッケージ基板配線３とを電気的に接続するに際しては、パッド２と長尺なボンディング中継用ランド４Ｉとの間にボンディングワイヤ５ａを渡し、さらに長尺なボンディング中継用ランド４Ｉとパッケージ基板配線３のボンディングフィンガー４との間にボンディングワイヤ５ｂを渡す。パッド２と長尺なボンディング中継用ランド４Ｉとの間にボンディングワイヤ５ａを渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となる位置をボンディング中継用ランド４Ｉ上で選択した上で、ボンディングワイヤ５ａを渡す。そして、ボンディングワイヤ５ｂを渡した後に、長尺なボンディング中継用ランド４Ｉにおける複数のボンディングポイントＢＰを互いに分離するように長尺なボンディング中継用ランド４Ｉを分割する。この分割に際しては、レーザー切断やエッチング等がある。分割の方向については、直角でも斜めでも曲線でもかまわない。
【０１２４】
なお、長尺なボンディング中継用ランド４Ｉを複数配置してもよい。また、その形状は必ずしも長方形でなくてもよい。
【０１２５】
本実施の形態によれば、チップ辺方向での半導体チップ１の位置ずれに対して、長尺なボンディング中継用ランド４Ｉを用い、ワイヤボンディング後に分割するので、すべてのパッド２においてボンディングポイントの選択がフレキシブルなものとなり、ボンディングワイヤ間のショート不良を避けることができる。とりわけ、ボンディングポイントＢＰの決定においては長尺なボンディング中継用ランド４Ｉの連続範囲内の任意の箇所を選択できるので、ボンディングポイントＢＰの狭ピッチ対応が可能となる。
【０１２６】
（実施の形態１７）
図２１は本発明の実施の形態１７におけるリードフレームパターンを模式的に示す平面図である。
【０１２７】
半導体チップ１の外方にリードフレームからのインナーリード６がチップ辺方向に沿って複数並列されている。インナーリード６群のうちチップ辺方向の端部に位置するインナーリード６ｅの形態が他のインナーリード６と異なっている。
【０１２８】
図２１（ａ）の場合、端部のインナーリード６ｅはその先端が二股状に分岐されている。そして、チップ辺方向の端部に位置するパッド２ｅと端部のインナーリード６ｅの２つの分岐部のいずれか一方との間でボンディングワイヤ５を渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となる方の分岐部を選択し、選択した方の分岐部との間でボンディングワイヤ５を渡す。
【０１２９】
図２１（ｂ）の場合、端部のインナーリード６ｅはその幅が幅広にされている。図２１（ｃ）の場合、端部のインナーリード６ｅはその先端のみが外側に幅広にされたＬ字形となっている。図２１（ｄ）の場合、端部のインナーリード６ｅはその先端のみが逆に内側に幅広にされたＬ字形となっている。そして、いずれにしろ、チップ辺方向の端部に位置するパッド２ｅと端部のインナーリード６ｅとの間でボンディングワイヤ５を渡すときに、ボンディングワイヤ間のショート不良を避ける上で最適となるインナーリード６上の位置を選択し、選択した位置に対してボンディングワイヤ５を渡す。
【０１３０】
なお、変形させるインナーリード６については、チップ辺方向の端部のものだけでなく任意の箇所のインナーリード６において適用してもよい。
【０１３１】
本実施の形態によれば、リードフレームに対する半導体チップ１の位置ずれに対して、変形されたインナーリード６においてボンディングポイントＢＰを選択するので、ボンディングワイヤ間のショート不良を避けることができる。
【０１３２】
（実施の形態１８）
図２２（ａ）は本発明の実施の形態１８における基板パッケージの場合のパターンを模式的に示す平面図、図２２（ｂ）はリードフレームパッケージの場合のパターンを模式的に示す平面図である。本実施の形態は、半導体チップ１の位置ずれの結果、ボンディングワイヤ間のショート不良を起こすおそれがある場合において、ボンディングポイントの最適化を図るために、チップ辺方向の端部箇所ではボンディングフィンガー４やインナーリード６を変形するものである。
【０１３３】
すなわち、チップ辺方向の端部箇所のボンディングフィンガー４ｅは幅広に形成されている。また、チップ辺方向の端部箇所のインナーリード６ｅは幅広に形成されている。破線で示すボンディングワイヤ５Ａは最適化前のワイヤ位置を表し、実線で示すボンディングワイヤ５Ｂが最適化後のワイヤ位置を表している。
【０１３４】
なお、変形だけでなく、先端の分岐の場合にも当てはまる。また、リング電源配線７に対しても、ボンディングワイヤ５Ａからボンディングワイヤ５Ｂへの位置替えを行う場合もある。
【０１３５】
本実施の形態によれば、チップ辺方向の端部箇所において、ボンディングワイヤ間のショート不良を避けることができる。
【０１３６】
（実施の形態１９）
図２３（ａ）は本発明の実施の形態１９における基板パッケージの場合のパターンを模式的に示す平面図、図２３（ｂ）はリードフレームパッケージの場合のパターンを模式的に示す平面図である。本実施の形態は、近接する２つのボンディングワイヤ５，５Ａが平面視でクロスする結果、ボンディングワイヤ間のショート不良を起こすおそれがある場合において、ボンディングポイントの最適化を図るために、ボンディングフィンガー４やインナーリード６の変形や分岐を行うものである。
【０１３７】
ボンディングワイヤ５と最適化前のボンディングワイヤ５Ａとは平面視でクロスしている。ボンディングワイヤ５，５Ａはパッド２の位置から上昇し、頂点に達してからさらに降下し、ボンディングポイントＢＰ１，ＢＰ２に達している。図では平面視で両ボンディングワイヤ５，５Ａは交差接触しているように見えるが、実際は、両ボンディングワイヤ５，５Ａとも湾曲していて、立体交差であり、接触はしていない。
【０１３８】
ボンディングワイヤ５が着地するボンディングポイントＢＰ１とボンディングワイヤ５Ａが着地するボンディングポイントＢＰ２は接近しすぎていることから、ボンディングワイヤ間のショート不良を引き起こすおそれがある。そこで、ボンディングフィンガー４が拡幅されている。また、インナーリード６の先端が分岐されている。ボンディングワイヤ５Ａをボンディングワイヤ５Ｂに切り替える。ボンディングワイヤ５Ｂの出発点はボンディングワイヤ５Ａの出発点と同じパッド２であるが、着地先のボンディングポイントＢＰ３はボンディングポイントＢＰ２よりもボンディングポイントＢＰ１から離れたものになる。その結果、ボンディングワイヤ間のショート不良を避けることができる。
【０１３９】
（実施の形態２０）
図２４は本発明の実施の形態２０における基板パッケージの場合のパターンを模式的に示す平面図である。本実施の形態は、半導体チップ１におけるパッド２が千鳥状の２列になっており、これに合わせて、パッケージ基板配線３は別電位２列の配列となっている場合において、接近する２つのボンディングワイヤ５，５Ａのワイヤ長が異なる結果、ボンディングワイヤ間のショート不良を起こすおそれがある場合において、ボンディングポイントの最適化を図るために、ボンディングフィンガー４やインナーリード６の分岐や変形を行うものである。
【０１４０】
ボンディングワイヤ５は２列のパッド２のうち外側（上側）のものと２列のボンディングフィンガー４のうち内側のものとの間に渡されている。このボンディングワイヤ５は相対的に短いものとなっている。最適化前のボンディングワイヤ５Ａは２列のパッド２のうち内側（下側）のものと２列のボンディングフィンガー４のうち外側のものとの間に渡されている。このボンディングワイヤ５Ａは相対的に長いものとなっている。ボンディングワイヤ５，５Ａはパッド２の位置から上昇し、頂点に達してからさらに降下し、ボンディングフィンガー４ａ，４ｂに達している。図では平面視で両ボンディングワイヤ５，５Ａは交差接触しているように見えるが、実際は、両ボンディングワイヤ５，５Ａとも湾曲していて、立体交差であり、接触はしていない。
【０１４１】
ボンディングワイヤ５が着地するボンディングフィンガー４ａとボンディングワイヤ５Ａが着地するボンディングフィンガー４ｂは接近しすぎていることから、ボンディングワイヤ間のショート不良を引き起こすおそれがある。そこで、ボンディングフィンガー４ｂからボンディングフィンガー４ｃが分岐されている。ボンディングワイヤ５Ａをボンディングワイヤ５Ｂに切り替える。ボンディングワイヤ５Ｂの出発点はボンディングワイヤ５Ａの出発点と同じパッド２であるが、着地先のボンディングフィンガー４ｃはボンディングフィンガー４ｂよりもボンディングフィンガー４ａから離れたものになる。その結果、ボンディングワイヤ間のショート不良を避けることができる。
【０１４２】
なお、分岐だけでなく、変形の場合にも当てはまる。
【０１４３】
（実施の形態２１）
図２５（ａ）は本発明の実施の形態２１におけるパッケージ基板パターンを模式的に示す平面図である。図２５（ｂ）は実施の形態２１における基板パッケージの断面図である。図において、８は封止樹脂、９はパッケージ端子、１０はパッケージ基板である。上述した実施の形態１０〜２０においては、半導体チップ１が複数枚積層されるようなシステムインパッケージ（ＳｉＰ）構造であっても実施可能である。これは、リードフレームパッケージにおいても同様である。
【産業上の利用可能性】
【０１４４】
以上、説明してきたように、本発明のボンディングポイント最適化方法を用いること、およびそれらの実現を可能とするボンディングフィンガーパターンやインナーリードパターンといった半導体装置設計を行うことにより、パッケージに対する半導体チップ実装位置ずれが生じた場合でもワイヤ間ショートを回避することが可能となる。このため、不良防止による歩留り向上や、信頼性の向上に大きな効果をもたらす。
【図面の簡単な説明】
【０１４５】
【図１】本発明の実施の形態１におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図２】本発明の実施の形態２におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図３】本発明の実施の形態３におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図４】本発明の実施の形態４におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図５】本発明の実施の形態５におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図６】本発明の実施の形態６におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図７】本発明の実施の形態６におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図８】本発明の実施の形態７におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図９】本発明の実施の形態７におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図１０】本発明の実施の形態８におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図１１】本発明の実施の形態８におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図１２】本発明の実施の形態９におけるワイヤボンディング最適化方法の処理の手順を示すフローチャート
【図１３】本発明の実施の形態９におけるワイヤボンディング最適化方法の処理を模式的に示す平面図
【図１４】本発明の実施の形態１０におけるパッケージ基板パターンを模式的に示す平面図
【図１５】本発明の実施の形態１１におけるパッケージ基板パターンを模式的に示す平面図
【図１６】本発明の実施の形態１２におけるパッケージ基板パターンを模式的に示す平面図
【図１７】本発明の実施の形態１３におけるパッケージ基板パターンを模式的に示す平面図
【図１８】本発明の実施の形態１４におけるパッケージ基板パターンを模式的に示す平面図
【図１９】本発明の実施の形態１５におけるパッケージ基板パターンを模式的に示す平面図
【図２０】本発明の実施の形態１６におけるパッケージ基板パターンを模式的に示す平面図
【図２１】本発明の実施の形態１７におけるパッケージ基板パターンを模式的に示す平面図
【図２２】本発明の実施の形態１８における基板パッケージとリードフレームパッケージのパターンを模式的に示す平面図
【図２３】本発明の実施の形態１９における基板パッケージとリードフレームパッケージのパターンを模式的に示す平面図
【図２４】本発明の実施の形態２０における基板パッケージパターンを模式的に示す平面図
【図２５】は本発明の実施の形態２１におけるパッケージ基板パターンを模式的に示す平面図と基板パッケージの断面図
【図２６】従来の半導体チップ位置ずれを考慮しない理想的半導体パッケージ設計例を示す図
【符号の説明】
【０１４６】
１ 半導体チップ
２ 半導体チップのパッド
２Ａ 半導体チップのパッド列
３ パッケージ基板配線
４ ボンディングフィンガー
４Ａ〜４Ｇ ボンディングフィンガー
４Ｈ〜４Ｉ ボンディング中継用ランド
５ ボンディングワイヤ
５Ａ 最適化前のボンディングワイヤ
５Ｂ 最適化後のボンディングワイヤ
６ インナーリード
７ リング電源配線
８ パッケージ封止樹脂
９ パッケージ端子
１０ パッケージ基板
Ｘ ボンディングポイント検証方向
Ｘ′ 半導体チップのずれ方向
ΔＸ ボンディングポイントの単位ずらし量
θ ワイヤ入射角
ＢＰ ボンディングポイント
Ｓ１ ワイヤリング装置に各種情報を入力する工程
Ｓ２ パッケージに対する半導体チップ位置ずれ量を検出する工程
Ｓ３ 最適なボンディングポイントを検出する工程
Ｓ４ 最適ボンディングポイントのインスタンス情報をワイヤボンディング装置に伝達する工程
【特許請求の範囲】
【請求項１】
パッケージ基板上に搭載された半導体チップのパッドと前記パッケージ基板のボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップ辺上のいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記パッケージ基板に対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するワイヤボンディング最適化方法。
【請求項２】
ダイパッド上に搭載された半導体チップのパッドとインナーリードのボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップのいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記ダイパッドに対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するワイヤボンディング最適化方法。
【請求項３】
前記第１の工程は、さらに優先順位番号の入力を行い、
前記第３の工程は、複数個設定した前記ボンディングポイントに対して前記優先順位番号順にワイヤリングのシミュレーションを行い、前記シミュレーションによるデザインルールチェック結果から、前記チェック結果が不可であれば、前記チェック結果が可となるまで次の優先順位のボンディングポイントでのシミュレーションを実施し、前記チェック結果が可となるボンディングポイントを最適ボンディングポイントと決定する請求項１または請求項２に記載のワイヤボンディング最適化方法。
【請求項４】
前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を付加する請求項１または請求項２に記載のワイヤボンディング最適化方法。
【請求項５】
前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を差し引く請求項１または請求項２に記載のワイヤボンディング最適化方法。
【請求項６】
前記第１の工程は、さらにずれ許容値の入力を行い、
前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項７】
前記第１の工程は、さらにずれ許容値とボンディングポイント検証の単位ずらし量の入力を行い、
前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記単位ずらし量だけずらした箇所に移行し、前記チェック結果が可となるまでボンディングポイント検証を前記単位ずらし量だけずらした箇所に移行していくことで、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項８】
前記第１の工程は、さらに入射角許容値の入力を行い、
前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺上の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて１つずつ隣のボンディングポイントに移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドに対応するボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項９】
前記第１の工程は、さらに入射角許容値とボンディングポイント検証の単位ずらし量の入力を行い、
前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドのボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記チェック結果が可となるまで前記ボンディングポイント検証の単位ずらし量だけずらした箇所に検証ボンディングポイントを移行し、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項１０】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーにおいて、その先端が複数に分岐されている半導体装置。
【請求項１１】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に沿って拡幅されている半導体装置。
【請求項１２】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーについて、チップ辺方向に対する垂直方向で複数のボンディングフィンガーが隔設されている半導体装置。
【請求項１３】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に対する垂直方向に沿って拡幅されている半導体装置。
【請求項１４】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、前記パッケージ基板上方から見て列をなす一連の複数の前記ボンディングフィンガーがクロス配列となるように配置されている半導体装置。
【請求項１５】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、前記パッケージ基板上において前記パッドの数に対して少なくとも１つ以上多く設けられたボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡されている半導体装置。
【請求項１６】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、前記パッケージ基板上に設けられた長尺なボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡され、掛け渡された後にボンディングポイントを分離する状態に分割されている半導体装置。
【請求項１７】
半導体チップにおける複数のパッドとリードフレームパッケージにおける複数のインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、少なくとも最端部に位置する前記インナーリードが分岐または変形されている半導体装置。
【請求項１８】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、チップ辺方向の端部箇所に位置する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されている半導体装置。
【請求項１９】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、互いに近接し平面視でワイヤ同士にクロスポイントが存在する状態の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されている半導体装置。
【請求項２０】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、互いに近接しワイヤ長の違うもの同士の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されている半導体装置。
【請求項２１】
前記半導体チップが複数積層されて搭載されたシステムインパッケージ構造を有している請求項１０から請求項２０までのいずれかに記載の半導体装置。
【請求項１】
パッケージ基板上に搭載された半導体チップのパッドと前記パッケージ基板のボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップ辺上のいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記パッケージ基板に対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するワイヤボンディング最適化方法。
【請求項２】
ダイパッド上に搭載された半導体チップのパッドとインナーリードのボンディングポイントとを接続するワイヤボンディングにおいて、
前記半導体チップのいずれかのパッドに対して前記ボンディングポイントが複数個設定されるように、複数個のボンディングポイントのインスタンス名、座標、接続情報および前記半導体チップのパッド座標をワイヤボンディング装置に入力する第１の工程と、
前記半導体チップの前記ダイパッドに対する位置ずれ量を検出する第２の工程と、
検出した前記位置ずれ量に基づいて、複数個設定した前記ボンディングポイントの中から最適なボンディングポイントを検出する第３の工程と、
前記最適ボンディングポイントのインスタンス情報を前記ワイヤボンディング装置に伝達する第４の工程とを有するワイヤボンディング最適化方法。
【請求項３】
前記第１の工程は、さらに優先順位番号の入力を行い、
前記第３の工程は、複数個設定した前記ボンディングポイントに対して前記優先順位番号順にワイヤリングのシミュレーションを行い、前記シミュレーションによるデザインルールチェック結果から、前記チェック結果が不可であれば、前記チェック結果が可となるまで次の優先順位のボンディングポイントでのシミュレーションを実施し、前記チェック結果が可となるボンディングポイントを最適ボンディングポイントと決定する請求項１または請求項２に記載のワイヤボンディング最適化方法。
【請求項４】
前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を付加する請求項１または請求項２に記載のワイヤボンディング最適化方法。
【請求項５】
前記第３の工程は、前記半導体チップが前記パッケージ基板に対してＸ方向とＹ方向ともに、またはどちらか一方向にだけずれた場合、前記ボンディングポイントの前記座標に対して前記ずれ量を差し引く請求項１または請求項２に記載のワイヤボンディング最適化方法。
【請求項６】
前記第１の工程は、さらにずれ許容値の入力を行い、
前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項７】
前記第１の工程は、さらにずれ許容値とボンディングポイント検証の単位ずらし量の入力を行い、
前記第３の工程は、前記半導体チップのチップ辺方向に沿ったずれ量が前記ずれ許容値を超える場合、チップずれ方向の下手側の端部に位置するボンディングポイントを、前記半導体チップ辺に沿うパッド列の前記ずれ方向の下手側端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記単位ずらし量だけずらした箇所に移行し、前記チェック結果が可となるまでボンディングポイント検証を前記単位ずらし量だけずらした箇所に移行していくことで、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項８】
前記第１の工程は、さらに入射角許容値の入力を行い、
前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺上の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて１つずつ隣のボンディングポイントに移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドに対応するボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドに対応するボンディングポイントを、前記検証の起点の隣接ボンディングポイントに仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに１つ隣のボンディングポイントに移行し、前記チェック結果が可となるまでボンディングポイント検証を１つずつ隣のボンディングポイントに移行していくことで、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項９】
前記第１の工程は、さらに入射角許容値とボンディングポイント検証の単位ずらし量の入力を行い、
前記第３の工程は、前記半導体チップの実装後の前記半導体チップ辺の両端パッドのワイヤ入射角を演算し、小さい側の前記入射角について前記入射角許容値と比較し、前記入射角が前記入射角許容値よりも小さい場合は前記入射角許容値以上となるまでボンディングポイント検証をボンディングポイント列の他端方向へ向けて前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記入射角許容値以上となったボンディングポイントを前記端部のパッドのボンディングポイントと決定した上でボンディングポイント検証の起点とし、前記端部のパッドの隣接パッドのボンディングポイントを、前記検証の起点から前記単位ずらし量だけずらした箇所と仮決定し、前記チェック結果が可であれば本決定とし、前記チェック結果が不可であればさらに前記ボンディングポイント検証の単位ずらし量だけずらした箇所にボンディングポイントを移行し、前記チェック結果が可となるまで前記ボンディングポイント検証の単位ずらし量だけずらした箇所に検証ボンディングポイントを移行し、全ワイヤの最適ボンディングポイントを決定していく請求項１に記載のワイヤボンディング最適化方法。
【請求項１０】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーにおいて、その先端が複数に分岐されている半導体装置。
【請求項１１】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に沿って拡幅されている半導体装置。
【請求項１２】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーについて、チップ辺方向に対する垂直方向で複数のボンディングフィンガーが隔設されている半導体装置。
【請求項１３】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、一部のボンディングフィンガーにおいて、その先端がチップ辺方向に対する垂直方向に沿って拡幅されている半導体装置。
【請求項１４】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、前記パッケージ基板上方から見て列をなす一連の複数の前記ボンディングフィンガーがクロス配列となるように配置されている半導体装置。
【請求項１５】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、前記パッケージ基板上において前記パッドの数に対して少なくとも１つ以上多く設けられたボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡されている半導体装置。
【請求項１６】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーとがボンディングワイヤを介してボンディングされた半導体装置であって、前記パッケージ基板上に設けられた長尺なボンディング中継用ランドを介して前記ボンディングワイヤが掛け渡され、掛け渡された後にボンディングポイントを分離する状態に分割されている半導体装置。
【請求項１７】
半導体チップにおける複数のパッドとリードフレームパッケージにおける複数のインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、少なくとも最端部に位置する前記インナーリードが分岐または変形されている半導体装置。
【請求項１８】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、チップ辺方向の端部箇所に位置する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されている半導体装置。
【請求項１９】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、互いに近接し平面視でワイヤ同士にクロスポイントが存在する状態の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されている半導体装置。
【請求項２０】
半導体チップにおける複数のパッドとパッケージ基板における複数のボンディングフィンガーまたはインナーリードとがボンディングワイヤを介してボンディングされた半導体装置であって、互いに近接しワイヤ長の違うもの同士の前記ボンディングワイヤに対応する前記ボンディングフィンガーまたは前記インナーリードが複数に分岐または変形されている半導体装置。
【請求項２１】
前記半導体チップが複数積層されて搭載されたシステムインパッケージ構造を有している請求項１０から請求項２０までのいずれかに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２００７−２５８３３４（Ｐ２００７−２５８３３４Ａ）
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００６−７８５８２（Ｐ２００６−７８５８２）
【出願日】平成１８年３月２２日（２００６．３．２２）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１８年３月２２日（２００６．３．２２）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]