半導体装置の実装方法
【課題】 半導体素子を基板にフリップチップ実装するための方法において、プラズマ照射などによる活性化の工程を短くし、タクトタイムを短縮する。
【解決手段】 従来の常温接合と同様に、図１（ｃ）で示すように基板３の電極８の表面にプラズマを照射して、該表面を活性化させる一方、本発明では、図１（ａ）で示すように半導体素子２に形成されたスタッドバンプ６側には、前記プラズマ照射を行わず、代りに、図１（ｂ）で示すようにレーザ照射によって前記スタッドバンプ６の結晶粒を大径化させ、その後、図１（ｄ）で示すように電極８の表面に押圧して接合することで、スタッドバンプ６の表面の酸化膜や付着物による殻を破り、該スタッドバンプ６の新生面を露出させ、電極８の新生面と一体化させる。したがって、常温での接合で接合精度を向上しつつも、プラズマによる活性化の工程は１回でよくなり、タクトタイムを短縮できる。
【解決手段】 従来の常温接合と同様に、図１（ｃ）で示すように基板３の電極８の表面にプラズマを照射して、該表面を活性化させる一方、本発明では、図１（ａ）で示すように半導体素子２に形成されたスタッドバンプ６側には、前記プラズマ照射を行わず、代りに、図１（ｂ）で示すようにレーザ照射によって前記スタッドバンプ６の結晶粒を大径化させ、その後、図１（ｄ）で示すように電極８の表面に押圧して接合することで、スタッドバンプ６の表面の酸化膜や付着物による殻を破り、該スタッドバンプ６の新生面を露出させ、電極８の新生面と一体化させる。したがって、常温での接合で接合精度を向上しつつも、プラズマによる活性化の工程は１回でよくなり、タクトタイムを短縮できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の実装方法に関し、特にチップを基板にフリップチップ実装するために好適に用いられる実装方法に関する。
【背景技術】
【０００２】
上記のようにチップを基板にフリップチップ実装する典型的な従来技術は、特許文献１に示されている。その従来技術によれば、図３（ａ）および図３（ｂ）で示すように、被接合物のそれぞれの表面にプラズマを照射して活性化（洗浄）した後、図３（ｃ）で示すように、それらの表面を対向させて加圧することで、常温で接合を行い、接合精度の向上を図っている。
【特許文献１】特開２００１−３５１８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述の従来技術では、それぞれの被接合物、たとえばシリコンチップおよび基板の両方にプラズマ照射を行い、前記シリコンチップに形成した金バンプおよび前記基板に形成した電極の金メッキ部分の活性化を行っている。
【０００４】
したがって、２回のプラズマ照射工程が必要になり、タクトタイムが長くなるという問題がある。また、プラズマ照射から接合までの時間が長くなると、活性度が低下し、接合性が劣化する。このため、被接合物のプラズマ照射工程を一致させる必要があり、工程の管理が煩雑であるという問題もある。
【０００５】
本発明の目的は、活性化工程を短くし、タクトタイムを短縮することができる半導体装置の実装方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の実装方法は、半導体素子を基板にフリップチップ実装して成る半導体装置の実装方法において、前記基板の電極の表面を活性化させる工程と、前記半導体素子にバンプを形成する工程と、前記バンプの結晶粒を大径化させる工程と、前記大径化されたバンプを前記活性化された基板の電極に押圧し、前記半導体素子を基板に接合する工程とを含むことを特徴とする。
【０００７】
上記の構成によれば、半導体素子を基板にフリップチップ実装するための方法において、従来の常温接合と同様に、電極の表面にプラズマを照射するなどして、活性化させる工程を行う一方、本発明では、半導体素子に形成されたバンプ側には前記プラズマ照射を行わず、代りに、レーザ照射などで前記バンプの結晶粒を大径化させる。なお、これら基板の電極表面を活性化させる工程と、半導体素子にバンプを形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。その後、前記バンプを前記電極の表面に押圧して接合することで、バンプ表面の酸化膜や付着物による殻を破り、該バンプの新生面を露出させ、電極の新生面と一体化させる。
【０００８】
したがって、前記プラズマ照射などによる活性化の工程は１回でよく、常温での接合で接合精度を向上しつつも、活性化工程を短くし、タクトタイムを短縮することができる。
【０００９】
また、本発明の半導体装置の実装方法では、前記バンプの結晶粒を大径化させる工程は、レーザ照射で行うことを特徴とする。
【００１０】
上記の構成によれば、レーザはスポットでバンプのみに照射することが可能であることから、半導体素子にダメージを与えることなく、結晶粒を大径化させることができる。
【００１１】
さらにまた、本発明の半導体装置の実装方法では、前記バンプはスタッドバンプから成り、前記バンプ形成工程は、ワイヤをスパークしてバンプを形成する工程と、そのバンプを超音波を併用しながら半導体素子の電極に押付ける工程と、キャピラリを僅かに上昇させて半導体素子の面方向に変位させることで、前記キャピラリの底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤの先端部を切除する工程とを備えて成ることを特徴とする。
【００１２】
上記の構成によれば、追加の加熱プロセスを加えることなく、バンプの結晶粒の大径化部を表面に露出させることができる。
【００１３】
また、本発明の半導体装置の実装方法は、前記基板の電極表面を活性化させる工程の前に、基板を熱処理することで前記電極を軟化させる工程をさらに有することを特徴とする。
【００１４】
上記の構成によれば、基板側も軟化させることで、バンプ側に加えて基板側でも接合時の変形が容易となり、新生面が出易くなって、さらに接合性を向上することができる。
【００１５】
さらにまた、本発明の半導体装置の実装方法では、前記バンプは金から成り、前記電極表面も金から成ることを特徴とする。
【００１６】
上記の構成によれば、金は酸化しないので、前記半導体素子を基板に接合する工程を大気中で行うことができる。
【発明の効果】
【００１７】
本発明の半導体装置の実装方法は、以上のように、半導体素子を基板にフリップチップ実装するための方法において、従来の常温接合と同様に、電極の表面にプラズマを照射するなどして、該表面を活性化させる工程を行う一方、本発明では、半導体素子に形成されたバンプ側には前記プラズマ照射を行わず、代りに、レーザ照射などで前記バンプの結晶粒を大径化させ、その後、前記バンプを前記電極の表面に押圧して接合することで、バンプ表面の酸化膜や付着物による殻を破り、該バンプの新生面を露出させ、電極の新生面と一体化させる。
【００１８】
それゆえ、前記プラズマ照射などによる活性化の工程は１回でよく、常温での接合で接合精度を向上しつつも、活性化工程を短くし、タクトタイムを短縮することができる。
【発明を実施するための最良の形態】
【００１９】
［実施の形態１］
図１は、本発明の実施の一形態に係る半導体装置１の実装方法を説明するための断面図である。本発明の半導体装置１は、図１（ｄ）で示すように、集積回路チップやＭＥＭＳ（Micro Electro Mechanical Systems）チップなどの半導体素子２を基板３にフリップチップ実装して成るものである。
【００２０】
Ｓｉで形成される厚み０．１〜０．７ｍｍの前記半導体素子２には、図１（ａ）で示すように、電極４上に、φ１５〜３５μｍのＡｕワイヤ５をスパークして形成したφ３０〜８０μｍのＡｕボールが、超音波を併用しながら荷重を加えて押し潰され、その後プルカットされることで、φ４０〜１００μｍ、高さ４０〜１５０μｍのＡｕスタッドバンプ６が形成される。
【００２１】
次に、図１（ｂ）で示すように、前記スタッドバンプ６に、参照符号７で示す第３高調波のＹＡＧレーザをφ５０μｍに絞り、照射される。こうしてスタッドバンプ６に局所的に熱を与えて突起部分６ａを溶融させることによって、該突起部分６ａは溶融して低くなるが、溶融した部分は結晶粒が大きくなり、硬度も軟化する。このようにして、結晶粒の大径化した部分が最表面に形成される。
【００２２】
一方、接合される基板３には、セラミック基板、有機基板（ＦＲ−４）等が使用される。基板３上には、通常Ｃｕ配線８ａが施されているが、ここでは前記Ａｕから成るスタッドバンプ６とＡｕ−Ａｕ接合を行うため、前記Ｃｕ配線８ａ上に、Ｎｉ：３〜５μｍ、Ａｕ：０．１μｍ以上のめっき層８ｂが積層されて電極８が形成される。続いて、この基板３には、参照符号９で示すように、Ａｒプラズマの照射が行われ、電極８の表面が活性化される。これによって、該電極８の表面は浄化され、さらに新生面が露出される。活性化は、基板３をチャンバー内に設置し、たとえば１０〜５Ｔｏｒｒ以下に真空引きした後に、Ａｒを１〜１０Ｐａになるまで封入し、高周波電源から、たとえば４インチ角で２５〜１５０Ｗ、３０〜１８０秒程度、Ａｒプラズマを発生させて電極８の表層のＡｕを数ｎｍエッチングすることで行われる。
【００２３】
なお、これら基板３の電極８の表面を活性化させる工程と、半導体素子２にスタッドバンプ６を形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。
【００２４】
その後、活性化させた基板３をチャンバーから取出してフリップチップボンダーのテーブルにセットし、前工程で結晶粒を大径化した部分をスタッドバンプ６の最表面に有する半導体素子２を、図１（ｄ）で示すように、反転し、アライメントして常温で加圧接合を行う。そのとき、バンプ当り、５０〜３００ｇの荷重を与えることで、スタッドバンプ６側が潰れて現れたＡｕの新生面と、活性化された基板３の電極８の表層のＡｕとが接合される。なお、Ａｕは酸化しないので、活性化後は上述のようにチャンバーから取出し、大気中に置いても、１０分程度であれば活性化状態が残っており、Ａｕスタッドバンプ６と基板Ａｕ電極８との接合が可能である。しかしながら、チャンバーから取出さずに、チャンバー内で加圧接合してもよいことは勿論である。
【００２５】
このようにして実装することで、前記プラズマ照射などによる活性化の工程は１回でよく、活性化工程を短くし、接合性を向上することができる。これによって、半導体素子２およびそれを実装して成る半導体モジュールなどの半導体装置１の信頼性を向上することができる。また、スタッドバンプ６の結晶粒を大径化させる工程を、レーザ照射で行うことで、レーザはスポットでスタッドバンプ６のみに照射することが可能であることから、半導体素子２にダメージを与えることなく、結晶粒を大径化させることができる。
【００２６】
［実施の形態２］
図２は、本発明の実施の他の形態に係る半導体装置１１の実装方法を説明するための断面図である。この半導体装置１１は、前述の図１で示す半導体装置１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。
【００２７】
先ず、半導体素子２には、Ａｕワイヤ５をスパークして形成したＡｕボールが、超音波を併用しながらキャピラリ１０の底面で荷重を加えて押し潰されることで、Ａｕスタッドバンプ６が形成される。さらに本実施の形態では、図２（ａ）で示すように、キャピラリ１０を１０μｍ程度上昇させて半導体素子２の面方向に変位させることで、前記キャピラリ１０の底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤ５の先端部を切除する。
【００２８】
一方、接合される基板３には、図２（ｃ）において、前記図１（ｃ）と同様のＡｒプラズマ照射が行われる前に、図２（ｂ）で示すように、熱処理が行われる。具体的には、前記基板３は、セラミック基板や有機基板等から成り、前記Ｃｕ配線８ａ上にめっき層８ｂが積層された電極８が形成されている。この基板３を、Ｎ２雰囲気に充填した高温炉１２内に３００℃で１時間程度投入し、Ａｕを軟化させる。この軟化によって、スタッドバンプ６側に加えて、基板３側でも接合時の変形が容易となり、接合性が良くなる。その後、図２（ｃ）で示すＡｒプラズマ照射が行われる。
【００２９】
なお、本実施の形態においても、図２（ｂ）および図２（ｃ）で示す基板３の電極８の表面に新生面を露出させる工程と、図２（ａ）で示す半導体素子２にスタッドバンプ６を形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。その後、前記図１（ｄ）と同様に、図２（ｄ）で示すように、活性化させた基板３をチャンバーから取出して半導体素子２との加圧接合が行われる。
【００３０】
このようにして実装することでもまた、前記プラズマ照射などによる活性化の工程は１回でよく、活性化工程を短くし、接合性を向上することができる。これによって、半導体素子２およびそれを実装して成る半導体モジュールなどの半導体装置１の信頼性を向上することができる。また、スタッドバンプ６を形成した後、キャピラリ１０を僅かに上昇させて半導体素子２の面方向に変位させることで、追加の加熱プロセスを加えることなく、スタッドバンプ６の結晶粒の大径化部を露出させることができる。
【００３１】
さらにまた、基板３へのプラズマ照射の前に、該基板３を熱処理して軟化させておくことで、スタッドバンプ６側に加えて基板３側でも接合時の変形が容易となり、新生面が出易くなって、さらに接合性を向上することができる。
【００３２】
上述の第１および第２の実施の形態において示した各条件は、一実施形態における条件であって、電極４，８およびスタッドバンプ６の大きさや材料ならびにそれらの間に求められる接合強度になどに応じて適宜変更され、設定されるものである。このような各条件の設定は、当業者であれば適宜成し得る事項である。したがって、当業者が実施する変更は、特許請求の範囲に記載された請求項の権利範囲を逸脱するものでない限り、当該請求項の権利範囲に包括されると解釈される。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の一形態に係る半導体装置の実装方法を説明するための断面図である。
【図２】本発明の実施の他の形態に係る半導体装置の実装方法を説明するための断面図である。
【図３】従来技術による半導体装置の実装方法を説明するための断面図である。
【符号の説明】
【００３４】
１，１１ 半導体装置
２ 半導体素子
３ 基板
４，８ 電極
５ ワイヤ
６ スタッドバンプ
７ レーザ照射
９ Ａｒプラズマ照射
１２ 高温炉
【技術分野】
【０００１】
本発明は、半導体装置の実装方法に関し、特にチップを基板にフリップチップ実装するために好適に用いられる実装方法に関する。
【背景技術】
【０００２】
上記のようにチップを基板にフリップチップ実装する典型的な従来技術は、特許文献１に示されている。その従来技術によれば、図３（ａ）および図３（ｂ）で示すように、被接合物のそれぞれの表面にプラズマを照射して活性化（洗浄）した後、図３（ｃ）で示すように、それらの表面を対向させて加圧することで、常温で接合を行い、接合精度の向上を図っている。
【特許文献１】特開２００１−３５１８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述の従来技術では、それぞれの被接合物、たとえばシリコンチップおよび基板の両方にプラズマ照射を行い、前記シリコンチップに形成した金バンプおよび前記基板に形成した電極の金メッキ部分の活性化を行っている。
【０００４】
したがって、２回のプラズマ照射工程が必要になり、タクトタイムが長くなるという問題がある。また、プラズマ照射から接合までの時間が長くなると、活性度が低下し、接合性が劣化する。このため、被接合物のプラズマ照射工程を一致させる必要があり、工程の管理が煩雑であるという問題もある。
【０００５】
本発明の目的は、活性化工程を短くし、タクトタイムを短縮することができる半導体装置の実装方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の実装方法は、半導体素子を基板にフリップチップ実装して成る半導体装置の実装方法において、前記基板の電極の表面を活性化させる工程と、前記半導体素子にバンプを形成する工程と、前記バンプの結晶粒を大径化させる工程と、前記大径化されたバンプを前記活性化された基板の電極に押圧し、前記半導体素子を基板に接合する工程とを含むことを特徴とする。
【０００７】
上記の構成によれば、半導体素子を基板にフリップチップ実装するための方法において、従来の常温接合と同様に、電極の表面にプラズマを照射するなどして、活性化させる工程を行う一方、本発明では、半導体素子に形成されたバンプ側には前記プラズマ照射を行わず、代りに、レーザ照射などで前記バンプの結晶粒を大径化させる。なお、これら基板の電極表面を活性化させる工程と、半導体素子にバンプを形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。その後、前記バンプを前記電極の表面に押圧して接合することで、バンプ表面の酸化膜や付着物による殻を破り、該バンプの新生面を露出させ、電極の新生面と一体化させる。
【０００８】
したがって、前記プラズマ照射などによる活性化の工程は１回でよく、常温での接合で接合精度を向上しつつも、活性化工程を短くし、タクトタイムを短縮することができる。
【０００９】
また、本発明の半導体装置の実装方法では、前記バンプの結晶粒を大径化させる工程は、レーザ照射で行うことを特徴とする。
【００１０】
上記の構成によれば、レーザはスポットでバンプのみに照射することが可能であることから、半導体素子にダメージを与えることなく、結晶粒を大径化させることができる。
【００１１】
さらにまた、本発明の半導体装置の実装方法では、前記バンプはスタッドバンプから成り、前記バンプ形成工程は、ワイヤをスパークしてバンプを形成する工程と、そのバンプを超音波を併用しながら半導体素子の電極に押付ける工程と、キャピラリを僅かに上昇させて半導体素子の面方向に変位させることで、前記キャピラリの底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤの先端部を切除する工程とを備えて成ることを特徴とする。
【００１２】
上記の構成によれば、追加の加熱プロセスを加えることなく、バンプの結晶粒の大径化部を表面に露出させることができる。
【００１３】
また、本発明の半導体装置の実装方法は、前記基板の電極表面を活性化させる工程の前に、基板を熱処理することで前記電極を軟化させる工程をさらに有することを特徴とする。
【００１４】
上記の構成によれば、基板側も軟化させることで、バンプ側に加えて基板側でも接合時の変形が容易となり、新生面が出易くなって、さらに接合性を向上することができる。
【００１５】
さらにまた、本発明の半導体装置の実装方法では、前記バンプは金から成り、前記電極表面も金から成ることを特徴とする。
【００１６】
上記の構成によれば、金は酸化しないので、前記半導体素子を基板に接合する工程を大気中で行うことができる。
【発明の効果】
【００１７】
本発明の半導体装置の実装方法は、以上のように、半導体素子を基板にフリップチップ実装するための方法において、従来の常温接合と同様に、電極の表面にプラズマを照射するなどして、該表面を活性化させる工程を行う一方、本発明では、半導体素子に形成されたバンプ側には前記プラズマ照射を行わず、代りに、レーザ照射などで前記バンプの結晶粒を大径化させ、その後、前記バンプを前記電極の表面に押圧して接合することで、バンプ表面の酸化膜や付着物による殻を破り、該バンプの新生面を露出させ、電極の新生面と一体化させる。
【００１８】
それゆえ、前記プラズマ照射などによる活性化の工程は１回でよく、常温での接合で接合精度を向上しつつも、活性化工程を短くし、タクトタイムを短縮することができる。
【発明を実施するための最良の形態】
【００１９】
［実施の形態１］
図１は、本発明の実施の一形態に係る半導体装置１の実装方法を説明するための断面図である。本発明の半導体装置１は、図１（ｄ）で示すように、集積回路チップやＭＥＭＳ（Micro Electro Mechanical Systems）チップなどの半導体素子２を基板３にフリップチップ実装して成るものである。
【００２０】
Ｓｉで形成される厚み０．１〜０．７ｍｍの前記半導体素子２には、図１（ａ）で示すように、電極４上に、φ１５〜３５μｍのＡｕワイヤ５をスパークして形成したφ３０〜８０μｍのＡｕボールが、超音波を併用しながら荷重を加えて押し潰され、その後プルカットされることで、φ４０〜１００μｍ、高さ４０〜１５０μｍのＡｕスタッドバンプ６が形成される。
【００２１】
次に、図１（ｂ）で示すように、前記スタッドバンプ６に、参照符号７で示す第３高調波のＹＡＧレーザをφ５０μｍに絞り、照射される。こうしてスタッドバンプ６に局所的に熱を与えて突起部分６ａを溶融させることによって、該突起部分６ａは溶融して低くなるが、溶融した部分は結晶粒が大きくなり、硬度も軟化する。このようにして、結晶粒の大径化した部分が最表面に形成される。
【００２２】
一方、接合される基板３には、セラミック基板、有機基板（ＦＲ−４）等が使用される。基板３上には、通常Ｃｕ配線８ａが施されているが、ここでは前記Ａｕから成るスタッドバンプ６とＡｕ−Ａｕ接合を行うため、前記Ｃｕ配線８ａ上に、Ｎｉ：３〜５μｍ、Ａｕ：０．１μｍ以上のめっき層８ｂが積層されて電極８が形成される。続いて、この基板３には、参照符号９で示すように、Ａｒプラズマの照射が行われ、電極８の表面が活性化される。これによって、該電極８の表面は浄化され、さらに新生面が露出される。活性化は、基板３をチャンバー内に設置し、たとえば１０〜５Ｔｏｒｒ以下に真空引きした後に、Ａｒを１〜１０Ｐａになるまで封入し、高周波電源から、たとえば４インチ角で２５〜１５０Ｗ、３０〜１８０秒程度、Ａｒプラズマを発生させて電極８の表層のＡｕを数ｎｍエッチングすることで行われる。
【００２３】
なお、これら基板３の電極８の表面を活性化させる工程と、半導体素子２にスタッドバンプ６を形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。
【００２４】
その後、活性化させた基板３をチャンバーから取出してフリップチップボンダーのテーブルにセットし、前工程で結晶粒を大径化した部分をスタッドバンプ６の最表面に有する半導体素子２を、図１（ｄ）で示すように、反転し、アライメントして常温で加圧接合を行う。そのとき、バンプ当り、５０〜３００ｇの荷重を与えることで、スタッドバンプ６側が潰れて現れたＡｕの新生面と、活性化された基板３の電極８の表層のＡｕとが接合される。なお、Ａｕは酸化しないので、活性化後は上述のようにチャンバーから取出し、大気中に置いても、１０分程度であれば活性化状態が残っており、Ａｕスタッドバンプ６と基板Ａｕ電極８との接合が可能である。しかしながら、チャンバーから取出さずに、チャンバー内で加圧接合してもよいことは勿論である。
【００２５】
このようにして実装することで、前記プラズマ照射などによる活性化の工程は１回でよく、活性化工程を短くし、接合性を向上することができる。これによって、半導体素子２およびそれを実装して成る半導体モジュールなどの半導体装置１の信頼性を向上することができる。また、スタッドバンプ６の結晶粒を大径化させる工程を、レーザ照射で行うことで、レーザはスポットでスタッドバンプ６のみに照射することが可能であることから、半導体素子２にダメージを与えることなく、結晶粒を大径化させることができる。
【００２６】
［実施の形態２］
図２は、本発明の実施の他の形態に係る半導体装置１１の実装方法を説明するための断面図である。この半導体装置１１は、前述の図１で示す半導体装置１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。
【００２７】
先ず、半導体素子２には、Ａｕワイヤ５をスパークして形成したＡｕボールが、超音波を併用しながらキャピラリ１０の底面で荷重を加えて押し潰されることで、Ａｕスタッドバンプ６が形成される。さらに本実施の形態では、図２（ａ）で示すように、キャピラリ１０を１０μｍ程度上昇させて半導体素子２の面方向に変位させることで、前記キャピラリ１０の底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤ５の先端部を切除する。
【００２８】
一方、接合される基板３には、図２（ｃ）において、前記図１（ｃ）と同様のＡｒプラズマ照射が行われる前に、図２（ｂ）で示すように、熱処理が行われる。具体的には、前記基板３は、セラミック基板や有機基板等から成り、前記Ｃｕ配線８ａ上にめっき層８ｂが積層された電極８が形成されている。この基板３を、Ｎ２雰囲気に充填した高温炉１２内に３００℃で１時間程度投入し、Ａｕを軟化させる。この軟化によって、スタッドバンプ６側に加えて、基板３側でも接合時の変形が容易となり、接合性が良くなる。その後、図２（ｃ）で示すＡｒプラズマ照射が行われる。
【００２９】
なお、本実施の形態においても、図２（ｂ）および図２（ｃ）で示す基板３の電極８の表面に新生面を露出させる工程と、図２（ａ）で示す半導体素子２にスタッドバンプ６を形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。その後、前記図１（ｄ）と同様に、図２（ｄ）で示すように、活性化させた基板３をチャンバーから取出して半導体素子２との加圧接合が行われる。
【００３０】
このようにして実装することでもまた、前記プラズマ照射などによる活性化の工程は１回でよく、活性化工程を短くし、接合性を向上することができる。これによって、半導体素子２およびそれを実装して成る半導体モジュールなどの半導体装置１の信頼性を向上することができる。また、スタッドバンプ６を形成した後、キャピラリ１０を僅かに上昇させて半導体素子２の面方向に変位させることで、追加の加熱プロセスを加えることなく、スタッドバンプ６の結晶粒の大径化部を露出させることができる。
【００３１】
さらにまた、基板３へのプラズマ照射の前に、該基板３を熱処理して軟化させておくことで、スタッドバンプ６側に加えて基板３側でも接合時の変形が容易となり、新生面が出易くなって、さらに接合性を向上することができる。
【００３２】
上述の第１および第２の実施の形態において示した各条件は、一実施形態における条件であって、電極４，８およびスタッドバンプ６の大きさや材料ならびにそれらの間に求められる接合強度になどに応じて適宜変更され、設定されるものである。このような各条件の設定は、当業者であれば適宜成し得る事項である。したがって、当業者が実施する変更は、特許請求の範囲に記載された請求項の権利範囲を逸脱するものでない限り、当該請求項の権利範囲に包括されると解釈される。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の一形態に係る半導体装置の実装方法を説明するための断面図である。
【図２】本発明の実施の他の形態に係る半導体装置の実装方法を説明するための断面図である。
【図３】従来技術による半導体装置の実装方法を説明するための断面図である。
【符号の説明】
【００３４】
１，１１ 半導体装置
２ 半導体素子
３ 基板
４，８ 電極
５ ワイヤ
６ スタッドバンプ
７ レーザ照射
９ Ａｒプラズマ照射
１２ 高温炉
【特許請求の範囲】
【請求項１】
半導体素子を基板にフリップチップ実装して成る半導体装置の実装方法において、
前記基板の電極の表面を活性化させる工程と、
前記半導体素子にバンプを形成する工程と、
前記バンプの結晶粒を大径化させる工程と、
前記大径化されたバンプを前記活性化された基板の電極に押圧し、前記半導体素子を基板に接合する工程とを含むことを特徴とする半導体装置の実装方法。
【請求項２】
前記基板の電極の表面を活性化させる工程は、プラズマ照射で行うことを特徴とする請求項１記載の半導体装置の実装方法。
【請求項３】
前記バンプの結晶粒を大径化させる工程は、レーザ照射で行うことを特徴とする請求項１または２記載の半導体装置の実装方法。
【請求項４】
前記バンプはスタッドバンプから成り、前記バンプ形成工程は、
ワイヤをスパークしてバンプを形成する工程と、
そのバンプを超音波を併用しながら半導体素子の電極に押付ける工程と、
キャピラリを僅かに上昇させて半導体素子の面方向に変位させることで、前記キャピラリの底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤの先端部を切除する工程とを備えて成ることを特徴とする請求項１または２記載の半導体装置の実装方法。
【請求項５】
前記基板の電極表面を活性化させる工程の前に、基板を熱処理することで前記電極を軟化させる工程をさらに有することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の実装方法。
【請求項６】
前記バンプは金から成り、前記電極表面も金から成ることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の実装方法。
【請求項１】
半導体素子を基板にフリップチップ実装して成る半導体装置の実装方法において、
前記基板の電極の表面を活性化させる工程と、
前記半導体素子にバンプを形成する工程と、
前記バンプの結晶粒を大径化させる工程と、
前記大径化されたバンプを前記活性化された基板の電極に押圧し、前記半導体素子を基板に接合する工程とを含むことを特徴とする半導体装置の実装方法。
【請求項２】
前記基板の電極の表面を活性化させる工程は、プラズマ照射で行うことを特徴とする請求項１記載の半導体装置の実装方法。
【請求項３】
前記バンプの結晶粒を大径化させる工程は、レーザ照射で行うことを特徴とする請求項１または２記載の半導体装置の実装方法。
【請求項４】
前記バンプはスタッドバンプから成り、前記バンプ形成工程は、
ワイヤをスパークしてバンプを形成する工程と、
そのバンプを超音波を併用しながら半導体素子の電極に押付ける工程と、
キャピラリを僅かに上昇させて半導体素子の面方向に変位させることで、前記キャピラリの底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤの先端部を切除する工程とを備えて成ることを特徴とする請求項１または２記載の半導体装置の実装方法。
【請求項５】
前記基板の電極表面を活性化させる工程の前に、基板を熱処理することで前記電極を軟化させる工程をさらに有することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の実装方法。
【請求項６】
前記バンプは金から成り、前記電極表面も金から成ることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の実装方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−３３２１５１（Ｐ２００６−３３２１５１Ａ）
【公開日】平成１８年１２月７日（２００６．１２．７）
【国際特許分類】
【出願番号】特願２００５−１５０４６７（Ｐ２００５−１５０４６７）
【出願日】平成１７年５月２４日（２００５．５．２４）
【出願人】（０００００５８３２）松下電工株式会社 (17,916)
【Ｆターム（参考）】
【公開日】平成１８年１２月７日（２００６．１２．７）
【国際特許分類】
【出願日】平成１７年５月２４日（２００５．５．２４）
【出願人】（０００００５８３２）松下電工株式会社 (17,916)
【Ｆターム（参考）】
[ Back to top ]