半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置
【課題】トランジスタの高精度な解析及び設計を実現する。
【解決手段】チャネル領域54をチャネル方向(X方向)に離散化した複数の節点56の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度N(x,z)を設定するステップと、不純物濃度N(x,z)の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点56における表面ポテンシャルφS0を算出するステップと、各節点56間の相互作用を考慮して表面ポテンシャルφS0を修正するステップと、修正された表面ポテンシャルφSを用いてトランジスタ50の電気的特性を算出するステップと、算出された電気的特性と、予め用意された電気的特性の測定値22とが、所定の範囲内で一致する場合、不純物濃度N(x,z)をトランジスタ50のモデルパラメータ24として記憶装置13に記録するステップとを具備する。
【解決手段】チャネル領域54をチャネル方向(X方向)に離散化した複数の節点56の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度N(x,z)を設定するステップと、不純物濃度N(x,z)の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点56における表面ポテンシャルφS0を算出するステップと、各節点56間の相互作用を考慮して表面ポテンシャルφS0を修正するステップと、修正された表面ポテンシャルφSを用いてトランジスタ50の電気的特性を算出するステップと、算出された電気的特性と、予め用意された電気的特性の測定値22とが、所定の範囲内で一致する場合、不純物濃度N(x,z)をトランジスタ50のモデルパラメータ24として記憶装置13に記録するステップとを具備する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置に関し、特に正確なチャネル不純物濃度分布を用いたモデルトランジスタを使用した半導体装置の解析、及び設計方法に関する。
【背景技術】
【0002】
トランジスタのような電子素子の特性を解析する技術が知られている。例えば、Y.S.Pang, et al.,“Analytical Subthreshold Surface Potential Model for Pocket n−MOSFETs”,IEEE Trans. On Electron Devices,Vol.49,No.12,pp.2209−2216,(2002)にMOSトランジスタの特性を解析する技術が開示されている(非特許文献1参照)。
【0003】
図1は、非特許文献1に記載のモデルトランジスタの構成を示す断面図である。モデルトランジスタであるMOSトランジスタ150は、ソース領域155、ドレイン領域153、ゲート酸化膜152、チャネル領域154、及びゲート電極151を有する。ゲート電極151及びゲート酸化膜152の下層におけるソース領域155とドレイン領域153の間の領域にはチャネル領域154が形成される。非特許文献1では、チャネル領域154を3つの領域に分割し、それぞれの領域の幅及び不純物濃度をモデルパラメータとして算出し、当該モデルパラメータを用いて半導体素子の解析や半導体回路の設計を行なう。
【0004】
ここで、3つに分割されたチャネル領域154の各々のチャネル方向の幅をL1、L2、L1とし、それぞれの不純物濃度をNp、Nc、Npとする。L1、L2、Np、Ncをモデルパラメータとして、実際のトランジスタのチャネル不純物濃度分布によく一致するように仮設定する。次に、分割されたチャネル領域154の各々について、表面ポテンシャルを変数としてポアソン方程式を解くことにより、その表面ポテンシャルを求める。続いて、求められた表面ポテンシャルを用いてトランジスタの電気特性を計算する。
【0005】
トランジスタの電気特性は、ゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VBb特性)に例示される。これらトランジスタの電気特性の計算方法は、非特許文献1に記載の方法や従来広く一般に知られた方法を用いることができる。ここで、得られたトランジスタの電気特性(計算値)が実際のトランジスタの電気特性(測定値)と一致しない場合、仮設定したモデルパラメータL1、L2、Np、Ncを変更して上記の計算を繰り返す。一方、計算値が測定値と一致した場合、仮設定したモデルパラメータL1、L2、Np、Ncが実際のトランジスタのチャネル不純物濃度分布を再現していると考える。そして、得られたモデルパラメータを用いて半導体素子の解析や半導体回路の設計を行う。
【0006】
尚、トランジスタの電気特性の計算方法が、例えば、M.Miura−Mattausch,U.Feldmann,A.Rahm,M.Bollu,and D.Savignac,“Unified complete MOSFET model for analysis of digital and analog circuits”,Proc.IEEE Trans. On Comput.−Aided Des./Int.Conf.Comput.Aided Des.,vol.15,no.1,pp.1−7,Jan.(1996)に記載されている(非特許文献2参照)。
【先行技術文献】
【非特許文献】
【0007】
【非特許文献1】Y.S.Pang, et al.,“Analytical Subthreshold Surface Potential Model for Pocket n−MOSFETs”,IEEE Trans. On Electron Devices,Vol.49,No.12,pp.2209−2216,(2002).
【非特許文献2】M.Miura−Mattausch,U.Feldmann,A.Rahm,M.Bollu,and D.Savignac,“Unified complete MOSFET model for analysis of digital and analog circuits”,Proc.IEEE Trans. On Comput.−Aided Des./Int.Conf.Comput.Aided Des.,vol.15,no.1,pp.1−7,Jan.(1996).
【発明の概要】
【発明が解決しようとする課題】
【0008】
通常、チャネル方向の不純物濃度は連続的に変化している。しかし、非特許文献1では、チャネル領域154を3つに分割し、それぞれの不純物濃度をそれぞれの領域内で一定であると仮定してモデルパラメータを設定しているため、チャネル方向の不純物分布を精確に表現できない。又、擬二次元ポアソン方程式の解析的近似解を使用しているため精確な表面ポテンシャルを求めることができない。従って、モデルトランジスタが表現するトランジスタの電気特性を、特に飽和領域において高精度に表現することができず、半導体素子の解析及び半導体回路の設計に誤差が生じていた。
【課題を解決するための手段】
【0009】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための形態]の記載との対応関係を明らかにするために、[発明を実施するための形態]で使用される番号・符号が付加されている。ただし、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0010】
本発明による半導体装置の解析方法は、コンピュータによって実行される設計支援プログラムによって実現される。本発明による半導体装置の解析方法は、トランジスタ(50)のチャネル領域(54)をチャネル方向(X方向)に離散化した複数の節点(56)の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度(N(x,z))を設定するステップと、不純物濃度(N(x,z))の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点(56)における表面ポテンシャルφS0を算出するステップと、各節点(56)間の相互作用を考慮して表面ポテンシャルφS0を修正するステップと、修正された表面ポテンシャルφSを用いてトランジスタ(50)の電気的特性を算出するステップと、算出された電気的特性と、予め用意された電気的特性の測定値(22)とが、所定の範囲内で一致する場合、不純物濃度(N(x,z))をトランジスタ(50)のモデルパラメータ(24)として記憶装置(13)に記録するステップとを具備する。
【0011】
本発明による半導体装置の設計方法は、コンピュータによって実行される設計支援プログラムによって実現される。本発明による半導体装置の設計方法は、トランジスタ(50)のチャネル領域(54)をチャネル方向(X方向)に離散化した複数の節点(56)の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度(N(x,z))を設定するステップと、不純物濃度(N(x,z))の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点(56)における表面ポテンシャルφS0を算出するステップと、各節点(56)間の相互作用を考慮して表面ポテンシャルφS0を修正するステップと、修正された表面ポテンシャルφSを用いてトランジスタ(50)の電気的特性を算出するステップと、算出された電気的特性と、予め用意された電気的特性の測定値(22)とが、所定の範囲内で一致する場合、不純物濃度(N(x,z))をトランジスタ(50)のモデルパラメータ(24)として記憶装置(13)に記録するステップと、記憶装置(13)に記録されたモデルパラメータ(24)を用いて、設計対象となるトランジスタの電気的特性を計算するステップと、計算された電気的特性を使用して半導体装置を設計するステップとを具備する。
【0012】
本発明による半導体装置の設計支援装置(10)は、トランジスタ(50)のチャネル領域(54)をチャネル方向(X方向)に離散化した複数の節点(56)の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度(N(x,z))を設定するモデルパラメータ設定部(201)と、モデルパラメータ設定部(201)において設定された不純物濃度(N(x,z))を用いてトランジスタ(50)の電気的特性を算出する素子特性計算部(202)と、算出された電気的特性と、予め用意された電気的特性の測定値(22)とが、所定の範囲内で一致する場合、不純物濃度(N(x,z))をトランジスタ(50)のモデルパラメータ(24)として記憶装置(13)に記録する判定部(203)を具備する。素子特性計算部(201)は、不純物濃度(N(x,z))の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点(56)における表面ポテンシャルφS0を算出する。又、素子特性計算部(201)は、各節点(56)間の相互作用を考慮して表面ポテンシャルφS0を修正する。そして、素子特性計算部(201)は、修正された表面ポテンシャルφSを用いてトランジスタ(50)の電気的特性を算出する。
【0013】
本発明では、予め設定された濃度分布則に従ってチャネル方向及び深さ方向の不純物濃度を計算し、この不純物濃度をチャネル領域の表面に縮退して計算された表面ポテンシャルφS0を用いてトランジスタの電気的特性を算出している。このため、精度の高い電気的特性を得ることができる。
【0014】
又、本発明では、チャネル方向に離散化された各節点56の表面ポテンシャルφS0に基づいて、隣接する節点56間の相互作用を考慮した表面ポテンシャルφSを算出し、これらを用いてトランジスタの電気的特性を算出している。このため、更に精度よく実際のトランジスタ特性を再現することができる。
【発明の効果】
【0015】
以上のことから、本発明によれば、バイアス条件によらずトランジスタの電気特性を高精度に再現可能となる。
【0016】
又、計算されたトランジスタの電気特性から実際のチャネル不純物濃度分布を精度良く推定することができる。
【0017】
更に、精度の高いモデルパラメータ(不純物濃度)を用いることで、精度の高い回路設計が可能となる。
【0018】
更に、精度の高いモデルパラメータ(不純物濃度)を用いることで、精度の高いトランジスタの電気的特性の解析が可能となる。
【図面の簡単な説明】
【0019】
【図1】図1は、従来技術によるMOSトランジスタのモデル構成を示す断面図である。
【図2】図2は、本発明による半導体装置の設計支援装置の構成を示す図である。
【図3】図3は、本発明による設計支援装置の第1の実施の形態における機能ブロック図である。
【図4】図4は、本発明による素子解析において、計算対象となるモデルトランジスタ及び節点を示す断面図である。
【図5】図5は、チャネル領域における不純物濃度の一例を示す図である。
【図6】図6は、本発明による設計支援装置の第1の実施の形態における素子特性の解析動作を示すフロー図である。
【図7】図7は、チャネル領域における短チャネル効果を説明するモデルトランジスタの断面図である。
【図8】図8は、本発明による設計支援装置の第2の実施の形態における機能ブロック図である。
【図9】図9は、本発明による設計支援装置の第2の実施の形態における回路設計動作を示すフロー図である。
【図10】図10は、本発明による設計支援装置の第3の実施の形態における機能ブロック図である。
【図11】図11は、本発明による設計支援装置の第3の実施の形態における素子特性シミュレーション動作を示すフロー図である。
【発明を実施するための形態】
【0020】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【0021】
1.第1の実施の形態
(構成)
図2から図5を参照して、本発明による半導体装置設計支援装置10(以下、設計支援装置10と称す)の第1の実施の形態における構成を説明する。図2は、本発明による設計支援装置10の実施の形態における構成図である。設計支援装置10は、バス16を介して相互に接続されるCPU11と、RAM12と、記憶装置13と、入力装置14と、出力装置15とを具備する。記憶装置13はハードディスクやメモリ等に例示される外部記憶装置である。又、入力装置14は、キーボードやマウス等のユーザによって操作されることで、各種データをCPU11や記憶装置13に出力する。出力装置15は、モニタやプリンタに例示され、CPU11から出力される半導体装置のレイアウト結果をユーザに対し視認可能に出力する。
【0022】
記憶装置13は、条件情報21、素子特性情報22、設計支援プログラム23を格納している。CPU11は、入力装置14からの入力に応答して、記憶装置13内の設計支援プログラム23を実行し、モデルトランジスタの素子特性の解析、回路設計等を行なう。この際、記憶装置13からの各種データやプログラムはRAM12に一時格納され、CPU11は、RAM12内のデータを用いて各種処理を実行する。
【0023】
条件情報21は、トランジスタの製造条件に関する情報と、トランジスタの寸法に関する情報と、トランジスタの動作条件に関する情報とを含む。トランジスタの製造条件に関する情報は、ゲート電極及びゲート酸化膜、拡散層(ソース領域/ドレイン領域)の製造条件(イオン注入条件、拡散条件)に関する情報である。製造条件に関する情報として、素電荷量q、シリコンの誘電率εSi、ゲート酸化膜の誘電率εOX、キャリアの移動度μ、真性キャリア密度ni、ボルツマン定数kBが例示される。又、トランジスタの寸法(構成)に関する情報として、ゲート長Lgate、ゲート幅W、酸化膜厚TOXが例示される。更に、トランジスタの動作条件(バイアス条件)に関する情報として、基板電圧VB、ゲート電圧VG、フラットバンド電圧VFB、動作温度Tが例示される。
【0024】
素子特性情報22は、トランジスタの電気的特性の実測値に関する情報である。例えば、実際のトランジスタで測定されたゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VBb特性)が素子特性情報22として記憶装置13に格納される。
【0025】
第1の実施の形態における設計支援プログラム23は、CPU11によって実行されることで、図3に示すモデルパラメータ設定部201、素子特性計算部202、判定部203の各機能を実現する。
【0026】
モデルパラメータ設定部201は、仮モデルパラメータをモデルトランジスタのモデルパラメータとして設定し、チャネル不純物濃度を算出する。詳細には、モデルパラメータ設定部201は、図4に示すように、モデルトランジスタ(トランジスタ50)のチャネル領域54をチャネル方向(x方向)に離散化して複数の節点56を発生させ、各節点56における深さ毎の不純物濃度 N(x,z) を算出する。この際、実際のトランジスタのチャネル不純物濃度分布則に従って不純物濃度N(x,z)が設定されることが好ましい。例えば、チャネル方向(x方向)のチャネル不純物濃度N(x,z)が図5に示すようなガウス分布に従うと仮定した場合、モデルパラメータ設定部201は、式(1)におけるNc(z)、Np(z)、Lpを仮モデルパラメータとして設定する。ここで設定される仮モデルパラメータNc(z)、Np(z)、Lpは、入力装置14によって入力された任意の数値でも良いし、予め記憶装置13に設定された数値から選択された数値でも良い。又、モデルパラメータ設定部201は、式(1)に仮モデルパラメータNc(z)、Np(z)、Lpを設定して不純物濃度N(x,z)を算出する。これにより各節点56における不純物濃度N(x,z)が設定される。
【0027】
【数1】
【0028】
素子特性計算部202は、モデルパラメータ設定部201で設定された不純物濃度N(x,z)を用いて、トランジスタの素子特性を計算する。素子特性計算部202は、記憶装置13から抽出したモデルトランジスタに対応する条件情報21と、節点56毎の不純物濃度N(x,z)を用いて、トランジスタの電気的特性を計算する。ここで計算される電気的特性は、例えば、モデルトランジスタのゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VB特性)である。
【0029】
以下、電気的特性の計算方法の詳細を説明する。
【0030】
素子特性計算部202は、設定された不純物濃度N(x,z)を使用して、各節点56において深さ方向(図5におけるz方向)に式(2)で示すポアソン方程式を解き、各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを算出する。
【数2】
ただし、COXは式(3)、Cは式(4)、ΦBは式(5)、βは式(6)、φS0は式(7)、Nsubは式(8)、Nsub0は式(9)で表され、各記号の意味は以下の通りである。
VG:ゲート電圧
VB:基板電圧
VFB:フラットバンド電圧
Nsub0:表面実効不純物濃度
ΦB:擬フェルミ準位と真性フェルミ準位のエネルギー差
φf:擬フェルミ準位
εOX:SiO2(ゲート酸化膜)の誘電率
TOX:ゲート酸化膜の膜厚
q:素電荷量
εSi:シリコンの誘電率
β:熱電圧
kB:ボルツマン定数
T:動作温度(絶対温度)
ni:真性キャリア密度
【数3】
【数4】
【数5】
【数6】
【数7】
【数8】
【数9】
素子特性計算部202は、各節点56における表面ポテンシャルφS0を用いて、隣接する(所定の範囲内に存在する)節点間の相互作用を考慮して表面ポテンシャルφSを計算する。ここでは、複数の節点56において隣接する節点間の電流IDは一定であることと、反転層(バルク)表面における電荷密度Qb0による相互作用とを考慮して表面ポテンシャルφSが計算される。すなわち、素子特性計算部202は、式(10)で表される節点間の電流IDが一定であることを示す電流連続式と、電荷密度Qb0を考慮した擬二次元ポアソン方程式(式(11)との連立方程式を、表面ポテンシャルφS0を初期値として反復解法によって解く。これにより、チャネル方向(X方向)の相互作用を考慮した表面ポテンシャルφSと擬フェルミ準位φfを求めることができる。ここで、IDは式(10)、Qgは式(12)、Qiは式(13)、Eは式(14)、Qb0は式(15)で表され、各記号の意味は以下の通りである。
W:ゲート幅
μ:キャリアの移動度
Qi:チャネル電荷量密度
Qg:ゲート電荷量密度
Qb0:反転層(バルク)表面における電荷量密度
【数10】
【数11】
【数12】
【数13】
【数14】
【数15】
【0031】
素子特性計算部202は、各節点56に対する表面ポテンシャルφS及び擬フェルミ準位φfを求めると、これらを利用してモデルトランジスタの電気特性を計算する。
【0032】
判定部203は、素子特性計算部202で算出されたトランジスタの電気特性と、素子特性情報22とを比較し、両者が一致するか否かを判定する。判定部203は、両者が一致する場合、当該電気特性の計算に用いられた仮モデルパラメータを当該モデルトランジスタのモデルパラメータ24として記憶装置13に記録する。
【0033】
(動作)
次に、図4から図6を参照して、本発明による設計支援装置10のトランジスタの素子特性の解析動作を説明する。図4は、本発明による素子解析において、計算対象となるモデルトランジスタ及び節点を示す断面図である。図5は、チャネル領域における不純物濃度の一例を示す図である。図6は、本発明による設計支援装置10の第1の実施の形態における素子特性の解析動作を示すフロー図である。
【0034】
以下では、モデルトランジスタ(解析対象トランジスタ)としてのMOSトランジスタ50の素子特性を解析する方法を説明する。図4を参照して、MOSトランジスタ50は、ソース領域55、ドレイン領域53、ゲート酸化膜52、チャネル領域54、及びゲート電極51を有する。基板上に下層からゲート酸化膜52、ゲート電極51の順に設けられ、ゲート電極151及びゲート酸化膜152の下層におけるソース領域155とドレイン領域153の間の領域にはチャネル領域154が形成される。MOSトランジスタ50は、条件情報21に含まれるトランジスタの製造条件に関する情報によりその構造及び製造方法が特定される。
【0035】
図6を参照して、先ず、設計支援装置10は、ユーザによる操作に応じて仮モデルパラメータをモデルパラメータとして設定する(ステップS11)。ここでモデルパラメータ設定部201は、チャネル領域54をチャネル方向(x方向)に離散化し、n個の節点56を生成する(nは2以上の整数)。そして、チャネル領域54における不純物濃度N(x、z)がx方向に対して図6に示すガウス分布に従って分布していると仮定し、式(1)におけるNc(z)、Np(z)、Lpを仮モデルパラメータとして設定する。尚、不純物濃度N(x、z)はz方向に対してガウス分布に従って分布していても良い。この場合、仮モデルパラメータとしてNc(z)、Np(z)、Lpに換えてNc(x)、Np(x)、Lpが設定される。又、節点56の数nは、計算量や解析精度を考慮して予め設定された数でも良いし、ユーザによって任意に設定しても良い。解析精度を高める場合、節点56の数nを多くし、計算量を少なくして解析時間を短くする場合、節点56の数nを少なくする。
【0036】
設計支援装置10は、各節点56の不純物濃度を、設定された仮モデルパラメータを用いて計算する(ステップS12)。ここでモデルパラメータ設定部201は、式(1)を用いて各節点56における深さ(z)毎の不純物濃度N(x,z)を計算する。これによりチャネル領域54における不純物濃度N(x,z)は、チャネル方向及び深さ方向の次元を有し、ガウス分布(例示:図5に示す濃度分布)に従う値となる。
【0037】
次に、設計支援装置10は、計算された不純物濃度N(x,z)及びMOSトランジスタ50に対応する条件情報21とを用いて、各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを計算する(ステップS13)。ここで素子特性計算部202は、不純物濃度N(x、z)を使用し、各節点56において深さ方向に式(2)のポアソン方程式を解くことで、各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを得る。本処理では、深さ方向(z方向)の次元を削減することで、各節点56における深さ(z)毎の不純物濃度を、表面(ゲート酸化膜52との境界となるチャネル領域54の表面)に次元縮退(次元削減又は次元圧縮とも称す)している。
【0038】
続いて、素子特性計算部202は、表面ポテンシャルφS0を初期値として隣接する節点間の相互作用を考慮した表面ポテンシャルを計算する(ステップS14)。ステップS13で算出された表面ポテンシャルφS0は、節点56毎に計算された表面ポテンシャルであるため、隣接する節点56(又は所定の範囲内に存在する節点56)との相互作用が考慮された値となっていない。このため、本処理では、隣接する節点間の相互作用を考慮して各節点56における表面ポテンシャルを修正することで、より精度の高い表面ポテンシャルφSを計算する。
【0039】
ここでは、節点56間の相互作用を考慮するため、電界Eと反転層(バルク)表面における電荷密度Qb0による影響を考慮した項(E・Qb02)を含む擬二次ポアソン方程式(式(11))が用いられる。又、隣接する節点56間の電流IDが一定であることが利用される。素子特性計算部202は、表面ポテンシャルφS0を初期値として、式(10)と式(11)とによる連立方程式を反復解法によって解くことで、節点間の相互作用を考慮した各節点56における表面ポテンシャルφS及び擬フェルミ準位φfを算出する。
【0040】
続いて、素子特性計算部202は、得られた表面ポテンシャルφS及び擬フェルミ準位φfを用いて、素子特性を計算する(ステップS15)。ここでは、素子特性として、トランジスタの電気特性(例示:ゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VB特性)が算出される。表面ポテンシャルφSからトランジスタの電気特性を計算する方法については、非特許文献1に記載の方法や非特許文献2に記載の方法を用いることができる。この際、素子特性計算部202は、MOSトランジスタ50の製造条件に関する情報(条件情報21)に基づいて、電気的特性を計算する。
【0041】
素子特性計算部202によって素子特性が算出されると、判定部203は、MOSトランジスタ50に対応する素子特性情報22(測定値)とステップS15において算出された素子特性とを比較し、所定の範囲内で一致するか否かを判定する(ステップS16)。算出された素子特性と素子特性情報22とが所定の範囲内で一致しない場合、ステップS11に移行し、設定する仮モデルパラメータの値を変更し、上述の動作(ステップS11〜S16)を繰り返す(ステップS16No)。一方、算出された素子特性と素子特性情報22とが所定の範囲内で一致する場合、ステップS11において設定された仮モデルパラメータをMOSトランジスタ50のモデルパラメータ24として確定し、MOSトランジスタ50を特定する情報に対応付けて記憶装置13に格納する(ステップS16Yes、S17)。ここで、記録されるモデルパラメータは、仮モデルパラメータとして設定されたNc(z)、Np(z)、Lpでも良いし、仮モデルパラメータNc(z)、Np(z)、Lpを用いて計算された各節点56における不純物濃度N(x,z)でも良い。Nc(z)、Np(z)、Lpをモデルパラメータ24として記録する場合、記憶するデータ量が小さくなる。一方、各節点56における不純物濃度N(x,z)をモデルパラメータ24として記録する場合、データ量は大きくなるが、モデルパラメータ24を利用してトランジスタの設計や解析を行なう場合、不純物濃度N(x、z)を計算する処理を省略でき、設計時間や解析時間を短縮することができる。又、モデルパラメータ24が確定すると、素子特性計算部202は、当該モデルパラメータから得られたトランジスタの電気特性に関する情報を、条件情報21(トランジスタの製造条件に関する情報)に関連付けて記憶装置13に格納しても良い。
【0042】
以上のように、本発明では、チャネル方向に離散化した節点56における深さ方向の不純物濃度を、実際の濃度分布に応じて算出し、当該不純物濃度を利用して表面ポテンシャルに縮退している。このため、チャネル領域54をチャネル方向及び深さ方向に離散化して計算する方法に比べて計算量を少なくすることができる。解析に要する計算量が少ないことから節点数nを多く設定し、取得できるモデルパラメータ数を多くすることができる。又、離散化した節点56間の相互作用を考慮して表面ポテンシャルφSを計算しているため、実際のトランジスタにおける表面ポテンシャルとの誤差が小さくなる。このため、精度の高いモデルパラメータや素子特性を得ることができる。
【0043】
算出するモデルパラメータや素子特性の精度を更に向上させるため、短チャネル効果を考慮して表面ポテンシャルφSを計算することが好ましい。例えば、図7に示すように、ゲート長Lgateが短くなるとドレイン領域53とソース領域55との距離が近くなるため、これらの領域の近傍領域A、Bの電荷量が変動する。この変動量を補正することで短チャネル効果を考慮した表面ポテンシャルφSを計算することが可能となる。ここでは、チャネル領域54におけるドレイン領域53側の領域Aとソース領域55側の領域Bの電荷が、ΔE×Qb0となるように補正される。従って、電界Eは、式(14)に示す電界Eに短チャネル効果を考慮した補正項ΔEが追加された式(16)で表される。ただし、ΔEは式(17)で表される。ここで、チャネル領域54の表面(ゲート酸化膜52との境界)から空乏層幅Wdepの位置における、領域A、Bの長さ(X方向)をXd、Xsとする。
【数16】
【数17】
【0044】
このように本発明によれば、短チャネル効果を精度良く再現可能であり、誤差の少ない半導体素子の解析が可能となる。
【0045】
2.第2の実施の形態
図8及び図9を参照して、本発明による設計支援装置10の第2の実施の形態について説明する。第2の実施の形態における設計支援装置10は、第1の実施の形態において得られたモデルパラメータ24を用いてトランジスタ等の素子設計(回路設計)を行なう。第2の実施の形態における設計支援装置10の構成は、図2に示す構成と同様であるが、設計支援プログラム23の構成が第1の実施の形態と異なる。以下、第1の実施の形態と異なる構成及び動作について説明する。その他の第1の実施の形態と同様な構成、動作についての説明は省略する。
【0046】
(構成)
図8は、本発明による設計支援装置の第2の実施の形態における機能ブロック図である。第2の実施の形態におけるCPU11は、設計支援プログラム23を実行することで、図8に示すモデルパラメータ設定部201、素子特性計算部202、回路設計部204の機能を実現する。
【0047】
第2の実施の形態におけるモデルパラメータ設定部201は、第1の実施の形態によって生成されたモデルパラメータ24を用いて、各節点56における不純物濃度N(x,z)を算出する。素子特性計算部202は、設計対象となる素子の条件情報21を利用して第1の実施の形態と同様な処理により、設計対象素子の素子特性(電気的特性)を計算する。回路設計部204は、素子特性計算部202から算出された素子特性を利用して素子(例えばトランジスタ)を設計する。設計された素子に関する情報は、回路設計情報25として記憶装置13に記録される。
【0048】
(動作)
図9は、本発明による設計支援装置10の第2の実施の形態における回路設計動作を示すフロー図である。図9を参照して、本発明による設計支援装置10の第2の実施の形態における動作を説明する。
【0049】
先ず、設計支援装置10は、設計対象素子(回路)に対応するモデルパラメータ24を選択する(ステップS21)。ここで、モデルパラメータ24がNc(z)、Np(z)、Lpである場合、モデルパラメータ設定部201は、モデルパラメータ24を用いて第1の実施の形態と同様に離散化した節点56毎の不純物濃度N(x,z)を算出する(ステップS22)。あるいは、モデルパラメータ24が各節点56における不純物濃度N(x,z)である場合、選択された不純物濃度N(x,z)を素子特性計算部202に出力する。
【0050】
素子特性計算部202は、設計対象素子(回路)に対応する条件情報21と、ステップS21において設定された不純物濃度N(x,z)とを用いて各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを計算する(ステップS23)。次に、素子特性計算部202は、表面ポテンシャルφS0を初期値として隣接する節点間の相互作用を考慮した表面ポテンシャルを計算する(ステップS24)。続いて、素子特性計算部202は、得られた表面ポテンシャルφS及び擬フェルミ準位φfを用いて、素子特性を計算する(ステップS25)。尚、ステップS23〜S25における処理は、第1の実施の形態と同様である。
【0051】
ここで、第1の実施の形態における解析処理により、設計対象素子(回路)の素子特性が予め記憶装置13に格納されている場合、ステップS21〜S25の処理は省略され得る。
【0052】
回路設計部204は、算出された素子特性を用いて回路設計を行なう(ステップS26)。回路の設計は、例えば、アーキテクチャ設計、論理回路設計及びトランジスタ回路設計(基本回路設計)のような論理設計や、フロアプランニング/配置・配線及びレイアウト検証のようなレイアウト設計に例示される。回路設計の結果は、回路設計情報25として記憶装置13に格納される。
【0053】
本発明によれば、チャネル不純物濃度分布に応じて表面ポテンシャルを精確に求めることが可能なため、バイアス条件によらずトランジスタの電気特性を高精度に再現可能であり、誤差の少ない半導体回路の設計が可能となる。
【0054】
3.第3の実施の形態
図10及び図11を参照して、本発明による設計支援装置10の第3の実施の形態について説明する。第3の実施の形態における設計支援装置10は、第1の実施の形態において得られたモデルパラメータ24を用いて、製造バラツキを考慮した素子の解析を行なう。第3の実施の形態における設計支援装置10の構成は、図2に示す構成と同様であるが、設計支援プログラム23の構成が第1の実施の形態と異なる。以下、第1の実施の形態と異なる構成及び動作について説明する。その他の第1の実施の形態と同様な構成、動作についての説明は省略する。
【0055】
(構成)
図10は、本発明による設計支援装置の第3の実施の形態における機能ブロック図である。第3の実施の形態におけるCPU11は、設計支援プログラム23を実行することで、図10に示すモデルパラメータ設定部201、素子特性計算部202、特性変動量計算部205の機能を実現する。
【0056】
第3の実施の形態におけるモデルパラメータ設定部201は、第1の実施の形態によって生成されたモデルパラメータ24を用いて、各節点56における不純物濃度N(x,z)を算出する。素子特性計算部202は、設計対象となる素子の条件情報21を利用して第1の実施の形態と同様な処理により、設計対象素子の素子特性(電気的特性)を計算する。素子特性変動計算部205は、製造バラツキ等によりチャネル不純物濃度が変動した場合の素子特性(トランジスタの電気的特性)の変動量をシミュレートする。シミュレーション結果は、素子特性情報26として記憶装置13に格納される。
【0057】
(動作)
図11は、本発明による設計支援装置10の第3の実施の形態における回路設計動作を示すフロー図である。図11を参照して、本発明による設計支援装置10の第3の実施の形態における動作を説明する。
【0058】
先ず、設計支援装置10は、設計対象素子(回路)に対応するモデルパラメータ24を選択する(ステップS31)。ここで、モデルパラメータ24がNc(z)、Np(z)、Lpである場合、モデルパラメータ設定部201は、モデルパラメータ24を用いて第1の実施の形態と同様に離散化した節点56毎の不純物濃度N(x,z)を算出する(ステップS32)。あるいは、モデルパラメータ24が各節点56における不純物濃度N(x,z)である場合、選択された不純物濃度N(x,z)を素子特性計算部202に出力する。
【0059】
素子特性計算部202は、設計対象素子(回路)に対応する条件情報21と、ステップS21において設定された不純物濃度N(x,z)とを用いて各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを計算する(ステップS33)。次に、素子特性計算部202は、表面ポテンシャルφS0を初期値として隣接する節点間の相互作用を考慮した表面ポテンシャルを計算する(ステップS34)。続いて、素子特性計算部202は、得られた表面ポテンシャルφS及び擬フェルミ準位φfを用いて、素子特性(トランジスタの電気的特性)を計算する(ステップS35)。尚、ステップS33〜S35における処理は、第1の実施の形態と同様である。
【0060】
ここで、第1の実施の形態における解析処理により、設計対象素子(回路)の素子特性が予め記憶装置13に格納されている場合、ステップS31〜S35の処理は省略され得る。
【0061】
ステップS33において実効不純物濃度Nsub、空乏層幅Wdepが算出されると、素子特性変動計算部205は、製造バラツキによって変動するトランジスタの電気的特性の変動量を解析する(ステップS36〜S39)。詳細には、素子特性変動計算部205は、各節点56における領域のx方向の幅をΔxとし、実効不純物濃度Nsubの変動量の分散σNsubを式(18)によって算出する(ステップS36)。ただし、W*depは式(19)で表される。
【数18】
【数19】
【0062】
次に、素子特性変動計算部205は、各節点56に対して正規乱数Rを発生させ分散σNsubとの積(式(20))を、各節点56における実効不純物濃度の変動量ΔNsubとして算出する(ステップS37)。
【数20】
【0063】
続いて、素子特性変動計算部205は、製造バラツキ等による素子特性の変動量を計算する(ステップS38)。詳細には、素子特性変動計算部205は、実効不純物濃度Nsubにその変動量ΔNsubを加えた不純物濃度を、各節点56での実効不純物濃度として、解析対象素子(回路)の素子特性(トランジスタ特性)を計算する。素子特性の計算方法は、使用する実効不純物濃度が異なることを除き第1の実施の形態と同様である。素子特性変動計算部205は、不純物濃度の変動量ΔNsubを考慮して求めたトランジスタ特性とステップS35で求めたトランジスタ特性との差を、トランジスタ特性の変動量として出力する。
【0064】
素子特性変動計算部205は、充分な試行回数(閾値)になるまで、ステップS37からステップS38までの処理を繰り返す(ステップS39No)。素子特性変動計算部205は、バラツキによる素子特性の変動量の計算回数が充分な試行回数(閾値)に達すると、計算された素子特性の変動量を、解析対象素子(回路)に対応付けて素子特性情報26として記憶装置13に格納する(ステップS39Yes、S40)。この際、素子特性の変動量の上限及び下限を示す変動範囲が素子特性情報26として記録されることが好ましい。
【0065】
従来の方法では、チャネル領域における不純物濃度の分布を精確に計算することができないため、製造バラツキ等によってチャネル不純物濃度が変動しトランジスタ特性のバラツキを精度よく解析することができなかった。一方、本発明では、チャネル不純物濃度分布に応じて実効チャネル不純物濃度の変動量を求めることが可能なため、チャネル不純物濃度が変動した場合のトランジスタ特性の変動量を精確に計算可能となる。
【0066】
以上のように、本発明では、実際の濃度分布則に従ってチャネル方向及び深さ方向の不純物濃度を計算し、この不純物濃度をチャネル領域の表面に縮退して計算された表面ポテンシャルφS0を用いてトランジスタの電気的特性を算出している。このため、精度の高い電気的特性を得ることができる。又、本発明では、チャネル方向に離散化された各節点56の表面ポテンシャルφS0に基づいて、隣接する節点56間の相互作用を考慮した表面ポテンシャルφS及び準フェルミ準位φfを算出し、これらを用いてトランジスタの電気的特性を算出している。このため、更に精度よく実際のトランジスタ特性を再現することができる。
【0067】
本発明によれば、チャネル不純物濃度分布に応じて表面ポテンシャルを精確に求めることが可能なため、バイアス条件によらずトランジスタの電気特性を高精度に再現可能である。又、計算されたトランジスタの電気特性から実際のチャネル不純物濃度分布を推定することができる。本発明による設計支援装置10は、上述のような解析で得られたモデルパラメータ(不純物濃度)を用いることで、従来よりも精度の高い回路設計や、電気的特性のシミュレーション(特性バラツキの検証)等を行なうことができる。
【0068】
又、本発明では、深さ方向に離散化して計算する必要がないため、計算量が少なくなり、精度の高い電気特性の解析を高速に行なうことができる。
【0069】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。第1の実施の形態から第3の実施の形態の設計支援装置10及び解析、設計方法は、技術的に可能な範囲で組み合せることができる。例えば、モデルパラメータ24の生成から回路設計、又は素子解析を1つの装置で行なっても良いし、それぞれの処理を複数の装置で行なっても良い。又、上述の実施の形態では、不純物の濃度分布がガウス分布に従うと仮定して説明したが、他の分布則に従うと仮定して仮モデルパラメータを設定しても良い。
【符号の説明】
【0070】
21:条件情報
22:素子特性情報
23:設計支援プログラム
24:モデルパラメータ
25:回路設計情報
26:素子特性情報
50:MOSトランジスタ
51:ゲート電極
52:ゲート酸化膜
53:ドレイン領域
54:チャネル領域
55:ソース領域
56:節点
201:モデルパラメータ設定部
202:素子特性計算部
203:判定部
204:回路設計部
205:特性変動量計算部
【技術分野】
【0001】
本発明は、半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置に関し、特に正確なチャネル不純物濃度分布を用いたモデルトランジスタを使用した半導体装置の解析、及び設計方法に関する。
【背景技術】
【0002】
トランジスタのような電子素子の特性を解析する技術が知られている。例えば、Y.S.Pang, et al.,“Analytical Subthreshold Surface Potential Model for Pocket n−MOSFETs”,IEEE Trans. On Electron Devices,Vol.49,No.12,pp.2209−2216,(2002)にMOSトランジスタの特性を解析する技術が開示されている(非特許文献1参照)。
【0003】
図1は、非特許文献1に記載のモデルトランジスタの構成を示す断面図である。モデルトランジスタであるMOSトランジスタ150は、ソース領域155、ドレイン領域153、ゲート酸化膜152、チャネル領域154、及びゲート電極151を有する。ゲート電極151及びゲート酸化膜152の下層におけるソース領域155とドレイン領域153の間の領域にはチャネル領域154が形成される。非特許文献1では、チャネル領域154を3つの領域に分割し、それぞれの領域の幅及び不純物濃度をモデルパラメータとして算出し、当該モデルパラメータを用いて半導体素子の解析や半導体回路の設計を行なう。
【0004】
ここで、3つに分割されたチャネル領域154の各々のチャネル方向の幅をL1、L2、L1とし、それぞれの不純物濃度をNp、Nc、Npとする。L1、L2、Np、Ncをモデルパラメータとして、実際のトランジスタのチャネル不純物濃度分布によく一致するように仮設定する。次に、分割されたチャネル領域154の各々について、表面ポテンシャルを変数としてポアソン方程式を解くことにより、その表面ポテンシャルを求める。続いて、求められた表面ポテンシャルを用いてトランジスタの電気特性を計算する。
【0005】
トランジスタの電気特性は、ゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VBb特性)に例示される。これらトランジスタの電気特性の計算方法は、非特許文献1に記載の方法や従来広く一般に知られた方法を用いることができる。ここで、得られたトランジスタの電気特性(計算値)が実際のトランジスタの電気特性(測定値)と一致しない場合、仮設定したモデルパラメータL1、L2、Np、Ncを変更して上記の計算を繰り返す。一方、計算値が測定値と一致した場合、仮設定したモデルパラメータL1、L2、Np、Ncが実際のトランジスタのチャネル不純物濃度分布を再現していると考える。そして、得られたモデルパラメータを用いて半導体素子の解析や半導体回路の設計を行う。
【0006】
尚、トランジスタの電気特性の計算方法が、例えば、M.Miura−Mattausch,U.Feldmann,A.Rahm,M.Bollu,and D.Savignac,“Unified complete MOSFET model for analysis of digital and analog circuits”,Proc.IEEE Trans. On Comput.−Aided Des./Int.Conf.Comput.Aided Des.,vol.15,no.1,pp.1−7,Jan.(1996)に記載されている(非特許文献2参照)。
【先行技術文献】
【非特許文献】
【0007】
【非特許文献1】Y.S.Pang, et al.,“Analytical Subthreshold Surface Potential Model for Pocket n−MOSFETs”,IEEE Trans. On Electron Devices,Vol.49,No.12,pp.2209−2216,(2002).
【非特許文献2】M.Miura−Mattausch,U.Feldmann,A.Rahm,M.Bollu,and D.Savignac,“Unified complete MOSFET model for analysis of digital and analog circuits”,Proc.IEEE Trans. On Comput.−Aided Des./Int.Conf.Comput.Aided Des.,vol.15,no.1,pp.1−7,Jan.(1996).
【発明の概要】
【発明が解決しようとする課題】
【0008】
通常、チャネル方向の不純物濃度は連続的に変化している。しかし、非特許文献1では、チャネル領域154を3つに分割し、それぞれの不純物濃度をそれぞれの領域内で一定であると仮定してモデルパラメータを設定しているため、チャネル方向の不純物分布を精確に表現できない。又、擬二次元ポアソン方程式の解析的近似解を使用しているため精確な表面ポテンシャルを求めることができない。従って、モデルトランジスタが表現するトランジスタの電気特性を、特に飽和領域において高精度に表現することができず、半導体素子の解析及び半導体回路の設計に誤差が生じていた。
【課題を解決するための手段】
【0009】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための形態]の記載との対応関係を明らかにするために、[発明を実施するための形態]で使用される番号・符号が付加されている。ただし、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0010】
本発明による半導体装置の解析方法は、コンピュータによって実行される設計支援プログラムによって実現される。本発明による半導体装置の解析方法は、トランジスタ(50)のチャネル領域(54)をチャネル方向(X方向)に離散化した複数の節点(56)の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度(N(x,z))を設定するステップと、不純物濃度(N(x,z))の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点(56)における表面ポテンシャルφS0を算出するステップと、各節点(56)間の相互作用を考慮して表面ポテンシャルφS0を修正するステップと、修正された表面ポテンシャルφSを用いてトランジスタ(50)の電気的特性を算出するステップと、算出された電気的特性と、予め用意された電気的特性の測定値(22)とが、所定の範囲内で一致する場合、不純物濃度(N(x,z))をトランジスタ(50)のモデルパラメータ(24)として記憶装置(13)に記録するステップとを具備する。
【0011】
本発明による半導体装置の設計方法は、コンピュータによって実行される設計支援プログラムによって実現される。本発明による半導体装置の設計方法は、トランジスタ(50)のチャネル領域(54)をチャネル方向(X方向)に離散化した複数の節点(56)の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度(N(x,z))を設定するステップと、不純物濃度(N(x,z))の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点(56)における表面ポテンシャルφS0を算出するステップと、各節点(56)間の相互作用を考慮して表面ポテンシャルφS0を修正するステップと、修正された表面ポテンシャルφSを用いてトランジスタ(50)の電気的特性を算出するステップと、算出された電気的特性と、予め用意された電気的特性の測定値(22)とが、所定の範囲内で一致する場合、不純物濃度(N(x,z))をトランジスタ(50)のモデルパラメータ(24)として記憶装置(13)に記録するステップと、記憶装置(13)に記録されたモデルパラメータ(24)を用いて、設計対象となるトランジスタの電気的特性を計算するステップと、計算された電気的特性を使用して半導体装置を設計するステップとを具備する。
【0012】
本発明による半導体装置の設計支援装置(10)は、トランジスタ(50)のチャネル領域(54)をチャネル方向(X方向)に離散化した複数の節点(56)の各々に、予め設定された濃度分布則に従ってチャネル方向(X方向)及び深さ方向(Z方向)の次元を有する不純物濃度(N(x,z))を設定するモデルパラメータ設定部(201)と、モデルパラメータ設定部(201)において設定された不純物濃度(N(x,z))を用いてトランジスタ(50)の電気的特性を算出する素子特性計算部(202)と、算出された電気的特性と、予め用意された電気的特性の測定値(22)とが、所定の範囲内で一致する場合、不純物濃度(N(x,z))をトランジスタ(50)のモデルパラメータ(24)として記憶装置(13)に記録する判定部(203)を具備する。素子特性計算部(201)は、不純物濃度(N(x,z))の深さ方向(Z方向)の次元を削減する次元縮退によって、各節点(56)における表面ポテンシャルφS0を算出する。又、素子特性計算部(201)は、各節点(56)間の相互作用を考慮して表面ポテンシャルφS0を修正する。そして、素子特性計算部(201)は、修正された表面ポテンシャルφSを用いてトランジスタ(50)の電気的特性を算出する。
【0013】
本発明では、予め設定された濃度分布則に従ってチャネル方向及び深さ方向の不純物濃度を計算し、この不純物濃度をチャネル領域の表面に縮退して計算された表面ポテンシャルφS0を用いてトランジスタの電気的特性を算出している。このため、精度の高い電気的特性を得ることができる。
【0014】
又、本発明では、チャネル方向に離散化された各節点56の表面ポテンシャルφS0に基づいて、隣接する節点56間の相互作用を考慮した表面ポテンシャルφSを算出し、これらを用いてトランジスタの電気的特性を算出している。このため、更に精度よく実際のトランジスタ特性を再現することができる。
【発明の効果】
【0015】
以上のことから、本発明によれば、バイアス条件によらずトランジスタの電気特性を高精度に再現可能となる。
【0016】
又、計算されたトランジスタの電気特性から実際のチャネル不純物濃度分布を精度良く推定することができる。
【0017】
更に、精度の高いモデルパラメータ(不純物濃度)を用いることで、精度の高い回路設計が可能となる。
【0018】
更に、精度の高いモデルパラメータ(不純物濃度)を用いることで、精度の高いトランジスタの電気的特性の解析が可能となる。
【図面の簡単な説明】
【0019】
【図1】図1は、従来技術によるMOSトランジスタのモデル構成を示す断面図である。
【図2】図2は、本発明による半導体装置の設計支援装置の構成を示す図である。
【図3】図3は、本発明による設計支援装置の第1の実施の形態における機能ブロック図である。
【図4】図4は、本発明による素子解析において、計算対象となるモデルトランジスタ及び節点を示す断面図である。
【図5】図5は、チャネル領域における不純物濃度の一例を示す図である。
【図6】図6は、本発明による設計支援装置の第1の実施の形態における素子特性の解析動作を示すフロー図である。
【図7】図7は、チャネル領域における短チャネル効果を説明するモデルトランジスタの断面図である。
【図8】図8は、本発明による設計支援装置の第2の実施の形態における機能ブロック図である。
【図9】図9は、本発明による設計支援装置の第2の実施の形態における回路設計動作を示すフロー図である。
【図10】図10は、本発明による設計支援装置の第3の実施の形態における機能ブロック図である。
【図11】図11は、本発明による設計支援装置の第3の実施の形態における素子特性シミュレーション動作を示すフロー図である。
【発明を実施するための形態】
【0020】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【0021】
1.第1の実施の形態
(構成)
図2から図5を参照して、本発明による半導体装置設計支援装置10(以下、設計支援装置10と称す)の第1の実施の形態における構成を説明する。図2は、本発明による設計支援装置10の実施の形態における構成図である。設計支援装置10は、バス16を介して相互に接続されるCPU11と、RAM12と、記憶装置13と、入力装置14と、出力装置15とを具備する。記憶装置13はハードディスクやメモリ等に例示される外部記憶装置である。又、入力装置14は、キーボードやマウス等のユーザによって操作されることで、各種データをCPU11や記憶装置13に出力する。出力装置15は、モニタやプリンタに例示され、CPU11から出力される半導体装置のレイアウト結果をユーザに対し視認可能に出力する。
【0022】
記憶装置13は、条件情報21、素子特性情報22、設計支援プログラム23を格納している。CPU11は、入力装置14からの入力に応答して、記憶装置13内の設計支援プログラム23を実行し、モデルトランジスタの素子特性の解析、回路設計等を行なう。この際、記憶装置13からの各種データやプログラムはRAM12に一時格納され、CPU11は、RAM12内のデータを用いて各種処理を実行する。
【0023】
条件情報21は、トランジスタの製造条件に関する情報と、トランジスタの寸法に関する情報と、トランジスタの動作条件に関する情報とを含む。トランジスタの製造条件に関する情報は、ゲート電極及びゲート酸化膜、拡散層(ソース領域/ドレイン領域)の製造条件(イオン注入条件、拡散条件)に関する情報である。製造条件に関する情報として、素電荷量q、シリコンの誘電率εSi、ゲート酸化膜の誘電率εOX、キャリアの移動度μ、真性キャリア密度ni、ボルツマン定数kBが例示される。又、トランジスタの寸法(構成)に関する情報として、ゲート長Lgate、ゲート幅W、酸化膜厚TOXが例示される。更に、トランジスタの動作条件(バイアス条件)に関する情報として、基板電圧VB、ゲート電圧VG、フラットバンド電圧VFB、動作温度Tが例示される。
【0024】
素子特性情報22は、トランジスタの電気的特性の実測値に関する情報である。例えば、実際のトランジスタで測定されたゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VBb特性)が素子特性情報22として記憶装置13に格納される。
【0025】
第1の実施の形態における設計支援プログラム23は、CPU11によって実行されることで、図3に示すモデルパラメータ設定部201、素子特性計算部202、判定部203の各機能を実現する。
【0026】
モデルパラメータ設定部201は、仮モデルパラメータをモデルトランジスタのモデルパラメータとして設定し、チャネル不純物濃度を算出する。詳細には、モデルパラメータ設定部201は、図4に示すように、モデルトランジスタ(トランジスタ50)のチャネル領域54をチャネル方向(x方向)に離散化して複数の節点56を発生させ、各節点56における深さ毎の不純物濃度 N(x,z) を算出する。この際、実際のトランジスタのチャネル不純物濃度分布則に従って不純物濃度N(x,z)が設定されることが好ましい。例えば、チャネル方向(x方向)のチャネル不純物濃度N(x,z)が図5に示すようなガウス分布に従うと仮定した場合、モデルパラメータ設定部201は、式(1)におけるNc(z)、Np(z)、Lpを仮モデルパラメータとして設定する。ここで設定される仮モデルパラメータNc(z)、Np(z)、Lpは、入力装置14によって入力された任意の数値でも良いし、予め記憶装置13に設定された数値から選択された数値でも良い。又、モデルパラメータ設定部201は、式(1)に仮モデルパラメータNc(z)、Np(z)、Lpを設定して不純物濃度N(x,z)を算出する。これにより各節点56における不純物濃度N(x,z)が設定される。
【0027】
【数1】
【0028】
素子特性計算部202は、モデルパラメータ設定部201で設定された不純物濃度N(x,z)を用いて、トランジスタの素子特性を計算する。素子特性計算部202は、記憶装置13から抽出したモデルトランジスタに対応する条件情報21と、節点56毎の不純物濃度N(x,z)を用いて、トランジスタの電気的特性を計算する。ここで計算される電気的特性は、例えば、モデルトランジスタのゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VB特性)である。
【0029】
以下、電気的特性の計算方法の詳細を説明する。
【0030】
素子特性計算部202は、設定された不純物濃度N(x,z)を使用して、各節点56において深さ方向(図5におけるz方向)に式(2)で示すポアソン方程式を解き、各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを算出する。
【数2】
ただし、COXは式(3)、Cは式(4)、ΦBは式(5)、βは式(6)、φS0は式(7)、Nsubは式(8)、Nsub0は式(9)で表され、各記号の意味は以下の通りである。
VG:ゲート電圧
VB:基板電圧
VFB:フラットバンド電圧
Nsub0:表面実効不純物濃度
ΦB:擬フェルミ準位と真性フェルミ準位のエネルギー差
φf:擬フェルミ準位
εOX:SiO2(ゲート酸化膜)の誘電率
TOX:ゲート酸化膜の膜厚
q:素電荷量
εSi:シリコンの誘電率
β:熱電圧
kB:ボルツマン定数
T:動作温度(絶対温度)
ni:真性キャリア密度
【数3】
【数4】
【数5】
【数6】
【数7】
【数8】
【数9】
素子特性計算部202は、各節点56における表面ポテンシャルφS0を用いて、隣接する(所定の範囲内に存在する)節点間の相互作用を考慮して表面ポテンシャルφSを計算する。ここでは、複数の節点56において隣接する節点間の電流IDは一定であることと、反転層(バルク)表面における電荷密度Qb0による相互作用とを考慮して表面ポテンシャルφSが計算される。すなわち、素子特性計算部202は、式(10)で表される節点間の電流IDが一定であることを示す電流連続式と、電荷密度Qb0を考慮した擬二次元ポアソン方程式(式(11)との連立方程式を、表面ポテンシャルφS0を初期値として反復解法によって解く。これにより、チャネル方向(X方向)の相互作用を考慮した表面ポテンシャルφSと擬フェルミ準位φfを求めることができる。ここで、IDは式(10)、Qgは式(12)、Qiは式(13)、Eは式(14)、Qb0は式(15)で表され、各記号の意味は以下の通りである。
W:ゲート幅
μ:キャリアの移動度
Qi:チャネル電荷量密度
Qg:ゲート電荷量密度
Qb0:反転層(バルク)表面における電荷量密度
【数10】
【数11】
【数12】
【数13】
【数14】
【数15】
【0031】
素子特性計算部202は、各節点56に対する表面ポテンシャルφS及び擬フェルミ準位φfを求めると、これらを利用してモデルトランジスタの電気特性を計算する。
【0032】
判定部203は、素子特性計算部202で算出されたトランジスタの電気特性と、素子特性情報22とを比較し、両者が一致するか否かを判定する。判定部203は、両者が一致する場合、当該電気特性の計算に用いられた仮モデルパラメータを当該モデルトランジスタのモデルパラメータ24として記憶装置13に記録する。
【0033】
(動作)
次に、図4から図6を参照して、本発明による設計支援装置10のトランジスタの素子特性の解析動作を説明する。図4は、本発明による素子解析において、計算対象となるモデルトランジスタ及び節点を示す断面図である。図5は、チャネル領域における不純物濃度の一例を示す図である。図6は、本発明による設計支援装置10の第1の実施の形態における素子特性の解析動作を示すフロー図である。
【0034】
以下では、モデルトランジスタ(解析対象トランジスタ)としてのMOSトランジスタ50の素子特性を解析する方法を説明する。図4を参照して、MOSトランジスタ50は、ソース領域55、ドレイン領域53、ゲート酸化膜52、チャネル領域54、及びゲート電極51を有する。基板上に下層からゲート酸化膜52、ゲート電極51の順に設けられ、ゲート電極151及びゲート酸化膜152の下層におけるソース領域155とドレイン領域153の間の領域にはチャネル領域154が形成される。MOSトランジスタ50は、条件情報21に含まれるトランジスタの製造条件に関する情報によりその構造及び製造方法が特定される。
【0035】
図6を参照して、先ず、設計支援装置10は、ユーザによる操作に応じて仮モデルパラメータをモデルパラメータとして設定する(ステップS11)。ここでモデルパラメータ設定部201は、チャネル領域54をチャネル方向(x方向)に離散化し、n個の節点56を生成する(nは2以上の整数)。そして、チャネル領域54における不純物濃度N(x、z)がx方向に対して図6に示すガウス分布に従って分布していると仮定し、式(1)におけるNc(z)、Np(z)、Lpを仮モデルパラメータとして設定する。尚、不純物濃度N(x、z)はz方向に対してガウス分布に従って分布していても良い。この場合、仮モデルパラメータとしてNc(z)、Np(z)、Lpに換えてNc(x)、Np(x)、Lpが設定される。又、節点56の数nは、計算量や解析精度を考慮して予め設定された数でも良いし、ユーザによって任意に設定しても良い。解析精度を高める場合、節点56の数nを多くし、計算量を少なくして解析時間を短くする場合、節点56の数nを少なくする。
【0036】
設計支援装置10は、各節点56の不純物濃度を、設定された仮モデルパラメータを用いて計算する(ステップS12)。ここでモデルパラメータ設定部201は、式(1)を用いて各節点56における深さ(z)毎の不純物濃度N(x,z)を計算する。これによりチャネル領域54における不純物濃度N(x,z)は、チャネル方向及び深さ方向の次元を有し、ガウス分布(例示:図5に示す濃度分布)に従う値となる。
【0037】
次に、設計支援装置10は、計算された不純物濃度N(x,z)及びMOSトランジスタ50に対応する条件情報21とを用いて、各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを計算する(ステップS13)。ここで素子特性計算部202は、不純物濃度N(x、z)を使用し、各節点56において深さ方向に式(2)のポアソン方程式を解くことで、各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを得る。本処理では、深さ方向(z方向)の次元を削減することで、各節点56における深さ(z)毎の不純物濃度を、表面(ゲート酸化膜52との境界となるチャネル領域54の表面)に次元縮退(次元削減又は次元圧縮とも称す)している。
【0038】
続いて、素子特性計算部202は、表面ポテンシャルφS0を初期値として隣接する節点間の相互作用を考慮した表面ポテンシャルを計算する(ステップS14)。ステップS13で算出された表面ポテンシャルφS0は、節点56毎に計算された表面ポテンシャルであるため、隣接する節点56(又は所定の範囲内に存在する節点56)との相互作用が考慮された値となっていない。このため、本処理では、隣接する節点間の相互作用を考慮して各節点56における表面ポテンシャルを修正することで、より精度の高い表面ポテンシャルφSを計算する。
【0039】
ここでは、節点56間の相互作用を考慮するため、電界Eと反転層(バルク)表面における電荷密度Qb0による影響を考慮した項(E・Qb02)を含む擬二次ポアソン方程式(式(11))が用いられる。又、隣接する節点56間の電流IDが一定であることが利用される。素子特性計算部202は、表面ポテンシャルφS0を初期値として、式(10)と式(11)とによる連立方程式を反復解法によって解くことで、節点間の相互作用を考慮した各節点56における表面ポテンシャルφS及び擬フェルミ準位φfを算出する。
【0040】
続いて、素子特性計算部202は、得られた表面ポテンシャルφS及び擬フェルミ準位φfを用いて、素子特性を計算する(ステップS15)。ここでは、素子特性として、トランジスタの電気特性(例示:ゲート容量Cgg−ゲート電圧VG特性、及び、閾値電圧Vth−基板電圧VB特性(又はドレイン電流ID−基板電圧VB特性)が算出される。表面ポテンシャルφSからトランジスタの電気特性を計算する方法については、非特許文献1に記載の方法や非特許文献2に記載の方法を用いることができる。この際、素子特性計算部202は、MOSトランジスタ50の製造条件に関する情報(条件情報21)に基づいて、電気的特性を計算する。
【0041】
素子特性計算部202によって素子特性が算出されると、判定部203は、MOSトランジスタ50に対応する素子特性情報22(測定値)とステップS15において算出された素子特性とを比較し、所定の範囲内で一致するか否かを判定する(ステップS16)。算出された素子特性と素子特性情報22とが所定の範囲内で一致しない場合、ステップS11に移行し、設定する仮モデルパラメータの値を変更し、上述の動作(ステップS11〜S16)を繰り返す(ステップS16No)。一方、算出された素子特性と素子特性情報22とが所定の範囲内で一致する場合、ステップS11において設定された仮モデルパラメータをMOSトランジスタ50のモデルパラメータ24として確定し、MOSトランジスタ50を特定する情報に対応付けて記憶装置13に格納する(ステップS16Yes、S17)。ここで、記録されるモデルパラメータは、仮モデルパラメータとして設定されたNc(z)、Np(z)、Lpでも良いし、仮モデルパラメータNc(z)、Np(z)、Lpを用いて計算された各節点56における不純物濃度N(x,z)でも良い。Nc(z)、Np(z)、Lpをモデルパラメータ24として記録する場合、記憶するデータ量が小さくなる。一方、各節点56における不純物濃度N(x,z)をモデルパラメータ24として記録する場合、データ量は大きくなるが、モデルパラメータ24を利用してトランジスタの設計や解析を行なう場合、不純物濃度N(x、z)を計算する処理を省略でき、設計時間や解析時間を短縮することができる。又、モデルパラメータ24が確定すると、素子特性計算部202は、当該モデルパラメータから得られたトランジスタの電気特性に関する情報を、条件情報21(トランジスタの製造条件に関する情報)に関連付けて記憶装置13に格納しても良い。
【0042】
以上のように、本発明では、チャネル方向に離散化した節点56における深さ方向の不純物濃度を、実際の濃度分布に応じて算出し、当該不純物濃度を利用して表面ポテンシャルに縮退している。このため、チャネル領域54をチャネル方向及び深さ方向に離散化して計算する方法に比べて計算量を少なくすることができる。解析に要する計算量が少ないことから節点数nを多く設定し、取得できるモデルパラメータ数を多くすることができる。又、離散化した節点56間の相互作用を考慮して表面ポテンシャルφSを計算しているため、実際のトランジスタにおける表面ポテンシャルとの誤差が小さくなる。このため、精度の高いモデルパラメータや素子特性を得ることができる。
【0043】
算出するモデルパラメータや素子特性の精度を更に向上させるため、短チャネル効果を考慮して表面ポテンシャルφSを計算することが好ましい。例えば、図7に示すように、ゲート長Lgateが短くなるとドレイン領域53とソース領域55との距離が近くなるため、これらの領域の近傍領域A、Bの電荷量が変動する。この変動量を補正することで短チャネル効果を考慮した表面ポテンシャルφSを計算することが可能となる。ここでは、チャネル領域54におけるドレイン領域53側の領域Aとソース領域55側の領域Bの電荷が、ΔE×Qb0となるように補正される。従って、電界Eは、式(14)に示す電界Eに短チャネル効果を考慮した補正項ΔEが追加された式(16)で表される。ただし、ΔEは式(17)で表される。ここで、チャネル領域54の表面(ゲート酸化膜52との境界)から空乏層幅Wdepの位置における、領域A、Bの長さ(X方向)をXd、Xsとする。
【数16】
【数17】
【0044】
このように本発明によれば、短チャネル効果を精度良く再現可能であり、誤差の少ない半導体素子の解析が可能となる。
【0045】
2.第2の実施の形態
図8及び図9を参照して、本発明による設計支援装置10の第2の実施の形態について説明する。第2の実施の形態における設計支援装置10は、第1の実施の形態において得られたモデルパラメータ24を用いてトランジスタ等の素子設計(回路設計)を行なう。第2の実施の形態における設計支援装置10の構成は、図2に示す構成と同様であるが、設計支援プログラム23の構成が第1の実施の形態と異なる。以下、第1の実施の形態と異なる構成及び動作について説明する。その他の第1の実施の形態と同様な構成、動作についての説明は省略する。
【0046】
(構成)
図8は、本発明による設計支援装置の第2の実施の形態における機能ブロック図である。第2の実施の形態におけるCPU11は、設計支援プログラム23を実行することで、図8に示すモデルパラメータ設定部201、素子特性計算部202、回路設計部204の機能を実現する。
【0047】
第2の実施の形態におけるモデルパラメータ設定部201は、第1の実施の形態によって生成されたモデルパラメータ24を用いて、各節点56における不純物濃度N(x,z)を算出する。素子特性計算部202は、設計対象となる素子の条件情報21を利用して第1の実施の形態と同様な処理により、設計対象素子の素子特性(電気的特性)を計算する。回路設計部204は、素子特性計算部202から算出された素子特性を利用して素子(例えばトランジスタ)を設計する。設計された素子に関する情報は、回路設計情報25として記憶装置13に記録される。
【0048】
(動作)
図9は、本発明による設計支援装置10の第2の実施の形態における回路設計動作を示すフロー図である。図9を参照して、本発明による設計支援装置10の第2の実施の形態における動作を説明する。
【0049】
先ず、設計支援装置10は、設計対象素子(回路)に対応するモデルパラメータ24を選択する(ステップS21)。ここで、モデルパラメータ24がNc(z)、Np(z)、Lpである場合、モデルパラメータ設定部201は、モデルパラメータ24を用いて第1の実施の形態と同様に離散化した節点56毎の不純物濃度N(x,z)を算出する(ステップS22)。あるいは、モデルパラメータ24が各節点56における不純物濃度N(x,z)である場合、選択された不純物濃度N(x,z)を素子特性計算部202に出力する。
【0050】
素子特性計算部202は、設計対象素子(回路)に対応する条件情報21と、ステップS21において設定された不純物濃度N(x,z)とを用いて各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを計算する(ステップS23)。次に、素子特性計算部202は、表面ポテンシャルφS0を初期値として隣接する節点間の相互作用を考慮した表面ポテンシャルを計算する(ステップS24)。続いて、素子特性計算部202は、得られた表面ポテンシャルφS及び擬フェルミ準位φfを用いて、素子特性を計算する(ステップS25)。尚、ステップS23〜S25における処理は、第1の実施の形態と同様である。
【0051】
ここで、第1の実施の形態における解析処理により、設計対象素子(回路)の素子特性が予め記憶装置13に格納されている場合、ステップS21〜S25の処理は省略され得る。
【0052】
回路設計部204は、算出された素子特性を用いて回路設計を行なう(ステップS26)。回路の設計は、例えば、アーキテクチャ設計、論理回路設計及びトランジスタ回路設計(基本回路設計)のような論理設計や、フロアプランニング/配置・配線及びレイアウト検証のようなレイアウト設計に例示される。回路設計の結果は、回路設計情報25として記憶装置13に格納される。
【0053】
本発明によれば、チャネル不純物濃度分布に応じて表面ポテンシャルを精確に求めることが可能なため、バイアス条件によらずトランジスタの電気特性を高精度に再現可能であり、誤差の少ない半導体回路の設計が可能となる。
【0054】
3.第3の実施の形態
図10及び図11を参照して、本発明による設計支援装置10の第3の実施の形態について説明する。第3の実施の形態における設計支援装置10は、第1の実施の形態において得られたモデルパラメータ24を用いて、製造バラツキを考慮した素子の解析を行なう。第3の実施の形態における設計支援装置10の構成は、図2に示す構成と同様であるが、設計支援プログラム23の構成が第1の実施の形態と異なる。以下、第1の実施の形態と異なる構成及び動作について説明する。その他の第1の実施の形態と同様な構成、動作についての説明は省略する。
【0055】
(構成)
図10は、本発明による設計支援装置の第3の実施の形態における機能ブロック図である。第3の実施の形態におけるCPU11は、設計支援プログラム23を実行することで、図10に示すモデルパラメータ設定部201、素子特性計算部202、特性変動量計算部205の機能を実現する。
【0056】
第3の実施の形態におけるモデルパラメータ設定部201は、第1の実施の形態によって生成されたモデルパラメータ24を用いて、各節点56における不純物濃度N(x,z)を算出する。素子特性計算部202は、設計対象となる素子の条件情報21を利用して第1の実施の形態と同様な処理により、設計対象素子の素子特性(電気的特性)を計算する。素子特性変動計算部205は、製造バラツキ等によりチャネル不純物濃度が変動した場合の素子特性(トランジスタの電気的特性)の変動量をシミュレートする。シミュレーション結果は、素子特性情報26として記憶装置13に格納される。
【0057】
(動作)
図11は、本発明による設計支援装置10の第3の実施の形態における回路設計動作を示すフロー図である。図11を参照して、本発明による設計支援装置10の第3の実施の形態における動作を説明する。
【0058】
先ず、設計支援装置10は、設計対象素子(回路)に対応するモデルパラメータ24を選択する(ステップS31)。ここで、モデルパラメータ24がNc(z)、Np(z)、Lpである場合、モデルパラメータ設定部201は、モデルパラメータ24を用いて第1の実施の形態と同様に離散化した節点56毎の不純物濃度N(x,z)を算出する(ステップS32)。あるいは、モデルパラメータ24が各節点56における不純物濃度N(x,z)である場合、選択された不純物濃度N(x,z)を素子特性計算部202に出力する。
【0059】
素子特性計算部202は、設計対象素子(回路)に対応する条件情報21と、ステップS21において設定された不純物濃度N(x,z)とを用いて各節点56における表面ポテンシャルφS0、実効不純物濃度Nsub、空乏層幅Wdepを計算する(ステップS33)。次に、素子特性計算部202は、表面ポテンシャルφS0を初期値として隣接する節点間の相互作用を考慮した表面ポテンシャルを計算する(ステップS34)。続いて、素子特性計算部202は、得られた表面ポテンシャルφS及び擬フェルミ準位φfを用いて、素子特性(トランジスタの電気的特性)を計算する(ステップS35)。尚、ステップS33〜S35における処理は、第1の実施の形態と同様である。
【0060】
ここで、第1の実施の形態における解析処理により、設計対象素子(回路)の素子特性が予め記憶装置13に格納されている場合、ステップS31〜S35の処理は省略され得る。
【0061】
ステップS33において実効不純物濃度Nsub、空乏層幅Wdepが算出されると、素子特性変動計算部205は、製造バラツキによって変動するトランジスタの電気的特性の変動量を解析する(ステップS36〜S39)。詳細には、素子特性変動計算部205は、各節点56における領域のx方向の幅をΔxとし、実効不純物濃度Nsubの変動量の分散σNsubを式(18)によって算出する(ステップS36)。ただし、W*depは式(19)で表される。
【数18】
【数19】
【0062】
次に、素子特性変動計算部205は、各節点56に対して正規乱数Rを発生させ分散σNsubとの積(式(20))を、各節点56における実効不純物濃度の変動量ΔNsubとして算出する(ステップS37)。
【数20】
【0063】
続いて、素子特性変動計算部205は、製造バラツキ等による素子特性の変動量を計算する(ステップS38)。詳細には、素子特性変動計算部205は、実効不純物濃度Nsubにその変動量ΔNsubを加えた不純物濃度を、各節点56での実効不純物濃度として、解析対象素子(回路)の素子特性(トランジスタ特性)を計算する。素子特性の計算方法は、使用する実効不純物濃度が異なることを除き第1の実施の形態と同様である。素子特性変動計算部205は、不純物濃度の変動量ΔNsubを考慮して求めたトランジスタ特性とステップS35で求めたトランジスタ特性との差を、トランジスタ特性の変動量として出力する。
【0064】
素子特性変動計算部205は、充分な試行回数(閾値)になるまで、ステップS37からステップS38までの処理を繰り返す(ステップS39No)。素子特性変動計算部205は、バラツキによる素子特性の変動量の計算回数が充分な試行回数(閾値)に達すると、計算された素子特性の変動量を、解析対象素子(回路)に対応付けて素子特性情報26として記憶装置13に格納する(ステップS39Yes、S40)。この際、素子特性の変動量の上限及び下限を示す変動範囲が素子特性情報26として記録されることが好ましい。
【0065】
従来の方法では、チャネル領域における不純物濃度の分布を精確に計算することができないため、製造バラツキ等によってチャネル不純物濃度が変動しトランジスタ特性のバラツキを精度よく解析することができなかった。一方、本発明では、チャネル不純物濃度分布に応じて実効チャネル不純物濃度の変動量を求めることが可能なため、チャネル不純物濃度が変動した場合のトランジスタ特性の変動量を精確に計算可能となる。
【0066】
以上のように、本発明では、実際の濃度分布則に従ってチャネル方向及び深さ方向の不純物濃度を計算し、この不純物濃度をチャネル領域の表面に縮退して計算された表面ポテンシャルφS0を用いてトランジスタの電気的特性を算出している。このため、精度の高い電気的特性を得ることができる。又、本発明では、チャネル方向に離散化された各節点56の表面ポテンシャルφS0に基づいて、隣接する節点56間の相互作用を考慮した表面ポテンシャルφS及び準フェルミ準位φfを算出し、これらを用いてトランジスタの電気的特性を算出している。このため、更に精度よく実際のトランジスタ特性を再現することができる。
【0067】
本発明によれば、チャネル不純物濃度分布に応じて表面ポテンシャルを精確に求めることが可能なため、バイアス条件によらずトランジスタの電気特性を高精度に再現可能である。又、計算されたトランジスタの電気特性から実際のチャネル不純物濃度分布を推定することができる。本発明による設計支援装置10は、上述のような解析で得られたモデルパラメータ(不純物濃度)を用いることで、従来よりも精度の高い回路設計や、電気的特性のシミュレーション(特性バラツキの検証)等を行なうことができる。
【0068】
又、本発明では、深さ方向に離散化して計算する必要がないため、計算量が少なくなり、精度の高い電気特性の解析を高速に行なうことができる。
【0069】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。第1の実施の形態から第3の実施の形態の設計支援装置10及び解析、設計方法は、技術的に可能な範囲で組み合せることができる。例えば、モデルパラメータ24の生成から回路設計、又は素子解析を1つの装置で行なっても良いし、それぞれの処理を複数の装置で行なっても良い。又、上述の実施の形態では、不純物の濃度分布がガウス分布に従うと仮定して説明したが、他の分布則に従うと仮定して仮モデルパラメータを設定しても良い。
【符号の説明】
【0070】
21:条件情報
22:素子特性情報
23:設計支援プログラム
24:モデルパラメータ
25:回路設計情報
26:素子特性情報
50:MOSトランジスタ
51:ゲート電極
52:ゲート酸化膜
53:ドレイン領域
54:チャネル領域
55:ソース領域
56:節点
201:モデルパラメータ設定部
202:素子特性計算部
203:判定部
204:回路設計部
205:特性変動量計算部
【特許請求の範囲】
【請求項1】
コンピュータによって実行される半導体装置の解析方法において、
トランジスタのチャネル領域をチャネル方向に離散化した複数の節点の各々に、予め設定された濃度分布則に従ってチャネル方向及び深さ方向の次元を有する不純物濃度を設定するステップと、
前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における表面ポテンシャルφS0を算出するステップと、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正するステップと、
前記修正された表面ポテンシャルφSを用いて前記トランジスタの電気的特性を算出するステップと、
前記算出された電気的特性と、予め用意された電気的特性の測定値とが、所定の範囲内で一致する場合、前記不純物濃度を前記トランジスタのモデルパラメータとして記憶装置に記録するステップと
を具備する
半導体装置の解析方法。
【請求項2】
請求項1に記載の半導体装置の解析方法において、
前記表面ポテンシャルφS0を算出するステップは、
前記各節点について深さ方向にポアソン方程式を解き、前記各節点における表面ポテンシャルφS0を算出するステップを備え、
前記ポアソン方程式は、ゲート電圧をVG、フラットバンド電圧をVFB、基板電圧をVB、前記チャネル領域の表面における実効不純物濃度をNsub0、擬フェルミ準位と真性フェルミ準位のエネルギー差をΦB、擬フェルミ準位をφf、ゲート酸化膜の誘電率をεOX、ゲート酸化膜の膜厚をTOX、素電荷量をq、シリコンの誘電率をεSi、熱電圧をβ、ボルツマン定数をkB、動作温度をT、真性キャリア密度をni、空乏層幅をWdep、各節点に設定された前記不純物濃度をN(x,z)とすると、
【数1】
で表され、
ただし、
【数2】
【数3】
【数4】
【数5】
【数6】
【数7】
【数8】
である
半導体装置の解析方法。
【請求項3】
請求項2に記載の半導体装置の解析方法において、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正するステップは、
反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求めるステップを備え、
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数9】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0とすると、前記擬二次ポアソン方程式は、
【数10】
であり、
ただし、
【数11】
【数12】
【数13】
【数14】
である
半導体装置の解析方法。
【請求項4】
請求項2に記載の半導体装置の解析方法において、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正するステップは、
反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求めるステップを備え、
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数15】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0、短チャネル効果に対する補正項をΔEとすると、前記擬二次ポアソン方程式は、
【数16】
であり、
ただし、
【数17】
【数18】
【数19】
【数20】
である
半導体装置の解析方法。
【請求項5】
請求項4に記載の半導体装置の解析方法において、
前記チャネル領域におけるドレイン領域側の端部から、チャネル方向の所定の距離をXd、ソース領域側の端部からチャネル方向の所定の距離をXdとすると前記補正項は、
【数21】
である
半導体装置の解析方法。
【請求項6】
請求項1から5のいずれか1項に記載の半導体装置の解析方法において、
前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における実効不純物濃度を算出するステップを更に具備し、
前記トランジスタの電気的特性を計算するステップは、前記実効不純物濃度を用いて前記トランジスタの電気的特性を計算するステップを備える
半導体装置の解析方法。
【請求項7】
請求項6に記載の半導体装置の解析方法において、
チャンネル方向に対する前記実効不純物濃度の変動量の分散を算出するステップと、
前記分散を用いて前記実効不純物濃度を変動させて、新たな実効不純物濃度を算出するステップと、
前記新たな実効不純物濃度を用いて前記トランジスタの電気的特性の変動量を算出するステップと、
を具備する
半導体装置の解析方法。
【請求項8】
請求項1から7のいずれか1項に記載の半導体装置の解析方法において前記記憶装置に記録されたモデルパラメータを用いて、トランジスタの電気的特性を計算するステップと、
前記計算された電気的特性を使用して半導体装置を設計するステップと
を具備する
半導体装置の設計方法。
【請求項9】
請求項1から7のいずれか1項に記載の半導体装置の解析方法をコンピュータに実行させる設計支援プログラム。
【請求項10】
請求項8に記載の半導体装置の設計方法をコンピュータに実行させる設計支援プログラム。
【請求項11】
トランジスタのチャネル領域をチャネル方向に離散化した複数の節点の各々に、予め設定された濃度分布則に従ってチャネル方向及び深さ方向の次元を有する不純物濃度を設定するモデルパラメータ設定部と、
前記不純物濃度を用いて前記トランジスタの電気的特性を算出する素子特性計算部と、
前記算出された電気的特性と、予め用意された電気的特性の測定値とが、所定の範囲内で一致する場合、前記不純物濃度を前記トランジスタのモデルパラメータとして記憶装置に記録する判定部と
を具備し、
前記素子特性計算部は、
前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における表面ポテンシャルφS0を算出し、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正し、
前記修正された表面ポテンシャルφSを用いて前記トランジスタの電気的特性を算出する
半導体装置の設計支援装置。
【請求項12】
請求項11に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、前記各節点について深さ方向にポアソン方程式を解き、前記各節点における表面ポテンシャルφS0を算出し、
前記ポアソン方程式は、ゲート電圧をVG、フラットバンド電圧をVFB、基板電圧をVB、前記チャネル領域の表面における実効不純物濃度をNsub0、擬フェルミ準位と真性フェルミ準位のエネルギー差をΦB、擬フェルミ準位をφf、ゲート酸化膜の誘電率をεOX、ゲート酸化膜の膜厚をTOX、素電荷量をq、シリコンの誘電率をεSi、熱電圧をβ、ボルツマン定数をkB、動作温度をT、真性キャリア密度をni、空乏層幅をWdep、各節点に設定された前記不純物濃度をN(x,z)とすると、
【数22】
で表され、
ただし、
【数23】
【数24】
【数25】
【数26】
【数27】
【数28】
【数29】
である
半導体装置の設計支援装置。
【請求項13】
請求項12に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求め
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数30】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0とすると、前記擬二次ポアソン方程式は、
【数31】
であり、
ただし、
【数32】
【数33】
【数34】
【数35】
である
半導体装置の設計支援装置。
【請求項14】
請求項12に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求め
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数36】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0、短チャネル効果に対する補正項をΔEとすると、前記擬二次ポアソン方程式は、
【数37】
であり、
ただし、
【数38】
【数39】
【数40】
【数41】
である
半導体装置の設計支援装置。
【請求項15】
請求項14に記載の半導体装置の設計支援装置において、
前記チャネル領域におけるドレイン領域側の端部から、チャネル方向の所定の距離をXd、ソース領域側の端部からチャネル方向の所定の距離をXdとすると前記補正項は、
【数42】
である
半導体装置の設計支援装置。
【請求項16】
請求項11から15のいずれか1項に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における実効不純物濃度を算出し、前記実効不純物濃度を用いて前記トランジスタの電気的特性を計算する
半導体装置の設計支援装置。
【請求項17】
請求項16に記載の半導体装置の設計支援装置において、
前記実効不純物濃度を用いて前記トランジスタの電気的特性の変動量を算出する特性変動量計算部を更に具備し、
前記特性変動量計算部は、チャンネル方向に対する前記実効不純物濃度の変動量の分散を算出し、前記分散を用いて前記実効不純物濃度を変動させて、新たな実効不純物濃度を算出し、前記新たな実効不純物濃度を用いて前記トランジスタの電気的特性の変動量を算出する
半導体装置の設計支援装置。
【請求項18】
請求項11から17のいずれか1項に記載の半導体装置の設計支援装置において
前記素子特性計算部によって計算された電気的特性を使用して半導体装置を設計する回路設計部を更に具備し、
前記素子特性計算部は、前記記憶装置に記録されたモデルパラメータを用いてトランジスタの電気的特性を計算する
半導体装置の設計支援装置。
【請求項1】
コンピュータによって実行される半導体装置の解析方法において、
トランジスタのチャネル領域をチャネル方向に離散化した複数の節点の各々に、予め設定された濃度分布則に従ってチャネル方向及び深さ方向の次元を有する不純物濃度を設定するステップと、
前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における表面ポテンシャルφS0を算出するステップと、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正するステップと、
前記修正された表面ポテンシャルφSを用いて前記トランジスタの電気的特性を算出するステップと、
前記算出された電気的特性と、予め用意された電気的特性の測定値とが、所定の範囲内で一致する場合、前記不純物濃度を前記トランジスタのモデルパラメータとして記憶装置に記録するステップと
を具備する
半導体装置の解析方法。
【請求項2】
請求項1に記載の半導体装置の解析方法において、
前記表面ポテンシャルφS0を算出するステップは、
前記各節点について深さ方向にポアソン方程式を解き、前記各節点における表面ポテンシャルφS0を算出するステップを備え、
前記ポアソン方程式は、ゲート電圧をVG、フラットバンド電圧をVFB、基板電圧をVB、前記チャネル領域の表面における実効不純物濃度をNsub0、擬フェルミ準位と真性フェルミ準位のエネルギー差をΦB、擬フェルミ準位をφf、ゲート酸化膜の誘電率をεOX、ゲート酸化膜の膜厚をTOX、素電荷量をq、シリコンの誘電率をεSi、熱電圧をβ、ボルツマン定数をkB、動作温度をT、真性キャリア密度をni、空乏層幅をWdep、各節点に設定された前記不純物濃度をN(x,z)とすると、
【数1】
で表され、
ただし、
【数2】
【数3】
【数4】
【数5】
【数6】
【数7】
【数8】
である
半導体装置の解析方法。
【請求項3】
請求項2に記載の半導体装置の解析方法において、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正するステップは、
反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求めるステップを備え、
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数9】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0とすると、前記擬二次ポアソン方程式は、
【数10】
であり、
ただし、
【数11】
【数12】
【数13】
【数14】
である
半導体装置の解析方法。
【請求項4】
請求項2に記載の半導体装置の解析方法において、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正するステップは、
反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求めるステップを備え、
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数15】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0、短チャネル効果に対する補正項をΔEとすると、前記擬二次ポアソン方程式は、
【数16】
であり、
ただし、
【数17】
【数18】
【数19】
【数20】
である
半導体装置の解析方法。
【請求項5】
請求項4に記載の半導体装置の解析方法において、
前記チャネル領域におけるドレイン領域側の端部から、チャネル方向の所定の距離をXd、ソース領域側の端部からチャネル方向の所定の距離をXdとすると前記補正項は、
【数21】
である
半導体装置の解析方法。
【請求項6】
請求項1から5のいずれか1項に記載の半導体装置の解析方法において、
前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における実効不純物濃度を算出するステップを更に具備し、
前記トランジスタの電気的特性を計算するステップは、前記実効不純物濃度を用いて前記トランジスタの電気的特性を計算するステップを備える
半導体装置の解析方法。
【請求項7】
請求項6に記載の半導体装置の解析方法において、
チャンネル方向に対する前記実効不純物濃度の変動量の分散を算出するステップと、
前記分散を用いて前記実効不純物濃度を変動させて、新たな実効不純物濃度を算出するステップと、
前記新たな実効不純物濃度を用いて前記トランジスタの電気的特性の変動量を算出するステップと、
を具備する
半導体装置の解析方法。
【請求項8】
請求項1から7のいずれか1項に記載の半導体装置の解析方法において前記記憶装置に記録されたモデルパラメータを用いて、トランジスタの電気的特性を計算するステップと、
前記計算された電気的特性を使用して半導体装置を設計するステップと
を具備する
半導体装置の設計方法。
【請求項9】
請求項1から7のいずれか1項に記載の半導体装置の解析方法をコンピュータに実行させる設計支援プログラム。
【請求項10】
請求項8に記載の半導体装置の設計方法をコンピュータに実行させる設計支援プログラム。
【請求項11】
トランジスタのチャネル領域をチャネル方向に離散化した複数の節点の各々に、予め設定された濃度分布則に従ってチャネル方向及び深さ方向の次元を有する不純物濃度を設定するモデルパラメータ設定部と、
前記不純物濃度を用いて前記トランジスタの電気的特性を算出する素子特性計算部と、
前記算出された電気的特性と、予め用意された電気的特性の測定値とが、所定の範囲内で一致する場合、前記不純物濃度を前記トランジスタのモデルパラメータとして記憶装置に記録する判定部と
を具備し、
前記素子特性計算部は、
前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における表面ポテンシャルφS0を算出し、
前記各節点間の相互作用を考慮して前記表面ポテンシャルφS0を修正し、
前記修正された表面ポテンシャルφSを用いて前記トランジスタの電気的特性を算出する
半導体装置の設計支援装置。
【請求項12】
請求項11に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、前記各節点について深さ方向にポアソン方程式を解き、前記各節点における表面ポテンシャルφS0を算出し、
前記ポアソン方程式は、ゲート電圧をVG、フラットバンド電圧をVFB、基板電圧をVB、前記チャネル領域の表面における実効不純物濃度をNsub0、擬フェルミ準位と真性フェルミ準位のエネルギー差をΦB、擬フェルミ準位をφf、ゲート酸化膜の誘電率をεOX、ゲート酸化膜の膜厚をTOX、素電荷量をq、シリコンの誘電率をεSi、熱電圧をβ、ボルツマン定数をkB、動作温度をT、真性キャリア密度をni、空乏層幅をWdep、各節点に設定された前記不純物濃度をN(x,z)とすると、
【数22】
で表され、
ただし、
【数23】
【数24】
【数25】
【数26】
【数27】
【数28】
【数29】
である
半導体装置の設計支援装置。
【請求項13】
請求項12に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求め
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数30】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0とすると、前記擬二次ポアソン方程式は、
【数31】
であり、
ただし、
【数32】
【数33】
【数34】
【数35】
である
半導体装置の設計支援装置。
【請求項14】
請求項12に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、反転層表面の電荷量を考慮した擬二次ポアソン方程式と、前記各節点間の電流IDが一定であることを示す電流連続式との連立方程式を、前記表面ポテンシャルφS0を初期値として反復解法によって解くことで、前記各節点間の相互作用を考慮した表面ポテンシャルφSを求め
ゲート幅をW、キャリアの移動度をμ、チャネル電荷量密度をQiとすると、前記電流IDは、
【数36】
であり、
ゲート電荷量密度をQg、反転層表面における電荷量密度をQb0、短チャネル効果に対する補正項をΔEとすると、前記擬二次ポアソン方程式は、
【数37】
であり、
ただし、
【数38】
【数39】
【数40】
【数41】
である
半導体装置の設計支援装置。
【請求項15】
請求項14に記載の半導体装置の設計支援装置において、
前記チャネル領域におけるドレイン領域側の端部から、チャネル方向の所定の距離をXd、ソース領域側の端部からチャネル方向の所定の距離をXdとすると前記補正項は、
【数42】
である
半導体装置の設計支援装置。
【請求項16】
請求項11から15のいずれか1項に記載の半導体装置の設計支援装置において、
前記素子特性計算部は、前記不純物濃度の深さ方向の次元を削減する次元縮退によって、前記各節点における実効不純物濃度を算出し、前記実効不純物濃度を用いて前記トランジスタの電気的特性を計算する
半導体装置の設計支援装置。
【請求項17】
請求項16に記載の半導体装置の設計支援装置において、
前記実効不純物濃度を用いて前記トランジスタの電気的特性の変動量を算出する特性変動量計算部を更に具備し、
前記特性変動量計算部は、チャンネル方向に対する前記実効不純物濃度の変動量の分散を算出し、前記分散を用いて前記実効不純物濃度を変動させて、新たな実効不純物濃度を算出し、前記新たな実効不純物濃度を用いて前記トランジスタの電気的特性の変動量を算出する
半導体装置の設計支援装置。
【請求項18】
請求項11から17のいずれか1項に記載の半導体装置の設計支援装置において
前記素子特性計算部によって計算された電気的特性を使用して半導体装置を設計する回路設計部を更に具備し、
前記素子特性計算部は、前記記憶装置に記録されたモデルパラメータを用いてトランジスタの電気的特性を計算する
半導体装置の設計支援装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−287614(P2010−287614A)
【公開日】平成22年12月24日(2010.12.24)
【国際特許分類】
【出願番号】特願2009−138262(P2009−138262)
【出願日】平成21年6月9日(2009.6.9)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成20年度 独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤(MIRAI)プロジェクト」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成22年12月24日(2010.12.24)
【国際特許分類】
【出願日】平成21年6月9日(2009.6.9)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成20年度 独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤(MIRAI)プロジェクト」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]