半導体装置及びその初期不良の検出方法
【課題】、半導体装置の信頼性を効率良く試験できるようにする。
【解決手段】半導体装置1は、配線基板3上にデバイスチップ4が搭載されており、デバイスチップ4の上にはサーモチップ10が取り付けられている。デバイスチップ4及びサーモチップ10は樹脂11で封止されており、サーモチップ10には電源端子38及び接地端子39を介して外部から電力が供給されるようになっている。サーモチップ10が発熱すると、これに密着しているデバイスチップ4の部分が加熱される。この状態で、デバイスチップ4に所定のテストパターンを入力して動作をチェックする。
【解決手段】半導体装置1は、配線基板3上にデバイスチップ4が搭載されており、デバイスチップ4の上にはサーモチップ10が取り付けられている。デバイスチップ4及びサーモチップ10は樹脂11で封止されており、サーモチップ10には電源端子38及び接地端子39を介して外部から電力が供給されるようになっている。サーモチップ10が発熱すると、これに密着しているデバイスチップ4の部分が加熱される。この状態で、デバイスチップ4に所定のテストパターンを入力して動作をチェックする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその初期不良の検出方法に関する。
【背景技術】
【0002】
半導体装置の製造工程では、製造時のバラツキにより、比較的早期に不良になる半導体装置が混在することがある。このような半導体装置の初期不良を取り除くため、荷重ストレスをかけるストレス試験が行われている。このストレス試験で初期不良とならない半導体素子は、ほぼ寿命値を満たすと考えられている。
【0003】
半導体装置のストレス試験としては、例えば、電圧ストレス試験が知られている。電圧ストレス試験では、半導体装置の温度をフィンや放熱プレートを用いて一定の温度に保ちながら半導体装置内のデバイスチップに通常使用時よりも高い電圧を与えつつ、デバイスチップの動作を確認する。
【0004】
ここで、電圧ストレス試験の原理について、図11(a)から図11(c)を用いて説明する。図11(a)から図11(c)は、エネルギー準位を模式的に示したもので、半導体膜201,202で絶縁膜203を挟んだ構成を表している。まず、図11(a)に示す半導体膜201と半導体膜202の間に電圧が印加される。これにより、図11(b)に示すように、半導体膜201と半導体膜202のフェルミ準位Efmに差が生じ、絶縁膜203中には電位差に起因する勾配が発生する。
このとき、デバイスチップに通常使用時よりも高い電圧を与えると、半導体膜201,202に高エネルギーのキャリア(電子又は正孔)、いわゆるホットキャリアが形成される。ホットキャリアは、高いエネルギーを有することから、その一部が絶縁膜203の電位障壁を乗り越えて絶縁膜203内に浸入することがある。
【0005】
そして、絶縁膜203に格子欠陥や弱い部分があると、電位障壁を乗り越えたホットキャリアが絶縁膜203内にトラップされる。その結果、図11(c)の例では電荷が絶縁膜203中にトラップされ、空間電荷が形成される。これにより、絶縁膜203内にトラップされた電荷(ホットキャリア)によって不安定なエネルギー準位が形成されて、絶縁破壊が発生し易くなる。このような不安定なエネルギー準位は、半導体装置の特性を経時的に劣化させる原因になる。
【0006】
つまり、電圧ストレス試験によって、ホットキャリアの発生を意図的に促進させることで、半導体装置の初期不良の有無を短い時間で調べることが可能になる。図12に温度を一定に保った状態での電圧ストレス試験の結果を示す。図12は、両対数グラフであり、横軸は時間を示し、縦軸は電流を示す。格子欠陥による絶縁破壊で半導体装置が動作不良を生じたときは、電流値が直線的に上昇する。ラインL11に示すように、3Vの電圧で動作させたとき、初期不良を有する半導体装置では時間t12で不良が発生する。これに対して、同様の初期不良を有する半導体装置で、ラインL12に示すように、25Vの電圧を印加して試験したときは、より短い時間t11で動作不良を発生させることができる。このように、電圧ストレス試験によって、高電圧下で半導体装置を動作させると、半導体装置の初期不良をより短い時間で検出できる。
【0007】
また、別のストレス試験としては、BI(burn-in)試験があげられる。BI試験は、半導体装置の内部のデバイスチップを高温にし、デバイスチップ内に格子振動(フォノン)を発生させる試験である。図13に、印加電圧を一定に保った状態でのBI試験の結果の一例を示す。図13は、両対数グラフであり、横軸は時間を示し、縦軸は電流を示す。
格子欠陥による絶縁破壊で半導体装置が動作不良を生じたときは、電流値が直線的に上昇する。ラインL21に示すように、25℃(常温)で動作させたとき、初期不良を有する半導体装置では時間t22で不良が発生する。これに対して、同様の初期不良を有する半導体装置で、ラインL22に示すように、85℃で試験をすると、より短い時間t22で不良を発生させることができる。さらに、ラインL23に示す125℃で試験をすると、さらに短い時間t21で不良が発生する。このように、BI試験によって、高温下で半導体装置を動作させると、結合の弱い格子欠陥の発生を加速度的に進行させることが可能になり、より短い時間で初期不良の試験ができる。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平6−317630号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、BI試験を行うときは、半導体装置の全体を高温にする必要があるので検出時間に時間がかかる。さらに、高温状態で半導体装置内のデバイスチップを動作させる必要があるため、専用の大規模な装置が必要であった。
本発明は、このような事情を鑑みてなされたものであり、半導体装置の信頼性を効率良く試験できるようにすることを主な目的とする。
【課題を解決するための手段】
【0010】
本実施形態の一観点によれば、配線基板と、前記配線基板に取り付けられた半導体素子と、電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、を含む半導体装置が提供される。
【0011】
また、本実施形態の別の観点によれば、温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法が提供される。
【発明の効果】
【0012】
この半導体装置及び初期不良の検出方法によれば、半導体装置内に設けた温度印加用素子で半導体素子を加熱することで、BI試験を簡単に、かつ効率良く実施できるようになる。
【図面の簡単な説明】
【0013】
【図1】図1は、本発明の第1の実施の形態に係る半導体装置の断面図である。
【図2】図2は、本発明の第1の実施の形態に係る半導体装置のデバイスチップの平面図である。
【図3】図3は、本発明の第1の実施の形態に係るサーモチップの一例を示す図である。
【図4】図4は、本発明の第1の実施の形態に係る半導体装置の平面図である。
【図5】図5は、本発明の第1の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図6】図6は、本発明の第1の実施の形態に係る初期不良の検出結果の一例を示す図である。
【図7】図7は、本発明の第2の実施の形態に係る半導体装置を示す断面図である。
【図8】図8は、本発明の第2の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図9】図9は、本発明の第3の実施の形態に係る半導体装置を示す断面図である。
【図10】図10は、本発明の第3の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図11】図11は、従来の電圧ストレス試験時の半導体素子のエネルギー準位の変化を模式的に説明する図である。
【図12】図12は、従来の電圧ストレス試験の検出結果の一例を示す図である。
【図13】図13は、従来のBI試験の検出結果の一例を示す図である。
【発明を実施するための最良の形態】
【0014】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
(第1の実施の形態)
図1の断面図に示すように、半導体装置1は、導電性パターン2が形成された配線基板3を有する。配線基板3の一方の面3Aの上には、半導体素子であるデバイスチップ4と、図示を省略するコンデンサや抵抗器、コイルなどの受動部品とが実装されている。デバイスチップ4は、信号の入出力などに用いられる電極が上向きになるようにフェイスアップで熱硬化接着剤6を用いて配線基板3に固定されている。デバイスチップ4の電極と配線基板3の導電性パターン2との間は、金などを用いた導電性のワイヤ7で電気的に接続されている。さらに、デバイスチップ4の所定位置には、温度印加用のサーモチップ10(温度印加用素子)が接着剤等で取り付けられている。そして、デバイスチップ4、サーモチップ10は、樹脂11に封止されている。樹脂11としては、例えば、エポキシ樹脂が用いられる。樹脂11の上面には、サーモチップ10に電力を供給するための電源端子部13と接地端子部14が取り付けられている。
【0015】
配線基板3の他方の面3Bには、図示を省略する外部装置などに電気的に接続される外部接続端子(ランド)21が格子状に配設されており、これら外部接続端子21にハンダ等からなるボール端子22を取り付けることでBGA(Ball Grid Array)が形成されている。
【0016】
ここで、図1のデバイスチップの平面図である図2に示すように、デバイスチップ4は、トランジスタなどを用いて作成されるRAM(Random Access Memory)が主に集中して配置される第一の部分31と、主にその他の回路が配置される第二の部分32とを有する。第一の部分31は、微細なトランジスタが複数配列されるメモリセルが集中して配置されている。第一の部分31には、トランジスタを形成する膜として、膜厚が小さく、かつその面積も小さい絶縁膜が多数形成されている。このため、この実施の形態では、このような絶縁膜を有する第一の部分31を他の部分よりも経時変化による動作不良を生じ易い部分であると想定し、ストレス試験を行う検出対象領域として第一の部分31を選択している。なお、第一の部分31の大きさや形状、デバイスチップ4内での配置は、図1に示すものに限定されない。
【0017】
サーモチップ10は、デバイスチップ4の第一の部分31を覆うようにSIP(System
in Package)技術を用いて取り付けられている。サーモチップ10は、外部からの電力の供給を受けて熱を発生させるように形成されている。その一例としては、図3に示すように、一対の外部接続端子35、36に複数のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)37を並列に接続した電気回路があげられる。サーモチップ10は、全体として例えば10W程度の所定の消費電力になるように形成されている。なお、MOFET37の数や配列は、図3に限定されない。また、サーモチップ10は、抵抗等のその他の部品や回路から形成しても良い。
【0018】
外部接続端子35には、電源端子部13が電気的に接続されている。外部接続端子36
には、接地端子部14が電気的に接続されている。半導体装置1の平面である図4に示すように、電源端子部13及び接地端子部14は、外部の電源からサーモチップ10に電力を供給するために樹脂11の上面11Aに設けられている。図1及び図4に示すように、電源端子部13には、電源端子38が複数配設されると共に、外部接続端子35に電気的に接続されるプラグ41が設けられている。複数の電源端子38は、各MOSFET37に対して直列に接続されている。
【0019】
接地端子部14には、接地端子39が複数配設されると共に、外部接続端子36に電気的に接続されるプラグ41が設けられている。複数の接地端子39は、各MOSFET37に対して直列に接続されている。電源端子38及び接地端子39がそれぞれ複数設けられているのは、各端子38,39に入力される電流の密度を低く保つためである。なお、電源端子38及び接地端子39は1つずつ設けられても良い。また、電源端子38ごと、接地端子39ごとに、プラグ41及び外部接続端子35,36を設け、これらの間で電流密度を低下させても良い。
【0020】
次に、半導体装置1の製造方法について説明する。
最初に、エポキシ樹脂等のシートの両面のそれぞれに、導電性パターン2を形成して配線基板3を製造する。配線基板3の一方の面3Aと他方の面3Bの間の導通は、シートの所定位置にスルーホールを形成し、このスルーホールに導電材料を埋め込むことで確保される。
続いて、配線基板3の一方の面3Aの所定位置に、デバイスチップが熱硬化接着剤6を用いてフェイスアップで実装される。また、図示を省略する受動部品等が、ハンダを用いて配線基板3に実装される。
【0021】
さらに、デバイスチップ4の第一の部分31の上に、サーモチップ10が熱硬化接着剤や金ペースト等を用いて取り付けられる。この後に、ワイヤボンディング装置を用いて、デバイスチップ4の上面に形成された電極と、配線基板3の導電性パターン2とを金等を用いた導電性のワイヤ7で電気的に接続する。
【0022】
続いて、配線基板3の一方の面3A側に、溶融した樹脂を供給してから硬化させる。これにより、導電性パターン2や、デバイスチップ4、サーモチップ10が樹脂11で封止される。さらに、樹脂11の上面11Aにレーザやドリル等を用いて孔40を形成し、サーモチップ10の外部接続端子35,36を露出させる。そして、孔40に電源端子部13及び接地端子部14のそれぞれのプラグ41を挿入し、サーモチップ10の対応する外部接続端子35、36に電気的に接続させつつ、電源端子部13及び接地端子部14を樹脂11に固定する。
【0023】
次に、図5を参照して、半導体装置1の初期不良を検出する検出方法及び検出装置について以下に説明する。
検出装置51は、初期不良の検出に加えて、半導体装置1の動作をチェックできるようになっており、動作試験用に半導体装置1に入力する信号パターン(テストパターン)を作成するLSIテスター52を有する。さらに、LSIテスター52には、半導体装置1にテストパターンを伝達する回路を有する測定ボード53が接続されている。測定ボード53上には、半導体装置1が装着されるICソケット54が取り付けられると共に、ICソケット54に対して昇降自在なプランジャ55が配置されている。さらに、プランジャ55には、外部制御コントローラ56が接続されている。
【0024】
ICソケット54は、測定ボード53上に取り付けられたソケット本体57と、ソケット本体57に半導体装置1を保持するための保持部58とで構成されている。ソケット本体57には、図示を省略する複数の接触子が半導体装置1のボール端子22の数及び配置
に併せて配設されている。保持部58は、半導体装置1の外形に合わせた開口部58Aと、図示を省略する半導体装置1を保持するためのクランプとを有する。
【0025】
プランジャ55は、半導体装置1に当接させられる当接面55Aを有し、当接面55Aには複数の電極61,62と、温度センサ63が配設されている。これら電極61,62は、半導体装置1側の電源端子部13と接地端子部14の各端子38,39の数及び配置に合わせて設けられており、プランジャ55を降下させたときにこれら端子38,39,61,62同士が電気的に接続されるようになっている。プランジャ55側の各電極61、62は、導電性のワイヤを介して外部制御コントローラ56の通電制御部67に接続されている。温度センサ63は、半導体装置1の温度を測定するために設けられており、その出力は外部制御コントローラ56の温度測定部68に接続されている。
【0026】
外部制御コントローラ56は、温度センサ63の出力から半導体装置1の温度を計算する温度測定部68と、電源回路を有し、温度測定部68の測定結果を取得して半導体装置1が所定の試験温度になるように、サーモチップ10に供給する電力を制御する通電制御部67とを含んでいる。サーモチップ10に供給する電力を制御する方法としては、例えば、サーモスタットのON/OFFを切り替えることがあげられる。
【0027】
次に、この半導体装置1の初期不良を検出する方法について以下に説明する。
最初に、プランジャ55を上昇させた状態で、半導体装置1をICソケット54にボール端子22が下向きになるように装着する。この後、プランジャ55を降下させ、半導体装置1に押し付けると、半導体装置1の各ボール端子22と、ICソケット54の接触子とが位置ずれすることなく、かつ全てが略均一に、電気的に接触する。
【0028】
続いて、外部制御コントローラ56の通電制御部67がサーモスタットをONにする。プランジャ55に取り付けられた電極61,62を介して、半導体装置1の電源端子部13と接地端子部14の間に電圧が印加される。これにより、各端子部13,14に電気的に接続されているサーモチップ10に電力が供給され、各MOSFET37に電流が流れる。その結果、サーモチップ10が発熱し、その熱が半導体装置1の主に第一の部分31に伝達され、第一の部分31の温度を上昇させる。
【0029】
第一の部分31の温度が上昇すると、その周囲を含めて半導体装置1の全体の温度が上昇する。半導体装置1の温度は、プランジャ55に取り付けられた温度センサ63で測定され、外部制御コントローラ56に入力される。外部制御コントローラ56の通電制御部67は、温度センサ63で測定した半導体装置1の温度が、予め登録されている温度範囲に収まるようにサーモスタットのONとOFFを切り替える。なお、登録されている温度範囲とは、第一の部分31の温度が初期不良の検出をするために適切な温度範囲にあるときに、半導体装置1の樹脂11の上部で測定される温度の範囲を予め測定することで得られる。
【0030】
半導体装置1が所定の温度範囲まで加熱されたら、LSIテスター52がテストパターンを通常使用時の電圧で出力し、半導体装置1の動作チェックを行う。デバイスチップ4の第一の部分31では、RAMへの情報の書き込みや読み出しの可否がテストされる。この際、RAMを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置1からLSIテスター52に出力される電流値が急激に上昇する。この場合には、LSIテスター52の電流値の表示から、半導体装置1のRAMに不具合が生じたことがわかる。そして、これをもって半導体装置1が初期不良を有すると判定される。
【0031】
ここで、このような初期不良の検出試験の結果の一例を図6に示す。図6は、両対数グ
ラフであり、横軸は時間を示し、縦軸は電流を示す。この実施の形態では、サーモチップ10によって加熱されることで、常温時より早く初期不良を発見できる。例えば、従来では、ラインL1に示すように、絶縁破壊を生じさせるまでに時間t32が必要だったのに対し、この初期不要の検出方法では、ラインL2に示すように、より短い時間t31で絶縁破壊を発生させることができる。この実施の形態では、試験時間に達するまでに要する時間も従来に比べて短くできるので、結果として初期不良に要する時間をさらに短縮できる。なお、半導体装置1に初期不良が存在しない場合には、ラインL3に示すように、所定の時間が経過しても電流値が急峻に立ち上がることはない。
【0032】
以上、説明したように、この実施の形態では、サーモチップ10を半導体装置1に内蔵させたので、サーモチップ10に通電して発熱させることで、半導体装置1の所望の部分を速やかに加熱することができる。このため、従来のように半導体装置全体を加熱する場合に比べて、検出対象領域を速やかに加熱することができる。これにより、半導体装置1が初期不良を有する場合には、サーモチップ10で半導体装置1の所定の部位を加熱することで、短い時間で検出が行えるようになる。
また、従来のように、半導体装置全体を加熱する場合には、大型の専用装置が必要であったが、この実施の形態では、サーモチップ10とこれに電力を供給する装置を設けるだけで良いので、検出装置51を小型化できる。さらに、サーモチップ10に電力を供給する電源として、外部制御コントローラ56を設けたので、LSIテスター52の入出力端子が少ない場合でも初期不良の検出ができる。また、LSIテスター52にかかる負荷を低減できる。
【0033】
また、この実施の形態では、サーモチップ10を用いてRAMが集中して配置されている領域を集中して加熱することが可能になる。例えば、RAM等のメモリーでは、キャパシタの容量を大きくするために、絶縁膜を薄く、かつ面積を大きく形成することが知られている。従来の試験方法では、半導体装置全体を高温化させるので、初期不良の検出が最も必要な部分にピンポイントに温度ストレスをかけることが困難であった。これに対し、この実施の形態では、少なく電力投入で所望の部分を効率良く、かつ速やかに加熱できる。
【0034】
ここで、サーモチップ10による加熱に加えて、LSIテスター52からデバイスチップ4の第一の部分31に対して、通常使用時よりも高い電圧を与えながら、デバイスチップ4の動作を確認しても良い。この場合は、従来のBI試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置1の初期不良をより短時間で正確に検出できる。
【0035】
また、検出装置51は、LSIテスター52と電源端子38及び接地端子39を電気的に接続することでサーモチップ10に電力を供給しても良い。また、半導体装置1及び検出装置51は、電源端子部13と接地端子部14を設けずに、LSIテスター52からサーモチップ10に電力を供給しても良い。この場合は、半導体装置1は、サーモチップ10の外部接続端子35,36は、導電性のワイヤで配線基板3の導電性パターン2に電気的に接続され、導電性パターン2を介してLSIテスター52から電極が供給される。
【0036】
なお、サーモチップ10は、全ての半導体装置1に取り付けられることが好ましい。この場合に、半導体装置1の全数に対して初期不良の検出が実施される。しかしながら、サーモチップ10は全ての半導体装置1に取り付けられているが、初期不良の検出は、任意に抽出した少数の半導体装置1に対してのみ実施しても良い。さらに、検出を行う一部の半導体装置1だけにサーモチップ10が取り付けられても良い。また、半導体装置1の製造を開始した初期段階のみにサーモチップ10を取り付け、安定して良品を製造できるようになったらサーモチップ10の取り付けを終了しても良い。
【0037】
また、サーモチップ10を取り付ける位置は、デバイスチップ4の第一の部分31に限定されない。半導体装置1が、第一の部分31以外にも絶縁不良を発生し易いなどの理由から初期不良を検出すべきと判定される領域を有する場合には、そのような領域にサーモチップ10を取り付けることができる。1つのデバイスチップ4において初期不良を検出すべき領域が複数ある場合、1つのサーモチップ10でそれら領域を加熱しても良い。また、初期不良を検出すべき領域のそれぞれにサーモチップ10を1つずつ取り付けても良い。
サーモチップ10は、デバイスチップ4に密着して取り付けられても良いし、接着剤層やその他の薄膜を介してデバイスチップ4の第一の部分31に近接して配置しても良い。この場合には、サーモチップ10とデバイスチップ4の間の距離は、サーモチップ10がデバイスチップ10の他の部分より第一の部分31をより加熱できるような距離である。
【0038】
(第2の実施の形態)
次に、第2の実施の形態について説明する。この実施の形態は、サーモチップに電力を供給するための構成が第1の実施の形態と異なることを特徴とする。
図7の断面図に示すように、半導体装置71は、配線基板72を有し、配線基板72の一方の面72A及び他方の面72Bのそれぞれに導電性パターン73が形成されている。さらに、配線基板72の中央には、矩形の開口部74が形成されている。配線基板72の一方の面72Aの上には、図示を省略する受動部品などが実装されると共に、放熱板76がハンダ等で固定されている。また、配線基板72の他方の面72Bには、導電性パターン73を利用して形成された外部接続端子21にボール端子22を取り付けてBGAを形成している。
【0039】
放熱板76は、配線基板72より上方に向けて折り曲げられると共に、半導体素子からなるデバイスチップ4が熱硬化接着剤77で固定されている。デバイスチップ4は、信号の入出力などに用いられる電極が下向きに配置されている。デバイスチップ4の電極は、金などを用いた導電性のワイヤ7で配線基板72の他方の面72B側の導電性パターン73に電気的に接続されている。
【0040】
さらに、デバイスチップ4の電極が配置された面4A側の所定位置には、サーモチップ10が接着剤や金ペースト等を用いて取り付けられている。図2に示すように、サーモチップ10は、デバイスチップ4の初期不良を検出する箇所、例えば、RAMが集中して配置されている第一の部分31に取り付けられている。サーモチップ10としては、例えば、図3に示すようなMOSFET37を並列接続させた電気回路があげられる。外部接続端子35は、導電性のワイヤ7で配線基板72の他方の面72B側の導電性パターン73である電極78に電気的に接続されている。外部接続端子36は、導電性のワイヤ7で配線基板72の他方の面72B側の導電性パターン73である電極79に電気的に接続されている。
【0041】
そして、デバイスチップ4及びサーモチップ10や、その他の部品は、樹脂11及び樹脂83を硬化させることで封止されている。樹脂11,83としては、例えば、エポキシ樹脂が用いられる。樹脂11は、配線基板72の一方の面72Aの略全体を覆っている。さらに、配線基板72の他方の面72B側において開口部74を埋めると共に、開口部74の周囲、特にデバイスチップ4及びサーモチップ10に電気的に接続されている導電性パターン73を覆っている。さらに、樹脂11には、孔80が2つ形成されている。これら孔80は、配線基板72の一方の面72A側の所定の導電性パターン73からなる2つの電極81,82のそれぞれに達する深さに形成されている。樹脂83は、放熱板76の凹部を埋めると共に、デバイスチップ4及びサーもチップ10を覆い、かつ電極78,79を覆っている。
【0042】
孔80は、一定の直径を有し、孔80によって露出する電極81は、配線基板72内を通って他方の面72B側の電極78に電気的に接続されている。孔80によって露出する電極82は、配線基板72内を通って他方の面72B側の電極79に電気的に接続されている。なお、半導体装置71は、1つの孔80で2つの電極81,82を共に露出させても良い。また、電極81,82をそれぞれ複数設けることで、各電極81,82における電流密度を低下させても良い。さらに、外部接続端子35に接続される電極78,81と、外部接続端子36に接続される電極79,82とをそれぞれ複数設け、それぞれの電極78,79,81,82に対して1つずつ孔80を形成しても良い。そして、外部接続端子35,36をそれぞれ複数設けても良い。
【0043】
次に、この半導体装置71の製造方法について説明する。
まず、放熱板76にデバイスチップ4と、サーモチップ10を順番に取り付ける。
続いて、導電性パターン73を形成した配線基板72上の所定位置に、放熱板76と、受動部品等をハンダ等で取り付ける。この後、ワイヤボンディング装置を用いて、デバイスチップ4の電極及びサーモチップ10の各端子35,36を、配線基板72の対応する導電性パターン73及び電極78,79に電気的に接続する。
【0044】
さらに、デバイスチップ4及びサーモチップ10、その他の部品を樹脂11で封止する。樹脂11を硬化させたら、樹脂11の所定位置に孔80を形成する。孔80はレーザやドリルなどを用いて樹脂11の上面11A側から内部の電極81,82に達するまで形成される。この後、配線基板72の他方の面72B側で、外部接続端子21にボール端子22を形成する。
【0045】
次に、この半導体装置71の初期不良の検出方法について説明する。
まず、図8に概略構成を示すように、初期不良の検出に用いられる検出装置91は、LSIテスター52に接続された測定ボード53を有し、測定ボード53には、ICソケット54が固定されている。さらに、検出装置91は、外部制御コントローラ56と、温度センサ63と、複数のポゴピン92,93を含んでいる。なお、この検出装置91は、初期不良の検出に加えて、半導体装置71の動作をチェックできるようになっている。
【0046】
初期不良を検出する際、半導体装置71は、ICソケット54に載置される。さらに、孔80には、導電性を有するポゴピン92,93が1本ずつ挿入される。ポゴピン92,93は、外部制御コントローラ56の通電制御部67に接続されている。
【0047】
ポゴピン92,93を電極81,82に接触させると、配線基板72の導電性パターン73、電極78,79及びワイヤ7を通して、サーモチップ10に電力が供給される。これにより、サーモチップ10が発熱して初期不良の検出対象領域である第一の部分31が主に加熱される。サーモチップ10による加熱状況は、半導体装置71の樹脂11の上面11Aに接触させた温度センサ63でモニタできる。温度センサ63からの出力を受けて、外部制御コントローラ56が第一の部分31が予め定められた所定の温度範囲に収まるように、サーモチップ10への通電を制御する。なお、温度センサ63を半導体装置71に接触させずに、外部制御コントローラ56が予め定められた電力をサーモチップ10に入力しても良い。
【0048】
半導体装置71が所定の温度範囲まで加熱されたら、LSIテスター52がテストパターンを通常使用時の電圧で出力し、半導体装置71の動作チェックを行う。デバイスチップ4の第一の部分31では、RAMへの情報の書き込みや読み出しの可否がテストされる。この際、RAMを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置71からLSIテスター52に出力される電流値が急激に上昇する。この場合には、LSIテスター52の電流値の表示から、半導体装置71のRAM
に不具合が生じたことがわかる。そして、これをもって半導体装置71が初期不良を有すると判定される。
【0049】
このような初期不良は、サーモチップ10によって加熱された条件下では、常温時より早く発生する。例えば、図6に示すように、従来に比べて、より短い時間で絶縁破壊を発生させることができる。ここで、サーモチップ10による加熱に加えて、LSIテスター52からデバイスチップ4の第一の部分31に対して、通常使用時よりも高い電圧を与えながら、デバイスチップの動作を確認しても良い。この場合は、従来のBI試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置71の初期不良をより短時間で正確に検出できる。
【0050】
なお、温度センサ63及びポゴピン92,93は、図5に示すような昇降自在なプランジャ55に取り付けられても良いし、プランジャ55と別に設けられても良い。また、温度センサ63のみをプランジャ55に取り付けても良い。
【0051】
この実施の形態では、デバイスチップ4等を封止する樹脂11に設けた孔80にピンを挿入することで、配線基板72を介してサーモチップ10に電極を供給されるので、デバイスチップ4の初期不良を効率よく検出することが可能になる。その他の効果は、第1の実施の形態と同様である。
【0052】
なお、半導体装置71に孔80を設けずに、電極78,79とボール端子22とを電気的に接続させても良い。サーモチップ10に供給される電力は、LSIテスター52から、ボール端子22、導電性パターン73、電極78,79を通して供給される。
【0053】
(第3の実施の形態)
次に、第3の実施の形態について説明する。この実施の形態は、半導体装置の構成及び初期不良の検出方法が第1、第2の実施の形態と異なることを特徴とする。
図9の断面図に示すように、半導体装置101は、配線基板102を有し、配線基板102の一方の面102Aには導電性パターン103が、他方の面102Bには外部接続端子21がそれぞれ形成されている。さらに、配線基板102の一方の面102Aの上には、半導体素子からなるデバイスチップ4と、受動部品105などが実装されている。デバイスチップ4は、信号の入出力などに用いられる電極が下向きになるような、フェイスダウンで配線基板102に実装されている。デバイスチップ4の電極は、金などを用いたバンプ106によって配線基板102の導電性パターン103に電気的に接続されている。配線基板102とデバイスチップ4の間の隙間は熱硬化性の樹脂接着剤107で埋められている。また、受動部品105は、ハンダを用いて導電性パターン103に接続されている。さらに、配線基板102の他方の面102Bの外部接続端子21には、ハンダを用いたボール端子22が形成されている。
【0054】
ここで、デバイスチップ4の上面には、サーモチップ10が固定されている。図2に示すように、サーモチップ10は、デバイスチップ4において初期不良を検出すべき場所、例えばRAMが集中して配置されている第一の部分31に接着剤やハンダ等で固定されている。サーモチップ10としては、例えば、図3に示すようなMOSFET37を並列接続させた電気回路があげられる。この場合、サーモチップ10の上面には、電気回路に電力を供給するための一組の外部接続端子35,36が配設されている。
【0055】
そして、半導体装置101は、デバイスチップ4、サーモチップ10及び受動部品105を覆うように、蓋110が取り付けられている。蓋110は、配線基板102の外周部分に接着剤111で固定されると共に、リブ112をデバイスチップ4の上面に当接させている。リブ112とデバイスチップ4の上面の間には、放熱材113が注入されている
。なお、リブ112は、サーモチップ10を避けて、デバイスチップ4に当接させられている。
【0056】
次に、この半導体装置101の初期不良の検出方法について説明する。
半導体装置101の初期不良は、蓋110を取り付ける前に実施される。図10に概略構成を示すように、デバイスチップ4等を実装した配線基板102は、LSIテスター52に接続された測定ボード53上のICソケット54に載置される。さらに、サーモチップ10の大部接続端子35,36のそれぞれにポゴピン92,93を押し当てる。
【0057】
ここで、ポゴピン92,93は、外部制御コントローラ56に接続されている。各ポゴピン92,93を対応する端子35,36に接触させて通電を開始すると、サーモチップ10に電力が供給される。これにより、サーモチップ10が発熱し、デバイスチップ4の検出箇所である第一の部分31が主に加熱される。サーモチップ10による加熱状況は、デバイスチップ4の上面に温度センサ63を接触させればモニタできる。温度センサ63からの出力を受けて、外部制御コントローラ56は、第一の部分31が予め定められた所定の温度範囲に収まるようにサーモチップ10への通電を制御する。なお、温度センサ63を取り付けずに、外部制御コントローラ56が予め定められた電力をサーモチップ10に入力しても良い。
【0058】
半導体装置101が所定の温度範囲まで加熱されたら、LSIテスター52がテストパターンを通常動作時の電圧で出力し、動作チェックを行う。デバイスチップ4の第一の部分31では、RAMへの情報の書き込みや読み出しの可否がテストされる。この際、RAMを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置101からLSIテスター52に出力される電流値が急激に上昇する。この場合には、LSIテスター52の電流値の表示から、半導体装置101のRAMに不具合が生じたことがわかる。そして、これをもって半導体装置101が初期不良を有すると判定される。
【0059】
このような初期不良は、サーモチップ10によって加熱された条件下では、常温時より早く発生する。例えば、図6に示すように、従来に比べて、より短い時間で絶縁破壊を発生させることができる。ここで、サーモチップ10による加熱に加えて、LSIテスター52からデバイスチップ4の第一の部分31に対して、通常使用時よりも高い電圧を与えながら、デバイスチップの動作を確認しても良い。この場合は、従来のBI試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置101の初期不良をより短時間で正確に検出できる。
【0060】
なお、ポゴピン92,93及び温度センサ63は、図5に示すような昇降自在なプランジャ55に取り付けられても良いし、プランジャ55と別に設けられても良い。また、温度センサ63のみをプランジャ55に取り付けても良い。
【0061】
そして、初期不良の検出をパスした配線基板102には、蓋110が取り付けられる。これにより、半導体装置101の製造が完了する。
【0062】
この実施の形態では、デバイスチップ4等を蓋110で封止する前に初期不良の検出を行うようにしたので、半導体装置101の外観を変更することなく初期不良の検出ができる。その他の効果は、第1の実施の形態と同様である。
【0063】
なお、サーモチップ10の外部接続端子35,36は、配線基板102の導電性パターン103と導電性のワイヤ等を用いて電気的に接続させても良い。サーモチップ10に供給される電力は、LSIテスター52から、ボール端子22、導電性パターン103を通
して供給される。
【0064】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。
【0065】
以下に、前記の実施の形態の特徴を付記する。
(付記1) 配線基板と、前記配線基板に取り付けられた半導体素子と、電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、を含む半導体装置。
(付記2) 前記温度印加用素子は、前記半導体素子に形成されたメモリー領域の上方に配置されている付記1に記載の半導体装置。
(付記3) 前記温度印加用素子は、MOSFETを並列接続させた付記1又は付記2に記載の半導体装置。
(付記4) 前記半導体素子と前記温度印加用素子とを覆う樹脂を含み、前記樹脂表面には前記温度印加用素子に電力を供給するための端子が少なくとも1つ形成されている付記1乃至付記3のいずれか一項に記載の半導体装置。
(付記5) 前記温度印加用素子に電気的に接続される電源端子と接地端子とを前記樹脂の表面に設けた付記4に記載の半導体装置。
(付記6) 前記温度印加用素子に電気的に接続される電源端子と接地端子とそれぞれ複数有し、複数の前記電源端子は前記温度印加用素子に設けられた発熱用の回路に直列に接続され、複数の複数の前記接地端子は前記温度印加用素子に設けられた発熱用の回路に直列に接続されている付記1乃至付記4のいずれか一項に記載の半導体装置。
(付記7) 温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法。
(付記8) 前記半導体素子の一部を加熱する工程では、信号パターンを入力する際に用いられる電源とは別の電源から前記温度印加用素子に電力を供給する付記7に記載の半導体装置の初期不良の検出方法。
(付記9) 前記半導体素子の一部を加熱する工程は、前記半導体素子及び前記温度印加用素子を覆う樹脂に形成した孔に電力供給用のピンを挿入し、前記ピンから前記基板の導電性パターンを介して前記温度印加用素子に電力を供給する付記7又は付記8に記載の半導体装置の初期不良の検出方法。
(付記10) 前記半導体素子の一部を加熱する工程は、前記半導体素子及び前記温度印加用素子を覆う樹脂に当接することで前記半導体装置を押さえ付ける押圧部材に配置された電極を介して前記温度印加用素子に電力を供給する付記7又は付記8に記載の子半導体装置の初期不良の検出方法。
【符号の説明】
【0066】
1,71,101 半導体装置
2,72 配線基板
4 デバイスチップ(半導体素子)
10 サーモチップ(温度印加用素子)
11 樹脂
13 電源端子
14 接地端子
31 第一の部分
37 MOSFET
40,80 孔
51 検出装置
52 LSIテスター
55 プランジャ
56 外部制御コントローラ
61,62 電極
63 温度センサ
78,81,82 電極
92,93 ポゴピン
【技術分野】
【0001】
本発明は、半導体装置及びその初期不良の検出方法に関する。
【背景技術】
【0002】
半導体装置の製造工程では、製造時のバラツキにより、比較的早期に不良になる半導体装置が混在することがある。このような半導体装置の初期不良を取り除くため、荷重ストレスをかけるストレス試験が行われている。このストレス試験で初期不良とならない半導体素子は、ほぼ寿命値を満たすと考えられている。
【0003】
半導体装置のストレス試験としては、例えば、電圧ストレス試験が知られている。電圧ストレス試験では、半導体装置の温度をフィンや放熱プレートを用いて一定の温度に保ちながら半導体装置内のデバイスチップに通常使用時よりも高い電圧を与えつつ、デバイスチップの動作を確認する。
【0004】
ここで、電圧ストレス試験の原理について、図11(a)から図11(c)を用いて説明する。図11(a)から図11(c)は、エネルギー準位を模式的に示したもので、半導体膜201,202で絶縁膜203を挟んだ構成を表している。まず、図11(a)に示す半導体膜201と半導体膜202の間に電圧が印加される。これにより、図11(b)に示すように、半導体膜201と半導体膜202のフェルミ準位Efmに差が生じ、絶縁膜203中には電位差に起因する勾配が発生する。
このとき、デバイスチップに通常使用時よりも高い電圧を与えると、半導体膜201,202に高エネルギーのキャリア(電子又は正孔)、いわゆるホットキャリアが形成される。ホットキャリアは、高いエネルギーを有することから、その一部が絶縁膜203の電位障壁を乗り越えて絶縁膜203内に浸入することがある。
【0005】
そして、絶縁膜203に格子欠陥や弱い部分があると、電位障壁を乗り越えたホットキャリアが絶縁膜203内にトラップされる。その結果、図11(c)の例では電荷が絶縁膜203中にトラップされ、空間電荷が形成される。これにより、絶縁膜203内にトラップされた電荷(ホットキャリア)によって不安定なエネルギー準位が形成されて、絶縁破壊が発生し易くなる。このような不安定なエネルギー準位は、半導体装置の特性を経時的に劣化させる原因になる。
【0006】
つまり、電圧ストレス試験によって、ホットキャリアの発生を意図的に促進させることで、半導体装置の初期不良の有無を短い時間で調べることが可能になる。図12に温度を一定に保った状態での電圧ストレス試験の結果を示す。図12は、両対数グラフであり、横軸は時間を示し、縦軸は電流を示す。格子欠陥による絶縁破壊で半導体装置が動作不良を生じたときは、電流値が直線的に上昇する。ラインL11に示すように、3Vの電圧で動作させたとき、初期不良を有する半導体装置では時間t12で不良が発生する。これに対して、同様の初期不良を有する半導体装置で、ラインL12に示すように、25Vの電圧を印加して試験したときは、より短い時間t11で動作不良を発生させることができる。このように、電圧ストレス試験によって、高電圧下で半導体装置を動作させると、半導体装置の初期不良をより短い時間で検出できる。
【0007】
また、別のストレス試験としては、BI(burn-in)試験があげられる。BI試験は、半導体装置の内部のデバイスチップを高温にし、デバイスチップ内に格子振動(フォノン)を発生させる試験である。図13に、印加電圧を一定に保った状態でのBI試験の結果の一例を示す。図13は、両対数グラフであり、横軸は時間を示し、縦軸は電流を示す。
格子欠陥による絶縁破壊で半導体装置が動作不良を生じたときは、電流値が直線的に上昇する。ラインL21に示すように、25℃(常温)で動作させたとき、初期不良を有する半導体装置では時間t22で不良が発生する。これに対して、同様の初期不良を有する半導体装置で、ラインL22に示すように、85℃で試験をすると、より短い時間t22で不良を発生させることができる。さらに、ラインL23に示す125℃で試験をすると、さらに短い時間t21で不良が発生する。このように、BI試験によって、高温下で半導体装置を動作させると、結合の弱い格子欠陥の発生を加速度的に進行させることが可能になり、より短い時間で初期不良の試験ができる。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平6−317630号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、BI試験を行うときは、半導体装置の全体を高温にする必要があるので検出時間に時間がかかる。さらに、高温状態で半導体装置内のデバイスチップを動作させる必要があるため、専用の大規模な装置が必要であった。
本発明は、このような事情を鑑みてなされたものであり、半導体装置の信頼性を効率良く試験できるようにすることを主な目的とする。
【課題を解決するための手段】
【0010】
本実施形態の一観点によれば、配線基板と、前記配線基板に取り付けられた半導体素子と、電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、を含む半導体装置が提供される。
【0011】
また、本実施形態の別の観点によれば、温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法が提供される。
【発明の効果】
【0012】
この半導体装置及び初期不良の検出方法によれば、半導体装置内に設けた温度印加用素子で半導体素子を加熱することで、BI試験を簡単に、かつ効率良く実施できるようになる。
【図面の簡単な説明】
【0013】
【図1】図1は、本発明の第1の実施の形態に係る半導体装置の断面図である。
【図2】図2は、本発明の第1の実施の形態に係る半導体装置のデバイスチップの平面図である。
【図3】図3は、本発明の第1の実施の形態に係るサーモチップの一例を示す図である。
【図4】図4は、本発明の第1の実施の形態に係る半導体装置の平面図である。
【図5】図5は、本発明の第1の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図6】図6は、本発明の第1の実施の形態に係る初期不良の検出結果の一例を示す図である。
【図7】図7は、本発明の第2の実施の形態に係る半導体装置を示す断面図である。
【図8】図8は、本発明の第2の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図9】図9は、本発明の第3の実施の形態に係る半導体装置を示す断面図である。
【図10】図10は、本発明の第3の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図11】図11は、従来の電圧ストレス試験時の半導体素子のエネルギー準位の変化を模式的に説明する図である。
【図12】図12は、従来の電圧ストレス試験の検出結果の一例を示す図である。
【図13】図13は、従来のBI試験の検出結果の一例を示す図である。
【発明を実施するための最良の形態】
【0014】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
(第1の実施の形態)
図1の断面図に示すように、半導体装置1は、導電性パターン2が形成された配線基板3を有する。配線基板3の一方の面3Aの上には、半導体素子であるデバイスチップ4と、図示を省略するコンデンサや抵抗器、コイルなどの受動部品とが実装されている。デバイスチップ4は、信号の入出力などに用いられる電極が上向きになるようにフェイスアップで熱硬化接着剤6を用いて配線基板3に固定されている。デバイスチップ4の電極と配線基板3の導電性パターン2との間は、金などを用いた導電性のワイヤ7で電気的に接続されている。さらに、デバイスチップ4の所定位置には、温度印加用のサーモチップ10(温度印加用素子)が接着剤等で取り付けられている。そして、デバイスチップ4、サーモチップ10は、樹脂11に封止されている。樹脂11としては、例えば、エポキシ樹脂が用いられる。樹脂11の上面には、サーモチップ10に電力を供給するための電源端子部13と接地端子部14が取り付けられている。
【0015】
配線基板3の他方の面3Bには、図示を省略する外部装置などに電気的に接続される外部接続端子(ランド)21が格子状に配設されており、これら外部接続端子21にハンダ等からなるボール端子22を取り付けることでBGA(Ball Grid Array)が形成されている。
【0016】
ここで、図1のデバイスチップの平面図である図2に示すように、デバイスチップ4は、トランジスタなどを用いて作成されるRAM(Random Access Memory)が主に集中して配置される第一の部分31と、主にその他の回路が配置される第二の部分32とを有する。第一の部分31は、微細なトランジスタが複数配列されるメモリセルが集中して配置されている。第一の部分31には、トランジスタを形成する膜として、膜厚が小さく、かつその面積も小さい絶縁膜が多数形成されている。このため、この実施の形態では、このような絶縁膜を有する第一の部分31を他の部分よりも経時変化による動作不良を生じ易い部分であると想定し、ストレス試験を行う検出対象領域として第一の部分31を選択している。なお、第一の部分31の大きさや形状、デバイスチップ4内での配置は、図1に示すものに限定されない。
【0017】
サーモチップ10は、デバイスチップ4の第一の部分31を覆うようにSIP(System
in Package)技術を用いて取り付けられている。サーモチップ10は、外部からの電力の供給を受けて熱を発生させるように形成されている。その一例としては、図3に示すように、一対の外部接続端子35、36に複数のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)37を並列に接続した電気回路があげられる。サーモチップ10は、全体として例えば10W程度の所定の消費電力になるように形成されている。なお、MOFET37の数や配列は、図3に限定されない。また、サーモチップ10は、抵抗等のその他の部品や回路から形成しても良い。
【0018】
外部接続端子35には、電源端子部13が電気的に接続されている。外部接続端子36
には、接地端子部14が電気的に接続されている。半導体装置1の平面である図4に示すように、電源端子部13及び接地端子部14は、外部の電源からサーモチップ10に電力を供給するために樹脂11の上面11Aに設けられている。図1及び図4に示すように、電源端子部13には、電源端子38が複数配設されると共に、外部接続端子35に電気的に接続されるプラグ41が設けられている。複数の電源端子38は、各MOSFET37に対して直列に接続されている。
【0019】
接地端子部14には、接地端子39が複数配設されると共に、外部接続端子36に電気的に接続されるプラグ41が設けられている。複数の接地端子39は、各MOSFET37に対して直列に接続されている。電源端子38及び接地端子39がそれぞれ複数設けられているのは、各端子38,39に入力される電流の密度を低く保つためである。なお、電源端子38及び接地端子39は1つずつ設けられても良い。また、電源端子38ごと、接地端子39ごとに、プラグ41及び外部接続端子35,36を設け、これらの間で電流密度を低下させても良い。
【0020】
次に、半導体装置1の製造方法について説明する。
最初に、エポキシ樹脂等のシートの両面のそれぞれに、導電性パターン2を形成して配線基板3を製造する。配線基板3の一方の面3Aと他方の面3Bの間の導通は、シートの所定位置にスルーホールを形成し、このスルーホールに導電材料を埋め込むことで確保される。
続いて、配線基板3の一方の面3Aの所定位置に、デバイスチップが熱硬化接着剤6を用いてフェイスアップで実装される。また、図示を省略する受動部品等が、ハンダを用いて配線基板3に実装される。
【0021】
さらに、デバイスチップ4の第一の部分31の上に、サーモチップ10が熱硬化接着剤や金ペースト等を用いて取り付けられる。この後に、ワイヤボンディング装置を用いて、デバイスチップ4の上面に形成された電極と、配線基板3の導電性パターン2とを金等を用いた導電性のワイヤ7で電気的に接続する。
【0022】
続いて、配線基板3の一方の面3A側に、溶融した樹脂を供給してから硬化させる。これにより、導電性パターン2や、デバイスチップ4、サーモチップ10が樹脂11で封止される。さらに、樹脂11の上面11Aにレーザやドリル等を用いて孔40を形成し、サーモチップ10の外部接続端子35,36を露出させる。そして、孔40に電源端子部13及び接地端子部14のそれぞれのプラグ41を挿入し、サーモチップ10の対応する外部接続端子35、36に電気的に接続させつつ、電源端子部13及び接地端子部14を樹脂11に固定する。
【0023】
次に、図5を参照して、半導体装置1の初期不良を検出する検出方法及び検出装置について以下に説明する。
検出装置51は、初期不良の検出に加えて、半導体装置1の動作をチェックできるようになっており、動作試験用に半導体装置1に入力する信号パターン(テストパターン)を作成するLSIテスター52を有する。さらに、LSIテスター52には、半導体装置1にテストパターンを伝達する回路を有する測定ボード53が接続されている。測定ボード53上には、半導体装置1が装着されるICソケット54が取り付けられると共に、ICソケット54に対して昇降自在なプランジャ55が配置されている。さらに、プランジャ55には、外部制御コントローラ56が接続されている。
【0024】
ICソケット54は、測定ボード53上に取り付けられたソケット本体57と、ソケット本体57に半導体装置1を保持するための保持部58とで構成されている。ソケット本体57には、図示を省略する複数の接触子が半導体装置1のボール端子22の数及び配置
に併せて配設されている。保持部58は、半導体装置1の外形に合わせた開口部58Aと、図示を省略する半導体装置1を保持するためのクランプとを有する。
【0025】
プランジャ55は、半導体装置1に当接させられる当接面55Aを有し、当接面55Aには複数の電極61,62と、温度センサ63が配設されている。これら電極61,62は、半導体装置1側の電源端子部13と接地端子部14の各端子38,39の数及び配置に合わせて設けられており、プランジャ55を降下させたときにこれら端子38,39,61,62同士が電気的に接続されるようになっている。プランジャ55側の各電極61、62は、導電性のワイヤを介して外部制御コントローラ56の通電制御部67に接続されている。温度センサ63は、半導体装置1の温度を測定するために設けられており、その出力は外部制御コントローラ56の温度測定部68に接続されている。
【0026】
外部制御コントローラ56は、温度センサ63の出力から半導体装置1の温度を計算する温度測定部68と、電源回路を有し、温度測定部68の測定結果を取得して半導体装置1が所定の試験温度になるように、サーモチップ10に供給する電力を制御する通電制御部67とを含んでいる。サーモチップ10に供給する電力を制御する方法としては、例えば、サーモスタットのON/OFFを切り替えることがあげられる。
【0027】
次に、この半導体装置1の初期不良を検出する方法について以下に説明する。
最初に、プランジャ55を上昇させた状態で、半導体装置1をICソケット54にボール端子22が下向きになるように装着する。この後、プランジャ55を降下させ、半導体装置1に押し付けると、半導体装置1の各ボール端子22と、ICソケット54の接触子とが位置ずれすることなく、かつ全てが略均一に、電気的に接触する。
【0028】
続いて、外部制御コントローラ56の通電制御部67がサーモスタットをONにする。プランジャ55に取り付けられた電極61,62を介して、半導体装置1の電源端子部13と接地端子部14の間に電圧が印加される。これにより、各端子部13,14に電気的に接続されているサーモチップ10に電力が供給され、各MOSFET37に電流が流れる。その結果、サーモチップ10が発熱し、その熱が半導体装置1の主に第一の部分31に伝達され、第一の部分31の温度を上昇させる。
【0029】
第一の部分31の温度が上昇すると、その周囲を含めて半導体装置1の全体の温度が上昇する。半導体装置1の温度は、プランジャ55に取り付けられた温度センサ63で測定され、外部制御コントローラ56に入力される。外部制御コントローラ56の通電制御部67は、温度センサ63で測定した半導体装置1の温度が、予め登録されている温度範囲に収まるようにサーモスタットのONとOFFを切り替える。なお、登録されている温度範囲とは、第一の部分31の温度が初期不良の検出をするために適切な温度範囲にあるときに、半導体装置1の樹脂11の上部で測定される温度の範囲を予め測定することで得られる。
【0030】
半導体装置1が所定の温度範囲まで加熱されたら、LSIテスター52がテストパターンを通常使用時の電圧で出力し、半導体装置1の動作チェックを行う。デバイスチップ4の第一の部分31では、RAMへの情報の書き込みや読み出しの可否がテストされる。この際、RAMを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置1からLSIテスター52に出力される電流値が急激に上昇する。この場合には、LSIテスター52の電流値の表示から、半導体装置1のRAMに不具合が生じたことがわかる。そして、これをもって半導体装置1が初期不良を有すると判定される。
【0031】
ここで、このような初期不良の検出試験の結果の一例を図6に示す。図6は、両対数グ
ラフであり、横軸は時間を示し、縦軸は電流を示す。この実施の形態では、サーモチップ10によって加熱されることで、常温時より早く初期不良を発見できる。例えば、従来では、ラインL1に示すように、絶縁破壊を生じさせるまでに時間t32が必要だったのに対し、この初期不要の検出方法では、ラインL2に示すように、より短い時間t31で絶縁破壊を発生させることができる。この実施の形態では、試験時間に達するまでに要する時間も従来に比べて短くできるので、結果として初期不良に要する時間をさらに短縮できる。なお、半導体装置1に初期不良が存在しない場合には、ラインL3に示すように、所定の時間が経過しても電流値が急峻に立ち上がることはない。
【0032】
以上、説明したように、この実施の形態では、サーモチップ10を半導体装置1に内蔵させたので、サーモチップ10に通電して発熱させることで、半導体装置1の所望の部分を速やかに加熱することができる。このため、従来のように半導体装置全体を加熱する場合に比べて、検出対象領域を速やかに加熱することができる。これにより、半導体装置1が初期不良を有する場合には、サーモチップ10で半導体装置1の所定の部位を加熱することで、短い時間で検出が行えるようになる。
また、従来のように、半導体装置全体を加熱する場合には、大型の専用装置が必要であったが、この実施の形態では、サーモチップ10とこれに電力を供給する装置を設けるだけで良いので、検出装置51を小型化できる。さらに、サーモチップ10に電力を供給する電源として、外部制御コントローラ56を設けたので、LSIテスター52の入出力端子が少ない場合でも初期不良の検出ができる。また、LSIテスター52にかかる負荷を低減できる。
【0033】
また、この実施の形態では、サーモチップ10を用いてRAMが集中して配置されている領域を集中して加熱することが可能になる。例えば、RAM等のメモリーでは、キャパシタの容量を大きくするために、絶縁膜を薄く、かつ面積を大きく形成することが知られている。従来の試験方法では、半導体装置全体を高温化させるので、初期不良の検出が最も必要な部分にピンポイントに温度ストレスをかけることが困難であった。これに対し、この実施の形態では、少なく電力投入で所望の部分を効率良く、かつ速やかに加熱できる。
【0034】
ここで、サーモチップ10による加熱に加えて、LSIテスター52からデバイスチップ4の第一の部分31に対して、通常使用時よりも高い電圧を与えながら、デバイスチップ4の動作を確認しても良い。この場合は、従来のBI試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置1の初期不良をより短時間で正確に検出できる。
【0035】
また、検出装置51は、LSIテスター52と電源端子38及び接地端子39を電気的に接続することでサーモチップ10に電力を供給しても良い。また、半導体装置1及び検出装置51は、電源端子部13と接地端子部14を設けずに、LSIテスター52からサーモチップ10に電力を供給しても良い。この場合は、半導体装置1は、サーモチップ10の外部接続端子35,36は、導電性のワイヤで配線基板3の導電性パターン2に電気的に接続され、導電性パターン2を介してLSIテスター52から電極が供給される。
【0036】
なお、サーモチップ10は、全ての半導体装置1に取り付けられることが好ましい。この場合に、半導体装置1の全数に対して初期不良の検出が実施される。しかしながら、サーモチップ10は全ての半導体装置1に取り付けられているが、初期不良の検出は、任意に抽出した少数の半導体装置1に対してのみ実施しても良い。さらに、検出を行う一部の半導体装置1だけにサーモチップ10が取り付けられても良い。また、半導体装置1の製造を開始した初期段階のみにサーモチップ10を取り付け、安定して良品を製造できるようになったらサーモチップ10の取り付けを終了しても良い。
【0037】
また、サーモチップ10を取り付ける位置は、デバイスチップ4の第一の部分31に限定されない。半導体装置1が、第一の部分31以外にも絶縁不良を発生し易いなどの理由から初期不良を検出すべきと判定される領域を有する場合には、そのような領域にサーモチップ10を取り付けることができる。1つのデバイスチップ4において初期不良を検出すべき領域が複数ある場合、1つのサーモチップ10でそれら領域を加熱しても良い。また、初期不良を検出すべき領域のそれぞれにサーモチップ10を1つずつ取り付けても良い。
サーモチップ10は、デバイスチップ4に密着して取り付けられても良いし、接着剤層やその他の薄膜を介してデバイスチップ4の第一の部分31に近接して配置しても良い。この場合には、サーモチップ10とデバイスチップ4の間の距離は、サーモチップ10がデバイスチップ10の他の部分より第一の部分31をより加熱できるような距離である。
【0038】
(第2の実施の形態)
次に、第2の実施の形態について説明する。この実施の形態は、サーモチップに電力を供給するための構成が第1の実施の形態と異なることを特徴とする。
図7の断面図に示すように、半導体装置71は、配線基板72を有し、配線基板72の一方の面72A及び他方の面72Bのそれぞれに導電性パターン73が形成されている。さらに、配線基板72の中央には、矩形の開口部74が形成されている。配線基板72の一方の面72Aの上には、図示を省略する受動部品などが実装されると共に、放熱板76がハンダ等で固定されている。また、配線基板72の他方の面72Bには、導電性パターン73を利用して形成された外部接続端子21にボール端子22を取り付けてBGAを形成している。
【0039】
放熱板76は、配線基板72より上方に向けて折り曲げられると共に、半導体素子からなるデバイスチップ4が熱硬化接着剤77で固定されている。デバイスチップ4は、信号の入出力などに用いられる電極が下向きに配置されている。デバイスチップ4の電極は、金などを用いた導電性のワイヤ7で配線基板72の他方の面72B側の導電性パターン73に電気的に接続されている。
【0040】
さらに、デバイスチップ4の電極が配置された面4A側の所定位置には、サーモチップ10が接着剤や金ペースト等を用いて取り付けられている。図2に示すように、サーモチップ10は、デバイスチップ4の初期不良を検出する箇所、例えば、RAMが集中して配置されている第一の部分31に取り付けられている。サーモチップ10としては、例えば、図3に示すようなMOSFET37を並列接続させた電気回路があげられる。外部接続端子35は、導電性のワイヤ7で配線基板72の他方の面72B側の導電性パターン73である電極78に電気的に接続されている。外部接続端子36は、導電性のワイヤ7で配線基板72の他方の面72B側の導電性パターン73である電極79に電気的に接続されている。
【0041】
そして、デバイスチップ4及びサーモチップ10や、その他の部品は、樹脂11及び樹脂83を硬化させることで封止されている。樹脂11,83としては、例えば、エポキシ樹脂が用いられる。樹脂11は、配線基板72の一方の面72Aの略全体を覆っている。さらに、配線基板72の他方の面72B側において開口部74を埋めると共に、開口部74の周囲、特にデバイスチップ4及びサーモチップ10に電気的に接続されている導電性パターン73を覆っている。さらに、樹脂11には、孔80が2つ形成されている。これら孔80は、配線基板72の一方の面72A側の所定の導電性パターン73からなる2つの電極81,82のそれぞれに達する深さに形成されている。樹脂83は、放熱板76の凹部を埋めると共に、デバイスチップ4及びサーもチップ10を覆い、かつ電極78,79を覆っている。
【0042】
孔80は、一定の直径を有し、孔80によって露出する電極81は、配線基板72内を通って他方の面72B側の電極78に電気的に接続されている。孔80によって露出する電極82は、配線基板72内を通って他方の面72B側の電極79に電気的に接続されている。なお、半導体装置71は、1つの孔80で2つの電極81,82を共に露出させても良い。また、電極81,82をそれぞれ複数設けることで、各電極81,82における電流密度を低下させても良い。さらに、外部接続端子35に接続される電極78,81と、外部接続端子36に接続される電極79,82とをそれぞれ複数設け、それぞれの電極78,79,81,82に対して1つずつ孔80を形成しても良い。そして、外部接続端子35,36をそれぞれ複数設けても良い。
【0043】
次に、この半導体装置71の製造方法について説明する。
まず、放熱板76にデバイスチップ4と、サーモチップ10を順番に取り付ける。
続いて、導電性パターン73を形成した配線基板72上の所定位置に、放熱板76と、受動部品等をハンダ等で取り付ける。この後、ワイヤボンディング装置を用いて、デバイスチップ4の電極及びサーモチップ10の各端子35,36を、配線基板72の対応する導電性パターン73及び電極78,79に電気的に接続する。
【0044】
さらに、デバイスチップ4及びサーモチップ10、その他の部品を樹脂11で封止する。樹脂11を硬化させたら、樹脂11の所定位置に孔80を形成する。孔80はレーザやドリルなどを用いて樹脂11の上面11A側から内部の電極81,82に達するまで形成される。この後、配線基板72の他方の面72B側で、外部接続端子21にボール端子22を形成する。
【0045】
次に、この半導体装置71の初期不良の検出方法について説明する。
まず、図8に概略構成を示すように、初期不良の検出に用いられる検出装置91は、LSIテスター52に接続された測定ボード53を有し、測定ボード53には、ICソケット54が固定されている。さらに、検出装置91は、外部制御コントローラ56と、温度センサ63と、複数のポゴピン92,93を含んでいる。なお、この検出装置91は、初期不良の検出に加えて、半導体装置71の動作をチェックできるようになっている。
【0046】
初期不良を検出する際、半導体装置71は、ICソケット54に載置される。さらに、孔80には、導電性を有するポゴピン92,93が1本ずつ挿入される。ポゴピン92,93は、外部制御コントローラ56の通電制御部67に接続されている。
【0047】
ポゴピン92,93を電極81,82に接触させると、配線基板72の導電性パターン73、電極78,79及びワイヤ7を通して、サーモチップ10に電力が供給される。これにより、サーモチップ10が発熱して初期不良の検出対象領域である第一の部分31が主に加熱される。サーモチップ10による加熱状況は、半導体装置71の樹脂11の上面11Aに接触させた温度センサ63でモニタできる。温度センサ63からの出力を受けて、外部制御コントローラ56が第一の部分31が予め定められた所定の温度範囲に収まるように、サーモチップ10への通電を制御する。なお、温度センサ63を半導体装置71に接触させずに、外部制御コントローラ56が予め定められた電力をサーモチップ10に入力しても良い。
【0048】
半導体装置71が所定の温度範囲まで加熱されたら、LSIテスター52がテストパターンを通常使用時の電圧で出力し、半導体装置71の動作チェックを行う。デバイスチップ4の第一の部分31では、RAMへの情報の書き込みや読み出しの可否がテストされる。この際、RAMを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置71からLSIテスター52に出力される電流値が急激に上昇する。この場合には、LSIテスター52の電流値の表示から、半導体装置71のRAM
に不具合が生じたことがわかる。そして、これをもって半導体装置71が初期不良を有すると判定される。
【0049】
このような初期不良は、サーモチップ10によって加熱された条件下では、常温時より早く発生する。例えば、図6に示すように、従来に比べて、より短い時間で絶縁破壊を発生させることができる。ここで、サーモチップ10による加熱に加えて、LSIテスター52からデバイスチップ4の第一の部分31に対して、通常使用時よりも高い電圧を与えながら、デバイスチップの動作を確認しても良い。この場合は、従来のBI試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置71の初期不良をより短時間で正確に検出できる。
【0050】
なお、温度センサ63及びポゴピン92,93は、図5に示すような昇降自在なプランジャ55に取り付けられても良いし、プランジャ55と別に設けられても良い。また、温度センサ63のみをプランジャ55に取り付けても良い。
【0051】
この実施の形態では、デバイスチップ4等を封止する樹脂11に設けた孔80にピンを挿入することで、配線基板72を介してサーモチップ10に電極を供給されるので、デバイスチップ4の初期不良を効率よく検出することが可能になる。その他の効果は、第1の実施の形態と同様である。
【0052】
なお、半導体装置71に孔80を設けずに、電極78,79とボール端子22とを電気的に接続させても良い。サーモチップ10に供給される電力は、LSIテスター52から、ボール端子22、導電性パターン73、電極78,79を通して供給される。
【0053】
(第3の実施の形態)
次に、第3の実施の形態について説明する。この実施の形態は、半導体装置の構成及び初期不良の検出方法が第1、第2の実施の形態と異なることを特徴とする。
図9の断面図に示すように、半導体装置101は、配線基板102を有し、配線基板102の一方の面102Aには導電性パターン103が、他方の面102Bには外部接続端子21がそれぞれ形成されている。さらに、配線基板102の一方の面102Aの上には、半導体素子からなるデバイスチップ4と、受動部品105などが実装されている。デバイスチップ4は、信号の入出力などに用いられる電極が下向きになるような、フェイスダウンで配線基板102に実装されている。デバイスチップ4の電極は、金などを用いたバンプ106によって配線基板102の導電性パターン103に電気的に接続されている。配線基板102とデバイスチップ4の間の隙間は熱硬化性の樹脂接着剤107で埋められている。また、受動部品105は、ハンダを用いて導電性パターン103に接続されている。さらに、配線基板102の他方の面102Bの外部接続端子21には、ハンダを用いたボール端子22が形成されている。
【0054】
ここで、デバイスチップ4の上面には、サーモチップ10が固定されている。図2に示すように、サーモチップ10は、デバイスチップ4において初期不良を検出すべき場所、例えばRAMが集中して配置されている第一の部分31に接着剤やハンダ等で固定されている。サーモチップ10としては、例えば、図3に示すようなMOSFET37を並列接続させた電気回路があげられる。この場合、サーモチップ10の上面には、電気回路に電力を供給するための一組の外部接続端子35,36が配設されている。
【0055】
そして、半導体装置101は、デバイスチップ4、サーモチップ10及び受動部品105を覆うように、蓋110が取り付けられている。蓋110は、配線基板102の外周部分に接着剤111で固定されると共に、リブ112をデバイスチップ4の上面に当接させている。リブ112とデバイスチップ4の上面の間には、放熱材113が注入されている
。なお、リブ112は、サーモチップ10を避けて、デバイスチップ4に当接させられている。
【0056】
次に、この半導体装置101の初期不良の検出方法について説明する。
半導体装置101の初期不良は、蓋110を取り付ける前に実施される。図10に概略構成を示すように、デバイスチップ4等を実装した配線基板102は、LSIテスター52に接続された測定ボード53上のICソケット54に載置される。さらに、サーモチップ10の大部接続端子35,36のそれぞれにポゴピン92,93を押し当てる。
【0057】
ここで、ポゴピン92,93は、外部制御コントローラ56に接続されている。各ポゴピン92,93を対応する端子35,36に接触させて通電を開始すると、サーモチップ10に電力が供給される。これにより、サーモチップ10が発熱し、デバイスチップ4の検出箇所である第一の部分31が主に加熱される。サーモチップ10による加熱状況は、デバイスチップ4の上面に温度センサ63を接触させればモニタできる。温度センサ63からの出力を受けて、外部制御コントローラ56は、第一の部分31が予め定められた所定の温度範囲に収まるようにサーモチップ10への通電を制御する。なお、温度センサ63を取り付けずに、外部制御コントローラ56が予め定められた電力をサーモチップ10に入力しても良い。
【0058】
半導体装置101が所定の温度範囲まで加熱されたら、LSIテスター52がテストパターンを通常動作時の電圧で出力し、動作チェックを行う。デバイスチップ4の第一の部分31では、RAMへの情報の書き込みや読み出しの可否がテストされる。この際、RAMを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置101からLSIテスター52に出力される電流値が急激に上昇する。この場合には、LSIテスター52の電流値の表示から、半導体装置101のRAMに不具合が生じたことがわかる。そして、これをもって半導体装置101が初期不良を有すると判定される。
【0059】
このような初期不良は、サーモチップ10によって加熱された条件下では、常温時より早く発生する。例えば、図6に示すように、従来に比べて、より短い時間で絶縁破壊を発生させることができる。ここで、サーモチップ10による加熱に加えて、LSIテスター52からデバイスチップ4の第一の部分31に対して、通常使用時よりも高い電圧を与えながら、デバイスチップの動作を確認しても良い。この場合は、従来のBI試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置101の初期不良をより短時間で正確に検出できる。
【0060】
なお、ポゴピン92,93及び温度センサ63は、図5に示すような昇降自在なプランジャ55に取り付けられても良いし、プランジャ55と別に設けられても良い。また、温度センサ63のみをプランジャ55に取り付けても良い。
【0061】
そして、初期不良の検出をパスした配線基板102には、蓋110が取り付けられる。これにより、半導体装置101の製造が完了する。
【0062】
この実施の形態では、デバイスチップ4等を蓋110で封止する前に初期不良の検出を行うようにしたので、半導体装置101の外観を変更することなく初期不良の検出ができる。その他の効果は、第1の実施の形態と同様である。
【0063】
なお、サーモチップ10の外部接続端子35,36は、配線基板102の導電性パターン103と導電性のワイヤ等を用いて電気的に接続させても良い。サーモチップ10に供給される電力は、LSIテスター52から、ボール端子22、導電性パターン103を通
して供給される。
【0064】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。
【0065】
以下に、前記の実施の形態の特徴を付記する。
(付記1) 配線基板と、前記配線基板に取り付けられた半導体素子と、電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、を含む半導体装置。
(付記2) 前記温度印加用素子は、前記半導体素子に形成されたメモリー領域の上方に配置されている付記1に記載の半導体装置。
(付記3) 前記温度印加用素子は、MOSFETを並列接続させた付記1又は付記2に記載の半導体装置。
(付記4) 前記半導体素子と前記温度印加用素子とを覆う樹脂を含み、前記樹脂表面には前記温度印加用素子に電力を供給するための端子が少なくとも1つ形成されている付記1乃至付記3のいずれか一項に記載の半導体装置。
(付記5) 前記温度印加用素子に電気的に接続される電源端子と接地端子とを前記樹脂の表面に設けた付記4に記載の半導体装置。
(付記6) 前記温度印加用素子に電気的に接続される電源端子と接地端子とそれぞれ複数有し、複数の前記電源端子は前記温度印加用素子に設けられた発熱用の回路に直列に接続され、複数の複数の前記接地端子は前記温度印加用素子に設けられた発熱用の回路に直列に接続されている付記1乃至付記4のいずれか一項に記載の半導体装置。
(付記7) 温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法。
(付記8) 前記半導体素子の一部を加熱する工程では、信号パターンを入力する際に用いられる電源とは別の電源から前記温度印加用素子に電力を供給する付記7に記載の半導体装置の初期不良の検出方法。
(付記9) 前記半導体素子の一部を加熱する工程は、前記半導体素子及び前記温度印加用素子を覆う樹脂に形成した孔に電力供給用のピンを挿入し、前記ピンから前記基板の導電性パターンを介して前記温度印加用素子に電力を供給する付記7又は付記8に記載の半導体装置の初期不良の検出方法。
(付記10) 前記半導体素子の一部を加熱する工程は、前記半導体素子及び前記温度印加用素子を覆う樹脂に当接することで前記半導体装置を押さえ付ける押圧部材に配置された電極を介して前記温度印加用素子に電力を供給する付記7又は付記8に記載の子半導体装置の初期不良の検出方法。
【符号の説明】
【0066】
1,71,101 半導体装置
2,72 配線基板
4 デバイスチップ(半導体素子)
10 サーモチップ(温度印加用素子)
11 樹脂
13 電源端子
14 接地端子
31 第一の部分
37 MOSFET
40,80 孔
51 検出装置
52 LSIテスター
55 プランジャ
56 外部制御コントローラ
61,62 電極
63 温度センサ
78,81,82 電極
92,93 ポゴピン
【特許請求の範囲】
【請求項1】
配線基板と、
前記配線基板に取り付けられた半導体素子と、
電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、
を含む半導体装置。
【請求項2】
前記温度印加用素子は、前記半導体素子に形成されたメモリー領域の上方に配置されている請求項1に記載の半導体装置。
【請求項3】
前記温度印加用素子は、MOSFETを並列接続させた請求項1又は請求項2に記載の半導体装置。
【請求項4】
前記半導体素子と前記温度印加用素子とを覆う樹脂を含み、前記樹脂表面には前記温度印加用素子に電力を供給するための端子が少なくとも1つ形成されている請求項1乃至請求項3のいずれか一項に記載の半導体装置。
【請求項5】
温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法。
【請求項1】
配線基板と、
前記配線基板に取り付けられた半導体素子と、
電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、
を含む半導体装置。
【請求項2】
前記温度印加用素子は、前記半導体素子に形成されたメモリー領域の上方に配置されている請求項1に記載の半導体装置。
【請求項3】
前記温度印加用素子は、MOSFETを並列接続させた請求項1又は請求項2に記載の半導体装置。
【請求項4】
前記半導体素子と前記温度印加用素子とを覆う樹脂を含み、前記樹脂表面には前記温度印加用素子に電力を供給するための端子が少なくとも1つ形成されている請求項1乃至請求項3のいずれか一項に記載の半導体装置。
【請求項5】
温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2011−196857(P2011−196857A)
【公開日】平成23年10月6日(2011.10.6)
【国際特許分類】
【出願番号】特願2010−64761(P2010−64761)
【出願日】平成22年3月19日(2010.3.19)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成23年10月6日(2011.10.6)
【国際特許分類】
【出願日】平成22年3月19日(2010.3.19)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]