半導体装置及びその製造方法
【課題】凹凸が選択的に形成された基板の上に平坦な結晶成長膜が形成された半導体装置を実現できるようにする
【解決手段】半導体装置は、基板１０と基板１０の上に形成された半導体層とを備えている。基板１０は、主面に設けられた平坦領域２０と、平坦領域２０と異なる部分に設けられ、第１の凹部１１が形成された第１の凹凸領域２１と、第１の凹凸領域２１と平坦領域２０との間に設けられ、主面の上に半導体を結晶成長させる場合の成長核の発生確率が、第１の凹凸領域２１よりも低く且つ平坦領域２０よりも高い、第２の凹部１２が形成された第２の凹凸領域２２とを有している。
【解決手段】半導体装置は、基板１０と基板１０の上に形成された半導体層とを備えている。基板１０は、主面に設けられた平坦領域２０と、平坦領域２０と異なる部分に設けられ、第１の凹部１１が形成された第１の凹凸領域２１と、第１の凹凸領域２１と平坦領域２０との間に設けられ、主面の上に半導体を結晶成長させる場合の成長核の発生確率が、第１の凹凸領域２１よりも低く且つ平坦領域２０よりも高い、第２の凹部１２が形成された第２の凹凸領域２２とを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体層を基板の上に成長させる際に、凹凸を有する面に結晶成長させる場合がある。例えば、微細な凹凸を有する基板の上に半導体層を結晶成長させることにより、半導体層の結晶性が向上するため、特性の優れた半導体装置を得ること可能となる（例えば、特許文献１を参照。）。
【０００３】
また、半導体発光装置（ＬＥＤ）において、光出射面に２次元周期を有する凹凸である、フォトニック結晶を設けることにより、光取り出し効率を向上させることができる。フォトニック結晶は、２次元周期を有する凹凸を設けた基板の上に半導体層を成長させることにより容易に形成することができる（例えば、特願２００４−１８９８９２を参照。）。
【特許文献１】特開２００２−２８９５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、凸凹を形成した基板の上に、半導体層を結晶成長する場合には、以下のような問題が生じることを本願発明者らは見いだした。図１１はフォトニック結晶を備えたＬＥＤを形成するための基板を示している。図１１に示すようにフォトニック結晶を備えたＬＥＤを形成するための基板１１０には、第１の領域１１２にのみ凹部１１１が周期的に形成されている。凹部１１１は、ＬＥＤの出射光の波長程度の周期を有する格子状に形成する必要がある。従って、通常は電子ビーム描画等を用いて形成しなければならず、基板の生産性を上げるためには描画面積をできるだけ小さくする必要がある。このため、第１の領域１１２の周囲に設けられた第２の領域１１３には凹部は形成されておらず、表面は平坦である。
【０００５】
第１の領域１１２及び第２の領域１１３にＧａＮ等からなるエピタキシャル層１１４を結晶成長すると、エピタキシャル層１１４は、第１の領域１１２の上と、第２の領域１１３とに分離して成長し、結晶成長が不連続になるという問題が生じる。これは、凹部１１１が周期的に形成された第１の領域１１２においては、平坦な第２の領域１１３と比べて成長核の発生確率が高くなり、第１の領域１１２と第２の領域１１３との境界において成長核の発生確率が不連続に変化するためである。第１の領域１１２において第２の領域１１３と比べて成長核の発生率が高くなる理由は、第１の領域１１２においては、凹部１１１により原材料の拡散長が短くなったり、ガス拡散が抑制されたりするという理由及び凹部と平坦部分とではＶ族元素とIII族元素との比が異なる等の理由による。
【０００６】
また、成長核の発生率が不連続に変化する第１の領域１１２と第２の領域１１３との境界付近においては、異常な成長が生じ、膜厚が厚くなるという問題も生じる。境界領域における膜厚は、第１の領域１１２及び第２の領域１１３における膜厚の倍程度となる。
【０００７】
結晶成長後の膜厚が不均一となると、結晶成長後のプロセスにおいて、フォトレジストを均一に塗布することができない、また、貼り合せ工程において密着性が悪化する。第１の領域１１２に凹部１１１の代わりに凸部が形成されている場合にも同じ問題が生じる。
【０００８】
本発明は、本願発明者らが見いだした、フォトニック結晶等を形成する基板の凹凸が形成された領域と平坦な領域との境界付近における、結晶成長が不連続になり、異常成長が発生するという問題を解決し、凹凸が選択的に形成された基板の上に平坦な結晶成長膜が形成された半導体装置及びその製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記従来の目的を達成するため、本発明は半導体装置を、成長核の発生確率がなだらかに変化する基板を備えている構成とする。
【００１０】
具体的に本発明に係る半導体装置は、主面に設けられた第１の凹部又は凸部が形成された第１の凹凸領域と、第１の凹凸領域と隣接して設けられ、主面の上に半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域と比べて低い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板と、基板の上に形成された半導体層とを備えていることを特徴とする。
【００１１】
本発明の半導体装置によれば、第１の凹凸領域と隣接して設けられ、主面の上に半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域と比べて低い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板を備えているため、基板における成長核の発生確率をなだらかに変化させることができる。第１の凹凸領域と、第２の凹凸領域とにおいて連続して半導体を結晶成長させることができる。また、第１の凹凸領域の、第２の凹凸領域と接する側において半導体の異常成長が生じることがない。その結果、平坦で均一な半導体層を備えた半導体装置を実現できる。
【００１２】
本発明の半導体装置において基板は、主面における第２の凹凸領域を挟んで第１の凹凸領域と反対側に設けられた平坦領域を有し、第２の凹凸領域における成長核の発生確率は、平坦領域における成長核の発生確率と比べて高いことが好ましい。このような構成とすることにより、第１の凹凸領域と、第２の凹凸領域と、平坦領域とにおいて連続して半導体を結晶成長させることができる。
【００１３】
本発明の半導体装置において第２の凹凸領域における第２の凹部又は凸部の密度は、第１の凹凸領域における第１の凹部又は凸部の密度と比べて低いことが好ましい。このような構成とすることにより、第２の凹凸領域における成長核の発生確率を第１の凹凸領域における成長核の発生確率よりも小さくできる。
【００１４】
本発明の半導体装置において、第２の凹凸領域は、第１の凹凸領域と接する側における第２の凹部又は凸部の密度が、第１の凹凸領域と接する側の反対側と比べて高いことが好ましい。このような、構成とすることにより、成長核の発生確率をよりなだらかに変化させることが可能となる。
【００１５】
本発明の半導体装置において、第１の凹部又は凸部は、格子状に配列されており、第２の凹部又は凸部は、第１の凹部又は凸部が配列された格子と比べて配列周期が長い格子状に配列されていることが好ましい。このような構成とすることにより、第２の凹凸の密度を第１の凹凸の密度よりも確実に小さくすることができる。
【００１６】
本発明の半導体装置において、第１の凹部又は凸部は、格子状に配列されており、第２の凹部又は凸部は、第１の凹部又は凸部が配列された格子と同一周期の格子の格子点から任意に選択した格子点を除いた格子点に配列されていることが好ましい。このような構成とすることにより、第２の凹凸の密度を第１の凹凸の密度よりも確実に小さくすることができる。
【００１７】
本発明の半導体装置において、第２の凹部又は凸部の径は、第１の凹部又は凸部の径よりも小さいことが好ましい。このような構成とすることにより、第２の凹凸領域における成長核の発生確率を第１の凹凸領域における成長核の発生確率よりも小さくできる。
【００１８】
本発明の半導体装置において第２の凹部又は凸部の径は、第１の凹凸領域と接する側において第１の凹凸領域と接する側の反対側と比べて大きいことが好ましい。このような構成とすることにより、成長核の発生確率をよりなだらかに変化させることが可能となる。
【００１９】
本発明の半導体装置において第１の凹部又は凸部は、第１の凹部であり、第２の凹部又は凸部は、第２の凹部であり、第２の凹部の深さは、第１の凹部の深さ以下であり且つ第１の凹凸領域と接する側において第１の凹凸領域と接する側の反対側と比べて浅いことが好ましい。このような構成とすることにより、第２の凹凸領域における成長核の発生確率を第１の凹凸領域における成長核の発生確率よりも小さくできる。
【００２０】
この場合において第２の凹部は、上部の径が底部の径よりも大きいテーパ形状を有していることが好ましい。このような構成とすることにより、第２の凹部に半導体層を埋め込むことが容易となる。
【００２１】
本発明の半導体装置において第１の凹凸は、第１の凸部であり、第２の凹凸は、第２の凸部であり、第２の凸部の高さは、第１の凸部の高さ以下であり且つ第１の凹凸領域と接する側において第１の凹凸領域と接する側の反対側と比べて低いことが好ましい。
【００２２】
この場合において第２の凸部は、上部の径が底部の径よりも小さいテーパ形状を有していることが好ましい。
【００２３】
本発明の半導体装置の製造方法は、主面に設けられた平坦領域と、主面の平坦領域と異なる部分に設けられ、第１の凹部又は凸部を有する第１の凹凸領域と、第１の凹凸領域と平坦領域との間に設けられ、半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域よりも低く且つ平坦領域よりも高い、第２の凹部又は凸部が形成された第２の凹凸領域とを有する基板を準備する工程（ａ）と、基板の上に、半導体層を結晶成長する工程（ｂ）とを備えていることを特徴とする。
【００２４】
本発明の半導体装置の製造方法によれば、第１の凹凸領域と平坦領域との間に設けられ、半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域よりも低く且つ平坦領域よりも高い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板を備えているため、凹凸が形成された基板の上に結晶性が高く且つ平坦で均一な半導体層を形成することができる。従って、結晶性が高く均一な半導体層を利用した半導体装置及び凹凸を利用した半導体装置を容易に実現することができる。
【００２５】
本発明の半導体装置の製造方法において工程（ａ）は、第１の凹凸領域と第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凹部又は凸部と第２の凹部又は凸部とをそれぞれ形成する工程であり、第２の凹凸領域における第２の凹部又は凸部の密度は、第１の凹凸領域における第１の凹部又は凸部の密度と比べて低くなるように形成することが好ましい。
【００２６】
本発明の半導体装置の製造方法において工程（ａ）は、第１の凹凸領域と第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凹部と第２の凹部とをそれぞれ形成する工程であり、第２の凹部の深さは、第１の凹部の深さ以下であり且つ第１の凹凸領域と接する側において平坦領域と接する側と比べて浅くすることが好ましい。
【００２７】
本発明の半導体装置の製造方法において工程（ａ）は、第１の凹凸領域と第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凸部と第２の凸部とをそれぞれ形成する工程であり、第２の凸部の高さは、第１の凸部の高さ以下であり且つ第１の凹凸領域と接する側において平坦領域と接する側と比べて低くすることが好ましい。
【００２８】
本発明の半導体装置の製造方法は工程（ｂ）よりも後に、基板を除去する工程をさらに備えていることが好ましい。このような構成とすることにより、半導体層の表面にフォトニック結晶を形成することができる。また、半導体発光装置とした場合に、基板による光の吸収を防止し、より発光効率を向上させることができる。
【００２９】
本発明の半導体装置の製造方法は工程（ｂ）よりも後に、基板の平坦領域を除去する工程をさらに備えていてもよい。
【発明の効果】
【００３０】
本発明に係る半導体装置及びその製造方法によれば、凹凸が選択的に形成された基板の上に平坦な結晶成長膜が形成された半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の形成用基板であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
【００３２】
基板１０の主面には、平坦領域２０と、第１の凹部１１が形成された第１の凹凸領域２１と、平坦領域２０と第１の凹凸領域２１との間に設けられ、第１の凹部１１と比べて密度が低い第２の凹部１２が形成された第２の凹凸領域２２とが設けられている。
【００３３】
フォトニック結晶を形成する場合には、第１の凹凸領域２１において第１の凹部１１を、ＬＥＤの出射光の波長と同程度の長さの周期を有する格子状に形成する。例えば、一般的な波長が４５０ｎｍのＧａＮ系のＬＥＤにおいては、周期を４００ｎｍ程度の三角格子状に形成すればよい。
【００３４】
結晶成長は、供給された原料ガスが基板付近で反応した生成物から成長核が発生し、発生した成長核から２次元的又は３次元的に結晶が成長したり、成長核同士が重合することにより進行する。基板に凹部が形成されている場合には、原料ガス及び反応生成物の拡散が抑制されるため、成長核の発生確率が高くなり、凹部の密度が高い程成長核の発生確率が高くなる。
【００３５】
本実施形態の半導体装置の形成用基板においては、第２の凹凸領域２２には、第２の凹部１２が４０００ｎｍの周期で三角格子状に形成されており、第２の凹部１２の密度は第１の凹部１１の密度よりも小さくなる。従って、第２の凹凸領域２２の成長核の発生確率は、第１の凹凸領域２１と比べて小さく、平坦領域２０と比べて大きい。つまり、成長核の発生確率が第１の凹凸領域２１から第２の凹凸領域２２を経て平坦領域２０まで、段階的に変化するため、第１の凹凸領域２１、第２の凹凸領域２２及び平坦領域２０のそれぞれにおいて分離して結晶成長が進むことを抑えることができる。また、第１の凹凸領域２１と第２の凹凸領域２２との境界部分及び第２の凹凸領域２２と平坦領域２０との境界部分において、異常成長が生じにくくなる。その結果、均一で平坦な結晶膜を得ることが可能となる。
【００３６】
図２は凹部の形成周期と半導体層の異常成長との関係を測定した結果を示している。一定周期の凹部を形成した基板の上に、半導体層としてＡｌＧａＮ膜をＭＯＣＶＤ法により１μｍ成長させた。図２の横軸は凹部の周期を示しており、縦軸は凹部の形成領域と平坦領域との境界部分における膜厚を示している。なお、基板にはサファイアを用い、凹部の直径は２００ｎｍ、深さは１５０ｎｍとした。
【００３７】
図２に示すように凹部の形成周期が長くなるに従い、境界部分と他の部分との膜厚の差は小さくなり、境界部分における異常成長が生じにくくなり、膜の段切れが生じなくなる。結晶成長後のフォトレジストの塗布を均一に行うためには、膜厚の差を３００ｎｍ以下として、膜の段切れをなくし、連続膜とすることが好ましい。従って、第２の凹部１２の周期は３０００ｎｍ以上とすることが好ましい。
【００３８】
一方、第２の凹部１２の周期と第１の凹部１１の周期との差が大きくなりすぎると、第１の凹凸領域２１と第２の凹凸領域２２との境界部分において異常成長が発生する。従って、第２の凹部１２の周期は、第１の凹部１１の周期の１５倍以下とすることが好ましい。
【００３９】
第２の凹凸領域２２の幅は、異常成長を抑制するためにはできるだけ広くすることが好ましいが、第２の凹凸領域２２の形成によるプロセス時間の増加を考慮すると、５０μｍ程度とすればよい。
【００４０】
第２の凹凸領域２２において、第２の凹部１２の周期を段階的に変化させてもよい。例えば、図３に示すように第２の凹凸領域２２の第１の凹凸領域２１の側から平坦領域２０の側へ、第２の凹部１２の周期を４００ｎｍ、１０００ｎｍ、１５００ｎｍ、３０００ｎｍ、５０００ｎｍと順に変化させる。これにより、成長核の発生確率をより連続的に変化させることができるため、結晶膜の均一性が向上する。また、第１の凹部１１の周期が非常に短い場合にも、均一な結晶膜を得ることが可能となる。
【００４１】
本実施形態においては、第２の凹部１２の周期を第１の凹部１１の周期よりも長くすることにより、第２の凹部１２の密度を第１の凹部１１よりも小さくしている。しかし、図４に示すように周期自体は第１の凹部と同じとして、格子点をランダムに間引くことにより密度を小さくしてもよい。この場合、第２の凹部１２の密度は、第１の凹部１１の密度の１０分の１〜１５分の１程度とすることが好ましい。また、密度を徐々に変化させてもよい。
【００４２】
また、図５に示すように第２の凹部１２の直径を小さくすることにより、第２の凹部１２の密度を第１の凹部１１より小さくしてもよい。例えば、第２の凹凸領域２２の第１の凹凸領域２１の側から平坦領域２０の側へ、第２の凹部１２の直径を２００ｎｍ、１５０ｎｍ、１００ｎｍ、５０ｎｍと順に小さくする。
【００４３】
以上示したような本実施形態の基板は、結晶性に優れた半導体層を第１の凹凸領域の上に形成できる。従って、半導体発光装置（ＬＥＤ）、高電子移動度トランジスタ（ＨＥＭＴ）及びヘテロ接合バイポーラトランジスタ（ＨＢＴ）等の半導体層の結晶性を向上させ高性能化することができる。また、ＬＥＤに用いた場合には、第１の凹凸領域の上に半導体層を形成することによりフォトニック結晶を容易に形成することができる。
【００４４】
さらに、第１の凹凸領域と、第１の凹凸領域と比べて成長核の発生密度が小さい第２の凹凸領域とを備えているため、基板の上に均一で平坦な半導体層を形成することができる。これにより、半導体層を成長した後の工程においてレジストの塗布等が容易となり、半導体装置の製造を容易に行うことが可能となる。
【００４５】
本実施形態においては、第１の凹凸領域２１及び第２の凹凸領域２２に凹部を形成したが、凸部を形成してもよい。また、基板自体に凹凸を形成する例を示しているが、基板の上に下地層を形成し、下地層に凹凸を形成してもよい。また、第１の凹部１１及び第２の凹部１２を三角格子状に配列したが、正方格子又は六方格子等に配列してもよい。基板の上に形成する半導体層の結晶性を高める場合には、第１の凹部１１及び第２の凹部１２を格子状ではなくランダムに配置してもよい。
【００４６】
（第１の実施形態の一変形例）
以下に、第１の実施形態の一変形例について図面を参照して説明する。図６は第１の実施形態の一変形例に係る、半導体装置の形成用基板であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
【００４７】
第１の実施形態においては、第２の凹部１２の密度を第１の凹部１１の密度よりも小さくすることにより、第２の凹凸領域２２における成長核の発生確率を、第１の凹凸領域２１における成長核の発生確率と比べて小さくした。本変形例においては、第２の凹部１２の深さを第１の凹部１１の深さよりも浅くすることにより、第２の凹凸領域２２における成長核の発生確率を第１の凹凸領域２１における成長核の発生確率と比べて小さくしている。
【００４８】
例えば、第２の凹凸領域２２の第１の凹凸領域２１の側から平坦領域２０の側へ、第２の凹部１２の深さを１５０ｎｍ、１２０ｎｍ、９０ｎｍ、６０ｎｍ、３０ｎｍと順に小さくする。凹部の深さは、電子ビームのドーズ量を調整することにより、レジストパターンの抜き量を変えることにより変化させればよい。
【００４９】
さらに、図７に示すように、第２の凹部１２の断面形状をテーパを有する形状としてもよい。第２の凹部１２の側壁を外側に向けて傾斜させることにより、第２の凹部１２の上端部においてなだらかに結晶を成長させることができ、より均一な結晶膜を得ることが可能となる。第２の凹部１２の底面がＶ字状の例を示しているが、底面は平らでもよい。
【００５０】
本変形例においても凹部に代えて、凸部を形成してもよい。また、基板自体に凹凸を形成する代わりに、基板の上に下地層を形成し、下地層に凹凸を形成してもよい。
【００５１】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図８は第２の実施形態に係る半導体装置の断面構成を示している。図８に示すように本実施形態の半導体装置は発光装置（ＬＥＤ）であり、サファイアからなる基板３０と、基板３０の上に形成された半導体層５０とを含む。
【００５２】
基板３０には、平坦領域４０と、第１の凹部３１が形成された第１の凹凸領域４１と、平坦領域４０と第１の凹凸領域４１との間に設けられ、第１の凹部３１と比べて密度が低い第２の凹部３２が形成された第２の凹凸領域４２とが設けられている。第１の凹部３１は、直径が２００ｎｍで深さが１５０ｎｍであり、４００ｎｍ周期の三角格子状に配置されている。第２の凹部３２は、直径が２００ｎｍで深さが１５０ｎｍであり、４０００ｎｍ周期の三角格子状に配置されている。第２の凹凸領域４２の幅は５０μｍである。
【００５３】
半導体層５０は、基板３０の上に形成された厚さが４μｍのｎ型ＧａＮ層５１と、厚さが３ｎｍのＩｎＧａＮ活性層５２と、厚さが２００ｎｍのｐ型ＧａＮ層５３とからなる。ｐ型ＧａＮ層５３の上には、白金と金とが順次積層された厚さが１μｍの高反射ｐ側電極５４が形成されている。ｎ型ＧａＮ層５１の一部は露出されており、露出部分には、チタンと金とが順次積層された厚さが１μｍのｎ側電極５５が形成されている。
【００５４】
発光光は、基板３０の側から取り出される。基板３０には周期的に形成された第１の凹部３１が設けられているため、ｎ型ＧａＮ層５１と基板３０との界面に対して臨界屈折角よりも大きい法線角度で活性層５２から放出された光も、装置から出射される。
【００５５】
一方、第１の凹凸領域４１と平坦領域４０との間には、第１の凹部３１と比べて密度が低い第２の凹部３２が形成された第２の凹凸領域４２が設けられている。従って、第１の凹凸領域４１と第２の凹凸領域４２との界面及び第２の凹凸領域４２と平坦領域４０との界面において半導体層５０が異常成長することがなく、平坦で均一な半導体層５０を得ることができる。その結果、半導体層５０にフォトレジストを均一に塗布することが可能となり、結晶成長後の電極形成工程等を効率よく行うことができる。
【００５６】
なお、本実施形態においては、第２の凹部３２の周期を第１の凹部３１の周期よりも長くした基板３０を用いたが、第１の実施形態又は第１の実施形態の一変形例において示した他の基板を用いても同様の効果が得られる。また、基板にサファイアを用いたが、活性層から放射される光に対して透明な材料であれば、他の材質の基板を用いてもよい。
【００５７】
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図９は第３の実施形態に係る半導体装置の断面構成を示している。図９に示すように本実施形態の半導体装置は、出射面にフォトニック結晶が形成されたＬＥＤである。保持基板８７の上に、ｐ側電極８４を介在させて、ｐ型ＧａＮ層８３と、ＩｎＧａＮ活性層８２と、ｎ型ＧａＮ層８１とが順次形成された半導体層が保持されている。ｎ型ＧａＮ層８１の上には、ｎ側電極８５が形成されていると共に、直径が２００ｎｍで高さが１５０ｎｍのフォトニック結晶が４００ｎｍ周期の三角格子状に配置されている。
【００５８】
図１０は本実施形態に係るフォトニック結晶を有するＬＥＤの製造方法を工程順に示している。まず、図１０（ａ）に示すように、サファイアからなる基板６０に、第１の凹凸領域７１及び第２の凹凸領域７２を形成する。第１の凹凸領域７１には、直径が２００で深さが１５０ｎｍの第１の凹部６１を４００ｎｍ周期の三角格子状に形成する。第２の凹凸領域７２は第１の凹凸領域７１の周囲に５０μｍの幅で設け、直径が２００ｎｍで深さが１５０ｎｍの第２の凹部６２を４０００ｎｍ周期の三角格子状に形成する。第１の凹部６１及び第２の凹部６２は、電子ビーム露光と反応性イオンエッチング（ＲＩＥ）法とを用いて形成すればよい。第２の凹凸領域７２の外側は、平坦領域７０となっている。
【００５９】
次に、図１０（ｂ）に示すように基板６０の上に、有機金属化学気相堆積（ＭＯＣＶＤ）法を用いてｎ型ＧａＮ層８１と、ＩｎＧａＮ活性層８２と、ｐ型ＧａＮ層８３とを順次結晶成長する。
【００６０】
次に、図１０（ｃ）に示すようにｐ型ＧａＮ層８３の上に厚さが１μｍの白金と金とが順次積層された層からなるｐ側電極８４を形成した後、導電性の保持基板８７をｐ側電極８４の上に貼り付ける。
【００６１】
次に、図１０（ｄ）に示すように基板６０を剥離する。これにより、ｎ型ＧａＮ層８１の表面にフォトニック結晶が露出する。続いて、ｎ型ＧａＮ層８１の表面にチタンと金とからなるｎ側電極８５を形成する。
【００６２】
本実施形態の半導体装置の製造方法によれば、第１の凹部６１が周期的に形成された基板６０の上に、ｎ型ＧａＮ層８１を成長させた後、基板６０を除去することにより、容易にフォトニック結晶を形成することができる。また、第１の凹部６１が形成された第１の凹凸領域７１と平坦領域７０との間には、第１の凹部６１と比べて密度が小さい第２の凹部６２が形成された第２の凹凸領域７２が設けられている。
【００６３】
成長核の発生確率は、第１の凹凸領域７１から第２の凹凸領域７２を経て平坦領域７０まで順に小さくなる。従って、基板６０の上に半導体層を平坦に成長させることが可能となる。ｐ側電極８４の形成及び保持基板８７の貼り付け等の工程は、平坦面を加工する工程となるため、精度良く行うことができる。その結果、電気的特性に優れたＬＥＤを歩留まりよく製造することが可能となる。
【００６４】
なお、本実施形態において、第２の凹部６２の周期を第１の凹部６１の周期と比べて長くした基板６０を用いたが、第１の実施形態及び一変形例において示した他の基板を用いてもよい。また、基板に凹部を形成する例を示したが、凸部を形成してもよい。
【００６５】
なお、上記実施形態において波長が４５０ｎｍの青色ＬＥＤを例に説明したが、活性層にＡｌＧａＩｎＮを用い、ｎ型およびｐ型ＧａＮ層の代わりにＡｌＧａＮを用い、紫外ＬＥＤを形成した場合でも、上記と同様の効果が得られる。
【産業上の利用可能性】
【００６６】
本発明に係る半導体装置及びその製造方法は、凹凸が選択的に形成された基板の上に平坦な結晶成長膜を形成することができ、半導体装置及びその製造方法等として有用である
【図面の簡単な説明】
【００６７】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置に用いる基板を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】本発明の第１の実施形態に係る半導体装置における基板に形成した凹部の周期と、半導体層の異常成長との関係を示すグラフである。
【図３】本発明の第１の実施形態に係る半導体装置に用いる基板の別の例を示す平面図である。
【図４】本発明の第１の実施形態に係る半導体装置に用いる基板の別の例を示す平面図である。
【図５】本発明の第１の実施形態に係る半導体装置に用いる基板の別の例を示す平面図である。
【図６】（ａ）及び（ｂ）は本発明の第１の実施形態の一変形例に係る半導体装置に用いる基板を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIｂ−VIｂ線における断面図である。
【図７】本発明の第１の実施形態の一変形例に係る半導体装置に用いる基板の別の例を示す断面図である。
【図８】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図９】本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】本発明の課題を説明するために従来の基板に形成された半導体層の構造を示す断面図である。
【符号の説明】
【００６８】
１０ 基板
１１ 第１の凹部
１２ 第２の凹部
２０ 平坦領域
２１ 第１の凹凸領域
２２ 第２の凹凸領域
３０ 基板
３１ 第１の凹部
３２ 第２の凹部
４０ 平坦領域
４１ 第１の凹凸領域
４２ 第２の凹凸領域
５１ ｎ型ＧａＮ層
５２ ＩｎＧａＮ活性層
５３ ｐ型ＧａＮ層
５４ ｐ側電極
５５ ｎ側電極
６０ 基板
６１ 第１の凹部
６２ 第２の凹部
７０ 平坦領域
７１ 第１の凹凸領域
７２ 第２の凹凸領域
８１ ｎ型ＧａＮ層
８２ ＩｎＧａＮ活性層
８３ ｐ型ＧａＮ層
８４ ｐ側電極
８５ ｎ側電極
８７ 保持基板
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体層を基板の上に成長させる際に、凹凸を有する面に結晶成長させる場合がある。例えば、微細な凹凸を有する基板の上に半導体層を結晶成長させることにより、半導体層の結晶性が向上するため、特性の優れた半導体装置を得ること可能となる（例えば、特許文献１を参照。）。
【０００３】
また、半導体発光装置（ＬＥＤ）において、光出射面に２次元周期を有する凹凸である、フォトニック結晶を設けることにより、光取り出し効率を向上させることができる。フォトニック結晶は、２次元周期を有する凹凸を設けた基板の上に半導体層を成長させることにより容易に形成することができる（例えば、特願２００４−１８９８９２を参照。）。
【特許文献１】特開２００２−２８９５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、凸凹を形成した基板の上に、半導体層を結晶成長する場合には、以下のような問題が生じることを本願発明者らは見いだした。図１１はフォトニック結晶を備えたＬＥＤを形成するための基板を示している。図１１に示すようにフォトニック結晶を備えたＬＥＤを形成するための基板１１０には、第１の領域１１２にのみ凹部１１１が周期的に形成されている。凹部１１１は、ＬＥＤの出射光の波長程度の周期を有する格子状に形成する必要がある。従って、通常は電子ビーム描画等を用いて形成しなければならず、基板の生産性を上げるためには描画面積をできるだけ小さくする必要がある。このため、第１の領域１１２の周囲に設けられた第２の領域１１３には凹部は形成されておらず、表面は平坦である。
【０００５】
第１の領域１１２及び第２の領域１１３にＧａＮ等からなるエピタキシャル層１１４を結晶成長すると、エピタキシャル層１１４は、第１の領域１１２の上と、第２の領域１１３とに分離して成長し、結晶成長が不連続になるという問題が生じる。これは、凹部１１１が周期的に形成された第１の領域１１２においては、平坦な第２の領域１１３と比べて成長核の発生確率が高くなり、第１の領域１１２と第２の領域１１３との境界において成長核の発生確率が不連続に変化するためである。第１の領域１１２において第２の領域１１３と比べて成長核の発生率が高くなる理由は、第１の領域１１２においては、凹部１１１により原材料の拡散長が短くなったり、ガス拡散が抑制されたりするという理由及び凹部と平坦部分とではＶ族元素とIII族元素との比が異なる等の理由による。
【０００６】
また、成長核の発生率が不連続に変化する第１の領域１１２と第２の領域１１３との境界付近においては、異常な成長が生じ、膜厚が厚くなるという問題も生じる。境界領域における膜厚は、第１の領域１１２及び第２の領域１１３における膜厚の倍程度となる。
【０００７】
結晶成長後の膜厚が不均一となると、結晶成長後のプロセスにおいて、フォトレジストを均一に塗布することができない、また、貼り合せ工程において密着性が悪化する。第１の領域１１２に凹部１１１の代わりに凸部が形成されている場合にも同じ問題が生じる。
【０００８】
本発明は、本願発明者らが見いだした、フォトニック結晶等を形成する基板の凹凸が形成された領域と平坦な領域との境界付近における、結晶成長が不連続になり、異常成長が発生するという問題を解決し、凹凸が選択的に形成された基板の上に平坦な結晶成長膜が形成された半導体装置及びその製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記従来の目的を達成するため、本発明は半導体装置を、成長核の発生確率がなだらかに変化する基板を備えている構成とする。
【００１０】
具体的に本発明に係る半導体装置は、主面に設けられた第１の凹部又は凸部が形成された第１の凹凸領域と、第１の凹凸領域と隣接して設けられ、主面の上に半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域と比べて低い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板と、基板の上に形成された半導体層とを備えていることを特徴とする。
【００１１】
本発明の半導体装置によれば、第１の凹凸領域と隣接して設けられ、主面の上に半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域と比べて低い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板を備えているため、基板における成長核の発生確率をなだらかに変化させることができる。第１の凹凸領域と、第２の凹凸領域とにおいて連続して半導体を結晶成長させることができる。また、第１の凹凸領域の、第２の凹凸領域と接する側において半導体の異常成長が生じることがない。その結果、平坦で均一な半導体層を備えた半導体装置を実現できる。
【００１２】
本発明の半導体装置において基板は、主面における第２の凹凸領域を挟んで第１の凹凸領域と反対側に設けられた平坦領域を有し、第２の凹凸領域における成長核の発生確率は、平坦領域における成長核の発生確率と比べて高いことが好ましい。このような構成とすることにより、第１の凹凸領域と、第２の凹凸領域と、平坦領域とにおいて連続して半導体を結晶成長させることができる。
【００１３】
本発明の半導体装置において第２の凹凸領域における第２の凹部又は凸部の密度は、第１の凹凸領域における第１の凹部又は凸部の密度と比べて低いことが好ましい。このような構成とすることにより、第２の凹凸領域における成長核の発生確率を第１の凹凸領域における成長核の発生確率よりも小さくできる。
【００１４】
本発明の半導体装置において、第２の凹凸領域は、第１の凹凸領域と接する側における第２の凹部又は凸部の密度が、第１の凹凸領域と接する側の反対側と比べて高いことが好ましい。このような、構成とすることにより、成長核の発生確率をよりなだらかに変化させることが可能となる。
【００１５】
本発明の半導体装置において、第１の凹部又は凸部は、格子状に配列されており、第２の凹部又は凸部は、第１の凹部又は凸部が配列された格子と比べて配列周期が長い格子状に配列されていることが好ましい。このような構成とすることにより、第２の凹凸の密度を第１の凹凸の密度よりも確実に小さくすることができる。
【００１６】
本発明の半導体装置において、第１の凹部又は凸部は、格子状に配列されており、第２の凹部又は凸部は、第１の凹部又は凸部が配列された格子と同一周期の格子の格子点から任意に選択した格子点を除いた格子点に配列されていることが好ましい。このような構成とすることにより、第２の凹凸の密度を第１の凹凸の密度よりも確実に小さくすることができる。
【００１７】
本発明の半導体装置において、第２の凹部又は凸部の径は、第１の凹部又は凸部の径よりも小さいことが好ましい。このような構成とすることにより、第２の凹凸領域における成長核の発生確率を第１の凹凸領域における成長核の発生確率よりも小さくできる。
【００１８】
本発明の半導体装置において第２の凹部又は凸部の径は、第１の凹凸領域と接する側において第１の凹凸領域と接する側の反対側と比べて大きいことが好ましい。このような構成とすることにより、成長核の発生確率をよりなだらかに変化させることが可能となる。
【００１９】
本発明の半導体装置において第１の凹部又は凸部は、第１の凹部であり、第２の凹部又は凸部は、第２の凹部であり、第２の凹部の深さは、第１の凹部の深さ以下であり且つ第１の凹凸領域と接する側において第１の凹凸領域と接する側の反対側と比べて浅いことが好ましい。このような構成とすることにより、第２の凹凸領域における成長核の発生確率を第１の凹凸領域における成長核の発生確率よりも小さくできる。
【００２０】
この場合において第２の凹部は、上部の径が底部の径よりも大きいテーパ形状を有していることが好ましい。このような構成とすることにより、第２の凹部に半導体層を埋め込むことが容易となる。
【００２１】
本発明の半導体装置において第１の凹凸は、第１の凸部であり、第２の凹凸は、第２の凸部であり、第２の凸部の高さは、第１の凸部の高さ以下であり且つ第１の凹凸領域と接する側において第１の凹凸領域と接する側の反対側と比べて低いことが好ましい。
【００２２】
この場合において第２の凸部は、上部の径が底部の径よりも小さいテーパ形状を有していることが好ましい。
【００２３】
本発明の半導体装置の製造方法は、主面に設けられた平坦領域と、主面の平坦領域と異なる部分に設けられ、第１の凹部又は凸部を有する第１の凹凸領域と、第１の凹凸領域と平坦領域との間に設けられ、半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域よりも低く且つ平坦領域よりも高い、第２の凹部又は凸部が形成された第２の凹凸領域とを有する基板を準備する工程（ａ）と、基板の上に、半導体層を結晶成長する工程（ｂ）とを備えていることを特徴とする。
【００２４】
本発明の半導体装置の製造方法によれば、第１の凹凸領域と平坦領域との間に設けられ、半導体を結晶成長させる場合の成長核の発生確率が第１の凹凸領域よりも低く且つ平坦領域よりも高い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板を備えているため、凹凸が形成された基板の上に結晶性が高く且つ平坦で均一な半導体層を形成することができる。従って、結晶性が高く均一な半導体層を利用した半導体装置及び凹凸を利用した半導体装置を容易に実現することができる。
【００２５】
本発明の半導体装置の製造方法において工程（ａ）は、第１の凹凸領域と第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凹部又は凸部と第２の凹部又は凸部とをそれぞれ形成する工程であり、第２の凹凸領域における第２の凹部又は凸部の密度は、第１の凹凸領域における第１の凹部又は凸部の密度と比べて低くなるように形成することが好ましい。
【００２６】
本発明の半導体装置の製造方法において工程（ａ）は、第１の凹凸領域と第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凹部と第２の凹部とをそれぞれ形成する工程であり、第２の凹部の深さは、第１の凹部の深さ以下であり且つ第１の凹凸領域と接する側において平坦領域と接する側と比べて浅くすることが好ましい。
【００２７】
本発明の半導体装置の製造方法において工程（ａ）は、第１の凹凸領域と第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凸部と第２の凸部とをそれぞれ形成する工程であり、第２の凸部の高さは、第１の凸部の高さ以下であり且つ第１の凹凸領域と接する側において平坦領域と接する側と比べて低くすることが好ましい。
【００２８】
本発明の半導体装置の製造方法は工程（ｂ）よりも後に、基板を除去する工程をさらに備えていることが好ましい。このような構成とすることにより、半導体層の表面にフォトニック結晶を形成することができる。また、半導体発光装置とした場合に、基板による光の吸収を防止し、より発光効率を向上させることができる。
【００２９】
本発明の半導体装置の製造方法は工程（ｂ）よりも後に、基板の平坦領域を除去する工程をさらに備えていてもよい。
【発明の効果】
【００３０】
本発明に係る半導体装置及びその製造方法によれば、凹凸が選択的に形成された基板の上に平坦な結晶成長膜が形成された半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の形成用基板であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
【００３２】
基板１０の主面には、平坦領域２０と、第１の凹部１１が形成された第１の凹凸領域２１と、平坦領域２０と第１の凹凸領域２１との間に設けられ、第１の凹部１１と比べて密度が低い第２の凹部１２が形成された第２の凹凸領域２２とが設けられている。
【００３３】
フォトニック結晶を形成する場合には、第１の凹凸領域２１において第１の凹部１１を、ＬＥＤの出射光の波長と同程度の長さの周期を有する格子状に形成する。例えば、一般的な波長が４５０ｎｍのＧａＮ系のＬＥＤにおいては、周期を４００ｎｍ程度の三角格子状に形成すればよい。
【００３４】
結晶成長は、供給された原料ガスが基板付近で反応した生成物から成長核が発生し、発生した成長核から２次元的又は３次元的に結晶が成長したり、成長核同士が重合することにより進行する。基板に凹部が形成されている場合には、原料ガス及び反応生成物の拡散が抑制されるため、成長核の発生確率が高くなり、凹部の密度が高い程成長核の発生確率が高くなる。
【００３５】
本実施形態の半導体装置の形成用基板においては、第２の凹凸領域２２には、第２の凹部１２が４０００ｎｍの周期で三角格子状に形成されており、第２の凹部１２の密度は第１の凹部１１の密度よりも小さくなる。従って、第２の凹凸領域２２の成長核の発生確率は、第１の凹凸領域２１と比べて小さく、平坦領域２０と比べて大きい。つまり、成長核の発生確率が第１の凹凸領域２１から第２の凹凸領域２２を経て平坦領域２０まで、段階的に変化するため、第１の凹凸領域２１、第２の凹凸領域２２及び平坦領域２０のそれぞれにおいて分離して結晶成長が進むことを抑えることができる。また、第１の凹凸領域２１と第２の凹凸領域２２との境界部分及び第２の凹凸領域２２と平坦領域２０との境界部分において、異常成長が生じにくくなる。その結果、均一で平坦な結晶膜を得ることが可能となる。
【００３６】
図２は凹部の形成周期と半導体層の異常成長との関係を測定した結果を示している。一定周期の凹部を形成した基板の上に、半導体層としてＡｌＧａＮ膜をＭＯＣＶＤ法により１μｍ成長させた。図２の横軸は凹部の周期を示しており、縦軸は凹部の形成領域と平坦領域との境界部分における膜厚を示している。なお、基板にはサファイアを用い、凹部の直径は２００ｎｍ、深さは１５０ｎｍとした。
【００３７】
図２に示すように凹部の形成周期が長くなるに従い、境界部分と他の部分との膜厚の差は小さくなり、境界部分における異常成長が生じにくくなり、膜の段切れが生じなくなる。結晶成長後のフォトレジストの塗布を均一に行うためには、膜厚の差を３００ｎｍ以下として、膜の段切れをなくし、連続膜とすることが好ましい。従って、第２の凹部１２の周期は３０００ｎｍ以上とすることが好ましい。
【００３８】
一方、第２の凹部１２の周期と第１の凹部１１の周期との差が大きくなりすぎると、第１の凹凸領域２１と第２の凹凸領域２２との境界部分において異常成長が発生する。従って、第２の凹部１２の周期は、第１の凹部１１の周期の１５倍以下とすることが好ましい。
【００３９】
第２の凹凸領域２２の幅は、異常成長を抑制するためにはできるだけ広くすることが好ましいが、第２の凹凸領域２２の形成によるプロセス時間の増加を考慮すると、５０μｍ程度とすればよい。
【００４０】
第２の凹凸領域２２において、第２の凹部１２の周期を段階的に変化させてもよい。例えば、図３に示すように第２の凹凸領域２２の第１の凹凸領域２１の側から平坦領域２０の側へ、第２の凹部１２の周期を４００ｎｍ、１０００ｎｍ、１５００ｎｍ、３０００ｎｍ、５０００ｎｍと順に変化させる。これにより、成長核の発生確率をより連続的に変化させることができるため、結晶膜の均一性が向上する。また、第１の凹部１１の周期が非常に短い場合にも、均一な結晶膜を得ることが可能となる。
【００４１】
本実施形態においては、第２の凹部１２の周期を第１の凹部１１の周期よりも長くすることにより、第２の凹部１２の密度を第１の凹部１１よりも小さくしている。しかし、図４に示すように周期自体は第１の凹部と同じとして、格子点をランダムに間引くことにより密度を小さくしてもよい。この場合、第２の凹部１２の密度は、第１の凹部１１の密度の１０分の１〜１５分の１程度とすることが好ましい。また、密度を徐々に変化させてもよい。
【００４２】
また、図５に示すように第２の凹部１２の直径を小さくすることにより、第２の凹部１２の密度を第１の凹部１１より小さくしてもよい。例えば、第２の凹凸領域２２の第１の凹凸領域２１の側から平坦領域２０の側へ、第２の凹部１２の直径を２００ｎｍ、１５０ｎｍ、１００ｎｍ、５０ｎｍと順に小さくする。
【００４３】
以上示したような本実施形態の基板は、結晶性に優れた半導体層を第１の凹凸領域の上に形成できる。従って、半導体発光装置（ＬＥＤ）、高電子移動度トランジスタ（ＨＥＭＴ）及びヘテロ接合バイポーラトランジスタ（ＨＢＴ）等の半導体層の結晶性を向上させ高性能化することができる。また、ＬＥＤに用いた場合には、第１の凹凸領域の上に半導体層を形成することによりフォトニック結晶を容易に形成することができる。
【００４４】
さらに、第１の凹凸領域と、第１の凹凸領域と比べて成長核の発生密度が小さい第２の凹凸領域とを備えているため、基板の上に均一で平坦な半導体層を形成することができる。これにより、半導体層を成長した後の工程においてレジストの塗布等が容易となり、半導体装置の製造を容易に行うことが可能となる。
【００４５】
本実施形態においては、第１の凹凸領域２１及び第２の凹凸領域２２に凹部を形成したが、凸部を形成してもよい。また、基板自体に凹凸を形成する例を示しているが、基板の上に下地層を形成し、下地層に凹凸を形成してもよい。また、第１の凹部１１及び第２の凹部１２を三角格子状に配列したが、正方格子又は六方格子等に配列してもよい。基板の上に形成する半導体層の結晶性を高める場合には、第１の凹部１１及び第２の凹部１２を格子状ではなくランダムに配置してもよい。
【００４６】
（第１の実施形態の一変形例）
以下に、第１の実施形態の一変形例について図面を参照して説明する。図６は第１の実施形態の一変形例に係る、半導体装置の形成用基板であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
【００４７】
第１の実施形態においては、第２の凹部１２の密度を第１の凹部１１の密度よりも小さくすることにより、第２の凹凸領域２２における成長核の発生確率を、第１の凹凸領域２１における成長核の発生確率と比べて小さくした。本変形例においては、第２の凹部１２の深さを第１の凹部１１の深さよりも浅くすることにより、第２の凹凸領域２２における成長核の発生確率を第１の凹凸領域２１における成長核の発生確率と比べて小さくしている。
【００４８】
例えば、第２の凹凸領域２２の第１の凹凸領域２１の側から平坦領域２０の側へ、第２の凹部１２の深さを１５０ｎｍ、１２０ｎｍ、９０ｎｍ、６０ｎｍ、３０ｎｍと順に小さくする。凹部の深さは、電子ビームのドーズ量を調整することにより、レジストパターンの抜き量を変えることにより変化させればよい。
【００４９】
さらに、図７に示すように、第２の凹部１２の断面形状をテーパを有する形状としてもよい。第２の凹部１２の側壁を外側に向けて傾斜させることにより、第２の凹部１２の上端部においてなだらかに結晶を成長させることができ、より均一な結晶膜を得ることが可能となる。第２の凹部１２の底面がＶ字状の例を示しているが、底面は平らでもよい。
【００５０】
本変形例においても凹部に代えて、凸部を形成してもよい。また、基板自体に凹凸を形成する代わりに、基板の上に下地層を形成し、下地層に凹凸を形成してもよい。
【００５１】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図８は第２の実施形態に係る半導体装置の断面構成を示している。図８に示すように本実施形態の半導体装置は発光装置（ＬＥＤ）であり、サファイアからなる基板３０と、基板３０の上に形成された半導体層５０とを含む。
【００５２】
基板３０には、平坦領域４０と、第１の凹部３１が形成された第１の凹凸領域４１と、平坦領域４０と第１の凹凸領域４１との間に設けられ、第１の凹部３１と比べて密度が低い第２の凹部３２が形成された第２の凹凸領域４２とが設けられている。第１の凹部３１は、直径が２００ｎｍで深さが１５０ｎｍであり、４００ｎｍ周期の三角格子状に配置されている。第２の凹部３２は、直径が２００ｎｍで深さが１５０ｎｍであり、４０００ｎｍ周期の三角格子状に配置されている。第２の凹凸領域４２の幅は５０μｍである。
【００５３】
半導体層５０は、基板３０の上に形成された厚さが４μｍのｎ型ＧａＮ層５１と、厚さが３ｎｍのＩｎＧａＮ活性層５２と、厚さが２００ｎｍのｐ型ＧａＮ層５３とからなる。ｐ型ＧａＮ層５３の上には、白金と金とが順次積層された厚さが１μｍの高反射ｐ側電極５４が形成されている。ｎ型ＧａＮ層５１の一部は露出されており、露出部分には、チタンと金とが順次積層された厚さが１μｍのｎ側電極５５が形成されている。
【００５４】
発光光は、基板３０の側から取り出される。基板３０には周期的に形成された第１の凹部３１が設けられているため、ｎ型ＧａＮ層５１と基板３０との界面に対して臨界屈折角よりも大きい法線角度で活性層５２から放出された光も、装置から出射される。
【００５５】
一方、第１の凹凸領域４１と平坦領域４０との間には、第１の凹部３１と比べて密度が低い第２の凹部３２が形成された第２の凹凸領域４２が設けられている。従って、第１の凹凸領域４１と第２の凹凸領域４２との界面及び第２の凹凸領域４２と平坦領域４０との界面において半導体層５０が異常成長することがなく、平坦で均一な半導体層５０を得ることができる。その結果、半導体層５０にフォトレジストを均一に塗布することが可能となり、結晶成長後の電極形成工程等を効率よく行うことができる。
【００５６】
なお、本実施形態においては、第２の凹部３２の周期を第１の凹部３１の周期よりも長くした基板３０を用いたが、第１の実施形態又は第１の実施形態の一変形例において示した他の基板を用いても同様の効果が得られる。また、基板にサファイアを用いたが、活性層から放射される光に対して透明な材料であれば、他の材質の基板を用いてもよい。
【００５７】
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図９は第３の実施形態に係る半導体装置の断面構成を示している。図９に示すように本実施形態の半導体装置は、出射面にフォトニック結晶が形成されたＬＥＤである。保持基板８７の上に、ｐ側電極８４を介在させて、ｐ型ＧａＮ層８３と、ＩｎＧａＮ活性層８２と、ｎ型ＧａＮ層８１とが順次形成された半導体層が保持されている。ｎ型ＧａＮ層８１の上には、ｎ側電極８５が形成されていると共に、直径が２００ｎｍで高さが１５０ｎｍのフォトニック結晶が４００ｎｍ周期の三角格子状に配置されている。
【００５８】
図１０は本実施形態に係るフォトニック結晶を有するＬＥＤの製造方法を工程順に示している。まず、図１０（ａ）に示すように、サファイアからなる基板６０に、第１の凹凸領域７１及び第２の凹凸領域７２を形成する。第１の凹凸領域７１には、直径が２００で深さが１５０ｎｍの第１の凹部６１を４００ｎｍ周期の三角格子状に形成する。第２の凹凸領域７２は第１の凹凸領域７１の周囲に５０μｍの幅で設け、直径が２００ｎｍで深さが１５０ｎｍの第２の凹部６２を４０００ｎｍ周期の三角格子状に形成する。第１の凹部６１及び第２の凹部６２は、電子ビーム露光と反応性イオンエッチング（ＲＩＥ）法とを用いて形成すればよい。第２の凹凸領域７２の外側は、平坦領域７０となっている。
【００５９】
次に、図１０（ｂ）に示すように基板６０の上に、有機金属化学気相堆積（ＭＯＣＶＤ）法を用いてｎ型ＧａＮ層８１と、ＩｎＧａＮ活性層８２と、ｐ型ＧａＮ層８３とを順次結晶成長する。
【００６０】
次に、図１０（ｃ）に示すようにｐ型ＧａＮ層８３の上に厚さが１μｍの白金と金とが順次積層された層からなるｐ側電極８４を形成した後、導電性の保持基板８７をｐ側電極８４の上に貼り付ける。
【００６１】
次に、図１０（ｄ）に示すように基板６０を剥離する。これにより、ｎ型ＧａＮ層８１の表面にフォトニック結晶が露出する。続いて、ｎ型ＧａＮ層８１の表面にチタンと金とからなるｎ側電極８５を形成する。
【００６２】
本実施形態の半導体装置の製造方法によれば、第１の凹部６１が周期的に形成された基板６０の上に、ｎ型ＧａＮ層８１を成長させた後、基板６０を除去することにより、容易にフォトニック結晶を形成することができる。また、第１の凹部６１が形成された第１の凹凸領域７１と平坦領域７０との間には、第１の凹部６１と比べて密度が小さい第２の凹部６２が形成された第２の凹凸領域７２が設けられている。
【００６３】
成長核の発生確率は、第１の凹凸領域７１から第２の凹凸領域７２を経て平坦領域７０まで順に小さくなる。従って、基板６０の上に半導体層を平坦に成長させることが可能となる。ｐ側電極８４の形成及び保持基板８７の貼り付け等の工程は、平坦面を加工する工程となるため、精度良く行うことができる。その結果、電気的特性に優れたＬＥＤを歩留まりよく製造することが可能となる。
【００６４】
なお、本実施形態において、第２の凹部６２の周期を第１の凹部６１の周期と比べて長くした基板６０を用いたが、第１の実施形態及び一変形例において示した他の基板を用いてもよい。また、基板に凹部を形成する例を示したが、凸部を形成してもよい。
【００６５】
なお、上記実施形態において波長が４５０ｎｍの青色ＬＥＤを例に説明したが、活性層にＡｌＧａＩｎＮを用い、ｎ型およびｐ型ＧａＮ層の代わりにＡｌＧａＮを用い、紫外ＬＥＤを形成した場合でも、上記と同様の効果が得られる。
【産業上の利用可能性】
【００６６】
本発明に係る半導体装置及びその製造方法は、凹凸が選択的に形成された基板の上に平坦な結晶成長膜を形成することができ、半導体装置及びその製造方法等として有用である
【図面の簡単な説明】
【００６７】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置に用いる基板を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】本発明の第１の実施形態に係る半導体装置における基板に形成した凹部の周期と、半導体層の異常成長との関係を示すグラフである。
【図３】本発明の第１の実施形態に係る半導体装置に用いる基板の別の例を示す平面図である。
【図４】本発明の第１の実施形態に係る半導体装置に用いる基板の別の例を示す平面図である。
【図５】本発明の第１の実施形態に係る半導体装置に用いる基板の別の例を示す平面図である。
【図６】（ａ）及び（ｂ）は本発明の第１の実施形態の一変形例に係る半導体装置に用いる基板を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIｂ−VIｂ線における断面図である。
【図７】本発明の第１の実施形態の一変形例に係る半導体装置に用いる基板の別の例を示す断面図である。
【図８】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図９】本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】本発明の課題を説明するために従来の基板に形成された半導体層の構造を示す断面図である。
【符号の説明】
【００６８】
１０ 基板
１１ 第１の凹部
１２ 第２の凹部
２０ 平坦領域
２１ 第１の凹凸領域
２２ 第２の凹凸領域
３０ 基板
３１ 第１の凹部
３２ 第２の凹部
４０ 平坦領域
４１ 第１の凹凸領域
４２ 第２の凹凸領域
５１ ｎ型ＧａＮ層
５２ ＩｎＧａＮ活性層
５３ ｐ型ＧａＮ層
５４ ｐ側電極
５５ ｎ側電極
６０ 基板
６１ 第１の凹部
６２ 第２の凹部
７０ 平坦領域
７１ 第１の凹凸領域
７２ 第２の凹凸領域
８１ ｎ型ＧａＮ層
８２ ＩｎＧａＮ活性層
８３ ｐ型ＧａＮ層
８４ ｐ側電極
８５ ｎ側電極
８７ 保持基板
【特許請求の範囲】
【請求項１】
主面に設けられた第１の凹部又は凸部が形成された第１の凹凸領域と、前記第１の凹凸領域と隣接して設けられ、前記主面の上に半導体を結晶成長させる場合の成長核の発生確率が前記第１の凹凸領域と比べて低い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板と、
前記基板の上に形成された半導体層とを備えていることを特徴とする半導体装置。
【請求項２】
前記基板は、
前記主面における前記第２の凹凸領域を挟んで前記第１の凹凸領域と反対側に設けられた平坦領域を有し、
前記第２の凹凸領域における成長核の発生確率は、前記平坦領域における成長核の発生確率と比べて高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の凹凸領域における前記第２の凹部又は凸部の密度は、前記第１の凹凸領域における前記第１の凹部又は凸部の密度と比べて低いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の凹凸領域は、前記第１の凹凸領域と接する側における前記第２の凹部又は凸部の密度が、前記第１の凹凸領域と接する側の反対側と比べて高いことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の凹部又は凸部は、格子状に配列されており、
前記第２の凹部又は凸部は、前記第１の凹部又は凸部が配列された格子と比べて配列周期が長い格子状に配列されていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の凹部又は凸部は、格子状に配列されており、
前記第２の凹部又は凸部は、前記第１の凹部又は凸部が配列された格子と同一周期の格子の格子点から任意に選択した格子点を除いた格子点に配列されていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項７】
前記第２の凹部又は凸部の径は、前記第１の凹部又は凸部の径よりも小さいことを特徴とする請求項１又は２に記載の半導体装置。
【請求項８】
前記第２の凹部又は凸部の径は、前記第１の凹凸領域と接する側において前記第１の凹凸領域と接する側の反対側と比べて大きいことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１の凹部又は凸部は、第１の凹部であり、
前記第２の凹部又は凸部は、第２の凹部であり、
前記第２の凹部の深さは、前記第１の凹部の深さ以下であり且つ前記第１の凹凸領域と接する側において前記第１の凹凸領域と接する側の反対側と比べて浅いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項１０】
前記第２の凹部は、上部の径が底部の径よりも大きいテーパ形状を有していることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１の凹凸は、第１の凸部であり、
前記第２の凹凸は、第２の凸部であり、
前記第２の凸部の高さは、前記第１の凸部の高さ以下であり且つ前記第１の凹凸領域と接する側において前記第１の凹凸領域と接する側の反対側と比べて低いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項１２】
前記第２の凸部は、上部の径が底部の径よりも小さいテーパ形状を有していることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
主面に設けられた平坦領域と、前記主面の前記平坦領域と異なる部分に設けられ、第１の凹部又は凸部を有する第１の凹凸領域と、前記第１の凹凸領域と前記平坦領域との間に設けられ、半導体を結晶成長させる場合の成長核の発生確率が前記第１の凹凸領域よりも低く且つ前記平坦領域よりも高い、第２の凹部又は凸部が形成された第２の凹凸領域とを有する基板を準備する工程（ａ）と、
前記基板の上に、半導体層を結晶成長する工程（ｂ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
前記工程（ａ）は、前記第１の凹凸領域と前記第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、前記第１の凹部又は凸部と前記第２の凹部又は凸部とをそれぞれ形成する工程であり、
前記第２の凹凸領域における前記第２の凹部又は凸部の密度は、前記第１の凹凸領域における前記第１の凹部又は凸部の密度と比べて低くなるように形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記工程（ａ）は、前記第１の凹凸領域と前記第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凹部と第２の凹部とをそれぞれ形成する工程であり、
前記第２の凹部の深さは、前記第１の凹部の深さ以下であり且つ前記第１の凹凸領域と接する側において前記平坦領域と接する側と比べて浅くすることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
前記工程（ａ）は、前記第１の凹凸領域と前記第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凸部と第２の凸部とをそれぞれ形成する工程であり、
前記第２の凸部の高さは、前記第１の凸部の高さ以下であり且つ前記第１の凹凸領域と接する側において前記平坦領域と接する側と比べて低くすることを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記工程（ｂ）よりも後に、前記基板を除去する工程をさらに備えていることを特徴とする請求項１３から１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記工程（ｂ）よりも後に、前記基板の前記平坦領域を除去する工程をさらに備えていることを特徴とする請求項１３から１７のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
主面に設けられた第１の凹部又は凸部が形成された第１の凹凸領域と、前記第１の凹凸領域と隣接して設けられ、前記主面の上に半導体を結晶成長させる場合の成長核の発生確率が前記第１の凹凸領域と比べて低い、第２の凹部又は凸部が形成された第２の凹凸領域を有する基板と、
前記基板の上に形成された半導体層とを備えていることを特徴とする半導体装置。
【請求項２】
前記基板は、
前記主面における前記第２の凹凸領域を挟んで前記第１の凹凸領域と反対側に設けられた平坦領域を有し、
前記第２の凹凸領域における成長核の発生確率は、前記平坦領域における成長核の発生確率と比べて高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の凹凸領域における前記第２の凹部又は凸部の密度は、前記第１の凹凸領域における前記第１の凹部又は凸部の密度と比べて低いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の凹凸領域は、前記第１の凹凸領域と接する側における前記第２の凹部又は凸部の密度が、前記第１の凹凸領域と接する側の反対側と比べて高いことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の凹部又は凸部は、格子状に配列されており、
前記第２の凹部又は凸部は、前記第１の凹部又は凸部が配列された格子と比べて配列周期が長い格子状に配列されていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の凹部又は凸部は、格子状に配列されており、
前記第２の凹部又は凸部は、前記第１の凹部又は凸部が配列された格子と同一周期の格子の格子点から任意に選択した格子点を除いた格子点に配列されていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項７】
前記第２の凹部又は凸部の径は、前記第１の凹部又は凸部の径よりも小さいことを特徴とする請求項１又は２に記載の半導体装置。
【請求項８】
前記第２の凹部又は凸部の径は、前記第１の凹凸領域と接する側において前記第１の凹凸領域と接する側の反対側と比べて大きいことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１の凹部又は凸部は、第１の凹部であり、
前記第２の凹部又は凸部は、第２の凹部であり、
前記第２の凹部の深さは、前記第１の凹部の深さ以下であり且つ前記第１の凹凸領域と接する側において前記第１の凹凸領域と接する側の反対側と比べて浅いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項１０】
前記第２の凹部は、上部の径が底部の径よりも大きいテーパ形状を有していることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１の凹凸は、第１の凸部であり、
前記第２の凹凸は、第２の凸部であり、
前記第２の凸部の高さは、前記第１の凸部の高さ以下であり且つ前記第１の凹凸領域と接する側において前記第１の凹凸領域と接する側の反対側と比べて低いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項１２】
前記第２の凸部は、上部の径が底部の径よりも小さいテーパ形状を有していることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
主面に設けられた平坦領域と、前記主面の前記平坦領域と異なる部分に設けられ、第１の凹部又は凸部を有する第１の凹凸領域と、前記第１の凹凸領域と前記平坦領域との間に設けられ、半導体を結晶成長させる場合の成長核の発生確率が前記第１の凹凸領域よりも低く且つ前記平坦領域よりも高い、第２の凹部又は凸部が形成された第２の凹凸領域とを有する基板を準備する工程（ａ）と、
前記基板の上に、半導体層を結晶成長する工程（ｂ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１４】
前記工程（ａ）は、前記第１の凹凸領域と前記第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、前記第１の凹部又は凸部と前記第２の凹部又は凸部とをそれぞれ形成する工程であり、
前記第２の凹凸領域における前記第２の凹部又は凸部の密度は、前記第１の凹凸領域における前記第１の凹部又は凸部の密度と比べて低くなるように形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記工程（ａ）は、前記第１の凹凸領域と前記第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凹部と第２の凹部とをそれぞれ形成する工程であり、
前記第２の凹部の深さは、前記第１の凹部の深さ以下であり且つ前記第１の凹凸領域と接する側において前記平坦領域と接する側と比べて浅くすることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
前記工程（ａ）は、前記第１の凹凸領域と前記第２の凹凸領域とを異なるマスクを用いてエッチングすることにより、第１の凸部と第２の凸部とをそれぞれ形成する工程であり、
前記第２の凸部の高さは、前記第１の凸部の高さ以下であり且つ前記第１の凹凸領域と接する側において前記平坦領域と接する側と比べて低くすることを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記工程（ｂ）よりも後に、前記基板を除去する工程をさらに備えていることを特徴とする請求項１３から１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記工程（ｂ）よりも後に、前記基板の前記平坦領域を除去する工程をさらに備えていることを特徴とする請求項１３から１７のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−１９４４５０（Ｐ２００７−１９４４５０Ａ）
【公開日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願番号】特願２００６−１１９６９（Ｐ２００６−１１９６９）
【出願日】平成１８年１月２０日（２００６．１．２０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願日】平成１８年１月２０日（２００６．１．２０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]