半導体装置及びその製造方法
【課題】マイグレーションに起因する電気的な不良を防止する。
【解決手段】半導体装置１０は、絶縁性薄膜基材２０ａ、及び複数のリード２２を有しているテープキャリア２０と、テープキャリアに搭載されており、リードに接続されている複数の電極３２を有している半導体チップ３０と、半導体チップの少なくとも側面及び下面３０ｂを一体的に覆っている封止部４０と、絶縁性薄膜基材の裏面２０ａｂ側に設けられている第１撥水性膜５０ａとを具えている。
【解決手段】半導体装置１０は、絶縁性薄膜基材２０ａ、及び複数のリード２２を有しているテープキャリア２０と、テープキャリアに搭載されており、リードに接続されている複数の電極３２を有している半導体チップ３０と、半導体チップの少なくとも側面及び下面３０ｂを一体的に覆っている封止部４０と、絶縁性薄膜基材の裏面２０ａｂ側に設けられている第１撥水性膜５０ａとを具えている。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に柔軟性を有しているテープキャリア上に搭載されている半導体チップを含む封止パッケージに関する。
【背景技術】
【０００２】
多ピン化による高密度実装の要求が高まるにつれて、半導体装置の様々なパッケージ形態が開発されてきている。
【０００３】
このようなパッケージ形態の１つに、柔軟性のベーステープを基材としているため、柔軟性を有しているテープキャリアを用いるいわゆるＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージがある。
【０００４】
ＣＯＦパッケージとは、微細な配線パターンが形成されたテープキャリア上に半導体チップを搭載して、半導体チップの電極（以下、単にピン又はバンプとも称する。）とこの配線パターンとを電気的に接続した後、樹脂等により封止したパッケージである。
【０００５】
ＣＯＦパッケージは、他のパッケージ形態と比較して、より多ピン化、小型化及び薄型化が容易であり、例えばフラットパネルディスプレイ（ＦＰＤ）といったデバイスに適用される、より薄型化が求められる半導体装置の高密度表面実装に極めて好適であるので、その利用範囲はますます拡大していくものと期待されている。
【０００６】
このようなパッケージのさらなる多ピン化及び小型化の要求により、半導体チップが具える複数の電極同士の間隔（以下、単にピッチとも称する。）の急速な狭小化が進行している。
【０００７】
電極ピッチの狭小化の進行に対応して、テープキャリアが具える配線の配線ピッチもより狭小化されてきている。
【０００８】
このように、電極ピッチ及び配線ピッチがより狭小化されたパッケージには、エレクトロンマイグレーション及びイオンマイグレーション（以下、単にマイグレーションと総称する。）と称される現象に起因する電気的な不良が発生するおそれがある。
【０００９】
ここでいうマイグレーションとは、半導体チップの電極にバイアス電圧が印加されたときに、電極同士間又は配線同士間でこれらを構成する金属材料が溶解し、これがデンドライト状の析出物として再析出することにより、電極同士間又は配線同士間の短絡、配線の断線といった電気的な不具合を発生させてしまう現象をいう。
【００１０】
このマイグレーションは、電極又は配線に水分又は塩素イオンといったイオンが接触することにより発生しやすくなるといわれている。
【００１１】
例えばＣＯＦパッケージにおいて、このようなマイグレーションは、テープキャリアの上面側に設けられていて半導体チップを封止している封止部から、又はテープキャリアの下面側から浸透して配線或いは電極に至る水分の浸透に起因すると考えられている。
【００１２】
特にテープキャリアの下面とその上側の配線及び搭載されている半導体チップの電極との離間距離は極めて小さいため、マイグレーションの原因となる水分の浸透の大部分は、このテープキャリアの下面側から起こるものと推測される。
【００１３】
マイグレーションの発生を防止することを目的とするＣＯＦパッケージが知られている。このＣＯＦパッケージは、半導体チップが開口部内でインナーリードにより支持されて搭載されているテープキャリアを含んでいる。このＣＯＦパッケージは、テープキャリアに搭載されている半導体チップを上面側から封止する封止部、すなわち第１の封止樹脂の直下に、下面側からこの開口部内を覆うさらなる封止樹脂、すなわち第２の封止樹脂を具えている（特許文献１参照。）。
【特許文献１】特開２００４−２２１１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１が開示する構成では、封止部の直下である開口部内を覆う封止樹脂は、封止部と同一材料、すなわち従来の樹脂材料により構成するのが好ましいとされているため、半導体装置下側からの水分の侵入を、ある程度は防ぐことができるとしても十分ではないと考えられる。
【００１５】
よって、こうした従来の技術では、上述したようなマイグレーションに起因する半導体装置の電気的な不具合の発生を防止できないおそれがある。
【００１６】
この発明は、上記従来技術の問題点に鑑みてなされたものであり、柔軟性を有するテープキャリアを用いるパッケージにおいて、マイグレーションの発生、ひいてはマイグレーションに起因する電気的な不良の発生防止を図ることを目的としている。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、この発明の半導体装置は、表面及び当該表面に対向する裏面を有しており、表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、チップ搭載領域を含む表面上に延在して設けられている複数のリードを有しているテープキャリアを具えている。
【００１８】
また半導体装置は、このテープキャリアのチップ搭載領域に搭載されており、上面、当該上面に対向する下面、及び上面及び下面に挟まれている側面を有していて、下面側に、テープキャリアの複数のリードに接続されている複数の電極を有している半導体チップを具えている。
【００１９】
さらに半導体装置は、この半導体チップの少なくとも側面及び下面を一体的に覆い、かつ複数の電極及び電極に接続されていて、下面の直下に位置するリードの部分領域を含む領域を覆って設けられている封止部を具えている。
【００２０】
さらにまた、この半導体装置は、絶縁性薄膜基材の裏面側であって、封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがって一体的に設けられている第１撥水性膜を具えている。
【００２１】
この発明の半導体装置の製造方法は、下記のような工程を含んでいる。
【００２２】
すなわち、表面及び当該表面に対向する裏面を有しており、表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、チップ搭載領域上に延在して設けられている複数のリードを有しているテープキャリアを準備する。
【００２３】
このテープキャリアのチップ搭載領域に、上面、当該上面に対向する下面、及び上面及び下面に挟まれた側面を有していて、下面側に複数の電極を有している半導体チップを搭載する。このとき、半導体チップの複数の電極を、テープキャリアの複数のリードに接続して搭載する。
【００２４】
半導体チップの少なくとも側面及び下面を一体的に覆い、かつ複数の電極及び当該電極に接続されていて下面の直下に位置するリードの部分領域を含む領域を覆う封止部を形成する。
【００２５】
絶縁性薄膜基材の裏面側であって、封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがるように一体的に第１撥水性膜を形成する。
【発明の効果】
【００２６】
この発明の半導体装置の構成によれば、撥水性膜を設けるので、パッケージ内への水分の浸透をより効果的に防止することができる。よって、テープキャリアの配線及び半導体チップの電極近傍でのマイグレーションの発生、ひいてはこのマイグレーションに起因する半導体装置の電気的不良の発生をより効果的に防ぐことができる。
【００２７】
また、この発明の半導体装置を製造するにあたり、上述した工程を含む製造方法を実施すれば、半導体装置のより効率的な製造が可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、図を参照して、この発明の実施の形態につき説明する。なお、各図は、この発明が理解できる程度に、構成要素の形状、大きさ及び配置が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明に用いる各図において、同様の構成成分については同一の符号を付して示し、その重複する説明を省略する場合がある。
【００２９】
半導体装置の構成例（１）
図１（Ａ）及び図１（Ｂ）を参照して、この発明の半導体装置の構成例（１）につき説明する。
【００３０】
図１（Ａ）は、この発明の半導体装置の構成例（１）を示す概略的な平面図であり、図１（Ｂ）は、図１（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【００３１】
図１（Ａ）及び（Ｂ）に示すように、この発明の半導体装置１０は、テープキャリア２０を含んでいる。
【００３２】
テープキャリア２０は、柔軟性を有する素材により形成された長方形状の絶縁性薄膜基材２０ａをいわゆるベーステープとして含んでいる。絶縁性薄膜基材２０ａとしては、従来公知のテープキャリアパッケージ、すなわちＴＣＰ又はＣＯＦパッケージに使用されている任意好適な材料から形成されているベーステープを使用することができる。結果として、テープキャリア２０は柔軟性を有している。
【００３３】
絶縁性薄膜基材２０ａは表面２０ａａ及びこの表面２０ａａと対向する裏面２０ａｂを有している。
【００３４】
この絶縁性薄膜基材２０ａの対向する一対の両側端部には、パッケージの製造工程で移送のために使用される複数のスプロケットホール２０ｂが一列にそれぞれ穿設されている。
【００３５】
表面２０ａａ側には、チップ搭載領域２０ａｃが設定されている。このチップ搭載領域２０ａｃは、搭載される半導体チップの平面形状に応じた任意好適な形状とされている。チップ搭載領域２０ａｃの形状は、この例では長方形状とされている。
【００３６】
テープキャリア２０は、表面２０ａａ上に延在している複数のリード２２を具えている。複数のリード２２はいわゆる金属細線パターンである。
【００３７】
複数のリード２２それぞれは、一端をチップ搭載領域２０ａｃ内に存在させてあり、かつ他端を絶縁性薄膜基材２０ａの端縁に沿うように延在させて配列されている。
【００３８】
リード２２上には、リード２２それぞれの両端部を露出させ、かつ複数のリード２２上に一体的にまたがるソルダーレジスト２４が設けられている。
【００３９】
以下、このソルダーレジスト２４から露出するリード２２の部分領域のうち、絶縁性薄膜基材２０ａの端縁側、すなわち外側に位置している部分領域をアウターリード２２ａと称し、チップ搭載領域２０ａｃを含む内側、すなわちソルダーレジスト２４の内端縁２４ａから露出する側に延在している部分領域をインナーリード２２ｂと称する。また、リード２２の部分領域のうち、ソルダーレジスト２４に覆われている領域をリード中間部２２ｃと称する。この例ではアウターリード２２ａの末端部分近傍を電極パッドとして若干幅広に形成してある。
【００４０】
なお、テープキャリア２０は、特にＴＣＰ用の場合には、チップ搭載領域２０ａｃをいわゆる半導体チップ３０を収めることができるいわゆるデバイスホールであるベーステープを貫通する開口部とし、インナーリード２２ｂの末端部分をこの開口部内に突出する形態とすることもできる（図示せず。）。
【００４１】
テープキャリア２０のチップ搭載領域２０ａｃには、半導体チップ３０が搭載されている。
【００４２】
半導体チップ３０は、この例では直方体状の形状を有している。すなわち、半導体チップ３０は、長方形状の上面３０ａ及びこの上面３０ａと対向する下面３０ｂとを有している。
【００４３】
半導体チップ３０には複数の電極３２が、半導体チップ３０の下面３０ｂを画成する各辺に沿うように配設されている。電極３２は、この例では突起電極、すなわちバンプとして設けられている。
【００４４】
複数の電極３２それぞれは、この例では一対一の対応関係でインナーリード２２ｂに接続されている。
【００４５】
上述したリード２２の形態、すなわち長さ、配置等は、インナーリード２２ｂに搭載される半導体チップ３０のチップサイズ、半導体チップ３０の厚み及びインナーリード２２ｂとのボンディングのための電極３２の配置を考慮して決定すればよい。
【００４６】
この発明の半導体装置１０は、封止部４０を具えている。封止部４０は、この例では半導体チップ３０の側面及び下面３０ｂを一体的に覆っており、かつ上面３０ａを露出させている。この封止部４０は、さらにこの上面３０ａをも覆う形態とすることもできる。
【００４７】
封止部４０は、好ましくは例えば従来公知のエポキシ系樹脂といった封止材料により構成するのがよい。
【００４８】
このとき、封止部４０は、複数の電極３２及びこの電極３２に接続されていて少なくとも下面３０ｂの直下に位置するリード２２の一部分を一体的に覆っている。また、封止部４０は半導体チップ３０の外周から最小でも２５０μｍ程度離間した位置まで形成される。この例では封止部４０の最外縁はソルダーレジスト２４の表面上に至っている。
【００４９】
この発明の半導体装置１０は、撥水性膜５０を具えていることを特徴としている。この撥水性膜５０は、外部環境からパッケージ内への水分の浸透を防止する撥水性を有している。この撥水性の程度は、好ましくは既に説明した封止部４０より撥水性の程度が大きい材料を用いるのがよい。
【００５０】
この例では半導体装置１０は、テープキャリア２０の裏面２０ａｂ側に、第１撥水性膜５０ａを具えている。
【００５１】
この第１撥水性膜５０ａは、絶縁性薄膜基材２０ａの裏面２０ａｂ側であって、好ましくは封止部４０が絶縁性薄膜基材２０ａに投影する輪郭内、すなわち、下面３０ｂの直下に位置しており、この下面３０ｂと同一形状、かつ同一面積の領域及びこの輪郭内より外側の領域にまたがって一体的に設けられている。
【００５２】
この第１撥水性膜５０ａの形状及び面積は、半導体チップ３０の電極３２への水分の浸透を防止するという観点から、最小の大きさの場合には下面３０ｂと同一形状、かつ同一面積とするのがよく、最大の大きさの場合にはスプロケットホール２０ｂ及びアウターリード２２ａの電極パッド部分に重ならない範囲、すなわち半導体装置としての機能を損なわないこと及び製造工程に支障を来さないことを条件とする最大範囲とするのがよい。
【００５３】
この第１撥水性膜５０ａとしては、好ましくは例えば、いわゆるフッ素系材料、シリコーン系材料、又はウレタン系材料から構成される膜であって、水分の浸透を効果的に防止することができることに加え、半導体装置に適用するのに好適な絶縁性といった電気的特性を有している材料により構成される膜とするのがよい。
【００５４】
撥水性膜５０、すなわちこの例では第１撥水性膜５０ａは、その膜厚を最大でも０．５ｍｍ程度として構成するのがよい。
【００５５】
このような撥水性膜を具える構成とすれば、特にテープキャリアの裏面側から水分の浸透をより効果的に防止することができる。よって、テープキャリアの配線及び半導体チップの電極近傍でのマイグレーションの発生、ひいてはこのマイグレーションに起因する半導体装置の電気的不良の発生をより効果的に防ぐことができる。
【００５６】
この撥水性膜５０は、膜厚を極めて薄いものとできるので、本質的に薄型であるというＴＣＰ又はＣＯＦパッケージの特性を損なうことなく、パッケージに水分浸透防止効果を付与することができる。
【００５７】
半導体装置の構成例（２）
図２（Ａ）及び図２（Ｂ）を参照して、この発明の半導体装置の構成例（２）につき説明する。
【００５８】
図２（Ａ）は、この発明の半導体装置の構成例（２）を示す概略的な平面図であり、図２（Ｂ）は、図２（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【００５９】
この例の半導体装置１０は、テープキャリア２０の表面２０ａａ側の封止部４０をさらに覆う第２撥水性膜５０ｂを具えていることを特徴としている。なお、この例の半導体装置１０の構成要素は、この第２撥水性膜５０ｂを除き、既に説明した構成例（１）の構成要素と何ら変わるところがないため、第２撥水性膜５０ｂ以外の構成要素についての詳細な説明は省略する場合もある。
【００６０】
図２（Ａ）及び（Ｂ）に示すように、この例の半導体装置１０は、テープキャリア２０を含んでいる。
【００６１】
テープキャリア２０は、柔軟性を有する素材により形成された長方形状の絶縁性薄膜基材２０ａをいわゆるベーステープとして含んでいる。
【００６２】
この絶縁性薄膜基材２０ａの対向する一対の両側端部には、パッケージの製造工程で移送のために使用される複数のスプロケットホール２０ｂが一列にそれぞれ穿設されている。
【００６３】
表面２０ａａ側には、チップ搭載領域２０ａｃが設定されている。このチップ搭載領域２０ａｃは、搭載される半導体チップの平面形状に応じた任意好適な形状とされている。
【００６４】
テープキャリア２０は、表面２０ａａ上に延在している複数のリード２２を具えている。複数のリード２２はいわゆる金属細線パターンである。
【００６５】
複数のリード２２それぞれは、一端をチップ搭載領域２０ａｃ内に存在させてあり、かつ他端を絶縁性薄膜基材２０ａの端縁に沿うように延在させて配列されている。
【００６６】
リード２２上には、リード２２それぞれの両端部を露出させ、かつ複数のリード２２上に一体的にまたがるソルダーレジスト２４が設けられている。
【００６７】
テープキャリア２０のチップ搭載領域２０ａｃには、半導体チップ３０が搭載されている。
【００６８】
半導体チップ３０には複数の電極３２が、突起電極、すなわちバンプとして設けられている。
【００６９】
複数の電極３２それぞれは、この例では一対一の対応関係でインナーリード２２ｂに接続されている。
【００７０】
半導体装置１０は、封止部４０を具えている。封止部４０は、この例では半導体チップ３０の側面及び下面３０ｂを一体的に覆っており、かつ上面３０ａを露出させている。
【００７１】
封止部４０は、好ましくは例えば従来公知のエポキシ系樹脂といった封止材料により構成するのがよい。
【００７２】
この発明の半導体装置１０は、撥水性膜５０を具えていることを特徴としている。
【００７３】
図２（Ａ）及び（Ｂ）に示すように、この例では半導体装置１０は、第１の実施の形態と同様の第１撥水性膜５０ａに加えて、テープキャリア２０の表面２０ａａ側にさらに第２撥水性膜５０ｂを具えている。
【００７４】
この第２撥水性膜５０ｂは、封止部４０の表面全面上を一体的に覆って設けられている。
【００７５】
第２撥水性膜５０ｂは、この例では直方体状の半導体チップ３０の上側角隅部からソルダーレジスト２４の表面上に至る、封止部４０が形成する傾斜面全面上を覆うように設けられている。
【００７６】
この第２撥水性膜５０ｂを設ける範囲は、封止部４０を完全に覆う範囲とすればよい。
【００７７】
この第２撥水性膜５０ｂは、半導体チップ３０の上面３０ａをも覆う構成とすることもできる。
【００７８】
この第２撥水性膜５０ｂを設ける最小範囲Ａ１は、一般的な技術水準でいうと封止部４０が最外縁端部と半導体チップ３０の最外縁端部との最小離間距離はおよそ２５０μｍ程度であるのでこのような範囲を覆う封止部４０を完全に覆う形態とすればよい。
【００７９】
この第２撥水性膜５０ｂを設ける最大範囲Ａ２は、スプロケットホール２０ｂ及びアウターリード２２ａの電極パッド部分に重ならない範囲、すなわち半導体装置としての機能を損なわないこと及び製造工程に支障を来さないことを条件とする範囲とするのがよい。
【００８０】
この第２撥水性膜５０ｂとしては、第１撥水性膜５０ａと同様に、好ましくは例えば、いわゆるフッ素系材料、シリコーン系材料、又はウレタン系材料から構成される膜であって、水分の浸透を効果的に防止することができることに加え、半導体装置に適用するのに好適な絶縁性といった電気的特性を有している材料により構成される膜とするのがよい。
【００８１】
第２撥水性膜５０ｂは、その膜厚を最大でも０．５ｍｍ程度として構成するのがよい。
【００８２】
このような第２撥水性膜をさらに具える構成とすれば、下面側からの水分の浸透防止効果に加えて、テープキャリアの上面側からの水分の浸透をより効果的に防止することができる。よって、テープキャリアの配線及び半導体チップの電極近傍でのマイグレーションの発生、ひいてはこのマイグレーションに起因する半導体装置の電気的不良の発生をより効果的に防ぐことができる。
【００８３】
これら第１撥水性膜及び第２撥水性膜は、いずれも膜厚を極めて小さいものとできるので、薄型であるというＴＣＰ又はＣＯＦパッケージの特性を損なうことなく、パッケージに水分浸透防止効果を付与することができる。
【００８４】
半導体装置の製造方法例
次に、図３を参照して、この発明の半導体装置の製造方法例につき説明する。
【００８５】
図３（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造方法を説明するための工程図である。
【００８６】
まず、既に説明した構成を具えているテープキャリア２０を準備する。このような構成を有するテープキャリアは市場にて入手可能でもある。
【００８７】
なお、テープキャリア２０は、長尺のベーステープを基材としており、このベーステープに直列に配置された複数のチップ搭載領域２０ａｃを具えているが、特に図３においては、１つのチップ搭載領域２０ａｃのみを示して製造工程につき説明する。
【００８８】
図３（Ａ）に示すように、テープキャリア２０のチップ搭載領域２０ａｃに、半導体チップ３０を搭載する。
【００８９】
この例ではバンプとして構成されている半導体チップ３０の複数の電極３２を、テープキャリア２０の複数のリード２２のインナーリード２２ｂに接続する。このボンディング工程は、例えばボンディングツールを使用する金属共晶、又は熱圧着といった従来公知の任意好適な工程により行うことができる。
【００９０】
次いで、図３（Ｂ）に示すように、封止部４０を形成する。この封止部４０は、半導体チップ３０の少なくとも側面及び下面３０ｂを一体的に覆い、かつ複数の電極３２及びこの電極３２に接続されていて下面３０ｂの直下に位置するリード２２、さらに半導体チップ３０の上面３０ａ側からみた輪郭から露出するインナーリード２２ｂを一体的に覆うように形成する。
【００９１】
また、封止部４０は、半導体チップ３０の上面３０ａを覆うように形成することができる。
【００９２】
この封止部４０の形成工程は、好ましくは例えば従来公知のエポキシ系樹脂といった封止材料を用いて、注入ノズルを用いるいわゆるアンダーフィル充填といった従来公知の任意好適な工程により行うことができる。
【００９３】
図３（Ｂ）及び図３（Ｃ）に示すように、次に、撥水性膜５０を形成する。撥水性膜５０を形成する工程は、（１）既に説明した領域に第１撥水性膜５０ａを形成する工程、又はこの（１）工程及び（２）既に説明した領域に第２撥水性膜５０ｂを形成する工程を含んでいる。この例では（１）工程終了後に（２）工程を実施する例を示してある。
【００９４】
（１）工程及び（２）工程の両方を実施する場合には、（２）工程を先に実施した後に（１）工程を実施してもよい。なお、（２）工程は既に説明した封止部４０の形成工程よりも後に行う必要があるが、（１）工程は封止部４０の形成工程前、すなわち例えば半導体チップ３０をテープキャリア２０に搭載する工程より前に実施することもできる。
【００９５】
この撥水性膜５０の形成工程は、既に説明した任意好適な材料を用いる、好ましくは例えば従来公知のスプレイ噴霧工程、又は液滴滴下による塗布工程として行うことができる。
【００９６】
上述の（１）工程及び（２）工程の両方を同一設備でこの順に実施する場合には、例えば（１）工程終了後にテープキャリア２０の上面２０ａａ側が上側となるように半導体チップ３０が搭載されているテープキャリア２０を反転させて（２）工程を実施すればよい。
【００９７】
これら（１）工程及び（２）工程の両方を同時に行ってもよい。このようにすれば半導体装置の製造効率をさらに向上させることができる。
【００９８】
図３（Ｃ）に示すように、（１）工程及び（２）工程を実施するにあたり、好ましくは、スプレイ噴霧工程又は塗布工程の実施前に撥水性膜５０を非形成とする領域、すなわち撥水性膜非形成領域５０Ｘを被覆するマスクパターン６０を予め形成しておくのがよい。
【００９９】
このマスクパターン６０は、好ましくは例えば任意好適な従来公知のレジスト材料を用いるフォトリソグラフィ工程により形成し、撥水膜５０の形成工程終了後に、選択された材料に応じた任意好適な手段によりこのマスクパターンを除去すればよい。
【０１００】
このようにすれば、所望の領域にのみ効率的に撥水性膜５０を形成することができる。
【０１０１】
最後に、アウターリード２２ａの外側で、複数のアウターリード２２ａの配列に直交する方向にテープキャリア２０を切断して、個々の半導体装置１０として切り出す。この工程により半導体装置１０が個片化されて完成する。
【図面の簡単な説明】
【０１０２】
【図１】（Ａ）は、この発明の半導体装置の構成例（１）を示す概略的な平面図であり、（Ｂ）は、図１（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【図２】（Ａ）は、この発明の半導体装置の構成例（２）を示す概略的な平面図であり、（Ｂ）は、図２（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【図３】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造方法を説明するための工程図である。
【符号の説明】
【０１０３】
１０：半導体装置
２０：テープキャリア
２０ａ：絶縁性薄膜基材
２０ａａ：表面
２０ａｂ：裏面
２０ａｃ：チップ搭載領域
２０ｂ：スプロケットホール
２２：リード
２２ａ：アウターリード（電極パッド）
２２ｂ：インナーリード
２２ｃ：リード中間部
２４：ソルダーレジスト
２４ａ：内端縁
３０：半導体チップ
３０ａ：上面
３０ｂ：下面
３２：電極（バンプ）
４０：封止部
５０：撥水性膜
５０ａ：第１撥水性膜
５０ｂ：第２撥水性膜
５０Ｘ：撥水性膜非形成領域
６０：マスクパターン
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に柔軟性を有しているテープキャリア上に搭載されている半導体チップを含む封止パッケージに関する。
【背景技術】
【０００２】
多ピン化による高密度実装の要求が高まるにつれて、半導体装置の様々なパッケージ形態が開発されてきている。
【０００３】
このようなパッケージ形態の１つに、柔軟性のベーステープを基材としているため、柔軟性を有しているテープキャリアを用いるいわゆるＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージがある。
【０００４】
ＣＯＦパッケージとは、微細な配線パターンが形成されたテープキャリア上に半導体チップを搭載して、半導体チップの電極（以下、単にピン又はバンプとも称する。）とこの配線パターンとを電気的に接続した後、樹脂等により封止したパッケージである。
【０００５】
ＣＯＦパッケージは、他のパッケージ形態と比較して、より多ピン化、小型化及び薄型化が容易であり、例えばフラットパネルディスプレイ（ＦＰＤ）といったデバイスに適用される、より薄型化が求められる半導体装置の高密度表面実装に極めて好適であるので、その利用範囲はますます拡大していくものと期待されている。
【０００６】
このようなパッケージのさらなる多ピン化及び小型化の要求により、半導体チップが具える複数の電極同士の間隔（以下、単にピッチとも称する。）の急速な狭小化が進行している。
【０００７】
電極ピッチの狭小化の進行に対応して、テープキャリアが具える配線の配線ピッチもより狭小化されてきている。
【０００８】
このように、電極ピッチ及び配線ピッチがより狭小化されたパッケージには、エレクトロンマイグレーション及びイオンマイグレーション（以下、単にマイグレーションと総称する。）と称される現象に起因する電気的な不良が発生するおそれがある。
【０００９】
ここでいうマイグレーションとは、半導体チップの電極にバイアス電圧が印加されたときに、電極同士間又は配線同士間でこれらを構成する金属材料が溶解し、これがデンドライト状の析出物として再析出することにより、電極同士間又は配線同士間の短絡、配線の断線といった電気的な不具合を発生させてしまう現象をいう。
【００１０】
このマイグレーションは、電極又は配線に水分又は塩素イオンといったイオンが接触することにより発生しやすくなるといわれている。
【００１１】
例えばＣＯＦパッケージにおいて、このようなマイグレーションは、テープキャリアの上面側に設けられていて半導体チップを封止している封止部から、又はテープキャリアの下面側から浸透して配線或いは電極に至る水分の浸透に起因すると考えられている。
【００１２】
特にテープキャリアの下面とその上側の配線及び搭載されている半導体チップの電極との離間距離は極めて小さいため、マイグレーションの原因となる水分の浸透の大部分は、このテープキャリアの下面側から起こるものと推測される。
【００１３】
マイグレーションの発生を防止することを目的とするＣＯＦパッケージが知られている。このＣＯＦパッケージは、半導体チップが開口部内でインナーリードにより支持されて搭載されているテープキャリアを含んでいる。このＣＯＦパッケージは、テープキャリアに搭載されている半導体チップを上面側から封止する封止部、すなわち第１の封止樹脂の直下に、下面側からこの開口部内を覆うさらなる封止樹脂、すなわち第２の封止樹脂を具えている（特許文献１参照。）。
【特許文献１】特開２００４−２２１１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１が開示する構成では、封止部の直下である開口部内を覆う封止樹脂は、封止部と同一材料、すなわち従来の樹脂材料により構成するのが好ましいとされているため、半導体装置下側からの水分の侵入を、ある程度は防ぐことができるとしても十分ではないと考えられる。
【００１５】
よって、こうした従来の技術では、上述したようなマイグレーションに起因する半導体装置の電気的な不具合の発生を防止できないおそれがある。
【００１６】
この発明は、上記従来技術の問題点に鑑みてなされたものであり、柔軟性を有するテープキャリアを用いるパッケージにおいて、マイグレーションの発生、ひいてはマイグレーションに起因する電気的な不良の発生防止を図ることを目的としている。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、この発明の半導体装置は、表面及び当該表面に対向する裏面を有しており、表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、チップ搭載領域を含む表面上に延在して設けられている複数のリードを有しているテープキャリアを具えている。
【００１８】
また半導体装置は、このテープキャリアのチップ搭載領域に搭載されており、上面、当該上面に対向する下面、及び上面及び下面に挟まれている側面を有していて、下面側に、テープキャリアの複数のリードに接続されている複数の電極を有している半導体チップを具えている。
【００１９】
さらに半導体装置は、この半導体チップの少なくとも側面及び下面を一体的に覆い、かつ複数の電極及び電極に接続されていて、下面の直下に位置するリードの部分領域を含む領域を覆って設けられている封止部を具えている。
【００２０】
さらにまた、この半導体装置は、絶縁性薄膜基材の裏面側であって、封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがって一体的に設けられている第１撥水性膜を具えている。
【００２１】
この発明の半導体装置の製造方法は、下記のような工程を含んでいる。
【００２２】
すなわち、表面及び当該表面に対向する裏面を有しており、表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、チップ搭載領域上に延在して設けられている複数のリードを有しているテープキャリアを準備する。
【００２３】
このテープキャリアのチップ搭載領域に、上面、当該上面に対向する下面、及び上面及び下面に挟まれた側面を有していて、下面側に複数の電極を有している半導体チップを搭載する。このとき、半導体チップの複数の電極を、テープキャリアの複数のリードに接続して搭載する。
【００２４】
半導体チップの少なくとも側面及び下面を一体的に覆い、かつ複数の電極及び当該電極に接続されていて下面の直下に位置するリードの部分領域を含む領域を覆う封止部を形成する。
【００２５】
絶縁性薄膜基材の裏面側であって、封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがるように一体的に第１撥水性膜を形成する。
【発明の効果】
【００２６】
この発明の半導体装置の構成によれば、撥水性膜を設けるので、パッケージ内への水分の浸透をより効果的に防止することができる。よって、テープキャリアの配線及び半導体チップの電極近傍でのマイグレーションの発生、ひいてはこのマイグレーションに起因する半導体装置の電気的不良の発生をより効果的に防ぐことができる。
【００２７】
また、この発明の半導体装置を製造するにあたり、上述した工程を含む製造方法を実施すれば、半導体装置のより効率的な製造が可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、図を参照して、この発明の実施の形態につき説明する。なお、各図は、この発明が理解できる程度に、構成要素の形状、大きさ及び配置が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明に用いる各図において、同様の構成成分については同一の符号を付して示し、その重複する説明を省略する場合がある。
【００２９】
半導体装置の構成例（１）
図１（Ａ）及び図１（Ｂ）を参照して、この発明の半導体装置の構成例（１）につき説明する。
【００３０】
図１（Ａ）は、この発明の半導体装置の構成例（１）を示す概略的な平面図であり、図１（Ｂ）は、図１（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【００３１】
図１（Ａ）及び（Ｂ）に示すように、この発明の半導体装置１０は、テープキャリア２０を含んでいる。
【００３２】
テープキャリア２０は、柔軟性を有する素材により形成された長方形状の絶縁性薄膜基材２０ａをいわゆるベーステープとして含んでいる。絶縁性薄膜基材２０ａとしては、従来公知のテープキャリアパッケージ、すなわちＴＣＰ又はＣＯＦパッケージに使用されている任意好適な材料から形成されているベーステープを使用することができる。結果として、テープキャリア２０は柔軟性を有している。
【００３３】
絶縁性薄膜基材２０ａは表面２０ａａ及びこの表面２０ａａと対向する裏面２０ａｂを有している。
【００３４】
この絶縁性薄膜基材２０ａの対向する一対の両側端部には、パッケージの製造工程で移送のために使用される複数のスプロケットホール２０ｂが一列にそれぞれ穿設されている。
【００３５】
表面２０ａａ側には、チップ搭載領域２０ａｃが設定されている。このチップ搭載領域２０ａｃは、搭載される半導体チップの平面形状に応じた任意好適な形状とされている。チップ搭載領域２０ａｃの形状は、この例では長方形状とされている。
【００３６】
テープキャリア２０は、表面２０ａａ上に延在している複数のリード２２を具えている。複数のリード２２はいわゆる金属細線パターンである。
【００３７】
複数のリード２２それぞれは、一端をチップ搭載領域２０ａｃ内に存在させてあり、かつ他端を絶縁性薄膜基材２０ａの端縁に沿うように延在させて配列されている。
【００３８】
リード２２上には、リード２２それぞれの両端部を露出させ、かつ複数のリード２２上に一体的にまたがるソルダーレジスト２４が設けられている。
【００３９】
以下、このソルダーレジスト２４から露出するリード２２の部分領域のうち、絶縁性薄膜基材２０ａの端縁側、すなわち外側に位置している部分領域をアウターリード２２ａと称し、チップ搭載領域２０ａｃを含む内側、すなわちソルダーレジスト２４の内端縁２４ａから露出する側に延在している部分領域をインナーリード２２ｂと称する。また、リード２２の部分領域のうち、ソルダーレジスト２４に覆われている領域をリード中間部２２ｃと称する。この例ではアウターリード２２ａの末端部分近傍を電極パッドとして若干幅広に形成してある。
【００４０】
なお、テープキャリア２０は、特にＴＣＰ用の場合には、チップ搭載領域２０ａｃをいわゆる半導体チップ３０を収めることができるいわゆるデバイスホールであるベーステープを貫通する開口部とし、インナーリード２２ｂの末端部分をこの開口部内に突出する形態とすることもできる（図示せず。）。
【００４１】
テープキャリア２０のチップ搭載領域２０ａｃには、半導体チップ３０が搭載されている。
【００４２】
半導体チップ３０は、この例では直方体状の形状を有している。すなわち、半導体チップ３０は、長方形状の上面３０ａ及びこの上面３０ａと対向する下面３０ｂとを有している。
【００４３】
半導体チップ３０には複数の電極３２が、半導体チップ３０の下面３０ｂを画成する各辺に沿うように配設されている。電極３２は、この例では突起電極、すなわちバンプとして設けられている。
【００４４】
複数の電極３２それぞれは、この例では一対一の対応関係でインナーリード２２ｂに接続されている。
【００４５】
上述したリード２２の形態、すなわち長さ、配置等は、インナーリード２２ｂに搭載される半導体チップ３０のチップサイズ、半導体チップ３０の厚み及びインナーリード２２ｂとのボンディングのための電極３２の配置を考慮して決定すればよい。
【００４６】
この発明の半導体装置１０は、封止部４０を具えている。封止部４０は、この例では半導体チップ３０の側面及び下面３０ｂを一体的に覆っており、かつ上面３０ａを露出させている。この封止部４０は、さらにこの上面３０ａをも覆う形態とすることもできる。
【００４７】
封止部４０は、好ましくは例えば従来公知のエポキシ系樹脂といった封止材料により構成するのがよい。
【００４８】
このとき、封止部４０は、複数の電極３２及びこの電極３２に接続されていて少なくとも下面３０ｂの直下に位置するリード２２の一部分を一体的に覆っている。また、封止部４０は半導体チップ３０の外周から最小でも２５０μｍ程度離間した位置まで形成される。この例では封止部４０の最外縁はソルダーレジスト２４の表面上に至っている。
【００４９】
この発明の半導体装置１０は、撥水性膜５０を具えていることを特徴としている。この撥水性膜５０は、外部環境からパッケージ内への水分の浸透を防止する撥水性を有している。この撥水性の程度は、好ましくは既に説明した封止部４０より撥水性の程度が大きい材料を用いるのがよい。
【００５０】
この例では半導体装置１０は、テープキャリア２０の裏面２０ａｂ側に、第１撥水性膜５０ａを具えている。
【００５１】
この第１撥水性膜５０ａは、絶縁性薄膜基材２０ａの裏面２０ａｂ側であって、好ましくは封止部４０が絶縁性薄膜基材２０ａに投影する輪郭内、すなわち、下面３０ｂの直下に位置しており、この下面３０ｂと同一形状、かつ同一面積の領域及びこの輪郭内より外側の領域にまたがって一体的に設けられている。
【００５２】
この第１撥水性膜５０ａの形状及び面積は、半導体チップ３０の電極３２への水分の浸透を防止するという観点から、最小の大きさの場合には下面３０ｂと同一形状、かつ同一面積とするのがよく、最大の大きさの場合にはスプロケットホール２０ｂ及びアウターリード２２ａの電極パッド部分に重ならない範囲、すなわち半導体装置としての機能を損なわないこと及び製造工程に支障を来さないことを条件とする最大範囲とするのがよい。
【００５３】
この第１撥水性膜５０ａとしては、好ましくは例えば、いわゆるフッ素系材料、シリコーン系材料、又はウレタン系材料から構成される膜であって、水分の浸透を効果的に防止することができることに加え、半導体装置に適用するのに好適な絶縁性といった電気的特性を有している材料により構成される膜とするのがよい。
【００５４】
撥水性膜５０、すなわちこの例では第１撥水性膜５０ａは、その膜厚を最大でも０．５ｍｍ程度として構成するのがよい。
【００５５】
このような撥水性膜を具える構成とすれば、特にテープキャリアの裏面側から水分の浸透をより効果的に防止することができる。よって、テープキャリアの配線及び半導体チップの電極近傍でのマイグレーションの発生、ひいてはこのマイグレーションに起因する半導体装置の電気的不良の発生をより効果的に防ぐことができる。
【００５６】
この撥水性膜５０は、膜厚を極めて薄いものとできるので、本質的に薄型であるというＴＣＰ又はＣＯＦパッケージの特性を損なうことなく、パッケージに水分浸透防止効果を付与することができる。
【００５７】
半導体装置の構成例（２）
図２（Ａ）及び図２（Ｂ）を参照して、この発明の半導体装置の構成例（２）につき説明する。
【００５８】
図２（Ａ）は、この発明の半導体装置の構成例（２）を示す概略的な平面図であり、図２（Ｂ）は、図２（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【００５９】
この例の半導体装置１０は、テープキャリア２０の表面２０ａａ側の封止部４０をさらに覆う第２撥水性膜５０ｂを具えていることを特徴としている。なお、この例の半導体装置１０の構成要素は、この第２撥水性膜５０ｂを除き、既に説明した構成例（１）の構成要素と何ら変わるところがないため、第２撥水性膜５０ｂ以外の構成要素についての詳細な説明は省略する場合もある。
【００６０】
図２（Ａ）及び（Ｂ）に示すように、この例の半導体装置１０は、テープキャリア２０を含んでいる。
【００６１】
テープキャリア２０は、柔軟性を有する素材により形成された長方形状の絶縁性薄膜基材２０ａをいわゆるベーステープとして含んでいる。
【００６２】
この絶縁性薄膜基材２０ａの対向する一対の両側端部には、パッケージの製造工程で移送のために使用される複数のスプロケットホール２０ｂが一列にそれぞれ穿設されている。
【００６３】
表面２０ａａ側には、チップ搭載領域２０ａｃが設定されている。このチップ搭載領域２０ａｃは、搭載される半導体チップの平面形状に応じた任意好適な形状とされている。
【００６４】
テープキャリア２０は、表面２０ａａ上に延在している複数のリード２２を具えている。複数のリード２２はいわゆる金属細線パターンである。
【００６５】
複数のリード２２それぞれは、一端をチップ搭載領域２０ａｃ内に存在させてあり、かつ他端を絶縁性薄膜基材２０ａの端縁に沿うように延在させて配列されている。
【００６６】
リード２２上には、リード２２それぞれの両端部を露出させ、かつ複数のリード２２上に一体的にまたがるソルダーレジスト２４が設けられている。
【００６７】
テープキャリア２０のチップ搭載領域２０ａｃには、半導体チップ３０が搭載されている。
【００６８】
半導体チップ３０には複数の電極３２が、突起電極、すなわちバンプとして設けられている。
【００６９】
複数の電極３２それぞれは、この例では一対一の対応関係でインナーリード２２ｂに接続されている。
【００７０】
半導体装置１０は、封止部４０を具えている。封止部４０は、この例では半導体チップ３０の側面及び下面３０ｂを一体的に覆っており、かつ上面３０ａを露出させている。
【００７１】
封止部４０は、好ましくは例えば従来公知のエポキシ系樹脂といった封止材料により構成するのがよい。
【００７２】
この発明の半導体装置１０は、撥水性膜５０を具えていることを特徴としている。
【００７３】
図２（Ａ）及び（Ｂ）に示すように、この例では半導体装置１０は、第１の実施の形態と同様の第１撥水性膜５０ａに加えて、テープキャリア２０の表面２０ａａ側にさらに第２撥水性膜５０ｂを具えている。
【００７４】
この第２撥水性膜５０ｂは、封止部４０の表面全面上を一体的に覆って設けられている。
【００７５】
第２撥水性膜５０ｂは、この例では直方体状の半導体チップ３０の上側角隅部からソルダーレジスト２４の表面上に至る、封止部４０が形成する傾斜面全面上を覆うように設けられている。
【００７６】
この第２撥水性膜５０ｂを設ける範囲は、封止部４０を完全に覆う範囲とすればよい。
【００７７】
この第２撥水性膜５０ｂは、半導体チップ３０の上面３０ａをも覆う構成とすることもできる。
【００７８】
この第２撥水性膜５０ｂを設ける最小範囲Ａ１は、一般的な技術水準でいうと封止部４０が最外縁端部と半導体チップ３０の最外縁端部との最小離間距離はおよそ２５０μｍ程度であるのでこのような範囲を覆う封止部４０を完全に覆う形態とすればよい。
【００７９】
この第２撥水性膜５０ｂを設ける最大範囲Ａ２は、スプロケットホール２０ｂ及びアウターリード２２ａの電極パッド部分に重ならない範囲、すなわち半導体装置としての機能を損なわないこと及び製造工程に支障を来さないことを条件とする範囲とするのがよい。
【００８０】
この第２撥水性膜５０ｂとしては、第１撥水性膜５０ａと同様に、好ましくは例えば、いわゆるフッ素系材料、シリコーン系材料、又はウレタン系材料から構成される膜であって、水分の浸透を効果的に防止することができることに加え、半導体装置に適用するのに好適な絶縁性といった電気的特性を有している材料により構成される膜とするのがよい。
【００８１】
第２撥水性膜５０ｂは、その膜厚を最大でも０．５ｍｍ程度として構成するのがよい。
【００８２】
このような第２撥水性膜をさらに具える構成とすれば、下面側からの水分の浸透防止効果に加えて、テープキャリアの上面側からの水分の浸透をより効果的に防止することができる。よって、テープキャリアの配線及び半導体チップの電極近傍でのマイグレーションの発生、ひいてはこのマイグレーションに起因する半導体装置の電気的不良の発生をより効果的に防ぐことができる。
【００８３】
これら第１撥水性膜及び第２撥水性膜は、いずれも膜厚を極めて小さいものとできるので、薄型であるというＴＣＰ又はＣＯＦパッケージの特性を損なうことなく、パッケージに水分浸透防止効果を付与することができる。
【００８４】
半導体装置の製造方法例
次に、図３を参照して、この発明の半導体装置の製造方法例につき説明する。
【００８５】
図３（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造方法を説明するための工程図である。
【００８６】
まず、既に説明した構成を具えているテープキャリア２０を準備する。このような構成を有するテープキャリアは市場にて入手可能でもある。
【００８７】
なお、テープキャリア２０は、長尺のベーステープを基材としており、このベーステープに直列に配置された複数のチップ搭載領域２０ａｃを具えているが、特に図３においては、１つのチップ搭載領域２０ａｃのみを示して製造工程につき説明する。
【００８８】
図３（Ａ）に示すように、テープキャリア２０のチップ搭載領域２０ａｃに、半導体チップ３０を搭載する。
【００８９】
この例ではバンプとして構成されている半導体チップ３０の複数の電極３２を、テープキャリア２０の複数のリード２２のインナーリード２２ｂに接続する。このボンディング工程は、例えばボンディングツールを使用する金属共晶、又は熱圧着といった従来公知の任意好適な工程により行うことができる。
【００９０】
次いで、図３（Ｂ）に示すように、封止部４０を形成する。この封止部４０は、半導体チップ３０の少なくとも側面及び下面３０ｂを一体的に覆い、かつ複数の電極３２及びこの電極３２に接続されていて下面３０ｂの直下に位置するリード２２、さらに半導体チップ３０の上面３０ａ側からみた輪郭から露出するインナーリード２２ｂを一体的に覆うように形成する。
【００９１】
また、封止部４０は、半導体チップ３０の上面３０ａを覆うように形成することができる。
【００９２】
この封止部４０の形成工程は、好ましくは例えば従来公知のエポキシ系樹脂といった封止材料を用いて、注入ノズルを用いるいわゆるアンダーフィル充填といった従来公知の任意好適な工程により行うことができる。
【００９３】
図３（Ｂ）及び図３（Ｃ）に示すように、次に、撥水性膜５０を形成する。撥水性膜５０を形成する工程は、（１）既に説明した領域に第１撥水性膜５０ａを形成する工程、又はこの（１）工程及び（２）既に説明した領域に第２撥水性膜５０ｂを形成する工程を含んでいる。この例では（１）工程終了後に（２）工程を実施する例を示してある。
【００９４】
（１）工程及び（２）工程の両方を実施する場合には、（２）工程を先に実施した後に（１）工程を実施してもよい。なお、（２）工程は既に説明した封止部４０の形成工程よりも後に行う必要があるが、（１）工程は封止部４０の形成工程前、すなわち例えば半導体チップ３０をテープキャリア２０に搭載する工程より前に実施することもできる。
【００９５】
この撥水性膜５０の形成工程は、既に説明した任意好適な材料を用いる、好ましくは例えば従来公知のスプレイ噴霧工程、又は液滴滴下による塗布工程として行うことができる。
【００９６】
上述の（１）工程及び（２）工程の両方を同一設備でこの順に実施する場合には、例えば（１）工程終了後にテープキャリア２０の上面２０ａａ側が上側となるように半導体チップ３０が搭載されているテープキャリア２０を反転させて（２）工程を実施すればよい。
【００９７】
これら（１）工程及び（２）工程の両方を同時に行ってもよい。このようにすれば半導体装置の製造効率をさらに向上させることができる。
【００９８】
図３（Ｃ）に示すように、（１）工程及び（２）工程を実施するにあたり、好ましくは、スプレイ噴霧工程又は塗布工程の実施前に撥水性膜５０を非形成とする領域、すなわち撥水性膜非形成領域５０Ｘを被覆するマスクパターン６０を予め形成しておくのがよい。
【００９９】
このマスクパターン６０は、好ましくは例えば任意好適な従来公知のレジスト材料を用いるフォトリソグラフィ工程により形成し、撥水膜５０の形成工程終了後に、選択された材料に応じた任意好適な手段によりこのマスクパターンを除去すればよい。
【０１００】
このようにすれば、所望の領域にのみ効率的に撥水性膜５０を形成することができる。
【０１０１】
最後に、アウターリード２２ａの外側で、複数のアウターリード２２ａの配列に直交する方向にテープキャリア２０を切断して、個々の半導体装置１０として切り出す。この工程により半導体装置１０が個片化されて完成する。
【図面の簡単な説明】
【０１０２】
【図１】（Ａ）は、この発明の半導体装置の構成例（１）を示す概略的な平面図であり、（Ｂ）は、図１（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【図２】（Ａ）は、この発明の半導体装置の構成例（２）を示す概略的な平面図であり、（Ｂ）は、図２（Ａ）の半導体装置のＩ−Ｉ’一点鎖線による切り口を矢印方向からみた概略的な図である。
【図３】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造方法を説明するための工程図である。
【符号の説明】
【０１０３】
１０：半導体装置
２０：テープキャリア
２０ａ：絶縁性薄膜基材
２０ａａ：表面
２０ａｂ：裏面
２０ａｃ：チップ搭載領域
２０ｂ：スプロケットホール
２２：リード
２２ａ：アウターリード（電極パッド）
２２ｂ：インナーリード
２２ｃ：リード中間部
２４：ソルダーレジスト
２４ａ：内端縁
３０：半導体チップ
３０ａ：上面
３０ｂ：下面
３２：電極（バンプ）
４０：封止部
５０：撥水性膜
５０ａ：第１撥水性膜
５０ｂ：第２撥水性膜
５０Ｘ：撥水性膜非形成領域
６０：マスクパターン
【特許請求の範囲】
【請求項１】
表面及び当該表面に対向する裏面を有しており、前記表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、前記チップ搭載領域を含む前記表面上に延在して設けられている複数のリードを有しているテープキャリアと、
前記テープキャリアの前記チップ搭載領域に搭載されており、上面、当該上面に対向する下面、及び前記上面及び前記下面に挟まれている側面を有していて、前記下面側に、前記テープキャリアの複数の前記リードに接続されている複数の電極を有している半導体チップと、
前記半導体チップの少なくとも前記側面及び前記下面を一体的に覆い、かつ複数の前記電極及び当該電極に接続されていて、前記下面の直下に位置する前記リードの部分領域を含む領域を覆って設けられている封止部と、
前記絶縁性薄膜基材の前記裏面側であって、前記封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがって一体的に設けられている第１撥水性膜と
を具えていることを特徴とする半導体装置。
【請求項２】
前記封止部は、前記半導体チップの前記側面及び前記下面を一体的に覆っており、かつ前記半導体チップの前記表面を露出させて設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記封止部の表面全面上を覆う第２撥水性膜をさらに具えていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１撥水性膜、又は当該第１撥水性膜及び前記第２撥水性膜の両方あるいはいずれか一方は、フッ素系材料、シリコーン系材料、及びウレタン系材料を含む群から選択されるいずれかの撥水性材料により構成されていることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記撥水性材料は、前記封止部よりも撥水性の程度が大きい材料であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１撥水性膜、又は当該第１撥水性膜及び前記第２撥水性膜の膜厚は、最大でも０．５ｍｍであることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
表面及び当該表面に対向する裏面を有しており、前記表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、前記チップ搭載領域上に延在して設けられている複数のリードを有しているテープキャリアを準備する工程と、
前記テープキャリアの前記チップ搭載領域に、上面、当該上面に対向する下面、及び前記上面及び前記下面に挟まれた側面を有していて、前記下面側に複数の電極を有している半導体チップを搭載する工程であって、当該半導体チップの複数の前記電極を、前記テープキャリアの複数の前記リードに接続して搭載する工程と、
前記半導体チップの少なくとも前記側面及び前記下面を一体的に覆い、かつ複数の前記電極及び当該電極に接続されていて前記下面の直下に位置する前記リードの部分領域を含む領域を覆う封止部を形成する工程と、
前記絶縁性薄膜基材の前記裏面側であって、前記封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがるように一体的に第１撥水性膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記封止部を形成する工程の後に、前記封止部の表面全面上を一体的に覆う第２撥水性膜を形成する工程をさらに含むことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１撥水性膜を形成する工程は、撥水性膜形成領域を露出するマスクパターンを形成した後に、露出している前記撥水性膜形成領域に前記第１撥水性膜を形成し、前記マスクパターンを除去する工程であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記第１撥水性膜及び前記第２撥水性膜を形成する工程は、撥水性膜形成領域を露出するマスクパターンを形成した後に、露出している前記撥水性膜形成領域に前記第１撥水性膜及び前記第２撥水性膜を形成し、前記マスクパターンを除去する工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１】
表面及び当該表面に対向する裏面を有しており、前記表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、前記チップ搭載領域を含む前記表面上に延在して設けられている複数のリードを有しているテープキャリアと、
前記テープキャリアの前記チップ搭載領域に搭載されており、上面、当該上面に対向する下面、及び前記上面及び前記下面に挟まれている側面を有していて、前記下面側に、前記テープキャリアの複数の前記リードに接続されている複数の電極を有している半導体チップと、
前記半導体チップの少なくとも前記側面及び前記下面を一体的に覆い、かつ複数の前記電極及び当該電極に接続されていて、前記下面の直下に位置する前記リードの部分領域を含む領域を覆って設けられている封止部と、
前記絶縁性薄膜基材の前記裏面側であって、前記封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがって一体的に設けられている第１撥水性膜と
を具えていることを特徴とする半導体装置。
【請求項２】
前記封止部は、前記半導体チップの前記側面及び前記下面を一体的に覆っており、かつ前記半導体チップの前記表面を露出させて設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記封止部の表面全面上を覆う第２撥水性膜をさらに具えていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１撥水性膜、又は当該第１撥水性膜及び前記第２撥水性膜の両方あるいはいずれか一方は、フッ素系材料、シリコーン系材料、及びウレタン系材料を含む群から選択されるいずれかの撥水性材料により構成されていることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記撥水性材料は、前記封止部よりも撥水性の程度が大きい材料であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１撥水性膜、又は当該第１撥水性膜及び前記第２撥水性膜の膜厚は、最大でも０．５ｍｍであることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
表面及び当該表面に対向する裏面を有しており、前記表面側にチップ搭載領域が設定されている柔軟性の絶縁性薄膜基材、前記チップ搭載領域上に延在して設けられている複数のリードを有しているテープキャリアを準備する工程と、
前記テープキャリアの前記チップ搭載領域に、上面、当該上面に対向する下面、及び前記上面及び前記下面に挟まれた側面を有していて、前記下面側に複数の電極を有している半導体チップを搭載する工程であって、当該半導体チップの複数の前記電極を、前記テープキャリアの複数の前記リードに接続して搭載する工程と、
前記半導体チップの少なくとも前記側面及び前記下面を一体的に覆い、かつ複数の前記電極及び当該電極に接続されていて前記下面の直下に位置する前記リードの部分領域を含む領域を覆う封止部を形成する工程と、
前記絶縁性薄膜基材の前記裏面側であって、前記封止部の輪郭内及び当該輪郭内から当該輪郭外の領域にまたがるように一体的に第１撥水性膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記封止部を形成する工程の後に、前記封止部の表面全面上を一体的に覆う第２撥水性膜を形成する工程をさらに含むことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１撥水性膜を形成する工程は、撥水性膜形成領域を露出するマスクパターンを形成した後に、露出している前記撥水性膜形成領域に前記第１撥水性膜を形成し、前記マスクパターンを除去する工程であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記第１撥水性膜及び前記第２撥水性膜を形成する工程は、撥水性膜形成領域を露出するマスクパターンを形成した後に、露出している前記撥水性膜形成領域に前記第１撥水性膜及び前記第２撥水性膜を形成し、前記マスクパターンを除去する工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００８−２１８８０６（Ｐ２００８−２１８８０６Ａ）
【公開日】平成２０年９月１８日（２００８．９．１８）
【国際特許分類】
【出願番号】特願２００７−５５７３２（Ｐ２００７−５５７３２）
【出願日】平成１９年３月６日（２００７．３．６）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成２０年９月１８日（２００８．９．１８）
【国際特許分類】
【出願日】平成１９年３月６日（２００７．３．６）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]