半導体装置及びその製造方法
【課題】 半導体チップの電極パッドを厚膜化あるいは大面積化することなく、電極パッドの溶断を防止し、電流パッドの許容電流値を高める。
【解決手段】 半導体チップ２０の少なくとも１つの電極パッド２１ｓ、２１ｄにおいて、単一の電極パッド２１上に、第１ワイヤ４１が複数箇所４５でボンディングされる。さらに、第１ワイヤ４１に沿って、第１ワイヤ上４１に、第２ワイヤ４２が複数箇所４６でボンディングされる。一部の実施形態において、第２ワイヤ４２のボンディングに先立って、電極パッド２１上の第１ワイヤ４１の頂部形状を加工してもよい。
【解決手段】 半導体チップ２０の少なくとも１つの電極パッド２１ｓ、２１ｄにおいて、単一の電極パッド２１上に、第１ワイヤ４１が複数箇所４５でボンディングされる。さらに、第１ワイヤ４１に沿って、第１ワイヤ上４１に、第２ワイヤ４２が複数箇所４６でボンディングされる。一部の実施形態において、第２ワイヤ４２のボンディングに先立って、電極パッド２１上の第１ワイヤ４１の頂部形状を加工してもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、環境問題への関心の高まりを受け、省エネルギー化を実現し得るパワーデバイスにますます注目が集まっている。パワーデバイスにおいては、電力変換効率の更なる向上のために低消費電力化が図られるとともに、パワーデバイスを使用する機器の小型化のためにパワーデバイス自体の小型化も図られている。そのため、伝統的なシリコン（Ｓｉ）パワーデバイスに加え、シリコンカーバイド（ＳｉＣ）及びガリウムナイトライド（ＧａＮ）等の化合物半導体を用いたパワーデバイスの開発も進められている。例えば、ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）は、低い損失で高密度の電力を取り扱うことができ、これまで縦型Ｓｉパワーデバイスを用いていたような大電流を扱う用途にも使用し得るものと期待されている。
【０００３】
ＧａＮデバイスに限らずパワーデバイス全般において、大電流を流すために、材料のもつ許容電流密度がデバイス設計段階で考慮に入れられる。許容電流密度は、材料固有の値であり、許容電流値を高めるためには電流を流す断面積を増大させる必要がる。この断面積が不足し、電流密度が許容値を超えると、電流を流す材料の溶融又は溶断が起こることがある。このことは、半導体材料に限らず、半導体チップの表面又はその近傍に形成される一般的に金属である配線及び電極パッドにも当てはまる。配線や電極パッドを横方向に流れる、すなわち、配線や電極パッドの延在方向に沿って流れる電流の許容値を高めるために断面積を増やすことは、一般的に、配線や電極パッドの厚さ及び／又は幅を大きくすることで実現されている。
【０００４】
しかしながら、電極パッド等の厚膜化は量産性を低下させるため高コストとなり得る。例えば、電極パッドがアルミニウム（Ａｌ）を有する場合、Ａｌ膜を厚くするためには、一度又は複数回の製膜工程を用いて総製膜時間を延ばすことになり、製造スループットが低下する。また、Ａｌ膜上に別の金属をメッキで積み上げて総膜厚を増大させることも考えられるが、メッキ処理工程が追加されることにより、やはり製造スループットの低下及び製造コストの上昇が問題となる。
【０００５】
また、電極パッドの幅広化は設計の自由度を少なくするとともに、特に横型パワーデバイスにおいて、貴重なチップ面積の浪費又はチップの大型化をもたらし得る。
【０００６】
また、電極パッドの許容電流値を高める他の一手法として、１つの電極パッドとそれを接続するパッケージ端子との間を複数のワイヤで接続することが考えられる。例えば、必ずしも目的は同じでないが、電極パッド及び／又は電極端子上で複数のボンディングワイヤの先端部同士を積み重ねてボンディングする技術が知られている。また、縦型ダイオードチップにおいて電流集中を回避するために、チップ表面の大面積の電極パッドとパッケージの電極端子とを複数のワイヤで接続し、且つ各ワイヤをチップの表面電極パッド上の複数箇所で接続する技術が知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−２０９７３３号公報
【特許文献２】特開２００５−２６８４９７号公報
【特許文献３】特開２００９−１２４０７５号公報
【特許文献４】特開２００５−１６６８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
既知の技術は、しかしながら、電流パッドの溶断を防止することにおいて十分な効果を有するものではなく、電極パッドを流れる電流を更に増大することには限界がある。故に、電極パッドを厚膜化あるいは大面積化することなく、電極パッドの溶断を防止し、電流パッドの許容電流値を高め得る技術が依然として望まれる。
【課題を解決するための手段】
【０００９】
一観点によれば、半導体チップの少なくとも１つの電極パッドにおいて、単一の電極パッド上に、第１ワイヤが複数箇所でボンディングされる。さらに、第１ワイヤに沿って、第１ワイヤ上に、第２ワイヤが複数箇所でボンディングされる。
【発明の効果】
【００１０】
複数箇所で相互に接続された電極パッドと複数のワイヤとにより、電極パッドの厚さが擬似的に増大される。故に、電極パッドの溶断を防止し、電極パッドの許容電流値ひいては半導体装置の電流容量を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態に係る半導体装置を例示する図である。
【図２】一実施形態に係るワイヤボンディング方法を例示する図（その１）である。
【図３】一実施形態に係るワイヤボンディング方法を例示する図（その２）である。
【図４】一実施形態に係るワイヤボンディング方法を例示する図（その３）である。
【図５】一実施形態に係るワイヤボンディング方法を例示する図（その４）である。
【図６】一実施形態に係るワイヤボンディング方法を例示する図（その５）である。
【図７】一実施形態に係るワイヤボンディング方法を例示する図（その６）である。
【図８】ワイヤボンディング方法の一変形例を示す図である。
【図９】図８のワイヤボンディング方法に使用し得るボンドツールを例示する断面図である。
【図１０】ワイヤボンディング方法の他の一変形例を示す図である。
【図１１】図１０のワイヤボンディング方法を用いた多層ワイヤ群の形成を例示する断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、複数の図を通して、同様の要素には同一又は類似の参照符号を付する。
【００１３】
先ず、図１を参照して、一実施形態に係る半導体装置を説明する。図１（ａ）は一例に係る半導体装置１０のその製造過程における上面図、図１（ｂ）は図１（ａ）の直線Ｂ−Ｂ’における断面図を模式的に示している。図示した半導体装置１０は、半導体チップ２０をリードフレーム３０上に搭載し、且つ半導体チップ２０上の電極パッド２１をリードフレーム３０にワイヤ４０で接続した後の状態として示されている。半導体装置１０は、その後、樹脂モールド及びリードフレーム３０のアウタリード部の切断加工などを経て完成される。
【００１４】
半導体チップ２０は、例えば、パワーデバイス又はその他の比較的大きい電流を取り扱う半導体素子を有している。図示した半導体チップ２０は、横型パワーデバイスであり、チップ表面にソース、ドレイン及びゲートの電極パッド２１ｓ、２１ｄ、２１ｇを有している。各電極パッド２１は、例えば、厚さ０．５〜１．２μｍ程度のＡｌ膜又はＣｕ膜とし得る。また、単なる一例として、半導体チップ２０のサイズは４ｍｍ×５ｍｍ程度、ソースパッド２１ｓ及びドレインパッド２１ｄのサイズは０．５〜１．２ｍｍ×４．０〜４．６ｍｍ程度とし得る。ゲートパッド２１ｇは、典型的に、ソース及びドレインのパッド２１ｓ、２１ｄより小さく形成される。
【００１５】
図示した例において、リードフレーム３０は、ソース、ドレイン及びゲートのリード３１ｓ、３１ｄ、３１ｇ、及び半導体チップ２０を搭載するステージ３２を有し、ドレインリード３１ｄはステージ３２に連通している。ステージ３２は、半導体チップ２０で生じた熱を放散する放熱板としても作用し得る。リードフレーム３０はまた、ネジ止め孔３３などのその他の構成を含み得る。半導体チップ２０は好ましくは、例えば半田又は銀（Ａｇ）ペーストなどの高熱伝導性の接合材を介してステージ３２上に搭載されている。
【００１６】
ワイヤ４０は、好ましくは低抵抗率の金属を有し、例えば、アルミニウム（Ａｌ）ワイヤ又は銅（Ｃｕ）ワイヤとし得る。しかしながら、ワイヤ４０は、例えば金（Ａｕ）ワイヤなどのその他の導電性ワイヤとしてもよい。単一のワイヤの線径は、例えば、８０〜５００μｍ程度とし得る。
【００１７】
ワイヤ４０は、ソース、ドレイン及びゲートのワイヤ４０ｓ、４０ｄ、４０ｇを含んでいる。ソースワイヤ４０ｓは半導体チップのソースパッド２１ｓをリードフレームのソースリード３１ｓに接続し、ドレインワイヤ４０ｄはドレインパッド２１ｄをステージ３２に接続し、ゲートワイヤ４０ｇはゲートパッド２１ｇをゲートリード３１ｇに接続している。ソースワイヤ４０ｓとドレインワイヤ４０ｄには概して同じ大きさの電流が流れ、その電流値はゲートワイヤ４０ｇを流れる電流値より遙かに大きい。故に、ゲートワイヤ４０ｇは、その他のワイヤ４０ｓ及び４０ｄより細いワイヤを有していてもよい。
【００１８】
ソースワイヤ４０ｓ及びドレインワイヤ４０ｄはそれぞれ複数のワイヤを含んでいる。図示した例において、ソースワイヤ４０ｓ及びドレインワイヤ４０ｄはそれぞれ２本のワイヤ４１及び４２を含んでいる。図１（ｂ）にソースワイヤ４０ｓの場合を示すように、ワイヤ４１は半導体チップの電極パッド２１上に該電極パッドに沿って配置され、ワイヤ４２はワイヤ４１上にワイヤ４１に沿って配置されている。すなわち、ワイヤ４０は、電極パッド２１上で複数層に積重された複数のワイヤを含み得る。さらに、下層ワイヤ４１は電極パッド２１に複数の箇所４５でボンディングされており、上層ワイヤ４２は下層ワイヤ４１に複数の箇所４６でボンディングされている。ボンディング箇所４５と４６とは、図示のように上下に重なり合ってもよいし、重なり合っていなくてもよい。
【００１９】
図１（ａ）に示した例において、上層ワイヤ４２は、ソースリード３１ｓ又はステージ３２との接続のため、下層ワイヤ４１の電極パッド２１上に接合された部分に沿った途中の位置でワイヤ４１上から逸脱している。しかしながら、上層ワイヤ４２は該部分の略全長にわたって下層ワイヤ４１に沿っていてもよい（すなわち、図１（ｂ）の断面図において、ワイヤ４１と４２とが略同じ長さを有していてもよい）。ワイヤ４１及び４２のリードフレーム３０とのボンディングは、例えば、後述するワイヤ切断の容易性の観点から、相対的にずらされた異なる箇所において行われ得る。
【００２０】
半導体装置１０においては、ソースパッド２１ｓ及びドレインパッド２１ｄの各々の上に、複数のワイヤ４１及び４２が積層されており、且つ積層されたパッド及びワイヤが複数のボンディング箇所４５及び４６で相互に接続されている。この構造は、電極パッド２１ｓ及び２１ｄの厚さを擬似的に増大させる作用を奏し得る。故に、電極パッド２１ｓ及び２１ｄ自体の厚膜化・大面積化を必要とすることなく、これら電極パッド２１の溶断を防止し、これら電極パッド２１の見かけ上の許容電流値を増大させ得る。すなわち、半導体装置１０においては、電極パッド２１のための金属厚膜形成プロセスや、電極パッド２１によるチップ面積の浪費を伴うことなく、パワーデバイスなどの半導体チップの電流容量を増大させることが可能である。また、このようなワイヤ積層ボンディングによれば、パッケージ実装段階でワイヤ径及び／又はワイヤ数を適宜選択することにより、半導体チップ２０自体の設計段階に遡ることなく、所望の許容電流を有する半導体装置をコストパフォーマンス良く実現し得る。
【００２１】
なお、ここでは、一例としてリードフレーム上に横型パワーデバイスを実装した半導体装置を用いて説明したが、本実施形態はこれに限定されない。例えば、半導体チップは縦型パワーデバイスとしてもよい。縦型パワーデバイスにおいては、２つの主電極（ドレイン及びソース、コレクタ及びエミッタ、又はアノード及びカソードなど）のうちの一方のみのパッドをチップ表面に有することが多いが、該パッド上に複数のワイヤを積層することができる。また、半導体チップ２０は、パワーデバイス以外の半導体デバイスを有するものであってもよく、その電極パッドのうちの比較的大きい電流を通電するパッド上に、複数のワイヤを積層し得る。また、半導体装置はリードフレームを有するものや単一の半導体チップを有するものに限定されない。例えば、配線パターンが形成された絶縁基板などの上で、複数の半導体チップが並列あるいは直列に接続されていてもよいし、電力変換回路などの電気回路を構成するように接続されていてもよい。
【００２２】
続いて、図２−７を参照して、一実施形態に係る半導体装置の製造方法に使用され得るワイヤボンディング方法を説明する。
【００２３】
先ず、図２に示すように、半導体チップ２０の１つの電極パッド２１上に下層ワイヤ４１をボンディングする。図２（ａ）は１つの電極パッド２１の部分を示す上面図であり、図２（ｂ）、（ｃ）は、それぞれ、図２（ａ）のパッドの延在方向に沿った直線Ｂ−Ｂ’、該延在方向に直交する方向の直線Ｃ−Ｃ’における断面図である。なお、電極パッド２１は、半導体チップ製造プロセスにおいて、スパッタリングなどの金属膜形成工程によって予め形成されている。また、半導体チップ２０は、図１に例示したように、リードフレーム又はその他のパッケージ基板（図２には図示せず）上に搭載されている。以下では、電極パッド及びワイヤはともにＡｌを有するとして説明する。
【００２４】
Ａｌパッド２１上への下層Ａｌワイヤのボンディング、及びその後の工程におけるワイヤボンディングは、例えば、ウェッジボンダ及びそのボンドツール（ウェッジ）５０を用いて荷重及び超音波を印加することで行い得る。ボンドツール５０は、例えばφ８０μｍ〜５００μｍといった使用されるＡｌワイヤの線径に応じた先端サイズを有し、例えば０．２５ｍｍ〜１．１ｍｍ程度の先端長ＦＬを有する。ボンドツール５０はまた、図２（ｃ）に示すように、その先端にワイヤの線径に応じたサイズの窪み５１を有し、該窪みでワイヤを支持しながらワイヤへの荷重及び超音波の印加を行うことができる。
【００２５】
下層Ａｌワイヤ４１は、Ａｌパッド２１上を這うように複数箇所４５でボンディングされる。なお、図２（ｂ）中の矢印はボンドツール５０の進行方向を指し示している。好ましくは、Ａｌパッド２１の略全長にわたって該パッドの厚さを擬似的に増大し得るように、下層ワイヤ４１は、Ａｌパッド２１の延在方向における一端近傍から他端近傍まで延在するように接合される。ボンディング箇所４５のピッチＸ１は、Ａｌパッド２１自体を流れる電流を該パッド全域で低減するために小さくされることが好ましく、例えば、ＦＬの１．１倍から２．５倍の範囲内の長さとし得る。
【００２６】
次に、図３に示すように、Ａｌパッド２１に接続された下層Ａｌワイヤ４１をリードフレームなどのパッケージ端子３０上まで引き回してセカンドボンディングを実行する。なお、図３（ａ）、（ｂ）は、それぞれ、図２（ａ）、（ｂ）に対応した上面図、断面図である。図３においては下層Ａｌワイヤ４１がＡｌパッド２１上からパッケージ端子３０上まで直線状に延在するように描いているが、下層Ａｌワイヤ４１は、図１に示したように、Ａｌパッド２１上からパッケージ端子上まで屈曲するように引き回されてもよい。パッケージ端子３０は、通常、Ａｌパッド２１より厚い金属膜又は金属板により形成され、下層Ａｌワイヤ４１によって擬似的に厚さを増大される必要はないため、下層Ａｌワイヤ４１とパッケージ端子３０とのボンディング箇所は１箇所のみとし得る。しかしながら、２箇所以上でボンディングして接続面積を増大させてよい。
【００２７】
次に、パッケージ端子３０への接続が完了した下層ワイヤ４１の切断を行う。この工程は、例えば、図４の断面図に示すように、ボンドツール５０に付随するカッター５５を用いて行うことができる。これは、荷重及び超音波の印加によるパッケージ端子３０への下層Ａｌワイヤ４１のボンディング（図４（ａ）；図３の工程に相当）に引き続いて、ボンドツール５０の後方移動（図４（ｂ））と、その後のカッター５５の下降によるワイヤ切断（図４（ｃ））とによって行い得る。図４（ｂ）、（ｃ）中の矢印は、それぞれ、ボンドツール５０、カッター５５の移動方向を指し示している。
【００２８】
次に、好適な一工程として、下層Ａｌワイヤ４１の頂部形状の加工を行い得る。Ａｌパッド２１上に接合された下層Ａｌワイヤ４１の頂部は、ボンディング箇所４５以外の部分において円弧形状を有し、且つボンディング箇所４５においても、図２（ｃ）に示したように、ウェッジツールの窪み５１の形状に従った上に凸の湾曲形状を有し得る。このような下層Ａｌワイヤ４１の頂部形状は、後に配設される上層Ａｌワイヤ４２（概して円形の断面を有する）への荷重及び超音波の印加時に、上層Ａｌワイヤ４２が下層Ａｌワイヤ４１上からズレ落ちることを誘発し得る。ここで行い得る下層Ａｌワイヤ４１の頂部加工は、下層Ａｌワイヤ４１上に上層Ａｌワイヤ４２を配設することを容易にし得るものである。
【００２９】
一例として、図５に示すように、実質的に平坦な底面を有する部材６０でＡｌパッド２１上の下層Ａｌワイヤ４１を押圧することにより、Ａｌワイヤ４１の頂部を平坦化することができる。なお、図５は図４（ｂ）に対応した断面図である。例えば、硬質材料を有する板状部材６０を下層Ａｌワイヤ４１の上から押し当て、必要に応じて加熱あるいは超音波印加を行うことにより、下層Ａｌワイヤ４１の頂部を平坦面に加工し得る。部材６０の材料は、例えば、タングステンカーバイド（ＷＣ）などの超硬合金、ステンレス、又はセラミックなどとし得る。Ａｌワイヤ４１に部材６０を押し当てる荷重量は例えば１ｋｇ〜１０ｋｇとし得る。なお、このような押圧機構を平坦化ツールとしてウェッジボンダなどのワイヤボンダに設けることにより、下層Ａｌワイヤ４１のボンディングとその平坦化とを連続して行うことができる。
【００３０】
斯くして下層Ａｌワイヤ４１の頂部を平坦化することにより、上層Ａｌワイヤ４２のボンディング時に下層ワイヤ４１が上層ワイヤ４２を確実に支持することが可能になり、上層ワイヤ４２が下層ワイヤ４１上からズレ落ちることが防止され得る。
【００３１】
なお、半導体チップ２０の複数のＡｌパッド２１に対して複数のＡｌワイヤを積層する場合、押圧部材６０による下層Ａｌワイヤ４１の平坦化は、Ａｌパッド２１ごとに行ってもよいし、該複数のＡｌパッド２１に対してまとめて行ってもよい。また、押圧部材６０の下面は、必ずしも平坦である必要はなく、上層ワイヤ４２の支持を容易にする頂部形状を形成可能なその他の形状を有していてもよい。
【００３２】
次に、図６に示すように、下層Ａｌワイヤ４１上に上層Ａｌワイヤ４２をボンディングする。なお、図６（ａ）、（ｂ）は、それぞれ、図２（ａ）、（ｂ）に対応した上面図、断面図である。好適な一例において、上層Ａｌワイヤ４２には、下層Ａｌワイヤ４１に用いたのと同じＡｌワイヤを用い得る。その場合、下層及び上層のＡｌワイヤのボンディングに同一のボンドツール５０を用い、これらのボンディングを続けて行うことができる。
【００３３】
上層Ａｌワイヤ４２は、下層Ａｌワイヤ４１に沿って配設され、下層Ａｌワイヤ４１上に複数箇所４６でボンディングされる。図６（ｂ）中の矢印はボンドツール５０の進行方向を指し示している。ボンディング箇所４６のピッチＸ２は、例えば、下層Ａｌワイヤ４１のボンディング箇所４５のピッチＸ１に等しくされ得る。
【００３４】
次に、図７に示すように、下層Ａｌワイヤ４１上に接続された上層Ａｌワイヤ４２をパッケージ端子３０上まで引き回し、上層Ａｌワイヤ４２をパッケージ端子３０にボンディングし且つ該ワイヤ４２を切断する。上層Ａｌワイヤ４２とパッケージ端子３０とのボンディング箇所は、好ましくは、下層Ａｌワイヤ４１とパッケージ端子３０とのボンディング箇所とは異なる位置（例えば、隣接した位置）に定められる。このように、下層及び上層のＡｌワイヤのボンディング箇所を互いにずらすことにより、ボンドツール５０に付随するカッター５５（図４参照）などによって行われ得るワイヤ切断を、双方のＡｌワイヤに対して同一の条件で行うことができる。
【００３５】
以上の工程群により、半導体チップの電極パッド２１とパッケージ端子３０とが２本のワイヤ４１及び４２で接続される。電極パッド２１と下層ワイヤ４１とが、そして下層ワイヤ４１と上層ワイヤ４２とが、互いに複数のボンディング箇所４５、４６で接続されており、これらのワイヤにより電極パッド２１の厚さが擬似的に増大される。必要に応じて、図６及び７の工程、又は図５−７の工程を繰り返すことにより、ワイヤを更に多層化することが可能である。
【００３６】
続いて、図２−７を参照して説明したワイヤボンディング方法の幾つかの変形例を説明する。以上の説明では、図５に示したように、下層Ａｌワイヤ４１のボンディング後且つ上層Ａｌワイヤ４２のボンディング前に下層Ａｌワイヤ４１の平坦化を行っているが、上層Ａｌワイヤ４２のズレ落ちを防止する支持構造はその他の方法によって形成されてもよい。
【００３７】
先ず、図８及び９を参照して、ボンドツールの窪み形状を変更することによって下層Ａｌワイヤ４１の頂部に上層Ａｌワイヤ４２の支持構造を形成する方法を説明する。図８は、図６に示した工程に対応する、一変形例に係る上層Ａｌワイヤ４２のボンディング工程を示している。図８（ａ）は、図６（ａ）と同様に、半導体チップの１つのＡｌパッド２１の部分を示す上面図であり、図８（ｂ）は図８（ａ）の直線Ｃ−Ｃ’に沿った断面図である。
【００３８】
この変形例に係るボンドツール５０’は、図８（ｂ）に示すように、その先端の窪み５１’内に突起５２を有している。突起５２は、ボンディングするＡｌワイヤの延在方向に沿って形成され得る。故に、下層及び上層のＡｌワイヤ４１及び４２のボンディング箇所４５及び４６の各々の頂部に、図８（ａ）に示すように、Ａｌワイヤの延在方向に沿った溝状の凹部４７が形成され得る。下層Ａｌワイヤ４１の凹部４７は、上層Ａｌワイヤ４２を支持し、上層ワイヤ４２が下層ワイヤ４１上からズレ落ちることを防止するよう作用する。
【００３９】
突起５２を有するボンドツール５０’を用いることにより、下層ワイヤ４１のボンディングと同時に、下層ワイヤ４１の頂部に上層ワイヤ４２に対する支持構造を形成することができる。故に、この方法は、図５に示したような別途の頂部加工工程を用いることなく、ワイヤの積層ボンディングを容易にし得る。
【００４０】
図９は、ボンドツールの突起５２の形状の例として、断面が（ａ）三角形、（ｂ）台形を有する突起を示している。突起の幅Ｙ及び高さＺは、上層ワイヤを支持するのに十分な大きさにされ、例えば、Ａｌワイヤの線径の１／３〜１／４程度とし得る。故に、φ２５０μｍのＡｌワイヤの場合に７０μｍ程度、３００μｍのＡｌワイヤの場合に８０μｍ程度とし得る。
【００４１】
図１０は、他の一変形例に係るワイヤボンディング方法を示している。図１０（ａ）は下層Ａｌワイヤ４１のボンディング工程後の構造を示す上面図、図１０（ｂ）は上層Ａｌワイヤ４２のボンディング工程後の構造を示す上面図である。図１０（ｃ）は、図１０（ｂ）の直線Ｃ−Ｃ’上にボンドツール５０が存在していたときの断面図を示している。
【００４２】
図１０（ａ）を参照するに、１つの電極パッド２１上に複数の下層Ａｌワイヤ４１が並べて配設され得る。各下層ワイヤ４１は、電極パッド２１上に複数箇所４５でボンディングされた後、パッケージ端子３０上にボンディングされて切断される。複数の下層ワイヤ４１のピッチＰは、隣接する２つの下層ワイヤ４１の間に形成される間隙上に上層ワイヤ４２を支持することができるように決定される。この観点から、下層ワイヤ４１のピッチＰは使用するＡｌワイヤの線径の１００％〜１７５％程度（このとき、隣接する２つの下層ワイヤ４１間の間隙は使用するワイヤの線径の０％〜７５％程度となる）とし得る。ただし、従来からの通常のボンドツール５０を使用する場合、該ツールの形状に起因して、隣接するワイヤ間にワイヤ線径の５０％程度の間隙を設ける必要があり、下層ワイヤ４１のピッチＰはワイヤ線径の１５０％〜１７５％程度とすることが好ましい。
【００４３】
図１０（ｂ）及び（ｃ）を参照するに、上層Ａｌワイヤ４２は、隣接する２つの下層ワイヤ４１によって支持され、これらの下層ワイヤ４１上にボンディングされ得る。上層ワイヤ４２は、下層ワイヤ４１上に複数箇所４６でボンディングされた後、パッケージ端子３０上にボンディングされて切断される。好ましくは、下層ワイヤ４１及び上層ワイヤ４２の切断条件を同一とし得るよう、上層ワイヤ４２はパッケージ端子３０上で、下層ワイヤのボンディング箇所とは異なる箇所でボンディングされる。
【００４４】
このように狭いピッチで複数の下層ワイヤ４１を配設することにより、下層ワイヤ４１の頂部形状を加工することなく、下層ワイヤ４１自体を上層ワイヤ４２の支持構造として利用してＡｌワイヤの積層ボンディングを行うことができる。また、この方法は、電極パッド２１の厚さを擬似的に増大することに比較的線径の小さいＡｌワイヤを用いることを可能にし得る。線径が比較的小さいＡｌワイヤは、その柔軟性のためワイヤの引き回しが容易であり、配線の設計自由度を高めることに寄与し得る。
【００４５】
図１１は、図１０に示した方法を用いて、より多くの、あるいは、より多層のＡｌワイヤを積重する方法の一例を断面図にて示している。先ず、図１０に示したようにして３本以上の第１層ワイヤ４１及び２本以上の第２層ワイヤ４２を電極パッド２１上にボンディングする（図１１（ａ））。第２層ワイヤ４２は、第１層ワイヤ４１のピッチに応じて、第１層ワイヤ４１上と電極パッド２１上との双方に接合されてもよい。なお、下層ワイヤの直上に上層ワイヤを配設する場合と比較して、積層されたワイヤ群のトータル高さを低減することができる。
【００４６】
次いで、必要に応じて、隣接する２つの第２層ワイヤ４２を支持構造として用いて第３層ワイヤ４３を第２層ワイヤ４２上にボンディングする（図１１（ｂ））。同様の方法により、４層以上のワイヤ群を積重することも可能である。
【００４７】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。
【符号の説明】
【００４８】
１０ 半導体装置
２０ 半導体チップ
２１ 電極パッド
３０ リードフレーム（パッケージ端子）
３１ リード
３２ ステージ
４０ ワイヤ
４１ 下層ワイヤ（第１層ワイヤ）
４２ 上層ワイヤ（第２層ワイヤ）
４３ 第３層ワイヤ
４５、４６ ボンディング箇所
４７ 凹部
５０、５０’ ボンドツール
５１、５１’ 窪み
５２ 突起
５５ カッター
６０ 押圧部材
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、環境問題への関心の高まりを受け、省エネルギー化を実現し得るパワーデバイスにますます注目が集まっている。パワーデバイスにおいては、電力変換効率の更なる向上のために低消費電力化が図られるとともに、パワーデバイスを使用する機器の小型化のためにパワーデバイス自体の小型化も図られている。そのため、伝統的なシリコン（Ｓｉ）パワーデバイスに加え、シリコンカーバイド（ＳｉＣ）及びガリウムナイトライド（ＧａＮ）等の化合物半導体を用いたパワーデバイスの開発も進められている。例えば、ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）は、低い損失で高密度の電力を取り扱うことができ、これまで縦型Ｓｉパワーデバイスを用いていたような大電流を扱う用途にも使用し得るものと期待されている。
【０００３】
ＧａＮデバイスに限らずパワーデバイス全般において、大電流を流すために、材料のもつ許容電流密度がデバイス設計段階で考慮に入れられる。許容電流密度は、材料固有の値であり、許容電流値を高めるためには電流を流す断面積を増大させる必要がる。この断面積が不足し、電流密度が許容値を超えると、電流を流す材料の溶融又は溶断が起こることがある。このことは、半導体材料に限らず、半導体チップの表面又はその近傍に形成される一般的に金属である配線及び電極パッドにも当てはまる。配線や電極パッドを横方向に流れる、すなわち、配線や電極パッドの延在方向に沿って流れる電流の許容値を高めるために断面積を増やすことは、一般的に、配線や電極パッドの厚さ及び／又は幅を大きくすることで実現されている。
【０００４】
しかしながら、電極パッド等の厚膜化は量産性を低下させるため高コストとなり得る。例えば、電極パッドがアルミニウム（Ａｌ）を有する場合、Ａｌ膜を厚くするためには、一度又は複数回の製膜工程を用いて総製膜時間を延ばすことになり、製造スループットが低下する。また、Ａｌ膜上に別の金属をメッキで積み上げて総膜厚を増大させることも考えられるが、メッキ処理工程が追加されることにより、やはり製造スループットの低下及び製造コストの上昇が問題となる。
【０００５】
また、電極パッドの幅広化は設計の自由度を少なくするとともに、特に横型パワーデバイスにおいて、貴重なチップ面積の浪費又はチップの大型化をもたらし得る。
【０００６】
また、電極パッドの許容電流値を高める他の一手法として、１つの電極パッドとそれを接続するパッケージ端子との間を複数のワイヤで接続することが考えられる。例えば、必ずしも目的は同じでないが、電極パッド及び／又は電極端子上で複数のボンディングワイヤの先端部同士を積み重ねてボンディングする技術が知られている。また、縦型ダイオードチップにおいて電流集中を回避するために、チップ表面の大面積の電極パッドとパッケージの電極端子とを複数のワイヤで接続し、且つ各ワイヤをチップの表面電極パッド上の複数箇所で接続する技術が知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−２０９７３３号公報
【特許文献２】特開２００５−２６８４９７号公報
【特許文献３】特開２００９−１２４０７５号公報
【特許文献４】特開２００５−１６６８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
既知の技術は、しかしながら、電流パッドの溶断を防止することにおいて十分な効果を有するものではなく、電極パッドを流れる電流を更に増大することには限界がある。故に、電極パッドを厚膜化あるいは大面積化することなく、電極パッドの溶断を防止し、電流パッドの許容電流値を高め得る技術が依然として望まれる。
【課題を解決するための手段】
【０００９】
一観点によれば、半導体チップの少なくとも１つの電極パッドにおいて、単一の電極パッド上に、第１ワイヤが複数箇所でボンディングされる。さらに、第１ワイヤに沿って、第１ワイヤ上に、第２ワイヤが複数箇所でボンディングされる。
【発明の効果】
【００１０】
複数箇所で相互に接続された電極パッドと複数のワイヤとにより、電極パッドの厚さが擬似的に増大される。故に、電極パッドの溶断を防止し、電極パッドの許容電流値ひいては半導体装置の電流容量を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態に係る半導体装置を例示する図である。
【図２】一実施形態に係るワイヤボンディング方法を例示する図（その１）である。
【図３】一実施形態に係るワイヤボンディング方法を例示する図（その２）である。
【図４】一実施形態に係るワイヤボンディング方法を例示する図（その３）である。
【図５】一実施形態に係るワイヤボンディング方法を例示する図（その４）である。
【図６】一実施形態に係るワイヤボンディング方法を例示する図（その５）である。
【図７】一実施形態に係るワイヤボンディング方法を例示する図（その６）である。
【図８】ワイヤボンディング方法の一変形例を示す図である。
【図９】図８のワイヤボンディング方法に使用し得るボンドツールを例示する断面図である。
【図１０】ワイヤボンディング方法の他の一変形例を示す図である。
【図１１】図１０のワイヤボンディング方法を用いた多層ワイヤ群の形成を例示する断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、複数の図を通して、同様の要素には同一又は類似の参照符号を付する。
【００１３】
先ず、図１を参照して、一実施形態に係る半導体装置を説明する。図１（ａ）は一例に係る半導体装置１０のその製造過程における上面図、図１（ｂ）は図１（ａ）の直線Ｂ−Ｂ’における断面図を模式的に示している。図示した半導体装置１０は、半導体チップ２０をリードフレーム３０上に搭載し、且つ半導体チップ２０上の電極パッド２１をリードフレーム３０にワイヤ４０で接続した後の状態として示されている。半導体装置１０は、その後、樹脂モールド及びリードフレーム３０のアウタリード部の切断加工などを経て完成される。
【００１４】
半導体チップ２０は、例えば、パワーデバイス又はその他の比較的大きい電流を取り扱う半導体素子を有している。図示した半導体チップ２０は、横型パワーデバイスであり、チップ表面にソース、ドレイン及びゲートの電極パッド２１ｓ、２１ｄ、２１ｇを有している。各電極パッド２１は、例えば、厚さ０．５〜１．２μｍ程度のＡｌ膜又はＣｕ膜とし得る。また、単なる一例として、半導体チップ２０のサイズは４ｍｍ×５ｍｍ程度、ソースパッド２１ｓ及びドレインパッド２１ｄのサイズは０．５〜１．２ｍｍ×４．０〜４．６ｍｍ程度とし得る。ゲートパッド２１ｇは、典型的に、ソース及びドレインのパッド２１ｓ、２１ｄより小さく形成される。
【００１５】
図示した例において、リードフレーム３０は、ソース、ドレイン及びゲートのリード３１ｓ、３１ｄ、３１ｇ、及び半導体チップ２０を搭載するステージ３２を有し、ドレインリード３１ｄはステージ３２に連通している。ステージ３２は、半導体チップ２０で生じた熱を放散する放熱板としても作用し得る。リードフレーム３０はまた、ネジ止め孔３３などのその他の構成を含み得る。半導体チップ２０は好ましくは、例えば半田又は銀（Ａｇ）ペーストなどの高熱伝導性の接合材を介してステージ３２上に搭載されている。
【００１６】
ワイヤ４０は、好ましくは低抵抗率の金属を有し、例えば、アルミニウム（Ａｌ）ワイヤ又は銅（Ｃｕ）ワイヤとし得る。しかしながら、ワイヤ４０は、例えば金（Ａｕ）ワイヤなどのその他の導電性ワイヤとしてもよい。単一のワイヤの線径は、例えば、８０〜５００μｍ程度とし得る。
【００１７】
ワイヤ４０は、ソース、ドレイン及びゲートのワイヤ４０ｓ、４０ｄ、４０ｇを含んでいる。ソースワイヤ４０ｓは半導体チップのソースパッド２１ｓをリードフレームのソースリード３１ｓに接続し、ドレインワイヤ４０ｄはドレインパッド２１ｄをステージ３２に接続し、ゲートワイヤ４０ｇはゲートパッド２１ｇをゲートリード３１ｇに接続している。ソースワイヤ４０ｓとドレインワイヤ４０ｄには概して同じ大きさの電流が流れ、その電流値はゲートワイヤ４０ｇを流れる電流値より遙かに大きい。故に、ゲートワイヤ４０ｇは、その他のワイヤ４０ｓ及び４０ｄより細いワイヤを有していてもよい。
【００１８】
ソースワイヤ４０ｓ及びドレインワイヤ４０ｄはそれぞれ複数のワイヤを含んでいる。図示した例において、ソースワイヤ４０ｓ及びドレインワイヤ４０ｄはそれぞれ２本のワイヤ４１及び４２を含んでいる。図１（ｂ）にソースワイヤ４０ｓの場合を示すように、ワイヤ４１は半導体チップの電極パッド２１上に該電極パッドに沿って配置され、ワイヤ４２はワイヤ４１上にワイヤ４１に沿って配置されている。すなわち、ワイヤ４０は、電極パッド２１上で複数層に積重された複数のワイヤを含み得る。さらに、下層ワイヤ４１は電極パッド２１に複数の箇所４５でボンディングされており、上層ワイヤ４２は下層ワイヤ４１に複数の箇所４６でボンディングされている。ボンディング箇所４５と４６とは、図示のように上下に重なり合ってもよいし、重なり合っていなくてもよい。
【００１９】
図１（ａ）に示した例において、上層ワイヤ４２は、ソースリード３１ｓ又はステージ３２との接続のため、下層ワイヤ４１の電極パッド２１上に接合された部分に沿った途中の位置でワイヤ４１上から逸脱している。しかしながら、上層ワイヤ４２は該部分の略全長にわたって下層ワイヤ４１に沿っていてもよい（すなわち、図１（ｂ）の断面図において、ワイヤ４１と４２とが略同じ長さを有していてもよい）。ワイヤ４１及び４２のリードフレーム３０とのボンディングは、例えば、後述するワイヤ切断の容易性の観点から、相対的にずらされた異なる箇所において行われ得る。
【００２０】
半導体装置１０においては、ソースパッド２１ｓ及びドレインパッド２１ｄの各々の上に、複数のワイヤ４１及び４２が積層されており、且つ積層されたパッド及びワイヤが複数のボンディング箇所４５及び４６で相互に接続されている。この構造は、電極パッド２１ｓ及び２１ｄの厚さを擬似的に増大させる作用を奏し得る。故に、電極パッド２１ｓ及び２１ｄ自体の厚膜化・大面積化を必要とすることなく、これら電極パッド２１の溶断を防止し、これら電極パッド２１の見かけ上の許容電流値を増大させ得る。すなわち、半導体装置１０においては、電極パッド２１のための金属厚膜形成プロセスや、電極パッド２１によるチップ面積の浪費を伴うことなく、パワーデバイスなどの半導体チップの電流容量を増大させることが可能である。また、このようなワイヤ積層ボンディングによれば、パッケージ実装段階でワイヤ径及び／又はワイヤ数を適宜選択することにより、半導体チップ２０自体の設計段階に遡ることなく、所望の許容電流を有する半導体装置をコストパフォーマンス良く実現し得る。
【００２１】
なお、ここでは、一例としてリードフレーム上に横型パワーデバイスを実装した半導体装置を用いて説明したが、本実施形態はこれに限定されない。例えば、半導体チップは縦型パワーデバイスとしてもよい。縦型パワーデバイスにおいては、２つの主電極（ドレイン及びソース、コレクタ及びエミッタ、又はアノード及びカソードなど）のうちの一方のみのパッドをチップ表面に有することが多いが、該パッド上に複数のワイヤを積層することができる。また、半導体チップ２０は、パワーデバイス以外の半導体デバイスを有するものであってもよく、その電極パッドのうちの比較的大きい電流を通電するパッド上に、複数のワイヤを積層し得る。また、半導体装置はリードフレームを有するものや単一の半導体チップを有するものに限定されない。例えば、配線パターンが形成された絶縁基板などの上で、複数の半導体チップが並列あるいは直列に接続されていてもよいし、電力変換回路などの電気回路を構成するように接続されていてもよい。
【００２２】
続いて、図２−７を参照して、一実施形態に係る半導体装置の製造方法に使用され得るワイヤボンディング方法を説明する。
【００２３】
先ず、図２に示すように、半導体チップ２０の１つの電極パッド２１上に下層ワイヤ４１をボンディングする。図２（ａ）は１つの電極パッド２１の部分を示す上面図であり、図２（ｂ）、（ｃ）は、それぞれ、図２（ａ）のパッドの延在方向に沿った直線Ｂ−Ｂ’、該延在方向に直交する方向の直線Ｃ−Ｃ’における断面図である。なお、電極パッド２１は、半導体チップ製造プロセスにおいて、スパッタリングなどの金属膜形成工程によって予め形成されている。また、半導体チップ２０は、図１に例示したように、リードフレーム又はその他のパッケージ基板（図２には図示せず）上に搭載されている。以下では、電極パッド及びワイヤはともにＡｌを有するとして説明する。
【００２４】
Ａｌパッド２１上への下層Ａｌワイヤのボンディング、及びその後の工程におけるワイヤボンディングは、例えば、ウェッジボンダ及びそのボンドツール（ウェッジ）５０を用いて荷重及び超音波を印加することで行い得る。ボンドツール５０は、例えばφ８０μｍ〜５００μｍといった使用されるＡｌワイヤの線径に応じた先端サイズを有し、例えば０．２５ｍｍ〜１．１ｍｍ程度の先端長ＦＬを有する。ボンドツール５０はまた、図２（ｃ）に示すように、その先端にワイヤの線径に応じたサイズの窪み５１を有し、該窪みでワイヤを支持しながらワイヤへの荷重及び超音波の印加を行うことができる。
【００２５】
下層Ａｌワイヤ４１は、Ａｌパッド２１上を這うように複数箇所４５でボンディングされる。なお、図２（ｂ）中の矢印はボンドツール５０の進行方向を指し示している。好ましくは、Ａｌパッド２１の略全長にわたって該パッドの厚さを擬似的に増大し得るように、下層ワイヤ４１は、Ａｌパッド２１の延在方向における一端近傍から他端近傍まで延在するように接合される。ボンディング箇所４５のピッチＸ１は、Ａｌパッド２１自体を流れる電流を該パッド全域で低減するために小さくされることが好ましく、例えば、ＦＬの１．１倍から２．５倍の範囲内の長さとし得る。
【００２６】
次に、図３に示すように、Ａｌパッド２１に接続された下層Ａｌワイヤ４１をリードフレームなどのパッケージ端子３０上まで引き回してセカンドボンディングを実行する。なお、図３（ａ）、（ｂ）は、それぞれ、図２（ａ）、（ｂ）に対応した上面図、断面図である。図３においては下層Ａｌワイヤ４１がＡｌパッド２１上からパッケージ端子３０上まで直線状に延在するように描いているが、下層Ａｌワイヤ４１は、図１に示したように、Ａｌパッド２１上からパッケージ端子上まで屈曲するように引き回されてもよい。パッケージ端子３０は、通常、Ａｌパッド２１より厚い金属膜又は金属板により形成され、下層Ａｌワイヤ４１によって擬似的に厚さを増大される必要はないため、下層Ａｌワイヤ４１とパッケージ端子３０とのボンディング箇所は１箇所のみとし得る。しかしながら、２箇所以上でボンディングして接続面積を増大させてよい。
【００２７】
次に、パッケージ端子３０への接続が完了した下層ワイヤ４１の切断を行う。この工程は、例えば、図４の断面図に示すように、ボンドツール５０に付随するカッター５５を用いて行うことができる。これは、荷重及び超音波の印加によるパッケージ端子３０への下層Ａｌワイヤ４１のボンディング（図４（ａ）；図３の工程に相当）に引き続いて、ボンドツール５０の後方移動（図４（ｂ））と、その後のカッター５５の下降によるワイヤ切断（図４（ｃ））とによって行い得る。図４（ｂ）、（ｃ）中の矢印は、それぞれ、ボンドツール５０、カッター５５の移動方向を指し示している。
【００２８】
次に、好適な一工程として、下層Ａｌワイヤ４１の頂部形状の加工を行い得る。Ａｌパッド２１上に接合された下層Ａｌワイヤ４１の頂部は、ボンディング箇所４５以外の部分において円弧形状を有し、且つボンディング箇所４５においても、図２（ｃ）に示したように、ウェッジツールの窪み５１の形状に従った上に凸の湾曲形状を有し得る。このような下層Ａｌワイヤ４１の頂部形状は、後に配設される上層Ａｌワイヤ４２（概して円形の断面を有する）への荷重及び超音波の印加時に、上層Ａｌワイヤ４２が下層Ａｌワイヤ４１上からズレ落ちることを誘発し得る。ここで行い得る下層Ａｌワイヤ４１の頂部加工は、下層Ａｌワイヤ４１上に上層Ａｌワイヤ４２を配設することを容易にし得るものである。
【００２９】
一例として、図５に示すように、実質的に平坦な底面を有する部材６０でＡｌパッド２１上の下層Ａｌワイヤ４１を押圧することにより、Ａｌワイヤ４１の頂部を平坦化することができる。なお、図５は図４（ｂ）に対応した断面図である。例えば、硬質材料を有する板状部材６０を下層Ａｌワイヤ４１の上から押し当て、必要に応じて加熱あるいは超音波印加を行うことにより、下層Ａｌワイヤ４１の頂部を平坦面に加工し得る。部材６０の材料は、例えば、タングステンカーバイド（ＷＣ）などの超硬合金、ステンレス、又はセラミックなどとし得る。Ａｌワイヤ４１に部材６０を押し当てる荷重量は例えば１ｋｇ〜１０ｋｇとし得る。なお、このような押圧機構を平坦化ツールとしてウェッジボンダなどのワイヤボンダに設けることにより、下層Ａｌワイヤ４１のボンディングとその平坦化とを連続して行うことができる。
【００３０】
斯くして下層Ａｌワイヤ４１の頂部を平坦化することにより、上層Ａｌワイヤ４２のボンディング時に下層ワイヤ４１が上層ワイヤ４２を確実に支持することが可能になり、上層ワイヤ４２が下層ワイヤ４１上からズレ落ちることが防止され得る。
【００３１】
なお、半導体チップ２０の複数のＡｌパッド２１に対して複数のＡｌワイヤを積層する場合、押圧部材６０による下層Ａｌワイヤ４１の平坦化は、Ａｌパッド２１ごとに行ってもよいし、該複数のＡｌパッド２１に対してまとめて行ってもよい。また、押圧部材６０の下面は、必ずしも平坦である必要はなく、上層ワイヤ４２の支持を容易にする頂部形状を形成可能なその他の形状を有していてもよい。
【００３２】
次に、図６に示すように、下層Ａｌワイヤ４１上に上層Ａｌワイヤ４２をボンディングする。なお、図６（ａ）、（ｂ）は、それぞれ、図２（ａ）、（ｂ）に対応した上面図、断面図である。好適な一例において、上層Ａｌワイヤ４２には、下層Ａｌワイヤ４１に用いたのと同じＡｌワイヤを用い得る。その場合、下層及び上層のＡｌワイヤのボンディングに同一のボンドツール５０を用い、これらのボンディングを続けて行うことができる。
【００３３】
上層Ａｌワイヤ４２は、下層Ａｌワイヤ４１に沿って配設され、下層Ａｌワイヤ４１上に複数箇所４６でボンディングされる。図６（ｂ）中の矢印はボンドツール５０の進行方向を指し示している。ボンディング箇所４６のピッチＸ２は、例えば、下層Ａｌワイヤ４１のボンディング箇所４５のピッチＸ１に等しくされ得る。
【００３４】
次に、図７に示すように、下層Ａｌワイヤ４１上に接続された上層Ａｌワイヤ４２をパッケージ端子３０上まで引き回し、上層Ａｌワイヤ４２をパッケージ端子３０にボンディングし且つ該ワイヤ４２を切断する。上層Ａｌワイヤ４２とパッケージ端子３０とのボンディング箇所は、好ましくは、下層Ａｌワイヤ４１とパッケージ端子３０とのボンディング箇所とは異なる位置（例えば、隣接した位置）に定められる。このように、下層及び上層のＡｌワイヤのボンディング箇所を互いにずらすことにより、ボンドツール５０に付随するカッター５５（図４参照）などによって行われ得るワイヤ切断を、双方のＡｌワイヤに対して同一の条件で行うことができる。
【００３５】
以上の工程群により、半導体チップの電極パッド２１とパッケージ端子３０とが２本のワイヤ４１及び４２で接続される。電極パッド２１と下層ワイヤ４１とが、そして下層ワイヤ４１と上層ワイヤ４２とが、互いに複数のボンディング箇所４５、４６で接続されており、これらのワイヤにより電極パッド２１の厚さが擬似的に増大される。必要に応じて、図６及び７の工程、又は図５−７の工程を繰り返すことにより、ワイヤを更に多層化することが可能である。
【００３６】
続いて、図２−７を参照して説明したワイヤボンディング方法の幾つかの変形例を説明する。以上の説明では、図５に示したように、下層Ａｌワイヤ４１のボンディング後且つ上層Ａｌワイヤ４２のボンディング前に下層Ａｌワイヤ４１の平坦化を行っているが、上層Ａｌワイヤ４２のズレ落ちを防止する支持構造はその他の方法によって形成されてもよい。
【００３７】
先ず、図８及び９を参照して、ボンドツールの窪み形状を変更することによって下層Ａｌワイヤ４１の頂部に上層Ａｌワイヤ４２の支持構造を形成する方法を説明する。図８は、図６に示した工程に対応する、一変形例に係る上層Ａｌワイヤ４２のボンディング工程を示している。図８（ａ）は、図６（ａ）と同様に、半導体チップの１つのＡｌパッド２１の部分を示す上面図であり、図８（ｂ）は図８（ａ）の直線Ｃ−Ｃ’に沿った断面図である。
【００３８】
この変形例に係るボンドツール５０’は、図８（ｂ）に示すように、その先端の窪み５１’内に突起５２を有している。突起５２は、ボンディングするＡｌワイヤの延在方向に沿って形成され得る。故に、下層及び上層のＡｌワイヤ４１及び４２のボンディング箇所４５及び４６の各々の頂部に、図８（ａ）に示すように、Ａｌワイヤの延在方向に沿った溝状の凹部４７が形成され得る。下層Ａｌワイヤ４１の凹部４７は、上層Ａｌワイヤ４２を支持し、上層ワイヤ４２が下層ワイヤ４１上からズレ落ちることを防止するよう作用する。
【００３９】
突起５２を有するボンドツール５０’を用いることにより、下層ワイヤ４１のボンディングと同時に、下層ワイヤ４１の頂部に上層ワイヤ４２に対する支持構造を形成することができる。故に、この方法は、図５に示したような別途の頂部加工工程を用いることなく、ワイヤの積層ボンディングを容易にし得る。
【００４０】
図９は、ボンドツールの突起５２の形状の例として、断面が（ａ）三角形、（ｂ）台形を有する突起を示している。突起の幅Ｙ及び高さＺは、上層ワイヤを支持するのに十分な大きさにされ、例えば、Ａｌワイヤの線径の１／３〜１／４程度とし得る。故に、φ２５０μｍのＡｌワイヤの場合に７０μｍ程度、３００μｍのＡｌワイヤの場合に８０μｍ程度とし得る。
【００４１】
図１０は、他の一変形例に係るワイヤボンディング方法を示している。図１０（ａ）は下層Ａｌワイヤ４１のボンディング工程後の構造を示す上面図、図１０（ｂ）は上層Ａｌワイヤ４２のボンディング工程後の構造を示す上面図である。図１０（ｃ）は、図１０（ｂ）の直線Ｃ−Ｃ’上にボンドツール５０が存在していたときの断面図を示している。
【００４２】
図１０（ａ）を参照するに、１つの電極パッド２１上に複数の下層Ａｌワイヤ４１が並べて配設され得る。各下層ワイヤ４１は、電極パッド２１上に複数箇所４５でボンディングされた後、パッケージ端子３０上にボンディングされて切断される。複数の下層ワイヤ４１のピッチＰは、隣接する２つの下層ワイヤ４１の間に形成される間隙上に上層ワイヤ４２を支持することができるように決定される。この観点から、下層ワイヤ４１のピッチＰは使用するＡｌワイヤの線径の１００％〜１７５％程度（このとき、隣接する２つの下層ワイヤ４１間の間隙は使用するワイヤの線径の０％〜７５％程度となる）とし得る。ただし、従来からの通常のボンドツール５０を使用する場合、該ツールの形状に起因して、隣接するワイヤ間にワイヤ線径の５０％程度の間隙を設ける必要があり、下層ワイヤ４１のピッチＰはワイヤ線径の１５０％〜１７５％程度とすることが好ましい。
【００４３】
図１０（ｂ）及び（ｃ）を参照するに、上層Ａｌワイヤ４２は、隣接する２つの下層ワイヤ４１によって支持され、これらの下層ワイヤ４１上にボンディングされ得る。上層ワイヤ４２は、下層ワイヤ４１上に複数箇所４６でボンディングされた後、パッケージ端子３０上にボンディングされて切断される。好ましくは、下層ワイヤ４１及び上層ワイヤ４２の切断条件を同一とし得るよう、上層ワイヤ４２はパッケージ端子３０上で、下層ワイヤのボンディング箇所とは異なる箇所でボンディングされる。
【００４４】
このように狭いピッチで複数の下層ワイヤ４１を配設することにより、下層ワイヤ４１の頂部形状を加工することなく、下層ワイヤ４１自体を上層ワイヤ４２の支持構造として利用してＡｌワイヤの積層ボンディングを行うことができる。また、この方法は、電極パッド２１の厚さを擬似的に増大することに比較的線径の小さいＡｌワイヤを用いることを可能にし得る。線径が比較的小さいＡｌワイヤは、その柔軟性のためワイヤの引き回しが容易であり、配線の設計自由度を高めることに寄与し得る。
【００４５】
図１１は、図１０に示した方法を用いて、より多くの、あるいは、より多層のＡｌワイヤを積重する方法の一例を断面図にて示している。先ず、図１０に示したようにして３本以上の第１層ワイヤ４１及び２本以上の第２層ワイヤ４２を電極パッド２１上にボンディングする（図１１（ａ））。第２層ワイヤ４２は、第１層ワイヤ４１のピッチに応じて、第１層ワイヤ４１上と電極パッド２１上との双方に接合されてもよい。なお、下層ワイヤの直上に上層ワイヤを配設する場合と比較して、積層されたワイヤ群のトータル高さを低減することができる。
【００４６】
次いで、必要に応じて、隣接する２つの第２層ワイヤ４２を支持構造として用いて第３層ワイヤ４３を第２層ワイヤ４２上にボンディングする（図１１（ｂ））。同様の方法により、４層以上のワイヤ群を積重することも可能である。
【００４７】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。
【符号の説明】
【００４８】
１０ 半導体装置
２０ 半導体チップ
２１ 電極パッド
３０ リードフレーム（パッケージ端子）
３１ リード
３２ ステージ
４０ ワイヤ
４１ 下層ワイヤ（第１層ワイヤ）
４２ 上層ワイヤ（第２層ワイヤ）
４３ 第３層ワイヤ
４５、４６ ボンディング箇所
４７ 凹部
５０、５０’ ボンドツール
５１、５１’ 窪み
５２ 突起
５５ カッター
６０ 押圧部材
【特許請求の範囲】
【請求項１】
半導体チップの少なくとも１つの電極パッドにおいて、単一の電極パッド上に第１ワイヤを複数箇所でボンディングする工程と、
前記第１ワイヤに沿って前記第１ワイヤ上に第２ワイヤを複数箇所でボンディングする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２ワイヤのボンディングに先立って、前記電極パッド上の前記第１ワイヤの頂部形状を加工する工程を更に有する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記加工する工程は、前記電極パッド上にボンディングされた前記第１ワイヤの頂部を平坦化することを有する、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記加工する工程は、前記電極パッド上に前記第１ワイヤをボンディングするときに、前記第１ワイヤの頂部に凹部を形成することを有する、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記第１ワイヤをボンディングする工程は、１つの電極パッド上に少なくとも２つの第１ワイヤを、前記第２ワイヤの線径より小さい間隙を形成するように並べてボンディングし、
前記第２ワイヤをボンディングする工程は、前記第２ワイヤを前記間隙上に配置して、隣り合う２つの第１ワイヤ上に前記第２ワイヤをボンディングする、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記電極パッド上にボンディングされた前記第１ワイヤを、前記半導体装置の電極端子上の第１の箇所にボンディングする工程と、
前記第１ワイヤ上にボンディングされた前記第２ワイヤを、前記半導体装置の前記電極端子上の、前記第１の箇所と異なる第２の箇所にボンディングする工程と、
を更に有することを特徴とする請求項１乃至５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
半導体チップと、
前記半導体チップの少なくとも１つの電極パッドにおいて、単一の電極パッド上に複数箇所でボンディングされた第１ワイヤと、
前記第１ワイヤに沿って前記第１ワイヤ上に複数箇所でボンディングされた第２ワイヤと、
を有することを特徴とする半導体装置。
【請求項１】
半導体チップの少なくとも１つの電極パッドにおいて、単一の電極パッド上に第１ワイヤを複数箇所でボンディングする工程と、
前記第１ワイヤに沿って前記第１ワイヤ上に第２ワイヤを複数箇所でボンディングする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２ワイヤのボンディングに先立って、前記電極パッド上の前記第１ワイヤの頂部形状を加工する工程を更に有する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記加工する工程は、前記電極パッド上にボンディングされた前記第１ワイヤの頂部を平坦化することを有する、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記加工する工程は、前記電極パッド上に前記第１ワイヤをボンディングするときに、前記第１ワイヤの頂部に凹部を形成することを有する、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記第１ワイヤをボンディングする工程は、１つの電極パッド上に少なくとも２つの第１ワイヤを、前記第２ワイヤの線径より小さい間隙を形成するように並べてボンディングし、
前記第２ワイヤをボンディングする工程は、前記第２ワイヤを前記間隙上に配置して、隣り合う２つの第１ワイヤ上に前記第２ワイヤをボンディングする、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記電極パッド上にボンディングされた前記第１ワイヤを、前記半導体装置の電極端子上の第１の箇所にボンディングする工程と、
前記第１ワイヤ上にボンディングされた前記第２ワイヤを、前記半導体装置の前記電極端子上の、前記第１の箇所と異なる第２の箇所にボンディングする工程と、
を更に有することを特徴とする請求項１乃至５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
半導体チップと、
前記半導体チップの少なくとも１つの電極パッドにおいて、単一の電極パッド上に複数箇所でボンディングされた第１ワイヤと、
前記第１ワイヤに沿って前記第１ワイヤ上に複数箇所でボンディングされた第２ワイヤと、
を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１０９４５５（Ｐ２０１２−１０９４５５Ａ）
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願番号】特願２０１０−２５８０８８（Ｐ２０１０−２５８０８８）
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]