半導体装置
【課題】 小型化が可能で、かつ、信頼性の高い半導体装置を提供する。
【解決手段】 半導体装置は、ベース基板１２と、第１の配線１６及びその隣に配置された第２の配線１８を含む複数の配線１４とを有する配線基板１０と、第１の配線１６と接触して電気的に接続されてなり、ベース基板１２と接触する先端面２５を有するバンプ２４を有する半導体チップ２０とを含む。配線１４のピッチＰは、０＜Ｐ＜３５μｍである。配線１４の上端面の幅Ｌｔは、０＜Ｌｔ＜１０μｍである。バンプ２４の先端面２５と第２の配線１８とのギャップＧは２μｍ以上である。幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、バンプ２４の幅Ｂとは、Ｂ＞Ｌｔ＋Ｋの関係を有する。
【解決手段】 半導体装置は、ベース基板１２と、第１の配線１６及びその隣に配置された第２の配線１８を含む複数の配線１４とを有する配線基板１０と、第１の配線１６と接触して電気的に接続されてなり、ベース基板１２と接触する先端面２５を有するバンプ２４を有する半導体チップ２０とを含む。配線１４のピッチＰは、０＜Ｐ＜３５μｍである。配線１４の上端面の幅Ｌｔは、０＜Ｌｔ＜１０μｍである。バンプ２４の先端面２５と第２の配線１８とのギャップＧは２μｍ以上である。幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、バンプ２４の幅Ｂとは、Ｂ＞Ｌｔ＋Ｋの関係を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体チップの高集積化や、半導体装置の小型化の要請を受けて、配線パターンの微細化が進んでいる。しかし、半導体装置の信頼性を確保するためには、配線パターンが微細化しても、配線間のショートを防止することが必要である。
【０００３】
本発明の目的は、小型化が可能で、かつ、信頼性が高い半導体装置を提供することにある。
【特許文献１】特開２００１−９３９３８号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、ベース基板と、第１の配線及び前記第１の配線の隣に配置された第２の配線を含む複数の配線とを有する配線基板と、
前記第１の配線と接触して電気的に接続されてなり、前記ベース基板と接触する先端面を有するバンプを有する半導体チップと、
を含み、
前記配線のピッチＰは、
０＜Ｐ＜３５μｍ
であり、
前記配線の上端面の幅Ｌｔは、
０＜Ｌｔ＜１０μｍ
であり、
前記バンプの先端面と前記第２の配線とのギャップＧは２μｍ以上であり、
前記幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、前記バンプの幅Ｂとは、
Ｂ＞Ｌｔ＋２Ｋ
の関係を有する。本発明によれば、小型化が可能で、かつ、電気的な信頼性を確保することが可能な半導体装置を提供することができる。
（２）この半導体装置において、
前記ピッチＰと、前記配線の基端面の幅Ｌｂと、前記幅Ｂと、前記ギャップＧと、前記位置ずれ寸法Ｋとは、
Ｐ≧（Ｂ／２）＋Ｇ＋（Ｌｂ／２）＋Ｋ
の関係を有してもよい。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
【０００６】
図１及び図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図１は、半導体装置１の概略図である。また、図２は、半導体装置１の断面の一部拡大図であり、配線１４（第１の配線１６）とバンプ２４との接合の様子を示す図である。
【０００７】
本実施の形態に係る半導体装置は、図１及び図２に示すように、配線基板１０を含む。配線基板１０は、ベース基板１２を有する。ベース基板１２の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１２は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１２は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。また、ベース基板１２の外形も特に限定されるものではない。
【０００８】
配線基板１０は、図１に示すように、複数の配線１４を有する。複数の配線１４を合わせて、配線パターンと称してもよい。配線１４は、第１の配線１６と、第１の配線１６の隣に配置された第２の配線１８とを含む（図２参照）。配線１４は、ベース基板１２に設けられていてもよい。このとき、配線１４は、ベース基板１４の表面に設けられていてもよい。ベース基板１２が多層基板である場合、ベース基板１２の層間に形成された導電パターンを含めて、配線１４と称してもよい。配線１４の構造や材料は特に限定されず、既に公知となっているいずれかの配線を利用してもよい。例えば、配線パターン１４は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）、スズ（Ｓｎ）のうちのいずれかを貼り合せまたは積層して、あるいはいずれかの一層で形成されていてもよい。本実施の形態に係る半導体装置では、配線１４のピッチＰは、
０＜Ｐ＜３５μｍ
である。ピッチＰを一定の範囲内にすることで、高密度化された配線パターンを有する半導体装置を提供することができる。なお、ピッチＰは、後述する半導体チップ２０と対向する領域内（のみ）で、上記の関係を有していてもよい。また、配線１４の上端面の幅Ｌｔは、
０＜Ｌｔ＜１０μｍ
である。配線の幅を一定の範囲内にすることで、配線パターンを高密度化することができる。なお、幅Ｌｔは、後述する半導体チップ２０と対向する領域内（のみ）で、上記の関係を有していてもよい。
【０００９】
本実施の形態に係る半導体装置は、図１及び図２に示すように、半導体チップ２０を含む。半導体チップ２０は、例えばシリコン基板であってもよい。半導体チップ２０には、集積回路が形成されていてもよい。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ２０は、配線基板１０に搭載されていてもよい。
【００１０】
半導体チップ２０は、図２に示すように、バンプ２４を有する。バンプ２４は、第１の配線１６と接触して電気的に接続されてなる。そして、バンプ２４は、ベース基板１２と接触する先端面２５を有する。そして、本実施の形態に係る半導体装置では、バンプ２４の先端面２５と第２の配線１８とのギャップＧが２μｍ以上である。バンプの先端面２５と第２の配線１８との距離を一定以上とすることで、バンプ２４と第２の配線１８との間で、マイグレーションを原因とするショートが発生することを防止することができる。すなわち、ギャップＧに制限を加えることで、配線パターンが高密度化していても隣り合う配線間の電気的なショートを防止することができるため、信頼性の高い半導体装置を提供することができる。また、幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、バンプ２４の幅Ｂとは、
Ｂ＞Ｌｔ＋２Ｋ
の関係を有する。一般的に、半導体チップを配線基板に搭載する際には、ボンディング精度の関係で、バンプと配線との間に位置ずれが発生することがある。そのため、バンプと配線との位置が設計上のボンディング位置からずれた場合でも信頼性を確保することができるように、半導体装置を設計することが好ましい。そして、設計上確保すべき寸法が、位置ずれ寸法Ｋである。すなわち、位置ずれ寸法Ｋは、配線基板に半導体チップをボンディングする際に発生し得る、設計上のボンディング位置と実際のボンディング位置との位置ずれ幅の最大値であると言える。そのため、バンプ２４の幅Ｂが上記の関係を有すれば、ボンディング時に位置ずれが発生した場合でも、バンプと配線とを対向させることが可能になる。このことから、本実施の形態に係る半導体装置によれば、信頼性を確保しつつ効率よく製造することが可能な半導体装置を提供することができる。なお、位置ずれ寸法Ｋは、ボンディング装置の精度、ボンディング環境、ボンディング対象物等の諸条件を前提にして設定することが可能である。本実施の形態では、バンプ２４の構造や材料は特に限定されず、既に公知となっているいずれかのバンプを利用してもよい。バンプ２４は、半導体チップ２０の内部と電気的に接続されていてもよい。バンプ２４は、集積回路と電気的に接続されていてもよい。バンプ２４は、図２に示すように、パッド２２上に形成されていてもよい。このとき、パッド２２は、アルミニウム又は銅等の金属で形成されていてもよい。なお、半導体チップ２０は、図示しない他のバンプをさらに有してもよい。該バンプは、それぞれ、いずれかの配線１４と対向して電気的に接続されていてもよい。また、該バンプは、半導体チップ２０の辺に対して千鳥状に配列されていてもよい。また、本実施の形態では、半導体チップ２０は、図示しないパッシベーション膜をさらに有していてもよい。
【００１１】
本実施の形態に係る半導体装置では、ピッチＰと、配線１４の基端面の幅Ｌｂと、幅Ｂと、ギャップＧと、位置ずれ量Ｋとは、
Ｐ≧（Ｂ／２）＋Ｇ＋（Ｌｂ／２）＋２Ｋ
の関係を有してもよい。これによれば、先の条件とあいまって、小型化が可能で信頼性が高く、かつ、効率よく製造することが可能な半導体装置を提供することができる。
【００１２】
なお、本実施の形態に係る半導体装置は、図１に示すように、封止材３０を含んでいてもよい。封止材３０の材料は特に限定されず、例えば、エポキシ、ポリイミド、ポリアミドイミド、シアネートエステル、ウレタン、アクリル等によって形成されていてもよい。封止材３０は、配線基板１０と半導体チップ２０とを接着する役割を果たしていてもよい。また、封止材３０は、配線パターン１４及びバンプ２４の露出を防止し、これらの劣化を防止する役割を果たしていてもよい。封止材３０は、上記いずれかの材料のペースト、あるいはフィルムを利用して形成してもよい。
【００１３】
そして、図３に、本発明を適用した実施の形態に係る半導体装置１を有する電子モジュール１０００を示す。電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。さらに、半導体装置１を有する電子機器として、図４にノート型パーソナルコンピュータ２０００を、図５に携帯電話３０００を、それぞれ示す。
【００１４】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置を有する電子モジュールを示す図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００１６】
１０…配線基板、 １２…ベース基板、 １４…配線、 １６…第１の配線、 １８…第２の配線、 ２０…半導体チップ、 ２２…パッド、 ２４…バンプ、 ２５…先端面、 ３０…封止材
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体チップの高集積化や、半導体装置の小型化の要請を受けて、配線パターンの微細化が進んでいる。しかし、半導体装置の信頼性を確保するためには、配線パターンが微細化しても、配線間のショートを防止することが必要である。
【０００３】
本発明の目的は、小型化が可能で、かつ、信頼性が高い半導体装置を提供することにある。
【特許文献１】特開２００１−９３９３８号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、ベース基板と、第１の配線及び前記第１の配線の隣に配置された第２の配線を含む複数の配線とを有する配線基板と、
前記第１の配線と接触して電気的に接続されてなり、前記ベース基板と接触する先端面を有するバンプを有する半導体チップと、
を含み、
前記配線のピッチＰは、
０＜Ｐ＜３５μｍ
であり、
前記配線の上端面の幅Ｌｔは、
０＜Ｌｔ＜１０μｍ
であり、
前記バンプの先端面と前記第２の配線とのギャップＧは２μｍ以上であり、
前記幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、前記バンプの幅Ｂとは、
Ｂ＞Ｌｔ＋２Ｋ
の関係を有する。本発明によれば、小型化が可能で、かつ、電気的な信頼性を確保することが可能な半導体装置を提供することができる。
（２）この半導体装置において、
前記ピッチＰと、前記配線の基端面の幅Ｌｂと、前記幅Ｂと、前記ギャップＧと、前記位置ずれ寸法Ｋとは、
Ｐ≧（Ｂ／２）＋Ｇ＋（Ｌｂ／２）＋Ｋ
の関係を有してもよい。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
【０００６】
図１及び図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図１は、半導体装置１の概略図である。また、図２は、半導体装置１の断面の一部拡大図であり、配線１４（第１の配線１６）とバンプ２４との接合の様子を示す図である。
【０００７】
本実施の形態に係る半導体装置は、図１及び図２に示すように、配線基板１０を含む。配線基板１０は、ベース基板１２を有する。ベース基板１２の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１２は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１２は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。また、ベース基板１２の外形も特に限定されるものではない。
【０００８】
配線基板１０は、図１に示すように、複数の配線１４を有する。複数の配線１４を合わせて、配線パターンと称してもよい。配線１４は、第１の配線１６と、第１の配線１６の隣に配置された第２の配線１８とを含む（図２参照）。配線１４は、ベース基板１２に設けられていてもよい。このとき、配線１４は、ベース基板１４の表面に設けられていてもよい。ベース基板１２が多層基板である場合、ベース基板１２の層間に形成された導電パターンを含めて、配線１４と称してもよい。配線１４の構造や材料は特に限定されず、既に公知となっているいずれかの配線を利用してもよい。例えば、配線パターン１４は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）、スズ（Ｓｎ）のうちのいずれかを貼り合せまたは積層して、あるいはいずれかの一層で形成されていてもよい。本実施の形態に係る半導体装置では、配線１４のピッチＰは、
０＜Ｐ＜３５μｍ
である。ピッチＰを一定の範囲内にすることで、高密度化された配線パターンを有する半導体装置を提供することができる。なお、ピッチＰは、後述する半導体チップ２０と対向する領域内（のみ）で、上記の関係を有していてもよい。また、配線１４の上端面の幅Ｌｔは、
０＜Ｌｔ＜１０μｍ
である。配線の幅を一定の範囲内にすることで、配線パターンを高密度化することができる。なお、幅Ｌｔは、後述する半導体チップ２０と対向する領域内（のみ）で、上記の関係を有していてもよい。
【０００９】
本実施の形態に係る半導体装置は、図１及び図２に示すように、半導体チップ２０を含む。半導体チップ２０は、例えばシリコン基板であってもよい。半導体チップ２０には、集積回路が形成されていてもよい。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ２０は、配線基板１０に搭載されていてもよい。
【００１０】
半導体チップ２０は、図２に示すように、バンプ２４を有する。バンプ２４は、第１の配線１６と接触して電気的に接続されてなる。そして、バンプ２４は、ベース基板１２と接触する先端面２５を有する。そして、本実施の形態に係る半導体装置では、バンプ２４の先端面２５と第２の配線１８とのギャップＧが２μｍ以上である。バンプの先端面２５と第２の配線１８との距離を一定以上とすることで、バンプ２４と第２の配線１８との間で、マイグレーションを原因とするショートが発生することを防止することができる。すなわち、ギャップＧに制限を加えることで、配線パターンが高密度化していても隣り合う配線間の電気的なショートを防止することができるため、信頼性の高い半導体装置を提供することができる。また、幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、バンプ２４の幅Ｂとは、
Ｂ＞Ｌｔ＋２Ｋ
の関係を有する。一般的に、半導体チップを配線基板に搭載する際には、ボンディング精度の関係で、バンプと配線との間に位置ずれが発生することがある。そのため、バンプと配線との位置が設計上のボンディング位置からずれた場合でも信頼性を確保することができるように、半導体装置を設計することが好ましい。そして、設計上確保すべき寸法が、位置ずれ寸法Ｋである。すなわち、位置ずれ寸法Ｋは、配線基板に半導体チップをボンディングする際に発生し得る、設計上のボンディング位置と実際のボンディング位置との位置ずれ幅の最大値であると言える。そのため、バンプ２４の幅Ｂが上記の関係を有すれば、ボンディング時に位置ずれが発生した場合でも、バンプと配線とを対向させることが可能になる。このことから、本実施の形態に係る半導体装置によれば、信頼性を確保しつつ効率よく製造することが可能な半導体装置を提供することができる。なお、位置ずれ寸法Ｋは、ボンディング装置の精度、ボンディング環境、ボンディング対象物等の諸条件を前提にして設定することが可能である。本実施の形態では、バンプ２４の構造や材料は特に限定されず、既に公知となっているいずれかのバンプを利用してもよい。バンプ２４は、半導体チップ２０の内部と電気的に接続されていてもよい。バンプ２４は、集積回路と電気的に接続されていてもよい。バンプ２４は、図２に示すように、パッド２２上に形成されていてもよい。このとき、パッド２２は、アルミニウム又は銅等の金属で形成されていてもよい。なお、半導体チップ２０は、図示しない他のバンプをさらに有してもよい。該バンプは、それぞれ、いずれかの配線１４と対向して電気的に接続されていてもよい。また、該バンプは、半導体チップ２０の辺に対して千鳥状に配列されていてもよい。また、本実施の形態では、半導体チップ２０は、図示しないパッシベーション膜をさらに有していてもよい。
【００１１】
本実施の形態に係る半導体装置では、ピッチＰと、配線１４の基端面の幅Ｌｂと、幅Ｂと、ギャップＧと、位置ずれ量Ｋとは、
Ｐ≧（Ｂ／２）＋Ｇ＋（Ｌｂ／２）＋２Ｋ
の関係を有してもよい。これによれば、先の条件とあいまって、小型化が可能で信頼性が高く、かつ、効率よく製造することが可能な半導体装置を提供することができる。
【００１２】
なお、本実施の形態に係る半導体装置は、図１に示すように、封止材３０を含んでいてもよい。封止材３０の材料は特に限定されず、例えば、エポキシ、ポリイミド、ポリアミドイミド、シアネートエステル、ウレタン、アクリル等によって形成されていてもよい。封止材３０は、配線基板１０と半導体チップ２０とを接着する役割を果たしていてもよい。また、封止材３０は、配線パターン１４及びバンプ２４の露出を防止し、これらの劣化を防止する役割を果たしていてもよい。封止材３０は、上記いずれかの材料のペースト、あるいはフィルムを利用して形成してもよい。
【００１３】
そして、図３に、本発明を適用した実施の形態に係る半導体装置１を有する電子モジュール１０００を示す。電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。さらに、半導体装置１を有する電子機器として、図４にノート型パーソナルコンピュータ２０００を、図５に携帯電話３０００を、それぞれ示す。
【００１４】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置を有する電子モジュールを示す図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００１６】
１０…配線基板、 １２…ベース基板、 １４…配線、 １６…第１の配線、 １８…第２の配線、 ２０…半導体チップ、 ２２…パッド、 ２４…バンプ、 ２５…先端面、 ３０…封止材
【特許請求の範囲】
【請求項１】
ベース基板と、第１の配線及び前記第１の配線の隣に配置された第２の配線を含む複数の配線とを有する配線基板と、
前記第１の配線と接触して電気的に接続されてなり、前記ベース基板と接触する先端面を有するバンプを有する半導体チップと、
を含み、
前記配線のピッチＰは、
０＜Ｐ＜３５μｍ
であり、
前記配線の上端面の幅Ｌｔは、
０＜Ｌｔ＜１０μｍ
であり、
前記バンプの先端面と前記第２の配線とのギャップＧは２μｍ以上であり、
前記幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、前記バンプの幅Ｂとは、
Ｂ＞Ｌｔ＋２Ｋ
の関係を有する半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記ピッチＰと、前記配線の基端面の幅Ｌｂと、前記幅Ｂと、前記ギャップＧと、前記位置ずれ寸法Ｋとは、
Ｐ≧（Ｂ／２）＋Ｇ＋（Ｌｂ／２）＋Ｋ
の関係を有する半導体装置。
【請求項１】
ベース基板と、第１の配線及び前記第１の配線の隣に配置された第２の配線を含む複数の配線とを有する配線基板と、
前記第１の配線と接触して電気的に接続されてなり、前記ベース基板と接触する先端面を有するバンプを有する半導体チップと、
を含み、
前記配線のピッチＰは、
０＜Ｐ＜３５μｍ
であり、
前記配線の上端面の幅Ｌｔは、
０＜Ｌｔ＜１０μｍ
であり、
前記バンプの先端面と前記第２の配線とのギャップＧは２μｍ以上であり、
前記幅Ｌｔと、ボンディング精度に起因する位置ずれ寸法Ｋと、前記バンプの幅Ｂとは、
Ｂ＞Ｌｔ＋２Ｋ
の関係を有する半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記ピッチＰと、前記配線の基端面の幅Ｌｂと、前記幅Ｂと、前記ギャップＧと、前記位置ずれ寸法Ｋとは、
Ｐ≧（Ｂ／２）＋Ｇ＋（Ｌｂ／２）＋Ｋ
の関係を有する半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−１７３１７１（Ｐ２００６−１７３１７１Ａ）
【公開日】平成１８年６月２９日（２００６．６．２９）
【国際特許分類】
【出願番号】特願２００４−３５９５７９（Ｐ２００４−３５９５７９）
【出願日】平成１６年１２月１３日（２００４．１２．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年６月２９日（２００６．６．２９）
【国際特許分類】
【出願日】平成１６年１２月１３日（２００４．１２．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]