半導体装置
【課題】パワーＭＯＳＦＥＴ、ＩＧＢＴのスイッチング素子のオン抵抗を低減する半導体装置を提供する。
【解決手段】ｐ型半導体基板１０１の表面にソース拡散層であるｎ＋領域１０２、ドレイン拡散層であるｎ＋領域１０３、ゲート絶縁膜１０６および透明なゲート電極１０７を有するＭＯＳＦＥＴに対して、透明なゲート電極１０７とゲート絶縁膜１０６を介して基板のチャネル領域にＬＥＤ等の光源から光を照射することによって、チャネル抵抗を低減する。
【解決手段】ｐ型半導体基板１０１の表面にソース拡散層であるｎ＋領域１０２、ドレイン拡散層であるｎ＋領域１０３、ゲート絶縁膜１０６および透明なゲート電極１０７を有するＭＯＳＦＥＴに対して、透明なゲート電極１０７とゲート絶縁膜１０６を介して基板のチャネル領域にＬＥＤ等の光源から光を照射することによって、チャネル抵抗を低減する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、パワーＭＯＳＦＥＴ、ＩＧＢＴ等に適用して好適な構造に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（横型）は、例えばｐ型基板表面のソース、ドレイン拡散層（ｎ＋領域）の間に、ゲート酸化膜を介してゲート電極が設けられ、所定のゲート電圧を与えると、基板中の電子がクーロン力によってゲート電極に引き寄せられ、チャネル領域が形成され電流が流れる。オン抵抗は、ゲート電圧（ゲート・ソース間電圧）で決まる。ＭＯＳＦＥＴは、静電場を利用してデバイスのオン／オフ制御を行う。静電場を利用するデバイスには、ＪＦＥＴ（Junction gate Field Effect Transistor）、ＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)、ＩＧＢＴ(Insulated Gate Bipolar Transistor)等が知られている。
【０００３】
パワーＭＯＳＦＥＴ（縦型）では、ドレイン端子が例えばｎ−基板底面に設けられ、ｎ−エピタキシャル層のｐ領域内のｎ＋領域に接続されたソース端子と、ゲート端子が、上側に取り付けてある。ゲート電極は、ｎ−エピタキシャル層上に絶縁膜を介して設けられている。ゲート電極に正電位を与えると、基板側に電子が寄せられるので、ｎ−エピタキシャル層とソースはｐ領域を通って導通し、最終的にドレインまで電子が流れる。ゲートを小型にして、基板上面全体に配設することでオン抵抗を下げる。縦型ＭＯＳＦＥＴは、横型ＭＯＳＦＥＴに比べて大電流を流すことができるが、大電流を流すためには基板が大型となる。この場合、ゲート容量が増大するので、高周波でのスイッチングは困難になる。
【０００４】
大電力の制御に利用されているＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）においては、コレクタがｐ型基板底面にあり、エミッタとゲートが、エピタキシャル層の拡散層に接続されたエミッタ電極と、エピタキシャル層の上に絶縁膜を介して設けられたゲート電極より引き出される。ＭＯＳＦＥＴ（縦型）との違いは、下側にｐ領域が設定されていることである。これによって、キャリア密度が高くなるため、オン抵抗が下がるので大電力用に向いている。スイッチ制御はユニポーラ型であり、制御電力が小さくできる。オン抵抗に関してはバイポーラ型になる。ターンオフ時間はＭＯＳＦＥＴに比べて長くなり、スイッチング時間は長くなる。
【０００５】
図１０は、ＩＧＢＴの構造とオン動作時のキャリアの流れを示す図（非特許文献１の図面をそのまま引用した）である。コレクタ側からホールが上向きに流れ、エミッタ側から電子が下向きに流れる。このため、中間部分でキャリアの再結合が生じる。また、図示のごとく、寄生ｎｐｎトランジスタができるため、大きな電流が流れると、導通状態が保持され、ターンオフ機能を失う場合がある。また電流路比較的長い。したがって、オン抵抗を低減するために、トレンチ型ＩＧＢＴ（ＴＩＧＢＴ）が開発されるに至った。
【０００６】
図１１は、トレンチ型ＩＧＢＴの一例を示す図（三菱電機ＨＰからそのまま引用した図）である。ゲート電極は、縦型であり、ｎ−領域まで延在されている。このため、電流路が短くなり、オン抵抗が低減される。トレンチ型ＩＧＢＴは、例えば、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ Ｓｔｏｒｅｄ Ｔｒｅｎｃｈ ｇａｔｅＢｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が知られている。ＣＳＴＢＴは、通常のＴＩＧＢＴと比較すると、Ｃａｒｒｉｅｒ ｓｔｏｒｅｄ ｎ層が存在する。トレンチ型の電極構造は、横型ＭＯＳＦＥＴ等でも用いられており、ＤＲＡＭ等では、ＩＧＢＴやパワーＭＯＳＦＥＴ等よりも以前から用いられており、低抵抗化の一般的な手段である。図５には、一つのユニットが示されているが、通常、複数のユニットが、同一チップ上に設けられる。
【０００７】
図１２は、パワーＭＯＳＦＥＴのオン抵抗の説明する図であり、非特許文献１の図面からそのまま引用した。ソース抵抗Ｒｓ、ドレイン抵抗Ｒｄは、ソース電極、ドレイン電極の電圧でそれぞれ決定され、相対的に低い。デバイスのオン抵抗は、Ｒｃｈ、Ｒｅｐｉで決まる。Ｒｃｈ（チャネル抵抗）は、ゲートによって引き寄せられた電荷部分を通って流れる時の抵抗であり、チャネルの電流路は薄いため、大きな抵抗になる。また、Ｒｅｐｉはエピタキシャル層を流れる時の抵抗であり、ＩＧＢＴ等では、キャリア密度が高くなるので、抵抗値は低くなる。
【０００８】
図１３は、ＩＧＢＴやバイポーラ接合トランジスタ（ＢＪＴ）のコレクタ・エミッタ間電圧（VCE：ｃｏｌｌｅｃｔｏｒ−ｔｏ−ｅｍｉｔｔｅｒ ｖｏｌｔａｇｅ）、及びＭＯＳＦＥＴの場合にはドレイン・ソース間電圧（ｄｒａｉｎ−ｔｏ−ｓｏｕｒｃｅ ｖｏｌｔａｇｅ）と出力電流の一般的な関係を示す図であり、非特許文献１の図面からそのまま引用した。バイポーラ素子は電圧が上昇すると急激に電流が増大するが、最終的には飽和する。一方、ＭＯＳＦＥＴは電圧を上げると単調に電流も増大する傾向を示す。
【０００９】
【非特許文献１】山崎浩著、「よくわかるパワーＭＯＳＦＥＴ／ＩＧＢＴ入門」、日刊工業新聞、２００２年、７月発刊
【非特許文献２】IEEE Photonics Technology Letters, Vol.16、No 1, p117, 2004
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のパワー素子のチャネル抵抗を低減する半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願で開示される発明は、概略以下の構成とされる。
【００１２】
本発明は、キャリアが走行するチャネル領域に光を照射する光源を備え、前記光源をオンさせ、チャネル電流を流す。
【００１３】
本発明は、ゲート部に向けて光を照射する光源を半導体装置内に備え、前記光源はオン・オフ制御される。
【００１４】
本発明の前記半導体装置は横型ＭＯＳＦＥＴを含む。
【００１５】
本発明の半導体装置は縦型ＭＯＳＦＥＴを含む。
【００１６】
本発明の前記半導体装置はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を含む。本発明において、ＩＧＢＴのトレンチゲート電極のトレンチ底部に光反射板を備えている構成としてもよい。
【００１７】
本発明は、ゲート電極及びゲート酸化膜が、前記光を透過する導電部材よりなる。
【００１８】
本発明において、ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている。
【００１９】
本発明において、前記縦型ＭＯＳＦＥＴのソース電極のゲート電極と対向する側と、前記ゲート電極との間の空間内に前記光源を備えている。
【００２０】
本発明において、前記縦型ＭＯＳＦＥＴのソース電極に開口を備え、開口の一端はゲート電極と対向し、開口の他端には前記光源を備えている。
【００２１】
本発明において、ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている。
【００２２】
本発明において、前記ＩＧＢＴのエミッタ電極に開口部を備え、前記開口部の一端側は、ゲート電極に対向し、前記開口部の他端は前記光源に対向し、前記光源の前記開口部の他端と反対側には光反射板が設けられている。
【００２３】
本発明において、前記光源からの光を導波する光導波路を備えた構成としてもよい。
【００２４】
本発明において、前記光源として前記半導体装置のゲート電極が配設される面と対向して面発光素子が配設されている。
【００２５】
本発明において、前記光源として前記半導体装置のゲート電極が配設される面と対向して光源が配設され、前記光源と前記半導体装置との間に光拡散層が配設され、前記光源の前記光拡散層に対向する側と反対側に光反射板を備えた発光素子を備えている。
【００２６】
本発明において、前記ゲート電極を覆う絶縁樹脂が前記光源の光を透過する。
【００２７】
本発明において、前記光源がLED(Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ)を含む。
【００２８】
本発明において、前記半導体装置と前記発光素子の接合面において、光を遮る部位に遮光膜を備えている。
【発明の効果】
【００２９】
本発明によれば、ゲート電圧印加と光照射とにより、チャネル電流を制御するため、オン抵抗を低減している。
【発明を実施するための最良の形態】
【００３０】
上記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。図１（Ａ）は、本発明の一実施形態のＭＯＳＦＥＴの原理を説明する図である。ｐ基板１０１の表面に、ｎ＋領域（ソース拡散層）１０２とｎ＋領域（ドレイン拡散層）１０３を作成し、それぞれにソース電極とドレイン電極になる、電極１０４、１０５を設ける。電極１０４、１０５として、周知の半導体製造工程にしたがって配設され、アルミニウムや銅が利用される。ゲート電極１０７（透明電極）は、ｐ型基板１０１上にゲート絶縁膜１０６を介して配設される。ゲート絶縁膜１０６は、ｐ型基板１０１がシリコンやＳｉＣである場合、二酸化シリコン（ＳｉＯ２）が用いられる。特に制限されないが、膜厚は例えば１ｕｍ程度とされる。よく知られているように、二酸化シリコン（ＳｉＯ２）は光学的に透明であり、赤外から可視光、紫外領域までの光を通す。
【００３１】
ゲート電極１０７は、光学的に透明な導電材料として、例えば、ＩＴＯ（酸化インジウムスズ）やＺｎＯ酸化亜鉛等が用いられる。あるいは、有機材料等を用いてもよい。
【００３２】
本実施形態においては、ソース・ドレイン間に電流（チャネル電流）を流すためには、透明なゲート電極１０７に、ゲート電圧を印加するだけでなく、背後から光を照射する。ゲート電極１０７に電位が印加されるので、ＭＯＳＦＥＴと同様に、キャリアとなる電子が引き寄せられ、ソース１０２とドレイン１０３間にチャネル領域が形成され、ソース１０２とドレイン１０３間に電流が流れる。図１（Ｂ）は、図１（Ａ）の等価回路である。背後から光を照射すると、光ダイオードと同じ原理で、逆電圧になっていてもオンする。そして、光の波長を適切に選択することによって、光は基板１０１内に入射する。チャネル電流の領域が広がり、オン抵抗が低減する。このようなデバイス構造を、便宜上、「Ｏｐｔｉｃａｌ ＭＯＳＦＥＴ」と呼ぶ。また、光照射によりチャネル抵抗の低減を図るゲート構造を、「Ｏｐｔｉｃａｌ Ｇａｔｅ」（光学的ゲート）とも呼ぶ。特に制限されないが、本実施の形態では、光源としてＬＥＤ（Light Emitting Diode）を利用する。
【００３３】
ＭＯＳＦＥＴでは、光の照射によりリーク電流（例えばゲート電圧が閾値以下で流れるソース・ドレイン間電流）が大きくなることから、通常、半導体基板をパッケージして遮光している。
【００３４】
これに対して、本実施の形態では、光を利用して、ＭＯＳＦＥＴのオン／オフを制御し、オン抵抗を低減させるものである。ゲート電圧を印加し、静電的に電子を引き寄せてチャネルを作る場合には、チャネル領域の厚さは１uｍ(micrometer)程度である。
【００３５】
本実施の形態において、光吸収によって、ＭＯＳＦＥＴをオンさせるには、照射する光のエネルギーは、バンドギャップより高いことが必要である。光の到達深度は、吸収係数に依存するが、チャネル領域に到達するようにすることで、ソース・ドレイン間の導通が確保される。シリコン基板では、到達深度は、可視光領域で、例えば数十ｕｍから１００uｍ程度であり、基板表面のチャネル領域に達する。
【００３６】
このように、本実施の形態では、静電的な方法（ゲート電圧印加）のみを利用する場合と比べて、チャネル抵抗を低減する。
【００３７】
また、本実施形態によれば、トレンチ電極を用いることなく同等の効果を奏する。すなわち、半導体基板にトレンチを形成しなくても、オン抵抗を低減することができ、大電流を流すことができる。
【００３８】
ゲート電圧によりオン・オフを行うデバイスにおいて、高周波でスイッチングを行う場合、ゲート容量を小さくするため、ゲート寸法の縮減、ゲートの分割等が行われる。
本実施の形態において、光源のＬＥＤは、印加電圧２Ｖ程度で発光する。ＬＥＤを並列に接続して照射する場合には、低いゲート電圧でトランジスタをオン状態とすることが出来る。また、ＬＥＤの消費電力を見積もっても、デバイス全体の消費電力の低減できる場合がある。小型のＬＥＤのスイッチング周波数は、ＧＨｚオーダとされ、ＩＧＢＴやＭＯＳＦＥＴに本発明を適用した場合、スイッチング周波数は、従来のデバイスよりも高くなる。
【００３９】
本実施の形態は、光源（ＬＥＤ）からの光を、トランジスタのオン／オフ制御に用いることでトランジスタのスイッチング周波数を向上しており、本発明の特徴の１つをなしている。本発明の実施例について説明する。
【実施例】
【００４０】
＜実施例１＞
図２は、本発明の第１の実施例の構成を示す図である。図２には、縦型ＭＯＳＦＥＴに「Ｏｐｔｉｃａｌ Ｇａｔｅ」構成を備え、デバイス上部から光を照射する。ゲート絶縁膜２０９は透明部材の絶縁膜、ゲート電極２１０は透明部材の導電膜よりなり、照射光を透過する。ソース、ドレイン拡散層をなすｎ＋領域２０５、２０６からｐ層（ｐ型ウエル）２０３、２０４を通り、ｎ−エピタキシャル層２０２を通して電流が流れる。光吸収に応じて電流通路が確保される。ｎ−エピタキシャル層２０２にも光が導入されるので、ｎ−エピタキシャル層２０２の抵抗も低減できる。これは光伝導効果の一例である。なお、図９は、縦型ＭＯＳＦＥＴの構成を示したが、ＩＧＢＴにも同様に適用できる。
【００４１】
光を利用すればソース電極２０７と接合しているｎ＋層２０５での電子密度は、低く設定できる。これにより、絶縁耐圧特性等を改善する。特に制限されないが、ゲート電極（透明電極）２１０は、数ｕｍ程度のディメンジョンに形成される。
【００４２】
＜実施例２＞
図３は、トレンチ型ＩＧＢＴに、本発明を適用した実施例であり、「Ｏｐｔｉｃａｌ Ｇａｔｅ」構造を備え、上部から光を照射する。ゲート絶縁膜３０９及びゲート電極３１０は照射光を透過する。ｎ＋領域２０５、３０６からｐベース層３０４を通り、ｎ−エピタキシャル層３０３、ｎ＋バッファ層３０２、ｐ＋基板３０１を透過し、電流通路が確保される。ｎ−エピタキシャル層３０３にも光が導入されるので、ｎ−エピタキシャル層３０３の抵抗も低減できる。波長の異なった光を用いると、素子を作る材料中の吸収される距離が異なるため、それに応じて電流チャネルが制御できる。波長の異なるＬＥＤ光源を利用してもよい。
【００４３】
ゲート直下、ソース、ドレイン拡散層をなすｎ＋領域３０５、３０６の間にトレンチ３１１が形成され、トレンチ内壁は絶縁膜３１１で覆われ、さらに、トレンチ底部に、先端が突起した円錐型の光反射板３１４を備え、トレンチ内の光反射板３１４の上方には導電部材３１３が埋設され、導電部材３１３の上端はゲート電極３１０底面と当接し、トレンチ型のゲート電極を構成している。トレンチ内の光反射板３１４により、トレンチ状のゲート電極に沿ってチャネル領域の形成を確保しやすくしている。
【００４４】
＜比較例＞
図４は、比較例として、従来のＭＯＳＦＥＴ（縦型）のソース及びゲート側の電極構造の例を示す図である（非特許文献１からの引用）。ソース３０１には大電流が、流れるので、主面（表面）にはほぼ全面に電極が取り付けられ、抵抗を低減し、さらに放熱作用により発熱を低減している。ゲート４０２にはそれほど大きな電流が流れないので、ゲート電極を延ばして、端部でそれらを束ねて、素子のゲートとしている。
【００４５】
＜実施例３＞
図４に示した構成のデバイスに本発明を適用した例を説明する。光源（ＬＥＤ）を取り付け、それからの光をゲート部に照射するには、２つの手法がある。
【００４６】
ＭＯＳＦＥＴの場合には、ソース電極（ＩＧＢＴではエミッタ電極）の内側にＬＥＤを設置する。ＬＥＤの発光部を０．１ｍｍ角程度の大きさとする。
【００４７】
図５は、本発明の第３の実施例の構成を示す図であり、ソース拡散層（ｎ＋領域５０５、５０６）に接続するソース電極５０９の内側にＬＥＤ５１０を配置したものである。なお、ソース電極５０９と基板表面の間、ゲート電極５０７の間の空間は、不図示の絶縁層（層間絶縁膜）が堆積されている。ＬＥＤ５１０はゲート電極５０７の寸法よりも小さい。なお、ゲート電極５０７は、紙面に垂直方向に延在されている。
【００４８】
ＬＥＤ５１０への配線形態として、一端はゲート電極５０７につながり、他端はソース電極５０９に接続される。ゲート電圧を、例えば１０Ｖ前後にする場合には、ＬＥＤには、高電圧となるので、ＬＥＤを直列接続するようにしてもよい。
【００４９】
ソース電極５０９（IGBTではエミッタ電極）は、金属部材よりなるため、内側の光の当たる表面は、アルミニウムや銀等でメッキしても良い。ＬＥＤ５１０とゲート電極５０７の間の層間絶縁膜は、透明の樹脂（プラスチック）等が充填される。
【００５０】
ＬＥＤ５１０を、微細加工したゲート電極５０７毎に実装するのではなく、ソース電極５０９に開口を設け、開口部から、光をゲートに照射するようにしてもよい。あるいは、開口に透明電極材料を充填してもよい。
【００５１】
＜実施例４＞
図６は、本発明の第４の実施例の構成を示す図であり、ＩＧＢＴへの応用例を示している。エミッタ電極６０９の上方にＬＥＤ６１０がマウントされている。光をゲート電極直下のチャネル形成領域に導くために、エミッタ電極６０９には開口６１３が設けられている。ゲート部の上にあるエミッタ電極６０９を、ゲート電極６０８が配置されている方向に切って、溝を作るようにしてもよい。この場合、数ミクロンから１０ミクロン程度のゲート寸法において、光の回折は生じにくい。
【００５２】
また、ＬＥＤ６１０を間に、エミッタ電極６０９の上面と対向する側に、光反射板６１１を備えている。光反射板６１１は、表面を反射材でコーティングするか、あるいはメッキ処理してもよい。エミッタ電極６０９において、ＬＥＤ光源からの光が当たる領域は、表面を反射材でコーティングするか、あるいはメッキ処理するようにしてもよい。
【００５３】
また、ＬＥＤ６１０からの光の通過する開口６１３内は、絶縁性の透明樹脂（不図示）を埋設されている。本実装例においても、複数のＬＥＤを実装してもよい。光の半導体基板への透過を考慮して波長の選択を行うようにしてもよい。
【００５４】
ＬＥＤでＩＢＧＴやＭＯＳＦＥＴ全体を照射するためには、ＬＥＤから出て光を拡散させてからゲート直下のチャネル形成領域に導くために、ＬＥＤとエミッタ電極の間に光拡散板を配置するようにしてもよい。
【００５５】
＜光導波路の参考例＞
図７は、非特許文献２（IEEE Photonics Technology Letters, Vol.16、No 1, p117, 2004）からそのまま引用したものである。（図７に示した非特許文献２でなされた研究に、本願発明者はいっさい関与していない。）本願明細書であえて非特許文献２の図面を引用した趣旨は、あくまでも、導波路のイメージの理解を援けるためである。マイクロ光導波路（図７（Ａ）、図７（Ｂ））及び、それのソケット（図７（Ｄ））と光コンピュータの部分（図７（Ｃ））を示している。図７（Ａ）は、多数の光を導くための光導波路（Ｗａｖｅ Ｇｕｉｄｅ）であり、図７（Ｂ）はその一つの部分拡大図である。光導波路は円柱状であり、その直径は５ｕｍ程度である。
【００５６】
上記したＩＧＢＴやパワーＭＯＳＦＥＴ等のゲートの寸法と同程度である。光導波路は、図７（Ｃ）のソケット部を通り固定され、光回路を形成し、一列に並んだソケットやマトリックス状のソケットの試作が報告されている（非特許文献２）。
【００５７】
＜実施例５＞
図７に示されているような、光導波路とソケットを利用することによって、半導体デバイスの必要な部分に光を導くことができる。すなわち、光源から、光導波路、ソケットを通して、素子のゲート領域に光を照射するようにしてもよい。
【００５８】
有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイは、よく知られているように、面発光素子であり、微細構造素子であり、発光強度が調節自在であり、種種の波長の光が発光できる、等の特徴を有する。ＬＥＤは、発光素子の寸法は０．１ｍｍ角くらいから０．３ｍｍ角程度であり、ＩＧＢＴやパワーＭＯＳＦＥＴの半導体基板のサイズは１０ｍｍ角程度であるため、光を全体に渡らせるには、光拡散する方法が必要になる。
【００５９】
＜実施例６＞
「Ｏｐｔｉｃａｌ Ｇａｔｅ」構造の光源として、面発光素子を用いた場合、そのような構造は不要であり、光でスイッチングすることが出来る。ゲート電極が透明電極材料からなるＩＧＢＴやパワーＭＯＳＦＥＴを作製し、例えば図６に示したようにエミッタ電極に開口を備えた構造にしてから、ゲート側に面発光素子を貼り付けることで素子として完成する。その後、遮光用に樹脂等で封止する。なお、ディスプレイ用の光源は周波数応答が相対的に低いことから、高速スイッチングには向いていない。
【００６０】
図８は、面発光素子（有機ＥＬ）８１５をＩＧＢＴ上にマウントした例を示している。光はほぼＩＧＢＴのゲート側に垂直に入射される。エミッタ電極８０９及びゲート電極８０８は、紙面垂直方向に延在され、不図示の端部でそれぞれ接合されている。
【００６１】
ＩＧＢＴ側は、接合面８１２より下方の領域は、透明樹脂等の絶縁膜８１０が充填されており、光を透過させる。また必要に応じて、例えばｎ＋領域８０５、８０６等に対応する位置には、遮光部材（遮光膜）８１４を配設してもよい。図８の面発光素子８１５は薄型である。
【００６２】
＜実施例７＞
図９は、本発明の第７の実施例の断面構成を模式的に示す図である。ＬＥＤ９１３よりなる点光源光と、光拡散層（光拡散板）９１６を備えている。ＬＥＤ９１３の光拡散層（光拡散板）９１６の対向面と反対側には、光反射板９１５が配設されている。光拡散層９１６は、点光源であるＬＥＤ９１３からの光を拡散し、ゲート部等の光照射先に均等に光が到達する作用を有する。また、図８と同様に、接合面９１２の所定の箇所に、遮光膜９１４を設けてもよい。透明絶縁樹脂９１０をＩＧＢＴ上に堆積してから、発光部９１７と接合する。ＬＥＤ９１６は、有機ＥＬ等に比べて発光効率は高く、高い周波数特性があるため、スイッチング周波数も高くできる。
【００６３】
本実施例では、点光源と光拡散層を用いた例を説明したが、点光源を利用する場合には、これ以外にも、光ファイバを利用してもよいし、あるいは、光学材料を適宜選択するか、あるいは、光学材料の屈折率や透過率等を制御することによって、必要な部分に集中的に光を照射するようにしてもよい。
【００６４】
透明ゲート電極と透明ゲート絶縁膜の境界面の面粗度を下げ光を拡散する構成としてもよい。あるいは、ゲート電極とゲート絶縁膜の境界面に、無反射コーティング被膜を備えた構成としてもよい。
【００６５】
本実施例において、ゲート部を照射する光源を半導体レーザで構成してもよい。
本実施例において、半導体レーザはシリコン半導体レーザ（シリコンレーザ）で構成してもよい。
本実施例において、光源を、スイッチング素子と同一のシリコンウエハ上に形成されるシリコン半導体レーザで構成してもよい。
本実施例において、前記シリコン半導体レーザからの光が、前記スイッチング素子のゲート部を照射するように、前記シリコン半導体レーザは前記ゲート部の隣に配置され、前記シリコン半導体レーザからの出射光が前記ゲート部の上部を照射するように案内される構成としてもよい。本実施例において、前記シリコン半導体レーザからの出射光を反射し、前記反射光を前記ゲート部の上部を照射させるミラーを備えた構成としてもよい。
【００６６】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施の形態の概略構成を模式的に示す図である。
【図２】本発明の第１の実施例の概略構成を模式的に示す図である。
【図３】本発明の第２の実施例の概略構成を模式的に示す図である。
【図４】公知の半導体デバイスの概略構成を模式的に示す分解斜視図である。
【図５】本発明の第３の実施例の概略構成を模式的に示す図である。
【図６】本発明の第４の実施例の概略構成を模式的に示す図である。
【図７】本発明の第５の実施例の概略構成を模式的に示す図である。
【図８】本発明の第６の実施例の概略構成を模式的に示す図である。
【図９】本発明の第７の実施例の概略構成を模式的に示す図である。
【図１０】IGBT動作時のキャリアの流れを示す図（非特許文献１からそのまま引用）である。
【図１１】トレンチ型IGBTの構造を説明する図（三菱電機株式会社のHPからそのまま引用）である。
【図１２】パワーMOSFETのオン抵抗を説明する図（非特許文献１からそのまま引用）である。
【図１３】パワーMOSFETのオン抵抗の電圧電流特性説明する図（非特許文献１からそのまま引用）である。
【符号の説明】
【００６８】
１０１ P基板
１０２ ｎ＋領域（ソース拡散層）
１０３ ｎ＋領域（ドレイン拡散層）
２０１ ｎ＋基板
２０２ ｎ−エピタキシャル層
２０３、２０４ ｐ層（ｐウエル）
２０５ ｎ＋領域（ソース拡散層）
２０６ ｎ＋領域（ドレイン拡散層）
２０７ ソース電極
２０８ ドレイン電極
２０９ ゲート絶縁膜
２１０ ゲート電極
３０１ ｐ＋基板
３０２ ｎ＋バッファ層
３０３ ｎ−エピタキシャル層
３０４ ｐベース層
３０５ ｎ＋領域（ソース拡散層）
３０６ ｎ＋領域（ドレイン拡散層）
３０７ ソース電極
３０８ ドレイン電極
３０９ ゲート絶縁膜
３１０ ゲート電極
３１１ トレンチ
３１２ 絶縁膜
３１３ 導電部材（ゲート電極）
３１４ 光反射板
３１５ コレクタ電極
４０１ ソース
４０２ ゲート
４０３ ドレイン
５０１ ｎ＋基板
５０２ ｎ−エピタキシャル層
５０３、５０４ ｐ層（ｐウエル）
５０５ ｎ＋領域（ソース拡散層）
５０６ ｎ＋領域（ドレイン拡散層）
５０７ ゲート絶縁膜
５０８ ゲート電極
５０９ ソース電極
５１０ ＬＥＤ
５１１ ドレイン電極
６０１ ｐ＋基板
６０２ ｎ−エピタキシャル層
６０３、６０４ ｐ層（ｐウエル）
６０５ ｎ＋領域（ソース拡散層）
６０６ ｎ＋領域（ドレイン拡散層）
６０７ ゲート絶縁膜
６０８ ゲート電極
６０９ エミッタ電極
６１０ ＬＥＤ
６１１ 光反射板
６１２ コレクタ電極
８０１ ｐ＋基板
８０２ ｎ−エピタキシャル層
８０３、８０４ ｐ層（ｐウエル）
８０５ ｎ＋領域（ソース拡散層）
８０６ ｎ＋領域（ドレイン拡散層）
８０７ ゲート絶縁膜
８０８ ゲート電極
８０９ エミッタ電極
８１０ 透明絶縁樹脂
８１１ コレクタ電極
８１２ 接合面
８１３ 光発光層
８１４ 遮光膜
８１５ 面発光素子
９０１ ｐ＋基板
９０２ ｎ−エピタキシャル層
９０３、９０４ ｐ層（ｐウエル）
９０５ ｎ＋領域（ソース拡散層）
９０６ ｎ＋領域（ドレイン拡散層）
９０７ ゲート絶縁膜
９０８ ゲート電極
９０９ エミッタ電極
９１０ 透明絶縁樹脂
９１１ コレクタ電極
９１２ 接合面
９１３ ＬＥＤ（点光源）
９１４ 遮光膜
９１５ 光反射板
９１６ 光拡散層
９１７ 光学素子
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、パワーＭＯＳＦＥＴ、ＩＧＢＴ等に適用して好適な構造に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（横型）は、例えばｐ型基板表面のソース、ドレイン拡散層（ｎ＋領域）の間に、ゲート酸化膜を介してゲート電極が設けられ、所定のゲート電圧を与えると、基板中の電子がクーロン力によってゲート電極に引き寄せられ、チャネル領域が形成され電流が流れる。オン抵抗は、ゲート電圧（ゲート・ソース間電圧）で決まる。ＭＯＳＦＥＴは、静電場を利用してデバイスのオン／オフ制御を行う。静電場を利用するデバイスには、ＪＦＥＴ（Junction gate Field Effect Transistor）、ＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)、ＩＧＢＴ(Insulated Gate Bipolar Transistor)等が知られている。
【０００３】
パワーＭＯＳＦＥＴ（縦型）では、ドレイン端子が例えばｎ−基板底面に設けられ、ｎ−エピタキシャル層のｐ領域内のｎ＋領域に接続されたソース端子と、ゲート端子が、上側に取り付けてある。ゲート電極は、ｎ−エピタキシャル層上に絶縁膜を介して設けられている。ゲート電極に正電位を与えると、基板側に電子が寄せられるので、ｎ−エピタキシャル層とソースはｐ領域を通って導通し、最終的にドレインまで電子が流れる。ゲートを小型にして、基板上面全体に配設することでオン抵抗を下げる。縦型ＭＯＳＦＥＴは、横型ＭＯＳＦＥＴに比べて大電流を流すことができるが、大電流を流すためには基板が大型となる。この場合、ゲート容量が増大するので、高周波でのスイッチングは困難になる。
【０００４】
大電力の制御に利用されているＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）においては、コレクタがｐ型基板底面にあり、エミッタとゲートが、エピタキシャル層の拡散層に接続されたエミッタ電極と、エピタキシャル層の上に絶縁膜を介して設けられたゲート電極より引き出される。ＭＯＳＦＥＴ（縦型）との違いは、下側にｐ領域が設定されていることである。これによって、キャリア密度が高くなるため、オン抵抗が下がるので大電力用に向いている。スイッチ制御はユニポーラ型であり、制御電力が小さくできる。オン抵抗に関してはバイポーラ型になる。ターンオフ時間はＭＯＳＦＥＴに比べて長くなり、スイッチング時間は長くなる。
【０００５】
図１０は、ＩＧＢＴの構造とオン動作時のキャリアの流れを示す図（非特許文献１の図面をそのまま引用した）である。コレクタ側からホールが上向きに流れ、エミッタ側から電子が下向きに流れる。このため、中間部分でキャリアの再結合が生じる。また、図示のごとく、寄生ｎｐｎトランジスタができるため、大きな電流が流れると、導通状態が保持され、ターンオフ機能を失う場合がある。また電流路比較的長い。したがって、オン抵抗を低減するために、トレンチ型ＩＧＢＴ（ＴＩＧＢＴ）が開発されるに至った。
【０００６】
図１１は、トレンチ型ＩＧＢＴの一例を示す図（三菱電機ＨＰからそのまま引用した図）である。ゲート電極は、縦型であり、ｎ−領域まで延在されている。このため、電流路が短くなり、オン抵抗が低減される。トレンチ型ＩＧＢＴは、例えば、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ Ｓｔｏｒｅｄ Ｔｒｅｎｃｈ ｇａｔｅＢｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が知られている。ＣＳＴＢＴは、通常のＴＩＧＢＴと比較すると、Ｃａｒｒｉｅｒ ｓｔｏｒｅｄ ｎ層が存在する。トレンチ型の電極構造は、横型ＭＯＳＦＥＴ等でも用いられており、ＤＲＡＭ等では、ＩＧＢＴやパワーＭＯＳＦＥＴ等よりも以前から用いられており、低抵抗化の一般的な手段である。図５には、一つのユニットが示されているが、通常、複数のユニットが、同一チップ上に設けられる。
【０００７】
図１２は、パワーＭＯＳＦＥＴのオン抵抗の説明する図であり、非特許文献１の図面からそのまま引用した。ソース抵抗Ｒｓ、ドレイン抵抗Ｒｄは、ソース電極、ドレイン電極の電圧でそれぞれ決定され、相対的に低い。デバイスのオン抵抗は、Ｒｃｈ、Ｒｅｐｉで決まる。Ｒｃｈ（チャネル抵抗）は、ゲートによって引き寄せられた電荷部分を通って流れる時の抵抗であり、チャネルの電流路は薄いため、大きな抵抗になる。また、Ｒｅｐｉはエピタキシャル層を流れる時の抵抗であり、ＩＧＢＴ等では、キャリア密度が高くなるので、抵抗値は低くなる。
【０００８】
図１３は、ＩＧＢＴやバイポーラ接合トランジスタ（ＢＪＴ）のコレクタ・エミッタ間電圧（VCE：ｃｏｌｌｅｃｔｏｒ−ｔｏ−ｅｍｉｔｔｅｒ ｖｏｌｔａｇｅ）、及びＭＯＳＦＥＴの場合にはドレイン・ソース間電圧（ｄｒａｉｎ−ｔｏ−ｓｏｕｒｃｅ ｖｏｌｔａｇｅ）と出力電流の一般的な関係を示す図であり、非特許文献１の図面からそのまま引用した。バイポーラ素子は電圧が上昇すると急激に電流が増大するが、最終的には飽和する。一方、ＭＯＳＦＥＴは電圧を上げると単調に電流も増大する傾向を示す。
【０００９】
【非特許文献１】山崎浩著、「よくわかるパワーＭＯＳＦＥＴ／ＩＧＢＴ入門」、日刊工業新聞、２００２年、７月発刊
【非特許文献２】IEEE Photonics Technology Letters, Vol.16、No 1, p117, 2004
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のパワー素子のチャネル抵抗を低減する半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願で開示される発明は、概略以下の構成とされる。
【００１２】
本発明は、キャリアが走行するチャネル領域に光を照射する光源を備え、前記光源をオンさせ、チャネル電流を流す。
【００１３】
本発明は、ゲート部に向けて光を照射する光源を半導体装置内に備え、前記光源はオン・オフ制御される。
【００１４】
本発明の前記半導体装置は横型ＭＯＳＦＥＴを含む。
【００１５】
本発明の半導体装置は縦型ＭＯＳＦＥＴを含む。
【００１６】
本発明の前記半導体装置はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を含む。本発明において、ＩＧＢＴのトレンチゲート電極のトレンチ底部に光反射板を備えている構成としてもよい。
【００１７】
本発明は、ゲート電極及びゲート酸化膜が、前記光を透過する導電部材よりなる。
【００１８】
本発明において、ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている。
【００１９】
本発明において、前記縦型ＭＯＳＦＥＴのソース電極のゲート電極と対向する側と、前記ゲート電極との間の空間内に前記光源を備えている。
【００２０】
本発明において、前記縦型ＭＯＳＦＥＴのソース電極に開口を備え、開口の一端はゲート電極と対向し、開口の他端には前記光源を備えている。
【００２１】
本発明において、ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている。
【００２２】
本発明において、前記ＩＧＢＴのエミッタ電極に開口部を備え、前記開口部の一端側は、ゲート電極に対向し、前記開口部の他端は前記光源に対向し、前記光源の前記開口部の他端と反対側には光反射板が設けられている。
【００２３】
本発明において、前記光源からの光を導波する光導波路を備えた構成としてもよい。
【００２４】
本発明において、前記光源として前記半導体装置のゲート電極が配設される面と対向して面発光素子が配設されている。
【００２５】
本発明において、前記光源として前記半導体装置のゲート電極が配設される面と対向して光源が配設され、前記光源と前記半導体装置との間に光拡散層が配設され、前記光源の前記光拡散層に対向する側と反対側に光反射板を備えた発光素子を備えている。
【００２６】
本発明において、前記ゲート電極を覆う絶縁樹脂が前記光源の光を透過する。
【００２７】
本発明において、前記光源がLED(Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ)を含む。
【００２８】
本発明において、前記半導体装置と前記発光素子の接合面において、光を遮る部位に遮光膜を備えている。
【発明の効果】
【００２９】
本発明によれば、ゲート電圧印加と光照射とにより、チャネル電流を制御するため、オン抵抗を低減している。
【発明を実施するための最良の形態】
【００３０】
上記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。図１（Ａ）は、本発明の一実施形態のＭＯＳＦＥＴの原理を説明する図である。ｐ基板１０１の表面に、ｎ＋領域（ソース拡散層）１０２とｎ＋領域（ドレイン拡散層）１０３を作成し、それぞれにソース電極とドレイン電極になる、電極１０４、１０５を設ける。電極１０４、１０５として、周知の半導体製造工程にしたがって配設され、アルミニウムや銅が利用される。ゲート電極１０７（透明電極）は、ｐ型基板１０１上にゲート絶縁膜１０６を介して配設される。ゲート絶縁膜１０６は、ｐ型基板１０１がシリコンやＳｉＣである場合、二酸化シリコン（ＳｉＯ２）が用いられる。特に制限されないが、膜厚は例えば１ｕｍ程度とされる。よく知られているように、二酸化シリコン（ＳｉＯ２）は光学的に透明であり、赤外から可視光、紫外領域までの光を通す。
【００３１】
ゲート電極１０７は、光学的に透明な導電材料として、例えば、ＩＴＯ（酸化インジウムスズ）やＺｎＯ酸化亜鉛等が用いられる。あるいは、有機材料等を用いてもよい。
【００３２】
本実施形態においては、ソース・ドレイン間に電流（チャネル電流）を流すためには、透明なゲート電極１０７に、ゲート電圧を印加するだけでなく、背後から光を照射する。ゲート電極１０７に電位が印加されるので、ＭＯＳＦＥＴと同様に、キャリアとなる電子が引き寄せられ、ソース１０２とドレイン１０３間にチャネル領域が形成され、ソース１０２とドレイン１０３間に電流が流れる。図１（Ｂ）は、図１（Ａ）の等価回路である。背後から光を照射すると、光ダイオードと同じ原理で、逆電圧になっていてもオンする。そして、光の波長を適切に選択することによって、光は基板１０１内に入射する。チャネル電流の領域が広がり、オン抵抗が低減する。このようなデバイス構造を、便宜上、「Ｏｐｔｉｃａｌ ＭＯＳＦＥＴ」と呼ぶ。また、光照射によりチャネル抵抗の低減を図るゲート構造を、「Ｏｐｔｉｃａｌ Ｇａｔｅ」（光学的ゲート）とも呼ぶ。特に制限されないが、本実施の形態では、光源としてＬＥＤ（Light Emitting Diode）を利用する。
【００３３】
ＭＯＳＦＥＴでは、光の照射によりリーク電流（例えばゲート電圧が閾値以下で流れるソース・ドレイン間電流）が大きくなることから、通常、半導体基板をパッケージして遮光している。
【００３４】
これに対して、本実施の形態では、光を利用して、ＭＯＳＦＥＴのオン／オフを制御し、オン抵抗を低減させるものである。ゲート電圧を印加し、静電的に電子を引き寄せてチャネルを作る場合には、チャネル領域の厚さは１uｍ(micrometer)程度である。
【００３５】
本実施の形態において、光吸収によって、ＭＯＳＦＥＴをオンさせるには、照射する光のエネルギーは、バンドギャップより高いことが必要である。光の到達深度は、吸収係数に依存するが、チャネル領域に到達するようにすることで、ソース・ドレイン間の導通が確保される。シリコン基板では、到達深度は、可視光領域で、例えば数十ｕｍから１００uｍ程度であり、基板表面のチャネル領域に達する。
【００３６】
このように、本実施の形態では、静電的な方法（ゲート電圧印加）のみを利用する場合と比べて、チャネル抵抗を低減する。
【００３７】
また、本実施形態によれば、トレンチ電極を用いることなく同等の効果を奏する。すなわち、半導体基板にトレンチを形成しなくても、オン抵抗を低減することができ、大電流を流すことができる。
【００３８】
ゲート電圧によりオン・オフを行うデバイスにおいて、高周波でスイッチングを行う場合、ゲート容量を小さくするため、ゲート寸法の縮減、ゲートの分割等が行われる。
本実施の形態において、光源のＬＥＤは、印加電圧２Ｖ程度で発光する。ＬＥＤを並列に接続して照射する場合には、低いゲート電圧でトランジスタをオン状態とすることが出来る。また、ＬＥＤの消費電力を見積もっても、デバイス全体の消費電力の低減できる場合がある。小型のＬＥＤのスイッチング周波数は、ＧＨｚオーダとされ、ＩＧＢＴやＭＯＳＦＥＴに本発明を適用した場合、スイッチング周波数は、従来のデバイスよりも高くなる。
【００３９】
本実施の形態は、光源（ＬＥＤ）からの光を、トランジスタのオン／オフ制御に用いることでトランジスタのスイッチング周波数を向上しており、本発明の特徴の１つをなしている。本発明の実施例について説明する。
【実施例】
【００４０】
＜実施例１＞
図２は、本発明の第１の実施例の構成を示す図である。図２には、縦型ＭＯＳＦＥＴに「Ｏｐｔｉｃａｌ Ｇａｔｅ」構成を備え、デバイス上部から光を照射する。ゲート絶縁膜２０９は透明部材の絶縁膜、ゲート電極２１０は透明部材の導電膜よりなり、照射光を透過する。ソース、ドレイン拡散層をなすｎ＋領域２０５、２０６からｐ層（ｐ型ウエル）２０３、２０４を通り、ｎ−エピタキシャル層２０２を通して電流が流れる。光吸収に応じて電流通路が確保される。ｎ−エピタキシャル層２０２にも光が導入されるので、ｎ−エピタキシャル層２０２の抵抗も低減できる。これは光伝導効果の一例である。なお、図９は、縦型ＭＯＳＦＥＴの構成を示したが、ＩＧＢＴにも同様に適用できる。
【００４１】
光を利用すればソース電極２０７と接合しているｎ＋層２０５での電子密度は、低く設定できる。これにより、絶縁耐圧特性等を改善する。特に制限されないが、ゲート電極（透明電極）２１０は、数ｕｍ程度のディメンジョンに形成される。
【００４２】
＜実施例２＞
図３は、トレンチ型ＩＧＢＴに、本発明を適用した実施例であり、「Ｏｐｔｉｃａｌ Ｇａｔｅ」構造を備え、上部から光を照射する。ゲート絶縁膜３０９及びゲート電極３１０は照射光を透過する。ｎ＋領域２０５、３０６からｐベース層３０４を通り、ｎ−エピタキシャル層３０３、ｎ＋バッファ層３０２、ｐ＋基板３０１を透過し、電流通路が確保される。ｎ−エピタキシャル層３０３にも光が導入されるので、ｎ−エピタキシャル層３０３の抵抗も低減できる。波長の異なった光を用いると、素子を作る材料中の吸収される距離が異なるため、それに応じて電流チャネルが制御できる。波長の異なるＬＥＤ光源を利用してもよい。
【００４３】
ゲート直下、ソース、ドレイン拡散層をなすｎ＋領域３０５、３０６の間にトレンチ３１１が形成され、トレンチ内壁は絶縁膜３１１で覆われ、さらに、トレンチ底部に、先端が突起した円錐型の光反射板３１４を備え、トレンチ内の光反射板３１４の上方には導電部材３１３が埋設され、導電部材３１３の上端はゲート電極３１０底面と当接し、トレンチ型のゲート電極を構成している。トレンチ内の光反射板３１４により、トレンチ状のゲート電極に沿ってチャネル領域の形成を確保しやすくしている。
【００４４】
＜比較例＞
図４は、比較例として、従来のＭＯＳＦＥＴ（縦型）のソース及びゲート側の電極構造の例を示す図である（非特許文献１からの引用）。ソース３０１には大電流が、流れるので、主面（表面）にはほぼ全面に電極が取り付けられ、抵抗を低減し、さらに放熱作用により発熱を低減している。ゲート４０２にはそれほど大きな電流が流れないので、ゲート電極を延ばして、端部でそれらを束ねて、素子のゲートとしている。
【００４５】
＜実施例３＞
図４に示した構成のデバイスに本発明を適用した例を説明する。光源（ＬＥＤ）を取り付け、それからの光をゲート部に照射するには、２つの手法がある。
【００４６】
ＭＯＳＦＥＴの場合には、ソース電極（ＩＧＢＴではエミッタ電極）の内側にＬＥＤを設置する。ＬＥＤの発光部を０．１ｍｍ角程度の大きさとする。
【００４７】
図５は、本発明の第３の実施例の構成を示す図であり、ソース拡散層（ｎ＋領域５０５、５０６）に接続するソース電極５０９の内側にＬＥＤ５１０を配置したものである。なお、ソース電極５０９と基板表面の間、ゲート電極５０７の間の空間は、不図示の絶縁層（層間絶縁膜）が堆積されている。ＬＥＤ５１０はゲート電極５０７の寸法よりも小さい。なお、ゲート電極５０７は、紙面に垂直方向に延在されている。
【００４８】
ＬＥＤ５１０への配線形態として、一端はゲート電極５０７につながり、他端はソース電極５０９に接続される。ゲート電圧を、例えば１０Ｖ前後にする場合には、ＬＥＤには、高電圧となるので、ＬＥＤを直列接続するようにしてもよい。
【００４９】
ソース電極５０９（IGBTではエミッタ電極）は、金属部材よりなるため、内側の光の当たる表面は、アルミニウムや銀等でメッキしても良い。ＬＥＤ５１０とゲート電極５０７の間の層間絶縁膜は、透明の樹脂（プラスチック）等が充填される。
【００５０】
ＬＥＤ５１０を、微細加工したゲート電極５０７毎に実装するのではなく、ソース電極５０９に開口を設け、開口部から、光をゲートに照射するようにしてもよい。あるいは、開口に透明電極材料を充填してもよい。
【００５１】
＜実施例４＞
図６は、本発明の第４の実施例の構成を示す図であり、ＩＧＢＴへの応用例を示している。エミッタ電極６０９の上方にＬＥＤ６１０がマウントされている。光をゲート電極直下のチャネル形成領域に導くために、エミッタ電極６０９には開口６１３が設けられている。ゲート部の上にあるエミッタ電極６０９を、ゲート電極６０８が配置されている方向に切って、溝を作るようにしてもよい。この場合、数ミクロンから１０ミクロン程度のゲート寸法において、光の回折は生じにくい。
【００５２】
また、ＬＥＤ６１０を間に、エミッタ電極６０９の上面と対向する側に、光反射板６１１を備えている。光反射板６１１は、表面を反射材でコーティングするか、あるいはメッキ処理してもよい。エミッタ電極６０９において、ＬＥＤ光源からの光が当たる領域は、表面を反射材でコーティングするか、あるいはメッキ処理するようにしてもよい。
【００５３】
また、ＬＥＤ６１０からの光の通過する開口６１３内は、絶縁性の透明樹脂（不図示）を埋設されている。本実装例においても、複数のＬＥＤを実装してもよい。光の半導体基板への透過を考慮して波長の選択を行うようにしてもよい。
【００５４】
ＬＥＤでＩＢＧＴやＭＯＳＦＥＴ全体を照射するためには、ＬＥＤから出て光を拡散させてからゲート直下のチャネル形成領域に導くために、ＬＥＤとエミッタ電極の間に光拡散板を配置するようにしてもよい。
【００５５】
＜光導波路の参考例＞
図７は、非特許文献２（IEEE Photonics Technology Letters, Vol.16、No 1, p117, 2004）からそのまま引用したものである。（図７に示した非特許文献２でなされた研究に、本願発明者はいっさい関与していない。）本願明細書であえて非特許文献２の図面を引用した趣旨は、あくまでも、導波路のイメージの理解を援けるためである。マイクロ光導波路（図７（Ａ）、図７（Ｂ））及び、それのソケット（図７（Ｄ））と光コンピュータの部分（図７（Ｃ））を示している。図７（Ａ）は、多数の光を導くための光導波路（Ｗａｖｅ Ｇｕｉｄｅ）であり、図７（Ｂ）はその一つの部分拡大図である。光導波路は円柱状であり、その直径は５ｕｍ程度である。
【００５６】
上記したＩＧＢＴやパワーＭＯＳＦＥＴ等のゲートの寸法と同程度である。光導波路は、図７（Ｃ）のソケット部を通り固定され、光回路を形成し、一列に並んだソケットやマトリックス状のソケットの試作が報告されている（非特許文献２）。
【００５７】
＜実施例５＞
図７に示されているような、光導波路とソケットを利用することによって、半導体デバイスの必要な部分に光を導くことができる。すなわち、光源から、光導波路、ソケットを通して、素子のゲート領域に光を照射するようにしてもよい。
【００５８】
有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイは、よく知られているように、面発光素子であり、微細構造素子であり、発光強度が調節自在であり、種種の波長の光が発光できる、等の特徴を有する。ＬＥＤは、発光素子の寸法は０．１ｍｍ角くらいから０．３ｍｍ角程度であり、ＩＧＢＴやパワーＭＯＳＦＥＴの半導体基板のサイズは１０ｍｍ角程度であるため、光を全体に渡らせるには、光拡散する方法が必要になる。
【００５９】
＜実施例６＞
「Ｏｐｔｉｃａｌ Ｇａｔｅ」構造の光源として、面発光素子を用いた場合、そのような構造は不要であり、光でスイッチングすることが出来る。ゲート電極が透明電極材料からなるＩＧＢＴやパワーＭＯＳＦＥＴを作製し、例えば図６に示したようにエミッタ電極に開口を備えた構造にしてから、ゲート側に面発光素子を貼り付けることで素子として完成する。その後、遮光用に樹脂等で封止する。なお、ディスプレイ用の光源は周波数応答が相対的に低いことから、高速スイッチングには向いていない。
【００６０】
図８は、面発光素子（有機ＥＬ）８１５をＩＧＢＴ上にマウントした例を示している。光はほぼＩＧＢＴのゲート側に垂直に入射される。エミッタ電極８０９及びゲート電極８０８は、紙面垂直方向に延在され、不図示の端部でそれぞれ接合されている。
【００６１】
ＩＧＢＴ側は、接合面８１２より下方の領域は、透明樹脂等の絶縁膜８１０が充填されており、光を透過させる。また必要に応じて、例えばｎ＋領域８０５、８０６等に対応する位置には、遮光部材（遮光膜）８１４を配設してもよい。図８の面発光素子８１５は薄型である。
【００６２】
＜実施例７＞
図９は、本発明の第７の実施例の断面構成を模式的に示す図である。ＬＥＤ９１３よりなる点光源光と、光拡散層（光拡散板）９１６を備えている。ＬＥＤ９１３の光拡散層（光拡散板）９１６の対向面と反対側には、光反射板９１５が配設されている。光拡散層９１６は、点光源であるＬＥＤ９１３からの光を拡散し、ゲート部等の光照射先に均等に光が到達する作用を有する。また、図８と同様に、接合面９１２の所定の箇所に、遮光膜９１４を設けてもよい。透明絶縁樹脂９１０をＩＧＢＴ上に堆積してから、発光部９１７と接合する。ＬＥＤ９１６は、有機ＥＬ等に比べて発光効率は高く、高い周波数特性があるため、スイッチング周波数も高くできる。
【００６３】
本実施例では、点光源と光拡散層を用いた例を説明したが、点光源を利用する場合には、これ以外にも、光ファイバを利用してもよいし、あるいは、光学材料を適宜選択するか、あるいは、光学材料の屈折率や透過率等を制御することによって、必要な部分に集中的に光を照射するようにしてもよい。
【００６４】
透明ゲート電極と透明ゲート絶縁膜の境界面の面粗度を下げ光を拡散する構成としてもよい。あるいは、ゲート電極とゲート絶縁膜の境界面に、無反射コーティング被膜を備えた構成としてもよい。
【００６５】
本実施例において、ゲート部を照射する光源を半導体レーザで構成してもよい。
本実施例において、半導体レーザはシリコン半導体レーザ（シリコンレーザ）で構成してもよい。
本実施例において、光源を、スイッチング素子と同一のシリコンウエハ上に形成されるシリコン半導体レーザで構成してもよい。
本実施例において、前記シリコン半導体レーザからの光が、前記スイッチング素子のゲート部を照射するように、前記シリコン半導体レーザは前記ゲート部の隣に配置され、前記シリコン半導体レーザからの出射光が前記ゲート部の上部を照射するように案内される構成としてもよい。本実施例において、前記シリコン半導体レーザからの出射光を反射し、前記反射光を前記ゲート部の上部を照射させるミラーを備えた構成としてもよい。
【００６６】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施の形態の概略構成を模式的に示す図である。
【図２】本発明の第１の実施例の概略構成を模式的に示す図である。
【図３】本発明の第２の実施例の概略構成を模式的に示す図である。
【図４】公知の半導体デバイスの概略構成を模式的に示す分解斜視図である。
【図５】本発明の第３の実施例の概略構成を模式的に示す図である。
【図６】本発明の第４の実施例の概略構成を模式的に示す図である。
【図７】本発明の第５の実施例の概略構成を模式的に示す図である。
【図８】本発明の第６の実施例の概略構成を模式的に示す図である。
【図９】本発明の第７の実施例の概略構成を模式的に示す図である。
【図１０】IGBT動作時のキャリアの流れを示す図（非特許文献１からそのまま引用）である。
【図１１】トレンチ型IGBTの構造を説明する図（三菱電機株式会社のHPからそのまま引用）である。
【図１２】パワーMOSFETのオン抵抗を説明する図（非特許文献１からそのまま引用）である。
【図１３】パワーMOSFETのオン抵抗の電圧電流特性説明する図（非特許文献１からそのまま引用）である。
【符号の説明】
【００６８】
１０１ P基板
１０２ ｎ＋領域（ソース拡散層）
１０３ ｎ＋領域（ドレイン拡散層）
２０１ ｎ＋基板
２０２ ｎ−エピタキシャル層
２０３、２０４ ｐ層（ｐウエル）
２０５ ｎ＋領域（ソース拡散層）
２０６ ｎ＋領域（ドレイン拡散層）
２０７ ソース電極
２０８ ドレイン電極
２０９ ゲート絶縁膜
２１０ ゲート電極
３０１ ｐ＋基板
３０２ ｎ＋バッファ層
３０３ ｎ−エピタキシャル層
３０４ ｐベース層
３０５ ｎ＋領域（ソース拡散層）
３０６ ｎ＋領域（ドレイン拡散層）
３０７ ソース電極
３０８ ドレイン電極
３０９ ゲート絶縁膜
３１０ ゲート電極
３１１ トレンチ
３１２ 絶縁膜
３１３ 導電部材（ゲート電極）
３１４ 光反射板
３１５ コレクタ電極
４０１ ソース
４０２ ゲート
４０３ ドレイン
５０１ ｎ＋基板
５０２ ｎ−エピタキシャル層
５０３、５０４ ｐ層（ｐウエル）
５０５ ｎ＋領域（ソース拡散層）
５０６ ｎ＋領域（ドレイン拡散層）
５０７ ゲート絶縁膜
５０８ ゲート電極
５０９ ソース電極
５１０ ＬＥＤ
５１１ ドレイン電極
６０１ ｐ＋基板
６０２ ｎ−エピタキシャル層
６０３、６０４ ｐ層（ｐウエル）
６０５ ｎ＋領域（ソース拡散層）
６０６ ｎ＋領域（ドレイン拡散層）
６０７ ゲート絶縁膜
６０８ ゲート電極
６０９ エミッタ電極
６１０ ＬＥＤ
６１１ 光反射板
６１２ コレクタ電極
８０１ ｐ＋基板
８０２ ｎ−エピタキシャル層
８０３、８０４ ｐ層（ｐウエル）
８０５ ｎ＋領域（ソース拡散層）
８０６ ｎ＋領域（ドレイン拡散層）
８０７ ゲート絶縁膜
８０８ ゲート電極
８０９ エミッタ電極
８１０ 透明絶縁樹脂
８１１ コレクタ電極
８１２ 接合面
８１３ 光発光層
８１４ 遮光膜
８１５ 面発光素子
９０１ ｐ＋基板
９０２ ｎ−エピタキシャル層
９０３、９０４ ｐ層（ｐウエル）
９０５ ｎ＋領域（ソース拡散層）
９０６ ｎ＋領域（ドレイン拡散層）
９０７ ゲート絶縁膜
９０８ ゲート電極
９０９ エミッタ電極
９１０ 透明絶縁樹脂
９１１ コレクタ電極
９１２ 接合面
９１３ ＬＥＤ（点光源）
９１４ 遮光膜
９１５ 光反射板
９１６ 光拡散層
９１７ 光学素子
【特許請求の範囲】
【請求項１】
キャリアが走行するチャネル領域の近辺に光を照射する光源を備え、
前記光源をオンさせ、チャネル電流を流す、ことを特徴とする半導体装置。
【請求項２】
スイッチング素子と、
オン・オフ制御され、オン時に、光を、前記スイッチング素子のゲート部に照射する光源を備えている、ことを特徴とする半導体装置。
【請求項３】
前記スイッチング素子のオン時には、前記ゲート部への光の照射と、ゲート電極への電圧の印加とが行われる、ことを特徴とする請求項２記載の半導体装置。
【請求項４】
請求項１又は２記載の前記半導体装置は横型ＭＯＳＦＥＴを含む、ことを特徴とする半導体装置。
【請求項５】
請求項１又は２記載の前記半導体装置は縦型ＭＯＳＦＥＴを含む、ことを特徴とする半導体装置。
【請求項６】
請求項１又は２記載の前記半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の少なくとも一つを含む、ことを特徴とする半導体装置。
【請求項７】
トレンチゲート電極のトレンチ底部に光反射板を備えている、ことを特徴とする請求項６記載の半導体装置。
【請求項８】
ゲート電極が前記光を透過する導電部材よりなり、ゲート絶縁膜が前記光を透過する絶縁部材よりなる、ことを特徴とする請求項２記載の半導体装置。
【請求項９】
ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている、ことを特徴とする請求項２記載の半導体装置。
【請求項１０】
前記縦型ＭＯＳＦＥＴのソース電極のゲート電極と対向する側と、前記ゲート電極との間の空間内に前記光源を備えている、ことを特徴とする請求項５記載の半導体装置。
【請求項１１】
前記縦型ＭＯＳＦＥＴのソース電極に開口を備え、開口の一端はゲート電極と対向し、開口の他端には前記光源を備えている、ことを特徴とする請求項５記載の半導体装置。
【請求項１２】
ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている、ことを特徴とする請求項１０記載の半導体装置。
【請求項１３】
ソース電極の表面に、コーティング処理又は鍍金処理された光反射部材を備えることを特徴とする請求項１０記載の半導体装置。
【請求項１４】
前記ＩＧＢＴのエミッタ電極に開口部を備え、前記開口部の一端側は、ゲート電極に対向し、前記開口部の他端は前記光源に対向し、
前記光源の前記開口部の他端と反対側には光反射板が設けられている、ことを特徴とする請求項６記載の半導体装置。
【請求項１５】
前記光源からの光を導波する光導波路を備えていることを特徴とする請求項１又は２記載の半導体装置。
【請求項１６】
前記光源として、前記半導体装置のゲート電極が配設される面と対向して面発光素子が配設されている、ことを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項１７】
前記光源からの光を導波する光導波路に光拡散層を備え、前記光源からの光を拡散することを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項１８】
前記光源として前記半導体装置のゲート電極が配設される面と対向して光源が配設され、前記光源と前記半導体装置との間に光拡散層が配設され、前記光源の前記光拡散層に対向する側と反対側に光反射板を備えた発光素子を備えている、ことを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項１９】
前記ゲート電極を覆う絶縁樹脂が前記光源の光を透過することを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
ゲート電極が前記光を透過する導電部材よりなり、ゲート絶縁膜が前記光を透過する絶縁部材よりなり、
前記ゲート電極と前記ゲート絶縁膜の境界面に面粗度を相対的に下げた領域を備え、光を拡散する、ことを特徴とする請求項２に記載の半導体装置。
【請求項２１】
ゲート電極とゲート絶縁膜の境界面に、無反射コーティング被膜を備える、ことを特徴とする請求項２に記載の半導体装置。
【請求項２２】
前記光源がＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含むことを特徴とする請求項１乃至１５、１８、１９のいずれか一に記載の半導体装置。
【請求項２３】
前記光源がＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含み、１つ又は複数のＬＥＤが前記ソース電極と前記ゲート電極の間に接続されている、ことを特徴とする請求項１０に記載の半導体装置。
【請求項２４】
前記半導体装置と前記発光素子の接合面において、所定の部位に遮光部材を備えていることを特徴とする請求項１６又は１８に記載の半導体装置。
【請求項２５】
前記面発光素子は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を含む、ことを特徴とする請求項１６記載の半導体装置。
【請求項２６】
前記光源が半導体レーザを含むことを特徴とする請求項１乃至１５、１８、１９のいずれか一に記載の半導体装置。
【請求項２７】
前記半導体レーザはシリコン半導体レーザである、ことを特徴とする請求項２６記載の半導体装置。
【請求項２８】
前記光源が、前記スイッチング素子と同一チップ上に実装されるシリコン半導体レーザである、ことを特徴とする請求項２記載の半導体装置。
【請求項２９】
前記シリコン半導体レーザからの光が前記スイッチング素子のゲート部を照射するように、前記シリコン半導体レーザが前記ゲートの隣に配置され、前記シリコン半導体レーザからの出射光が前記ゲート部の上部を照射するように案内される、ことを特徴とする請求項２８記載の半導体装置。
【請求項３０】
前記シリコン半導体レーザからの出射光を反射し、前記反射光を前記ゲート部の上部を照射させるミラーが設けられることを特徴とする請求項２９記載の半導体装置。
【請求項１】
キャリアが走行するチャネル領域の近辺に光を照射する光源を備え、
前記光源をオンさせ、チャネル電流を流す、ことを特徴とする半導体装置。
【請求項２】
スイッチング素子と、
オン・オフ制御され、オン時に、光を、前記スイッチング素子のゲート部に照射する光源を備えている、ことを特徴とする半導体装置。
【請求項３】
前記スイッチング素子のオン時には、前記ゲート部への光の照射と、ゲート電極への電圧の印加とが行われる、ことを特徴とする請求項２記載の半導体装置。
【請求項４】
請求項１又は２記載の前記半導体装置は横型ＭＯＳＦＥＴを含む、ことを特徴とする半導体装置。
【請求項５】
請求項１又は２記載の前記半導体装置は縦型ＭＯＳＦＥＴを含む、ことを特徴とする半導体装置。
【請求項６】
請求項１又は２記載の前記半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の少なくとも一つを含む、ことを特徴とする半導体装置。
【請求項７】
トレンチゲート電極のトレンチ底部に光反射板を備えている、ことを特徴とする請求項６記載の半導体装置。
【請求項８】
ゲート電極が前記光を透過する導電部材よりなり、ゲート絶縁膜が前記光を透過する絶縁部材よりなる、ことを特徴とする請求項２記載の半導体装置。
【請求項９】
ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている、ことを特徴とする請求項２記載の半導体装置。
【請求項１０】
前記縦型ＭＯＳＦＥＴのソース電極のゲート電極と対向する側と、前記ゲート電極との間の空間内に前記光源を備えている、ことを特徴とする請求項５記載の半導体装置。
【請求項１１】
前記縦型ＭＯＳＦＥＴのソース電極に開口を備え、開口の一端はゲート電極と対向し、開口の他端には前記光源を備えている、ことを特徴とする請求項５記載の半導体装置。
【請求項１２】
ゲート電極と前記光源間には、前記光を透過する絶縁樹脂が充填されている、ことを特徴とする請求項１０記載の半導体装置。
【請求項１３】
ソース電極の表面に、コーティング処理又は鍍金処理された光反射部材を備えることを特徴とする請求項１０記載の半導体装置。
【請求項１４】
前記ＩＧＢＴのエミッタ電極に開口部を備え、前記開口部の一端側は、ゲート電極に対向し、前記開口部の他端は前記光源に対向し、
前記光源の前記開口部の他端と反対側には光反射板が設けられている、ことを特徴とする請求項６記載の半導体装置。
【請求項１５】
前記光源からの光を導波する光導波路を備えていることを特徴とする請求項１又は２記載の半導体装置。
【請求項１６】
前記光源として、前記半導体装置のゲート電極が配設される面と対向して面発光素子が配設されている、ことを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項１７】
前記光源からの光を導波する光導波路に光拡散層を備え、前記光源からの光を拡散することを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項１８】
前記光源として前記半導体装置のゲート電極が配設される面と対向して光源が配設され、前記光源と前記半導体装置との間に光拡散層が配設され、前記光源の前記光拡散層に対向する側と反対側に光反射板を備えた発光素子を備えている、ことを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
【請求項１９】
前記ゲート電極を覆う絶縁樹脂が前記光源の光を透過することを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
ゲート電極が前記光を透過する導電部材よりなり、ゲート絶縁膜が前記光を透過する絶縁部材よりなり、
前記ゲート電極と前記ゲート絶縁膜の境界面に面粗度を相対的に下げた領域を備え、光を拡散する、ことを特徴とする請求項２に記載の半導体装置。
【請求項２１】
ゲート電極とゲート絶縁膜の境界面に、無反射コーティング被膜を備える、ことを特徴とする請求項２に記載の半導体装置。
【請求項２２】
前記光源がＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含むことを特徴とする請求項１乃至１５、１８、１９のいずれか一に記載の半導体装置。
【請求項２３】
前記光源がＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含み、１つ又は複数のＬＥＤが前記ソース電極と前記ゲート電極の間に接続されている、ことを特徴とする請求項１０に記載の半導体装置。
【請求項２４】
前記半導体装置と前記発光素子の接合面において、所定の部位に遮光部材を備えていることを特徴とする請求項１６又は１８に記載の半導体装置。
【請求項２５】
前記面発光素子は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を含む、ことを特徴とする請求項１６記載の半導体装置。
【請求項２６】
前記光源が半導体レーザを含むことを特徴とする請求項１乃至１５、１８、１９のいずれか一に記載の半導体装置。
【請求項２７】
前記半導体レーザはシリコン半導体レーザである、ことを特徴とする請求項２６記載の半導体装置。
【請求項２８】
前記光源が、前記スイッチング素子と同一チップ上に実装されるシリコン半導体レーザである、ことを特徴とする請求項２記載の半導体装置。
【請求項２９】
前記シリコン半導体レーザからの光が前記スイッチング素子のゲート部を照射するように、前記シリコン半導体レーザが前記ゲートの隣に配置され、前記シリコン半導体レーザからの出射光が前記ゲート部の上部を照射するように案内される、ことを特徴とする請求項２８記載の半導体装置。
【請求項３０】
前記シリコン半導体レーザからの出射光を反射し、前記反射光を前記ゲート部の上部を照射させるミラーが設けられることを特徴とする請求項２９記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００８−１９３０６３（Ｐ２００８−１９３０６３Ａ）
【公開日】平成２０年８月２１日（２００８．８．２１）
【国際特許分類】
【出願番号】特願２００７−３３７５７９（Ｐ２００７−３３７５７９）
【出願日】平成１９年１２月２７日（２００７．１２．２７）
【出願人】（５９７００８７２８）株式会社ワイ・ワイ・エル (16)
【Ｆターム（参考）】
【公開日】平成２０年８月２１日（２００８．８．２１）
【国際特許分類】
【出願日】平成１９年１２月２７日（２００７．１２．２７）
【出願人】（５９７００８７２８）株式会社ワイ・ワイ・エル (16)
【Ｆターム（参考）】
[ Back to top ]