半導体集積回路の回路シミュレーション方法及び装置
【課題】 高耐圧ＭＯＳトランジスタを含む半導体集積回路のシミュレーション精度を向上できる回路シミュレーション方法及び装置を提供する。
【解決手段】 高耐圧ＭＯＳトランジスタについてのパラメータモデル（ＢＳＩＭ３モデル）として、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを用意しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択して、シミュレーションを行う。
【解決手段】 高耐圧ＭＯＳトランジスタについてのパラメータモデル（ＢＳＩＭ３モデル）として、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを用意しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択して、シミュレーションを行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の回路シミュレーション方法及び装置に関し、特に、高耐圧、高電圧、大電流のＭＯＳトランジスタを使用した半導体集積回路の回路設計を支援するためのシミュレーション方法及び装置に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路では、電源用ＩＣやドライバなどで、高耐圧、高電圧、大電流のＭＯＳトランジスタ（以下、高耐圧ＭＯＳトランジスタと呼ぶ）が使われており、回路シミュレーションを行う場合、様々なゲート幅、ゲート長を持つ高耐圧ＭＯＳトランジスタの電流電圧特性を精度良く表現する必要がある。例えば、一般的なＭＯＳトランジスタがゲートあるいはドレインに３．３Ｖや５Ｖ程度を印加するものであるが、高耐圧ＭＯＳトランジスタは、そのような印加電圧の数倍の電圧がゲートあるいはドレインに印加されるものである（一般には、定格電圧が１０Ｖ以上のものが高耐圧ＭＯＳトランジスタと呼ばれている）。
【０００３】
ＭＯＳトランジスタモデルとしては、様々なモデルが提案されている。例えば、その一例としてＢＳＩＭ３モデルを挙げることができ、広く使われている（特許文献１〜特許文献４）。
【０００４】
ＭＯＳモデル（ＢＳＩＭ３モデルを含む）は、ドレイン電流がゲート幅に対して、ある一定の割合で増加する場合は、パラメータにゲート幅依存性の係数（Ｂｉｎｎｉｎｇ係数）を持たせることにより、様々なゲート幅のＭＯＳトランジスタの電流電圧特性を精度良く表現することが可能である。
【特許文献１】特開２０００−３０７０９６号公報
【特許文献２】特開２００２−１３４７４２号公報
【特許文献３】特開２００２−１２４６６６号公報
【特許文献４】特開２００３−２７１６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ドレイン電流がゲート幅に対してある一定の割合で増加する、という従来のＭＯＳモデル（ＢＳＩＭ３モデルを含む）が前提としている現象が、高耐圧ＭＯＳトランジスタでは成り立っていない。
【０００６】
図２は、ドレイン電圧及びゲート電圧を一定値としたあるバイアス条件における、高耐圧ＭＯＳトランジスタのドレイン電流Ｉｄｓとゲート幅Ｗの関係を概念的に示す特性図である。この図２から明らかなように、ゲート幅Ｗが大きい範囲Ｂでは、高耐圧ＭＯＳトランジスタに特有の物理現象（セルフヒーティング効果など）が顕著になり、ゲート幅Ｗに対するドレイン電流Ｉｄｓの増加の割合は、ゲート幅Ｗが小さい範囲Ａに比較して小さくなる。
【０００７】
このため、ＭＯＳモデル（ＢＳＩＭ３モデル）で様々なゲート幅の高耐圧ＭＯＳトランジスタの電流電圧特性を精度良く表現できず、その結果、高耐圧ＭＯＳトランジスタを含む半導体集積回路の回路シミュレーションの精度向上の妨げとなっていた。
【０００８】
そのため、高耐圧ＭＯＳトランジスタを含む半導体集積回路のシミュレーション精度を向上できる回路シミュレーション方法及び装置が望まれていた。
【課題を解決するための手段】
【０００９】
かかる課題を解決するため、第１の本発明は、高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション方法において、上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを用意しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択して、シミュレーションを行うことを特徴とする。
【００１０】
また、第２の本発明は、高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション装置において、上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを記憶しているパラメータモデル記憶手段と、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択する適用パラメータモデル選択手段とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、高耐圧ＭＯＳトランジスタに対しては、そのゲート幅に応じて、適用するパラメータモデルを選択するようにしたので、高耐圧ＭＯＳトランジスタを含む半導体集積回路のシミュレーション精度を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
（Ａ）第１の実施形態
以下、本発明による半導体集積回路の回路シミュレーション方法及び装置の第１の実施形態を、図面を参照しながら説明する。
【００１３】
図３は、第１の実施形態の回路シミュレーション装置１は、回路データ入力部１０、シミュレーション実行部１１、シミュレーション結果出力部１２、モデルパラメータ記憶部１３、モデルパラメータ抽出部１４及び特性測定部１５などを有する。特性測定部１５を除き、他の構成要素１０〜１４は、例えば、コンピュータシステム上に構成されたものである。
【００１４】
例えば、ファイル読込装置（例えばＨＤＤ装置）などが該当する回路データ入力部１０から、シミュレーション対象の半導体集積回路の回路データが入力されると、シミュレーション実行部１１が、モデルパラメータ記憶部１３の記憶データを参照しつつ、シミュレーションを実行し、得られたシミュレーション結果をファイル記憶装置やディスプレイ装置などが該当するシミュレーション結果出力部１２から出力させる。
【００１５】
この第１の実施形態の場合、モデルパラメータ記憶部１３に記憶されている高耐圧ＭＯＳトランジスタのモデルパラメータ（ＭＯＳモデル）１３Ｍは、図１に示すように、２個のＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ａ、ＭＯＳ−Ｂから構成されている。シミュレーション実行部１１は、シミュレーション対象の半導体集積回路に、高耐圧ＭＯＳトランジスタが含まれていれば、その高耐圧ＭＯＳトランジスタのゲート幅によって定まる一方のＭＯＳモデルＭＯＳ−Ａ又はＭＯＳ−Ｂを適用する。
【００１６】
一方のＭＯＳモデルＭＯＳ−Ａは、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルであり、他方のＭＯＳモデルＭＯＳ−Ｂは、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。
【００１７】
モデルパラメータ抽出部１４は、特性測定部１５による所定の特性の測定結果に基づいて、モデルパラメータを抽出してモデルパラメータ記憶部１３に記憶させるものである。ここで、モデルパラメータ抽出部１４は、当然に、ＭＯＳモデル１３Ｍをも抽出してモデルパラメータ記憶部１３に記憶させる。
【００１８】
図４は、モデルパラメータ抽出部１４によるＭＯＳモデル１３Ｍの抽出方法の流れを示している。
【００１９】
ステップＳ１；最初に、ゲート幅が小さい範囲（図３の範囲Ａ）の複数の高耐圧ＭＯＳトランジスタと、ゲート幅が大きい範囲（図３の範囲Ｂ）の複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定する。ここでの電流電圧特性は、図５（Ａ）に示すようなドレイン電流−ドレイン電圧特性（Ｉｄｓ−Ｖｄｓ特性）と、図５（Ｂ）に示すようなゲート電流−ドレイン電圧特性（Ｉｄｓ−Ｖｇｓ特性）の２つの特性を指している。
【００２０】
例えば、２種類のゲート幅範囲を区分する境界のゲート幅としては、測定値に基づいて、ドレイン電流Ｉｄｓとゲート幅Ｗの関係を、折曲点が１個の上述した図３に示したような折線グラフに近似し、その折曲点のゲート幅Ｗ０を適用する。又は、測定値に基づいて、ドレイン電流Ｉｄｓとゲート幅Ｗとが線形関係と見なせるゲート幅の小さい範囲を、図３の範囲Ａに決定し、それより大きい範囲を、図３の範囲Ｂに決定する。従って、いずれの場合にも、複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定した段階では、ゲート幅が小さい範囲（図３の範囲Ａ）と、ゲート幅が大きい範囲（図３の範囲Ｂ）とは定まっておらず、測定値から、ゲート幅が小さい範囲とゲート幅が大きい範囲とを定める。
【００２１】
ステップＳ２；次に、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対して、パラメータ（ＳＰＩＣＥパラメータ）を合わせ込み、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ａを作成する。
【００２２】
ステップＳ３；最後に、作成されたＭＯＳモデルＭＯＳ−Ａを初期値として、ゲート幅が大きい範囲の高耐圧ＭＯＳトラシジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｂを作成する。
【００２３】
以上のように、第１の実施形態の半導体集積回路の回路シミュレーション方法及び装置によれば、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込んだＭＯＳモデルＭＯＳ−Ａと、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込んだＭＯＳモデルＭＯＳ−Ｂを適用することにより、高耐圧ＭＯＳトランジスタを使用した半導体集積回路の回路シミュレーションを様々なゲート幅に対して精度良く行うことができる。
【００２４】
（Ｂ）第２の実施形態
次に、本発明による半導体集積回路の回路シミュレーション方法及び装置の第２の実施形態を、第１の実施形態との相違点を中心に説明する。
【００２５】
第２の実施形態は、モデルパラメータ記憶部１３に記憶されている高耐圧ＭＯＳトランジスタのモデルパラメータ（ＭＯＳモデル）１３Ｍが、第１の実施形態と異なっており、図６に示すように、第１の実施形態のＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ａに代え、ＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ｃが記憶されている。
【００２６】
第２の実施形態で適用されたＭＯＳモデルＭＯＳ−Ｃは、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。なお、２個のＭＯＳモデルにおける他方のＭＯＳモデルＭＯＳ−Ｂは、第１の実施形態と同様に、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。ここで、ゲート幅が５０μｍ以下の範囲を、図３に示したゲート幅が小さい範囲Ａに見なすようにしたのは経験による。
【００２７】
適用する一方のＭＯＳモデルが置き換わっているが、ＭＯＳモデルの抽出方法は、第１の実施形態とほぼ同様である。
【００２８】
すなわち、最初に、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の複数の高耐圧ＭＯＳトランジスタと、ゲート幅が大きい範囲（図３の範囲Ｂ）の複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定する。測定する電流電圧特性の種類は、第１の実施形態と同様である。なお、測定時点では、ゲート幅が大きい範囲（図３の範囲Ｂ）は定まっていないが、測定値に基づき、第１の実施形態で説明した方法によって、ゲート幅が大きい範囲（図３の範囲Ｂ）を定める。
【００２９】
次に、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｃを作成する。
【００３０】
次に、ＭＯＳモデルＭＯＳ−Ｃを初期値として、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｂを作成する。なお、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタに係るＭＯＳモデルを、第１の実施形態のようにＭＯＳ−Ｂと表記したが、作成処理での初期値がＭＯＳ−ＡからＭＯＳ−Ｃに変更されているので、第１の実施形態のものとは必ずしも一致しない。
【００３１】
第２の実施形態によれば、高耐圧ＭＯＳトランジスタを使用した半導体集積回路の回路シミュレーションを様々なゲート幅に対して精度良く行うことができるという第１の実施形態と同様な効果に加え、第１の実施形態に比較し、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの回路シミュレーション精度が向上するという効果が期待できる。
【００３２】
（Ｃ）第３の実施形態
次に、本発明による半導体集積回路の回路シミュレーション方法及び装置の第３の実施形態を、第１の実施形態との相違点を中心に説明する。
【００３３】
第３の実施形態は、モデルパラメータ記憶部１３に記憶されている高耐圧ＭＯＳトランジスタのモデルパラメータ（ＭＯＳモデル）１３Ｍが、第１の実施形態と異なっており、図７に示すように、第１の実施形態のＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ｂに代え、ＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ｄが記憶されている。
【００３４】
第３の実施形態で適用されたＭＯＳモデルＭＯＳ−Ｄは、ゲート幅が５０μｍより大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。なお、２個のＭＯＳモデルにおける他方のＭＯＳモデルＭＯＳ−Ａは、第１の実施形態と同様に、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。
【００３５】
適用する一方のＭＯＳモデルが置き換わっているが、ＭＯＳモデルの抽出方法は、第１の実施形態とほぼ同様である。
【００３６】
最初に、ゲート幅が小さい範囲の複数の高耐圧ＭＯＳトランジスタと、ゲート幅が５０μｍより大きい範囲の複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定する。測定する電流電圧特性の種類は、第１の実施形態と同様である。なお、測定時点では、ゲート幅が小さい範囲（図３の範囲Ａ）は定まっていないが、測定値に基づき、第１の実施形態で説明した方法によって、ゲート幅が小さい範囲（図３の範囲Ａ）を定める。
【００３７】
次に、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ａを作成する。
【００３８】
さらに、ＭＯＳモデルＭＯＳ−Ａを初期値として、ゲート幅が５０μｍより大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が５０μｍより大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｄを作成する。
【００３９】
第３の実施形態によれば、高耐圧ＭＯＳトランジスタを使用した半導体集積回路の回路シミュレーションを様々なゲート幅に対して精度良く行うことができるという第１の実施形態と同様な効果に加え、第１の実施形態に比較し、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの回路シミュレーション精度が向上するという効果を期待できる。
【００４０】
（Ｄ）他の実施形態
上記各実施形態においては、少なくとも一方のゲート幅の範囲を演算によって決定するものを示したが、ゲート幅の範囲の境界値を固定値（例えば５０μｍ）に設定してモデル化を行っても良い。
【００４１】
上記各実施形態においては、高耐圧ＭＯＳトランジスタに対するモデルを、ゲート幅の範囲に基づいて、２種類用意するものを示したが、ゲート幅の範囲に基づいて、３種類以上用意してシミュレーションで利用させるようにしても良い。ここで、複数のゲート幅範囲を切り分ける境界値は、固定値に設定しても良く、また、近似した折線グラフを算出させることで得るようにしても良い。
【図面の簡単な説明】
【００４２】
【図１】第１の実施形態のＭＯＳモデルの構成を示す説明図である。
【図２】高耐圧ＭＯＳトランジスタのドレイン電流とゲート幅の関係を示す特性図である。
【図３】第１の実施形態の回路シミュレーション装置の構成を示すブロック図である。
【図４】第１の実施形態のＭＯＳモデルの作成手順を示す説明図である。
【図５】第１の実施形態のＭＯＳモデルの作成処理で測定する特性の説明図である。
【図６】第２の実施形態のＭＯＳモデルの構成を示す説明図である。
【図７】第３の実施形態のＭＯＳモデルの構成を示す説明図である。
【符号の説明】
【００４３】
１…回路シミュレーション装置、１０…回路データ入力部、１１…シミュレーション実行部、１２…シミュレーション結果出力部、１３…モデルパラメータ記憶部、１３Ｍ…ＭＯＳモデル、１４…モデルパラメータ抽出部、１５…特性測定部。
【技術分野】
【０００１】
本発明は半導体集積回路の回路シミュレーション方法及び装置に関し、特に、高耐圧、高電圧、大電流のＭＯＳトランジスタを使用した半導体集積回路の回路設計を支援するためのシミュレーション方法及び装置に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路では、電源用ＩＣやドライバなどで、高耐圧、高電圧、大電流のＭＯＳトランジスタ（以下、高耐圧ＭＯＳトランジスタと呼ぶ）が使われており、回路シミュレーションを行う場合、様々なゲート幅、ゲート長を持つ高耐圧ＭＯＳトランジスタの電流電圧特性を精度良く表現する必要がある。例えば、一般的なＭＯＳトランジスタがゲートあるいはドレインに３．３Ｖや５Ｖ程度を印加するものであるが、高耐圧ＭＯＳトランジスタは、そのような印加電圧の数倍の電圧がゲートあるいはドレインに印加されるものである（一般には、定格電圧が１０Ｖ以上のものが高耐圧ＭＯＳトランジスタと呼ばれている）。
【０００３】
ＭＯＳトランジスタモデルとしては、様々なモデルが提案されている。例えば、その一例としてＢＳＩＭ３モデルを挙げることができ、広く使われている（特許文献１〜特許文献４）。
【０００４】
ＭＯＳモデル（ＢＳＩＭ３モデルを含む）は、ドレイン電流がゲート幅に対して、ある一定の割合で増加する場合は、パラメータにゲート幅依存性の係数（Ｂｉｎｎｉｎｇ係数）を持たせることにより、様々なゲート幅のＭＯＳトランジスタの電流電圧特性を精度良く表現することが可能である。
【特許文献１】特開２０００−３０７０９６号公報
【特許文献２】特開２００２−１３４７４２号公報
【特許文献３】特開２００２−１２４６６６号公報
【特許文献４】特開２００３−２７１６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ドレイン電流がゲート幅に対してある一定の割合で増加する、という従来のＭＯＳモデル（ＢＳＩＭ３モデルを含む）が前提としている現象が、高耐圧ＭＯＳトランジスタでは成り立っていない。
【０００６】
図２は、ドレイン電圧及びゲート電圧を一定値としたあるバイアス条件における、高耐圧ＭＯＳトランジスタのドレイン電流Ｉｄｓとゲート幅Ｗの関係を概念的に示す特性図である。この図２から明らかなように、ゲート幅Ｗが大きい範囲Ｂでは、高耐圧ＭＯＳトランジスタに特有の物理現象（セルフヒーティング効果など）が顕著になり、ゲート幅Ｗに対するドレイン電流Ｉｄｓの増加の割合は、ゲート幅Ｗが小さい範囲Ａに比較して小さくなる。
【０００７】
このため、ＭＯＳモデル（ＢＳＩＭ３モデル）で様々なゲート幅の高耐圧ＭＯＳトランジスタの電流電圧特性を精度良く表現できず、その結果、高耐圧ＭＯＳトランジスタを含む半導体集積回路の回路シミュレーションの精度向上の妨げとなっていた。
【０００８】
そのため、高耐圧ＭＯＳトランジスタを含む半導体集積回路のシミュレーション精度を向上できる回路シミュレーション方法及び装置が望まれていた。
【課題を解決するための手段】
【０００９】
かかる課題を解決するため、第１の本発明は、高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション方法において、上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを用意しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択して、シミュレーションを行うことを特徴とする。
【００１０】
また、第２の本発明は、高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション装置において、上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを記憶しているパラメータモデル記憶手段と、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択する適用パラメータモデル選択手段とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、高耐圧ＭＯＳトランジスタに対しては、そのゲート幅に応じて、適用するパラメータモデルを選択するようにしたので、高耐圧ＭＯＳトランジスタを含む半導体集積回路のシミュレーション精度を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
（Ａ）第１の実施形態
以下、本発明による半導体集積回路の回路シミュレーション方法及び装置の第１の実施形態を、図面を参照しながら説明する。
【００１３】
図３は、第１の実施形態の回路シミュレーション装置１は、回路データ入力部１０、シミュレーション実行部１１、シミュレーション結果出力部１２、モデルパラメータ記憶部１３、モデルパラメータ抽出部１４及び特性測定部１５などを有する。特性測定部１５を除き、他の構成要素１０〜１４は、例えば、コンピュータシステム上に構成されたものである。
【００１４】
例えば、ファイル読込装置（例えばＨＤＤ装置）などが該当する回路データ入力部１０から、シミュレーション対象の半導体集積回路の回路データが入力されると、シミュレーション実行部１１が、モデルパラメータ記憶部１３の記憶データを参照しつつ、シミュレーションを実行し、得られたシミュレーション結果をファイル記憶装置やディスプレイ装置などが該当するシミュレーション結果出力部１２から出力させる。
【００１５】
この第１の実施形態の場合、モデルパラメータ記憶部１３に記憶されている高耐圧ＭＯＳトランジスタのモデルパラメータ（ＭＯＳモデル）１３Ｍは、図１に示すように、２個のＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ａ、ＭＯＳ−Ｂから構成されている。シミュレーション実行部１１は、シミュレーション対象の半導体集積回路に、高耐圧ＭＯＳトランジスタが含まれていれば、その高耐圧ＭＯＳトランジスタのゲート幅によって定まる一方のＭＯＳモデルＭＯＳ−Ａ又はＭＯＳ−Ｂを適用する。
【００１６】
一方のＭＯＳモデルＭＯＳ−Ａは、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルであり、他方のＭＯＳモデルＭＯＳ−Ｂは、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。
【００１７】
モデルパラメータ抽出部１４は、特性測定部１５による所定の特性の測定結果に基づいて、モデルパラメータを抽出してモデルパラメータ記憶部１３に記憶させるものである。ここで、モデルパラメータ抽出部１４は、当然に、ＭＯＳモデル１３Ｍをも抽出してモデルパラメータ記憶部１３に記憶させる。
【００１８】
図４は、モデルパラメータ抽出部１４によるＭＯＳモデル１３Ｍの抽出方法の流れを示している。
【００１９】
ステップＳ１；最初に、ゲート幅が小さい範囲（図３の範囲Ａ）の複数の高耐圧ＭＯＳトランジスタと、ゲート幅が大きい範囲（図３の範囲Ｂ）の複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定する。ここでの電流電圧特性は、図５（Ａ）に示すようなドレイン電流−ドレイン電圧特性（Ｉｄｓ−Ｖｄｓ特性）と、図５（Ｂ）に示すようなゲート電流−ドレイン電圧特性（Ｉｄｓ−Ｖｇｓ特性）の２つの特性を指している。
【００２０】
例えば、２種類のゲート幅範囲を区分する境界のゲート幅としては、測定値に基づいて、ドレイン電流Ｉｄｓとゲート幅Ｗの関係を、折曲点が１個の上述した図３に示したような折線グラフに近似し、その折曲点のゲート幅Ｗ０を適用する。又は、測定値に基づいて、ドレイン電流Ｉｄｓとゲート幅Ｗとが線形関係と見なせるゲート幅の小さい範囲を、図３の範囲Ａに決定し、それより大きい範囲を、図３の範囲Ｂに決定する。従って、いずれの場合にも、複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定した段階では、ゲート幅が小さい範囲（図３の範囲Ａ）と、ゲート幅が大きい範囲（図３の範囲Ｂ）とは定まっておらず、測定値から、ゲート幅が小さい範囲とゲート幅が大きい範囲とを定める。
【００２１】
ステップＳ２；次に、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対して、パラメータ（ＳＰＩＣＥパラメータ）を合わせ込み、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ａを作成する。
【００２２】
ステップＳ３；最後に、作成されたＭＯＳモデルＭＯＳ−Ａを初期値として、ゲート幅が大きい範囲の高耐圧ＭＯＳトラシジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｂを作成する。
【００２３】
以上のように、第１の実施形態の半導体集積回路の回路シミュレーション方法及び装置によれば、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込んだＭＯＳモデルＭＯＳ−Ａと、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込んだＭＯＳモデルＭＯＳ−Ｂを適用することにより、高耐圧ＭＯＳトランジスタを使用した半導体集積回路の回路シミュレーションを様々なゲート幅に対して精度良く行うことができる。
【００２４】
（Ｂ）第２の実施形態
次に、本発明による半導体集積回路の回路シミュレーション方法及び装置の第２の実施形態を、第１の実施形態との相違点を中心に説明する。
【００２５】
第２の実施形態は、モデルパラメータ記憶部１３に記憶されている高耐圧ＭＯＳトランジスタのモデルパラメータ（ＭＯＳモデル）１３Ｍが、第１の実施形態と異なっており、図６に示すように、第１の実施形態のＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ａに代え、ＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ｃが記憶されている。
【００２６】
第２の実施形態で適用されたＭＯＳモデルＭＯＳ−Ｃは、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。なお、２個のＭＯＳモデルにおける他方のＭＯＳモデルＭＯＳ−Ｂは、第１の実施形態と同様に、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。ここで、ゲート幅が５０μｍ以下の範囲を、図３に示したゲート幅が小さい範囲Ａに見なすようにしたのは経験による。
【００２７】
適用する一方のＭＯＳモデルが置き換わっているが、ＭＯＳモデルの抽出方法は、第１の実施形態とほぼ同様である。
【００２８】
すなわち、最初に、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の複数の高耐圧ＭＯＳトランジスタと、ゲート幅が大きい範囲（図３の範囲Ｂ）の複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定する。測定する電流電圧特性の種類は、第１の実施形態と同様である。なお、測定時点では、ゲート幅が大きい範囲（図３の範囲Ｂ）は定まっていないが、測定値に基づき、第１の実施形態で説明した方法によって、ゲート幅が大きい範囲（図３の範囲Ｂ）を定める。
【００２９】
次に、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅がデザインルールで定まっている最小値から５０μｍまでの範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｃを作成する。
【００３０】
次に、ＭＯＳモデルＭＯＳ−Ｃを初期値として、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｂを作成する。なお、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタに係るＭＯＳモデルを、第１の実施形態のようにＭＯＳ−Ｂと表記したが、作成処理での初期値がＭＯＳ−ＡからＭＯＳ−Ｃに変更されているので、第１の実施形態のものとは必ずしも一致しない。
【００３１】
第２の実施形態によれば、高耐圧ＭＯＳトランジスタを使用した半導体集積回路の回路シミュレーションを様々なゲート幅に対して精度良く行うことができるという第１の実施形態と同様な効果に加え、第１の実施形態に比較し、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの回路シミュレーション精度が向上するという効果が期待できる。
【００３２】
（Ｃ）第３の実施形態
次に、本発明による半導体集積回路の回路シミュレーション方法及び装置の第３の実施形態を、第１の実施形態との相違点を中心に説明する。
【００３３】
第３の実施形態は、モデルパラメータ記憶部１３に記憶されている高耐圧ＭＯＳトランジスタのモデルパラメータ（ＭＯＳモデル）１３Ｍが、第１の実施形態と異なっており、図７に示すように、第１の実施形態のＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ｂに代え、ＭＯＳモデル（ＢＳＩＭ３モデル）ＭＯＳ−Ｄが記憶されている。
【００３４】
第３の実施形態で適用されたＭＯＳモデルＭＯＳ−Ｄは、ゲート幅が５０μｍより大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。なお、２個のＭＯＳモデルにおける他方のＭＯＳモデルＭＯＳ−Ａは、第１の実施形態と同様に、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルである。
【００３５】
適用する一方のＭＯＳモデルが置き換わっているが、ＭＯＳモデルの抽出方法は、第１の実施形態とほぼ同様である。
【００３６】
最初に、ゲート幅が小さい範囲の複数の高耐圧ＭＯＳトランジスタと、ゲート幅が５０μｍより大きい範囲の複数の高耐圧ＭＯＳトランジスタの電流電圧特性を測定する。測定する電流電圧特性の種類は、第１の実施形態と同様である。なお、測定時点では、ゲート幅が小さい範囲（図３の範囲Ａ）は定まっていないが、測定値に基づき、第１の実施形態で説明した方法によって、ゲート幅が小さい範囲（図３の範囲Ａ）を定める。
【００３７】
次に、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が小さい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ａを作成する。
【００３８】
さらに、ＭＯＳモデルＭＯＳ−Ａを初期値として、ゲート幅が５０μｍより大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性に対してパラメータを合わせ込み、ゲート幅が５０μｍより大きい範囲の高耐圧ＭＯＳトランジスタの電流電圧特性を表現するＭＯＳモデルＭＯＳ−Ｄを作成する。
【００３９】
第３の実施形態によれば、高耐圧ＭＯＳトランジスタを使用した半導体集積回路の回路シミュレーションを様々なゲート幅に対して精度良く行うことができるという第１の実施形態と同様な効果に加え、第１の実施形態に比較し、ゲート幅が大きい範囲の高耐圧ＭＯＳトランジスタの回路シミュレーション精度が向上するという効果を期待できる。
【００４０】
（Ｄ）他の実施形態
上記各実施形態においては、少なくとも一方のゲート幅の範囲を演算によって決定するものを示したが、ゲート幅の範囲の境界値を固定値（例えば５０μｍ）に設定してモデル化を行っても良い。
【００４１】
上記各実施形態においては、高耐圧ＭＯＳトランジスタに対するモデルを、ゲート幅の範囲に基づいて、２種類用意するものを示したが、ゲート幅の範囲に基づいて、３種類以上用意してシミュレーションで利用させるようにしても良い。ここで、複数のゲート幅範囲を切り分ける境界値は、固定値に設定しても良く、また、近似した折線グラフを算出させることで得るようにしても良い。
【図面の簡単な説明】
【００４２】
【図１】第１の実施形態のＭＯＳモデルの構成を示す説明図である。
【図２】高耐圧ＭＯＳトランジスタのドレイン電流とゲート幅の関係を示す特性図である。
【図３】第１の実施形態の回路シミュレーション装置の構成を示すブロック図である。
【図４】第１の実施形態のＭＯＳモデルの作成手順を示す説明図である。
【図５】第１の実施形態のＭＯＳモデルの作成処理で測定する特性の説明図である。
【図６】第２の実施形態のＭＯＳモデルの構成を示す説明図である。
【図７】第３の実施形態のＭＯＳモデルの構成を示す説明図である。
【符号の説明】
【００４３】
１…回路シミュレーション装置、１０…回路データ入力部、１１…シミュレーション実行部、１２…シミュレーション結果出力部、１３…モデルパラメータ記憶部、１３Ｍ…ＭＯＳモデル、１４…モデルパラメータ抽出部、１５…特性測定部。
【特許請求の範囲】
【請求項１】
高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション方法において、
上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを用意しておき、
シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択して、シミュレーションを行う
ことを特徴とする半導体集積回路の回路シミュレーション方法。
【請求項２】
上記ゲート幅範囲の分割数を２分割とし、ゲート幅が小さい方の範囲を、ゲート幅が５０μｍ以下の範囲として、２種類のパラメータモデルを用意していることを特徴とする請求項１に記載の半導体集積回路の回路シミュレーション方法。
【請求項３】
上記ゲート幅範囲の分割数を２分割とし、ゲート幅が大きい方の範囲を、ゲート幅が５０μｍより大きい範囲として、２種類のパラメータモデルを用意していることを特徴とする請求項１又は２に記載の半導体集積回路の回路シミュレーション方法。
【請求項４】
高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション装置において、
上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを記憶しているパラメータモデル記憶手段と、
シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択する適用パラメータモデル選択手段と
を有することを特徴とする半導体集積回路の回路シミュレーション装置。
【請求項５】
上記パラメータモデル記憶手段は、上記ゲート幅範囲を２分割した、各分割範囲に対応する２種類のパラメータモデルを記憶しているものであり、ゲート幅が小さい方の分割範囲のパラメータモデルは、ゲート幅が５０μｍ以下の範囲のパラメータモデルであることを特徴とする請求項４に記載の半導体集積回路の回路シミュレーション装置。
【請求項６】
上記パラメータモデル記憶手段は、上記ゲート幅範囲を２分割した、各分割範囲に対応する２種類のパラメータモデルを記憶しているものであり、ゲート幅が大きい方の分割範囲のパラメータモデルは、ゲート幅が５０μｍより大きい範囲のパラメータモデルであることを特徴とする請求項４又は５に記載の半導体集積回路の回路シミュレーション装置。
【請求項１】
高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション方法において、
上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを用意しておき、
シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択して、シミュレーションを行う
ことを特徴とする半導体集積回路の回路シミュレーション方法。
【請求項２】
上記ゲート幅範囲の分割数を２分割とし、ゲート幅が小さい方の範囲を、ゲート幅が５０μｍ以下の範囲として、２種類のパラメータモデルを用意していることを特徴とする請求項１に記載の半導体集積回路の回路シミュレーション方法。
【請求項３】
上記ゲート幅範囲の分割数を２分割とし、ゲート幅が大きい方の範囲を、ゲート幅が５０μｍより大きい範囲として、２種類のパラメータモデルを用意していることを特徴とする請求項１又は２に記載の半導体集積回路の回路シミュレーション方法。
【請求項４】
高耐圧ＭＯＳトランジスタについてのパラメータモデルを記憶しておき、シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタに対し、その記憶されているパラメータモデルを適用してシミュレーションを行う半導体集積回路の回路シミュレーション装置において、
上記パラメータモデルとして、ゲート幅範囲を複数に分割し、各分割範囲毎に、その分割範囲に属する高耐圧ＭＯＳトランジスタの電流電圧特性を表現したパラメータモデルを記憶しているパラメータモデル記憶手段と、
シミュレーション対象の半導体集積回路に含まれている高耐圧ＭＯＳトランジスタのゲート幅に応じ、複数のパラメータモデルから適用するものを選択する適用パラメータモデル選択手段と
を有することを特徴とする半導体集積回路の回路シミュレーション装置。
【請求項５】
上記パラメータモデル記憶手段は、上記ゲート幅範囲を２分割した、各分割範囲に対応する２種類のパラメータモデルを記憶しているものであり、ゲート幅が小さい方の分割範囲のパラメータモデルは、ゲート幅が５０μｍ以下の範囲のパラメータモデルであることを特徴とする請求項４に記載の半導体集積回路の回路シミュレーション装置。
【請求項６】
上記パラメータモデル記憶手段は、上記ゲート幅範囲を２分割した、各分割範囲に対応する２種類のパラメータモデルを記憶しているものであり、ゲート幅が大きい方の分割範囲のパラメータモデルは、ゲート幅が５０μｍより大きい範囲のパラメータモデルであることを特徴とする請求項４又は５に記載の半導体集積回路の回路シミュレーション装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−２０２９６６（Ｐ２００６−２０２９６６Ａ）
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願番号】特願２００５−１２８３２（Ｐ２００５−１２８３２）
【出願日】平成１７年１月２０日（２００５．１．２０）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願日】平成１７年１月２０日（２００５．１．２０）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]