単一の光子計数用の読み出しチップ
本発明の目的は、光子計数画像装置の計数精度を損なうことなく、読み出し電子回路の特性および速度を非常に向上させることである。この目的は、本発明によれば、単一の光子計数用の読み出しチップ（２）であって、ａ）それぞれの検出器ダイオードに各々割り当てられた個々に動作するＮ番目の複数のチャネルであって、カウンタ（８１〜８１２８）を有する各チャネルが、Ｍビットの長さとプログラマブルビット（ｐｂ１〜ｐｂ１２８）の数とを有するバイナリカウンタとして構成される個々に動作するＮ番目の複数のチャネルと、ｂ）カウンタ（８１〜８１２８）およびプログラマブルビット（ｐｂ１〜ｐｂ１２８）の値を入力するためのシリアルまたはパラレルデータ入力シフトレジスタ（４）と、ｃ）複数のＫ個のデータ出力（２０）を各々有する複数のデータ出力シフトレジスタ（１６）であって、Ｋ個のデータ出力（２０）の各々をデータ出力シフトレジスタ（１６）の選択可能なビットに選択的にマルチプレクスするための手段（１８）が設けられる複数のデータ出力シフトレジスタ（１６）とを有する読み出しチップ（２）によって達成される。これらの特徴により、サイクル毎にカウンタをＫビットの並列群で読み出すことができるので、カウンタをはるかに速く読み出すことが可能になる。さらに、読み出し速度を極めて向上させる重要性のビットにＫ個のデータ出力をマルチプレクスすることによって、各チャネルの各カウンタの選択可能な可変長ビットを有利に読み出すことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は単一の光子計数用の読み出しチップに関する。
【０００２】
Ｘ線回折パターンは、有機結晶構造および無機結晶構造の両方の分析に有用である。特に、Ｘ線源が、放射線損傷に対して実験を迅速に行うことを可能にしかつそのことを必要とする高線束シンクロトロン放射線である場合に、特に、タンパク質結晶等の有機材料は、Ｘ線検出器に厳しい要求を課す。さらに、重要かつ発展する分野は、結晶回折分析及び／又は粉末回折分析等の、シンクロトロン放射線を用いた時間分割回折実験である。試料、すなわち結晶または粉末の、時間に依存する反応を監視することにより、化学反応で発生する、時間に依存する結晶／分子変化を解明できる。高い時間分解能は、多くの場合、このような監視に重要である。
【背景技術】
【０００３】
上記目的用の単一の高速光子計数画像装置は、（特許文献１）に開示されている。この引例は、単一のＸ線計数用の光子計数画像装置を詳細に開示しており、この光子計数画像装置は、
ａ）感光材料層と、
ｂ）バイアス電位源と、
ｃ）閾値電圧供給源と、
ｄ）前記感光材料層に配置されたＮｘＭアレイの光検出器ダイオードであって、前記光検出器ダイオードの各々がバイアス電位インターフェースとダイオード出力インターフェースとを有し、各光検出器ダイオードの前記バイアス電位インターフェースが前記バイアス電位に接続されるＮｘＭアレイの光検出器ダイオードと、
ｅ）各光検出器ダイオードのためにユニットセルを読み出す、高利得で低雑音のＮｘＭアレイの読み出しユニットセルと、
ｆ）前記ダイオード出力インターフェースに接続された入力インターフェースと、コンパレータユニットを備える高利得電圧増幅手段と、デジタルカウンタおよび直列に接続されたデジタルカウンタ出力インターフェースを備えるデジタルカウンタユニットとを備える各読み出しユニットセルであって、各デジタルカウンタユニットがコンパレータユニットの出力信号を計数し、前記デジタルカウンタ出力信号が、それぞれの光検出器ダイオードの吸収された入射光子の数に比例する各読み出しユニットセルと、
ｇ）読み出しセルユニットの各々にアクセスすること、すなわち、デジタルカウンタに実際に記憶されたものとしてのデジタルデータをデジタルカウンタ出力インターフェースに読み出すことを可能にする行選択および列選択を含むマルチプレクス手段と、
ｈ）出力バスに接続された各デジタルカウンタ出力インターフェースと、
ｉ）マルチプレクス手段を制御するデータ処理手段に接続される前記出力バスと、
を備える。
【０００４】
これらの措置によって、読み出し回路の構成を有する光子計数画像装置が形成され、この光子計数画像装置は、高速光子計数画像装置を実現するために、検出器ダイオードおよび／または読み出しユニットセルの局所的な欠陥に対する耐性を可能にし、また各検出器ダイオードおよび／または読み出しユニットセルのプログラムおよび／または状態を制御および再構成することを可能にする。
【０００５】
しかし、この高速光子計数画像装置でも、データ読み出し速度を向上させることが望ましい。これまで、上記引例のカウンタは、ＸＯＲフィードバックを有する１８ビットのシフトレジスタ等の擬似ランダムカウンタとして構成されてきた。このカウンタからのデータは、読み出し中に１つのデジタル出力ピンに連続的に伝送される。１８ビットのシフトレジスタでは、少なくとも１＋１８＋１サイクルの読み出し時間が必要となる。
【特許文献１】国際公開第２００４／０６４１６８号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的は、計数精度を損なうことなく、読み出し電子回路の特性および速度を非常に向上させることである。
【課題を解決するための手段】
【０００７】
この目的は、本発明によれば、単一の光子計数用の読み出しチップであって、
ａ）それぞれの検出器ダイオードに各々割り当てられた個々に動作するＮ番目の複数のチャネルであって、カウンタを有する各チャネルが、Ｍビットの長さとプログラマブルビットの数とを有するバイナリカウンタとして構成される個々に動作するＮ番目の複数のチャネルと、
ｂ）カウンタおよびプログラマブルビットの値を入力するためのシリアルシフトレジスタまたはパラレルデータ入力レジスタであって、少数の計数のために全てのビットを読み出す必要が全くないので（例えば、ＸＯＲフィードバックを有するシフトレジスタとして実現された擬似ランダムカウンタと対照的に）、バイナリカウンタによって可変長読み出しが可能になるシリアルシフトレジスタまたはパラレルデータ入力レジスタと、
ｃ）複数のＫ個のデータ出力を各々有する複数のデータ出力シフトレジスタであって、Ｋ個のデータ出力の各々をデータ出力シフトレジスタの選択可能なビットに選択的にマルチプレクスするための手段が設けられる複数のデータ出力シフトレジスタと、
を有する読み出しチップによって達成される。
【０００８】
これらの特徴により、カウンタをＫビットの並列群で読み出すことができるので、カウンタをはるかに速く読み出すことが可能になる。さらに、各チャネルの各カウンタについて、読み出し速度を極めて向上させる重要性のビットにＫ個のデータ出力をマルチプレクスすることによって、選択可能な可変長ビットのみを読み出すことができ、すなわち、結晶の研究では、試料の規則的な格子構造の故に、より高い計数率を有するいくつかの希少領域と、同等に低い計数率を有する大部分の領域とが考慮される。
【０００９】
さらに、動作速度を上げるために、データ入力シフトレジスタ、データ出力シフトレジスタ、ならびにチャネル選択シフトレジスタおよびカウンタは、信号毎の１つのサイクル内でレジスタをクリアおよびセットすることを可能にするクリア信号およびセット制御信号を含む。制御信号の生成を簡単にするためにまた制御信号の数を低減するために、制御信号は、データ入力シフトレジスタ、データ出力シフトレジスタおよびチャネル選択シフトレジスタ、ならびにカウンタにマルチプレクスされる。しかし、読み出し速度を損なわないようにするために、読み出しに必要な信号をマルチプレクスせずに利用することもできる。
【００１０】
読み出し電子回路のアナログ部分に干渉できるようにするために、プログラマブルビットは、ＤＡＣのために、すなわち、コンパレータの閾値を微調整するために、較正パルスをイネーブル／ディスエーブルするために、チャネルのアナログ出力をイネーブル／ディスエーブルするために、チャネルのコンパレータの出力をイネーブルするために用いられることができる。
【００１１】
本発明の好ましい実施形態では、データ入力シフトレジスタおよびデータ出力シフトレジスタは、少なくともカウンタの長さを有し得る。さらに、データ入力シフトレジスタは、上記のように用いられるプログラマブルビットに関する複数のビットを有することが好ましい。当然、カウンタの長さはデータ出力の数Ｋの奇数倍または偶数倍であり得る。倍数値に応じて、それぞれの複数の整数サイクルが、完全なデータ出力シフトレジスタを読み出すために用いられる。例えば、２４ビットのバイナリカウンタと４ビットのパラレルデータ出力とを想定すると、１つのチャネルのカウンタ値を読み出すために、データ出力シフトレジスタを選択し、制御しまたリセットするための３つのサイクルを加えた、２４ビットのストリング計数値を読み取るための６つのサイクルが必要となる。重要性の低い４つのビット０〜３のような４つのビットのみが読み出しに必要であった場合、全体で４つのサイクルのみが必要となる。これらの特徴により、それらの「重要性の低いチャネル」（より低い計数率）について、読み出し時間を５０％以上短縮することが可能になる。
【００１２】
本発明の好ましい実施形態の別の有利な特徴は他の従属請求項から理解することができる。
【発明を実施するための最良の形態】
【００１３】
以下の図面を参照して、本発明の実施例について詳細に説明する。図は、光子計数画像装置に使用するための読み出しチップ２の構成の概略図を示している。本実施例では、読み出しチップ２は、３３ビットの長さを有するデータ入力シフトレジスタ４を備える。２４ビットのデータ入力シフトレジスタ４は、選択可能なカウンタ８１〜８１２８に接続される２４ビットのデータ入力バス６に接続される。残りの９ビットのデータ入力シフトレジスタ４は、１２８チャネルの各々のプログラマブルビットｐｂ１〜ｐｂ１２８を有する９ビットのデータ入力バス１０を介して接続される。チャネルを選択するために、チャネル選択シフトレジスタ１２が設けられる。プログラマブルビットｐｂ１〜ｐｂ１２８は、例えば、それぞれのチャネルをイネーブル／ディスエーブルするために、アナログ信号（各ダイオードの入射光子の数およびエネルギーを反映する）をチップのアナログ出力に送信するために（すなわち較正およびデバッグ目的のために）用いられ、他のビットは、ＤＡＣ（６ビット）をプログラムするために、コンパレータの閾値を微調整するために、較正パルスをイネーブル／ディスエーブルするため等に用いられる。
【００１４】
カウンタ８１〜８１２８は、２４ビットのデータ出力バス１４を介してデータ出力シフトレジスタ１６に選択的に接続可能である。マルチプレクサ１８によって、２４ビットのデータ出力シフトレジスタを４ビットのデータ出力２０に選択的に割り当てることができ、この４ビットのデータ出力により、本実施例において、データ出力シフトレジスタ１６の選択可能な４ビットを並列に読み出すことが可能になる。本実施例では、マルチプレクサは、データ入力シフトレジスタのビットによって制御される。規則的な結晶格子を有する試料の回折パターンを具体的に考慮すると、チャネルの大部分は、４または８ビットの読み出しがこれらのチャネルに対して十分であると思われる同等に低い計数率を有し、試料の格子構造に対応した位置を有するそれらのチャネルのみが、それぞれのチャネルのカウンタの２４ビットの全てを読み出す非常に高い計数率を受け取る。さらに、動作速度を上げるために、全てのレジスタ４、１２、８１〜１２８および１６は、クリア信号およびセット制御信号の１期間を含む。これらの制御信号はさらにマルチプレクスされ、このことは、動作をさらに簡単にしつつ、制御信号の数が低減されることを意味する。このことは、例えば、それぞれの制御信号をモードマルチプレクスすることによってなされることができる。
【００１５】
図面に示されている実施例は、種々の修正も可能にする読み出しチップ２の基本設計を有する。１つの好ましい態様は、データ出力シフトレジスタ１６に関する構成の乗算であることができ、このために、複数のデータ出力シフトレジスタを設けることができる。この特徴により、複数のチャネルの読み出しが同時に可能になり、例えば、第２のデータ出力シフトレジスタにより、セットアップにおいて、１Ｘ１２８チャネルの代わりに、２Ｘ６４チャネルを読み出すことが可能になる。２次元マトリックス（例えば、２次元検出器用の）として、チャネルを構成することも可能である。
【００１６】
他の好ましい態様は、カウンタ８１〜８１２８の最大長までの、４以上のビットを有するデータ出力２０を提供することが可能であり、前記カウンタ８１〜８１２８の最大長により、１つのみのサイクル（制御信号サイクルを加える）内において、カウンタおよびデータ出力の両方について長さが同一であった場合に、はるかに速くまた並列モードでカウンタを読み出すことが可能になる。
【００１７】
別個のチャネルのカウンタを任意の値にセットできる。カウンタの完全長のパラレルデータ入力レジスタであることもできるシリアルデータ入力シフトレジスタ４によって、プログラマブルビットの値およびカウンタの値を読み出しチップ２に入力できる。さらに、入力シフトレジスタは、データ出力用のマルチプレクサをプログラムするために用いられる。
【図面の簡単な説明】
【００１８】
【図１】光子計数画像装置に使用するための読み出しチップ２の構成の概略図である。
【符号の説明】
【００１９】
２ 読み出しチップ
４ データ入力シフトレジスタ ３３ビット
６ ２４ビットのデータ入力バス
８１２６ カウンタチャネル１２６
８１２７ カウンタチャネル１２７
８１２８ カウンタチャネル１２８
１０ ９ビットのデータ入力バス
１２ チャネル選択シフトレジスタ
１４ ２４ビットのデータ出力バス
１６ データ出力シフトレジスタ
１８ マルチプレクサ
２０ ４ビットのデータ出力
【技術分野】
【０００１】
本発明は単一の光子計数用の読み出しチップに関する。
【０００２】
Ｘ線回折パターンは、有機結晶構造および無機結晶構造の両方の分析に有用である。特に、Ｘ線源が、放射線損傷に対して実験を迅速に行うことを可能にしかつそのことを必要とする高線束シンクロトロン放射線である場合に、特に、タンパク質結晶等の有機材料は、Ｘ線検出器に厳しい要求を課す。さらに、重要かつ発展する分野は、結晶回折分析及び／又は粉末回折分析等の、シンクロトロン放射線を用いた時間分割回折実験である。試料、すなわち結晶または粉末の、時間に依存する反応を監視することにより、化学反応で発生する、時間に依存する結晶／分子変化を解明できる。高い時間分解能は、多くの場合、このような監視に重要である。
【背景技術】
【０００３】
上記目的用の単一の高速光子計数画像装置は、（特許文献１）に開示されている。この引例は、単一のＸ線計数用の光子計数画像装置を詳細に開示しており、この光子計数画像装置は、
ａ）感光材料層と、
ｂ）バイアス電位源と、
ｃ）閾値電圧供給源と、
ｄ）前記感光材料層に配置されたＮｘＭアレイの光検出器ダイオードであって、前記光検出器ダイオードの各々がバイアス電位インターフェースとダイオード出力インターフェースとを有し、各光検出器ダイオードの前記バイアス電位インターフェースが前記バイアス電位に接続されるＮｘＭアレイの光検出器ダイオードと、
ｅ）各光検出器ダイオードのためにユニットセルを読み出す、高利得で低雑音のＮｘＭアレイの読み出しユニットセルと、
ｆ）前記ダイオード出力インターフェースに接続された入力インターフェースと、コンパレータユニットを備える高利得電圧増幅手段と、デジタルカウンタおよび直列に接続されたデジタルカウンタ出力インターフェースを備えるデジタルカウンタユニットとを備える各読み出しユニットセルであって、各デジタルカウンタユニットがコンパレータユニットの出力信号を計数し、前記デジタルカウンタ出力信号が、それぞれの光検出器ダイオードの吸収された入射光子の数に比例する各読み出しユニットセルと、
ｇ）読み出しセルユニットの各々にアクセスすること、すなわち、デジタルカウンタに実際に記憶されたものとしてのデジタルデータをデジタルカウンタ出力インターフェースに読み出すことを可能にする行選択および列選択を含むマルチプレクス手段と、
ｈ）出力バスに接続された各デジタルカウンタ出力インターフェースと、
ｉ）マルチプレクス手段を制御するデータ処理手段に接続される前記出力バスと、
を備える。
【０００４】
これらの措置によって、読み出し回路の構成を有する光子計数画像装置が形成され、この光子計数画像装置は、高速光子計数画像装置を実現するために、検出器ダイオードおよび／または読み出しユニットセルの局所的な欠陥に対する耐性を可能にし、また各検出器ダイオードおよび／または読み出しユニットセルのプログラムおよび／または状態を制御および再構成することを可能にする。
【０００５】
しかし、この高速光子計数画像装置でも、データ読み出し速度を向上させることが望ましい。これまで、上記引例のカウンタは、ＸＯＲフィードバックを有する１８ビットのシフトレジスタ等の擬似ランダムカウンタとして構成されてきた。このカウンタからのデータは、読み出し中に１つのデジタル出力ピンに連続的に伝送される。１８ビットのシフトレジスタでは、少なくとも１＋１８＋１サイクルの読み出し時間が必要となる。
【特許文献１】国際公開第２００４／０６４１６８号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的は、計数精度を損なうことなく、読み出し電子回路の特性および速度を非常に向上させることである。
【課題を解決するための手段】
【０００７】
この目的は、本発明によれば、単一の光子計数用の読み出しチップであって、
ａ）それぞれの検出器ダイオードに各々割り当てられた個々に動作するＮ番目の複数のチャネルであって、カウンタを有する各チャネルが、Ｍビットの長さとプログラマブルビットの数とを有するバイナリカウンタとして構成される個々に動作するＮ番目の複数のチャネルと、
ｂ）カウンタおよびプログラマブルビットの値を入力するためのシリアルシフトレジスタまたはパラレルデータ入力レジスタであって、少数の計数のために全てのビットを読み出す必要が全くないので（例えば、ＸＯＲフィードバックを有するシフトレジスタとして実現された擬似ランダムカウンタと対照的に）、バイナリカウンタによって可変長読み出しが可能になるシリアルシフトレジスタまたはパラレルデータ入力レジスタと、
ｃ）複数のＫ個のデータ出力を各々有する複数のデータ出力シフトレジスタであって、Ｋ個のデータ出力の各々をデータ出力シフトレジスタの選択可能なビットに選択的にマルチプレクスするための手段が設けられる複数のデータ出力シフトレジスタと、
を有する読み出しチップによって達成される。
【０００８】
これらの特徴により、カウンタをＫビットの並列群で読み出すことができるので、カウンタをはるかに速く読み出すことが可能になる。さらに、各チャネルの各カウンタについて、読み出し速度を極めて向上させる重要性のビットにＫ個のデータ出力をマルチプレクスすることによって、選択可能な可変長ビットのみを読み出すことができ、すなわち、結晶の研究では、試料の規則的な格子構造の故に、より高い計数率を有するいくつかの希少領域と、同等に低い計数率を有する大部分の領域とが考慮される。
【０００９】
さらに、動作速度を上げるために、データ入力シフトレジスタ、データ出力シフトレジスタ、ならびにチャネル選択シフトレジスタおよびカウンタは、信号毎の１つのサイクル内でレジスタをクリアおよびセットすることを可能にするクリア信号およびセット制御信号を含む。制御信号の生成を簡単にするためにまた制御信号の数を低減するために、制御信号は、データ入力シフトレジスタ、データ出力シフトレジスタおよびチャネル選択シフトレジスタ、ならびにカウンタにマルチプレクスされる。しかし、読み出し速度を損なわないようにするために、読み出しに必要な信号をマルチプレクスせずに利用することもできる。
【００１０】
読み出し電子回路のアナログ部分に干渉できるようにするために、プログラマブルビットは、ＤＡＣのために、すなわち、コンパレータの閾値を微調整するために、較正パルスをイネーブル／ディスエーブルするために、チャネルのアナログ出力をイネーブル／ディスエーブルするために、チャネルのコンパレータの出力をイネーブルするために用いられることができる。
【００１１】
本発明の好ましい実施形態では、データ入力シフトレジスタおよびデータ出力シフトレジスタは、少なくともカウンタの長さを有し得る。さらに、データ入力シフトレジスタは、上記のように用いられるプログラマブルビットに関する複数のビットを有することが好ましい。当然、カウンタの長さはデータ出力の数Ｋの奇数倍または偶数倍であり得る。倍数値に応じて、それぞれの複数の整数サイクルが、完全なデータ出力シフトレジスタを読み出すために用いられる。例えば、２４ビットのバイナリカウンタと４ビットのパラレルデータ出力とを想定すると、１つのチャネルのカウンタ値を読み出すために、データ出力シフトレジスタを選択し、制御しまたリセットするための３つのサイクルを加えた、２４ビットのストリング計数値を読み取るための６つのサイクルが必要となる。重要性の低い４つのビット０〜３のような４つのビットのみが読み出しに必要であった場合、全体で４つのサイクルのみが必要となる。これらの特徴により、それらの「重要性の低いチャネル」（より低い計数率）について、読み出し時間を５０％以上短縮することが可能になる。
【００１２】
本発明の好ましい実施形態の別の有利な特徴は他の従属請求項から理解することができる。
【発明を実施するための最良の形態】
【００１３】
以下の図面を参照して、本発明の実施例について詳細に説明する。図は、光子計数画像装置に使用するための読み出しチップ２の構成の概略図を示している。本実施例では、読み出しチップ２は、３３ビットの長さを有するデータ入力シフトレジスタ４を備える。２４ビットのデータ入力シフトレジスタ４は、選択可能なカウンタ８１〜８１２８に接続される２４ビットのデータ入力バス６に接続される。残りの９ビットのデータ入力シフトレジスタ４は、１２８チャネルの各々のプログラマブルビットｐｂ１〜ｐｂ１２８を有する９ビットのデータ入力バス１０を介して接続される。チャネルを選択するために、チャネル選択シフトレジスタ１２が設けられる。プログラマブルビットｐｂ１〜ｐｂ１２８は、例えば、それぞれのチャネルをイネーブル／ディスエーブルするために、アナログ信号（各ダイオードの入射光子の数およびエネルギーを反映する）をチップのアナログ出力に送信するために（すなわち較正およびデバッグ目的のために）用いられ、他のビットは、ＤＡＣ（６ビット）をプログラムするために、コンパレータの閾値を微調整するために、較正パルスをイネーブル／ディスエーブルするため等に用いられる。
【００１４】
カウンタ８１〜８１２８は、２４ビットのデータ出力バス１４を介してデータ出力シフトレジスタ１６に選択的に接続可能である。マルチプレクサ１８によって、２４ビットのデータ出力シフトレジスタを４ビットのデータ出力２０に選択的に割り当てることができ、この４ビットのデータ出力により、本実施例において、データ出力シフトレジスタ１６の選択可能な４ビットを並列に読み出すことが可能になる。本実施例では、マルチプレクサは、データ入力シフトレジスタのビットによって制御される。規則的な結晶格子を有する試料の回折パターンを具体的に考慮すると、チャネルの大部分は、４または８ビットの読み出しがこれらのチャネルに対して十分であると思われる同等に低い計数率を有し、試料の格子構造に対応した位置を有するそれらのチャネルのみが、それぞれのチャネルのカウンタの２４ビットの全てを読み出す非常に高い計数率を受け取る。さらに、動作速度を上げるために、全てのレジスタ４、１２、８１〜１２８および１６は、クリア信号およびセット制御信号の１期間を含む。これらの制御信号はさらにマルチプレクスされ、このことは、動作をさらに簡単にしつつ、制御信号の数が低減されることを意味する。このことは、例えば、それぞれの制御信号をモードマルチプレクスすることによってなされることができる。
【００１５】
図面に示されている実施例は、種々の修正も可能にする読み出しチップ２の基本設計を有する。１つの好ましい態様は、データ出力シフトレジスタ１６に関する構成の乗算であることができ、このために、複数のデータ出力シフトレジスタを設けることができる。この特徴により、複数のチャネルの読み出しが同時に可能になり、例えば、第２のデータ出力シフトレジスタにより、セットアップにおいて、１Ｘ１２８チャネルの代わりに、２Ｘ６４チャネルを読み出すことが可能になる。２次元マトリックス（例えば、２次元検出器用の）として、チャネルを構成することも可能である。
【００１６】
他の好ましい態様は、カウンタ８１〜８１２８の最大長までの、４以上のビットを有するデータ出力２０を提供することが可能であり、前記カウンタ８１〜８１２８の最大長により、１つのみのサイクル（制御信号サイクルを加える）内において、カウンタおよびデータ出力の両方について長さが同一であった場合に、はるかに速くまた並列モードでカウンタを読み出すことが可能になる。
【００１７】
別個のチャネルのカウンタを任意の値にセットできる。カウンタの完全長のパラレルデータ入力レジスタであることもできるシリアルデータ入力シフトレジスタ４によって、プログラマブルビットの値およびカウンタの値を読み出しチップ２に入力できる。さらに、入力シフトレジスタは、データ出力用のマルチプレクサをプログラムするために用いられる。
【図面の簡単な説明】
【００１８】
【図１】光子計数画像装置に使用するための読み出しチップ２の構成の概略図である。
【符号の説明】
【００１９】
２ 読み出しチップ
４ データ入力シフトレジスタ ３３ビット
６ ２４ビットのデータ入力バス
８１２６ カウンタチャネル１２６
８１２７ カウンタチャネル１２７
８１２８ カウンタチャネル１２８
１０ ９ビットのデータ入力バス
１２ チャネル選択シフトレジスタ
１４ ２４ビットのデータ出力バス
１６ データ出力シフトレジスタ
１８ マルチプレクサ
２０ ４ビットのデータ出力
【特許請求の範囲】
【請求項１】
単一の光子計数用の読み出しチップ（２）において、
ａ）それぞれの検出器ダイオードに各々割り当てられた個々に動作するＮ番目の複数のチャネルであって、カウンタ（８１〜８１２８）を有する各チャネルが、Ｍビットの長さとプログラマブルビット（ｐｂ１〜ｐｂ１２８）の数とを有するバイナリカウンタとして構成される個々に動作するＮ番目の複数のチャネルと、
ｂ）前記カウンタ（８１〜８１２８）および前記プログラマブルビット（ｐｂ１〜ｐｂ１２８）の値を入力するためのシリアルシフトレジスタまたはパラレルデータ入力レジスタ（４）と、
ｃ）複数のＫ個のデータ出力（２０）を各々有する複数のデータ出力シフトレジスタ（１６）であって、前記Ｋ個のデータ出力（２０）の各々を前記データ出力シフトレジスタ（１６）の選択可能なビットに選択的にマルチプレクスするための手段（１８）が設けられる複数のデータ出力シフトレジスタ（１６）と、を有する読み出しチップ（２）。
【請求項２】
前記データ入力シフトレジスタ（４）および前記データ出力シフトレジスタ（１６）、ならびにチャネル選択シフトレジスタ（１２）およびカウンタ（８）が、クリア信号およびセット制御信号の１期間を含む請求項１に記載の読み出しチップ（２）。
【請求項３】
制御信号がマルチプレクスされ、また読み出しに必要な制御信号をマルチプレクスせずに利用することもできる請求項１または２に記載の読み出しチップ（２）。
【請求項４】
前記プログラマブルビット（ｐｂ１〜ｐｂ１２８）がＤＡＣのために、すなわち、コンパレータの閾値を微調整するために、較正パルスをイネーブル／ディスエーブルするために、チャネルのアナログ出力をイネーブル／ディスエーブルするために、またチャネルのコンパレータの出力をイネーブルするために用いられる請求項１〜３のいずれか１項に記載の読み出しチップ（２）。
【請求項５】
前記データ入力シフトレジスタ（４）および前記データ出力シフトレジスタ（１６）が、少なくとも、前記カウンタ（８１〜８１２８）の長さを有する請求項１〜４のいずれか１項に記載の読み出しチップ（２）。
【請求項６】
前記カウンタ（８１〜８１２８）の前記長さが前記データ出力（２０）の数Ｋの奇数倍または偶数倍である請求項１〜５のいずれか１項に記載の読み出しチップ（２）。
【請求項１】
単一の光子計数用の読み出しチップ（２）において、
ａ）それぞれの検出器ダイオードに各々割り当てられた個々に動作するＮ番目の複数のチャネルであって、カウンタ（８１〜８１２８）を有する各チャネルが、Ｍビットの長さとプログラマブルビット（ｐｂ１〜ｐｂ１２８）の数とを有するバイナリカウンタとして構成される個々に動作するＮ番目の複数のチャネルと、
ｂ）前記カウンタ（８１〜８１２８）および前記プログラマブルビット（ｐｂ１〜ｐｂ１２８）の値を入力するためのシリアルシフトレジスタまたはパラレルデータ入力レジスタ（４）と、
ｃ）複数のＫ個のデータ出力（２０）を各々有する複数のデータ出力シフトレジスタ（１６）であって、前記Ｋ個のデータ出力（２０）の各々を前記データ出力シフトレジスタ（１６）の選択可能なビットに選択的にマルチプレクスするための手段（１８）が設けられる複数のデータ出力シフトレジスタ（１６）と、を有する読み出しチップ（２）。
【請求項２】
前記データ入力シフトレジスタ（４）および前記データ出力シフトレジスタ（１６）、ならびにチャネル選択シフトレジスタ（１２）およびカウンタ（８）が、クリア信号およびセット制御信号の１期間を含む請求項１に記載の読み出しチップ（２）。
【請求項３】
制御信号がマルチプレクスされ、また読み出しに必要な制御信号をマルチプレクスせずに利用することもできる請求項１または２に記載の読み出しチップ（２）。
【請求項４】
前記プログラマブルビット（ｐｂ１〜ｐｂ１２８）がＤＡＣのために、すなわち、コンパレータの閾値を微調整するために、較正パルスをイネーブル／ディスエーブルするために、チャネルのアナログ出力をイネーブル／ディスエーブルするために、またチャネルのコンパレータの出力をイネーブルするために用いられる請求項１〜３のいずれか１項に記載の読み出しチップ（２）。
【請求項５】
前記データ入力シフトレジスタ（４）および前記データ出力シフトレジスタ（１６）が、少なくとも、前記カウンタ（８１〜８１２８）の長さを有する請求項１〜４のいずれか１項に記載の読み出しチップ（２）。
【請求項６】
前記カウンタ（８１〜８１２８）の前記長さが前記データ出力（２０）の数Ｋの奇数倍または偶数倍である請求項１〜５のいずれか１項に記載の読み出しチップ（２）。
【図１】
【公表番号】特表２００９−５１９５８５（Ｐ２００９−５１９５８５Ａ）
【公表日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００８−５４０５２８（Ｐ２００８−５４０５２８）
【出願日】平成１８年１１月２０日（２００６．１１．２０）
【国際出願番号】ＰＣＴ／ＥＰ２００６／０１１０９８
【国際公開番号】ＷＯ２００７／０５７２１３
【国際公開日】平成１９年５月２４日（２００７．５．２４）
【出願人】（５０１４９４４１４）パウル・シェラー・インスティトゥート (19)
【Ｆターム（参考）】
【公表日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願日】平成１８年１１月２０日（２００６．１１．２０）
【国際出願番号】ＰＣＴ／ＥＰ２００６／０１１０９８
【国際公開番号】ＷＯ２００７／０５７２１３
【国際公開日】平成１９年５月２４日（２００７．５．２４）
【出願人】（５０１４９４４１４）パウル・シェラー・インスティトゥート (19)
【Ｆターム（参考）】
[ Back to top ]