双方向スイッチのゲート駆動回路およびそれを用いたインバータあるいはマトリックスコンバータ
【課題】ダブルゲートを有したＧａＮ双方向スイッチに使用されるゲート駆動回路において、何れか一方向にのみ通電可能な逆阻止モード（第一モードおよび第二モード）への移行の高速化を図ることを目的とする。
【解決手段】第一ソース端子４あるいは第二ソース端子５の少なくとも何れか一方と第一ゲート抵抗１８Ａ、１８Ｂ、第二ゲート抵抗１９Ａ、１９Ｂを各直列に接続し、第一ゲート抵抗１８Ａ、１８Ｂと第二ゲート抵抗１９Ａ、１９Ｂの接続点２０Ａ、２０Ｂとの間にソース電位の変動が発生した際に、接続点２０Ａ、２０Ｂへ電流を流すことのできるバイパス手段としてのダイオード２１Ａ、２１Ｂを設ける構成にしたことにより、第一ソース端子４あるいは第二ソース端子５の何れかの電位が上昇した際にダイオード２１Ａ、２１Ｂを介してゲート電流を流し、高速に逆阻止モードでの導通を可能としたゲート駆動回路を得られる。
【解決手段】第一ソース端子４あるいは第二ソース端子５の少なくとも何れか一方と第一ゲート抵抗１８Ａ、１８Ｂ、第二ゲート抵抗１９Ａ、１９Ｂを各直列に接続し、第一ゲート抵抗１８Ａ、１８Ｂと第二ゲート抵抗１９Ａ、１９Ｂの接続点２０Ａ、２０Ｂとの間にソース電位の変動が発生した際に、接続点２０Ａ、２０Ｂへ電流を流すことのできるバイパス手段としてのダイオード２１Ａ、２１Ｂを設ける構成にしたことにより、第一ソース端子４あるいは第二ソース端子５の何れかの電位が上昇した際にダイオード２１Ａ、２１Ｂを介してゲート電流を流し、高速に逆阻止モードでの導通を可能としたゲート駆動回路を得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動装置の半導体として使用される双方向スイッチのゲート駆動回路およびそれを用いたインバータあるいはマトリックスコンバータに関するものである。
【背景技術】
【０００２】
従来、この種のゲート駆動回路ではないが、双方向スイッチ用のスパイク電圧抑制回路としてツェナーダイオードの逆直列回路を接続されたものが知られている。（例えば、特許文献１参照）。
【０００３】
以下、そのスパイク電圧抑制回路について図１１を参照しながら説明する。
【０００４】
図１１に示すように、トランジスタ１０１Ａとトランジスタ１０１Ｂを逆直列に接続した半導体双方向スイッチ１０２の各トランジスタ１０１Ａ、１０１Ｂの各ゲート１０３Ａ、１０３Ｂと各コレクタ１０４Ａ、１０４Ｂの間にツェナーダイオード１０５Ａ、１０５Ｂと、ダイオード１０６Ａ、１０６Ｂの逆直列回路を接続している。この半導体双方向スイッチ１０２をコレクタ１０４Ａあるいは１０４Ｂの何れかが誘導性負荷等に接続された場合、コレクタ１０４Ａ、あるいは１０４Ｂにスパイク電圧が発生することとなるが、コレクタ１０４Ａあるいは１０４Ｂの端子電圧が上昇を開始すると同時に、ツェナーダイオード１０５Ａあるいは１０５Ｂの電圧も上昇する。さらに半導体双方向スイッチ１０２の端子電圧も上昇を続けることとなる。その後、ツェナーダイオード１０５Ａあるいは１０５Ｂの電圧が、ツェナー電圧に達すると、ツェナーダイオード１０５Ａあるいは１０５Ｂが導通し、トランジスタ１０１Ａあるいは１０１Ｂのゲート１０３Ａあるいは１０３Ｂに電流が流れる。これによりトランジスタ１０１Ａあるいは１０１Ｂは活性状態で再びオンすることとなる。以上により、トランジスタ１０１Ａあるいは１０１Ｂの電圧は、ツェナーダイオード１０５Ａ、あるいは１０５Ｂのツェナー電圧でクランプされることからスパイク電圧を抑制することができる。
【０００５】
また、この種のゲート駆動回路は、ＣＭＯＳドライバからゲート抵抗を介して半導体スイッチに接続されたものもある。（例えば、特許文献２参照）。
【０００６】
以下、そのゲート駆動回路について図１２を参照しながら説明する。
【０００７】
図１２に示すように、逆阻止ＩＧＢＴ１０７Ａ、１０７Ｂを互いに逆並列に接続した双方向スイッチ１０８をスイッチング素子とする電力変換装置は、逆阻止ＩＧＢＴ１０７Ａ、１０７Ｂのゲート端子１０９Ａ、１０９Ｂの電流検出手段１１０Ａ、１１０Ｂと、検出された電流値を比較する比較手段１１１とを設けており、逆電圧が印加されている逆阻止ＩＧＢＴ１０７Ａあるいは１０７Ｂを検出して、そのゲート端子１０９Ａ、あるいは１０９Ｂをオンとするような構成となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−１１１３９８号公報
【特許文献２】特開２００６−１６６５８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このような特許文献１における従来のスパイク電圧抑制回路においては、ツェナー電圧に到達すると、ツェナーダイオードを介してゲート端子に電流が流れ、トランジスタの導通を開始することができるが、ツェナー電圧に到達するまでの時間は、トランジスタがオフ状態を保持することとなり、トランジスタの導通開始までの時間は、より長くなることとなる。近年、ＳｉＣやＧａＮなど高速スイッチングデバイスが普及し始めている中、そのポテンシャルを最大限に引き出すためには、このツェナーダイオードを介してゲート電流を流すまでの時間を短縮する必要がある。この状態では、例えば、負荷として誘導負荷が接続され、トランジスタのターンオンまでの時間が長い場合、誘導負荷からの還流電流が流れる経路を確保できず、トランジスタのエミッタ端子あるいはコレクタ端子の電位が急激に上昇し、信頼性が低下する可能性が発生することとなるという課題を有していた。
【００１０】
また、特許文献２における従来のゲート駆動回路では、同様に誘導負荷が接続された場合、ゲート端子に電流が流れ、逆阻止ＩＧＢＴがオンする状態とする場合には、アクティブにゲート端子の駆動を行なう複雑、かつ高速なシーケンスを構成するか、あるいはＣＭＯＳ、ゲート抵抗を介してゲート端子に電流を流す経路を確保する必要がある。この時、ＣＭＯＳ内部の寄生ダイオード、ゲート抵抗を経由して流す、すなわち寄生ダイオードを積極的に使用する必要があり、この種のゲート駆動回路では、装置の信頼性を悪化させるという課題を有していた。また、唯一のゲート抵抗、あるいは直列に接続されていた場合は、複数本のゲート抵抗を経由してゲート端子に電流を通電することから、ゲート駆動のための電流値に基づいた電流までしか通電できず、応答性を悪化させるという課題を有していた。
【００１１】
そこで本発明は、上記従来の課題を解決するものであり、第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成とすることで、通常のゲート駆動のためのゲート電流の通電経路と異なる低インピーダンス回路を形成することができ、ターンオンまでの時間を短く、すなわち双方向スイッチの損失の増加防止、信頼性確保、また高速スイッチングデバイスのポテンシャルを最大限引き出すことができる双方向スイッチのゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
そして、この目的を達成するために、本発明は、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成としたものであり、これにより所期の目的を達成するものである。
【発明の効果】
【００１３】
本発明によれば、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成にしたことにより、誘導負荷が接続され、誘導負荷からの還流電流を双方向スイッチの第一モードあるいは第二モードの状態にて通電する場合であっても、第一ゲート端子あるいは第二ゲート端子のオフしている何れか一方のゲート端子に対して微小な電流を流し、ゲート端子とソース端子と間の寄生容量への充電を行い、ゲート端子とソース端子間の電圧をより高速に上昇させることでゲートが開くまでの時間を短くし、還流電流をより高速に通電できるため、第一ソース端子と第二ソース端子間に対して並列に特別な電流を通電する経路を設ける必要がなく、簡単な構成でより安価なゲート駆動回路を形成することができるという効果を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１の双方向スイッチの構成を示す図
【図２】同双方向スイッチの等価回路図（（ａ）第１、第２のトランジスタで構成する等価回路図、（ｂ）第２のトランジスタの等価回路図、（ｃ）第２のトランジスタをダイオードとみなした場合の等価回路図）
【図３】同双方向スイッチの電圧・電流の相関図（（ａ）Ｖｇ１とＶｇ２とを同時に変化させた場合を示す図、（ｂ）Ｖｇ２を第２の閾値電圧以下の０ＶとしＶｇ１を変化させた場合を示す図、（ｃ）Ｖｇ１を第１の閾値電圧以下の０ＶとしてＶｇ２を変化させた場合を示す図）
【図４】同双方向スイッチの動作モードを示す図
【図５】同ゲート駆動回路の構成図
【図６】本発明の実施の形態２のゲート駆動回路の構成図
【図７】本発明の実施の形態３のゲート駆動回路の構成図
【図８】本発明の実施の形態４のゲート駆動回路の構成図
【図９】本発明の実施の形態５のバイパス手段を備えたゲート駆動回路を用いたインバータの構成図
【図１０】本発明の実施の形態６のバイパス手段を備えたゲート駆動回路を用いたマトリックスコンバータの構成図
【図１１】従来の特許文献１におけるスパイク電圧抑制（ゲート駆動）回路を示す図
【図１２】従来の特許文献２におけるゲート駆動回路を示す図
【発明を実施するための形態】
【００１５】
本発明の請求項１記載の双方向スイッチのゲート駆動回路は、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成を有する。これにより、双方向スイッチが第一モードあるいは第二モード、すなわち第一ゲート端子あるいは第二ゲート端子の何れか一方がオフ状態であり、オフ状態である第一ゲート端子あるいは第二ゲート端子に対応する第一ソース端子あるいは第二ソース端子側の電位が上昇した際に、電位の上昇に応じてバイパス手段を通じて第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことができることとなるので、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができるという効果を奏する。
【００１６】
また、請求項２記載の双方向スイッチのゲート駆動回路は、バイパス手段は、第一ゲート抵抗と第二ゲート抵抗の接続点側からソース端子側に対する電流を流すこともできるような構成を有する。これにより、誘導負荷が接続されて、インダクタンス成分により連続的に引かれることでソース端子側の電位が低下した場合にゲート端子側からソース端子側へ電流を流すことができることとなるので、より安定したゲート駆動を行なうことができるという効果を奏する。
【００１７】
また、請求項３記載の双方向スイッチのゲート駆動回路は、バイパス手段は、ダイオードによる構成を有する。これにより、ゲート端子からソース端子側への電流を阻止しつつ、ソース端子側の電位が上昇した際にはダイオードを介して電流を流すことができることとなるので、簡単な構成でバイパスすることができ、より簡単かつ低コストな回路構成で実現することができるという効果を奏する。
【００１８】
また、請求項４記載の双方向スイッチのゲート駆動回路は、バイパス手段は、定電流ダイオードによる構成を有する。これにより、ゲート端子からソース端子側への電流を阻止しつつ、ソース端子側の電位が上昇した際には定電流ダイオードを介して電流を流すことができることとなるので、ゲート端子側への電流制限をしつつ、簡単な構成でバイパスすることができ、より安定したゲート駆動、および簡単かつ低コストな回路構成で実現することができるという効果を奏する。
【００１９】
また、請求項５記載の双方向スイッチのゲート駆動回路は、バイパス手段は、定電圧ダイオードによる構成を有する。これにより、ゲート端子からソース端子側への電流は、ツェナー電圧を超えた場合にのみ流れ、また、ソース端子からゲート端子側への電流は、ソース端子の電位の上昇に応じて電流を流すことができることとなるので、ゲート端子側へ印加される電圧を制限しつつ、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができるという効果を奏する。
【００２０】
また、請求項６記載の双方向スイッチのゲート駆動回路は、バイパス手段は、低電位側の第一ソース端子あるいは第二ソース端子に対応する第一ゲート端子あるいは第二ゲート端子にのみ接続する構成を有する。これにより、インバータ等のように入力電圧の正負が逆転せず極性が固定であった場合に、部品が不要となるので、より安価な回路構成で実現することができるという効果を奏する。
【００２１】
また、請求項７記載の双方向スイッチのゲート駆動回路は、バイパス手段は、第一ゲート端子および第二ゲート端子の双方に接続する構成を有する。これにより、マトリックスコンバータ等のように入力電圧の正負が逆転して極性が反転することで、交互に第一ソース端子あるいは第二ソース端子側の電位が上昇した際に、電位の上昇に応じてバイパス手段を通じて第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことができることとなるので、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができるという効果を奏する。
【００２２】
また、請求項８記載の双方向スイッチのゲート駆動回路は、バイパス手段は、ゲート駆動電源電圧を所望の電圧とする定電圧ダイオードと共用する構成を有する。これにより、定電圧ダイオードによりゲート駆動電源電圧を制限することと、第一ソース端子あるいは第二ソース端子側の電位が上昇した際に、電位の上昇に応じてバイパス手段を通じて第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことができることとなるので、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができると同時により安価な回路構成で実現することができるという効果を奏する。
【００２３】
また、請求項９記載の双方向スイッチのゲート駆動回路は、ソース端子側に接続した第一ゲート抵抗は、双方向スイッチのリードのインダクタンスと寄生容量による発振周波数を変更する抵抗と共用する構成を有する。これにより、第一ゲート抵抗でゲート電流を制限することと、双方向スイッチのリードのインダクタンスと寄生容量による発振周波数を変更することに２つの目的で共用することとなるので、より安価な回路構成で実現することができるという効果を奏する。
【００２４】
また、請求項１０記載の双方向スイッチのゲート駆動回路は、第二ゲート抵抗と並列にターンオフ速度を向上するスピードアップ回路を備える構成を有する。これにより、ターンオフ時間を短縮することとなるので、通常スイッチング時間の短いターンオン時間とのバランスがとれ、より安定したシステムとすることができるという効果を奏する。
【００２５】
また、請求項１１記載の双方向スイッチのゲート駆動回路は、スピードアップ回路は、第三ゲート抵抗とダイオードの直列回路とする構成を有する。これにより、簡単な構成でスピードアップ回路を構成することができることとなるので、より安価な構成で実現することができるという効果を奏する。
【００２６】
また、請求項１２記載の双方向スイッチのゲート駆動回路を用いたインバータは、バイパス手段を備えた双方向スイッチのゲート駆動回路を用いた構成を有する。これにより、インバータの各双方向スイッチのゲート駆動をより高速化を図ることとなるので、低損失かつ、低損失化による小型化を実現することができるという効果を奏する。
【００２７】
また、請求項１３記載の双方向スイッチのゲート駆動回路を用いたマトリックスコンバータは、バイパス手段を備えた双方向スイッチのゲート駆動回路を用いた構成を有する。これにより、マトリックスコンバータの各双方向スイッチのゲート駆動をより高速化を図ることとなるので、低損失かつ、低損失化による小型化、また、誘導負荷が接続された時、短絡防止のために設けたデッドタイムによる誘導負荷端電圧の上昇を防止するクランプ回路内部のコンデンサ容量低減による小型化を実現することができるという効果を奏する。
【００２８】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２９】
（実施の形態１）
はじめに、双方向スイッチ１について、図１を参照しながら構成について説明する。図１に示すように、双方向スイッチ１は、第一ゲート端子２と第二ゲート端子３と第一ソース端子４と第二ソース端子５により構成されている。双方向スイッチ１は、シリコン（Ｓｉ）からなる基板６の上に厚さが１０ｎｍ窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍの窒化ガリウム（ＧａＮ）とが交互に積層されてなる厚さが１μｍのバッファ層７が形成され、その上に半導体層積層体８が形成されている。半導体層積層体８は、第１の半導体層とこの第１の半導体層と比べてバンドギャップが大きい第２の半導体層とが基板側から順次積層されている。第１の半導体層は、厚さが２μｍのＧａＮ（アンドープの窒化ガリウム）層９であり、第２の半導体層は、厚さが２０ｎｍのｎ型のＡｌＧａＮ（窒化アルミニウムガリウム）層１０である。ＧａＮ層９のＡｌＧａＮ層１０とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０１３ｃｍ―2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。つまり、半導体層積層体８は、２次元電子ガス（２ＤＥＧ）層であるチャネル領域を有し、基板の上に形成されている。半導体層積層体８の上には、互いに間隔をおいて第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとが形成されている。第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、ＡｌＧａＮ層１０の一部を除去すると共にＧａＮ層９を４０ｎｍ程度掘り下げて、第１のオーミック電極１１Ａ及び第２のオーミック電極１１ＢがＡｌＧａＮ層１０とＧａＮ層９との界面に接するように形成した例を示している。なお、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、ＡｌＧａＮ層１０の上に形成してもよい。ｎ型のＡｌＧａＮ層１０の上における第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間の領域には、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂが互いに間隔をおいて選択的に形成されている。第１のｐ型半導体層１２Ａの上には第１のゲート電極１３Ａが形成され、第２のｐ型半導体層１２Ｂの上には第２のゲート電極１３Ｂが形成されている。第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂは、それぞれパラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂとオーミック接触している。ＡｌＧａＮ層１０及び第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂを覆うように窒化シリコン（ＳｉＮ）からなる保護膜１４が形成されている。保護膜１４を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂは、それぞれ厚さが３００ｎｍで、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂと、ＡｌＧａＮ層１０とによりＰＮ接合がそれぞれ形成される。これにより、第１のオーミック電極１１Ａと第１のゲート電極１３Ａとの間の電圧が例えば０Ｖでは、第１のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第２のオーミック電極１１Ｂと第２のゲート電極１３Ｂとの間の電圧が例えば０Ｖ以下のときには、第２のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第１のオーミック電極１１Ａの電位をＶ１、第１のゲート電極１３Ａの電位をＶ２、第２のゲート電極１３Ｂの電位をＶ３、第２のオーミック電極１１Ｂの電位をＶ４とする。この場合において、Ｖ２がＶ１より１．５Ｖ以上高ければ、第１のｐ型半導体層１２Ａからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にＶ３がＶ４より１．５Ｖ以上高ければ、第２のｐ型半導体層１２Ｂからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第１のゲート電極１３Ａのいわゆる閾値電圧及び第２のゲート電極１３Ｂのいわゆる閾値電圧は共に１．５Ｖである。以下においては、第１のゲート電極１３Ａの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極１３Ａの閾値電圧を第１の閾値電圧とし、第２のゲート電極１３Ｂの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極１３Ｂの閾値電圧を第２の閾値電圧とする。また、第１のｐ型半導体層１２Ａと第２のｐ型半導体層１２Ｂとの間の距離は、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂに印加される最大電圧に耐えられるように構成する。
【００３０】
つまり、双方向スイッチ１は、チャネル領域を有する半導体層積層体８と、この半導体層積層体８の上に互いに間隔をおいて形成した第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂと、第１のオーミック電極１１Ａと前記第２のオーミック電極１１Ｂとの間に前記第１のオーミック電極１１Ａ側から順に形成した第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂと、第１のｐ型半導体層１２Ａの上に形成した第１のゲート電極１３Ａと、第２のｐ型半導体層１２Ｂの上に形成した第２のゲート電極１３Ｂとを備えた基板と、前記第１のオーミック電極１１Ａに接続した第一ソース端子４と、前記第２のオーミック電極１１Ｂに接続した第二ソース端子５と、前記第１のゲート電極１３Ａに接続した第一ゲート端子２と、前記第２のゲート電極１３Ｂに接続した第二ゲート端子３とで構成される。
【００３１】
次に、双方向スイッチ１の動作について説明する。説明のため、第１のオーミック電極１１Ａの電位を０Ｖとし、第一ゲート端子２に印加する電圧をＶｇ１、第二ゲート端子３に印加する電圧をＶｇ２、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間の電圧をＶｓ２ｓ１、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間に流れる電流をＩｓ２ｓ１とする。
【００３２】
Ｖ４がＶ１よりも高い場合、例えば、Ｖ４が＋１００Ｖで、Ｖ１が０Ｖの場合において、第一ゲート端子２と第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２をそれぞれ第１の閾値電圧及び第２の閾値電圧以下の電圧、例えば０Ｖとする。これにより、第１のｐ型半導体層１２Ａから広がる空乏層が、チャネル領域中を第２のｐ型ＧａＮ層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、Ｖ４が正の高電圧であっても、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を遮断する遮断状態を実現できる。一方、Ｖ４がＶ１よりも低い場合、例えばＶ４が−１００Ｖで、Ｖ１が０Ｖの場合においても、第２のｐ型半導体層１２Ｂから広がる空乏層が、チャネル領域中を第１のｐ型半導体層１２Ａの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第２のオーミック電極１１Ｂに負の高電圧が印加されている場合においても、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂへ流れる電流を遮断することができる。すなわち、双方向スイッチ１の双方向の電流を遮断することが可能となる。
【００３３】
以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第１のゲート電極１３Ａと第２のゲート電極１３Ｂとが共有する。この素子は、１素子分のチャネル領域の面積で双方向スイッチ１が実現可能であり、双方向スイッチ１全体を考えると、２つのダイオードと２つのノーマリーオフ型のＡｌＧａＮ／ＧａＮ−ＨＦＥＴとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ１の低コスト化及び小型化が可能となる。
【００３４】
次に、第一ゲート端子２、第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２が、それぞれ第１の閾値電圧及び第２の閾値電圧よりも高い電圧、例えば５Ｖの場合には、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂに印加される電圧は、共に閾値電圧よりも高くなる。従って、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂからチャネル領域に空乏層が広がらないため、チャネル領域は第１のゲート電極１３Ａの下側においても、第２のゲート電極１３Ｂの下側においてもピンチオフされない。その結果、第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間に双方向に電流が流れる導通状態を実現できる。
【００３５】
次に、Ｖｇ１を第１の閾値電圧よりも高い電圧とし、Ｖｇ２を第２の閾値電圧以下とした場合の動作について説明する。第一ゲート端子２、第二ゲート端子３を備えた双方向スイッチ１を等価回路で表すと図２（ａ）に示すように第１のトランジスタ１５と第２のトランジスタ１６とが直列に接続された回路とみなすことができる。この場合、第１のトランジスタ１５のソース（Ｓ）が第１のオーミック電極１１Ａ、第１のトランジスタ１５のゲート（Ｇ）が第１のゲート電極１３Ａに対応し、第２のトランジスタ１６のソース（Ｓ）が第２のオーミック電極１１Ｂ、第２のトランジスタ１６のゲート（Ｇ）が第２のゲート電極１３Ｂに対応する。このような回路において、例えば、Ｖｇ１を５Ｖ、Ｖｇ２を０Ｖとした場合、Ｖｇ２が０Ｖであるということは第２のトランジスタ１６のゲートとソースが短絡されている状態と等しいため、双方向スイッチ１は図２（ｂ）に示すような回路とみなすことができる。
【００３６】
さらに、図２（ｂ）に示す第２のトランジスタ１６のソース（Ｓ）をＡ端子、ドレイン（Ｄ）をＢ端子、ゲート（Ｇ）をＣ端子として説明を行う。図に示すＢ端子の電位がＡ端子の電位よりも高い場合には、Ａ端子がソースでＢ端子がドレインであるトランジスタとみなすことができ、このような場合、Ｃ端子（ゲート）とＡ端子（ソース）との間の電圧は０Ｖであり、閾値電圧以下のため、Ｂ端子（ドレイン）からＡ端子（ソース）に電流は流れない。一方、Ａ端子の電位がＢ端子の電位よりも高い場合には、Ｂ端子がソースでＡ端子がドレインのトランジスタとみなすことができる。このような場合、Ｃ端子（ゲート）とＡ端子（ドレイン）との電位が同じであるため、Ａ端子の電位がＢ端子を基準として閾値電圧以下の場合にはＡ端子（ドレイン）からＢ端子（ソース）へ電流を通電しない。Ａ端子の電位がＢ端子を基準として閾値電圧以上となると、ゲートにＢ端子（ソース）を基準として閾値電圧以上の電圧が印加され、Ａ端子（ドレイン）からＢ端子（ソース）へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図２（ａ）に示す第２のトランジスタ１６の部分は、ダイオードとみなすことができ、図２（ｃ）に示すような等価回路となる。図２（ｃ）に示す等価回路において、双方向スイッチ１の第一ソース端子４の電位が第二ソース端子５の電位よりも高い場合、第１のトランジスタ１５の第一ゲート端子２に５Ｖが印加されている場合には、第１のトランジスタ１５はオン状態であり、Ｓ２からＳ１へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ１のＳ１の電位がＳ２の電位よりも高い場合、その電圧は第２のトランジスタ１６からなるダイオードが担い、双方向スイッチ１のＳ１からＳ２へ流れる電流を阻止する。つまり、第一ゲート端子２に閾値電圧以上の電圧を与え、第二ゲート端子３に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側（第一ソース側）にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。
【００３７】
図３は、双方向スイッチ１のＶｓ２ｓ１とＩｓ２ｓ１との関係であり、（ａ）は、Ｖｇ１とＶｇ２とを同時に変化させた場合を示し、（ｂ）はＶｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を変化させた場合を示し、（ｃ）はＶｇ１を第１の閾値電圧以下の０ＶとしてＶｇ２を変化させた場合を示している。なお、図３において横軸であるＳ２−Ｓ１間電圧（Ｖｓ２ｓ１）は、第１のオーミック電極１１Ａを基準とした電圧であり、縦軸であるＳ２−Ｓ１間電流（Ｉｓ２ｓ１）は第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を正としている。図３（ａ）に示すように、Ｖｇ１及びＶｇ２が０Ｖの場合及び１Ｖの場合には、Ｖｓ２ｓ１が正の場合にも負の場合にもＩｓ２ｓ１は流れず、双方向スイッチ１は遮断状態となる。また、Ｖｇ１とＶｇ２とが共に閾値電圧よりも高くなると、Ｖｓ２ｓ１に応じてＩｓ２ｓ１が双方向に流れる導通状態となる。一方、図３（ｂ）に示すように、Ｖｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を第１の閾値電圧以下の０Ｖとした場合には、Ｉｓ２ｓ１は双方向に遮断される。しかし、Ｖｇ１を第１の閾値電圧以上の２Ｖ〜５Ｖとした場合には、Ｖｓ２ｓ１が１．５Ｖ未満の場合にはＩｓ２ｓ１が流れないが、Ｖｓ２ｓ１が１．５Ｖ以上になるとＩｓ２ｓ１が流れる。つまり、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａにのみに電流が流れ、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂには電流が流れない逆阻止状態となる。また、Ｖｇ１を０Ｖとし、Ｖｇ２を変化させた場合には図３（ｃ）に示すように、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂにのみに電流が流れ、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａには電流が流れない逆阻止状態となる。
【００３８】
以上より、双方向スイッチ１は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。
【００３９】
以上、説明したように双方向スイッチ１の第一ゲート端子２と第二ゲート端子３のオンあるいはオフ条件に応じて、図４に示す４つの動作モードで動作することができる。つまり、双方向スイッチ１は、前記第一ゲート端子２と第一ソース端子４間のみにゲート駆動信号を入力する（簡略化して言うと、第一ゲート端子２のみをオンする）と、前記第一ソース端子４から前記第二ソース端子５間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子３と前記第二ソース端子５間のみにゲート駆動信号を入力する（簡略化して言うと、第二ゲート端子３のみをオンする）と、前記第一ソース端子４から前記第二ソース端子５間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子２と第一ソース端子４間および前記第二ゲート端子３と前記第二ソース端子５間にゲート駆動信号を入力（簡略化して言うと、第一ゲート端子２および前記第二ゲート端子３をオンする信号を入力）して前記第一ソース端子４から前記第二ソース端子５間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子２と第一ソース端子４間および前記第二ゲート端子３と前記第二ソース端子５間のいずれにもゲート駆動信号を加えないで（簡略化して言うと、第一ゲート端子２および前記第二ゲート端子３をオフして）順逆双方向の電流を遮断する第四モードとを有するものである。
【００４０】
本構造はＪＦＥＴに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うＪＦＥＴとは全く異なった動作原理により動作する。具体的には、ゲート電圧が３ＶまではＪＦＥＴとして動作するが、ｐｎ接合のビルトインポテンシャルを超える３Ｖ以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。
【００４１】
また、双方向スイッチ１は、第１のゲート電極１３Ａがｐ型の導電性を有する第１のｐ型半導体層１２Ａの上に形成され、第２のゲート電極１３Ｂがｐ型の導電性を有する第２のｐ型半導体層１２Ｂの上に形成されている。このため、第１の半導体層と第２の半導体層との界面領域に生成されるチャネル領域に対して、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリーオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。
【００４２】
次に、双方向スイッチ１を駆動するためのゲート駆動回路１７について、図５を参照しながら説明する。図５に示すように、ゲート駆動回路１７は、第二ゲート端子３と第一ゲート抵抗１８Ａ、第二ゲート抵抗１９Ａを直列に接続し、第一ゲート抵抗１８Ａと第二ゲート抵抗１９Ａの直列接続した接続点２０Ａとの間に第二ゲート端子３から接続点２０Ａへ電流を流すことのできるバイパス手段としてのダイオード２１Ａと、第一ソース端子４と第一ゲート抵抗１８Ｂ、第二ゲート抵抗１９Ｂを直列に接続し、第一ゲート抵抗１８Ｂと第二ゲート抵抗１９Ｂの直列接続した接続点２０Ｂとの間に第一ソース端子４から接続点２０Ｂへ電流を流すことのできるバイパス手段としてのダイオード２１Ｂを備えている。このダイオード２１Ｂは、双方向スイッチ１が逆阻止状態でオフしている、すなわち、第一ゲート端子２と第一ソース端子４の間の寄生容量に対して充電されていない際に、第一ソース端子４の電位が上昇した場合、第一ソース端子４からダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して第一ゲート端子２へ電流を流すことができ、第一ゲート端子２と第一ソース端子４の間の寄生容量に対して充電することができることとなる。また、第一ゲート抵抗１８Ａ、１８Ｂは、双方向スイッチ１のリードのインダクタンスと寄生容量による発振周波数を変更する抵抗と共用する構成となっており、また、第二ゲート抵抗１９Ａ、１９Ｂと並列にターンオフ速度を向上するスピードアップ回路としての第三ゲート抵抗２２Ａ、２２Ｂとダイオード２３Ａ、２３Ｂのそれぞれ直列回路となっている。
【００４３】
上記構成において、図示したフォトカプラよりゲート入力信号は、オフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、第二ソース端子５の電位が上昇した際に、ダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができる。
【００４４】
（実施の形態２）
図６において、図１〜図５と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００４５】
図６は、本実施の形態におけるゲート駆動回路１７Ｂは、接続点２０Ａ、２０Ｂから第一ソース端子４、第二ソース端子５へ電流を流すことができるように、バイパス手段としての定電圧ダイオード２４Ａ、２４Ｂを有している。定電圧ダイオード２４Ａ、２４Ｂはゲート駆動電源電圧を所望の電圧（例えば５Ｖ）とする手段と共用する構成となっている。定電圧ダイオード２４Ａ、２４Ｂは、第一ソース端子４、第二ソース端子５の何れかの電位が上昇した際には順方向に電流が流れ、第一ゲート端子２、あるいは第二ゲート端子３へ電流が流れる。また、第一ソース端子４、第二ソース端子５の何れかの電位が低下してツェナー電圧を上回った時、逆方向に電流が流れ、誤点弧を防止、あるいは第一ゲート端子２、あるいは第二ゲート端子３の保護を行なう。さらに、定電圧ダイオード２４Ａ、２４Ｂは、ゲート信号がＨｉとなった際に、駆動電源電圧を所望の電圧（ツェナー電圧）にクランプすることとなる。
【００４６】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができ、また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、第二ソース端子５の電位が上昇した際に、定電圧ダイオード２４Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができ、さらに、第一ソース端子４、第二ソース端子５の何れかの電位が低下してツェナー電圧を上回った時、逆方向に電流が流れ、誤点弧を防止することができる。
【００４７】
（実施の形態３）
図７において、図１〜図６と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００４８】
図７は、本実施の形態におけるゲート駆動回路１７Ｃは、第一ソース端子４、第二ソース端子５から接続点２０Ａ、２０Ｂへ電流を流す際の電流を定電流とすることができるように、バイパス手段としての定電流ダイオード２５Ａ、２５Ｂを有している。定電流ダイオード２５Ａ、２５Ｂは、第一ソース端子４あるいは第二ソース端子５の電位が上昇した際に第一ゲート端子２、あるいは第二ゲート端子３へ流れようとする電流を制限することとなる。
【００４９】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができ、また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、第二ソース端子５の電位が上昇した際に、定電流ダイオード２５Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができ、さらに、定電流ダイオード２５Ａ、２５Ｂにより、第一ゲート端子２、第二ゲート端子３への電流を制限することができ、第一ゲート端子２、第二ゲート端子３を保護することができる。
【００５０】
（実施の形態４）
図８において、図１〜図７と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００５１】
図８は、本実施の形態におけるゲート駆動回路１７Ｄは、低電位側を第二ソース端子５として説明する。第二ソース端子５から接続点２０Ｂへ電流を流すバイパス手段としてのダイオード２１Ｂを備えており、双方向スイッチ１がインバータ回路の上アームとし、また、誘導負荷が接続されていた場合、対向する下アームがターンオフした際、誘導負荷からの還流電流により第二ソース端子５の電位が上昇することとなる。ここで、双方向スイッチ１は、上下アーム短絡を防止しつつ、上アームに還流電流を流すことができる状態とするため、第一モードとなっている。その時、第二ゲート端子３と第一ゲート端子２間の寄生容量と、第一ゲート端子２と第一ソース端子４間の寄生容量に対して、ダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して充電することができることとなる。また、低電位側を第二ソース端子５として説明したが、低電位側が第一ソース端子４の場合も、双方向スイッチ１は双方向に電流を制御することができるため、同様の動作となるため、詳細な説明は省略する。
【００５２】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、インバータなどを構成した際に、低電位側に接続した例えば第二ソース端子５の電位が上昇した際に、ダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができ、誘導負荷等が負荷として接続された際に電位が上昇する低電位側の第二ソース端子５にのみバイパス手段としてのダイオード２１Ｂを追加したため、低コスト化を図ることができる。
【００５３】
（実施の形態５）
図９において、図１〜図８と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００５４】
本実施の形態におけるインバータ２６は、バイパス手段として低電位側の第二ソース端子に対応する第二ゲート端子にダイオード２１Ａ〜２１Ｆを備えたゲート駆動回路１７Ａ〜１７Ｆを実施の形態１で説明した双方向スイッチ１をインバータ２６の各アームに配置した双方向スイッチ１ａ〜１ｆに接続しており、負荷としてブラシレスＤＣモータ２７が接続されている。ブラシレスＤＣモータ２７は、例えば各相の下アームがターンオフした際であっても、相電流は連続して流れようとするため、ダイオード２１Ａ〜２１Ｆを備えたゲート駆動回路１７Ａ〜１７Ｆにより、導通速度を高め、双方向スイッチ１ａ〜１ｆが第一モードあるいは第二モードで通電を開始するまでの時間を短縮することができる。
【００５５】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ〜１９Ｌ、第一ゲート抵抗１８Ａ〜１８Ｌを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ〜１８Ｌ、第三ゲート抵抗２２Ａ〜２２Ｌ、ダイオード２３Ａ〜２３Ｌを介して引き抜くこと、すなわちターンオフすることができる。また、ブラシレスＤＣモータ２７からの還流電流により、低電位側に接続した第二ソース端子５の電位が上昇した際に、ダイオード２１Ａ〜２１Ｆ、第一ゲート抵抗１８Ｇ〜１８Ｌを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ｇ〜１９Ｌを介さずに、高速に充電することができ、双方向スイッチ１は高速に導通を開始することができるため、ブラシレスＤＣモータ２７の相電流の落ち込みを抑制することができると同時に各相電圧の過渡的な上昇を防止することができる。
【００５６】
（実施の形態６）
図１０において、図１〜図９と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００５７】
本実施の形態におけるマトリックスコンバータ２８は、バイパス手段として第一ゲート端子および第二ゲート端子の双方に接続したダイオード２１Ａ〜２１Ｌを備えたゲート駆動回路１７Ａ〜１７Ｆを実施の形態１で説明した双方向スイッチ１をマトリックスコンバータ２８の各アームに配置した双方向スイッチ１ａ〜１ｆに接続しており、負荷としてブラシレスＤＣモータ２７が接続されている。ブラシレスＤＣモータ２７は、例えば各相の何れか低電位側のアームがターンオフした際であっても、相電流は連続して流れようとするため、ダイオード２１Ａ〜２１Ｌを備えたゲート駆動回路１７Ａ〜１７Ｆにより、導通速度を高め、双方向スイッチ１ａ〜１ｆが第一モードあるいは第二モードで通電を開始するまでの時間を短縮することができる。
【００５８】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ〜１９Ｌ、第一ゲート抵抗１８Ａ〜１８Ｌを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ〜１８Ｌ、第三ゲート抵抗２２Ａ〜２２Ｌ、ダイオード２３Ａ〜２３Ｌを介して引き抜くこと、すなわちターンオフすることができる。また、ブラシレスＤＣモータ２７からの還流電流により、例えば、交流電源２９の電源電圧の０〜πまでの周期の際に、双方向スイッチ１ｂ、１ｄ、あるいは１ｆがターンオフした際に双方向スイッチ１ａ、１ｃ、あるいは１ｅの第二ソース端子５の電位が上昇するため、ダイオード２１Ａ〜２１Ｆ、第一ゲート抵抗１８Ａ〜１８Ｆを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ〜１９Ｆを介さずに、高速に充電することができ、双方向スイッチ１は高速に導通を開始することができるため、ブラシレスＤＣモータ２７の相電流の落ち込みを抑制することができると同時に各相電圧の過渡的な上昇を防止することができる。交流電源２９の電源電圧のπ〜２πまでの周期の際には、同様に双方向スイッチ１ａ、１ｃ、あるいは１ｅがターンオフした際に双方向スイッチ１ｂ、１ｄ、あるいは１ｆの第一ソース端子４の電位が上昇するため、ダイオード２１Ｇ〜２１Ｌ、第一ゲート抵抗１８Ａ〜１８Ｆを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第二ゲート端子３と第二ソース端子５の間の寄生容量へ第二ゲート抵抗１９Ａ〜１９Ｆを介さずに、高速に充電することができる。
【産業上の利用可能性】
【００５９】
本発明にかかる発明は、モータ駆動装置の半導体として使用される双方向スイッチのゲート駆動回路についての発明であり、ダブルゲートを有したＧａＮ双方向スイッチに使用されるゲート駆動回路において、何れか一方向にのみ通電可能な逆阻止モード（第一モードおよび第二モード）への移行の高速化を図るものであり、モータ駆動用のインバータあるいはマトリックスコンバータ装置に適用できる。
【符号の説明】
【００６０】
１ 双方向スイッチ
１ａ〜１ｆ 双方向スイッチ
２ 第一ゲート端子
３ 第二ゲート端子
４ 第一ソース端子
５ 第二ソース端子
６ 基板
７ バッファ層
８ 半導体層積層体
９ ＧａＮ層
１０ ＡｌＧａＮ層
１１Ａ 第１のオーミック電極
１１Ｂ 第２のオーミック電極
１２Ａ 第１のｐ型半導体層
１２Ｂ 第２のｐ型半導体層
１３Ａ 第１のゲート電極
１３Ｂ 第２のゲート電極
１４ 保護膜
１５ 第１のトランジスタ
１６ 第２のトランジスタ
１７ ゲート駆動回路
１７Ａ〜１７Ｆ ゲート駆動回路
１８Ａ、１８Ｂ 第一ゲート抵抗
１８Ａ〜１８Ｌ 第一ゲート抵抗
１９Ａ、１９Ｂ 第二ゲート抵抗
１９Ａ〜１９Ｌ 第二ゲート抵抗
２０Ａ、２０Ｂ 接続点
２１Ａ、２１Ｂ ダイオード
２１Ａ〜２１Ｌ ダイオード
２２Ａ、２２Ｂ 第三ゲート抵抗
２２Ａ〜２２Ｌ 第三ゲート抵抗
２３Ａ、２３Ｂ ダイオード
２３Ａ〜２３Ｌ ダイオード
２４Ａ、２４Ｂ 定電圧ダイオード
２５Ａ、２５Ｂ 定電流ダイオード
２６ インバータ
２７ ブラシレスＤＣモータ
２８ マトリックスコンバータ
【技術分野】
【０００１】
本発明は、モータ駆動装置の半導体として使用される双方向スイッチのゲート駆動回路およびそれを用いたインバータあるいはマトリックスコンバータに関するものである。
【背景技術】
【０００２】
従来、この種のゲート駆動回路ではないが、双方向スイッチ用のスパイク電圧抑制回路としてツェナーダイオードの逆直列回路を接続されたものが知られている。（例えば、特許文献１参照）。
【０００３】
以下、そのスパイク電圧抑制回路について図１１を参照しながら説明する。
【０００４】
図１１に示すように、トランジスタ１０１Ａとトランジスタ１０１Ｂを逆直列に接続した半導体双方向スイッチ１０２の各トランジスタ１０１Ａ、１０１Ｂの各ゲート１０３Ａ、１０３Ｂと各コレクタ１０４Ａ、１０４Ｂの間にツェナーダイオード１０５Ａ、１０５Ｂと、ダイオード１０６Ａ、１０６Ｂの逆直列回路を接続している。この半導体双方向スイッチ１０２をコレクタ１０４Ａあるいは１０４Ｂの何れかが誘導性負荷等に接続された場合、コレクタ１０４Ａ、あるいは１０４Ｂにスパイク電圧が発生することとなるが、コレクタ１０４Ａあるいは１０４Ｂの端子電圧が上昇を開始すると同時に、ツェナーダイオード１０５Ａあるいは１０５Ｂの電圧も上昇する。さらに半導体双方向スイッチ１０２の端子電圧も上昇を続けることとなる。その後、ツェナーダイオード１０５Ａあるいは１０５Ｂの電圧が、ツェナー電圧に達すると、ツェナーダイオード１０５Ａあるいは１０５Ｂが導通し、トランジスタ１０１Ａあるいは１０１Ｂのゲート１０３Ａあるいは１０３Ｂに電流が流れる。これによりトランジスタ１０１Ａあるいは１０１Ｂは活性状態で再びオンすることとなる。以上により、トランジスタ１０１Ａあるいは１０１Ｂの電圧は、ツェナーダイオード１０５Ａ、あるいは１０５Ｂのツェナー電圧でクランプされることからスパイク電圧を抑制することができる。
【０００５】
また、この種のゲート駆動回路は、ＣＭＯＳドライバからゲート抵抗を介して半導体スイッチに接続されたものもある。（例えば、特許文献２参照）。
【０００６】
以下、そのゲート駆動回路について図１２を参照しながら説明する。
【０００７】
図１２に示すように、逆阻止ＩＧＢＴ１０７Ａ、１０７Ｂを互いに逆並列に接続した双方向スイッチ１０８をスイッチング素子とする電力変換装置は、逆阻止ＩＧＢＴ１０７Ａ、１０７Ｂのゲート端子１０９Ａ、１０９Ｂの電流検出手段１１０Ａ、１１０Ｂと、検出された電流値を比較する比較手段１１１とを設けており、逆電圧が印加されている逆阻止ＩＧＢＴ１０７Ａあるいは１０７Ｂを検出して、そのゲート端子１０９Ａ、あるいは１０９Ｂをオンとするような構成となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−１１１３９８号公報
【特許文献２】特開２００６−１６６５８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このような特許文献１における従来のスパイク電圧抑制回路においては、ツェナー電圧に到達すると、ツェナーダイオードを介してゲート端子に電流が流れ、トランジスタの導通を開始することができるが、ツェナー電圧に到達するまでの時間は、トランジスタがオフ状態を保持することとなり、トランジスタの導通開始までの時間は、より長くなることとなる。近年、ＳｉＣやＧａＮなど高速スイッチングデバイスが普及し始めている中、そのポテンシャルを最大限に引き出すためには、このツェナーダイオードを介してゲート電流を流すまでの時間を短縮する必要がある。この状態では、例えば、負荷として誘導負荷が接続され、トランジスタのターンオンまでの時間が長い場合、誘導負荷からの還流電流が流れる経路を確保できず、トランジスタのエミッタ端子あるいはコレクタ端子の電位が急激に上昇し、信頼性が低下する可能性が発生することとなるという課題を有していた。
【００１０】
また、特許文献２における従来のゲート駆動回路では、同様に誘導負荷が接続された場合、ゲート端子に電流が流れ、逆阻止ＩＧＢＴがオンする状態とする場合には、アクティブにゲート端子の駆動を行なう複雑、かつ高速なシーケンスを構成するか、あるいはＣＭＯＳ、ゲート抵抗を介してゲート端子に電流を流す経路を確保する必要がある。この時、ＣＭＯＳ内部の寄生ダイオード、ゲート抵抗を経由して流す、すなわち寄生ダイオードを積極的に使用する必要があり、この種のゲート駆動回路では、装置の信頼性を悪化させるという課題を有していた。また、唯一のゲート抵抗、あるいは直列に接続されていた場合は、複数本のゲート抵抗を経由してゲート端子に電流を通電することから、ゲート駆動のための電流値に基づいた電流までしか通電できず、応答性を悪化させるという課題を有していた。
【００１１】
そこで本発明は、上記従来の課題を解決するものであり、第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成とすることで、通常のゲート駆動のためのゲート電流の通電経路と異なる低インピーダンス回路を形成することができ、ターンオンまでの時間を短く、すなわち双方向スイッチの損失の増加防止、信頼性確保、また高速スイッチングデバイスのポテンシャルを最大限引き出すことができる双方向スイッチのゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
そして、この目的を達成するために、本発明は、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成としたものであり、これにより所期の目的を達成するものである。
【発明の効果】
【００１３】
本発明によれば、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成にしたことにより、誘導負荷が接続され、誘導負荷からの還流電流を双方向スイッチの第一モードあるいは第二モードの状態にて通電する場合であっても、第一ゲート端子あるいは第二ゲート端子のオフしている何れか一方のゲート端子に対して微小な電流を流し、ゲート端子とソース端子と間の寄生容量への充電を行い、ゲート端子とソース端子間の電圧をより高速に上昇させることでゲートが開くまでの時間を短くし、還流電流をより高速に通電できるため、第一ソース端子と第二ソース端子間に対して並列に特別な電流を通電する経路を設ける必要がなく、簡単な構成でより安価なゲート駆動回路を形成することができるという効果を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１の双方向スイッチの構成を示す図
【図２】同双方向スイッチの等価回路図（（ａ）第１、第２のトランジスタで構成する等価回路図、（ｂ）第２のトランジスタの等価回路図、（ｃ）第２のトランジスタをダイオードとみなした場合の等価回路図）
【図３】同双方向スイッチの電圧・電流の相関図（（ａ）Ｖｇ１とＶｇ２とを同時に変化させた場合を示す図、（ｂ）Ｖｇ２を第２の閾値電圧以下の０ＶとしＶｇ１を変化させた場合を示す図、（ｃ）Ｖｇ１を第１の閾値電圧以下の０ＶとしてＶｇ２を変化させた場合を示す図）
【図４】同双方向スイッチの動作モードを示す図
【図５】同ゲート駆動回路の構成図
【図６】本発明の実施の形態２のゲート駆動回路の構成図
【図７】本発明の実施の形態３のゲート駆動回路の構成図
【図８】本発明の実施の形態４のゲート駆動回路の構成図
【図９】本発明の実施の形態５のバイパス手段を備えたゲート駆動回路を用いたインバータの構成図
【図１０】本発明の実施の形態６のバイパス手段を備えたゲート駆動回路を用いたマトリックスコンバータの構成図
【図１１】従来の特許文献１におけるスパイク電圧抑制（ゲート駆動）回路を示す図
【図１２】従来の特許文献２におけるゲート駆動回路を示す図
【発明を実施するための形態】
【００１５】
本発明の請求項１記載の双方向スイッチのゲート駆動回路は、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ソース端子あるいは第二ソース端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ゲート抵抗と第二ゲート抵抗の直列接続した中点との間にソース電位の変動が発生した際に前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設ける構成を有する。これにより、双方向スイッチが第一モードあるいは第二モード、すなわち第一ゲート端子あるいは第二ゲート端子の何れか一方がオフ状態であり、オフ状態である第一ゲート端子あるいは第二ゲート端子に対応する第一ソース端子あるいは第二ソース端子側の電位が上昇した際に、電位の上昇に応じてバイパス手段を通じて第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことができることとなるので、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができるという効果を奏する。
【００１６】
また、請求項２記載の双方向スイッチのゲート駆動回路は、バイパス手段は、第一ゲート抵抗と第二ゲート抵抗の接続点側からソース端子側に対する電流を流すこともできるような構成を有する。これにより、誘導負荷が接続されて、インダクタンス成分により連続的に引かれることでソース端子側の電位が低下した場合にゲート端子側からソース端子側へ電流を流すことができることとなるので、より安定したゲート駆動を行なうことができるという効果を奏する。
【００１７】
また、請求項３記載の双方向スイッチのゲート駆動回路は、バイパス手段は、ダイオードによる構成を有する。これにより、ゲート端子からソース端子側への電流を阻止しつつ、ソース端子側の電位が上昇した際にはダイオードを介して電流を流すことができることとなるので、簡単な構成でバイパスすることができ、より簡単かつ低コストな回路構成で実現することができるという効果を奏する。
【００１８】
また、請求項４記載の双方向スイッチのゲート駆動回路は、バイパス手段は、定電流ダイオードによる構成を有する。これにより、ゲート端子からソース端子側への電流を阻止しつつ、ソース端子側の電位が上昇した際には定電流ダイオードを介して電流を流すことができることとなるので、ゲート端子側への電流制限をしつつ、簡単な構成でバイパスすることができ、より安定したゲート駆動、および簡単かつ低コストな回路構成で実現することができるという効果を奏する。
【００１９】
また、請求項５記載の双方向スイッチのゲート駆動回路は、バイパス手段は、定電圧ダイオードによる構成を有する。これにより、ゲート端子からソース端子側への電流は、ツェナー電圧を超えた場合にのみ流れ、また、ソース端子からゲート端子側への電流は、ソース端子の電位の上昇に応じて電流を流すことができることとなるので、ゲート端子側へ印加される電圧を制限しつつ、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができるという効果を奏する。
【００２０】
また、請求項６記載の双方向スイッチのゲート駆動回路は、バイパス手段は、低電位側の第一ソース端子あるいは第二ソース端子に対応する第一ゲート端子あるいは第二ゲート端子にのみ接続する構成を有する。これにより、インバータ等のように入力電圧の正負が逆転せず極性が固定であった場合に、部品が不要となるので、より安価な回路構成で実現することができるという効果を奏する。
【００２１】
また、請求項７記載の双方向スイッチのゲート駆動回路は、バイパス手段は、第一ゲート端子および第二ゲート端子の双方に接続する構成を有する。これにより、マトリックスコンバータ等のように入力電圧の正負が逆転して極性が反転することで、交互に第一ソース端子あるいは第二ソース端子側の電位が上昇した際に、電位の上昇に応じてバイパス手段を通じて第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことができることとなるので、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができるという効果を奏する。
【００２２】
また、請求項８記載の双方向スイッチのゲート駆動回路は、バイパス手段は、ゲート駆動電源電圧を所望の電圧とする定電圧ダイオードと共用する構成を有する。これにより、定電圧ダイオードによりゲート駆動電源電圧を制限することと、第一ソース端子あるいは第二ソース端子側の電位が上昇した際に、電位の上昇に応じてバイパス手段を通じて第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことができることとなるので、第一ゲート端子と第一ソース端子間の寄生容量、あるいは第二ゲート端子と第二ソース端子間の寄生容量に対してより高速に充電することができ、双方向スイッチが第一モードあるいは第二モードであっても第三モードと同等の導通速度を確保することができると同時により安価な回路構成で実現することができるという効果を奏する。
【００２３】
また、請求項９記載の双方向スイッチのゲート駆動回路は、ソース端子側に接続した第一ゲート抵抗は、双方向スイッチのリードのインダクタンスと寄生容量による発振周波数を変更する抵抗と共用する構成を有する。これにより、第一ゲート抵抗でゲート電流を制限することと、双方向スイッチのリードのインダクタンスと寄生容量による発振周波数を変更することに２つの目的で共用することとなるので、より安価な回路構成で実現することができるという効果を奏する。
【００２４】
また、請求項１０記載の双方向スイッチのゲート駆動回路は、第二ゲート抵抗と並列にターンオフ速度を向上するスピードアップ回路を備える構成を有する。これにより、ターンオフ時間を短縮することとなるので、通常スイッチング時間の短いターンオン時間とのバランスがとれ、より安定したシステムとすることができるという効果を奏する。
【００２５】
また、請求項１１記載の双方向スイッチのゲート駆動回路は、スピードアップ回路は、第三ゲート抵抗とダイオードの直列回路とする構成を有する。これにより、簡単な構成でスピードアップ回路を構成することができることとなるので、より安価な構成で実現することができるという効果を奏する。
【００２６】
また、請求項１２記載の双方向スイッチのゲート駆動回路を用いたインバータは、バイパス手段を備えた双方向スイッチのゲート駆動回路を用いた構成を有する。これにより、インバータの各双方向スイッチのゲート駆動をより高速化を図ることとなるので、低損失かつ、低損失化による小型化を実現することができるという効果を奏する。
【００２７】
また、請求項１３記載の双方向スイッチのゲート駆動回路を用いたマトリックスコンバータは、バイパス手段を備えた双方向スイッチのゲート駆動回路を用いた構成を有する。これにより、マトリックスコンバータの各双方向スイッチのゲート駆動をより高速化を図ることとなるので、低損失かつ、低損失化による小型化、また、誘導負荷が接続された時、短絡防止のために設けたデッドタイムによる誘導負荷端電圧の上昇を防止するクランプ回路内部のコンデンサ容量低減による小型化を実現することができるという効果を奏する。
【００２８】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２９】
（実施の形態１）
はじめに、双方向スイッチ１について、図１を参照しながら構成について説明する。図１に示すように、双方向スイッチ１は、第一ゲート端子２と第二ゲート端子３と第一ソース端子４と第二ソース端子５により構成されている。双方向スイッチ１は、シリコン（Ｓｉ）からなる基板６の上に厚さが１０ｎｍ窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍの窒化ガリウム（ＧａＮ）とが交互に積層されてなる厚さが１μｍのバッファ層７が形成され、その上に半導体層積層体８が形成されている。半導体層積層体８は、第１の半導体層とこの第１の半導体層と比べてバンドギャップが大きい第２の半導体層とが基板側から順次積層されている。第１の半導体層は、厚さが２μｍのＧａＮ（アンドープの窒化ガリウム）層９であり、第２の半導体層は、厚さが２０ｎｍのｎ型のＡｌＧａＮ（窒化アルミニウムガリウム）層１０である。ＧａＮ層９のＡｌＧａＮ層１０とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０１３ｃｍ―2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。つまり、半導体層積層体８は、２次元電子ガス（２ＤＥＧ）層であるチャネル領域を有し、基板の上に形成されている。半導体層積層体８の上には、互いに間隔をおいて第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとが形成されている。第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、ＡｌＧａＮ層１０の一部を除去すると共にＧａＮ層９を４０ｎｍ程度掘り下げて、第１のオーミック電極１１Ａ及び第２のオーミック電極１１ＢがＡｌＧａＮ層１０とＧａＮ層９との界面に接するように形成した例を示している。なお、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、ＡｌＧａＮ層１０の上に形成してもよい。ｎ型のＡｌＧａＮ層１０の上における第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間の領域には、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂが互いに間隔をおいて選択的に形成されている。第１のｐ型半導体層１２Ａの上には第１のゲート電極１３Ａが形成され、第２のｐ型半導体層１２Ｂの上には第２のゲート電極１３Ｂが形成されている。第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂは、それぞれパラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂとオーミック接触している。ＡｌＧａＮ層１０及び第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂを覆うように窒化シリコン（ＳｉＮ）からなる保護膜１４が形成されている。保護膜１４を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂは、それぞれ厚さが３００ｎｍで、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂと、ＡｌＧａＮ層１０とによりＰＮ接合がそれぞれ形成される。これにより、第１のオーミック電極１１Ａと第１のゲート電極１３Ａとの間の電圧が例えば０Ｖでは、第１のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第２のオーミック電極１１Ｂと第２のゲート電極１３Ｂとの間の電圧が例えば０Ｖ以下のときには、第２のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第１のオーミック電極１１Ａの電位をＶ１、第１のゲート電極１３Ａの電位をＶ２、第２のゲート電極１３Ｂの電位をＶ３、第２のオーミック電極１１Ｂの電位をＶ４とする。この場合において、Ｖ２がＶ１より１．５Ｖ以上高ければ、第１のｐ型半導体層１２Ａからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にＶ３がＶ４より１．５Ｖ以上高ければ、第２のｐ型半導体層１２Ｂからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第１のゲート電極１３Ａのいわゆる閾値電圧及び第２のゲート電極１３Ｂのいわゆる閾値電圧は共に１．５Ｖである。以下においては、第１のゲート電極１３Ａの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極１３Ａの閾値電圧を第１の閾値電圧とし、第２のゲート電極１３Ｂの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極１３Ｂの閾値電圧を第２の閾値電圧とする。また、第１のｐ型半導体層１２Ａと第２のｐ型半導体層１２Ｂとの間の距離は、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂに印加される最大電圧に耐えられるように構成する。
【００３０】
つまり、双方向スイッチ１は、チャネル領域を有する半導体層積層体８と、この半導体層積層体８の上に互いに間隔をおいて形成した第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂと、第１のオーミック電極１１Ａと前記第２のオーミック電極１１Ｂとの間に前記第１のオーミック電極１１Ａ側から順に形成した第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂと、第１のｐ型半導体層１２Ａの上に形成した第１のゲート電極１３Ａと、第２のｐ型半導体層１２Ｂの上に形成した第２のゲート電極１３Ｂとを備えた基板と、前記第１のオーミック電極１１Ａに接続した第一ソース端子４と、前記第２のオーミック電極１１Ｂに接続した第二ソース端子５と、前記第１のゲート電極１３Ａに接続した第一ゲート端子２と、前記第２のゲート電極１３Ｂに接続した第二ゲート端子３とで構成される。
【００３１】
次に、双方向スイッチ１の動作について説明する。説明のため、第１のオーミック電極１１Ａの電位を０Ｖとし、第一ゲート端子２に印加する電圧をＶｇ１、第二ゲート端子３に印加する電圧をＶｇ２、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間の電圧をＶｓ２ｓ１、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間に流れる電流をＩｓ２ｓ１とする。
【００３２】
Ｖ４がＶ１よりも高い場合、例えば、Ｖ４が＋１００Ｖで、Ｖ１が０Ｖの場合において、第一ゲート端子２と第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２をそれぞれ第１の閾値電圧及び第２の閾値電圧以下の電圧、例えば０Ｖとする。これにより、第１のｐ型半導体層１２Ａから広がる空乏層が、チャネル領域中を第２のｐ型ＧａＮ層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、Ｖ４が正の高電圧であっても、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を遮断する遮断状態を実現できる。一方、Ｖ４がＶ１よりも低い場合、例えばＶ４が−１００Ｖで、Ｖ１が０Ｖの場合においても、第２のｐ型半導体層１２Ｂから広がる空乏層が、チャネル領域中を第１のｐ型半導体層１２Ａの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第２のオーミック電極１１Ｂに負の高電圧が印加されている場合においても、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂへ流れる電流を遮断することができる。すなわち、双方向スイッチ１の双方向の電流を遮断することが可能となる。
【００３３】
以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第１のゲート電極１３Ａと第２のゲート電極１３Ｂとが共有する。この素子は、１素子分のチャネル領域の面積で双方向スイッチ１が実現可能であり、双方向スイッチ１全体を考えると、２つのダイオードと２つのノーマリーオフ型のＡｌＧａＮ／ＧａＮ−ＨＦＥＴとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ１の低コスト化及び小型化が可能となる。
【００３４】
次に、第一ゲート端子２、第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２が、それぞれ第１の閾値電圧及び第２の閾値電圧よりも高い電圧、例えば５Ｖの場合には、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂに印加される電圧は、共に閾値電圧よりも高くなる。従って、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂからチャネル領域に空乏層が広がらないため、チャネル領域は第１のゲート電極１３Ａの下側においても、第２のゲート電極１３Ｂの下側においてもピンチオフされない。その結果、第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間に双方向に電流が流れる導通状態を実現できる。
【００３５】
次に、Ｖｇ１を第１の閾値電圧よりも高い電圧とし、Ｖｇ２を第２の閾値電圧以下とした場合の動作について説明する。第一ゲート端子２、第二ゲート端子３を備えた双方向スイッチ１を等価回路で表すと図２（ａ）に示すように第１のトランジスタ１５と第２のトランジスタ１６とが直列に接続された回路とみなすことができる。この場合、第１のトランジスタ１５のソース（Ｓ）が第１のオーミック電極１１Ａ、第１のトランジスタ１５のゲート（Ｇ）が第１のゲート電極１３Ａに対応し、第２のトランジスタ１６のソース（Ｓ）が第２のオーミック電極１１Ｂ、第２のトランジスタ１６のゲート（Ｇ）が第２のゲート電極１３Ｂに対応する。このような回路において、例えば、Ｖｇ１を５Ｖ、Ｖｇ２を０Ｖとした場合、Ｖｇ２が０Ｖであるということは第２のトランジスタ１６のゲートとソースが短絡されている状態と等しいため、双方向スイッチ１は図２（ｂ）に示すような回路とみなすことができる。
【００３６】
さらに、図２（ｂ）に示す第２のトランジスタ１６のソース（Ｓ）をＡ端子、ドレイン（Ｄ）をＢ端子、ゲート（Ｇ）をＣ端子として説明を行う。図に示すＢ端子の電位がＡ端子の電位よりも高い場合には、Ａ端子がソースでＢ端子がドレインであるトランジスタとみなすことができ、このような場合、Ｃ端子（ゲート）とＡ端子（ソース）との間の電圧は０Ｖであり、閾値電圧以下のため、Ｂ端子（ドレイン）からＡ端子（ソース）に電流は流れない。一方、Ａ端子の電位がＢ端子の電位よりも高い場合には、Ｂ端子がソースでＡ端子がドレインのトランジスタとみなすことができる。このような場合、Ｃ端子（ゲート）とＡ端子（ドレイン）との電位が同じであるため、Ａ端子の電位がＢ端子を基準として閾値電圧以下の場合にはＡ端子（ドレイン）からＢ端子（ソース）へ電流を通電しない。Ａ端子の電位がＢ端子を基準として閾値電圧以上となると、ゲートにＢ端子（ソース）を基準として閾値電圧以上の電圧が印加され、Ａ端子（ドレイン）からＢ端子（ソース）へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図２（ａ）に示す第２のトランジスタ１６の部分は、ダイオードとみなすことができ、図２（ｃ）に示すような等価回路となる。図２（ｃ）に示す等価回路において、双方向スイッチ１の第一ソース端子４の電位が第二ソース端子５の電位よりも高い場合、第１のトランジスタ１５の第一ゲート端子２に５Ｖが印加されている場合には、第１のトランジスタ１５はオン状態であり、Ｓ２からＳ１へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ１のＳ１の電位がＳ２の電位よりも高い場合、その電圧は第２のトランジスタ１６からなるダイオードが担い、双方向スイッチ１のＳ１からＳ２へ流れる電流を阻止する。つまり、第一ゲート端子２に閾値電圧以上の電圧を与え、第二ゲート端子３に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側（第一ソース側）にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。
【００３７】
図３は、双方向スイッチ１のＶｓ２ｓ１とＩｓ２ｓ１との関係であり、（ａ）は、Ｖｇ１とＶｇ２とを同時に変化させた場合を示し、（ｂ）はＶｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を変化させた場合を示し、（ｃ）はＶｇ１を第１の閾値電圧以下の０ＶとしてＶｇ２を変化させた場合を示している。なお、図３において横軸であるＳ２−Ｓ１間電圧（Ｖｓ２ｓ１）は、第１のオーミック電極１１Ａを基準とした電圧であり、縦軸であるＳ２−Ｓ１間電流（Ｉｓ２ｓ１）は第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を正としている。図３（ａ）に示すように、Ｖｇ１及びＶｇ２が０Ｖの場合及び１Ｖの場合には、Ｖｓ２ｓ１が正の場合にも負の場合にもＩｓ２ｓ１は流れず、双方向スイッチ１は遮断状態となる。また、Ｖｇ１とＶｇ２とが共に閾値電圧よりも高くなると、Ｖｓ２ｓ１に応じてＩｓ２ｓ１が双方向に流れる導通状態となる。一方、図３（ｂ）に示すように、Ｖｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を第１の閾値電圧以下の０Ｖとした場合には、Ｉｓ２ｓ１は双方向に遮断される。しかし、Ｖｇ１を第１の閾値電圧以上の２Ｖ〜５Ｖとした場合には、Ｖｓ２ｓ１が１．５Ｖ未満の場合にはＩｓ２ｓ１が流れないが、Ｖｓ２ｓ１が１．５Ｖ以上になるとＩｓ２ｓ１が流れる。つまり、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａにのみに電流が流れ、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂには電流が流れない逆阻止状態となる。また、Ｖｇ１を０Ｖとし、Ｖｇ２を変化させた場合には図３（ｃ）に示すように、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂにのみに電流が流れ、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａには電流が流れない逆阻止状態となる。
【００３８】
以上より、双方向スイッチ１は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。
【００３９】
以上、説明したように双方向スイッチ１の第一ゲート端子２と第二ゲート端子３のオンあるいはオフ条件に応じて、図４に示す４つの動作モードで動作することができる。つまり、双方向スイッチ１は、前記第一ゲート端子２と第一ソース端子４間のみにゲート駆動信号を入力する（簡略化して言うと、第一ゲート端子２のみをオンする）と、前記第一ソース端子４から前記第二ソース端子５間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子３と前記第二ソース端子５間のみにゲート駆動信号を入力する（簡略化して言うと、第二ゲート端子３のみをオンする）と、前記第一ソース端子４から前記第二ソース端子５間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子２と第一ソース端子４間および前記第二ゲート端子３と前記第二ソース端子５間にゲート駆動信号を入力（簡略化して言うと、第一ゲート端子２および前記第二ゲート端子３をオンする信号を入力）して前記第一ソース端子４から前記第二ソース端子５間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子２と第一ソース端子４間および前記第二ゲート端子３と前記第二ソース端子５間のいずれにもゲート駆動信号を加えないで（簡略化して言うと、第一ゲート端子２および前記第二ゲート端子３をオフして）順逆双方向の電流を遮断する第四モードとを有するものである。
【００４０】
本構造はＪＦＥＴに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うＪＦＥＴとは全く異なった動作原理により動作する。具体的には、ゲート電圧が３ＶまではＪＦＥＴとして動作するが、ｐｎ接合のビルトインポテンシャルを超える３Ｖ以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。
【００４１】
また、双方向スイッチ１は、第１のゲート電極１３Ａがｐ型の導電性を有する第１のｐ型半導体層１２Ａの上に形成され、第２のゲート電極１３Ｂがｐ型の導電性を有する第２のｐ型半導体層１２Ｂの上に形成されている。このため、第１の半導体層と第２の半導体層との界面領域に生成されるチャネル領域に対して、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリーオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。
【００４２】
次に、双方向スイッチ１を駆動するためのゲート駆動回路１７について、図５を参照しながら説明する。図５に示すように、ゲート駆動回路１７は、第二ゲート端子３と第一ゲート抵抗１８Ａ、第二ゲート抵抗１９Ａを直列に接続し、第一ゲート抵抗１８Ａと第二ゲート抵抗１９Ａの直列接続した接続点２０Ａとの間に第二ゲート端子３から接続点２０Ａへ電流を流すことのできるバイパス手段としてのダイオード２１Ａと、第一ソース端子４と第一ゲート抵抗１８Ｂ、第二ゲート抵抗１９Ｂを直列に接続し、第一ゲート抵抗１８Ｂと第二ゲート抵抗１９Ｂの直列接続した接続点２０Ｂとの間に第一ソース端子４から接続点２０Ｂへ電流を流すことのできるバイパス手段としてのダイオード２１Ｂを備えている。このダイオード２１Ｂは、双方向スイッチ１が逆阻止状態でオフしている、すなわち、第一ゲート端子２と第一ソース端子４の間の寄生容量に対して充電されていない際に、第一ソース端子４の電位が上昇した場合、第一ソース端子４からダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して第一ゲート端子２へ電流を流すことができ、第一ゲート端子２と第一ソース端子４の間の寄生容量に対して充電することができることとなる。また、第一ゲート抵抗１８Ａ、１８Ｂは、双方向スイッチ１のリードのインダクタンスと寄生容量による発振周波数を変更する抵抗と共用する構成となっており、また、第二ゲート抵抗１９Ａ、１９Ｂと並列にターンオフ速度を向上するスピードアップ回路としての第三ゲート抵抗２２Ａ、２２Ｂとダイオード２３Ａ、２３Ｂのそれぞれ直列回路となっている。
【００４３】
上記構成において、図示したフォトカプラよりゲート入力信号は、オフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、第二ソース端子５の電位が上昇した際に、ダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができる。
【００４４】
（実施の形態２）
図６において、図１〜図５と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００４５】
図６は、本実施の形態におけるゲート駆動回路１７Ｂは、接続点２０Ａ、２０Ｂから第一ソース端子４、第二ソース端子５へ電流を流すことができるように、バイパス手段としての定電圧ダイオード２４Ａ、２４Ｂを有している。定電圧ダイオード２４Ａ、２４Ｂはゲート駆動電源電圧を所望の電圧（例えば５Ｖ）とする手段と共用する構成となっている。定電圧ダイオード２４Ａ、２４Ｂは、第一ソース端子４、第二ソース端子５の何れかの電位が上昇した際には順方向に電流が流れ、第一ゲート端子２、あるいは第二ゲート端子３へ電流が流れる。また、第一ソース端子４、第二ソース端子５の何れかの電位が低下してツェナー電圧を上回った時、逆方向に電流が流れ、誤点弧を防止、あるいは第一ゲート端子２、あるいは第二ゲート端子３の保護を行なう。さらに、定電圧ダイオード２４Ａ、２４Ｂは、ゲート信号がＨｉとなった際に、駆動電源電圧を所望の電圧（ツェナー電圧）にクランプすることとなる。
【００４６】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができ、また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、第二ソース端子５の電位が上昇した際に、定電圧ダイオード２４Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができ、さらに、第一ソース端子４、第二ソース端子５の何れかの電位が低下してツェナー電圧を上回った時、逆方向に電流が流れ、誤点弧を防止することができる。
【００４７】
（実施の形態３）
図７において、図１〜図６と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００４８】
図７は、本実施の形態におけるゲート駆動回路１７Ｃは、第一ソース端子４、第二ソース端子５から接続点２０Ａ、２０Ｂへ電流を流す際の電流を定電流とすることができるように、バイパス手段としての定電流ダイオード２５Ａ、２５Ｂを有している。定電流ダイオード２５Ａ、２５Ｂは、第一ソース端子４あるいは第二ソース端子５の電位が上昇した際に第一ゲート端子２、あるいは第二ゲート端子３へ流れようとする電流を制限することとなる。
【００４９】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができ、また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、第二ソース端子５の電位が上昇した際に、定電流ダイオード２５Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができ、さらに、定電流ダイオード２５Ａ、２５Ｂにより、第一ゲート端子２、第二ゲート端子３への電流を制限することができ、第一ゲート端子２、第二ゲート端子３を保護することができる。
【００５０】
（実施の形態４）
図８において、図１〜図７と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００５１】
図８は、本実施の形態におけるゲート駆動回路１７Ｄは、低電位側を第二ソース端子５として説明する。第二ソース端子５から接続点２０Ｂへ電流を流すバイパス手段としてのダイオード２１Ｂを備えており、双方向スイッチ１がインバータ回路の上アームとし、また、誘導負荷が接続されていた場合、対向する下アームがターンオフした際、誘導負荷からの還流電流により第二ソース端子５の電位が上昇することとなる。ここで、双方向スイッチ１は、上下アーム短絡を防止しつつ、上アームに還流電流を流すことができる状態とするため、第一モードとなっている。その時、第二ゲート端子３と第一ゲート端子２間の寄生容量と、第一ゲート端子２と第一ソース端子４間の寄生容量に対して、ダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して充電することができることとなる。また、低電位側を第二ソース端子５として説明したが、低電位側が第一ソース端子４の場合も、双方向スイッチ１は双方向に電流を制御することができるため、同様の動作となるため、詳細な説明は省略する。
【００５２】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ、１９Ｂ、第一ゲート抵抗１８Ａ、１８Ｂを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ、１８Ｂ、第三ゲート抵抗２２Ａ、２２Ｂ、ダイオード２３Ａ、２３Ｂを介して引き抜くこと、すなわちターンオフすることができる。また、インバータなどを構成した際に、低電位側に接続した例えば第二ソース端子５の電位が上昇した際に、ダイオード２１Ｂ、第一ゲート抵抗１８Ｂを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ、１９Ｂを介さずに、高速に充電することができ、誘導負荷等が負荷として接続された際に電位が上昇する低電位側の第二ソース端子５にのみバイパス手段としてのダイオード２１Ｂを追加したため、低コスト化を図ることができる。
【００５３】
（実施の形態５）
図９において、図１〜図８と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００５４】
本実施の形態におけるインバータ２６は、バイパス手段として低電位側の第二ソース端子に対応する第二ゲート端子にダイオード２１Ａ〜２１Ｆを備えたゲート駆動回路１７Ａ〜１７Ｆを実施の形態１で説明した双方向スイッチ１をインバータ２６の各アームに配置した双方向スイッチ１ａ〜１ｆに接続しており、負荷としてブラシレスＤＣモータ２７が接続されている。ブラシレスＤＣモータ２７は、例えば各相の下アームがターンオフした際であっても、相電流は連続して流れようとするため、ダイオード２１Ａ〜２１Ｆを備えたゲート駆動回路１７Ａ〜１７Ｆにより、導通速度を高め、双方向スイッチ１ａ〜１ｆが第一モードあるいは第二モードで通電を開始するまでの時間を短縮することができる。
【００５５】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ〜１９Ｌ、第一ゲート抵抗１８Ａ〜１８Ｌを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ〜１８Ｌ、第三ゲート抵抗２２Ａ〜２２Ｌ、ダイオード２３Ａ〜２３Ｌを介して引き抜くこと、すなわちターンオフすることができる。また、ブラシレスＤＣモータ２７からの還流電流により、低電位側に接続した第二ソース端子５の電位が上昇した際に、ダイオード２１Ａ〜２１Ｆ、第一ゲート抵抗１８Ｇ〜１８Ｌを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ｇ〜１９Ｌを介さずに、高速に充電することができ、双方向スイッチ１は高速に導通を開始することができるため、ブラシレスＤＣモータ２７の相電流の落ち込みを抑制することができると同時に各相電圧の過渡的な上昇を防止することができる。
【００５６】
（実施の形態６）
図１０において、図１〜図９と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００５７】
本実施の形態におけるマトリックスコンバータ２８は、バイパス手段として第一ゲート端子および第二ゲート端子の双方に接続したダイオード２１Ａ〜２１Ｌを備えたゲート駆動回路１７Ａ〜１７Ｆを実施の形態１で説明した双方向スイッチ１をマトリックスコンバータ２８の各アームに配置した双方向スイッチ１ａ〜１ｆに接続しており、負荷としてブラシレスＤＣモータ２７が接続されている。ブラシレスＤＣモータ２７は、例えば各相の何れか低電位側のアームがターンオフした際であっても、相電流は連続して流れようとするため、ダイオード２１Ａ〜２１Ｌを備えたゲート駆動回路１７Ａ〜１７Ｆにより、導通速度を高め、双方向スイッチ１ａ〜１ｆが第一モードあるいは第二モードで通電を開始するまでの時間を短縮することができる。
【００５８】
上記構成において、ゲート入力信号がオフからオンに切換る際、第二ゲート抵抗１９Ａ〜１９Ｌ、第一ゲート抵抗１８Ａ〜１８Ｌを介してターンオンすることができる。また、オフ信号が入力された際には、第一ゲート端子２と第一ソース端子４間、あるいは第二ゲート端子３と第二ソース端子５間に蓄積された電荷を第一ゲート抵抗１８Ａ〜１８Ｌ、第三ゲート抵抗２２Ａ〜２２Ｌ、ダイオード２３Ａ〜２３Ｌを介して引き抜くこと、すなわちターンオフすることができる。また、ブラシレスＤＣモータ２７からの還流電流により、例えば、交流電源２９の電源電圧の０〜πまでの周期の際に、双方向スイッチ１ｂ、１ｄ、あるいは１ｆがターンオフした際に双方向スイッチ１ａ、１ｃ、あるいは１ｅの第二ソース端子５の電位が上昇するため、ダイオード２１Ａ〜２１Ｆ、第一ゲート抵抗１８Ａ〜１８Ｆを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第一ゲート端子２と第一ソース端子４の間の寄生容量へ第二ゲート抵抗１９Ａ〜１９Ｆを介さずに、高速に充電することができ、双方向スイッチ１は高速に導通を開始することができるため、ブラシレスＤＣモータ２７の相電流の落ち込みを抑制することができると同時に各相電圧の過渡的な上昇を防止することができる。交流電源２９の電源電圧のπ〜２πまでの周期の際には、同様に双方向スイッチ１ａ、１ｃ、あるいは１ｅがターンオフした際に双方向スイッチ１ｂ、１ｄ、あるいは１ｆの第一ソース端子４の電位が上昇するため、ダイオード２１Ｇ〜２１Ｌ、第一ゲート抵抗１８Ａ〜１８Ｆを介して、第一ゲート端子２と第二ゲート端子３の間の寄生容量、および第二ゲート端子３と第二ソース端子５の間の寄生容量へ第二ゲート抵抗１９Ａ〜１９Ｆを介さずに、高速に充電することができる。
【産業上の利用可能性】
【００５９】
本発明にかかる発明は、モータ駆動装置の半導体として使用される双方向スイッチのゲート駆動回路についての発明であり、ダブルゲートを有したＧａＮ双方向スイッチに使用されるゲート駆動回路において、何れか一方向にのみ通電可能な逆阻止モード（第一モードおよび第二モード）への移行の高速化を図るものであり、モータ駆動用のインバータあるいはマトリックスコンバータ装置に適用できる。
【符号の説明】
【００６０】
１ 双方向スイッチ
１ａ〜１ｆ 双方向スイッチ
２ 第一ゲート端子
３ 第二ゲート端子
４ 第一ソース端子
５ 第二ソース端子
６ 基板
７ バッファ層
８ 半導体層積層体
９ ＧａＮ層
１０ ＡｌＧａＮ層
１１Ａ 第１のオーミック電極
１１Ｂ 第２のオーミック電極
１２Ａ 第１のｐ型半導体層
１２Ｂ 第２のｐ型半導体層
１３Ａ 第１のゲート電極
１３Ｂ 第２のゲート電極
１４ 保護膜
１５ 第１のトランジスタ
１６ 第２のトランジスタ
１７ ゲート駆動回路
１７Ａ〜１７Ｆ ゲート駆動回路
１８Ａ、１８Ｂ 第一ゲート抵抗
１８Ａ〜１８Ｌ 第一ゲート抵抗
１９Ａ、１９Ｂ 第二ゲート抵抗
１９Ａ〜１９Ｌ 第二ゲート抵抗
２０Ａ、２０Ｂ 接続点
２１Ａ、２１Ｂ ダイオード
２１Ａ〜２１Ｌ ダイオード
２２Ａ、２２Ｂ 第三ゲート抵抗
２２Ａ〜２２Ｌ 第三ゲート抵抗
２３Ａ、２３Ｂ ダイオード
２３Ａ〜２３Ｌ ダイオード
２４Ａ、２４Ｂ 定電圧ダイオード
２５Ａ、２５Ｂ 定電流ダイオード
２６ インバータ
２７ ブラシレスＤＣモータ
２８ マトリックスコンバータ
【特許請求の範囲】
【請求項１】
基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ゲート端子あるいは第二ゲート端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ソース端子あるいは第二ソース端子の電位変動が発生した際に、前記第一ソース端子あるいは第二ソース端子から前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設けたことを特徴とする双方向スイッチのゲート駆動回路。
【請求項２】
バイパス手段は、第一ゲート抵抗と第二ゲート抵抗の接続点側からソース端子側に対する電流を流すこともできるように構成したことを特徴とする請求項１記載の双方向スイッチのゲート駆動回路。
【請求項３】
バイパス手段は、ダイオードであることを特徴とする請求項１記載の双方向スイッチのゲート駆動回路。
【請求項４】
バイパス手段は、定電流ダイオードであることを特徴とする請求項１記載の双方向スイッチのゲート駆動回路。
【請求項５】
バイパス手段は、定電圧ダイオードであることを特徴とする請求項１あるいは２記載の双方向スイッチのゲート駆動回路。
【請求項６】
バイパス手段は、低電位側の第一ソース端子あるいは第二ソース端子に対応する第一ゲート端子あるいは第二ゲート端子にのみ接続したことを特徴とする請求項１から５何れかに記載の双方向スイッチのゲート駆動回路。
【請求項７】
バイパス手段は、第一ゲート端子および第二ゲート端子の双方に接続したことを特徴とする請求項１から５何れかに記載の双方向スイッチのゲート駆動回路。
【請求項８】
バイパス手段は、ゲート駆動電源電圧を所望の電圧とする定電圧ダイオードと共用することを特徴とする請求項５記載の双方向スイッチのゲート駆動回路。
【請求項９】
ゲート端子側に接続した第一ゲート抵抗は、双方向スイッチのリードのインダクタンスと寄生容量による発振周波数を変更する抵抗と共用することを特徴とする請求項１から８何れかに記載の双方向スイッチのゲート駆動回路。
【請求項１０】
第二ゲート抵抗と並列にターンオフ速度を向上するスピードアップ回路を備えたことを特徴とする請求項１から９何れかに記載の双方向スイッチのゲート駆動回路。
【請求項１１】
スピードアップ回路は、第三ゲート抵抗とダイオードの直列回路であることを特徴とする請求項１から１０何れかに記載の双方向スイッチのゲート駆動回路。
【請求項１２】
請求項１から１１何れかに記載の双方向スイッチのゲート駆動回路を用いたインバータ。
【請求項１３】
請求項１から５あるいは請求項７から１１何れかに記載の双方向スイッチのゲート駆動回路を用いたマトリックスコンバータ。
【請求項１】
基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続された第一ソース端子と、前記第２のオーミック電極に接続された第二ソース端子を備え、前記第一ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記第一ソース端子から前記第二ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記第一ソース端子から前記第二ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチに適用するゲート駆動回路であって、前記第一ゲート端子あるいは第二ゲート端子の少なくとも何れか一方と第一ゲート抵抗、第二ゲート抵抗を直列に接続し、前記第一ソース端子あるいは第二ソース端子の電位変動が発生した際に、前記第一ソース端子あるいは第二ソース端子から前記第一ゲート抵抗と第二ゲート抵抗の接続点側へ電流を流すことのできるバイパス手段を設けたことを特徴とする双方向スイッチのゲート駆動回路。
【請求項２】
バイパス手段は、第一ゲート抵抗と第二ゲート抵抗の接続点側からソース端子側に対する電流を流すこともできるように構成したことを特徴とする請求項１記載の双方向スイッチのゲート駆動回路。
【請求項３】
バイパス手段は、ダイオードであることを特徴とする請求項１記載の双方向スイッチのゲート駆動回路。
【請求項４】
バイパス手段は、定電流ダイオードであることを特徴とする請求項１記載の双方向スイッチのゲート駆動回路。
【請求項５】
バイパス手段は、定電圧ダイオードであることを特徴とする請求項１あるいは２記載の双方向スイッチのゲート駆動回路。
【請求項６】
バイパス手段は、低電位側の第一ソース端子あるいは第二ソース端子に対応する第一ゲート端子あるいは第二ゲート端子にのみ接続したことを特徴とする請求項１から５何れかに記載の双方向スイッチのゲート駆動回路。
【請求項７】
バイパス手段は、第一ゲート端子および第二ゲート端子の双方に接続したことを特徴とする請求項１から５何れかに記載の双方向スイッチのゲート駆動回路。
【請求項８】
バイパス手段は、ゲート駆動電源電圧を所望の電圧とする定電圧ダイオードと共用することを特徴とする請求項５記載の双方向スイッチのゲート駆動回路。
【請求項９】
ゲート端子側に接続した第一ゲート抵抗は、双方向スイッチのリードのインダクタンスと寄生容量による発振周波数を変更する抵抗と共用することを特徴とする請求項１から８何れかに記載の双方向スイッチのゲート駆動回路。
【請求項１０】
第二ゲート抵抗と並列にターンオフ速度を向上するスピードアップ回路を備えたことを特徴とする請求項１から９何れかに記載の双方向スイッチのゲート駆動回路。
【請求項１１】
スピードアップ回路は、第三ゲート抵抗とダイオードの直列回路であることを特徴とする請求項１から１０何れかに記載の双方向スイッチのゲート駆動回路。
【請求項１２】
請求項１から１１何れかに記載の双方向スイッチのゲート駆動回路を用いたインバータ。
【請求項１３】
請求項１から５あるいは請求項７から１１何れかに記載の双方向スイッチのゲート駆動回路を用いたマトリックスコンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１７２４２５（Ｐ２０１１−１７２４２５Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３５５７８（Ｐ２０１０−３５５７８）
【出願日】平成２２年２月２２日（２０１０．２．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月２２日（２０１０．２．２２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]