同期信号検出回路および半導体集積回路
【課題】水平方向の描画開始位置を決定する同期信号の検出精度を向上させることができる同期信号検出回路および半導体集積回路を提供する。
【解決手段】同期信号検出回路は、単位検出回路のうちの偶数番目の単位検出回路からなり、偶数番目の単位検出回路による単位検出結果にもとづいた偶数側検出結果を出力する偶数側検出回路と、奇数番目の単位検出回路からなり、奇数番目の単位検出回路による単位検出結果にもとづいて奇数側検出結果を出力する奇数側検出回路と、偶数側検出結果と奇数側検出結果とを比較し、比較の結果に応じて、偶数側検出結果と奇数側検出結果とのいずれかにもとづいて、有効エッジのタイミングを判定する判定回路とを有し、同期信号の有効エッジの多相クロック信号のクロックエッジに対するタイミングを判定する。
【解決手段】同期信号検出回路は、単位検出回路のうちの偶数番目の単位検出回路からなり、偶数番目の単位検出回路による単位検出結果にもとづいた偶数側検出結果を出力する偶数側検出回路と、奇数番目の単位検出回路からなり、奇数番目の単位検出回路による単位検出結果にもとづいて奇数側検出結果を出力する奇数側検出回路と、偶数側検出結果と奇数側検出結果とを比較し、比較の結果に応じて、偶数側検出結果と奇数側検出結果とのいずれかにもとづいて、有効エッジのタイミングを判定する判定回路とを有し、同期信号の有効エッジの多相クロック信号のクロックエッジに対するタイミングを判定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザープリンタやコピー機において、水平方向（主走査方向）の描画開始位置を決定する同期信号のタイミングを検出する同期信号検出回路および半導体集積回路に関するものである。
【背景技術】
【０００２】
レーザープリンタやコピー機においては、正しい位置に描画を行うために、一定の周期でスキャンする描画用のレーザービームを、スキャンのタイミングに同期して、画像データに応じて変調（例えば、パルス幅変調（ＰＷＭ））する必要がある。そのため、レーザービームを所定の位置に配設したセンサーに入射し、センサーが出力する同期信号のタイミングを検出することでスキャンのタイミングを検出している。
【０００３】
このタイミングの検出には、大別して２通りの手法が知られている。１つは、特許文献１，２に開示されているように、同期信号検出用の多相のクロック信号のエッジで同期信号をサンプリングすることで、そのエッジのタイミングを検出する手法である。もう１つは、特許文献３に開示されているように、多相のクロック信号を同期信号のエッジでサンプリングすることで、同期信号のエッジのタイミングを検出する手法である。
【０００４】
同期信号のエッジのタイミングの検出精度（分解能）を向上させるためには、例えば、検出用のクロック信号を１つだけ使用する場合、その検出用クロック信号の周波数を高くしたり、上記のように、多相クロック信号を利用したりすることが行われる。
【０００５】
例えば、特許文献１には、φ０〜φ３、φ０’〜φ３’の８相のクロック信号を利用することが記されている。この８相のクロック信号を、互いに逆相のクロック信号対からなる４組に分け、それぞれの組の中でどちらのクロック信号が先に同期信号のエッジを検知したか、すなわち、同期信号のエッジの後で、どちらのクロック信号のエッジが先に変化したかに基づいて、同期信号のエッジのタイミングを検出する。
【０００６】
通常状態であれば、８相のクロック信号のうち、隣り合うクロック信号の位相が逆転することはなく、両者の位相差も保たれた状態になると考えられるため、特許文献１のタイミング検出回路は問題なく動作する。
【０００７】
しかし、動作周波数が非常に高くなり、隣り合うクロック信号の位相差が短くなると、何らかの外部要因等で、一部の隣り合うクロック信号の位相が逆転する可能性が高くなる。この場合、デコーダへの入力が、想定した組合せ（特許文献１の表１に示されているもの）のいずれとも一致せず、エラー（検知不可能）になる。そのため、検出精度の向上のために、クロック信号の相数を増やすことが難しいという問題があった。
【０００８】
【特許文献１】特開２００８−５５７５０号公報
【特許文献２】特開２００５−１４５２５号公報
【特許文献３】特開平７−７２４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、前記従来技術の問題点を解消し、水平方向の描画開始位置を決定する同期信号の検出精度を向上させることができる同期信号検出回路および半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、同一の周波数を持ち、順番にクロックエッジを有する０番目から２ｎ−１番目（ｎは２以上の整数）までの多相クロック信号のうちの、対応するクロック信号が供給され、該供給されたクロック信号のクロックエッジと同期信号の有効エッジとの時間的関係を検出する０番目から２ｎ−１番目までの単位検出回路を備え、該同期信号の有効エッジの該多相クロック信号のクロックエッジに対するタイミングを判定する同期信号検出回路であって、
前記単位検出回路のうちの偶数番目の単位検出回路からなり、該偶数番目の単位検出回路による単位検出結果にもとづいた偶数側検出結果を出力する偶数側検出回路と、奇数番目の単位検出回路からなり、該奇数番目の単位検出回路による単位検出結果にもとづいて奇数側検出結果を出力する奇数側検出回路と、
前記偶数側検出結果と奇数側検出結果とを比較し、該比較の結果に応じて、該偶数側検出結果と奇数側検出結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定する判定回路とを有することを特徴とする同期信号検出回路を提供するものである。
【００１１】
ここで、前記単位検出回路は、前記対応するクロック信号のクロックエッジで前記同期信号をサンプリングするものであり、
前記偶数側検出回路は、前記偶数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記偶数側検出結果として出力し、前記奇数側検出回路は、前記奇数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記奇数側検出結果として出力することが好ましい。
【００１２】
また、ｎが偶数であり、
前記偶数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの偶数側単位比較回路に構成され、前記偶数側検出回路は、該１番目からｎ／２番目までの偶数側単位比較回路が出力する単位比較結果を偶数側比較結果として出力し、
前記奇数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの奇数側単位比較回路に構成され、前記奇数側検出回路は、該１番目からｎ／２番目までの奇数側単位比較回路が出力する単位比較結果を奇数側比較結果として出力することが好ましい。
【００１３】
また、前記１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−２番目の単位検出回路と２ｋ−２番目の単位検出回路とからなる（ｊ、ｋは互いに異なる１からｎまでの整数）場合に、
前記１番目からｎ／２番目までの奇数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−１番目の単位検出回路と２ｋ−１番目の単位検出回路とからなり、
前記判定回路は、前記偶数側検出結果と奇数側検出結果とが同一であるか異なるかに応じて、前記偶数側比較結果と奇数側比較結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定することが好ましい。
【００１４】
また、前記１番目からｎ／２番目までの偶数側単位比較回路は、それぞれ、前記単位検出回路のうちの２ｉ−２番目（ｉは１からｎ／２までの整数）の単位検出回路と２ｉ−２＋ｎ番目の単位検出回路とからなり、
前記１番目からｎ／２番目までの奇数側単位比較回路は、前記単位検出回路のうちの２ｉ−１番目の単位検出回路と２ｉ−１＋ｎ番目の単位検出回路からなることが好ましい。
【００１５】
また、本発明は、上記のいずれかに記載の同期信号検出回路と、前記多相クロック信号を生成し、該同期信号検出回路に供給するクロック信号供給回路とを含む半導体集積回路を提供する。
【発明の効果】
【００１６】
本発明によれば、多相クロック信号の各々に対応する単位検出回路を、偶数側検出回路と奇数側検出回路とに分けることによって、位相が正常な時の同期信号の検出精度（分解能）を従来の２倍とすることができ、位相が逆転した場合であっても、従来と同じ検出精度を得ることができる。これにより、同期信号の検出精度（すなわち、描画開始位置の検出精度）を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の同期信号検出回路および半導体集積回路を詳細に説明する。
【００１８】
図１は、本発明の同期信号検出回路の構成を表す一実施形態の概略図である。同図に示す同期信号検出回路１０は、同期信号検出用の１６相のクロック信号ＰＨ０〜１５の各々のクロックエッジ（本実施形態では、立上りエッジ）に対する、同期信号ＴＲの有効エッジ（本実施形態では、立下りエッジ）のタイミングを判定し、その判定結果を出力するものである。検出回路１０は、偶数側検出回路１２と、奇数側検出回路１４と、比較器＆デコーダ１６とによって構成されている。
【００１９】
ここで、１６相のクロック信号ＰＨ０〜１５は、同一の周波数を持ち、１周期の時間内において、それぞれ、所定の時間ずつずれたタイミングで順番にクロックエッジを有する。また、１６相のクロック信号ＰＨ０〜１５のうち、クロック信号ＰＨ０とＰＨ８、ＰＨ１とＰＨ９、ＰＨ２とＰＨ１０、ＰＨ３とＰＨ１１、ＰＨ４とＰＨ１２、ＰＨ５とＰＨ１３、ＰＨ６とＰＨ１４、ＰＨ７とＰＨ１５は、それぞれ、逆相の（位相が１８０°ずれた）クロック信号である。
【００２０】
偶数側検出回路１２は、１６相のクロック信号ＰＨ０〜１５の各々に対応する１６個の単位検出回路１８ｚ（ｚ＝０〜１５の整数）のうちの、偶数番目のクロック信号ＰＨｘ（ｘ＝０，２，４，６，８，１０，１２，１４）に対応する８個の単位検出回路（偶数側単位検出回路）１８ｘを含む。偶数側検出回路１２は、偶数側単位検出回路１８ｘによる単位検出結果（偶数側単位検出結果）に基づいて偶数側検出結果を出力する。
【００２１】
一方、奇数側検出回路１４は、１６相のクロック信号ＰＨ０〜１５の各々に対応する１６個の単位検出回路１８ｚのうちの、奇数番目のクロック信号ＰＨｙ（ｙ＝１，３，５，７，９，１１，１３，１５）に対応する８個の単位検出回路（奇数側単位検出回路）１８ｙを含む。奇数側検出回路１４は、奇数側単位検出回路１８ｙによる単位検出結果（奇数側単位検出結果）に基づいて奇数側検出結果を出力する。
【００２２】
比較器＆デコーダ１６は、本発明の判定回路に相当するものであり、偶数側検出結果と奇数側検出結果とを比較し、両者の比較の結果（両者の値が一致するか不一致か）に応じて、偶数側検出結果と奇数側検出結果とのいずれかに基づいて、その検出結果の値をデコードし、最初に同期信号ＴＲを検出したクロック信号ＰＨｚを特定することにより、同期信号ＴＲの有効エッジのタイミングを判定し、判定結果ＰＨＡＳＥを出力する。
【００２３】
次に、単位検出回路１８ｚについて説明する。
【００２４】
１６個の単位検出回路１８ｚの各々には、１６相のクロック信号ＰＨ０〜１５のうちの、対応するクロック信号ＰＨｚが供給される。単位検出回路１８ｚは、供給されたクロック信号ＰＨｚのクロックエッジと同期信号ＴＲの有効エッジとの時間的関係を検出する。単位検出回路１８ｚの各々は、２つのフリップフロップ（ＦＦ）２０，２２によって構成されている。
【００２５】
前段のＦＦ２０のデータ入力端子には同期信号ＴＲが入力され、後段のＦＦ２２のデータ入力端子には前段のＦＦ２０の出力信号が入力される。ＦＦ２０，２２のクロック入力端子には、クロック信号ＰＨｚが入力される。ＦＦ２２の出力信号、すなわち、単位検出回路１８ｚの出力信号は、比較器＆デコーダ１６に入力されるとともに、逆相の単位検出回路１８ｚのセット端子ＳＢにも入力される。
【００２６】
クロック信号ＰＨｚの立上りエッジに同期して、ＦＦ２０には、その時点での同期信号ＴＲが保持（サンプリング）され、ＦＦ２２にはＦＦ２０の出力信号（１クロック前のクロック信号ＰＨｚでＦＦ２０に保持された同期信号ＴＲ）が保持される。すなわち、同期信号ＴＲは、クロック信号ＰＨｚの２クロック後にＦＦ２２に保持される。ＦＦ２２の出力信号は、各々の単位検出回路１８ｚの単位検出結果として出力される。
【００２７】
また、前述の通り、単位検出回路１８ｚのＦＦ２２の出力信号は、その逆相の単位検出回路１８ｚのＦＦ２２のセット端子ＳＢに入力される。単位検出回路１８ｚの出力信号がＨの場合、その逆相の単位検出回路１８ｚのＦＦ２２は上記の通りに動作する。一方、単位検出回路１８ｚの出力信号がＬの場合、その逆相の単位検出回路１８ｚのセット端子がＬとなり、逆相の単位検出回路１８ｚの出力信号は強制的にＨとなる。
【００２８】
ここで、偶数側検出回路１２は、偶数側単位検出結果に基づいて、偶数側単位検出回路１８ｘのいずれが最初に同期信号ＴＲの立下りエッジを検出したかを示す信号を偶数側検出結果として出力する。一方、奇数側検出回路１４は、奇数側単位検出結果に基づいて、奇数側単位検出回路１８ｙのいずれが最初に同期信号ＴＲの立下りエッジを検出したかを示す信号を奇数側検出結果として出力する。
【００２９】
次に、検出回路１０の動作を説明する。
まず、クロック信号ＰＨ０〜１５の位相が正常な場合の動作を説明する。
【００３０】
例えば、クロック信号ＰＨ４に対応する単位検出回路１８4で最初に同期信号ＴＲの立下りエッジが検出された場合、それぞれの単位検出回路１８ｚのＦＦ２２の出力信号は下記表１の通りとなる。
【００３１】
【表１】
【００３２】
この場合、同期信号ＴＲが立ち下がった後、クロック信号ＰＨ４の立上りエッジで最初に単位検出回路１８4に同期信号ＴＲのＬ（０）が保持され、続いて、クロック信号ＰＨ５〜１１に対応する単位検出回路１８5〜１８11にもＬが保持される。一方、単位検出回路１８4〜１８11の出力信号がセット端子に入力される逆相の単位検出回路１８12〜１８15および１８0〜１８3の出力信号はＨ（１）に固定される。
【００３３】
表１に示すように、偶数側検出回路１２に含まれる単位検出回路１８ｘのＦＦ２２の出力信号の値（偶数側検出結果）と、奇数側検出回路１４に含まれる単位検出回路１８ｙのＦＦ２２の出力信号の値（奇数側検出結果）は等しくなっている。
【００３４】
また、クロック信号ＰＨ５に対応する単位検出回路１８5で最初に同期信号ＴＲの立下りエッジが検出された場合、それぞれの単位検出回路１８ｚのＦＦ２２の出力信号は下記表２の通りとなる。
【００３５】
【表２】
【００３６】
この場合、同期信号ＴＲが立ち下がった後、クロック信号ＰＨ５の立上りエッジで最初に単位検出回路１８5に同期信号ＴＲのＬが保持され、続いて、クロック信号ＰＨ６〜１２に対応する単位検出回路１８6〜１８12にもＬが保持される。一方、単位検出回路１８5〜１８12の出力信号がセット端子に入力される逆相の単位検出回路１８13〜１８15および１８0〜１８4の出力信号はＨに固定される。
【００３７】
表２に示すように、偶数側検出回路１２に含まれる単位検出回路１８ｘのＦＦ２２の出力信号の値（偶数側検出結果）と、奇数側検出回路１４に含まれる単位検出回路１８ｙのＦＦ２２の出力信号の値（奇数側検出結果）は異なっている。
【００３８】
検出回路１０では、比較器＆デコーダ１６により、偶数側検出結果と奇数側検出結果とを比較し、両者の値が等しい時には偶数側検出結果をデコードし、異なっている時には奇数側検出結果をデコードする。そして、デコード値に基づいて、ＦＦ２２の値が最初に０となっている単位検出回路１８ｚを特定することによって、どのクロック信号ＰＨｚに対応する単位検出回路１８ｚが最初に同期信号ＴＲを検出したかを判定し、判定結果ＰＨＡＳＥを出力する。
【００３９】
続いて、隣り合うクロック信号の位相が逆転した場合の動作を説明する。
【００４０】
隣り合うクロック信号ＰＨ３とＰＨ４の位相が逆転しており、クロック信号ＰＨ４が先に立ち上がり、続いて、クロック信号ＰＨ３が立ち上がる場合を考える。例えば、クロック信号ＰＨ４の立上りエッジのタイミングでは同期信号ＴＲがＨであり、その後、同期信号ＴＲが立ち下がって、クロック信号ＰＨ３の立上りエッジのタイミングでは同期信号ＴＲがＬになっているものとする。
【００４１】
この場合、まず、クロック信号ＰＨ４に対応する単位検出回路１８4に同期信号ＴＲのＨが保持され、続くクロック信号ＰＨ３の立上りエッジで最初に単位検出回路１８3に同期信号ＴＲのＬが保持される。下記表３に示すように、単位検出回路１８ｚの出力期待値は表１と同じ値であるが、誤検出値のように、単位検出回路１８4の値（１）と単位検出回路１８3の値（０）が逆転した形となる。
【００４２】
【表３】
【００４３】
例えば、特許文献１のタイミング検出回路では、上記表３の誤検出値をデコードできないため、同期信号ＴＲの検出結果が無効となり、描画開始位置の期待値からの誤差が大きくなる。これに対し、本実施形態の検出回路１０の場合、それぞれの単位検出回路１８ｚのＦＦ２２の出力信号は下記表４に示す通りとなる。表４における期待値と誤検出値の値は、表３に示すものと同じである。
【００４４】
【表４】
【００４５】
検出回路１０では、１６個の単位検出回路が、偶数番目の８個の単位検出回路１８ｘを含む偶数側検出回路１２と、奇数番目の８個の単位検出回路１８ｙを含む奇数側検出回路１４とに分けられている。表４から分かるように、偶数側検出結果（誤検出値）と奇数側検出結果（誤検出値）は異なっているため、前述のように、比較器＆デコーダ１６によって奇数側検出結果（誤検出値）がデコードされる。
【００４６】
その結果、同期信号ＴＲを最初に検出したクロック信号ＰＨｚは、クロック信号ＰＨ３であると判定される。この場合、ＰＷＭ信号の描画開始位置の期待値からの誤差は、隣り合うクロック信号ＰＨ３とＰＨ４の位相分のみとなり、描画開始位置の検出精度（分解能）としては正常時の半分となる。なお、他の隣り合うクロック信号ＰＨｚ間の位相のいずれかが逆転した場合も全く同じである。
【００４７】
つまり、検出回路１０では、多相クロック信号の各々に対応する単位検出回路を、偶数側検出回路と奇数側検出回路とに分けることによって、位相が正常な時の同期信号の検出精度（分解能）を従来（例えば、特許文献１）の２倍とすることができ、位相が逆転した場合であっても、従来と同じ検出精度を得ることができる。これにより、同期信号の検出精度（すなわち、描画開始位置の検出精度）を向上させることができる。
【００４８】
なお、同期信号検出用の多相クロック信号の相数は４以上の偶数であれば、０番目から２ｎ−１番目（ｎは２以上の整数）までの多相クロック信号とすることができる。また、同期検出用の多相クロック信号の相数を４の倍数とする（上記のｎを偶数とする）ことが望ましい。いずれの場合においても、単位検出回路は、多相クロック信号に含まれる各々のクロック信号に１対１に対応して設けられる。
【００４９】
相数を４の倍数とする場合、偶数側単位検出回路は、１番目からｎ／２番目までの偶数側単位比較回路に（として）構成することができる。偶数側単位比較回路は、それぞれが２個の単位検出回路からなり、２個の単位検出回路のいずれが先に有効エッジを検出したかを示す単位比較結果を単位検出結果として出力する。偶数側検出回路は、１番目からｎ／２番目までの偶数側単位比較回路が出力する単位比較結果を偶数側比較結果として出力する。
【００５０】
一方、奇数側単位検出回路は、１番目からｎ／２番目までの奇数側単位比較回路に（として）構成することができる。奇数側単位比較回路は、それぞれが２個の単位検出回路からなり、２個の単位検出回路のいずれが先に有効エッジを検出したかを示す単位比較結果を単位検出結果として出力する。奇数側検出回路は、１番目からｎ／２番目までの奇数側単位比較回路が出力する単位比較結果を奇数側比較結果として出力する。
【００５１】
上記比較回路を構成するのは、上記のように、比較結果を得ることによって多相クロック信号のそれぞれのクロックエッジのタイミングでのサンプリング結果の利用を容易にすることが第１の目的であり、多相クロック信号のうちの特定のものを組み合わせることは必須ではない。つまり、単位比較結果が０になる個数が同数となる組合せであれば、どのような組合せであってもよい。
【００５２】
例えば、偶数側検出回路では、それぞれ、クロック信号ＰＨ０とＰＨ２、クロック信号ＰＨ４とＰＨ６、クロック信号ＰＨ８とＰＨ１０、クロック信号ＰＨ１２とＰＨ１４に対応する単位検出回路を組み合わせると、クロック信号ＰＨ４で最初に同期信号ＴＲを検出した場合、単位検出回路１８0〜１８14のＦＦ２２の出力信号は、１，１，０，０，０，０，１，１，になる。
【００５３】
また、偶数側単位比較回路の組合せ方と奇数側単位比較回路の組合せ方とが同一であることが望ましい。
【００５４】
つまり、１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、単位検出回路のうちの２ｊ−２番目の単位検出回路と２ｋ−２番目の単位検出回路とからなる（ｊ、ｋは互いに異なる１からｎまでの整数）場合に、１番目からｎ／２番目までの奇数側単位比較回路が、それぞれ、単位検出回路のうちの２ｊ−１番目の単位検出回路と２ｋ−１番目の単位検出回路とからなるようにする。
【００５５】
これにより、判定回路は、偶数側検出結果と奇数側検出結果とが同一であるか異なるかに応じて、偶数側比較結果と奇数側比較結果とのいずれかに基づいて、有効エッジのタイミングを判定することができる。すなわち、判定回路は、偶数側検出結果と奇数側検出結果とを比較するのみで、どちらの検出結果をデコードすればよいのかを決めることができる。
【００５６】
上記の偶数側検出回路の組合せ例の場合、奇数側検出回路も同様に、クロック信号ＰＨ１とＰＨ３、クロック信号ＰＨ５とＰＨ７、クロック信号ＰＨ９とＰＨ１１、クロック信号ＰＨ１３とＰＨ１５に対応する単位検出回路を組み合わせると、偶数側検出結果と奇数側検出結果とを比較するのみで、どちらの検出結果をデコードすればよいのかを決めることができる。
【００５７】
ただし、組み合わせるクロック信号の位相差を大きくすることにより、安定した比較結果を得ることができる。
【００５８】
すなわち、１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、単位検出回路のうちの２ｉ−２番目（ｉは１からｎ／２までの整数）の単位検出回路と２ｉ−２＋ｎ番目の単位検出回路とからなるようにする。一方、１番目からｎ／２番目までの奇数側単位比較回路は、単位検出回路のうちの２ｉ−１番目の単位検出回路と２ｉ−１＋ｎ番目の単位検出回路からなるようにする。
【００５９】
また、本発明では、実施形態のように、多相クロック信号のクロックエッジで同期信号のレベルをサンプリング（保持）することによって、同期信号の有効エッジのタイミングを判定（検出）してもよいし、特許文献３に開示されているように、同期信号の有効エッジで多相クロック信号の各々のレベルをサンプリングすることによって、同期信号の有効エッジのタイミングを判定することもできる。
【００６０】
また、本発明の半導体集積回路は、本発明の同期信号検出回路と、同期信号検出用の多相クロック信号を生成し、同期信号検出回路に供給するクロック信号供給回路とを含むものである。クロック信号供給回路は、その具体的な回路構成は何ら限定されないが、例えば、特許文献１の図２に記載されたような、逓倍回路、遅延回路、インバータを利用した多相クロック回路を利用することができる。
【００６１】
また、本発明は、レーザープリンタやコピー機などの画像形成装置において、水平方向の描画開始位置を決定する同期信号のタイミングを検出する用途に限らず、同期信号の有効エッジを検出するあらゆる用途に適用できる。
【００６２】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【００６３】
【図１】本発明の同期信号検出回路の構成を表す一実施形態の概略図である。
【符号の説明】
【００６４】
１０ 同期信号検出回路
１２ 偶数側検出回路
１４ 奇数側検出回路
１６ 比較器＆デコーダ
１８ 単位検出回路
２０，２２ フリップフロップ（ＦＦ）
【技術分野】
【０００１】
本発明は、レーザープリンタやコピー機において、水平方向（主走査方向）の描画開始位置を決定する同期信号のタイミングを検出する同期信号検出回路および半導体集積回路に関するものである。
【背景技術】
【０００２】
レーザープリンタやコピー機においては、正しい位置に描画を行うために、一定の周期でスキャンする描画用のレーザービームを、スキャンのタイミングに同期して、画像データに応じて変調（例えば、パルス幅変調（ＰＷＭ））する必要がある。そのため、レーザービームを所定の位置に配設したセンサーに入射し、センサーが出力する同期信号のタイミングを検出することでスキャンのタイミングを検出している。
【０００３】
このタイミングの検出には、大別して２通りの手法が知られている。１つは、特許文献１，２に開示されているように、同期信号検出用の多相のクロック信号のエッジで同期信号をサンプリングすることで、そのエッジのタイミングを検出する手法である。もう１つは、特許文献３に開示されているように、多相のクロック信号を同期信号のエッジでサンプリングすることで、同期信号のエッジのタイミングを検出する手法である。
【０００４】
同期信号のエッジのタイミングの検出精度（分解能）を向上させるためには、例えば、検出用のクロック信号を１つだけ使用する場合、その検出用クロック信号の周波数を高くしたり、上記のように、多相クロック信号を利用したりすることが行われる。
【０００５】
例えば、特許文献１には、φ０〜φ３、φ０’〜φ３’の８相のクロック信号を利用することが記されている。この８相のクロック信号を、互いに逆相のクロック信号対からなる４組に分け、それぞれの組の中でどちらのクロック信号が先に同期信号のエッジを検知したか、すなわち、同期信号のエッジの後で、どちらのクロック信号のエッジが先に変化したかに基づいて、同期信号のエッジのタイミングを検出する。
【０００６】
通常状態であれば、８相のクロック信号のうち、隣り合うクロック信号の位相が逆転することはなく、両者の位相差も保たれた状態になると考えられるため、特許文献１のタイミング検出回路は問題なく動作する。
【０００７】
しかし、動作周波数が非常に高くなり、隣り合うクロック信号の位相差が短くなると、何らかの外部要因等で、一部の隣り合うクロック信号の位相が逆転する可能性が高くなる。この場合、デコーダへの入力が、想定した組合せ（特許文献１の表１に示されているもの）のいずれとも一致せず、エラー（検知不可能）になる。そのため、検出精度の向上のために、クロック信号の相数を増やすことが難しいという問題があった。
【０００８】
【特許文献１】特開２００８−５５７５０号公報
【特許文献２】特開２００５−１４５２５号公報
【特許文献３】特開平７−７２４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、前記従来技術の問題点を解消し、水平方向の描画開始位置を決定する同期信号の検出精度を向上させることができる同期信号検出回路および半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、同一の周波数を持ち、順番にクロックエッジを有する０番目から２ｎ−１番目（ｎは２以上の整数）までの多相クロック信号のうちの、対応するクロック信号が供給され、該供給されたクロック信号のクロックエッジと同期信号の有効エッジとの時間的関係を検出する０番目から２ｎ−１番目までの単位検出回路を備え、該同期信号の有効エッジの該多相クロック信号のクロックエッジに対するタイミングを判定する同期信号検出回路であって、
前記単位検出回路のうちの偶数番目の単位検出回路からなり、該偶数番目の単位検出回路による単位検出結果にもとづいた偶数側検出結果を出力する偶数側検出回路と、奇数番目の単位検出回路からなり、該奇数番目の単位検出回路による単位検出結果にもとづいて奇数側検出結果を出力する奇数側検出回路と、
前記偶数側検出結果と奇数側検出結果とを比較し、該比較の結果に応じて、該偶数側検出結果と奇数側検出結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定する判定回路とを有することを特徴とする同期信号検出回路を提供するものである。
【００１１】
ここで、前記単位検出回路は、前記対応するクロック信号のクロックエッジで前記同期信号をサンプリングするものであり、
前記偶数側検出回路は、前記偶数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記偶数側検出結果として出力し、前記奇数側検出回路は、前記奇数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記奇数側検出結果として出力することが好ましい。
【００１２】
また、ｎが偶数であり、
前記偶数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの偶数側単位比較回路に構成され、前記偶数側検出回路は、該１番目からｎ／２番目までの偶数側単位比較回路が出力する単位比較結果を偶数側比較結果として出力し、
前記奇数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの奇数側単位比較回路に構成され、前記奇数側検出回路は、該１番目からｎ／２番目までの奇数側単位比較回路が出力する単位比較結果を奇数側比較結果として出力することが好ましい。
【００１３】
また、前記１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−２番目の単位検出回路と２ｋ−２番目の単位検出回路とからなる（ｊ、ｋは互いに異なる１からｎまでの整数）場合に、
前記１番目からｎ／２番目までの奇数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−１番目の単位検出回路と２ｋ−１番目の単位検出回路とからなり、
前記判定回路は、前記偶数側検出結果と奇数側検出結果とが同一であるか異なるかに応じて、前記偶数側比較結果と奇数側比較結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定することが好ましい。
【００１４】
また、前記１番目からｎ／２番目までの偶数側単位比較回路は、それぞれ、前記単位検出回路のうちの２ｉ−２番目（ｉは１からｎ／２までの整数）の単位検出回路と２ｉ−２＋ｎ番目の単位検出回路とからなり、
前記１番目からｎ／２番目までの奇数側単位比較回路は、前記単位検出回路のうちの２ｉ−１番目の単位検出回路と２ｉ−１＋ｎ番目の単位検出回路からなることが好ましい。
【００１５】
また、本発明は、上記のいずれかに記載の同期信号検出回路と、前記多相クロック信号を生成し、該同期信号検出回路に供給するクロック信号供給回路とを含む半導体集積回路を提供する。
【発明の効果】
【００１６】
本発明によれば、多相クロック信号の各々に対応する単位検出回路を、偶数側検出回路と奇数側検出回路とに分けることによって、位相が正常な時の同期信号の検出精度（分解能）を従来の２倍とすることができ、位相が逆転した場合であっても、従来と同じ検出精度を得ることができる。これにより、同期信号の検出精度（すなわち、描画開始位置の検出精度）を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の同期信号検出回路および半導体集積回路を詳細に説明する。
【００１８】
図１は、本発明の同期信号検出回路の構成を表す一実施形態の概略図である。同図に示す同期信号検出回路１０は、同期信号検出用の１６相のクロック信号ＰＨ０〜１５の各々のクロックエッジ（本実施形態では、立上りエッジ）に対する、同期信号ＴＲの有効エッジ（本実施形態では、立下りエッジ）のタイミングを判定し、その判定結果を出力するものである。検出回路１０は、偶数側検出回路１２と、奇数側検出回路１４と、比較器＆デコーダ１６とによって構成されている。
【００１９】
ここで、１６相のクロック信号ＰＨ０〜１５は、同一の周波数を持ち、１周期の時間内において、それぞれ、所定の時間ずつずれたタイミングで順番にクロックエッジを有する。また、１６相のクロック信号ＰＨ０〜１５のうち、クロック信号ＰＨ０とＰＨ８、ＰＨ１とＰＨ９、ＰＨ２とＰＨ１０、ＰＨ３とＰＨ１１、ＰＨ４とＰＨ１２、ＰＨ５とＰＨ１３、ＰＨ６とＰＨ１４、ＰＨ７とＰＨ１５は、それぞれ、逆相の（位相が１８０°ずれた）クロック信号である。
【００２０】
偶数側検出回路１２は、１６相のクロック信号ＰＨ０〜１５の各々に対応する１６個の単位検出回路１８ｚ（ｚ＝０〜１５の整数）のうちの、偶数番目のクロック信号ＰＨｘ（ｘ＝０，２，４，６，８，１０，１２，１４）に対応する８個の単位検出回路（偶数側単位検出回路）１８ｘを含む。偶数側検出回路１２は、偶数側単位検出回路１８ｘによる単位検出結果（偶数側単位検出結果）に基づいて偶数側検出結果を出力する。
【００２１】
一方、奇数側検出回路１４は、１６相のクロック信号ＰＨ０〜１５の各々に対応する１６個の単位検出回路１８ｚのうちの、奇数番目のクロック信号ＰＨｙ（ｙ＝１，３，５，７，９，１１，１３，１５）に対応する８個の単位検出回路（奇数側単位検出回路）１８ｙを含む。奇数側検出回路１４は、奇数側単位検出回路１８ｙによる単位検出結果（奇数側単位検出結果）に基づいて奇数側検出結果を出力する。
【００２２】
比較器＆デコーダ１６は、本発明の判定回路に相当するものであり、偶数側検出結果と奇数側検出結果とを比較し、両者の比較の結果（両者の値が一致するか不一致か）に応じて、偶数側検出結果と奇数側検出結果とのいずれかに基づいて、その検出結果の値をデコードし、最初に同期信号ＴＲを検出したクロック信号ＰＨｚを特定することにより、同期信号ＴＲの有効エッジのタイミングを判定し、判定結果ＰＨＡＳＥを出力する。
【００２３】
次に、単位検出回路１８ｚについて説明する。
【００２４】
１６個の単位検出回路１８ｚの各々には、１６相のクロック信号ＰＨ０〜１５のうちの、対応するクロック信号ＰＨｚが供給される。単位検出回路１８ｚは、供給されたクロック信号ＰＨｚのクロックエッジと同期信号ＴＲの有効エッジとの時間的関係を検出する。単位検出回路１８ｚの各々は、２つのフリップフロップ（ＦＦ）２０，２２によって構成されている。
【００２５】
前段のＦＦ２０のデータ入力端子には同期信号ＴＲが入力され、後段のＦＦ２２のデータ入力端子には前段のＦＦ２０の出力信号が入力される。ＦＦ２０，２２のクロック入力端子には、クロック信号ＰＨｚが入力される。ＦＦ２２の出力信号、すなわち、単位検出回路１８ｚの出力信号は、比較器＆デコーダ１６に入力されるとともに、逆相の単位検出回路１８ｚのセット端子ＳＢにも入力される。
【００２６】
クロック信号ＰＨｚの立上りエッジに同期して、ＦＦ２０には、その時点での同期信号ＴＲが保持（サンプリング）され、ＦＦ２２にはＦＦ２０の出力信号（１クロック前のクロック信号ＰＨｚでＦＦ２０に保持された同期信号ＴＲ）が保持される。すなわち、同期信号ＴＲは、クロック信号ＰＨｚの２クロック後にＦＦ２２に保持される。ＦＦ２２の出力信号は、各々の単位検出回路１８ｚの単位検出結果として出力される。
【００２７】
また、前述の通り、単位検出回路１８ｚのＦＦ２２の出力信号は、その逆相の単位検出回路１８ｚのＦＦ２２のセット端子ＳＢに入力される。単位検出回路１８ｚの出力信号がＨの場合、その逆相の単位検出回路１８ｚのＦＦ２２は上記の通りに動作する。一方、単位検出回路１８ｚの出力信号がＬの場合、その逆相の単位検出回路１８ｚのセット端子がＬとなり、逆相の単位検出回路１８ｚの出力信号は強制的にＨとなる。
【００２８】
ここで、偶数側検出回路１２は、偶数側単位検出結果に基づいて、偶数側単位検出回路１８ｘのいずれが最初に同期信号ＴＲの立下りエッジを検出したかを示す信号を偶数側検出結果として出力する。一方、奇数側検出回路１４は、奇数側単位検出結果に基づいて、奇数側単位検出回路１８ｙのいずれが最初に同期信号ＴＲの立下りエッジを検出したかを示す信号を奇数側検出結果として出力する。
【００２９】
次に、検出回路１０の動作を説明する。
まず、クロック信号ＰＨ０〜１５の位相が正常な場合の動作を説明する。
【００３０】
例えば、クロック信号ＰＨ４に対応する単位検出回路１８4で最初に同期信号ＴＲの立下りエッジが検出された場合、それぞれの単位検出回路１８ｚのＦＦ２２の出力信号は下記表１の通りとなる。
【００３１】
【表１】
【００３２】
この場合、同期信号ＴＲが立ち下がった後、クロック信号ＰＨ４の立上りエッジで最初に単位検出回路１８4に同期信号ＴＲのＬ（０）が保持され、続いて、クロック信号ＰＨ５〜１１に対応する単位検出回路１８5〜１８11にもＬが保持される。一方、単位検出回路１８4〜１８11の出力信号がセット端子に入力される逆相の単位検出回路１８12〜１８15および１８0〜１８3の出力信号はＨ（１）に固定される。
【００３３】
表１に示すように、偶数側検出回路１２に含まれる単位検出回路１８ｘのＦＦ２２の出力信号の値（偶数側検出結果）と、奇数側検出回路１４に含まれる単位検出回路１８ｙのＦＦ２２の出力信号の値（奇数側検出結果）は等しくなっている。
【００３４】
また、クロック信号ＰＨ５に対応する単位検出回路１８5で最初に同期信号ＴＲの立下りエッジが検出された場合、それぞれの単位検出回路１８ｚのＦＦ２２の出力信号は下記表２の通りとなる。
【００３５】
【表２】
【００３６】
この場合、同期信号ＴＲが立ち下がった後、クロック信号ＰＨ５の立上りエッジで最初に単位検出回路１８5に同期信号ＴＲのＬが保持され、続いて、クロック信号ＰＨ６〜１２に対応する単位検出回路１８6〜１８12にもＬが保持される。一方、単位検出回路１８5〜１８12の出力信号がセット端子に入力される逆相の単位検出回路１８13〜１８15および１８0〜１８4の出力信号はＨに固定される。
【００３７】
表２に示すように、偶数側検出回路１２に含まれる単位検出回路１８ｘのＦＦ２２の出力信号の値（偶数側検出結果）と、奇数側検出回路１４に含まれる単位検出回路１８ｙのＦＦ２２の出力信号の値（奇数側検出結果）は異なっている。
【００３８】
検出回路１０では、比較器＆デコーダ１６により、偶数側検出結果と奇数側検出結果とを比較し、両者の値が等しい時には偶数側検出結果をデコードし、異なっている時には奇数側検出結果をデコードする。そして、デコード値に基づいて、ＦＦ２２の値が最初に０となっている単位検出回路１８ｚを特定することによって、どのクロック信号ＰＨｚに対応する単位検出回路１８ｚが最初に同期信号ＴＲを検出したかを判定し、判定結果ＰＨＡＳＥを出力する。
【００３９】
続いて、隣り合うクロック信号の位相が逆転した場合の動作を説明する。
【００４０】
隣り合うクロック信号ＰＨ３とＰＨ４の位相が逆転しており、クロック信号ＰＨ４が先に立ち上がり、続いて、クロック信号ＰＨ３が立ち上がる場合を考える。例えば、クロック信号ＰＨ４の立上りエッジのタイミングでは同期信号ＴＲがＨであり、その後、同期信号ＴＲが立ち下がって、クロック信号ＰＨ３の立上りエッジのタイミングでは同期信号ＴＲがＬになっているものとする。
【００４１】
この場合、まず、クロック信号ＰＨ４に対応する単位検出回路１８4に同期信号ＴＲのＨが保持され、続くクロック信号ＰＨ３の立上りエッジで最初に単位検出回路１８3に同期信号ＴＲのＬが保持される。下記表３に示すように、単位検出回路１８ｚの出力期待値は表１と同じ値であるが、誤検出値のように、単位検出回路１８4の値（１）と単位検出回路１８3の値（０）が逆転した形となる。
【００４２】
【表３】
【００４３】
例えば、特許文献１のタイミング検出回路では、上記表３の誤検出値をデコードできないため、同期信号ＴＲの検出結果が無効となり、描画開始位置の期待値からの誤差が大きくなる。これに対し、本実施形態の検出回路１０の場合、それぞれの単位検出回路１８ｚのＦＦ２２の出力信号は下記表４に示す通りとなる。表４における期待値と誤検出値の値は、表３に示すものと同じである。
【００４４】
【表４】
【００４５】
検出回路１０では、１６個の単位検出回路が、偶数番目の８個の単位検出回路１８ｘを含む偶数側検出回路１２と、奇数番目の８個の単位検出回路１８ｙを含む奇数側検出回路１４とに分けられている。表４から分かるように、偶数側検出結果（誤検出値）と奇数側検出結果（誤検出値）は異なっているため、前述のように、比較器＆デコーダ１６によって奇数側検出結果（誤検出値）がデコードされる。
【００４６】
その結果、同期信号ＴＲを最初に検出したクロック信号ＰＨｚは、クロック信号ＰＨ３であると判定される。この場合、ＰＷＭ信号の描画開始位置の期待値からの誤差は、隣り合うクロック信号ＰＨ３とＰＨ４の位相分のみとなり、描画開始位置の検出精度（分解能）としては正常時の半分となる。なお、他の隣り合うクロック信号ＰＨｚ間の位相のいずれかが逆転した場合も全く同じである。
【００４７】
つまり、検出回路１０では、多相クロック信号の各々に対応する単位検出回路を、偶数側検出回路と奇数側検出回路とに分けることによって、位相が正常な時の同期信号の検出精度（分解能）を従来（例えば、特許文献１）の２倍とすることができ、位相が逆転した場合であっても、従来と同じ検出精度を得ることができる。これにより、同期信号の検出精度（すなわち、描画開始位置の検出精度）を向上させることができる。
【００４８】
なお、同期信号検出用の多相クロック信号の相数は４以上の偶数であれば、０番目から２ｎ−１番目（ｎは２以上の整数）までの多相クロック信号とすることができる。また、同期検出用の多相クロック信号の相数を４の倍数とする（上記のｎを偶数とする）ことが望ましい。いずれの場合においても、単位検出回路は、多相クロック信号に含まれる各々のクロック信号に１対１に対応して設けられる。
【００４９】
相数を４の倍数とする場合、偶数側単位検出回路は、１番目からｎ／２番目までの偶数側単位比較回路に（として）構成することができる。偶数側単位比較回路は、それぞれが２個の単位検出回路からなり、２個の単位検出回路のいずれが先に有効エッジを検出したかを示す単位比較結果を単位検出結果として出力する。偶数側検出回路は、１番目からｎ／２番目までの偶数側単位比較回路が出力する単位比較結果を偶数側比較結果として出力する。
【００５０】
一方、奇数側単位検出回路は、１番目からｎ／２番目までの奇数側単位比較回路に（として）構成することができる。奇数側単位比較回路は、それぞれが２個の単位検出回路からなり、２個の単位検出回路のいずれが先に有効エッジを検出したかを示す単位比較結果を単位検出結果として出力する。奇数側検出回路は、１番目からｎ／２番目までの奇数側単位比較回路が出力する単位比較結果を奇数側比較結果として出力する。
【００５１】
上記比較回路を構成するのは、上記のように、比較結果を得ることによって多相クロック信号のそれぞれのクロックエッジのタイミングでのサンプリング結果の利用を容易にすることが第１の目的であり、多相クロック信号のうちの特定のものを組み合わせることは必須ではない。つまり、単位比較結果が０になる個数が同数となる組合せであれば、どのような組合せであってもよい。
【００５２】
例えば、偶数側検出回路では、それぞれ、クロック信号ＰＨ０とＰＨ２、クロック信号ＰＨ４とＰＨ６、クロック信号ＰＨ８とＰＨ１０、クロック信号ＰＨ１２とＰＨ１４に対応する単位検出回路を組み合わせると、クロック信号ＰＨ４で最初に同期信号ＴＲを検出した場合、単位検出回路１８0〜１８14のＦＦ２２の出力信号は、１，１，０，０，０，０，１，１，になる。
【００５３】
また、偶数側単位比較回路の組合せ方と奇数側単位比較回路の組合せ方とが同一であることが望ましい。
【００５４】
つまり、１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、単位検出回路のうちの２ｊ−２番目の単位検出回路と２ｋ−２番目の単位検出回路とからなる（ｊ、ｋは互いに異なる１からｎまでの整数）場合に、１番目からｎ／２番目までの奇数側単位比較回路が、それぞれ、単位検出回路のうちの２ｊ−１番目の単位検出回路と２ｋ−１番目の単位検出回路とからなるようにする。
【００５５】
これにより、判定回路は、偶数側検出結果と奇数側検出結果とが同一であるか異なるかに応じて、偶数側比較結果と奇数側比較結果とのいずれかに基づいて、有効エッジのタイミングを判定することができる。すなわち、判定回路は、偶数側検出結果と奇数側検出結果とを比較するのみで、どちらの検出結果をデコードすればよいのかを決めることができる。
【００５６】
上記の偶数側検出回路の組合せ例の場合、奇数側検出回路も同様に、クロック信号ＰＨ１とＰＨ３、クロック信号ＰＨ５とＰＨ７、クロック信号ＰＨ９とＰＨ１１、クロック信号ＰＨ１３とＰＨ１５に対応する単位検出回路を組み合わせると、偶数側検出結果と奇数側検出結果とを比較するのみで、どちらの検出結果をデコードすればよいのかを決めることができる。
【００５７】
ただし、組み合わせるクロック信号の位相差を大きくすることにより、安定した比較結果を得ることができる。
【００５８】
すなわち、１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、単位検出回路のうちの２ｉ−２番目（ｉは１からｎ／２までの整数）の単位検出回路と２ｉ−２＋ｎ番目の単位検出回路とからなるようにする。一方、１番目からｎ／２番目までの奇数側単位比較回路は、単位検出回路のうちの２ｉ−１番目の単位検出回路と２ｉ−１＋ｎ番目の単位検出回路からなるようにする。
【００５９】
また、本発明では、実施形態のように、多相クロック信号のクロックエッジで同期信号のレベルをサンプリング（保持）することによって、同期信号の有効エッジのタイミングを判定（検出）してもよいし、特許文献３に開示されているように、同期信号の有効エッジで多相クロック信号の各々のレベルをサンプリングすることによって、同期信号の有効エッジのタイミングを判定することもできる。
【００６０】
また、本発明の半導体集積回路は、本発明の同期信号検出回路と、同期信号検出用の多相クロック信号を生成し、同期信号検出回路に供給するクロック信号供給回路とを含むものである。クロック信号供給回路は、その具体的な回路構成は何ら限定されないが、例えば、特許文献１の図２に記載されたような、逓倍回路、遅延回路、インバータを利用した多相クロック回路を利用することができる。
【００６１】
また、本発明は、レーザープリンタやコピー機などの画像形成装置において、水平方向の描画開始位置を決定する同期信号のタイミングを検出する用途に限らず、同期信号の有効エッジを検出するあらゆる用途に適用できる。
【００６２】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【００６３】
【図１】本発明の同期信号検出回路の構成を表す一実施形態の概略図である。
【符号の説明】
【００６４】
１０ 同期信号検出回路
１２ 偶数側検出回路
１４ 奇数側検出回路
１６ 比較器＆デコーダ
１８ 単位検出回路
２０，２２ フリップフロップ（ＦＦ）
【特許請求の範囲】
【請求項１】
同一の周波数を持ち、順番にクロックエッジを有する０番目から２ｎ−１番目（ｎは２以上の整数）までの多相クロック信号のうちの、対応するクロック信号が供給され、該供給されたクロック信号のクロックエッジと同期信号の有効エッジとの時間的関係を検出する０番目から２ｎ−１番目までの単位検出回路を備え、該同期信号の有効エッジの該多相クロック信号のクロックエッジに対するタイミングを判定する同期信号検出回路であって、
前記単位検出回路のうちの偶数番目の単位検出回路からなり、該偶数番目の単位検出回路による単位検出結果にもとづいた偶数側検出結果を出力する偶数側検出回路と、奇数番目の単位検出回路からなり、該奇数番目の単位検出回路による単位検出結果にもとづいて奇数側検出結果を出力する奇数側検出回路と、
前記偶数側検出結果と奇数側検出結果とを比較し、該比較の結果に応じて、該偶数側検出結果と奇数側検出結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定する判定回路とを有することを特徴とする同期信号検出回路。
【請求項２】
前記単位検出回路は、前記対応するクロック信号のクロックエッジで前記同期信号をサンプリングするものであり、
前記偶数側検出回路は、前記偶数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記偶数側検出結果として出力し、前記奇数側検出回路は、前記奇数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記奇数側検出結果として出力することを特徴とする請求項１記載の同期信号検出回路。
【請求項３】
ｎが偶数であり、
前記偶数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの偶数側単位比較回路に構成され、前記偶数側検出回路は、該１番目からｎ／２番目までの偶数側単位比較回路が出力する単位比較結果を偶数側比較結果として出力し、
前記奇数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの奇数側単位比較回路に構成され、前記奇数側検出回路は、該１番目からｎ／２番目までの奇数側単位比較回路が出力する単位比較結果を奇数側比較結果として出力することを特徴とする請求項２記載の同期信号検出回路。
【請求項４】
前記１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−２番目の単位検出回路と２ｋ−２番目の単位検出回路とからなる（ｊ、ｋは互いに異なる１からｎまでの整数）場合に、
前記１番目からｎ／２番目までの奇数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−１番目の単位検出回路と２ｋ−１番目の単位検出回路とからなり、
前記判定回路は、前記偶数側検出結果と奇数側検出結果とが同一であるか異なるかに応じて、前記偶数側比較結果と奇数側比較結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定することを特徴とする請求項３記載の同期信号検出回路。
【請求項５】
前記１番目からｎ／２番目までの偶数側単位比較回路は、それぞれ、前記単位検出回路のうちの２ｉ−２番目（ｉは１からｎ／２までの整数）の単位検出回路と２ｉ−２＋ｎ番目の単位検出回路とからなり、
前記１番目からｎ／２番目までの奇数側単位比較回路は、前記単位検出回路のうちの２ｉ−１番目の単位検出回路と２ｉ−１＋ｎ番目の単位検出回路からなることを特徴とする請求項４記載の同期信号検出回路。
【請求項６】
請求項１から５のいずれかに記載の同期信号検出回路と、前記多相クロック信号を生成し、該同期信号検出回路に供給するクロック信号供給回路とを含む半導体集積回路。
【請求項１】
同一の周波数を持ち、順番にクロックエッジを有する０番目から２ｎ−１番目（ｎは２以上の整数）までの多相クロック信号のうちの、対応するクロック信号が供給され、該供給されたクロック信号のクロックエッジと同期信号の有効エッジとの時間的関係を検出する０番目から２ｎ−１番目までの単位検出回路を備え、該同期信号の有効エッジの該多相クロック信号のクロックエッジに対するタイミングを判定する同期信号検出回路であって、
前記単位検出回路のうちの偶数番目の単位検出回路からなり、該偶数番目の単位検出回路による単位検出結果にもとづいた偶数側検出結果を出力する偶数側検出回路と、奇数番目の単位検出回路からなり、該奇数番目の単位検出回路による単位検出結果にもとづいて奇数側検出結果を出力する奇数側検出回路と、
前記偶数側検出結果と奇数側検出結果とを比較し、該比較の結果に応じて、該偶数側検出結果と奇数側検出結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定する判定回路とを有することを特徴とする同期信号検出回路。
【請求項２】
前記単位検出回路は、前記対応するクロック信号のクロックエッジで前記同期信号をサンプリングするものであり、
前記偶数側検出回路は、前記偶数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記偶数側検出結果として出力し、前記奇数側検出回路は、前記奇数番目の単位検出回路のいずれが最初に前記有効エッジを検出したかを示す信号を前記奇数側検出結果として出力することを特徴とする請求項１記載の同期信号検出回路。
【請求項３】
ｎが偶数であり、
前記偶数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの偶数側単位比較回路に構成され、前記偶数側検出回路は、該１番目からｎ／２番目までの偶数側単位比較回路が出力する単位比較結果を偶数側比較結果として出力し、
前記奇数番目の単位検出回路は、それぞれが２個の単位検出回路からなり、該２個の単位検出回路のいずれが先に前記有効エッジを検出したかを示す単位比較結果を前記単位検出結果として出力する、１番目からｎ／２番目までの奇数側単位比較回路に構成され、前記奇数側検出回路は、該１番目からｎ／２番目までの奇数側単位比較回路が出力する単位比較結果を奇数側比較結果として出力することを特徴とする請求項２記載の同期信号検出回路。
【請求項４】
前記１番目からｎ／２番目までの偶数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−２番目の単位検出回路と２ｋ−２番目の単位検出回路とからなる（ｊ、ｋは互いに異なる１からｎまでの整数）場合に、
前記１番目からｎ／２番目までの奇数側単位比較回路が、それぞれ、前記単位検出回路のうちの２ｊ−１番目の単位検出回路と２ｋ−１番目の単位検出回路とからなり、
前記判定回路は、前記偶数側検出結果と奇数側検出結果とが同一であるか異なるかに応じて、前記偶数側比較結果と奇数側比較結果とのいずれかにもとづいて、前記有効エッジのタイミングを判定することを特徴とする請求項３記載の同期信号検出回路。
【請求項５】
前記１番目からｎ／２番目までの偶数側単位比較回路は、それぞれ、前記単位検出回路のうちの２ｉ−２番目（ｉは１からｎ／２までの整数）の単位検出回路と２ｉ−２＋ｎ番目の単位検出回路とからなり、
前記１番目からｎ／２番目までの奇数側単位比較回路は、前記単位検出回路のうちの２ｉ−１番目の単位検出回路と２ｉ−１＋ｎ番目の単位検出回路からなることを特徴とする請求項４記載の同期信号検出回路。
【請求項６】
請求項１から５のいずれかに記載の同期信号検出回路と、前記多相クロック信号を生成し、該同期信号検出回路に供給するクロック信号供給回路とを含む半導体集積回路。
【図１】
【公開番号】特開２０１０−７６１２７（Ｐ２０１０−７６１２７Ａ）
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願番号】特願２００８−２４４０２６（Ｐ２００８−２４４０２６）
【出願日】平成２０年９月２４日（２００８．９．２４）
【出願人】（５０１２８５１３３）川崎マイクロエレクトロニクス株式会社 (449)
【Ｆターム（参考）】
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願日】平成２０年９月２４日（２００８．９．２４）
【出願人】（５０１２８５１３３）川崎マイクロエレクトロニクス株式会社 (449)
【Ｆターム（参考）】
[ Back to top ]