回路試験装置及びそれを実施する方法
本発明は、好ましくはダミー部品である部品５が半田接続部７により実装されたプリント回路板３で構成されている回路２を試験する装置１に関し、該装置は、回路２をスケジュールに従った熱機械的ストレスおよび／または振動ストレスにさらすための筐体８と、電気抵抗１１，１２のブリッジ１０を有するハードウェア部９と、１つまたは複数の半田接続部の劣化を表す検出基準を設定するための、また、試験結果を表示するための手段１６〜２３を有するソフトウェア部１３と、試験対象の半田接続部からなるチェーンの電気抵抗１２の各測定値をソフトウェア部が利用できるデータに変換する入出力インタフェース１４と、半田接続部の劣化の検出基準を修正するための調整手段２４〜２９と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路板の試験装置及びその実施方法に関する。本発明は、プリント回路板上で電子部品からなるアセンブリを形成している半田接続部におけるクラックを検出する装置に取り組むものである。本発明は、さらに当該装置を作動させる方法に関する。本発明の目的は、ユーザがそのような回路の適格性を評価することができるようにすることであり、提言すれば、プリント回路板に実装された電子部品の半田接続部にある初期クラックを迅速かつ容易に検出することにある。
【背景技術】
【０００２】
先行技術において、電子部品は、例えば、航空機、列車、船といった類の輸送手段に搭載された場合、持続的又は周期的な非常に強い環境的及び機械的ストレスを受けることがあり得る。上記輸送手段においては、温度が−５５℃から１２５℃にまで及び、それらの電子部品が配置されるキャビネットの相対湿度はおよそ８０％にまで達する。
【０００３】
このため、動作の安全性の観点から、プリント回路板上に実装される電子部品のアセンブリがそのようなストレスに耐えることを検証することが重要である。この目的のため、一般的には、テストベンチを用いて、部品とプリント回路板との間で電気的接続及び機械的結合を提供している半田接続部における初期クラックを検出する。そのようなテストベンチは、熱機械的ストレス又は振動ストレスに関連した加速劣化試験の際に用いられる。ここでは半田接続部のみを試験するため、ダミー部品（単にダミーチップを備えた箱を意味する）を用いて熱機械的又は振動の加速劣化試験を行う。“デイジーチェーン”とは、各々が次の同じ部品に電気的に相互接続された、幾つかの半田接続部からなる接続を指している。このような一連のものによって、全体として測定が可能な電気抵抗を形成している。デイジーチェーン接続されたダミー部品を用いることで、ユーザは半田接続部で生じている故障に照準を合わせて調べることができる。この手法により、抵抗測定値を半田接続部の損傷状態に結びつけることが可能となる。
【０００４】
回路の適格性を評価するため、半田接続部の故障時間が測定され、これによってアセンブリの寿命が測定される。そして、統計的研究の結果からアセンブリの信頼性が推定される。言い換えると、有意な結果を得るためには、同じタイプの多数の部品を試験する必要があるということである。このため、同時に多数の部品についての測定を可能とする多くの測定方法を備える装置を得ることが重要である。
【０００５】
このような試験を実行するためのさまざまな装置が現在、存在している。そのような装置の一例は、非特許文献１に記載されている。この文献は、さまざまな被試験部品を同時に電気的に監視するためのテストベンチを提示している。
【０００６】
他の装置の例は、非特許文献２に記載されている。この文献は、一連の並列な導電路を同時に監視する取得装置を提示している。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】“ＲｏＨＳ／ＥＬＶ ｒｅｃｙｃｌｉｎｇ ｃｏｎｓｔｒａｉｎｔｓ： ａ Ｌｅａｄ Ｆｒｅｅ ｅｌｅｃｔｒｏｎｉｃｓ ｑｕａｌｉｆｉｃａｔｉｏｎ ｐｒｏｃｅｄｕｒｅ ｆｏｒ ａｕｔｏｍｏｔｉｖｅ ａｎｄ ｉｎｄｕｓｔｒｉａｌ ｑｕａｌｉｔｙ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ” （ＲｏＨＳ／ＥＬＶ リサイクル規制： 車載用及び産業用の鉛フリー電子機器の品質及び信頼性についての認定手続き）
【非特許文献２】“Ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＦＰＧＡ ｕｎｉｔｓ ｉｎ ｃｏｍｂｉｎｅｄ ｔｅｍｐｅｒａｔｕｒｅ ｃｙｃｌｅ ａｎｄ ｖｉｂｒａｔｉｏｎ ｒｅｌｉａｂｉｌｉｔｙ ｔｅｓｔｓ ｏｆ ｌｅａｄ ｆｒｅｅ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ” （鉛フリー相互接続の温度サイクル／振動・併合信頼性試験におけるＦＰＧＡユニットの応用）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の装置によると、半田接続部に完全な断絶がある場合のみクラック又は故障が検出される。さらに、試験対象の電子回路板の各々に対して試験装置全体を切換えする必要があり、また、実施する試験ごとに装置を変更する必要がある。試験装置は、試験対象の電子回路板に設置されて、試験下にある電子部品と同じ熱機械的ストレス又は振動ストレスにさらされる。このため、測定を実施する回路が早く劣化する可能性がある。
【０００９】
さらに先行技術の別の欠点として、各々が次の同じ部品に電気的に接続された（デイジーチェーン）多数の半田接続部を有する電気抵抗において、状態変化事象やピーク（非常に短時間での抵抗値の大きな変動）の検出が遅れるということがある。さらに、このような先行技術による装置は、同時に複数のプログラマブル論理回路に電力供給するため、大量の電気エネルギー資源を必要とする。
【００１０】
既知の装置は、ＩＰＣ‐ＳＭ‐７８５規格に適合しており、また、事象とも呼ばれる電気抵抗の一次ピークのみを検出する。しかしながら、この規格は、故障の基準として、所与の時間と抵抗のテンプレートに応じたピークの時間系列を採用するため、故障を検出するのにうまく適合しない場合がある。このようなテンプレート又はプロトコルは、間違った結論に達する場合がある。間違った結論の典型的なものは、先のテンプレートを厳密に実行したために、被試験回路における断線を検出しないことである。結果、実際にはそれよりずっと前に回路が故障しているにも関わらず、Ｎサイクル後に壊れたと看做されることになる。この問題を解決するため、本発明においては、規格の基準（時間及び／又は抵抗のテンプレート又はプロトコル）に従うことを必須とするよりも、その選択した基準を、さまざまなタイプの試験や関連する半田接続部の劣化のメカニズムに適合するように、数量的に修正することを考える。究極的には、プログラムされた基準は各々、実施される試験に合うように調整される。
【課題を解決するための手段】
【００１１】
そこで、本発明は、ユーザにより選択され定義された基準に従って、プリント回路板に実装された電子部品の半田接続部における初期クラック又は故障を検出する装置を提案する。
【００１２】
本発明は、ユーザによって前もって決められた、半田接続部の故障を特徴付ける検出基準を自動的に適用して、多数の部品を同時に監視することができるようにする。本発明は、部品に対して実施された測定から直接結果を得ることができ、このため、後処理は全て回避できる。
【００１３】
よって、本発明は、好ましくはダミー部品である部品が半田接続部により実装されたプリント回路板で構成されている回路を試験する装置に関し、該装置は、
‐ 上記回路をスケジュールに従った熱機械的ストレス及び／又は振動ストレスにさらすための筐体と、
‐ 各々が次のものに電気的に相互接続された複数の半田接続部の全体としての電気抵抗を測定するため、電気抵抗のブリッジを有するハードウェア部と、
‐ プリント回路板上で電子部品のアセンブリを形成している１つ又は複数の半田接続部の劣化を表す検出基準を設定するための、また、試験結果を表示するための手段を有するソフトウェア部と、
‐ 試験対象の半田接続部からなるチェーンの電気抵抗の各測定値を、ソフトウェア部が利用できるデータに変換する入出力インタフェースと、を備え、
‐ 半田接続部の劣化の検出基準を修正するための調整手段を備えることを特徴としている。
【００１４】
本発明は、さらに次の特徴のうちの１つを備えている。
‐ 上記調整手段により、試験下にある回路の電気抵抗のレベルの検出のための閾値を修正可能である。
‐ 上記調整手段は、試験下にある回路の部品の電気抵抗のレベルの検出のための閾値を設定するためのポテンショメータを含んでいる。
‐ 検出される電気抵抗のピークの持続時間を、上記調整手段により修正可能である。
‐ 上記調整手段は、検出される電気抵抗のピークの持続時間を設定するためのポテンショメータを含んでいる。
‐ ユーザにより最初に選択された基準の検証のために検出される、試験下にある回路の状態変化の数を、上記調整手段により修正可能である。
‐ 上記調整手段は、１つ又は複数の半田接続部の劣化を表す検出基準を適用するために検出されるピーク又は事象の数を決定するためのセレクタを有している。
‐ 試験下にある回路の２つの状態変化検出の間の時間間隔を、ポテンショメータの助けによって、上記調整手段により修正可能である。
‐ 上記調整手段は、１つのピークの後の次のピークの検出のための時間間隔を決定するためのポテンショメータを含んでいる。
‐ 部品における２つの状態変化検出の間の最小時間間隔は２５０ｎｓである。
‐ 検出される電気抵抗のピークの持続時間は、２５０ｎｓと１μｓの間で調整可能である。
‐ 試験の開始から、ユーザにより選択された基準における電気抵抗の第１のピークが検出されるまでの時間は、調整可能である。
‐ 上記ソフトウェア部は、結果の記憶及び処理をリアルタイムで行うための手段を有している。
‐ 上記ソフトウェア部は、結果の記憶及び処理をバッチで行うための手段を有している。
‐ 上記ハードウェア部は、上記筐体の外の電子ボードに統合されている。
【００１５】
本発明は、さらに、上記のような試験装置を実施する方法に関し、該方法において、
‐ 半田接続部の劣化検出のパラメータを初期化し、
‐ 試験対象の１つ又は複数の半田接続部の電気抵抗の、持続時間が２５０ｎｓと１μｓとの間である電気抵抗のピークによって特徴付けられる状態変化を検出して記憶し、
‐ 上記状態変化を、分析のために、ソフトウェア部に伝送し、
‐ 試験対象の半田接続部のチェーンの１つにおいてクラックが検出されたかどうか判断し、さらに、上記クラック又は電気的故障が存在している部品の回路上での位置と、関連する半田接続部のチェーンとを記憶する。
【００１６】
本発明は、以下の説明をと添付の図面からよりよく理解されるであろう。これらは、単なる例示目的で提示されるもので、本発明を限定するものではない。図面は以下のものを示している。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明による装置の概略図である。
【図２】図２は、本発明による方法の機能図である。
【発明を実施するための形態】
【００１８】
図１は、本発明による電子回路板２試験装置１を示す概略図である。電子回路板２は、プリント回路板３で構成されており、その外面には、電子部品５が実装されている電気システム全体の導電路を実現する銅薄層４が敷かれている。部品５をプリント回路板３に固着させて、特に、部品５と、プリント回路板３上の銅層４に形成されている導電路との間の電気的導通を確保するため、半田接続部７が形成され、これらの各々は（例えば）半田ボールの形態をしている。
【００１９】
半田接続部７は、機械的疲労を生じるもので、これはクラックが発生する原因となる。このような半田接続部７における機械的疲労は、電子部品５及びプリント回路板３が受ける熱機械的ストレス及び／又は振動ストレスによって生じ、特に、航空機、列車、船といった輸送手段に回路２が搭載される場合に生じる。しかしながら、これらの輸送手段は、大量輸送手段の部類に属するため、最大限の機能保障が必要とされる。
【００２０】
この問題を解決するため、本発明は、半田接続部７に生じ得るクラック又は故障を検出する回路２の試験装置１を実現することを提案する。
【００２１】
前記試験装置１により、さまざまな電子部品５を備えるアセンブリの信頼性を評価することが可能となる。この目的のため、前記装置は、気候筐体８及び／又は振動容器を備えており、これによって、スケジュールに従った熱機械的ストレス及び／又は振動ストレスを回路２に与える。試験装置１は、測定におけるあらゆる電磁干渉を回避するため、好ましくは、ファラデーケージ内に配置される。このようなストレスのスケジュールは、予めユーザにより決定される。これらのストレスは、熱機械的ストレス及び／又は振動ストレスとすることができる。気候筐体８によって、予め決められたストレスを用いて、回路２に加速劣化試験を施すことが可能である。
【００２２】
前記試験装置１は、電気抵抗のブリッジ１０で形成されたハードウェア部９を備えている。電気抵抗のブリッジ１０は、値が既知であると考えられる少なくとも１つの基準電気抵抗１１を含んでおり、さらに別の電気抵抗１２を含んでいて、これは試験対象のデイジーチェーンにより形成されている全体としての抵抗の値に対応している。デイジーチェーンそれ自体は、同じ電子部品の幾つかの半田接続部を含んでいる。試験下にある電子部品の電気抵抗１２の値は、未知であると考えられるが、しかし非常に低い。基準電気抵抗１１は、５００Ω程度であるか、又は、試験下にある部品５の電気抵抗１２よりもずっと高い値である。電気抵抗のブリッジ１０によって、各部品５が次の部品５に電気的に相互接続される幾つかの半田接続部の電気抵抗を測定することができる。本発明においては、電気抵抗１２は、幾つかの半田接続部と、被試験回路の電気抵抗と、プリント回路板の導電路の電気抵抗とにより形成されている。その全体が接続部６に接続されている。
【００２３】
前記試験装置１は、さらにソフトウェア部１３を備えている。このソフトウェア部１３は、半田接続部７の劣化を表す検出基準を設定することを可能にする手段を備えている。実際に、本発明による装置１の注目される点は、半田接続部７において、可視のものにせよ不可視のものにせよ、初期のクラック又は故障を検出するということである。この目的のため、本装置１は、特にＩＰＣ基準を適用することを可能にする手段を備えており、このＩＰＣ基準は、ＩＰＣ（Ｉｎｓｔｉｔｕｔｅ ｆｏｒ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｎｇ ａｎｄ Ｐａｃｋａｇｉｎｇ Ｅｌｅｃｔｒｏｎｉｃ Ｃｉｒｃｕｉｔｓ）により発行されたもので、周知の尺度として世界的に認められているものである。半田接続部７におけるクラックの検出は、例えばＩＰＣ‐ＳＭ‐７８５規格により規制される。この基準は、環境的又は機械的な加速劣化試験を受ける半田接続部７におけるクラックの電気的な現われ方を規定している。この基準は、その特性として３００Ωと５００Ωの間の電気抵抗値をもつ部品５の電気抵抗１２において１０個の連続的なピークが検出され、その持続時間が５００ｎｓと１μｓの間である場合に、初期クラックが存在すると見なす。さらに、一連の１０個の連続的ピークそれ自体が、試験の開始から１０個目に検出されるピークまでに経過する時間の１０％未満の時間間隔の間に生じる必要がある。
【００２４】
ハードウェア部９により測定されたアナログ・データの取得及び符号化と、ソフトウェア部１３によるデジタル・データの分析は、筐体の外にあるボード１４によって実施される。例えば、このボード１４は、１６０個の回路の試験を同時に２個行うなどするため１６０個の入力を有している。このボード１４により、回路２と同一の回路を１つ又は複数それぞれに有する複数の部品を同時に測定して、電気抵抗のピークを検出することが可能である。１６０個の入力は並行分析される。各々が、測定用の電気抵抗のブリッジ１０と関連付けられている。これらのブリッジ１０は、それぞれ、クラックが開くと０から１への電圧ステップ（０‐５ボルト）を伝え、それが閉じると逆のステップを伝える。このボード１４は、筐体８内に配置された回路２にかかる熱機械的ストレス及び／又は振動ストレスを受けない。ボード１４は、電気抵抗のブリッジ１０を備えている場合があり、この場合は接続部６に直接接続される。
【００２５】
多数の部品が試験を受ける場合、装置１は、各部品において実施された測定の結果を表示するための手段１６を備えている。これらの結果によって、半田接続部７によって構成されているアセンブリの寿命の統計を求めることができ、これによって、プリント回路板３上の一連の部品５の適格性が評価される。
【００２６】
ソフトウェア部１３は、そのさまざまな動作を保証するため、コンピュータシステム１７により構成されている。このコンピュータシステム１７は、ＦＰＧＡ（フィールド・プログラマブル・グリッド・アレイ）を有しており、これによって、１６０個の入力１５の測定値をその場で分析し、また、別の通信バス２２を介してそれらを表示手段１６に表示させる。コンピュータシステム１７は、入出力インタフェース２３を備えており、これによって、通信バス２１と２２の接続が可能になっている。通信バス２１は、さらに、通信バス２２を介して、調整手段２４，２５，２６，２７，２８，２９にも接続されており、これによって、ユーザは、劣化検出の基準を修正することができる。
【００２７】
コンピュータシステム１７により実行される動作は、ＦＰＧＡ２０により命令される。ＦＰＧＡ２０は、プログラムメモリ１８に記憶されている命令コードに応じて、ボード１４宛ての命令を生成し、また、表示手段１６により結果を表示する。
【００２８】
このため、プログラムメモリは、複数のメモリ領域３０〜５１を有しており、これらは、それぞれ一連の処理に対応している。
【００２９】
処理回路３０は、電気抵抗のピーク又は状態変化を検出するためのパラメータの初期化に相当する。処理回路３１は、高速カウンタのインクリメントに相当する。処理回路３２は、高速カウンタの値と高速カウンタの最大値との比較に相当する。処理回路３３は、低速カウンタのインクリメントに相当する。処理回路３１，３２，及び３３により、状態変化が検出された時間を正確に求めることができる。処理回路３４は、０から１への状態変化の検出に相当する。処理回路３５は、状態変化が検出されたときに、その状態及びカウンタを記憶することに相当する。処理回路３６は、１から０への状態変化を検出することに相当する。処理回路３７は、状態が０であるか１であるかの判定に相当する。処理回路３８及び３９は、現在の状態を前の状態と比較することに相当する。処理回路４０は、状態を０から１に変化させることに相当する。処理回路４２は、状態を１から０に変化させることに相当する。処理回路４１及び４３は、カウンタを、ピークの持続時間を計算する変数に記憶することに相当する。処理回路４４は、電気抵抗のピークの検出持続時間を計算することに相当する。処理回路４５は、処理回路４４で計算した持続時間と、初期化のための処理回路３０において予め決められた持続時間の低値との比較に相当する。処理回路４６は、処理回路４４で計算した持続時間と、初期化のための処理回路３０において予め決められた持続時間の高値との比較に相当する。処理回路４７は、検出ピーク数をインクリメントすること、そして、さらに、計算された持続時間、ピークの開始カウンタ、及びピークが検出された測定入力番号を記憶することに相当する。処理回路４８は、ピーク数と、初期化処理３０において予め決められたピークの最大数との比較に相当する。処理回路４９は、基準を検証することに相当する。この基準とは、試験の開始と検出された第１のピークとを隔てている時間のある割合より短い時間内で、ある数の連続するピークが検出又は測定されることである。ＩＰＣ‐ＳＭ‐７８５規格を基準として用いる場合、試験の開始から第１のピークが検出されるまでに経過した時間の１０％未満の長さの時間の間に、１０個のピークが検出されることになる。処理回路５０は、先の検証を満足した場合に、故障又はクラックが検出されたことを知らせること、そして、さらに、クラックが見つかった測定入力番号及び第１ピークの開始カウンタ値を記憶することに相当する。処理回路５１は、処理回路４９の検証を満足しなかった場合に、前のピークの持続時間の値を現在のピークの値で上書きすることに相当する。
【００３０】
図２は、本発明による方法を説明する機能図である。プログラム全体はサブプログラム３０〜５１のすべてを含み、一連の動作をつぎのように組織する。この図には予備の処理回路３０が示されており、この処理において、抵抗のピーク又は状態変化を検出するためのパラメータが初期化され、これによって、ピーク検出の閾値、ピークの検出持続時間の低値及び高値、ピーク検出最大数、一連のピーク全体の持続時間が調整され、また、記憶及び分析をリアルタイムで行うかバッチで行うかの選択が行われる。これらのパラメータ設定は、調整手段２４，２５，２６，２７，２８，２９により、それぞれ行われる。この処理において、すべてのカウンタが初期化される。パラメータが初期化されたら、処理回路３１の実行が可能となる。
【００３１】
処理回路３１では、Ｃｎｔｆａｓｔカウンタがインクリメントされる。Ｃｎｔｆａｓｔカウンタがインクリメントされたら、処理回路３２の実行が可能となる。
【００３２】
処理回路３２では、Ｃｎｔｆａｓｔカウンタの値が、Ｃｎｔｍａｘカウンタの最大値と比較される。このＣｎｔｍａｘ値は、例えば６０とすることができる。Ｃｎｔｆａｓｔ値がＣｎｔｍａｘ値に達した場合は、処理回路３３が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００３３】
処理回路３３では、Ｃｎｔｓｌｏｗカウンタがインクリメントされる。Ｃｎｔｓｌｏｗカウンタがインクリメントされたら、処理回路３４が実行される。
【００３４】
処理回路３４では、抵抗のブリッジ１０において、０から１への状態変化が起きたかどうか判断される。０から１への状態変化が起きた場合は、処理回路３５が実行される。それ以外の場合は、処理回路３６が実行される。
【００３５】
処理回路３５では、新しい状態を、Ｃｎｔｆａｓｔカウンタ及びＣｎｔｓｌｏｗカウンタの値と共に記憶する。新しい状態とカウンタが記憶されたら、処理回路３７が実行される。
【００３６】
処理回路３６では、１から０への状態変化が起きたかどうか判断される。１から０への状態変化が起きた場合は、処理回路３５が実行される。それ以外の場合は、処理回路３１又は３２又は３３又は３４が繰り返される。
【００３７】
処理回路３７では、新しい状態が０であるかどうか判断される。新しい状態が０である場合は、処理回路３８が実行される。それ以外の場合は、処理回路３９が実行される。
【００３８】
処理回路３８では、新しい状態が前の状態と比較される。新しい状態と前の状態が同じである場合は、処理回路４０が実行される。それ以外の場合は、処理回路３１又は３２又は３３又は３４又は３５又は３６又は３７が繰り返される。
【００３９】
処理回路４０では、状態を０から１に変化させる。状態を０から１に変化させたら、処理回路４１を実行する。
【００４０】
処理回路４１では、Ｃｎｔｓｌｏｗカウンタの値をＣｎｔｓｌｏｗｓｔａｒｔ変数に記憶し、Ｃｎｔｆａｓｔカウンタの値をＣｎｔｆａｓｔｓｔａｒｔ変数に記憶する。カウンタが記憶されたら、処理回路４４が実行される。
【００４１】
処理回路３９では、新しい状態が前の状態と比較される。新しい状態と前の状態が同じである場合は、処理回路４２が実行される。それ以外の場合は、処理回路３１又は３２又は３３又は３４又は３５又は３６又は３７が繰り返される。
【００４２】
処理回路４２では、状態を１から０に変化させる。状態を１から０に変化させたら、処理回路４３を実行する。
【００４３】
処理回路４３では、Ｃｎｔｓｌｏｗカウンタの値をＣｎｔｓｌｏｗｅｎｄ変数に記憶し、Ｃｎｔｆａｓｔカウンタの値をＣｎｔｆａｓｔｅｎｄ変数に記憶する。カウンタが記憶されたら、処理回路４４が実行される。
【００４４】
処理回路４４では、ピークの検出持続時間が計算され、これは、Ｃｎｔｓｌｏｗｅｎｄ変数とＣｎｔｆａｓｔｅｎｄ変数の値の和と、Ｃｎｔｓｌｏｗｓｔａｒｔ変数とＣｎｔｆａｓｔｓｔａｒｔ変数の値の和との差異に相当する。この差異は、ナノセカンド単位に変換される。ピーク検出持続時間が計算されたら、処理回路４５が実行される。
【００４５】
処理回路４５では、計算された持続時間が、処理回路３０において予め決められたピーク検出持続時間の低値と比較される。計算された持続時間が、予め決められた低時間を超えている場合は、処理回路４６が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００４６】
処理回路４６では、計算された持続時間が、処理回路３０において予め決められたピーク検出持続時間の高値と比較される。計算された持続時間が、予め決められた高時間未満である場合は、処理回路４７が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００４７】
処理回路４７では、検出されたピーク数がインクリメントされ、さらに、計算された持続時間、検出されたピークの開始カウンタ、及びピークが検出された測定入力番号が記憶される。このようなインクリメントが済んだら、処理回路４８が実行される。
【００４８】
処理回路４８では、ピーク数が、処理回路３０において予め決められたピーク最大数と比較される。ピーク数が、予め決められたピーク最大数より少ない場合は、処理回路４９が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００４９】
処理回路４９では、検出された１０個の連続するピークが、ユーザにより予め規定された長さの時間の間に首尾よく検出されたことが、検証される。１０個の連続するピークが検出されたら、処理回路５０が実行される。それ以外の場合は、処理回路５１が実行される。
【００５０】
処理回路５０では、故障又はクラックが検出されたことが示され、さらに、故障が検出された測定入力番号、１０個のピークの検出持続時間、及び第１ピークの開始カウンタが記憶される。故障を表示したら、処理回路３０を繰り返す。それ以外の場合は、処理回路５１が実行される。
【００５１】
処理回路５１では、前のピーク検出持続時間を現在のピーク検出持続時間で上書きする。このような上書きを行ったら、処理回路３１を繰り返す。
【技術分野】
【０００１】
本発明は、電子回路板の試験装置及びその実施方法に関する。本発明は、プリント回路板上で電子部品からなるアセンブリを形成している半田接続部におけるクラックを検出する装置に取り組むものである。本発明は、さらに当該装置を作動させる方法に関する。本発明の目的は、ユーザがそのような回路の適格性を評価することができるようにすることであり、提言すれば、プリント回路板に実装された電子部品の半田接続部にある初期クラックを迅速かつ容易に検出することにある。
【背景技術】
【０００２】
先行技術において、電子部品は、例えば、航空機、列車、船といった類の輸送手段に搭載された場合、持続的又は周期的な非常に強い環境的及び機械的ストレスを受けることがあり得る。上記輸送手段においては、温度が−５５℃から１２５℃にまで及び、それらの電子部品が配置されるキャビネットの相対湿度はおよそ８０％にまで達する。
【０００３】
このため、動作の安全性の観点から、プリント回路板上に実装される電子部品のアセンブリがそのようなストレスに耐えることを検証することが重要である。この目的のため、一般的には、テストベンチを用いて、部品とプリント回路板との間で電気的接続及び機械的結合を提供している半田接続部における初期クラックを検出する。そのようなテストベンチは、熱機械的ストレス又は振動ストレスに関連した加速劣化試験の際に用いられる。ここでは半田接続部のみを試験するため、ダミー部品（単にダミーチップを備えた箱を意味する）を用いて熱機械的又は振動の加速劣化試験を行う。“デイジーチェーン”とは、各々が次の同じ部品に電気的に相互接続された、幾つかの半田接続部からなる接続を指している。このような一連のものによって、全体として測定が可能な電気抵抗を形成している。デイジーチェーン接続されたダミー部品を用いることで、ユーザは半田接続部で生じている故障に照準を合わせて調べることができる。この手法により、抵抗測定値を半田接続部の損傷状態に結びつけることが可能となる。
【０００４】
回路の適格性を評価するため、半田接続部の故障時間が測定され、これによってアセンブリの寿命が測定される。そして、統計的研究の結果からアセンブリの信頼性が推定される。言い換えると、有意な結果を得るためには、同じタイプの多数の部品を試験する必要があるということである。このため、同時に多数の部品についての測定を可能とする多くの測定方法を備える装置を得ることが重要である。
【０００５】
このような試験を実行するためのさまざまな装置が現在、存在している。そのような装置の一例は、非特許文献１に記載されている。この文献は、さまざまな被試験部品を同時に電気的に監視するためのテストベンチを提示している。
【０００６】
他の装置の例は、非特許文献２に記載されている。この文献は、一連の並列な導電路を同時に監視する取得装置を提示している。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】“ＲｏＨＳ／ＥＬＶ ｒｅｃｙｃｌｉｎｇ ｃｏｎｓｔｒａｉｎｔｓ： ａ Ｌｅａｄ Ｆｒｅｅ ｅｌｅｃｔｒｏｎｉｃｓ ｑｕａｌｉｆｉｃａｔｉｏｎ ｐｒｏｃｅｄｕｒｅ ｆｏｒ ａｕｔｏｍｏｔｉｖｅ ａｎｄ ｉｎｄｕｓｔｒｉａｌ ｑｕａｌｉｔｙ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ” （ＲｏＨＳ／ＥＬＶ リサイクル規制： 車載用及び産業用の鉛フリー電子機器の品質及び信頼性についての認定手続き）
【非特許文献２】“Ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＦＰＧＡ ｕｎｉｔｓ ｉｎ ｃｏｍｂｉｎｅｄ ｔｅｍｐｅｒａｔｕｒｅ ｃｙｃｌｅ ａｎｄ ｖｉｂｒａｔｉｏｎ ｒｅｌｉａｂｉｌｉｔｙ ｔｅｓｔｓ ｏｆ ｌｅａｄ ｆｒｅｅ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ” （鉛フリー相互接続の温度サイクル／振動・併合信頼性試験におけるＦＰＧＡユニットの応用）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の装置によると、半田接続部に完全な断絶がある場合のみクラック又は故障が検出される。さらに、試験対象の電子回路板の各々に対して試験装置全体を切換えする必要があり、また、実施する試験ごとに装置を変更する必要がある。試験装置は、試験対象の電子回路板に設置されて、試験下にある電子部品と同じ熱機械的ストレス又は振動ストレスにさらされる。このため、測定を実施する回路が早く劣化する可能性がある。
【０００９】
さらに先行技術の別の欠点として、各々が次の同じ部品に電気的に接続された（デイジーチェーン）多数の半田接続部を有する電気抵抗において、状態変化事象やピーク（非常に短時間での抵抗値の大きな変動）の検出が遅れるということがある。さらに、このような先行技術による装置は、同時に複数のプログラマブル論理回路に電力供給するため、大量の電気エネルギー資源を必要とする。
【００１０】
既知の装置は、ＩＰＣ‐ＳＭ‐７８５規格に適合しており、また、事象とも呼ばれる電気抵抗の一次ピークのみを検出する。しかしながら、この規格は、故障の基準として、所与の時間と抵抗のテンプレートに応じたピークの時間系列を採用するため、故障を検出するのにうまく適合しない場合がある。このようなテンプレート又はプロトコルは、間違った結論に達する場合がある。間違った結論の典型的なものは、先のテンプレートを厳密に実行したために、被試験回路における断線を検出しないことである。結果、実際にはそれよりずっと前に回路が故障しているにも関わらず、Ｎサイクル後に壊れたと看做されることになる。この問題を解決するため、本発明においては、規格の基準（時間及び／又は抵抗のテンプレート又はプロトコル）に従うことを必須とするよりも、その選択した基準を、さまざまなタイプの試験や関連する半田接続部の劣化のメカニズムに適合するように、数量的に修正することを考える。究極的には、プログラムされた基準は各々、実施される試験に合うように調整される。
【課題を解決するための手段】
【００１１】
そこで、本発明は、ユーザにより選択され定義された基準に従って、プリント回路板に実装された電子部品の半田接続部における初期クラック又は故障を検出する装置を提案する。
【００１２】
本発明は、ユーザによって前もって決められた、半田接続部の故障を特徴付ける検出基準を自動的に適用して、多数の部品を同時に監視することができるようにする。本発明は、部品に対して実施された測定から直接結果を得ることができ、このため、後処理は全て回避できる。
【００１３】
よって、本発明は、好ましくはダミー部品である部品が半田接続部により実装されたプリント回路板で構成されている回路を試験する装置に関し、該装置は、
‐ 上記回路をスケジュールに従った熱機械的ストレス及び／又は振動ストレスにさらすための筐体と、
‐ 各々が次のものに電気的に相互接続された複数の半田接続部の全体としての電気抵抗を測定するため、電気抵抗のブリッジを有するハードウェア部と、
‐ プリント回路板上で電子部品のアセンブリを形成している１つ又は複数の半田接続部の劣化を表す検出基準を設定するための、また、試験結果を表示するための手段を有するソフトウェア部と、
‐ 試験対象の半田接続部からなるチェーンの電気抵抗の各測定値を、ソフトウェア部が利用できるデータに変換する入出力インタフェースと、を備え、
‐ 半田接続部の劣化の検出基準を修正するための調整手段を備えることを特徴としている。
【００１４】
本発明は、さらに次の特徴のうちの１つを備えている。
‐ 上記調整手段により、試験下にある回路の電気抵抗のレベルの検出のための閾値を修正可能である。
‐ 上記調整手段は、試験下にある回路の部品の電気抵抗のレベルの検出のための閾値を設定するためのポテンショメータを含んでいる。
‐ 検出される電気抵抗のピークの持続時間を、上記調整手段により修正可能である。
‐ 上記調整手段は、検出される電気抵抗のピークの持続時間を設定するためのポテンショメータを含んでいる。
‐ ユーザにより最初に選択された基準の検証のために検出される、試験下にある回路の状態変化の数を、上記調整手段により修正可能である。
‐ 上記調整手段は、１つ又は複数の半田接続部の劣化を表す検出基準を適用するために検出されるピーク又は事象の数を決定するためのセレクタを有している。
‐ 試験下にある回路の２つの状態変化検出の間の時間間隔を、ポテンショメータの助けによって、上記調整手段により修正可能である。
‐ 上記調整手段は、１つのピークの後の次のピークの検出のための時間間隔を決定するためのポテンショメータを含んでいる。
‐ 部品における２つの状態変化検出の間の最小時間間隔は２５０ｎｓである。
‐ 検出される電気抵抗のピークの持続時間は、２５０ｎｓと１μｓの間で調整可能である。
‐ 試験の開始から、ユーザにより選択された基準における電気抵抗の第１のピークが検出されるまでの時間は、調整可能である。
‐ 上記ソフトウェア部は、結果の記憶及び処理をリアルタイムで行うための手段を有している。
‐ 上記ソフトウェア部は、結果の記憶及び処理をバッチで行うための手段を有している。
‐ 上記ハードウェア部は、上記筐体の外の電子ボードに統合されている。
【００１５】
本発明は、さらに、上記のような試験装置を実施する方法に関し、該方法において、
‐ 半田接続部の劣化検出のパラメータを初期化し、
‐ 試験対象の１つ又は複数の半田接続部の電気抵抗の、持続時間が２５０ｎｓと１μｓとの間である電気抵抗のピークによって特徴付けられる状態変化を検出して記憶し、
‐ 上記状態変化を、分析のために、ソフトウェア部に伝送し、
‐ 試験対象の半田接続部のチェーンの１つにおいてクラックが検出されたかどうか判断し、さらに、上記クラック又は電気的故障が存在している部品の回路上での位置と、関連する半田接続部のチェーンとを記憶する。
【００１６】
本発明は、以下の説明をと添付の図面からよりよく理解されるであろう。これらは、単なる例示目的で提示されるもので、本発明を限定するものではない。図面は以下のものを示している。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明による装置の概略図である。
【図２】図２は、本発明による方法の機能図である。
【発明を実施するための形態】
【００１８】
図１は、本発明による電子回路板２試験装置１を示す概略図である。電子回路板２は、プリント回路板３で構成されており、その外面には、電子部品５が実装されている電気システム全体の導電路を実現する銅薄層４が敷かれている。部品５をプリント回路板３に固着させて、特に、部品５と、プリント回路板３上の銅層４に形成されている導電路との間の電気的導通を確保するため、半田接続部７が形成され、これらの各々は（例えば）半田ボールの形態をしている。
【００１９】
半田接続部７は、機械的疲労を生じるもので、これはクラックが発生する原因となる。このような半田接続部７における機械的疲労は、電子部品５及びプリント回路板３が受ける熱機械的ストレス及び／又は振動ストレスによって生じ、特に、航空機、列車、船といった輸送手段に回路２が搭載される場合に生じる。しかしながら、これらの輸送手段は、大量輸送手段の部類に属するため、最大限の機能保障が必要とされる。
【００２０】
この問題を解決するため、本発明は、半田接続部７に生じ得るクラック又は故障を検出する回路２の試験装置１を実現することを提案する。
【００２１】
前記試験装置１により、さまざまな電子部品５を備えるアセンブリの信頼性を評価することが可能となる。この目的のため、前記装置は、気候筐体８及び／又は振動容器を備えており、これによって、スケジュールに従った熱機械的ストレス及び／又は振動ストレスを回路２に与える。試験装置１は、測定におけるあらゆる電磁干渉を回避するため、好ましくは、ファラデーケージ内に配置される。このようなストレスのスケジュールは、予めユーザにより決定される。これらのストレスは、熱機械的ストレス及び／又は振動ストレスとすることができる。気候筐体８によって、予め決められたストレスを用いて、回路２に加速劣化試験を施すことが可能である。
【００２２】
前記試験装置１は、電気抵抗のブリッジ１０で形成されたハードウェア部９を備えている。電気抵抗のブリッジ１０は、値が既知であると考えられる少なくとも１つの基準電気抵抗１１を含んでおり、さらに別の電気抵抗１２を含んでいて、これは試験対象のデイジーチェーンにより形成されている全体としての抵抗の値に対応している。デイジーチェーンそれ自体は、同じ電子部品の幾つかの半田接続部を含んでいる。試験下にある電子部品の電気抵抗１２の値は、未知であると考えられるが、しかし非常に低い。基準電気抵抗１１は、５００Ω程度であるか、又は、試験下にある部品５の電気抵抗１２よりもずっと高い値である。電気抵抗のブリッジ１０によって、各部品５が次の部品５に電気的に相互接続される幾つかの半田接続部の電気抵抗を測定することができる。本発明においては、電気抵抗１２は、幾つかの半田接続部と、被試験回路の電気抵抗と、プリント回路板の導電路の電気抵抗とにより形成されている。その全体が接続部６に接続されている。
【００２３】
前記試験装置１は、さらにソフトウェア部１３を備えている。このソフトウェア部１３は、半田接続部７の劣化を表す検出基準を設定することを可能にする手段を備えている。実際に、本発明による装置１の注目される点は、半田接続部７において、可視のものにせよ不可視のものにせよ、初期のクラック又は故障を検出するということである。この目的のため、本装置１は、特にＩＰＣ基準を適用することを可能にする手段を備えており、このＩＰＣ基準は、ＩＰＣ（Ｉｎｓｔｉｔｕｔｅ ｆｏｒ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｎｇ ａｎｄ Ｐａｃｋａｇｉｎｇ Ｅｌｅｃｔｒｏｎｉｃ Ｃｉｒｃｕｉｔｓ）により発行されたもので、周知の尺度として世界的に認められているものである。半田接続部７におけるクラックの検出は、例えばＩＰＣ‐ＳＭ‐７８５規格により規制される。この基準は、環境的又は機械的な加速劣化試験を受ける半田接続部７におけるクラックの電気的な現われ方を規定している。この基準は、その特性として３００Ωと５００Ωの間の電気抵抗値をもつ部品５の電気抵抗１２において１０個の連続的なピークが検出され、その持続時間が５００ｎｓと１μｓの間である場合に、初期クラックが存在すると見なす。さらに、一連の１０個の連続的ピークそれ自体が、試験の開始から１０個目に検出されるピークまでに経過する時間の１０％未満の時間間隔の間に生じる必要がある。
【００２４】
ハードウェア部９により測定されたアナログ・データの取得及び符号化と、ソフトウェア部１３によるデジタル・データの分析は、筐体の外にあるボード１４によって実施される。例えば、このボード１４は、１６０個の回路の試験を同時に２個行うなどするため１６０個の入力を有している。このボード１４により、回路２と同一の回路を１つ又は複数それぞれに有する複数の部品を同時に測定して、電気抵抗のピークを検出することが可能である。１６０個の入力は並行分析される。各々が、測定用の電気抵抗のブリッジ１０と関連付けられている。これらのブリッジ１０は、それぞれ、クラックが開くと０から１への電圧ステップ（０‐５ボルト）を伝え、それが閉じると逆のステップを伝える。このボード１４は、筐体８内に配置された回路２にかかる熱機械的ストレス及び／又は振動ストレスを受けない。ボード１４は、電気抵抗のブリッジ１０を備えている場合があり、この場合は接続部６に直接接続される。
【００２５】
多数の部品が試験を受ける場合、装置１は、各部品において実施された測定の結果を表示するための手段１６を備えている。これらの結果によって、半田接続部７によって構成されているアセンブリの寿命の統計を求めることができ、これによって、プリント回路板３上の一連の部品５の適格性が評価される。
【００２６】
ソフトウェア部１３は、そのさまざまな動作を保証するため、コンピュータシステム１７により構成されている。このコンピュータシステム１７は、ＦＰＧＡ（フィールド・プログラマブル・グリッド・アレイ）を有しており、これによって、１６０個の入力１５の測定値をその場で分析し、また、別の通信バス２２を介してそれらを表示手段１６に表示させる。コンピュータシステム１７は、入出力インタフェース２３を備えており、これによって、通信バス２１と２２の接続が可能になっている。通信バス２１は、さらに、通信バス２２を介して、調整手段２４，２５，２６，２７，２８，２９にも接続されており、これによって、ユーザは、劣化検出の基準を修正することができる。
【００２７】
コンピュータシステム１７により実行される動作は、ＦＰＧＡ２０により命令される。ＦＰＧＡ２０は、プログラムメモリ１８に記憶されている命令コードに応じて、ボード１４宛ての命令を生成し、また、表示手段１６により結果を表示する。
【００２８】
このため、プログラムメモリは、複数のメモリ領域３０〜５１を有しており、これらは、それぞれ一連の処理に対応している。
【００２９】
処理回路３０は、電気抵抗のピーク又は状態変化を検出するためのパラメータの初期化に相当する。処理回路３１は、高速カウンタのインクリメントに相当する。処理回路３２は、高速カウンタの値と高速カウンタの最大値との比較に相当する。処理回路３３は、低速カウンタのインクリメントに相当する。処理回路３１，３２，及び３３により、状態変化が検出された時間を正確に求めることができる。処理回路３４は、０から１への状態変化の検出に相当する。処理回路３５は、状態変化が検出されたときに、その状態及びカウンタを記憶することに相当する。処理回路３６は、１から０への状態変化を検出することに相当する。処理回路３７は、状態が０であるか１であるかの判定に相当する。処理回路３８及び３９は、現在の状態を前の状態と比較することに相当する。処理回路４０は、状態を０から１に変化させることに相当する。処理回路４２は、状態を１から０に変化させることに相当する。処理回路４１及び４３は、カウンタを、ピークの持続時間を計算する変数に記憶することに相当する。処理回路４４は、電気抵抗のピークの検出持続時間を計算することに相当する。処理回路４５は、処理回路４４で計算した持続時間と、初期化のための処理回路３０において予め決められた持続時間の低値との比較に相当する。処理回路４６は、処理回路４４で計算した持続時間と、初期化のための処理回路３０において予め決められた持続時間の高値との比較に相当する。処理回路４７は、検出ピーク数をインクリメントすること、そして、さらに、計算された持続時間、ピークの開始カウンタ、及びピークが検出された測定入力番号を記憶することに相当する。処理回路４８は、ピーク数と、初期化処理３０において予め決められたピークの最大数との比較に相当する。処理回路４９は、基準を検証することに相当する。この基準とは、試験の開始と検出された第１のピークとを隔てている時間のある割合より短い時間内で、ある数の連続するピークが検出又は測定されることである。ＩＰＣ‐ＳＭ‐７８５規格を基準として用いる場合、試験の開始から第１のピークが検出されるまでに経過した時間の１０％未満の長さの時間の間に、１０個のピークが検出されることになる。処理回路５０は、先の検証を満足した場合に、故障又はクラックが検出されたことを知らせること、そして、さらに、クラックが見つかった測定入力番号及び第１ピークの開始カウンタ値を記憶することに相当する。処理回路５１は、処理回路４９の検証を満足しなかった場合に、前のピークの持続時間の値を現在のピークの値で上書きすることに相当する。
【００３０】
図２は、本発明による方法を説明する機能図である。プログラム全体はサブプログラム３０〜５１のすべてを含み、一連の動作をつぎのように組織する。この図には予備の処理回路３０が示されており、この処理において、抵抗のピーク又は状態変化を検出するためのパラメータが初期化され、これによって、ピーク検出の閾値、ピークの検出持続時間の低値及び高値、ピーク検出最大数、一連のピーク全体の持続時間が調整され、また、記憶及び分析をリアルタイムで行うかバッチで行うかの選択が行われる。これらのパラメータ設定は、調整手段２４，２５，２６，２７，２８，２９により、それぞれ行われる。この処理において、すべてのカウンタが初期化される。パラメータが初期化されたら、処理回路３１の実行が可能となる。
【００３１】
処理回路３１では、Ｃｎｔｆａｓｔカウンタがインクリメントされる。Ｃｎｔｆａｓｔカウンタがインクリメントされたら、処理回路３２の実行が可能となる。
【００３２】
処理回路３２では、Ｃｎｔｆａｓｔカウンタの値が、Ｃｎｔｍａｘカウンタの最大値と比較される。このＣｎｔｍａｘ値は、例えば６０とすることができる。Ｃｎｔｆａｓｔ値がＣｎｔｍａｘ値に達した場合は、処理回路３３が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００３３】
処理回路３３では、Ｃｎｔｓｌｏｗカウンタがインクリメントされる。Ｃｎｔｓｌｏｗカウンタがインクリメントされたら、処理回路３４が実行される。
【００３４】
処理回路３４では、抵抗のブリッジ１０において、０から１への状態変化が起きたかどうか判断される。０から１への状態変化が起きた場合は、処理回路３５が実行される。それ以外の場合は、処理回路３６が実行される。
【００３５】
処理回路３５では、新しい状態を、Ｃｎｔｆａｓｔカウンタ及びＣｎｔｓｌｏｗカウンタの値と共に記憶する。新しい状態とカウンタが記憶されたら、処理回路３７が実行される。
【００３６】
処理回路３６では、１から０への状態変化が起きたかどうか判断される。１から０への状態変化が起きた場合は、処理回路３５が実行される。それ以外の場合は、処理回路３１又は３２又は３３又は３４が繰り返される。
【００３７】
処理回路３７では、新しい状態が０であるかどうか判断される。新しい状態が０である場合は、処理回路３８が実行される。それ以外の場合は、処理回路３９が実行される。
【００３８】
処理回路３８では、新しい状態が前の状態と比較される。新しい状態と前の状態が同じである場合は、処理回路４０が実行される。それ以外の場合は、処理回路３１又は３２又は３３又は３４又は３５又は３６又は３７が繰り返される。
【００３９】
処理回路４０では、状態を０から１に変化させる。状態を０から１に変化させたら、処理回路４１を実行する。
【００４０】
処理回路４１では、Ｃｎｔｓｌｏｗカウンタの値をＣｎｔｓｌｏｗｓｔａｒｔ変数に記憶し、Ｃｎｔｆａｓｔカウンタの値をＣｎｔｆａｓｔｓｔａｒｔ変数に記憶する。カウンタが記憶されたら、処理回路４４が実行される。
【００４１】
処理回路３９では、新しい状態が前の状態と比較される。新しい状態と前の状態が同じである場合は、処理回路４２が実行される。それ以外の場合は、処理回路３１又は３２又は３３又は３４又は３５又は３６又は３７が繰り返される。
【００４２】
処理回路４２では、状態を１から０に変化させる。状態を１から０に変化させたら、処理回路４３を実行する。
【００４３】
処理回路４３では、Ｃｎｔｓｌｏｗカウンタの値をＣｎｔｓｌｏｗｅｎｄ変数に記憶し、Ｃｎｔｆａｓｔカウンタの値をＣｎｔｆａｓｔｅｎｄ変数に記憶する。カウンタが記憶されたら、処理回路４４が実行される。
【００４４】
処理回路４４では、ピークの検出持続時間が計算され、これは、Ｃｎｔｓｌｏｗｅｎｄ変数とＣｎｔｆａｓｔｅｎｄ変数の値の和と、Ｃｎｔｓｌｏｗｓｔａｒｔ変数とＣｎｔｆａｓｔｓｔａｒｔ変数の値の和との差異に相当する。この差異は、ナノセカンド単位に変換される。ピーク検出持続時間が計算されたら、処理回路４５が実行される。
【００４５】
処理回路４５では、計算された持続時間が、処理回路３０において予め決められたピーク検出持続時間の低値と比較される。計算された持続時間が、予め決められた低時間を超えている場合は、処理回路４６が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００４６】
処理回路４６では、計算された持続時間が、処理回路３０において予め決められたピーク検出持続時間の高値と比較される。計算された持続時間が、予め決められた高時間未満である場合は、処理回路４７が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００４７】
処理回路４７では、検出されたピーク数がインクリメントされ、さらに、計算された持続時間、検出されたピークの開始カウンタ、及びピークが検出された測定入力番号が記憶される。このようなインクリメントが済んだら、処理回路４８が実行される。
【００４８】
処理回路４８では、ピーク数が、処理回路３０において予め決められたピーク最大数と比較される。ピーク数が、予め決められたピーク最大数より少ない場合は、処理回路４９が実行される。それ以外の場合は、処理回路３１が繰り返される。
【００４９】
処理回路４９では、検出された１０個の連続するピークが、ユーザにより予め規定された長さの時間の間に首尾よく検出されたことが、検証される。１０個の連続するピークが検出されたら、処理回路５０が実行される。それ以外の場合は、処理回路５１が実行される。
【００５０】
処理回路５０では、故障又はクラックが検出されたことが示され、さらに、故障が検出された測定入力番号、１０個のピークの検出持続時間、及び第１ピークの開始カウンタが記憶される。故障を表示したら、処理回路３０を繰り返す。それ以外の場合は、処理回路５１が実行される。
【００５１】
処理回路５１では、前のピーク検出持続時間を現在のピーク検出持続時間で上書きする。このような上書きを行ったら、処理回路３１を繰り返す。
【特許請求の範囲】
【請求項１】
好ましくはダミー部品である部品（５）が半田接続部（７）により実装されたプリント回路板（３）で構成されている回路（２）を試験する装置（１）であって、該装置は、
前記回路（２）をスケジュールに従った熱機械的ストレスおよび／または振動ストレスにさらすための筐体（８）と、
各々が次の部品に電気的に相互接続された複数の半田接続部の全体としての電気抵抗（１２）を測定するため、電気抵抗（１１，１２）のブリッジ（１０）を有するハードウェア部（９）と、
プリント回路板上で電子部品（５）のアセンブリを形成している１つまたは複数の半田接続部の劣化を表す検出基準を設定するための、また、試験結果を表示するための手段（１６〜２３）を有するソフトウェア部（１３）と、
試験対象の半田接続部（７）からなるチェーンの電気抵抗（１２）の各測定値を、前記ソフトウェア部（１３）が利用できるデータに変換する入出力インタフェース（１４）と、を備え、
前記半田接続部の劣化の検出基準を修正するための調整手段（２４〜２９）を備えることを特徴とする装置。
【請求項２】
前記調整手段（２４〜２９）により、試験下にある回路の電気抵抗のレベルの検出のための閾値を修正可能であることを特徴とする、請求項１に記載の装置。
【請求項３】
前記調整手段（２４〜２９）は、試験下にある回路（２）の部品（５）の電気抵抗のレベルの検出のための前記閾値を設定するためのポテンショメータ（２４）を含んでいることを特徴とする、請求項２に記載の装置。
【請求項４】
ユーザにより最初に選択された基準の検証のために検出される、試験下にある回路（１２）の状態変化の数を、前記調整手段（２４〜２９）により修正可能であることを特徴とする、請求項１ないし３のいずれか１つに記載の装置。
【請求項５】
前記調整手段（２４〜２９）は、検出基準を適用するために検出されるピークの数を設定するためのセレクタ（２７）を有することを特徴とする、請求項４に記載の装置。
【請求項６】
前記調整手段（２４〜２９）により、試験下にある回路（２）の２つの状態変化検出の間の時間間隔を修正可能であることを特徴とする、請求項１ないし５のいずれか１つに記載の装置。
【請求項７】
前記調整手段（２４〜２９）は、１つのピークの後の次のピークの検出のための時間間隔を決定するためのポテンショメータ（２５，２６）を含んでいることを特徴とする、請求項６に記載の装置。
【請求項８】
部品（５）における２つの状態変化検出の間の最小時間間隔は２５０ｎｓであることを特徴とする、請求項６または７に記載の装置。
【請求項９】
検出される電気抵抗のピークの持続時間は、２５０ｎｓと１μｓの間で調整可能であることを特徴とする、請求項１ないし８のいずれか１つに記載の装置。
【請求項１０】
試験の開始から、ユーザにより選択された基準における電気抵抗の第１のピークが検出されるまでの時間は、調整可能であることを特徴とする、請求項９に記載の装置。
【請求項１１】
前記ソフトウェア部（１３）は、結果の保存および処理をリアルタイムで行うための手段（２９）を有していることを特徴とする、請求項１ないし１０のいずれか１つに記載の装置。
【請求項１２】
前記ハードウェア部（９）は、前記筐体（８）の外のボードに統合されていることを特徴とする、請求項１ないし１１のいずれか１つに記載の装置。
【請求項１３】
好ましくはダミー部品である部品（５）からなるアセンブリが半田接続部により実装されたプリント回路板（３）で構成されている回路（２）を試験する、請求項１ないし１２のいずれか１つに記載の装置（１）を実施する方法であって、
半田接続部の劣化検出のパラメータを初期化する処理と、
試験対象の１つまたは複数の半田接続部の電気抵抗の、持続時間が２５０ｎｓと１μｓとの間である電気抵抗のピークによって特徴付けられる状態変化を検出し保存する処理と、
前記状態変化を、分析のために、ソフトウェア部に伝送する処理と、
試験対象の半田接続部のチェーンの１つにおいてクラックが検出されたかどうか判断し、さらに、前記クラックが存在している部品の回路上での位置と、関連する半田接続部のチェーンとを保存する処理と、を含むことを特徴とする方法。
【請求項１】
好ましくはダミー部品である部品（５）が半田接続部（７）により実装されたプリント回路板（３）で構成されている回路（２）を試験する装置（１）であって、該装置は、
前記回路（２）をスケジュールに従った熱機械的ストレスおよび／または振動ストレスにさらすための筐体（８）と、
各々が次の部品に電気的に相互接続された複数の半田接続部の全体としての電気抵抗（１２）を測定するため、電気抵抗（１１，１２）のブリッジ（１０）を有するハードウェア部（９）と、
プリント回路板上で電子部品（５）のアセンブリを形成している１つまたは複数の半田接続部の劣化を表す検出基準を設定するための、また、試験結果を表示するための手段（１６〜２３）を有するソフトウェア部（１３）と、
試験対象の半田接続部（７）からなるチェーンの電気抵抗（１２）の各測定値を、前記ソフトウェア部（１３）が利用できるデータに変換する入出力インタフェース（１４）と、を備え、
前記半田接続部の劣化の検出基準を修正するための調整手段（２４〜２９）を備えることを特徴とする装置。
【請求項２】
前記調整手段（２４〜２９）により、試験下にある回路の電気抵抗のレベルの検出のための閾値を修正可能であることを特徴とする、請求項１に記載の装置。
【請求項３】
前記調整手段（２４〜２９）は、試験下にある回路（２）の部品（５）の電気抵抗のレベルの検出のための前記閾値を設定するためのポテンショメータ（２４）を含んでいることを特徴とする、請求項２に記載の装置。
【請求項４】
ユーザにより最初に選択された基準の検証のために検出される、試験下にある回路（１２）の状態変化の数を、前記調整手段（２４〜２９）により修正可能であることを特徴とする、請求項１ないし３のいずれか１つに記載の装置。
【請求項５】
前記調整手段（２４〜２９）は、検出基準を適用するために検出されるピークの数を設定するためのセレクタ（２７）を有することを特徴とする、請求項４に記載の装置。
【請求項６】
前記調整手段（２４〜２９）により、試験下にある回路（２）の２つの状態変化検出の間の時間間隔を修正可能であることを特徴とする、請求項１ないし５のいずれか１つに記載の装置。
【請求項７】
前記調整手段（２４〜２９）は、１つのピークの後の次のピークの検出のための時間間隔を決定するためのポテンショメータ（２５，２６）を含んでいることを特徴とする、請求項６に記載の装置。
【請求項８】
部品（５）における２つの状態変化検出の間の最小時間間隔は２５０ｎｓであることを特徴とする、請求項６または７に記載の装置。
【請求項９】
検出される電気抵抗のピークの持続時間は、２５０ｎｓと１μｓの間で調整可能であることを特徴とする、請求項１ないし８のいずれか１つに記載の装置。
【請求項１０】
試験の開始から、ユーザにより選択された基準における電気抵抗の第１のピークが検出されるまでの時間は、調整可能であることを特徴とする、請求項９に記載の装置。
【請求項１１】
前記ソフトウェア部（１３）は、結果の保存および処理をリアルタイムで行うための手段（２９）を有していることを特徴とする、請求項１ないし１０のいずれか１つに記載の装置。
【請求項１２】
前記ハードウェア部（９）は、前記筐体（８）の外のボードに統合されていることを特徴とする、請求項１ないし１１のいずれか１つに記載の装置。
【請求項１３】
好ましくはダミー部品である部品（５）からなるアセンブリが半田接続部により実装されたプリント回路板（３）で構成されている回路（２）を試験する、請求項１ないし１２のいずれか１つに記載の装置（１）を実施する方法であって、
半田接続部の劣化検出のパラメータを初期化する処理と、
試験対象の１つまたは複数の半田接続部の電気抵抗の、持続時間が２５０ｎｓと１μｓとの間である電気抵抗のピークによって特徴付けられる状態変化を検出し保存する処理と、
前記状態変化を、分析のために、ソフトウェア部に伝送する処理と、
試験対象の半田接続部のチェーンの１つにおいてクラックが検出されたかどうか判断し、さらに、前記クラックが存在している部品の回路上での位置と、関連する半田接続部のチェーンとを保存する処理と、を含むことを特徴とする方法。
【図１】
【図２】
【図２】
【公表番号】特表２０１２−５１２４１１（Ｐ２０１２−５１２４１１Ａ）
【公表日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１１−５４１５５３（Ｐ２０１１−５４１５５３）
【出願日】平成２１年１２月１５日（２００９．１２．１５）
【国際出願番号】ＰＣＴ／ＦＲ２００９／０５２５３８
【国際公開番号】ＷＯ２０１０／０７６４８２
【国際公開日】平成２２年７月８日（２０１０．７．８）
【出願人】（５１００２２５１０）ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス (7)
【Ｆターム（参考）】
【公表日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願日】平成２１年１２月１５日（２００９．１２．１５）
【国際出願番号】ＰＣＴ／ＦＲ２００９／０５２５３８
【国際公開番号】ＷＯ２０１０／０７６４８２
【国際公開日】平成２２年７月８日（２０１０．７．８）
【出願人】（５１００２２５１０）ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス (7)
【Ｆターム（参考）】
[ Back to top ]