増幅器の位相補償回路及び増幅回路
【課題】増幅器の位相補償精度を向上させることができる増幅器の位相補償回路を提供することを課題とする。
【解決手段】増幅器の位相補償回路は、入力端子及び第１のノード間に接続される第１の容量（４０４）と、前記第１のノード及び第１の増幅器の入力端子間に接続される第２の容量（４０５）と、ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタ（４０６）と、前記入力端子の信号のエンベロープを検出するエンベロープ検出回路（４１１，４１２）と、前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器（４１３）とを有する。
【解決手段】増幅器の位相補償回路は、入力端子及び第１のノード間に接続される第１の容量（４０４）と、前記第１のノード及び第１の増幅器の入力端子間に接続される第２の容量（４０５）と、ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタ（４０６）と、前記入力端子の信号のエンベロープを検出するエンベロープ検出回路（４１１，４１２）と、前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器（４１３）とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の位相補償回路及び増幅回路に関する。
【背景技術】
【０００２】
図１（Ａ）は増幅器１０１を示す図であり、図１（Ｂ）は増幅器１０１の位相特性を示す図である。増幅器１０１は、入力端子１０２の信号を増幅し、出力端子１０３に出力する。図１（Ｂ）の位相特性は、出力パワーに対する位相の微分値を示す。位相の微分値は、入力信号に対する出力信号の位相の微分値である。位相特性は、線形動作領域１１１及び非線形動作領域１１２，１１３を有する。領域１１２は凸部特性の非線形動作領域であり、領域１１３は凹部特性の非線形動作領域である。
【０００３】
一般に、無線通信機で用いられる増幅器１０１は、入力信号の位相を変えることなく、振幅を線形に増幅することが求められる。しかしながら、半導体素子を用いた増幅器１０１では、入力信号パワーが高まるにつれて、出力信号の位相が回転する現象（位相歪み特性）が現れ、非線形動作領域１１２及び１１３が生じる。位相歪みは、増幅器１０１の出力信号を歪ませるため、出力スペクトルが、無線規格で規定されたマスクをはみ出す問題を引き起こす。また、位相変調方式等を使用した通信においては、通信エラーを引き起こす。そのため、非線形動作領域１１２及び１１３をなくし、出力パワーが高い場合にも、フラットな線形動作領域を確保したいとの要求がある。
【０００４】
図２は、増幅器１０１の位相を補償する位相補償回路２０１を示す図である。位相補償回路２０１は、入力端子１０２及び増幅器１０１の入力端子間に接続される。位相補償回路２０１は、増幅器１０１自体で生じる位相歪みの逆特性となる歪み（プリディストーション）を生成し、それを増幅器１０１の入力端子に入力することにより、増幅器１０１の出力の位相歪みをキャンセルする。
【０００５】
図３（Ａ）〜（Ｃ）は、位相補償回路２０１の位相補償を説明するための図である。図３（Ａ）は位相補償回路２０１の構成例を示す図である。位相補償回路２０１は、ｐチャネル電界効果トランジスタ３０１を有する。ｐチャネル電界効果トランジスタ３０１は、ゲートが増幅器１０１の入力端子に接続され、ソース及びドレインが基準電位ノードに接続され、ダイオードとして機能する。増幅器１０１は、入力端子１０２の信号２０２を増幅し、出力端子１０３に出力する。
【０００６】
図３（Ｂ）は、ｐチャネル電界効果トランジスタ３０１により構成されるダイオードの特性を示す図である。横軸はトランジスタ３０１のゲート及びソース間電圧Ｖｇｓを示し、縦軸はトランジスタ３０１のゲート及びソース間容量Ｃｇｓを示す。ｐチャネル電界効果トランジスタ３０１のダイオードは、ゲート及びソース間電圧Ｖｇｓの増加に対して、ゲート及びソース間容量Ｃｇｓが減少する特性を示す。トランジスタ３０１のダイオードへの入力信号２０２のパワーが高まると、トランジスタ３０１のダイオードのゲートのバイアスが持ち上がってくるため、ゲート及びソース間容量Ｃｇｓが減少する。ゲート及びソース間容量Ｃｇｓの減少により、信号２０２の通過位相は早まるため、増幅器１０１自体で発生する位相遅れを補償できる。
【０００７】
図３（Ｃ）は、図１（Ｂ）と同様の増幅器１０１の位相特性３１１及び位相補償回路２０１の位相特性３１２を示す。位相補償回路２０１は、増幅器１０１の位相特性３１１のうちの中パワー近傍の領域１１２（図１（Ｂ））で生じる位相の遅れ（基準に対して増加している成分）を補償するために、その逆特性となる歪みの位相特性３１２を生成する。これにより、増幅器１０１の位相特性３１１の歪みを低減することができる。
【０００８】
しかしながら、位相補償回路２０１には、下記の２点の問題がある。第１に、入力信号２０２のレベルが小さいため、ゲート及びソース間容量Ｃｇｓの変調幅３０２が小さく、増幅器１０１の位相遅れを補償するのに十分なだけの位相進みを発生できない。第２に、位相補償回路２０１による位相特性３１２のピークを、増幅器１０１の位相特性３１１のピーク（狙いの出力パワー）に合わせこむことが難しい。
【０００９】
また、変調波信号を増幅器で増幅するに際して当該増幅器で発生する歪みを当該変調波信号の包絡線情報に基づいてプリディストーション方式で補償するプリディストーション方式増幅器が知られている。
【００１０】
また、位相変調器と振幅変調器の縦続回路と第１の関数発生器と第２の関数発生器と包絡線検波器とから成り、遅延特性をもたない非線形回路の逆特性を有し、この非線形回路を含む伝送系において入力側に挿入されることにより非線形回路の出力信号の非線形歪みを除去するプレディストーターが知られている。
【００１１】
また、変調波を増幅する増幅器と、増幅器の出力を検波する検波器と、検波器の出力のエンベロープとエンベロープ基準信号とを比較してエンベロープ誤差を検出する比較器と、エンベロープ誤差信号とエンベロープ基準信号との和を求める加算器とを有し、加算器の出力を増幅器に電源として供給するようにした線形増幅器が知られている。
【００１２】
また、信号の振幅及び位相を変化させる振幅位相変化装置において、信号を複数に分配する分配手段と、これら各分配信号の位相を変化させる移相手段と、位相が変化させられたこれら複数の分配信号を合成して、移相手段による各分配信号の位相変化量に応じた振幅変化量及び位相変化量を有した合成信号を取得する合成手段とを備えた振幅位相変化装置が知られている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−２２３１２９号公報
【特許文献２】特開昭５６−６６９０９号公報
【特許文献３】特開平５−１７５７７１号公報
【特許文献４】特開２００１−３２６５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、増幅器の位相補償精度を向上させることができる増幅器の位相補償回路及び増幅回路を提供することである。
【課題を解決するための手段】
【００１５】
増幅器の位相補償回路は、入力端子及び第１のノード間に接続される第１の容量と、前記第１のノード及び第１の増幅器の入力端子間に接続される第２の容量と、ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタと、前記入力端子の信号のエンベロープを検出するエンベロープ検出回路と、前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器とを有する。
【発明の効果】
【００１６】
入力信号のエンベロープを増幅することにより、第１の増幅器の位相歪みを高精度で補償することができる。
【図面の簡単な説明】
【００１７】
【図１】図１（Ａ）は増幅器を示す図であり、図１（Ｂ）は増幅器の位相特性を示す図である。
【図２】増幅器の位相を補償する位相補償回路を示す図である。
【図３】図３（Ａ）〜（Ｃ）は位相補償回路の位相補償を説明するための図である。
【図４】図４（Ａ）及び（Ｂ）は第１の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。
【図５】図５（Ａ）及び（Ｂ）は図４（Ａ）の回路のシミュレーション結果を示す図である。
【図６】図６（Ａ）及び（Ｂ）は第２の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。
【図７】図７（Ａ）及び（Ｂ）は図６（Ａ）の回路のシミュレーション結果を示す図である。
【図８】第３の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。
【図９】図８の回路のシミュレーション結果を示す図である。
【図１０】第１の増幅器の位相特性を示す図である。
【図１１】第４の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１８】
（第１の実施形態）
図４（Ａ）及び（Ｂ）は、第１の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。図４（Ａ）は、第１の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。第１の増幅器４０１の前段に、位相補償回路が接続される。位相補償回路は、第１の容量４０４、第２の容量４０５、第１の電界効果トランジスタ４０６、第３の容量４０７、検波器４１１、低域通過フィルタ（ローパスフィルタ）４１２、第２の増幅器４１３、及び抵抗４１４を有し、第１の増幅器４０１の位相を補償する。
【００１９】
入力端子４０２には、変調波の入力信号４２１が入力される。第１の容量４０４は、入力端子４０２及び第１のノードＮ１間に接続される。第２の容量４０５は、第１のノードＮ１及び第１の増幅器４０１の入力端子間に接続される。第１の電界効果トランジスタ４０６は、ｐチャネル電界効果トランジスタであり、ゲートが第１のノードＮ１に接続され、ソース及びドレインが第１の電位ノードＶｒに接続され、ダイオードとして機能する。第３の容量４０７は、第１の電位ノードＶｒ及び基準電位ノード（グランド電位ノード）間に接続される。第１の電位ノードＶｒに供給される第１の電位は、可変制御可能な直流バイアス電位である。
【００２０】
エンベロープ（包絡線）検出回路は、検波器４１１及び低域通過フィルタ４１２を有し、入力端子４０２の信号４２１のエンベロープ４２２を検出する。第２の増幅器４１３は、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープ４２２を増幅し、増幅したエンベロープ４２３を抵抗４１４を介して第１のノードＮ１に出力する。検波器４１１は、入力端子４０２の信号４２１をダイオードにより整流することにより検波する。低域通過フィルタ４１２は、検波器４１１の出力信号の高周波数成分を減衰させ、低周波数成分を通過させ、第２の増幅器４１３にエンベロープ４２２を出力する。第１の増幅器４０１は、第２の容量４０５を介して第１のノードＮ１から入力された信号を増幅し、出力端子４０３に出力する。
【００２１】
図４（Ｂ）は、第１の電界効果トランジスタ４０６により構成されるダイオードの特性を示す図である。横軸はトランジスタ４０６のゲート及びソース間電圧Ｖｇｓを示し、縦軸はトランジスタ４０６のゲート及びソース間容量Ｃｇｓを示す。ｐチャネル電界効果トランジスタ４０６のダイオードは、ゲート及びソース間電圧Ｖｇｓの増加に対して、ゲート及びソース間容量Ｃｇｓが減少する特性を示す。トランジスタ４０６のダイオードへの入力エンベロープ４２３のパワーが高まると、トランジスタ４０６のダイオードのゲートのバイアスが持ち上がってくるため、ゲート及びソース間容量Ｃｇｓが減少する。ゲート及びソース間容量Ｃｇｓの減少により、信号４２１の通過位相は早まるため、第１の増幅器４０１自体で発生する位相遅れを補償できる。
【００２２】
入力信号４２１のエンベロープ４２２は振幅が小さいために、ゲート及びソース間容量Ｃｇｓの変調幅が小さくなってしまう。これに対し、本実施形態のように、増幅したエンベロープ４２３をトランジスタ４０６のゲートに入力することにより、ゲート及びソース間容量Ｃｇｓの変調幅を大きくすることができる。第２の増幅器４１３は、利得を制御することにより、エンベロープ４２３の振幅を変え、容量Ｃｇｓの変調の大きさを制御することができる。すなわち、第２の増幅器４１３は、図１（Ｂ）の非線形動作領域１１２の位相微分値に応じた利得で増幅することにより、非線形動作領域１１２の位相を補償することができる。
【００２３】
また、第１の電位ノードＶｒの第１の電位を調整することにより、小さな入力信号４２１のパワーでも容量Ｃｇｓの変調を行うことができ、図１（Ｂ）の非線形動作領域１１２のピークの位置を制御することができる。
【００２４】
以上のように、本実施形態は、エンベロープ検出により位相補償を行う。まず、入力信号４２１を検波器４１１により検波し、エンベロープ４２２を検出する。第２の増幅器４１３は、エンベロープ４２２を増幅し、トランジスタ４０６のダイオードへ出力する。このとき、第２の増幅器４１３の利得を大きくすることにより、トランジスタ４０６のダイオードの容量Ｃｇｓの変調が大きくなるように、エンベロープ４２３の振幅を大きくすることができる。また、第１の電位ノードＶｒの固定バイアス電位を制御することにより、容量Ｃｇｓが変調されるバイアス電圧Ｖｇｓのレベルを自由に制御できる。これにより、位相変調がかかる入力パワーを制御することが可能となる。
【００２５】
図５（Ａ）及び（Ｂ）は、図４（Ａ）の回路のシミュレーション結果を示す図であり、横軸の入力パワーに対して、縦軸の位相の微分値をプロットしたものである。位相補償回路は、ｐチャネル電界効果トランジスタ４０６のダイオードを用いることにより、凹部を有する位相特性を生成することができる。
【００２６】
図５（Ａ）は、第１の電位ノードＶｒの第１の電位を変化させた場合の位相特性を示す。特性５０１は、第１の電位ノードＶｒの第１の電位を高くしたときの特性であり、位相特性のピークの位置を左側（入力パワーが小さい側）に設定することができる。また、特性５０２は、第１の電位ノードＶｒの第１の電位を低くしたときの特性であり、位相特性のピークの位置を右側（入力パワーが大きい側）に設定することができる。このように、第１の電位ノードＶｒの第１の電位を制御することにより、位相特性のピークの位置を設定することができる。
【００２７】
図５（Ｂ）は、第２の増幅器４１３の利得を変化させた場合の位相特性を示す。特性５１１は、第２の増幅器４１３の利得を小さくしたときの特性であり、位相特性の変調幅（振れ幅）を小さく設定することができる。また、特性５１２は、第２の増幅器４１３の利得を大きくしたときの特性であり、位相特性の変調幅を大きく設定することができる。このように、第２の増幅器４１３の利得を制御することにより、位相特性の変調幅（位相補償量）を設定することができる。
【００２８】
本実施形態によれば、第１の電位ノードＶｒの第１の電位及び第２の増幅器４１３の利得を制御することにより、図１（Ｂ）の非線形動作領域１１２の位相を高精度で補償し、位相歪みを低減することができる。
【００２９】
（第２の実施形態）
図６（Ａ）及び（Ｂ）は、第２の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。図６（Ａ）は、第２の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。第２の実施形態の回路（図６（Ａ））は、第１の実施形態の回路（図４（Ａ））に対して、ｐチャネル電界効果トランジスタ４０６の代わりにｎチャネル電界効果トランジスタ６０６を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の電界効果トランジスタ６０６は、ｎチャネル電界効果トランジスタであり、ゲートが第１のノードＮ１に接続され、ソース及びドレインが第１の電位ノードＶｒに接続される。
【００３０】
図６（Ｂ）は、ｎチャネル電界効果トランジスタ６０６により構成されるダイオードの特性を示す図である。横軸はトランジスタ６０６のゲート及びソース間電圧Ｖｇｓを示し、縦軸はトランジスタ６０６のゲート及びソース間容量Ｃｇｓを示す。図６（Ｂ）の特性は、図４（Ｂ）の特性に対して逆特性である。ｎチャネル電界効果トランジスタ６０６のダイオードは、ゲート及びソース間電圧Ｖｇｓの増加に対して、ゲート及びソース間容量Ｃｇｓが増加する特性を示す。トランジスタ６０６のダイオードへの入力エンベロープ４２３のパワーが高まると、トランジスタ６０６のダイオードのゲートのバイアスが持ち上がってくるため、ゲート及びソース間容量Ｃｇｓが増加する。ゲート及びソース間容量Ｃｇｓの増加により、信号４２１の通過位相は遅れるため、第１の増幅器４０１自体で発生する位相進みを補償できる。
【００３１】
第２の増幅器４１３は、図１（Ｂ）の非線形動作領域１１３の位相微分値に応じた利得で増幅することにより、非線形動作領域１１３の位相を補償することができる。また、第１の電位ノードＶｒの第１の電位を調整することにより、小さな入力信号４２１のパワーでも容量Ｃｇｓの変調を行うことができ、図１（Ｂ）の非線形動作領域１１３のピークの位置を制御することができる。
【００３２】
図７（Ａ）及び（Ｂ）は、図６（Ａ）の回路のシミュレーション結果を示す図であり、横軸の入力パワーに対して、縦軸の位相の微分値をプロットしたものである。位相補償回路は、ｎチャネル電界効果トランジスタ６０６のダイオードを用いることにより、凸部を有する位相特性を生成することができる。
【００３３】
図７（Ａ）は、第１の電位ノードＶｒの第１の電位を変化させた場合の位相特性を示す。特性７０１は、第１の電位ノードＶｒの第１の電位を高くしたときの特性であり、位相特性のピークの位置を左側（入力パワーが小さい側）に設定することができる。また、特性７０２は、第１の電位ノードＶｒの第１の電位を低くしたときの特性であり、位相特性のピークの位置を右側（入力パワーが大きい側）に設定することができる。このように、第１の電位ノードＶｒの第１の電位を制御することにより、位相特性のピークの位置を設定することができる。
【００３４】
図７（Ｂ）は、第２の増幅器４１３の利得を変化させた場合の位相特性を示す。特性７１２は、第２の増幅器４１３の利得を小さくしたときの特性であり、位相特性の変調幅（振れ幅）を小さく設定することができる。また、特性７１１は、第２の増幅器４１３の利得を大きくしたときの特性であり、位相特性の変調幅を大きく設定することができる。このように、第２の増幅器４１３の利得を制御することにより、位相特性の変調幅（位相補償量）を設定することができる。
【００３５】
本実施形態によれば、第１の電位ノードＶｒの第１の電位及び第２の増幅器４１３の利得を制御することにより、図１（Ｂ）の非線形動作領域１１３の位相を高精度で補償し、位相歪みを低減することができる。
【００３６】
（第３の実施形態）
図８は、第３の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。本実施形態は、第１の実施形態及び第２の実施形態を組み合わせたものである。第１の増幅器４０１の前段に、位相補償回路が接続される。位相補償回路は、第１の容量４０４、第２の容量４０５、第４の容量８０１、電界効果トランジスタ４０６ａ〜４０６ｄ、容量４０７ａ〜４０７ｃ、検波器４１１、低域通過フィルタ（ローパスフィルタ）４１２、増幅器４１３ａ〜４１３ｄ、抵抗４１４ａ〜４１４ｄ、及びスイッチ８０２ａ〜８０２ｄを有し、第１の増幅器４０１の位相を補償する。
【００３７】
第１の容量４０４は、入力端子４０２及び第１のノードＮ１間に接続される。第２の容量４０５は、第１のノードＮ１及び第２のノードＮ２間に接続される。第４の容量８０１は、第２のノードＮ２及び第１の増幅器４０１の入力端子間に接続される。
【００３８】
第１の電界効果トランジスタ４０６ａは、ｎチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ａを介して第１のノードＮ１に接続され、ソース及びドレインが第１の電位ノードＶｒｎ１に接続され、ダイオードとして機能する。第３の容量４０７ａは、第１の電位ノードＶｒｎ１及び基準電位ノード間に接続される。第１の電位ノードＶｒｎ１に供給される第１の電位は、可変制御可能な直流バイアス電位である。
【００３９】
第１の電界効果トランジスタ４０６ｂは、ｎチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ｂを介して第１のノードＮ１に接続され、ソース及びドレインが電位ノードＶｒｎ２に接続され、ダイオードとして機能する。容量４０７ｂは、電位ノードＶｒｎ２及び基準電位ノード間に接続される。電位ノードＶｒｎ２に供給される電位は、可変制御可能な直流バイアス電位である。
【００４０】
第２の電界効果トランジスタ４０６ｃは、ｐチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ｃを介して第２のノードＮ２に接続され、ソース及びドレインが第２の電位ノードＶｒｐ１に接続され、ダイオードとして機能する。第５の容量４０７ｃは、第２の電位ノードＶｒｐ１及び基準電位ノード間に接続される。第２の電位ノードＶｒｐ１に供給される第２の電位は、可変制御可能な直流バイアス電位である。
【００４１】
第２の電界効果トランジスタ４０６ｄは、ｐチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ｄを介して第２のノードＮ２に接続され、ソース及びドレインが電位ノードＶｒｐ２に接続され、ダイオードとして機能する。容量４０７ｄは、電位ノードＶｒｐ２及び基準電位ノード間に接続される。電位ノードＶｒｐ２に供給される電位は、可変制御可能な直流バイアス電位である。
【００４２】
エンベロープ検出回路は、第１及び第２の実施形態と同様に、検波器４１１及び低域通過フィルタ４１２を有し、入力端子４０２の信号のエンベロープを検出する。
【００４３】
第２の増幅器４１３ａは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ａを介して第１のノードＮ１に出力する。
【００４４】
増幅器４１３ｂは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ｂを介して第１のノードＮ１に出力する。
【００４５】
第３の増幅器４１３ｃは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ｃを介して第２のノードＮ２に出力する。
【００４６】
増幅器４１３ｄは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ｄを介して第２のノードＮ２に出力する。
【００４７】
第１の増幅器４０１は、第４の容量８０１を介して第１のノードＮ１及び第２のノードＮ２から入力された信号を増幅し、出力端子４０３に出力する。
【００４８】
第１の電界効果トランジスタ４０６ａ，４０６ｂ及び第２の電界効果トランジスタ４０６ｃ，４０６ｄは、相互に相補のチャネルを有する。２個の第１の電界効果トランジスタ４０６ａ，４０６ｂ及び２個の第２の電界効果トランジスタ４０６ｃ，４０６ｄを使用する場合を例に説明したが、同様に、３個以上の第１の電界効果トランジスタ４０６ａ，４０６ｂ及び３個以上の第２の電界効果トランジスタ４０６ｃ，４０６ｄを使用してもよい。
【００４９】
図１（Ｂ）では１個の凸部の領域１１２及び１個の凹部の領域１１３を有する位相特性の場合を例に説明したが、本実施形態によれば、１個及び２個以上の凸部の領域１１２及び１個及び２個以上の凹部の領域１１３を有する位相特性の位相を補償することができる。複数の第１の電界効果トランジスタ４０６ａ，４０６ｂを用いることにより複数の凸部の領域１１２の位相を補償し、複数の第２の電界効果トランジスタ４０６ｃ，４０６ｄを用いることにより複数の凹部の領域１１３の位相を補償することができる。スイッチ８０２ａ〜８０２ｄを制御することにより、種々の位相特性の位相を補償することができる。本実施形態によれば、ｎチャネル電界効果トランジスタ４０６ａ，４０６ｂ及びｐチャネル電界効果トランジスタ４０６ｃ，４０６ｄを接続することにより、位相進み及び位相遅れのそれぞれの変調特性を得ることができる。
【００５０】
図９は、図８の回路のシミュレーション結果を示す図であり、横軸の入力パワーに対して、縦軸の位相の微分値をプロットしたものである。ｐチャネル電界効果トランジスタ４０６ｃ，４０６ｄのダイオードを用いることにより位相進みの凹部の位相特性領域９０１を生成することができ、ｎチャネル電界効果トランジスタ４０６ａ，４０６ｂのダイオードを用いることにより位相遅れの凸部の位相特性領域９０２を生成することができる。本実施形態によれば、入力パワーの増加に伴い、位相進み及び位相遅れの両方の特性９０１及び９０２を生成ことができる。第１の増幅器４０１は、例えば図１（Ｂ）の位相特性を有し、図９の位相特性の信号を入力することにより、図１（Ｂ）の位相特性及び図９の位相特性が打ち消し合い、広範囲の入力パワーにおいて位相の微分値が一定の線形動作領域を実現することができる。
【００５１】
（第４の実施形態）
図１０は、第１の増幅器４０１の位相特性３１１を示す図である。第１の増幅器４０１において、入力パワーの増加に伴い、出力信号の位相が回転することは上記で述べたが、シリコンＣＭＯＳを用いた第１の増幅器４０１においては、凹部領域１００２のように、位相進みの程度が激しく、位相進みの領域１００２のピークを補償しきれない場合がある。すなわち、所定範囲１００１内の位相特性３１１は位相補償が容易であるが、所定範囲１００１外の位相特性３１１の位相補償は困難な場合がある。本実施形態では、この課題を解決するための増幅器の位相補償回路を示す。
【００５２】
図１１は、第４の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。第４の実施形態の回路（図１１）は、第３の実施形態の回路（図８）に対して、遅延器１１０１、リミッティング増幅器１１０２、排他的論理和回路１１０３及び低域通過フィルタ１１０４を含む位相差検出回路を追加したものである。なお、ここでは、１個の第１の電界効果トランジスタ４０６ａ及び１個の第２の電界効果トランジスタ４０６ｃを用いる場合を例に示すが、第３の実施形態と同様に、それぞれを２個以上設けてもよい。以下、本実施形態が第３の実施形態と異なる点を説明する。
【００５３】
遅延器１１０１は、第１の増幅器４０１の入力信号を遅延して出力する。遅延器１１０１の遅延時間は、第１の増幅器４０１の入力信号が第１の増幅器４０１を通過する時間に等しい。リミッティング増幅器１１０２は、遅延器１１０１の出力信号１１１０を２値の信号１１１２に変換し、第１の増幅器４０１の出力信号１１１１を２値の信号１１１３に変換する。遅延器１１０１の出力信号１１１０が閾値より大きければ２値信号１１１２はハイレベルになり、遅延器１１０１の出力信号１１１０が閾値より小さければ２値信号１１１２はローレベルになる。同様に、第１の増幅器４０１の出力信号１１１１が閾値より大きければ２値信号１１１３はハイレベルになり、第１の増幅器４０１の出力信号１１１１が閾値より小さければ２値信号１１１３はローレベルになる。リミッティング増幅器１１０２は、正弦波で振動する信号１１１０，１１１１を方形波信号１１１２，１１１３に変換することができる。排他的論理和回路１１０３は、信号１１１２及び１１１３を入力し、信号１１１２及び１１１３の排他的論理和信号１１１４を出力する。信号１１１２及び１１１３のレベルが同じであれば排他的論理和信号１１１４はローレベルになり、信号１１１２及び１１１３のレベルが異なれば排他的論理和信号１１１４はハイレベルになる。排他的論理和信号１１１４は、パルス状の信号であり、信号１１１２及び１１１３の位相差が大きくなるほどパルス幅が広くなる。低域通過フィルタ１１０４は、排他的論理和信号１１１４の高周波数成分を減衰させ、低周波数成分を通過させることにより、排他的論理和信号１１１４を直流信号に変換し、第２の増幅器４１３ａに出力する。
【００５４】
遅延器１１０１、リミッティング増幅器１１０２、排他的論理和回路１１０３及び低域通過フィルタ１１０４は、位相差検出回路を構成し、第１の増幅器４０１の入力信号及び出力信号の位相差を検出する。第２の増幅器４１３ａは、位相差検出回路により検出された位相差に応じた利得で増幅する。両者の位相差が大きいほど、排他的論理和信号１１１４のパルス幅が広くなり、低域通過フィルタ１１０４の出力直流信号のレベルが高くなる。第２の増幅器４１３ａは、低域通過フィルタ１１０４の出力信号に応じた利得で、低域通過フィルタ４１２の出力信号を増幅する。
【００５５】
第２の増幅器４１３ａの利得を変化させることにより、位相変調量を変えることができる。第１の増幅器４０１の入力信号に対して、第１の増幅器４０１の出力信号の位相が大きく外れてくると、位相差検出回路のループによって、第２の増幅器４１３ａの利得が位相差に応じて変動する。位相差が大きくなれば、第２の増幅器４１３ａの利得が大きくなり、それによって得られる位相変調量も大きくなる。また、このループによって位相差が縮まれば、排他的論理和信号１１１４のパルス幅が狭くなるため、第２の増幅器４１３ａへ入力される直流信号レベルも小さくなり、位相変調量も減少する。このように、本実施形態では、第１の増幅器４０１の出力信号の位相変調の程度に応じ、アダプティブに位相の逆特性を生成することができる。
【００５６】
本実施形態では、第１の増幅器４０１の入力信号及び出力信号の位相を比較し、入力パワーに伴って生じる位相回転を逐次検出する。位相比較器として、ここでは排他的論理和回路１１０３を用いる例を示している。また、排他的論理和回路１１０３の前段にリミッティング増幅器１１０２を設けることにより、エッジを有する信号１１１２及び１１１３を生成することができ、位相比較の精度を高めることができる。
【００５７】
第１〜第４の実施形態の第１の増幅器４０１及びその位相補償回路は、無線通信システムやレーダシステムに用いられる高周波回路等に使用することができる。第２の増幅器４１３が入力端子４０２の入力信号４２１のエンベロープ４２２を増幅することにより、第１の増幅器４０１の位相歪みを高精度で補償することができる。また、第１の電位ノードＶｒの電位を制御することにより、位相補償特性のピーク位置を変えることができる。
【００５８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５９】
４０１ 第１の増幅器
４０２ 入力端子
４０３ 出力端子
４０４ 第１の容量
４０５ 第２の容量
４０６ 第１の電界効果トランジスタ
４０７ 第３の容量
４１１ 検波器
４１２ 低域通過フィルタ
４１３ 第２の増幅器
４１４ 抵抗
【技術分野】
【０００１】
本発明は、増幅器の位相補償回路及び増幅回路に関する。
【背景技術】
【０００２】
図１（Ａ）は増幅器１０１を示す図であり、図１（Ｂ）は増幅器１０１の位相特性を示す図である。増幅器１０１は、入力端子１０２の信号を増幅し、出力端子１０３に出力する。図１（Ｂ）の位相特性は、出力パワーに対する位相の微分値を示す。位相の微分値は、入力信号に対する出力信号の位相の微分値である。位相特性は、線形動作領域１１１及び非線形動作領域１１２，１１３を有する。領域１１２は凸部特性の非線形動作領域であり、領域１１３は凹部特性の非線形動作領域である。
【０００３】
一般に、無線通信機で用いられる増幅器１０１は、入力信号の位相を変えることなく、振幅を線形に増幅することが求められる。しかしながら、半導体素子を用いた増幅器１０１では、入力信号パワーが高まるにつれて、出力信号の位相が回転する現象（位相歪み特性）が現れ、非線形動作領域１１２及び１１３が生じる。位相歪みは、増幅器１０１の出力信号を歪ませるため、出力スペクトルが、無線規格で規定されたマスクをはみ出す問題を引き起こす。また、位相変調方式等を使用した通信においては、通信エラーを引き起こす。そのため、非線形動作領域１１２及び１１３をなくし、出力パワーが高い場合にも、フラットな線形動作領域を確保したいとの要求がある。
【０００４】
図２は、増幅器１０１の位相を補償する位相補償回路２０１を示す図である。位相補償回路２０１は、入力端子１０２及び増幅器１０１の入力端子間に接続される。位相補償回路２０１は、増幅器１０１自体で生じる位相歪みの逆特性となる歪み（プリディストーション）を生成し、それを増幅器１０１の入力端子に入力することにより、増幅器１０１の出力の位相歪みをキャンセルする。
【０００５】
図３（Ａ）〜（Ｃ）は、位相補償回路２０１の位相補償を説明するための図である。図３（Ａ）は位相補償回路２０１の構成例を示す図である。位相補償回路２０１は、ｐチャネル電界効果トランジスタ３０１を有する。ｐチャネル電界効果トランジスタ３０１は、ゲートが増幅器１０１の入力端子に接続され、ソース及びドレインが基準電位ノードに接続され、ダイオードとして機能する。増幅器１０１は、入力端子１０２の信号２０２を増幅し、出力端子１０３に出力する。
【０００６】
図３（Ｂ）は、ｐチャネル電界効果トランジスタ３０１により構成されるダイオードの特性を示す図である。横軸はトランジスタ３０１のゲート及びソース間電圧Ｖｇｓを示し、縦軸はトランジスタ３０１のゲート及びソース間容量Ｃｇｓを示す。ｐチャネル電界効果トランジスタ３０１のダイオードは、ゲート及びソース間電圧Ｖｇｓの増加に対して、ゲート及びソース間容量Ｃｇｓが減少する特性を示す。トランジスタ３０１のダイオードへの入力信号２０２のパワーが高まると、トランジスタ３０１のダイオードのゲートのバイアスが持ち上がってくるため、ゲート及びソース間容量Ｃｇｓが減少する。ゲート及びソース間容量Ｃｇｓの減少により、信号２０２の通過位相は早まるため、増幅器１０１自体で発生する位相遅れを補償できる。
【０００７】
図３（Ｃ）は、図１（Ｂ）と同様の増幅器１０１の位相特性３１１及び位相補償回路２０１の位相特性３１２を示す。位相補償回路２０１は、増幅器１０１の位相特性３１１のうちの中パワー近傍の領域１１２（図１（Ｂ））で生じる位相の遅れ（基準に対して増加している成分）を補償するために、その逆特性となる歪みの位相特性３１２を生成する。これにより、増幅器１０１の位相特性３１１の歪みを低減することができる。
【０００８】
しかしながら、位相補償回路２０１には、下記の２点の問題がある。第１に、入力信号２０２のレベルが小さいため、ゲート及びソース間容量Ｃｇｓの変調幅３０２が小さく、増幅器１０１の位相遅れを補償するのに十分なだけの位相進みを発生できない。第２に、位相補償回路２０１による位相特性３１２のピークを、増幅器１０１の位相特性３１１のピーク（狙いの出力パワー）に合わせこむことが難しい。
【０００９】
また、変調波信号を増幅器で増幅するに際して当該増幅器で発生する歪みを当該変調波信号の包絡線情報に基づいてプリディストーション方式で補償するプリディストーション方式増幅器が知られている。
【００１０】
また、位相変調器と振幅変調器の縦続回路と第１の関数発生器と第２の関数発生器と包絡線検波器とから成り、遅延特性をもたない非線形回路の逆特性を有し、この非線形回路を含む伝送系において入力側に挿入されることにより非線形回路の出力信号の非線形歪みを除去するプレディストーターが知られている。
【００１１】
また、変調波を増幅する増幅器と、増幅器の出力を検波する検波器と、検波器の出力のエンベロープとエンベロープ基準信号とを比較してエンベロープ誤差を検出する比較器と、エンベロープ誤差信号とエンベロープ基準信号との和を求める加算器とを有し、加算器の出力を増幅器に電源として供給するようにした線形増幅器が知られている。
【００１２】
また、信号の振幅及び位相を変化させる振幅位相変化装置において、信号を複数に分配する分配手段と、これら各分配信号の位相を変化させる移相手段と、位相が変化させられたこれら複数の分配信号を合成して、移相手段による各分配信号の位相変化量に応じた振幅変化量及び位相変化量を有した合成信号を取得する合成手段とを備えた振幅位相変化装置が知られている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−２２３１２９号公報
【特許文献２】特開昭５６−６６９０９号公報
【特許文献３】特開平５−１７５７７１号公報
【特許文献４】特開２００１−３２６５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、増幅器の位相補償精度を向上させることができる増幅器の位相補償回路及び増幅回路を提供することである。
【課題を解決するための手段】
【００１５】
増幅器の位相補償回路は、入力端子及び第１のノード間に接続される第１の容量と、前記第１のノード及び第１の増幅器の入力端子間に接続される第２の容量と、ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタと、前記入力端子の信号のエンベロープを検出するエンベロープ検出回路と、前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器とを有する。
【発明の効果】
【００１６】
入力信号のエンベロープを増幅することにより、第１の増幅器の位相歪みを高精度で補償することができる。
【図面の簡単な説明】
【００１７】
【図１】図１（Ａ）は増幅器を示す図であり、図１（Ｂ）は増幅器の位相特性を示す図である。
【図２】増幅器の位相を補償する位相補償回路を示す図である。
【図３】図３（Ａ）〜（Ｃ）は位相補償回路の位相補償を説明するための図である。
【図４】図４（Ａ）及び（Ｂ）は第１の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。
【図５】図５（Ａ）及び（Ｂ）は図４（Ａ）の回路のシミュレーション結果を示す図である。
【図６】図６（Ａ）及び（Ｂ）は第２の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。
【図７】図７（Ａ）及び（Ｂ）は図６（Ａ）の回路のシミュレーション結果を示す図である。
【図８】第３の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。
【図９】図８の回路のシミュレーション結果を示す図である。
【図１０】第１の増幅器の位相特性を示す図である。
【図１１】第４の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１８】
（第１の実施形態）
図４（Ａ）及び（Ｂ）は、第１の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。図４（Ａ）は、第１の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。第１の増幅器４０１の前段に、位相補償回路が接続される。位相補償回路は、第１の容量４０４、第２の容量４０５、第１の電界効果トランジスタ４０６、第３の容量４０７、検波器４１１、低域通過フィルタ（ローパスフィルタ）４１２、第２の増幅器４１３、及び抵抗４１４を有し、第１の増幅器４０１の位相を補償する。
【００１９】
入力端子４０２には、変調波の入力信号４２１が入力される。第１の容量４０４は、入力端子４０２及び第１のノードＮ１間に接続される。第２の容量４０５は、第１のノードＮ１及び第１の増幅器４０１の入力端子間に接続される。第１の電界効果トランジスタ４０６は、ｐチャネル電界効果トランジスタであり、ゲートが第１のノードＮ１に接続され、ソース及びドレインが第１の電位ノードＶｒに接続され、ダイオードとして機能する。第３の容量４０７は、第１の電位ノードＶｒ及び基準電位ノード（グランド電位ノード）間に接続される。第１の電位ノードＶｒに供給される第１の電位は、可変制御可能な直流バイアス電位である。
【００２０】
エンベロープ（包絡線）検出回路は、検波器４１１及び低域通過フィルタ４１２を有し、入力端子４０２の信号４２１のエンベロープ４２２を検出する。第２の増幅器４１３は、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープ４２２を増幅し、増幅したエンベロープ４２３を抵抗４１４を介して第１のノードＮ１に出力する。検波器４１１は、入力端子４０２の信号４２１をダイオードにより整流することにより検波する。低域通過フィルタ４１２は、検波器４１１の出力信号の高周波数成分を減衰させ、低周波数成分を通過させ、第２の増幅器４１３にエンベロープ４２２を出力する。第１の増幅器４０１は、第２の容量４０５を介して第１のノードＮ１から入力された信号を増幅し、出力端子４０３に出力する。
【００２１】
図４（Ｂ）は、第１の電界効果トランジスタ４０６により構成されるダイオードの特性を示す図である。横軸はトランジスタ４０６のゲート及びソース間電圧Ｖｇｓを示し、縦軸はトランジスタ４０６のゲート及びソース間容量Ｃｇｓを示す。ｐチャネル電界効果トランジスタ４０６のダイオードは、ゲート及びソース間電圧Ｖｇｓの増加に対して、ゲート及びソース間容量Ｃｇｓが減少する特性を示す。トランジスタ４０６のダイオードへの入力エンベロープ４２３のパワーが高まると、トランジスタ４０６のダイオードのゲートのバイアスが持ち上がってくるため、ゲート及びソース間容量Ｃｇｓが減少する。ゲート及びソース間容量Ｃｇｓの減少により、信号４２１の通過位相は早まるため、第１の増幅器４０１自体で発生する位相遅れを補償できる。
【００２２】
入力信号４２１のエンベロープ４２２は振幅が小さいために、ゲート及びソース間容量Ｃｇｓの変調幅が小さくなってしまう。これに対し、本実施形態のように、増幅したエンベロープ４２３をトランジスタ４０６のゲートに入力することにより、ゲート及びソース間容量Ｃｇｓの変調幅を大きくすることができる。第２の増幅器４１３は、利得を制御することにより、エンベロープ４２３の振幅を変え、容量Ｃｇｓの変調の大きさを制御することができる。すなわち、第２の増幅器４１３は、図１（Ｂ）の非線形動作領域１１２の位相微分値に応じた利得で増幅することにより、非線形動作領域１１２の位相を補償することができる。
【００２３】
また、第１の電位ノードＶｒの第１の電位を調整することにより、小さな入力信号４２１のパワーでも容量Ｃｇｓの変調を行うことができ、図１（Ｂ）の非線形動作領域１１２のピークの位置を制御することができる。
【００２４】
以上のように、本実施形態は、エンベロープ検出により位相補償を行う。まず、入力信号４２１を検波器４１１により検波し、エンベロープ４２２を検出する。第２の増幅器４１３は、エンベロープ４２２を増幅し、トランジスタ４０６のダイオードへ出力する。このとき、第２の増幅器４１３の利得を大きくすることにより、トランジスタ４０６のダイオードの容量Ｃｇｓの変調が大きくなるように、エンベロープ４２３の振幅を大きくすることができる。また、第１の電位ノードＶｒの固定バイアス電位を制御することにより、容量Ｃｇｓが変調されるバイアス電圧Ｖｇｓのレベルを自由に制御できる。これにより、位相変調がかかる入力パワーを制御することが可能となる。
【００２５】
図５（Ａ）及び（Ｂ）は、図４（Ａ）の回路のシミュレーション結果を示す図であり、横軸の入力パワーに対して、縦軸の位相の微分値をプロットしたものである。位相補償回路は、ｐチャネル電界効果トランジスタ４０６のダイオードを用いることにより、凹部を有する位相特性を生成することができる。
【００２６】
図５（Ａ）は、第１の電位ノードＶｒの第１の電位を変化させた場合の位相特性を示す。特性５０１は、第１の電位ノードＶｒの第１の電位を高くしたときの特性であり、位相特性のピークの位置を左側（入力パワーが小さい側）に設定することができる。また、特性５０２は、第１の電位ノードＶｒの第１の電位を低くしたときの特性であり、位相特性のピークの位置を右側（入力パワーが大きい側）に設定することができる。このように、第１の電位ノードＶｒの第１の電位を制御することにより、位相特性のピークの位置を設定することができる。
【００２７】
図５（Ｂ）は、第２の増幅器４１３の利得を変化させた場合の位相特性を示す。特性５１１は、第２の増幅器４１３の利得を小さくしたときの特性であり、位相特性の変調幅（振れ幅）を小さく設定することができる。また、特性５１２は、第２の増幅器４１３の利得を大きくしたときの特性であり、位相特性の変調幅を大きく設定することができる。このように、第２の増幅器４１３の利得を制御することにより、位相特性の変調幅（位相補償量）を設定することができる。
【００２８】
本実施形態によれば、第１の電位ノードＶｒの第１の電位及び第２の増幅器４１３の利得を制御することにより、図１（Ｂ）の非線形動作領域１１２の位相を高精度で補償し、位相歪みを低減することができる。
【００２９】
（第２の実施形態）
図６（Ａ）及び（Ｂ）は、第２の実施形態による増幅器の位相補償回路を有する増幅回路を説明するための図である。図６（Ａ）は、第２の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。第２の実施形態の回路（図６（Ａ））は、第１の実施形態の回路（図４（Ａ））に対して、ｐチャネル電界効果トランジスタ４０６の代わりにｎチャネル電界効果トランジスタ６０６を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。第１の電界効果トランジスタ６０６は、ｎチャネル電界効果トランジスタであり、ゲートが第１のノードＮ１に接続され、ソース及びドレインが第１の電位ノードＶｒに接続される。
【００３０】
図６（Ｂ）は、ｎチャネル電界効果トランジスタ６０６により構成されるダイオードの特性を示す図である。横軸はトランジスタ６０６のゲート及びソース間電圧Ｖｇｓを示し、縦軸はトランジスタ６０６のゲート及びソース間容量Ｃｇｓを示す。図６（Ｂ）の特性は、図４（Ｂ）の特性に対して逆特性である。ｎチャネル電界効果トランジスタ６０６のダイオードは、ゲート及びソース間電圧Ｖｇｓの増加に対して、ゲート及びソース間容量Ｃｇｓが増加する特性を示す。トランジスタ６０６のダイオードへの入力エンベロープ４２３のパワーが高まると、トランジスタ６０６のダイオードのゲートのバイアスが持ち上がってくるため、ゲート及びソース間容量Ｃｇｓが増加する。ゲート及びソース間容量Ｃｇｓの増加により、信号４２１の通過位相は遅れるため、第１の増幅器４０１自体で発生する位相進みを補償できる。
【００３１】
第２の増幅器４１３は、図１（Ｂ）の非線形動作領域１１３の位相微分値に応じた利得で増幅することにより、非線形動作領域１１３の位相を補償することができる。また、第１の電位ノードＶｒの第１の電位を調整することにより、小さな入力信号４２１のパワーでも容量Ｃｇｓの変調を行うことができ、図１（Ｂ）の非線形動作領域１１３のピークの位置を制御することができる。
【００３２】
図７（Ａ）及び（Ｂ）は、図６（Ａ）の回路のシミュレーション結果を示す図であり、横軸の入力パワーに対して、縦軸の位相の微分値をプロットしたものである。位相補償回路は、ｎチャネル電界効果トランジスタ６０６のダイオードを用いることにより、凸部を有する位相特性を生成することができる。
【００３３】
図７（Ａ）は、第１の電位ノードＶｒの第１の電位を変化させた場合の位相特性を示す。特性７０１は、第１の電位ノードＶｒの第１の電位を高くしたときの特性であり、位相特性のピークの位置を左側（入力パワーが小さい側）に設定することができる。また、特性７０２は、第１の電位ノードＶｒの第１の電位を低くしたときの特性であり、位相特性のピークの位置を右側（入力パワーが大きい側）に設定することができる。このように、第１の電位ノードＶｒの第１の電位を制御することにより、位相特性のピークの位置を設定することができる。
【００３４】
図７（Ｂ）は、第２の増幅器４１３の利得を変化させた場合の位相特性を示す。特性７１２は、第２の増幅器４１３の利得を小さくしたときの特性であり、位相特性の変調幅（振れ幅）を小さく設定することができる。また、特性７１１は、第２の増幅器４１３の利得を大きくしたときの特性であり、位相特性の変調幅を大きく設定することができる。このように、第２の増幅器４１３の利得を制御することにより、位相特性の変調幅（位相補償量）を設定することができる。
【００３５】
本実施形態によれば、第１の電位ノードＶｒの第１の電位及び第２の増幅器４１３の利得を制御することにより、図１（Ｂ）の非線形動作領域１１３の位相を高精度で補償し、位相歪みを低減することができる。
【００３６】
（第３の実施形態）
図８は、第３の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。本実施形態は、第１の実施形態及び第２の実施形態を組み合わせたものである。第１の増幅器４０１の前段に、位相補償回路が接続される。位相補償回路は、第１の容量４０４、第２の容量４０５、第４の容量８０１、電界効果トランジスタ４０６ａ〜４０６ｄ、容量４０７ａ〜４０７ｃ、検波器４１１、低域通過フィルタ（ローパスフィルタ）４１２、増幅器４１３ａ〜４１３ｄ、抵抗４１４ａ〜４１４ｄ、及びスイッチ８０２ａ〜８０２ｄを有し、第１の増幅器４０１の位相を補償する。
【００３７】
第１の容量４０４は、入力端子４０２及び第１のノードＮ１間に接続される。第２の容量４０５は、第１のノードＮ１及び第２のノードＮ２間に接続される。第４の容量８０１は、第２のノードＮ２及び第１の増幅器４０１の入力端子間に接続される。
【００３８】
第１の電界効果トランジスタ４０６ａは、ｎチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ａを介して第１のノードＮ１に接続され、ソース及びドレインが第１の電位ノードＶｒｎ１に接続され、ダイオードとして機能する。第３の容量４０７ａは、第１の電位ノードＶｒｎ１及び基準電位ノード間に接続される。第１の電位ノードＶｒｎ１に供給される第１の電位は、可変制御可能な直流バイアス電位である。
【００３９】
第１の電界効果トランジスタ４０６ｂは、ｎチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ｂを介して第１のノードＮ１に接続され、ソース及びドレインが電位ノードＶｒｎ２に接続され、ダイオードとして機能する。容量４０７ｂは、電位ノードＶｒｎ２及び基準電位ノード間に接続される。電位ノードＶｒｎ２に供給される電位は、可変制御可能な直流バイアス電位である。
【００４０】
第２の電界効果トランジスタ４０６ｃは、ｐチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ｃを介して第２のノードＮ２に接続され、ソース及びドレインが第２の電位ノードＶｒｐ１に接続され、ダイオードとして機能する。第５の容量４０７ｃは、第２の電位ノードＶｒｐ１及び基準電位ノード間に接続される。第２の電位ノードＶｒｐ１に供給される第２の電位は、可変制御可能な直流バイアス電位である。
【００４１】
第２の電界効果トランジスタ４０６ｄは、ｐチャネル電界効果トランジスタであり、ゲートがスイッチ８０２ｄを介して第２のノードＮ２に接続され、ソース及びドレインが電位ノードＶｒｐ２に接続され、ダイオードとして機能する。容量４０７ｄは、電位ノードＶｒｐ２及び基準電位ノード間に接続される。電位ノードＶｒｐ２に供給される電位は、可変制御可能な直流バイアス電位である。
【００４２】
エンベロープ検出回路は、第１及び第２の実施形態と同様に、検波器４１１及び低域通過フィルタ４１２を有し、入力端子４０２の信号のエンベロープを検出する。
【００４３】
第２の増幅器４１３ａは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ａを介して第１のノードＮ１に出力する。
【００４４】
増幅器４１３ｂは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ｂを介して第１のノードＮ１に出力する。
【００４５】
第３の増幅器４１３ｃは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ｃを介して第２のノードＮ２に出力する。
【００４６】
増幅器４１３ｄは、利得を制御可能な可変利得増幅器であり、エンベロープ検出回路により検出されたエンベロープを増幅し、増幅したエンベロープを抵抗４１４ｄを介して第２のノードＮ２に出力する。
【００４７】
第１の増幅器４０１は、第４の容量８０１を介して第１のノードＮ１及び第２のノードＮ２から入力された信号を増幅し、出力端子４０３に出力する。
【００４８】
第１の電界効果トランジスタ４０６ａ，４０６ｂ及び第２の電界効果トランジスタ４０６ｃ，４０６ｄは、相互に相補のチャネルを有する。２個の第１の電界効果トランジスタ４０６ａ，４０６ｂ及び２個の第２の電界効果トランジスタ４０６ｃ，４０６ｄを使用する場合を例に説明したが、同様に、３個以上の第１の電界効果トランジスタ４０６ａ，４０６ｂ及び３個以上の第２の電界効果トランジスタ４０６ｃ，４０６ｄを使用してもよい。
【００４９】
図１（Ｂ）では１個の凸部の領域１１２及び１個の凹部の領域１１３を有する位相特性の場合を例に説明したが、本実施形態によれば、１個及び２個以上の凸部の領域１１２及び１個及び２個以上の凹部の領域１１３を有する位相特性の位相を補償することができる。複数の第１の電界効果トランジスタ４０６ａ，４０６ｂを用いることにより複数の凸部の領域１１２の位相を補償し、複数の第２の電界効果トランジスタ４０６ｃ，４０６ｄを用いることにより複数の凹部の領域１１３の位相を補償することができる。スイッチ８０２ａ〜８０２ｄを制御することにより、種々の位相特性の位相を補償することができる。本実施形態によれば、ｎチャネル電界効果トランジスタ４０６ａ，４０６ｂ及びｐチャネル電界効果トランジスタ４０６ｃ，４０６ｄを接続することにより、位相進み及び位相遅れのそれぞれの変調特性を得ることができる。
【００５０】
図９は、図８の回路のシミュレーション結果を示す図であり、横軸の入力パワーに対して、縦軸の位相の微分値をプロットしたものである。ｐチャネル電界効果トランジスタ４０６ｃ，４０６ｄのダイオードを用いることにより位相進みの凹部の位相特性領域９０１を生成することができ、ｎチャネル電界効果トランジスタ４０６ａ，４０６ｂのダイオードを用いることにより位相遅れの凸部の位相特性領域９０２を生成することができる。本実施形態によれば、入力パワーの増加に伴い、位相進み及び位相遅れの両方の特性９０１及び９０２を生成ことができる。第１の増幅器４０１は、例えば図１（Ｂ）の位相特性を有し、図９の位相特性の信号を入力することにより、図１（Ｂ）の位相特性及び図９の位相特性が打ち消し合い、広範囲の入力パワーにおいて位相の微分値が一定の線形動作領域を実現することができる。
【００５１】
（第４の実施形態）
図１０は、第１の増幅器４０１の位相特性３１１を示す図である。第１の増幅器４０１において、入力パワーの増加に伴い、出力信号の位相が回転することは上記で述べたが、シリコンＣＭＯＳを用いた第１の増幅器４０１においては、凹部領域１００２のように、位相進みの程度が激しく、位相進みの領域１００２のピークを補償しきれない場合がある。すなわち、所定範囲１００１内の位相特性３１１は位相補償が容易であるが、所定範囲１００１外の位相特性３１１の位相補償は困難な場合がある。本実施形態では、この課題を解決するための増幅器の位相補償回路を示す。
【００５２】
図１１は、第４の実施形態による増幅器の位相補償回路を有する増幅回路の構成例を示す回路図である。第４の実施形態の回路（図１１）は、第３の実施形態の回路（図８）に対して、遅延器１１０１、リミッティング増幅器１１０２、排他的論理和回路１１０３及び低域通過フィルタ１１０４を含む位相差検出回路を追加したものである。なお、ここでは、１個の第１の電界効果トランジスタ４０６ａ及び１個の第２の電界効果トランジスタ４０６ｃを用いる場合を例に示すが、第３の実施形態と同様に、それぞれを２個以上設けてもよい。以下、本実施形態が第３の実施形態と異なる点を説明する。
【００５３】
遅延器１１０１は、第１の増幅器４０１の入力信号を遅延して出力する。遅延器１１０１の遅延時間は、第１の増幅器４０１の入力信号が第１の増幅器４０１を通過する時間に等しい。リミッティング増幅器１１０２は、遅延器１１０１の出力信号１１１０を２値の信号１１１２に変換し、第１の増幅器４０１の出力信号１１１１を２値の信号１１１３に変換する。遅延器１１０１の出力信号１１１０が閾値より大きければ２値信号１１１２はハイレベルになり、遅延器１１０１の出力信号１１１０が閾値より小さければ２値信号１１１２はローレベルになる。同様に、第１の増幅器４０１の出力信号１１１１が閾値より大きければ２値信号１１１３はハイレベルになり、第１の増幅器４０１の出力信号１１１１が閾値より小さければ２値信号１１１３はローレベルになる。リミッティング増幅器１１０２は、正弦波で振動する信号１１１０，１１１１を方形波信号１１１２，１１１３に変換することができる。排他的論理和回路１１０３は、信号１１１２及び１１１３を入力し、信号１１１２及び１１１３の排他的論理和信号１１１４を出力する。信号１１１２及び１１１３のレベルが同じであれば排他的論理和信号１１１４はローレベルになり、信号１１１２及び１１１３のレベルが異なれば排他的論理和信号１１１４はハイレベルになる。排他的論理和信号１１１４は、パルス状の信号であり、信号１１１２及び１１１３の位相差が大きくなるほどパルス幅が広くなる。低域通過フィルタ１１０４は、排他的論理和信号１１１４の高周波数成分を減衰させ、低周波数成分を通過させることにより、排他的論理和信号１１１４を直流信号に変換し、第２の増幅器４１３ａに出力する。
【００５４】
遅延器１１０１、リミッティング増幅器１１０２、排他的論理和回路１１０３及び低域通過フィルタ１１０４は、位相差検出回路を構成し、第１の増幅器４０１の入力信号及び出力信号の位相差を検出する。第２の増幅器４１３ａは、位相差検出回路により検出された位相差に応じた利得で増幅する。両者の位相差が大きいほど、排他的論理和信号１１１４のパルス幅が広くなり、低域通過フィルタ１１０４の出力直流信号のレベルが高くなる。第２の増幅器４１３ａは、低域通過フィルタ１１０４の出力信号に応じた利得で、低域通過フィルタ４１２の出力信号を増幅する。
【００５５】
第２の増幅器４１３ａの利得を変化させることにより、位相変調量を変えることができる。第１の増幅器４０１の入力信号に対して、第１の増幅器４０１の出力信号の位相が大きく外れてくると、位相差検出回路のループによって、第２の増幅器４１３ａの利得が位相差に応じて変動する。位相差が大きくなれば、第２の増幅器４１３ａの利得が大きくなり、それによって得られる位相変調量も大きくなる。また、このループによって位相差が縮まれば、排他的論理和信号１１１４のパルス幅が狭くなるため、第２の増幅器４１３ａへ入力される直流信号レベルも小さくなり、位相変調量も減少する。このように、本実施形態では、第１の増幅器４０１の出力信号の位相変調の程度に応じ、アダプティブに位相の逆特性を生成することができる。
【００５６】
本実施形態では、第１の増幅器４０１の入力信号及び出力信号の位相を比較し、入力パワーに伴って生じる位相回転を逐次検出する。位相比較器として、ここでは排他的論理和回路１１０３を用いる例を示している。また、排他的論理和回路１１０３の前段にリミッティング増幅器１１０２を設けることにより、エッジを有する信号１１１２及び１１１３を生成することができ、位相比較の精度を高めることができる。
【００５７】
第１〜第４の実施形態の第１の増幅器４０１及びその位相補償回路は、無線通信システムやレーダシステムに用いられる高周波回路等に使用することができる。第２の増幅器４１３が入力端子４０２の入力信号４２１のエンベロープ４２２を増幅することにより、第１の増幅器４０１の位相歪みを高精度で補償することができる。また、第１の電位ノードＶｒの電位を制御することにより、位相補償特性のピーク位置を変えることができる。
【００５８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５９】
４０１ 第１の増幅器
４０２ 入力端子
４０３ 出力端子
４０４ 第１の容量
４０５ 第２の容量
４０６ 第１の電界効果トランジスタ
４０７ 第３の容量
４１１ 検波器
４１２ 低域通過フィルタ
４１３ 第２の増幅器
４１４ 抵抗
【特許請求の範囲】
【請求項１】
入力端子及び第１のノード間に接続される第１の容量と、
前記第１のノード及び第１の増幅器の入力端子間に接続される第２の容量と、
ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタと、
前記入力端子の信号のエンベロープを検出するエンベロープ検出回路と、
前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器と
を有することを特徴とする増幅器の位相補償回路。
【請求項２】
前記第２の増幅器は、利得を制御可能な可変利得増幅器であることを特徴とする請求項１記載の増幅器の位相補償回路。
【請求項３】
さらに、前記第１の電位ノード及び基準電位ノード間に接続される第３の容量を有し、
前記第１の電位ノードに供給される第１の電位は可変制御可能であることを特徴とする請求項１又は２記載の増幅器の位相補償回路。
【請求項４】
前記第２の容量は、前記第１のノード及び第２のノード間に接続され、
さらに、前記第２のノード及び前記第１の増幅器の入力端子間に接続される第４の容量と、
ゲートが前記第２のノードに接続され、ソース及びドレインが第２の電位ノードに接続される第２の電界効果トランジスタと、
前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第２のノードに出力する第３の増幅器とを有し、
前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタは、相互に相補のチャネルを有することを特徴とする請求項１〜３のいずれか１項に記載の増幅器の位相補償回路。
【請求項５】
さらに、前記第１の増幅器の入力信号及び出力信号の位相差を検出する位相差検出回路を有し、
前記第２の増幅器は、前記位相差検出回路により検出された位相差に応じた利得で増幅することを特徴とする請求項１〜４のいずれか１項に記載の増幅器の位相補償回路。
【請求項６】
信号を増幅する第１の増幅器と、
位相補償回路とを有し、
前記位相補償回路は、
入力端子及び第１のノード間に接続される第１の容量と、
前記第１のノード及び前記第１の増幅器の入力端子間に接続される第２の容量と、
ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタと、
前記入力端子の信号のエンベロープを検出するエンベロープ検出回路と、
前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器と
を有することを特徴とする増幅回路。
【請求項１】
入力端子及び第１のノード間に接続される第１の容量と、
前記第１のノード及び第１の増幅器の入力端子間に接続される第２の容量と、
ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタと、
前記入力端子の信号のエンベロープを検出するエンベロープ検出回路と、
前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器と
を有することを特徴とする増幅器の位相補償回路。
【請求項２】
前記第２の増幅器は、利得を制御可能な可変利得増幅器であることを特徴とする請求項１記載の増幅器の位相補償回路。
【請求項３】
さらに、前記第１の電位ノード及び基準電位ノード間に接続される第３の容量を有し、
前記第１の電位ノードに供給される第１の電位は可変制御可能であることを特徴とする請求項１又は２記載の増幅器の位相補償回路。
【請求項４】
前記第２の容量は、前記第１のノード及び第２のノード間に接続され、
さらに、前記第２のノード及び前記第１の増幅器の入力端子間に接続される第４の容量と、
ゲートが前記第２のノードに接続され、ソース及びドレインが第２の電位ノードに接続される第２の電界効果トランジスタと、
前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第２のノードに出力する第３の増幅器とを有し、
前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタは、相互に相補のチャネルを有することを特徴とする請求項１〜３のいずれか１項に記載の増幅器の位相補償回路。
【請求項５】
さらに、前記第１の増幅器の入力信号及び出力信号の位相差を検出する位相差検出回路を有し、
前記第２の増幅器は、前記位相差検出回路により検出された位相差に応じた利得で増幅することを特徴とする請求項１〜４のいずれか１項に記載の増幅器の位相補償回路。
【請求項６】
信号を増幅する第１の増幅器と、
位相補償回路とを有し、
前記位相補償回路は、
入力端子及び第１のノード間に接続される第１の容量と、
前記第１のノード及び前記第１の増幅器の入力端子間に接続される第２の容量と、
ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタと、
前記入力端子の信号のエンベロープを検出するエンベロープ検出回路と、
前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器と
を有することを特徴とする増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１０００３７（Ｐ２０１２−１０００３７Ａ）
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願番号】特願２０１０−２４５６０１（Ｐ２０１０−２４５６０１）
【出願日】平成２２年１１月１日（２０１０．１１．１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願日】平成２２年１１月１日（２０１０．１１．１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]