多値メモリおよびそのための相変化型記録媒体への記録方法
相変化型記録媒体への電気パルスの印加回数を制御することによって、抵抗値の段階的な変化を制御することで、抵抗値の違いによって多値情報を記録する。電気パルスは、相変化型記録媒体を高抵抗状態から低抵抗状態へと変化させる第一印加手段、低抵抗状態から高抵抗状態へと変化させる第二印加手段により段階的に抵抗値を変化させる。そして、記録された情報と書き込むべき情報との比較差分から、書き込むべき情報へ変化させるために必要な電気パルスが選択されその印加回数が算出される。本発明によって、回路構成が簡単で高集積化に好適な多値メモリが提供される。
【発明の詳細な説明】
【技術分野】
本発明は、相変化材料を用いた相変化型記録媒体へ多値情報を記録する方法、および該方法を適用した不揮発性の多値情報記録媒体を用いた多値メモリに関する。
【背景技術】
近年、高度情報化社会が進むに伴い、大容量のメモリデバイスに関する需要は増大の一途をたどり、高集積化、及び高性能化が要求されている。
大容量メモリ素子の実現には、素子自体を微細化する方法と、一つの素子に複数の情報を持たせる方法（多値化）に大別される。しかし、素子自体の微細化には限界があるため、素子に多値情報を記録する方法が望まれている。
一つの素子に複数の情報を記録する手段として、相変化材料を用いた相変化型情報記録媒体が挙げられる。
相変化材料には、いわゆるカルコゲン系材料を主成分とした合金が使用され、低い伝導性（高抵抗）の非晶質状態の抵抗率と、高い伝導性（低抵抗）の結晶状態の抵抗率には大きな差が存在するため、それぞれの状態（抵抗値）に論理値の「０」と「１」を割り当てて、記録素子として使用される。
このような相変化型情報記録媒体において、多値化すなわち「０」と「１」の２値以上の情報記録を実現させたものとして、米国特許第５５３６９４７号公報（特許文献１）に記載された方法がある。
特許文献１においては、記録素子の書き換え時に印加する電流値を制御することにより、記録素子の抵抗値を高抵抗状態と低抵抗状態との間の抵抗値を取るようにして、多値化が実現されることとなっている。
特許文献１に記載された、記録素子の書き換えを実現するための回路構成例を、図６に示す。１０１はワードライン、１０２はビットラインを示し、選択用トランジスタ１１０を介して記録素子１０４の一端とビットライン１０２が接続されている。記録素子１０４の他端は、定電圧源１０３に接続されている。ビットライン１０２は、記録素子１０４の書き換え電流を制御するスイッチ回路部１０６に接続されている。スイッチ回路部１０６は、複数の書き込みスイッチ１０７及び消去スイッチ１０８と、読み出しスイッチ１０９とから構成される。複数の書き込み及び消去スイッチ１０７、１０８を組み合わせることにより、書き換えの電流値が制御される。選択中の記録素子１０４の抵抗値は、読み出しスイッチ１０９を駆動して記録素子１０４に流れる電流を増幅／比較部１０５に入力することによって情報として出力される。接地電位と定電圧源１０３電位は電位の高低が逆の場合もある。
特許文献１に記載された書き換え方法においては、一つの記録素子１０４の書き換えのために多数のスイッチ１０７，１０８を用意しなければならないため、多くの部品が必要となってしまい、コストの増大を招くこととなる。さらに、スイッチ１０７、１０８の多用に伴ってスイッチ回路部１０６の占有面積が増加することとなり、高集積化に反することとなる。
【発明の開示】
本発明は、上記課題を解決するものであり、回路構成が簡単で高集積化に好適な、相変化型記録媒体への記録方法、およびそれを利用した多値メモリを提供することを目的とする。
本溌明の多値メモリの特徴およびその主たる作用効果は次のとおりである。
（１）本発明による多値メモリは、相変化型記録媒体の抵抗値の違いにより３値以上の情報を記憶するメモリ素子と、該メモリ素子に所定の電気パルスを複数回印加して情報を書き換える書換制御回路と、前記メモリ素子に通電して情報を読み取る読取制御回路とを備えていることを特徴とする。
この発明によれば、エネルギーパルスの大きさ（電流値）ではなく、電気パルスの印加回数によって、相変化型記録媒体の抵抗値を段階的に変化させることができ、抵抗値の違いに対応してそれぞれ情報を割り当てることで多値情報を記憶することが可能となる。
（２）本発明による多値メモリの好ましい態様は、上記（１）の発明を前提として、前記書換制御回路が、前記相変化型記録媒体の抵抗値を高抵抗に変化させる電気パルスを印加する第一印加手段と、前記相変化型記録媒体の抵抗値を低抵抗に変化させる電気パルスを印加する第二印加手段とを備えていることを特徴とする。
この発明によれば、印加する電気パルスによってメモリ素子の抵抗値を高抵抗から低抵抗、または、低抵抗から高抵抗へと可逆的に変化することができる。第一印加手段は、低抵抗から高抵抗へと変化させ、第二印加手段は、高抵抗から低抵抗へと変化させることができる。
（３）本発明の多値メモリの好ましい態様は、上記（２）の発明を前提として、前記書換制御回路が、前記読取制御回路により読み取られた情報と書き込むべき情報とを比較する比較手段と、該比較手段の比較結果に基づき前記第一印加手段又は前記第二印加手段を選択する手段と、前記比較結果に基づき電気パルスの印加回数を算出する手段とを備えていることを特徴とする。
この発明によれば、まず、読取制御回路により読み取られた情報と書き込むべき情報とを比較して両者の対応する抵抗値の大小によって、印加すべき電気パルスを選訳する。書き込むべき情報が高抵抗の場合には第一印加手段が選択され、低抵抗の場合には第二印加手段が選択される。そして、両者の抵抗値の差分から書き込むべき情報に対応する抵抗値になるまでに必要な電気パルスの印加回数が決定されることとなる。
また、本発明の方法は、次の特徴を有する。
（４）本発明の第一番目の方法は、非晶質状態の相変化型記録媒体の抵抗値を段階的に低下させる方法であって、下記（ａ）の電気パルスを相変化型記録媒体に複数回印加することによって、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に低下させることを特徴とする。
（ａ）非晶質状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録媒体が完全な結晶状態へと遷移することはなく、複数回の印加によって結晶状態への遷移が段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
（５）上記（ａ）の電気パルスは、下記（Ａ）の電気パルスよりも、パルス電圧および／又はパルス幅を小さくした電気パルスである。
（Ａ）１回の印加によって相変化型記録媒体が完全に結晶化し該媒体の抵抗値が結晶化した時の値となる電気パルス。
（６）本発明の第二番目の方法は、結晶状態の相変化型記録媒体の抵抗値を段階的に上昇させる方法であって、下記（ｂ）の電気パルスを相変化型記録媒体に印加し、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に上昇させることを特徴とする。
（ｂ）結晶状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録喋体が完全な非晶質状態へと遷移することはなく、複数回の印加によって非晶質状態への遷移が印加毎に段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
（７）上記（ｂ）の電気パルスは、下記（Ｂ）の電気パルスよりも、パルス幅を小さくした電気パルスである。
（Ｂ）１回の印加によって相変化型記録媒体が完全に非晶化するエネルギーを有する電気パルス。
相変化型記録媒体の抵抗値を段階的に変化（低下、上昇）させることは、元の段階を含んでその段階の種類だけ情報を書込み、書換えることを意味する。
【図面の簡単な説明】
図１は、本発明に用いる相変化型記録媒体の概念説明図である。
図２は、本発明の実施形態に関する回路構成図である。
図３は、メモリ素子構造に関する概略断面図である。
図４は、書換処理に関する処理フロー図である。
図５は、本発明の実施形態に関する相変化型記録媒体の抵抗変化を示すグラフである。
図６は、従来の多値メモリの回路構成図である。
図面中の符号は、それぞれ次のものを示している。１；ワードライン、２；ビットライン、３；定電圧源、４；メモリ素子、５；増幅／比較部、６；スイッチ回路部、７；書き込みスイッチ、８；消去スイッチ、９；読み出しスイッチ、１０；選択用トランジスタ、１０１；ワードライン、１０２；ビットライン、１０３；定電圧源、１０４；記録素子、１０５；増幅／比較部、１０６；スイッチ回路音部、１０７；書き込みスイッチ、１０８；消去スイッチ、１０９；読み出しスイッチ、１１０；選択用トランジスタ
【発明を実施するための最良の形態】
以下、本発明を添付図面に示す実施形態に基づいて詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。
図１は、本発明の概念を説明する図である。図１（ａ）は、縦軸に相変化型記録媒体の抵抗値をとり、横軸に電気パルスの印加回数をとっている。また、図１（ｂ）は、縦軸に印加する電気パルスの電圧をとり、横軸に時間をとっている。
図１（ｂ）に示すような電気パルスを非晶質状態の相変化型記録媒体に与えた場合、相変化型記録媒体の抵抗値は、図１（ａ）のように段階的に変化するようになる。
このように、相変化型記録媒体の抵抗値を電気パルスによって３段階以上の値に低下させることが本発明による第一の方法である。
こうした現象は以下の通り説明される。
相変化型記録媒体が非晶質状態の時は、高抵抗な状態となっている。この状態において、相変化型記録媒体の温度が結晶化温度以上、かつ融点以下の状態で、ある一定時間以上保たれると、低抵抗な結晶状態へ遷移するようになる。したがって、相変化型記録媒体の温度を結晶化温度以上かつ融点以下（好ましくは融点未満）にするような熱量を発生させるエネルギーを与える電気パルスを与えることで、非晶質状態の相変化型記録媒体を結晶状態へ遷移させることができる。
このような電気パルスをセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。このセットパルスが、上記（５）でいう（Ａ）の電気パルスである。
セットパルスは相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので、限定はされないが、汎用的な範囲の一例を挙げると、パルス電圧としては、０．１〜１０（Ｖ）、好ましくは１〜３（Ｖ）が例示され、パルス幅としては１ｎｓｅｃ〜１ｍｓｅｃ（１×１０−９〜１×１０−３（秒））、好ましくは５０ｎｓｅｃ〜１μｓｅｃ（５×１０−８〜１×１０−６（秒））が例示される。
ところが、セットパルスよりもパルス電圧および／又はパルス幅が小さい電気パルスを非晶質状態の相変化型記録媒体に加えた場合、十分な熱量が発生しないため完全な結晶状態に遷移せず、非晶質状態と結晶状態とが一部混在する状態となる。
このような電気パルスを小セットパルスと称し、この小セットパルスが、上記（４）でいう（ａ）の電気パルスである。非晶質状態の相変化型記録媒体に対して、小セットパルスを一回だけ印加した場合は結晶状態に遷移した分抵抗値が若干低下し、続けて小セットパルスを印加することにより、結晶状態に遷移した分が増加し抵抗値がさらに低下することとなる。すなわち、図１に示されるように、小セットパルスの印加回数に応じて、抵抗値が段階的に低下することとなる。
相変化型記録媒体が完全に結晶状態となった後は、小セットパルスをさらに印加しても、抵抗値がそれ以上低下することはない。この場合、小セットパルスの間の間隔は前の小セットパルスによる熱の影響がなくなる程度の時間間隔にするとよい。
小セットパルスもまた、セットパルスと同様に、相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、一例を挙げると、パルス電圧としては０．１〜５（Ｖ）、好ましくは０．５〜３（Ｖ）が例示され、パルス幅としては１ｎｓｅｃ〜０．５ｍｓｅｃ（１×１０−９〜５×１０−４（秒））、好ましくは５０ｎｓｅｃ〜１μｓｅｃ（５×１０−８〜１×１０−６（秒））が例示される。
これらの範囲から、小セットパルスとして好ましく機能するように、上記セットパルスの値よりもパルス電圧および／又はパルス幅が小さくなるように適宜選択すればよい。
また、相変化型記録媒体の抵抗値を電気パルスによって３段階以上の値に上昇させることが本発明による第二の方法である。これは次のように説明される。
相変化型記録媒体が結晶状態の時は、低抵抗な状態となっている。この状態において、相変化型記録媒体の温度を融点以上（好ましくは融点を越える温度）に加熱した後、急冷させると、相変化型記録媒体は高抵抗な非晶質状態へ遷移する。このとき、冷却速度が遅いとメモリ素子は結晶化してしまう。したがって、メモリ素子を融点以上にするような熱量を発生させるエネルギーを与える電気パルスをパルス幅を小さくして与えることで、結晶状態の相変化型記録媒体を非晶質状態へ遷移させることができる。
このような電気パルスをリセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。このリセットパルスが、上記（７）でいう（Ｂ）の電気パルスである。
リセットパルスもまた、上記セットパルスと同様に、相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、一例を挙げると、パルス電圧としては１〜１５（Ｖ）、好ましくは１〜７（Ｖ）、パルス幅としては０．１ｎｓｅｃ〜１０ｍｓｅｃ（１×１０−１０〜１×１０−２（秒））、好ましくは１ｎｓｅｃ〜１μｓｅｃ（１×１０−９〜１×１０−６（秒））が例示される。
そして、リセットパルスよりもパルス電圧又はパルス幅の小さい電気パルスを結晶状態の相変化型記録媒体に加えた場合十分な熱量が発生しないため完全には非晶質状態に遷移せず、非晶質状態と結晶状態とが一部混在する状態となる。
このような電気パルスを小リセットパルスと称し、この小リセットパルスが、上記（６）でいう（ｂ）の電気パルスである。結晶状態の相変化型記録媒体に対して、小リセットパルスを一回だけ印加した場合は非晶質状態に遷移した分抵抗値が若干上昇し、続けて小リセットパルスを印加することにより、非晶質状態に遷移した分抵抗値がさらに上昇することとなる。すなわち、図１の場合とは逆に小リセットパルスの印加回数に応じて、抵抗値が段階的に上昇することとなる。
相変化型記録媒体が完全に非晶質状態となった後は、小リセットパルスをさらに印加しても、抵抗値がそれ以上上昇することはない。
小リセットパルスもまた、セットパルスと同様に、相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、一例を挙げると、パルス電圧としては１〜１０（Ｖ）、好ましくは１〜５（Ｖ）、パルス幅としては０．１ｎｓｅｃ〜１ｍｓｅｃ（１×１０−１０〜１×１０−３（秒）、好ましくは１ｎｓｅｃ〜１００ｎｓｅｃ（１×１０−９〜１×１０−７（秒））が例示される。
これらの範囲から、小リセットパルスとして好ましく機能するように、上記リセットパルスよりもパルス幅が小さくなるように適宜選択すればよい。
以上のように、相変化型記録媒体に加えられる小セットパルス又は小リセットパルスの印加回数に応じて、相変化型記録媒体の抵抗値を複数段階に変化させることができるため、相変化型記録媒体を用いたメモリ素子は、抵抗値の違いにより３値以上の情報を持たせることができる。
本発明に用いられる相変化型記録媒体としては、例えば、特許文献１に記載されたカルコゲン系（カルコゲナイド系）材料を主成分とした合金が挙げられる。
より具体的な材料組成の例を次に挙げる。
（ａ）Ｔｅを含む材料、例えばＧｅｘＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
ａｔｏｍｉｃ％は、構成原素の原子数の比である。
（ｂ）上記（ａ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｃ）Ｔｅを含む材料、例えばＧｅｘＢｉｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｄ）上記（ｃ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｅ）Ｔｅを含む材料、例えばＧｅｘＣｕｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｆ）上記（ｅ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｇ）Ｔｅを含む材料、例えばＳｅｘＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｈ）上記（ｇ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｉ）Ｔｅを含む材料、例えばＡｓＸＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｊ）上記（ｉ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
相変化型記録媒体の形状は限定されないが、小セットパルス、小リセットパルスを効果的に印加する点からは、印加電極間に配置される相変化型記録媒体の厚さ（＝電極間距離）は１ｎｍ〜１μｍ程度、特に１０ｎｍ〜２００ｎｍが好ましい値である。
上記のような相変化型記録媒体層を形成する方法は限定されず、公知の成膜法を用いてよいが、デバイスの形成プロセスの点からは、スパッタ法、フラッシュ蒸着などが好ましい形成方法として挙げられる。
図２は、本発明に係る実施形態に関する回路構成を示している。図２において、１はワードライン、２はビットラインを示し、選択用トランジスタ１０を介してメモリ素子４の一端とビットライン２が接続されている。メモリ素子４の他端は、定電圧源３に接続されている。ビットライン２は、メモリ素子４の書き換えエネルギーパルスを制御するスイッチ回路部６に接続されている。スイッチ回路部６は、書換制御回路である書き込みスイッチ７及び消去スイッチ８と、読取制御回路である読み出しスイッチ９とから構成される。この回路構成は、既存の２値情報記録用のスイッチ回路構成と同等であるため、新たに本発明のスイッチ回路部６のための回路構成を設計しなくともよい。また、接地電位と定電圧源３の電位を逆に設定することもできる。
第一印加手段である書き込みスイッチ７を駆動させると、小セットパルスを印加することができ、第二印加手段である消去スイッチ８を駆動させると、小リセットパルスを印加することができる。メモリ素子４に小セットパルスあるいは小リセットパルスを印加して、メモリ素子４の抵抗値を複数段階に変化させることにより、一つのメモリ素子４に３値以上の情報をもたせることができる。選択中のメモリ素子４の抵抗値は、読み出しスイッチ９を駆動してメモリ素子４に流れる電流を増幅／比較部５に入力することによって、情報として出力される。
図３は、メモリ素子４及び選択用トランジスタ１０の部分の断面構造を示している。シリコン基板２０にはウェル部分２１に拡散層２２が形成されており、その上面に酸化膜２３が積層されている。酸化膜２３の上面にはソース電極２４、ドレイン電極２５及びゲート電極２６が形成されており、ソース電極２４及びドレイン電極２５は酸化膜２３を貫通してそれぞれ拡散層２２と電気的に接続されている。以上のように選択用トランジスタ１０は、ＭＯＳ−ＦＥＴとして構成される。
ソース電極２４は、ビットライン２に相当する配線２７と電気的に接続されており、ゲート電極２６は、ワードライン１に相当する配線２８と電気的に接続されている。メモリ素子４は、カルコゲナイド系材料からなる相変化型記録媒体層２９を上部電極３０と下部電極３１とで挟んだ構造であり、下部電極３１は、ビア３１ａ及び金属層３１ｂとで構成される。ビア３１ａは、高融点金属で作製されるため、相変化型記録媒体層２９の相変化時においても、変形及び変質等することがない。また、ビア３ａは、相変化型記録媒体層２９との接触面積を金属層３１ｂよりも小さくすることができるため、相変化型記録媒体層２９の相変化部分の体積を小さくすることができ、セット電流あるいはリセット電流の低減が可能である。金属層３１ｂは、ビットライン５１を形成するときに同時に作製できる。そして、ビア３１ａがドレイン電極２５と電気的に接続されている。
図３に示されるように、相変化型記録媒体層２９は選択用トランジスタ１０の上部に形成可能なため、相変化型記録媒体層２９の形成のために新たに必要となる面積はほとんどなく、実装面積の低減が図られる。また、相変化型記録媒体層２９を挟む上下電極３０，３１は、パルス印加後における放熱（冷却）板としての機能も持っている。そして、カルコゲナイド系材料を用いることは、通常のＣＭＯＳプロセスとの親和性が高く、システムオンチップ（ＳＯＣ）等のメモリ部としての適用も可能である。
図４は、メモリ素子４に情報を書き込む処理フローを示している。書換処理が開始されると、書き込み情報（Ｒｗ）の読込処理がなされる（Ｓ１００）。次に、読み出しスイッチ９を駆動して、メモリ素子４を通電しその抵抗値に対応した記録情報（Ｒｍ）を読み出す（Ｓ１０１）。そして、ＲｗとＲｍとを比較し（Ｓ１０２）、Ｒｗの方が大きい場合は、両者の差分から小リセットパルスの印加回数を算出し（Ｓ１０３）、消去スイッチ８を算出された印加回数分駆動制御して（Ｓ１０４）、終了する。Ｒｗが大きくない場合には両者が等しい場合かチェックし（Ｓ１０５）、等しい場合にはそのまま終了する。ＲｗがＲｍより小さい場合には、両者の差分から小セットパルスの印加回数を算出し（Ｓ１０６）、書き込みスイッチ７を算出された印加回数分駆動制御して（Ｓ１０７）、終了する。
一方、一度の印加で完全に結晶化するセットパルス、及び一度の印加で完全に非晶質化するリセットパルスを印加するスイッチを追加しても良い。これらを組み合わせることによってさらに書き換え速度を速くすることも可能となる。
【実施例】
図２で示した回路構成におけるメモリ素子４に、小セットパルスを印加したときの抵抗値の変化を図５に示す。図５では、縦軸にメモリ素子４の抵抗値をとり、横軸に小セットパルスの印加回数をとっている。
非晶質状態のメモリ素子４に、小セットパルスを印加する度に抵抗値を測定し、合計６回の小セットパルスを印加した。小セットパルスのパルス電圧（定電圧源３の電圧）は２．７Ｖ、パルス幅は５００ｎｓ（ナノ秒）とした。図１に示した概念と同様に、小セットパルスを印加する度にメモリ素子４の抵抗値が段階的に減少していく様子が図５に示されている。この複数段階の各抵抗値に情報値を割り当てることにより、一つの素子に２値以上の情報をもたせることが出来る。図５においては、７値の情報をもたせることができる。なお、メモリ素子４に印加するエネルギーパルスの電源電圧、パルス幅及びパルス間隔は、メモリ素子４に用いる材料やその素子構造に強く依存する。
産業上の利用分野
本発明によれば、電気パルスの印加回数すなわちデジタル値によって、相変化型記録媒体の抵抗値の段階的な変化を制御することができる。電気パルスとしては、第一印加手段及び第二印加手段の２種類の電気パルスで書換制御を行うことができ、従来の２値情報の書換制御の場合と同じ回路構成となる。このため、従来の多値情報記録方法のように、エネルギーパルスの大きさ（電流値）を変化させることを目的とする複数のスイッチを用意する必要がない。したがって、従来の２値情報記録用のメモリと同程度の回路面積及び部品点数で多値情報の記録を可能にすることができる。さらに、従来の２値情報を記録する相変化型情報記録媒体を用いたメモリに使用していたスイッチ回路部の回路構成を利用できるため、大幅な設計変更の必要がない。
また、本発明においては、読取制御回路により読み取られた情報と書き込むべき情報との比較結果に基づいて、電気パルスを選択しその印加回数を決定するため、必要最小限の印加回数で抵抗値を変化させることができる。したがって、多値情報の記録においても消費電力の増加が抑えられる。
以上のことから、本発明は、従来の２値情報記録用のメモリと同程度に簡単な回路構成にて、多値情報を記録することが可能であり、すなわち高集積化に好適な多値メモリを提供することができる。
本出願は、日本で出願された特願２００３−３３５１３３を基礎としておりそれの内容は本明細書に全て包含される。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【技術分野】
本発明は、相変化材料を用いた相変化型記録媒体へ多値情報を記録する方法、および該方法を適用した不揮発性の多値情報記録媒体を用いた多値メモリに関する。
【背景技術】
近年、高度情報化社会が進むに伴い、大容量のメモリデバイスに関する需要は増大の一途をたどり、高集積化、及び高性能化が要求されている。
大容量メモリ素子の実現には、素子自体を微細化する方法と、一つの素子に複数の情報を持たせる方法（多値化）に大別される。しかし、素子自体の微細化には限界があるため、素子に多値情報を記録する方法が望まれている。
一つの素子に複数の情報を記録する手段として、相変化材料を用いた相変化型情報記録媒体が挙げられる。
相変化材料には、いわゆるカルコゲン系材料を主成分とした合金が使用され、低い伝導性（高抵抗）の非晶質状態の抵抗率と、高い伝導性（低抵抗）の結晶状態の抵抗率には大きな差が存在するため、それぞれの状態（抵抗値）に論理値の「０」と「１」を割り当てて、記録素子として使用される。
このような相変化型情報記録媒体において、多値化すなわち「０」と「１」の２値以上の情報記録を実現させたものとして、米国特許第５５３６９４７号公報（特許文献１）に記載された方法がある。
特許文献１においては、記録素子の書き換え時に印加する電流値を制御することにより、記録素子の抵抗値を高抵抗状態と低抵抗状態との間の抵抗値を取るようにして、多値化が実現されることとなっている。
特許文献１に記載された、記録素子の書き換えを実現するための回路構成例を、図６に示す。１０１はワードライン、１０２はビットラインを示し、選択用トランジスタ１１０を介して記録素子１０４の一端とビットライン１０２が接続されている。記録素子１０４の他端は、定電圧源１０３に接続されている。ビットライン１０２は、記録素子１０４の書き換え電流を制御するスイッチ回路部１０６に接続されている。スイッチ回路部１０６は、複数の書き込みスイッチ１０７及び消去スイッチ１０８と、読み出しスイッチ１０９とから構成される。複数の書き込み及び消去スイッチ１０７、１０８を組み合わせることにより、書き換えの電流値が制御される。選択中の記録素子１０４の抵抗値は、読み出しスイッチ１０９を駆動して記録素子１０４に流れる電流を増幅／比較部１０５に入力することによって情報として出力される。接地電位と定電圧源１０３電位は電位の高低が逆の場合もある。
特許文献１に記載された書き換え方法においては、一つの記録素子１０４の書き換えのために多数のスイッチ１０７，１０８を用意しなければならないため、多くの部品が必要となってしまい、コストの増大を招くこととなる。さらに、スイッチ１０７、１０８の多用に伴ってスイッチ回路部１０６の占有面積が増加することとなり、高集積化に反することとなる。
【発明の開示】
本発明は、上記課題を解決するものであり、回路構成が簡単で高集積化に好適な、相変化型記録媒体への記録方法、およびそれを利用した多値メモリを提供することを目的とする。
本溌明の多値メモリの特徴およびその主たる作用効果は次のとおりである。
（１）本発明による多値メモリは、相変化型記録媒体の抵抗値の違いにより３値以上の情報を記憶するメモリ素子と、該メモリ素子に所定の電気パルスを複数回印加して情報を書き換える書換制御回路と、前記メモリ素子に通電して情報を読み取る読取制御回路とを備えていることを特徴とする。
この発明によれば、エネルギーパルスの大きさ（電流値）ではなく、電気パルスの印加回数によって、相変化型記録媒体の抵抗値を段階的に変化させることができ、抵抗値の違いに対応してそれぞれ情報を割り当てることで多値情報を記憶することが可能となる。
（２）本発明による多値メモリの好ましい態様は、上記（１）の発明を前提として、前記書換制御回路が、前記相変化型記録媒体の抵抗値を高抵抗に変化させる電気パルスを印加する第一印加手段と、前記相変化型記録媒体の抵抗値を低抵抗に変化させる電気パルスを印加する第二印加手段とを備えていることを特徴とする。
この発明によれば、印加する電気パルスによってメモリ素子の抵抗値を高抵抗から低抵抗、または、低抵抗から高抵抗へと可逆的に変化することができる。第一印加手段は、低抵抗から高抵抗へと変化させ、第二印加手段は、高抵抗から低抵抗へと変化させることができる。
（３）本発明の多値メモリの好ましい態様は、上記（２）の発明を前提として、前記書換制御回路が、前記読取制御回路により読み取られた情報と書き込むべき情報とを比較する比較手段と、該比較手段の比較結果に基づき前記第一印加手段又は前記第二印加手段を選択する手段と、前記比較結果に基づき電気パルスの印加回数を算出する手段とを備えていることを特徴とする。
この発明によれば、まず、読取制御回路により読み取られた情報と書き込むべき情報とを比較して両者の対応する抵抗値の大小によって、印加すべき電気パルスを選訳する。書き込むべき情報が高抵抗の場合には第一印加手段が選択され、低抵抗の場合には第二印加手段が選択される。そして、両者の抵抗値の差分から書き込むべき情報に対応する抵抗値になるまでに必要な電気パルスの印加回数が決定されることとなる。
また、本発明の方法は、次の特徴を有する。
（４）本発明の第一番目の方法は、非晶質状態の相変化型記録媒体の抵抗値を段階的に低下させる方法であって、下記（ａ）の電気パルスを相変化型記録媒体に複数回印加することによって、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に低下させることを特徴とする。
（ａ）非晶質状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録媒体が完全な結晶状態へと遷移することはなく、複数回の印加によって結晶状態への遷移が段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
（５）上記（ａ）の電気パルスは、下記（Ａ）の電気パルスよりも、パルス電圧および／又はパルス幅を小さくした電気パルスである。
（Ａ）１回の印加によって相変化型記録媒体が完全に結晶化し該媒体の抵抗値が結晶化した時の値となる電気パルス。
（６）本発明の第二番目の方法は、結晶状態の相変化型記録媒体の抵抗値を段階的に上昇させる方法であって、下記（ｂ）の電気パルスを相変化型記録媒体に印加し、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に上昇させることを特徴とする。
（ｂ）結晶状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録喋体が完全な非晶質状態へと遷移することはなく、複数回の印加によって非晶質状態への遷移が印加毎に段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
（７）上記（ｂ）の電気パルスは、下記（Ｂ）の電気パルスよりも、パルス幅を小さくした電気パルスである。
（Ｂ）１回の印加によって相変化型記録媒体が完全に非晶化するエネルギーを有する電気パルス。
相変化型記録媒体の抵抗値を段階的に変化（低下、上昇）させることは、元の段階を含んでその段階の種類だけ情報を書込み、書換えることを意味する。
【図面の簡単な説明】
図１は、本発明に用いる相変化型記録媒体の概念説明図である。
図２は、本発明の実施形態に関する回路構成図である。
図３は、メモリ素子構造に関する概略断面図である。
図４は、書換処理に関する処理フロー図である。
図５は、本発明の実施形態に関する相変化型記録媒体の抵抗変化を示すグラフである。
図６は、従来の多値メモリの回路構成図である。
図面中の符号は、それぞれ次のものを示している。１；ワードライン、２；ビットライン、３；定電圧源、４；メモリ素子、５；増幅／比較部、６；スイッチ回路部、７；書き込みスイッチ、８；消去スイッチ、９；読み出しスイッチ、１０；選択用トランジスタ、１０１；ワードライン、１０２；ビットライン、１０３；定電圧源、１０４；記録素子、１０５；増幅／比較部、１０６；スイッチ回路音部、１０７；書き込みスイッチ、１０８；消去スイッチ、１０９；読み出しスイッチ、１１０；選択用トランジスタ
【発明を実施するための最良の形態】
以下、本発明を添付図面に示す実施形態に基づいて詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。
図１は、本発明の概念を説明する図である。図１（ａ）は、縦軸に相変化型記録媒体の抵抗値をとり、横軸に電気パルスの印加回数をとっている。また、図１（ｂ）は、縦軸に印加する電気パルスの電圧をとり、横軸に時間をとっている。
図１（ｂ）に示すような電気パルスを非晶質状態の相変化型記録媒体に与えた場合、相変化型記録媒体の抵抗値は、図１（ａ）のように段階的に変化するようになる。
このように、相変化型記録媒体の抵抗値を電気パルスによって３段階以上の値に低下させることが本発明による第一の方法である。
こうした現象は以下の通り説明される。
相変化型記録媒体が非晶質状態の時は、高抵抗な状態となっている。この状態において、相変化型記録媒体の温度が結晶化温度以上、かつ融点以下の状態で、ある一定時間以上保たれると、低抵抗な結晶状態へ遷移するようになる。したがって、相変化型記録媒体の温度を結晶化温度以上かつ融点以下（好ましくは融点未満）にするような熱量を発生させるエネルギーを与える電気パルスを与えることで、非晶質状態の相変化型記録媒体を結晶状態へ遷移させることができる。
このような電気パルスをセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。このセットパルスが、上記（５）でいう（Ａ）の電気パルスである。
セットパルスは相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので、限定はされないが、汎用的な範囲の一例を挙げると、パルス電圧としては、０．１〜１０（Ｖ）、好ましくは１〜３（Ｖ）が例示され、パルス幅としては１ｎｓｅｃ〜１ｍｓｅｃ（１×１０−９〜１×１０−３（秒））、好ましくは５０ｎｓｅｃ〜１μｓｅｃ（５×１０−８〜１×１０−６（秒））が例示される。
ところが、セットパルスよりもパルス電圧および／又はパルス幅が小さい電気パルスを非晶質状態の相変化型記録媒体に加えた場合、十分な熱量が発生しないため完全な結晶状態に遷移せず、非晶質状態と結晶状態とが一部混在する状態となる。
このような電気パルスを小セットパルスと称し、この小セットパルスが、上記（４）でいう（ａ）の電気パルスである。非晶質状態の相変化型記録媒体に対して、小セットパルスを一回だけ印加した場合は結晶状態に遷移した分抵抗値が若干低下し、続けて小セットパルスを印加することにより、結晶状態に遷移した分が増加し抵抗値がさらに低下することとなる。すなわち、図１に示されるように、小セットパルスの印加回数に応じて、抵抗値が段階的に低下することとなる。
相変化型記録媒体が完全に結晶状態となった後は、小セットパルスをさらに印加しても、抵抗値がそれ以上低下することはない。この場合、小セットパルスの間の間隔は前の小セットパルスによる熱の影響がなくなる程度の時間間隔にするとよい。
小セットパルスもまた、セットパルスと同様に、相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、一例を挙げると、パルス電圧としては０．１〜５（Ｖ）、好ましくは０．５〜３（Ｖ）が例示され、パルス幅としては１ｎｓｅｃ〜０．５ｍｓｅｃ（１×１０−９〜５×１０−４（秒））、好ましくは５０ｎｓｅｃ〜１μｓｅｃ（５×１０−８〜１×１０−６（秒））が例示される。
これらの範囲から、小セットパルスとして好ましく機能するように、上記セットパルスの値よりもパルス電圧および／又はパルス幅が小さくなるように適宜選択すればよい。
また、相変化型記録媒体の抵抗値を電気パルスによって３段階以上の値に上昇させることが本発明による第二の方法である。これは次のように説明される。
相変化型記録媒体が結晶状態の時は、低抵抗な状態となっている。この状態において、相変化型記録媒体の温度を融点以上（好ましくは融点を越える温度）に加熱した後、急冷させると、相変化型記録媒体は高抵抗な非晶質状態へ遷移する。このとき、冷却速度が遅いとメモリ素子は結晶化してしまう。したがって、メモリ素子を融点以上にするような熱量を発生させるエネルギーを与える電気パルスをパルス幅を小さくして与えることで、結晶状態の相変化型記録媒体を非晶質状態へ遷移させることができる。
このような電気パルスをリセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。このリセットパルスが、上記（７）でいう（Ｂ）の電気パルスである。
リセットパルスもまた、上記セットパルスと同様に、相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、一例を挙げると、パルス電圧としては１〜１５（Ｖ）、好ましくは１〜７（Ｖ）、パルス幅としては０．１ｎｓｅｃ〜１０ｍｓｅｃ（１×１０−１０〜１×１０−２（秒））、好ましくは１ｎｓｅｃ〜１μｓｅｃ（１×１０−９〜１×１０−６（秒））が例示される。
そして、リセットパルスよりもパルス電圧又はパルス幅の小さい電気パルスを結晶状態の相変化型記録媒体に加えた場合十分な熱量が発生しないため完全には非晶質状態に遷移せず、非晶質状態と結晶状態とが一部混在する状態となる。
このような電気パルスを小リセットパルスと称し、この小リセットパルスが、上記（６）でいう（ｂ）の電気パルスである。結晶状態の相変化型記録媒体に対して、小リセットパルスを一回だけ印加した場合は非晶質状態に遷移した分抵抗値が若干上昇し、続けて小リセットパルスを印加することにより、非晶質状態に遷移した分抵抗値がさらに上昇することとなる。すなわち、図１の場合とは逆に小リセットパルスの印加回数に応じて、抵抗値が段階的に上昇することとなる。
相変化型記録媒体が完全に非晶質状態となった後は、小リセットパルスをさらに印加しても、抵抗値がそれ以上上昇することはない。
小リセットパルスもまた、セットパルスと同様に、相変化型記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、一例を挙げると、パルス電圧としては１〜１０（Ｖ）、好ましくは１〜５（Ｖ）、パルス幅としては０．１ｎｓｅｃ〜１ｍｓｅｃ（１×１０−１０〜１×１０−３（秒）、好ましくは１ｎｓｅｃ〜１００ｎｓｅｃ（１×１０−９〜１×１０−７（秒））が例示される。
これらの範囲から、小リセットパルスとして好ましく機能するように、上記リセットパルスよりもパルス幅が小さくなるように適宜選択すればよい。
以上のように、相変化型記録媒体に加えられる小セットパルス又は小リセットパルスの印加回数に応じて、相変化型記録媒体の抵抗値を複数段階に変化させることができるため、相変化型記録媒体を用いたメモリ素子は、抵抗値の違いにより３値以上の情報を持たせることができる。
本発明に用いられる相変化型記録媒体としては、例えば、特許文献１に記載されたカルコゲン系（カルコゲナイド系）材料を主成分とした合金が挙げられる。
より具体的な材料組成の例を次に挙げる。
（ａ）Ｔｅを含む材料、例えばＧｅｘＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
ａｔｏｍｉｃ％は、構成原素の原子数の比である。
（ｂ）上記（ａ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｃ）Ｔｅを含む材料、例えばＧｅｘＢｉｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｄ）上記（ｃ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｅ）Ｔｅを含む材料、例えばＧｅｘＣｕｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｆ）上記（ｅ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｇ）Ｔｅを含む材料、例えばＳｅｘＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｈ）上記（ｇ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｉ）Ｔｅを含む材料、例えばＡｓＸＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ ａｔｏｍｉｃ％以上、ｙが５ ａｔｏｍｉｃ％以上、ｚが５ ａｔｏｍｉｃ％以上のもの。
（ｊ）上記（ｉ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
相変化型記録媒体の形状は限定されないが、小セットパルス、小リセットパルスを効果的に印加する点からは、印加電極間に配置される相変化型記録媒体の厚さ（＝電極間距離）は１ｎｍ〜１μｍ程度、特に１０ｎｍ〜２００ｎｍが好ましい値である。
上記のような相変化型記録媒体層を形成する方法は限定されず、公知の成膜法を用いてよいが、デバイスの形成プロセスの点からは、スパッタ法、フラッシュ蒸着などが好ましい形成方法として挙げられる。
図２は、本発明に係る実施形態に関する回路構成を示している。図２において、１はワードライン、２はビットラインを示し、選択用トランジスタ１０を介してメモリ素子４の一端とビットライン２が接続されている。メモリ素子４の他端は、定電圧源３に接続されている。ビットライン２は、メモリ素子４の書き換えエネルギーパルスを制御するスイッチ回路部６に接続されている。スイッチ回路部６は、書換制御回路である書き込みスイッチ７及び消去スイッチ８と、読取制御回路である読み出しスイッチ９とから構成される。この回路構成は、既存の２値情報記録用のスイッチ回路構成と同等であるため、新たに本発明のスイッチ回路部６のための回路構成を設計しなくともよい。また、接地電位と定電圧源３の電位を逆に設定することもできる。
第一印加手段である書き込みスイッチ７を駆動させると、小セットパルスを印加することができ、第二印加手段である消去スイッチ８を駆動させると、小リセットパルスを印加することができる。メモリ素子４に小セットパルスあるいは小リセットパルスを印加して、メモリ素子４の抵抗値を複数段階に変化させることにより、一つのメモリ素子４に３値以上の情報をもたせることができる。選択中のメモリ素子４の抵抗値は、読み出しスイッチ９を駆動してメモリ素子４に流れる電流を増幅／比較部５に入力することによって、情報として出力される。
図３は、メモリ素子４及び選択用トランジスタ１０の部分の断面構造を示している。シリコン基板２０にはウェル部分２１に拡散層２２が形成されており、その上面に酸化膜２３が積層されている。酸化膜２３の上面にはソース電極２４、ドレイン電極２５及びゲート電極２６が形成されており、ソース電極２４及びドレイン電極２５は酸化膜２３を貫通してそれぞれ拡散層２２と電気的に接続されている。以上のように選択用トランジスタ１０は、ＭＯＳ−ＦＥＴとして構成される。
ソース電極２４は、ビットライン２に相当する配線２７と電気的に接続されており、ゲート電極２６は、ワードライン１に相当する配線２８と電気的に接続されている。メモリ素子４は、カルコゲナイド系材料からなる相変化型記録媒体層２９を上部電極３０と下部電極３１とで挟んだ構造であり、下部電極３１は、ビア３１ａ及び金属層３１ｂとで構成される。ビア３１ａは、高融点金属で作製されるため、相変化型記録媒体層２９の相変化時においても、変形及び変質等することがない。また、ビア３ａは、相変化型記録媒体層２９との接触面積を金属層３１ｂよりも小さくすることができるため、相変化型記録媒体層２９の相変化部分の体積を小さくすることができ、セット電流あるいはリセット電流の低減が可能である。金属層３１ｂは、ビットライン５１を形成するときに同時に作製できる。そして、ビア３１ａがドレイン電極２５と電気的に接続されている。
図３に示されるように、相変化型記録媒体層２９は選択用トランジスタ１０の上部に形成可能なため、相変化型記録媒体層２９の形成のために新たに必要となる面積はほとんどなく、実装面積の低減が図られる。また、相変化型記録媒体層２９を挟む上下電極３０，３１は、パルス印加後における放熱（冷却）板としての機能も持っている。そして、カルコゲナイド系材料を用いることは、通常のＣＭＯＳプロセスとの親和性が高く、システムオンチップ（ＳＯＣ）等のメモリ部としての適用も可能である。
図４は、メモリ素子４に情報を書き込む処理フローを示している。書換処理が開始されると、書き込み情報（Ｒｗ）の読込処理がなされる（Ｓ１００）。次に、読み出しスイッチ９を駆動して、メモリ素子４を通電しその抵抗値に対応した記録情報（Ｒｍ）を読み出す（Ｓ１０１）。そして、ＲｗとＲｍとを比較し（Ｓ１０２）、Ｒｗの方が大きい場合は、両者の差分から小リセットパルスの印加回数を算出し（Ｓ１０３）、消去スイッチ８を算出された印加回数分駆動制御して（Ｓ１０４）、終了する。Ｒｗが大きくない場合には両者が等しい場合かチェックし（Ｓ１０５）、等しい場合にはそのまま終了する。ＲｗがＲｍより小さい場合には、両者の差分から小セットパルスの印加回数を算出し（Ｓ１０６）、書き込みスイッチ７を算出された印加回数分駆動制御して（Ｓ１０７）、終了する。
一方、一度の印加で完全に結晶化するセットパルス、及び一度の印加で完全に非晶質化するリセットパルスを印加するスイッチを追加しても良い。これらを組み合わせることによってさらに書き換え速度を速くすることも可能となる。
【実施例】
図２で示した回路構成におけるメモリ素子４に、小セットパルスを印加したときの抵抗値の変化を図５に示す。図５では、縦軸にメモリ素子４の抵抗値をとり、横軸に小セットパルスの印加回数をとっている。
非晶質状態のメモリ素子４に、小セットパルスを印加する度に抵抗値を測定し、合計６回の小セットパルスを印加した。小セットパルスのパルス電圧（定電圧源３の電圧）は２．７Ｖ、パルス幅は５００ｎｓ（ナノ秒）とした。図１に示した概念と同様に、小セットパルスを印加する度にメモリ素子４の抵抗値が段階的に減少していく様子が図５に示されている。この複数段階の各抵抗値に情報値を割り当てることにより、一つの素子に２値以上の情報をもたせることが出来る。図５においては、７値の情報をもたせることができる。なお、メモリ素子４に印加するエネルギーパルスの電源電圧、パルス幅及びパルス間隔は、メモリ素子４に用いる材料やその素子構造に強く依存する。
産業上の利用分野
本発明によれば、電気パルスの印加回数すなわちデジタル値によって、相変化型記録媒体の抵抗値の段階的な変化を制御することができる。電気パルスとしては、第一印加手段及び第二印加手段の２種類の電気パルスで書換制御を行うことができ、従来の２値情報の書換制御の場合と同じ回路構成となる。このため、従来の多値情報記録方法のように、エネルギーパルスの大きさ（電流値）を変化させることを目的とする複数のスイッチを用意する必要がない。したがって、従来の２値情報記録用のメモリと同程度の回路面積及び部品点数で多値情報の記録を可能にすることができる。さらに、従来の２値情報を記録する相変化型情報記録媒体を用いたメモリに使用していたスイッチ回路部の回路構成を利用できるため、大幅な設計変更の必要がない。
また、本発明においては、読取制御回路により読み取られた情報と書き込むべき情報との比較結果に基づいて、電気パルスを選択しその印加回数を決定するため、必要最小限の印加回数で抵抗値を変化させることができる。したがって、多値情報の記録においても消費電力の増加が抑えられる。
以上のことから、本発明は、従来の２値情報記録用のメモリと同程度に簡単な回路構成にて、多値情報を記録することが可能であり、すなわち高集積化に好適な多値メモリを提供することができる。
本出願は、日本で出願された特願２００３−３３５１３３を基礎としておりそれの内容は本明細書に全て包含される。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【特許請求の範囲】
【請求項１】
相変化型記録媒体の抵抗値の違いにより３値以上の情報を記憶するメモリ素子と、該メモリ素子に所定の電気パルスを複数回印加して情報を書き換える書換制御回路と、前記メモリ素子に通電して情報を読み取る読取制御回路とを備えていることを特徴とする多値メモリ。
【請求項２】
書換制御回路は、相変化型記録媒体の抵抗値を高抵抗に変化させる電気パルスを印加する第一印加手段と、前記相変化型記録媒体の抵抗値を低抵抗に変化させる電気パルスを印加する第二印加手段とを備えていることを特徴とする請求の範囲１記載の多値メモリ。
【請求項３】
上記書換制御回路は、前記読取制御回路により読み取られた情報と書き込むべき情報とを比較する比較手段と、該比較手段の比較結果に基づき前記第一印加手段又は前記第二印加手段を選択する手段と、前記比較結果に基づき電気パルスの印加回数を算出する手段とを備えていることを特徴とする請求の範囲２記載の多値メモリ。
【請求項４】
非晶質状態の相変化型記録媒体の抵抗値を段階的に低下させる方法であって、下記（ａ）の電気パルスを相変化型記録媒体に複数回印加することによって、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に低下させることを特徴とする、前記方法。
（ａ）非晶質状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録媒体が完全な結晶状態へと遷移することはなく、複数回の印加によって結晶状態への遷移が段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
【請求項５】
上記（ａ）の電気パルスが、下記（Ａ）の電気パルスよりも、パルス電圧および／又はパルス幅を小さくした電気パルスである、請求の範囲４記載の方法。
（Ａ）１回の印加によって相変化型記録媒体が完全に結晶化し該媒体の抵抗値が結晶化した時の値となる電気パルス。
【請求項６】
結晶状態の相変化型記録媒体の抵抗値を段階的に上昇させる方法であって、下記（ｂ）の電気パルスを相変化型記録媒体に印加し、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に上昇させることを特徴とする、前記方法。
（ｂ）結晶状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録媒体が完全な非晶質状態へと遷移することはなく、複数回の印加によって非晶質状態への遷移が印加毎に段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
【請求項７】
上記（ｂ）の電気パルスが、下記（Ｂ）の電気パルスよりも、パルス幅を小さくした電気パルスである、請求の範囲６記載の方法。
（Ｂ）１回の印加によって相変化型記録媒体が完全に非晶化するエネルギーを有する電気パルス。
【請求項１】
相変化型記録媒体の抵抗値の違いにより３値以上の情報を記憶するメモリ素子と、該メモリ素子に所定の電気パルスを複数回印加して情報を書き換える書換制御回路と、前記メモリ素子に通電して情報を読み取る読取制御回路とを備えていることを特徴とする多値メモリ。
【請求項２】
書換制御回路は、相変化型記録媒体の抵抗値を高抵抗に変化させる電気パルスを印加する第一印加手段と、前記相変化型記録媒体の抵抗値を低抵抗に変化させる電気パルスを印加する第二印加手段とを備えていることを特徴とする請求の範囲１記載の多値メモリ。
【請求項３】
上記書換制御回路は、前記読取制御回路により読み取られた情報と書き込むべき情報とを比較する比較手段と、該比較手段の比較結果に基づき前記第一印加手段又は前記第二印加手段を選択する手段と、前記比較結果に基づき電気パルスの印加回数を算出する手段とを備えていることを特徴とする請求の範囲２記載の多値メモリ。
【請求項４】
非晶質状態の相変化型記録媒体の抵抗値を段階的に低下させる方法であって、下記（ａ）の電気パルスを相変化型記録媒体に複数回印加することによって、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に低下させることを特徴とする、前記方法。
（ａ）非晶質状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録媒体が完全な結晶状態へと遷移することはなく、複数回の印加によって結晶状態への遷移が段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
【請求項５】
上記（ａ）の電気パルスが、下記（Ａ）の電気パルスよりも、パルス電圧および／又はパルス幅を小さくした電気パルスである、請求の範囲４記載の方法。
（Ａ）１回の印加によって相変化型記録媒体が完全に結晶化し該媒体の抵抗値が結晶化した時の値となる電気パルス。
【請求項６】
結晶状態の相変化型記録媒体の抵抗値を段階的に上昇させる方法であって、下記（ｂ）の電気パルスを相変化型記録媒体に印加し、該相変化型記録媒体の抵抗値を、前記電気パルスの印加回数に応じて段階的に上昇させることを特徴とする、前記方法。
（ｂ）結晶状態の相変化型記録媒体に対する１回の印加だけでは該相変化型記録媒体が完全な非晶質状態へと遷移することはなく、複数回の印加によって非晶質状態への遷移が印加毎に段階的に進行するように、パルス電圧および／又はパルス幅が選択された電気パルス。
【請求項７】
上記（ｂ）の電気パルスが、下記（Ｂ）の電気パルスよりも、パルス幅を小さくした電気パルスである、請求の範囲６記載の方法。
（Ｂ）１回の印加によって相変化型記録媒体が完全に非晶化するエネルギーを有する電気パルス。
【国際公開番号】ＷＯ２００５／０３１７５２
【国際公開日】平成１７年４月７日（２００５．４．７）
【発行日】平成１８年１２月７日（２００６．１２．７）
【国際特許分類】
【出願番号】特願２００５−５１４２９４（Ｐ２００５−５１４２９４）
【国際出願番号】ＰＣＴ／ＪＰ２００４／０１４４５０
【国際出願日】平成１６年９月２４日（２００４．９．２４）
【出願人】（８０３００００２３）有限会社金沢大学ティ・エル・オー (6)
【Ｆターム（参考）】
【国際公開日】平成１７年４月７日（２００５．４．７）
【発行日】平成１８年１２月７日（２００６．１２．７）
【国際特許分類】
【国際出願番号】ＰＣＴ／ＪＰ２００４／０１４４５０
【国際出願日】平成１６年９月２４日（２００４．９．２４）
【出願人】（８０３００００２３）有限会社金沢大学ティ・エル・オー (6)
【Ｆターム（参考）】
[ Back to top ]