多重化された入出力装置へのプロセス制御システム
【課題】論理アドレスを付与して多重化の実装構成を実現することで物理的制約を無くし、多重化構成の自由度を高めること。
【解決手段】要求命令を発行するプロセス制御装置と、要求命令を受け取る多重化された入出力装置１０３と、入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、入出力装置は、ユニット１０２ａ，ｂ毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロット１０８に実装され、入力装置又は出力装置に対して、固有の番号又は符号である論理アドレスを任意に付与し、論理アドレスを用いてプロセス制御装置１０１が入出力装置１０３にアドレス制御することで、多重化構成の入力装置又は出力装置１０３ａ−３と１０３ｂ−３を別のユニット１０９ａと１０９ｂのスロットに実装し得ること。
【解決手段】要求命令を発行するプロセス制御装置と、要求命令を受け取る多重化された入出力装置１０３と、入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、入出力装置は、ユニット１０２ａ，ｂ毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロット１０８に実装され、入力装置又は出力装置に対して、固有の番号又は符号である論理アドレスを任意に付与し、論理アドレスを用いてプロセス制御装置１０１が入出力装置１０３にアドレス制御することで、多重化構成の入力装置又は出力装置１０３ａ−３と１０３ｂ−３を別のユニット１０９ａと１０９ｂのスロットに実装し得ること。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセス制御装置に接続された入出力装置に対するアクセスに係わり、特に、多重化された入出力装置へのプロセス制御システムに関する。
【背景技術】
【０００２】
従来、プロセス制御装置の入出力装置を多重化する多重化構成については、入出力装置に割り振られた物理アドレスを用いて管理をしていた。例えば、特許文献１によると、入出力装置内に保有する自身を特定する物理機番をレジスタに蓄え、入出力装置が旧物理機番で選択されると物理機番の変更命令を受けて新物理機番に変更することが開示されている。
【０００３】
また、従来の多重化構成は、入出力装置実装ユニット内の隣接する実装位置のみ可能であった。さらに、多重化構成の出力装置においては、出力装置の切替操作に別途、出力装置の内部または外部にハードウェア（ＡＮＤ／ＯＲ装置または選択装置等）を必要とした。例えば、特許文献２における図６の構造によると、Ｉ／Ｏモジュール２２の内の出力モジュール２２１，２２２と、入力モジュール２２３，２２４をそれぞれペアとした二重化構成となっている。ペアの指定は、スロット毎のＩＤ情報更新において、各スロットに実装されるＩ／Ｏモジュールを示す構成情報番号に隣接する２スロットのＩ／Ｏモジュールが二重化されているという意味付けの情報を付加することで行われる。
【特許文献１】特開昭５９−２７３３３号公報
【特許文献２】特開平７−１５２６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の特許文献２に示すように、従来の入出力装置の多重化構成には、物理的制約、すなわち、入出力装置実装ユニット内の隣接する実装位置でなければならないという制約があった。この制約はインターロック信号の伝送の制約で同一ユニット内の隣接位置にＩ／Ｏモジュールを実装する必要があった。これにより、多重化する入出力装置の実装構成は、限られた構成となっていた。また、多重化する入出力装置を同一入出力装置実装ユニット内に実装するため、この入出力装置実装ユニット自体が故障したときは、多重化された入出力装置すべてが故障状態となってしまうという課題があった。
【０００５】
本発明の目的は、論理アドレスを付与して多重化の実装構成を実現することで物理的制約を無くし、多重化構成の自由度を高めるプロセス制御システムを提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明は次のような構成を採用する。
要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、固有の番号又は符号である論理アドレスを任意に付与し、
前記付与された論理アドレスを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を別のユニットのスロットに実装し得る構成とする。
【０００７】
また、前記プロセス制御システムにおいて、前記多重化された入出力装置に連続する論理アドレスを付与すること。さらに、前記プロセス制御システムにおいて、前記切替機能は、前記多重化された入出力装置の出力オン又はオフをインターロック信号で行うインターロック装置であること。さらに、前記プロセス制御システムにおいて、前記切替機能は、前記多重化された入出力装置のマスタ又はスタンバイを前記論理アドレスに基づいて制御するソフトウェアであること。
【０００８】
また、要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、前記多重化された入出力装置同士を規定するグループＩＤを付与するとともに、固有の番号又は符号である論理アドレスを付与し又は前記ユニット及び前記スロットの組み合わせからなる物理アドレスを付与し、
前記付与された前記グループＩＤを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を特定し、
前記論理アドレス又は前記物理アドレスに基づいてマスタ又はスタンバイの切替機能を行う構成とする。
【発明の効果】
【０００９】
本発明によれば、多重化する入出力装置に対するアクセスを物理アドレスに代えて論理アドレスを用いて実現することにより、物理的制約がなくなり、入出力装置の実装の自由度が高くなり、また、耐故障性も向上させることができる。
【発明を実施するための最良の形態】
【００１０】
本発明のプロセス制御システムに係る実施例１〜実施例４について、図１〜図２０を参照しながら以下、順次詳細に説明する。
【００１１】
「実施例１」
まず、図１〜図６は、本発明のプロセス制御システムに係る実施例１を示す図面である。図１は本発明のプロセス制御システムに係る実施例１における全体構成を示すブロック図である。図２は本発明のプロセス制御システムに係る実施例１における二重化構成の出力装置を示すブロック図である。図３は本発明のプロセス制御システムに係る実施例１におけるプロセス制御装置から発行される要求命令を示す図である。図４は本実施例１におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。図５は本実施例１における多重化構成された出力装置での切替処理のフローを示す図である。図６は本実施例１における多重化構成された出力装置での切替処理のタイミングを示す図である。
【００１２】
図１において、本発明のプロセス制御システムは、プロセス制御装置１０１と、入出力装置を実装する入出力装置実装ユニット１０２ａ，１０２ｂと、データの入力を行う入力装置１０３ａ−１，１０３ａ−２，１０３ｂ−１，１０３ｂ−２と、データの出力を行う出力装置１０３ａ−３，１０３ｂ−３と、切替要求命令を送受信する送受信経路１０４ａ，１０４ｂと、入力装置１０３ａ−１，１０３ａ−２，１０３ｂ−１，１０３ｂ−２ならびに出力装置１０３ａ−３，１０３ｂ−３に割り付けられた論理アドレス１０５ａ−１〜１０５ａ−３，１０５ｂ−１〜１０５ｂ−３と、出力装置１０３ａ−３及び１０３ｂ−３のインターロック信号回線１０６−１，１０６−２と、出力データ伝送路１０７と、入出力装置実装スロット番号１０８ａ−１〜１０８ａ−３，１０８ｂ−１〜１０８ｂ−３と、入出力装置実装ユニットを一意に識別するユニット番号１０９ａ，１０９ｂと、を備えている。
【００１３】
プロセス制御装置１０１は、入出力装置からの入力制御のための演算、出力装置への出力、二重化された入出力装置の切替要求命令を発行する。入出力装置実装ユニット１０２ａ，１０２ｂを一意に識別するユニット番号１０９ａ，１０９ｂと、入出力装置実装スロット番号１０８ａ−１〜１０８ａ−３，１０８ｂ−１〜１０８ｂ−３と、の組み合わせで物理アドレス（従来採用されていたアドレス）を表す。本発明の実施形態では、物理アドレスに代えて論理アドレスを採用して入出力装置にアクセスするものであるが、ここで、論理アドレスとは、入出力装置に任意に付与される固有の識別番号又は符号である。具体的には、図１に示す１０５ａ−１〜１０５ａ−３，１０５ｂ−１〜１０５ｂ−３における、２，４，６，７，８，１０である。
【００１４】
ここで、論理アドレスが下位１ビットのみ異なる場合は、入力装置１０３ａ−１，１０３ａ−２，１０３ｂ−１，１０３ｂ−２、または、出力装置１０３ａ−３，１０３ｂ−３が二重化構成であることを示す。本実施例では、出力装置１０３ａ−３と１０３ｂ−３は二重化構成である。具体的に云えば、出力装置１０３ａ−３と１０３ｂ−３は、論理アドレスは６と７であるが、これを１６進数であらわすと、０ｘ０１１０と０ｘ０１１１であり、下位１ビットのみ異なる。
【００１５】
図２は、本実施例１の二重化された出力装置１０３ａ−３，１０３ｂ−３の構成例である。この構成例によると出力装置は、プロセス制御装置１０１が発行する各種命令を受信する命令受信部２０１ａ，２０１ｂと、命令受信部２０１ａ，２０１ｂで受信した各種命令を判定する命令判定部２０２ａ，２０２ｂと、命令判定部２０２ａ，２０２ｂで判定された結果がＩ／Ｏ出力データであったとき出力データを出力するＩ／Ｏ出力部２０３ａ，２０３ｂと、命令判定部２０２ａ，２０２ｂで判定された結果が出力ＯＮであったとき出力ＯＮ要求を受け付けるインターロック装置２０５ａ，２０５ｂと、Ｉ／Ｏ出力部２０３ａ，２０３ｂから出力された出力データをインターロック装置２０５ａ，２０５ｂから出力されるインターロック信号によって、出力ＯＮ／ＯＦＦを制御する出力スイッチ部２０４ａ，２０４ｂと、出力装置１０３ａ−３，１０３ｂ−３自身の論理アドレスが格納されている論理アドレス保持部２０６ａ，２０６ｂと、から構成される。なお、この出力スイッチ部２０４ａ，２０４ｂは、例えば、自系側出力スイッチ部２０４ａ，他系側出力スイッチ部２０４ｂとしたとき、自系側出力スイッチ部２０４ａが出力ＯＮであった場合は、他系側出力スイッチ部２０４ｂは、出力ＯＦＦ状態となる。このような出力のオン／オフ状態は、インターロック装置２０５ａ，２０５ｂにより、出力スイッチ部２０４ａ，２０４ｂが出力ＯＮ／ＯＦＦ制御を行うことによる。
【００１６】
図３は、プロセス制御装置１０１から発行される要求命令３０１の構成である。構成は、宛先論理アドレス３０２と要求命令データ３０３からなる。また、図４は、プロセス制御装置１０１において、二重化構成の出力装置１０３ａ−３，１０３ｂ−３において、例えば、ＨＭＩ（Ｈｕｍａｎ Ｍａｃｈｉｎｅ Ｉｎｔｅｒｆａｃｅ）画面からの切替要求、二重化構成の出力装置１０３ａ−３，１０３ｂ−３のマスタ側において、故障が発生したことによる切替要求等により切替処理が発生した場合の処理フローを示す。処理４０１で出力装置１０３ａ−３，１０３ｂ−３のマスタ／スタンバイ切替要因ありか否かを判定する。切替要因ありのときは、処理４０２において、マスタにする出力装置１０３ａ−３，１０３ｂ−３の論理アドレス宛てに要求命令３０１を発行する。
【００１７】
図５に本実施例１における出力装置１０３ａ−３，１０３ｂ−３側の切替要求処理フローを示す。なお、以下には処理の内容を図５にしたがって説明するが、具体的な処理の実態については引き続いて説明する。処理５０１は、命令受信部２０１ａ，２０１ｂにおいて、プロセス制御装置１０１から発行される要求命令３０１を受信する。処理５０２は、処理５０１で受信した要求命令３０１の宛先論理アドレス３０２の最下位ビットをマスクして、論理アドレス保持部２０６ａ，２０６ｂに保存された自論理アドレスの最下位ビットをマスクしたものと比較する。判定結果、論理アドレスが異なったときは、対象外であるため何もせず処理を終了する。比較結果が同一のときは、処理５０３に進む。
【００１８】
処理５０３において、要求命令データ３０３の内容を判別する。判別結果、内容が出力ＯＮ要求であったときは、処理５０４に進む。内容がＩ／Ｏ出力データ要求であったときは、処理５０６に進む。処理５０４において、要求命令３０１の宛先論理アドレスと論理アドレス保持部２０６ａ，２０６ｂに保存された自論理アドレスと下位１ビットマスクしないで比較判定を行う。判定結果、論理アドレスが異なったときは、二重化出力装置切替対象外（スタンバイ側出力装置）であるため、何もせずに処理を終了する。
【００１９】
論理アドレスが同一であるときは、二重化出力装置の切替対象となる出力装置１０３ａ−３，１０３ｂ−３であるため、処理５０５へ進む。処理５０５においては、インターロック装置２０５ａ，２０５ｂに出力ＯＮ要求を発行する。処理５０３の判別内容がＩ／Ｏ出力データ要求であったときは、処理５０６において、Ｉ／Ｏ出力部２０３ａ，２０３ｂに出力データの出力要求を発行する。
【００２０】
次に、図５に示す処理フローを具体的な処理実態で説明する。仮に、図１に示す二重化された出力装置の論理アドレスが６，７に設定され、宛先論理アドレスが図３に示す７であるとする（説明の都合上、宛先論理アドレスが５，６，７のいずれかであることを以下仮定して説明する）。これらを１６進数で表せば、５は０ｘ０１０１であり、６は０ｘ０１１０であり、７は０ｘ０１１１である。
【００２１】
図５の処理５０２で、宛先の論理アドレスの最下位ビットをマスクして図２に示す保持部の自論理アドレスの最下位ビットをマスクしたものと比較すると、宛先の論理アドレス５はマスクの結果０ｘ０１００となり、これは図２に示す保持部２０６ａ，２０６ｂの論理アドレス６，７の最下位ビットをマスクしたもの（６，７はマスクの結果いずれも０ｘ０１１０）と異なるので、処理５０２で「異なる」側に進む。ここで、宛先の論理アドレスが６，７の場合にはいずれも０ｘ０１１０となり、且つ自論理アドレス６，７をマスクしたものも０ｘ０１１０となって、処理５０２で「同一」側に進む。
【００２２】
図３に示すように要求命令データ３０３が出力ＯＮであり、宛先論理アドレスが７であるとすると、いままでスタンバイ状態であった出力装置１０３ｂ−３が自論理アドレスとの一致で処理５０４で「同一」側に進み、インタロック装置２０５ｂに出力ＯＮ要求を出して、出力装置１０３ｂ−３をスタンバイ状態からマスタ状態に変更させる。一方、処理５０４で出力装置１０３ａ−３では、宛先論理アドレス７と自身の論理アドレス６とを比較すると、その結果「異なる」側に進み終了する。
【００２３】
図６は、プロセス制御装置１０１から切替要求が発行されたときの出力装置１０３ａ−３，１０３ｂ−３のマスタ／スタンバイ切替を行う動作のタイミングチャートを示す。次に、本実施例１における出力装置の切替処理について、図１〜図６を参照しながら以下詳細に説明する。
【００２４】
図示するように、出力装置１０３ａ−３と１０３ｂ−３が二重化構成となっており、出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」、出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」であるとする。また、出力装置１０３ａ−３はマスタ状態、出力装置１０３ｂ−３はスタンバイ状態であるとする。
【００２５】
いま、出力装置１０３ａ−３において、何らかの故障が発生したとする。このとき、プロセス制御装置１０１は、図４の切替処理フローの処理４０１にあるように、出力装置のマスタ／スタンバイ切替要因の判定により切替要求ありと判断する。次に、処理４０２にあるようにマスタにする出力装置の論理アドレス宛てに切替命令を発行する。このとき、マスタにするのは、現在、スタンバイである出力装置１０３ｂ−３である。従って、要求命令３０１の宛先論理アドレス３０２は、出力装置１０３ｂ−３に割り当てられている論理アドレス７、要求命令データは、出力ＯＮとして要求命令３０１を発行する。
【００２６】
発行された要求命令３０１は、次に出力装置１０３ａ−３と１０３ｂ−３に受信され、図５に示す切替処理フローの通り切替処理を実行する。切替処理を出力装置１０３ａ−３，１０３ｂ−３の順に説明する。
【００２７】
まず、出力装置１０３ａ−３においては、処理５０１にあるように命令受信部２０１ａにて要求命令３０１を受信する。受信した要求命令３０１は、処理５０２にあるように命令判定部２０２ａにて、要求命令３０１の宛先論理アドレス３０２「論理アドレス値＝７（０ｘ０１１１）」の最下位ビットをマスク（マスク結果＝６（０ｘ０１１０）となる）し、論理アドレス保持部２０６ａから取り込んだ自論理アドレス（出力装置１０３ａ−３の自身の論理アドレス１０５ａ−３は「６」（０ｘ０１１０））をマスクし（マスク結果「６」（０ｘ０１１０）となる）比較する。比較結果、どちらも「６」となり、一致したことから、処理５０３に進む。
【００２８】
ここで、要求命令３０３の内容は、出力ＯＮ要求であることから、処理５０４に進む。処理５０４で、要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは「７」（０ｘ０１１１））と論理アドレス保持部２０６ａから取り込んだ自論理アドレス（出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」（０ｘ０１１０））と比較する。比較結果、「７」と「６」で異なるため、何もせずに終了する。
【００２９】
次に、出力装置１０３ｂ−３においては、処理５０１にあるように命令受信部２０１ｂにて要求命令３０１を受信する。受信した要求命令３０１は、処理５０２にあるように命令判定部２０２ｂにて、要求命令３０１の宛先論理アドレス３０２「論理アドレス値＝７」の最下位ビットをマスク（マスク結果、論理アドレス値＝６となる）し、論理アドレス保持部２０６ｂから取り込んだ自論理アドレス（出力装置１０３ｂ−３の論理アドレス１０５ａ−３は「７」）をマスクし（マスク結果「６」となる）比較する。比較結果、どちらも「６」となり、一致したことから、処理５０３に進む。
【００３０】
ここで、要求命令３０３の内容は、出力ＯＮ要求であることから、処理５０４に進む。処理５０４で、要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは「７」）と論理アドレス保持部２０６ｂから取り込んだ自論理アドレス（出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」）と比較する。比較結果、論理アドレスが同一であることから、処理５０５に進む。処理５０５では、インターロック装置２０５ｂに出力ＯＮ要求を行う。この結果、出力スイッチ部２０４ｂがＯＮ状態となる。また、インターロック信号回線１０６−１，１０６−２を経由して、インターロック装置２０５ａに出力ＯＦＦ要求が入るため、出力スイッチ部２０４ａはＯＦＦ状態となる。これにより、出力装置１０３ａ−３，１０３ｂ−３の切替処理が行われ、出力装置１０３ａ−３がスタンバイ状態、出力装置１０３ｂ−３が、マスタ状態となる。マスタ／スタンバイの切替は、インターロック装置２０５の動作により、図６に示す通り、同時に行われる。
【００３１】
以上説明したように、本発明のプロセス制御システムは、「物理アドレス」ではなくて、「論理アドレス」を使用することで、多重化対象の入出力装置が、同一の実装ユニットの隣接する位置に設置する従来技術とは異なり、別の実装ユニットに設置できることを特徴とするものである。すなわち、従来技術のように、「物理アドレス」であると、ユニット番号とスロット番号というように２つの物理的な番号を意識しなければならない。また、ハードウェアとソフトウェア両方で物理的番号を一致させなければならないという面倒さがあった。
【００３２】
そして、Ｉ／Ｏ（入出力）モジュールの二重化（入出力装置の多重化でも同様）においては、自分のユニット番号とスロット番号だけでなく、相手側のユニット番号とスロット番号もそれぞれ意識しなければならないという複雑さもあった（二重化に際しては、自分の相手がだれであるかを知らなければ互いの制御ができないため）。これに対して、本発明では、論理アドレスは、上述したような任意に付与されたユニークな番号であるため、従来技術にみられるような物理的な番号（ユニットとスロットの番号）を意識する必要が無くなり、面倒さと複雑さが解消するものである。上述した本発明における特徴は、本実施例１に限らず、次に説明するすべての実施例においても備わっているものである。
【００３３】
「実施例２」
図７〜図９は、本発明のプロセス制御システムに係る実施例２を示す図面である。図７は本発明のプロセス制御システムに係る実施例２における全体構成を示すブロック図である。図８は本発明のプロセス制御システムに係る実施例２における二重化構成の出力装置を示すブロック図である。図９は本実施例２における多重化構成された出力装置での切替処理のフローを示す図である。
【００３４】
本発明のプロセス制御システムに係る実施例２が、実施例１と異なる点は、図２に示すインターロック信号１０６−１，１０６−２を備えていないことである。図８によると、本実施例２の出力装置は、命令判定部８０１ａ，８０１ｂにおいて、直接、出力スイッチ部２０４ａ，２０４ｂに出力設定を行うため、図２で有していたインターロック装置２０５ａ，２０５ｂを有していない。それ以外の構成は、実施例１と同じである。
【００３５】
図９に、本実施例２における出力装置１０３ａ，１０３ｂの側の切替要求処理フローを示す。ここで、処理５０１〜５０６までは、実施例１と同一である。異なるのは、要求命令３０１内の宛先論理アドレス３０２と出力装置１０３自身の持つ論理アドレスとを比較した結果、論理アドレスが同一であった場合は、処理９０１にあるように出力スイッチ部２０４を直接、出力ＯＮ設定とする。逆に、論理アドレスが異なった場合は、処理９０２にあるように出力スイッチ部２０４を直接、ＯＦＦ設定とする。この処理を出力装置１０３ａ，１０３ｂにて、それぞれ行うことで出力ＯＮ／ＯＦＦ設定を行う。なお、プロセス制御装置１０１側の切替処理は、実施例１の制御装置の切替処理フロー（図４）と同一である。
【００３６】
ここで、本実施例２の切替処理を詳細に説明する。図７に示す実施例２のシステム構成図のように、システム出力装置１０３ａ−３と１０３ｂ−３が二重化構成となっており、出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」、出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」であるとする。また、出力装置１０３ａ−３はマスタ状態、出力装置１０３ｂ−３はスタンバイ状態であるとする。
【００３７】
いま、出力装置１０３ａ−３において、何らかの故障が発生したとする。このとき、プロセス制御装置１０１は、実施例１と同様にマスタにする出力装置の論理アドレス宛てに切替命令を発行する。要求命令３０１の宛先論理アドレス３０２は、出力装置１０３ｂ−３に割り当てられている論理アドレス７、要求命令データは出力ＯＮとして要求命令３０１を発行する。発行された要求命令３０１に対して、出力装置１０３ａ−３と１０３ｂ−３は、図９に示す出力装置の切替処理フローの通り、切替処理を実行する。
【００３８】
出力装置の切替処理を出力装置１０３ａ−３，１０３ｂ−３の順に説明する。ここで、処理５０１〜５０６は実施例１と同一である。出力装置１０３ａ−３においては、処理５０４で要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは「７」）と論理アドレス保持部２０６ａから取り込んだ自論理アドレス（出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」）とで異なるため、処理９０２に進む。処理９０２においては、出力スイッチ部２０４ａを出力ＯＦＦに設定する。
【００３９】
次に、出力装置１０３ｂ−３においては、処理５０４で要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは、「７」）と論理アドレス保持部２０６ｂから取り込んだ自論理アドレス（出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」）とで同一となるため、処理９０１に進む。処理９０１においては、出力スイッチ部２０４ｂを出力ＯＮに設定する。出力装置１０３ａ−３，１０３ｂ−３の切替処理は、要求命令３０１の受信により、同時に行われるため、出力装置１０３ａ−３がスタンバイ状態、出力装置１０３ｂ−３がマスタ状態となるのも同時である。よって、マスタ／スタンバイの切替は、図６に示す通り、同時に行われる。
【００４０】
「実施例３」
図１０〜図１５は、本発明のプロセス制御システムに係る実施例３を示す図面である。図１０は本発明のプロセス制御システムに係る実施例３における全体構成を示すブロック図である。図１１は本発明のプロセス制御システムに係る実施例３における多重化構成の出力装置を示すブロック図である。図１２は本発明のプロセス制御システムに係る実施例３におけるプロセス制御装置から発行される要求命令を示す図である。図１３は本実施例３におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。図１４は本実施例３における多重化構成された出力装置での切替処理のフローを示す図である。図１５は本実施例３における多重化構成された出力装置での切替処理のタイミングを示す図である。
【００４１】
図１０に示す本発明のプロセス制御システムに係る実施例３は、入出力装置実装ユニット１００１ａ，１００１ｂ，１００１ｃに実装される出力装置１００２ａ，１００２ｂ，１００２ｃに対して、物理または論理アドレス１００３ａ，１００３ｂ，１００３ｃと、グループＩＤ１００４ａ，１００４ｂ，１００４ｃと、入出力装置実装スロット番号１００５ａ，１００５ｂ，１００５ｃと、を付与する。また、出力装置には切替要求命令を送受信する送受信経路１０４ａ，１０４ｂ，１０４ｃが接続される。送受信経路１０４ａ，１０４ｂは、実施例１，２と同一である。また、プロセス制御装置１０１、出力データ伝送路１０７も実施例１，２と同一である。ここで、出力装置に対して、グループＩＤを設ければ、物理アドレスであっても論理アドレスであっても良く、このグループＩＤと、物理又は論理アドレスと、によって出力装置を特定できる。
【００４２】
図１１に示す本実施例３の出力装置１００２ａ，１００２ｂ，１００２ｃは、実施例１，２とは異なり、グループＩＤ保持部１１０１ａ，１１０１ｂ，１１０１ｃと、物理／論理アドレス保持部１１０３ａ，１１０３ｂ，１１０３ｃと、実施例１，２とは判定処理が異なる命令判定部１１０２ａ，１１０２ｂ，１１０２ｃと、を備え、実施例１，２と同一の命令受信部２０１ａと、Ｉ／Ｏ出力部２０３ａと、出力スイッチ部２０４ａと、を備えている。また、図１２は、プロセス制御装置１０１から発行される要求命令１２０１の構成であり、この構成は、宛先グループＩＤ１２０２と宛先物理／論理アドレス１２０３と要求命令データ１２０４とからなる。
【００４３】
図１３は、プロセス制御装置１０１で、三重化構成の出力装置１００２ａ，１００２ｂ，１００２ｃにおいて、例えば、ＨＭＩ画面からの切替要求、三重化構成の出力装置１００２ａ，１００２ｂ，１００２ｃのマスタ側において故障が発生したことによる切替要求等により切替処理が発生した場合の処理フローを示す。処理４０１で出力装置１００２ａ，１００２ｂ，１００２ｃのマスタ／スタンバイ切替要因ありか否かを判定する。切替要因ありのときは、処理１３０１において、マスタにする出力装置１００２ａ，１００２ｂ，１００２ｃのグループＩＤ宛てに要求命令１２０１を発行する。
【００４４】
図１４に本実施例３の出力装置１００２ａ，１００２ｂ，１００２ｃの切替処理フローを示す。ここで、処理５０１、処理５０３、処理５０４、処理５０６、処理９０１、処理９０２は、実施例２と同一である。処理１４０１では、実施例１，２において、要求命令３０１の宛先論理アドレス３０２の最下位ビットをマスクし、同様にマスクした自論理アドレスと比較をしていたのに対して、本実施例３においては、要求命令１２０１の宛先グループＩＤ１２０２とグループＩＤ保持部１１０１ａ〜１１０１ｃから取り込んだ自グループＩＤと比較する。それ以外は、実施例２と同一である。
【００４５】
図１５は、プロセス制御装置１０１から切替要求が発行されたときの出力装置１００２ａ，１００２ｂ，１００２ｃのマスタ／スタンバイ切替を行う動作のタイミングチャートを示す。
【００４６】
ここで、本実施例３の切替処理を詳細に説明する。図１０に示す実施例３のシステム構成図のように、出力装置１００２ａ〜１００２ｃが三重化構成となっており、出力装置１００２ａ〜１００２ｃのグループＩＤ１００４ａ〜１００４ｃは「３」、物理／論理アドレス１００３ａ〜１００３ｃ（物理アドレス、論理アドレスどちらでも可能であるが、ここでは論理アドレスを使用する）は、出力装置１００２ａは「６」、出力装置１００２ｂは「７」、出力装置１００２ｃは「１６」であるとする。また、出力装置１００２ａは、マスタ状態、出力装置１００２ｂ、出力装置１００２ｃは共にスタンバイ状態であるとする。
【００４７】
いま、出力装置１００２ａにおいて、何らかの故障が発生したとする。このとき、プロセス制御装置１０１は、マスタにする出力装置のグループＩＤ宛てに切替命令を発行する。要求命令１２０１の宛先グループＩＤは、出力装置１００２ａ〜１００２ｃに割り当てられているグループＩＤである「３」、宛先論理アドレスは「７」、要求命令データは、出力ＯＮとして要求命令１２０１を発行する。発行された要求命令１２０１は、出力装置１００２ａ〜１００２ｃによって受信され、図１４に示す本実施例３の出力装置の切替処理フローの通り、切替処理を実行する。切替処理を処理フロー図１４を用い、出力装置１００２ａ，１００２ｂ，１００２ｃの順に説明する。ここで、処理５０１、処理５０３、処理５０４、処理５０６は、実施例２と同一である。
【００４８】
出力装置１００２ａは、処理１４０１で要求命令１２０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ａから取り込んだ自グループＩＤ（出力装置１００２ａのグループＩＤは「３」）と比較を行う。出力装置１００２ｂは、処理１４０１で要求命令１２０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ｂから取り込んだ自グループＩＤ（出力装置１００２ｂのグループＩＤは「３」）と比較を行う。出力装置１００２ｃは、処理１４０１で要求命令１２０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ｃから取り込んだ自グループＩＤ（出力装置１００２ｃのグループＩＤは「３」）と比較を行う。比較結果、出力装置１００２ａ〜１００２ｃ共に同一であることから、処理５０３に進む。
【００４９】
その後の処理は、実施例２と同一で、最終的に処理５０４で論理アドレスが同一となった出力装置１００２ｂが出力ＯＮに設定され、出力装置１００２ａと出力装置１００２ｃは、出力ＯＦＦに設定される。出力装置１００２ａ〜１００２ｃの切替処理は、要求命令１２０１の受信により、同時に行われるため、出力装置１００２ａ、出力装置１００２ｃがスタンバイ状態、出力装置１００２ｂがマスタ状態となるのも同時である。よって、マスタ／スタンバイの切替は、図１５に示す通り、同時に行われる。
【００５０】
「実施例４」
図１６〜図２０は、本発明のプロセス制御システムに係る実施例４を示す図面である。図１６は本発明のプロセス制御システムに係る実施例４における全体構成を示すブロック図である。
【００５１】
本実施例４では、入出力装置実装ユニット１６０１ａ，１６０１ｂ，１６０１ｃに実装される出力装置１６０２ａ，１６０２ｂ，１６０２ｃと、出力装置１６０２ａ，１６０２ｂ，１６０２ｃより出力された出力データ値を比較して多数決理論で出力を選択（例えば、２つ以上同一の値があった場合に適宜にいずれかの値を選択）して出力する出力選択装置１６０３と、出力データ伝送路１６０４ａ〜１６０４ｃと、出力選択装置１６０３により選択された出力データが出力される最終出力先１６０５と、グループＩＤ１４０１ａ，１４０１ｂ，１４０１ｃと、入出力装置実装スロット番号１００５ａ，１００５ｂ，１００５ｃと、切替要求命令を送受信する送受信経路１０４ａ，１０４ｂ，１０４ｃと、を備えている。
【００５２】
ここで、グループＩＤ１４０１ａ，１４０１ｂ，１４０１ｃと、入出力装置実装スロット番号１００５ａ，１００５ｂ，１００５ｃと、送受信経路１０４ａ，１０４ｂ，１０４ｃとは、実施例３と同一である。また、プロセス制御装置１０１も実施例１〜３と同一である。
【００５３】
図１７は、本実施例４の出力装置１６０２ａ，１６０２ｂ，１６０２ｃの構成例である。本実施例４では、実施例３と同一のグループＩＤ保持部１１０１ａ，１１０１ｂ，１１０１ｃと、実施例３とは判定処理が異なる命令判定部１１０２ａ，１１０２ｂ，１１０２ｃとを備え、実施例１〜３と同一の命令受信部２０１ａ〜２０１ｃと、Ｉ／Ｏ出力部２０３ａ〜２０３ｃとを備える。図１８は、プロセス制御装置１０１から発行される出力要求１８０１の構成であり、宛先グループＩＤ１８０２と出力データ値１８０３からなる。
【００５４】
図１９に本実施例４の出力装置１６０２ａ，１６０２ｂ，１６０２ｃの切替処理フローを示す。ここで、処理１９０１は、命令受信部２０１ａ〜２０１ｃにおいて、プロセス制御装置１０１から発行される出力要求命令１８０１を受信する。処理１９０２は、処理１９０１で受信した出力要求命令１８０１の宛先グループＩＤ１８０１とグループＩＤ保持部１１０１ａ〜１１０１ｃから取り込んだ自グループＩＤと比較する。グループＩＤが同一であるときは、処理１９０３に進む。異なったときは、何もせずに終了する。処理１９０３においては、Ｉ／Ｏ出力部２０３ａ，２０３ｂ，２０３ｃに出力データ値１８０３の出力要求を発行する。
【００５５】
図２０は、プロセス制御装置１０１から出力要求が発行されたときの出力装置１６０２ａ，１６０２ｂ，１６０２ｃの出力要求を行う動作のタイミングチャートを示す。
【００５６】
ここで、本実施例４の切替処理を詳細に説明する。図１６に示す実施例４のシステム構成図のように、出力装置１６０２ａ〜１６０２ｃが三重化構成となっており、出力装置１６０２ａ〜１６０２ｃのグループＩＤ１００４ａ〜１００４ｃは「３」とする。このとき、プロセス制御装置１０１は、出力する出力装置のグループＩＤ宛てに出力要求命令を発行する。出力要求命令１８０１の宛先グループＩＤ１８０２は、出力装置１００２ａ〜１００２ｃに割り当てられているグループＩＤである「３」として、出力データ値１８０３は、出力データ値を示す「５」として出力要求命令１８０１を発行する。
【００５７】
発行された出力要求命令１８０１は、出力装置１６０２ａ〜１６０２ｃによって受信され、図１９に示す実施例４の出力装置の出力処理フローの通り、出力処理を実行する。出力処理について、図１９の処理フローを用い、出力装置１６０２ａを例に説明する。出力装置１６０２ａは、処理１９０１で出力要求命令１８０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ａから取り込んだ自グループＩＤ（出力装置１６０２ａのグループＩＤは「３」）と比較を行う。比較結果が出力装置１６０２ａで同一であることから、処理１９０３に進む。
【００５８】
処理１９０３では、出力装置１６０２ａは、Ｉ／Ｏ出力部２０３ａにて、出力要求命令１８０１の出力データ値（出力データ値は「５」）を出力要求する。出力装置１６０２ｂ，１６０２ｃも出力装置１６０２ａと同様に動作する。出力装置１６０２ａ〜１６０２ｃの出力データ値は、出力選択装置１６０３にて比較される。ここで、何らかの原因により、出力装置１６０２ｃの出力データ値が図２０に示す通り、要求した出力データ値「５」ではなく、「３」であったとする（図２０の出力装置１６０２ｃの縦軸値を参照）。この場合、出力選択装置１６０３は、出力装置１６０２ａの出力データ値「５」と出力装置１６０２ｂの出力データ値「５」を多数決理論で選択し出力する。このように、本実施例では、三重化された出力装置１６０２ａ〜１６０２ｃに対しても一回の出力要求で同時に出力データ値を変更することができ、また、多数決理論により信頼度を上げることができる。
【００５９】
以上説明したように、従来技術では二重化された入力装置又は出力装置は、ユニット毎の隣接したスロットに実装されていて、ユニット番号及びスロット番号を付与された物理アドレスによってアクセス制御されていたのに対して（インターロック信号の伝送の制約もあって同一ユニットの隣接スロットに実装された入・出力装置同士で二重化していた。ユニット単位で故障が発生すると二重化した入出力装置が同時に稼働しなくなる）、本発明では、この物理アドレスの代わりに、入力装置・出力装置に付与された任意の固有の番号又は符号である論理アドレスを用いて、多重化の実装構成を実現することで、ユニットとスロットという物理的制約をなくし、多重化構成における自由度を高め、かつ入出力実装ユニット単位の耐故障性を向上させることを主たる特徴とするものである。
【図面の簡単な説明】
【００６０】
【図１】本発明のプロセス制御システムに係る実施例１における全体構成を示すブロック図である。
【図２】本発明のプロセス制御システムに係る実施例１における二重化構成の出力装置を示すブロック図である。
【図３】本発明のプロセス制御システムに係る実施例１（実施例２も同様）におけるプロセス制御装置から発行される要求命令を示す図である。
【図４】本実施例１におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。
【図５】本実施例１における多重化構成された出力装置での切替処理のフローを示す図である。
【図６】本実施例１（実施例２も同様）における多重化構成された出力装置での切替処理のタイミングを示す図である。
【図７】本発明のプロセス制御システムに係る実施例２における全体構成を示すブロック図である。
【図８】本発明のプロセス制御システムに係る実施例２における二重化構成の出力装置を示すブロック図である。
【図９】本実施例２における多重化構成された出力装置での切替処理のフローを示す図である。
【図１０】本発明のプロセス制御システムに係る実施例３における全体構成を示すブロック図である。
【図１１】本発明のプロセス制御システムに係る実施例３における多重化構成の出力装置を示すブロック図である。
【図１２】本発明のプロセス制御システムに係る実施例３におけるプロセス制御装置から発行される要求命令を示す図である。
【図１３】本実施例３におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。
【図１４】本実施例３における多重化構成された出力装置での切替処理のフローを示す図である。
【図１５】本実施例３における多重化構成された出力装置での切替処理のタイミングを示す図である。
【図１６】本発明のプロセス制御システムに係る実施例４における全体構成を示すブロック図である。
【図１７】本発明のプロセス制御システムに係る実施例４における多重化構成の出力装置を示すブロック図である。
【図１８】本発明のプロセス制御システムに係る実施例４におけるプロセス制御装置から発行される要求命令を示す図である。
【図１９】本実施例４における多重化構成された出力装置での切替処理のフローを示す図である。
【図２０】本実施例４における多重化構成された出力装置での切替処理のタイミングを示す図である。
【符号の説明】
【００６１】
１０１ プロセス制御装置
１０２ａ，１０２ｂ 入出力装置実装ユニット
１０３ａ−１，１０３ａ−２，１０３ａ−３，１０３ｂ−１，１０３ｂ−２，１０３ｂ−３ 入出力装置
１０４ａ，１０４ｂ，１０４ｃ 送受信経路
１０５ａ−１，１０５ａ−２，１０５ａ−３，１０５ｂ−１，１０５ｂ−２，１０５ｂ−３ 自論理アドレス
１０６−１，１０６−２ インターロック信号回線
１０７ 出力データ伝送路
１０８ａ−１，１０８ａ−２，１０８ａ−３，１０８ｂ−１，１０８ｂ−２，１０８ｂ−３ 入出力装置実装スロット番号
１０９ａ，１０９ｂ ユニット番号
２０１ａ，２０１ｂ 命令受信部
２０２ａ，２０２ｂ 命令判定部
２０３ａ，２０３ｂ Ｉ／Ｏ出力部
２０４ａ，２０４ｂ 出力スイッチ部
２０５ａ，２０５ｂ インターロック装置
２０６ａ，２０６ｂ 論理アドレス保持部
３０１ 要求命令
３０２ 宛先論理アドレス
３０３ 要求命令データ
８０１ａ，８０１ｂ 命令判定部
１００１ａ，１００１ｂ，１００１ｃ 入出力装置実装ユニット
１００２ａ，１００２ｂ，１００２ｃ 出力装置
１００３ａ，１００３ｂ，１００３ｃ 物理／論理アドレス
１００４ａ，１００４ｂ，１００４ｃ グループＩＤ
１００５ａ，１００５ｂ，１００５ｃ 入出力装置実装スロット番号
１１０１ａ，１１０１ｂ，１１０１ｃ グループＩＤ保持部
１１０２ａ，１１０２ｂ，１１０２ｃ 命令判定部
１１０３ａ，１１０３ｂ，１１０３ｃ 物理／論理アドレス保持部
１２０１ 要求命令
１２０２ 宛先グループＩＤ
１２０３ 宛先物理／論理アドレス
１２０４ 要求命令データ
１６０１ａ，１６０１ｂ，１６０１ｃ 入出力装置実装ユニット
１６０２ａ，１６０２ｂ，１６０２ｃ 出力装置
１６０３ 出力選択装置
１６０４ａ，１６０４ｂ．１６０４ｃ 出力データ伝送路
１６０５ 最終出力先
１８０１ 出力要求命令
１８０２ 宛先グループＩＤ
１８０３ 出力データ値
【技術分野】
【０００１】
本発明は、プロセス制御装置に接続された入出力装置に対するアクセスに係わり、特に、多重化された入出力装置へのプロセス制御システムに関する。
【背景技術】
【０００２】
従来、プロセス制御装置の入出力装置を多重化する多重化構成については、入出力装置に割り振られた物理アドレスを用いて管理をしていた。例えば、特許文献１によると、入出力装置内に保有する自身を特定する物理機番をレジスタに蓄え、入出力装置が旧物理機番で選択されると物理機番の変更命令を受けて新物理機番に変更することが開示されている。
【０００３】
また、従来の多重化構成は、入出力装置実装ユニット内の隣接する実装位置のみ可能であった。さらに、多重化構成の出力装置においては、出力装置の切替操作に別途、出力装置の内部または外部にハードウェア（ＡＮＤ／ＯＲ装置または選択装置等）を必要とした。例えば、特許文献２における図６の構造によると、Ｉ／Ｏモジュール２２の内の出力モジュール２２１，２２２と、入力モジュール２２３，２２４をそれぞれペアとした二重化構成となっている。ペアの指定は、スロット毎のＩＤ情報更新において、各スロットに実装されるＩ／Ｏモジュールを示す構成情報番号に隣接する２スロットのＩ／Ｏモジュールが二重化されているという意味付けの情報を付加することで行われる。
【特許文献１】特開昭５９−２７３３３号公報
【特許文献２】特開平７−１５２６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の特許文献２に示すように、従来の入出力装置の多重化構成には、物理的制約、すなわち、入出力装置実装ユニット内の隣接する実装位置でなければならないという制約があった。この制約はインターロック信号の伝送の制約で同一ユニット内の隣接位置にＩ／Ｏモジュールを実装する必要があった。これにより、多重化する入出力装置の実装構成は、限られた構成となっていた。また、多重化する入出力装置を同一入出力装置実装ユニット内に実装するため、この入出力装置実装ユニット自体が故障したときは、多重化された入出力装置すべてが故障状態となってしまうという課題があった。
【０００５】
本発明の目的は、論理アドレスを付与して多重化の実装構成を実現することで物理的制約を無くし、多重化構成の自由度を高めるプロセス制御システムを提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明は次のような構成を採用する。
要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、固有の番号又は符号である論理アドレスを任意に付与し、
前記付与された論理アドレスを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を別のユニットのスロットに実装し得る構成とする。
【０００７】
また、前記プロセス制御システムにおいて、前記多重化された入出力装置に連続する論理アドレスを付与すること。さらに、前記プロセス制御システムにおいて、前記切替機能は、前記多重化された入出力装置の出力オン又はオフをインターロック信号で行うインターロック装置であること。さらに、前記プロセス制御システムにおいて、前記切替機能は、前記多重化された入出力装置のマスタ又はスタンバイを前記論理アドレスに基づいて制御するソフトウェアであること。
【０００８】
また、要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、前記多重化された入出力装置同士を規定するグループＩＤを付与するとともに、固有の番号又は符号である論理アドレスを付与し又は前記ユニット及び前記スロットの組み合わせからなる物理アドレスを付与し、
前記付与された前記グループＩＤを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を特定し、
前記論理アドレス又は前記物理アドレスに基づいてマスタ又はスタンバイの切替機能を行う構成とする。
【発明の効果】
【０００９】
本発明によれば、多重化する入出力装置に対するアクセスを物理アドレスに代えて論理アドレスを用いて実現することにより、物理的制約がなくなり、入出力装置の実装の自由度が高くなり、また、耐故障性も向上させることができる。
【発明を実施するための最良の形態】
【００１０】
本発明のプロセス制御システムに係る実施例１〜実施例４について、図１〜図２０を参照しながら以下、順次詳細に説明する。
【００１１】
「実施例１」
まず、図１〜図６は、本発明のプロセス制御システムに係る実施例１を示す図面である。図１は本発明のプロセス制御システムに係る実施例１における全体構成を示すブロック図である。図２は本発明のプロセス制御システムに係る実施例１における二重化構成の出力装置を示すブロック図である。図３は本発明のプロセス制御システムに係る実施例１におけるプロセス制御装置から発行される要求命令を示す図である。図４は本実施例１におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。図５は本実施例１における多重化構成された出力装置での切替処理のフローを示す図である。図６は本実施例１における多重化構成された出力装置での切替処理のタイミングを示す図である。
【００１２】
図１において、本発明のプロセス制御システムは、プロセス制御装置１０１と、入出力装置を実装する入出力装置実装ユニット１０２ａ，１０２ｂと、データの入力を行う入力装置１０３ａ−１，１０３ａ−２，１０３ｂ−１，１０３ｂ−２と、データの出力を行う出力装置１０３ａ−３，１０３ｂ−３と、切替要求命令を送受信する送受信経路１０４ａ，１０４ｂと、入力装置１０３ａ−１，１０３ａ−２，１０３ｂ−１，１０３ｂ−２ならびに出力装置１０３ａ−３，１０３ｂ−３に割り付けられた論理アドレス１０５ａ−１〜１０５ａ−３，１０５ｂ−１〜１０５ｂ−３と、出力装置１０３ａ−３及び１０３ｂ−３のインターロック信号回線１０６−１，１０６−２と、出力データ伝送路１０７と、入出力装置実装スロット番号１０８ａ−１〜１０８ａ−３，１０８ｂ−１〜１０８ｂ−３と、入出力装置実装ユニットを一意に識別するユニット番号１０９ａ，１０９ｂと、を備えている。
【００１３】
プロセス制御装置１０１は、入出力装置からの入力制御のための演算、出力装置への出力、二重化された入出力装置の切替要求命令を発行する。入出力装置実装ユニット１０２ａ，１０２ｂを一意に識別するユニット番号１０９ａ，１０９ｂと、入出力装置実装スロット番号１０８ａ−１〜１０８ａ−３，１０８ｂ−１〜１０８ｂ−３と、の組み合わせで物理アドレス（従来採用されていたアドレス）を表す。本発明の実施形態では、物理アドレスに代えて論理アドレスを採用して入出力装置にアクセスするものであるが、ここで、論理アドレスとは、入出力装置に任意に付与される固有の識別番号又は符号である。具体的には、図１に示す１０５ａ−１〜１０５ａ−３，１０５ｂ−１〜１０５ｂ−３における、２，４，６，７，８，１０である。
【００１４】
ここで、論理アドレスが下位１ビットのみ異なる場合は、入力装置１０３ａ−１，１０３ａ−２，１０３ｂ−１，１０３ｂ−２、または、出力装置１０３ａ−３，１０３ｂ−３が二重化構成であることを示す。本実施例では、出力装置１０３ａ−３と１０３ｂ−３は二重化構成である。具体的に云えば、出力装置１０３ａ−３と１０３ｂ−３は、論理アドレスは６と７であるが、これを１６進数であらわすと、０ｘ０１１０と０ｘ０１１１であり、下位１ビットのみ異なる。
【００１５】
図２は、本実施例１の二重化された出力装置１０３ａ−３，１０３ｂ−３の構成例である。この構成例によると出力装置は、プロセス制御装置１０１が発行する各種命令を受信する命令受信部２０１ａ，２０１ｂと、命令受信部２０１ａ，２０１ｂで受信した各種命令を判定する命令判定部２０２ａ，２０２ｂと、命令判定部２０２ａ，２０２ｂで判定された結果がＩ／Ｏ出力データであったとき出力データを出力するＩ／Ｏ出力部２０３ａ，２０３ｂと、命令判定部２０２ａ，２０２ｂで判定された結果が出力ＯＮであったとき出力ＯＮ要求を受け付けるインターロック装置２０５ａ，２０５ｂと、Ｉ／Ｏ出力部２０３ａ，２０３ｂから出力された出力データをインターロック装置２０５ａ，２０５ｂから出力されるインターロック信号によって、出力ＯＮ／ＯＦＦを制御する出力スイッチ部２０４ａ，２０４ｂと、出力装置１０３ａ−３，１０３ｂ−３自身の論理アドレスが格納されている論理アドレス保持部２０６ａ，２０６ｂと、から構成される。なお、この出力スイッチ部２０４ａ，２０４ｂは、例えば、自系側出力スイッチ部２０４ａ，他系側出力スイッチ部２０４ｂとしたとき、自系側出力スイッチ部２０４ａが出力ＯＮであった場合は、他系側出力スイッチ部２０４ｂは、出力ＯＦＦ状態となる。このような出力のオン／オフ状態は、インターロック装置２０５ａ，２０５ｂにより、出力スイッチ部２０４ａ，２０４ｂが出力ＯＮ／ＯＦＦ制御を行うことによる。
【００１６】
図３は、プロセス制御装置１０１から発行される要求命令３０１の構成である。構成は、宛先論理アドレス３０２と要求命令データ３０３からなる。また、図４は、プロセス制御装置１０１において、二重化構成の出力装置１０３ａ−３，１０３ｂ−３において、例えば、ＨＭＩ（Ｈｕｍａｎ Ｍａｃｈｉｎｅ Ｉｎｔｅｒｆａｃｅ）画面からの切替要求、二重化構成の出力装置１０３ａ−３，１０３ｂ−３のマスタ側において、故障が発生したことによる切替要求等により切替処理が発生した場合の処理フローを示す。処理４０１で出力装置１０３ａ−３，１０３ｂ−３のマスタ／スタンバイ切替要因ありか否かを判定する。切替要因ありのときは、処理４０２において、マスタにする出力装置１０３ａ−３，１０３ｂ−３の論理アドレス宛てに要求命令３０１を発行する。
【００１７】
図５に本実施例１における出力装置１０３ａ−３，１０３ｂ−３側の切替要求処理フローを示す。なお、以下には処理の内容を図５にしたがって説明するが、具体的な処理の実態については引き続いて説明する。処理５０１は、命令受信部２０１ａ，２０１ｂにおいて、プロセス制御装置１０１から発行される要求命令３０１を受信する。処理５０２は、処理５０１で受信した要求命令３０１の宛先論理アドレス３０２の最下位ビットをマスクして、論理アドレス保持部２０６ａ，２０６ｂに保存された自論理アドレスの最下位ビットをマスクしたものと比較する。判定結果、論理アドレスが異なったときは、対象外であるため何もせず処理を終了する。比較結果が同一のときは、処理５０３に進む。
【００１８】
処理５０３において、要求命令データ３０３の内容を判別する。判別結果、内容が出力ＯＮ要求であったときは、処理５０４に進む。内容がＩ／Ｏ出力データ要求であったときは、処理５０６に進む。処理５０４において、要求命令３０１の宛先論理アドレスと論理アドレス保持部２０６ａ，２０６ｂに保存された自論理アドレスと下位１ビットマスクしないで比較判定を行う。判定結果、論理アドレスが異なったときは、二重化出力装置切替対象外（スタンバイ側出力装置）であるため、何もせずに処理を終了する。
【００１９】
論理アドレスが同一であるときは、二重化出力装置の切替対象となる出力装置１０３ａ−３，１０３ｂ−３であるため、処理５０５へ進む。処理５０５においては、インターロック装置２０５ａ，２０５ｂに出力ＯＮ要求を発行する。処理５０３の判別内容がＩ／Ｏ出力データ要求であったときは、処理５０６において、Ｉ／Ｏ出力部２０３ａ，２０３ｂに出力データの出力要求を発行する。
【００２０】
次に、図５に示す処理フローを具体的な処理実態で説明する。仮に、図１に示す二重化された出力装置の論理アドレスが６，７に設定され、宛先論理アドレスが図３に示す７であるとする（説明の都合上、宛先論理アドレスが５，６，７のいずれかであることを以下仮定して説明する）。これらを１６進数で表せば、５は０ｘ０１０１であり、６は０ｘ０１１０であり、７は０ｘ０１１１である。
【００２１】
図５の処理５０２で、宛先の論理アドレスの最下位ビットをマスクして図２に示す保持部の自論理アドレスの最下位ビットをマスクしたものと比較すると、宛先の論理アドレス５はマスクの結果０ｘ０１００となり、これは図２に示す保持部２０６ａ，２０６ｂの論理アドレス６，７の最下位ビットをマスクしたもの（６，７はマスクの結果いずれも０ｘ０１１０）と異なるので、処理５０２で「異なる」側に進む。ここで、宛先の論理アドレスが６，７の場合にはいずれも０ｘ０１１０となり、且つ自論理アドレス６，７をマスクしたものも０ｘ０１１０となって、処理５０２で「同一」側に進む。
【００２２】
図３に示すように要求命令データ３０３が出力ＯＮであり、宛先論理アドレスが７であるとすると、いままでスタンバイ状態であった出力装置１０３ｂ−３が自論理アドレスとの一致で処理５０４で「同一」側に進み、インタロック装置２０５ｂに出力ＯＮ要求を出して、出力装置１０３ｂ−３をスタンバイ状態からマスタ状態に変更させる。一方、処理５０４で出力装置１０３ａ−３では、宛先論理アドレス７と自身の論理アドレス６とを比較すると、その結果「異なる」側に進み終了する。
【００２３】
図６は、プロセス制御装置１０１から切替要求が発行されたときの出力装置１０３ａ−３，１０３ｂ−３のマスタ／スタンバイ切替を行う動作のタイミングチャートを示す。次に、本実施例１における出力装置の切替処理について、図１〜図６を参照しながら以下詳細に説明する。
【００２４】
図示するように、出力装置１０３ａ−３と１０３ｂ−３が二重化構成となっており、出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」、出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」であるとする。また、出力装置１０３ａ−３はマスタ状態、出力装置１０３ｂ−３はスタンバイ状態であるとする。
【００２５】
いま、出力装置１０３ａ−３において、何らかの故障が発生したとする。このとき、プロセス制御装置１０１は、図４の切替処理フローの処理４０１にあるように、出力装置のマスタ／スタンバイ切替要因の判定により切替要求ありと判断する。次に、処理４０２にあるようにマスタにする出力装置の論理アドレス宛てに切替命令を発行する。このとき、マスタにするのは、現在、スタンバイである出力装置１０３ｂ−３である。従って、要求命令３０１の宛先論理アドレス３０２は、出力装置１０３ｂ−３に割り当てられている論理アドレス７、要求命令データは、出力ＯＮとして要求命令３０１を発行する。
【００２６】
発行された要求命令３０１は、次に出力装置１０３ａ−３と１０３ｂ−３に受信され、図５に示す切替処理フローの通り切替処理を実行する。切替処理を出力装置１０３ａ−３，１０３ｂ−３の順に説明する。
【００２７】
まず、出力装置１０３ａ−３においては、処理５０１にあるように命令受信部２０１ａにて要求命令３０１を受信する。受信した要求命令３０１は、処理５０２にあるように命令判定部２０２ａにて、要求命令３０１の宛先論理アドレス３０２「論理アドレス値＝７（０ｘ０１１１）」の最下位ビットをマスク（マスク結果＝６（０ｘ０１１０）となる）し、論理アドレス保持部２０６ａから取り込んだ自論理アドレス（出力装置１０３ａ−３の自身の論理アドレス１０５ａ−３は「６」（０ｘ０１１０））をマスクし（マスク結果「６」（０ｘ０１１０）となる）比較する。比較結果、どちらも「６」となり、一致したことから、処理５０３に進む。
【００２８】
ここで、要求命令３０３の内容は、出力ＯＮ要求であることから、処理５０４に進む。処理５０４で、要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは「７」（０ｘ０１１１））と論理アドレス保持部２０６ａから取り込んだ自論理アドレス（出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」（０ｘ０１１０））と比較する。比較結果、「７」と「６」で異なるため、何もせずに終了する。
【００２９】
次に、出力装置１０３ｂ−３においては、処理５０１にあるように命令受信部２０１ｂにて要求命令３０１を受信する。受信した要求命令３０１は、処理５０２にあるように命令判定部２０２ｂにて、要求命令３０１の宛先論理アドレス３０２「論理アドレス値＝７」の最下位ビットをマスク（マスク結果、論理アドレス値＝６となる）し、論理アドレス保持部２０６ｂから取り込んだ自論理アドレス（出力装置１０３ｂ−３の論理アドレス１０５ａ−３は「７」）をマスクし（マスク結果「６」となる）比較する。比較結果、どちらも「６」となり、一致したことから、処理５０３に進む。
【００３０】
ここで、要求命令３０３の内容は、出力ＯＮ要求であることから、処理５０４に進む。処理５０４で、要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは「７」）と論理アドレス保持部２０６ｂから取り込んだ自論理アドレス（出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」）と比較する。比較結果、論理アドレスが同一であることから、処理５０５に進む。処理５０５では、インターロック装置２０５ｂに出力ＯＮ要求を行う。この結果、出力スイッチ部２０４ｂがＯＮ状態となる。また、インターロック信号回線１０６−１，１０６−２を経由して、インターロック装置２０５ａに出力ＯＦＦ要求が入るため、出力スイッチ部２０４ａはＯＦＦ状態となる。これにより、出力装置１０３ａ−３，１０３ｂ−３の切替処理が行われ、出力装置１０３ａ−３がスタンバイ状態、出力装置１０３ｂ−３が、マスタ状態となる。マスタ／スタンバイの切替は、インターロック装置２０５の動作により、図６に示す通り、同時に行われる。
【００３１】
以上説明したように、本発明のプロセス制御システムは、「物理アドレス」ではなくて、「論理アドレス」を使用することで、多重化対象の入出力装置が、同一の実装ユニットの隣接する位置に設置する従来技術とは異なり、別の実装ユニットに設置できることを特徴とするものである。すなわち、従来技術のように、「物理アドレス」であると、ユニット番号とスロット番号というように２つの物理的な番号を意識しなければならない。また、ハードウェアとソフトウェア両方で物理的番号を一致させなければならないという面倒さがあった。
【００３２】
そして、Ｉ／Ｏ（入出力）モジュールの二重化（入出力装置の多重化でも同様）においては、自分のユニット番号とスロット番号だけでなく、相手側のユニット番号とスロット番号もそれぞれ意識しなければならないという複雑さもあった（二重化に際しては、自分の相手がだれであるかを知らなければ互いの制御ができないため）。これに対して、本発明では、論理アドレスは、上述したような任意に付与されたユニークな番号であるため、従来技術にみられるような物理的な番号（ユニットとスロットの番号）を意識する必要が無くなり、面倒さと複雑さが解消するものである。上述した本発明における特徴は、本実施例１に限らず、次に説明するすべての実施例においても備わっているものである。
【００３３】
「実施例２」
図７〜図９は、本発明のプロセス制御システムに係る実施例２を示す図面である。図７は本発明のプロセス制御システムに係る実施例２における全体構成を示すブロック図である。図８は本発明のプロセス制御システムに係る実施例２における二重化構成の出力装置を示すブロック図である。図９は本実施例２における多重化構成された出力装置での切替処理のフローを示す図である。
【００３４】
本発明のプロセス制御システムに係る実施例２が、実施例１と異なる点は、図２に示すインターロック信号１０６−１，１０６−２を備えていないことである。図８によると、本実施例２の出力装置は、命令判定部８０１ａ，８０１ｂにおいて、直接、出力スイッチ部２０４ａ，２０４ｂに出力設定を行うため、図２で有していたインターロック装置２０５ａ，２０５ｂを有していない。それ以外の構成は、実施例１と同じである。
【００３５】
図９に、本実施例２における出力装置１０３ａ，１０３ｂの側の切替要求処理フローを示す。ここで、処理５０１〜５０６までは、実施例１と同一である。異なるのは、要求命令３０１内の宛先論理アドレス３０２と出力装置１０３自身の持つ論理アドレスとを比較した結果、論理アドレスが同一であった場合は、処理９０１にあるように出力スイッチ部２０４を直接、出力ＯＮ設定とする。逆に、論理アドレスが異なった場合は、処理９０２にあるように出力スイッチ部２０４を直接、ＯＦＦ設定とする。この処理を出力装置１０３ａ，１０３ｂにて、それぞれ行うことで出力ＯＮ／ＯＦＦ設定を行う。なお、プロセス制御装置１０１側の切替処理は、実施例１の制御装置の切替処理フロー（図４）と同一である。
【００３６】
ここで、本実施例２の切替処理を詳細に説明する。図７に示す実施例２のシステム構成図のように、システム出力装置１０３ａ−３と１０３ｂ−３が二重化構成となっており、出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」、出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」であるとする。また、出力装置１０３ａ−３はマスタ状態、出力装置１０３ｂ−３はスタンバイ状態であるとする。
【００３７】
いま、出力装置１０３ａ−３において、何らかの故障が発生したとする。このとき、プロセス制御装置１０１は、実施例１と同様にマスタにする出力装置の論理アドレス宛てに切替命令を発行する。要求命令３０１の宛先論理アドレス３０２は、出力装置１０３ｂ−３に割り当てられている論理アドレス７、要求命令データは出力ＯＮとして要求命令３０１を発行する。発行された要求命令３０１に対して、出力装置１０３ａ−３と１０３ｂ−３は、図９に示す出力装置の切替処理フローの通り、切替処理を実行する。
【００３８】
出力装置の切替処理を出力装置１０３ａ−３，１０３ｂ−３の順に説明する。ここで、処理５０１〜５０６は実施例１と同一である。出力装置１０３ａ−３においては、処理５０４で要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは「７」）と論理アドレス保持部２０６ａから取り込んだ自論理アドレス（出力装置１０３ａ−３の論理アドレス１０５ａ−３は「６」）とで異なるため、処理９０２に進む。処理９０２においては、出力スイッチ部２０４ａを出力ＯＦＦに設定する。
【００３９】
次に、出力装置１０３ｂ−３においては、処理５０４で要求命令３０１の宛先論理アドレス３０２（宛先論理アドレスは、「７」）と論理アドレス保持部２０６ｂから取り込んだ自論理アドレス（出力装置１０３ｂ−３の論理アドレス１０５ｂ−３は「７」）とで同一となるため、処理９０１に進む。処理９０１においては、出力スイッチ部２０４ｂを出力ＯＮに設定する。出力装置１０３ａ−３，１０３ｂ−３の切替処理は、要求命令３０１の受信により、同時に行われるため、出力装置１０３ａ−３がスタンバイ状態、出力装置１０３ｂ−３がマスタ状態となるのも同時である。よって、マスタ／スタンバイの切替は、図６に示す通り、同時に行われる。
【００４０】
「実施例３」
図１０〜図１５は、本発明のプロセス制御システムに係る実施例３を示す図面である。図１０は本発明のプロセス制御システムに係る実施例３における全体構成を示すブロック図である。図１１は本発明のプロセス制御システムに係る実施例３における多重化構成の出力装置を示すブロック図である。図１２は本発明のプロセス制御システムに係る実施例３におけるプロセス制御装置から発行される要求命令を示す図である。図１３は本実施例３におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。図１４は本実施例３における多重化構成された出力装置での切替処理のフローを示す図である。図１５は本実施例３における多重化構成された出力装置での切替処理のタイミングを示す図である。
【００４１】
図１０に示す本発明のプロセス制御システムに係る実施例３は、入出力装置実装ユニット１００１ａ，１００１ｂ，１００１ｃに実装される出力装置１００２ａ，１００２ｂ，１００２ｃに対して、物理または論理アドレス１００３ａ，１００３ｂ，１００３ｃと、グループＩＤ１００４ａ，１００４ｂ，１００４ｃと、入出力装置実装スロット番号１００５ａ，１００５ｂ，１００５ｃと、を付与する。また、出力装置には切替要求命令を送受信する送受信経路１０４ａ，１０４ｂ，１０４ｃが接続される。送受信経路１０４ａ，１０４ｂは、実施例１，２と同一である。また、プロセス制御装置１０１、出力データ伝送路１０７も実施例１，２と同一である。ここで、出力装置に対して、グループＩＤを設ければ、物理アドレスであっても論理アドレスであっても良く、このグループＩＤと、物理又は論理アドレスと、によって出力装置を特定できる。
【００４２】
図１１に示す本実施例３の出力装置１００２ａ，１００２ｂ，１００２ｃは、実施例１，２とは異なり、グループＩＤ保持部１１０１ａ，１１０１ｂ，１１０１ｃと、物理／論理アドレス保持部１１０３ａ，１１０３ｂ，１１０３ｃと、実施例１，２とは判定処理が異なる命令判定部１１０２ａ，１１０２ｂ，１１０２ｃと、を備え、実施例１，２と同一の命令受信部２０１ａと、Ｉ／Ｏ出力部２０３ａと、出力スイッチ部２０４ａと、を備えている。また、図１２は、プロセス制御装置１０１から発行される要求命令１２０１の構成であり、この構成は、宛先グループＩＤ１２０２と宛先物理／論理アドレス１２０３と要求命令データ１２０４とからなる。
【００４３】
図１３は、プロセス制御装置１０１で、三重化構成の出力装置１００２ａ，１００２ｂ，１００２ｃにおいて、例えば、ＨＭＩ画面からの切替要求、三重化構成の出力装置１００２ａ，１００２ｂ，１００２ｃのマスタ側において故障が発生したことによる切替要求等により切替処理が発生した場合の処理フローを示す。処理４０１で出力装置１００２ａ，１００２ｂ，１００２ｃのマスタ／スタンバイ切替要因ありか否かを判定する。切替要因ありのときは、処理１３０１において、マスタにする出力装置１００２ａ，１００２ｂ，１００２ｃのグループＩＤ宛てに要求命令１２０１を発行する。
【００４４】
図１４に本実施例３の出力装置１００２ａ，１００２ｂ，１００２ｃの切替処理フローを示す。ここで、処理５０１、処理５０３、処理５０４、処理５０６、処理９０１、処理９０２は、実施例２と同一である。処理１４０１では、実施例１，２において、要求命令３０１の宛先論理アドレス３０２の最下位ビットをマスクし、同様にマスクした自論理アドレスと比較をしていたのに対して、本実施例３においては、要求命令１２０１の宛先グループＩＤ１２０２とグループＩＤ保持部１１０１ａ〜１１０１ｃから取り込んだ自グループＩＤと比較する。それ以外は、実施例２と同一である。
【００４５】
図１５は、プロセス制御装置１０１から切替要求が発行されたときの出力装置１００２ａ，１００２ｂ，１００２ｃのマスタ／スタンバイ切替を行う動作のタイミングチャートを示す。
【００４６】
ここで、本実施例３の切替処理を詳細に説明する。図１０に示す実施例３のシステム構成図のように、出力装置１００２ａ〜１００２ｃが三重化構成となっており、出力装置１００２ａ〜１００２ｃのグループＩＤ１００４ａ〜１００４ｃは「３」、物理／論理アドレス１００３ａ〜１００３ｃ（物理アドレス、論理アドレスどちらでも可能であるが、ここでは論理アドレスを使用する）は、出力装置１００２ａは「６」、出力装置１００２ｂは「７」、出力装置１００２ｃは「１６」であるとする。また、出力装置１００２ａは、マスタ状態、出力装置１００２ｂ、出力装置１００２ｃは共にスタンバイ状態であるとする。
【００４７】
いま、出力装置１００２ａにおいて、何らかの故障が発生したとする。このとき、プロセス制御装置１０１は、マスタにする出力装置のグループＩＤ宛てに切替命令を発行する。要求命令１２０１の宛先グループＩＤは、出力装置１００２ａ〜１００２ｃに割り当てられているグループＩＤである「３」、宛先論理アドレスは「７」、要求命令データは、出力ＯＮとして要求命令１２０１を発行する。発行された要求命令１２０１は、出力装置１００２ａ〜１００２ｃによって受信され、図１４に示す本実施例３の出力装置の切替処理フローの通り、切替処理を実行する。切替処理を処理フロー図１４を用い、出力装置１００２ａ，１００２ｂ，１００２ｃの順に説明する。ここで、処理５０１、処理５０３、処理５０４、処理５０６は、実施例２と同一である。
【００４８】
出力装置１００２ａは、処理１４０１で要求命令１２０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ａから取り込んだ自グループＩＤ（出力装置１００２ａのグループＩＤは「３」）と比較を行う。出力装置１００２ｂは、処理１４０１で要求命令１２０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ｂから取り込んだ自グループＩＤ（出力装置１００２ｂのグループＩＤは「３」）と比較を行う。出力装置１００２ｃは、処理１４０１で要求命令１２０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ｃから取り込んだ自グループＩＤ（出力装置１００２ｃのグループＩＤは「３」）と比較を行う。比較結果、出力装置１００２ａ〜１００２ｃ共に同一であることから、処理５０３に進む。
【００４９】
その後の処理は、実施例２と同一で、最終的に処理５０４で論理アドレスが同一となった出力装置１００２ｂが出力ＯＮに設定され、出力装置１００２ａと出力装置１００２ｃは、出力ＯＦＦに設定される。出力装置１００２ａ〜１００２ｃの切替処理は、要求命令１２０１の受信により、同時に行われるため、出力装置１００２ａ、出力装置１００２ｃがスタンバイ状態、出力装置１００２ｂがマスタ状態となるのも同時である。よって、マスタ／スタンバイの切替は、図１５に示す通り、同時に行われる。
【００５０】
「実施例４」
図１６〜図２０は、本発明のプロセス制御システムに係る実施例４を示す図面である。図１６は本発明のプロセス制御システムに係る実施例４における全体構成を示すブロック図である。
【００５１】
本実施例４では、入出力装置実装ユニット１６０１ａ，１６０１ｂ，１６０１ｃに実装される出力装置１６０２ａ，１６０２ｂ，１６０２ｃと、出力装置１６０２ａ，１６０２ｂ，１６０２ｃより出力された出力データ値を比較して多数決理論で出力を選択（例えば、２つ以上同一の値があった場合に適宜にいずれかの値を選択）して出力する出力選択装置１６０３と、出力データ伝送路１６０４ａ〜１６０４ｃと、出力選択装置１６０３により選択された出力データが出力される最終出力先１６０５と、グループＩＤ１４０１ａ，１４０１ｂ，１４０１ｃと、入出力装置実装スロット番号１００５ａ，１００５ｂ，１００５ｃと、切替要求命令を送受信する送受信経路１０４ａ，１０４ｂ，１０４ｃと、を備えている。
【００５２】
ここで、グループＩＤ１４０１ａ，１４０１ｂ，１４０１ｃと、入出力装置実装スロット番号１００５ａ，１００５ｂ，１００５ｃと、送受信経路１０４ａ，１０４ｂ，１０４ｃとは、実施例３と同一である。また、プロセス制御装置１０１も実施例１〜３と同一である。
【００５３】
図１７は、本実施例４の出力装置１６０２ａ，１６０２ｂ，１６０２ｃの構成例である。本実施例４では、実施例３と同一のグループＩＤ保持部１１０１ａ，１１０１ｂ，１１０１ｃと、実施例３とは判定処理が異なる命令判定部１１０２ａ，１１０２ｂ，１１０２ｃとを備え、実施例１〜３と同一の命令受信部２０１ａ〜２０１ｃと、Ｉ／Ｏ出力部２０３ａ〜２０３ｃとを備える。図１８は、プロセス制御装置１０１から発行される出力要求１８０１の構成であり、宛先グループＩＤ１８０２と出力データ値１８０３からなる。
【００５４】
図１９に本実施例４の出力装置１６０２ａ，１６０２ｂ，１６０２ｃの切替処理フローを示す。ここで、処理１９０１は、命令受信部２０１ａ〜２０１ｃにおいて、プロセス制御装置１０１から発行される出力要求命令１８０１を受信する。処理１９０２は、処理１９０１で受信した出力要求命令１８０１の宛先グループＩＤ１８０１とグループＩＤ保持部１１０１ａ〜１１０１ｃから取り込んだ自グループＩＤと比較する。グループＩＤが同一であるときは、処理１９０３に進む。異なったときは、何もせずに終了する。処理１９０３においては、Ｉ／Ｏ出力部２０３ａ，２０３ｂ，２０３ｃに出力データ値１８０３の出力要求を発行する。
【００５５】
図２０は、プロセス制御装置１０１から出力要求が発行されたときの出力装置１６０２ａ，１６０２ｂ，１６０２ｃの出力要求を行う動作のタイミングチャートを示す。
【００５６】
ここで、本実施例４の切替処理を詳細に説明する。図１６に示す実施例４のシステム構成図のように、出力装置１６０２ａ〜１６０２ｃが三重化構成となっており、出力装置１６０２ａ〜１６０２ｃのグループＩＤ１００４ａ〜１００４ｃは「３」とする。このとき、プロセス制御装置１０１は、出力する出力装置のグループＩＤ宛てに出力要求命令を発行する。出力要求命令１８０１の宛先グループＩＤ１８０２は、出力装置１００２ａ〜１００２ｃに割り当てられているグループＩＤである「３」として、出力データ値１８０３は、出力データ値を示す「５」として出力要求命令１８０１を発行する。
【００５７】
発行された出力要求命令１８０１は、出力装置１６０２ａ〜１６０２ｃによって受信され、図１９に示す実施例４の出力装置の出力処理フローの通り、出力処理を実行する。出力処理について、図１９の処理フローを用い、出力装置１６０２ａを例に説明する。出力装置１６０２ａは、処理１９０１で出力要求命令１８０１の宛先グループＩＤ（宛先グループＩＤは「３」）とグループＩＤ保持部１１０１ａから取り込んだ自グループＩＤ（出力装置１６０２ａのグループＩＤは「３」）と比較を行う。比較結果が出力装置１６０２ａで同一であることから、処理１９０３に進む。
【００５８】
処理１９０３では、出力装置１６０２ａは、Ｉ／Ｏ出力部２０３ａにて、出力要求命令１８０１の出力データ値（出力データ値は「５」）を出力要求する。出力装置１６０２ｂ，１６０２ｃも出力装置１６０２ａと同様に動作する。出力装置１６０２ａ〜１６０２ｃの出力データ値は、出力選択装置１６０３にて比較される。ここで、何らかの原因により、出力装置１６０２ｃの出力データ値が図２０に示す通り、要求した出力データ値「５」ではなく、「３」であったとする（図２０の出力装置１６０２ｃの縦軸値を参照）。この場合、出力選択装置１６０３は、出力装置１６０２ａの出力データ値「５」と出力装置１６０２ｂの出力データ値「５」を多数決理論で選択し出力する。このように、本実施例では、三重化された出力装置１６０２ａ〜１６０２ｃに対しても一回の出力要求で同時に出力データ値を変更することができ、また、多数決理論により信頼度を上げることができる。
【００５９】
以上説明したように、従来技術では二重化された入力装置又は出力装置は、ユニット毎の隣接したスロットに実装されていて、ユニット番号及びスロット番号を付与された物理アドレスによってアクセス制御されていたのに対して（インターロック信号の伝送の制約もあって同一ユニットの隣接スロットに実装された入・出力装置同士で二重化していた。ユニット単位で故障が発生すると二重化した入出力装置が同時に稼働しなくなる）、本発明では、この物理アドレスの代わりに、入力装置・出力装置に付与された任意の固有の番号又は符号である論理アドレスを用いて、多重化の実装構成を実現することで、ユニットとスロットという物理的制約をなくし、多重化構成における自由度を高め、かつ入出力実装ユニット単位の耐故障性を向上させることを主たる特徴とするものである。
【図面の簡単な説明】
【００６０】
【図１】本発明のプロセス制御システムに係る実施例１における全体構成を示すブロック図である。
【図２】本発明のプロセス制御システムに係る実施例１における二重化構成の出力装置を示すブロック図である。
【図３】本発明のプロセス制御システムに係る実施例１（実施例２も同様）におけるプロセス制御装置から発行される要求命令を示す図である。
【図４】本実施例１におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。
【図５】本実施例１における多重化構成された出力装置での切替処理のフローを示す図である。
【図６】本実施例１（実施例２も同様）における多重化構成された出力装置での切替処理のタイミングを示す図である。
【図７】本発明のプロセス制御システムに係る実施例２における全体構成を示すブロック図である。
【図８】本発明のプロセス制御システムに係る実施例２における二重化構成の出力装置を示すブロック図である。
【図９】本実施例２における多重化構成された出力装置での切替処理のフローを示す図である。
【図１０】本発明のプロセス制御システムに係る実施例３における全体構成を示すブロック図である。
【図１１】本発明のプロセス制御システムに係る実施例３における多重化構成の出力装置を示すブロック図である。
【図１２】本発明のプロセス制御システムに係る実施例３におけるプロセス制御装置から発行される要求命令を示す図である。
【図１３】本実施例３におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。
【図１４】本実施例３における多重化構成された出力装置での切替処理のフローを示す図である。
【図１５】本実施例３における多重化構成された出力装置での切替処理のタイミングを示す図である。
【図１６】本発明のプロセス制御システムに係る実施例４における全体構成を示すブロック図である。
【図１７】本発明のプロセス制御システムに係る実施例４における多重化構成の出力装置を示すブロック図である。
【図１８】本発明のプロセス制御システムに係る実施例４におけるプロセス制御装置から発行される要求命令を示す図である。
【図１９】本実施例４における多重化構成された出力装置での切替処理のフローを示す図である。
【図２０】本実施例４における多重化構成された出力装置での切替処理のタイミングを示す図である。
【符号の説明】
【００６１】
１０１ プロセス制御装置
１０２ａ，１０２ｂ 入出力装置実装ユニット
１０３ａ−１，１０３ａ−２，１０３ａ−３，１０３ｂ−１，１０３ｂ−２，１０３ｂ−３ 入出力装置
１０４ａ，１０４ｂ，１０４ｃ 送受信経路
１０５ａ−１，１０５ａ−２，１０５ａ−３，１０５ｂ−１，１０５ｂ−２，１０５ｂ−３ 自論理アドレス
１０６−１，１０６−２ インターロック信号回線
１０７ 出力データ伝送路
１０８ａ−１，１０８ａ−２，１０８ａ−３，１０８ｂ−１，１０８ｂ−２，１０８ｂ−３ 入出力装置実装スロット番号
１０９ａ，１０９ｂ ユニット番号
２０１ａ，２０１ｂ 命令受信部
２０２ａ，２０２ｂ 命令判定部
２０３ａ，２０３ｂ Ｉ／Ｏ出力部
２０４ａ，２０４ｂ 出力スイッチ部
２０５ａ，２０５ｂ インターロック装置
２０６ａ，２０６ｂ 論理アドレス保持部
３０１ 要求命令
３０２ 宛先論理アドレス
３０３ 要求命令データ
８０１ａ，８０１ｂ 命令判定部
１００１ａ，１００１ｂ，１００１ｃ 入出力装置実装ユニット
１００２ａ，１００２ｂ，１００２ｃ 出力装置
１００３ａ，１００３ｂ，１００３ｃ 物理／論理アドレス
１００４ａ，１００４ｂ，１００４ｃ グループＩＤ
１００５ａ，１００５ｂ，１００５ｃ 入出力装置実装スロット番号
１１０１ａ，１１０１ｂ，１１０１ｃ グループＩＤ保持部
１１０２ａ，１１０２ｂ，１１０２ｃ 命令判定部
１１０３ａ，１１０３ｂ，１１０３ｃ 物理／論理アドレス保持部
１２０１ 要求命令
１２０２ 宛先グループＩＤ
１２０３ 宛先物理／論理アドレス
１２０４ 要求命令データ
１６０１ａ，１６０１ｂ，１６０１ｃ 入出力装置実装ユニット
１６０２ａ，１６０２ｂ，１６０２ｃ 出力装置
１６０３ 出力選択装置
１６０４ａ，１６０４ｂ．１６０４ｃ 出力データ伝送路
１６０５ 最終出力先
１８０１ 出力要求命令
１８０２ 宛先グループＩＤ
１８０３ 出力データ値
【特許請求の範囲】
【請求項１】
要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、固有の番号又は符号である論理アドレスを任意に付与し、
前記付与された論理アドレスを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を別のユニットのスロットに実装し得る
ことを特徴とするプロセス制御システム。
【請求項２】
請求項１において、
前記多重化された入出力装置に連続する論理アドレスを付与することを特徴とするプロセス制御システム。
【請求項３】
請求項１において、
前記切替機能は、前記多重化された入出力装置の出力オン又はオフをインターロック信号で行うインターロック装置であることを特徴とするプロセス制御システム。
【請求項４】
請求項１において、
前記切替機能は、前記多重化された入出力装置のマスタ又はスタンバイを前記論理アドレスに基づいて制御するソフトウェアであることを特徴とするプロセス制御システム。
【請求項５】
要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、前記多重化された入出力装置同士を規定するグループＩＤを付与するとともに、固有の番号又は符号である論理アドレスを付与し又は前記ユニット及び前記スロットの組み合わせからなる物理アドレスを付与し、
前記付与された前記グループＩＤを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を特定し、
前記論理アドレス又は前記物理アドレスに基づいてマスタ又はスタンバイの切替機能を行う
ことを特徴とするプロセス制御システム。
【請求項１】
要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、固有の番号又は符号である論理アドレスを任意に付与し、
前記付与された論理アドレスを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を別のユニットのスロットに実装し得る
ことを特徴とするプロセス制御システム。
【請求項２】
請求項１において、
前記多重化された入出力装置に連続する論理アドレスを付与することを特徴とするプロセス制御システム。
【請求項３】
請求項１において、
前記切替機能は、前記多重化された入出力装置の出力オン又はオフをインターロック信号で行うインターロック装置であることを特徴とするプロセス制御システム。
【請求項４】
請求項１において、
前記切替機能は、前記多重化された入出力装置のマスタ又はスタンバイを前記論理アドレスに基づいて制御するソフトウェアであることを特徴とするプロセス制御システム。
【請求項５】
要求命令を発行するプロセス制御装置と、前記要求命令を受け取る多重化された入出力装置と、前記入出力装置におけるマスタ又はスタンバイの切替機能と、を備えたプロセス制御システムであって、
前記入出力装置は、ユニット毎に１つ以上の入力装置又は出力装置を有して各々が任意のスロットに実装され、
前記入力装置又は出力装置に対して、前記多重化された入出力装置同士を規定するグループＩＤを付与するとともに、固有の番号又は符号である論理アドレスを付与し又は前記ユニット及び前記スロットの組み合わせからなる物理アドレスを付与し、
前記付与された前記グループＩＤを用いて前記プロセス制御装置が前記入出力装置にアドレス制御することで、多重化構成の入力装置又は出力装置を特定し、
前記論理アドレス又は前記物理アドレスに基づいてマスタ又はスタンバイの切替機能を行う
ことを特徴とするプロセス制御システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００８−２６９４６８（Ｐ２００８−２６９４６８Ａ）
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願番号】特願２００７−１１４２７１（Ｐ２００７−１１４２７１）
【出願日】平成１９年４月２４日（２００７．４．２４）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（０００１５３４４３）株式会社日立情報制御ソリューションズ (359)
【Ｆターム（参考）】
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願日】平成１９年４月２４日（２００７．４．２４）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（０００１５３４４３）株式会社日立情報制御ソリューションズ (359)
【Ｆターム（参考）】
[ Back to top ]