実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器
【課題】実装構造体における電気的な接続状態をより簡単かつ確実に検査できるようにした実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器を提供する。
【解決手段】基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第2の突部と、前記第2の突部上に形成されると共に、前記第2の突部上で分断した状態で形成された第2の導電膜とを有する検査端子6cと、前記基板、又は前記電子部品の他方に形成され、前記接続端子と接触する領域に形成された電極と、前記基板、又は前記電子部品の他方に形成され、検査端子6cと接触する領域に形成された絶縁部と、を備える。
【解決手段】基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第2の突部と、前記第2の突部上に形成されると共に、前記第2の突部上で分断した状態で形成された第2の導電膜とを有する検査端子6cと、前記基板、又は前記電子部品の他方に形成され、前記接続端子と接触する領域に形成された電極と、前記基板、又は前記電子部品の他方に形成され、検査端子6cと接触する領域に形成された絶縁部と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器に関する。
【背景技術】
【0002】
従来、ICチップ等の半導体装置をFPC(Flexible Print Circuit)基板等の実装用基板に実装する場合に、バンプ(突起電極)によって接続する実装方法が知られている。
このような実装方法においては、半導体装置と実装用基板との接触状態が適切なものでなければ、半導体装置と実装用基板との電気的な接続が確保されず、製品に不良が発生することとなる。
そのため、従来、半導体装置と実装用基板とをバンプによって接続する場合に、半導体装置と実装用基板との接触状態を検査する方法が種々提案されている。
例えば、特許文献1には、実装用の透明基板にダミーバンプの接触面積を判定するためのパターンを形成しておき、ダミーバンプが接触した後に、目視によりパターンと比較して、ダミーバンプの接触面積を基に各バンプと実装用基板とが適切に接触しているか否かを検査する方法が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−182088号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1記載の技術においては、目視によって半導体装置と実装用基板との接触状態を検査することから、検査対象となるダミーバンプの数が多数となる場合には、検査に多大な労力を要する可能性がある。
なお、半導体装置と実装用基板との接触状態を外観から自動的に検査する装置を用いることも可能であるが、この場合、検査に多大なコストを要する可能性がある。
【0005】
また、特許文献1記載の技術においては、透明基板にパターンを形成し、透明基板の裏面からパターンを参照してダミーバンプの接触面積を確認するため、透明基板以外の基板に適用することが困難である。
このように、特許文献1に記載された技術を含め、従来の技術においては、実装構造体における電気的な接続状態を簡単かつ確実に検査することが困難であった。
本発明の課題は、実装構造体における電気的な接続状態をより簡単かつ確実に検査することである。
【課題を解決するための手段】
【0006】
以上の課題を解決するため、本発明の一態様に係る実装構造体は、
基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第2の突部と、前記第2の突部上に形成されると共に、前記第2の突部上で分断した状態で形成された第2の導電膜とを有する検査端子と、前記基板、又は前記電子部品の他方に形成され、前記接続端子と接触する領域に形成された電極と、前記基板、又は前記電子部品の他方に形成され、前記検査端子と接触する領域に形成された絶縁部と、を備えることを特徴とする。
【0007】
このような構成により、検査端子は、電子部品に実装された状態において、第2の突部上で導電膜が分断している。
これにより、検査端子において、第2の導電膜が第2の突部上で導通しない状態となるため、第2の突部を挟んだ両側の第2の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0008】
また、本発明の一態様に係る実装構造体は、
前記絶縁部は、前記接続端子と前記検査端子とが形成された前記面と対向する前記基板、又は前記電子部品の他方の面において、他の領域と高さの異なる段差部を有していることを特徴とする。
このような構成により、電子部品と基板とを接触させた場合に、段差部によって検査端子の第2の導電膜をより確実に分断させることができる。
また、本発明の一態様に係る実装構造体は、
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が、前記検査端子が形成された前記基板、又は前記電子部品に形成されていることを特徴とする。
このような構成により、実装面のより広い範囲において、接続端子の接触状態を検査することができる。
【0009】
また、検査用配線を他の配線と交差させることなく形成したり、電子部品の内部回路を形成する工程において、検査用配線を形成したりすることができるため、検査用配線を適切な形態で形成することができる。
また、本発明の一態様に係る回路基板は、
実装面と、前記実装面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する第1端子と、前記実装面に形成された第2の突部と、前記第2の突部上に形成されると共に、押圧された場合に前記第1端子の前記第1の導電膜よりも分断され易い断線予定部を備えて形成された第2の導電膜とを有する第2端子と、を有することを特徴とする。
このような構成により、第2端子は、実装されていない場合、断線予定部を挟んだ両側の第2の導電膜が導通した状態となる。
【0010】
そして、実装対象が基板に押圧して実装されると、断線予定部において第2の導電膜が分断される。
これにより、第2端子において、断線予定部を挟んだ両側の第2の導電膜が互いに導通しない状態となるため、断線予定部を挟んだ両側の導電膜間の抵抗値を測定することにより、第2端子が適切に基板に接触しているか否かを判定することができる。
したがって、第2端子の接触状態を基に、第1端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0011】
また、本発明の一態様に係る実装構造体の製造方法は、
電子部品を基板に実装して構成される実装構造体の製造方法であって、前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第1の突部を形成する工程と、前記第1の突部上に第1の導電膜を形成する工程と、を有する接続端子形成工程と、前記接続端子を形成する前記基板、又は前記電子部品の前記面に第2の突部を形成する工程と、前記第2の突部上に、押圧された場合に前記接続端子よりも分断され易い断線予定部を備えた第2の導電膜を形成する工程と、を有する検査端子形成工程と、前記基板、又は前記電子部品の他方において、前記検査端子と接触する領域に絶縁部を形成する工程と、前記電子部品と前記基板とを接着部材を介して押圧して実装し、前記検査端子の前記第2の導電膜と前記絶縁部とを接触させて、前記第2の導電膜を分断させる工程と、を有することを特徴とする。
このような方法により、検査端子は、実装されていない場合には、断線予定部を挟んだ両側の第2の導電膜が導通した状態とされる。
【0012】
そして、電子部品が基板に押圧して実装されると、断線予定部において第2の導電膜が分断される。
これにより、検査端子において、断線予定部を挟んだ両側の第2の導電膜が互いに導通しない状態となるため、断線予定部を挟んだ両側の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0013】
また、本発明の一態様に係る実装構造体の製造方法は、
前記検査端子の前記分断した第2の導電膜の導通の有無を検査する工程をさらに有することを特徴とする。
これにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
また、本発明の一態様に係る電気光学装置は、
請求項1乃至請求項3のいずれか1項に記載の実装構造体を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第2の突部上で導電膜が分断している。
【0014】
これにより、検査端子において、第2の導電膜が第2の突部上で導通しない状態となるため、第2の突部を挟んだ両側の第2の導電膜間の抵抗値を測定することにより、複数の検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0015】
また、本発明の一態様に係る電子機器は、
請求項7に記載の電気光学装置を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第2の突部上で導電膜が分断している。
これにより、検査端子において、第2の導電膜が第2の突部上で導通しない状態となるため、第2の突部を挟んだ両側の第2の導電膜間の抵抗値を測定することにより、複数の検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【図面の簡単な説明】
【0016】
【図1】第1実施形態の実装構造体1Aを示す概略構成図である。
【図2】第1実施形態の実装構造体を構成する半導体装置を示す概略斜視図である。
【図3】ICチップの能動面の構成を示す概略平面図である。
【図4】ダミー端子6cの構成を示す模式図である。
【図5】ダミー端子6c間の配線を示す模式図である。
【図6】端子の形成方法を示す概略図である。
【図7】端子の形成方法を示す概略図である。
【図8】端子の形成方法を示す概略図である。
【図9】再配線11の形成方法を示す概略図である。
【図10】ICチップ1の端子(樹脂コアバンプ)と基板18の端子との導電接続状態を示す図である。
【図11】断線予定部83cの他の形状の例を示す図である。
【図12】ダミー端子6cおよび台座部121の構成を示す図である。
【図13】ダミー端子6cの配置例を示す図である。
【図14】実装構造体1A,1Bを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
【発明を実施するための形態】
【0017】
以下、本発明を適用した実装構造体、回路基板、実装構造体の検査方法、電気光学装置および電子機器の実施の形態を図面を参照して説明する。
(第1実施形態)
(構成)
(実装構造体の構成)
以下、本発明に係る実装構造体について説明する。なお、本発明が本実施形態に限定されないことはもちろんである。
また、以降の説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素を分かり易く示すため、各要素を実際とは異なった寸法で示す場合がある。
【0018】
図1は、本実施形態の実装構造体1Aを示す概略構成図であり、図1(a)は平面図、図1(b)は図1(a)のX−X線に沿った断面図である。図2は、本実施形態の実装構造体を構成する半導体装置(電子部品としてのICチップ)を示す概略斜視図である。図3はICチップの能動面の構成を示す概略平面図である。実装用の基板18上にICチップを実装する際には、この能動面側が実装面、すなわち実装される面となる。なお、図2は実際のICチップの外観形状に近い状態を示している。図3は端子の構成を分かり易く示すために端子を模式化して大きく示している。そのため、図2における端子の数と図3における端子の数は異なっている。
【0019】
図1から図3に示すように、半導体装置としてのICチップ1は、半導体素子を含んで構成された内部回路を内蔵した基材2を有している。この基材2は、例えば単結晶シリコンなどからなる半導体ウエハに内部回路を作り込み、その内部回路の表面を保護膜で被覆し、そして半導体ウエハをダイシングによって切断した後に出来上がった複数のチップのうちの1つである。内部回路は周知の半導体製造プロセスによって形成されている。内部回路は、例えば、MOSトランジスタを含んで構成されている。基材2の6つの外周面のうち内部回路が形成された面が、いわゆる能動面であり、図1から図3では符号3によって能動面が示されている。能動面3の全面は保護膜、いわゆるパッシベーション膜4によって被覆されている。
【0020】
パッシベーション膜4の上にドット状、すなわち島状の複数の端子6a,6b及び6cが設けられている。端子6aはICチップ1にとっての入力側端子であり、端子6bは出力側端子であり、端子6cはICチップ1の実装時に基板との接触状態を検査するためのダミー端子である。内部回路への入力信号は入力側端子6aから取り込まれる。内部回路からの出力信号は出力側端子6bを通して外部へ伝送される。また、ICチップ1の実装時における接触状態は、後述する検査方法により、複数のダミー端子6c間の導通状態を基に判定できる。
【0021】
複数の入力側端子6aは、ICチップ1の互いに対向する一対の長辺1a,1bのうち一方の長辺1aに沿って直線状に並べて設けられている。
出力側端子6bは、ICチップ1の互いに対向する一対の長辺1a,1bのうち他方の長辺1bに沿って直線状に並べて設けられている。図3では、端子6a及び端子6bの構成を分かり易くするために、端子6a,6bの数を実際よりも少なくして端子間の間隔を広く示している。
【0022】
出力側端子6bは、図2の部分拡大図(a)に示すように、基材2の能動面3側に設けられた樹脂突部7bと、この樹脂突部7b上に設けられたドット状すなわち島状の導電膜8bとを有している。樹脂突部7b自体は他方の長辺1bに沿った細長い形状の突部であるが、出力側端子6bを構成する樹脂突部7bはその細長い樹脂突部の端子に相当する個々の部分である。樹脂突部7bは、例えばアクリル樹脂やエポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂等を材料として用いパッシベーション膜4上に形成されている。樹脂突部7bは、断面が半円形状又は部分円形状でICチップ1の長辺1bと平行に延びる細長い形状や、断面が半楕円形状又は部分楕円形状でICチップ1の長辺1bと平行に延びる細長い形状等に形成されている。つまり、樹脂突部7は長いかまぼこ形状、すなわち長いドーム形状に形成された樹脂コアである。なお、ここでは、樹脂突部7bとして、上記樹脂コアを例に挙げて説明するが、絶縁性を有し、変形する材料であれば、他の材料を用いることもできる。
【0023】
導電膜8bは、例えば、TiW(チタン・タングステン)、Au(金)、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。導電膜8bは、立体的に見ると図2(a)に示すように樹脂突部7bの外形形状に沿った立体形状であり、平面的に見ると図3に示すように長方形状である。
【0024】
図2(a)において導電膜8bの端部の一部分が窪んでいる。これは、パッシベーション膜4の該当する部分に開口9が設けられていて、導電膜8bの材料をパッシベーション膜4上に例えばスパッタ法等によって成膜したときに、開口9に対応する部分の導電膜8bの材料が開口9に付き回っている状態を示している。パッシベーション膜4の開口9の所には基材2の中の内部回路の端子すなわちパッド(例えばアルミニウムなどからなるパッド)が置かれている。このパッドは、例えば、MOSトランジスタのゲート、ソース、ドレインの各外部接続端子に繋がっている。従って、各導電膜8bは開口9を介して内部回路と導通している。すなわち、導電膜8bが設けられた部分が樹脂コアバンプとして機能する。
【0025】
アルミニウムのパッドを用いる場合には、下地層(シード層)としてTiWの薄膜を設けることが好ましい。これにより、アルミニウムのパッドと、パッドに積層される導電膜、例えばAu(金)とが互いに拡散して発生するポイドを抑制することができる。すなわち、TiWの薄膜は、アルミニウムとAu(金)との間の密着性とバリア性とを兼ね備えている。
入力側端子6aは、構成要素の部品の種類を考えれば、出力側端子6bと全く同じ構成要素から成っている。つまり、入力側端子6aは、図3に示すように、樹脂突部7a及び導電膜8aを有している。樹脂突部7aは出力側端子6b内の樹脂突部7bと同じ材料でほぼ同じ形状に形成されている。但し、必要な端子数が異なる関係上、ICチップ1の一方の長辺1aに沿って設けられた樹脂突部7aの長さは出力側の樹脂突部7bと異なっている。また、導電膜8aは、出力側の導電膜8bよりも広い幅となっており、ICチップ1の一方の長辺1aに沿った数は出力側の導電膜8bよりも少なくなっている。
【0026】
ダミー端子6cは、構成要素の部品の種類を考えれば、入力側端子6a及び出力側端子6bと全く同じ構成要素から成っている。つまり、ダミー端子6cは、図3に示すように、樹脂突部7c及び導電膜8cを有している。樹脂突部7cは出力側端子6b内の樹脂突部7bと同じ材料で形成されている。一方、導電膜8cは、樹脂突部7cの頂点付近に、配線の幅が狭くなっている断線予定部83cを有している。そして、ICチップ1の実装時にダミー端子6cが対向する基板と接触すると、樹脂突部7cが弾性変形し、その際、導電膜8cの断線予定部83cは分断される。即ち、樹脂突部7cが基板に接触して押圧され、樹脂突部7cが変形する応力によって導電膜8cの断線予定部83cが断線する。これにより、導電膜8cは、樹脂突部7cの頂点を挟んだ両側の導電膜81cと導電膜82cとに分離し、導電膜81cと導電膜82cとは互いに非導通状態となる。
【0027】
図4は、ダミー端子6cの構成を示す模式図であり、図4(a)は平面図、図4(b)は図4(a)におけるY−Y線に沿った断面図である。なお、図4(b)においては、比較のため、通常の端子(入力側端子6aあるいは出力側端子6b)を併せて示している。
図4(a)に示すように、ダミー端子6cの導電膜8cは、樹脂突部7cの頂点部分に導電膜8cの幅が狭くなっている断線予定部83cを有しており、ICチップ1にダミー端子6cが形成された時点では、導電膜81c,82cは互いに導通している状態である。
これら複数のダミー端子6cは、ICチップ1が基板に実装される際に、押圧されることによって、基板側の対向する位置に形成された台座部に接触する。この台座部は、絶縁性を有する樹脂等によって構成され、電極20と同じ高さ及び形状を有するものとされている。
【0028】
ICチップ1が基板に適切な押圧力で接触した場合、入力側端子6aおよび出力側端子6bが基板の電極に接触して導通し、同様の状態で、ダミー端子6cも基板側の台座部21に接触することとなる。
ダミー端子6cが基板側の台座部21に接触すると、導電膜8cの断線予定部83cが分断され、導電膜81c,82cが互いに導通していない状態となる。
また、複数のダミー端子6cは、基材2上の能動面3側に設けられた配線としての再配線11によって接続されている。
図5は、ダミー端子6c間の配線を示す模式図である。
【0029】
図5に示す模式図では、3つのダミー端子6c(配列順に第1ダミー端子D1,第2ダミー端子D2,第3ダミー端子D3とする)が、樹脂突部7cを挟む導電膜81cおよび導電膜82cの向きを一致させた状態で配列されており、これら第1〜第3ダミー端子D1〜D3における導電膜82c同士が再配線11によって接続されている。また、第1ダミー端子D1、第2ダミー端子D2および第3ダミー端子D3における導電膜81c同士が再配線11によって接続されている。
即ち、各ダミー端子6cの導電膜81cと導電膜82cとが並列接続されている。
【0030】
そして、図5に示すように、実装時にICチップ1が基板に押圧され、第1から第3のダミー端子D1〜D3が、基板側の台座部21と接触すると、各ダミー端子6cの導電膜8cは、断線予定部83cにおいて分断され、導電膜81c,82cが非導通状態となる。
すると、第1から第3のダミー端子D1〜D3は、導電膜81c側の部分と導電膜82c側の部分に分断される。
そのため、第1のダミー端子D1における導電膜81cと、第3のダミー端子D3における導電膜82cとの間で抵抗値を測定すると、各ダミー端子6cの接触状態が判定できる。そして、ダミー端子6cの接触状態は、ICチップ1における入力側端子6aおよび出力側端子6bの接触状態を表しているとみなすことができる。
【0031】
即ち、ダミー端子6c間を接続する再配線11と各ダミー端子6cとによって、ICチップ1の実装状態を検査する検査回路が構成されている。
なお、図5においては、ダミー端子6cの3つを並列に接続した状態を例として示したが、ダミー端子6cをより多く並列に接続することとしても良い。
図1から図3の説明に戻り、再配線11は、導電膜8a,8bおよび8cを形成するときに、同じ工程で同時に形成されたものである。従って、再配線11は導電膜8a,8bと同じ材料で構成され、前述したように、TiW(チタン・タングステン)、Au(金)、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。
【0032】
ここで、再配線とは、基材2の内部に内部回路を周知の半導体製造方法によって形成し、さらにパッシベーション膜4を形成してベアチップを作製するまでの処理を前処理と呼ぶときに、その前処理完了後に再度、形成された配線のことである。
本実施形態においては、再配線11をパッシベーション膜4上の形成しているため、能動面3における他の配線を横切ることなく再配線11を形成できる。
なお、本実施形態では、細長い樹脂突部7a,7bを複数の導電膜8a,8bにわたって連続して設けた。これに対し、端子1個分の長さの島状の樹脂突部7a,7bをそれぞれ直線上に配列するように基材2の能動面3側に形成し、それらの樹脂突部7a,7bの個々に導電膜8a,8bを個別に形成しても良い。
【0033】
(端子および再配線の形成方法)
次に、上記の端子6a,6b,6cおよび再配線11の形成方法について図6から図9を用いて説明する。以下で説明する端子および再配線の形成方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。なお、これらの図において、右側の図は平面図であり、左側の図はその平面図におけるA−A線に沿った断面図である。また、以下の図では、入力側端子6a、出力側端子6bおよびダミー端子6cの位置および形状を模式的に示しつつ、これらの形成方法をまとめて説明する。
【0034】
まず、図6(a)に示すように、半導体ウエハ12を入手する。半導体ウエハ12は、周知の通り、所定の直径の円板形状であり、その中にICチップ複数個分の内部回路が形成されている。符号2aは、後に図2の基材2になるウエハ本体である。ウエハ本体2aの能動面3上には端子であるパッド13が形成され、さらにパッシベーション膜4が形成されている。パッシベーション膜4のパッド13に対応する領域には開口9が形成されており、この開口9を通してパッド13が外部へ臨んでいる。
パッド13の形成方法としては、例えばスパッタ法で能動面3に成膜されたアルミニウムの薄膜をフォトエッチング法でパターニングする方法が挙げられる。
バッシベーション膜4の形成方法としては、開口9に対応したパッド13の領域をレジスト膜で覆った後に、能動面3をSiO2(酸化珪素)、SiN(窒化珪素)、ポリイミド樹脂等の薄膜で覆う。そして上記レジスト膜を剥離する方法が挙げられる。
【0035】
次に、図6(b)に示すように、樹脂突部7a,7b,7c(図3参照)の元となる感光性材料、例えばエポキシ樹脂をスピンコート法によって所定の一様な厚さで能動面3側に塗布する。続いて、塗布された感光性のエポキシ樹脂を露光・現像することによりパターニングを行って、樹脂突部7a,7b,7cの原形である断面矩形状の細長い樹脂突部7’を形成する。次に、樹脂突部7’を所定の温度で加熱して硬化させると共に角部を丸く成形して、図6(c)に示すように樹脂突部7a,7b,7cを形成する。
【0036】
次に、図7(d)に示すように、例えばTiWからなる下地層としての第1層14’をスパッタ法などにより所定厚さでウエハの全面(能動面3側)に形成し、さらにその上に、例えばAuからなる第2層15’をスパッタ法やメッキ法などにより所定厚さでウエハの全面に形成する。第1層14’はパッシベーション膜4の開口9の所でパッド13に面状に接触する。
次に、図7(e)に示すように、感光性レジスト材料17’をウエハ上に一様な厚さで塗布し、露光・現像することにより所定の平面形状、具体的には、導電膜8a,8b,8cと同じ平面形状のレジストパターン17を形成する。なお、導電膜8cは、樹脂突部の頂点付近に断線予定部83cに対応するレジストパターン17の形状を有するが、ここでは図示を省略している。
【0037】
次に、レジストパターン17をマスクとして第2層15’をエッチングして、図7(f)に示す所定形状の第2層15を形成する。このとき、図9(a)に示すように、ダミー端子6cを繋ぐ再配線11の第2層15を同時にパターニングする。
次に、図8(g)に示すように、レジストパターン17を適宜の剥離液によって除去する。そして、パターニングした第2層15をマスクとして所定のエッチング液によって第1層14’をエッチングして、図8(h)に示すように、第2層15と同じ平面形状の第1層14を形成する。このとき、図9(b)に示すように再配線11の第1層14を同時に形成する。以上により、図3の基材2の能動面3上に、複数の島状の導電膜8a,8b及び8cが形成されて、配列した複数の端子6a,6bが完成し、同時に、ダミー端子6cと再配線11とが一体形成される。
【0038】
樹脂コアバンプの弾性変形と接続の信頼性とを考慮すると、TiWの第1層14の膜厚は30nm〜100nm、Auの第2層15の膜厚は200nm〜2000nmが好ましい。なお、再配線11における第2層15の膜厚は、端子6aと同じでなくてもよい。電気的な接続を可能とする配線抵抗を確保すればよいので、例えば当該膜厚を薄くしてもよい。これにより、無駄なAuの使用を防ぐことができる。
このようにしてできあがったICチップ1は、能動面3上において樹脂コアバンプとして機能する複数の端子6a,6bと、複数のダミー端子6cおよびダミー端子6c間を繋ぐ再配線11とを有する。
【0039】
なお、本実施形態において、再配線11は、入力側端子6aの配列に沿って形成したダミー端子6c間を接続するものと、出力側端子6bの配列に沿って形成したダミー端子6c間を接続するものとをそれぞれ独立に形成している。但し、入力側端子6aの配列に沿って形成したダミー端子6c間を接続するものと、出力側端子6bの配列に沿って形成したダミー端子6c間を接続するものとを接続した状態で構成することとしても良い。
【0040】
(実装構造体の検査方法)
次に、本発明に係る実装構造体の検査方法について説明する。
なお、以下で説明する実装構造体の検査方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。
ICチップ1は、ガラス製の硬質基板や、プラスチック製の硬質基板や、可撓性のFPC基板等の表面(被実装面)に実装される。その際には、図10(a)に示すように、能動面3側と基板18との間に接着剤として導電粒子を含まない非導電性膜(NCF)19を挟んだ上で、ICチップ1を基板18へ押圧する。すると、図10(b)に示すように、基板18側の端子20とICチップ1側の端子6a,6bとが直接に接触すると共に、基板18側の樹脂製の台座部21とICチップ1側のダミー端子6cとが直接に接触する。さらに押圧を続けると、樹脂突部7a,7b,7cが圧力に応じて弾性的に変形し扁平状態となる。
【0041】
このとき、図10(c)に示すように、ダミー端子6cが基板18側の台座部21に接触することにより、ダミー端子6cの導電膜81cと導電膜82cとが分断される。
このように、基板18との接触が十分に確保されると推定される押圧力でICチップ1を基板18に押圧し、接着剤によって、これらを固定する。
次いで、互いに接続された複数のダミー端子6cの導電膜81cおよび導電膜82cいずれかにそれぞれプローブを接触させ、抵抗値を測定する。
互いに接続された複数のダミー端子6c全てが、基板18側の台座部21に接触して断線予定部83cで分断されていれば、並列に接続されていた各ダミー端子6cの導電膜81cと導電膜82cとが非導通状態となることから、測定される抵抗値は閾値を超える大きい値となる。
【0042】
一方、互いに接続された複数のダミー端子6cのいずれかが、断線予定部83cで分断されていない場合、並列に接続されている各ダミー端子6cの導電膜81cと導電膜82cとが導通した状態となることから、測定される抵抗値は閾値以下の小さい値となる。
即ち、ICチップ1を基板18に実装後、互いに接続された複数のダミー端子6cのうち、いずれかの導電膜81cと導電膜82cとの間で抵抗値を測定し、測定結果が閾値を超えていればダミー端子6cが基板18の台座部21に確実に接触していると判定することができる。即ち、この場合、入力側端子6aおよび出力側端子6bも、基板18の電極に確実に接触していると推定できる。
【0043】
一方、互いに接続された複数のダミー端子6cのうち、いずれかの導電膜81cと導電膜82cとの間で抵抗値を測定し、測定結果が閾値以下であればダミー端子6cが基板18の台座部21に適切に接触していないと判定することができる。即ち、この場合、入力側端子6aおよび出力側端子6bも、基板18の電極に適切に接触していないと推定できる。
以上のように、本実施形態に係る実装構造体1Aは、入力側端子6aおよび出力側端子6bに加え、ICチップ1の能動面3にダミー端子6cを備えている。このダミー端子6cは、入力側端子6aおよび出力側端子6bと比べ、樹脂突部の頂点付近において、実装時に分断される断線予定部83cが形成されている。即ち、ダミー端子6cにおける導電膜81cおよび導電膜82cは、ICチップ1の形成時に導通した状態であり、ICチップ1が適切に実装された場合には導通していない状態となるように形成されている。
【0044】
そして、ICチップ1の実装時には、実装用の基板18にICチップ1を押圧し、入力側端子6a、出力側端子6bそれぞれが基板18の対向する電極に押し当てられると共に、ダミー端子6cは基板18の台座部21に押し当てられる。
すると、入力側端子6aおよび出力側端子6bが基板18の電極と接触すると共に、ダミー端子6cが基板18の台座部21と接触する。
このとき、ダミー端子6cが基板18に適切な押圧力で押圧されていると、導電膜8cの断線予定部83cが分断され、導電膜81cと導電膜82cとが非導通状態となる。
能動面3の複数個所に設置されたダミー端子6cは、導電膜81c,82c同士を互いに接続されている。
【0045】
具体的には、複数のダミー端子6cは再配線11を介して並列接続され、断線予定部83cにおいて導電膜81c,82cが分断された場合に、各ダミー端子6cの導電膜81c側と導電膜82c側とで非導通状態となるよう接続されている。
そのため、ICチップ1を基板18に実装した後、並列接続された複数のダミー端子6aにおける導電膜81cと導電膜82cとの間において、抵抗値を測定することにより、複数のダミー端子6cが適切に基板18に接触していれば、抵抗値は高い値を示し、複数のダミー端子6cが適切に基板18に接触してない場合、抵抗値は低い値を示す。
したがって、実装構造体1Aにおいては、ICチップ1を基板18に実装した後、ダミー端子6cの導電膜81と導電膜82cとの間における抵抗値を測定することによって、入力側端子6aおよび出力側端子6bの接触状態を検査することができる。
【0046】
即ち、本発明に係る実装構造体1Aによれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
なお、上記実施形態においては、ICチップ1の能動面にダミー端子6cを形成し、実装用の基板18にICチップ1を実装する場合を例に挙げて説明したが、本発明は、各種電子部品を回路基板にフリップチップ実装する場合等、バンプを介して電気的な接続を行う種々の回路基板に適用することができる。
【0047】
(応用例1)
上記実施形態においては、ICチップ1のパッシベーション膜4上に形成した再配線11によってダミー端子6c間を接続するものとして説明したが、このような再配線11に代えて、ICチップ1の内部回路として、ダミー端子6cを接続するための内部配線を形成することとしても良い。
この場合、ICチップ1の内部回路を形成する工程において、ダミー端子6cを接続する配線を同時に形成することができる。
【0048】
(応用例2)
上記実施形態においては、断線予定部83cの形状を、図4に示すように、導電膜8cの幅が狭くなった矩形の形状である場合を例に挙げて説明したが、断線予定部83cの形状は、入力側端子6aおよび出力側端子6bよりも、押圧によって断線し易い形状であれば他の形状とすることができる。
図11は、断線予定部83cの他の形状の例を示す図である。
図11(a)に示すように、断線予定部83cは、導電膜8cの両側からくさび状にくびれた形状とすることができる。
【0049】
この場合、図7(e)に示す形成工程において、レジストパターン17を図11に示す形状に形成すれば良い。
また、図11(b)に示すように、断線予定部83cは、実装時の分断を容易にするためのミシン目(破線状の穴)とすることができる。
この場合、図7(e)に示す形成工程において、レジストパターン17にミシン目を形成すれば良い。あるいは、入力側端子6aあるいは出力側端子6bと同様に導電膜8cを形成した後、レーザーによってミシン目を形成することとしても良い。
【0050】
(第2実施形態)
次に、本発明の第2実施形態について説明する。
本実施形態に係る実装構造体1Bは、第1実施形態における実装構造体1Aに対して、基板18の台座部21を異なる構成としたものである。
したがって、ICチップ1の構成、端子および再配線の形成方法および実装構造体の検査方法については、第1実施形態における図面および説明を参照することとし、ここでは基板18の台座部121の構成を主として説明する。
【0051】
図12は、ダミー端子6cおよび台座部121の構成を示す図であり、図12(a)は平面図、図12(b)は図12(a)におけるZ−Z線に沿った断面図、図12(c)は、ダミー端子6cと台座部121とが押圧された状態を示す図である。
図12(a),(b)に示すように、基板18の台座部121は、ダミー端子6cの頂点と接触する位置付近において段差部121aを有している。
この段差部121aは、少なくとも導電膜8cの厚さ(即ち、図9等に示す第1層14と第2層の膜厚の合計である230nm〜2100nm程度)に相当する高さを有している。
複数のダミー端子6cは、ICチップ1が基板に実装される際に、押圧されることによって、基板側の対向する位置に形成された樹脂製の台座部121に接触する。
【0052】
ICチップ1が基板に適切な押圧力で接触した場合、入力側端子6aおよび出力側端子6bが基板の電極に接触して導通し、さらに、ダミー端子6cも基板側の台座部121に接触することとなる。
このとき、台座部121には段差部121aが形成されているため、断線予定部83cには段差部121aとの接触による応力が加わり、台座部121が平坦な場合に比べ、断線予定部83cがより分断し易くなっている。
ダミー端子6cが基板側の台座部121に接触すると、図12(c)に示すように、導電膜8cの断線予定部83cが分断され、導電膜81c,82cが互いに導通していない状態となる。
【0053】
以上のように、本実施形態に係る実装構造体1Bは、入力側端子6aおよび出力側端子6bに加え、ICチップ1の能動面3にダミー端子6cを備えている。このダミー端子6cは、入力側端子6aおよび出力側端子6bと比べ、樹脂突部の頂点付近において、実装時に分断される断線予定部83cが形成されている。即ち、ダミー端子6cにおける導電膜81cおよび導電膜82cは、ICチップ1の形成時に導通した状態であり、ICチップ1が適切に実装された場合には導通していない状態となるように形成されている。
また、ダミー端子6cが接触する基板18の台座部121には、ダミー端子6cの頂点部分に対応する位置に段差部121aが形成されている。
【0054】
そして、ICチップ1の実装時には、実装用の基板18にICチップ1を押圧し、入力側端子6a、出力側端子6bそれぞれが基板18の対向する電極に押し当てられると共に、ダミー端子6cは基板18の台座部121に押し当てられる。
すると、入力側端子6aおよび出力側端子6bが基板18の電極と接触すると共に、ダミー端子6cが基板18の台座部121と接触する。
このとき、ダミー端子6cが基板18に適切な押圧力で押圧されていると、導電膜8cの断線予定部83cが分断され、導電膜81cと導電膜82cとが非導通状態となる。
【0055】
また、台座部121に形成された段差部121aによって、ダミー端子6cの断線予定部83cは、適切な押圧力が加わると、より確実に分断される。
能動面3の複数個所に設置されたダミー端子6cは、導電膜81c,82c同士を互いに接続されている。
具体的には、複数のダミー端子6cは並列接続され、断線予定部83cにおいて導電膜81c,82cが分断された場合に、各ダミー端子6cの導電膜81c側と導電膜82c側とで非導通状態となるよう接続されている。
【0056】
そのため、ICチップ1を基板18に実装した後、並列接続された複数のダミー端子6aにおける導電膜81cと導電膜82cとの間において、抵抗値を測定することにより、複数のダミー端子6cが適切に基板18に接触していれば、抵抗値は高い値を示し、複数のダミー端子6cが適切に基板18に接触してない場合、抵抗値は低い値を示す。
したがって、実装構造体1Aにおいては、ICチップ1を基板18に実装した後、ダミー端子6cの導電膜81と導電膜82cとの間における抵抗値を測定することによって、入力側端子6aおよび出力側端子6bの接触状態を検査することができる。
即ち、本発明に係る実装構造体1Bによれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0057】
(応用例1)
上記第1および第2実施形態においては、図1〜3に示すように、ダミー端子6cを、入力側端子6aの列および出力側端子6bの列とは異なる位置に配置する場合を例に挙げて説明したが、ダミー端子6cを入力側端子6aの列内あるいは出力側端子6bの列内に配置することができる。
図13は、ダミー端子6cの配置例を示す図である。
図13において、ダミー端子6cは、入力側端子6aおよび出力側端子6bの端子列の中に混在して配置されている。
このとき、ダミー端子6cは、入力側端子6aおよび出力側端子6bの端子列において、可能な限り互いを離して両端と中央に配置することが望ましい。これにより、実装面におけるより広い範囲の接続状態を検査することができ、特に、実装面の端部や角部の状態が確認できるものとなる。
【0058】
なお、図13において、入力側端子6aの端子列および出力側端子6bの端子列における両端の端子は、入力側端子6aおよび出力側端子6bと同様の構成とされている。
即ち、入力側端子6aの端子列および出力側端子6bの端子列における両端の端子は、ICチップ1が基板と18に実装された場合にも導電膜が断線しない構成である。
また、両端のうちの一方がダミー端子6cの導電膜81cと再配線11によって接続され、両端のうちの他方はダミー端子6cの導電膜82cと再配線11によって接続されている。
さらに、図13における破線で示すように、入力側端子6aの端子列および出力側端子6bの端子列における両端の端子と接触する基板18側の位置に電極(検査用電極T1,T2)が形成されている。
【0059】
このような構成により、検査用電極T1,T2にプローブを接触させることで、入力側端子6aおよび出力側端子6bの端子列内に配置された全てのダミー端子6cの導通状態(入力側端子6aおよび出力側端子6bにおける接触状態)を一括して検査することができる。
ここで、図13においては、入力側端子6aおよび出力側端子6bの端子列内に配置するダミー端子6cの数をそれぞれ3つである場合を例に挙げて説明したが、入力側端子6aおよび出力側端子6bの端子列内に配置するダミー端子6cの数は、4つ以上あるいは2つ以下とすることができる。
例えば、ICチップ1の能動面にダミー端子6cを1つ形成する場合、ICチップ1と基板18との実装面において、電気的な接続状態を確認するのに有効な位置を特定し、その位置にダミー端子6cを形成することで、より少ないダミー端子6cによって、電気的な接続状態を検査することが可能となる。
【0060】
図13においては、ダミー端子6cを1つ形成する場合の配置例を併せて図示しており(図13における一点鎖線内のダミー端子P)、この場合、ダミー端子Pの導電膜81cと導電膜82cとの間における導通状態を検査することで、入力側端子6aおよび出力側端子6bにおける接触状態を検査することができる。
なお、図13に示す一点鎖線内のダミー端子Pは、説明のために示したものであり、他のダミー端子6cが設置される場合には、通常は設置されないものである。
ICチップ1の能動面にダミー端子6cを1つ形成する場合も、ダミー端子6cを入力側端子6aあるいは出力側端子6bの端子列内に配置すること、および、これらの端子列内以外の箇所に配置することのいずれも可能である。
【0061】
(応用例2)
図1〜3および図13において、入力側端子6aの端子列および出力側端子6bの端子列より実装面の外側では、再配線11をICチップ1の内部配線として形成し、入力側端子6aの端子列および出力側端子6bの端子列より実装面の内側では、再配線11をICチップ1の外表面に表れる層(導電膜8cと同一の層)に形成することができる。
これにより、ICチップ1において、内部回路が密な状態となる領域では、再配線11を外表面に形成し、内部回路が密な状態とならない領域では、再配線11を内部回路と同一のプロセスで形成することができる。
【0062】
(応用例3)
上記第1および第2実施形態に係る実装構造体1A,1Bは、液晶装置等の電気光学装置に用いられるドライバICをパネル側の基板に実装する場合や、デジタルカメラ等の撮像装置に用いられる画像処理用ICを撮像装置側の基板に実装する場合等、種々の装置に適用することができる。
また、上記各実施形態に係る実装構造体1A,1Bを備える装置は、各種電子機器に適用可能である。
【0063】
図14は、実装構造体1A,1Bを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
実装構造体1A,1Bを適用した電気光学装置を備える電子機器として、図14のような携帯電話機の他、例えば、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末などが挙げられる。
【符号の説明】
【0064】
1A,1B 実装構造体、1 ICチップ、2 基材、3 能動面(実装面)、4 パッシベーション膜、6a 入力側端子(接続端子,第1端子)、6b 出力側端子(接続端子,第1端子)、6c ダミー端子(検査端子,第2端子)、7a,7b,7c 樹脂突部、8a,8b,8c 導電膜、9 開口、11 再配線(検査用配線)、18 基板、19 非導電性膜、20 端子(電極)、21,121 台座部、121a 段差部
【技術分野】
【0001】
本発明は、実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器に関する。
【背景技術】
【0002】
従来、ICチップ等の半導体装置をFPC(Flexible Print Circuit)基板等の実装用基板に実装する場合に、バンプ(突起電極)によって接続する実装方法が知られている。
このような実装方法においては、半導体装置と実装用基板との接触状態が適切なものでなければ、半導体装置と実装用基板との電気的な接続が確保されず、製品に不良が発生することとなる。
そのため、従来、半導体装置と実装用基板とをバンプによって接続する場合に、半導体装置と実装用基板との接触状態を検査する方法が種々提案されている。
例えば、特許文献1には、実装用の透明基板にダミーバンプの接触面積を判定するためのパターンを形成しておき、ダミーバンプが接触した後に、目視によりパターンと比較して、ダミーバンプの接触面積を基に各バンプと実装用基板とが適切に接触しているか否かを検査する方法が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−182088号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1記載の技術においては、目視によって半導体装置と実装用基板との接触状態を検査することから、検査対象となるダミーバンプの数が多数となる場合には、検査に多大な労力を要する可能性がある。
なお、半導体装置と実装用基板との接触状態を外観から自動的に検査する装置を用いることも可能であるが、この場合、検査に多大なコストを要する可能性がある。
【0005】
また、特許文献1記載の技術においては、透明基板にパターンを形成し、透明基板の裏面からパターンを参照してダミーバンプの接触面積を確認するため、透明基板以外の基板に適用することが困難である。
このように、特許文献1に記載された技術を含め、従来の技術においては、実装構造体における電気的な接続状態を簡単かつ確実に検査することが困難であった。
本発明の課題は、実装構造体における電気的な接続状態をより簡単かつ確実に検査することである。
【課題を解決するための手段】
【0006】
以上の課題を解決するため、本発明の一態様に係る実装構造体は、
基板と、前記基板に実装されてなる電子部品と、前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する接続端子と、前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第2の突部と、前記第2の突部上に形成されると共に、前記第2の突部上で分断した状態で形成された第2の導電膜とを有する検査端子と、前記基板、又は前記電子部品の他方に形成され、前記接続端子と接触する領域に形成された電極と、前記基板、又は前記電子部品の他方に形成され、前記検査端子と接触する領域に形成された絶縁部と、を備えることを特徴とする。
【0007】
このような構成により、検査端子は、電子部品に実装された状態において、第2の突部上で導電膜が分断している。
これにより、検査端子において、第2の導電膜が第2の突部上で導通しない状態となるため、第2の突部を挟んだ両側の第2の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0008】
また、本発明の一態様に係る実装構造体は、
前記絶縁部は、前記接続端子と前記検査端子とが形成された前記面と対向する前記基板、又は前記電子部品の他方の面において、他の領域と高さの異なる段差部を有していることを特徴とする。
このような構成により、電子部品と基板とを接触させた場合に、段差部によって検査端子の第2の導電膜をより確実に分断させることができる。
また、本発明の一態様に係る実装構造体は、
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が、前記検査端子が形成された前記基板、又は前記電子部品に形成されていることを特徴とする。
このような構成により、実装面のより広い範囲において、接続端子の接触状態を検査することができる。
【0009】
また、検査用配線を他の配線と交差させることなく形成したり、電子部品の内部回路を形成する工程において、検査用配線を形成したりすることができるため、検査用配線を適切な形態で形成することができる。
また、本発明の一態様に係る回路基板は、
実装面と、前記実装面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する第1端子と、前記実装面に形成された第2の突部と、前記第2の突部上に形成されると共に、押圧された場合に前記第1端子の前記第1の導電膜よりも分断され易い断線予定部を備えて形成された第2の導電膜とを有する第2端子と、を有することを特徴とする。
このような構成により、第2端子は、実装されていない場合、断線予定部を挟んだ両側の第2の導電膜が導通した状態となる。
【0010】
そして、実装対象が基板に押圧して実装されると、断線予定部において第2の導電膜が分断される。
これにより、第2端子において、断線予定部を挟んだ両側の第2の導電膜が互いに導通しない状態となるため、断線予定部を挟んだ両側の導電膜間の抵抗値を測定することにより、第2端子が適切に基板に接触しているか否かを判定することができる。
したがって、第2端子の接触状態を基に、第1端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0011】
また、本発明の一態様に係る実装構造体の製造方法は、
電子部品を基板に実装して構成される実装構造体の製造方法であって、前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第1の突部を形成する工程と、前記第1の突部上に第1の導電膜を形成する工程と、を有する接続端子形成工程と、前記接続端子を形成する前記基板、又は前記電子部品の前記面に第2の突部を形成する工程と、前記第2の突部上に、押圧された場合に前記接続端子よりも分断され易い断線予定部を備えた第2の導電膜を形成する工程と、を有する検査端子形成工程と、前記基板、又は前記電子部品の他方において、前記検査端子と接触する領域に絶縁部を形成する工程と、前記電子部品と前記基板とを接着部材を介して押圧して実装し、前記検査端子の前記第2の導電膜と前記絶縁部とを接触させて、前記第2の導電膜を分断させる工程と、を有することを特徴とする。
このような方法により、検査端子は、実装されていない場合には、断線予定部を挟んだ両側の第2の導電膜が導通した状態とされる。
【0012】
そして、電子部品が基板に押圧して実装されると、断線予定部において第2の導電膜が分断される。
これにより、検査端子において、断線予定部を挟んだ両側の第2の導電膜が互いに導通しない状態となるため、断線予定部を挟んだ両側の導電膜間の抵抗値を測定することにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0013】
また、本発明の一態様に係る実装構造体の製造方法は、
前記検査端子の前記分断した第2の導電膜の導通の有無を検査する工程をさらに有することを特徴とする。
これにより、検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
また、本発明の一態様に係る電気光学装置は、
請求項1乃至請求項3のいずれか1項に記載の実装構造体を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第2の突部上で導電膜が分断している。
【0014】
これにより、検査端子において、第2の導電膜が第2の突部上で導通しない状態となるため、第2の突部を挟んだ両側の第2の導電膜間の抵抗値を測定することにより、複数の検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0015】
また、本発明の一態様に係る電子機器は、
請求項7に記載の電気光学装置を備えることを特徴とする。
このような構成により、検査端子は、電子部品に実装された状態において、第2の突部上で導電膜が分断している。
これにより、検査端子において、第2の導電膜が第2の突部上で導通しない状態となるため、第2の突部を挟んだ両側の第2の導電膜間の抵抗値を測定することにより、複数の検査端子が適切に基板に接触しているか否かを判定することができる。
したがって、検査端子の接触状態を基に、接続端子の接触状態を検査することができる。
即ち、本発明によれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【図面の簡単な説明】
【0016】
【図1】第1実施形態の実装構造体1Aを示す概略構成図である。
【図2】第1実施形態の実装構造体を構成する半導体装置を示す概略斜視図である。
【図3】ICチップの能動面の構成を示す概略平面図である。
【図4】ダミー端子6cの構成を示す模式図である。
【図5】ダミー端子6c間の配線を示す模式図である。
【図6】端子の形成方法を示す概略図である。
【図7】端子の形成方法を示す概略図である。
【図8】端子の形成方法を示す概略図である。
【図9】再配線11の形成方法を示す概略図である。
【図10】ICチップ1の端子(樹脂コアバンプ)と基板18の端子との導電接続状態を示す図である。
【図11】断線予定部83cの他の形状の例を示す図である。
【図12】ダミー端子6cおよび台座部121の構成を示す図である。
【図13】ダミー端子6cの配置例を示す図である。
【図14】実装構造体1A,1Bを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
【発明を実施するための形態】
【0017】
以下、本発明を適用した実装構造体、回路基板、実装構造体の検査方法、電気光学装置および電子機器の実施の形態を図面を参照して説明する。
(第1実施形態)
(構成)
(実装構造体の構成)
以下、本発明に係る実装構造体について説明する。なお、本発明が本実施形態に限定されないことはもちろんである。
また、以降の説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素を分かり易く示すため、各要素を実際とは異なった寸法で示す場合がある。
【0018】
図1は、本実施形態の実装構造体1Aを示す概略構成図であり、図1(a)は平面図、図1(b)は図1(a)のX−X線に沿った断面図である。図2は、本実施形態の実装構造体を構成する半導体装置(電子部品としてのICチップ)を示す概略斜視図である。図3はICチップの能動面の構成を示す概略平面図である。実装用の基板18上にICチップを実装する際には、この能動面側が実装面、すなわち実装される面となる。なお、図2は実際のICチップの外観形状に近い状態を示している。図3は端子の構成を分かり易く示すために端子を模式化して大きく示している。そのため、図2における端子の数と図3における端子の数は異なっている。
【0019】
図1から図3に示すように、半導体装置としてのICチップ1は、半導体素子を含んで構成された内部回路を内蔵した基材2を有している。この基材2は、例えば単結晶シリコンなどからなる半導体ウエハに内部回路を作り込み、その内部回路の表面を保護膜で被覆し、そして半導体ウエハをダイシングによって切断した後に出来上がった複数のチップのうちの1つである。内部回路は周知の半導体製造プロセスによって形成されている。内部回路は、例えば、MOSトランジスタを含んで構成されている。基材2の6つの外周面のうち内部回路が形成された面が、いわゆる能動面であり、図1から図3では符号3によって能動面が示されている。能動面3の全面は保護膜、いわゆるパッシベーション膜4によって被覆されている。
【0020】
パッシベーション膜4の上にドット状、すなわち島状の複数の端子6a,6b及び6cが設けられている。端子6aはICチップ1にとっての入力側端子であり、端子6bは出力側端子であり、端子6cはICチップ1の実装時に基板との接触状態を検査するためのダミー端子である。内部回路への入力信号は入力側端子6aから取り込まれる。内部回路からの出力信号は出力側端子6bを通して外部へ伝送される。また、ICチップ1の実装時における接触状態は、後述する検査方法により、複数のダミー端子6c間の導通状態を基に判定できる。
【0021】
複数の入力側端子6aは、ICチップ1の互いに対向する一対の長辺1a,1bのうち一方の長辺1aに沿って直線状に並べて設けられている。
出力側端子6bは、ICチップ1の互いに対向する一対の長辺1a,1bのうち他方の長辺1bに沿って直線状に並べて設けられている。図3では、端子6a及び端子6bの構成を分かり易くするために、端子6a,6bの数を実際よりも少なくして端子間の間隔を広く示している。
【0022】
出力側端子6bは、図2の部分拡大図(a)に示すように、基材2の能動面3側に設けられた樹脂突部7bと、この樹脂突部7b上に設けられたドット状すなわち島状の導電膜8bとを有している。樹脂突部7b自体は他方の長辺1bに沿った細長い形状の突部であるが、出力側端子6bを構成する樹脂突部7bはその細長い樹脂突部の端子に相当する個々の部分である。樹脂突部7bは、例えばアクリル樹脂やエポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂等を材料として用いパッシベーション膜4上に形成されている。樹脂突部7bは、断面が半円形状又は部分円形状でICチップ1の長辺1bと平行に延びる細長い形状や、断面が半楕円形状又は部分楕円形状でICチップ1の長辺1bと平行に延びる細長い形状等に形成されている。つまり、樹脂突部7は長いかまぼこ形状、すなわち長いドーム形状に形成された樹脂コアである。なお、ここでは、樹脂突部7bとして、上記樹脂コアを例に挙げて説明するが、絶縁性を有し、変形する材料であれば、他の材料を用いることもできる。
【0023】
導電膜8bは、例えば、TiW(チタン・タングステン)、Au(金)、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。導電膜8bは、立体的に見ると図2(a)に示すように樹脂突部7bの外形形状に沿った立体形状であり、平面的に見ると図3に示すように長方形状である。
【0024】
図2(a)において導電膜8bの端部の一部分が窪んでいる。これは、パッシベーション膜4の該当する部分に開口9が設けられていて、導電膜8bの材料をパッシベーション膜4上に例えばスパッタ法等によって成膜したときに、開口9に対応する部分の導電膜8bの材料が開口9に付き回っている状態を示している。パッシベーション膜4の開口9の所には基材2の中の内部回路の端子すなわちパッド(例えばアルミニウムなどからなるパッド)が置かれている。このパッドは、例えば、MOSトランジスタのゲート、ソース、ドレインの各外部接続端子に繋がっている。従って、各導電膜8bは開口9を介して内部回路と導通している。すなわち、導電膜8bが設けられた部分が樹脂コアバンプとして機能する。
【0025】
アルミニウムのパッドを用いる場合には、下地層(シード層)としてTiWの薄膜を設けることが好ましい。これにより、アルミニウムのパッドと、パッドに積層される導電膜、例えばAu(金)とが互いに拡散して発生するポイドを抑制することができる。すなわち、TiWの薄膜は、アルミニウムとAu(金)との間の密着性とバリア性とを兼ね備えている。
入力側端子6aは、構成要素の部品の種類を考えれば、出力側端子6bと全く同じ構成要素から成っている。つまり、入力側端子6aは、図3に示すように、樹脂突部7a及び導電膜8aを有している。樹脂突部7aは出力側端子6b内の樹脂突部7bと同じ材料でほぼ同じ形状に形成されている。但し、必要な端子数が異なる関係上、ICチップ1の一方の長辺1aに沿って設けられた樹脂突部7aの長さは出力側の樹脂突部7bと異なっている。また、導電膜8aは、出力側の導電膜8bよりも広い幅となっており、ICチップ1の一方の長辺1aに沿った数は出力側の導電膜8bよりも少なくなっている。
【0026】
ダミー端子6cは、構成要素の部品の種類を考えれば、入力側端子6a及び出力側端子6bと全く同じ構成要素から成っている。つまり、ダミー端子6cは、図3に示すように、樹脂突部7c及び導電膜8cを有している。樹脂突部7cは出力側端子6b内の樹脂突部7bと同じ材料で形成されている。一方、導電膜8cは、樹脂突部7cの頂点付近に、配線の幅が狭くなっている断線予定部83cを有している。そして、ICチップ1の実装時にダミー端子6cが対向する基板と接触すると、樹脂突部7cが弾性変形し、その際、導電膜8cの断線予定部83cは分断される。即ち、樹脂突部7cが基板に接触して押圧され、樹脂突部7cが変形する応力によって導電膜8cの断線予定部83cが断線する。これにより、導電膜8cは、樹脂突部7cの頂点を挟んだ両側の導電膜81cと導電膜82cとに分離し、導電膜81cと導電膜82cとは互いに非導通状態となる。
【0027】
図4は、ダミー端子6cの構成を示す模式図であり、図4(a)は平面図、図4(b)は図4(a)におけるY−Y線に沿った断面図である。なお、図4(b)においては、比較のため、通常の端子(入力側端子6aあるいは出力側端子6b)を併せて示している。
図4(a)に示すように、ダミー端子6cの導電膜8cは、樹脂突部7cの頂点部分に導電膜8cの幅が狭くなっている断線予定部83cを有しており、ICチップ1にダミー端子6cが形成された時点では、導電膜81c,82cは互いに導通している状態である。
これら複数のダミー端子6cは、ICチップ1が基板に実装される際に、押圧されることによって、基板側の対向する位置に形成された台座部に接触する。この台座部は、絶縁性を有する樹脂等によって構成され、電極20と同じ高さ及び形状を有するものとされている。
【0028】
ICチップ1が基板に適切な押圧力で接触した場合、入力側端子6aおよび出力側端子6bが基板の電極に接触して導通し、同様の状態で、ダミー端子6cも基板側の台座部21に接触することとなる。
ダミー端子6cが基板側の台座部21に接触すると、導電膜8cの断線予定部83cが分断され、導電膜81c,82cが互いに導通していない状態となる。
また、複数のダミー端子6cは、基材2上の能動面3側に設けられた配線としての再配線11によって接続されている。
図5は、ダミー端子6c間の配線を示す模式図である。
【0029】
図5に示す模式図では、3つのダミー端子6c(配列順に第1ダミー端子D1,第2ダミー端子D2,第3ダミー端子D3とする)が、樹脂突部7cを挟む導電膜81cおよび導電膜82cの向きを一致させた状態で配列されており、これら第1〜第3ダミー端子D1〜D3における導電膜82c同士が再配線11によって接続されている。また、第1ダミー端子D1、第2ダミー端子D2および第3ダミー端子D3における導電膜81c同士が再配線11によって接続されている。
即ち、各ダミー端子6cの導電膜81cと導電膜82cとが並列接続されている。
【0030】
そして、図5に示すように、実装時にICチップ1が基板に押圧され、第1から第3のダミー端子D1〜D3が、基板側の台座部21と接触すると、各ダミー端子6cの導電膜8cは、断線予定部83cにおいて分断され、導電膜81c,82cが非導通状態となる。
すると、第1から第3のダミー端子D1〜D3は、導電膜81c側の部分と導電膜82c側の部分に分断される。
そのため、第1のダミー端子D1における導電膜81cと、第3のダミー端子D3における導電膜82cとの間で抵抗値を測定すると、各ダミー端子6cの接触状態が判定できる。そして、ダミー端子6cの接触状態は、ICチップ1における入力側端子6aおよび出力側端子6bの接触状態を表しているとみなすことができる。
【0031】
即ち、ダミー端子6c間を接続する再配線11と各ダミー端子6cとによって、ICチップ1の実装状態を検査する検査回路が構成されている。
なお、図5においては、ダミー端子6cの3つを並列に接続した状態を例として示したが、ダミー端子6cをより多く並列に接続することとしても良い。
図1から図3の説明に戻り、再配線11は、導電膜8a,8bおよび8cを形成するときに、同じ工程で同時に形成されたものである。従って、再配線11は導電膜8a,8bと同じ材料で構成され、前述したように、TiW(チタン・タングステン)、Au(金)、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属の単層又はこれらの金属のいくつかを積層した構造を採用することができる。
【0032】
ここで、再配線とは、基材2の内部に内部回路を周知の半導体製造方法によって形成し、さらにパッシベーション膜4を形成してベアチップを作製するまでの処理を前処理と呼ぶときに、その前処理完了後に再度、形成された配線のことである。
本実施形態においては、再配線11をパッシベーション膜4上の形成しているため、能動面3における他の配線を横切ることなく再配線11を形成できる。
なお、本実施形態では、細長い樹脂突部7a,7bを複数の導電膜8a,8bにわたって連続して設けた。これに対し、端子1個分の長さの島状の樹脂突部7a,7bをそれぞれ直線上に配列するように基材2の能動面3側に形成し、それらの樹脂突部7a,7bの個々に導電膜8a,8bを個別に形成しても良い。
【0033】
(端子および再配線の形成方法)
次に、上記の端子6a,6b,6cおよび再配線11の形成方法について図6から図9を用いて説明する。以下で説明する端子および再配線の形成方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。なお、これらの図において、右側の図は平面図であり、左側の図はその平面図におけるA−A線に沿った断面図である。また、以下の図では、入力側端子6a、出力側端子6bおよびダミー端子6cの位置および形状を模式的に示しつつ、これらの形成方法をまとめて説明する。
【0034】
まず、図6(a)に示すように、半導体ウエハ12を入手する。半導体ウエハ12は、周知の通り、所定の直径の円板形状であり、その中にICチップ複数個分の内部回路が形成されている。符号2aは、後に図2の基材2になるウエハ本体である。ウエハ本体2aの能動面3上には端子であるパッド13が形成され、さらにパッシベーション膜4が形成されている。パッシベーション膜4のパッド13に対応する領域には開口9が形成されており、この開口9を通してパッド13が外部へ臨んでいる。
パッド13の形成方法としては、例えばスパッタ法で能動面3に成膜されたアルミニウムの薄膜をフォトエッチング法でパターニングする方法が挙げられる。
バッシベーション膜4の形成方法としては、開口9に対応したパッド13の領域をレジスト膜で覆った後に、能動面3をSiO2(酸化珪素)、SiN(窒化珪素)、ポリイミド樹脂等の薄膜で覆う。そして上記レジスト膜を剥離する方法が挙げられる。
【0035】
次に、図6(b)に示すように、樹脂突部7a,7b,7c(図3参照)の元となる感光性材料、例えばエポキシ樹脂をスピンコート法によって所定の一様な厚さで能動面3側に塗布する。続いて、塗布された感光性のエポキシ樹脂を露光・現像することによりパターニングを行って、樹脂突部7a,7b,7cの原形である断面矩形状の細長い樹脂突部7’を形成する。次に、樹脂突部7’を所定の温度で加熱して硬化させると共に角部を丸く成形して、図6(c)に示すように樹脂突部7a,7b,7cを形成する。
【0036】
次に、図7(d)に示すように、例えばTiWからなる下地層としての第1層14’をスパッタ法などにより所定厚さでウエハの全面(能動面3側)に形成し、さらにその上に、例えばAuからなる第2層15’をスパッタ法やメッキ法などにより所定厚さでウエハの全面に形成する。第1層14’はパッシベーション膜4の開口9の所でパッド13に面状に接触する。
次に、図7(e)に示すように、感光性レジスト材料17’をウエハ上に一様な厚さで塗布し、露光・現像することにより所定の平面形状、具体的には、導電膜8a,8b,8cと同じ平面形状のレジストパターン17を形成する。なお、導電膜8cは、樹脂突部の頂点付近に断線予定部83cに対応するレジストパターン17の形状を有するが、ここでは図示を省略している。
【0037】
次に、レジストパターン17をマスクとして第2層15’をエッチングして、図7(f)に示す所定形状の第2層15を形成する。このとき、図9(a)に示すように、ダミー端子6cを繋ぐ再配線11の第2層15を同時にパターニングする。
次に、図8(g)に示すように、レジストパターン17を適宜の剥離液によって除去する。そして、パターニングした第2層15をマスクとして所定のエッチング液によって第1層14’をエッチングして、図8(h)に示すように、第2層15と同じ平面形状の第1層14を形成する。このとき、図9(b)に示すように再配線11の第1層14を同時に形成する。以上により、図3の基材2の能動面3上に、複数の島状の導電膜8a,8b及び8cが形成されて、配列した複数の端子6a,6bが完成し、同時に、ダミー端子6cと再配線11とが一体形成される。
【0038】
樹脂コアバンプの弾性変形と接続の信頼性とを考慮すると、TiWの第1層14の膜厚は30nm〜100nm、Auの第2層15の膜厚は200nm〜2000nmが好ましい。なお、再配線11における第2層15の膜厚は、端子6aと同じでなくてもよい。電気的な接続を可能とする配線抵抗を確保すればよいので、例えば当該膜厚を薄くしてもよい。これにより、無駄なAuの使用を防ぐことができる。
このようにしてできあがったICチップ1は、能動面3上において樹脂コアバンプとして機能する複数の端子6a,6bと、複数のダミー端子6cおよびダミー端子6c間を繋ぐ再配線11とを有する。
【0039】
なお、本実施形態において、再配線11は、入力側端子6aの配列に沿って形成したダミー端子6c間を接続するものと、出力側端子6bの配列に沿って形成したダミー端子6c間を接続するものとをそれぞれ独立に形成している。但し、入力側端子6aの配列に沿って形成したダミー端子6c間を接続するものと、出力側端子6bの配列に沿って形成したダミー端子6c間を接続するものとを接続した状態で構成することとしても良い。
【0040】
(実装構造体の検査方法)
次に、本発明に係る実装構造体の検査方法について説明する。
なお、以下で説明する実装構造体の検査方法は、本発明に係る実装構造体の製造方法の一部を構成するものである。
ICチップ1は、ガラス製の硬質基板や、プラスチック製の硬質基板や、可撓性のFPC基板等の表面(被実装面)に実装される。その際には、図10(a)に示すように、能動面3側と基板18との間に接着剤として導電粒子を含まない非導電性膜(NCF)19を挟んだ上で、ICチップ1を基板18へ押圧する。すると、図10(b)に示すように、基板18側の端子20とICチップ1側の端子6a,6bとが直接に接触すると共に、基板18側の樹脂製の台座部21とICチップ1側のダミー端子6cとが直接に接触する。さらに押圧を続けると、樹脂突部7a,7b,7cが圧力に応じて弾性的に変形し扁平状態となる。
【0041】
このとき、図10(c)に示すように、ダミー端子6cが基板18側の台座部21に接触することにより、ダミー端子6cの導電膜81cと導電膜82cとが分断される。
このように、基板18との接触が十分に確保されると推定される押圧力でICチップ1を基板18に押圧し、接着剤によって、これらを固定する。
次いで、互いに接続された複数のダミー端子6cの導電膜81cおよび導電膜82cいずれかにそれぞれプローブを接触させ、抵抗値を測定する。
互いに接続された複数のダミー端子6c全てが、基板18側の台座部21に接触して断線予定部83cで分断されていれば、並列に接続されていた各ダミー端子6cの導電膜81cと導電膜82cとが非導通状態となることから、測定される抵抗値は閾値を超える大きい値となる。
【0042】
一方、互いに接続された複数のダミー端子6cのいずれかが、断線予定部83cで分断されていない場合、並列に接続されている各ダミー端子6cの導電膜81cと導電膜82cとが導通した状態となることから、測定される抵抗値は閾値以下の小さい値となる。
即ち、ICチップ1を基板18に実装後、互いに接続された複数のダミー端子6cのうち、いずれかの導電膜81cと導電膜82cとの間で抵抗値を測定し、測定結果が閾値を超えていればダミー端子6cが基板18の台座部21に確実に接触していると判定することができる。即ち、この場合、入力側端子6aおよび出力側端子6bも、基板18の電極に確実に接触していると推定できる。
【0043】
一方、互いに接続された複数のダミー端子6cのうち、いずれかの導電膜81cと導電膜82cとの間で抵抗値を測定し、測定結果が閾値以下であればダミー端子6cが基板18の台座部21に適切に接触していないと判定することができる。即ち、この場合、入力側端子6aおよび出力側端子6bも、基板18の電極に適切に接触していないと推定できる。
以上のように、本実施形態に係る実装構造体1Aは、入力側端子6aおよび出力側端子6bに加え、ICチップ1の能動面3にダミー端子6cを備えている。このダミー端子6cは、入力側端子6aおよび出力側端子6bと比べ、樹脂突部の頂点付近において、実装時に分断される断線予定部83cが形成されている。即ち、ダミー端子6cにおける導電膜81cおよび導電膜82cは、ICチップ1の形成時に導通した状態であり、ICチップ1が適切に実装された場合には導通していない状態となるように形成されている。
【0044】
そして、ICチップ1の実装時には、実装用の基板18にICチップ1を押圧し、入力側端子6a、出力側端子6bそれぞれが基板18の対向する電極に押し当てられると共に、ダミー端子6cは基板18の台座部21に押し当てられる。
すると、入力側端子6aおよび出力側端子6bが基板18の電極と接触すると共に、ダミー端子6cが基板18の台座部21と接触する。
このとき、ダミー端子6cが基板18に適切な押圧力で押圧されていると、導電膜8cの断線予定部83cが分断され、導電膜81cと導電膜82cとが非導通状態となる。
能動面3の複数個所に設置されたダミー端子6cは、導電膜81c,82c同士を互いに接続されている。
【0045】
具体的には、複数のダミー端子6cは再配線11を介して並列接続され、断線予定部83cにおいて導電膜81c,82cが分断された場合に、各ダミー端子6cの導電膜81c側と導電膜82c側とで非導通状態となるよう接続されている。
そのため、ICチップ1を基板18に実装した後、並列接続された複数のダミー端子6aにおける導電膜81cと導電膜82cとの間において、抵抗値を測定することにより、複数のダミー端子6cが適切に基板18に接触していれば、抵抗値は高い値を示し、複数のダミー端子6cが適切に基板18に接触してない場合、抵抗値は低い値を示す。
したがって、実装構造体1Aにおいては、ICチップ1を基板18に実装した後、ダミー端子6cの導電膜81と導電膜82cとの間における抵抗値を測定することによって、入力側端子6aおよび出力側端子6bの接触状態を検査することができる。
【0046】
即ち、本発明に係る実装構造体1Aによれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
なお、上記実施形態においては、ICチップ1の能動面にダミー端子6cを形成し、実装用の基板18にICチップ1を実装する場合を例に挙げて説明したが、本発明は、各種電子部品を回路基板にフリップチップ実装する場合等、バンプを介して電気的な接続を行う種々の回路基板に適用することができる。
【0047】
(応用例1)
上記実施形態においては、ICチップ1のパッシベーション膜4上に形成した再配線11によってダミー端子6c間を接続するものとして説明したが、このような再配線11に代えて、ICチップ1の内部回路として、ダミー端子6cを接続するための内部配線を形成することとしても良い。
この場合、ICチップ1の内部回路を形成する工程において、ダミー端子6cを接続する配線を同時に形成することができる。
【0048】
(応用例2)
上記実施形態においては、断線予定部83cの形状を、図4に示すように、導電膜8cの幅が狭くなった矩形の形状である場合を例に挙げて説明したが、断線予定部83cの形状は、入力側端子6aおよび出力側端子6bよりも、押圧によって断線し易い形状であれば他の形状とすることができる。
図11は、断線予定部83cの他の形状の例を示す図である。
図11(a)に示すように、断線予定部83cは、導電膜8cの両側からくさび状にくびれた形状とすることができる。
【0049】
この場合、図7(e)に示す形成工程において、レジストパターン17を図11に示す形状に形成すれば良い。
また、図11(b)に示すように、断線予定部83cは、実装時の分断を容易にするためのミシン目(破線状の穴)とすることができる。
この場合、図7(e)に示す形成工程において、レジストパターン17にミシン目を形成すれば良い。あるいは、入力側端子6aあるいは出力側端子6bと同様に導電膜8cを形成した後、レーザーによってミシン目を形成することとしても良い。
【0050】
(第2実施形態)
次に、本発明の第2実施形態について説明する。
本実施形態に係る実装構造体1Bは、第1実施形態における実装構造体1Aに対して、基板18の台座部21を異なる構成としたものである。
したがって、ICチップ1の構成、端子および再配線の形成方法および実装構造体の検査方法については、第1実施形態における図面および説明を参照することとし、ここでは基板18の台座部121の構成を主として説明する。
【0051】
図12は、ダミー端子6cおよび台座部121の構成を示す図であり、図12(a)は平面図、図12(b)は図12(a)におけるZ−Z線に沿った断面図、図12(c)は、ダミー端子6cと台座部121とが押圧された状態を示す図である。
図12(a),(b)に示すように、基板18の台座部121は、ダミー端子6cの頂点と接触する位置付近において段差部121aを有している。
この段差部121aは、少なくとも導電膜8cの厚さ(即ち、図9等に示す第1層14と第2層の膜厚の合計である230nm〜2100nm程度)に相当する高さを有している。
複数のダミー端子6cは、ICチップ1が基板に実装される際に、押圧されることによって、基板側の対向する位置に形成された樹脂製の台座部121に接触する。
【0052】
ICチップ1が基板に適切な押圧力で接触した場合、入力側端子6aおよび出力側端子6bが基板の電極に接触して導通し、さらに、ダミー端子6cも基板側の台座部121に接触することとなる。
このとき、台座部121には段差部121aが形成されているため、断線予定部83cには段差部121aとの接触による応力が加わり、台座部121が平坦な場合に比べ、断線予定部83cがより分断し易くなっている。
ダミー端子6cが基板側の台座部121に接触すると、図12(c)に示すように、導電膜8cの断線予定部83cが分断され、導電膜81c,82cが互いに導通していない状態となる。
【0053】
以上のように、本実施形態に係る実装構造体1Bは、入力側端子6aおよび出力側端子6bに加え、ICチップ1の能動面3にダミー端子6cを備えている。このダミー端子6cは、入力側端子6aおよび出力側端子6bと比べ、樹脂突部の頂点付近において、実装時に分断される断線予定部83cが形成されている。即ち、ダミー端子6cにおける導電膜81cおよび導電膜82cは、ICチップ1の形成時に導通した状態であり、ICチップ1が適切に実装された場合には導通していない状態となるように形成されている。
また、ダミー端子6cが接触する基板18の台座部121には、ダミー端子6cの頂点部分に対応する位置に段差部121aが形成されている。
【0054】
そして、ICチップ1の実装時には、実装用の基板18にICチップ1を押圧し、入力側端子6a、出力側端子6bそれぞれが基板18の対向する電極に押し当てられると共に、ダミー端子6cは基板18の台座部121に押し当てられる。
すると、入力側端子6aおよび出力側端子6bが基板18の電極と接触すると共に、ダミー端子6cが基板18の台座部121と接触する。
このとき、ダミー端子6cが基板18に適切な押圧力で押圧されていると、導電膜8cの断線予定部83cが分断され、導電膜81cと導電膜82cとが非導通状態となる。
【0055】
また、台座部121に形成された段差部121aによって、ダミー端子6cの断線予定部83cは、適切な押圧力が加わると、より確実に分断される。
能動面3の複数個所に設置されたダミー端子6cは、導電膜81c,82c同士を互いに接続されている。
具体的には、複数のダミー端子6cは並列接続され、断線予定部83cにおいて導電膜81c,82cが分断された場合に、各ダミー端子6cの導電膜81c側と導電膜82c側とで非導通状態となるよう接続されている。
【0056】
そのため、ICチップ1を基板18に実装した後、並列接続された複数のダミー端子6aにおける導電膜81cと導電膜82cとの間において、抵抗値を測定することにより、複数のダミー端子6cが適切に基板18に接触していれば、抵抗値は高い値を示し、複数のダミー端子6cが適切に基板18に接触してない場合、抵抗値は低い値を示す。
したがって、実装構造体1Aにおいては、ICチップ1を基板18に実装した後、ダミー端子6cの導電膜81と導電膜82cとの間における抵抗値を測定することによって、入力側端子6aおよび出力側端子6bの接触状態を検査することができる。
即ち、本発明に係る実装構造体1Bによれば、電気的な接続状態をより簡単かつ確実に検査することが可能となる。
【0057】
(応用例1)
上記第1および第2実施形態においては、図1〜3に示すように、ダミー端子6cを、入力側端子6aの列および出力側端子6bの列とは異なる位置に配置する場合を例に挙げて説明したが、ダミー端子6cを入力側端子6aの列内あるいは出力側端子6bの列内に配置することができる。
図13は、ダミー端子6cの配置例を示す図である。
図13において、ダミー端子6cは、入力側端子6aおよび出力側端子6bの端子列の中に混在して配置されている。
このとき、ダミー端子6cは、入力側端子6aおよび出力側端子6bの端子列において、可能な限り互いを離して両端と中央に配置することが望ましい。これにより、実装面におけるより広い範囲の接続状態を検査することができ、特に、実装面の端部や角部の状態が確認できるものとなる。
【0058】
なお、図13において、入力側端子6aの端子列および出力側端子6bの端子列における両端の端子は、入力側端子6aおよび出力側端子6bと同様の構成とされている。
即ち、入力側端子6aの端子列および出力側端子6bの端子列における両端の端子は、ICチップ1が基板と18に実装された場合にも導電膜が断線しない構成である。
また、両端のうちの一方がダミー端子6cの導電膜81cと再配線11によって接続され、両端のうちの他方はダミー端子6cの導電膜82cと再配線11によって接続されている。
さらに、図13における破線で示すように、入力側端子6aの端子列および出力側端子6bの端子列における両端の端子と接触する基板18側の位置に電極(検査用電極T1,T2)が形成されている。
【0059】
このような構成により、検査用電極T1,T2にプローブを接触させることで、入力側端子6aおよび出力側端子6bの端子列内に配置された全てのダミー端子6cの導通状態(入力側端子6aおよび出力側端子6bにおける接触状態)を一括して検査することができる。
ここで、図13においては、入力側端子6aおよび出力側端子6bの端子列内に配置するダミー端子6cの数をそれぞれ3つである場合を例に挙げて説明したが、入力側端子6aおよび出力側端子6bの端子列内に配置するダミー端子6cの数は、4つ以上あるいは2つ以下とすることができる。
例えば、ICチップ1の能動面にダミー端子6cを1つ形成する場合、ICチップ1と基板18との実装面において、電気的な接続状態を確認するのに有効な位置を特定し、その位置にダミー端子6cを形成することで、より少ないダミー端子6cによって、電気的な接続状態を検査することが可能となる。
【0060】
図13においては、ダミー端子6cを1つ形成する場合の配置例を併せて図示しており(図13における一点鎖線内のダミー端子P)、この場合、ダミー端子Pの導電膜81cと導電膜82cとの間における導通状態を検査することで、入力側端子6aおよび出力側端子6bにおける接触状態を検査することができる。
なお、図13に示す一点鎖線内のダミー端子Pは、説明のために示したものであり、他のダミー端子6cが設置される場合には、通常は設置されないものである。
ICチップ1の能動面にダミー端子6cを1つ形成する場合も、ダミー端子6cを入力側端子6aあるいは出力側端子6bの端子列内に配置すること、および、これらの端子列内以外の箇所に配置することのいずれも可能である。
【0061】
(応用例2)
図1〜3および図13において、入力側端子6aの端子列および出力側端子6bの端子列より実装面の外側では、再配線11をICチップ1の内部配線として形成し、入力側端子6aの端子列および出力側端子6bの端子列より実装面の内側では、再配線11をICチップ1の外表面に表れる層(導電膜8cと同一の層)に形成することができる。
これにより、ICチップ1において、内部回路が密な状態となる領域では、再配線11を外表面に形成し、内部回路が密な状態とならない領域では、再配線11を内部回路と同一のプロセスで形成することができる。
【0062】
(応用例3)
上記第1および第2実施形態に係る実装構造体1A,1Bは、液晶装置等の電気光学装置に用いられるドライバICをパネル側の基板に実装する場合や、デジタルカメラ等の撮像装置に用いられる画像処理用ICを撮像装置側の基板に実装する場合等、種々の装置に適用することができる。
また、上記各実施形態に係る実装構造体1A,1Bを備える装置は、各種電子機器に適用可能である。
【0063】
図14は、実装構造体1A,1Bを適用した電気光学装置を、電子機器としての携帯電話機に組み込んだ場合の例を示す模式図である。
実装構造体1A,1Bを適用した電気光学装置を備える電子機器として、図14のような携帯電話機の他、例えば、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末などが挙げられる。
【符号の説明】
【0064】
1A,1B 実装構造体、1 ICチップ、2 基材、3 能動面(実装面)、4 パッシベーション膜、6a 入力側端子(接続端子,第1端子)、6b 出力側端子(接続端子,第1端子)、6c ダミー端子(検査端子,第2端子)、7a,7b,7c 樹脂突部、8a,8b,8c 導電膜、9 開口、11 再配線(検査用配線)、18 基板、19 非導電性膜、20 端子(電極)、21,121 台座部、121a 段差部
【特許請求の範囲】
【請求項1】
基板と、
前記基板に実装されてなる電子部品と、
前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する接続端子と、
前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第2の突部と、前記第2の突部上に形成されると共に、前記第2の突部上で分断した状態で形成された第2の導電膜とを有する検査端子と、
前記基板、又は前記電子部品の他方に形成され、前記接続端子と接触する領域に形成された電極と、
前記基板、又は前記電子部品の他方に形成され、前記検査端子と接触する領域に形成された絶縁部と、を備えることを特徴とする実装構造体。
【請求項2】
前記絶縁部は、前記接続端子と前記検査端子とが形成された前記面と対向する前記基板、又は前記電子部品の他方の面において、他の領域と高さの異なる段差部を有していることを特徴とする請求項1記載の実装構造体。
【請求項3】
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が、前記検査端子が形成された前記基板、又は前記電子部品に形成されていることを特徴とする請求項1又は2記載の実装構造体。
【請求項4】
実装面と、
前記実装面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する第1端子と、
前記実装面に形成された第2の突部と、前記第2の突部上に形成されると共に、押圧された場合に前記第1端子の前記第1の導電膜よりも分断され易い断線予定部を備えて形成された第2の導電膜とを有する第2端子と、を有することを特徴とする回路基板。
【請求項5】
電子部品を基板に実装して構成される実装構造体の製造方法であって、
前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第1の突部を形成する工程と、前記第1の突部上に第1の導電膜を形成する工程と、を有する接続端子形成工程と、
前記接続端子を形成する前記基板、又は前記電子部品の前記面に第2の突部を形成する工程と、前記第2の突部上に、押圧された場合に前記接続端子よりも分断され易い断線予定部を備えた第2の導電膜を形成する工程と、を有する検査端子形成工程と、
前記基板、又は前記電子部品の他方において、前記検査端子と接触する領域に絶縁部を形成する工程と、
前記電子部品と前記基板とを接着部材を介して押圧して実装し、前記検査端子の前記第2の導電膜と前記絶縁部とを接触させて、前記第2の導電膜を分断させる工程と、を有することを特徴とする実装構造体の製造方法。
【請求項6】
前記検査端子の前記分断した第2の導電膜の導通の有無を検査する工程をさらに有することを特徴とする請求項5記載の実装構造体の製造方法。
【請求項7】
請求項1乃至請求項3のいずれか1項に記載の実装構造体を備えることを特徴とする電気光学装置。
【請求項8】
請求項7に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項1】
基板と、
前記基板に実装されてなる電子部品と、
前記基板、又は前記電子部品の一方に形成され、前記基板、又は前記電子部品の他方と対向する面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する接続端子と、
前記接続端子が形成された前記基板、又は前記電子部品の前記面に形成された第2の突部と、前記第2の突部上に形成されると共に、前記第2の突部上で分断した状態で形成された第2の導電膜とを有する検査端子と、
前記基板、又は前記電子部品の他方に形成され、前記接続端子と接触する領域に形成された電極と、
前記基板、又は前記電子部品の他方に形成され、前記検査端子と接触する領域に形成された絶縁部と、を備えることを特徴とする実装構造体。
【請求項2】
前記絶縁部は、前記接続端子と前記検査端子とが形成された前記面と対向する前記基板、又は前記電子部品の他方の面において、他の領域と高さの異なる段差部を有していることを特徴とする請求項1記載の実装構造体。
【請求項3】
前記検査端子は複数形成されており、前記複数の検査端子間を接続する検査用配線が、前記検査端子が形成された前記基板、又は前記電子部品に形成されていることを特徴とする請求項1又は2記載の実装構造体。
【請求項4】
実装面と、
前記実装面に形成された第1の突部と、前記第1の突部上に形成された第1の導電膜とを有する第1端子と、
前記実装面に形成された第2の突部と、前記第2の突部上に形成されると共に、押圧された場合に前記第1端子の前記第1の導電膜よりも分断され易い断線予定部を備えて形成された第2の導電膜とを有する第2端子と、を有することを特徴とする回路基板。
【請求項5】
電子部品を基板に実装して構成される実装構造体の製造方法であって、
前記基板、又は前記電子部品の一方において、前記基板、又は前記電子部品の他方と対向する面に第1の突部を形成する工程と、前記第1の突部上に第1の導電膜を形成する工程と、を有する接続端子形成工程と、
前記接続端子を形成する前記基板、又は前記電子部品の前記面に第2の突部を形成する工程と、前記第2の突部上に、押圧された場合に前記接続端子よりも分断され易い断線予定部を備えた第2の導電膜を形成する工程と、を有する検査端子形成工程と、
前記基板、又は前記電子部品の他方において、前記検査端子と接触する領域に絶縁部を形成する工程と、
前記電子部品と前記基板とを接着部材を介して押圧して実装し、前記検査端子の前記第2の導電膜と前記絶縁部とを接触させて、前記第2の導電膜を分断させる工程と、を有することを特徴とする実装構造体の製造方法。
【請求項6】
前記検査端子の前記分断した第2の導電膜の導通の有無を検査する工程をさらに有することを特徴とする請求項5記載の実装構造体の製造方法。
【請求項7】
請求項1乃至請求項3のいずれか1項に記載の実装構造体を備えることを特徴とする電気光学装置。
【請求項8】
請求項7に記載の電気光学装置を備えることを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−251392(P2010−251392A)
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願番号】特願2009−96701(P2009−96701)
【出願日】平成21年4月13日(2009.4.13)
【出願人】(304053854)エプソンイメージングデバイス株式会社 (2,386)
【Fターム(参考)】
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願日】平成21年4月13日(2009.4.13)
【出願人】(304053854)エプソンイメージングデバイス株式会社 (2,386)
【Fターム(参考)】
[ Back to top ]