情報処理装置及び情報処理方法
【課題】シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理部１００ａを提供する。
【解決手段】前記ＣＰＵ２０１からの要求が、前記第一のＤＭＡコントローラ２０６に前記第二のＲＡＭ２１０のデータを読み取らせて前記第一のＲＡＭ２０９に書き込ませる間接リード要求であるか否かを判定する要求判定手段３０２と、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラ２０７に前記第二のＲＡＭ２１０のデータを前記第一のＲＡＭ２０９に書き込ませる直接ライト要求に変換する要求変換手段３０３と、前記直接ライト要求を前記第二のＤＭＡコントローラ２０７に送信する要求送信手段３０４とを備える情報処理部１００ａを提供する。
【解決手段】前記ＣＰＵ２０１からの要求が、前記第一のＤＭＡコントローラ２０６に前記第二のＲＡＭ２１０のデータを読み取らせて前記第一のＲＡＭ２０９に書き込ませる間接リード要求であるか否かを判定する要求判定手段３０２と、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラ２０７に前記第二のＲＡＭ２１０のデータを前記第一のＲＡＭ２０９に書き込ませる直接ライト要求に変換する要求変換手段３０３と、前記直接ライト要求を前記第二のＤＭＡコントローラ２０７に送信する要求送信手段３０４とを備える情報処理部１００ａを提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置及び情報処理方法に関し、詳しくは、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理装置及び情報処理方法に関する。
【背景技術】
【０００２】
従来のプリンタのメモリ拡張手段として、ＩＣカードにプログラムを格納し、拡張性を高めた手段が知られている。又、過去に印刷したデータを不揮発メモリに格納し、再印刷を容易にする発明が知られている。更に、外部メモリがプリンタに挿入されていることを検知し、印刷用のバッファメモリを増強する発明が知られている。
【０００３】
しかしながら、近年、プリント画像品位を向上するために、インクジェットノズルの形状がさらに微細化され、インク滴が小さくなり、高解像度印刷が可能となってきている。一方、印刷スピードの向上も求められ、使用ノズル数を増やすことによって、用紙あたりのヘッドのスキャン数を減らし、高速印刷を実現することが求められている。この場合、インクジェットヘッドコントローラにおいて、ノズル数と印刷解像度とに比例して、内部のデータ処理量が数倍になる。そのため、インクジェットヘッドコントローラに接続されているメモリにおいて、データ処理速度が間に合わず、新しい回路構成が必要となる。
【０００４】
又、インクジェットヘッド自体にも、正常なインクを吐出することが出来るとされている最大インク吐出周波数に制限がある。この最大インク吐出周波数は、インクジェットヘッドのインクタンクからヘッドへインクをリフィルする機能や、インクを吐出するために十分なエネルギーを投入するための最小ヒートパルス幅等に基づいて決められる周波数である。更に、前記最小ヒートパルス幅は、各ノズルヒータの電源電圧、抵抗値、エネルギー変換効率等に基づいて決定される。前記ヘッドの最大吐出周波数制限を満たしながら、吐出ノズルを制限した高速の多パス印刷を行い、全てのノズルを駆動するテスト印刷を行うには、多様な印刷要求に対応するインクジェットヘッドコントローラが必要であるという問題がある。
【０００５】
このような問題を解決するために、例えば、特開２０１０−１４３２０３号公報（特許文献１）には、インクジェットヘッドの多ノズルを同時吐出するためのブロック単位に分割されたデータを受け取り、データ受信後にヒートパルスによって搭載されたインクジェットヘッドにエネルギーを印加してインクを吐出させてプリント媒体に画像を形成するインクジェットプリンタが開示されている。前記インクジェットプリンタでは、従来のインクジェットヘッドコントローラに接続された第１のメモリに加え、高速シリアルバスにて接続されているインクジェットプリンタコントローラに接続されている第２のメモリにも、吐出データの一部を格納する。これにより、メモリアクセスを並列処理させるので、高速化を図るとしている。又、前記第２のメモリから、高速シリアルバス経由してアクセス（読み取り）するデータは、レイテンシが生じる。前記レイテンシとは、データの転送要求などの所定の要求を送信（発行）してから、当該要求の結果が返って来るまでに要する遅延時間のことである。ここで、前記レイテンシが生じたとしても、前記インクジェットヘッドコントローラの内部に設けられているヘッド吐出用データＳＲＡＭのコンフィグレーション（設定）を変更することで、前記第２のメモリから得られたデータを格納するエリアを拡張し、格納するカラム数を増やすことによって、ＦＩＦＯメモリとしての役割を持たせるのである。すると、前記ヘッド吐出用データＳＲＡＭには、所定量のデータを一時的に蓄積することとなり、メモリアクセス時間に余裕を持たせ、データ処理を可能とするとしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１４３２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記特許文献１に記載の発明では、ＦＩＦＯメモリとして、インクジェットヘッドコントローラの内部に所定のＳＲＡＭを予め設ける必要があるが、当該ＳＲＡＭなどのメモリは、比較的高価であるため、コストが増加するという問題がある。
【０００８】
又、前記インクジェットヘッドコントローラに限られず、どのようなコントローラであっても、前記高速シリアルバスを介してデータの読み取りが実行される場合に、前記レイテンシが生じる。これは、前記高速シリアルバスを介してデータの読み取りが実行される際に、当該データ量が、前記コントローラにより調整されて転送されるためである。
【０００９】
例えば、図５に示すように、画像形成装置５００に搭載され、所定のＣＰＵ５０１からの要求を受信し、第一のＲＡＭ５０２にデータを読み書きする第一のＤＭＡコントローラ５０３と、当該第一のＤＭＡコントローラ５０３と高速シリアルバス５０４を介して接続され、第二のＲＡＭ５０５にデータを読み書きする第二のＤＭＡコントローラ５０６とを備えた情報処理装置５００ａにおいて、前記第一のＤＭＡコントローラ５０３が、前記ＣＰＵ５０１から、前記第二のＲＡＭ５０５のデータを前記第一のＲＡＭ５０２に転送させる所定のリード要求を受信した場合は、以下のようになる。
【００１０】
即ち、前記リード要求を受信した第一のＤＭＡコントローラ５０３が、当該第一のＤＭＡコントローラ５０３側の高速シリアルバス５０４のインターフェイスである第一の高速シリアルＩＦコントローラ５０７と、前記高速シリアルバス５０４と、前記第二のＤＭＡコントローラ５０６側の第二の高速シリアルＩＦコントローラ５０８とを介して、前記第二のメモリコントローラ５０９に前記第二のＲＡＭ５０５のデータを読み取るよう指示する。当該指示を受けた第二のメモリコントローラ５０９は、前記第二のＲＡＭ５０５から所定のデータを読み取る。そして、前記第二のメモリコントローラ５０９は、読み取ったデータを、前記第二の高速シリアルＩＦコントローラ５０８と、前記高速シリアルバス５０４と、前記第一の高速シリアルＩＦコントローラ５０７とを介して、前記第一のＤＭＡコントローラ５０３に送信（転送）する。
【００１１】
ここで、前記第一のＤＭＡコントローラ５０３が、前記第二のメモリコントローラ５０９からデータを受け取る場合、自身のＦＩＦＯメモリにより自身が受け取ることが可能なデータ量に対応して、前記第二のメモリコントローラ５０９にリード要求（リードコマンド）を送信する必要がある。
【００１２】
そのため、前記第一のＤＭＡコントローラ５０３が、自身のＦＩＦＯメモリのデータ量を超えるデータ量のリード要求を前記ＣＰＵ５０１から受信した場合には、当該リード要求を分割して、分割した複数のリード要求を前記第二のメモリコントローラ５０９に順次送信することになる。すると、前記第二のメモリコントローラ５０９は、複数のリード要求をそれぞれ受け取り、それに対応するデータを前記第二のＲＡＭ５０５から順次読み取って前記第一のＤＭＡコントローラ５０３に送信する。当該第一のＤＭＡコントローラ５０３は、前記ＦＩＦＯメモリのデータ量を超えない範囲で、順次受け取ったデータを、前記第一のメモリコントローラ５１０を介して、前記第一のＲＡＭ５０２に書き込む。これにより、前記第一のＤＭＡコントローラ５０３のＦＩＦＯメモリの容量よりも大きい容量のデータが前記高速シリアルバス５０４を介して前記第一のＤＭＡコントローラ５０３に送信される場合、前記リード要求が分割されるため、上述したレイテンシが生じることになる。
【００１３】
一方、前記第二のＤＭＡコントローラ５０６が、前記第二のＲＡＭ５０５のデータを、前記第一のＤＭＡコントローラ５０３に送信することなく、前記第一のＲＡＭ５０２に直接書き込む場合、つまり、前記データの書き込みの主体が前記第一のＤＭＡコントローラ５０３でなく、前記第二のＤＭＡコントローラ５０６である場合、前記第一のＤＭＡコントローラ５０３が、当該第二のＲＡＭ５０５のデータを受け取る必要がない。そのため、前記第一のＤＭＡコントローラ５０３が、前記リード要求を分割する必要がなく、上述したレイテンシの発生を抑制する。つまり、前記高速シリアルバス５０４を介したデータの書き込み主体を変えると、前記レイテンシの発生を防止出来る可能性がある。
【００１４】
そこで、本発明は、前記問題を解決するためになされたものであり、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理装置及び情報処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するために、本発明に係る情報処理装置は、ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置を前提とし、以下の構成を採用する。
【００１６】
即ち、本発明に係る情報処理装置は、前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定手段を備える。又、前記情報処理装置は、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換手段と、前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信手段とを備える。
【００１７】
これにより、前記第二のメモリのデータを書き込む主体を、前記第一のＤＭＡコントローラから前記第二のＤＭＡコントローラに変換することで、当該第一のＤＭＡコントローラのデータ受け取りを省略し、レイテンシの発生を防止することが可能となる。又、従来であれば、前記第一のＤＭＡコントローラが受け取り可能なデータ量を増加するために所定のＦＩＦＯメモリを備えていたものを、本発明では、当該ＦＩＦＯメモリの増加も省略することが出来るため、コストパフォーマンスを向上させることも可能となる。
【００１８】
又、前記第一のＤＭＡコントローラと、前記第二のＤＭＡコントローラとは高速シリアルバスで接続しているよう構成することが出来る。
【００１９】
又、前記高速シリアルバスが、インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを使用するよう構成することが出来る。
【００２０】
又、前記情報処理装置は、画像形成装置に適用することが出来る。
【００２１】
尚、本発明は、ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置の情報処理方法として提供することが出来る。
【００２２】
即ち、本発明に係る情報処理方法は、前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定ステップを備える。又、前記情報処理方法は、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換ステップと、前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信ステップとを備える。当該構成としても、上述と同様の効果を得ることが可能となる。
【００２３】
又、本発明は、電気通信回線などを介して個別に流通する、コンピュータに実行させるためのプログラムとして提供することができる。この場合、中央演算処理装置（ＣＰＵ）が、本発明のプログラムに従ってＣＰＵ以外の各回路と協働して制御動作を実現する。
【００２４】
又、前記プログラム及びＣＰＵを用いて実現される各手段は、専用のハードウェアを用いて構成することもできる。又、当該プログラムは、ＣＤ−ＲＯＭなどのコンピュータ読み取り可能な記録媒体に記録された状態で流通させることも可能である。
【発明の効果】
【００２５】
本発明の情報処理装置及び情報処理方法によれば、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る情報処理部を備えた複合機の内部の全体構成を示す概念図である。
【図２】本発明に係る複合機及び情報処理部の制御系ハードウェアの構成を示す図である。
【図３】本発明の複合機及び情報処理部の機能ブロック図である。
【図４】本発明の実行手順を示すためのフローチャートである。
【図５】従来技術に係る複合機及び情報処理部の制御系ハードウェアの構成を示す図である。
【発明を実施するための形態】
【００２７】
以下に、添付図面を参照して、本発明の情報処理装置を備えた画像形成装置の実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。又、フローチャートにおける数字の前に付されたアルファベット「Ｓ」はステップを意味する。
【００２８】
＜画像形成装置及び情報処理装置＞
以下に、本発明に係る情報処理装置を備えた画像形成装置について説明する。
【００２９】
図１は、本発明に係る情報処理装置を備えた画像形成装置の概略模式図である。ただし、本発明に直接には関係しない各部の詳細は省略している。
【００３０】
尚、本発明の画像形成装置は、例えば、プリンタやスキャナ単体或いはプリンタ、コピー、複写機、ファックス等を備えた複合機等が該当し、コピー機能、スキャナ機能、ファクシミリ機能、プリンタ機能等を備えた画像形成装置として機能する。以下に、例えばコピーサービスを利用する場合の複合機１００（ＭＦＰ：Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）の動作を簡単に説明する。
【００３１】
ユーザが複合機１００を使用してコピー機能を実行する場合、原稿を複合機１００の上面に備えられている原稿台に載置する。続いて、ユーザが、前記複合機１００に備えられた操作部１０１（タッチパネルを含む）に、コピー機能に関連する設定条件を入力し、当該操作部１０１に設けられたスタートキーを押下すると、前記複合機１００が印刷処理を開始する。
【００３２】
前記複合機１００が印刷処理を開始すると、画像読取部１０２において、光源１０３から照射された光が、前記原稿台に置かれた原稿によって反射される。反射された光は、ミラー１０４、１０５、１０６によって撮像素子１０７に導かれる。導かれた光は前記撮像素子１０７により光電変換されて、前記原稿に対応する画像データが生成される。
【００３３】
生成された画像データは、前記複合機１００に備えられた情報処理部１００ａを介して内蔵された所定のメモリに記憶される。ここで、前記情報処理部１００ａには、複数のメモリが接続されるとともに、各メモリ毎に接続され、データの読み書きを直接実行する複数のＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラが備えられている。各ＤＭＡコントローラは、それぞれに予め設けられたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（集積回路）に搭載されるとともに、高速シリアルバスを介して相互に接続されている。前記ＤＭＡコントローラは、前記操作部１０１などの指示に応じて、自身に接続されたメモリにデータ（画像データなど）を読み書きしたり、他のＤＭＡコントローラを介して、他のメモリに前記データを読み書き（転送）したりする（後述する）。画像形成される場合に、所定のメモリから画像データが読み出されて、後述する画像形成部１０８に入力される。
【００３４】
さて、前記画像データをトナー像に変換する部分が画像形成部１０８である。前記画像形成部１０８には感光体ドラム１０９が備えられている。前記感光体ドラム１０９は、一定速度で所定の方向に回転し、その周囲には、感光体ドラム１０９の回転方向の上流側から順に、帯電器１１０、露光ユニット１１１、現像器１１２、転写器１１３、クリーニングユニット１１４などが感光体ドラム１０９に作用するように配置されている。
【００３５】
前記帯電器１１０は、前記感光体ドラム１０９の表面を一様に帯電させる。前記露光ユニット１１１は、帯電された前記感光体ドラム１０９の表面に、前記画像データに基づいてレーザーを照射し、静電潜像を形成する。前記現像器１１２は、形成された静電潜像を、トナーを用いてトナー像に変換する。形成されたトナー像は、前記転写器１１３により、記録媒体（例えば、シート）に転写される。前記クリーニングユニット１１４は、前記感光体ドラム１０９の表面に残された余分なトナーを取り除く。これらの一連のプロセスは、前記感光体ドラム１０９が回転することにより実行される。
【００３６】
前記シートは、前記複合機１００に備えられた複数の給紙カセット１１５から搬送される。搬送される時は、前記シートはピックアップローラ１１６により何れか１つの前記給紙カセット１１５から搬送路へ引き出される。前記各給紙カセット１１５には、それぞれ異なる紙種のシートが収容されており、入力された設定条件に基づいてシートが給紙される。
【００３７】
搬送路に引き出された前記シートは、搬送ローラ対１１７やレジストローラ対１１８により感光体ドラム１０９と転写器１１３の間に送り込まれる。送り込まれると、前記シートには前記転写器１１３により前記トナー像が転写され、定着装置１２０に搬送される。又、搬送ローラ対１１７によって搬送されるシートは、複合機１００の側面に備えられた手差しトレイ１１９から搬送される場合もある。
【００３８】
前記トナー像が転写されたシートが前記定着装置１２０に備えられた加熱ローラ１２１と加圧ローラ１２２の間を通過すると、前記トナー像に熱と圧力が印加されて、トナー像（可視像）がシートに定着される。前記加熱ローラ１２１の熱量は、当該加熱ローラ１２１の回転軸の外周に設けられ、当該加熱ローラ１２１を加熱する定着ヒータ１２４を介し、紙種に応じて最適に設定され、前記定着が適切に行われる。
【００３９】
前記トナー像がシートに定着されて画像形成が終了し、当該シートは印刷物として複合機１００の側壁に設けられた排紙トレイ１２３に積載され、収容される。
【００４０】
前記手順により、複合機１００はコピー機能をユーザに提供する。又、複合機１００が他の機能を提供する場合は、例えば、上述した画像読取部１０２、画像形成部１０８などが駆動して提供する。
【００４１】
次に、図２を用いて、複合機１００及び情報処理部１００ａの制御系ハードウェアの構成を説明する。図２は、本発明に係る複合機１００及び情報処理部１００ａの制御系ハードウェアの構成を示す図である。ただし、本発明に直接には関係しない各部の詳細は省略している。
【００４２】
複合機１００の制御回路は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１、（複合機１００用）ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２０３、各駆動部に対応するドライバ２０４を内部バス２０５によって接続している。
【００４３】
前記ＣＰＵ２０１は、例えば、前記ＲＡＭ２０３を作業領域として利用し、前記ＲＯＭ２０２等に記憶されているプログラムを実行し、当該実行結果に基づいて前記ドライバ２０４からのデータや指示を授受し、上記図１に示した各駆動部の動作を制御する。
【００４４】
又、制御回路の内部バス２０５には、前記ＲＡＭ２０３とは別個に設けられた所定のメモリ（ここでは、ＲＡＭ）にデータを直接転送（送受信）する情報処理部１００ａの制御回路が接続されている。前記ＣＰＵ２０１は、前記内部バス２０５を介して前記情報処理部１００ａへデータや要求（コマンド、指示）を送信したり、当該情報処理部１００ａからデータや要求を受信したりする。
【００４５】
又、情報処理部１００ａの制御回路には、前記データ直接転送（ＤＭＡ）を実行する第一のＤＭＡコントローラ２０６と、第二のＤＭＡコントローラ２０７とが、高速シリアルバス２０８を介して接続されている。前記高速シリアルバス２０８は、インターフェイスとして、例えば、ＰＣＩ−Ｅｐｒｅｓｓ（ＰＣＩｅ）が使用される。
【００４６】
前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７には、別個に設けられた第一のＲＡＭ２０９（第一のメモリ）、第二のＲＡＭ２１０（第二のメモリ）が、第一のメモリコントローラ２１１と、第二のメモリコントローラ２１２とを介して、それぞれ接続されている。前記第一のメモリコントローラ２１１、前記第二のメモリコントローラ２１２は、各ＲＡＭ２０９、２１０のメモリアドレスを制御し、データの読み書きを実行する。
【００４７】
前記高速シリアルバス２０８の第一のＤＭＡコントローラ２０６側には、インターフェイスとして第一の高速シリアルＩＦコントローラ２１３が設けられるとともに、前記高速シリアルバス２０８の第二のＤＭＡコントローラ２０７側には、第二の高速シリアルＩＦコントローラ２１４が設けられる。前記第一の高速シリアルＩＦコントローラ２１３は、前記高速シリアルバス２０８から送信されるデータが前記第一のＤＭＡコントローラ２０６に送信される場合に、当該データの量を所定量に調整しながら、当該第一のＤＭＡコントローラ５０３へ送信する。前記第二の高速シリアルＩＦコントローラ２１４も同様である。
【００４８】
尚、前記第一のＤＭＡコントローラ２０６、前記第一のメモリコントローラ２１１、前記第一の高速シリアルＩＦコントローラ２１３は、内部バス２１５を介して接続され、第一のＡＳＩＣ２１６を構成する。又、前記第二のＤＭＡコントローラ２０７、前記第二のメモリコントローラ２１２、前記第二の高速シリアルＩＦコントローラ２１４は、内部バス２１７を介して接続され、第一のＡＳＩＣ２１８を構成する。
【００４９】
又、前記第一のＤＭＡコントローラ２０６は、所定のプログラムを実行することで、後述する各手段（図３）を実現する。
【００５０】
＜本発明の実施形態＞
次に、図３、図４を参照しながら、本発明の実施形態に係る構成及び実行手順について説明する。図３は、本発明の複合機及び情報処理部の機能ブロック図である。図４は、本発明の実行手順を示すためのフローチャートである。
【００５１】
ユーザが、コピー機能に関する所定の条件（画像データの読み取り）を複合機１００に入力すると、当該複合機１００のＣＰＵ２０１が、当該条件を受け付け、そして、情報処理部１００ａを介して第一のＲＡＭ２０９又は第二のＲＡＭ２１０のデータの転送（送受信）をする場合に、当該情報処理部１００ａに対する所定の要求を発行する（図４：Ｓ１０１）。
【００５２】
次に、前記ＣＰＵ２０１は、前記発行した要求を、当該ＣＰＵ２０１と直接接続されている前記情報処理部１００ａの第一のＤＭＡコントローラ２０６に送信する。すると、前記第一のＤＭＡコントローラ２０６の要求実行手段３０１は、前記要求を受信して（図４：Ｓ１０２）、その旨を要求判定手段３０２に通知する。当該通知を受けた要求判定手段３０２は、前記要求が、前記第一のＤＭＡコントローラ２０６に前記第二のＲＡＭ２１０のデータを読み取らせて前記第一のＲＡＭ２０９に書き込ませる間接リード要求であるか否かを判定する（図４：Ｓ１０３）。
【００５３】
前記判定方法は、どのような方法でも構わないが、例えば、前記第一のＲＡＭ２０９のメモリアドレス、前記第二のＲＡＭ２１０のメモリアドレスなど、前記第一のＲＡＭ２０９に前記第二のＲＡＭ２１０のデータを書き込ませる間接リード要求であることを特徴付ける情報を予め所定のメモリに記憶させておき、前記要求判定手段３０２が、前記受信した要求の情報と、当該メモリに記憶された情報とを比較し、当該受信した要求に、当該情報が含まれるか否か照合することで、前記受信した要求が前記間接リード要求であるか否かを判定する。
【００５４】
前記判定の結果、前記要求の情報に、前記間接リード要求であることを特徴付ける情報が含まれていない場合に、前記要求判定手段３０２は、当該要求が当該間接リード要求でないと判定し（図４：Ｓ１０３ＮＯ）、その旨を前記要求実行手段３０１に通知する。当該通知を受けた要求実行手段３０１は、前記受信した要求に従って前記第一のＲＡＭ２０９又は前記第二のＲＡＭ２１０へのデータ直接転送を実行する（図４：Ｓ１０４）。
【００５５】
例えば、前記間接リード要求でない要求が、前記第一のＲＡＭ２０９に所定のデータを書き込む要求である場合、前記要求実行手段３０１は、当該要求に係るデータを第一のメモリコントローラ２１１に送信する。当該データを受信した第一のメモリコントローラ２１１は、前記第一のＲＡＭ２０９のメモリアドレスの指定を制御して、当該データを当該第一のＲＡＭ２０９に直接書き込む。これにより、前記要求が実行される。
【００５６】
一方、Ｓ１０３において、前記判定の結果、前記要求の情報に、前記間接リード要求であることを特徴付ける情報が含まれる場合に、前記要求判定手段３０２は、当該要求が当該間接リード要求であると判定し（図４：Ｓ１０３ＹＥＳ）、その旨を要求変換手段３０３に通知する。当該通知を受けた要求変換手段３０３は、前記間接リード要求を、前記第二のＤＭＡコントローラ２０７に前記第二のＲＡＭ２１０のデータを前記第一のＲＡＭ２０９に直接書き込ませる直接ライト要求に変換する（図４：Ｓ１０５）。
【００５７】
前記変換方法は、どのような方法でも構わないが、例えば、前記第一のＲＡＭ２０９のメモリアドレス、書き込み方向、前記第二のＲＡＭ２１０のメモリアドレス、読み取り方向など、前記第二のＲＡＭ２１０のデータの読み取りから前記第一のＲＡＭ２０９のデータの書き込みに変換するために必要な情報を予め所定のメモリに記憶させておく。次に、前記要求変換手段３０３が、前記判定した間接リード要求の内容のうち、前記第二のＲＡＭ２１０の先頭アドレス、読み取り方向、サイズなどに、前記第一のＲＡＭ２０９の先頭アドレス、書き込み方向、サイズなどを追加調整して、前記第一のＤＭＡコントローラ２０６による前記第二のＲＡＭ２０１のデータの読み取りから、前記第二のＤＭＡコントローラ２０７による前記第二のＲＡＭ２０１のデータの前記第一のＲＡＭ２０９への書き込みに変更して、前記直接ライト要求に変更（置換）する。これにより、前記間接リード要求におけるデータの読み書きの主体を前記第一のＤＭＡコントローラ２０６から、第二のＤＭＡコントローラ２０７に変換することが可能となる。
【００５８】
さて、前記要求変換手段３０３が、前記間接リード要求を前記直接ライト要求に変換すると、その旨を要求送信手段３０４に通知する。当該通知を受けた要求送信手段３０４は、前記直接ライト要求を、データの読み書きの主体となる第二のＤＭＡコントローラ２０７に送信する（図４：Ｓ１０６）。
【００５９】
ここで、前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７とは、高速シリアルバス２０８（及びそのインターフェイス）を介して接続されている。そのため、前記第一のＤＭＡコントローラ２０６の要求送信手段３０４は、前記直接ライト要求を、第一の高速シリアルＩＦコントローラ２１３、高速シリアルバス２０８、第二の高速シリアルＩＦコントローラ２１４を介して、前記第二のＤＭＡコントローラ２０７に送信することになる。
【００６０】
次に、前記直接ライト要求を受信した第二のＤＭＡコントローラ２０７は、当該直接ライト要求に従って前記第二のＲＡＭ２１０から前記第一のＲＡＭ２０９に対するデータ直接転送を実行する（図４：Ｓ１０４）。
【００６１】
具体的には、前記第二のＤＭＡコントローラ２０７は、第二のメモリコントローラ２１２に、前記直接ライト要求に係るデータを第二のＲＡＭ２１０から読み取るよう指示する。当該指示を受けた第二のメモリコントローラ２１２は、前記第二のＲＡＭ２１０のメモリアドレスの指定を制御して、前記第二のＲＡＭ２１０から前記データを読み出し、前記第二のＤＭＡコントローラ２０７に送信する。
【００６２】
ここで、前記第二のＤＭＡコントローラ２０７は、前記データを受信すると、前記直接ライト要求に基づき、前記第一の高速シリアルＩＦコントローラ２１３、前記高速シリアルバス２０８、前記第二の高速シリアルＩＦコントローラ２１４を介して、受信したデータを前記第一のメモリコントローラ２１１に直接送信する。
【００６３】
つまり、前記第一のＤＭＡコントローラ２０６が、自身のＦＩＦＯメモリを利用して、前記第二のＤＭＡコントローラ２０７から前記データを受け取り、受け取ったデータを前記第一のメモリコントローラ２１１に送信するというステップが省略される。
【００６４】
すると、前記第一のＤＭＡコントローラ２０６が前記高速シリアルバス２０８を介してデータを受け取る際に生じる転送データ量の制限、言い換えると、レイテンシが発生しなくなる。これにより、前記レイテンシの発生によるパフォーマンスの低下を防止することが可能となる。
【００６５】
又、従来技術では、前記第一のＤＭＡコントローラ２０６のＦＩＦＯメモリが受け取りうるデータ量を増加するために、所定のメモリ（例えば、ＳＲＡＭなど）を更に搭載して、前記レイテンシの発生を抑えていた。本発明では、前記メモリを更に増加することなく、前記レイテンシの発生を防止することが可能となるため、当該メモリの増加に伴うコストを削減することが可能となる。
【００６６】
さて、前記第一のメモリコントローラ２１１が、前記第二のＤＭＡコントローラ２０７からデータを受け取ると、受け取ったデータを前記第一のＲＡＭ２０９に順次記憶させる。この場合、前記第一のメモリコントローラ２１１は、受け取ったデータの記憶を順次繰り返すため、上述した送信されるデータ量の制限は生じない。これにより、前記間接リード要求が前記直接ライト要求に変更されたとしても、当該間接リード要求と同じ処理がなされることになる。
【００６７】
このように、本発明に係る情報処理部１００ａでは、前記ＣＰＵ２０１からの要求が、前記第一のＤＭＡコントローラ２０６に前記第二のＲＡＭ２１０のデータを読み取らせて前記第一のＲＡＭ２０９に書き込ませる間接リード要求であるか否かを判定する要求判定手段３０２を備える。又、前記情報処理部１００ａは、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラ２０７に前記第二のＲＡＭ２１０のデータを前記第一のＲＡＭ２０９に直接書き込ませる直接ライト要求に変換する要求変換手段３０３と、前記直接ライト要求を前記第二のＤＭＡコントローラ２０７に送信する要求送信手段３０４とを備える。
【００６８】
これにより、前記第一のＲＡＭ２０９のデータを書き込む主体を、前記第一のＤＭＡコントローラ２０６から前記第二のＤＭＡコントローラ２０７に変換することで、当該第一のＤＭＡコントローラ２０６のデータ受け取りを省略し、レイテンシの発生を防止することが可能となる。又、従来であれば、前記第一のＤＭＡコントローラ２０６のＦＩＦＯメモリが受け取り可能なデータ量を増加するために所定のメモリを備えていたものを、本発明では、当該メモリの増加も省略することが出来るため、コストパフォーマンスを向上させることも可能となる。
【００６９】
尚、本発明の実施形態において、前記間接リード要求が発行される場合とは、前記第一のＲＡＭ２０９と前記第二のＲＡＭ２１０とに異なる種類の（画像）データが記憶される場合で、前記高速シリアルバス２０８を介してデータを転送する場合が該当する。
【００７０】
例えば、前記第一のＲＡＭ２０９に、通常のコピー機能に関するデータが記憶され、前記第二のＲＡＭ２１０に、当該コピー機能と異なる機能、例えば、ネットワーク機能により受信したデータが記憶される場合で、前記間接リード要求により、ネットワークにより受信した画像データを、前記コピー機能で画像形成するために前記第一のＲＡＭ２０９に転送する場合が該当する。
【００７１】
又、本発明の実施形態では、前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７とを高速シリアルバス２０８で接続した場合について説明したが、更にＤＭＡコントローラを高速シリアルバス２０８で接続した場合、つまり、２以上のＤＭＡコントローラを高速シリアルバス２０８を介して接続した場合であっても構わない。
【００７２】
又、本発明の実施形態では、前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７とを高速シリアルバス２０８で接続した場合であったが、当該高速シリアルバス２０８に限定される必要は無く、低速シリアルバスなどであっても構わない。
【００７３】
又、本発明の実施形態では、前記要求判定手段３０２などが、主として前記第一のＤＭＡコントローラ２０６に搭載するよう構成したが、高速シリアルバス２０８を介してデータの読み書きする主体を変更出来る構成であれば、どのＤＭＡコントローラに搭載されても構わない。
【００７４】
又、本発明の実施形態では、前記第一のＤＭＡコントローラ２０６と前記第二のＤＭＡコントローラ２０７とにそれぞれ接続されたメモリは、前記第一のＲＡＭ２０９と前記第二のＲＡＭ２１０とであったが、所定のメモリ、例えば、ＳＲＡＭ、ＤＲＡＭ、ＨＤＤなどであっても構わない。
【００７５】
又、本発明の実施形態に係る情報処理部１００ａでは、複合機１００のコピー機能について採用したが、データの直接転送を実行する必要のある機能、例えば、ファクシミリ送受信機能、プリント機能、スキャナ機能等についても同様に採用できる。
【００７６】
又、本発明の実施形態では、情報処理部１００ａを複合機１００に適用した場合について説明したが、当該情報処理部１００ａ（情報処理装置）を備えた各種画像形成装置、各種画像処理装置、各種画像加工装置、各種画像表示装置等に適用しても、同一の作用効果を奏する。
【００７７】
又、本発明の実施形態では、情報処理部１００ａの第一のＤＭＡコントローラ２０６が各手段を備えるよう構成したが、当該各手段を実現するプログラムを記憶媒体に記憶させ、当該記憶媒体を提供するよう構成しても構わない。当該構成では、前記プログラムを所定の情報処理部１００ａ或いは複合機１００に読み出させ、その情報処理部１００ａ或いは複合機１００が前記各手段を実現する。その場合、前記記録媒体から読み出されたプログラム自体が本発明の作用効果を奏する。さらに、各手段が実行するステップをハードディスクに記憶させる方法として提供することも可能である。
【産業上の利用可能性】
【００７８】
以上のように、本発明に係る情報処理装置及び情報処理方法は、複合機はもちろん、複写機、プリンタ等に有用であり、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理装置及び情報処理方法として有効である。
【符号の説明】
【００７９】
１００ 複合機
１００ａ 情報処理部
２０１ ＣＰＵ
２０６ 第一のＤＭＡコントローラ
２０７ 第二のＤＭＡコントローラ
２０８ 高速シリアルバス
２０９ 第一のＲＡＭ
２１０ 第二のＲＡＭ
２１１ 第一のメモリコントローラ
２１２ 第二のメモリコントローラ
２１３ 第一の高速シリアルＩＦコントローラ
２１４ 第二の高速シリアルＩＦコントローラ
３０１ 要求実行手段
３０２ 要求判定手段
３０３ 要求変換手段
３０４ 要求送信手段
【技術分野】
【０００１】
本発明は、情報処理装置及び情報処理方法に関し、詳しくは、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理装置及び情報処理方法に関する。
【背景技術】
【０００２】
従来のプリンタのメモリ拡張手段として、ＩＣカードにプログラムを格納し、拡張性を高めた手段が知られている。又、過去に印刷したデータを不揮発メモリに格納し、再印刷を容易にする発明が知られている。更に、外部メモリがプリンタに挿入されていることを検知し、印刷用のバッファメモリを増強する発明が知られている。
【０００３】
しかしながら、近年、プリント画像品位を向上するために、インクジェットノズルの形状がさらに微細化され、インク滴が小さくなり、高解像度印刷が可能となってきている。一方、印刷スピードの向上も求められ、使用ノズル数を増やすことによって、用紙あたりのヘッドのスキャン数を減らし、高速印刷を実現することが求められている。この場合、インクジェットヘッドコントローラにおいて、ノズル数と印刷解像度とに比例して、内部のデータ処理量が数倍になる。そのため、インクジェットヘッドコントローラに接続されているメモリにおいて、データ処理速度が間に合わず、新しい回路構成が必要となる。
【０００４】
又、インクジェットヘッド自体にも、正常なインクを吐出することが出来るとされている最大インク吐出周波数に制限がある。この最大インク吐出周波数は、インクジェットヘッドのインクタンクからヘッドへインクをリフィルする機能や、インクを吐出するために十分なエネルギーを投入するための最小ヒートパルス幅等に基づいて決められる周波数である。更に、前記最小ヒートパルス幅は、各ノズルヒータの電源電圧、抵抗値、エネルギー変換効率等に基づいて決定される。前記ヘッドの最大吐出周波数制限を満たしながら、吐出ノズルを制限した高速の多パス印刷を行い、全てのノズルを駆動するテスト印刷を行うには、多様な印刷要求に対応するインクジェットヘッドコントローラが必要であるという問題がある。
【０００５】
このような問題を解決するために、例えば、特開２０１０−１４３２０３号公報（特許文献１）には、インクジェットヘッドの多ノズルを同時吐出するためのブロック単位に分割されたデータを受け取り、データ受信後にヒートパルスによって搭載されたインクジェットヘッドにエネルギーを印加してインクを吐出させてプリント媒体に画像を形成するインクジェットプリンタが開示されている。前記インクジェットプリンタでは、従来のインクジェットヘッドコントローラに接続された第１のメモリに加え、高速シリアルバスにて接続されているインクジェットプリンタコントローラに接続されている第２のメモリにも、吐出データの一部を格納する。これにより、メモリアクセスを並列処理させるので、高速化を図るとしている。又、前記第２のメモリから、高速シリアルバス経由してアクセス（読み取り）するデータは、レイテンシが生じる。前記レイテンシとは、データの転送要求などの所定の要求を送信（発行）してから、当該要求の結果が返って来るまでに要する遅延時間のことである。ここで、前記レイテンシが生じたとしても、前記インクジェットヘッドコントローラの内部に設けられているヘッド吐出用データＳＲＡＭのコンフィグレーション（設定）を変更することで、前記第２のメモリから得られたデータを格納するエリアを拡張し、格納するカラム数を増やすことによって、ＦＩＦＯメモリとしての役割を持たせるのである。すると、前記ヘッド吐出用データＳＲＡＭには、所定量のデータを一時的に蓄積することとなり、メモリアクセス時間に余裕を持たせ、データ処理を可能とするとしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１４３２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記特許文献１に記載の発明では、ＦＩＦＯメモリとして、インクジェットヘッドコントローラの内部に所定のＳＲＡＭを予め設ける必要があるが、当該ＳＲＡＭなどのメモリは、比較的高価であるため、コストが増加するという問題がある。
【０００８】
又、前記インクジェットヘッドコントローラに限られず、どのようなコントローラであっても、前記高速シリアルバスを介してデータの読み取りが実行される場合に、前記レイテンシが生じる。これは、前記高速シリアルバスを介してデータの読み取りが実行される際に、当該データ量が、前記コントローラにより調整されて転送されるためである。
【０００９】
例えば、図５に示すように、画像形成装置５００に搭載され、所定のＣＰＵ５０１からの要求を受信し、第一のＲＡＭ５０２にデータを読み書きする第一のＤＭＡコントローラ５０３と、当該第一のＤＭＡコントローラ５０３と高速シリアルバス５０４を介して接続され、第二のＲＡＭ５０５にデータを読み書きする第二のＤＭＡコントローラ５０６とを備えた情報処理装置５００ａにおいて、前記第一のＤＭＡコントローラ５０３が、前記ＣＰＵ５０１から、前記第二のＲＡＭ５０５のデータを前記第一のＲＡＭ５０２に転送させる所定のリード要求を受信した場合は、以下のようになる。
【００１０】
即ち、前記リード要求を受信した第一のＤＭＡコントローラ５０３が、当該第一のＤＭＡコントローラ５０３側の高速シリアルバス５０４のインターフェイスである第一の高速シリアルＩＦコントローラ５０７と、前記高速シリアルバス５０４と、前記第二のＤＭＡコントローラ５０６側の第二の高速シリアルＩＦコントローラ５０８とを介して、前記第二のメモリコントローラ５０９に前記第二のＲＡＭ５０５のデータを読み取るよう指示する。当該指示を受けた第二のメモリコントローラ５０９は、前記第二のＲＡＭ５０５から所定のデータを読み取る。そして、前記第二のメモリコントローラ５０９は、読み取ったデータを、前記第二の高速シリアルＩＦコントローラ５０８と、前記高速シリアルバス５０４と、前記第一の高速シリアルＩＦコントローラ５０７とを介して、前記第一のＤＭＡコントローラ５０３に送信（転送）する。
【００１１】
ここで、前記第一のＤＭＡコントローラ５０３が、前記第二のメモリコントローラ５０９からデータを受け取る場合、自身のＦＩＦＯメモリにより自身が受け取ることが可能なデータ量に対応して、前記第二のメモリコントローラ５０９にリード要求（リードコマンド）を送信する必要がある。
【００１２】
そのため、前記第一のＤＭＡコントローラ５０３が、自身のＦＩＦＯメモリのデータ量を超えるデータ量のリード要求を前記ＣＰＵ５０１から受信した場合には、当該リード要求を分割して、分割した複数のリード要求を前記第二のメモリコントローラ５０９に順次送信することになる。すると、前記第二のメモリコントローラ５０９は、複数のリード要求をそれぞれ受け取り、それに対応するデータを前記第二のＲＡＭ５０５から順次読み取って前記第一のＤＭＡコントローラ５０３に送信する。当該第一のＤＭＡコントローラ５０３は、前記ＦＩＦＯメモリのデータ量を超えない範囲で、順次受け取ったデータを、前記第一のメモリコントローラ５１０を介して、前記第一のＲＡＭ５０２に書き込む。これにより、前記第一のＤＭＡコントローラ５０３のＦＩＦＯメモリの容量よりも大きい容量のデータが前記高速シリアルバス５０４を介して前記第一のＤＭＡコントローラ５０３に送信される場合、前記リード要求が分割されるため、上述したレイテンシが生じることになる。
【００１３】
一方、前記第二のＤＭＡコントローラ５０６が、前記第二のＲＡＭ５０５のデータを、前記第一のＤＭＡコントローラ５０３に送信することなく、前記第一のＲＡＭ５０２に直接書き込む場合、つまり、前記データの書き込みの主体が前記第一のＤＭＡコントローラ５０３でなく、前記第二のＤＭＡコントローラ５０６である場合、前記第一のＤＭＡコントローラ５０３が、当該第二のＲＡＭ５０５のデータを受け取る必要がない。そのため、前記第一のＤＭＡコントローラ５０３が、前記リード要求を分割する必要がなく、上述したレイテンシの発生を抑制する。つまり、前記高速シリアルバス５０４を介したデータの書き込み主体を変えると、前記レイテンシの発生を防止出来る可能性がある。
【００１４】
そこで、本発明は、前記問題を解決するためになされたものであり、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理装置及び情報処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するために、本発明に係る情報処理装置は、ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置を前提とし、以下の構成を採用する。
【００１６】
即ち、本発明に係る情報処理装置は、前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定手段を備える。又、前記情報処理装置は、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換手段と、前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信手段とを備える。
【００１７】
これにより、前記第二のメモリのデータを書き込む主体を、前記第一のＤＭＡコントローラから前記第二のＤＭＡコントローラに変換することで、当該第一のＤＭＡコントローラのデータ受け取りを省略し、レイテンシの発生を防止することが可能となる。又、従来であれば、前記第一のＤＭＡコントローラが受け取り可能なデータ量を増加するために所定のＦＩＦＯメモリを備えていたものを、本発明では、当該ＦＩＦＯメモリの増加も省略することが出来るため、コストパフォーマンスを向上させることも可能となる。
【００１８】
又、前記第一のＤＭＡコントローラと、前記第二のＤＭＡコントローラとは高速シリアルバスで接続しているよう構成することが出来る。
【００１９】
又、前記高速シリアルバスが、インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを使用するよう構成することが出来る。
【００２０】
又、前記情報処理装置は、画像形成装置に適用することが出来る。
【００２１】
尚、本発明は、ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置の情報処理方法として提供することが出来る。
【００２２】
即ち、本発明に係る情報処理方法は、前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定ステップを備える。又、前記情報処理方法は、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換ステップと、前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信ステップとを備える。当該構成としても、上述と同様の効果を得ることが可能となる。
【００２３】
又、本発明は、電気通信回線などを介して個別に流通する、コンピュータに実行させるためのプログラムとして提供することができる。この場合、中央演算処理装置（ＣＰＵ）が、本発明のプログラムに従ってＣＰＵ以外の各回路と協働して制御動作を実現する。
【００２４】
又、前記プログラム及びＣＰＵを用いて実現される各手段は、専用のハードウェアを用いて構成することもできる。又、当該プログラムは、ＣＤ−ＲＯＭなどのコンピュータ読み取り可能な記録媒体に記録された状態で流通させることも可能である。
【発明の効果】
【００２５】
本発明の情報処理装置及び情報処理方法によれば、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る情報処理部を備えた複合機の内部の全体構成を示す概念図である。
【図２】本発明に係る複合機及び情報処理部の制御系ハードウェアの構成を示す図である。
【図３】本発明の複合機及び情報処理部の機能ブロック図である。
【図４】本発明の実行手順を示すためのフローチャートである。
【図５】従来技術に係る複合機及び情報処理部の制御系ハードウェアの構成を示す図である。
【発明を実施するための形態】
【００２７】
以下に、添付図面を参照して、本発明の情報処理装置を備えた画像形成装置の実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。又、フローチャートにおける数字の前に付されたアルファベット「Ｓ」はステップを意味する。
【００２８】
＜画像形成装置及び情報処理装置＞
以下に、本発明に係る情報処理装置を備えた画像形成装置について説明する。
【００２９】
図１は、本発明に係る情報処理装置を備えた画像形成装置の概略模式図である。ただし、本発明に直接には関係しない各部の詳細は省略している。
【００３０】
尚、本発明の画像形成装置は、例えば、プリンタやスキャナ単体或いはプリンタ、コピー、複写機、ファックス等を備えた複合機等が該当し、コピー機能、スキャナ機能、ファクシミリ機能、プリンタ機能等を備えた画像形成装置として機能する。以下に、例えばコピーサービスを利用する場合の複合機１００（ＭＦＰ：Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）の動作を簡単に説明する。
【００３１】
ユーザが複合機１００を使用してコピー機能を実行する場合、原稿を複合機１００の上面に備えられている原稿台に載置する。続いて、ユーザが、前記複合機１００に備えられた操作部１０１（タッチパネルを含む）に、コピー機能に関連する設定条件を入力し、当該操作部１０１に設けられたスタートキーを押下すると、前記複合機１００が印刷処理を開始する。
【００３２】
前記複合機１００が印刷処理を開始すると、画像読取部１０２において、光源１０３から照射された光が、前記原稿台に置かれた原稿によって反射される。反射された光は、ミラー１０４、１０５、１０６によって撮像素子１０７に導かれる。導かれた光は前記撮像素子１０７により光電変換されて、前記原稿に対応する画像データが生成される。
【００３３】
生成された画像データは、前記複合機１００に備えられた情報処理部１００ａを介して内蔵された所定のメモリに記憶される。ここで、前記情報処理部１００ａには、複数のメモリが接続されるとともに、各メモリ毎に接続され、データの読み書きを直接実行する複数のＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラが備えられている。各ＤＭＡコントローラは、それぞれに予め設けられたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（集積回路）に搭載されるとともに、高速シリアルバスを介して相互に接続されている。前記ＤＭＡコントローラは、前記操作部１０１などの指示に応じて、自身に接続されたメモリにデータ（画像データなど）を読み書きしたり、他のＤＭＡコントローラを介して、他のメモリに前記データを読み書き（転送）したりする（後述する）。画像形成される場合に、所定のメモリから画像データが読み出されて、後述する画像形成部１０８に入力される。
【００３４】
さて、前記画像データをトナー像に変換する部分が画像形成部１０８である。前記画像形成部１０８には感光体ドラム１０９が備えられている。前記感光体ドラム１０９は、一定速度で所定の方向に回転し、その周囲には、感光体ドラム１０９の回転方向の上流側から順に、帯電器１１０、露光ユニット１１１、現像器１１２、転写器１１３、クリーニングユニット１１４などが感光体ドラム１０９に作用するように配置されている。
【００３５】
前記帯電器１１０は、前記感光体ドラム１０９の表面を一様に帯電させる。前記露光ユニット１１１は、帯電された前記感光体ドラム１０９の表面に、前記画像データに基づいてレーザーを照射し、静電潜像を形成する。前記現像器１１２は、形成された静電潜像を、トナーを用いてトナー像に変換する。形成されたトナー像は、前記転写器１１３により、記録媒体（例えば、シート）に転写される。前記クリーニングユニット１１４は、前記感光体ドラム１０９の表面に残された余分なトナーを取り除く。これらの一連のプロセスは、前記感光体ドラム１０９が回転することにより実行される。
【００３６】
前記シートは、前記複合機１００に備えられた複数の給紙カセット１１５から搬送される。搬送される時は、前記シートはピックアップローラ１１６により何れか１つの前記給紙カセット１１５から搬送路へ引き出される。前記各給紙カセット１１５には、それぞれ異なる紙種のシートが収容されており、入力された設定条件に基づいてシートが給紙される。
【００３７】
搬送路に引き出された前記シートは、搬送ローラ対１１７やレジストローラ対１１８により感光体ドラム１０９と転写器１１３の間に送り込まれる。送り込まれると、前記シートには前記転写器１１３により前記トナー像が転写され、定着装置１２０に搬送される。又、搬送ローラ対１１７によって搬送されるシートは、複合機１００の側面に備えられた手差しトレイ１１９から搬送される場合もある。
【００３８】
前記トナー像が転写されたシートが前記定着装置１２０に備えられた加熱ローラ１２１と加圧ローラ１２２の間を通過すると、前記トナー像に熱と圧力が印加されて、トナー像（可視像）がシートに定着される。前記加熱ローラ１２１の熱量は、当該加熱ローラ１２１の回転軸の外周に設けられ、当該加熱ローラ１２１を加熱する定着ヒータ１２４を介し、紙種に応じて最適に設定され、前記定着が適切に行われる。
【００３９】
前記トナー像がシートに定着されて画像形成が終了し、当該シートは印刷物として複合機１００の側壁に設けられた排紙トレイ１２３に積載され、収容される。
【００４０】
前記手順により、複合機１００はコピー機能をユーザに提供する。又、複合機１００が他の機能を提供する場合は、例えば、上述した画像読取部１０２、画像形成部１０８などが駆動して提供する。
【００４１】
次に、図２を用いて、複合機１００及び情報処理部１００ａの制御系ハードウェアの構成を説明する。図２は、本発明に係る複合機１００及び情報処理部１００ａの制御系ハードウェアの構成を示す図である。ただし、本発明に直接には関係しない各部の詳細は省略している。
【００４２】
複合機１００の制御回路は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１、（複合機１００用）ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２０３、各駆動部に対応するドライバ２０４を内部バス２０５によって接続している。
【００４３】
前記ＣＰＵ２０１は、例えば、前記ＲＡＭ２０３を作業領域として利用し、前記ＲＯＭ２０２等に記憶されているプログラムを実行し、当該実行結果に基づいて前記ドライバ２０４からのデータや指示を授受し、上記図１に示した各駆動部の動作を制御する。
【００４４】
又、制御回路の内部バス２０５には、前記ＲＡＭ２０３とは別個に設けられた所定のメモリ（ここでは、ＲＡＭ）にデータを直接転送（送受信）する情報処理部１００ａの制御回路が接続されている。前記ＣＰＵ２０１は、前記内部バス２０５を介して前記情報処理部１００ａへデータや要求（コマンド、指示）を送信したり、当該情報処理部１００ａからデータや要求を受信したりする。
【００４５】
又、情報処理部１００ａの制御回路には、前記データ直接転送（ＤＭＡ）を実行する第一のＤＭＡコントローラ２０６と、第二のＤＭＡコントローラ２０７とが、高速シリアルバス２０８を介して接続されている。前記高速シリアルバス２０８は、インターフェイスとして、例えば、ＰＣＩ−Ｅｐｒｅｓｓ（ＰＣＩｅ）が使用される。
【００４６】
前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７には、別個に設けられた第一のＲＡＭ２０９（第一のメモリ）、第二のＲＡＭ２１０（第二のメモリ）が、第一のメモリコントローラ２１１と、第二のメモリコントローラ２１２とを介して、それぞれ接続されている。前記第一のメモリコントローラ２１１、前記第二のメモリコントローラ２１２は、各ＲＡＭ２０９、２１０のメモリアドレスを制御し、データの読み書きを実行する。
【００４７】
前記高速シリアルバス２０８の第一のＤＭＡコントローラ２０６側には、インターフェイスとして第一の高速シリアルＩＦコントローラ２１３が設けられるとともに、前記高速シリアルバス２０８の第二のＤＭＡコントローラ２０７側には、第二の高速シリアルＩＦコントローラ２１４が設けられる。前記第一の高速シリアルＩＦコントローラ２１３は、前記高速シリアルバス２０８から送信されるデータが前記第一のＤＭＡコントローラ２０６に送信される場合に、当該データの量を所定量に調整しながら、当該第一のＤＭＡコントローラ５０３へ送信する。前記第二の高速シリアルＩＦコントローラ２１４も同様である。
【００４８】
尚、前記第一のＤＭＡコントローラ２０６、前記第一のメモリコントローラ２１１、前記第一の高速シリアルＩＦコントローラ２１３は、内部バス２１５を介して接続され、第一のＡＳＩＣ２１６を構成する。又、前記第二のＤＭＡコントローラ２０７、前記第二のメモリコントローラ２１２、前記第二の高速シリアルＩＦコントローラ２１４は、内部バス２１７を介して接続され、第一のＡＳＩＣ２１８を構成する。
【００４９】
又、前記第一のＤＭＡコントローラ２０６は、所定のプログラムを実行することで、後述する各手段（図３）を実現する。
【００５０】
＜本発明の実施形態＞
次に、図３、図４を参照しながら、本発明の実施形態に係る構成及び実行手順について説明する。図３は、本発明の複合機及び情報処理部の機能ブロック図である。図４は、本発明の実行手順を示すためのフローチャートである。
【００５１】
ユーザが、コピー機能に関する所定の条件（画像データの読み取り）を複合機１００に入力すると、当該複合機１００のＣＰＵ２０１が、当該条件を受け付け、そして、情報処理部１００ａを介して第一のＲＡＭ２０９又は第二のＲＡＭ２１０のデータの転送（送受信）をする場合に、当該情報処理部１００ａに対する所定の要求を発行する（図４：Ｓ１０１）。
【００５２】
次に、前記ＣＰＵ２０１は、前記発行した要求を、当該ＣＰＵ２０１と直接接続されている前記情報処理部１００ａの第一のＤＭＡコントローラ２０６に送信する。すると、前記第一のＤＭＡコントローラ２０６の要求実行手段３０１は、前記要求を受信して（図４：Ｓ１０２）、その旨を要求判定手段３０２に通知する。当該通知を受けた要求判定手段３０２は、前記要求が、前記第一のＤＭＡコントローラ２０６に前記第二のＲＡＭ２１０のデータを読み取らせて前記第一のＲＡＭ２０９に書き込ませる間接リード要求であるか否かを判定する（図４：Ｓ１０３）。
【００５３】
前記判定方法は、どのような方法でも構わないが、例えば、前記第一のＲＡＭ２０９のメモリアドレス、前記第二のＲＡＭ２１０のメモリアドレスなど、前記第一のＲＡＭ２０９に前記第二のＲＡＭ２１０のデータを書き込ませる間接リード要求であることを特徴付ける情報を予め所定のメモリに記憶させておき、前記要求判定手段３０２が、前記受信した要求の情報と、当該メモリに記憶された情報とを比較し、当該受信した要求に、当該情報が含まれるか否か照合することで、前記受信した要求が前記間接リード要求であるか否かを判定する。
【００５４】
前記判定の結果、前記要求の情報に、前記間接リード要求であることを特徴付ける情報が含まれていない場合に、前記要求判定手段３０２は、当該要求が当該間接リード要求でないと判定し（図４：Ｓ１０３ＮＯ）、その旨を前記要求実行手段３０１に通知する。当該通知を受けた要求実行手段３０１は、前記受信した要求に従って前記第一のＲＡＭ２０９又は前記第二のＲＡＭ２１０へのデータ直接転送を実行する（図４：Ｓ１０４）。
【００５５】
例えば、前記間接リード要求でない要求が、前記第一のＲＡＭ２０９に所定のデータを書き込む要求である場合、前記要求実行手段３０１は、当該要求に係るデータを第一のメモリコントローラ２１１に送信する。当該データを受信した第一のメモリコントローラ２１１は、前記第一のＲＡＭ２０９のメモリアドレスの指定を制御して、当該データを当該第一のＲＡＭ２０９に直接書き込む。これにより、前記要求が実行される。
【００５６】
一方、Ｓ１０３において、前記判定の結果、前記要求の情報に、前記間接リード要求であることを特徴付ける情報が含まれる場合に、前記要求判定手段３０２は、当該要求が当該間接リード要求であると判定し（図４：Ｓ１０３ＹＥＳ）、その旨を要求変換手段３０３に通知する。当該通知を受けた要求変換手段３０３は、前記間接リード要求を、前記第二のＤＭＡコントローラ２０７に前記第二のＲＡＭ２１０のデータを前記第一のＲＡＭ２０９に直接書き込ませる直接ライト要求に変換する（図４：Ｓ１０５）。
【００５７】
前記変換方法は、どのような方法でも構わないが、例えば、前記第一のＲＡＭ２０９のメモリアドレス、書き込み方向、前記第二のＲＡＭ２１０のメモリアドレス、読み取り方向など、前記第二のＲＡＭ２１０のデータの読み取りから前記第一のＲＡＭ２０９のデータの書き込みに変換するために必要な情報を予め所定のメモリに記憶させておく。次に、前記要求変換手段３０３が、前記判定した間接リード要求の内容のうち、前記第二のＲＡＭ２１０の先頭アドレス、読み取り方向、サイズなどに、前記第一のＲＡＭ２０９の先頭アドレス、書き込み方向、サイズなどを追加調整して、前記第一のＤＭＡコントローラ２０６による前記第二のＲＡＭ２０１のデータの読み取りから、前記第二のＤＭＡコントローラ２０７による前記第二のＲＡＭ２０１のデータの前記第一のＲＡＭ２０９への書き込みに変更して、前記直接ライト要求に変更（置換）する。これにより、前記間接リード要求におけるデータの読み書きの主体を前記第一のＤＭＡコントローラ２０６から、第二のＤＭＡコントローラ２０７に変換することが可能となる。
【００５８】
さて、前記要求変換手段３０３が、前記間接リード要求を前記直接ライト要求に変換すると、その旨を要求送信手段３０４に通知する。当該通知を受けた要求送信手段３０４は、前記直接ライト要求を、データの読み書きの主体となる第二のＤＭＡコントローラ２０７に送信する（図４：Ｓ１０６）。
【００５９】
ここで、前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７とは、高速シリアルバス２０８（及びそのインターフェイス）を介して接続されている。そのため、前記第一のＤＭＡコントローラ２０６の要求送信手段３０４は、前記直接ライト要求を、第一の高速シリアルＩＦコントローラ２１３、高速シリアルバス２０８、第二の高速シリアルＩＦコントローラ２１４を介して、前記第二のＤＭＡコントローラ２０７に送信することになる。
【００６０】
次に、前記直接ライト要求を受信した第二のＤＭＡコントローラ２０７は、当該直接ライト要求に従って前記第二のＲＡＭ２１０から前記第一のＲＡＭ２０９に対するデータ直接転送を実行する（図４：Ｓ１０４）。
【００６１】
具体的には、前記第二のＤＭＡコントローラ２０７は、第二のメモリコントローラ２１２に、前記直接ライト要求に係るデータを第二のＲＡＭ２１０から読み取るよう指示する。当該指示を受けた第二のメモリコントローラ２１２は、前記第二のＲＡＭ２１０のメモリアドレスの指定を制御して、前記第二のＲＡＭ２１０から前記データを読み出し、前記第二のＤＭＡコントローラ２０７に送信する。
【００６２】
ここで、前記第二のＤＭＡコントローラ２０７は、前記データを受信すると、前記直接ライト要求に基づき、前記第一の高速シリアルＩＦコントローラ２１３、前記高速シリアルバス２０８、前記第二の高速シリアルＩＦコントローラ２１４を介して、受信したデータを前記第一のメモリコントローラ２１１に直接送信する。
【００６３】
つまり、前記第一のＤＭＡコントローラ２０６が、自身のＦＩＦＯメモリを利用して、前記第二のＤＭＡコントローラ２０７から前記データを受け取り、受け取ったデータを前記第一のメモリコントローラ２１１に送信するというステップが省略される。
【００６４】
すると、前記第一のＤＭＡコントローラ２０６が前記高速シリアルバス２０８を介してデータを受け取る際に生じる転送データ量の制限、言い換えると、レイテンシが発生しなくなる。これにより、前記レイテンシの発生によるパフォーマンスの低下を防止することが可能となる。
【００６５】
又、従来技術では、前記第一のＤＭＡコントローラ２０６のＦＩＦＯメモリが受け取りうるデータ量を増加するために、所定のメモリ（例えば、ＳＲＡＭなど）を更に搭載して、前記レイテンシの発生を抑えていた。本発明では、前記メモリを更に増加することなく、前記レイテンシの発生を防止することが可能となるため、当該メモリの増加に伴うコストを削減することが可能となる。
【００６６】
さて、前記第一のメモリコントローラ２１１が、前記第二のＤＭＡコントローラ２０７からデータを受け取ると、受け取ったデータを前記第一のＲＡＭ２０９に順次記憶させる。この場合、前記第一のメモリコントローラ２１１は、受け取ったデータの記憶を順次繰り返すため、上述した送信されるデータ量の制限は生じない。これにより、前記間接リード要求が前記直接ライト要求に変更されたとしても、当該間接リード要求と同じ処理がなされることになる。
【００６７】
このように、本発明に係る情報処理部１００ａでは、前記ＣＰＵ２０１からの要求が、前記第一のＤＭＡコントローラ２０６に前記第二のＲＡＭ２１０のデータを読み取らせて前記第一のＲＡＭ２０９に書き込ませる間接リード要求であるか否かを判定する要求判定手段３０２を備える。又、前記情報処理部１００ａは、前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラ２０７に前記第二のＲＡＭ２１０のデータを前記第一のＲＡＭ２０９に直接書き込ませる直接ライト要求に変換する要求変換手段３０３と、前記直接ライト要求を前記第二のＤＭＡコントローラ２０７に送信する要求送信手段３０４とを備える。
【００６８】
これにより、前記第一のＲＡＭ２０９のデータを書き込む主体を、前記第一のＤＭＡコントローラ２０６から前記第二のＤＭＡコントローラ２０７に変換することで、当該第一のＤＭＡコントローラ２０６のデータ受け取りを省略し、レイテンシの発生を防止することが可能となる。又、従来であれば、前記第一のＤＭＡコントローラ２０６のＦＩＦＯメモリが受け取り可能なデータ量を増加するために所定のメモリを備えていたものを、本発明では、当該メモリの増加も省略することが出来るため、コストパフォーマンスを向上させることも可能となる。
【００６９】
尚、本発明の実施形態において、前記間接リード要求が発行される場合とは、前記第一のＲＡＭ２０９と前記第二のＲＡＭ２１０とに異なる種類の（画像）データが記憶される場合で、前記高速シリアルバス２０８を介してデータを転送する場合が該当する。
【００７０】
例えば、前記第一のＲＡＭ２０９に、通常のコピー機能に関するデータが記憶され、前記第二のＲＡＭ２１０に、当該コピー機能と異なる機能、例えば、ネットワーク機能により受信したデータが記憶される場合で、前記間接リード要求により、ネットワークにより受信した画像データを、前記コピー機能で画像形成するために前記第一のＲＡＭ２０９に転送する場合が該当する。
【００７１】
又、本発明の実施形態では、前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７とを高速シリアルバス２０８で接続した場合について説明したが、更にＤＭＡコントローラを高速シリアルバス２０８で接続した場合、つまり、２以上のＤＭＡコントローラを高速シリアルバス２０８を介して接続した場合であっても構わない。
【００７２】
又、本発明の実施形態では、前記第一のＤＭＡコントローラ２０６と、前記第二のＤＭＡコントローラ２０７とを高速シリアルバス２０８で接続した場合であったが、当該高速シリアルバス２０８に限定される必要は無く、低速シリアルバスなどであっても構わない。
【００７３】
又、本発明の実施形態では、前記要求判定手段３０２などが、主として前記第一のＤＭＡコントローラ２０６に搭載するよう構成したが、高速シリアルバス２０８を介してデータの読み書きする主体を変更出来る構成であれば、どのＤＭＡコントローラに搭載されても構わない。
【００７４】
又、本発明の実施形態では、前記第一のＤＭＡコントローラ２０６と前記第二のＤＭＡコントローラ２０７とにそれぞれ接続されたメモリは、前記第一のＲＡＭ２０９と前記第二のＲＡＭ２１０とであったが、所定のメモリ、例えば、ＳＲＡＭ、ＤＲＡＭ、ＨＤＤなどであっても構わない。
【００７５】
又、本発明の実施形態に係る情報処理部１００ａでは、複合機１００のコピー機能について採用したが、データの直接転送を実行する必要のある機能、例えば、ファクシミリ送受信機能、プリント機能、スキャナ機能等についても同様に採用できる。
【００７６】
又、本発明の実施形態では、情報処理部１００ａを複合機１００に適用した場合について説明したが、当該情報処理部１００ａ（情報処理装置）を備えた各種画像形成装置、各種画像処理装置、各種画像加工装置、各種画像表示装置等に適用しても、同一の作用効果を奏する。
【００７７】
又、本発明の実施形態では、情報処理部１００ａの第一のＤＭＡコントローラ２０６が各手段を備えるよう構成したが、当該各手段を実現するプログラムを記憶媒体に記憶させ、当該記憶媒体を提供するよう構成しても構わない。当該構成では、前記プログラムを所定の情報処理部１００ａ或いは複合機１００に読み出させ、その情報処理部１００ａ或いは複合機１００が前記各手段を実現する。その場合、前記記録媒体から読み出されたプログラム自体が本発明の作用効果を奏する。さらに、各手段が実行するステップをハードディスクに記憶させる方法として提供することも可能である。
【産業上の利用可能性】
【００７８】
以上のように、本発明に係る情報処理装置及び情報処理方法は、複合機はもちろん、複写機、プリンタ等に有用であり、シリアルバスを介してデータが転送される場合であっても、メモリを増加することなく、レイテンシの発生を防止することが可能な情報処理装置及び情報処理方法として有効である。
【符号の説明】
【００７９】
１００ 複合機
１００ａ 情報処理部
２０１ ＣＰＵ
２０６ 第一のＤＭＡコントローラ
２０７ 第二のＤＭＡコントローラ
２０８ 高速シリアルバス
２０９ 第一のＲＡＭ
２１０ 第二のＲＡＭ
２１１ 第一のメモリコントローラ
２１２ 第二のメモリコントローラ
２１３ 第一の高速シリアルＩＦコントローラ
２１４ 第二の高速シリアルＩＦコントローラ
３０１ 要求実行手段
３０２ 要求判定手段
３０３ 要求変換手段
３０４ 要求送信手段
【特許請求の範囲】
【請求項１】
ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置において、
前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定手段と、
前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに直接書き込ませる直接ライト要求に変換する要求変換手段と、
前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信手段と
を備えることを特徴とする情報処理装置。
【請求項２】
前記第一のＤＭＡコントローラと、前記第二のＤＭＡコントローラとは高速シリアルバスで接続している
請求項１に記載の情報処理装置。
【請求項３】
前記高速シリアルバスが、インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを使用する
請求項２に記載の情報処理装置。
【請求項４】
請求項１−３のいずれか一項に記載の情報処理装置を備えた画像形成装置。
【請求項５】
ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置の情報処理方法において、
前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定ステップと、
前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換ステップと、
前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信ステップと
を備えることを特徴とする情報処理方法。
【請求項６】
請求項５に記載の情報処理方法をコンピュータに実行させるためのプログラム。
【請求項７】
請求項６に記載のプログラムを記憶したコンピュータに読み取り可能な記憶媒体。
【請求項１】
ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置において、
前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定手段と、
前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに直接書き込ませる直接ライト要求に変換する要求変換手段と、
前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信手段と
を備えることを特徴とする情報処理装置。
【請求項２】
前記第一のＤＭＡコントローラと、前記第二のＤＭＡコントローラとは高速シリアルバスで接続している
請求項１に記載の情報処理装置。
【請求項３】
前記高速シリアルバスが、インターフェイスとしてＰＣＩ−Ｅｘｐｒｅｓｓを使用する
請求項２に記載の情報処理装置。
【請求項４】
請求項１−３のいずれか一項に記載の情報処理装置を備えた画像形成装置。
【請求項５】
ＣＰＵからの要求を受信して、第一のメモリにデータを読み書きする第一のＤＭＡコントローラと、当該第一のＤＭＡコントローラと接続され、第二のメモリにデータを読み書きする第二のＤＭＡコントローラとを含む情報処理装置の情報処理方法において、
前記ＣＰＵからの要求が、前記第一のＤＭＡコントローラに前記第二のメモリのデータを読み取らせて前記第一のメモリに書き込ませる間接リード要求であるか否かを判定する要求判定ステップと、
前記要求が前記間接リード要求である場合に、当該間接リード要求を、前記第二のＤＭＡコントローラに前記第二のメモリのデータを前記第一のメモリに書き込ませる直接ライト要求に変換する要求変換ステップと、
前記直接ライト要求を前記第二のＤＭＡコントローラに送信する要求送信ステップと
を備えることを特徴とする情報処理方法。
【請求項６】
請求項５に記載の情報処理方法をコンピュータに実行させるためのプログラム。
【請求項７】
請求項６に記載のプログラムを記憶したコンピュータに読み取り可能な記憶媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−７３４２５（Ｐ２０１３−７３４２５Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１２０１９（Ｐ２０１１−２１２０１９）
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００６１５０）京セラドキュメントソリューションズ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００６１５０）京セラドキュメントソリューションズ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]