情報処理装置
【課題】情報処理装置のシステム本体から供給可能な電力容量に応じて、外部デバイスをそのシステムに接続するためのポートを制限する情報処理装置及び電源供給制御方法を提供すること。
【解決手段】本発明の一実施形態に係る情報処理装置（１００）は、情報処理装置から電源が供給され、外部デバイス（２０８、２０９、２１１、２１２）が接続される複数のインターフェースポート（２１５〜２１８）と、インターフェースポートに外部デバイスが接続されたことを検出するデバイス検出手段（２２６〜２２９）と、情報処理装置の電力許容値と使用中の外部デバイスの総電力量とインターフェースポートに接続される外部デバイスの電力容量とに基づいて、デバイス検出手段により検出されたインターフェースポートに接続された外部デバイスに電源を供給するか否かを制御する電源制御手段（２２５）とを具備する。
【解決手段】本発明の一実施形態に係る情報処理装置（１００）は、情報処理装置から電源が供給され、外部デバイス（２０８、２０９、２１１、２１２）が接続される複数のインターフェースポート（２１５〜２１８）と、インターフェースポートに外部デバイスが接続されたことを検出するデバイス検出手段（２２６〜２２９）と、情報処理装置の電力許容値と使用中の外部デバイスの総電力量とインターフェースポートに接続される外部デバイスの電力容量とに基づいて、デバイス検出手段により検出されたインターフェースポートに接続された外部デバイスに電源を供給するか否かを制御する電源制御手段（２２５）とを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続される外部デバイスに対して電力を供給するインターフェース用の複数のポートを備えた情報処理装置及び電源供給制御方法に関する。
【背景技術】
【０００２】
一般に、パーソナルコンピュータ（ＰＣ）のような情報処理装置には、外部デバイス（周辺機器）との接続又は機能の拡張を行えるよう、様々なインターフェースが備えられている。これらのインターフェースの中には、ポートを介して接続される外部デバイスに対して、データに関わる信号の送受を行うだけでなく、ＰＣシステム本体側から電力を供給する（電源供給を行う）タイプのものがある。こうしたタイプのインターフェースには、例えば、ＵＳＢやＩＥＥＥ１３９４、ＰＳ／２等がある。
【０００３】
上記のようなインターフェースを介してＰＣシステムに接続される複数の外部デバイスの電源供給を制御するために、当該複数の外部デバイスにより消費される電流の和が所定の値を超えた場合に、これら外部デバイスへの電源供給を停止する技術が提案されている（特許文献１参照）。
【０００４】
また、想定外の過電流を消費する記録媒体が記録装置に接続されたときに、その記録媒体への電源供給を停止する技術が提案されている（特許文献２参照）。
【０００５】
近年では、シリアルＡＴＡ（ｅＳＡＴＡ）デバイスを外部からＰＣシステムに接続するために、ｅＳＡＴＡインターフェース（ポート）を備えたノートブック型ＰＣ製品が開発され、市場に多く出回っている。現状のｅＳＡＴＡ規格では、図１４に示されるように、（Ｔｘ，Ｒｘ，ＧＮＤ）のみがＰＣシステムと接続され、ｅＳＡＴＡデバイスに対して、電源電圧は当該システムの外部から供給されるという仕様になっている。
【０００６】
そこで、ｅＳＡＴＡ規格の拡張仕様であるｅＳＡＴＡｐという仕様が検討されており、図１５に示されるように、ＰＣシステムから電源供給を可能とする仕様となる予定となっている。
【０００７】
従来のＰＣシステムでは、ｅＳＡＴＡｐ規格と同様に、ＰＣシステムから電源を供給するインターフェースが存在する。このインターフェースの一例はＵＳＢインターフェースポートであり、ＰＣシステムからの電源供給により、Ｂｕｓ ＰｏｗｅｒｅｄをサポートしたＵＳＢデバイスを動作させることができる。最近では、外部ＵＳＢデバイス及びｅＳＡＴＡデバイスは、２．５［Ａ］を消費するような大電力を要求するものも出回ってきている。図１６に示されるように、今後、外部ＵＳＢデバイスに加えて、ｅＳＡＴＡｐデバイスをＰＣシステムがサポートするようになれば、ＰＣシステム全体の電力供給量不足が懸念される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２１６２８７号公報
【特許文献２】特開２００４−２９８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このような状況に対処するために、単純にＰＣシステムの電力容量を増大させることも検討されるべきではあるが、これによって、コストアップやＡＣアダプタ容積の増大、ＰＣシステム本体のサイズアップが生じ得るため、ユーザにとっては不利益となるおそれがある。
【００１０】
本発明は、上述の事情を鑑みてなされたものであり、情報処理装置本体から供給可能な電力容量に応じて、外部デバイスをその情報処理装置に接続するためのポートを制限する情報処理装置及び電源供給制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の課題を解決するため、本発明の一態様は、情報処理装置であって、前記情報処理装置から電源が供給され、外部デバイスが接続される複数のインターフェースポートと、前記インターフェースポートに前記外部デバイスが接続されたことを検出するデバイス検出手段と、前記情報処理装置の電力許容値と使用中の外部デバイスの総電力量と前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御する電源供給制御手段とを具備することを特徴とする。
【００１２】
また、本発明の別の態様は、外部デバイスが接続される複数のインターフェースポートを有する情報処理装置において、前記情報処理装置からの前記複数のインターフェースポートに対する電源供給を制御する電源供給制御方法であって、前記情報処理装置はデバイス検出手段と電源制御手段とを含み、前記電源供給制御方法は、前記デバイス検出手段が、前記インターフェースポートに前記外部デバイスが接続されたことを検出するステップと、前記電源制御手段が、前記情報処理装置の電力許容値と使用中の外部デバイスの総電力量と前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御するステップとを具備することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、情報処理装置本体から供給可能な電力容量に応じて、外部デバイスをその情報処理装置に接続するためのポートを制限することが可能な情報処理装置及び電源供給制御方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る情報処理装置の外観を示す斜視図。
【図２】図１の情報処理装置のシステム構成を示すブロック図。
【図３】図１の情報処理装置に設けられた各ポートに接続される外部デバイスを検出するためのデバイス検出回路の一例を示す回路図。
【図４】図１の情報処理装置に設けられたポートに接続された外部デバイスの使用電力量を判定し、ポートに対する電源供給制御を行う電源供給制御回路の一例を示す回路図。
【図５】図４のデバイス検出回路の出力部分と等価の回路の一例を示す回路図。
【図６】システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときに電源コントローラに入力される中間電位との関係の一例を示す図。
【図７】システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときに電源コントローラに入力される中間電位との関係の別の例を示す図。
【図８】図１の情報処理装置における、電源供給制御に関する動作の一例を示すフローチャート。
【図９】図１の情報処理装置に設けられた未使用ポートに外部デバイスが接続される際に、その未使用ボートが使用できない旨が表示される画面の一例を示す図。
【図１０】図１の情報処理装置に設けられた各ポートのステータスが表示される画面の一例を示す図。
【図１１】図１の情報処理装置で使用するポート（外部デバイス）を選択するために表示される画面の一例を示す図。
【図１２】図１の情報処理装置に設けられた各ポートに接続される外部デバイスを検出するためのデバイス検出回路の別の例を示す回路図。
【図１３】図１の情報処理装置に設けられたポートに接続された外部デバイスの使用電力量を判定し、ポートに対する電源供給制御を行う電源供給制御回路の別の例を示す回路図。
【図１４】ｅＳＡＴＡ規格に準拠する外部デバイスと情報処理装置との間の通信を示す概略説明図。
【図１５】ｅＳＡＴＡｐ規格に準拠する外部デバイスと情報処理装置との間の通信を示す概略説明図。
【図１６】複数の外部デバイスと情報処理装置との間の電源供給を示す概略説明図。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１６】
まず、図１及び図２を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えばバッテリ駆動可能な携帯型ノートブック型パーソナルコンピュータ１００（以下、コンピュータ１００と省略する）として実現される。
【００１７】
図１は、ディスプレイユニットを開いた状態におけるコンピュータ１００の斜視図である。コンピュータ１００は、本体ユニット１０１とディスプレイユニット１０２とから構成される。ディスプレイユニット１０２には、ＬＣＤ（Liquid Crystal Display）１０３から構成される表示装置が組み込まれている。ＬＣＤ１０３の表示部は、ディスプレイユニット１０２のほぼ中央に配置されている。
【００１８】
ディスプレイユニット１０２は、本体ユニット１０１に支持されており、本体ユニット１０１の上面が露出される開放位置と本体ユニット１０１の上面を覆う閉塞位置との間を本体ユニット１０１に対して回動自在に取り付けられている。本体ユニット１０１は、薄い箱形の筐体を有しており、本体ユニット１０１の上面には、コンピュータ１００をパワーオン／オフするための電源スイッチ１０４、キーボード（ＫＢ）１０５、及びタッチパッド１０６等が配置されている。
【００１９】
また、本体ユニット１０１の例えば左側面には、各々に各種デバイスがそれぞれ取り外し自在に接続可能な２つの接続ポート１０７、１０８が設けられている。これら接続ポート１０７、１０８の各々は、例えば、ＵＳＢ規格に準拠したコネクタから構成されている。これら接続ポート１０７、１０８の各々には、必要に応じて、例えばＵＳＢ規格に準拠したデバイス（ＵＳＢデバイス）やｅＳＡＴＡｐ規格に準拠したデバイス（ｅＳＡＴＡｐデバイス）を接続することができる。
【００２０】
図２は、コンピュータ１００のシステム構成を示すブロック図である。
【００２１】
図２に示されるように、コンピュータ１００は、ＬＣＤ１０３、電源スイッチ１０４、キーボード１０５、タッチパッド１０６、ＣＰＵ２０１、メインメモリ２０２、ノースブリッジ２０３、グラフィクスコントローラ２０４、ビデオメモリ（ＶＲＡＭ）２０５、サウスブリッジ２０６、ＵＳＢコントローラ２０７、ＵＳＢデバイス２０８、２０９、ＡＴＡコントローラ２１０、ハードディスクドライブ（ＨＤＤ）２１１、光ディスクドライブ（ＯＤＤ）２１２、ＢＩＯＳ−ＲＯＭ２１３、組み込みコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）２１４、電源回路２２１、バッテリ２２２、ＡＣアダプタ２２３、電源コントローラ（ＰＳＣ）２２４、電源供給制御回路２２５、及びデバイス検出回路２２６〜２２９等を備えている。
【００２２】
ＣＰＵ２０１は、コンピュータ１００の動作全般を制御するプロセッサである。ＣＰＵ２０１は、メインメモリ２０２にロードされたＯＳ及び各種アプリケーションプログラムを実行する。このＯＳ及び各種アプリケーションプログラムは、ＨＤＤ２１１に搭載される磁気ディスク記憶媒体（ハードディスク）や、ＯＤＤ２１２に装填される光ディスク記憶媒体に記憶されており、これら記憶媒体からメインメモリ２０２にロードされる。
【００２３】
また、ＣＰＵ２０１は、ＢＩＯＳ−ＲＯＭ２１３に格納されたＢＩＯＳプログラム２３０（以下、ＢＩＯＳと呼ぶ）も実行する。ＢＩＯＳ−ＲＯＭ２１３は、プログラム書き換え可能なように、フラッシュＥＥＰＲＯＭのような不揮発性メモリの形態をとる。
【００２４】
ＢＩＯＳ２３０は、コンピュータ１００の各種ハードウェアコンポーネントを制御するプログラムであり、コンピュータ１００の起動時に、ＢＩＯＳ−ＲＯＭ２１３から読み出される。
【００２５】
ノースブリッジ２０３は、ＣＰＵ２０１のローカルバスと、サウスブリッジ２０６とを接続するブリッジデバイスである。ノースブリッジ２０３は、メインメモリ２０２をアクセス制御するメモリコントローラを備えている。また、ノースブリッジ２０３は、ＡＧＰ（Accelerated Graphics Port）バスを介してグラフィクスコントローラ２０４と通信する。
【００２６】
グラフィクスコントローラ２０４は、コンピュータ１００のディスプレイモニタとして使用されるＬＣＤ１０３を制御するコントローラである。このグラフィクスコントローラ２０４は、ＯＳまたはアプリケーションプログラムによってＶＲＡＭ２０５に書き込まれた表示データに対応する映像信号を、ＬＣＤ１０３に出力する。
【００２７】
サウスブリッジ２０６は、ＬＰＣ（Low Pin Count）バス及びＰＣＩ（Peripheral Component Interconnect）バス上の各デバイスを制御する。また、サウスブリッジ２０６は、ＵＳＢデバイス２０８、２０９を制御するためのＵＳＢコントローラ２０７と、ＨＤＤ２１１及びＯＤＤ２１２を制御するためのＡＴＡコントローラ２１０とを内蔵している。なお、本実施形態では、ＨＤＤ２１１及びＯＤＤ２１２は、ｅＳＡＴＡｐ規格に準拠したｅＳＡＴＡｐデバイスであると想定している。
【００２８】
ノースブリッジ２０３とサウスブリッジ２０６との間にはＰＣＩバスが設けられており、ＵＳＢコントローラ２０７やＡＴＡコントローラ２１０等は、ＰＣＩバスに接続されてもよい。
【００２９】
ＵＳＢコントローラ２０７は、信号線を介して、ＵＳＢインターフェースのポート２１５、２１６と個別に接続されている。このＵＳＢコントローラ２０７は、ポート２１５、２１６を介して接続される外部デバイスとＣＰＵ２０１との間でＵＳＢ規格に基づくデータ処理を行う。
【００３０】
ＡＴＡコントローラ２１０は、信号線を介して、ｅＳＡＴＡｐインターフェースのポート２１７、２１８と個別に接続されている。このＡＴＡコントローラ２１０は、ポート２１７、２１８を介して接続される外部デバイスとＣＰＵ２０１との間でｅＳＡＴＡｐ規格に基づくデータ処理を行う。
【００３１】
ＨＤＤ２１１は、ハードディスクコントローラ及び磁気ディスク記憶媒体を有する記憶装置である。この磁気ディスク記憶媒体には、ＯＳを含む各種ソフトウェア及び各種データが格納される。ＯＤＤ２１２は、ＤＶＤタイトルのようなビデオコンテンツが格納されたＤＶＤや音楽データが格納されたＣＤ等の記憶媒体を駆動するためのドライブユニットである。
【００３２】
ＥＣ／ＫＢＣ２１４は、サウスブリッジ２０６に接続されており、電力管理のための組み込みコントローラ（ＥＣ）と、キーボード１０５及びタッチパッド１０６を制御するためのキーボードコントローラ（ＫＢＣ）とが集積された１チップマイクロコンピュータである。ＥＣ／ＫＢＣ２１０は、コンピュータ１００の電源がオンされているかオフされているかに関わらず、電源回路２２１からの電力によって常時電源がオンされている。このＥＣ／ＫＢＣ２１４は、ユーザによる電源スイッチ１０４の操作に応答して、電源回路２２１と協働してコンピュータ１００の電源をオン／オフする。
【００３３】
電源コントローラ（ＰＳＣ）２２４は、ＥＣ／ＫＢＣ２１４からの指示に応じ、電源回路２２１に対して必要な電力の供給及び停止を行う。また、ＰＳＣ２２４は、システム電力許容量と使用中の外部デバイスの総電力容量とポートに接続されることになる外部デバイスの電力容量とに基づいて、当該ポート（に接続される外部デバイス）に電力を供給できるか否かを判定し、そのポートに対する電力の供給及び停止を行う。
【００３４】
電源回路２２１は、ＥＣ／ＫＢＣ２１４及びＰＳＣ２２４の制御の下、本体ユニット１０１内に設けられたバッテリ２２２からの電力、またはＡＣアダプタ２２３を介して供給される外部電源からの電力を用いて、ポート（に接続される外部デバイス）に対して所定の電圧（例えば５［Ｖ］）を供給する。
【００３５】
電源供給制御回路２２５には、外部デバイスが接続されるポートの数と同数のデバイス検出回路２２６〜２２９（本実施形態では４つ）と、ＰＳＣ２２４とが含まれる。電源供給制御回路２２５は、電源線を介して２つのＵＳＢインターフェース（ポート２１５、２１６）及びｅＳＡＴＡｐインターフェース（ポート２１７、２１８）に接続される外部デバイスに対して電力（例えば５［Ｖ］）を供給しつつ、当該ポート群（に接続される外部デバイス）で消費される電流を制御する。
【００３６】
デバイス検出回路２２６〜２２９は、対応するポート２１５〜２１８に外部デバイスが接続されたか否かを検出し、外部デバイスが検出された場合、外部デバイスが接続されたことを示すデバイス検出信号をＰＳＣ２２４に供給する。
【００３７】
図３は、コンピュータ１００に設けられた各ポートに接続される外部デバイスを検出するためのデバイス検出回路の一例を示している。コンピュータ１００内には、外部デバイスが接続されるポート数分の集積回路（ＩＣ）として本デバイス検出回路群が設けられている。図３には、１つのデバイス検出回路２２６の構成例が示されている。
【００３８】
図３を参照して、本デバイス検出回路を用いた外部デバイスの検出について説明する。図３に示されるように、ＰＳＣ２２４から出力されるＯＮ信号がイネーブルの場合、例えばＵＳＢデバイス２０８といった外部デバイスが、例えばＵＳＢインターフェースポート２１５に接続されると、電流を引き込むことでＦＥＴ（Field Effect Transistor）スイッチ３０５がオンとなり、抵抗３０９及び抵抗３１０によって電圧降下が生じる。コンパレータ３０３では、直列接続された抵抗３０６及び抵抗３０７により構成される基準電圧発生部３０８からの基準電圧Ｖｒｅｆと、システム電源から抵抗３０６及び抵抗３０７を介して降下された入力電圧とが比較され、その比較結果に基づいて、コンパレータ３０３の出力端は“Ｈｉｇｈ”の状態となる。このとき、ＦＥＴスイッチ３０２がオンとなり、デバイス検出信号がアクティブ（“Ｌｏｗ”）となることで、デバイス検出信号がＰＳＣ２２４に供給される。これにより、ＰＳＣ２２４は、ＵＳＢデバイス２０８がＵＳＢインターフェースポート２１５に接続されたことを検出する。コンデンサ３０４は、急激な電圧の変化を吸収して電圧の安定化を図るために設けられている。なお、本実施形態では、デバイス検出信号を出力するために、オープンドレイン出力回路が使用されている。これにより、ポートに接続された複数の外部デバイスを同じラインに接続することが可能となる。
【００３９】
次に、図３及び図４を参照して、ポートに接続された外部デバイスの使用電力量の判定、及びポートに対する電源供給制御について説明する。図４は、コンピュータ１００に設けられたポート２１５〜２１８に接続された外部デバイスの使用電力量を判定し、ポート２１５〜２１８に対する電源供給制御を行う電源供給制御回路の一例を示している。
【００４０】
本実施形態において、図４に示されるデバイス検出回路２２６、２２７、２２８、及び２２９はそれぞれ、図２に示したポート２１５、２１６、２１７、及び２１８に対応している。ここでデバイス検出回路２２６及びポート２１５についてみると、ポート２１５用に用意されたＦＥＴスイッチ３０２は、外部デバイスが接続されて検出されると、すなわち、デバイス検出信号がＰＳＣ２２４に供給されている場合、オンの状態となっている。他のデバイス検出回路２２７〜２２９についても同様である。
【００４１】
本回路群２２６〜２２９を用いると、接続された外部デバイスの増減によって、抵抗分割により発生するＰＳＣ２２４での分圧値が変化する。ＰＳＣ２２４は、その分圧値と、デバイス検出回路２２６〜２２９に含まれる抵抗群３０１の抵抗値及びシステム電力許容量に基づいて定められる閾値との電力マージンを常時監視しておく。その電力マージンが、ポートに接続される１つの外部デバイスにより使用される電力量（電圧値；本実施形態では、当該デバイスが接続されるコンピュータ製品に応じて設定される固定値）未満になった場合、ＰＳＣ２２４は、当該外部デバイスが接続される未使用ポートに対するポートディセーブル信号を当該未使用ポートに供給して、この未使用ポートの電源オン信号をディアサートするとともに、ＯＳはその旨をディスプレイモニタに表示する。この場合、外部デバイスが新たに接続されても、ＯＳはその外部デバイスを認識しない。ここで、図９を参照して、このときにディスプレイモニタに表示される画面９００の一例について説明する。
【００４２】
図９に示されるように、この画面９００では、使用できないポートが表示されている（この例では、ＵＳＢポート２が使用できないとされている）。また、追加の外部デバイスが接続されると、システムが不安定になる可能性があるため、新たな外部デバイスが接続されても、ＯＳはその外部デバイスを認識できないという警告メッセージが表示されている。さらに、ユーザが追加の外部デバイスを接続することを望む場合、現在接続されている外部デバイスを抜去する（使用不可にする）よう、メッセージが表示されている。
【００４３】
これに対し、接続中の外部デバイスがポートから抜去されることにより、上記の電力マージンが、ポートに接続される１つの外部デバイスにより使用される電力量（電圧値）以上になった場合、ＰＳＣ２２４は、その電力マージンの範囲内しか電力を消費しない未使用ポートのみにポートイネーブル信号を供給して、当該未使用ポートの電源オン信号をアサートする。この場合、ＰＳＣ２２４は、ＯＳに状態が変化したことを通知し、ＯＳはその旨をディスプレイモニタに表示する。ここで、図１０を参照して、このときにディスプレイモニタに表示される画面１０００の一例について説明する。
【００４４】
図１０は、各ポートのステータスが表示される画面１０００を示している。この例では、ＵＳＢポート１に接続されていた外部デバイスが抜去された場合を想定している。図１０に示されるように、画面１０００では、ＵＳＢポート１から外部デバイスが抜去されたこと、ＵＳＢポート２には外部デバイスを接続可能なこと、及び、ｅＳＡＴＡｐポート１、２には外部デバイスが接続されていることが表示されている。
【００４５】
次に、図５乃至図７を参照しながら、図３及び図４に示した回路群の具体的な動作（以下に示す＜例１＞及び＜例２＞）について説明する。
【００４６】
図５は、図４に示したデバイス検出回路の出力部分の等価回路を示している。抵抗３０１ａ〜３０１ｄはそれぞれ、デバイス検出回路２２６〜２２９に含まれる抵抗３０１に対応するものであり、スイッチ３０２ａ〜３０２ｄはそれぞれ、デバイス検出回路２２６〜２２９に含まれるＦＥＴスイッチ３０２に対応するものである。また、抵抗４０１は、外部のプルアップ抵抗を表しており、その抵抗値は５００Ωと仮定している。本回路において、１つの外部デバイスがポートに接続されると、対応する１つのスイッチがオンとなる。また、システム電力許容量におけるシステム電流許容量は３［Ａ］と仮定している。
【００４７】
ここで、４つの外部デバイスが使用される場合において、当該外部デバイスが接続される４つのポート全てが１［Ａ］許容である例（表１及び図６参照）と、４つのポートのうち１つのポートが２［Ａ］許容であり、残りの３つのポートが１［Ａ］許容である例（表２及び図７参照）とを、以下で説明する。
【００４８】
＜例１＞
まず、外部デバイスの最大電流および抵抗値が、以下の表１に示される値をとる場合について説明する。
【表１】
【００４９】
外部デバイス１がポートに接続されると、スイッチ３０２ａがオンとなり、抵抗３０１ａ及び抵抗４０１が、デバイス電源（例えば５［Ｖ］）とＧＮＤとの間に抵抗分として存在するように見える。ここで、図４を参照すると、抵抗３０１ａと抵抗４０１との中間電位が、ＰＳＣ２２４に入力される。すなわち、外部デバイス１がポートに接続された場合、ＰＳＣ２２４に入力される電圧値は、
５×１０００／（１０００＋５００）＝３．３３［Ｖ］
となる。
【００５０】
外部デバイス１及び２がポートに接続されると、スイッチ３０２ａ及び３０２ｂがオンとなり、抵抗３０１ａ及び抵抗３０１ｂの合成抵抗（５００［Ω］）と、抵抗４０１との中間電位は２．５［Ｖ］となる。
【００５１】
同様に、外部デバイス１、２、及び３がポートに接続されると、スイッチ３０２ａ、３０２ｂ、及び３０２ｃがオンとなり、抵抗３０１ａ、抵抗３０１ｂ、及び抵抗３０１ｃの合成抵抗（５００／３［Ω］）と、抵抗４０１との中間電位は２［Ｖ］となる。また、外部デバイス１、２、３、及び４がポートに接続されると、スイッチ３０２ａ、３０２ｂ、３０２ｃ、及び３０２ｄがオンとなり、抵抗３０１ａ、抵抗３０１ｂ、抵抗３０１ｃ、及び抵抗３０１ｄの合成抵抗（２５０［Ω］）と、抵抗４０１との中間電位は１．６７［Ｖ］となる。
【００５２】
図６は、システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときにＰＳＣ２２４に入力される中間電位との関係の一例を示している。
【００５３】
ここで、システム電流許容量が３［Ａ］の場合、上述した閾値を、１．６７［Ｖ］と２［Ｖ］との間に設定する。すると、その閾値以下の電位がＰＳＣ２２４に入力されている場合、ＰＳＣ２２４は未使用ポートの電源をオフする。従って、全てのポートが１［Ａ］許容であるポートに外部デバイスが接続される場合、接続可能な最大のデバイス数は、３ポート分となる。
【００５４】
＜例２＞
次に、外部デバイスの最大電流および抵抗値が、以下の表２に示される値をとる場合について説明する。
【表２】
【００５５】
この例では、例１で使用される外部デバイスよりも電力を消費し得る外部デバイスが使用される。
【００５６】
分圧値の算出方法は例１の場合と同様である。従って、外部デバイス１がポートに接続されると、ＰＳＣ２２４に入力される電圧値は２．５［Ｖ］となる。同様に、外部デバイス１及び２がポートに接続されると、ＰＳＣ２２４に入力される電圧値は２［Ｖ］となり、外部デバイス２、３、及び４がポートに接続されると、ＰＳＣ２２４に入力される電圧値は２［Ｖ］となる。また、外部デバイス１、２、及び３がポートに接続されると、ＰＳＣ２２４に入力される電圧値は１．６７［Ｖ］となる。
【００５７】
図７は、システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときにＰＳＣ２２４に入力される中間電位との関係の別の例を示している。
【００５８】
ここで、システム電流許容量が３［Ａ］の場合、上述した閾値を、１．６７［Ｖ］と２［Ｖ］との間に設定する。すると、２［Ａ］許容のポートが使用される場合、接続可能な最大のデバイス数は、２［Ａ］許容のポートを含めて２ポート分となる。一方、２［Ａ］許容のポートが使用されない場合、接続可能な最大のデバイス数は、１［Ａ］許容の３ポート分となる。
【００５９】
なお、抵抗４０１ａ〜４０１ｄの抵抗値やシステム電力許容量等は、コンピュータ１００の仕様に応じて、変わり得る値をとる。
【００６０】
次に、図８を参照して、上述した構成を有する本実施形態に係るコンピュータ１００における、電源供給制御に関する動作の一例について説明する。なお、本例において、コンピュータ１００のシステム電力では、全ての外部デバイスを接続できず、外部デバイスが接続されるポート１個分の電力が不足している場合を想定している。
【００６１】
コンピュータ１００が電源オンされると、コンピュータ１００に設けられた少なくとも１つのポートを介して接続されている少なくとも１つの外部デバイスが存在する場合、その外部デバイスも電源オンされる（ステップＳ８０１）。このとき、ＣＰＵ２０１によってＢＩＯＳ２３０が実行される。
【００６２】
次いで、コンピュータ１００に設けられた少なくとも１つのポートを介して接続されている少なくとも１つの外部デバイスが存在する場合、ＰＳＣ２２４は、使用中の外部デバイスの総電力容量（以下、Ｓで示される）がシステム電力許容値（以下、Ｔで示される）以下であるか否かを判定する（ステップＳ８０２）。すなわち、ＰＳＣ２２４は、Ｔ≧Ｓであるか否かを判定する。
【００６３】
Ｔ＜Ｓであると判定されたならば（ステップＳ８０２のＮＯ）、ＢＩＯＳ２３０は、コンピュータ１００に設けられた全ポートへの電源供給をオフし、以後どのポート（外部デバイス）を使用するかをユーザが選択するための画面をディスプレイモニタに表示させる（ステップＳ８０３）。この画面１１００の一例を、図１１に示す。図１１に示されるように、ポートの使用／不使用が選択されて“ＯＫ”ボタンが押下されると、ＵＳＢポート１、ＵＳＢポート２、及びｅＳＡＴＡｐポート１は使用されるものとして、ｅＳＡＴＡｐポート２は使用されないものとして設定される。
【００６４】
次いで、選択されたポートは電源オンの状態で、且つ選択されなかったポートは電源オフの状態となるように、コンピュータ１００が再起動され（ステップＳ８０４）、ＣＰＵ２０１によってＢＩＯＳ２３０が実行される。図１１に示される例では、ＵＳＢポート１、ＵＳＢポート２、及びｅＳＡＴＡｐポート１の電源がオンされ、ｅＳＡＴＡｐポート２の電源がオフされる。そして、ステップＳ８０２の処理が再度実行される。
【００６５】
一方、ステップＳ８０２で、Ｔ≧Ｓであると判定されたならば（ステップＳ８０２のＹＥＳ）、ＢＩＯＳ２３０は、ＯＳの起動へ処理を移行させる（ステップＳ８０５）。
【００６６】
次に、ＰＳＣ２２４は、システム電力許容量と使用中の外部デバイスの総電力容量との差分（Ｓ−Ｔ）が、コンピュータ１００に設けられたポートを介して接続される１つの外部デバイス当たりの電力容量（以下、Ｐで示される）以上であるか否かを判定する（ステップＳ８０６）。
【００６７】
Ｔ−Ｓ＜Ｐであると判定された場合（ステップＳ８０６のＮＯ）、この接続される１つの外部デバイスを受け入れる電力マージンがないことを意味している。この場合、次に、ＰＳＣ２２４は、電源オンされている未使用ポートがあるか否かを判定する（ステップＳ８０７）。この処理は、ステップＳ８０３の処理によって既に未使用ポートが電源オフされている場合があるために実行される。
【００６８】
電源オンされている未使用ポートがあるならば（ステップＳ８０７のＹＥＳ）、ＰＳＣ２２４は、当該未使用ポートの電源をオフする（ステップＳ８０８）。これにより、この未使用ポートは使用できなくなり、追加の外部デバイスがこの未使用ポートに接続されても、当該外部デバイスの認識処理は行われない。
【００６９】
電源オンされている未使用ポートがない場合（ステップＳ８０７のＮＯ）、又はステップＳ８０８に次いで、この未使用ポートが使用できないことをユーザに通知するために、ＯＳは、図９に示したようなメッセージを含む画面９００をディスプレイモニタに表示させる（ステップＳ８０９）。次いで、フローはステップＳ８１０の処理に移る。あるいは、このような画面９００に代えて、ユーザによるポートの強制使用許可を可能とする設定画面（不図示）を表示させてもよい。というのは、例えば上記の閾値で仕様を作成した場合、新たに接続される外部デバイスへの電源供給が禁止されてしまう場合があり、その閾値以下と分かっているようなデバイス（例えばマウス等）が使用できなくなってしまい不便である。そのため、ユーザがそのような設定画面から閾値を超えていても強制的に使用したいポートをオンにさせてもよい。
【００７０】
一方、ステップＳ８０６で、Ｔ−Ｓ≧Ｐであると判定された場合（ステップＳ８０６のＹＥＳ）、ＰＳＣ２２４は、電源オフされている全ての未使用ポートの電源をオンする（ステップＳ８１０）。この場合、電源オンされている未使用ポートに外部デバイスが接続されたならば、この外部デバイスには電源が供給されて動作可能（使用可能）となる。これは、この未使用ポートが外部デバイスを受け入れ可能であることを意味するに過ぎず、この段階で必ずしも外部デバイスがこの未使用ポートに接続される必要はない。
【００７１】
ステップＳ８０９又はステップＳ８１０に次いで、各ポートのうち外部デバイスが接続されたポートへ電力が供給され、通常の動作状態となる（ステップＳ８１１）。
【００７２】
この通常の動作状態において、外部デバイスがポートから抜去される場合と、新たにポートに接続される場合とがある（ステップＳ８１２）。外部デバイスが電源オンされている未使用ポートに接続されたならば（ステップＳ８１２の接続）、ステップＳ８０６の処理に戻り、前述した処理が実行される。
【００７３】
一方、外部デバイスが電源オンされている未使用ポートから抜去されたならば（ステップＳ８１２の抜去）、ＰＳＣ２２４は、電源オフされている未使用ポートがあるか否かを判定する（ステップＳ８１３）。なお、ステップＳ８１２において、ユーザが電源オフされている未使用ポートに外部デバイスが接続される可能性もあるが、この場合、当該外部デバイスの認識処理が行われないため、ステップＳ８０６の処理に移ることはない。
【００７４】
次いで、ＰＳＣ２２４は、電源オフされている全ての未使用ポートの電源をオンし（ステップＳ８１４）、その後ステップＳ８０６の処理に戻り、前述した処理が実行される。
【００７５】
なお、本実施形態では、ステップＳ８１０及びステップ８１４の処理において、電源オフされている全ての未使用ポートの電源をオンしているが、ステップＳ８１０及びステップ８１４を省略し、ステップＳ８０６の直前に電源オフされている全ての未使用ポートの電源をオンする処理を追加してもよい。
【００７６】
本実施形態によれば、情報処理装置本体から供給可能な電力容量に応じて、外部デバイスをその情報処理装置に接続するためのポートを制限することができる。従って、コストアップやＡＣアダプタ容積の増大、情報処理装置本体のサイズアップを行うことなく、電力容量の増加を抑えることができる。
【００７７】
また、本実施形態によれば、情報処理装置から電力供給される外部デバイスを電流容量により制限するので、複数の外部デバイスの電流値要求の累積によって、情報処理装置全体の電力供給能力を超えて情報処理装置がハングアップすることや情報処理装置全体の電源が落ちてしまうことを防止することができる。
【００７８】
また、本実施形態によれば、外部デバイスが接続されたことを検出し、その接続順で使用ポートを予約し情報処理装置全体の電力が閾値を超えると予測される場合に、以降に接続される外部デバイスの認識処理を禁止し、その外部デバイスへの電源投入を行わない。従って、先に接続した外部デバイスが動作している最中に、後から接続するｅＳＡＴＡｐデバイスやＵＳＢデバイスが接続されても電力供給不足に陥り、データ損失等の問題が発生することを回避することができる。
【００７９】
（その他の実施形態）
前述の実施形態では、図３に示したように、デバイス検出回路２２６〜２２９内に、抵抗３０１及びＦＥＴスイッチ３０２が含まれるものとしたが、本実施形態では、図１２及び図１３に示されるように、これら抵抗３０１及びＦＥＴスイッチ３０２がデバイス検出回路２２６〜２２９の外部に設けられている。なお、本実施形態における、図１３に示される前述の外部に設けられた抵抗及びＦＥＴスイッチを表す符号には、図３及び図５に示した対応する抵抗及びＦＥＴスイッチの符号にアポストロフィ（’）が付加されている。
【００８０】
本実施形態におけるデバイス検出及び電源供給制御の動作原理は、前述の実施形態におけるデバイス検出及び電源供給制御の動作原理と同一である。しかしながら、本実施形態では、デバイス検出回路２２６’〜２２９’のＩＣから抵抗３０１’〜３０１’ｄを取り除いたため、ユーザによりこれら抵抗３０１’ａ〜３０１’ｄの抵抗値を設定することができ、電源供給制御回路全体の設計自由度を向上させることができる。
【００８１】
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態そのままに限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、外部デバイスの検出がＢＩＯＳやＯＳレベルによって可能であり、且つ外部デバイスの検出に基づく各ポートの電源オフ制御がリアルタイムで行われる場合には、ハードウェアの仕組みなしでも本発明を提供することができる。
【符号の説明】
【００８２】
１００…情報処理装置
１０１…本体ユニット
１０２…ディスプレイユニット
１０３…ＬＣＤ（表示装置）
１０４…電源スイッチ
１０５…キーボード
１０６…タッチパッド
２０１…ＣＰＵ
２０２…メインメモリ
２０３…ノースブリッジ
２０６…サウスブリッジ
２０７…ＵＳＢコントローラ
２０８、２０９…ＵＳＢデバイス
２１０…ＡＴＡコントローラ
２１１…ハードディスクドライブ（ＨＤＤ）
２１２…光ディスクドライブ（ＯＤＤ）
２１３…ＢＩＯＳ−ＲＯＭ
２２１…電源回路
２１４…ＥＣ／ＫＢＣ
２１５〜２１８…（インターフェース）ポート
２２４…電源コントローラ（ＰＳＣ）
２２５…電源供給制御回路
２２６〜２２９…デバイス検出回路
２３０…ＢＩＯＳ
【技術分野】
【０００１】
本発明は、接続される外部デバイスに対して電力を供給するインターフェース用の複数のポートを備えた情報処理装置及び電源供給制御方法に関する。
【背景技術】
【０００２】
一般に、パーソナルコンピュータ（ＰＣ）のような情報処理装置には、外部デバイス（周辺機器）との接続又は機能の拡張を行えるよう、様々なインターフェースが備えられている。これらのインターフェースの中には、ポートを介して接続される外部デバイスに対して、データに関わる信号の送受を行うだけでなく、ＰＣシステム本体側から電力を供給する（電源供給を行う）タイプのものがある。こうしたタイプのインターフェースには、例えば、ＵＳＢやＩＥＥＥ１３９４、ＰＳ／２等がある。
【０００３】
上記のようなインターフェースを介してＰＣシステムに接続される複数の外部デバイスの電源供給を制御するために、当該複数の外部デバイスにより消費される電流の和が所定の値を超えた場合に、これら外部デバイスへの電源供給を停止する技術が提案されている（特許文献１参照）。
【０００４】
また、想定外の過電流を消費する記録媒体が記録装置に接続されたときに、その記録媒体への電源供給を停止する技術が提案されている（特許文献２参照）。
【０００５】
近年では、シリアルＡＴＡ（ｅＳＡＴＡ）デバイスを外部からＰＣシステムに接続するために、ｅＳＡＴＡインターフェース（ポート）を備えたノートブック型ＰＣ製品が開発され、市場に多く出回っている。現状のｅＳＡＴＡ規格では、図１４に示されるように、（Ｔｘ，Ｒｘ，ＧＮＤ）のみがＰＣシステムと接続され、ｅＳＡＴＡデバイスに対して、電源電圧は当該システムの外部から供給されるという仕様になっている。
【０００６】
そこで、ｅＳＡＴＡ規格の拡張仕様であるｅＳＡＴＡｐという仕様が検討されており、図１５に示されるように、ＰＣシステムから電源供給を可能とする仕様となる予定となっている。
【０００７】
従来のＰＣシステムでは、ｅＳＡＴＡｐ規格と同様に、ＰＣシステムから電源を供給するインターフェースが存在する。このインターフェースの一例はＵＳＢインターフェースポートであり、ＰＣシステムからの電源供給により、Ｂｕｓ ＰｏｗｅｒｅｄをサポートしたＵＳＢデバイスを動作させることができる。最近では、外部ＵＳＢデバイス及びｅＳＡＴＡデバイスは、２．５［Ａ］を消費するような大電力を要求するものも出回ってきている。図１６に示されるように、今後、外部ＵＳＢデバイスに加えて、ｅＳＡＴＡｐデバイスをＰＣシステムがサポートするようになれば、ＰＣシステム全体の電力供給量不足が懸念される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２１６２８７号公報
【特許文献２】特開２００４−２９８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このような状況に対処するために、単純にＰＣシステムの電力容量を増大させることも検討されるべきではあるが、これによって、コストアップやＡＣアダプタ容積の増大、ＰＣシステム本体のサイズアップが生じ得るため、ユーザにとっては不利益となるおそれがある。
【００１０】
本発明は、上述の事情を鑑みてなされたものであり、情報処理装置本体から供給可能な電力容量に応じて、外部デバイスをその情報処理装置に接続するためのポートを制限する情報処理装置及び電源供給制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の課題を解決するため、本発明の一態様は、情報処理装置であって、前記情報処理装置から電源が供給され、外部デバイスが接続される複数のインターフェースポートと、前記インターフェースポートに前記外部デバイスが接続されたことを検出するデバイス検出手段と、前記情報処理装置の電力許容値と使用中の外部デバイスの総電力量と前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御する電源供給制御手段とを具備することを特徴とする。
【００１２】
また、本発明の別の態様は、外部デバイスが接続される複数のインターフェースポートを有する情報処理装置において、前記情報処理装置からの前記複数のインターフェースポートに対する電源供給を制御する電源供給制御方法であって、前記情報処理装置はデバイス検出手段と電源制御手段とを含み、前記電源供給制御方法は、前記デバイス検出手段が、前記インターフェースポートに前記外部デバイスが接続されたことを検出するステップと、前記電源制御手段が、前記情報処理装置の電力許容値と使用中の外部デバイスの総電力量と前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御するステップとを具備することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、情報処理装置本体から供給可能な電力容量に応じて、外部デバイスをその情報処理装置に接続するためのポートを制限することが可能な情報処理装置及び電源供給制御方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る情報処理装置の外観を示す斜視図。
【図２】図１の情報処理装置のシステム構成を示すブロック図。
【図３】図１の情報処理装置に設けられた各ポートに接続される外部デバイスを検出するためのデバイス検出回路の一例を示す回路図。
【図４】図１の情報処理装置に設けられたポートに接続された外部デバイスの使用電力量を判定し、ポートに対する電源供給制御を行う電源供給制御回路の一例を示す回路図。
【図５】図４のデバイス検出回路の出力部分と等価の回路の一例を示す回路図。
【図６】システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときに電源コントローラに入力される中間電位との関係の一例を示す図。
【図７】システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときに電源コントローラに入力される中間電位との関係の別の例を示す図。
【図８】図１の情報処理装置における、電源供給制御に関する動作の一例を示すフローチャート。
【図９】図１の情報処理装置に設けられた未使用ポートに外部デバイスが接続される際に、その未使用ボートが使用できない旨が表示される画面の一例を示す図。
【図１０】図１の情報処理装置に設けられた各ポートのステータスが表示される画面の一例を示す図。
【図１１】図１の情報処理装置で使用するポート（外部デバイス）を選択するために表示される画面の一例を示す図。
【図１２】図１の情報処理装置に設けられた各ポートに接続される外部デバイスを検出するためのデバイス検出回路の別の例を示す回路図。
【図１３】図１の情報処理装置に設けられたポートに接続された外部デバイスの使用電力量を判定し、ポートに対する電源供給制御を行う電源供給制御回路の別の例を示す回路図。
【図１４】ｅＳＡＴＡ規格に準拠する外部デバイスと情報処理装置との間の通信を示す概略説明図。
【図１５】ｅＳＡＴＡｐ規格に準拠する外部デバイスと情報処理装置との間の通信を示す概略説明図。
【図１６】複数の外部デバイスと情報処理装置との間の電源供給を示す概略説明図。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１６】
まず、図１及び図２を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えばバッテリ駆動可能な携帯型ノートブック型パーソナルコンピュータ１００（以下、コンピュータ１００と省略する）として実現される。
【００１７】
図１は、ディスプレイユニットを開いた状態におけるコンピュータ１００の斜視図である。コンピュータ１００は、本体ユニット１０１とディスプレイユニット１０２とから構成される。ディスプレイユニット１０２には、ＬＣＤ（Liquid Crystal Display）１０３から構成される表示装置が組み込まれている。ＬＣＤ１０３の表示部は、ディスプレイユニット１０２のほぼ中央に配置されている。
【００１８】
ディスプレイユニット１０２は、本体ユニット１０１に支持されており、本体ユニット１０１の上面が露出される開放位置と本体ユニット１０１の上面を覆う閉塞位置との間を本体ユニット１０１に対して回動自在に取り付けられている。本体ユニット１０１は、薄い箱形の筐体を有しており、本体ユニット１０１の上面には、コンピュータ１００をパワーオン／オフするための電源スイッチ１０４、キーボード（ＫＢ）１０５、及びタッチパッド１０６等が配置されている。
【００１９】
また、本体ユニット１０１の例えば左側面には、各々に各種デバイスがそれぞれ取り外し自在に接続可能な２つの接続ポート１０７、１０８が設けられている。これら接続ポート１０７、１０８の各々は、例えば、ＵＳＢ規格に準拠したコネクタから構成されている。これら接続ポート１０７、１０８の各々には、必要に応じて、例えばＵＳＢ規格に準拠したデバイス（ＵＳＢデバイス）やｅＳＡＴＡｐ規格に準拠したデバイス（ｅＳＡＴＡｐデバイス）を接続することができる。
【００２０】
図２は、コンピュータ１００のシステム構成を示すブロック図である。
【００２１】
図２に示されるように、コンピュータ１００は、ＬＣＤ１０３、電源スイッチ１０４、キーボード１０５、タッチパッド１０６、ＣＰＵ２０１、メインメモリ２０２、ノースブリッジ２０３、グラフィクスコントローラ２０４、ビデオメモリ（ＶＲＡＭ）２０５、サウスブリッジ２０６、ＵＳＢコントローラ２０７、ＵＳＢデバイス２０８、２０９、ＡＴＡコントローラ２１０、ハードディスクドライブ（ＨＤＤ）２１１、光ディスクドライブ（ＯＤＤ）２１２、ＢＩＯＳ−ＲＯＭ２１３、組み込みコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）２１４、電源回路２２１、バッテリ２２２、ＡＣアダプタ２２３、電源コントローラ（ＰＳＣ）２２４、電源供給制御回路２２５、及びデバイス検出回路２２６〜２２９等を備えている。
【００２２】
ＣＰＵ２０１は、コンピュータ１００の動作全般を制御するプロセッサである。ＣＰＵ２０１は、メインメモリ２０２にロードされたＯＳ及び各種アプリケーションプログラムを実行する。このＯＳ及び各種アプリケーションプログラムは、ＨＤＤ２１１に搭載される磁気ディスク記憶媒体（ハードディスク）や、ＯＤＤ２１２に装填される光ディスク記憶媒体に記憶されており、これら記憶媒体からメインメモリ２０２にロードされる。
【００２３】
また、ＣＰＵ２０１は、ＢＩＯＳ−ＲＯＭ２１３に格納されたＢＩＯＳプログラム２３０（以下、ＢＩＯＳと呼ぶ）も実行する。ＢＩＯＳ−ＲＯＭ２１３は、プログラム書き換え可能なように、フラッシュＥＥＰＲＯＭのような不揮発性メモリの形態をとる。
【００２４】
ＢＩＯＳ２３０は、コンピュータ１００の各種ハードウェアコンポーネントを制御するプログラムであり、コンピュータ１００の起動時に、ＢＩＯＳ−ＲＯＭ２１３から読み出される。
【００２５】
ノースブリッジ２０３は、ＣＰＵ２０１のローカルバスと、サウスブリッジ２０６とを接続するブリッジデバイスである。ノースブリッジ２０３は、メインメモリ２０２をアクセス制御するメモリコントローラを備えている。また、ノースブリッジ２０３は、ＡＧＰ（Accelerated Graphics Port）バスを介してグラフィクスコントローラ２０４と通信する。
【００２６】
グラフィクスコントローラ２０４は、コンピュータ１００のディスプレイモニタとして使用されるＬＣＤ１０３を制御するコントローラである。このグラフィクスコントローラ２０４は、ＯＳまたはアプリケーションプログラムによってＶＲＡＭ２０５に書き込まれた表示データに対応する映像信号を、ＬＣＤ１０３に出力する。
【００２７】
サウスブリッジ２０６は、ＬＰＣ（Low Pin Count）バス及びＰＣＩ（Peripheral Component Interconnect）バス上の各デバイスを制御する。また、サウスブリッジ２０６は、ＵＳＢデバイス２０８、２０９を制御するためのＵＳＢコントローラ２０７と、ＨＤＤ２１１及びＯＤＤ２１２を制御するためのＡＴＡコントローラ２１０とを内蔵している。なお、本実施形態では、ＨＤＤ２１１及びＯＤＤ２１２は、ｅＳＡＴＡｐ規格に準拠したｅＳＡＴＡｐデバイスであると想定している。
【００２８】
ノースブリッジ２０３とサウスブリッジ２０６との間にはＰＣＩバスが設けられており、ＵＳＢコントローラ２０７やＡＴＡコントローラ２１０等は、ＰＣＩバスに接続されてもよい。
【００２９】
ＵＳＢコントローラ２０７は、信号線を介して、ＵＳＢインターフェースのポート２１５、２１６と個別に接続されている。このＵＳＢコントローラ２０７は、ポート２１５、２１６を介して接続される外部デバイスとＣＰＵ２０１との間でＵＳＢ規格に基づくデータ処理を行う。
【００３０】
ＡＴＡコントローラ２１０は、信号線を介して、ｅＳＡＴＡｐインターフェースのポート２１７、２１８と個別に接続されている。このＡＴＡコントローラ２１０は、ポート２１７、２１８を介して接続される外部デバイスとＣＰＵ２０１との間でｅＳＡＴＡｐ規格に基づくデータ処理を行う。
【００３１】
ＨＤＤ２１１は、ハードディスクコントローラ及び磁気ディスク記憶媒体を有する記憶装置である。この磁気ディスク記憶媒体には、ＯＳを含む各種ソフトウェア及び各種データが格納される。ＯＤＤ２１２は、ＤＶＤタイトルのようなビデオコンテンツが格納されたＤＶＤや音楽データが格納されたＣＤ等の記憶媒体を駆動するためのドライブユニットである。
【００３２】
ＥＣ／ＫＢＣ２１４は、サウスブリッジ２０６に接続されており、電力管理のための組み込みコントローラ（ＥＣ）と、キーボード１０５及びタッチパッド１０６を制御するためのキーボードコントローラ（ＫＢＣ）とが集積された１チップマイクロコンピュータである。ＥＣ／ＫＢＣ２１０は、コンピュータ１００の電源がオンされているかオフされているかに関わらず、電源回路２２１からの電力によって常時電源がオンされている。このＥＣ／ＫＢＣ２１４は、ユーザによる電源スイッチ１０４の操作に応答して、電源回路２２１と協働してコンピュータ１００の電源をオン／オフする。
【００３３】
電源コントローラ（ＰＳＣ）２２４は、ＥＣ／ＫＢＣ２１４からの指示に応じ、電源回路２２１に対して必要な電力の供給及び停止を行う。また、ＰＳＣ２２４は、システム電力許容量と使用中の外部デバイスの総電力容量とポートに接続されることになる外部デバイスの電力容量とに基づいて、当該ポート（に接続される外部デバイス）に電力を供給できるか否かを判定し、そのポートに対する電力の供給及び停止を行う。
【００３４】
電源回路２２１は、ＥＣ／ＫＢＣ２１４及びＰＳＣ２２４の制御の下、本体ユニット１０１内に設けられたバッテリ２２２からの電力、またはＡＣアダプタ２２３を介して供給される外部電源からの電力を用いて、ポート（に接続される外部デバイス）に対して所定の電圧（例えば５［Ｖ］）を供給する。
【００３５】
電源供給制御回路２２５には、外部デバイスが接続されるポートの数と同数のデバイス検出回路２２６〜２２９（本実施形態では４つ）と、ＰＳＣ２２４とが含まれる。電源供給制御回路２２５は、電源線を介して２つのＵＳＢインターフェース（ポート２１５、２１６）及びｅＳＡＴＡｐインターフェース（ポート２１７、２１８）に接続される外部デバイスに対して電力（例えば５［Ｖ］）を供給しつつ、当該ポート群（に接続される外部デバイス）で消費される電流を制御する。
【００３６】
デバイス検出回路２２６〜２２９は、対応するポート２１５〜２１８に外部デバイスが接続されたか否かを検出し、外部デバイスが検出された場合、外部デバイスが接続されたことを示すデバイス検出信号をＰＳＣ２２４に供給する。
【００３７】
図３は、コンピュータ１００に設けられた各ポートに接続される外部デバイスを検出するためのデバイス検出回路の一例を示している。コンピュータ１００内には、外部デバイスが接続されるポート数分の集積回路（ＩＣ）として本デバイス検出回路群が設けられている。図３には、１つのデバイス検出回路２２６の構成例が示されている。
【００３８】
図３を参照して、本デバイス検出回路を用いた外部デバイスの検出について説明する。図３に示されるように、ＰＳＣ２２４から出力されるＯＮ信号がイネーブルの場合、例えばＵＳＢデバイス２０８といった外部デバイスが、例えばＵＳＢインターフェースポート２１５に接続されると、電流を引き込むことでＦＥＴ（Field Effect Transistor）スイッチ３０５がオンとなり、抵抗３０９及び抵抗３１０によって電圧降下が生じる。コンパレータ３０３では、直列接続された抵抗３０６及び抵抗３０７により構成される基準電圧発生部３０８からの基準電圧Ｖｒｅｆと、システム電源から抵抗３０６及び抵抗３０７を介して降下された入力電圧とが比較され、その比較結果に基づいて、コンパレータ３０３の出力端は“Ｈｉｇｈ”の状態となる。このとき、ＦＥＴスイッチ３０２がオンとなり、デバイス検出信号がアクティブ（“Ｌｏｗ”）となることで、デバイス検出信号がＰＳＣ２２４に供給される。これにより、ＰＳＣ２２４は、ＵＳＢデバイス２０８がＵＳＢインターフェースポート２１５に接続されたことを検出する。コンデンサ３０４は、急激な電圧の変化を吸収して電圧の安定化を図るために設けられている。なお、本実施形態では、デバイス検出信号を出力するために、オープンドレイン出力回路が使用されている。これにより、ポートに接続された複数の外部デバイスを同じラインに接続することが可能となる。
【００３９】
次に、図３及び図４を参照して、ポートに接続された外部デバイスの使用電力量の判定、及びポートに対する電源供給制御について説明する。図４は、コンピュータ１００に設けられたポート２１５〜２１８に接続された外部デバイスの使用電力量を判定し、ポート２１５〜２１８に対する電源供給制御を行う電源供給制御回路の一例を示している。
【００４０】
本実施形態において、図４に示されるデバイス検出回路２２６、２２７、２２８、及び２２９はそれぞれ、図２に示したポート２１５、２１６、２１７、及び２１８に対応している。ここでデバイス検出回路２２６及びポート２１５についてみると、ポート２１５用に用意されたＦＥＴスイッチ３０２は、外部デバイスが接続されて検出されると、すなわち、デバイス検出信号がＰＳＣ２２４に供給されている場合、オンの状態となっている。他のデバイス検出回路２２７〜２２９についても同様である。
【００４１】
本回路群２２６〜２２９を用いると、接続された外部デバイスの増減によって、抵抗分割により発生するＰＳＣ２２４での分圧値が変化する。ＰＳＣ２２４は、その分圧値と、デバイス検出回路２２６〜２２９に含まれる抵抗群３０１の抵抗値及びシステム電力許容量に基づいて定められる閾値との電力マージンを常時監視しておく。その電力マージンが、ポートに接続される１つの外部デバイスにより使用される電力量（電圧値；本実施形態では、当該デバイスが接続されるコンピュータ製品に応じて設定される固定値）未満になった場合、ＰＳＣ２２４は、当該外部デバイスが接続される未使用ポートに対するポートディセーブル信号を当該未使用ポートに供給して、この未使用ポートの電源オン信号をディアサートするとともに、ＯＳはその旨をディスプレイモニタに表示する。この場合、外部デバイスが新たに接続されても、ＯＳはその外部デバイスを認識しない。ここで、図９を参照して、このときにディスプレイモニタに表示される画面９００の一例について説明する。
【００４２】
図９に示されるように、この画面９００では、使用できないポートが表示されている（この例では、ＵＳＢポート２が使用できないとされている）。また、追加の外部デバイスが接続されると、システムが不安定になる可能性があるため、新たな外部デバイスが接続されても、ＯＳはその外部デバイスを認識できないという警告メッセージが表示されている。さらに、ユーザが追加の外部デバイスを接続することを望む場合、現在接続されている外部デバイスを抜去する（使用不可にする）よう、メッセージが表示されている。
【００４３】
これに対し、接続中の外部デバイスがポートから抜去されることにより、上記の電力マージンが、ポートに接続される１つの外部デバイスにより使用される電力量（電圧値）以上になった場合、ＰＳＣ２２４は、その電力マージンの範囲内しか電力を消費しない未使用ポートのみにポートイネーブル信号を供給して、当該未使用ポートの電源オン信号をアサートする。この場合、ＰＳＣ２２４は、ＯＳに状態が変化したことを通知し、ＯＳはその旨をディスプレイモニタに表示する。ここで、図１０を参照して、このときにディスプレイモニタに表示される画面１０００の一例について説明する。
【００４４】
図１０は、各ポートのステータスが表示される画面１０００を示している。この例では、ＵＳＢポート１に接続されていた外部デバイスが抜去された場合を想定している。図１０に示されるように、画面１０００では、ＵＳＢポート１から外部デバイスが抜去されたこと、ＵＳＢポート２には外部デバイスを接続可能なこと、及び、ｅＳＡＴＡｐポート１、２には外部デバイスが接続されていることが表示されている。
【００４５】
次に、図５乃至図７を参照しながら、図３及び図４に示した回路群の具体的な動作（以下に示す＜例１＞及び＜例２＞）について説明する。
【００４６】
図５は、図４に示したデバイス検出回路の出力部分の等価回路を示している。抵抗３０１ａ〜３０１ｄはそれぞれ、デバイス検出回路２２６〜２２９に含まれる抵抗３０１に対応するものであり、スイッチ３０２ａ〜３０２ｄはそれぞれ、デバイス検出回路２２６〜２２９に含まれるＦＥＴスイッチ３０２に対応するものである。また、抵抗４０１は、外部のプルアップ抵抗を表しており、その抵抗値は５００Ωと仮定している。本回路において、１つの外部デバイスがポートに接続されると、対応する１つのスイッチがオンとなる。また、システム電力許容量におけるシステム電流許容量は３［Ａ］と仮定している。
【００４７】
ここで、４つの外部デバイスが使用される場合において、当該外部デバイスが接続される４つのポート全てが１［Ａ］許容である例（表１及び図６参照）と、４つのポートのうち１つのポートが２［Ａ］許容であり、残りの３つのポートが１［Ａ］許容である例（表２及び図７参照）とを、以下で説明する。
【００４８】
＜例１＞
まず、外部デバイスの最大電流および抵抗値が、以下の表１に示される値をとる場合について説明する。
【表１】
【００４９】
外部デバイス１がポートに接続されると、スイッチ３０２ａがオンとなり、抵抗３０１ａ及び抵抗４０１が、デバイス電源（例えば５［Ｖ］）とＧＮＤとの間に抵抗分として存在するように見える。ここで、図４を参照すると、抵抗３０１ａと抵抗４０１との中間電位が、ＰＳＣ２２４に入力される。すなわち、外部デバイス１がポートに接続された場合、ＰＳＣ２２４に入力される電圧値は、
５×１０００／（１０００＋５００）＝３．３３［Ｖ］
となる。
【００５０】
外部デバイス１及び２がポートに接続されると、スイッチ３０２ａ及び３０２ｂがオンとなり、抵抗３０１ａ及び抵抗３０１ｂの合成抵抗（５００［Ω］）と、抵抗４０１との中間電位は２．５［Ｖ］となる。
【００５１】
同様に、外部デバイス１、２、及び３がポートに接続されると、スイッチ３０２ａ、３０２ｂ、及び３０２ｃがオンとなり、抵抗３０１ａ、抵抗３０１ｂ、及び抵抗３０１ｃの合成抵抗（５００／３［Ω］）と、抵抗４０１との中間電位は２［Ｖ］となる。また、外部デバイス１、２、３、及び４がポートに接続されると、スイッチ３０２ａ、３０２ｂ、３０２ｃ、及び３０２ｄがオンとなり、抵抗３０１ａ、抵抗３０１ｂ、抵抗３０１ｃ、及び抵抗３０１ｄの合成抵抗（２５０［Ω］）と、抵抗４０１との中間電位は１．６７［Ｖ］となる。
【００５２】
図６は、システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときにＰＳＣ２２４に入力される中間電位との関係の一例を示している。
【００５３】
ここで、システム電流許容量が３［Ａ］の場合、上述した閾値を、１．６７［Ｖ］と２［Ｖ］との間に設定する。すると、その閾値以下の電位がＰＳＣ２２４に入力されている場合、ＰＳＣ２２４は未使用ポートの電源をオフする。従って、全てのポートが１［Ａ］許容であるポートに外部デバイスが接続される場合、接続可能な最大のデバイス数は、３ポート分となる。
【００５４】
＜例２＞
次に、外部デバイスの最大電流および抵抗値が、以下の表２に示される値をとる場合について説明する。
【表２】
【００５５】
この例では、例１で使用される外部デバイスよりも電力を消費し得る外部デバイスが使用される。
【００５６】
分圧値の算出方法は例１の場合と同様である。従って、外部デバイス１がポートに接続されると、ＰＳＣ２２４に入力される電圧値は２．５［Ｖ］となる。同様に、外部デバイス１及び２がポートに接続されると、ＰＳＣ２２４に入力される電圧値は２［Ｖ］となり、外部デバイス２、３、及び４がポートに接続されると、ＰＳＣ２２４に入力される電圧値は２［Ｖ］となる。また、外部デバイス１、２、及び３がポートに接続されると、ＰＳＣ２２４に入力される電圧値は１．６７［Ｖ］となる。
【００５７】
図７は、システム電流許容量に基づく電圧の閾値と、ポートに１つまたは複数のデバイスが接続されたときにＰＳＣ２２４に入力される中間電位との関係の別の例を示している。
【００５８】
ここで、システム電流許容量が３［Ａ］の場合、上述した閾値を、１．６７［Ｖ］と２［Ｖ］との間に設定する。すると、２［Ａ］許容のポートが使用される場合、接続可能な最大のデバイス数は、２［Ａ］許容のポートを含めて２ポート分となる。一方、２［Ａ］許容のポートが使用されない場合、接続可能な最大のデバイス数は、１［Ａ］許容の３ポート分となる。
【００５９】
なお、抵抗４０１ａ〜４０１ｄの抵抗値やシステム電力許容量等は、コンピュータ１００の仕様に応じて、変わり得る値をとる。
【００６０】
次に、図８を参照して、上述した構成を有する本実施形態に係るコンピュータ１００における、電源供給制御に関する動作の一例について説明する。なお、本例において、コンピュータ１００のシステム電力では、全ての外部デバイスを接続できず、外部デバイスが接続されるポート１個分の電力が不足している場合を想定している。
【００６１】
コンピュータ１００が電源オンされると、コンピュータ１００に設けられた少なくとも１つのポートを介して接続されている少なくとも１つの外部デバイスが存在する場合、その外部デバイスも電源オンされる（ステップＳ８０１）。このとき、ＣＰＵ２０１によってＢＩＯＳ２３０が実行される。
【００６２】
次いで、コンピュータ１００に設けられた少なくとも１つのポートを介して接続されている少なくとも１つの外部デバイスが存在する場合、ＰＳＣ２２４は、使用中の外部デバイスの総電力容量（以下、Ｓで示される）がシステム電力許容値（以下、Ｔで示される）以下であるか否かを判定する（ステップＳ８０２）。すなわち、ＰＳＣ２２４は、Ｔ≧Ｓであるか否かを判定する。
【００６３】
Ｔ＜Ｓであると判定されたならば（ステップＳ８０２のＮＯ）、ＢＩＯＳ２３０は、コンピュータ１００に設けられた全ポートへの電源供給をオフし、以後どのポート（外部デバイス）を使用するかをユーザが選択するための画面をディスプレイモニタに表示させる（ステップＳ８０３）。この画面１１００の一例を、図１１に示す。図１１に示されるように、ポートの使用／不使用が選択されて“ＯＫ”ボタンが押下されると、ＵＳＢポート１、ＵＳＢポート２、及びｅＳＡＴＡｐポート１は使用されるものとして、ｅＳＡＴＡｐポート２は使用されないものとして設定される。
【００６４】
次いで、選択されたポートは電源オンの状態で、且つ選択されなかったポートは電源オフの状態となるように、コンピュータ１００が再起動され（ステップＳ８０４）、ＣＰＵ２０１によってＢＩＯＳ２３０が実行される。図１１に示される例では、ＵＳＢポート１、ＵＳＢポート２、及びｅＳＡＴＡｐポート１の電源がオンされ、ｅＳＡＴＡｐポート２の電源がオフされる。そして、ステップＳ８０２の処理が再度実行される。
【００６５】
一方、ステップＳ８０２で、Ｔ≧Ｓであると判定されたならば（ステップＳ８０２のＹＥＳ）、ＢＩＯＳ２３０は、ＯＳの起動へ処理を移行させる（ステップＳ８０５）。
【００６６】
次に、ＰＳＣ２２４は、システム電力許容量と使用中の外部デバイスの総電力容量との差分（Ｓ−Ｔ）が、コンピュータ１００に設けられたポートを介して接続される１つの外部デバイス当たりの電力容量（以下、Ｐで示される）以上であるか否かを判定する（ステップＳ８０６）。
【００６７】
Ｔ−Ｓ＜Ｐであると判定された場合（ステップＳ８０６のＮＯ）、この接続される１つの外部デバイスを受け入れる電力マージンがないことを意味している。この場合、次に、ＰＳＣ２２４は、電源オンされている未使用ポートがあるか否かを判定する（ステップＳ８０７）。この処理は、ステップＳ８０３の処理によって既に未使用ポートが電源オフされている場合があるために実行される。
【００６８】
電源オンされている未使用ポートがあるならば（ステップＳ８０７のＹＥＳ）、ＰＳＣ２２４は、当該未使用ポートの電源をオフする（ステップＳ８０８）。これにより、この未使用ポートは使用できなくなり、追加の外部デバイスがこの未使用ポートに接続されても、当該外部デバイスの認識処理は行われない。
【００６９】
電源オンされている未使用ポートがない場合（ステップＳ８０７のＮＯ）、又はステップＳ８０８に次いで、この未使用ポートが使用できないことをユーザに通知するために、ＯＳは、図９に示したようなメッセージを含む画面９００をディスプレイモニタに表示させる（ステップＳ８０９）。次いで、フローはステップＳ８１０の処理に移る。あるいは、このような画面９００に代えて、ユーザによるポートの強制使用許可を可能とする設定画面（不図示）を表示させてもよい。というのは、例えば上記の閾値で仕様を作成した場合、新たに接続される外部デバイスへの電源供給が禁止されてしまう場合があり、その閾値以下と分かっているようなデバイス（例えばマウス等）が使用できなくなってしまい不便である。そのため、ユーザがそのような設定画面から閾値を超えていても強制的に使用したいポートをオンにさせてもよい。
【００７０】
一方、ステップＳ８０６で、Ｔ−Ｓ≧Ｐであると判定された場合（ステップＳ８０６のＹＥＳ）、ＰＳＣ２２４は、電源オフされている全ての未使用ポートの電源をオンする（ステップＳ８１０）。この場合、電源オンされている未使用ポートに外部デバイスが接続されたならば、この外部デバイスには電源が供給されて動作可能（使用可能）となる。これは、この未使用ポートが外部デバイスを受け入れ可能であることを意味するに過ぎず、この段階で必ずしも外部デバイスがこの未使用ポートに接続される必要はない。
【００７１】
ステップＳ８０９又はステップＳ８１０に次いで、各ポートのうち外部デバイスが接続されたポートへ電力が供給され、通常の動作状態となる（ステップＳ８１１）。
【００７２】
この通常の動作状態において、外部デバイスがポートから抜去される場合と、新たにポートに接続される場合とがある（ステップＳ８１２）。外部デバイスが電源オンされている未使用ポートに接続されたならば（ステップＳ８１２の接続）、ステップＳ８０６の処理に戻り、前述した処理が実行される。
【００７３】
一方、外部デバイスが電源オンされている未使用ポートから抜去されたならば（ステップＳ８１２の抜去）、ＰＳＣ２２４は、電源オフされている未使用ポートがあるか否かを判定する（ステップＳ８１３）。なお、ステップＳ８１２において、ユーザが電源オフされている未使用ポートに外部デバイスが接続される可能性もあるが、この場合、当該外部デバイスの認識処理が行われないため、ステップＳ８０６の処理に移ることはない。
【００７４】
次いで、ＰＳＣ２２４は、電源オフされている全ての未使用ポートの電源をオンし（ステップＳ８１４）、その後ステップＳ８０６の処理に戻り、前述した処理が実行される。
【００７５】
なお、本実施形態では、ステップＳ８１０及びステップ８１４の処理において、電源オフされている全ての未使用ポートの電源をオンしているが、ステップＳ８１０及びステップ８１４を省略し、ステップＳ８０６の直前に電源オフされている全ての未使用ポートの電源をオンする処理を追加してもよい。
【００７６】
本実施形態によれば、情報処理装置本体から供給可能な電力容量に応じて、外部デバイスをその情報処理装置に接続するためのポートを制限することができる。従って、コストアップやＡＣアダプタ容積の増大、情報処理装置本体のサイズアップを行うことなく、電力容量の増加を抑えることができる。
【００７７】
また、本実施形態によれば、情報処理装置から電力供給される外部デバイスを電流容量により制限するので、複数の外部デバイスの電流値要求の累積によって、情報処理装置全体の電力供給能力を超えて情報処理装置がハングアップすることや情報処理装置全体の電源が落ちてしまうことを防止することができる。
【００７８】
また、本実施形態によれば、外部デバイスが接続されたことを検出し、その接続順で使用ポートを予約し情報処理装置全体の電力が閾値を超えると予測される場合に、以降に接続される外部デバイスの認識処理を禁止し、その外部デバイスへの電源投入を行わない。従って、先に接続した外部デバイスが動作している最中に、後から接続するｅＳＡＴＡｐデバイスやＵＳＢデバイスが接続されても電力供給不足に陥り、データ損失等の問題が発生することを回避することができる。
【００７９】
（その他の実施形態）
前述の実施形態では、図３に示したように、デバイス検出回路２２６〜２２９内に、抵抗３０１及びＦＥＴスイッチ３０２が含まれるものとしたが、本実施形態では、図１２及び図１３に示されるように、これら抵抗３０１及びＦＥＴスイッチ３０２がデバイス検出回路２２６〜２２９の外部に設けられている。なお、本実施形態における、図１３に示される前述の外部に設けられた抵抗及びＦＥＴスイッチを表す符号には、図３及び図５に示した対応する抵抗及びＦＥＴスイッチの符号にアポストロフィ（’）が付加されている。
【００８０】
本実施形態におけるデバイス検出及び電源供給制御の動作原理は、前述の実施形態におけるデバイス検出及び電源供給制御の動作原理と同一である。しかしながら、本実施形態では、デバイス検出回路２２６’〜２２９’のＩＣから抵抗３０１’〜３０１’ｄを取り除いたため、ユーザによりこれら抵抗３０１’ａ〜３０１’ｄの抵抗値を設定することができ、電源供給制御回路全体の設計自由度を向上させることができる。
【００８１】
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態そのままに限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、外部デバイスの検出がＢＩＯＳやＯＳレベルによって可能であり、且つ外部デバイスの検出に基づく各ポートの電源オフ制御がリアルタイムで行われる場合には、ハードウェアの仕組みなしでも本発明を提供することができる。
【符号の説明】
【００８２】
１００…情報処理装置
１０１…本体ユニット
１０２…ディスプレイユニット
１０３…ＬＣＤ（表示装置）
１０４…電源スイッチ
１０５…キーボード
１０６…タッチパッド
２０１…ＣＰＵ
２０２…メインメモリ
２０３…ノースブリッジ
２０６…サウスブリッジ
２０７…ＵＳＢコントローラ
２０８、２０９…ＵＳＢデバイス
２１０…ＡＴＡコントローラ
２１１…ハードディスクドライブ（ＨＤＤ）
２１２…光ディスクドライブ（ＯＤＤ）
２１３…ＢＩＯＳ−ＲＯＭ
２２１…電源回路
２１４…ＥＣ／ＫＢＣ
２１５〜２１８…（インターフェース）ポート
２２４…電源コントローラ（ＰＳＣ）
２２５…電源供給制御回路
２２６〜２２９…デバイス検出回路
２３０…ＢＩＯＳ
【特許請求の範囲】
【請求項１】
情報処理装置であって、
該情報処理装置から電源が供給され、外部デバイスが接続される複数のインターフェースポートと、
該インターフェースポートに前記外部デバイスが接続されたことを検出するデバイス検出手段と、
前記情報処理装置の電力許容値と、使用中の外部デバイスの総電力量と、前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御する電源供給制御手段と
を具備することを特徴とする情報処理装置。
【請求項２】
前記デバイス検出手段は基準電圧発生部とコンパレータとを含み、
前記デバイス検出手段は、前記コンパレータが、前記基準電圧発生部からの基準電圧と、前記外部デバイスが前記インターフェースポートに接続された際に生じる電圧降下した入力電圧とを比較することにより、前記デバイスが前記インターフェースポートに接続されたか否かを検出することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記電源供給制御手段は電源コントローラを含み、
該電源コントローラが、前記デバイス検出手段により前記外部デバイスが接続されたことが検出された前記インターフェースポートに、該インターフェースポートを有効にすることを示す信号を供給することにより、前記電源供給制御手段は、該インターフェースポートに電源を供給するよう制御することを特徴とする請求項１又は２記載の情報処理装置。
【請求項４】
前記情報処理装置の前記電力許容値と前記使用中の外部デバイスの総電力との差分が、前記インターフェースポートに接続される前記外部デバイスの電力容量以上の場合に、前記電源コントローラは、該インターフェースポートに前記信号を供給することを特徴とする請求項３記載の情報処理装置。
【請求項５】
前記インターフェースポートはＵＳＢインターフェースポートを含むことを特徴とする請求項１乃至４いずれか１項記載の情報処理装置。
【請求項６】
前記インターフェースポートはｅＳＡＴＡｐインターフェースポートを含むことを特徴とする請求項１乃至４いずれか１項記載の情報処理装置。
【請求項７】
外部デバイスが接続される複数のインターフェースポートを有する情報処理装置において、前記情報処理装置からの前記複数のインターフェースポートに対する電源供給を制御する電源供給制御方法であって、前記情報処理装置はデバイス検出手段と電源制御手段とを含み、前記電源供給制御方法は、
前記デバイス検出手段が、前記インターフェースポートに前記外部デバイスが接続されたことを検出するステップと、
前記電源制御手段が、前記情報処理装置の電力許容値と、使用中の外部デバイスの総電力量と、前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御するステップと
を具備することを特徴とする電源供給制御方法。
【請求項８】
前記デバイス検出手段は基準電圧発生部とコンパレータとを含み、
前記検出するステップでは、前記コンパレータが、前記基準電圧発生部からの基準電圧と、前記外部デバイスが前記インターフェースポートに接続された際に生じる電圧降下した入力電圧とを比較することにより、前記デバイスが前記インターフェースポートに接続されたか否かを検出することを特徴とする請求項７記載の電源供給制御方法。
【請求項９】
前記電源供給制御手段は電源コントローラを含み、
前記制御するステップでは、該電源コントローラが、前記デバイス検出手段により前記外部デバイスが接続されたことが検出された前記インターフェースポートに、該インターフェースポートを有効にすることを示す信号を供給することにより、前記電源供給制御手段は、該インターフェースポートに電源を供給するよう制御することを特徴とする請求項７又は８記載の電源供給制御方法。
【請求項１０】
前記情報処理装置の前記電力許容値と前記使用中の外部デバイスの総電力との差分が、前記インターフェースポートに接続される前記外部デバイスの電力容量以上の場合に、前記電源コントローラは、該インターフェースポートに前記信号を供給することを特徴とする請求項９記載の電源供給制御方法。
【請求項１１】
前記インターフェースポートはＵＳＢインターフェースポートを含むことを特徴とする請求項７乃至１０いずれか１項記載の電源供給制御方法。
【請求項１２】
前記インターフェースポートはｅＳＡＴＡｐインターフェースポートを含むことを特徴とする請求項７乃至１０いずれか１項記載の電源供給制御方法。
【請求項１】
情報処理装置であって、
該情報処理装置から電源が供給され、外部デバイスが接続される複数のインターフェースポートと、
該インターフェースポートに前記外部デバイスが接続されたことを検出するデバイス検出手段と、
前記情報処理装置の電力許容値と、使用中の外部デバイスの総電力量と、前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御する電源供給制御手段と
を具備することを特徴とする情報処理装置。
【請求項２】
前記デバイス検出手段は基準電圧発生部とコンパレータとを含み、
前記デバイス検出手段は、前記コンパレータが、前記基準電圧発生部からの基準電圧と、前記外部デバイスが前記インターフェースポートに接続された際に生じる電圧降下した入力電圧とを比較することにより、前記デバイスが前記インターフェースポートに接続されたか否かを検出することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記電源供給制御手段は電源コントローラを含み、
該電源コントローラが、前記デバイス検出手段により前記外部デバイスが接続されたことが検出された前記インターフェースポートに、該インターフェースポートを有効にすることを示す信号を供給することにより、前記電源供給制御手段は、該インターフェースポートに電源を供給するよう制御することを特徴とする請求項１又は２記載の情報処理装置。
【請求項４】
前記情報処理装置の前記電力許容値と前記使用中の外部デバイスの総電力との差分が、前記インターフェースポートに接続される前記外部デバイスの電力容量以上の場合に、前記電源コントローラは、該インターフェースポートに前記信号を供給することを特徴とする請求項３記載の情報処理装置。
【請求項５】
前記インターフェースポートはＵＳＢインターフェースポートを含むことを特徴とする請求項１乃至４いずれか１項記載の情報処理装置。
【請求項６】
前記インターフェースポートはｅＳＡＴＡｐインターフェースポートを含むことを特徴とする請求項１乃至４いずれか１項記載の情報処理装置。
【請求項７】
外部デバイスが接続される複数のインターフェースポートを有する情報処理装置において、前記情報処理装置からの前記複数のインターフェースポートに対する電源供給を制御する電源供給制御方法であって、前記情報処理装置はデバイス検出手段と電源制御手段とを含み、前記電源供給制御方法は、
前記デバイス検出手段が、前記インターフェースポートに前記外部デバイスが接続されたことを検出するステップと、
前記電源制御手段が、前記情報処理装置の電力許容値と、使用中の外部デバイスの総電力量と、前記インターフェースポートに接続される前記外部デバイスの電力容量とに基づいて、前記デバイス検出手段により検出された前記インターフェースポートに接続された前記外部デバイスに電源を供給するか否かを制御するステップと
を具備することを特徴とする電源供給制御方法。
【請求項８】
前記デバイス検出手段は基準電圧発生部とコンパレータとを含み、
前記検出するステップでは、前記コンパレータが、前記基準電圧発生部からの基準電圧と、前記外部デバイスが前記インターフェースポートに接続された際に生じる電圧降下した入力電圧とを比較することにより、前記デバイスが前記インターフェースポートに接続されたか否かを検出することを特徴とする請求項７記載の電源供給制御方法。
【請求項９】
前記電源供給制御手段は電源コントローラを含み、
前記制御するステップでは、該電源コントローラが、前記デバイス検出手段により前記外部デバイスが接続されたことが検出された前記インターフェースポートに、該インターフェースポートを有効にすることを示す信号を供給することにより、前記電源供給制御手段は、該インターフェースポートに電源を供給するよう制御することを特徴とする請求項７又は８記載の電源供給制御方法。
【請求項１０】
前記情報処理装置の前記電力許容値と前記使用中の外部デバイスの総電力との差分が、前記インターフェースポートに接続される前記外部デバイスの電力容量以上の場合に、前記電源コントローラは、該インターフェースポートに前記信号を供給することを特徴とする請求項９記載の電源供給制御方法。
【請求項１１】
前記インターフェースポートはＵＳＢインターフェースポートを含むことを特徴とする請求項７乃至１０いずれか１項記載の電源供給制御方法。
【請求項１２】
前記インターフェースポートはｅＳＡＴＡｐインターフェースポートを含むことを特徴とする請求項７乃至１０いずれか１項記載の電源供給制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−１７６５３６（Ｐ２０１０−１７６５３６Ａ）
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願番号】特願２００９−２０３８０（Ｐ２００９−２０３８０）
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]