振幅減衰機能付き同調回路、及び無線通信装置用集積回路
【課題】電力消費を低減する。
【解決手段】振幅減衰機能付き同調回路は、コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのスイッチング素子がコイル及びコンデンサに並列に接続され、スイッチング素子で抵抗値を変化させることにより、同調回路の出力信号の振幅を変化させるのであって、スイッチング素子のオン抵抗について、当該スイッチング素子のスイッチング電圧の源泉となる電源電圧に対する依存特性、及び温度に対する依存特性を解消するためのオン抵抗一定化回路を備え、オン抵抗一定化回路は、スイッチング素子に対し、電源電圧に対する依存特性、及び温度に対する依存特性を解消したスイッチング電圧を供給する。
【解決手段】振幅減衰機能付き同調回路は、コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのスイッチング素子がコイル及びコンデンサに並列に接続され、スイッチング素子で抵抗値を変化させることにより、同調回路の出力信号の振幅を変化させるのであって、スイッチング素子のオン抵抗について、当該スイッチング素子のスイッチング電圧の源泉となる電源電圧に対する依存特性、及び温度に対する依存特性を解消するためのオン抵抗一定化回路を備え、オン抵抗一定化回路は、スイッチング素子に対し、電源電圧に対する依存特性、及び温度に対する依存特性を解消したスイッチング電圧を供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅減衰機能付き同調回路、及び無線通信装置用集積回路に関する。
【背景技術】
【０００２】
例えばＡＳＫ（Amplitude Shift Keying）通信における同調回路及びＡＧＣ（Automatic Gain Control）回路の一般的な例を図１６に示す。同調回路は、コイル（インダクタンス）Ｌ１及びコンデンサ（容量）Ｃ１の一端が基準電圧Ｖｒｅｆに接続されたＬＣ並列共振回路で構成されている。ＡＧＣ回路は、可変増幅器（Variable Gain Amp）、整流回路（REC）、及び比較器（COMP）で構成される。可変増幅器は、同調回路からのＡＣ信号の振幅を調整して出力端子ＯＵＴへ出力する。この出力端子ＯＵＴには、増幅器や検波回路及び波形整形回路等が接続され、振幅調整されたＡＣ信号が処理される（例えば、特許文献１参照。）。
【０００３】
可変増幅器におけるＡＣ（交流）信号の増幅率は、整流回路及び比較器で決定される。すなわち、整流回路によりＡＣ信号の振幅を平滑化してＤＣ信号として得た後、このＤＣ信号をコンパレータで基準電圧ＶＡＧＣと比較する。この比較の結果、例えばＡＣ信号の振幅が過大な場合には、増幅率を低下させるための出力をコンパレータが増幅器へ帰還させる。この結果、過大なＡＣ信号の振幅を抑え、常にある一定の出力レベルを維持する制御が行われる。
【０００４】
このような同調回路及びＡＧＣ回路は、例えば遠隔操作システムの受信装置に用いられる。この遠隔操作システムには、例えば、車両や家屋等のドアの開閉や施錠、及び車両のエンジンの起動や停止等、種々の用途がある。
【特許文献１】特開平１０−２３０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えばＡＣ信号の振幅が大きい場合に下げる自動制御を行う等のＡＧＣの機能を実現するにあたり、前述したような可変増幅器及び整流回路を含むアナログ制御系を用いると、消費電力（例えば電流値で１μＡ程度）が大きい。このような消費電力の大きい回路について、例えば電池駆動型の遠隔操作システムの受信装置に用いると、電池の消耗が早くなってしまう。
【課題を解決するための手段】
【０００６】
本発明に係る振幅減衰機能付き同調回路では、コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのスイッチング素子が前記コイル及び前記コンデンサに並列に接続され、前記スイッチング素子で前記抵抗値を変化させることにより、前記同調回路の出力信号の振幅を変化させるのであって、前記スイッチング素子のオン抵抗について、当該スイッチング素子のスイッチング電圧の源泉となる電源電圧に対する依存特性、及び温度に対する依存特性を解消するためのオン抵抗一定化回路を備え、前記オン抵抗一定化回路は、前記スイッチング素子に対し、前記電源電圧に対する依存特性、及び前記温度に対する依存特性を解消した前記スイッチング電圧を供給する。
よって、抵抗値調整回路でもって同調回路の抵抗値を変化させることにより、同調回路の出力信号の振幅を変化させることができる。したがって、同調回路の感度を上げて微小な出力信号の検出を可能としながらも、出力入力の振幅が過大となってもその振幅を抑制できる。すなわち、幅広いダイナミックレンジに対応できる。
【０００７】
また、同調回路の抵抗値を変化させるスイッチング素子をオンオフするので、デジタル制御が可能となる。よって、その制御系の電力消費について、可変増幅器及び整流回路を含むアナログ制御系を用いた場合に比し、本発明では、可変増幅器及び整流回路等を用いないため、電力消費を低減できる。特に、本発明の回路が電池駆動型の製品に採用された場合、容量の限られた電池の消費電力の低減化が図れる。
【０００８】
ところで、例えばスイッチング素子としてトランジスタを用いると、オン時のゲート電圧や温度の変化に応じ、オン抵抗（オン時の抵抗の値）が変動してしまう。したがって、同調回路の共振時における抵抗値調整のためのスイッチング素子として、このようなトランジスタを用いると、そのゲート電圧や温度の変化のため、同調回路の共振時における抵抗値を精度良く変化させることができなくなってしまう。
しかしながら、本発明では、同調回路の共振時における抵抗値を変化させるためのスイッチング素子のオン抵抗について、ゲート電圧（スイッチング電圧）の源泉となる電源電圧依存特性及び温度依存特性を解消するオン抵抗一定化回路を備える。このため、電源電圧や温度の変化による影響を受けることなく、同調回路の共振時における抵抗値を決定することができる。以て、電源電圧や温度の変化の影響を受けることなく、同調回路の出力たるＡＣ信号の振幅を減衰することができる。
【０００９】
また、前記スイッチング素子はトランジスタで構成され、前記同調回路の共振時における前記抵抗値を変化させるべく、前記トランジスタをオンオフする。
よって、同調回路の抵抗値を変化させるトランジスタをオンオフするので、デジタル制御が可能となる。よって、その制御系の電力消費について、アナログ制御系を用いた場合に比し、電力消費を低減できる。特に、本発明の回路が電池駆動型の製品に採用された場合、容量の限られた電池の消費電力の低減化が図れる。
【００１０】
さらに、電源電圧たるＶＤＤと前記トランジスタの閾値電圧ＶＴとの差分電圧たるＶＤＤ−ＶＴ電圧を発生させるＶＤＤ−ＶＴ電圧発生回路と、所定の一定値Ａをトランスコンダクタンス係数Ｋで除算した結果に相当する電圧たるＡ／Ｋ電圧を発生させるＡ／Ｋ電圧発生回路とを更に備え、前記オン抵抗一定化回路は、前記スイッチング素子たる前記トランジスタに印加する前記スイッチング電圧について、供給される前記ＶＤＤ−ＶＴ電圧と前記Ａ／Ｋ電圧とに基づき、前記閾値電圧ＶＴと前記Ａ／Ｋ電圧との和に相当するＶＴ＋Ａ／Ｋ電圧とし、前記トランジスタのオン抵抗を前記所定の一定値Ａの逆数とする。
【００１１】
さらにまた、前記同調回路の前記出力信号の前記振幅が自動調整用基準振幅レベルを超えると出力を変化させるコンパレータと、前記コンパレータの前記出力の前記変化に応じ、前記トランジスタの前記制御電極への前記印加電圧を変化させるためのデジタル駆動信号を出力するトランジスタ駆動用デジタル回路とで構成される自動調整回路系を備える。
よって、同調回路の振幅減衰機能を実現するにあたり、電圧駆動可能なコンパレータやトランジスタ駆動用デジタル回路を含む自動調整回路系を備える。この結果、従来のアナログ制御系を用いた場合に比し、電力消費を格段に低減することができる。特に、本発明の回路が電池駆動型の製品に採用された場合、容量の限られた電池の消費電力の低減化が図れる。
【００１２】
本発明に係る無線通信装置用集積回路では、前述した振幅減衰機能付き同調回路における前記抵抗値調整素子及び前記自動調整回路系を含む。
【発明の効果】
【００１３】
電力消費を低減することができる。
【発明を実施するための最良の形態】
【００１４】
＝＝＝原 理＝＝＝
本実施の形態に係る振幅減衰機能付き同調回路の原理を説明するための原理図を図１に示す。この同調回路は、例えば通信システムの送受信装置におけるアンテナに用いられる。図１の回路図に示すように、同調回路を構成するＬＣ並列共振回路におけるコイルＬ１及びコンデンサＣ１（図１の上段の回路図）に対し、抵抗値調整素子Ｒ’が並列に接続される（図１の下段の回路図）。この抵抗値調整素子Ｒ’は、それ自身で抵抗値（便宜上、この抵抗値をＲ’とする）を有しており、同調回路の共振時における抵抗成分の値（抵抗値）Ｒ０を変化させる。抵抗値調整素子Ｒ’が接続されていない同調回路は、もとより、共振時における抵抗成分Ｒの値を有している（図１の中段の回路図）。これに加えて抵抗値調整素子Ｒ’が接続された同調回路の抵抗値Ｒ０は、（１／Ｒ＋１／Ｒ’）の逆数で表される。このように、同調回路の抵抗値Ｒ０を変化させることにより、Ｑ＝Ｒ０／（ωＬ１）の式（ωは角速度，Ｌ１は、コイルＬ１のインダクタンスの値）に基づき、同調回路のＱ値を変化させる。このＱ値の変化により、同調回路の出力信号の振幅のレベルを変化させることができる。なお、Ｑ値とは、同調回路の特性を表す選択度である。
【００１５】
抵抗値調整素子Ｒ’の抵抗値Ｒ’は正の値を有するため、抵抗値調整素子Ｒ’が接続された同調回路の抵抗値Ｒ０は、抵抗値調整素子Ｒ’が接続されていない場合の抵抗値Ｒに比し、小さくなる。この同調回路の抵抗値Ｒ０が小さくなるに伴い、Ｑ値が小さくなる結果、過大なＡＣ信号の振幅を抑える制御を行える。
【００１６】
＝＝＝基本回路＝＝＝
前述した図１に示す回路について、原案となる基本回路を図２に示す。図１の抵抗値調整素子Ｒ’をトランジスタＭＰ０で構成する。この実施例では、トランジスタＭＰ０をｐ型チャネルＭＯＳＦＥＴで構成する。そして、同調回路たるＬＣ並列共振回路を構成するコイルＬ１及びコンデンサＣ１の一端（図面左側）に対し、基準電圧Ｖｒｅｆ（例えば３Ｖ）を印加する。このＬＣ並列共振回路で共振されたＡＣ信号がコイルＬ１及びコンデンサＣ１の出力端子（他端）ＯＵＴから出力される。
【００１７】
そして、トランジスタＭＰ０のゲート（制御電極）への印加電圧を変化させることにより、前述した同調回路の抵抗値Ｒ０を変化させる。このトランジスタＭＰ０のゲートへの印加電圧を変化させるにあたり、トランジスタＭＰ０をスイッチング素子とするデジタル駆動方式と、オンとオフとの間の中間状態で駆動するアナログ駆動方式の二通りの方式がある。例えば離散的なアナログ駆動方式については、トランジスタＭＰ０のへの印加電圧を０Ｖ（オン電圧）乃至５Ｖ（オフ電圧）の範囲（例えば１Ｖ，２Ｖ，３Ｖ等）の値を設定する。このことで、トランジスタＭＰ０のドレインとソース間において、複数の離散的な抵抗値が得られる。この複数の離散的な抵抗値に応じた精密なＡＣ信号の振幅レベルの制御を行える。
【００１８】
次に、トランジスタＭＰ０をスイッチング素子としてオンオフ駆動するデジタル駆動方式について説明する。すなわち、トランジスタＭＰ０について、そのゲートへの印加電圧を０Ｖ（オン電圧）あるいは５Ｖ（オフ電圧）のいずれかとする。例えば、トランジスタＭＰ０がオンすることにより、同調回路の抵抗値が変化し、出力端子ＯＵＴからのＡＣ信号の振幅レベルを調整できる。
【００１９】
次に、図２に示す同調回路に対し、ＡＧＣ回路系（自動調整回路系）を付加することにより、ＡＧＣ機能付きの同調回路を実現する例について、図３を参照して説明する。同調回路に対して接続されるＡＧＣ回路系は、レベルシフト回路（図中、Level Shift Circuit）、ヒステリシスコンパレータ（図中、Hysteresis Comparater）、及びトランジスタ駆動用デジタル回路を備える。
【００２０】
本発明では、図１を参照して説明した振幅減衰の原理により、図１６に示す従来の回路のような可変増幅器及び整流回路のアナログ回路系を用いずに済む。このため、電力消費を格段に低減できる。
【００２１】
まずＡＧＣ回路系の機能について説明する。ヒステリシスコンパレータは、同調回路からのＡＣ信号（出力信号）の振幅が自動調整用の基準振幅レベル以上になると出力を変化させる。このヒステリシスコンパレータの出力の変化に応じ、トランジスタ駆動用デジタル回路は、トランジスタＭＰ０のゲートへの印加電圧を変化させるためのデジタル駆動信号ＶＡＧＣを出力する。
【００２２】
レベルシフト回路は、同調回路からのＡＣ信号をヒステリシスコンパレータに入力させるにあたり、ＡＣ信号の直流レベルをシフトし、両者の直流レベルの整合性を取る機能を有する。すなわち、本実施例では、３Ｖの基準電圧Ｖｒｅｆが同調回路に印加される。このため、トランジスタＭＰ０をオンさせて抵抗値が変化すると、３Ｖ程度の直流電圧に重畳するＡＣ信号が同調回路から出力される。レベルシフト回路は、同調回路からの３Ｖ程度の直流成分について、ヒステリシスコンパレータが動作するのに十分な直流レベルへシフトさせる。さらに、ヒステリシスコンパレータにおける比較基準となる自動調整用の基準振幅レベルの中心電圧も合わせて生成する。
【００２３】
次いで、レベルシフト回路、ヒステリシスコンパレータ、及びトランジスタ駆動用デジタル回路の具体的な回路構成について説明する。まず、レベルシフト回路は、カレントミラー回路を含むレベルシフト回路で構成される。図３に示すように、レベルシフト回路は、レベルシフト本来の機能を奏するレベルシフター部と、カレントミラー回路部で構成される。
【００２４】
レベルシフター部は、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ１と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ２と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ３と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ４とで構成される。トランジスタＭＮ２のゲートには、同調回路からのＡＣ信号が入力される。トランジスタＭＮ４は、ドレインとゲートが接続されており、ダイオード（抵抗成分）として機能する。
【００２５】
カレントミラー回路部は、定電流Ｉ１を供給する定電流源と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ５で構成される。定電流源が供給する定電流Ｉ１は、ヒステリシスコンパレータの反転入力端子に印加される基準電圧（自動調整用の基準振幅レベル）の源泉となる。トランジスタＭＮ５のドレインとゲートは、互いに接続されるとともに、トランジスタＭＮ３のゲートに接続される。このトランジスタＭＮ３のゲートは、レベルシフター部のトランジスタＭＮ１のゲートにも接続されているとともに、トランジスタＭＮ３のドレインは、トランジスタＭＮ４のソースに接続される。また、トランジスタＭＮ２及びトランジスタＭＮ４の双方について整合性を取り、両者のソースの直流電圧が共に等しくなるように設定する。図３の回路例では、トランジスタＭＮ２とトランジスタＭＮ４のゲートソース間電圧ＶGSだけ３Ｖより低下した直流レベルがトランジスタＭＮ２及びトランジスタＭＮ４のソースに生成される。
【００２６】
このような構成のレベルシフト回路において、トランジスタＭＮ２のソースがヒステリシスコンパレータの非反転入力端子（＋）に接続される一方、トランジスタＭＮ４のソースがヒステリシスコンパレータの反転入力端子（−）に接続される。よって、このヒステリシスコンパレータの非反転入力端子及び反転入力端子の双方には、共に等しい３Ｖ−ＶGSの直流電圧が印加される。すなわち、ヒステリシスコンパレータの反転入力端子には、直流のみが印加され、ヒステリシスコンパレータは、この直流レベルを中心に高い側と低い側に基準電圧（自動調整用の基準振幅レベル）を持つ。一方、ヒステリシスコンパレータの非反転入力端子には、同調回路からのＡＣ信号について直流レベルが３Ｖ−ＶGSにレベルシフトされた信号が入力される。すなわち、ヒステリシスコンパレータは、ＡＣ信号の振幅と基準電圧とを比較し、ＡＣ信号の振幅が基準電圧を超えると”Ｌ”から”Ｈ”へ出力を変化させる。このヒステリシスコンパレータの出力は、トランジスタ駆動用デジタル回路へ出力される。
【００２７】
トランジスタ駆動用デジタル回路は、ヒステリシスコンパレータの出力の変化に応じ、トランジスタＭＰ０のゲートへの印加電圧を変化させるためのデジタル駆動信号を出力する。このトランジスタ駆動用デジタル回路は、電圧駆動型の回路であり、リセット付Ｄ型フリップフロップ回路ＦＤ２、二つのＮＯＲ回路ＮＲ１，ＮＲ２で構成されるＲＳＦＦ（セットリセットフリップフロップ）回路、及びＮＡＮＤ回路ＮＤ１を備える。
【００２８】
Ｄ型フリップフロップ回路ＦＤ２のクロック端子Ｃには、ヒステリシスコンパレータの出力が印加される。このＤ型フリップフロップ回路ＦＤ２について、データ端子Ｄには電源ＶＤＤが接続され、出力端子ＱにはＮＯＲ回路ＮＲ１の一方の入力端子（リセット端子）が接続される。さらに、Ｄ型フリップフロップ回路ＦＤ２のリセット端子ＲＮにはリセット端子ＲＥＳＥＴが接続される。このリセット端子ＲＥＳＥＴは、ＮＡＮＤ回路ＮＤ１の一方の入力端子にも反転接続される。このＮＡＮＤ回路ＮＤ１について、その他方の入力端子には電源ＶＤＤが接続され、その出力端子は、ＲＳＦＦ回路のＮＯＲ回路ＮＲ２の一方の入力端子（セット端子）に接続される。また、このＮＡＮＤ回路ＮＤ１は、インバータの機能を奏する他の代替手段も適用可能である。なお、このＲＳＦＦ回路は、よく知られているように、二つのＮＯＲ回路ＮＲ１，ＮＲ２を用いた基本的な構成である。ＮＯＲ回路ＮＲ１の出力端子からデジタル駆動信号ＶＡＧＣが出力される。また、このＲＳＦＦ回路は、リセット型のＤ型フリップフロップ回路でもよい。
【００２９】
このような構成のトランジスタ駆動用デジタル回路を中心にＡＧＣ動作について、図４に示す波形図を参照して説明する。まず、図４における時刻Ｔ０までの時点、すなわち、同調回路からのレベルシフトされたＡＣ信号がヒステリシスコンパレータに入力されていない状態（リセット状態）における各信号の状態について述べる。ヒステリシスコンパレータの出力（図３及び図４中、”Ｃ”の波形）、Ｄ型フリップフロップ回路ＦＤ２の出力（図３及び図４中、”Ｑ”の波形）、及びＮＡＮＤ回路ＮＤ１の出力（図３及び図４中、”ＮＡＮＤ回路ＮＤ１の出力”の波形）は、”L”の状態である。一方、ＮＯＲ回路ＮＲ１の出力（デジタル駆動信号ＶＡＧＣ，図３及び図４中、”ＶＡＧＣ”の波形）、及びリセット端子ＲＥＳＥＴへの印加電圧（図３及び図４中、”ＲＥＳＥＴ”の波形）は”Ｈ”の状態である。
【００３０】
そして、図４における時刻Ｔ０の時点以降、同調回路からＡＣ信号が、レベルシフトされてヒステリシスコンパレータに入力され、このＡＣ信号の振幅が過大な場合について説明する。ヒステリシスコンパレータに振幅の過大なＡＣ信号が入力されてから最初の数ｍｓの時間内（時刻Ｔ０乃至Ｔ１）で、ヒステリシスコンパレータは、その非反転入力端子への入力レベルが反転入力端子への基準電圧より大となることにより、その出力Ｃは、”Ｌ”から”Ｈ”へ変化する。すると、Ｄ型フリップフロップ回路ＦＤ２の出力Ｑは反転し、”Ｈ”の状態となるとともに、ＲＳＦＦ回路がリセットされて、デジタル駆動信号ＶＡＧＣも反転して”L”の状態となる。この結果、トランジスタＭＰ０がオンとなり、前述したように、同調回路に対するＡＧＣが機能し、ＡＣ信号の振幅が抑えられていく。
【００３１】
なお、リセット端子ＲＥＳＥＴへの印加電圧について、”Ｈ”の状態を維持する。このことにより、デジタル駆動信号ＶＡＧＣの”L”の状態を維持し、抵抗値調整素子たるトランジスタＭＰ０のオン状態を維持（ホールド）でき、ＡＧＣ動作が中断してしまうことを防止できる。
【００３２】
その後、ＡＧＣ動作を中断し、各部の信号状態を初期化する場合には、リセット端子ＲＥＳＥＴに”Ｌ”のリセット用パルス信号を印加する（時刻Ｔ２）。すると、Ｄ型フリップフロップ回路ＦＤ２の出力Ｑが”Ｌ”の状態に戻る。同時に、ＮＡＮＤ回路ＮＤ１の出力もリセット用パルス信号に合わせて、”Ｈ”のパルス信号を出力する。このパルス信号の立ち上がりに合わせ、ＲＳＦＦ回路がセットされて、デジタル駆動信号ＶＡＧＣも反転して”Ｈ”の状態となる。この結果、トランジスタＭＰ０がオフとなり、前述したように、同調回路に対するＡＧＣ動作が停止する。
【００３３】
また、図３のＲＳＦＦ回路について、リセット付Ｄ型フリップフロップ回路が適用可能であり、その出力をＶＡＧＣとしても同様の動作が得られる。
【００３４】
前述した図１乃至図４を参照して説明した実施例の変形例について、図５及び図６に示し、変形内容を説明する。すなわち、図５に示すように、前述した図１の抵抗値調整素子Ｒ’をｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ０で構成する。そして、同調回路たるＬＣ並列共振回路を構成するコイルＬ１及びコンデンサＣ１の一端（図面左側）を接地（ＧＮＤ接続）する。このＬＣ並列共振回路で共振されたＡＣ信号がコイルＬ１及びコンデンサＣ１の出力端子（他端）ＯＵＴから出力される。
【００３５】
抵抗値調整素子Ｒ’をｎ型チャネルＭＯＳＦＥＴトランジスタＭＮ０とするとともに、コイルＬ１及びコンデンサＣ１の一端を接地した変形により、図６に示すように、レベルシフト回路は、レベルシフター部がトランジスタ(p形チャネルMOSFET)MP1とトランジスタ(p形チャネルMOSFET)MP2とトランジスタ(p形チャネルMOSFET)MP3とトランジスタ(p形チャネルMOSFET)MP４とで構成される。カレントミラー回路部は、定電流I1を供給する定電流源と、トランジスタ(p形チャネルMOSFET)MP5で構成される。トランジスタMP5のドレインとゲートは、互いに接続されるとともに、トランジスタMP１とMP3のゲートに接続される。よって、MP2とMP4は、双方について整合性を取ることで、両者の直流電圧が共に等しくなるように設定する。図６の回路例では、MP2とMP4のゲートソース間電圧VGSだけGNDよりも高い直流レベルがMP2とMP4のソースに生成される。
【００３６】
また、デジタル駆動信号ＶＡＧＣを出力するＲＳＦＦ回路の接続関係が図３の場合に比べて変更となる。このＲＳＦＦ回路は、良く知られた基本的な構成及び接続状態である。すなわち、図６において、ＲＳＦＦ回路のＮＯＲ回路ＮＲ１の一方の入力端子をＮＡＮＤ回路ＮＤ１の出力端子と接続するとともに、ＲＳＦＦ回路のＮＯＲ回路ＮＲ２の一方の入力端子をＤ型フリップフロップ回路ＦＤ２のＱ端子と接続する。つまり、Ｄ型フリップフロップ回路ＦＤ２の出力Ｑが”Ｈ”になると、ＲＳＦＦ回路はセットされ、”Ｈ”状態のデジタル駆動信号ＶＡＧＣを出力する。
【００３７】
この図６に示す回路の動作は、前述した図３の場合と同様である。すなわち、同調回路で共振されたＡＣ信号が、レベルシフト回路により、ヒステリシスコンパレータに受け渡される。このＡＣ信号の振幅レベルが過大となり、基準電圧（自動調整用の基準振幅レベル）を超えると、ヒステリシスコンパレータの出力が”Ｌ”から”Ｈ”に変化する。その結果、ＲＳＦＦ回路からのデジタル駆動信号ＶＡＧＣが”Ｌ”から”Ｈ”に変化し、トランジスタＭＮ０がオン状態となり、ＡＧＣ動作が開始される。
なお、ＡＧＣ動作を中断し、各部の信号状態を初期化する場合には、リセット端子ＲＥＳＥＴに印加している信号の状態を”Ｈ”から”Ｌ”に変化させる。
【００３８】
ここで、前述した離散的なアナログ駆動方式の具体例について説明する。前述した図３や図６において、トランジスタＭＰ０，ＭＮ０のへの印加電圧（駆動信号ＶＡＧＣ）について、例えば１Ｖ，２Ｖ，３Ｖの複数値を設定する。すなわち、前述した図３や図６において、図７に示すように、複数段のヒステリシスコンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３に並列に接続するとともに、各ヒステリシスコンパレータＣＭＰ１乃至ＣＭＰ３に対応してＲＳ型フリップフロップ回路ＲＳＦＦ１，ＲＳＦＦ２，ＲＳＦＦ３を接続して複数段の構成とする。これらのＲＳ型フリップフロップ回路ＲＳＦＦ１乃至ＲＳＦＦ３の出力端子はデコーダに接続される。このデコーダから駆動信号ＶＡＧＣが出力される。
【００３９】
ヒステリシスコンパレータＣＭＰ１の反転入力端子には、駆動信号ＶＡＧＣを生成するための基準電圧Ｖｒｅｆ１が設定される。ヒステリシスコンパレータＣＭＰ２の反転入力端子には、２Ｖの駆動信号ＶＡＧＣを生成するための基準電圧Ｖｒｅｆ２が設定される。ヒステリシスコンパレータＣＭＰ３の反転入力端子には、１Ｖの駆動信号ＶＡＧＣを生成するための基準電圧Ｖｒｅｆ３が設定される。
【００４０】
各ヒステリシスコンパレータＣＭＰ１乃至ＣＭＰ３について、その各非反転入力端子には、前述したレベルシフト回路（図中、Level Shift Circuit）からの出力が印加され、各基準電圧Ｖｒｅｆ１乃至Ｖｒｅｆ３と比較した結果を出力する。これら各ヒステリシスコンパレータＣＭＰ１乃至ＣＭＰ３の出力に応じ、各ＲＳ型フリップフロップ回路ＲＳＦＦ１乃至ＲＳＦＦ３は３ビットのデータ（４値：ＨＨＨ，ＨＨＬ，ＨＬＬ，ＬＬＬ）がデコーダへ出力される。このデコーダは、３ビットのデータに応じて一意的に定まる駆動信号ＶＡＧＣ（１Ｖ，２Ｖ，３Ｖのいずれか）を生成してトランジスタＭＰ０，ＭＮ０に出力する。
【００４１】
また、図６のＲＳＦＦ回路について、リセット付Ｄ型フリップフロップ回路が適用可能であり、その出力をＶＡＧＣとしても同様の動作が得られる。
【００４２】
＝＝＝実施例１＝＝＝
図２乃至図７を参照して前述した原案たる基本回路等では、次の通り、改良すべき事項がある。
【００４３】
すなわち、例えば図５に示す基本回路では、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタ（スイッチング素子）ＭＮ０は、オン時のゲート電圧や温度の変化に応じ、オン抵抗（オン時の抵抗の値）が変動してしまう。つまり、トランジスタＭＮ０は、そのゲート電圧や温度の変化のため、同調回路の共振時における抵抗値Ｒ０を精度良く変化させることができなくなってしまう。
【００４４】
具体的には、図８（ａ）の温度変化に対する抵抗値Ｒ０の特性図に示すように、−５０℃乃至１００℃の範囲において、一点鎖線で示す基本回路の場合、温度が高くなるに連れて抵抗値Ｒ０は大きくなってしまい、一定とはならない。また、図８（ｂ）のゲート電圧として印加する電源電圧ＶＤＤの変化に対する抵抗値Ｒ０の特性図に示すように、電源電圧ＶＤＤの１．５ボルト乃至３．５ボルトの範囲において、一点鎖線で示す基本回路の場合、電源電圧ＶＤＤが高くなるに連れて抵抗値Ｒ０は小さくなってしまい、一定とはならない。
【００４５】
そこで、図９の回路図に示すような改良発明がなされた。すなわち、同調回路の共振時における抵抗値を変化させるための抵抗値調整回路をコイルＬ１及びコンデンサＣ１に並列に接続する。この抵抗値調整回路は、抵抗器Ｒ１と、トランジスタ（スイッチング素子）ＭＮ０との直列回路を含んでいる。このトランジスタＭＮ０は、抵抗器Ｒ１の抵抗の大きさよりオン抵抗の小さいｎ型チャネルＭＯＳＦＥＴで構成される。
【００４６】
このトランジスタＭＮ０のオンオフにより、同調回路の共振時における抵抗値を変化させる。すなわち、出力端子ＯＵＴからのＡＣ信号の振幅レベルを調整する必要がない場合には、トランジスタＭＮ０のゲートを接地（ＧＮＤ）させてオフ状態となっている。
【００４７】
トランジスタＭＮ０をオンさせる際には、ゲートに電源電圧ＶＤＤの電圧を印加させる。この場合、同調回路の共振時における抵抗値は、変化し、抵抗器Ｒ１の抵抗の大きさと同調回路の抵抗成分との合成抵抗の値となる。その結果、出力端子ＯＵＴからのＡＣ信号の振幅レベルを減衰すべく調整可能となる。
【００４８】
このトランジスタＭＮ０のオン時において、そのオン抵抗は、抵抗器Ｒ１の抵抗の大きさより小さいため、同調回路の共振時における抵抗値に対する寄与は小さい。すなわち、トランジスタＭＮ０のゲート電圧や温度の変化に応じ、そのオン抵抗が変動しても、同調回路の共振時における抵抗値に対する影響をなくせるか、あるいは、無視できる程度に小さくできる。
【００４９】
具体的には、図８（ａ）の温度変化に対する抵抗値Ｒ０の特性図に示すように、−５０℃乃至１００℃の範囲において、直線で示す実施例１の場合、温度が変化しても、抵抗Ｒ０は一定のままを維持することができる。また、図８（ｂ）のゲート電圧として印加する電源電圧ＶＤＤの変化に対する抵抗値Ｒ０の特性図に示すように、電源電圧ＶＤＤの１．５ボルト乃至３．５ボルトの範囲において、直線で示す実施例１の場合、温度が変化しても、抵抗Ｒ０は一定のままを維持することができる。
【００５０】
このように、ゲート電圧及び温度の変化に対し、抵抗値Ｒ０が影響を受けないことによる効果について、図１０（ａ）（ｂ）の波形図を参照して説明する。先ず、ゲート電圧（印加電圧ＶＤＤ）が一定の下、温度の変化に対する抵抗値Ｒ０の特性について、図１０（ａ）に示すように、同調回路から出力されるＡＣ信号の波形は、ＡＧＣ動作が働く前の減衰前の状態では、左側のグラフに示すように振幅が大きい。そして、ＡＧＣ動作が働きＡＣ信号が減衰されると、前述した基本回路では、中心のグラフに示すように、温度の変化（−５０℃，２５℃，１００℃）によってその減衰の度合いが変動し、一定とはならない。これに対し、本実施例１の場合では、温度が変化しても、減衰されたＡＣ信号の振幅を一定に維持することができる。
【００５１】
次に、温度が一定の下、ゲート電圧（印加電圧ＶＤＤ）の変化に対する抵抗値Ｒ０の特性について、図１０（ｂ）に示すように、同調回路から出力されるＡＣ信号の波形は、ＡＧＣ動作が働く前の減衰前の状態では、左側のグラフに示すように振幅が大きい。そして、ＡＧＣ動作が働きＡＣ信号が減衰されると、前述した基本回路では、中心のグラフに示すように、ゲート電圧の変化（１．５Ｖ，２．５Ｖ，３．５Ｖ）によってその減衰の度合いが変動し、一定とはならない。これに対し、本実施例１の場合では、ゲート電圧が変化しても、減衰されたＡＣ信号の振幅を一定に維持することができる。
【００５２】
なお、この図９に示す同調回路に対し、ＡＧＣ回路系（自動調整回路系）を付加することにより、ＡＧＣ機能付きの同調回路を実現する例は、前述した図６の場合や後述する図１１の場合と同様である。
【００５３】
また、前述した改良すべき事項についての本実施例に係る改良発明は、図２に示すタイプの基本回路の場合にも適用できる。
【００５４】
＝＝＝実施例２＝＝＝
＜＜＜概略＞＞＞
実施例１で述べた改良すべき事項に対する別の改良発明について、図１１の回路を参照にして説明する。なお、本回路は、前述した図６に示す基本回路を土台としており、これと相違する部分を中心に説明する。すなわち、同調回路の共振時における抵抗値Ｒ０を変化させるための抵抗値調整素子としてスイッチング素子をコイルＬ１及びコンデンサＣ１に並列に接続する。このスイッチング素子は、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ０で構成される。そして、このトランジスタＭＮ０で抵抗値Ｒ０を変化させることにより、同調回路の出力信号の振幅を変化させる。このとき、Ｄ型フリップフロップ回路ＦＤ２のＱＮ（反転出力）端子からの出力信号をデジタル駆動信号ＶＡＧＣとする。
【００５５】
そして、このトランジスタＭＮ０のオン抵抗について、スイッチング電圧の源泉となる電源電圧ＶＤＤに対する依存特性及び温度に対する依存特性を解消するオン抵抗一定化回路を設ける。このオン抵抗一定化回路は、トランジスタＭＮ０のゲートに対し、電源電圧ＶＤＤと温度の影響を受けない印加電圧Ｖｏを供給する。
【００５６】
＜＜＜詳細説明＞＞＞
図１１に示すように、トランジスタＭＮ０のオン抵抗（ドレイン−ソース間抵抗）Ｒ’は、１／（Ｋ（Ｖｇｓ−ＶＴ））の数式で表される。ここで、Ｋはトランスコンダクタンス係数、Ｖｇｓはゲート−ソース間電圧（ゲート電圧，スイッチング電圧）、及びＶＴは閾値電圧である。前述した基本回路では、ゲート電圧Ｖｇｓは電源電圧ＶＤＤであるためこのＶＤＤに依存するとともに、Ｋ及びＶＴは温度に依存する。
そこで、本実施例２では、トランジスタＭＮ０に対し、Ｖｇｓ＝ＶＴ＋Ａ／Ｋとなるゲート電圧Ｖｏを供給することにより、オン抵抗Ｒ’＝１／Ａとし、その電源電圧ＶＤＤ及び温度の依存を相殺する。なお、Ａは定数である。
【００５７】
まず、図１１に示す回路図は、図６を参照して前述した回路図において、インバータＩＮＶとＲＳＦＦ回路を無くし、Ｄ型フリップフロップ回路ＦＤ２のＱＮ端子からの出力信号をデジタル駆動信号ＶＡＧＣとしている。そして、図１１に示す回路図は、Ｖｇｓ＝ＶＴ＋Ａ／Ｋとなるゲート電圧Ｖｏを供給する構成要素として、さらに、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ１、ｐ型チャネルＭＯＳＦＥＴからなるトランジスタＭＰ６，ＭＰ７、ＶＤＤ−ＶＴ（図１１中”ＶＴ”と表記）電圧発生回路、及びＡ／Ｋ電圧発生回路（Ａ／Ｋ電圧を発生させる回路）を備える。後述するように、ＶＤＤ−ＶＴ電圧発生回路とは、ＶＤＤとＶＴとの差分電圧を発生させる回路であり、Ａ／Ｋ電圧発生回路とは、前述のＡ／Ｋに相当する電圧（以後、Ａ／Ｋ電圧と称する。）を発生させる回路である。
【００５８】
図１１に示すように、ゲート電圧Ｖｏが印加されるトランジスタＭＮ０のゲートには、トランジスタＭＮ１のドレインが接続されるとともに、トランジスタＭＰ６のソース及びトランジスタＭＮ７のドレインが接続される。トランジスタＭＰ６は、そのゲートには、Ａ／Ｋ電圧発生回路からのＡ／Ｋ電圧が印加されるるとともに、そのドレインは接地される。また、トランジスタＭＰ７は、そのゲートには、ＶＤＤ−ＶＴ電圧発生回路からのＶＤＤ−ＶＴ電圧が印加されるるとともに、そのソースは電源ＶＤＤに接続される。
【００５９】
ＶＤＤ−ＶＴ電圧発生回路からは、トランジスタＭＰ７のゲートに対し、ＶＤＤ−ＶＴ電圧たる電圧Ｖｏ１が印加される。また、Ａ／Ｋ電圧発生回路からは、トランジスタＭＰ６のゲートに対し、Ａ／Ｋ電圧たる電圧Ｖｏ２が印加される。その結果、電源電圧ＶＤＤ及び温度の影響のないＶｇｓ＝ＶＴ＋Ａ／Ｋとなるゲート電圧ＶｏをトランジスタＭＮ０に印加することができる。
【００６０】
このため、図８（ａ）（ｂ）に示すように、前述した実施例１の場合と同様、本実施例２においても、電源電圧ＶＤＤや温度の変化による影響を受けることなく、同調回路の共振時における抵抗値を決定することができる。したがって、図１０（ａ）（ｂ）に示すように、前述した実施例１の場合と同様、本実施例２においても、電源電圧や温度の変化の影響を受けることなく、同調回路の出力たるＡＣ信号の振幅を減衰することができる。
【００６１】
ＶＤＤ−ＶＴ電圧発生回路の具体例としては、図１２に示すような回路が挙げられる。同図に示すように、ｐ型チャネルＭＯＳＦＥＴからなるトランジスタＭＰ１，ＭＰ２、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ１，ＭＮ２，ＭＮ３を組み合わせて接続することで構成される回路に対し、定電流回路が接続される。この定電流回路は、その一端が接地され、定電流ＩＢＩＡＳが流れる。トランジスタＭＰ１，ＭＮ１，ＭＮ３は、そのゲートとソースが接続されてダイオードとして機能する。MN1、MN2、MN3のトランスコンダクタンス係数は、”MN1:MN2:MN3＝４K：４K：K”とする。また、トランジスタＭＰ１，ＭＰ２のドレイン及びトランジスタＭＮ２のゲートには電源ＶＤＤが供給される。
【００６２】
図１２に示すような接続関係により、トランジスタＭＰ１にはドレイン−ソース間電流Ｉ１が流れるとともに、トランジスタＭＰ２にはドレイン−ソース間電流Ｉ２が流れる。その結果、トランジスタＭＮ３のゲートより電圧Ｖｏ１が得られる。この電圧Ｖｏ１が、図１１のトランジスタＭＰ７のゲートに印加されるＶＤＤ−ＶＴ電圧となる。
【００６３】
詳しくは、ＩＢＩＡＳは定電流でもって全てのＴｒは飽和領域で動作させ、Ｉ１＝Ｉ２となるようにＫＭＰ１＝ＫＭＰ２とする。トランジスタＭＰ２のドレイン−ソース間電流Ｉ１は、４Ｋ｛（ＶＤＤ−ＶＸ）／２−ＶＴ｝２ で表される。トランジスタＭＰ３のドレイン−ソース間電流Ｉ２は、Ｉ２＝Ｋ（Ｖｏ１−ＶＸ−ＶＴ）２ で表される。Ｉ１＝Ｉ２であるため、４Ｋ｛（ＶＤＤ−ＶＸ）／２−ＶＴ｝２＝Ｋ（Ｖｏ１−ＶＸ−ＶＴ）２となり、その結果、（ＶＤＤ−ＶＴ−Ｖｏ１）＊（ＶＤＤ−３ＶＴ−２ＶＸ＋Ｖｏ１）＝０となる。よって、Ｖｏ１＝ＶＤＤ−ＶＴ ，３ＶＴ＋２ＶＸ−ＶＤＤとなる。ここで、ＶＴは約０．７Ｖ（定数）である。また、ＩＢＩＡＳが一定であることから、ＶＸは定数であり、ＶＤＤが変数であることから、ＶＤＤ−３ＶＴ−２ＶＸ＋Ｖｏ１はゼロとはならない。したがって、Ｖｏ１＝ＶＤＤ−ＶＴとなる。
【００６４】
一方、Ａ／Ｋ電圧発生回路の具体例としては、図１３に示すような回路が挙げられる。このＡ／Ｋ電圧発生回路は、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ１乃至ＭＮ６と、電源ＶＤＤに接続された二つの定電流回路とを同図に示すように接続して構成され、電圧Ｖｏ２を生成する。この電圧Ｖｏ２が、図１１のトランジスタＭＰ６のゲートに印加されるＡ／Ｋ電圧となる。詳しくは、各定電流回路から供給される定電流は、Ｉｎ ，Ｉｎ＋Ｉｃｔｒｌで表記され、すべてのＴｒは飽和領域で動作させる。Ｖｃｎは定電圧であり、Ｋ’＝ＫＭｎ１＝ＫＭｎ２＝ＫＭｎ３＝ＫＭｎ４ ，Ｋ” ＝ＫＭｎ５＝ＫＭｎ６とする。トランジスタＭＮ１とＭＮ３に流れる電流の和は、Ｉｎ＋Ｉｃｔｒｌであるから、Ｉｎ＋Ｉｃｔｒｌ＝Ｋ’（ＶＧＳ１−ＶＴ）２＋Ｋ’（ＶＧＳ３−ＶＴ）２となる。ここで、ＶＧＳ３＝ＶＧＳ４＋Ｖｃｎであるから、Ｉｎ＋Ｉｃｔｒｌ＝Ｋ’（ＶＧＳ１−ＶＴ）２＋Ｋ’（ＶＧＳ４＋Ｖｃｎ−ＶＴ）２・・・（式１）となる。また、Ｍｎ２とＭｎ４に流れる電流の和はＩｎであるため、Ｉｎ＝Ｋ’（ＶＧＳ２−ＶＴ）２＋Ｋ’（ＶＧＳ４−ＶＴ）２となる。ここで、ＶＧＳ２＝ＶＧＳ１＋Ｖｃｎであるため、Ｉｎ＝Ｋ’（ＶＧＳ１＋Ｖｃｎ−ＶＴ）２＋Ｋ’（ＶＧＳ４−ＶＴ）２・・・（式２）となる。そして、（式１）から（式２）を減算すると、Ｉｃｔｒｌ＝２Ｋ’＊Ｖｃｎ（ＶＧＳ４−ＶＧＳ１）・・・（式３）となる。ここで、Ｋ” ＝ＫＭｎ５＝ＫＭｎ６よりＶｔｈ５＝Ｖｔｈ６となるため、Ｖｇｓ５＝Ｖｏ２＊Ｖｔｈ５，Ｖｇｓ６＝Ｖｔｈ６，Ｖｏ２＝Ｖｇｓ５−Ｖｇｓ６，Ｖｇｓ４＝Ｖｇｓ５ ，Ｖｇｓ６＝Ｖｇｓ１より、Ｖｏ２＝Ｖｇｓ４−Ｖｇｓ１となる。これを（式３）に代入すると、Ｖｏ２＝Ｉｃｎ／（２Ｋ” Ｖｃｎ）となり、Ａ＝Ｉｃｎ／２Ｖｃｎとすれば、Ａ／ＫなるＶｏ２が得られる。
【００６５】
ここで、本実施例２のＡＧＣ動作につき、図１１の回路図及び図１４の波形図を参照して説明する。なお、前述した図６に示す回路動作に関する説明と相違する部分を中心に説明する。まず、図１４における時刻Ｔ０までの時点、すなわち、同調回路からのレベルシフトされたＡＣ信号がヒステリシスコンパレータに入力されていない状態（リセット状態）における各信号の状態について述べる。ヒステリシスコンパレータの出力（図１１及び図１４中、”Ｃ”）、及びトランジスタＭＮ０のゲート電圧Ｖｏの波形は、”L”の状態である。一方、Ｄ型フリップフロップ回路ＦＤ２の出力（図１１及び図１４中、”ＱＮ（デジタル駆動信号ＶＡＧＣ）”）及びリセット端子ＲＥＳＥＴへの印加電圧（図１１及び図１４中、”ＲＥＳＥＴ”の波形）は”Ｈ”の状態である。つまり、ＱＮ（ＶＡＧＣ）が”Ｈ”である結果、トランジスタＭＮ１がオンとなり、トランジスタＭＮ０は、そのゲートに略接地電圧が印加される結果、トランジスタＭＮ０がオフとなる。この結果、同調回路に対するＡＧＣは機能を開始しない。
【００６６】
そして、図１４における時刻Ｔ０の時点以降、同調回路からＡＣ信号が、レベルシフトされてヒステリシスコンパレータに入力され、このＡＣ信号の振幅が過大な場合について説明する。ヒステリシスコンパレータに振幅の過大なＡＣ信号が入力されてから最初の数ｍｓの時間内（時刻Ｔ０乃至Ｔ１）で、ヒステリシスコンパレータは、その非反転入力端子への入力レベルが反転入力端子への基準電圧より大となることにより、その出力Ｃは、”Ｌ”から”Ｈ”へ変化する。すると、Ｄ型フリップフロップ回路ＦＤ２の出力ＱＮ（デジタル駆動信号ＶＡＧＣ）は反転し、”Ｌ”の状態となる。この結果、トランジスタＭＮ１がオフとなり、トランジスタＭＮ０のゲートには、前述したＶＴ＋Ａ／Ｋとなるゲート電圧Ｖｏが印加され、図６に示す回路と同様、同調回路に対するＡＧＣが機能し、ＡＣ信号の振幅が抑えられて減衰していく。
【００６７】
なお、リセット端子ＲＥＳＥＴへの印加電圧について、”Ｈ”の状態を維持する。このことにより、デジタル駆動信号ＶＡＧＣの”L”の状態を維持し、抵抗値調整素子たるトランジスタＭＰ０のオン状態を維持（ホールド）でき、ＡＧＣ動作が中断してしまうことを防止できる。
【００６８】
その後、ＡＧＣ動作を中断し、各部の信号状態を初期化する場合には、リセット端子ＲＥＳＥＴに”Ｌ”のリセット用パルス信号を印加する（時刻Ｔ２）。すると、Ｄ型フリップフロップ回路ＦＤ２の出力ＱＮ（デジタル駆動信号ＶＡＧＣ）が”Ｈ”の状態に戻る。この結果、トランジスタＭＮ１がオンとなり、トランジスタＭＮ０は、そのゲートに略接地電圧が印加される結果、トランジスタＭＮ０がオフとなる。よって、前述したように、同調回路に対するＡＧＣ動作が停止することとなる。
【００６９】
なお、前述した改良すべき事項についての本改良発明は、図２に示すタイプの基本回路の場合にも適用できる。
【００７０】
＝＝＝遠隔操作システムへの応用例＝＝＝
前述した実施例及び変形例で説明した振幅減衰機能付き同調回路の応用例について、図１５を参照して説明する。この応用例では、キー１００及び車両２００用の例えばワイヤレス・ドアロック（あるいは、エンジンのスタート及びストップ）・リモコンシステム（双方向通信型キーレスエントリーシステム）において、本願発明を適用している。
【００７１】
キー１００には、受信用アンテナ部１１０、無線通信装置用集積回路たるＲＦ（Radio Frequency）ＩＣ（Integrated Circuit）１２０、マイコン１３０、及びＬＣ発振回路で構成される送信用アンテナ部１４０を備える。受信用アンテナ部１１０は、前述した本発明に係る図３、図６、図９、及び図１１におけるコイルＬ１及びコンデンサＣ１を備える同調回路系である。ＲＦＩＣ１２０は、前述した本発明に係る図３や図６におけるＡＧＣ回路系に加え、トランジスタＭＰ０，ＭＮ０を含んだＡＧＣを備える。この他、ＲＦＩＣ１２０は、よく知られているように、ＡＧＣからのＡＣ信号を増幅するアンプＡＭＰ、検波回路ＤＥＴ、比較器ＣＯＭＰ、及びフリップフロップＦＦを備える。このフリップフロップＦＦからの出力信号をマイコン１３０は処理する。そして、このマイコン１３０のデータ出力端子ＤＡＴＡＯＵＴから送信用アンテナ部１４０を通じてＡＳＫ送信若しくはＦＳＫ（Frequency Shift Keying）送信を実行する。
【００７２】
一方、車両２００側には、受信用アンテナ部２１０、ＲＦＩＣ２２０、マイコン２３０及び送信用アンテナ部２４０で構成される。各構成要素２１０乃至２４０は、キー１００の受信用アンテナ部１１０、ＲＦＩＣ１２０、マイコン１３０及び送信用アンテナ部１４０と同様に構成され、キー１００側と通信処理を実行する。
【００７３】
＝＝＝その他＝＝＝
本発明の抵抗値調整素子と同等の機能を有する代替的な回路等の均等物も、本願発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施の形態に係る振幅減衰機能付き同調回路の原理を従来と対比して示すための図である。
【図２】本発明の一実施の形態に係る振幅減衰機能付き同調回路の回路図である。
【図３】本発明の一実施の形態に係るＡＧＣ機能付きの同調回路の回路図である。
【図４】図３に示すトランジスタ駆動用デジタル回路の各部の信号の状態を示す波形図である。
【図５】本発明の一実施の形態に係る変形例の原理図である。
【図６】本発明の一実施の形態に係る振幅減衰機能付き同調回路の変形例を示す回路図である。
【図７】本発明の一実施の形態に係る振幅減衰機能付き同調回路について、アナログ駆動方式とした場合の部分回路図である。
【図８】本発明の一実施の形態に係る振幅減衰機能付き同調回路の共振時における抵抗値Ｒ０の特性を示し、（ａ）は温度変化に対する特性図であり、（ｂ）はゲート電圧たるＶＤＤの変化に対する特性図である。
【図９】本発明の実施例１に係る振幅減衰機能付き同調回路の回路図である。
【図１０】本発明の一実施の形態に係る振幅減衰機能付き同調回路におけるゲート電圧及び温度の変化に対する同調回路の抵抗値Ｒ０の特性を示すグラフである。
【図１１】本発明の実施例２に係るＡＧＣ機能付きの振幅減衰機能付き同調回路の回路図である。
【図１２】本発明の実施例２に係る振幅減衰機能付き同調回路におけるＶＤＤ−ＶＴ電圧発生回路の具体例を示す回路図である。
【図１３】本発明の実施例２に係る振幅減衰機能付き同調回路におけるＡ／Ｋ電圧発生回路の具体例を示す回路図である。
【図１４】図１１に示す回路の各部の信号の状態を示す波形図である。
【図１５】本発明の一実施の形態に係る振幅減衰機能付き同調回路を車両用のワイヤレス・ドアロック・リモコンシステムへの応用した例を示すブロック図である。
【図１６】従来の振幅減衰機能付き同調回路を示す回路図である。
【符号の説明】
【００７５】
１００ キー
１１０ 受信用アンテナ部
１２０ ＲＦＩＣ（通信装置用集積回路）
１２３ 検波回路ＤＥＴ
１３０ マイコン
１４０ 送信用アンテナ部
２００ 車両
２１０ 受信用アンテナ部
２２０ ＲＦＩＣ（通信装置用集積回路）
２３０ マイコン
２４０ 送信用アンテナ部
ＡＭＰ アンプ
ＣＯＭＰ 比較器
ＦＦ フリップフロップ
【技術分野】
【０００１】
本発明は、振幅減衰機能付き同調回路、及び無線通信装置用集積回路に関する。
【背景技術】
【０００２】
例えばＡＳＫ（Amplitude Shift Keying）通信における同調回路及びＡＧＣ（Automatic Gain Control）回路の一般的な例を図１６に示す。同調回路は、コイル（インダクタンス）Ｌ１及びコンデンサ（容量）Ｃ１の一端が基準電圧Ｖｒｅｆに接続されたＬＣ並列共振回路で構成されている。ＡＧＣ回路は、可変増幅器（Variable Gain Amp）、整流回路（REC）、及び比較器（COMP）で構成される。可変増幅器は、同調回路からのＡＣ信号の振幅を調整して出力端子ＯＵＴへ出力する。この出力端子ＯＵＴには、増幅器や検波回路及び波形整形回路等が接続され、振幅調整されたＡＣ信号が処理される（例えば、特許文献１参照。）。
【０００３】
可変増幅器におけるＡＣ（交流）信号の増幅率は、整流回路及び比較器で決定される。すなわち、整流回路によりＡＣ信号の振幅を平滑化してＤＣ信号として得た後、このＤＣ信号をコンパレータで基準電圧ＶＡＧＣと比較する。この比較の結果、例えばＡＣ信号の振幅が過大な場合には、増幅率を低下させるための出力をコンパレータが増幅器へ帰還させる。この結果、過大なＡＣ信号の振幅を抑え、常にある一定の出力レベルを維持する制御が行われる。
【０００４】
このような同調回路及びＡＧＣ回路は、例えば遠隔操作システムの受信装置に用いられる。この遠隔操作システムには、例えば、車両や家屋等のドアの開閉や施錠、及び車両のエンジンの起動や停止等、種々の用途がある。
【特許文献１】特開平１０−２３０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
例えばＡＣ信号の振幅が大きい場合に下げる自動制御を行う等のＡＧＣの機能を実現するにあたり、前述したような可変増幅器及び整流回路を含むアナログ制御系を用いると、消費電力（例えば電流値で１μＡ程度）が大きい。このような消費電力の大きい回路について、例えば電池駆動型の遠隔操作システムの受信装置に用いると、電池の消耗が早くなってしまう。
【課題を解決するための手段】
【０００６】
本発明に係る振幅減衰機能付き同調回路では、コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのスイッチング素子が前記コイル及び前記コンデンサに並列に接続され、前記スイッチング素子で前記抵抗値を変化させることにより、前記同調回路の出力信号の振幅を変化させるのであって、前記スイッチング素子のオン抵抗について、当該スイッチング素子のスイッチング電圧の源泉となる電源電圧に対する依存特性、及び温度に対する依存特性を解消するためのオン抵抗一定化回路を備え、前記オン抵抗一定化回路は、前記スイッチング素子に対し、前記電源電圧に対する依存特性、及び前記温度に対する依存特性を解消した前記スイッチング電圧を供給する。
よって、抵抗値調整回路でもって同調回路の抵抗値を変化させることにより、同調回路の出力信号の振幅を変化させることができる。したがって、同調回路の感度を上げて微小な出力信号の検出を可能としながらも、出力入力の振幅が過大となってもその振幅を抑制できる。すなわち、幅広いダイナミックレンジに対応できる。
【０００７】
また、同調回路の抵抗値を変化させるスイッチング素子をオンオフするので、デジタル制御が可能となる。よって、その制御系の電力消費について、可変増幅器及び整流回路を含むアナログ制御系を用いた場合に比し、本発明では、可変増幅器及び整流回路等を用いないため、電力消費を低減できる。特に、本発明の回路が電池駆動型の製品に採用された場合、容量の限られた電池の消費電力の低減化が図れる。
【０００８】
ところで、例えばスイッチング素子としてトランジスタを用いると、オン時のゲート電圧や温度の変化に応じ、オン抵抗（オン時の抵抗の値）が変動してしまう。したがって、同調回路の共振時における抵抗値調整のためのスイッチング素子として、このようなトランジスタを用いると、そのゲート電圧や温度の変化のため、同調回路の共振時における抵抗値を精度良く変化させることができなくなってしまう。
しかしながら、本発明では、同調回路の共振時における抵抗値を変化させるためのスイッチング素子のオン抵抗について、ゲート電圧（スイッチング電圧）の源泉となる電源電圧依存特性及び温度依存特性を解消するオン抵抗一定化回路を備える。このため、電源電圧や温度の変化による影響を受けることなく、同調回路の共振時における抵抗値を決定することができる。以て、電源電圧や温度の変化の影響を受けることなく、同調回路の出力たるＡＣ信号の振幅を減衰することができる。
【０００９】
また、前記スイッチング素子はトランジスタで構成され、前記同調回路の共振時における前記抵抗値を変化させるべく、前記トランジスタをオンオフする。
よって、同調回路の抵抗値を変化させるトランジスタをオンオフするので、デジタル制御が可能となる。よって、その制御系の電力消費について、アナログ制御系を用いた場合に比し、電力消費を低減できる。特に、本発明の回路が電池駆動型の製品に採用された場合、容量の限られた電池の消費電力の低減化が図れる。
【００１０】
さらに、電源電圧たるＶＤＤと前記トランジスタの閾値電圧ＶＴとの差分電圧たるＶＤＤ−ＶＴ電圧を発生させるＶＤＤ−ＶＴ電圧発生回路と、所定の一定値Ａをトランスコンダクタンス係数Ｋで除算した結果に相当する電圧たるＡ／Ｋ電圧を発生させるＡ／Ｋ電圧発生回路とを更に備え、前記オン抵抗一定化回路は、前記スイッチング素子たる前記トランジスタに印加する前記スイッチング電圧について、供給される前記ＶＤＤ−ＶＴ電圧と前記Ａ／Ｋ電圧とに基づき、前記閾値電圧ＶＴと前記Ａ／Ｋ電圧との和に相当するＶＴ＋Ａ／Ｋ電圧とし、前記トランジスタのオン抵抗を前記所定の一定値Ａの逆数とする。
【００１１】
さらにまた、前記同調回路の前記出力信号の前記振幅が自動調整用基準振幅レベルを超えると出力を変化させるコンパレータと、前記コンパレータの前記出力の前記変化に応じ、前記トランジスタの前記制御電極への前記印加電圧を変化させるためのデジタル駆動信号を出力するトランジスタ駆動用デジタル回路とで構成される自動調整回路系を備える。
よって、同調回路の振幅減衰機能を実現するにあたり、電圧駆動可能なコンパレータやトランジスタ駆動用デジタル回路を含む自動調整回路系を備える。この結果、従来のアナログ制御系を用いた場合に比し、電力消費を格段に低減することができる。特に、本発明の回路が電池駆動型の製品に採用された場合、容量の限られた電池の消費電力の低減化が図れる。
【００１２】
本発明に係る無線通信装置用集積回路では、前述した振幅減衰機能付き同調回路における前記抵抗値調整素子及び前記自動調整回路系を含む。
【発明の効果】
【００１３】
電力消費を低減することができる。
【発明を実施するための最良の形態】
【００１４】
＝＝＝原 理＝＝＝
本実施の形態に係る振幅減衰機能付き同調回路の原理を説明するための原理図を図１に示す。この同調回路は、例えば通信システムの送受信装置におけるアンテナに用いられる。図１の回路図に示すように、同調回路を構成するＬＣ並列共振回路におけるコイルＬ１及びコンデンサＣ１（図１の上段の回路図）に対し、抵抗値調整素子Ｒ’が並列に接続される（図１の下段の回路図）。この抵抗値調整素子Ｒ’は、それ自身で抵抗値（便宜上、この抵抗値をＲ’とする）を有しており、同調回路の共振時における抵抗成分の値（抵抗値）Ｒ０を変化させる。抵抗値調整素子Ｒ’が接続されていない同調回路は、もとより、共振時における抵抗成分Ｒの値を有している（図１の中段の回路図）。これに加えて抵抗値調整素子Ｒ’が接続された同調回路の抵抗値Ｒ０は、（１／Ｒ＋１／Ｒ’）の逆数で表される。このように、同調回路の抵抗値Ｒ０を変化させることにより、Ｑ＝Ｒ０／（ωＬ１）の式（ωは角速度，Ｌ１は、コイルＬ１のインダクタンスの値）に基づき、同調回路のＱ値を変化させる。このＱ値の変化により、同調回路の出力信号の振幅のレベルを変化させることができる。なお、Ｑ値とは、同調回路の特性を表す選択度である。
【００１５】
抵抗値調整素子Ｒ’の抵抗値Ｒ’は正の値を有するため、抵抗値調整素子Ｒ’が接続された同調回路の抵抗値Ｒ０は、抵抗値調整素子Ｒ’が接続されていない場合の抵抗値Ｒに比し、小さくなる。この同調回路の抵抗値Ｒ０が小さくなるに伴い、Ｑ値が小さくなる結果、過大なＡＣ信号の振幅を抑える制御を行える。
【００１６】
＝＝＝基本回路＝＝＝
前述した図１に示す回路について、原案となる基本回路を図２に示す。図１の抵抗値調整素子Ｒ’をトランジスタＭＰ０で構成する。この実施例では、トランジスタＭＰ０をｐ型チャネルＭＯＳＦＥＴで構成する。そして、同調回路たるＬＣ並列共振回路を構成するコイルＬ１及びコンデンサＣ１の一端（図面左側）に対し、基準電圧Ｖｒｅｆ（例えば３Ｖ）を印加する。このＬＣ並列共振回路で共振されたＡＣ信号がコイルＬ１及びコンデンサＣ１の出力端子（他端）ＯＵＴから出力される。
【００１７】
そして、トランジスタＭＰ０のゲート（制御電極）への印加電圧を変化させることにより、前述した同調回路の抵抗値Ｒ０を変化させる。このトランジスタＭＰ０のゲートへの印加電圧を変化させるにあたり、トランジスタＭＰ０をスイッチング素子とするデジタル駆動方式と、オンとオフとの間の中間状態で駆動するアナログ駆動方式の二通りの方式がある。例えば離散的なアナログ駆動方式については、トランジスタＭＰ０のへの印加電圧を０Ｖ（オン電圧）乃至５Ｖ（オフ電圧）の範囲（例えば１Ｖ，２Ｖ，３Ｖ等）の値を設定する。このことで、トランジスタＭＰ０のドレインとソース間において、複数の離散的な抵抗値が得られる。この複数の離散的な抵抗値に応じた精密なＡＣ信号の振幅レベルの制御を行える。
【００１８】
次に、トランジスタＭＰ０をスイッチング素子としてオンオフ駆動するデジタル駆動方式について説明する。すなわち、トランジスタＭＰ０について、そのゲートへの印加電圧を０Ｖ（オン電圧）あるいは５Ｖ（オフ電圧）のいずれかとする。例えば、トランジスタＭＰ０がオンすることにより、同調回路の抵抗値が変化し、出力端子ＯＵＴからのＡＣ信号の振幅レベルを調整できる。
【００１９】
次に、図２に示す同調回路に対し、ＡＧＣ回路系（自動調整回路系）を付加することにより、ＡＧＣ機能付きの同調回路を実現する例について、図３を参照して説明する。同調回路に対して接続されるＡＧＣ回路系は、レベルシフト回路（図中、Level Shift Circuit）、ヒステリシスコンパレータ（図中、Hysteresis Comparater）、及びトランジスタ駆動用デジタル回路を備える。
【００２０】
本発明では、図１を参照して説明した振幅減衰の原理により、図１６に示す従来の回路のような可変増幅器及び整流回路のアナログ回路系を用いずに済む。このため、電力消費を格段に低減できる。
【００２１】
まずＡＧＣ回路系の機能について説明する。ヒステリシスコンパレータは、同調回路からのＡＣ信号（出力信号）の振幅が自動調整用の基準振幅レベル以上になると出力を変化させる。このヒステリシスコンパレータの出力の変化に応じ、トランジスタ駆動用デジタル回路は、トランジスタＭＰ０のゲートへの印加電圧を変化させるためのデジタル駆動信号ＶＡＧＣを出力する。
【００２２】
レベルシフト回路は、同調回路からのＡＣ信号をヒステリシスコンパレータに入力させるにあたり、ＡＣ信号の直流レベルをシフトし、両者の直流レベルの整合性を取る機能を有する。すなわち、本実施例では、３Ｖの基準電圧Ｖｒｅｆが同調回路に印加される。このため、トランジスタＭＰ０をオンさせて抵抗値が変化すると、３Ｖ程度の直流電圧に重畳するＡＣ信号が同調回路から出力される。レベルシフト回路は、同調回路からの３Ｖ程度の直流成分について、ヒステリシスコンパレータが動作するのに十分な直流レベルへシフトさせる。さらに、ヒステリシスコンパレータにおける比較基準となる自動調整用の基準振幅レベルの中心電圧も合わせて生成する。
【００２３】
次いで、レベルシフト回路、ヒステリシスコンパレータ、及びトランジスタ駆動用デジタル回路の具体的な回路構成について説明する。まず、レベルシフト回路は、カレントミラー回路を含むレベルシフト回路で構成される。図３に示すように、レベルシフト回路は、レベルシフト本来の機能を奏するレベルシフター部と、カレントミラー回路部で構成される。
【００２４】
レベルシフター部は、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ１と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ２と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ３と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ４とで構成される。トランジスタＭＮ２のゲートには、同調回路からのＡＣ信号が入力される。トランジスタＭＮ４は、ドレインとゲートが接続されており、ダイオード（抵抗成分）として機能する。
【００２５】
カレントミラー回路部は、定電流Ｉ１を供給する定電流源と、トランジスタ（ｎ型チャネルＭＯＳＦＥＴ）ＭＮ５で構成される。定電流源が供給する定電流Ｉ１は、ヒステリシスコンパレータの反転入力端子に印加される基準電圧（自動調整用の基準振幅レベル）の源泉となる。トランジスタＭＮ５のドレインとゲートは、互いに接続されるとともに、トランジスタＭＮ３のゲートに接続される。このトランジスタＭＮ３のゲートは、レベルシフター部のトランジスタＭＮ１のゲートにも接続されているとともに、トランジスタＭＮ３のドレインは、トランジスタＭＮ４のソースに接続される。また、トランジスタＭＮ２及びトランジスタＭＮ４の双方について整合性を取り、両者のソースの直流電圧が共に等しくなるように設定する。図３の回路例では、トランジスタＭＮ２とトランジスタＭＮ４のゲートソース間電圧ＶGSだけ３Ｖより低下した直流レベルがトランジスタＭＮ２及びトランジスタＭＮ４のソースに生成される。
【００２６】
このような構成のレベルシフト回路において、トランジスタＭＮ２のソースがヒステリシスコンパレータの非反転入力端子（＋）に接続される一方、トランジスタＭＮ４のソースがヒステリシスコンパレータの反転入力端子（−）に接続される。よって、このヒステリシスコンパレータの非反転入力端子及び反転入力端子の双方には、共に等しい３Ｖ−ＶGSの直流電圧が印加される。すなわち、ヒステリシスコンパレータの反転入力端子には、直流のみが印加され、ヒステリシスコンパレータは、この直流レベルを中心に高い側と低い側に基準電圧（自動調整用の基準振幅レベル）を持つ。一方、ヒステリシスコンパレータの非反転入力端子には、同調回路からのＡＣ信号について直流レベルが３Ｖ−ＶGSにレベルシフトされた信号が入力される。すなわち、ヒステリシスコンパレータは、ＡＣ信号の振幅と基準電圧とを比較し、ＡＣ信号の振幅が基準電圧を超えると”Ｌ”から”Ｈ”へ出力を変化させる。このヒステリシスコンパレータの出力は、トランジスタ駆動用デジタル回路へ出力される。
【００２７】
トランジスタ駆動用デジタル回路は、ヒステリシスコンパレータの出力の変化に応じ、トランジスタＭＰ０のゲートへの印加電圧を変化させるためのデジタル駆動信号を出力する。このトランジスタ駆動用デジタル回路は、電圧駆動型の回路であり、リセット付Ｄ型フリップフロップ回路ＦＤ２、二つのＮＯＲ回路ＮＲ１，ＮＲ２で構成されるＲＳＦＦ（セットリセットフリップフロップ）回路、及びＮＡＮＤ回路ＮＤ１を備える。
【００２８】
Ｄ型フリップフロップ回路ＦＤ２のクロック端子Ｃには、ヒステリシスコンパレータの出力が印加される。このＤ型フリップフロップ回路ＦＤ２について、データ端子Ｄには電源ＶＤＤが接続され、出力端子ＱにはＮＯＲ回路ＮＲ１の一方の入力端子（リセット端子）が接続される。さらに、Ｄ型フリップフロップ回路ＦＤ２のリセット端子ＲＮにはリセット端子ＲＥＳＥＴが接続される。このリセット端子ＲＥＳＥＴは、ＮＡＮＤ回路ＮＤ１の一方の入力端子にも反転接続される。このＮＡＮＤ回路ＮＤ１について、その他方の入力端子には電源ＶＤＤが接続され、その出力端子は、ＲＳＦＦ回路のＮＯＲ回路ＮＲ２の一方の入力端子（セット端子）に接続される。また、このＮＡＮＤ回路ＮＤ１は、インバータの機能を奏する他の代替手段も適用可能である。なお、このＲＳＦＦ回路は、よく知られているように、二つのＮＯＲ回路ＮＲ１，ＮＲ２を用いた基本的な構成である。ＮＯＲ回路ＮＲ１の出力端子からデジタル駆動信号ＶＡＧＣが出力される。また、このＲＳＦＦ回路は、リセット型のＤ型フリップフロップ回路でもよい。
【００２９】
このような構成のトランジスタ駆動用デジタル回路を中心にＡＧＣ動作について、図４に示す波形図を参照して説明する。まず、図４における時刻Ｔ０までの時点、すなわち、同調回路からのレベルシフトされたＡＣ信号がヒステリシスコンパレータに入力されていない状態（リセット状態）における各信号の状態について述べる。ヒステリシスコンパレータの出力（図３及び図４中、”Ｃ”の波形）、Ｄ型フリップフロップ回路ＦＤ２の出力（図３及び図４中、”Ｑ”の波形）、及びＮＡＮＤ回路ＮＤ１の出力（図３及び図４中、”ＮＡＮＤ回路ＮＤ１の出力”の波形）は、”L”の状態である。一方、ＮＯＲ回路ＮＲ１の出力（デジタル駆動信号ＶＡＧＣ，図３及び図４中、”ＶＡＧＣ”の波形）、及びリセット端子ＲＥＳＥＴへの印加電圧（図３及び図４中、”ＲＥＳＥＴ”の波形）は”Ｈ”の状態である。
【００３０】
そして、図４における時刻Ｔ０の時点以降、同調回路からＡＣ信号が、レベルシフトされてヒステリシスコンパレータに入力され、このＡＣ信号の振幅が過大な場合について説明する。ヒステリシスコンパレータに振幅の過大なＡＣ信号が入力されてから最初の数ｍｓの時間内（時刻Ｔ０乃至Ｔ１）で、ヒステリシスコンパレータは、その非反転入力端子への入力レベルが反転入力端子への基準電圧より大となることにより、その出力Ｃは、”Ｌ”から”Ｈ”へ変化する。すると、Ｄ型フリップフロップ回路ＦＤ２の出力Ｑは反転し、”Ｈ”の状態となるとともに、ＲＳＦＦ回路がリセットされて、デジタル駆動信号ＶＡＧＣも反転して”L”の状態となる。この結果、トランジスタＭＰ０がオンとなり、前述したように、同調回路に対するＡＧＣが機能し、ＡＣ信号の振幅が抑えられていく。
【００３１】
なお、リセット端子ＲＥＳＥＴへの印加電圧について、”Ｈ”の状態を維持する。このことにより、デジタル駆動信号ＶＡＧＣの”L”の状態を維持し、抵抗値調整素子たるトランジスタＭＰ０のオン状態を維持（ホールド）でき、ＡＧＣ動作が中断してしまうことを防止できる。
【００３２】
その後、ＡＧＣ動作を中断し、各部の信号状態を初期化する場合には、リセット端子ＲＥＳＥＴに”Ｌ”のリセット用パルス信号を印加する（時刻Ｔ２）。すると、Ｄ型フリップフロップ回路ＦＤ２の出力Ｑが”Ｌ”の状態に戻る。同時に、ＮＡＮＤ回路ＮＤ１の出力もリセット用パルス信号に合わせて、”Ｈ”のパルス信号を出力する。このパルス信号の立ち上がりに合わせ、ＲＳＦＦ回路がセットされて、デジタル駆動信号ＶＡＧＣも反転して”Ｈ”の状態となる。この結果、トランジスタＭＰ０がオフとなり、前述したように、同調回路に対するＡＧＣ動作が停止する。
【００３３】
また、図３のＲＳＦＦ回路について、リセット付Ｄ型フリップフロップ回路が適用可能であり、その出力をＶＡＧＣとしても同様の動作が得られる。
【００３４】
前述した図１乃至図４を参照して説明した実施例の変形例について、図５及び図６に示し、変形内容を説明する。すなわち、図５に示すように、前述した図１の抵抗値調整素子Ｒ’をｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ０で構成する。そして、同調回路たるＬＣ並列共振回路を構成するコイルＬ１及びコンデンサＣ１の一端（図面左側）を接地（ＧＮＤ接続）する。このＬＣ並列共振回路で共振されたＡＣ信号がコイルＬ１及びコンデンサＣ１の出力端子（他端）ＯＵＴから出力される。
【００３５】
抵抗値調整素子Ｒ’をｎ型チャネルＭＯＳＦＥＴトランジスタＭＮ０とするとともに、コイルＬ１及びコンデンサＣ１の一端を接地した変形により、図６に示すように、レベルシフト回路は、レベルシフター部がトランジスタ(p形チャネルMOSFET)MP1とトランジスタ(p形チャネルMOSFET)MP2とトランジスタ(p形チャネルMOSFET)MP3とトランジスタ(p形チャネルMOSFET)MP４とで構成される。カレントミラー回路部は、定電流I1を供給する定電流源と、トランジスタ(p形チャネルMOSFET)MP5で構成される。トランジスタMP5のドレインとゲートは、互いに接続されるとともに、トランジスタMP１とMP3のゲートに接続される。よって、MP2とMP4は、双方について整合性を取ることで、両者の直流電圧が共に等しくなるように設定する。図６の回路例では、MP2とMP4のゲートソース間電圧VGSだけGNDよりも高い直流レベルがMP2とMP4のソースに生成される。
【００３６】
また、デジタル駆動信号ＶＡＧＣを出力するＲＳＦＦ回路の接続関係が図３の場合に比べて変更となる。このＲＳＦＦ回路は、良く知られた基本的な構成及び接続状態である。すなわち、図６において、ＲＳＦＦ回路のＮＯＲ回路ＮＲ１の一方の入力端子をＮＡＮＤ回路ＮＤ１の出力端子と接続するとともに、ＲＳＦＦ回路のＮＯＲ回路ＮＲ２の一方の入力端子をＤ型フリップフロップ回路ＦＤ２のＱ端子と接続する。つまり、Ｄ型フリップフロップ回路ＦＤ２の出力Ｑが”Ｈ”になると、ＲＳＦＦ回路はセットされ、”Ｈ”状態のデジタル駆動信号ＶＡＧＣを出力する。
【００３７】
この図６に示す回路の動作は、前述した図３の場合と同様である。すなわち、同調回路で共振されたＡＣ信号が、レベルシフト回路により、ヒステリシスコンパレータに受け渡される。このＡＣ信号の振幅レベルが過大となり、基準電圧（自動調整用の基準振幅レベル）を超えると、ヒステリシスコンパレータの出力が”Ｌ”から”Ｈ”に変化する。その結果、ＲＳＦＦ回路からのデジタル駆動信号ＶＡＧＣが”Ｌ”から”Ｈ”に変化し、トランジスタＭＮ０がオン状態となり、ＡＧＣ動作が開始される。
なお、ＡＧＣ動作を中断し、各部の信号状態を初期化する場合には、リセット端子ＲＥＳＥＴに印加している信号の状態を”Ｈ”から”Ｌ”に変化させる。
【００３８】
ここで、前述した離散的なアナログ駆動方式の具体例について説明する。前述した図３や図６において、トランジスタＭＰ０，ＭＮ０のへの印加電圧（駆動信号ＶＡＧＣ）について、例えば１Ｖ，２Ｖ，３Ｖの複数値を設定する。すなわち、前述した図３や図６において、図７に示すように、複数段のヒステリシスコンパレータＣＭＰ１，ＣＭＰ２，ＣＭＰ３に並列に接続するとともに、各ヒステリシスコンパレータＣＭＰ１乃至ＣＭＰ３に対応してＲＳ型フリップフロップ回路ＲＳＦＦ１，ＲＳＦＦ２，ＲＳＦＦ３を接続して複数段の構成とする。これらのＲＳ型フリップフロップ回路ＲＳＦＦ１乃至ＲＳＦＦ３の出力端子はデコーダに接続される。このデコーダから駆動信号ＶＡＧＣが出力される。
【００３９】
ヒステリシスコンパレータＣＭＰ１の反転入力端子には、駆動信号ＶＡＧＣを生成するための基準電圧Ｖｒｅｆ１が設定される。ヒステリシスコンパレータＣＭＰ２の反転入力端子には、２Ｖの駆動信号ＶＡＧＣを生成するための基準電圧Ｖｒｅｆ２が設定される。ヒステリシスコンパレータＣＭＰ３の反転入力端子には、１Ｖの駆動信号ＶＡＧＣを生成するための基準電圧Ｖｒｅｆ３が設定される。
【００４０】
各ヒステリシスコンパレータＣＭＰ１乃至ＣＭＰ３について、その各非反転入力端子には、前述したレベルシフト回路（図中、Level Shift Circuit）からの出力が印加され、各基準電圧Ｖｒｅｆ１乃至Ｖｒｅｆ３と比較した結果を出力する。これら各ヒステリシスコンパレータＣＭＰ１乃至ＣＭＰ３の出力に応じ、各ＲＳ型フリップフロップ回路ＲＳＦＦ１乃至ＲＳＦＦ３は３ビットのデータ（４値：ＨＨＨ，ＨＨＬ，ＨＬＬ，ＬＬＬ）がデコーダへ出力される。このデコーダは、３ビットのデータに応じて一意的に定まる駆動信号ＶＡＧＣ（１Ｖ，２Ｖ，３Ｖのいずれか）を生成してトランジスタＭＰ０，ＭＮ０に出力する。
【００４１】
また、図６のＲＳＦＦ回路について、リセット付Ｄ型フリップフロップ回路が適用可能であり、その出力をＶＡＧＣとしても同様の動作が得られる。
【００４２】
＝＝＝実施例１＝＝＝
図２乃至図７を参照して前述した原案たる基本回路等では、次の通り、改良すべき事項がある。
【００４３】
すなわち、例えば図５に示す基本回路では、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタ（スイッチング素子）ＭＮ０は、オン時のゲート電圧や温度の変化に応じ、オン抵抗（オン時の抵抗の値）が変動してしまう。つまり、トランジスタＭＮ０は、そのゲート電圧や温度の変化のため、同調回路の共振時における抵抗値Ｒ０を精度良く変化させることができなくなってしまう。
【００４４】
具体的には、図８（ａ）の温度変化に対する抵抗値Ｒ０の特性図に示すように、−５０℃乃至１００℃の範囲において、一点鎖線で示す基本回路の場合、温度が高くなるに連れて抵抗値Ｒ０は大きくなってしまい、一定とはならない。また、図８（ｂ）のゲート電圧として印加する電源電圧ＶＤＤの変化に対する抵抗値Ｒ０の特性図に示すように、電源電圧ＶＤＤの１．５ボルト乃至３．５ボルトの範囲において、一点鎖線で示す基本回路の場合、電源電圧ＶＤＤが高くなるに連れて抵抗値Ｒ０は小さくなってしまい、一定とはならない。
【００４５】
そこで、図９の回路図に示すような改良発明がなされた。すなわち、同調回路の共振時における抵抗値を変化させるための抵抗値調整回路をコイルＬ１及びコンデンサＣ１に並列に接続する。この抵抗値調整回路は、抵抗器Ｒ１と、トランジスタ（スイッチング素子）ＭＮ０との直列回路を含んでいる。このトランジスタＭＮ０は、抵抗器Ｒ１の抵抗の大きさよりオン抵抗の小さいｎ型チャネルＭＯＳＦＥＴで構成される。
【００４６】
このトランジスタＭＮ０のオンオフにより、同調回路の共振時における抵抗値を変化させる。すなわち、出力端子ＯＵＴからのＡＣ信号の振幅レベルを調整する必要がない場合には、トランジスタＭＮ０のゲートを接地（ＧＮＤ）させてオフ状態となっている。
【００４７】
トランジスタＭＮ０をオンさせる際には、ゲートに電源電圧ＶＤＤの電圧を印加させる。この場合、同調回路の共振時における抵抗値は、変化し、抵抗器Ｒ１の抵抗の大きさと同調回路の抵抗成分との合成抵抗の値となる。その結果、出力端子ＯＵＴからのＡＣ信号の振幅レベルを減衰すべく調整可能となる。
【００４８】
このトランジスタＭＮ０のオン時において、そのオン抵抗は、抵抗器Ｒ１の抵抗の大きさより小さいため、同調回路の共振時における抵抗値に対する寄与は小さい。すなわち、トランジスタＭＮ０のゲート電圧や温度の変化に応じ、そのオン抵抗が変動しても、同調回路の共振時における抵抗値に対する影響をなくせるか、あるいは、無視できる程度に小さくできる。
【００４９】
具体的には、図８（ａ）の温度変化に対する抵抗値Ｒ０の特性図に示すように、−５０℃乃至１００℃の範囲において、直線で示す実施例１の場合、温度が変化しても、抵抗Ｒ０は一定のままを維持することができる。また、図８（ｂ）のゲート電圧として印加する電源電圧ＶＤＤの変化に対する抵抗値Ｒ０の特性図に示すように、電源電圧ＶＤＤの１．５ボルト乃至３．５ボルトの範囲において、直線で示す実施例１の場合、温度が変化しても、抵抗Ｒ０は一定のままを維持することができる。
【００５０】
このように、ゲート電圧及び温度の変化に対し、抵抗値Ｒ０が影響を受けないことによる効果について、図１０（ａ）（ｂ）の波形図を参照して説明する。先ず、ゲート電圧（印加電圧ＶＤＤ）が一定の下、温度の変化に対する抵抗値Ｒ０の特性について、図１０（ａ）に示すように、同調回路から出力されるＡＣ信号の波形は、ＡＧＣ動作が働く前の減衰前の状態では、左側のグラフに示すように振幅が大きい。そして、ＡＧＣ動作が働きＡＣ信号が減衰されると、前述した基本回路では、中心のグラフに示すように、温度の変化（−５０℃，２５℃，１００℃）によってその減衰の度合いが変動し、一定とはならない。これに対し、本実施例１の場合では、温度が変化しても、減衰されたＡＣ信号の振幅を一定に維持することができる。
【００５１】
次に、温度が一定の下、ゲート電圧（印加電圧ＶＤＤ）の変化に対する抵抗値Ｒ０の特性について、図１０（ｂ）に示すように、同調回路から出力されるＡＣ信号の波形は、ＡＧＣ動作が働く前の減衰前の状態では、左側のグラフに示すように振幅が大きい。そして、ＡＧＣ動作が働きＡＣ信号が減衰されると、前述した基本回路では、中心のグラフに示すように、ゲート電圧の変化（１．５Ｖ，２．５Ｖ，３．５Ｖ）によってその減衰の度合いが変動し、一定とはならない。これに対し、本実施例１の場合では、ゲート電圧が変化しても、減衰されたＡＣ信号の振幅を一定に維持することができる。
【００５２】
なお、この図９に示す同調回路に対し、ＡＧＣ回路系（自動調整回路系）を付加することにより、ＡＧＣ機能付きの同調回路を実現する例は、前述した図６の場合や後述する図１１の場合と同様である。
【００５３】
また、前述した改良すべき事項についての本実施例に係る改良発明は、図２に示すタイプの基本回路の場合にも適用できる。
【００５４】
＝＝＝実施例２＝＝＝
＜＜＜概略＞＞＞
実施例１で述べた改良すべき事項に対する別の改良発明について、図１１の回路を参照にして説明する。なお、本回路は、前述した図６に示す基本回路を土台としており、これと相違する部分を中心に説明する。すなわち、同調回路の共振時における抵抗値Ｒ０を変化させるための抵抗値調整素子としてスイッチング素子をコイルＬ１及びコンデンサＣ１に並列に接続する。このスイッチング素子は、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ０で構成される。そして、このトランジスタＭＮ０で抵抗値Ｒ０を変化させることにより、同調回路の出力信号の振幅を変化させる。このとき、Ｄ型フリップフロップ回路ＦＤ２のＱＮ（反転出力）端子からの出力信号をデジタル駆動信号ＶＡＧＣとする。
【００５５】
そして、このトランジスタＭＮ０のオン抵抗について、スイッチング電圧の源泉となる電源電圧ＶＤＤに対する依存特性及び温度に対する依存特性を解消するオン抵抗一定化回路を設ける。このオン抵抗一定化回路は、トランジスタＭＮ０のゲートに対し、電源電圧ＶＤＤと温度の影響を受けない印加電圧Ｖｏを供給する。
【００５６】
＜＜＜詳細説明＞＞＞
図１１に示すように、トランジスタＭＮ０のオン抵抗（ドレイン−ソース間抵抗）Ｒ’は、１／（Ｋ（Ｖｇｓ−ＶＴ））の数式で表される。ここで、Ｋはトランスコンダクタンス係数、Ｖｇｓはゲート−ソース間電圧（ゲート電圧，スイッチング電圧）、及びＶＴは閾値電圧である。前述した基本回路では、ゲート電圧Ｖｇｓは電源電圧ＶＤＤであるためこのＶＤＤに依存するとともに、Ｋ及びＶＴは温度に依存する。
そこで、本実施例２では、トランジスタＭＮ０に対し、Ｖｇｓ＝ＶＴ＋Ａ／Ｋとなるゲート電圧Ｖｏを供給することにより、オン抵抗Ｒ’＝１／Ａとし、その電源電圧ＶＤＤ及び温度の依存を相殺する。なお、Ａは定数である。
【００５７】
まず、図１１に示す回路図は、図６を参照して前述した回路図において、インバータＩＮＶとＲＳＦＦ回路を無くし、Ｄ型フリップフロップ回路ＦＤ２のＱＮ端子からの出力信号をデジタル駆動信号ＶＡＧＣとしている。そして、図１１に示す回路図は、Ｖｇｓ＝ＶＴ＋Ａ／Ｋとなるゲート電圧Ｖｏを供給する構成要素として、さらに、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ１、ｐ型チャネルＭＯＳＦＥＴからなるトランジスタＭＰ６，ＭＰ７、ＶＤＤ−ＶＴ（図１１中”ＶＴ”と表記）電圧発生回路、及びＡ／Ｋ電圧発生回路（Ａ／Ｋ電圧を発生させる回路）を備える。後述するように、ＶＤＤ−ＶＴ電圧発生回路とは、ＶＤＤとＶＴとの差分電圧を発生させる回路であり、Ａ／Ｋ電圧発生回路とは、前述のＡ／Ｋに相当する電圧（以後、Ａ／Ｋ電圧と称する。）を発生させる回路である。
【００５８】
図１１に示すように、ゲート電圧Ｖｏが印加されるトランジスタＭＮ０のゲートには、トランジスタＭＮ１のドレインが接続されるとともに、トランジスタＭＰ６のソース及びトランジスタＭＮ７のドレインが接続される。トランジスタＭＰ６は、そのゲートには、Ａ／Ｋ電圧発生回路からのＡ／Ｋ電圧が印加されるるとともに、そのドレインは接地される。また、トランジスタＭＰ７は、そのゲートには、ＶＤＤ−ＶＴ電圧発生回路からのＶＤＤ−ＶＴ電圧が印加されるるとともに、そのソースは電源ＶＤＤに接続される。
【００５９】
ＶＤＤ−ＶＴ電圧発生回路からは、トランジスタＭＰ７のゲートに対し、ＶＤＤ−ＶＴ電圧たる電圧Ｖｏ１が印加される。また、Ａ／Ｋ電圧発生回路からは、トランジスタＭＰ６のゲートに対し、Ａ／Ｋ電圧たる電圧Ｖｏ２が印加される。その結果、電源電圧ＶＤＤ及び温度の影響のないＶｇｓ＝ＶＴ＋Ａ／Ｋとなるゲート電圧ＶｏをトランジスタＭＮ０に印加することができる。
【００６０】
このため、図８（ａ）（ｂ）に示すように、前述した実施例１の場合と同様、本実施例２においても、電源電圧ＶＤＤや温度の変化による影響を受けることなく、同調回路の共振時における抵抗値を決定することができる。したがって、図１０（ａ）（ｂ）に示すように、前述した実施例１の場合と同様、本実施例２においても、電源電圧や温度の変化の影響を受けることなく、同調回路の出力たるＡＣ信号の振幅を減衰することができる。
【００６１】
ＶＤＤ−ＶＴ電圧発生回路の具体例としては、図１２に示すような回路が挙げられる。同図に示すように、ｐ型チャネルＭＯＳＦＥＴからなるトランジスタＭＰ１，ＭＰ２、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ１，ＭＮ２，ＭＮ３を組み合わせて接続することで構成される回路に対し、定電流回路が接続される。この定電流回路は、その一端が接地され、定電流ＩＢＩＡＳが流れる。トランジスタＭＰ１，ＭＮ１，ＭＮ３は、そのゲートとソースが接続されてダイオードとして機能する。MN1、MN2、MN3のトランスコンダクタンス係数は、”MN1:MN2:MN3＝４K：４K：K”とする。また、トランジスタＭＰ１，ＭＰ２のドレイン及びトランジスタＭＮ２のゲートには電源ＶＤＤが供給される。
【００６２】
図１２に示すような接続関係により、トランジスタＭＰ１にはドレイン−ソース間電流Ｉ１が流れるとともに、トランジスタＭＰ２にはドレイン−ソース間電流Ｉ２が流れる。その結果、トランジスタＭＮ３のゲートより電圧Ｖｏ１が得られる。この電圧Ｖｏ１が、図１１のトランジスタＭＰ７のゲートに印加されるＶＤＤ−ＶＴ電圧となる。
【００６３】
詳しくは、ＩＢＩＡＳは定電流でもって全てのＴｒは飽和領域で動作させ、Ｉ１＝Ｉ２となるようにＫＭＰ１＝ＫＭＰ２とする。トランジスタＭＰ２のドレイン−ソース間電流Ｉ１は、４Ｋ｛（ＶＤＤ−ＶＸ）／２−ＶＴ｝２ で表される。トランジスタＭＰ３のドレイン−ソース間電流Ｉ２は、Ｉ２＝Ｋ（Ｖｏ１−ＶＸ−ＶＴ）２ で表される。Ｉ１＝Ｉ２であるため、４Ｋ｛（ＶＤＤ−ＶＸ）／２−ＶＴ｝２＝Ｋ（Ｖｏ１−ＶＸ−ＶＴ）２となり、その結果、（ＶＤＤ−ＶＴ−Ｖｏ１）＊（ＶＤＤ−３ＶＴ−２ＶＸ＋Ｖｏ１）＝０となる。よって、Ｖｏ１＝ＶＤＤ−ＶＴ ，３ＶＴ＋２ＶＸ−ＶＤＤとなる。ここで、ＶＴは約０．７Ｖ（定数）である。また、ＩＢＩＡＳが一定であることから、ＶＸは定数であり、ＶＤＤが変数であることから、ＶＤＤ−３ＶＴ−２ＶＸ＋Ｖｏ１はゼロとはならない。したがって、Ｖｏ１＝ＶＤＤ−ＶＴとなる。
【００６４】
一方、Ａ／Ｋ電圧発生回路の具体例としては、図１３に示すような回路が挙げられる。このＡ／Ｋ電圧発生回路は、ｎ型チャネルＭＯＳＦＥＴからなるトランジスタＭＮ１乃至ＭＮ６と、電源ＶＤＤに接続された二つの定電流回路とを同図に示すように接続して構成され、電圧Ｖｏ２を生成する。この電圧Ｖｏ２が、図１１のトランジスタＭＰ６のゲートに印加されるＡ／Ｋ電圧となる。詳しくは、各定電流回路から供給される定電流は、Ｉｎ ，Ｉｎ＋Ｉｃｔｒｌで表記され、すべてのＴｒは飽和領域で動作させる。Ｖｃｎは定電圧であり、Ｋ’＝ＫＭｎ１＝ＫＭｎ２＝ＫＭｎ３＝ＫＭｎ４ ，Ｋ” ＝ＫＭｎ５＝ＫＭｎ６とする。トランジスタＭＮ１とＭＮ３に流れる電流の和は、Ｉｎ＋Ｉｃｔｒｌであるから、Ｉｎ＋Ｉｃｔｒｌ＝Ｋ’（ＶＧＳ１−ＶＴ）２＋Ｋ’（ＶＧＳ３−ＶＴ）２となる。ここで、ＶＧＳ３＝ＶＧＳ４＋Ｖｃｎであるから、Ｉｎ＋Ｉｃｔｒｌ＝Ｋ’（ＶＧＳ１−ＶＴ）２＋Ｋ’（ＶＧＳ４＋Ｖｃｎ−ＶＴ）２・・・（式１）となる。また、Ｍｎ２とＭｎ４に流れる電流の和はＩｎであるため、Ｉｎ＝Ｋ’（ＶＧＳ２−ＶＴ）２＋Ｋ’（ＶＧＳ４−ＶＴ）２となる。ここで、ＶＧＳ２＝ＶＧＳ１＋Ｖｃｎであるため、Ｉｎ＝Ｋ’（ＶＧＳ１＋Ｖｃｎ−ＶＴ）２＋Ｋ’（ＶＧＳ４−ＶＴ）２・・・（式２）となる。そして、（式１）から（式２）を減算すると、Ｉｃｔｒｌ＝２Ｋ’＊Ｖｃｎ（ＶＧＳ４−ＶＧＳ１）・・・（式３）となる。ここで、Ｋ” ＝ＫＭｎ５＝ＫＭｎ６よりＶｔｈ５＝Ｖｔｈ６となるため、Ｖｇｓ５＝Ｖｏ２＊Ｖｔｈ５，Ｖｇｓ６＝Ｖｔｈ６，Ｖｏ２＝Ｖｇｓ５−Ｖｇｓ６，Ｖｇｓ４＝Ｖｇｓ５ ，Ｖｇｓ６＝Ｖｇｓ１より、Ｖｏ２＝Ｖｇｓ４−Ｖｇｓ１となる。これを（式３）に代入すると、Ｖｏ２＝Ｉｃｎ／（２Ｋ” Ｖｃｎ）となり、Ａ＝Ｉｃｎ／２Ｖｃｎとすれば、Ａ／ＫなるＶｏ２が得られる。
【００６５】
ここで、本実施例２のＡＧＣ動作につき、図１１の回路図及び図１４の波形図を参照して説明する。なお、前述した図６に示す回路動作に関する説明と相違する部分を中心に説明する。まず、図１４における時刻Ｔ０までの時点、すなわち、同調回路からのレベルシフトされたＡＣ信号がヒステリシスコンパレータに入力されていない状態（リセット状態）における各信号の状態について述べる。ヒステリシスコンパレータの出力（図１１及び図１４中、”Ｃ”）、及びトランジスタＭＮ０のゲート電圧Ｖｏの波形は、”L”の状態である。一方、Ｄ型フリップフロップ回路ＦＤ２の出力（図１１及び図１４中、”ＱＮ（デジタル駆動信号ＶＡＧＣ）”）及びリセット端子ＲＥＳＥＴへの印加電圧（図１１及び図１４中、”ＲＥＳＥＴ”の波形）は”Ｈ”の状態である。つまり、ＱＮ（ＶＡＧＣ）が”Ｈ”である結果、トランジスタＭＮ１がオンとなり、トランジスタＭＮ０は、そのゲートに略接地電圧が印加される結果、トランジスタＭＮ０がオフとなる。この結果、同調回路に対するＡＧＣは機能を開始しない。
【００６６】
そして、図１４における時刻Ｔ０の時点以降、同調回路からＡＣ信号が、レベルシフトされてヒステリシスコンパレータに入力され、このＡＣ信号の振幅が過大な場合について説明する。ヒステリシスコンパレータに振幅の過大なＡＣ信号が入力されてから最初の数ｍｓの時間内（時刻Ｔ０乃至Ｔ１）で、ヒステリシスコンパレータは、その非反転入力端子への入力レベルが反転入力端子への基準電圧より大となることにより、その出力Ｃは、”Ｌ”から”Ｈ”へ変化する。すると、Ｄ型フリップフロップ回路ＦＤ２の出力ＱＮ（デジタル駆動信号ＶＡＧＣ）は反転し、”Ｌ”の状態となる。この結果、トランジスタＭＮ１がオフとなり、トランジスタＭＮ０のゲートには、前述したＶＴ＋Ａ／Ｋとなるゲート電圧Ｖｏが印加され、図６に示す回路と同様、同調回路に対するＡＧＣが機能し、ＡＣ信号の振幅が抑えられて減衰していく。
【００６７】
なお、リセット端子ＲＥＳＥＴへの印加電圧について、”Ｈ”の状態を維持する。このことにより、デジタル駆動信号ＶＡＧＣの”L”の状態を維持し、抵抗値調整素子たるトランジスタＭＰ０のオン状態を維持（ホールド）でき、ＡＧＣ動作が中断してしまうことを防止できる。
【００６８】
その後、ＡＧＣ動作を中断し、各部の信号状態を初期化する場合には、リセット端子ＲＥＳＥＴに”Ｌ”のリセット用パルス信号を印加する（時刻Ｔ２）。すると、Ｄ型フリップフロップ回路ＦＤ２の出力ＱＮ（デジタル駆動信号ＶＡＧＣ）が”Ｈ”の状態に戻る。この結果、トランジスタＭＮ１がオンとなり、トランジスタＭＮ０は、そのゲートに略接地電圧が印加される結果、トランジスタＭＮ０がオフとなる。よって、前述したように、同調回路に対するＡＧＣ動作が停止することとなる。
【００６９】
なお、前述した改良すべき事項についての本改良発明は、図２に示すタイプの基本回路の場合にも適用できる。
【００７０】
＝＝＝遠隔操作システムへの応用例＝＝＝
前述した実施例及び変形例で説明した振幅減衰機能付き同調回路の応用例について、図１５を参照して説明する。この応用例では、キー１００及び車両２００用の例えばワイヤレス・ドアロック（あるいは、エンジンのスタート及びストップ）・リモコンシステム（双方向通信型キーレスエントリーシステム）において、本願発明を適用している。
【００７１】
キー１００には、受信用アンテナ部１１０、無線通信装置用集積回路たるＲＦ（Radio Frequency）ＩＣ（Integrated Circuit）１２０、マイコン１３０、及びＬＣ発振回路で構成される送信用アンテナ部１４０を備える。受信用アンテナ部１１０は、前述した本発明に係る図３、図６、図９、及び図１１におけるコイルＬ１及びコンデンサＣ１を備える同調回路系である。ＲＦＩＣ１２０は、前述した本発明に係る図３や図６におけるＡＧＣ回路系に加え、トランジスタＭＰ０，ＭＮ０を含んだＡＧＣを備える。この他、ＲＦＩＣ１２０は、よく知られているように、ＡＧＣからのＡＣ信号を増幅するアンプＡＭＰ、検波回路ＤＥＴ、比較器ＣＯＭＰ、及びフリップフロップＦＦを備える。このフリップフロップＦＦからの出力信号をマイコン１３０は処理する。そして、このマイコン１３０のデータ出力端子ＤＡＴＡＯＵＴから送信用アンテナ部１４０を通じてＡＳＫ送信若しくはＦＳＫ（Frequency Shift Keying）送信を実行する。
【００７２】
一方、車両２００側には、受信用アンテナ部２１０、ＲＦＩＣ２２０、マイコン２３０及び送信用アンテナ部２４０で構成される。各構成要素２１０乃至２４０は、キー１００の受信用アンテナ部１１０、ＲＦＩＣ１２０、マイコン１３０及び送信用アンテナ部１４０と同様に構成され、キー１００側と通信処理を実行する。
【００７３】
＝＝＝その他＝＝＝
本発明の抵抗値調整素子と同等の機能を有する代替的な回路等の均等物も、本願発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施の形態に係る振幅減衰機能付き同調回路の原理を従来と対比して示すための図である。
【図２】本発明の一実施の形態に係る振幅減衰機能付き同調回路の回路図である。
【図３】本発明の一実施の形態に係るＡＧＣ機能付きの同調回路の回路図である。
【図４】図３に示すトランジスタ駆動用デジタル回路の各部の信号の状態を示す波形図である。
【図５】本発明の一実施の形態に係る変形例の原理図である。
【図６】本発明の一実施の形態に係る振幅減衰機能付き同調回路の変形例を示す回路図である。
【図７】本発明の一実施の形態に係る振幅減衰機能付き同調回路について、アナログ駆動方式とした場合の部分回路図である。
【図８】本発明の一実施の形態に係る振幅減衰機能付き同調回路の共振時における抵抗値Ｒ０の特性を示し、（ａ）は温度変化に対する特性図であり、（ｂ）はゲート電圧たるＶＤＤの変化に対する特性図である。
【図９】本発明の実施例１に係る振幅減衰機能付き同調回路の回路図である。
【図１０】本発明の一実施の形態に係る振幅減衰機能付き同調回路におけるゲート電圧及び温度の変化に対する同調回路の抵抗値Ｒ０の特性を示すグラフである。
【図１１】本発明の実施例２に係るＡＧＣ機能付きの振幅減衰機能付き同調回路の回路図である。
【図１２】本発明の実施例２に係る振幅減衰機能付き同調回路におけるＶＤＤ−ＶＴ電圧発生回路の具体例を示す回路図である。
【図１３】本発明の実施例２に係る振幅減衰機能付き同調回路におけるＡ／Ｋ電圧発生回路の具体例を示す回路図である。
【図１４】図１１に示す回路の各部の信号の状態を示す波形図である。
【図１５】本発明の一実施の形態に係る振幅減衰機能付き同調回路を車両用のワイヤレス・ドアロック・リモコンシステムへの応用した例を示すブロック図である。
【図１６】従来の振幅減衰機能付き同調回路を示す回路図である。
【符号の説明】
【００７５】
１００ キー
１１０ 受信用アンテナ部
１２０ ＲＦＩＣ（通信装置用集積回路）
１２３ 検波回路ＤＥＴ
１３０ マイコン
１４０ 送信用アンテナ部
２００ 車両
２１０ 受信用アンテナ部
２２０ ＲＦＩＣ（通信装置用集積回路）
２３０ マイコン
２４０ 送信用アンテナ部
ＡＭＰ アンプ
ＣＯＭＰ 比較器
ＦＦ フリップフロップ
【特許請求の範囲】
【請求項１】
コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのスイッチング素子が前記コイル及び前記コンデンサに並列に接続され、
前記スイッチング素子で前記抵抗値を変化させることにより、前記同調回路の出力信号の振幅を変化させるのであって、
前記スイッチング素子のオン抵抗について、当該スイッチング素子のスイッチング電圧の源泉となる電源電圧に対する依存特性、及び温度に対する依存特性を解消するためのオン抵抗一定化回路を備え、
前記オン抵抗一定化回路は、前記スイッチング素子に対し、前記電源電圧に対する依存特性、及び前記温度に対する依存特性を解消した前記スイッチング電圧を供給することを特徴とする振幅減衰機能付き同調回路。
【請求項２】
前記スイッチング素子はトランジスタで構成され、前記同調回路の共振時における前記抵抗値を変化させるべく、前記トランジスタをオンオフすることを特徴とする請求項１に記載の振幅減衰機能付き同調回路。
【請求項３】
電源電圧たるＶＤＤと前記トランジスタの閾値電圧ＶＴとの差分電圧たるＶＤＤ−ＶＴ電圧を発生させるＶＤＤ−ＶＴ電圧発生回路と、
所定の一定値Ａをトランスコンダクタンス係数Ｋで除算した結果に相当する電圧たるＡ／Ｋ電圧を発生させるＡ／Ｋ電圧発生回路と、
を更に備え、
前記オン抵抗一定化回路は、前記スイッチング素子たる前記トランジスタに印加する前記スイッチング電圧について、供給される前記ＶＤＤ−ＶＴ電圧と前記Ａ／Ｋ電圧とに基づき、前記閾値電圧ＶＴと前記Ａ／Ｋ電圧との和に相当するＶＴ＋Ａ／Ｋ電圧とし、
前記トランジスタのオン抵抗を前記所定の一定値Ａの逆数とすることを特徴とする請求項２に記載の振幅減衰機能付き同調回路。
【請求項４】
前記同調回路の前記出力信号の前記振幅が自動調整用基準振幅レベルを超えると出力を変化させるコンパレータと、
前記コンパレータの前記出力の前記変化に応じ、前記トランジスタの前記制御電極への前記印加電圧を変化させるためのデジタル駆動信号を出力するトランジスタ駆動用デジタル回路と、
で構成される自動調整回路系、
をさらに備えたことを特徴とする請求項１乃至３のいずれかに記載の振幅減衰機能付き同調回路。
【請求項５】
請求項４に記載の振幅減衰機能付き同調回路における前記抵抗値調整素子及び前記自動調整回路系を含む無線通信装置用集積回路。
【請求項１】
コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのスイッチング素子が前記コイル及び前記コンデンサに並列に接続され、
前記スイッチング素子で前記抵抗値を変化させることにより、前記同調回路の出力信号の振幅を変化させるのであって、
前記スイッチング素子のオン抵抗について、当該スイッチング素子のスイッチング電圧の源泉となる電源電圧に対する依存特性、及び温度に対する依存特性を解消するためのオン抵抗一定化回路を備え、
前記オン抵抗一定化回路は、前記スイッチング素子に対し、前記電源電圧に対する依存特性、及び前記温度に対する依存特性を解消した前記スイッチング電圧を供給することを特徴とする振幅減衰機能付き同調回路。
【請求項２】
前記スイッチング素子はトランジスタで構成され、前記同調回路の共振時における前記抵抗値を変化させるべく、前記トランジスタをオンオフすることを特徴とする請求項１に記載の振幅減衰機能付き同調回路。
【請求項３】
電源電圧たるＶＤＤと前記トランジスタの閾値電圧ＶＴとの差分電圧たるＶＤＤ−ＶＴ電圧を発生させるＶＤＤ−ＶＴ電圧発生回路と、
所定の一定値Ａをトランスコンダクタンス係数Ｋで除算した結果に相当する電圧たるＡ／Ｋ電圧を発生させるＡ／Ｋ電圧発生回路と、
を更に備え、
前記オン抵抗一定化回路は、前記スイッチング素子たる前記トランジスタに印加する前記スイッチング電圧について、供給される前記ＶＤＤ−ＶＴ電圧と前記Ａ／Ｋ電圧とに基づき、前記閾値電圧ＶＴと前記Ａ／Ｋ電圧との和に相当するＶＴ＋Ａ／Ｋ電圧とし、
前記トランジスタのオン抵抗を前記所定の一定値Ａの逆数とすることを特徴とする請求項２に記載の振幅減衰機能付き同調回路。
【請求項４】
前記同調回路の前記出力信号の前記振幅が自動調整用基準振幅レベルを超えると出力を変化させるコンパレータと、
前記コンパレータの前記出力の前記変化に応じ、前記トランジスタの前記制御電極への前記印加電圧を変化させるためのデジタル駆動信号を出力するトランジスタ駆動用デジタル回路と、
で構成される自動調整回路系、
をさらに備えたことを特徴とする請求項１乃至３のいずれかに記載の振幅減衰機能付き同調回路。
【請求項５】
請求項４に記載の振幅減衰機能付き同調回路における前記抵抗値調整素子及び前記自動調整回路系を含む無線通信装置用集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００９−５００１４（Ｐ２００９−５００１４Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００８−２５７０６８（Ｐ２００８−２５７０６８）
【出願日】平成２０年１０月２日（２００８．１０．２）
【分割の表示】特願２００３−４０２０４９（Ｐ２００３−４０２０４９）の分割
【原出願日】平成１５年１２月１日（２００３．１２．１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（８０３０００１１５）学校法人東京理科大学 (545)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成２０年１０月２日（２００８．１０．２）
【分割の表示】特願２００３−４０２０４９（Ｐ２００３−４０２０４９）の分割
【原出願日】平成１５年１２月１日（２００３．１２．１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（８０３０００１１５）学校法人東京理科大学 (545)
【Ｆターム（参考）】
[ Back to top ]