撮像装置及びその駆動方法
【課題】増幅部の入力ノードの電圧変動による影響を低減することにより、高品質な画像を得ることができる撮像装置の駆動方法を提供することを課題とする。
【解決手段】水平走査回路により、信号保持部に保持された信号を第２の出力線に読み出すステップと、上記の読み出し終了以前に、第２の画素ユニットのリセットスイッチにより、第２の画素ユニットの増幅部の入力ノードに選択リセット電圧を印加するステップと、上記の水平転送の後、第２の画素ユニットの転送スイッチにより、第２の画素ユニットの光電変換部の信号を第２の画素ユニットの増幅部の入力ノードに転送し、第２の画素ユニットの増幅トランジスタにより、第２の画素ユニットの増幅部の入力ノードの入力ノードの信号を増幅して第１の出力線に出力するステップとを有する。
【解決手段】水平走査回路により、信号保持部に保持された信号を第２の出力線に読み出すステップと、上記の読み出し終了以前に、第２の画素ユニットのリセットスイッチにより、第２の画素ユニットの増幅部の入力ノードに選択リセット電圧を印加するステップと、上記の水平転送の後、第２の画素ユニットの転送スイッチにより、第２の画素ユニットの光電変換部の信号を第２の画素ユニットの増幅部の入力ノードに転送し、第２の画素ユニットの増幅トランジスタにより、第２の画素ユニットの増幅部の入力ノードの入力ノードの信号を増幅して第１の出力線に出力するステップとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、画素部に増幅部を有する撮像装置が提案されている。特許文献１には、複数の画素が一つの増幅トランジスタを共有する構成が開示されている。特許文献１で開示されている撮像装置は、増幅部の入力であるフローティングディフュージョン（以下、ＦＤという）の電圧を制御することによって信号が読み出される画素を選択している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１９４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、従来の撮像装置の駆動方法では、画素を選択したとき時にＦＤの電圧がすぐには安定せず、選択動作後の期間にＦＤの電圧が変動する場合があることを見出した。例えば、画素を選択するためにＦＤに所定の電圧が印加されると、カップリングによって画素部の基準電位ノード（グランド電位ノード）の電圧が変動しうる。所定の電圧が印加された後、ＦＤはフローティングになる。そうすると、変動した基準電位ノードの電圧が元の電圧に戻る際に、カップリングによってＦＤの電位が変化することが考えられる。画素の選択時にＦＤの電圧の変化が大きい場合には、基準電位ノードの電圧の変動も大きくなる。この場合、ＦＤの電圧が安定するのにも長い時間がかかる。画素の選択時にＦＤの電圧の変化が小さい場合には、基準電位ノードの電圧の変動も小さくなる。この場合、比較的短い時間でＦＤの電圧が安定する。したがって、画素によってＦＤの電位が安定するまでの時間が異なる。
【０００５】
このようなＦＤの電圧の変動によって、例えば、ノイズサンプリング（Ｎ読み）期間と信号サンプリング（Ｓ読み）期間とで、基準となるＦＤの電圧に差が生じることが考えられる。このとき、ＦＤを共有する複数の画素のうち、最初に信号が読み出される画素でこのＦＤ電圧の差が大きくなりやすい。そうすると、この画素を含む行にだけ横縞状のノイズ（行段差）が発生するという課題が生じる。特にこの行段差は低照度の場合に顕著になる。また、同色の画素がＦＤを共有する場合に、行段差が画質に及ぼす影響が顕著になる。
【０００６】
本発明の目的は、増幅部の入力ノードの電圧変動による影響を低減することにより、高品質な画像を得ることができる撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の側面に係る撮像装置の駆動方法は、行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第１の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれ第２の出力線に読み出すための複数の読み出しスイッチと、前記複数の読み出しスイッチを制御する水平走査回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、前記第３のステップの後、前記水平走査回路により前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された信号を前記第２の出力線に読み出す第４のステップと、前記第３のステップの後かつ前記第４のステップの読み出し終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットの前記入力ノードの信号を増幅して前記第１の出力線に出力する第６のステップとを有することを特徴とする。
【０００８】
本発明の第２の側面に係る撮像装置の駆動方法は、行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第１の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれデジタル信号に変換する複数のアナログデジタル変換回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、前記第３のステップの後、前記アナログデジタル変換回路によって、前記信号保持部に保持された信号をデジタル信号に変換する第４のステップと、前記第３のステップの後かつ前記第４のステップの変換終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットからの信号を増幅して前記第１の出力線に出力する第６のステップと有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、増幅部の入力ノードの電圧変動による影響を低減することにより、高品質な画像を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態による撮像装置のブロック図である。
【図２】画素ユニットと垂直走査回路の接続図である。
【図３】図１の読み出し回路、出力アンプ、水平走査回路の説明図である。
【図４】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図５】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図６】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図７】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図８】本発明の第４の実施形態における撮像装置のブロック図である。
【図９】アナログ読み出し回路の説明図である。
【図１０】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
本発明の全実施形態は、簡単のため被写体が低照度の場合を例に説明する。図１は、本発明の第１の実施形態による撮像装置の構成例を示すブロック図である。図２は、本発明の第１の実施形態による画素ユニットと垂直走査回路の接続図を示す図である。図１の１０１は画素領域であり、図２に示す複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等が行例状に配列されている。画素ユニット２０１ｎ等は、複数のフォトダイオード２０２−１ｎ〜２０２−４ｎ等に対応する複数の画素を有する。画素領域１０１には、画素ユニット２０１ｎ等毎にカラーフィルター（不図示）がベイヤー配列されている。１０２は読み出し回路であり、画素領域１０１内の画素の画素信号を行単位で読み出す。１０３は水平走査回路であり、読み出し回路１０２により読み出された行単位の画素信号を順次、出力アンプ１０４に出力する。１０６はタイミングジェネレータであり、画素信号を読み出すための制御パルスを生成して垂直走査回路１０５及び水平走査回路１０３に出力する。１０５は垂直走査回路であり、タイミングジェネレータ１０６で生成された制御パルスに基づいて、画素領域１０１内の画素の画素信号を順次、行単位で読み出し回路１０２に出力させる。
【００１２】
図２では、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等が行列状に配列されている。複数の垂直出力線（第１の出力線）２０８は、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等の各列に接続される。画素ユニット２０１ｎは、４個の画素に対応する４個のフォトダイオード２０２−１ｎ〜２０２−４ｎを有する。画素ユニット２０１（ｎ＋１）は、４個の画素に対応する４個のフォトダイオード２０２−１（ｎ＋１）〜２０２−４（ｎ＋１）を有する。ここで、ｎは垂直方向の画素ユニットの配置番号を示す変数であり、ｎの次の画素ユニットは（ｎ＋１）とし、１つ前の画素ユニットは（ｎ−１）とする。垂直走査回路１０５による垂直走査は、画素ユニットの行（以下、画素ユニット行という）毎に行う。ｎは、画素ユニットの行番号を示す。このとき、各画素ユニット行は、４行の画素行を有する。画素ユニット２０１ｎは、複数のフォトダイオード２０２−１ｎ、２０２−２ｎ、２０２−３ｎ、２０２−４ｎ、及び複数の転送ＭＯＳトランジスタ（転送スイッチ）２０３−１ｎ、２０３−２ｎ、２０３−３ｎ、２０３−４ｎを有する。さらに、画素ユニット２０１ｎは、１個のリセットＭＯＳトランジスタ（リセットスイッチ）２０４ｎ、１個のフローティングディフュージョン（ＦＤ）２０６ｎ、及び１個の増幅ＭＯＳトランジスタ（増幅トランジスタ）２０５ｎを有する。フォトダイオード（光電変換部）２０２−１ｎ、２０２−２ｎ、２０２−３ｎ、２０２−４ｎは、光電変換により画素信号（信号電荷）を生成する。ＦＤ２０６ｎは、信号を蓄積する。転送ＭＯＳトランジスタ２０３−１ｎ、２０３−２ｎ、２０３−３ｎ、２０３−４ｎは、それぞれフォトダイオード２０２−１ｎ〜２０２−４ｎで光電変換された信号をＦＤ２０６ｎに転送する。転送ＭＯＳトランジスタ２０３−１ｎ〜２０３−４ｎのソースとリセットＭＯＳトランジスタ２０４ｎのソースは、フローティングディフュージョン（ＦＤ）２０６ｎで接続される。ＦＤ２０６ｎは、増幅ＭＯＳトランジスタ２０５ｎのゲートに接続される。増幅ＭＯＳトランジスタ（増幅部）２０５ｎは、ＦＤ２０６ｎの信号を増幅して垂直出力線２０８に出力する。つまり、ＦＤ２０６ｎは増幅部の入力ノードを構成する。垂直走査回路１０５は、リセット電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈ又は非選択リセット電圧ｖｒｅｓｌを出力する。リセットＭＯＳトランジスタ２０４ｎは、リセット電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈ及び非選択リセット電圧ｖｒｅｓｌを選択的にＦＤ２０６ｎに印加する。本実施形態においては、４組みのフォトダイオード２０２−１ｎ〜２０２−４ｎと転送ＭＯＳトランジスタ２０３−１ｎ〜２０３−４ｎで１個のフローティングディフュージョン２０６ｎを共有している。増幅ＭＯＳトランジスタ２０５ｎのソースは、垂直出力線２０８に接続される。２０７ｎは、ＦＤ２０６ｎと基準電位ノード（グランド電位ノード）ＧＮＤ間に形成される寄生容量である。
【００１３】
図２に示すように、１つの垂直出力線２０８に、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等が接続される。つまり、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）に含まれる複数の画素のフォトダイオード２０２−１ｎ〜２０２−４ｎ，２０２−１（ｎ＋１）〜２０２−４（ｎ＋１）からの信号が、１つの垂直出力線２０８に出力される。図２には、１列分の画素ユニットのみが示されているが、実際には複数の列の画素ユニットが配される。それぞれの列の画素ユニットに、１つの垂直出力線２０８が配される。
【００１４】
ここで、１つの垂直出力線２０８に接続された複数の画素ユニットの中から、信号を出力する画素ユニットを選択する方法について説明する。本実施形態では、各画素ユニット２０１ｎ、２０１（ｎ＋１）に含まれる増幅ＭＯＳトランジスタ２０５ｎ、２０５（ｎ＋１）のバイアス状態を制御することにより画素を選択する。具体的には、増幅ＭＯＳトランジスタ２０５ｎ、２０５（ｎ＋１）の入力であるＦＤ２０６ｎ、２０６（ｎ＋１）の電圧を制御する。例えば、増幅ＭＯＳトランジスタ２０５ｎが不活性状態（オフ状態）となる電圧をＦＤ２０６ｎに供給することにより、画素ユニット２０１ｎを非選択とすることができる。一方で、増幅ＭＯＳトランジスタ２０５（ｎ＋１）が活性状態（オン状態）となる電圧をＦＤ２０６（ｎ＋１）に供給することにより、画素ユニット２０１（ｎ＋１）を選択することができる。もちろん、この逆も可能である。
【００１５】
ＦＤ２０６ｎに供給する電圧について説明する。例えば、増幅ＭＯＳトランジスタ２０５ｎがＮチャネル型の場合、電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈをＦＤ２０６ｎに供給することで、画素ユニット２０１ｎの画素を選択することができる。このとき、増幅ＭＯＳトランジスタ２０５ｎは活性状態である。一方、選択している画素ユニット２０１ｎのＦＤ２０６ｎの選択リセット電圧ｖｒｅｓｈよりも低い非選択リセット電圧ｖｒｅｓｌを電源電圧ｖｒｅｓ＿ｎとしてＦＤ２０６（ｎ＋１）に供給することで、画素ユニット２０１（ｎ＋１）を非選択とすることができる。このとき、増幅ＭＯＳトランジスタ２０５（ｎ＋１）は不活性状態である。なお、選択された画素ユニット２０１ｎのＦＤ２０６ｎに信号電荷が転送されて、当該ＦＤ２０６ｎの電圧が選択リセット電圧ｖｒｅｓｈから低下することが考えられる。そこで、この低下したＦＤ２０６ｎの電圧よりも低い電圧としてｖｒｅｓｌを設定してもよい。逆に、低下したＦＤ２０６ｎの電圧よりも高くなるようにｖｒｅｓｌを設定してもよい。低下したＦＤ２０６ｎの電圧よりも高くなるようにｖｒｅｓｌを設定した場合は、非選択画素の増幅ＭＯＳトランジスタが垂直出力線２０８の電圧をクリップする機能を有していてもよい。
【００１６】
図３は、図１における読み出し回路１０２、出力アンプ１０４、水平走査回路１０３の詳しい説明図を示す。電流源３１３は、垂直出力線２０８に接続され、増幅ＭＯＳトランジスタ２０５ｎのゲート電位によって垂直出力線２０８の電位を決めるための電流源である。増幅ＭＯＳトランジスタ２０５ｎと電流源３１３とがソースフォロア回路を構成する。クランプ容量３０１は、列アンプ３０４をリセットするためのスイッチ３０３がオン状態の時に、垂直出力線２０８の電位をクランプするための容量である。帰還容量３０２は、クランプ容量３０１との比でゲインを決定するための容量である。保持容量（信号保持部）３０７及び保持容量（信号保持部）３０８は、それぞれ、垂直出力線２０８の信号を保持するための容量である。サンプリングスイッチ３０５は、パルスｐｔｎに応じて、垂直出力線２０８のＮ信号を保持容量３０７に書き込む。サンプリングスイッチ３０６は、パルスｐｔｓに応じて、垂直出力線２０８のＳ信号を保持容量３０８に書き込む。読み出しスイッチ３０９は、保持容量３０７の信号を水平共通線（第２の出力線）３１１に読み出す。読み出しスイッチ３１０は、保持容量３０８の信号を水平共通線３１２に読み出す。水平走査回路１０３は、読み出しスイッチ３０９及び３１０を制御することにより、複数の保持容量３０７及び３０８の信号をそれぞれ水平共通線３１１及び３１２に水平転送する。出力アンプ１０４は、水平共通線３１１及び３１２の信号を増幅して出力する。出力アンプ１０４は、水平共通線３１１及び３１２の信号の差分を出力してもよい。読み出し回路１０２は複数の垂直出力線２０８のそれぞれに設けられる。
【００１７】
保持容量３０７は、スイッチ３０５をオンさせて列アンプ３０４で増幅された後のＦＤ２０６ｎのリセットレベル（Ｎ信号）を保持するための保持容量である。フォトダイオード２０２−１ｎ〜２０２−４ｎで光電変換された電荷は、それぞれ転送ＭＯＳトランジスタ２０３―１ｎ〜２０３−４ｎを通してＦＤ２０６ｎに転送される。ＦＤ２０６ｎの信号レベル（Ｓ信号）は、列アンプ３０４で増幅され、スイッチ３０６をオンして保持容量３０８に保持される。３１１はＮ信号用の水平共通線であり、３１２はＳ信号の水平共通線である。水平走査回路１０３により、順次、スイッチ３０９と３１０がオンし、保持容量３０７と３０８に保持されていた信号は、それぞれ水平共通線３１１と３１２に水平転送され、出力アンプ１０４を通して出力される。画素ユニット２０１ｎの行の走査において、画素信号読み出し期間とは、一つ前の水平転送終了から、次の水平転送開始までの期間をさす。また水平転送期間とは、保持容量３０７、３０８から水平共通線３１１、３１２に信号を転送し、出力アンプ１０４を通して出力する期間をさす。具体的には、最初に読み出す列のスイッチ３０９またはスイッチ３１０をオンにする時から、最後に読み出す列の信号が出力アンプ１０４を通して出力される時までの期間である。
【００１８】
次に、ＦＤ２０６ｎを共有する画素のフォトダイオード２０２−１ｎ〜２０２−４ｎの駆動において、共有画素間で行段差が発生する機構を説明する。図４は、比較例の撮像装置の駆動方法による画素ユニット２０１ｎの行の画素信号読み出しタイミングとＦＤ２０６ｎの電位の変動を示す。図中の時刻は、ｔ１−ｘと記載する。ここで、ｘは共通ＦＤ２０６ｎに電荷が転送される複数のフォトダイオードに割り当てられる番号が入る。本実施形態では、１個のＦＤ２０６ｎを４画素で共有するのでｘ＝１〜４となる。信号ｖｒｅｓ＿ｓｈ，ｐｒｅｓ＿ｓｈ，ｐｔｘ＿ｓｈは、電子シャッター用パルスである。「その他」及び信号ｖｒｅｓ＿ｎは、リセットトランジスタ２０４ｎの電源電圧を示す。ＧＮＤは、基準電位ノードの電位を示す。
【００１９】
リセット電源電圧ｖｒｅｓ＿ｎは、リセットトランジスタ２０４ｎのドレインに供給されるパルスであり、選択リセット電圧ｖｒｅｓｈ又は非選択リセット電圧ｖｒｅｓｌに変化する。選択リセット電圧ｖｒｅｓｈは、非選択リセット電圧ｖｒｅｓｌより高い電圧である。リセットパルスｐｒｅｓは、リセットトランジスタ２０４ｎ及び２０４（ｎ＋１）等のゲートに印加されるパルスである。「その他」は、画素ユニット２０１ｎ以外の画素ユニットのリセットトランジスタのドレインに供給された電源電圧である。画素ユニット２０１ｎ以外の画素ユニットは、非選択であるため、「その他」の電圧は非選択リセット電圧ｖｒｅｓｌになっている。
【００２０】
転送パルスｐｔｘ１＿ｎ〜ｐｔｘ４＿ｎは、それぞれ転送トランジスタ２０３−１ｎ〜２０３−４ｎのゲートに印加されるパルスである。パルスｐｃｌａｎｐは、列アンプリセットスイッチ３０３に印加されるパルスであり、パルスｐｔｎはスイッチ３０５に印加され、パルスｐｔｓはスイッチ３０６に印加される。
【００２１】
パルスｖｒｅｓ＿ｓｈ、ｐｒｅｓ＿ｓｈ、ｐｔｘ＿ｓｈは電子シャッター用の駆動パルスである。パルスｖｒｅｓ＿ｓｈは、シャッター行のリセット電源制御パルスであり、選択リセット電圧ｖｒｅｓｈ又は非選択リセット電圧ｖｒｅｓｌをリセットトランジスタのドレインに供給する。パルスｐｒｅｓ＿ｓｈは、シャッター行のリセットトランジスタのゲートに印加される。パルスｐｔｘ＿ｓｈは、シャッター行の転送トランジスタのゲートに印加される制御信号である。本実施形態においては、電子シャッターに関することは本質ではないため、説明を省略する。
【００２２】
時刻ｔ１−１では、読み出す画素ユニット２０１ｎの行の電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌから選択リセット電圧ｖｒｅｓｈに変化する。また、パルスｐｃｌａｎｐがハイレベルになり、ノード３１４と帰還容量３０２を基準電圧ｖｒｅｆにリセットする。ここで、読み出す画素ユニットの行は、図２に記載の画素ユニット２０１ｎの行とする。
【００２３】
時刻ｔ２−１では、リセットパルスｐｒｅｓがハイレベルになり、画素ユニット２０１ｎのＦＤ２０６ｎに電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈが書き込まれる。リセットパルスｐｒｅｓを全画素ユニット行に印加できるようにしておくと、このタイミングで、読み出さない画素ユニット行のＦＤに非選択リセット電圧ｖｒｅｓｌを書き込むことが出来る。全画素ユニット行に同時に書き込まなくても問題はない。その場合は、読み出さない画素ユニット行のＦＤを非選択リセット電圧ｖｒｅｓｌにセットする時間を設ければよい。フォトダイオード２０２−１ｎを読み出す前、つまり画素ユニット２０１ｎの行以外を読んでいる時は、ＦＤ２０６ｎの電位は非選択リセット電圧ｖｒｅｓｌにセットされている。これにより、画素ユニット２０１ｎを非選択の状態に設定している。従って、時刻ｔ２−１において、画素ユニット２０１ｎを選択状態にすると、このＦＤ２０６ｎの電位は（ｖｒｅｓｈ−ｖｒｅｓｌ）の振幅だけ変化する。この時、ＦＤ２０６ｎは寄生容量２０７ｎによって基準電位ノードＧＮＤとカップリングしているため、基準電位ノードＧＮＤの電位もその分だけ変動する。
【００２４】
時刻ｔ３−１において、ＦＤ２０６ｎの電位が選択リセット電圧ｖｒｅｓｈで一定となる。基準電位ノードＧＮＤの電位は変動した分、元に戻ろうとする。時刻ｔ４−１では、リセットパルスｐｒｅｓがローレベルになり、リセットトランジスタ２０４ｎがオフし、ＦＤ２０６ｎはフローティングとなる。時刻ｔ４−１でＦＤ２０６ｎはフローティングとなるので、ＦＤ２０６ｎの電位は、基準電位ノードＧＮＤの電位が元に戻ろうとする動作に追従して変化する。基準電位ノードＧＮＤの収束速度は、基準電位ノードＧＮＤの配線などに付く寄生抵抗と寄生容量で決まる時定数でほぼ律速する。そのため、画素ユニットのアレイ数が多くなればなるほど、収束時間が遅くなる。
【００２５】
時刻ｔ５−１では、パルスｐｔｎがハイレベルになり、保持容量３０７にＮレベルの書き込みが行われる。時刻ｔ６−１では、パルスｐｔｎがローレベルとなり、保持容量３０７へのＮレベル書き込みが終了する。時刻ｔ７−１では、パルスｐｔｘ１＿ｎがハイレベルになり、転送トランジスタ２０３−１ｎがオンする。その後、時刻ｔ８−１では、パルスｐｔｘ１＿ｎがローレベルとなり、転送トランジスタ２０３−１ｎがオフする。低照度の被写体を前提としているため、ここでは、転送時のＦＤ２０６ｎの電位変動は無視できるほど小さい。時刻ｔ９−１では、パルスｐｔｓがハイレベルとなり、フォトダイオード２０２−１ｎのＳ信号が保持容量３０８に書き込み開始される。時刻ｔ１０−１では、パルスｐｔｓがローレベルになり、保持容量３０８へのＳ信号の書き込みが終了する。
【００２６】
その後、前述した時刻ｔ１−１〜ｔ１０−１までの駆動と同様に、時刻ｔ１−２〜ｔ１０−２では、転送パルスｐｔｘ２＿ｎにより画素ユニット２０１ｎ内の２行目のフォトダイオード２０２−２ｎの読み出しを行う。その後、同様に、時刻ｔ１−３〜ｔ１０−３では、転送パルスｐｔｘ３＿ｎにより画素ユニット２０１ｎ内の３行目のフォトダイオード２０２−３ｎの読み出しを行う。その後、同様に、時刻ｔ１−４〜ｔ１０−４では、転送パルスｐｔｘ４＿ｎにより画素ユニット２０１ｎ内の４行目のフォトダイオード２０２−４ｎの読み出しを行う。
【００２７】
時刻ｔ１１では、電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌとなり、時刻ｔ１２ではリセットパルスｐｒｅｓがハイレベルになり、リセットＭＯＳトランジスタ２０４ｎがオンし、ＦＤ２０６ｎの電位が非選択リセット電圧ｖｒｅｓｌにセットされる。これにより、再び画素ユニット２０１ｎの行を非選択の状態に設定する。時刻ｔ１３では、リセットパルスｐｒｅｓがローレベルとなり、リセットトランジスタ２０４ｎがオフする。また、このタイミングで、パルスｖｒｅｓ＿ｓｈ，ｐｒｅｓ＿ｓｈ，ｐｔｘ＿ｓｈにより電子シャッター動作を行う。その後、水平転送期間となる。
【００２８】
図４の比較例では、時刻ｔ１３において画素ユニット２０１ｎを非選択としたとき、次の読み出し行である画素ユニット２０１（ｎ＋１）の行は非選択のままである。そして、画素ユニット２０１ｎの水平転送期間が終了した後に、画素ユニット２０１（ｎ＋１）について、時刻ｔ１−１〜ｔ１０−１、時刻ｔ１−２〜ｔ１０−２、時刻ｔ１−３〜ｔ１０−３、時刻ｔ１−４〜ｔ１０−４、及び時刻ｔ１１〜ｔ１３の駆動を行う。すなわち、画素ユニット２０１ｎの水平転送期間が終了した後に、画素ユニット２０１（ｎ＋１）を選択する動作が行われる（時刻ｔ１−１〜ｔ４−１）。
【００２９】
次に、各画素の信号を読み出すときのＦＤ電位の変動を比較する。フォトダイオード２０２−１ｎを読み出す前のＦＤ２０６ｎをリセットする時刻ｔ２−１では、前述のようにＦＤ２０６ｎの電位は大きく変動する。これに対して、フォトダイオード２０２−２ｎ、２０２−３ｎ、２０２−４ｎを読み出す前のＦＤ２０６ｎをリセットする時刻ｔ２−２、ｔ２−３、ｔ２−４では、時刻ｔ２−１の時のような大きな振幅でＦＤ２０６ｎの電位は変動しない。前述のように、フォトダイオード２０２−１ｎを読み出す前は、つまり画素ユニット２０１ｎの行以外を読んでいる時は、ＦＤ２０６ｎの電位は非選択時の非選択リセット電圧ｖｒｅｓｌにセットされている。これに対して、フォトダイオード２０２−２ｎ、２０２−３ｎ、２０２−４ｎを読み出す時は、すでにフォトダイオード２０２−１ｎを読み出した後である。そのため、ＦＤ２０６ｎは非選択リセット電圧ｖｒｅｓｌではなくて、一つ前に読み出した画素の出力に対応する高い電位にいるためである。特に低照度の場合には、ＦＤの電位はリセット電圧ｖｒｅｓｈに近い高い電位となる。
【００３０】
ＦＤ２０６ｎの電位が変化した時を基準とすると、時刻ｙでの基準電位ノードＧＮＤの電位は、次式（１）で表すことが出来る。ここで、ＡはＦＤ２０６ｎの振幅、Ｒは基準電位ノードＧＮＤの抵抗成分、Ｃは基準電位ノードＧＮＤの容量成分である。
Ａ・ｅｘｐ（−ｙ／ＲＣ） ・・・（１）
【００３１】
Ａが小さい方が、時刻ｙでの基準電位からのズレが小さくなる。少なくとも、フォトダイオード２０２−１ｎを読み出す時とフォトダイオード２０２−２ｎ、２０２−３ｎ、２０２−４ｎを読み出す時では、フォトダイオード２０２−１ｎを読み出す時の方が、ＦＤ２０６ｎの振幅Ａは大きい。例えば、式（１）のＡが４倍以上大きい。従って、時刻ｔ６−１と時刻ｔ１０−１の時のＦＤ２０６ｎの電位差４０１は、時刻ｔ６−ｘ（ｘ＝２〜４）と時刻ｔ１０−ｘ（ｘ＝２〜４）の時のＦＤ２０６ｎの電位差よりも４倍以上大きくなる。つまり、フォトダイオード２０２−１ｎの信号を読む時は、その他の行のフォトダイオード２０２−２ｎ〜２０２−４ｎを読むときよりも４倍以上の疑似信号が発生する。ここで、時刻ｔ６−１と時刻ｔ１０−１での基準電位ノードＧＮＤの電位が異なると、フローティングになっているＦＤ２０６ｎの電位も異なるので、Ｎ信号とＳ信号の引き算を行って信号を得る時に疑似信号が発生する。これが行段差となる。列方向に４画素のフォトダイオード２０２−１ｎ〜２０２−４ｎでＦＤ２０６ｎを共有化する場合、カラーフィルタはベイヤー配列されているので、１画素目と３画素目は同色になり、同色で行段差が発生する。同色で画素段差が発生した場合、システムでの補正方法が複雑化し、システム全体での負荷が増大するので、特に同色での行段差が発生しないようにすることが好ましい。
【００３２】
図５は、本実施形態による撮像装置の駆動方法を示すタイミングとＦＤの電位変動の様子を示す。リセット電源電圧ｖｒｅｓ（ｎ＋１）は、画素ユニット２０１（ｎ＋１）のリセットトランジスタ２０４（ｎ＋１）のドレインに印加される電源パルスを示している。図４と同じ部分については同じ符号を付し、詳細な説明は省略する。図５では、リセット電源電圧ｖｒｅｓ＿ｎとＦＤ２０６ｎの電圧が最初から選択リセット電圧ｖｒｅｓｈになっている。これは、画素ユニット２０１ｎの前に読み出された画素ユニットの水平転送期間が終了する前に、画素ユニット２０１ｎを選択する動作が行われているからである。つまり、画素ユニット２０１ｎの前に読み出された画素ユニットの水平転送期間が終了する前に、ＦＤ２０５ｎに選択リセット電圧ｖｒｅｓｈを供給している。
【００３３】
画素ユニット２０１ｎの行の水平転送期間前のステートＡ内の時刻ｔ１１に、次に読み出す画素ユニット２０１（ｎ＋１）のリセットトランジスタ２０４（ｎ＋１）のドレインに供給される電源電圧ｖｒｅｓ＿（ｎ＋１）が選択リセット電圧ｖｒｅｓｈに変化する。そして、画素ユニット２０１ｎのリセットトランジスタ２０４ｎのドレインに供給される電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌに変化する。
【００３４】
その後、時刻ｔ１２では、リセットパルスｐｒｅｓがハイレベルとなり、リセットトランジスタ２０４ｎ及び２０４（ｎ＋１）がオンする。これにより、次に読み出す画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）の電位は選択リセット電圧ｖｒｅｓｈにセットされ、画素ユニット２０１（ｎ＋１）は選択状態になる。これに対し、画素ユニット２０１ｎのＦＤ２０６ｎの電位は非選択リセット電圧ｖｒｅｓｌにセットされ、画素ユニット２０１ｎは非選択状態になる。
【００３５】
基準電位ノードＧＮＤの電位変動は、ＦＤ２０６（ｎ＋１）が選択リセット電圧ｖｒｅｓｈに行く方と、ＦＤ２０６（ｎ＋１）が非選択リセット電圧ｖｒｅｓｌに行く方でキャンセルすることが出来る。本実施形態では、ＦＤ２０６ｎを非選択リセット電圧ｖｒｅｓｌにするタイミングと、ＦＤ２０６（ｎ＋１）を選択リセット電圧ｖｒｅｓｈにするタイミングが同時だが、同時でなくてもよい。基準電位ノードＧＮＤの変動をキャンセルすることができるため、両者のタイミングが同時であるほうが好ましい。
【００３６】
以上述べたように、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）は前もって選択リセット電圧ｖｒｅｓｈにセットされ、フォトダイオード２０２−１（ｎ＋１）を読み出す前に、画素ユニット２０１ｎの水平転送期間をはさむ。そのため、画素ユニット２０１（ｎ＋１）の画素信号読み出し時には、基準電位ノードＧＮＤの電位変動は十分に収束している。また、時刻ｔ２−１でのＦＤ２０６（ｎ＋１）の振幅も十分小さく、少なくとも図４の場合の１／４以下となる。これにより、本実施形態は、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。１行目のフォトダイオード２０２−１（ｎ＋１）の信号を読み出す時のＦＤ２０６（ｎ＋１）の電位の状態を、２行目以降のフォトダイオード２０２−２（ｎ＋１）〜２０２−４（ｎ＋１）の信号を読み出す時のＦＤ２０６（ｎ＋１）の電位の状態に近づけるとよい。これにより、行段差を低減することができる。そこで、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈをセットするタイミングを説明する。そのタイミングは、２画素目以降の読み出しの際のＦＤの選択リセット時刻ｔ２−２からフォトダイオードの信号の読み出しを終える時刻ｔ１０−２までの期間に相当する期間以上前であるとよい。この期間に相当する期間以上前にＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈをセットすれば、画素ユニット２０１（ｎ＋１）を読み出すとき、各行の信号読み出し時のＦＤ２０６（ｎ＋１）の電位変動量を同程度に小さく抑えることができる。
【００３７】
また、水平転送期間内にＦＤに選択リセット電圧ｖｒｅｓｈをセットすると電源変動の原因になり、水平転送中の信号にノイズが付加されてしまうおそれがある。そのため、好適には本実施形態のように、画素ユニット２０１ｎの全てのフォトダイオード２０２−１ｎ〜２０２−４ｎの信号読み出し終了以降で水平転送期間の前に、ＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈをセットするのがよい。ただし、画素ユニット２０１ｎの水平転送期間に、画素ユニット２０１（ｎ＋１）の選択動作を行ってもよい。
【００３８】
次に、画素ユニット２０１ｎを第１の画素ユニットとし、画素ユニット２０１（ｎ＋１）を第２の画素ユニットとする場合を例に説明する。第１の画素ユニット２０１ｎ及び第２の画素ユニット２０１（ｎ＋１）は、相互に異なる行に配列される。なお、ｎとｎ＋１は信号を読み出す順番を示すものであって、必ずしも画素ユニットｎと画素ユニットｎ＋１が隣接して配されている必要はない。まず、第１の画素ユニット２０１ｎの読み出しを行い、その後、第２の画素ユニット２０１（ｎ＋１）の読み出しを行う。第２の画素ユニット２０１（ｎ＋１）の読み出しは、図５の第１の画素ユニット２０１ｎの読み出しと同様である。
【００３９】
まず、第１の画素ユニット２０１ｎの最後の画素のＳ信号読み出しを説明する。時刻ｔ２−４〜ｔ４−４の第１のステップでは、第１の画素ユニット２０１ｎのリセットスイッチ２０４ｎにより、第１の画素ユニット２０１ｎのＦＤ２０６ｎに選択リセット電圧ｖｒｅｓｈを印加する。
【００４０】
第１のステップの後、時刻ｔ７−４〜ｔ８−４の第２のステップでは、第１の画素ユニット２０１ｎの転送スイッチ２０３−４ｎにより、第１の画素ユニット２０１ｎの光電変換部２０２−４ｎの信号を第１の画素ユニット２０１ｎのＦＤ２０６ｎに転送する。そして、第１の画素ユニット２０１ｎの増幅トランジスタ２０５ｎにより、第１の画素ユニット２０１ｎのＦＤ２０６ｎの信号を増幅して垂直出力線２０８に出力する。
【００４１】
第２のステップの後、時刻ｔ９−４〜ｔ１０−４の第３のステップでは、サンプリングスイッチ３０６により、垂直出力線２０８の信号を保持容量３０８に書き込む。
【００４２】
第３のステップの後、水平転送期間の第４のステップでは、水平走査回路１０３により複数の読み出しスイッチ３１０を順次オンにする。これにより、保持容量３０８に保持された第１の画素ユニット２０１ｎの光電変換部２０２−４ｎに基づく信号を水平共通線３１２に水平転送する。
【００４３】
第３のステップの後かつ第４のステップの水平転送終了以前に、時刻ｔ１２〜ｔ１３の第５のステップでは、第１の画素ユニット２０１ｎのリセットスイッチ２０４ｎにより、第１の画素ユニット２０１ｎのＦＤ２０６ｎに非選択リセット電圧ｖｒｅｓｌを印加する。そして、第２の画素ユニット２０１（ｎ＋１）のリセットスイッチ２０４（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈを印加する。なお、この第５のステップは、第３のステップの後かつ第４のステップの水平転送開始以前に行われることが好ましい。
【００４４】
次に、第２の画素ユニット２０１（ｎ＋１）の最初の画素読み出しを説明する。第４のステップの後、時刻ｔ２−１〜ｔ４−１の第６のステップでは、第２の画素ユニット２０１（ｎ＋１）のリセットスイッチ２０４（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈを印加する。
【００４５】
第６のステップの後、時刻ｔ７−１〜ｔ８−１の第７のステップを行う。第７のステップでは、第２の画素ユニット２０１（ｎ＋１）の転送スイッチ２０３−１（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）の光電変換部２０２−１（ｎ＋１）の信号を第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に転送する。そして、第２の画素ユニット２０１（ｎ＋１）の増幅トランジスタ２０５（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）の信号を増幅して垂直出力線２０８に出力する。
【００４６】
なお、第１のステップの時刻ｔ２−４から第３のステップの時刻ｔ１０−４までの期間を第１の期間とすると、上記の第５のステップは、第３のステップの後、かつ第６のステップの開始より第１の期間以上前に、行われることが好ましい。
【００４７】
本実施形態は、異なる画素ユニット行を読み出す前にＦＤを選択リセットするので、１つのＦＤに対する共有画素数が変わったとしても、本実施形態を適用することが可能である。例えば、６画素、８画素などで１つのＦＤを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。ＦＤに対する共有画素数が２画素以上であれば、本発明を適用することができる。
【００４８】
本実施形態では、カラーフィルタの配列がベイヤー配列である。しかし、カラーフィルタの配置はベイヤー配列に限られない。ＦＤを共有する複数の画素が同色のカラーフィルタを有していてもよい。また、カラーフィルタが配されないモノクロ画素であってもよいし、撮像装置に光が入射する前に分光する三板式であってもよい。
【００４９】
また、図３におけるＮ信号保持容量３０７及びＳ信号保持容量３０８は、例えば１回の画素信号読み出し期間に４行分の信号を読み出すのであれば、それぞれ４個必要であるが、ここでは簡略のため１つの記載にする。図４及び図５においても、同様の理由から、パルスｐｔｎ及びｐｔｓを１つの系列のパルスとして記載する。以降の実施形態においても同様である。
【００５０】
（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態と同じ撮像装置を用いて、異なるタイミングによる読み出しを行う。図６は、本発明の第２の実施形態による撮像装置の駆動方法を示すタイミングとＦＤ電位の変動を示す。以下、本実施形態（図６）が第１の実施形態（図５）と異なる点を説明する。時刻ｔ１−１〜ｔ１０−１では、画素ユニット２０１ｎの１行目のフォトダイオード２０２−１ｎの信号を読み出す。時刻ｔ１−２〜ｔ１０−２では、２行目のフォトダイオード２０２−２ｎの信号を読み出す。その後、時刻ｔ１１〜ｔ１３でステートＢを実行し、水平転送期間で１行目及び２行目の水平転送を行う。水平転送終了後、時刻ｔ１−３〜ｔ１０−３で３行目のフォトダイオード２０２−３ｎの信号を読み出し、時刻ｔ１−４〜ｔ１０−４で４行目のフォトダイオード２０２−４ｎの信号を読み出した後、時刻１１〜ｔ１３のステートＡを実行する。その後、水平転送期間で３行目及び４行目水平転送を行い、その後に画素ユニット２０１（ｎ＋１）の行の読み出しを開始する。ステートＢは、電子シャッターを行うステートである。また、ステートＡは、第１の実施形態と同じ動作である。ステートＡによって、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）は前もって選択リセット電圧ｖｒｅｓｈにセットされ、フォトダイオード２０２−１（ｎ＋１）を読み出す前に水平転送期間をはさむので、基準電位ノードＧＮＤの電位は十分に収束する。また、時刻ｔ２−１でのＦＤ２０６（ｎ＋１）の振幅も十分小さく、少なくとも図４の場合の１／４以下となる。これにより、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。
【００５１】
前述したように、ステートＢは電子シャッターのタイミングとして機能するステートであり、ステートＡと異なり電源電圧ｖｒｅｓ＿ｎは選択リセット電圧ｖｒｅｓｈのままであり、電源電圧ｖｒｅｓ＿（ｎ＋１）は非選択リセット電圧ｖｒｅｓｌのままである。従って、ハイレベルのリセットパルスｐｒｅｓが印加されてもＦＤ２０６ｎ及び２０６（ｎ＋１）の電位は変化しない。これにより、同一ＦＤを共有する画素信号を読み出している間は不必要なＦＤの電位の充放電を行わず、基準電位ノードＧＮＤの電位変動を抑制し、疑似信号の発生を抑制する。また、ステートＢはステートＡと同じ長さにすることで、蓄積時間を常に一定に保つことが出来る。例えば、インターレース動作でフレーム毎に読み出し開始画素が１行目スタートと３行目スタートとが入れ替わった場合にも、画素信号読み出しを終えてから、水平転送期間に入るまでの時間が変化しないので蓄積時間がずれない。
【００５２】
本実施形態は、異なる画素ユニット行を読み出す前にＦＤの電位の選択リセットを行うので、１つのＦＤに対する共有画素数が変わったとしても、適用可能である。例えば、２画素、４画素、６画素、８画素などで１つのＦＤを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。
【００５３】
（第３の実施形態）
図７は、本発明の第３の実施形態による撮像装置の駆動方法を示すタイミングとＦＤ電位の変動を示す。本実施形態では、時刻ｔ１−１〜ｔ１０−１で画素ユニット２０１ｎの１行目のフォトダイオード２０２−１ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３のステートＢを実行し、水平転送期間で１行目の水平転送を行う。次に、時刻ｔ１−２〜ｔ１０−２で画素ユニット２０１ｎの２行目のフォトダイオード２０２−２ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３でステートＢを実行し、水平転送期間で２行目の水平転送を行う。その後、時刻ｔ１−３〜ｔ１０−３で画素ユニット２０１ｎの３行目のフォトダイオード２０２−３ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３でステートＢを実行し、水平転送期間で３行目の水平転送を行う。最後に、時刻ｔ１−４〜ｔ１０−４で画素ユニット２０１ｎの４行目のフォトダイオード２０２−４ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３でステートＡを実行し、水平転送期間で４行目の水平転送を行う。以上のように、画素ユニット２０１ｎ内では、１行毎に画素信号が読み出される。本実施形態におけるステートＡ及びステートＢは、第１及び第２の実施形態と同じ動作を行うステートである。画素ユニット２０１ｎの４行目のフォトダイオード２０２−４ｎを読み終わった後の水平転送期間の前に、時刻ｔ１１〜ｔ１３のステートＡで、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）は前もって選択リセット電圧ｖｒｅｓｈにセットされる。フォトダイオード２０２−１（ｎ＋１）を読み出す前に水平転送期間をはさむので、基準電位ノードＧＮＤの電位は十分に収束する。また、時刻ｔ２−１でのＦＤ２０６（ｎ＋１）の振幅も十分小さく、少なくとも図４の場合の１／４以下となる。これにより、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。
【００５４】
本実施形態では、画素ユニット２０１ｎ内で１行目から４行目まで順に読み出しを行う場合を例に説明した。なお、画素ユニット２０１ｎの３行目を読み出した後に、画素ユニット２０１（ｎ＋１）の１行目を読み出し、次に、画素ユニット２０１ｎの４行目を読み出し、最後に、画素ユニット２０１（ｎ＋１）の２行目を読み出すようなパターンがある。すなわち、共通ＦＤの画素を連続して読み出さないようなパターンがある。その場合においても、ステートＡとＢの入れ替えで容易に画素信号読み出し期間中のＦＤ電位の変動を抑制することが可能である。
【００５５】
本実施形態は、異なる画素ユニット行を読み出す前にＦＤ電位の選択リセットを行うので、１つのＦＤに対する共有画素数が変わったとしても、適用可能である。例えば、１画素、２画素、３画素、４画素、５画素、６画素、７画素、８画素などで１つのＦＤを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。
【００５６】
（第４の実施形態）
図８に本発明の第４の実施形態における撮像装置のブロック図を示す。図１と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。本実施形態では、列ごとにアナログデジタル変換（ＡＤ変換）を行う回路が配され、画素ユニットｎの前に読み出された画素ユニットの信号をＡＤ変換している期間に、画素ユニットｎの選択動作を行うことが特徴である。
【００５７】
図８において、１０１は画素領域である。本実施形態において、画素ユニットの構造は第１の実施形態（図２）と同様である。８０２はアナログ読み出し回路であり、列毎の信号をアナログ信号で読み出す。８０３は列毎に配置されたＡＤ変換器（アナログデジタル変換回路）であり、読み出したアナログ信号をデジタル信号に変換する。８０４は列毎に配置されたメモリーで、ＡＤ変換された信号を保持する。８０８はデジタルシグナルプロセッサー（ＤＳＰ）で、列メモリー８０４から転送されてきたデジタル信号を処理して出力する。
【００５８】
図９にアナログ読み出し回路８０２の詳しい説明図を示す。９０２は図８のアナログ読み出し回路８０２の１列分の回路である。図３と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。９０１は列アンプ３０４の出力を一時的に保持する信号保持部であり、９０１に保持されたアナログ信号をＡＤ変換器８０３でデジタル信号に変換する。
【００５９】
図１０に第４の実施形態における画素信号読み出しタイミングと、ＦＤ電位の変動の様子を示す。図面中の時間は、ｔ１−ｘと記載する。ｘには共通ＦＤ２０６ｎに電荷が転送される複数のフォトダイオードに割り当てられる番号が入る。本実施形態では４画素共有なのでｘ＝１〜４となる。パルスｐｎｓは、信号保持部９０１にアナログ信号を保持するためのパルスである。パルスｐｎｓがハイレベルの期間に、列アンプ３０４の出力が電荷保持部９０１に取り込まれる。パルスｐａｄはＡＤ変換開始パルスであり、ハイレベルの期間に信号保持部９０１に保持されたアナログ信号をデジタル信号に変換する。
【００６０】
時刻ｔ１−１でパルスｐｃｌａｎｐがハイレベルになり、ノード３１４と帰還容量３０２を基準レベル（ｖｒｅｆ）にリセットする。ここで読み出す画素ユニット行は図２に記載の２０１ｎとする。時刻ｔ２−１でパルスｐｒｅｓがハイレベルになり画素ユニット行２０１ｎのＦＤ２０６ｎに選択リセット電圧ｖｒｅｓｈが書き込まれる。この時、画素ユニット行２０１(ｎ−１)の４画素目を読み出した時のｔ１５〜ｔ１６の期間に既に画素ユニット行２０１ｎのＦＤ２０６ｎは選択リセット電圧ｖｒｅｓｈが書き込まれているため、電位はあまり変化しない。時刻ｔ３−１でパルスｐｒｅｓがローレベルになり、ＦＤ２０６ｎがフローティングになる。時刻ｔ４−１でパルスｐｃｌａｎｐがローレベルになり、ノード３１４と帰還容量３０２のリセットを解除する。時刻ｔ５−１でパルスｐｎｓがハイレベルになり、列アンプ３０４の出力（Ｎ信号）を信号保持部９０１に書き込む。時刻ｔ６−１でｐｎｓがローレベルになり、信号保持部９０１への書き込みが終了する。その後、時刻ｔ７−１〜時刻ｔ８−１のｐａｄがハイレベルの期間で、信号保持部９０１に保持したアナログ信号（ＦＤ２０６ｎのリセットレベル）をＡＤ変換し、その値を列メモリー８０４に格納する。時刻ｔ９−１〜ｔ１０−１でパルスｐｔｘがハイレベルになり、ＰＤ２０２−１ｎで光電変換された電荷がＦＤ２０６ｎに転送される。時刻ｔ１１−１〜ｔ１２−１で再びパルスｐｔｎがハイレベルになり、列アンプ３０４で増幅された画素信号を、信号保持部９０１に保持する。その後、時刻ｔ１３−１〜ｔ１４−１で信号保持部９０１に保持された画素信号（Ｓ信号）を、ＡＤ変換器８０３でＡＤ変換し、その値を列メモリー８０４に格納する。列メモリー８０４に格納されたデジタル信号は、次のＡＤ変換タイミングの前までにＤＳＰ８０８に転送され、信号処理後にチップ外に出力される。
【００６１】
上述した手順で、順次画素信号が読みだされる。本実施形態では、画素ユニット行２０１ｎの４行目の読み出しタイミングにおいて、時刻ｔ１３−４〜ｔ１４−４のＳ信号のＡＤ変換中の時刻ｔ１５〜ｔ１６でパルスｐｒｅｓ＿ｎがハイレベルになる。この時、ＡＤ変換終了以前に、リセット電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌとなり、画素信号読み出しが終わった画素ユニット２０１ｎのＦＤ２０６ｎに非選択リセット電圧ｖｒｅｓｌを供給し、画素ユニット２０１ｎを非選択にする。そして画素ユニット２０１ｎを非選択にするのと同時に、次に読み出す画素ユニット行２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈを書き込み、画素ユニット行２０１（ｎ＋１）を選択状態にする。
【００６２】
また、本実施形態のように、画素ユニット行２０１ｎの非選択動作と、画素ユニット行２０１（ｎ＋１）の選択動作を同時に行った方が、基準電位ＧＮＤの変動を抑制でき、画素ユニット行２０１（ｎ＋１）の画素リセットレベル読み出しまでの時間を短縮できる。
【００６３】
この様に、次に読み出す画素ユニット行のＦＤを前もってｖｒｅｓｈにリセットしておくと、時刻ｔ２−１〜ｔ３−１でのＦＤ電位の変動を行毎での非対称性を改善でき、行周期の固定パターンノイズを低減できる。
【００６４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６５】
１０３ 水平走査回路、２０１ 画素ユニット、２０２ フォトダイオード、２０３ 転送ＭＯＳトランジスタ、２０４ リセットＭＯＳトランジスタ、２０５ 増幅ＭＯＳトランジスタ、２０６ フローティングディフュージョン、２０８ 垂直出力線、３０５ Ｎ信号サンプリングスイッチ、３０６ Ｓ信号サンプリングスイッチ、３０７ Ｎ信号保持容量、３０８ Ｓ信号保持容量、３０９ 読み出しスイッチ、３１０ 読み出しスイッチ、３１１ Ｎ信号水平共通線、３１２ Ｓ信号水平共通線
【技術分野】
【０００１】
本発明は、撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、画素部に増幅部を有する撮像装置が提案されている。特許文献１には、複数の画素が一つの増幅トランジスタを共有する構成が開示されている。特許文献１で開示されている撮像装置は、増幅部の入力であるフローティングディフュージョン（以下、ＦＤという）の電圧を制御することによって信号が読み出される画素を選択している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１９４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、従来の撮像装置の駆動方法では、画素を選択したとき時にＦＤの電圧がすぐには安定せず、選択動作後の期間にＦＤの電圧が変動する場合があることを見出した。例えば、画素を選択するためにＦＤに所定の電圧が印加されると、カップリングによって画素部の基準電位ノード（グランド電位ノード）の電圧が変動しうる。所定の電圧が印加された後、ＦＤはフローティングになる。そうすると、変動した基準電位ノードの電圧が元の電圧に戻る際に、カップリングによってＦＤの電位が変化することが考えられる。画素の選択時にＦＤの電圧の変化が大きい場合には、基準電位ノードの電圧の変動も大きくなる。この場合、ＦＤの電圧が安定するのにも長い時間がかかる。画素の選択時にＦＤの電圧の変化が小さい場合には、基準電位ノードの電圧の変動も小さくなる。この場合、比較的短い時間でＦＤの電圧が安定する。したがって、画素によってＦＤの電位が安定するまでの時間が異なる。
【０００５】
このようなＦＤの電圧の変動によって、例えば、ノイズサンプリング（Ｎ読み）期間と信号サンプリング（Ｓ読み）期間とで、基準となるＦＤの電圧に差が生じることが考えられる。このとき、ＦＤを共有する複数の画素のうち、最初に信号が読み出される画素でこのＦＤ電圧の差が大きくなりやすい。そうすると、この画素を含む行にだけ横縞状のノイズ（行段差）が発生するという課題が生じる。特にこの行段差は低照度の場合に顕著になる。また、同色の画素がＦＤを共有する場合に、行段差が画質に及ぼす影響が顕著になる。
【０００６】
本発明の目的は、増幅部の入力ノードの電圧変動による影響を低減することにより、高品質な画像を得ることができる撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の側面に係る撮像装置の駆動方法は、行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第１の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれ第２の出力線に読み出すための複数の読み出しスイッチと、前記複数の読み出しスイッチを制御する水平走査回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、前記第３のステップの後、前記水平走査回路により前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された信号を前記第２の出力線に読み出す第４のステップと、前記第３のステップの後かつ前記第４のステップの読み出し終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットの前記入力ノードの信号を増幅して前記第１の出力線に出力する第６のステップとを有することを特徴とする。
【０００８】
本発明の第２の側面に係る撮像装置の駆動方法は、行列状に配列された複数の画素ユニットと、前記複数の画素ユニットの各列に接続される複数の第１の出力線と、前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、前記複数の信号保持部の信号をそれぞれデジタル信号に変換する複数のアナログデジタル変換回路とを有する撮像装置の駆動方法であって、前記複数の画素ユニットの各々は、光電変換により信号を生成する複数の光電変換部と、前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、前記第３のステップの後、前記アナログデジタル変換回路によって、前記信号保持部に保持された信号をデジタル信号に変換する第４のステップと、前記第３のステップの後かつ前記第４のステップの変換終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットからの信号を増幅して前記第１の出力線に出力する第６のステップと有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、増幅部の入力ノードの電圧変動による影響を低減することにより、高品質な画像を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態による撮像装置のブロック図である。
【図２】画素ユニットと垂直走査回路の接続図である。
【図３】図１の読み出し回路、出力アンプ、水平走査回路の説明図である。
【図４】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図５】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図６】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図７】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【図８】本発明の第４の実施形態における撮像装置のブロック図である。
【図９】アナログ読み出し回路の説明図である。
【図１０】画素信号読み出しタイミングとＦＤ電位の変動模式図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
本発明の全実施形態は、簡単のため被写体が低照度の場合を例に説明する。図１は、本発明の第１の実施形態による撮像装置の構成例を示すブロック図である。図２は、本発明の第１の実施形態による画素ユニットと垂直走査回路の接続図を示す図である。図１の１０１は画素領域であり、図２に示す複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等が行例状に配列されている。画素ユニット２０１ｎ等は、複数のフォトダイオード２０２−１ｎ〜２０２−４ｎ等に対応する複数の画素を有する。画素領域１０１には、画素ユニット２０１ｎ等毎にカラーフィルター（不図示）がベイヤー配列されている。１０２は読み出し回路であり、画素領域１０１内の画素の画素信号を行単位で読み出す。１０３は水平走査回路であり、読み出し回路１０２により読み出された行単位の画素信号を順次、出力アンプ１０４に出力する。１０６はタイミングジェネレータであり、画素信号を読み出すための制御パルスを生成して垂直走査回路１０５及び水平走査回路１０３に出力する。１０５は垂直走査回路であり、タイミングジェネレータ１０６で生成された制御パルスに基づいて、画素領域１０１内の画素の画素信号を順次、行単位で読み出し回路１０２に出力させる。
【００１２】
図２では、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等が行列状に配列されている。複数の垂直出力線（第１の出力線）２０８は、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等の各列に接続される。画素ユニット２０１ｎは、４個の画素に対応する４個のフォトダイオード２０２−１ｎ〜２０２−４ｎを有する。画素ユニット２０１（ｎ＋１）は、４個の画素に対応する４個のフォトダイオード２０２−１（ｎ＋１）〜２０２−４（ｎ＋１）を有する。ここで、ｎは垂直方向の画素ユニットの配置番号を示す変数であり、ｎの次の画素ユニットは（ｎ＋１）とし、１つ前の画素ユニットは（ｎ−１）とする。垂直走査回路１０５による垂直走査は、画素ユニットの行（以下、画素ユニット行という）毎に行う。ｎは、画素ユニットの行番号を示す。このとき、各画素ユニット行は、４行の画素行を有する。画素ユニット２０１ｎは、複数のフォトダイオード２０２−１ｎ、２０２−２ｎ、２０２−３ｎ、２０２−４ｎ、及び複数の転送ＭＯＳトランジスタ（転送スイッチ）２０３−１ｎ、２０３−２ｎ、２０３−３ｎ、２０３−４ｎを有する。さらに、画素ユニット２０１ｎは、１個のリセットＭＯＳトランジスタ（リセットスイッチ）２０４ｎ、１個のフローティングディフュージョン（ＦＤ）２０６ｎ、及び１個の増幅ＭＯＳトランジスタ（増幅トランジスタ）２０５ｎを有する。フォトダイオード（光電変換部）２０２−１ｎ、２０２−２ｎ、２０２−３ｎ、２０２−４ｎは、光電変換により画素信号（信号電荷）を生成する。ＦＤ２０６ｎは、信号を蓄積する。転送ＭＯＳトランジスタ２０３−１ｎ、２０３−２ｎ、２０３−３ｎ、２０３−４ｎは、それぞれフォトダイオード２０２−１ｎ〜２０２−４ｎで光電変換された信号をＦＤ２０６ｎに転送する。転送ＭＯＳトランジスタ２０３−１ｎ〜２０３−４ｎのソースとリセットＭＯＳトランジスタ２０４ｎのソースは、フローティングディフュージョン（ＦＤ）２０６ｎで接続される。ＦＤ２０６ｎは、増幅ＭＯＳトランジスタ２０５ｎのゲートに接続される。増幅ＭＯＳトランジスタ（増幅部）２０５ｎは、ＦＤ２０６ｎの信号を増幅して垂直出力線２０８に出力する。つまり、ＦＤ２０６ｎは増幅部の入力ノードを構成する。垂直走査回路１０５は、リセット電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈ又は非選択リセット電圧ｖｒｅｓｌを出力する。リセットＭＯＳトランジスタ２０４ｎは、リセット電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈ及び非選択リセット電圧ｖｒｅｓｌを選択的にＦＤ２０６ｎに印加する。本実施形態においては、４組みのフォトダイオード２０２−１ｎ〜２０２−４ｎと転送ＭＯＳトランジスタ２０３−１ｎ〜２０３−４ｎで１個のフローティングディフュージョン２０６ｎを共有している。増幅ＭＯＳトランジスタ２０５ｎのソースは、垂直出力線２０８に接続される。２０７ｎは、ＦＤ２０６ｎと基準電位ノード（グランド電位ノード）ＧＮＤ間に形成される寄生容量である。
【００１３】
図２に示すように、１つの垂直出力線２０８に、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）等が接続される。つまり、複数の画素ユニット２０１ｎ及び２０１（ｎ＋１）に含まれる複数の画素のフォトダイオード２０２−１ｎ〜２０２−４ｎ，２０２−１（ｎ＋１）〜２０２−４（ｎ＋１）からの信号が、１つの垂直出力線２０８に出力される。図２には、１列分の画素ユニットのみが示されているが、実際には複数の列の画素ユニットが配される。それぞれの列の画素ユニットに、１つの垂直出力線２０８が配される。
【００１４】
ここで、１つの垂直出力線２０８に接続された複数の画素ユニットの中から、信号を出力する画素ユニットを選択する方法について説明する。本実施形態では、各画素ユニット２０１ｎ、２０１（ｎ＋１）に含まれる増幅ＭＯＳトランジスタ２０５ｎ、２０５（ｎ＋１）のバイアス状態を制御することにより画素を選択する。具体的には、増幅ＭＯＳトランジスタ２０５ｎ、２０５（ｎ＋１）の入力であるＦＤ２０６ｎ、２０６（ｎ＋１）の電圧を制御する。例えば、増幅ＭＯＳトランジスタ２０５ｎが不活性状態（オフ状態）となる電圧をＦＤ２０６ｎに供給することにより、画素ユニット２０１ｎを非選択とすることができる。一方で、増幅ＭＯＳトランジスタ２０５（ｎ＋１）が活性状態（オン状態）となる電圧をＦＤ２０６（ｎ＋１）に供給することにより、画素ユニット２０１（ｎ＋１）を選択することができる。もちろん、この逆も可能である。
【００１５】
ＦＤ２０６ｎに供給する電圧について説明する。例えば、増幅ＭＯＳトランジスタ２０５ｎがＮチャネル型の場合、電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈをＦＤ２０６ｎに供給することで、画素ユニット２０１ｎの画素を選択することができる。このとき、増幅ＭＯＳトランジスタ２０５ｎは活性状態である。一方、選択している画素ユニット２０１ｎのＦＤ２０６ｎの選択リセット電圧ｖｒｅｓｈよりも低い非選択リセット電圧ｖｒｅｓｌを電源電圧ｖｒｅｓ＿ｎとしてＦＤ２０６（ｎ＋１）に供給することで、画素ユニット２０１（ｎ＋１）を非選択とすることができる。このとき、増幅ＭＯＳトランジスタ２０５（ｎ＋１）は不活性状態である。なお、選択された画素ユニット２０１ｎのＦＤ２０６ｎに信号電荷が転送されて、当該ＦＤ２０６ｎの電圧が選択リセット電圧ｖｒｅｓｈから低下することが考えられる。そこで、この低下したＦＤ２０６ｎの電圧よりも低い電圧としてｖｒｅｓｌを設定してもよい。逆に、低下したＦＤ２０６ｎの電圧よりも高くなるようにｖｒｅｓｌを設定してもよい。低下したＦＤ２０６ｎの電圧よりも高くなるようにｖｒｅｓｌを設定した場合は、非選択画素の増幅ＭＯＳトランジスタが垂直出力線２０８の電圧をクリップする機能を有していてもよい。
【００１６】
図３は、図１における読み出し回路１０２、出力アンプ１０４、水平走査回路１０３の詳しい説明図を示す。電流源３１３は、垂直出力線２０８に接続され、増幅ＭＯＳトランジスタ２０５ｎのゲート電位によって垂直出力線２０８の電位を決めるための電流源である。増幅ＭＯＳトランジスタ２０５ｎと電流源３１３とがソースフォロア回路を構成する。クランプ容量３０１は、列アンプ３０４をリセットするためのスイッチ３０３がオン状態の時に、垂直出力線２０８の電位をクランプするための容量である。帰還容量３０２は、クランプ容量３０１との比でゲインを決定するための容量である。保持容量（信号保持部）３０７及び保持容量（信号保持部）３０８は、それぞれ、垂直出力線２０８の信号を保持するための容量である。サンプリングスイッチ３０５は、パルスｐｔｎに応じて、垂直出力線２０８のＮ信号を保持容量３０７に書き込む。サンプリングスイッチ３０６は、パルスｐｔｓに応じて、垂直出力線２０８のＳ信号を保持容量３０８に書き込む。読み出しスイッチ３０９は、保持容量３０７の信号を水平共通線（第２の出力線）３１１に読み出す。読み出しスイッチ３１０は、保持容量３０８の信号を水平共通線３１２に読み出す。水平走査回路１０３は、読み出しスイッチ３０９及び３１０を制御することにより、複数の保持容量３０７及び３０８の信号をそれぞれ水平共通線３１１及び３１２に水平転送する。出力アンプ１０４は、水平共通線３１１及び３１２の信号を増幅して出力する。出力アンプ１０４は、水平共通線３１１及び３１２の信号の差分を出力してもよい。読み出し回路１０２は複数の垂直出力線２０８のそれぞれに設けられる。
【００１７】
保持容量３０７は、スイッチ３０５をオンさせて列アンプ３０４で増幅された後のＦＤ２０６ｎのリセットレベル（Ｎ信号）を保持するための保持容量である。フォトダイオード２０２−１ｎ〜２０２−４ｎで光電変換された電荷は、それぞれ転送ＭＯＳトランジスタ２０３―１ｎ〜２０３−４ｎを通してＦＤ２０６ｎに転送される。ＦＤ２０６ｎの信号レベル（Ｓ信号）は、列アンプ３０４で増幅され、スイッチ３０６をオンして保持容量３０８に保持される。３１１はＮ信号用の水平共通線であり、３１２はＳ信号の水平共通線である。水平走査回路１０３により、順次、スイッチ３０９と３１０がオンし、保持容量３０７と３０８に保持されていた信号は、それぞれ水平共通線３１１と３１２に水平転送され、出力アンプ１０４を通して出力される。画素ユニット２０１ｎの行の走査において、画素信号読み出し期間とは、一つ前の水平転送終了から、次の水平転送開始までの期間をさす。また水平転送期間とは、保持容量３０７、３０８から水平共通線３１１、３１２に信号を転送し、出力アンプ１０４を通して出力する期間をさす。具体的には、最初に読み出す列のスイッチ３０９またはスイッチ３１０をオンにする時から、最後に読み出す列の信号が出力アンプ１０４を通して出力される時までの期間である。
【００１８】
次に、ＦＤ２０６ｎを共有する画素のフォトダイオード２０２−１ｎ〜２０２−４ｎの駆動において、共有画素間で行段差が発生する機構を説明する。図４は、比較例の撮像装置の駆動方法による画素ユニット２０１ｎの行の画素信号読み出しタイミングとＦＤ２０６ｎの電位の変動を示す。図中の時刻は、ｔ１−ｘと記載する。ここで、ｘは共通ＦＤ２０６ｎに電荷が転送される複数のフォトダイオードに割り当てられる番号が入る。本実施形態では、１個のＦＤ２０６ｎを４画素で共有するのでｘ＝１〜４となる。信号ｖｒｅｓ＿ｓｈ，ｐｒｅｓ＿ｓｈ，ｐｔｘ＿ｓｈは、電子シャッター用パルスである。「その他」及び信号ｖｒｅｓ＿ｎは、リセットトランジスタ２０４ｎの電源電圧を示す。ＧＮＤは、基準電位ノードの電位を示す。
【００１９】
リセット電源電圧ｖｒｅｓ＿ｎは、リセットトランジスタ２０４ｎのドレインに供給されるパルスであり、選択リセット電圧ｖｒｅｓｈ又は非選択リセット電圧ｖｒｅｓｌに変化する。選択リセット電圧ｖｒｅｓｈは、非選択リセット電圧ｖｒｅｓｌより高い電圧である。リセットパルスｐｒｅｓは、リセットトランジスタ２０４ｎ及び２０４（ｎ＋１）等のゲートに印加されるパルスである。「その他」は、画素ユニット２０１ｎ以外の画素ユニットのリセットトランジスタのドレインに供給された電源電圧である。画素ユニット２０１ｎ以外の画素ユニットは、非選択であるため、「その他」の電圧は非選択リセット電圧ｖｒｅｓｌになっている。
【００２０】
転送パルスｐｔｘ１＿ｎ〜ｐｔｘ４＿ｎは、それぞれ転送トランジスタ２０３−１ｎ〜２０３−４ｎのゲートに印加されるパルスである。パルスｐｃｌａｎｐは、列アンプリセットスイッチ３０３に印加されるパルスであり、パルスｐｔｎはスイッチ３０５に印加され、パルスｐｔｓはスイッチ３０６に印加される。
【００２１】
パルスｖｒｅｓ＿ｓｈ、ｐｒｅｓ＿ｓｈ、ｐｔｘ＿ｓｈは電子シャッター用の駆動パルスである。パルスｖｒｅｓ＿ｓｈは、シャッター行のリセット電源制御パルスであり、選択リセット電圧ｖｒｅｓｈ又は非選択リセット電圧ｖｒｅｓｌをリセットトランジスタのドレインに供給する。パルスｐｒｅｓ＿ｓｈは、シャッター行のリセットトランジスタのゲートに印加される。パルスｐｔｘ＿ｓｈは、シャッター行の転送トランジスタのゲートに印加される制御信号である。本実施形態においては、電子シャッターに関することは本質ではないため、説明を省略する。
【００２２】
時刻ｔ１−１では、読み出す画素ユニット２０１ｎの行の電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌから選択リセット電圧ｖｒｅｓｈに変化する。また、パルスｐｃｌａｎｐがハイレベルになり、ノード３１４と帰還容量３０２を基準電圧ｖｒｅｆにリセットする。ここで、読み出す画素ユニットの行は、図２に記載の画素ユニット２０１ｎの行とする。
【００２３】
時刻ｔ２−１では、リセットパルスｐｒｅｓがハイレベルになり、画素ユニット２０１ｎのＦＤ２０６ｎに電源電圧ｖｒｅｓ＿ｎとして選択リセット電圧ｖｒｅｓｈが書き込まれる。リセットパルスｐｒｅｓを全画素ユニット行に印加できるようにしておくと、このタイミングで、読み出さない画素ユニット行のＦＤに非選択リセット電圧ｖｒｅｓｌを書き込むことが出来る。全画素ユニット行に同時に書き込まなくても問題はない。その場合は、読み出さない画素ユニット行のＦＤを非選択リセット電圧ｖｒｅｓｌにセットする時間を設ければよい。フォトダイオード２０２−１ｎを読み出す前、つまり画素ユニット２０１ｎの行以外を読んでいる時は、ＦＤ２０６ｎの電位は非選択リセット電圧ｖｒｅｓｌにセットされている。これにより、画素ユニット２０１ｎを非選択の状態に設定している。従って、時刻ｔ２−１において、画素ユニット２０１ｎを選択状態にすると、このＦＤ２０６ｎの電位は（ｖｒｅｓｈ−ｖｒｅｓｌ）の振幅だけ変化する。この時、ＦＤ２０６ｎは寄生容量２０７ｎによって基準電位ノードＧＮＤとカップリングしているため、基準電位ノードＧＮＤの電位もその分だけ変動する。
【００２４】
時刻ｔ３−１において、ＦＤ２０６ｎの電位が選択リセット電圧ｖｒｅｓｈで一定となる。基準電位ノードＧＮＤの電位は変動した分、元に戻ろうとする。時刻ｔ４−１では、リセットパルスｐｒｅｓがローレベルになり、リセットトランジスタ２０４ｎがオフし、ＦＤ２０６ｎはフローティングとなる。時刻ｔ４−１でＦＤ２０６ｎはフローティングとなるので、ＦＤ２０６ｎの電位は、基準電位ノードＧＮＤの電位が元に戻ろうとする動作に追従して変化する。基準電位ノードＧＮＤの収束速度は、基準電位ノードＧＮＤの配線などに付く寄生抵抗と寄生容量で決まる時定数でほぼ律速する。そのため、画素ユニットのアレイ数が多くなればなるほど、収束時間が遅くなる。
【００２５】
時刻ｔ５−１では、パルスｐｔｎがハイレベルになり、保持容量３０７にＮレベルの書き込みが行われる。時刻ｔ６−１では、パルスｐｔｎがローレベルとなり、保持容量３０７へのＮレベル書き込みが終了する。時刻ｔ７−１では、パルスｐｔｘ１＿ｎがハイレベルになり、転送トランジスタ２０３−１ｎがオンする。その後、時刻ｔ８−１では、パルスｐｔｘ１＿ｎがローレベルとなり、転送トランジスタ２０３−１ｎがオフする。低照度の被写体を前提としているため、ここでは、転送時のＦＤ２０６ｎの電位変動は無視できるほど小さい。時刻ｔ９−１では、パルスｐｔｓがハイレベルとなり、フォトダイオード２０２−１ｎのＳ信号が保持容量３０８に書き込み開始される。時刻ｔ１０−１では、パルスｐｔｓがローレベルになり、保持容量３０８へのＳ信号の書き込みが終了する。
【００２６】
その後、前述した時刻ｔ１−１〜ｔ１０−１までの駆動と同様に、時刻ｔ１−２〜ｔ１０−２では、転送パルスｐｔｘ２＿ｎにより画素ユニット２０１ｎ内の２行目のフォトダイオード２０２−２ｎの読み出しを行う。その後、同様に、時刻ｔ１−３〜ｔ１０−３では、転送パルスｐｔｘ３＿ｎにより画素ユニット２０１ｎ内の３行目のフォトダイオード２０２−３ｎの読み出しを行う。その後、同様に、時刻ｔ１−４〜ｔ１０−４では、転送パルスｐｔｘ４＿ｎにより画素ユニット２０１ｎ内の４行目のフォトダイオード２０２−４ｎの読み出しを行う。
【００２７】
時刻ｔ１１では、電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌとなり、時刻ｔ１２ではリセットパルスｐｒｅｓがハイレベルになり、リセットＭＯＳトランジスタ２０４ｎがオンし、ＦＤ２０６ｎの電位が非選択リセット電圧ｖｒｅｓｌにセットされる。これにより、再び画素ユニット２０１ｎの行を非選択の状態に設定する。時刻ｔ１３では、リセットパルスｐｒｅｓがローレベルとなり、リセットトランジスタ２０４ｎがオフする。また、このタイミングで、パルスｖｒｅｓ＿ｓｈ，ｐｒｅｓ＿ｓｈ，ｐｔｘ＿ｓｈにより電子シャッター動作を行う。その後、水平転送期間となる。
【００２８】
図４の比較例では、時刻ｔ１３において画素ユニット２０１ｎを非選択としたとき、次の読み出し行である画素ユニット２０１（ｎ＋１）の行は非選択のままである。そして、画素ユニット２０１ｎの水平転送期間が終了した後に、画素ユニット２０１（ｎ＋１）について、時刻ｔ１−１〜ｔ１０−１、時刻ｔ１−２〜ｔ１０−２、時刻ｔ１−３〜ｔ１０−３、時刻ｔ１−４〜ｔ１０−４、及び時刻ｔ１１〜ｔ１３の駆動を行う。すなわち、画素ユニット２０１ｎの水平転送期間が終了した後に、画素ユニット２０１（ｎ＋１）を選択する動作が行われる（時刻ｔ１−１〜ｔ４−１）。
【００２９】
次に、各画素の信号を読み出すときのＦＤ電位の変動を比較する。フォトダイオード２０２−１ｎを読み出す前のＦＤ２０６ｎをリセットする時刻ｔ２−１では、前述のようにＦＤ２０６ｎの電位は大きく変動する。これに対して、フォトダイオード２０２−２ｎ、２０２−３ｎ、２０２−４ｎを読み出す前のＦＤ２０６ｎをリセットする時刻ｔ２−２、ｔ２−３、ｔ２−４では、時刻ｔ２−１の時のような大きな振幅でＦＤ２０６ｎの電位は変動しない。前述のように、フォトダイオード２０２−１ｎを読み出す前は、つまり画素ユニット２０１ｎの行以外を読んでいる時は、ＦＤ２０６ｎの電位は非選択時の非選択リセット電圧ｖｒｅｓｌにセットされている。これに対して、フォトダイオード２０２−２ｎ、２０２−３ｎ、２０２−４ｎを読み出す時は、すでにフォトダイオード２０２−１ｎを読み出した後である。そのため、ＦＤ２０６ｎは非選択リセット電圧ｖｒｅｓｌではなくて、一つ前に読み出した画素の出力に対応する高い電位にいるためである。特に低照度の場合には、ＦＤの電位はリセット電圧ｖｒｅｓｈに近い高い電位となる。
【００３０】
ＦＤ２０６ｎの電位が変化した時を基準とすると、時刻ｙでの基準電位ノードＧＮＤの電位は、次式（１）で表すことが出来る。ここで、ＡはＦＤ２０６ｎの振幅、Ｒは基準電位ノードＧＮＤの抵抗成分、Ｃは基準電位ノードＧＮＤの容量成分である。
Ａ・ｅｘｐ（−ｙ／ＲＣ） ・・・（１）
【００３１】
Ａが小さい方が、時刻ｙでの基準電位からのズレが小さくなる。少なくとも、フォトダイオード２０２−１ｎを読み出す時とフォトダイオード２０２−２ｎ、２０２−３ｎ、２０２−４ｎを読み出す時では、フォトダイオード２０２−１ｎを読み出す時の方が、ＦＤ２０６ｎの振幅Ａは大きい。例えば、式（１）のＡが４倍以上大きい。従って、時刻ｔ６−１と時刻ｔ１０−１の時のＦＤ２０６ｎの電位差４０１は、時刻ｔ６−ｘ（ｘ＝２〜４）と時刻ｔ１０−ｘ（ｘ＝２〜４）の時のＦＤ２０６ｎの電位差よりも４倍以上大きくなる。つまり、フォトダイオード２０２−１ｎの信号を読む時は、その他の行のフォトダイオード２０２−２ｎ〜２０２−４ｎを読むときよりも４倍以上の疑似信号が発生する。ここで、時刻ｔ６−１と時刻ｔ１０−１での基準電位ノードＧＮＤの電位が異なると、フローティングになっているＦＤ２０６ｎの電位も異なるので、Ｎ信号とＳ信号の引き算を行って信号を得る時に疑似信号が発生する。これが行段差となる。列方向に４画素のフォトダイオード２０２−１ｎ〜２０２−４ｎでＦＤ２０６ｎを共有化する場合、カラーフィルタはベイヤー配列されているので、１画素目と３画素目は同色になり、同色で行段差が発生する。同色で画素段差が発生した場合、システムでの補正方法が複雑化し、システム全体での負荷が増大するので、特に同色での行段差が発生しないようにすることが好ましい。
【００３２】
図５は、本実施形態による撮像装置の駆動方法を示すタイミングとＦＤの電位変動の様子を示す。リセット電源電圧ｖｒｅｓ（ｎ＋１）は、画素ユニット２０１（ｎ＋１）のリセットトランジスタ２０４（ｎ＋１）のドレインに印加される電源パルスを示している。図４と同じ部分については同じ符号を付し、詳細な説明は省略する。図５では、リセット電源電圧ｖｒｅｓ＿ｎとＦＤ２０６ｎの電圧が最初から選択リセット電圧ｖｒｅｓｈになっている。これは、画素ユニット２０１ｎの前に読み出された画素ユニットの水平転送期間が終了する前に、画素ユニット２０１ｎを選択する動作が行われているからである。つまり、画素ユニット２０１ｎの前に読み出された画素ユニットの水平転送期間が終了する前に、ＦＤ２０５ｎに選択リセット電圧ｖｒｅｓｈを供給している。
【００３３】
画素ユニット２０１ｎの行の水平転送期間前のステートＡ内の時刻ｔ１１に、次に読み出す画素ユニット２０１（ｎ＋１）のリセットトランジスタ２０４（ｎ＋１）のドレインに供給される電源電圧ｖｒｅｓ＿（ｎ＋１）が選択リセット電圧ｖｒｅｓｈに変化する。そして、画素ユニット２０１ｎのリセットトランジスタ２０４ｎのドレインに供給される電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌに変化する。
【００３４】
その後、時刻ｔ１２では、リセットパルスｐｒｅｓがハイレベルとなり、リセットトランジスタ２０４ｎ及び２０４（ｎ＋１）がオンする。これにより、次に読み出す画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）の電位は選択リセット電圧ｖｒｅｓｈにセットされ、画素ユニット２０１（ｎ＋１）は選択状態になる。これに対し、画素ユニット２０１ｎのＦＤ２０６ｎの電位は非選択リセット電圧ｖｒｅｓｌにセットされ、画素ユニット２０１ｎは非選択状態になる。
【００３５】
基準電位ノードＧＮＤの電位変動は、ＦＤ２０６（ｎ＋１）が選択リセット電圧ｖｒｅｓｈに行く方と、ＦＤ２０６（ｎ＋１）が非選択リセット電圧ｖｒｅｓｌに行く方でキャンセルすることが出来る。本実施形態では、ＦＤ２０６ｎを非選択リセット電圧ｖｒｅｓｌにするタイミングと、ＦＤ２０６（ｎ＋１）を選択リセット電圧ｖｒｅｓｈにするタイミングが同時だが、同時でなくてもよい。基準電位ノードＧＮＤの変動をキャンセルすることができるため、両者のタイミングが同時であるほうが好ましい。
【００３６】
以上述べたように、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）は前もって選択リセット電圧ｖｒｅｓｈにセットされ、フォトダイオード２０２−１（ｎ＋１）を読み出す前に、画素ユニット２０１ｎの水平転送期間をはさむ。そのため、画素ユニット２０１（ｎ＋１）の画素信号読み出し時には、基準電位ノードＧＮＤの電位変動は十分に収束している。また、時刻ｔ２−１でのＦＤ２０６（ｎ＋１）の振幅も十分小さく、少なくとも図４の場合の１／４以下となる。これにより、本実施形態は、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。１行目のフォトダイオード２０２−１（ｎ＋１）の信号を読み出す時のＦＤ２０６（ｎ＋１）の電位の状態を、２行目以降のフォトダイオード２０２−２（ｎ＋１）〜２０２−４（ｎ＋１）の信号を読み出す時のＦＤ２０６（ｎ＋１）の電位の状態に近づけるとよい。これにより、行段差を低減することができる。そこで、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈをセットするタイミングを説明する。そのタイミングは、２画素目以降の読み出しの際のＦＤの選択リセット時刻ｔ２−２からフォトダイオードの信号の読み出しを終える時刻ｔ１０−２までの期間に相当する期間以上前であるとよい。この期間に相当する期間以上前にＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈをセットすれば、画素ユニット２０１（ｎ＋１）を読み出すとき、各行の信号読み出し時のＦＤ２０６（ｎ＋１）の電位変動量を同程度に小さく抑えることができる。
【００３７】
また、水平転送期間内にＦＤに選択リセット電圧ｖｒｅｓｈをセットすると電源変動の原因になり、水平転送中の信号にノイズが付加されてしまうおそれがある。そのため、好適には本実施形態のように、画素ユニット２０１ｎの全てのフォトダイオード２０２−１ｎ〜２０２−４ｎの信号読み出し終了以降で水平転送期間の前に、ＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈをセットするのがよい。ただし、画素ユニット２０１ｎの水平転送期間に、画素ユニット２０１（ｎ＋１）の選択動作を行ってもよい。
【００３８】
次に、画素ユニット２０１ｎを第１の画素ユニットとし、画素ユニット２０１（ｎ＋１）を第２の画素ユニットとする場合を例に説明する。第１の画素ユニット２０１ｎ及び第２の画素ユニット２０１（ｎ＋１）は、相互に異なる行に配列される。なお、ｎとｎ＋１は信号を読み出す順番を示すものであって、必ずしも画素ユニットｎと画素ユニットｎ＋１が隣接して配されている必要はない。まず、第１の画素ユニット２０１ｎの読み出しを行い、その後、第２の画素ユニット２０１（ｎ＋１）の読み出しを行う。第２の画素ユニット２０１（ｎ＋１）の読み出しは、図５の第１の画素ユニット２０１ｎの読み出しと同様である。
【００３９】
まず、第１の画素ユニット２０１ｎの最後の画素のＳ信号読み出しを説明する。時刻ｔ２−４〜ｔ４−４の第１のステップでは、第１の画素ユニット２０１ｎのリセットスイッチ２０４ｎにより、第１の画素ユニット２０１ｎのＦＤ２０６ｎに選択リセット電圧ｖｒｅｓｈを印加する。
【００４０】
第１のステップの後、時刻ｔ７−４〜ｔ８−４の第２のステップでは、第１の画素ユニット２０１ｎの転送スイッチ２０３−４ｎにより、第１の画素ユニット２０１ｎの光電変換部２０２−４ｎの信号を第１の画素ユニット２０１ｎのＦＤ２０６ｎに転送する。そして、第１の画素ユニット２０１ｎの増幅トランジスタ２０５ｎにより、第１の画素ユニット２０１ｎのＦＤ２０６ｎの信号を増幅して垂直出力線２０８に出力する。
【００４１】
第２のステップの後、時刻ｔ９−４〜ｔ１０−４の第３のステップでは、サンプリングスイッチ３０６により、垂直出力線２０８の信号を保持容量３０８に書き込む。
【００４２】
第３のステップの後、水平転送期間の第４のステップでは、水平走査回路１０３により複数の読み出しスイッチ３１０を順次オンにする。これにより、保持容量３０８に保持された第１の画素ユニット２０１ｎの光電変換部２０２−４ｎに基づく信号を水平共通線３１２に水平転送する。
【００４３】
第３のステップの後かつ第４のステップの水平転送終了以前に、時刻ｔ１２〜ｔ１３の第５のステップでは、第１の画素ユニット２０１ｎのリセットスイッチ２０４ｎにより、第１の画素ユニット２０１ｎのＦＤ２０６ｎに非選択リセット電圧ｖｒｅｓｌを印加する。そして、第２の画素ユニット２０１（ｎ＋１）のリセットスイッチ２０４（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈを印加する。なお、この第５のステップは、第３のステップの後かつ第４のステップの水平転送開始以前に行われることが好ましい。
【００４４】
次に、第２の画素ユニット２０１（ｎ＋１）の最初の画素読み出しを説明する。第４のステップの後、時刻ｔ２−１〜ｔ４−１の第６のステップでは、第２の画素ユニット２０１（ｎ＋１）のリセットスイッチ２０４（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈを印加する。
【００４５】
第６のステップの後、時刻ｔ７−１〜ｔ８−１の第７のステップを行う。第７のステップでは、第２の画素ユニット２０１（ｎ＋１）の転送スイッチ２０３−１（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）の光電変換部２０２−１（ｎ＋１）の信号を第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に転送する。そして、第２の画素ユニット２０１（ｎ＋１）の増幅トランジスタ２０５（ｎ＋１）により、第２の画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）の信号を増幅して垂直出力線２０８に出力する。
【００４６】
なお、第１のステップの時刻ｔ２−４から第３のステップの時刻ｔ１０−４までの期間を第１の期間とすると、上記の第５のステップは、第３のステップの後、かつ第６のステップの開始より第１の期間以上前に、行われることが好ましい。
【００４７】
本実施形態は、異なる画素ユニット行を読み出す前にＦＤを選択リセットするので、１つのＦＤに対する共有画素数が変わったとしても、本実施形態を適用することが可能である。例えば、６画素、８画素などで１つのＦＤを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。ＦＤに対する共有画素数が２画素以上であれば、本発明を適用することができる。
【００４８】
本実施形態では、カラーフィルタの配列がベイヤー配列である。しかし、カラーフィルタの配置はベイヤー配列に限られない。ＦＤを共有する複数の画素が同色のカラーフィルタを有していてもよい。また、カラーフィルタが配されないモノクロ画素であってもよいし、撮像装置に光が入射する前に分光する三板式であってもよい。
【００４９】
また、図３におけるＮ信号保持容量３０７及びＳ信号保持容量３０８は、例えば１回の画素信号読み出し期間に４行分の信号を読み出すのであれば、それぞれ４個必要であるが、ここでは簡略のため１つの記載にする。図４及び図５においても、同様の理由から、パルスｐｔｎ及びｐｔｓを１つの系列のパルスとして記載する。以降の実施形態においても同様である。
【００５０】
（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態と同じ撮像装置を用いて、異なるタイミングによる読み出しを行う。図６は、本発明の第２の実施形態による撮像装置の駆動方法を示すタイミングとＦＤ電位の変動を示す。以下、本実施形態（図６）が第１の実施形態（図５）と異なる点を説明する。時刻ｔ１−１〜ｔ１０−１では、画素ユニット２０１ｎの１行目のフォトダイオード２０２−１ｎの信号を読み出す。時刻ｔ１−２〜ｔ１０−２では、２行目のフォトダイオード２０２−２ｎの信号を読み出す。その後、時刻ｔ１１〜ｔ１３でステートＢを実行し、水平転送期間で１行目及び２行目の水平転送を行う。水平転送終了後、時刻ｔ１−３〜ｔ１０−３で３行目のフォトダイオード２０２−３ｎの信号を読み出し、時刻ｔ１−４〜ｔ１０−４で４行目のフォトダイオード２０２−４ｎの信号を読み出した後、時刻１１〜ｔ１３のステートＡを実行する。その後、水平転送期間で３行目及び４行目水平転送を行い、その後に画素ユニット２０１（ｎ＋１）の行の読み出しを開始する。ステートＢは、電子シャッターを行うステートである。また、ステートＡは、第１の実施形態と同じ動作である。ステートＡによって、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）は前もって選択リセット電圧ｖｒｅｓｈにセットされ、フォトダイオード２０２−１（ｎ＋１）を読み出す前に水平転送期間をはさむので、基準電位ノードＧＮＤの電位は十分に収束する。また、時刻ｔ２−１でのＦＤ２０６（ｎ＋１）の振幅も十分小さく、少なくとも図４の場合の１／４以下となる。これにより、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。
【００５１】
前述したように、ステートＢは電子シャッターのタイミングとして機能するステートであり、ステートＡと異なり電源電圧ｖｒｅｓ＿ｎは選択リセット電圧ｖｒｅｓｈのままであり、電源電圧ｖｒｅｓ＿（ｎ＋１）は非選択リセット電圧ｖｒｅｓｌのままである。従って、ハイレベルのリセットパルスｐｒｅｓが印加されてもＦＤ２０６ｎ及び２０６（ｎ＋１）の電位は変化しない。これにより、同一ＦＤを共有する画素信号を読み出している間は不必要なＦＤの電位の充放電を行わず、基準電位ノードＧＮＤの電位変動を抑制し、疑似信号の発生を抑制する。また、ステートＢはステートＡと同じ長さにすることで、蓄積時間を常に一定に保つことが出来る。例えば、インターレース動作でフレーム毎に読み出し開始画素が１行目スタートと３行目スタートとが入れ替わった場合にも、画素信号読み出しを終えてから、水平転送期間に入るまでの時間が変化しないので蓄積時間がずれない。
【００５２】
本実施形態は、異なる画素ユニット行を読み出す前にＦＤの電位の選択リセットを行うので、１つのＦＤに対する共有画素数が変わったとしても、適用可能である。例えば、２画素、４画素、６画素、８画素などで１つのＦＤを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。
【００５３】
（第３の実施形態）
図７は、本発明の第３の実施形態による撮像装置の駆動方法を示すタイミングとＦＤ電位の変動を示す。本実施形態では、時刻ｔ１−１〜ｔ１０−１で画素ユニット２０１ｎの１行目のフォトダイオード２０２−１ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３のステートＢを実行し、水平転送期間で１行目の水平転送を行う。次に、時刻ｔ１−２〜ｔ１０−２で画素ユニット２０１ｎの２行目のフォトダイオード２０２−２ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３でステートＢを実行し、水平転送期間で２行目の水平転送を行う。その後、時刻ｔ１−３〜ｔ１０−３で画素ユニット２０１ｎの３行目のフォトダイオード２０２−３ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３でステートＢを実行し、水平転送期間で３行目の水平転送を行う。最後に、時刻ｔ１−４〜ｔ１０−４で画素ユニット２０１ｎの４行目のフォトダイオード２０２−４ｎの信号を読み出した後、時刻ｔ１１〜ｔ１３でステートＡを実行し、水平転送期間で４行目の水平転送を行う。以上のように、画素ユニット２０１ｎ内では、１行毎に画素信号が読み出される。本実施形態におけるステートＡ及びステートＢは、第１及び第２の実施形態と同じ動作を行うステートである。画素ユニット２０１ｎの４行目のフォトダイオード２０２−４ｎを読み終わった後の水平転送期間の前に、時刻ｔ１１〜ｔ１３のステートＡで、画素ユニット２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）は前もって選択リセット電圧ｖｒｅｓｈにセットされる。フォトダイオード２０２−１（ｎ＋１）を読み出す前に水平転送期間をはさむので、基準電位ノードＧＮＤの電位は十分に収束する。また、時刻ｔ２−１でのＦＤ２０６（ｎ＋１）の振幅も十分小さく、少なくとも図４の場合の１／４以下となる。これにより、疑似信号発生を抑制し、行段差の発生を抑制することが出来る。
【００５４】
本実施形態では、画素ユニット２０１ｎ内で１行目から４行目まで順に読み出しを行う場合を例に説明した。なお、画素ユニット２０１ｎの３行目を読み出した後に、画素ユニット２０１（ｎ＋１）の１行目を読み出し、次に、画素ユニット２０１ｎの４行目を読み出し、最後に、画素ユニット２０１（ｎ＋１）の２行目を読み出すようなパターンがある。すなわち、共通ＦＤの画素を連続して読み出さないようなパターンがある。その場合においても、ステートＡとＢの入れ替えで容易に画素信号読み出し期間中のＦＤ電位の変動を抑制することが可能である。
【００５５】
本実施形態は、異なる画素ユニット行を読み出す前にＦＤ電位の選択リセットを行うので、１つのＦＤに対する共有画素数が変わったとしても、適用可能である。例えば、１画素、２画素、３画素、４画素、５画素、６画素、７画素、８画素などで１つのＦＤを共有する場合においても、本実施形態を適用することで、同様の効果を実現できる。
【００５６】
（第４の実施形態）
図８に本発明の第４の実施形態における撮像装置のブロック図を示す。図１と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。本実施形態では、列ごとにアナログデジタル変換（ＡＤ変換）を行う回路が配され、画素ユニットｎの前に読み出された画素ユニットの信号をＡＤ変換している期間に、画素ユニットｎの選択動作を行うことが特徴である。
【００５７】
図８において、１０１は画素領域である。本実施形態において、画素ユニットの構造は第１の実施形態（図２）と同様である。８０２はアナログ読み出し回路であり、列毎の信号をアナログ信号で読み出す。８０３は列毎に配置されたＡＤ変換器（アナログデジタル変換回路）であり、読み出したアナログ信号をデジタル信号に変換する。８０４は列毎に配置されたメモリーで、ＡＤ変換された信号を保持する。８０８はデジタルシグナルプロセッサー（ＤＳＰ）で、列メモリー８０４から転送されてきたデジタル信号を処理して出力する。
【００５８】
図９にアナログ読み出し回路８０２の詳しい説明図を示す。９０２は図８のアナログ読み出し回路８０２の１列分の回路である。図３と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。９０１は列アンプ３０４の出力を一時的に保持する信号保持部であり、９０１に保持されたアナログ信号をＡＤ変換器８０３でデジタル信号に変換する。
【００５９】
図１０に第４の実施形態における画素信号読み出しタイミングと、ＦＤ電位の変動の様子を示す。図面中の時間は、ｔ１−ｘと記載する。ｘには共通ＦＤ２０６ｎに電荷が転送される複数のフォトダイオードに割り当てられる番号が入る。本実施形態では４画素共有なのでｘ＝１〜４となる。パルスｐｎｓは、信号保持部９０１にアナログ信号を保持するためのパルスである。パルスｐｎｓがハイレベルの期間に、列アンプ３０４の出力が電荷保持部９０１に取り込まれる。パルスｐａｄはＡＤ変換開始パルスであり、ハイレベルの期間に信号保持部９０１に保持されたアナログ信号をデジタル信号に変換する。
【００６０】
時刻ｔ１−１でパルスｐｃｌａｎｐがハイレベルになり、ノード３１４と帰還容量３０２を基準レベル（ｖｒｅｆ）にリセットする。ここで読み出す画素ユニット行は図２に記載の２０１ｎとする。時刻ｔ２−１でパルスｐｒｅｓがハイレベルになり画素ユニット行２０１ｎのＦＤ２０６ｎに選択リセット電圧ｖｒｅｓｈが書き込まれる。この時、画素ユニット行２０１(ｎ−１)の４画素目を読み出した時のｔ１５〜ｔ１６の期間に既に画素ユニット行２０１ｎのＦＤ２０６ｎは選択リセット電圧ｖｒｅｓｈが書き込まれているため、電位はあまり変化しない。時刻ｔ３−１でパルスｐｒｅｓがローレベルになり、ＦＤ２０６ｎがフローティングになる。時刻ｔ４−１でパルスｐｃｌａｎｐがローレベルになり、ノード３１４と帰還容量３０２のリセットを解除する。時刻ｔ５−１でパルスｐｎｓがハイレベルになり、列アンプ３０４の出力（Ｎ信号）を信号保持部９０１に書き込む。時刻ｔ６−１でｐｎｓがローレベルになり、信号保持部９０１への書き込みが終了する。その後、時刻ｔ７−１〜時刻ｔ８−１のｐａｄがハイレベルの期間で、信号保持部９０１に保持したアナログ信号（ＦＤ２０６ｎのリセットレベル）をＡＤ変換し、その値を列メモリー８０４に格納する。時刻ｔ９−１〜ｔ１０−１でパルスｐｔｘがハイレベルになり、ＰＤ２０２−１ｎで光電変換された電荷がＦＤ２０６ｎに転送される。時刻ｔ１１−１〜ｔ１２−１で再びパルスｐｔｎがハイレベルになり、列アンプ３０４で増幅された画素信号を、信号保持部９０１に保持する。その後、時刻ｔ１３−１〜ｔ１４−１で信号保持部９０１に保持された画素信号（Ｓ信号）を、ＡＤ変換器８０３でＡＤ変換し、その値を列メモリー８０４に格納する。列メモリー８０４に格納されたデジタル信号は、次のＡＤ変換タイミングの前までにＤＳＰ８０８に転送され、信号処理後にチップ外に出力される。
【００６１】
上述した手順で、順次画素信号が読みだされる。本実施形態では、画素ユニット行２０１ｎの４行目の読み出しタイミングにおいて、時刻ｔ１３−４〜ｔ１４−４のＳ信号のＡＤ変換中の時刻ｔ１５〜ｔ１６でパルスｐｒｅｓ＿ｎがハイレベルになる。この時、ＡＤ変換終了以前に、リセット電源電圧ｖｒｅｓ＿ｎが非選択リセット電圧ｖｒｅｓｌとなり、画素信号読み出しが終わった画素ユニット２０１ｎのＦＤ２０６ｎに非選択リセット電圧ｖｒｅｓｌを供給し、画素ユニット２０１ｎを非選択にする。そして画素ユニット２０１ｎを非選択にするのと同時に、次に読み出す画素ユニット行２０１（ｎ＋１）のＦＤ２０６（ｎ＋１）に選択リセット電圧ｖｒｅｓｈを書き込み、画素ユニット行２０１（ｎ＋１）を選択状態にする。
【００６２】
また、本実施形態のように、画素ユニット行２０１ｎの非選択動作と、画素ユニット行２０１（ｎ＋１）の選択動作を同時に行った方が、基準電位ＧＮＤの変動を抑制でき、画素ユニット行２０１（ｎ＋１）の画素リセットレベル読み出しまでの時間を短縮できる。
【００６３】
この様に、次に読み出す画素ユニット行のＦＤを前もってｖｒｅｓｈにリセットしておくと、時刻ｔ２−１〜ｔ３−１でのＦＤ電位の変動を行毎での非対称性を改善でき、行周期の固定パターンノイズを低減できる。
【００６４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６５】
１０３ 水平走査回路、２０１ 画素ユニット、２０２ フォトダイオード、２０３ 転送ＭＯＳトランジスタ、２０４ リセットＭＯＳトランジスタ、２０５ 増幅ＭＯＳトランジスタ、２０６ フローティングディフュージョン、２０８ 垂直出力線、３０５ Ｎ信号サンプリングスイッチ、３０６ Ｓ信号サンプリングスイッチ、３０７ Ｎ信号保持容量、３０８ Ｓ信号保持容量、３０９ 読み出しスイッチ、３１０ 読み出しスイッチ、３１１ Ｎ信号水平共通線、３１２ Ｓ信号水平共通線
【特許請求の範囲】
【請求項１】
行列状に配列された複数の画素ユニットと、
前記複数の画素ユニットの各列に接続される複数の第１の出力線と、
前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、
前記複数の信号保持部の信号をそれぞれ第２の出力線に読み出すための複数の読み出しスイッチと、
前記複数の読み出しスイッチを制御する水平走査回路とを有する撮像装置の駆動方法であって、
前記複数の画素ユニットの各々は、
光電変換により信号を生成する複数の光電変換部と、
前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、
前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、
前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、
前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、
前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、
前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、
前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、
前記第３のステップの後、前記水平走査回路により前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された信号を前記第２の出力線に読み出す第４のステップと、
前記第３のステップの後かつ前記第４のステップの読み出し終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、
前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットの前記入力ノードの信号を増幅して前記第１の出力線に出力する第６のステップと
を有することを特徴とする撮像装置の駆動方法。
【請求項２】
行列状に配列された複数の画素ユニットと、
前記複数の画素ユニットの各列に接続される複数の第１の出力線と、
前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、
前記複数の信号保持部の信号をそれぞれデジタル信号に変換する複数のアナログデジタル変換回路とを有する撮像装置の駆動方法であって、
前記複数の画素ユニットの各々は、
光電変換により信号を生成する複数の光電変換部と、
前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、
前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、
前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、
前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、
前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、
前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、
前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、
前記第３のステップの後、前記アナログデジタル変換回路によって、前記信号保持部に保持された信号をデジタル信号に変換する第４のステップと、
前記第３のステップの後かつ前記第４のステップの変換終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、
前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットからの信号を増幅して前記第１の出力線に出力する第６のステップと
を有することを特徴とする撮像装置の駆動方法。
【請求項３】
前記第５のステップにおいて、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加すると同時に、前記第２の画素ユニットの前記入力ノードに前記選択リセット電圧を印加することを特徴とする請求項１又は２記載の撮像装置の駆動方法。
【請求項４】
さらに、前記第４のステップの後かつ前記第６のステップの前に、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの前記入力ノードに前記選択リセット電圧を印加する第７のステップを有することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置の駆動方法。
【請求項５】
前記第５のステップは、前記第３のステップの後かつ前記第４のステップの水平転送開始以前に行われることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置の駆動方法。
【請求項６】
前記増幅部はＮチャネル型のＭＯＳトランジスタで構成され、前記選択リセット電圧は、前記非選択リセット電圧より高い電圧であることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置の駆動方法。
【請求項７】
前記第１のステップから前記第３のステップまでの期間を第１の期間とすると、
前記第５のステップは、前記第３のステップの後、かつ前記第７のステップの開始より前記第１の期間以上前に、行われることを特徴とする請求項４記載の撮像装置の駆動方法。
【請求項８】
行列状に配列された複数の画素ユニットと、
前記複数の画素ユニットの各列に接続される複数の第１の出力線と、
前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、
前記複数の信号保持部の信号をそれぞれ第２の出力線に読み出すための複数の読み出しスイッチと、
前記複数の読み出しスイッチを制御する水平走査回路とを有し、
前記複数の画素ユニットの各々は、
光電変換により信号を生成する複数の光電変換部と、
前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、
前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、
前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、
前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、
前記第１の画素ユニットのリセットスイッチは、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加し、
その後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチは、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの増幅部は、前記第１の画素ユニットからの信号を増幅して前記出力線に出力し、 前記出力線に出力された信号が、前記信号保持部に保持され、
その後、前記水平走査回路は、前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された前記第１の画素ユニットの光電変換部に基づく信号を前記第２の出力線に読み出し、
前記第１の出力線の信号が前記信号保持部に保持された後かつ前記水平走査回路による読み出しの終了以前に、前記第１の画素ユニットのリセットスイッチは、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチは、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加し、
前記水平走査回路による読み出し動作が終了した後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチは、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部は、前記第２の画素ユニットからの信号を増幅して前記第１の出力線に出力することを特徴とする撮像装置。
【請求項１】
行列状に配列された複数の画素ユニットと、
前記複数の画素ユニットの各列に接続される複数の第１の出力線と、
前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、
前記複数の信号保持部の信号をそれぞれ第２の出力線に読み出すための複数の読み出しスイッチと、
前記複数の読み出しスイッチを制御する水平走査回路とを有する撮像装置の駆動方法であって、
前記複数の画素ユニットの各々は、
光電変換により信号を生成する複数の光電変換部と、
前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、
前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、
前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、
前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、
前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、
前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、
前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、
前記第３のステップの後、前記水平走査回路により前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された信号を前記第２の出力線に読み出す第４のステップと、
前記第３のステップの後かつ前記第４のステップの読み出し終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、
前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットの前記入力ノードの信号を増幅して前記第１の出力線に出力する第６のステップと
を有することを特徴とする撮像装置の駆動方法。
【請求項２】
行列状に配列された複数の画素ユニットと、
前記複数の画素ユニットの各列に接続される複数の第１の出力線と、
前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、
前記複数の信号保持部の信号をそれぞれデジタル信号に変換する複数のアナログデジタル変換回路とを有する撮像装置の駆動方法であって、
前記複数の画素ユニットの各々は、
光電変換により信号を生成する複数の光電変換部と、
前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、
前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、
前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、
前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、
前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第１のステップと、
前記第１のステップの後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの前記増幅部により、前記第１の画素ユニットからの信号を前記第１の出力線に出力する第２のステップと、
前記第２のステップの後、前記第１の出力線の信号を前記信号保持部に保持する第３のステップと、
前記第３のステップの後、前記アナログデジタル変換回路によって、前記信号保持部に保持された信号をデジタル信号に変換する第４のステップと、
前記第３のステップの後かつ前記第４のステップの変換終了以前に、前記第１の画素ユニットのリセットスイッチにより、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加する第５のステップと、
前記第４のステップの後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチにより、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部により、前記第２の画素ユニットからの信号を増幅して前記第１の出力線に出力する第６のステップと
を有することを特徴とする撮像装置の駆動方法。
【請求項３】
前記第５のステップにおいて、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加すると同時に、前記第２の画素ユニットの前記入力ノードに前記選択リセット電圧を印加することを特徴とする請求項１又は２記載の撮像装置の駆動方法。
【請求項４】
さらに、前記第４のステップの後かつ前記第６のステップの前に、前記第２の画素ユニットのリセットスイッチにより、前記第２の画素ユニットの前記入力ノードに前記選択リセット電圧を印加する第７のステップを有することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置の駆動方法。
【請求項５】
前記第５のステップは、前記第３のステップの後かつ前記第４のステップの水平転送開始以前に行われることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置の駆動方法。
【請求項６】
前記増幅部はＮチャネル型のＭＯＳトランジスタで構成され、前記選択リセット電圧は、前記非選択リセット電圧より高い電圧であることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置の駆動方法。
【請求項７】
前記第１のステップから前記第３のステップまでの期間を第１の期間とすると、
前記第５のステップは、前記第３のステップの後、かつ前記第７のステップの開始より前記第１の期間以上前に、行われることを特徴とする請求項４記載の撮像装置の駆動方法。
【請求項８】
行列状に配列された複数の画素ユニットと、
前記複数の画素ユニットの各列に接続される複数の第１の出力線と、
前記複数の出力線の信号をそれぞれ保持するための複数の信号保持部と、
前記複数の信号保持部の信号をそれぞれ第２の出力線に読み出すための複数の読み出しスイッチと、
前記複数の読み出しスイッチを制御する水平走査回路とを有し、
前記複数の画素ユニットの各々は、
光電変換により信号を生成する複数の光電変換部と、
前記光電変換部からの信号を増幅して前記第１の出力線に出力する増幅部と、
前記複数の光電変換部の信号をそれぞれ前記増幅部の入力ノードに転送するための複数の転送スイッチと、
前記入力ノードに選択リセット電圧及び非選択リセット電圧を選択的に印加するためのリセットスイッチとを有し、
前記複数の画素ユニットは、相互に異なる行に配列される第１の画素ユニット及び第２の画素ユニットを有し、
前記第１の画素ユニットのリセットスイッチは、前記第１の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加し、
その後、前記第１の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチは、前記第１の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第１の画素ユニットの前記入力ノードに転送し、前記第１の画素ユニットの増幅部は、前記第１の画素ユニットからの信号を増幅して前記出力線に出力し、 前記出力線に出力された信号が、前記信号保持部に保持され、
その後、前記水平走査回路は、前記複数の読み出しスイッチを順次オンにすることで、前記信号保持部に保持された前記第１の画素ユニットの光電変換部に基づく信号を前記第２の出力線に読み出し、
前記第１の出力線の信号が前記信号保持部に保持された後かつ前記水平走査回路による読み出しの終了以前に、前記第１の画素ユニットのリセットスイッチは、前記第１の画素ユニットの前記入力ノードに前記非選択リセット電圧を印加し、前記第２の画素ユニットのリセットスイッチは、前記第２の画素ユニットの増幅部の入力ノードに前記選択リセット電圧を印加し、
前記水平走査回路による読み出し動作が終了した後、前記第２の画素ユニットの前記複数の転送スイッチのうちの１個の転送スイッチは、前記第２の画素ユニットの前記複数の光電変換部のうちの１個の光電変換部の信号を前記第２の画素ユニットの前記入力ノードに転送し、前記第２の画素ユニットの前記増幅部は、前記第２の画素ユニットからの信号を増幅して前記第１の出力線に出力することを特徴とする撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−３８６９６（Ｐ２０１３−３８６９６Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７４９７０（Ｐ２０１１−１７４９７０）
【出願日】平成２３年８月１０日（２０１１．８．１０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月１０日（２０１１．８．１０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]