撮像装置及び電子機器
【課題】 静止画モード時にＡ／Ｄ変換時のセトリング期間を確保でき、画像信号の劣化を抑制できる撮像装置及び電子機器を提供する。
【解決手段】 撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部とを備える。
【解決手段】 撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置及び電子機器に関する。
【背景技術】
【０００２】
例えば、ビデオカメラやスチルカメラなどにおける撮像装置としてＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサが知られている。一般的な撮像装置は、受光部として複数のフォトダイオードを有している。撮像装置は、入射光をフォトダイオードで光電変換し、１画素分の信号電荷を得る。撮像装置は、各フォトダイオードで得られた信号電荷に対し増幅等の信号処理を施し、１つの画像信号を得る。
【０００３】
近年、撮像装置やこれを搭載した電子機器の高性能化に伴い、信号電荷に対する信号処理の処理速度の増加が求められている。特に、静止画を撮影する場合、間引きや信号加算を行わないため、動画を撮影する場合に比べ、撮像装置に求められる信号処理量が増加する。撮像装置の高性能化によって撮像装置の画素数が増加すると、その分、撮像装置には、短時間でより多くの信号処理を行うことが求められる。
【０００４】
撮像装置の信号処理速度の増加に伴い、Ａ／Ｄ変換時のセトリング期間が確保しにくくなっているという問題がある。Ａ／Ｄ変換は撮像装置のフォトダイオードで得られたアナログ信号である信号電荷をデジタル信号に変換する信号処理であり、セトリング期間とはＡ／Ｄ変換に用いる基準電位をアナログ信号である信号電荷から検出する期間である。セトリング期間が短くなると、正しい基準電位を検出できない可能性が増加し、Ａ／Ｄ変換時にジッタノイズ等の影響を受けやすくなってしまう。結果、ジッタノイズ等の影響により信号処理後の画像信号が劣化してしまう可能性がある。
【０００５】
特許文献１に開示される撮像装置では、アナログフロントエンドのゲイン設定値に応じて水平ＣＣＤに対するリセットゲート信号の駆動レベルを変更することで、高品質な画像信号を得る方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１０３７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示される撮像装置では、Ａ／Ｄ変換時のセトリング期間を確保できず、正しい基準電位を検出できない可能性がある。結果、ジッタノイズ等の影響により信号処理後の画像信号が劣化してしまう可能性がある。特に静止画モードの場合、動画モードの場合より信号処理量が多くなり、１画素にかけられる信号処理時間が短くなる。それに伴い、Ａ／Ｄ変換時のセトリング期間も短くなり、正しい基準電位を検出できなくなる可能性が大きくなる。
【０００８】
本開示は、上述の点を鑑みてなされたものであり、特に静止画モード時にＡ／Ｄ変換時のセトリング期間を確保でき、画像信号の劣化を抑制できる撮像装置、及び電子機器を提供するものである。
【課題を解決するための手段】
【０００９】
本開示に係る撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える。
【００１０】
本開示に電子機器係るは、撮像装置と、前記光電変換部に前記入射光を導く光学レンズと、前記電気信号を処理する信号処理回路と、を備え前記撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える。
【発明の効果】
【００１１】
本開示によれば、特に静止画モード時にＡ／Ｄ変換時のセトリング期間を確保でき、画像信号の劣化を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る撮像装置を示す図。
【図２】第１実施形態に係るフローティングディフュージョン部の詳細を示す図。
【図３】第１実施形態に係る増幅信号及びリセットパルスを示す図。
【図４】第１実施形態に係るフローティングディフュージョン部の動作を示す図。
【図５】第１実施形態に係るリセットパルスを示す図。
【図６】第２実施形態に係る撮像装置を示す図。
【図７】第２実施形態に係る基板バイアス生成部の一例を示す回路図。
【図８】第３実施形態に係る電子機器を示す図。
【発明を実施するための形態】
【００１３】
（第１実施形態）
図１は、第１実施形態に係る撮像装置１を示す図である。撮像装置１は、画素部１０と、画素部１０から信号電荷を読み出す垂直レジスタ２０と水平レジスタ３０と、信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部４０と、信号電圧を増幅する出力アンプ５０と、増幅された信号電圧をデジタル信号に変換するアナログ・デジタル（Ａ／Ｄ）変換部６０と、フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部７０と、リセットパルスを生成しリセット部７０に供給するリセットパルス生成部８０とを有する。
【００１４】
画素部１０は、マトリクス状に複数配置されている。画素部１０は、図示を省略するが、それぞれ光電変換素子（例えばフォトダイオード）を有する。光電変換素子は、入射光を光電変換し、信号電荷を生成する。
【００１５】
垂直レジスタ２０は、画素部１０の光電変換素子が生成した信号電荷を読み出し、水平レジスタ３０へと転送する。水平レジスタ３０は、垂直レジスタ２０から受け取った信号電荷をフローティングディフュージョン部４０に転送する。
【００１６】
フローティングディフュージョン部４０は、垂直レジスタ２０から転送された信号電荷を蓄積する。フローティングディフュージョン部４０は、蓄積した信号電荷を電圧の信号（以下、信号電圧と称する。）に変換し、出力アンプ５０に渡す。
【００１７】
出力アンプ５０は、フローティングディフュージョン部４０から受け取った信号電圧を増幅し、増幅信号を生成する。出力アンプ５０は、増幅信号をＡ／Ｄ変換部６０へ渡す。Ａ／Ｄ変換部６０は、受け取った増幅信号をデジタル信号に変換する。Ａ／Ｄ変換部６０は、デジタル信号を図示しない後段の信号処理部へと渡す。Ａ／Ｄ変換部６０から出力されたデジタル信号は、後段の信号処理部で様々な信号処理が施され画像信号へと変換される。
【００１８】
リセットパルス生成部８０は、図示しない制御部からの指示に応じてリセットパルスを生成する。リセットパルスには、第１のＬｏｗレベルを有する第１のリセットパルス、及び第１のＬｏｗレベルより高い第２のＬｏｗレベルを有する第２のリセットパルスが含まれる。リセットパルス生成部８０は、図示しない制御部からの指示に応じて、第１又は第２のリセットパルスのいずれかを生成する。リセットパルス生成部８０は、生成したリセットパルスをリセット部７０に渡す。
【００１９】
リセット部７０は、リセットパルス生成部８０からリセットパルスを受け取ると、リセットパルスに従い、フローティングディフュージョン部４０に蓄積されている信号電荷を破棄するようにフローティングディフュージョン部４０を制御する。
【００２０】
次に、撮像装置１の撮影モードについて説明する。本実施形態に係る撮像装置１は、静止画モードと動画モードの２つの撮影モードを有する。
まず、静止画モードについて簡単に説明する。本実施形態に係る静止画モードでは、撮像装置１は、例えばユーザーからの指示があった場合に画像信号を生成する。つまり、撮像装置１は、ユーザーからの指示に従い、全ての画素部１０から信号電荷を読み出し画素信号を生成する。後述する動画モードと異なり、画素加算を行わない静止画モードを、全画素モードあるいは第１のモードとも称する。
【００２１】
本実施形態に係る動画モードでは、撮像装置１は、例えばユーザーからの指示があった場合に画像信号の生成を開始する。静止画モードの場合は、撮像装置１はユーザーからの指示があった場合に例えば１つの画像信号を生成するが、動画モードの場合、撮像装置１は、ユーザーからの指示後、一定期間（フレーム間隔）毎に画像信号を生成する。動画モードの場合、撮像装置１は、短時間（フレーム間隔とほぼ同等の時間）で読み出した信号電荷に対し信号処理を施し、画素信号を生成しなければならない。そこで、本実施形態に係る撮像装置１は、複数の画素部１０から読み出した信号電荷を加算してから、加算した信号電荷に対し信号処理を施す。このように、本実施形態に係る動画モードは、信号電荷を加算する。動画モードを、画素加算モードあるいは第２のモードとも称する。
【００２２】
続いて、図２を用いてフローティングディフュージョン部４０の詳細について説明する。図２に示すように、フローティングディフュージョン部４０は、水平レジスタ３０に隣接して設けられる。フローティングディフュージョン部４０は信号線を介して出力アンプ５０に接続されている。フローティングディフュージョン部４０は、リセットゲート４０１を有している。リセットゲート４０１は、リセット部７０と信号線を介して接続されており、リセット部７０からの指示に従いフローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄するように動作する。
【００２３】
フローティングディフュージョン部４０は、リセットゲート４０１と基板との間に形成されるポテンシャル４０２と水平レジスタ３０との間に、水平レジスタ３０から転送された信号電荷Ｑを蓄積する。出力アンプ５０は、信号線を介して信号電荷Ｑを電圧値に変換した信号電圧を読み出す。出力アンプ５０は、読み出した信号電圧を増幅する。
【００２４】
図２（ａ）は、静止画モードの場合のフローティングディフュージョン部４０を示す図であり、図２（ｂ）は、動画モードの場合のフローティングディフュージョン部４０を示す図である。動画モードの場合（図２（ｂ））、画素加算が行われているため、フローティングディフュージョン部４０に蓄積される信号電荷Ｑの量が静止画モードの場合（図２（ａ））より多くなる。
【００２５】
図３を用いて、一般的な撮像装置１の動作について説明する。図３（ａ）、（ｃ）は出力アンプ５０から出力される増幅信号の一例を示す図であり、図３（ｂ）はリセットパルス生成部８０が生成するリセットパルスの一例を示す図である。
【００２６】
撮像装置１は、１サイクル期間で１画素分（動画モードの場合は複数画素を加算した分）の信号電荷を読み出す。本実施形態に係る撮像装置１のリセット部７０は、１サイクル期間中の期間Ａでフローティングディフュージョン部４０に蓄積された信号電荷を破棄する。一定期間Ｂ後の期間Ｃで、出力アンプ５０は、フローティングディフュージョン部４０から信号電圧を読み出し、増幅してＡ／Ｄ変換部６０に出力する。
【００２７】
リセットパルス生成部８０は、図３（ｂ）に示すリセットパルスを生成し、生成したリセットパルスをリセット部７０に渡す。リセット部７０は、リセットパルスにしたがい、図２に示すリセットゲート４０１に電圧を印加する。リセット部７０は期間Ａをのぞき、第１電圧Ｖｒ１をリセットゲート４０１に印加し、期間Ａの間に図２に示すリセットゲート４０１に第１電圧Ｖｒ１より大きい第２電圧Ｖｒ２を印加する。リセット部７０が期間Ａをのぞき印加する第１電圧Ｖｒ１をリセットパルスのＬｏｗレベル、期間Ａで印加する第２電圧Ｖｒ２をリセットパルスのＨｉｇｈレベルと称する。
【００２８】
リセット部７０がリセットゲート４０１に第１電圧Ｖｒ１を印加している間、ポテンシャル４０２は、図４（ａ）に示す高さに維持されている。そのため、リセットゲート４０１に第１電圧Ｖｒ１を印加している間は、フローティングディフュージョン部４０に信号電荷Ｑを蓄積することができる。リセット部７０がリセットゲート４０１に第２電圧Ｖｒ２を印加すると、図４（ｂ）に示すように、ポテンシャル４０２の高さが第２電圧Ｖｒ２と第１電圧Ｖｒ１との差分に応じて低くなる。ポテンシャル４０２の高さが低くなることで、フローティングディフュージョン部４０に蓄積されていた信号電荷Ｑがグランドに破棄される。リセット部７０がリセットゲート４０１に第２電圧Ｖｒ２を印加している期間Ａをリセット期間またはリセットパルスのパルス幅とも称する。
【００２９】
このように、図３（ａ）の期間Ａで、リセットゲート４０１に第２電圧Ｖｒ２を印加することで、リセット部７０は、フローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄し、フローティングディフュージョン部４０をリセットする。
【００３０】
Ａ／Ｄ変換部６０は、期間Ｂで基準電位の検出を行う。つまり、期間Ｂはセトリング期間である。Ａ／Ｄ変換部６０は、期間Ｃで信号電圧を読み出し、読み出した信号電圧をデジタル信号に変換する。
【００３１】
例えば、撮像装置１の高性能化によって、画素部１０の個数が増加した場合、１フレーム間隔が変わらないと、１画素の読み出し期間である１サイクル期間が短くなる。図３（ｃ）に示すように一般にリセット部７０がフローティングディフュージョン部４０をリセットするリセット期間Ａ及び信号電荷を読み出す読み出し期間Ｃの長さは既定のため、期間Ｂが短くなり、撮像装置１はセトリング期間を期間Ｂ’しか確保できなくなる。
【００３２】
そこで、本実施形態では、撮像装置１の撮影モードに応じてリセット部７０がリセットゲート４０１に印加する第１電圧Ｖｒ１を変更することで、図３（ｃ）のリセット期間Ａを短くできるようにする。リセット期間Ａが短くなることで、図３（ｃ）に示すように１サイクル期間が短くなったとしてもセトリング期間を確保することができるようになる。
【００３３】
具体的には、動画モードの場合は、リセット部７０は、図３（ｂ）に示すリセットパルスに従い、リセットゲート４０１に第１及び第２電圧Ｖｒ１，Ｖｒ２を印加する。
【００３４】
静止画モードの場合、図５（ａ）に示すリセットパルスに従い、リセット部７０は、リセット期間をのぞく期間（図５（ａ）の期間Ｂ，Ｃ）で、第１電圧Ｖｒ１より大きい第３電圧Ｖｒ３をリセットゲート４０１に印加し、リセット期間で第２電圧Ｖｒ２より大きい第４電圧Ｖｒ４を印加する。すなわち、リセット部７０は、リセットパルスのＬｏｗレベルを第３電圧Ｖｒ３とし、Ｈｉｇｈレベルを第４電圧Ｖｒ４とする。
【００３５】
リセット部７０が、リセット期間を除く期間Ｂ，Ｃで、第１電圧Ｖｒ１より大きい第３電圧Ｖｒ３をリセットゲート４０１に印加すると、図５（ｂ）に示すように、リセットゲート４０１下のポテンシャル４０２の高さが、リセットゲート４０１に第１電圧Ｖｒ１を印加した場合より低くなる。静止画モードの場合、画素加算を行っていないため、フローティングディフュージョン部４０に蓄積される信号電荷Ｑの量は、画素加算を行っている動画モードの場合に比べて少ない。従って、図５に示すようにポテンシャル４０２の高さを動画モードの場合に比べ低くしてもフローティングディフュージョン部４０に蓄積された信号電荷Ｑがあふれにくい。
【００３６】
また、静止画モードの場合、ポテンシャル４０２の高さが動画モードの場合より低くしているため、フローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄するために必要な期間（リセット期間）を短くすることができる。
【００３７】
図４に示すように、フローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄する場合、リセット部７０は、リセットゲート４０１に高い電圧（第１電圧Ｖｒ１又は第３電圧Ｖｒ３）を印加し、ポテンシャル４０２の高さを信号電荷Ｑが破棄できる程度に低くする。上述したように、静止画モードの場合、ポテンシャル４０２の高さが動画モードの場合より低くなるようにしているため、信号電荷Ｑを破棄できる程度にポテンシャル４０２の高さを低くするために必要な時間を動画モードの場合より短縮することができる。
【００３８】
従って、図５（ａ）に示すように、静止画モード時に信号処理が増加し１サイクル期間が短くなったとしても、静止画モード時にリセットゲートに印加する第３電圧Ｖｒ３を動画モードの場合より高く（第３電圧Ｖｒ３＞第１電圧Ｖｒ１）とすることで、リセット期間（期間Ａ’）を動画モードの場合と比較して短縮（期間Ａ’＜期間Ａ）とすることができる。これにより、静止画モード時に信号処理が増加し１サイクル期間が短くなったとしても、静止画モード時にリセットゲートに印加する第３電圧Ｖｒ３を動画モードの場合より高く（第３電圧Ｖｒ３＞第１電圧Ｖｒ１）とすることで、Ａ／Ｄ変換部６０のセトリング期間（期間Ｂ）を動画モードの場合と同程度確保することができる。
【００３９】
なお、図５（ａ）では、リセット時にポテンシャルの高さを変える大きさ、すなわち第３電圧Ｖｒ３と第４電圧Ｖｒ４との差を、動画モードの場合と同じとしている。つまり、第３電圧Ｖｒ３と第４電圧Ｖｒ４との差Ｖｒ４−Ｖｒ３が、第１電圧Ｖｒ１と第２電圧Ｖｒ２との差Ｖｒ２−Ｖｒ１と同じ（Ｖｒ４−Ｖｒ３＝Ｖｒ２−Ｖｒ１）としたが、異なる値（Ｖｒ４−Ｖｒ３≠Ｖｒ２−Ｖｒ１）としてもよい。具体的には、リセット時に信号電荷Ｑを破棄できる値であれば、Ｖｒ４−Ｖｒ３≠Ｖｒ２−Ｖｒ１であってもよい。
【００４０】
以上のように、本実施形態に係る撮像装置１では、静止画モード時にリセットゲート４０１に印加する第３電圧Ｖｒ３を、動画モード時に印加する第１電圧Ｖｒ１より大きく（Ｖｒ３＞Ｖｒ１）することで、リセット期間を短くすることができ、静止画モード時にＡ／Ｄ変換時のセトリング期間を確保することができるようになる。
【００４１】
（第２実施形態）
次に、第２実施形態に係る撮像装置２を説明する。第２実施形態では、動画モード時と静止画モード時とでリセットパルスのＬｏｗレベルを変更する方法の一例を説明する。本実施形態では、動画モードと静止画モードとでは基板バイアスが異なる点に着目し、リセットパルスのＬｏｗレベルを変更する。
【００４２】
図６に本実施形態に係る撮像装置２を示す。撮像装置２は、図１に示す撮像装置１に加え、基板バイアス生成部９０を備える。
基板バイアス生成部９０は、基板バイアス生成回路９１、及びリセットパルスのＬｏｗレベルを生成するＬｏｗレベル生成回路９２を有する。
【００４３】
次に基板バイアス生成部９０の詳細を説明する。図７は、基板バイアス生成部９０の回路構成の一例を示す図である。
図７に示すように、基板バイアス生成回路９１は、入力端子Ｉｎから入力されるバイアス電圧ｂｉａｓ及び制御端子Ｉｎｃ１，２から入力される制御信号に基づき、基板バイアスを生成し、出力端子Ｏｕｔ１から図６に示す基板１００に出力する。図６に示す基板１００上には、画素部１０、水平レジスタ３０、フローティングディフュージョン部４０、出力アンプ５０等が形成されている。基板バイアス生成回路９１は、基板１００を介して、画素部１０、水平レジスタ３０、フローティングディフュージョン部４０、出力アンプ５０等に基板バイアスを供給する。
【００４４】
図７に戻る。基板バイアス生成回路９１は、撮影モードに応じて異なる基板バイアス（第１基板バイアス及び第２基板バイアス）を生成する。基板バイアス生成回路９１は、制御信号の指示に従い第１基板バイアス又は第２基板バイアスを生成する。ここでは、基板バイアス生成回路９１は、静止画モードの場合に第１基板バイアスを、動画モードの場合に第２基板バイアスを生成するものとする。
【００４５】
図７に示す基板バイアス生成回路９１は、第１、第２容量素子Ｃ１，Ｃ２、第１〜第６抵抗素子Ｒ１〜Ｒ６、及び第１〜第３トランジスタＴ１〜Ｔ４を備える。
第１容量素子Ｃ１は、一端が入力端子Ｉｎに接続され、他端が接地されている。
【００４６】
第１抵抗素子Ｒ１は、一端が入力端子Ｉｎに接続され、他端が第１トランジスタＴ１のコレクタ端子に接続されている。第１トランジスタＴ１のコレクタ端子は第１抵抗素子Ｒ１の他端に接続され、ベース端子は第２抵抗素子Ｒ２を介して制御端子Ｉｎｃ１に接続され、エミッタ端子は接地されている。第２抵抗素子Ｒ２は一端が第１トランジスタＴ１のベース端子に接続され、他端が制御端子Ｉｎｃ１に接続されている。
【００４７】
第３抵抗素子Ｒ３は、一端が入力端子Ｉｎに接続され、他端が第２トランジスタＴ２のコレクタ端子に接続されている。第２トランジスタＴ２のコレクタ端子は第３抵抗素子Ｒ３の他端に接続され、ベース端子は第４抵抗素子Ｒ４を介して制御端子Ｉｎｃ２に接続され、エミッタ端子は接地されている。第４抵抗素子Ｒ４は一端が第２トランジスタＴ２のベース端子に接続され、他端が制御端子Ｉｎｃ２に接続されている。
【００４８】
第５抵抗素子Ｒ５は、一端が電源電位Ｖｄｄに接続され、他端が第３トランジスタＴ３のコレクタ端子に接続されている。第３トランジスタＴ３は、コレクタ端子が第５抵抗素子Ｒ５に接続され、ベース端子が入力端子Ｉｎに接続され、エミッタ端子が出力端子Ｏｕｔ１に接続されている。第６抵抗素子Ｒ６は、一端が第３トランジスタＴ３のエミッタ端子に接続され、他端が接地されている。第２容量素子Ｃ２は、一端が第３トランジスタＴ３のエミッタ端子に接続され、他端が接地されている。つまり、第６抵抗素子Ｒ６及び第２容量素子Ｃ２は並列接続されている。
【００４９】
基板バイアス生成回路９１は、制御端子Ｉｎｃ１，２から入力される制御信号に従い、入力端子Ｉｎから入力されるバイアス電圧ｂｉａｓに基づき、第１基板バイアス又は第２基板バイアスを生成する。
【００５０】
Ｌｏｗレベル生成回路９２は、第７抵抗素子Ｒ７、及び第４トランジスタＴ４を備える。第７抵抗素子Ｒ７は、一端が電源電位Ｖｄｄに接続され、他端が第４トランジスタのドレイン端子に接続される。第４トランジスタＴ４は、ドレイン端子が出力端子Ｏｕｔ２に接続され、ゲート端子が第１，第３抵抗素子Ｒ１，Ｒ３の一端に接続され、ソース端子が接地されている。
【００５１】
基板バイアス生成回路９１の第１〜第４抵抗素子Ｒ１〜Ｒ４、及び第１，第２トランジスタＴ１，Ｔ２で構成される回路（以下、調整回路と称する。）によって、制御信号に従い基板バイアスの調整を行う。Ｌｏｗレベル生成回路９２は、調整回路によって調整された基板バイアスを入力とする。Ｌｏｗレベル生成回路９２は、基板バイアスに基づき、リセットパルスのＬｏｗレベルを生成し、出力端子Ｏｕｔ２から出力する。基板バイアスは、動画モードと静止画モードとで異なる値となるため、基板バイアスに基づき生成されるリセットパルスのＬｏｗレベルも動画モードと静止画モードとで異なる値とすることができる。
【００５２】
出力端子Ｏｕｔ２から出力されるリセットパルスのＬｏｗレベルを示す信号は、リセットパルス生成部８０に入力される。リセットパルス生成部８０は、Ｌｏｗレベル生成回路９２から受け取ったリセットパルスのＬｏｗレベルを示す信号に基づき、リセット期間（パルス幅）及びＬｏｗレベルの異なるリセットパルスを生成し、リセット部７０に渡す。リセット部７０は、リセットパルス生成部８０から受け取ったリセットパルスに基づきフローティングディフュージョン部４０が蓄積している信号電荷Ｑをリセットする。
【００５３】
以上のように、第２実施形態に係る撮像装置２では、基板バイアスに基づき、リセットパルスのＬｏｗレベルを生成することで、リセットパルス用のバイアス電圧を別途生成することなく、リセットパルスのＬｏｗレベルを変更することができる。これにより、余計な回路部品を増やすことなく、第１実施形態と同様の効果を得ることができる。
【００５４】
なお、第１、第２実施形態に示すＡ／Ｄ変換部６０及びリセットパルス生成部８０を一つのアナログフロントエンド回路として構成してもよい。また、リセット部７０をタイミングジェネレータで実現してもよい。
【００５５】
また、第２実施形態に係る基板バイアス生成部９０では、第１、第２トランジスタＴ１，Ｔ２をバイポーラトランジスタとし、第３トランジスタＴ３をＭＯＳトランジスタとしたが、第１〜第３トランジスタをバイポーラトランジスタ又はＭＯＳトランジスタとしてもよい。
【００５６】
また、第２実施形態では、リセットパルス生成部８０がリセットパルスのＬｏｗレベルをＬｏｗレベル生成回路９２から受け取るとしているが、Ｌｏｗレベル生成回路９２からリセット部７０にリセットパルスのＬｏｗレベルを渡すようにしてもよい。この場合、リセットパルス生成部８０は、Ｌｏｗレベルは同じだがリセット期間（パルス幅）の異なるリセットパルスを生成し、リセット部７０に渡す。リセット部７０は、リセットパルス生成部８０から受け取ったリセットパルス及びＬｏｗレベル生成回路９２から受け取ったＬｏｗレベルに基づき、フローティングディフュージョン部４０に蓄積された信号電荷Ｑをリセットする。
【００５７】
（第３実施形態）
次に、第３実施形態では、撮像装置１の応用例を説明する。図８は、撮像装置１を電子機器４００に応用した例を示す。電子機器４００としては、例えばデジタルカメラや、携帯電話機等のカメラ、スキャナ、監視カメラ等が挙げられるが、ここでは電子機器４００がデジタルカメラである場合について説明する。
【００５８】
本実施形態に係る電子機器４００は、撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【００５９】
光学レンズ２１０は、被写体からの像光（入射光）を撮像装置１の撮像面上に結像させる。これにより撮像装置１内に一定期間信号電荷が蓄積される。
シャッタ装置２１１は、撮像装置１への光照射期間及び遮光期間を制御する。駆動回路２１２は、撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。
【００６０】
撮像装置１は、駆動信号に基づき信号電荷Ｑを電気信号として出力する。
信号処理回路２１３は、各種の信号処理を行う。信号処理回路２１３は、撮像装置１が出力する電気信号に対して信号処理を施して映像信号を生成し、図示しないメモリなどの記憶媒体やモニタ等に出力する。
【００６１】
以上のように、本実施形態に係る電子機器４００は、第１実施形態に係る撮像装置１を搭載しているため、静止画モード時にＡ／Ｄ変換時のセトリング期間を確保することができ、映像信号の画質を向上させることができる。
【００６２】
ここでは、電子機器４００に第１実施形態に係る撮像装置１を搭載する例を示したが、電子機器４００に第２実施形態に係る撮像装置２を搭載してもよい。
【００６３】
なお、本技術は以下のような構成も取ることができる。
（１）入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、
前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える撮像装置。
【００６４】
（２）前記リセット部が有するトランジスタに供給する第１バイアス電圧及び前記第１バイアス電圧より低い第２バイアス電圧を生成するバイアス生成部を有し、前記リセットパルス生成部は、前記バイアス生成部が前記第１バイアス電圧を生成する場合に前記第２リセットパルスを生成し、前記第２バイアス電圧を生成する場合に前記第１リセットパルスを生成する（１）に記載の撮像装置。
【００６５】
（３）前記第１バイアス電圧及び第２バイアス電圧に基づき、前記第１のＬｏｗレベル及び前記第２のＬｏｗレベルを生成するＬｏｗレベル生成部を有する（１）又は（２）に記載の撮像装置。
【００６６】
（４）前記第２リセットパルスは、前記第１リセットパルスよりパルス幅が狭い（１）〜（３）のいずれかに記載の撮像装置。
【００６７】
（５）撮像装置と、前記光電変換部に前記入射光を導く光学レンズと、前記電気信号を処理する信号処理回路と、を備え前記撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える電子機器。
【００６８】
最後に、上述した各実施形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００６９】
１０ 画素部
２０ 垂直レジスタ
３０ 水平レジスタ
４０ フローティングディフュージョン部
５０ 出力アンプ
６０ Ａ／Ｄ変換部
７０ リセット部
８０ リセットパルス生成部
９０ 基板バイアス生成部
【技術分野】
【０００１】
本開示は、撮像装置及び電子機器に関する。
【背景技術】
【０００２】
例えば、ビデオカメラやスチルカメラなどにおける撮像装置としてＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサが知られている。一般的な撮像装置は、受光部として複数のフォトダイオードを有している。撮像装置は、入射光をフォトダイオードで光電変換し、１画素分の信号電荷を得る。撮像装置は、各フォトダイオードで得られた信号電荷に対し増幅等の信号処理を施し、１つの画像信号を得る。
【０００３】
近年、撮像装置やこれを搭載した電子機器の高性能化に伴い、信号電荷に対する信号処理の処理速度の増加が求められている。特に、静止画を撮影する場合、間引きや信号加算を行わないため、動画を撮影する場合に比べ、撮像装置に求められる信号処理量が増加する。撮像装置の高性能化によって撮像装置の画素数が増加すると、その分、撮像装置には、短時間でより多くの信号処理を行うことが求められる。
【０００４】
撮像装置の信号処理速度の増加に伴い、Ａ／Ｄ変換時のセトリング期間が確保しにくくなっているという問題がある。Ａ／Ｄ変換は撮像装置のフォトダイオードで得られたアナログ信号である信号電荷をデジタル信号に変換する信号処理であり、セトリング期間とはＡ／Ｄ変換に用いる基準電位をアナログ信号である信号電荷から検出する期間である。セトリング期間が短くなると、正しい基準電位を検出できない可能性が増加し、Ａ／Ｄ変換時にジッタノイズ等の影響を受けやすくなってしまう。結果、ジッタノイズ等の影響により信号処理後の画像信号が劣化してしまう可能性がある。
【０００５】
特許文献１に開示される撮像装置では、アナログフロントエンドのゲイン設定値に応じて水平ＣＣＤに対するリセットゲート信号の駆動レベルを変更することで、高品質な画像信号を得る方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１０３７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示される撮像装置では、Ａ／Ｄ変換時のセトリング期間を確保できず、正しい基準電位を検出できない可能性がある。結果、ジッタノイズ等の影響により信号処理後の画像信号が劣化してしまう可能性がある。特に静止画モードの場合、動画モードの場合より信号処理量が多くなり、１画素にかけられる信号処理時間が短くなる。それに伴い、Ａ／Ｄ変換時のセトリング期間も短くなり、正しい基準電位を検出できなくなる可能性が大きくなる。
【０００８】
本開示は、上述の点を鑑みてなされたものであり、特に静止画モード時にＡ／Ｄ変換時のセトリング期間を確保でき、画像信号の劣化を抑制できる撮像装置、及び電子機器を提供するものである。
【課題を解決するための手段】
【０００９】
本開示に係る撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える。
【００１０】
本開示に電子機器係るは、撮像装置と、前記光電変換部に前記入射光を導く光学レンズと、前記電気信号を処理する信号処理回路と、を備え前記撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える。
【発明の効果】
【００１１】
本開示によれば、特に静止画モード時にＡ／Ｄ変換時のセトリング期間を確保でき、画像信号の劣化を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る撮像装置を示す図。
【図２】第１実施形態に係るフローティングディフュージョン部の詳細を示す図。
【図３】第１実施形態に係る増幅信号及びリセットパルスを示す図。
【図４】第１実施形態に係るフローティングディフュージョン部の動作を示す図。
【図５】第１実施形態に係るリセットパルスを示す図。
【図６】第２実施形態に係る撮像装置を示す図。
【図７】第２実施形態に係る基板バイアス生成部の一例を示す回路図。
【図８】第３実施形態に係る電子機器を示す図。
【発明を実施するための形態】
【００１３】
（第１実施形態）
図１は、第１実施形態に係る撮像装置１を示す図である。撮像装置１は、画素部１０と、画素部１０から信号電荷を読み出す垂直レジスタ２０と水平レジスタ３０と、信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部４０と、信号電圧を増幅する出力アンプ５０と、増幅された信号電圧をデジタル信号に変換するアナログ・デジタル（Ａ／Ｄ）変換部６０と、フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部７０と、リセットパルスを生成しリセット部７０に供給するリセットパルス生成部８０とを有する。
【００１４】
画素部１０は、マトリクス状に複数配置されている。画素部１０は、図示を省略するが、それぞれ光電変換素子（例えばフォトダイオード）を有する。光電変換素子は、入射光を光電変換し、信号電荷を生成する。
【００１５】
垂直レジスタ２０は、画素部１０の光電変換素子が生成した信号電荷を読み出し、水平レジスタ３０へと転送する。水平レジスタ３０は、垂直レジスタ２０から受け取った信号電荷をフローティングディフュージョン部４０に転送する。
【００１６】
フローティングディフュージョン部４０は、垂直レジスタ２０から転送された信号電荷を蓄積する。フローティングディフュージョン部４０は、蓄積した信号電荷を電圧の信号（以下、信号電圧と称する。）に変換し、出力アンプ５０に渡す。
【００１７】
出力アンプ５０は、フローティングディフュージョン部４０から受け取った信号電圧を増幅し、増幅信号を生成する。出力アンプ５０は、増幅信号をＡ／Ｄ変換部６０へ渡す。Ａ／Ｄ変換部６０は、受け取った増幅信号をデジタル信号に変換する。Ａ／Ｄ変換部６０は、デジタル信号を図示しない後段の信号処理部へと渡す。Ａ／Ｄ変換部６０から出力されたデジタル信号は、後段の信号処理部で様々な信号処理が施され画像信号へと変換される。
【００１８】
リセットパルス生成部８０は、図示しない制御部からの指示に応じてリセットパルスを生成する。リセットパルスには、第１のＬｏｗレベルを有する第１のリセットパルス、及び第１のＬｏｗレベルより高い第２のＬｏｗレベルを有する第２のリセットパルスが含まれる。リセットパルス生成部８０は、図示しない制御部からの指示に応じて、第１又は第２のリセットパルスのいずれかを生成する。リセットパルス生成部８０は、生成したリセットパルスをリセット部７０に渡す。
【００１９】
リセット部７０は、リセットパルス生成部８０からリセットパルスを受け取ると、リセットパルスに従い、フローティングディフュージョン部４０に蓄積されている信号電荷を破棄するようにフローティングディフュージョン部４０を制御する。
【００２０】
次に、撮像装置１の撮影モードについて説明する。本実施形態に係る撮像装置１は、静止画モードと動画モードの２つの撮影モードを有する。
まず、静止画モードについて簡単に説明する。本実施形態に係る静止画モードでは、撮像装置１は、例えばユーザーからの指示があった場合に画像信号を生成する。つまり、撮像装置１は、ユーザーからの指示に従い、全ての画素部１０から信号電荷を読み出し画素信号を生成する。後述する動画モードと異なり、画素加算を行わない静止画モードを、全画素モードあるいは第１のモードとも称する。
【００２１】
本実施形態に係る動画モードでは、撮像装置１は、例えばユーザーからの指示があった場合に画像信号の生成を開始する。静止画モードの場合は、撮像装置１はユーザーからの指示があった場合に例えば１つの画像信号を生成するが、動画モードの場合、撮像装置１は、ユーザーからの指示後、一定期間（フレーム間隔）毎に画像信号を生成する。動画モードの場合、撮像装置１は、短時間（フレーム間隔とほぼ同等の時間）で読み出した信号電荷に対し信号処理を施し、画素信号を生成しなければならない。そこで、本実施形態に係る撮像装置１は、複数の画素部１０から読み出した信号電荷を加算してから、加算した信号電荷に対し信号処理を施す。このように、本実施形態に係る動画モードは、信号電荷を加算する。動画モードを、画素加算モードあるいは第２のモードとも称する。
【００２２】
続いて、図２を用いてフローティングディフュージョン部４０の詳細について説明する。図２に示すように、フローティングディフュージョン部４０は、水平レジスタ３０に隣接して設けられる。フローティングディフュージョン部４０は信号線を介して出力アンプ５０に接続されている。フローティングディフュージョン部４０は、リセットゲート４０１を有している。リセットゲート４０１は、リセット部７０と信号線を介して接続されており、リセット部７０からの指示に従いフローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄するように動作する。
【００２３】
フローティングディフュージョン部４０は、リセットゲート４０１と基板との間に形成されるポテンシャル４０２と水平レジスタ３０との間に、水平レジスタ３０から転送された信号電荷Ｑを蓄積する。出力アンプ５０は、信号線を介して信号電荷Ｑを電圧値に変換した信号電圧を読み出す。出力アンプ５０は、読み出した信号電圧を増幅する。
【００２４】
図２（ａ）は、静止画モードの場合のフローティングディフュージョン部４０を示す図であり、図２（ｂ）は、動画モードの場合のフローティングディフュージョン部４０を示す図である。動画モードの場合（図２（ｂ））、画素加算が行われているため、フローティングディフュージョン部４０に蓄積される信号電荷Ｑの量が静止画モードの場合（図２（ａ））より多くなる。
【００２５】
図３を用いて、一般的な撮像装置１の動作について説明する。図３（ａ）、（ｃ）は出力アンプ５０から出力される増幅信号の一例を示す図であり、図３（ｂ）はリセットパルス生成部８０が生成するリセットパルスの一例を示す図である。
【００２６】
撮像装置１は、１サイクル期間で１画素分（動画モードの場合は複数画素を加算した分）の信号電荷を読み出す。本実施形態に係る撮像装置１のリセット部７０は、１サイクル期間中の期間Ａでフローティングディフュージョン部４０に蓄積された信号電荷を破棄する。一定期間Ｂ後の期間Ｃで、出力アンプ５０は、フローティングディフュージョン部４０から信号電圧を読み出し、増幅してＡ／Ｄ変換部６０に出力する。
【００２７】
リセットパルス生成部８０は、図３（ｂ）に示すリセットパルスを生成し、生成したリセットパルスをリセット部７０に渡す。リセット部７０は、リセットパルスにしたがい、図２に示すリセットゲート４０１に電圧を印加する。リセット部７０は期間Ａをのぞき、第１電圧Ｖｒ１をリセットゲート４０１に印加し、期間Ａの間に図２に示すリセットゲート４０１に第１電圧Ｖｒ１より大きい第２電圧Ｖｒ２を印加する。リセット部７０が期間Ａをのぞき印加する第１電圧Ｖｒ１をリセットパルスのＬｏｗレベル、期間Ａで印加する第２電圧Ｖｒ２をリセットパルスのＨｉｇｈレベルと称する。
【００２８】
リセット部７０がリセットゲート４０１に第１電圧Ｖｒ１を印加している間、ポテンシャル４０２は、図４（ａ）に示す高さに維持されている。そのため、リセットゲート４０１に第１電圧Ｖｒ１を印加している間は、フローティングディフュージョン部４０に信号電荷Ｑを蓄積することができる。リセット部７０がリセットゲート４０１に第２電圧Ｖｒ２を印加すると、図４（ｂ）に示すように、ポテンシャル４０２の高さが第２電圧Ｖｒ２と第１電圧Ｖｒ１との差分に応じて低くなる。ポテンシャル４０２の高さが低くなることで、フローティングディフュージョン部４０に蓄積されていた信号電荷Ｑがグランドに破棄される。リセット部７０がリセットゲート４０１に第２電圧Ｖｒ２を印加している期間Ａをリセット期間またはリセットパルスのパルス幅とも称する。
【００２９】
このように、図３（ａ）の期間Ａで、リセットゲート４０１に第２電圧Ｖｒ２を印加することで、リセット部７０は、フローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄し、フローティングディフュージョン部４０をリセットする。
【００３０】
Ａ／Ｄ変換部６０は、期間Ｂで基準電位の検出を行う。つまり、期間Ｂはセトリング期間である。Ａ／Ｄ変換部６０は、期間Ｃで信号電圧を読み出し、読み出した信号電圧をデジタル信号に変換する。
【００３１】
例えば、撮像装置１の高性能化によって、画素部１０の個数が増加した場合、１フレーム間隔が変わらないと、１画素の読み出し期間である１サイクル期間が短くなる。図３（ｃ）に示すように一般にリセット部７０がフローティングディフュージョン部４０をリセットするリセット期間Ａ及び信号電荷を読み出す読み出し期間Ｃの長さは既定のため、期間Ｂが短くなり、撮像装置１はセトリング期間を期間Ｂ’しか確保できなくなる。
【００３２】
そこで、本実施形態では、撮像装置１の撮影モードに応じてリセット部７０がリセットゲート４０１に印加する第１電圧Ｖｒ１を変更することで、図３（ｃ）のリセット期間Ａを短くできるようにする。リセット期間Ａが短くなることで、図３（ｃ）に示すように１サイクル期間が短くなったとしてもセトリング期間を確保することができるようになる。
【００３３】
具体的には、動画モードの場合は、リセット部７０は、図３（ｂ）に示すリセットパルスに従い、リセットゲート４０１に第１及び第２電圧Ｖｒ１，Ｖｒ２を印加する。
【００３４】
静止画モードの場合、図５（ａ）に示すリセットパルスに従い、リセット部７０は、リセット期間をのぞく期間（図５（ａ）の期間Ｂ，Ｃ）で、第１電圧Ｖｒ１より大きい第３電圧Ｖｒ３をリセットゲート４０１に印加し、リセット期間で第２電圧Ｖｒ２より大きい第４電圧Ｖｒ４を印加する。すなわち、リセット部７０は、リセットパルスのＬｏｗレベルを第３電圧Ｖｒ３とし、Ｈｉｇｈレベルを第４電圧Ｖｒ４とする。
【００３５】
リセット部７０が、リセット期間を除く期間Ｂ，Ｃで、第１電圧Ｖｒ１より大きい第３電圧Ｖｒ３をリセットゲート４０１に印加すると、図５（ｂ）に示すように、リセットゲート４０１下のポテンシャル４０２の高さが、リセットゲート４０１に第１電圧Ｖｒ１を印加した場合より低くなる。静止画モードの場合、画素加算を行っていないため、フローティングディフュージョン部４０に蓄積される信号電荷Ｑの量は、画素加算を行っている動画モードの場合に比べて少ない。従って、図５に示すようにポテンシャル４０２の高さを動画モードの場合に比べ低くしてもフローティングディフュージョン部４０に蓄積された信号電荷Ｑがあふれにくい。
【００３６】
また、静止画モードの場合、ポテンシャル４０２の高さが動画モードの場合より低くしているため、フローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄するために必要な期間（リセット期間）を短くすることができる。
【００３７】
図４に示すように、フローティングディフュージョン部４０に蓄積された信号電荷Ｑを破棄する場合、リセット部７０は、リセットゲート４０１に高い電圧（第１電圧Ｖｒ１又は第３電圧Ｖｒ３）を印加し、ポテンシャル４０２の高さを信号電荷Ｑが破棄できる程度に低くする。上述したように、静止画モードの場合、ポテンシャル４０２の高さが動画モードの場合より低くなるようにしているため、信号電荷Ｑを破棄できる程度にポテンシャル４０２の高さを低くするために必要な時間を動画モードの場合より短縮することができる。
【００３８】
従って、図５（ａ）に示すように、静止画モード時に信号処理が増加し１サイクル期間が短くなったとしても、静止画モード時にリセットゲートに印加する第３電圧Ｖｒ３を動画モードの場合より高く（第３電圧Ｖｒ３＞第１電圧Ｖｒ１）とすることで、リセット期間（期間Ａ’）を動画モードの場合と比較して短縮（期間Ａ’＜期間Ａ）とすることができる。これにより、静止画モード時に信号処理が増加し１サイクル期間が短くなったとしても、静止画モード時にリセットゲートに印加する第３電圧Ｖｒ３を動画モードの場合より高く（第３電圧Ｖｒ３＞第１電圧Ｖｒ１）とすることで、Ａ／Ｄ変換部６０のセトリング期間（期間Ｂ）を動画モードの場合と同程度確保することができる。
【００３９】
なお、図５（ａ）では、リセット時にポテンシャルの高さを変える大きさ、すなわち第３電圧Ｖｒ３と第４電圧Ｖｒ４との差を、動画モードの場合と同じとしている。つまり、第３電圧Ｖｒ３と第４電圧Ｖｒ４との差Ｖｒ４−Ｖｒ３が、第１電圧Ｖｒ１と第２電圧Ｖｒ２との差Ｖｒ２−Ｖｒ１と同じ（Ｖｒ４−Ｖｒ３＝Ｖｒ２−Ｖｒ１）としたが、異なる値（Ｖｒ４−Ｖｒ３≠Ｖｒ２−Ｖｒ１）としてもよい。具体的には、リセット時に信号電荷Ｑを破棄できる値であれば、Ｖｒ４−Ｖｒ３≠Ｖｒ２−Ｖｒ１であってもよい。
【００４０】
以上のように、本実施形態に係る撮像装置１では、静止画モード時にリセットゲート４０１に印加する第３電圧Ｖｒ３を、動画モード時に印加する第１電圧Ｖｒ１より大きく（Ｖｒ３＞Ｖｒ１）することで、リセット期間を短くすることができ、静止画モード時にＡ／Ｄ変換時のセトリング期間を確保することができるようになる。
【００４１】
（第２実施形態）
次に、第２実施形態に係る撮像装置２を説明する。第２実施形態では、動画モード時と静止画モード時とでリセットパルスのＬｏｗレベルを変更する方法の一例を説明する。本実施形態では、動画モードと静止画モードとでは基板バイアスが異なる点に着目し、リセットパルスのＬｏｗレベルを変更する。
【００４２】
図６に本実施形態に係る撮像装置２を示す。撮像装置２は、図１に示す撮像装置１に加え、基板バイアス生成部９０を備える。
基板バイアス生成部９０は、基板バイアス生成回路９１、及びリセットパルスのＬｏｗレベルを生成するＬｏｗレベル生成回路９２を有する。
【００４３】
次に基板バイアス生成部９０の詳細を説明する。図７は、基板バイアス生成部９０の回路構成の一例を示す図である。
図７に示すように、基板バイアス生成回路９１は、入力端子Ｉｎから入力されるバイアス電圧ｂｉａｓ及び制御端子Ｉｎｃ１，２から入力される制御信号に基づき、基板バイアスを生成し、出力端子Ｏｕｔ１から図６に示す基板１００に出力する。図６に示す基板１００上には、画素部１０、水平レジスタ３０、フローティングディフュージョン部４０、出力アンプ５０等が形成されている。基板バイアス生成回路９１は、基板１００を介して、画素部１０、水平レジスタ３０、フローティングディフュージョン部４０、出力アンプ５０等に基板バイアスを供給する。
【００４４】
図７に戻る。基板バイアス生成回路９１は、撮影モードに応じて異なる基板バイアス（第１基板バイアス及び第２基板バイアス）を生成する。基板バイアス生成回路９１は、制御信号の指示に従い第１基板バイアス又は第２基板バイアスを生成する。ここでは、基板バイアス生成回路９１は、静止画モードの場合に第１基板バイアスを、動画モードの場合に第２基板バイアスを生成するものとする。
【００４５】
図７に示す基板バイアス生成回路９１は、第１、第２容量素子Ｃ１，Ｃ２、第１〜第６抵抗素子Ｒ１〜Ｒ６、及び第１〜第３トランジスタＴ１〜Ｔ４を備える。
第１容量素子Ｃ１は、一端が入力端子Ｉｎに接続され、他端が接地されている。
【００４６】
第１抵抗素子Ｒ１は、一端が入力端子Ｉｎに接続され、他端が第１トランジスタＴ１のコレクタ端子に接続されている。第１トランジスタＴ１のコレクタ端子は第１抵抗素子Ｒ１の他端に接続され、ベース端子は第２抵抗素子Ｒ２を介して制御端子Ｉｎｃ１に接続され、エミッタ端子は接地されている。第２抵抗素子Ｒ２は一端が第１トランジスタＴ１のベース端子に接続され、他端が制御端子Ｉｎｃ１に接続されている。
【００４７】
第３抵抗素子Ｒ３は、一端が入力端子Ｉｎに接続され、他端が第２トランジスタＴ２のコレクタ端子に接続されている。第２トランジスタＴ２のコレクタ端子は第３抵抗素子Ｒ３の他端に接続され、ベース端子は第４抵抗素子Ｒ４を介して制御端子Ｉｎｃ２に接続され、エミッタ端子は接地されている。第４抵抗素子Ｒ４は一端が第２トランジスタＴ２のベース端子に接続され、他端が制御端子Ｉｎｃ２に接続されている。
【００４８】
第５抵抗素子Ｒ５は、一端が電源電位Ｖｄｄに接続され、他端が第３トランジスタＴ３のコレクタ端子に接続されている。第３トランジスタＴ３は、コレクタ端子が第５抵抗素子Ｒ５に接続され、ベース端子が入力端子Ｉｎに接続され、エミッタ端子が出力端子Ｏｕｔ１に接続されている。第６抵抗素子Ｒ６は、一端が第３トランジスタＴ３のエミッタ端子に接続され、他端が接地されている。第２容量素子Ｃ２は、一端が第３トランジスタＴ３のエミッタ端子に接続され、他端が接地されている。つまり、第６抵抗素子Ｒ６及び第２容量素子Ｃ２は並列接続されている。
【００４９】
基板バイアス生成回路９１は、制御端子Ｉｎｃ１，２から入力される制御信号に従い、入力端子Ｉｎから入力されるバイアス電圧ｂｉａｓに基づき、第１基板バイアス又は第２基板バイアスを生成する。
【００５０】
Ｌｏｗレベル生成回路９２は、第７抵抗素子Ｒ７、及び第４トランジスタＴ４を備える。第７抵抗素子Ｒ７は、一端が電源電位Ｖｄｄに接続され、他端が第４トランジスタのドレイン端子に接続される。第４トランジスタＴ４は、ドレイン端子が出力端子Ｏｕｔ２に接続され、ゲート端子が第１，第３抵抗素子Ｒ１，Ｒ３の一端に接続され、ソース端子が接地されている。
【００５１】
基板バイアス生成回路９１の第１〜第４抵抗素子Ｒ１〜Ｒ４、及び第１，第２トランジスタＴ１，Ｔ２で構成される回路（以下、調整回路と称する。）によって、制御信号に従い基板バイアスの調整を行う。Ｌｏｗレベル生成回路９２は、調整回路によって調整された基板バイアスを入力とする。Ｌｏｗレベル生成回路９２は、基板バイアスに基づき、リセットパルスのＬｏｗレベルを生成し、出力端子Ｏｕｔ２から出力する。基板バイアスは、動画モードと静止画モードとで異なる値となるため、基板バイアスに基づき生成されるリセットパルスのＬｏｗレベルも動画モードと静止画モードとで異なる値とすることができる。
【００５２】
出力端子Ｏｕｔ２から出力されるリセットパルスのＬｏｗレベルを示す信号は、リセットパルス生成部８０に入力される。リセットパルス生成部８０は、Ｌｏｗレベル生成回路９２から受け取ったリセットパルスのＬｏｗレベルを示す信号に基づき、リセット期間（パルス幅）及びＬｏｗレベルの異なるリセットパルスを生成し、リセット部７０に渡す。リセット部７０は、リセットパルス生成部８０から受け取ったリセットパルスに基づきフローティングディフュージョン部４０が蓄積している信号電荷Ｑをリセットする。
【００５３】
以上のように、第２実施形態に係る撮像装置２では、基板バイアスに基づき、リセットパルスのＬｏｗレベルを生成することで、リセットパルス用のバイアス電圧を別途生成することなく、リセットパルスのＬｏｗレベルを変更することができる。これにより、余計な回路部品を増やすことなく、第１実施形態と同様の効果を得ることができる。
【００５４】
なお、第１、第２実施形態に示すＡ／Ｄ変換部６０及びリセットパルス生成部８０を一つのアナログフロントエンド回路として構成してもよい。また、リセット部７０をタイミングジェネレータで実現してもよい。
【００５５】
また、第２実施形態に係る基板バイアス生成部９０では、第１、第２トランジスタＴ１，Ｔ２をバイポーラトランジスタとし、第３トランジスタＴ３をＭＯＳトランジスタとしたが、第１〜第３トランジスタをバイポーラトランジスタ又はＭＯＳトランジスタとしてもよい。
【００５６】
また、第２実施形態では、リセットパルス生成部８０がリセットパルスのＬｏｗレベルをＬｏｗレベル生成回路９２から受け取るとしているが、Ｌｏｗレベル生成回路９２からリセット部７０にリセットパルスのＬｏｗレベルを渡すようにしてもよい。この場合、リセットパルス生成部８０は、Ｌｏｗレベルは同じだがリセット期間（パルス幅）の異なるリセットパルスを生成し、リセット部７０に渡す。リセット部７０は、リセットパルス生成部８０から受け取ったリセットパルス及びＬｏｗレベル生成回路９２から受け取ったＬｏｗレベルに基づき、フローティングディフュージョン部４０に蓄積された信号電荷Ｑをリセットする。
【００５７】
（第３実施形態）
次に、第３実施形態では、撮像装置１の応用例を説明する。図８は、撮像装置１を電子機器４００に応用した例を示す。電子機器４００としては、例えばデジタルカメラや、携帯電話機等のカメラ、スキャナ、監視カメラ等が挙げられるが、ここでは電子機器４００がデジタルカメラである場合について説明する。
【００５８】
本実施形態に係る電子機器４００は、撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【００５９】
光学レンズ２１０は、被写体からの像光（入射光）を撮像装置１の撮像面上に結像させる。これにより撮像装置１内に一定期間信号電荷が蓄積される。
シャッタ装置２１１は、撮像装置１への光照射期間及び遮光期間を制御する。駆動回路２１２は、撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。
【００６０】
撮像装置１は、駆動信号に基づき信号電荷Ｑを電気信号として出力する。
信号処理回路２１３は、各種の信号処理を行う。信号処理回路２１３は、撮像装置１が出力する電気信号に対して信号処理を施して映像信号を生成し、図示しないメモリなどの記憶媒体やモニタ等に出力する。
【００６１】
以上のように、本実施形態に係る電子機器４００は、第１実施形態に係る撮像装置１を搭載しているため、静止画モード時にＡ／Ｄ変換時のセトリング期間を確保することができ、映像信号の画質を向上させることができる。
【００６２】
ここでは、電子機器４００に第１実施形態に係る撮像装置１を搭載する例を示したが、電子機器４００に第２実施形態に係る撮像装置２を搭載してもよい。
【００６３】
なお、本技術は以下のような構成も取ることができる。
（１）入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、
前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える撮像装置。
【００６４】
（２）前記リセット部が有するトランジスタに供給する第１バイアス電圧及び前記第１バイアス電圧より低い第２バイアス電圧を生成するバイアス生成部を有し、前記リセットパルス生成部は、前記バイアス生成部が前記第１バイアス電圧を生成する場合に前記第２リセットパルスを生成し、前記第２バイアス電圧を生成する場合に前記第１リセットパルスを生成する（１）に記載の撮像装置。
【００６５】
（３）前記第１バイアス電圧及び第２バイアス電圧に基づき、前記第１のＬｏｗレベル及び前記第２のＬｏｗレベルを生成するＬｏｗレベル生成部を有する（１）又は（２）に記載の撮像装置。
【００６６】
（４）前記第２リセットパルスは、前記第１リセットパルスよりパルス幅が狭い（１）〜（３）のいずれかに記載の撮像装置。
【００６７】
（５）撮像装置と、前記光電変換部に前記入射光を導く光学レンズと、前記電気信号を処理する信号処理回路と、を備え前記撮像装置は、入射光を信号電荷に変換する光電変換部を有する複数の画素部と、前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、前記画素の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、を備える電子機器。
【００６８】
最後に、上述した各実施形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００６９】
１０ 画素部
２０ 垂直レジスタ
３０ 水平レジスタ
４０ フローティングディフュージョン部
５０ 出力アンプ
６０ Ａ／Ｄ変換部
７０ リセット部
８０ リセットパルス生成部
９０ 基板バイアス生成部
【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換する光電変換部を有する複数の画素部と、
前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、
前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、
リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、
前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、
を備える撮像装置。
【請求項２】
前記リセット部が有するトランジスタに供給する第１バイアス電圧及び前記第１バイアス電圧より低い第２バイアス電圧を生成するバイアス生成部を有し、
前記リセットパルス生成部は、前記バイアス生成部が前記第１バイアス電圧を生成する場合に前記第２リセットパルスを生成し、前記第２バイアス電圧を生成する場合に前記第１リセットパルスを生成する請求項１に記載の撮像装置。
【請求項３】
前記第１バイアス電圧及び第２バイアス電圧に基づき、前記第１のＬｏｗレベル及び前記第２のＬｏｗレベルを生成するＬｏｗレベル生成部を有する請求項１に記載の撮像装置。
【請求項４】
前記第２リセットパルスは、前記第１リセットパルスよりパルス幅が狭い請求項１に記載の撮像装置。
【請求項５】
撮像装置と、
前記光電変換部に前記入射光を導く光学レンズと、
前記電気信号を処理する信号処理回路と、を備え
前記撮像装置は、
入射光を信号電荷に変換する光電変換部を有する複数の画素部と、
前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、
前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、
リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、
前記画素の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、
を備える電子機器。
【請求項１】
入射光を信号電荷に変換する光電変換部を有する複数の画素部と、
前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、
前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、
リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、
前記画素部の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、
を備える撮像装置。
【請求項２】
前記リセット部が有するトランジスタに供給する第１バイアス電圧及び前記第１バイアス電圧より低い第２バイアス電圧を生成するバイアス生成部を有し、
前記リセットパルス生成部は、前記バイアス生成部が前記第１バイアス電圧を生成する場合に前記第２リセットパルスを生成し、前記第２バイアス電圧を生成する場合に前記第１リセットパルスを生成する請求項１に記載の撮像装置。
【請求項３】
前記第１バイアス電圧及び第２バイアス電圧に基づき、前記第１のＬｏｗレベル及び前記第２のＬｏｗレベルを生成するＬｏｗレベル生成部を有する請求項１に記載の撮像装置。
【請求項４】
前記第２リセットパルスは、前記第１リセットパルスよりパルス幅が狭い請求項１に記載の撮像装置。
【請求項５】
撮像装置と、
前記光電変換部に前記入射光を導く光学レンズと、
前記電気信号を処理する信号処理回路と、を備え
前記撮像装置は、
入射光を信号電荷に変換する光電変換部を有する複数の画素部と、
前記信号電荷を蓄積し、信号電圧に変換するフローティングディフュージョン部と、
前記信号電圧をデジタル信号に変換するアナログ・デジタル変換部と、
リセットパルスが入力されることで、前記フローティングディフュージョン部に蓄積された信号電荷を破棄するリセット部と、
前記画素の信号電荷をそれぞれ信号電圧に変換する第１モードの場合、第１のＬｏｗレベルを有する第１のリセットパルスを生成し、前記複数の画素の信号電荷を加算して前記信号電圧に変換する第２モードの場合、前記第１のＬｏｗレベルより低い第２のＬｏｗレベルを有する第２のリセットパルスを生成して、前記リセット部に供給するリセットパルス生成部と、
を備える電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−１１０７０５（Ｐ２０１３−１１０７０５Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５６４２８（Ｐ２０１１−２５６４２８）
【出願日】平成２３年１１月２４日（２０１１．１１．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２４日（２０１１．１１．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]