映像信号処理装置
【課題】 必ずしも色副搬送波と位相同期しないサンプリングクロックを用いて、精度良くＹＣ分離を行う映像信号処理装置を得る。
【解決手段】 色副搬送波の瞬時位相を検出するＤＰＬＬ３と、ＤＰＬＬ３で検出した色副搬送波の瞬時位相に基づいて、所定の周期で位相の基準点を設定し、設定された位相の基準点とサンプリングクロックとの位相差を検出すると同時に、各サンプリング点のサンプリング位相を検出するタイミング生成回路４と、タイミング生成回路４で検出された位相差だけ映像信号を遅延させる遅延フィルタ５を備え、遅延フィルタ５の出力である映像信号をメモリに書き込み、メモリから読み出したデータをＹＣ分離回路１７に供給する。
【解決手段】 色副搬送波の瞬時位相を検出するＤＰＬＬ３と、ＤＰＬＬ３で検出した色副搬送波の瞬時位相に基づいて、所定の周期で位相の基準点を設定し、設定された位相の基準点とサンプリングクロックとの位相差を検出すると同時に、各サンプリング点のサンプリング位相を検出するタイミング生成回路４と、タイミング生成回路４で検出された位相差だけ映像信号を遅延させる遅延フィルタ５を備え、遅延フィルタ５の出力である映像信号をメモリに書き込み、メモリから読み出したデータをＹＣ分離回路１７に供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、コンポジット映像信号を輝度信号および搬送色信号に分離する手段を備えた映像信号処理装置に関するものであり、特にコムフィルタを利用するＹＣ分離回路に関するものである。
【背景技術】
【０００２】
アナログ放送におけるカラーテレビジョンの標準方式としては、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭの３種類が存在している。いずれの方式においても、映像信号は輝度信号（以下、「Ｙ信号」と書く）と搬送色信号（以下、「Ｃ信号」と書く）が周波数多重されたコンポジット映像信号の形で伝送される。このため、受像機側ではこれら二つの信号を分離する「ＹＣ分離」と呼ばれる処理が必要になる。
【０００３】
ＹＣ分離では、一般的にライン遅延、フレーム遅延を利用したコムフィルタが用いられる。コムフィルタは映像信号の色副搬送波周波数、水平周波数、および垂直周波数の比を利用して、コンポジット映像信号からＹ信号とＣ信号を分離する。例えばＮＴＳＣ方式では、色副搬送波周波数は水平周波数の２２７．５倍であるため、１ライン前(水平周期の１周期分だけ前の時点)と比べると色副搬送波位相は１８０度シフトしていることになる。したがって、垂直方向に変化のない画像では、Ｙ信号の振幅は１ライン前と同じであるのに対して、Ｃ信号の振幅は１ライン前と正負が逆転した形になる。このような場合、遅延のないコンポジット映像信号と、１ライン遅延させたコンポジット映像信号との和を２で割ればＹ信号が得られ、差を２で割ればＣ信号が得られることになる。以下では、ライン遅延を利用したコムフィルタをラインコムフィルタと書く。ラインコムフィルタは１ライン遅延信号を単純に加減算するものだけではなく、様々なものが存在する（例えば、特許文献１参照）。
【０００４】
また、前述のＮＴＳＣ方式では、色副搬送波周波数は垂直周波数の５９７１８．７５倍であるため、２フィールド前(垂直周期の２周期分だけ前の時点)と比べるとやはり色副搬送波位相が１８０度シフトしていることになる。したがって、時間方向に動きのない静止画像では、遅延のないコンポジット映像信号と２フィールド遅延させたコンポジット映像信号を用いて、ラインコムフィルタと同様の演算でＹ信号とＣ信号を分離することができる。２フィールドは１フレームに相当するため、フレーム遅延を利用したコムフィルタをフレームコムフィルタと言うことがある。以下では、奇数フィールド遅延を含め、１ライン遅延と比較して十分大きな遅延を総称してフレーム遅延と呼び、このようなフレーム遅延を利用したコムフィルタをフレームコムフィルタと呼ぶことにする。フレームコムフィルタは、前述したように静止画像では精度の良いＹＣ分離を行うが、動きの多い画像ではＹＣ分離性能が劣化する。このためフレームコムフィルタを利用するＹＣ分離回路ではフレーム遅延させた映像信号を用いて映像信号の時間的な変化を検出する動き検出回路を併用するのが一般的であり、動き検出回路で大きな動きが検出されるほど、フレームコムフィルタの働きを弱めるなどの処理が行われる。フレームコムフィルタおよび動き検出回路の例としては特許文献２に従来例として記載されているものなどがある。
【０００５】
ＰＡＬ方式では、ほぼ２ラインごとに色副搬送波位相が１８０度シフトし、また２フレームごとにも色副搬送波位相が１８０度シフトするため、ＮＴＳＣ方式と同様にラインコムフィルタ、フレームコムフィルタを用いてＹＣ分離を行うことができる（例えば、特許文献３）。ＳＥＣＡＭ方式では一般的にコムフィルタは用いられないが、３ラインごと、１フィールドごとに色副搬送波位相が１８０度シフトするため、理論的にはＹＣ分離にラインコムフィルタ、フレームコムフィルタを適用することが可能である。
【０００６】
これら従来のＹＣ分離回路では、サンプリングクロックの周波数を色副搬送波周波数の整数倍とすることが多い。たとえばＮＴＳＣ方式において、サンプリング周波数を色副搬送波周波数の４倍とすれば、９１０クロックごと、４７７７５０クロックごとに色副搬送波位相が１８０度シフトするサンプリング点が得られる。このように色副搬送波に位相同期したクロックを生成するためには、アナログＰＬＬ（位相同期ループ）を用いて水晶振動子の発振周波数を制御するのが一般的である。以下、色副搬送波に位相同期したクロックをバーストロッククロックと呼ぶ。
【０００７】
これに対して、色副搬送波と必ずしも位相同期しないサンプリングクロックを用いてＹＣ分離を行う方式がある。特に固定周波数のサンプリングクロックを用いる場合には、アナログＰＬＬが不要になるなど有利な点がある。しかし、サンプリングクロックがバーストロッククロックでない場合には、サンプリング間隔と色副搬送波周期の間に相関がないため、あるサンプリング点の正確に１ライン前、または１フレーム前に相当するサンプリング点が存在しない可能性がある。たとえばＮＴＳＣ方式のＹＣ分離回路において、サンプリング周波数が色副搬送波周波数の４倍よりも１００ｐｐｍだけ高い周波数である場合を考える。このとき１ライン遅延は９０９．９０９クロック遅延に相当し、あるサンプリング点の正確に１ライン前の映像信号は９０９クロック前と９１０クロック前のサンプリング点の間に存在することになる。同様にして１フレーム遅延は４７７７０２．２２５クロック遅延に相当し、あるサンプリング点の正確に１フレーム前の映像信号は、４７７７０２クロック前と４７７７０３クロック前の間に存在することになる。このようにサンプリングクロックがバーストロッククロックでない場合には、正確に１ライン遅延、１フレーム遅延の映像信号を得るために何らかの工夫が必要となる。
【０００８】
特許文献４は固定周波数のサンプリングクロックを用いてＹＣ分離を行う映像信号処理装置の一例である。この方式では、２７ＭＨｚクロックでコンポジット映像信号をサンプリングした後、色副搬送波周波数の４倍の周波数にサンプリングレートを変換する。変換後の映像信号はバーストロッククロックでサンプリングされた映像信号と同等であるから、この映像信号を１ラインまたは１フレーム遅延させることで、正確に１ライン前または１フレーム前の映像信号を得ることができる。
【０００９】
一方、特許文献５は、サンプリングレートを変えずにＹＣ分離を行う映像信号処理装置の例を示している。この場合、サンプリングレート変換に伴う映像信号のひずみが小さくなる。この方式では、映像信号を固定周波数のサンプリングクロック単位でほぼ１フレーム遅延させ、遅延させた映像信号をさらに補間フィルタに通すことで２つのサンプリング点の間にある映像信号を生成し、各サンプリング点の正確に１フレーム前の映像信号を得ている。２フレーム遅延を実現する場合も同様であり、補間フィルタをもう１つ別に用意することによって、正確に２フレーム前の映像信号を得ることができる。
【００１０】
【特許文献１】特許第３２９９８１０号公報（第２５−２９頁、第１図）
【特許文献２】特許第３４６４２９１号公報（第４−５頁、第１６図）
【特許文献３】米国特許第４８３３５２６号明細書（第５−７頁、第１図）
【特許文献４】特開２００２−３１５０１８号公報（第４−７頁、第１図）
【特許文献５】特開２００４−００７２４７号公報（第４−９頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら前述の特許文献５では、１フレーム遅延と２フレーム遅延の合計２種類の映像信号を得ることしか想定されていない。ラインコムフィルタを使用するためには、正確にライン遅延させた映像信号を得る必要があるが、この手段については示されていない。また、フレームコムフィルタの入力として、フレーム遅延させた映像信号をさらに１ライン以上遅延させたものを用いることがあるが、この場合についても正確に遅延させた映像信号を得る手段が示されていない。仮に特許文献５の考え方を拡張して、映像信号の遅延の種類だけ補間フィルタを用意したとすると、補間フィルタの数が多くなり、回路規模が大きくなってしまう。
【００１２】
また、映像信号の中にはＶＴＲ再生信号など色副搬送波周波数、水平周波数、および垂直周波数の比がＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ各方式の規格通りになっていない非標準信号が存在する。ＮＴＳＣ方式について言えば、色副搬送波周波数が水平周波数の２２７．５倍からずれている場合などが非標準信号にあたる。このような場合にはフレームコムフィルタを用いて正しくＹＣ分離をすることが困難であるため、非標準信号検出を行ってフレームコムフィルタの動作を停止させる必要があるが、特許文献４および特許文献５では非標準信号検出を行う手段については示されてない。
【００１３】
本発明は上記のような課題を解決するためになされたもので、必ずしも色副搬送波と位相同期しないサンプリングクロックを用いてＹＣ分離を行う映像信号処理装置において、小さな回路規模で正確にライン遅延およびフレーム遅延させた映像信号を得ること、および少ない追加回路で非標準信号検出回路を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明は、上述のような課題を解消するためになされたもので、
クロック信号によりサンプリングされた映像信号から輝度信号と搬送色信号を分離する映像信号処理装置において、
前記搬送色信号の生成に用いられた色副搬送波の瞬時位相に相当する値を検出する色副搬送波位相検出手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、所定の周期ごとに色副搬送波位相の基準点を生成する基準点生成手段と、
前記基準点生成手段で生成された前記基準点と前記クロック信号の位相差を１クロック周期未満の単位で検出する位相差検出手段と、
前記位相差検出手段で検出された前記位相差に基づいて各サンプリング点の映像信号を遅延させる遅延手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、前記遅延手段で遅延させた映像信号のサンプリング位相を検出するサンプリング位相検出手段と、
前記遅延手段で遅延させた映像信号を記憶する記憶手段と、
前記サンプリング位相検出手段で検出されたサンプリング位相に基づいて前記記憶手段に対する映像信号の書き込みおよび読み出しを制御するメモリ制御手段と、
少なくとも前記記憶手段から読み出された映像信号を利用して、輝度信号と搬送色信号を生成するＹＣ分離手段と
を備えたことを特徴とする映像信号処理装置を提供する。
【発明の効果】
【００１５】
本発明では、色副搬送波位相の基準点とクロック信号との位相差に基づいて映像信号を遅延させる遅延手段を、記憶手段の前段に配置したので、必ずしも色副搬送波と位相同期しないクロックを用いた場合であっても、記憶手段から正確にライン遅延およびフレーム遅延させた映像信号を得ることができ、ラインコムフィルタおよびフレームコムフィルタを用いて精度良くＹＣ分離ができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
図１はこの発明の実施の形態１である映像信号処理装置の構成を示す図である。
【００１７】
図示の映像信号処理回路は、入力端子１に供給されるディジタルコンボジット映像信号を受けてこれを処理するものであり、同期分離回路２と、ディジタルＰＬＬ（以下、「ＤＰＬＬ」と言う）３と、タイミング生成回路４と、遅延フィルタ５と、フレームメモリコントローラ６と、第１乃至第３のフレームメモリ７、８、９と、ラインメモリコントローラ１０と、第１乃至第６のラインメモリ１１〜１６と、ＹＣ分離回路１７とを有する。これらの回路は、ディジタル信号を扱うものであって、特に断らない限り、所定のクロック周波数で動作する。
【００１８】
入力端子１からはディジタルコンポジット映像信号が入力される。このディジタルコンポジット映像信号は、アナログコンポジット映像信号を所定のサンプリング周波数でサンプリングすることにより得られたものである。このサンプリング周波数は、図１に示す諸回路の動作に用いられるクロックの周波数と同期している。
同期分離回路２は、入力端子１から入力された映像信号から水平同期信号と垂直同期信号を分離する。ＤＰＬＬ３は、入力端子１から入力された映像信号と同期分離回路２で分離された水平同期信号を用いて、映像信号の水平帰線消去期間に重畳されている色副搬送波位相の基準を示す信号を分離し、各サンプリング点における色副搬送波の瞬時位相を検出する。ＮＴＳＣ、ＰＡＬ方式ではカラーバースト信号が色副搬送波位相の基準を示す信号であり、ＳＥＣＡＭ方式では無変調の色副搬送波信号が色副搬送波位相の基準を示す信号に相当する。ＤＰＬＬ３の内部構成については後述する。
【００１９】
タイミング生成回路４は、ＤＰＬＬ３で検出した色副搬送波の瞬時位相に基づいて、所定の周期で色副搬送波位相の基準点を設定し、設定された色副搬送波位相の基準点とサンプリングクロックとの位相差をサンプリングクロックの１周期未満の単位で検出すると同時に、ＤＰＬＬ３で検出した色副搬送波の瞬時位相に基づいて、各サンプリング点のサンプリング位相を検出する。
タイミング生成回路４の詳細については後述する。
遅延フィルタ５は、タイミング生成回路４で検出された色副搬送波位相の基準点とサンプリングクロックとの位相差に基づいて映像信号を遅延させる遅延手段として用いられている。
【００２０】
フレームメモリコントローラ６は、タイミング生成回路４で検出した各サンプリング点のサンプリング位相に基づいて、第１のフレームメモリ７、第２のフレームメモリ８および第３のフレームメモリ９に対する映像信号の書き込み、読み出しの制御を行う。
フレームメモリコントローラ６は遅延フィルタ５で遅延させた映像信号を、第１のフレームメモリ７、第２のフレームメモリ８、第３のフレームメモリ９のいずれか１つのフレームメモリに書き込む。映像信号の読み出しは、書き込みが行われていない残りの２つのフレームメモリに対して行われる。１フレームごとに書き込みを行うフレームメモリを切り替えるとすれば、書き込みを行っていない２つのフレームメモリから１フレーム遅延および２フレーム遅延の映像信号を読み出すことができる。フレームメモリから読み出された１フレーム遅延および２フレーム遅延の映像信号は、フレームメモリコントローラ６を介してラインメモリコントローラ１０に出力される。
【００２１】
ラインメモリコントローラ１０は、タイミング生成回路４で検出した各サンプリング点のサンプリング位相に基づいて、第１のラインメモリ１１、第２のラインメモリメモリ１２、第３のラインメモリ１３、第４のラインメモリメモリ１４、第５のラインメモリ１５、および第６のラインメモリメモリ１６に対する映像信号の書き込み、読み出しの制御を行う。第１のラインメモリ１１、第２のラインメモリ１２、および第３のラインメモリ１３にはラインメモリコントローラ９を介して遅延フィルタ５で遅延させた映像信号が書き込まれる。一方、第４のラインメモリ１４、第５のラインメモリ１５、および第６のラインメモリ１６には、フレームメモリコントローラ６から出力される１フレーム遅延の映像信号が書き込まれる。ラインメモリコントローラ１０は第１のラインメモリ１１、第２のラインメモリ１２、および第３のラインメモリ１３の３つのラインメモリを用いて、前述したフレームメモリコントローラ６と同様な制御により、１ライン遅延の映像信号と２ライン遅延の映像信号を得る。また、第４のラインメモリ１４、第５のラインメモリ１５、および第６のラインメモリ１６の３つのラインメモリを用いて、１フレーム遅延の映像信号をさらに１ライン遅延させた映像信号（以下、「１フレーム＋１ライン遅延の映像信号」などと書く）と、さらに２ライン遅延させた映像信号（以下、「１フレーム＋２ライン遅延の映像信号」などと書く）を得る。
このように、フレームメモリ７〜９、及びラインメモリ１１〜１６が、遅延フィルタ５で遅延させた映像信号を記憶する記憶手段として用いられている。
フレームメモリコントローラ６から出力された２フレーム遅延の映像信号は、ラインメモリコントローラ９を介してＹＣ分離回路１６に出力される。ラインメモリコントローラ９からＹＣ分離回路１６に出力される映像信号は、０ライン遅延、１ライン遅延、２ライン遅延、１フレーム遅延、１フレーム＋１ライン遅延、１フレーム＋２ライン遅延、２フレーム遅延の合計７種類の映像信号である。
【００２２】
ＹＣ分離回路１６はこれら７種類の映像信号を用いて、Ｙ信号およびＣ信号を生成し、出力端子１７および出力端子１８からそれぞれ出力する。
【００２３】
次に図２を用いて、ＤＰＬＬ３の内部構成を説明する。
【００２４】
バーストゲート２２は、入力端子２１から入力された水平同期信号に基づいて、入力端子２０から入力された映像信号の水平帰線消去期間に重畳されているカラーバースト信号（または無変調の色副搬送波信号）を分離する。位相比較器２３はバーストゲート２２の出力信号と正弦波ＲＯＭ２６から出力される正弦波との位相誤差を検出し、ループフィルタ２４に出力する。ループフィルタ２４は位相比較器２３で検出された位相誤差を平滑化し、フェーズアキュムレータ２５に対する制御値を生成する。フェーズアキュムレータ２５はループフィルタ２４で生成された制御値に、ＤＰＬＬ３の自走発振周波数に対応する定数値を加算したものを１クロックごとに積算して、０度から３６０度までの位相値を生成する。
【００２５】
たとえばある時間において、フェーズアキュムレータ２５の出力である位相値が２５０度であったとする。ループフィルタ２４の出力である制御値が１度で一定であり、フェーズアキュムレータ２５で加算される定数値が４５度であったとすると、１クロック後のフェーズアキュムレータ２５の出力は２９６度となり、２クロック後では３４２度、３クロック後では２８度、４クロック後では７４度などとなる。
【００２６】
フェーズアキュムレータ２５から出力される位相値は、正弦波ＲＯＭ２６および出力端子２７に出力される。正弦波ＲＯＭ２６は入力値ｗに対してｓｉｎ（ｗ）を出力する回路である。
【００２７】
ここで出力端子２７から出力される位相値が色副搬送波の瞬時位相に対応する値であることを示す。位相比較器２３で検出される位相誤差が定常的に０であるときには、カラーバースト信号（または無変調の色副搬送波信号）と正弦波ＲＯＭ２６で発生した正弦波発振は位相同期していると考えられる。したがって、このとき正弦波ＲＯＭ２６の入力である位相値はカラーバースト信号（または無変調の色副搬送波信号）の瞬時位相に等しいと考えられる。カラーバースト信号は色副搬送波信号の基準位相を示す信号であるから、出力端子２７から出力される位相値も、色副搬送波位相に対応した値になっていると考えられる。厳密に言うと、出力端子２７から出力される位相値は色副搬送波位相に対して一定の位相誤差を持っている可能性があるが、実際にはこの位相誤差は回路の動作上問題にならないので、以下では出力端子２７から出力される位相値が色副搬送波の瞬時位相そのものであるものとして扱う。
【００２８】
このようにＤＰＬＬ３が、搬送色信号（Ｃ）の生成に用いられた色副搬送波の瞬時位相に相当する値（図４（ｂ））を検出する色副搬送波位相検出手段を構成している。
【００２９】
なお、ＰＡＬ方式の場合には、カラーバースト信号の位相はＮＴＳＣ方式とは違って一定ではなく、１ラインごとに交互に＋９０度または−９０度だけ変化する。したがってＰＡＬ方式では、位相比較器２３で検出される位相誤差が１ラインごとに＋４５度、−４５度と交互に変わる状態を、カラーバースト信号と正弦波ＲＯＭ２６で発生した正弦波発振が位相同期している状態であると考えればよい。
【００３０】
ＳＥＣＡＭ方式の場合には互いに周波数の異なる２種類の色副搬送波が１ラインごとに切り替わるが、この場合にはたとえば１種類の色副搬送波につき１個のＤＰＬＬを使用することで対応できる。また、ＳＥＣＡＭ方式では３ラインごとに色副搬送波が１８０度反転するため、ＤＰＬＬを色副搬送波に位相同期させるにはライン判別を行い、反転している色副搬送波位相を補正することが望ましい。
【００３１】
さらに図３を用いて、タイミング生成回路４の内部構成について説明する。
【００３２】
ＤＰＬＬ３によって検出された色副搬送波の瞬時位相は、入力端子２８を介して、位相差検出回路２９、基準点生成回路３０、および第１のカウンタ３１に入力される。
基準点生成回路３０は、色副搬送波の瞬時位相（色副搬送波位相検出手段（３）の検出結果）に基づいて、所定の周期（ほぼ一定の周期）で色副搬送波位相の基準点を生成乃至設定する基準点生成手段として用いられている。基準点生成回路３０は新しい基準点を設定するたびに第１のカウンタ３１および位相差検出回路２９に対してタイミングパルスを出力する。
第１のカウンタ３１はサンプリングクロックをカウント入力端子Ｃで受け、１クロックごとに１カウントアップし、基準点生成回路３０からタイミングパルスをリセット入力端子Ｒで受け、該タイミングパルスが出力されるたびにカウント値をリセットする回路である。第１のカウンタ３１におけるカウント値は、出力端子Ｑから出力される。
位相差検出回路２９は、タイミングパルスが出力されたときの色副搬送波位相と、基準点と同時または基準点の直後に現われるサンプリング点における色副搬送波位相との位相差に基づいて、遅延フィルタ５で用いる映像信号の遅延量を計算する回路である。後の説明から分るように、位相差検出回路２９は、基準点生成回路３で生成された基準点とサンプリング用クロック信号の位相差を１クロック周期未満の単位で検出する。
位相差検出回路２９で算出した遅延量は出力端子３２を介して遅延フィルタ５に出力される。また、第１のカウンタ３１のカウント値は出力端子３３を介してラインメモリコントローラ１０およびフレームメモリコントローラ６に出力される。ラインメモリコントローラ１０およびフレームメモリコントローラ６では、第１のカウンタ３１のカウント値は映像信号のサンプリング位相を示す値として用いられる。
【００３３】
第１のカウンタ３１が、ＤＰＬＬ３で検出された色副搬送波の瞬時位相（色副搬送波位相検出手段（３）の検出結果）に基づいて、遅延フィルタ５で遅延させた映像信号のサンプリング位相を検出する手段（サンプリング位相検出手段）として用いられている。
【００３４】
以下、実施の形態１である映像信号処理装置の動作を、図面を参照して具体的に説明する。
【００３５】
説明に際して、サンプリングクロック周波数をｆｓ、色副搬送波周波数をｆｓｃ、水平周波数をｆｈ、垂直周波数をｆｖと書く。実施の形態１では特にｆｓ＝２７ＭＨｚとし、ｆｓｃ＝２２７．５×ｆｈ、ｆｈ＝２６２．５×ｆｖが成り立つ標準的なＮＴＳＣ方式の映像信号を処理する場合について考える。
【００３６】
なお、ＮＴＳＣ方式においてはｆｓｃ＝３．５７９５４５ＭＨｚが標準値であり、このときｆｓ＝１７１６×ｆｈが成り立つ。したがって標準的なＮＴＳＣ方式の映像信号では、１７１６クロックごとに色副搬送波位相が１８０度シフトするサンプリング点が見つかることがわかる。ただし実際の映像信号では常にｆｓ＝１７１６×ｆｈの関係が成り立つとは限らない。そこで、基準点生成回路３０が設定する基準点は、前回設定した基準点から１７１２クロック以上経過しており、かつ前回設定した基準点に対して色副搬送波位相が１８０度シフトしている点であるとする。さらに基準点における色副搬送波の瞬時位相は０度または１８０度のいずれかであるとする。この条件の下では、ｆｓが２７ＭＨｚから多少ずれていたり、ｆｓｃがＮＴＳＣ方式の標準値から多少ずれている場合でも、ｆｓ＜８×ｆｓｃが成り立つ限り、前回設定した基準点から１７１２クロック以上１７２０クロック未満経過する間に必ず新しい基準点を設定することができる。なお、色副搬送波の瞬時位相が０度または１８０度となる点がサンプリング点と正確に一致するとは限らないため、通常、基準点は２つのサンプリング点の間に存在している。
【００３７】
ここで、タイミング生成回路４の動作について図４を用いて説明する。図４（ａ）はサンプリングクロック、図４（ｂ）は入力端子２８から入力される色副搬送波の瞬時位相を表わすデータ、図４（ｃ）は瞬時位相を表わすデータの最上位ビット、図４（ｄ）は第１のカウンタ３１のカウント値、図４（ｅ）は上記カウント値の下位１１ビット（Ｔ）の値、図４（ｆ）は上記カウント値の最上位ビット（Ｂ）、図４（ｇ）は位相差検出回路２９で算出された映像信号の遅延量、図４（ｈ）は基準点生成回路３０が出力するタイミングパルスを示す。
【００３８】
今仮に入力端子２８から入力される色副搬送波の瞬時位相が１０ビットで表されているとし、１０ビット値の５１２が位相に換算して１８０度に対応しているとする。基準点生成回路３０は、第１のカウンタ３１のカウント値の下位１１ビットの値が１７１２以上であり、かつ入力端子２８から入力される色副搬送波の瞬時位相の最上位ビットの値が変化した時にタイミングパルスを出力するとする。これは基準点が設定されるタイミングに対応している。第１のカウンタ３１は１２ビットカウンタであり、１クロックごとに１カウントアップし、基準点生成回路３０がタイミングパルスを発生するたびにカウント値をリセットする。リセット値は、タイミングパルスが発生したときのカウント値が２０４８未満であったときには２０４８、２０４８以上であったときには０であるとする。位相差検出回路２９は、タイミングパルスが出力されたときの色副搬送波の瞬時位相の下位９ビットの値に（ｆｓ÷ｆｓｃ）に相当する値を乗算し、さらに１６で割った値を遅延フィルタ５で用いる遅延量として出力端子３２を介して出力する。
【００３９】
図４において、色副搬送波の瞬時位相は１クロックにつき常に１３６だけ増加するとしている。これは色副搬送波周波数がサンプリングクロック周波数の１０２４分の１３６倍、すなわち３．５８５９３７５ＭＨｚである場合に相当する。さらに初期状態において色副搬送波の瞬時位相が０であり、この時点において最初の基準点が設定され、このとき第１のカウンタ３１のカウント値が３７６１であったとする。
【００４０】
初期状態が上記のようであったとき、最初の基準点が設定されてから１クロック後に第１のカウンタ３１のカウント値はタイミングパルスによって０にリセットされ、それから１７１２クロック後に１７１２となる。このとき色副搬送波の瞬時位相は５２０になっており、１０ビットで表されている色副搬送波の瞬時位相の最上位ビットは０から１に変化している。したがってカウント値が１７１２となったときに基準点生成回路３０はタイミングパルスを生成する。このようにして２番目の基準点は、第１のカウンタ３１のカウント値が１７１１であるときと１７１２であるときの間に検出される。
【００４１】
次のクロックサイクルではタイミングパルスを受けて、第１のカウンタ３１のカウント値は２０４８にリセットされる。同様に位相差検出回路２９は５２０という１０ビット値の下位９ビットである８に（ｆｓ÷ｆｓｃ）を乗じて１６で割った値を出力する。最初の仮定より（ｆｓ÷ｆｓｃ）＝（１０２４÷１３６）であるため、位相検出回路２９の出力値は３となる（小数点以下切り捨て）。このことは２番目の基準点とサンプリングクロックの立ち上がりエッジの位相差がサンプリングクロックの周期に換算して約６４分の３クロックであることを示している。なお、ｆｓｃとｆｓの比は両者の周波数を何らかの手段で検出した値を用いても良いが、あらかじめ決めておいた定数を用いても良い。たとえばＮＴＳＣ方式の標準値を用いて、常に（ｆｓ÷ｆｓｃ）＝（２７÷３．５７９５４５）として計算したとしても演算精度にそれほど悪影響を与えない。
【００４２】
位相差検出回路２９が算出した遅延量を受けて、遅延フィルタ５は第２の基準点が検出されてから第３の基準点が検出されるまでの間、各サンプリング点の映像信号を６４分の３クロックだけ遅延させる。遅延フィルタは一種の補間フィルタであり、クロック間の映像信号を補間によって作り出すフィルタであるとも考えられる。一般的に標本化関数や高次多項式を用いると精度の良い補間ができるが、線形補間などを併用しても良い。
【００４３】
同様にして、第２の基準点が検出されたことを示すタイミングパルスが発生してから１７１３クロック後に第１のカウンタ３１のカウント値は３７６０となり、色副搬送波の瞬時位相は１６となる。このときカウント値の下位１１ビットは１７１２であり、色副搬送波の瞬時位相の最上位ビットは１から０に変化しているから、このタイミングで基準点生成回路３０は３番目の基準点を検出したことを示すタイミングパルスを発生する。３番目の基準点は第１のカウンタ３１のカウント値が３７５９であるときと３７６０であるときの間にあり、直後に現われるサンプリングクロックとの位相差は１０ビット値の色副搬送波位相に換算して１６となる。このときの遅延量は、前述した計算法によって、サンプリングクロック周期に換算して６４分の７クロックとなる。遅延フィルタ５は第３の基準点が検出されてから第４の基準点が検出されるまでの間、各サンプリング点の映像信号を６４分の７クロックだけ遅延させる。タイミングパルスを発生した次のクロックで第１のカウンタ３１のカウント値は０にリセットされる。
【００４４】
以下同様にして４番目以降の基準点が検出される。
【００４５】
次にラインメモリコントローラ１０の動作を図５、６を用いて説明する。図５、６は時系列で並んでいる各サンプリング点をＸ座標とＹ座標を用いて二次元的に表したものである。Ｘ座標は０から１７１５までの整数値を取り、Ｙ座標は０以上の整数値を取るとする。
遅延後の各サンプリング点は図の格子点に対応し、Ｘ座標およびＹ座標によって識別できる。座標（Ｘ，Ｙ）＝（ｘ，ｙ）にある遅延後のサンプリング点は、（Ｘ，Ｙ）＝（０，０）にある遅延後のサンプリング点の（ｘ＋ｙ×１７１６）クロック後のサンプリング点（（Ｘ，Ｙ）＝（０，０）にあるサンプリング点から（ｘ＋ｙ×１７１６）クロック経過した時点）に対応する。各格子点の右上にある数字は、第１のカウンタ３１のカウント値であり、遅延フィルタ５で遅延させた映像信号のサンプリング位相を示す値である。図では以後の説明を簡単にするため、１２ビット値であるサンプリング位相の最上位ビットの値を括弧の中に示し、残りの下位１１ビットの値を最上位ビットの左側に示している。以下、サンプリング位相の最上位ビットを基準位相と呼び、記号Ｂで表す。またサンプリング位相の下位１１ビットを位相オフセットと呼び、記号Ｔで表す。各格子点の右下にある記号Ｄｎは、ｎ番目の基準点が検出されてから（ｎ＋１）番目の基準点が検出される間に遅延フィルタ５で使用された遅延量を示している。
さらに、白い丸印は実際のサンプリング点（遅延前のサンプリング点）であり、白い丸印から出ている矢印は、遅延フィルタ５によって白丸の位置にあった映像信号が矢印の先にあるサンプリング点に現われること、即ち、遅延フィルタ５によって白丸の位置にあった映像信号のサンプル値（及びその近傍のサンプル値に基いて矢印の先にあるサンプリング点の映像信号の瞬時値を遅延乃至補間により求めることを示している。なお、このように遅延乃至補間により求めた映像信号の瞬時値をもサンプル値と呼ぶ。このサンプル値が求められる点をサンプリング点と呼んでいる。
たとえば図５の左上のＡ点における映像信号は、遅延フィルタ５によって（Ｘ，Ｙ）＝（１，１）であるサンプリング点に現われる。（なお図を見やすくするため、一部の格子点ではサンプリング位相や遅延量などの記載を省略した。
【００４６】
なお、前述したタイミング生成回路４の動作では基準点を検出してから第１のカウンタ３１のカウント値がリセットされるまでに、１クロック分の遅延が存在することになるが、実際の動作ではこの１クロック分の遅延は問題にならないので、以下の図では基準点の位置を１クロックだけずらし、基準点を検出した直後（１クロック期間経過後ではなく、同じクロック期間中）にカウンタ値がリセットされるように記載している。基準点を検出してから遅延フィルタ５で用いる遅延量が計算されるまでにも１クロックの遅延が存在するが、以下の図では同様の理由から基準点が検出された直後に遅延量が計算されるように記載している。
【００４７】
最初にｆｓ＝１７１６×ｆｈが成り立つ場合を図５を用いて説明する。実施の形態１ではｆｓｃ＝２２７．５ｆｈが成り立つことを前提としているため、最初の基準点が（Ｘ，Ｙ）＝（３，０）と（Ｘ，Ｙ）＝（４，０）の間に検出された場合には、２番目以降の基準点もＸ座標が３と４の間に検出されることになる。すなわちすべての基準点は図中のＰで示した直線上に検出される。直線ＰをＸ＝ｐ（３＜ｐ＜４）と表すとき、任意のｎについてＤｎ＝４−ｐが成り立つ。すなわち、すべてのサンプリング点において同じ遅延量が用いられることがわかる。また、前述した第１のカウンタ３１の動作によって、Ｘ＝４であるサンプリング点の位相オフセットＴはすべて０となる。したがってＸが４未満であるサンプリング点ではＴ＝１７１６−Ｘ、Ｘが４以上であるサンプリング点ではＴ＝Ｘ−４となる。遅延フィルタ５で遅延させた映像信号について考えると、基準位相がＢ、位相オフセットがＴであるサンプリング点における色副搬送波の瞬時位相は（Ｂ×１８０度＋Ｔ×ｆｓｃ÷ｆｓ×３６０度）で与えられるから、ＴとＢがともに等しい２つのサンプリング点における色副搬送波の瞬時位相は同じであり、Ｔが等しく、Ｂのみが異なる２つのサンプリング点における色副搬送波の瞬時位相は互いに１８０度異なることになる。したがって、ラインメモリコントローラ１０は、Ｔの値をラインメモリに対するリード・ライトアドレスとし、Ｂの値が変化するたびにリード・ライトを行うラインメモリを切り替えるように制御すれば、ＹＣ分離回路１７で用いる１ライン遅延および２ライン遅延の映像信号が得られることになる。
【００４８】
次にラインメモリコントローラ１０において、フレームメモリコントローラ６から出力される１フレーム遅延の映像信号をさらに１ライン、および２ライン遅延させる場合を考える。今仮にフレームメモリコントローラ６から正しく色副搬送波位相が１８０度シフトしている１フレーム遅延の映像信号が出力されているとする。すなわち１フレーム遅延の映像信号として、任意の（Ｘ，Ｙ）においてＴが等しくＢのみが異なる映像信号が得られているとする。このとき１フレーム遅延の映像信号の配置は図５のＢの値を０と１で入れ替えた場合に相当するから、Ｔの値を第４のラインメモリ１４、第５のラインメモリ１５、および第６のラインメモリ１６のリード・ライトアドレスとして用い、Ｂの値が変化するたびにリード・ライトを行うラインメモリを切り替えるように制御すれば、全く同様なラインメモリの制御によって、１フレーム＋１ライン遅延、および１フレーム＋２ライン遅延の映像信号を得ることができる。
【００４９】
第１のフレームメモリ７、第５のフレームメモリ８、および第６のフレームメモリ９に対するフレームメモリコントローラ６の動作はラインメモリコントローラ１０の動作とほぼ同じである。遅延フィルタ５で遅延させた映像信号のうち、ｎ番目の基準点から（ｎ＋１）番目の基準点の間では（（ｎ ｍｏｄ ５２５）×１７１６＋Ｔ）を３つのフレームメモリに対するリード・ライトアドレスとして用い、基準点が５２５回検出されるたびにリード・ライトを行うフレームメモリを切り替えるように制御すれば、１フレーム遅延の映像信号、および２フレーム遅延の映像信号が得られる。
【００５０】
次にｆｓ＝１７１６×ｆｈが成り立たない場合について図６を用いて説明する。図６ではｆｓ＝１７１６．２５ｆｈであるとし、最初の基準点がちょうど（Ｘ，Ｙ）＝（２，０）となるサンプリング点において検出されたとする。このときＴ、ＢおよびＤｎの値は図に示したようになる。また、Ｄ０＝０、Ｄ１＝１６、Ｄ２＝３２、Ｄ３＝４８、Ｄ４＝０、Ｄ５＝１６、Ｄ６＝３２、Ｄ７＝４８である（６４が１クロック遅延に相当）。図では色副搬送波位相の基準点を図５と同じく直線Ｐで示した。図を見ると、Ｔが等しいサンプリング点に対応する白い丸印を結ぶと直線Ｐに平行な直線が得られることがわかる。なお、Ｘ座標は０から１７１５までの値しか取れないため、厳密にはＴが等しいサンプリング点に対応する白い丸印を結んだ線は有限な長さの線分の集まりとなるが、（Ｘ，Ｙ）＝（ｘ，ｙ）は（Ｘ，Ｙ）＝（ｘ−１７１６，ｙ＋１）と同じ点であるとして、途中で切断されることなく直線が引けると考える。図では特に遅延フィルタ５によってＴ＝３であるサンプリング点に一致する点を結んだ直線をＰ３で示している。直線Ｐ３はＹ＝４×（Ｘ−５）で表わされる。Ｙ＝６８４４のときはＸ＝１７１６となるが、前述したように、（Ｘ，Ｙ）＝（１７１６，６８４４）は（Ｘ，Ｙ）＝（０，６８４５）の点を指していると考える。遅延フィルタ５で遅延させる前の映像信号について考えると、（Ｘ，Ｙ）＝（ｘ，ｙ）の点の色副搬送波位相は、Ｙ座標が等しい直線Ｐ上の点（ｐ、ｙ）から、（（ｘ−ｐ）×ｆｓｃ÷ｆｓ×３６０度）によって求められる。すなわち直線Ｐに平行な直線上にある点における色副搬送波の瞬時位相はすべて等しいことがわかる。したがって遅延フィルタ５で遅延させた映像信号について考えると、同じＴの値を持つ２つのサンプリング点における色副搬送波位相は、互いに等しいか、あるいは１８０度異なるかのどちらかになる。これは図５の場合と全く同じであり、前述したようなラインメモリおよびフレームメモリのリード・ライト制御によって、ＹＣ分離回路１７で用いるライン遅延、フレーム遅延の映像信号が得られることになる。
【００５１】
このように実施の形態１である映像信号処理装置では、１つの遅延フィルタだけを用いてＹＣ分離回路１３で用いる０ライン遅延、１ライン遅延、２ライン遅延、１フレーム遅延、１フレーム＋１ライン遅延、１フレーム＋２ライン遅延、２フレーム遅延の合計７種類の映像信号を生成することが可能になっている。ライン遅延、フレーム遅延のデータがさらに増える場合であっても遅延フィルタの数は１つだけで良い。フィールド遅延（たとえば２６２ライン遅延）の映像信号が必要である場合も、フレームメモリをフィールドメモリに置き換えれば、ほとんど同様の方法でフィールド遅延の映像信号を得ることができることがわかる。
【００５２】
なお、実施の形態１ではＮＴＳＣ方式についてのみ説明したが、ＰＡＬ方式であっても同様な構成で対応できる。たとえば英国で用いられているＰＡＬ−Ｉ方式では、ｆｓｃ＝（１１３５÷４＋１÷６２５）×ｆｈ、ｆｈ＝３１２．５×ｆｖであり、ｆｓ＝２７ＭＨｚとするときｆｓ＝１７２８×ｆｈとなる。ＰＡＬ方式ではほぼ２ラインごとに色副搬送波位相が１８０度シフトするので、ＮＴＳＣ方式では１７１２クロック以上とした基準点の設定周期を３４５２以上とすれば、全く同様にしてＰＡＬ−Ｉ方式のＹＣ分離に用いるライン遅延、フレーム遅延の映像信号が得られる。また、ＰＡＬ−Ｉ方式で特に約１ライン後の色副搬送波位相が２７０度シフトした映像信号も必要である場合には、前回設定した基準点よりも１７２４クロック以上１７３２クロック未満離れた点で、最初に色副搬送波の瞬時位相が９０度または２７０度となる点を探すなどとすればよい。
【００５３】
ＳＥＣＡＭ方式においては、ｆｈ＝３１２．５×ｆｖであり、ｆｓｃは１ラインごとにｆｓｃ＝２８２×ｆｈ、ｆｓｃ＝２７２×ｆｈと切り替わる。ｆｓ＝２７ＭＨｚとするときｆｓ＝１７２８×ｆｈであり、３４５６クロック前または３４５６クロック後のいずれかに色副搬送波位相が１８０度シフトする点が存在するから、この場合も基準点の設定周期をほぼ２ラインに相当する３４５２以上とすれば良い。
【００５４】
実施の形態２．
実施の形態２は実施の形態１とは異なる内部構成のタイミング生成回路４を持つ例である。
【００５５】
図７はこの発明の実施の形態２であるタイミング生成回路４の構成を示す図である。図７において、図３と同一の符号を付したものは、同一の構成を持つブロックであり、説明を省略する。
【００５６】
図７のタイミング生成回路は、図３に示すものと概して同様であるが、シフトレジスタ３５と第２のカウンタ３６が加わっている点で異なる。第１のカウンタ３１は、図３のカウンタ３１と同じものであるが、その出力端子Ｑが（図３のように出力端子３３ではなく））シフトレジスタ３５に接続されている。同様に、位相検出回路２９も、図３の位相検出回路２９と同じものであるが、その出力が（出力端子３２ではなく）シフトレジスタ３５に接続されている。同様に、基準点生成回路３０も、図３の基準点生成回路３０と同じものであるが、その出力がシフトレジスタ３５にも接続されている。
【００５７】
シフトレジスタ３５は、図８に示すように５段のレジスタ３５ａ〜３５ｅと、レジスタ３５ａ〜３５ｅの出力を受けて、その一つを選択して出力する選択回路３５ｆと、減算回路３５ｇとを有する。減算回路は、第１のカウンタ３１のカウント値の下位１１ビットを受け、「１７１６」から第１のカウンタ３１のカウント値の下位１１ビットを減算し、減算結果を出力する。第１段のレジスタ３５ａは、減算回路３５の出力（Ｓｎ）と、位相差検出回路２９の出力（遅延量Ｄｎ）とを受ける。第２段〜第５段のレジスタ３５ｂ〜３５ｅはそれぞれ第１〜第４段のレジスタ３５ａ〜３５ｄの出力を入力とする。第１〜第５段のレジスタ３５ａ〜３５ｅは、基準点生成回路３０から出力されるタイミングパルスに応じてシフト動作を行う。基準点生成回路３０から出力されるタイミングパルスは、入力端子３４から入力される水平同期信号ととともに、選択回路３５ｆにも供給されている。
【００５８】
シフトレジスタ３５は、基準点生成回路３０においてｎ番目の基準点が検出されたことを示すタイミングパルスが出力されたときに、位相差検出回路２９の出力である６ビットの遅延量Ｄｎ、および「１７１６」から第１のカウンタ３１のカウント値の下位１１ビットを引いた値（以下、この値を「増分値」と呼び、Ｓｎと書く）を１段目のレジスタ３５ａに格納するとともに、１段目〜４段目のレジスタ３５ａ〜３５ｄに格納されている値を１段後ろのレジスタ３５ｂ〜３５ｆに移す。選択回路３５ｆは、最初は（初期状態では）３段目のレジスタ３５ｃを選択し、基準点生成回路３０からタイミングパルスが出力されるたびに、それまで選択していたレジスタよりも１段後ろのレジスタを選択し、選択されたレジスタに格納されている値を読み出して出力し、入力端子３４から入力される水平同期信号の基準エッジが検出されるたびに、１段前のレジスタを選択して選択されたレジスタに格納されている値を読み出して出力する。タイミングパルスと水平同期信号の基準エッジが同時に検出された場合には、それまで選択していたのと同じ段のレジスタを選択して、選択したレジスタに格納されている値を読み出して出力する。タイミングパルスが発生するときには各レジスタの値が１段ずつ後ろにシフトするとしたので、タイミングパルスによって１段後ろのレジスタを読みだすことになっても、読み出す値自体は変化しない。また、タイミングパルスと水平同期信号の基準エッジが同時に検出された場合には同じ段のレジスタ値を読み出すことになるが、各段のレジスタに格納されている値が１つ後ろのレジスタに移されるので、読み出す値自体は異なる値となる。読み出された値のうち、遅延量Ｄｎは出力端子３２を介して遅延フィルタ５に出力され、増分値Ｓｎは第２のカウンタ３６に出力される。
【００５９】
第２のカウンタ３６は、サンプリングクロックをそのカウント入力端子Ｃで受け、１クロックごとに１カウントアップする１２ビットカウンタである。ただし第２のカウンタ３６では１７１５の次のカウント値は２０４８であり、３７６３の次のカウント値は０であるとする。
また第２のカウンタ３６は、シフトレジスタ３５から出力される増分値Ｓｎをその加算入力端子Ａで受け、前述の水平同期信号を制御入力端子Ｂで受け、水平同期信号の基準エッジが検出されるたびに、シフトレジスタ３５から出力される増分値Ｓｎを現在のカウント値に加算する。ここで言う「加算」は、加算すべき値と同数のクロックが入力された後に現れるカウント値と等しい値に設定することを意味する。たとえば現在のカウント値がそれぞれ０、１７１４、３７６２であるときにＳｎ＝３を加算する場合には、次の値はそれぞれ３、２０４９、１となる。また、増分値Ｓｎが負の値である場合には、カウント値からＳｎの絶対値を減算する代わりに、Ｓｎの絶対値に１加算した値に相当するクロックサイクルだけカウントを停止する。たとえばＳｎ＝−２である場合には、３クロックだけカウントを停止することになる。第２のカウンタ３６のカウント値は、その出力端子Ｑから出力され、タイミング生成回路４の出力端子３３を介してフレームメモリコントローラ６、ラインメモリコントローラ１０に出力される。第２のカウンタ３６のカウント値は遅延フィルタ５で遅延させた映像信号のサンプリング位相を示している。
【００６０】
１段目乃至５段目のレジスタ３５ａ〜３５ｅが、位相差検出回路２９で検出された位相差を時系列で保持する位相差保持手段として用いられており、選択回路３５ｆが、有効映像期間外の所定のタイミングで、例えば水平同期信号の基準エッジで位相差保持手段（３５ａ〜３５ｅ）から読み出す位相差を更新する位相差選択手段として用いられている。
【００６１】
タイミング生成回路４を上記のように構成することによって、ｆｓｃ、ｆｈ、ｆｖの関係が規格通りではない非標準信号においても、精度の良いＹＣ分離ができるようになる。以下このことを説明する。
【００６２】
実施の形態１の図６を見ると、Ｔの値が１つだけ１７１６である点（Ｘ，Ｙ）＝（３，５）が存在している。ラインコムフィルタを利用するためにはＴの値が等しいサンプリング点が少なくとも２つ以上必要であるが、（Ｘ，Ｙ）＝（３，５）には等しいＴを持つ点が存在しないため、原理的にラインコムフィルタを用いることができない。したがって、（Ｘ，Ｙ）＝（３，５）の近傍のみはＹＣ分離の精度が劣化することになる。
【００６３】
ただし実施の形態１ではｆｓｃ＝２２７．５×ｆｈ、ｆｈ＝２６２．５×ｆｖが成り立つ標準的なＮＴＳＣ方式の映像信号を処理する場合であり、この場合には実施の形態１の図６で示した基準点同士を結ぶ直線Ｐと、水平同期信号の基準エッジの出現位置同士を結ぶ直線（以下、「直線Ｈ」と呼ぶ）は常に平行になる。したがって基準点が常に水平帰線消去期間内に現われるようにし、図６の（Ｘ，Ｙ）＝（３，５）のような点を表示画面に現われないようにすることは可能である。
【００６４】
しかし、ｆｓｃ＝２２７．５×ｆｈが成り立たない非標準信号では、直線Ｐと直線Ｈが平行にならないことがあり、直線Ｐの近傍に現われる図６の（Ｘ，Ｙ）＝（３，５）のような点を必ず水平帰線消去期間内に現われるようにすることはできない。
【００６５】
これに対して実施の形態２ではサンプリング位相を表す第２のカウンタ３６のカウント値が不連続になる点を水平同期信号の基準エッジになるようにしたため、有効映像期間では常にラインコムフィルタを用いることができるようになる。
【００６６】
今、ｆｓ＝１７１５．７５×ｆｈ＝２７ＭＨｚであるとし、ｆｓ＝（１７１６＋１÷３）÷２２７．５×ｆｓｃ＝１０２９８÷１３６５×ｆｓｃであるとする。このとき１７１５．７５クロックごとに水平同期信号の基準エッジが現われ、約１７１６．３３３クロックごとに色副搬送波の瞬時位相が１８０度シフトする点が現われることになる。さらにここでは最初の基準点が（Ｘ，Ｙ）＝（３，０）において検出され、最初の水平同期信号の基準エッジが（Ｘ，Ｙ）＝（５，０）において検出されたとする。シフトレジスタ３５の段数は５段とし、最初に水平同期信号の基準エッジが検出されたときのシフトレジスタ３５の出力は３段目の値であるとする。
【００６７】
図９は、直線Ｈ上またはその直後に現われるサンプリング点のＸＹ座標と、その時に検出されている増分値Ｓｎおよび遅延量Ｄｎの値と、シフトレジスタ３５の各段に格納されている値と、シフトレジスタ３５の出力となるレジスタ段を示したものである。ただし、シフトレジスタ３５の各段に格納されている値Ｓｎ、Ｄｎついては、煩雑を避けるためにｎの値で代用した。また、値がまだ格納されていないレジスタ段は空欄とした。
【００６８】
図１０は実施の形態１の図５、図６と同じく、各サンプリング点におけるＴ、Ｂの値を示すとともに、各サンプリング点における映像信号を生成するために遅延フィルタ５で用いられたＤｎの値を示したものである。ただし、実施の形態１とは異なり、Ｔ、Ｂの値は第２のカウンタ３６が生成したサンプリング位相であり、Ｄｎの値はシフトレジスタ３５が出力した値である。なお、図１０では（Ｘ，Ｙ）＝（５，２）において第２のカウンタ３６のカウント値が０であるとしている。最初の基準点が（Ｘ，Ｙ）＝（３，０）において検出され、約１７１６．３３３クロックごとに色副搬送波の瞬時位相が１８０度シフトする点が現われることから、基準点同士を結んでできる直線Ｐは、図中でＹ＝３×（Ｘ−３）で表される直線となる。同様にして最初の水平同期信号の基準エッジが（Ｘ，Ｙ）＝（５，０）において検出され、１７１５．７５クロックごとに現われることから、水平同期信号の基準エッジ同士を結んで得られる直線Ｈは、図中でＹ＝−４×（Ｘ−５）で表される直線となる。
【００６９】
以下、図９及び図１０を参照しながら、図７のタイミング生成回路４の動作を説明する。実施の形態１で述べた動作によって、第１のカウンタ３１は基準点が現われるたびに下位１１ビットの値が０にリセットされる。実施の形態２では第１のカウンタ３１の最上位ビットはどの回路からも参照されないので、ここでは第１のカウンタ３１の下位１１ビットの値を、単に第１のカウンタ３１のカウント値と書く。第１のカウンタ３１のカウント値は、最初の基準点が現われる（Ｘ，Ｙ）＝（３，０）において０となる。このとき基準点はサンプリング点上にあるからＤ１の値は０となる。Ｓ１の値は（Ｘ，Ｙ）＝（３，０）の直前における第１のカウンタ３１のカウント値を定義していないため、決定できないが、ここでは仮にＳ１＝０とする。
【００７０】
２番目の基準点が現われるのは図１０に示したように（Ｘ，Ｙ）＝（３，１）と（Ｘ，Ｙ）＝（４，１）の間の点であり、（Ｘ，Ｙ）＝（３，１）では第１のカウンタ３１のカウント値は１クロックにつき１ずつカウントアップし、１７１６になっているはずである。さらに（Ｘ，Ｙ）＝（４，１）では０にリセットされ、Ｓ２＝１７１６−１７１６＝０が検出されることになる。Ｄ２は３分の２クロックに相当し、Ｄ２＝６４÷３×２＝４２（小数点以下切り捨て）となる。
【００７１】
同様にして３番目の基準点が現われるのは（Ｘ，Ｙ）＝（３，２）と（Ｘ，Ｙ）＝（４，２）の間の点であり、（Ｘ，Ｙ）＝（３，２）における第１のカウンタ３１のカウント値は１７１５であるからＳ３＝１７１６−１７１５＝１となり、Ｄ３として３分の１クロックに相当するＤ３＝６４÷３＝２１が検出されることになる。
【００７２】
さて、３番目の水平同期信号の基準エッジは（Ｘ，Ｙ）＝（４，２）と（Ｘ，Ｙ）＝（５，２）の間の点で検出され、このとき基準点と水平同期信号の基準エッジは同数検出されているから、シフトレジスタ３５の出力は３段目のレジスタであり、図９に示したようにＤ０＝０が遅延フィルタ５に与える遅延量となる。したがって４番目の水平同期信号の基準エッジが検出されるまで、遅延フィルタは映像信号を遅延なしで通過させることになる。第２のカウンタ３６はリセットされることがないので、第１のカウンタ３１のカウント値のように基準点の位置からカウント値を決めることはできない。そこで前述のように図１０では（Ｘ，Ｙ）＝（５，２）における第２のカウンタ３６のカウント値を０と決めている。
【００７３】
４番目の基準点は（Ｘ，Ｙ）＝（４，３）に一致し、（Ｘ，Ｙ）＝（３，３）における第１のカウンタ３１のカウント値は１７１５であるからＳ４＝１７１６−１７１５＝１となり、Ｄ４＝０が検出されることになる。
【００７４】
同様にして４番目の水平同期信号の基準エッジは（Ｘ，Ｙ）＝（４，３）と（Ｘ，Ｙ）＝（５，３）の間の点で検出され、このときのシフトレジスタ３５の出力は図９より３段目のレジスタであるから、増分値としてＳ２＝０が、遅延量としてＤ２＝４２が出力されることになる。（Ｘ，Ｙ）＝（４，３）における第２のカウンタ３６のカウント値は１７１５であるから、（Ｘ，Ｙ）＝（５，３）における第２のカウンタ３６のカウント値はＳ２を加算してやはり１７１５となる。４番目の水平同期信号の基準エッジと５番目の水平同期信号の基準エッジの間では遅延フィルタ５の遅延量としてＤ２＝４２（約３分の２クロック遅延に相当）が用いられる。なお、第２のカウンタ３６において１７１５の次のカウント値は２０４８であるから、（Ｘ，Ｙ）＝（６，３）における第２のカウンタ３６のカウント値は２０４８となる。
【００７５】
以下、５番目以降の基準点および水平同期信号の基準エッジについても、同様にしてサンプリング位相Ｔ、Ｂおよび増分値Ｓｎ、遅延量Ｄｎを定めることができる。
【００７６】
ここで遅延フィルタ５によってＴ＝０であるサンプリング点に一致する点を結んだ直線Ｐ０について考える。図１０に示したように直線Ｐ０は直線Ｐと平行であるので、遅延フィルタ５によってＴ＝０であるサンプリング点に一致する点の色副搬送波位相は少なくとも図示した範囲内では等しいことがわかる。これに対して遅延フィルタ５によってＴ＝１７１３であるサンプリング点に一致する点を結んだＰ１７１３は、Ｙ＝６の前後で線が切断されていることがわかる。これはＹ＝６の前後でＰ１７１３上の点の色副搬送波位相が異なっており、Ｙ＝６前後ではＰ１７１３上の点にラインコムフィルタを適用できないことを意味している。ただし、Ｙ＝６前後におけるＰ１７１３上の点は水平同期信号の近傍の点であり、有効映像期間外の位置に相当するから、通常は表示画面上に現われることはなく、ＹＣ分離精度の劣化が表示画面の劣化につながることはない。
【００７７】
このように実施の形態２では遅延量Ｄｎが更新される点、および増分値Ｓｎによってサンプリング位相が不連続に変化する点を水平同期信号の基準エッジの位置としたため、非標準信号においても有効映像期間では常にラインコムフィルタが利用できるようになっている。
【００７８】
なお、実施の形態２では水平同期信号の基準エッジにおいて、遅延量Ｄｎが更新され増分値Ｓｎが変化するとしたが、水平同期信号を適当に遅延させて生成したタイミングパルスを用いてもよい。即ち、遅延量Ｄｎ（即ち、位相差）の更新及び増分値Ｓｎの変化が、水平同期信号の基準エッジ以外において起こるようにしても良い。但し、有効映像期間外に行わせるのが望ましい。
【００７９】
また、実施の形態２ではＮＴＳＣ方式の例について説明したが、ＰＡＬ方式やＳＥＣＡＭ方式の場合には２ラインに一度だけ、水平同期信号の基準エッジにおいて遅延量Ｄｎおよび増分値Ｓｎを更新するなどとすればよい。
【００８０】
さらに実施の形態２ではシフトレジスタ３５の段数を５段としたが、任意の段数であってよい。シフトレジスタ３５の段数が多いほど、回路規模が大きくなる代わりにｆｓｃ、ｆｈ、ｆｖの標準信号からのずれがより大きい信号に対応することができる。なお、ｆｓｃとｆｈが規格どおりでない場合には、図９に見るように、シフトレジスタ３５の出力となるレジスタ段が初期状態の３段目から際限なくずれていくが、この場合にはたとえば１フレームに１回の周期で、垂直帰線消去期間内においてシフトレジスタ３５の出力となるレジスタ段を３段目にリセットするなどとすれば良い。
【００８１】
実施の形態３．
実施の形態３では、図１０に示したような非標準信号を検出する非標準信号検出手段を設けた例である。
【００８２】
図１１はこの発明の実施の形態３である映像信号処理装置の構成を示す図である。図１１において、図１と同一の符号を付したものは、同一の機能を持つブロックであり、説明を省略する。タイミング生成回路４は実施の形態１で説明した図３のタイミング生成回路４と同じであってもよく、実施の形態２で説明した図７のタイミング生成回路４と同じものを用いてもよい。図１１では非標準信号検出回路３７を設けた点が実施の形態１、２と異なる。また、非標準信号検出のためにフレームメモリコントローラ３８は実施の形態１、２のフレームメモリコントローラ６とは異なる動作を行う。
【００８３】
非標準信号検出回路３７は同期分離回路２から出力される水平同期信号および垂直同期信号、タイミング生成回路４で検出されたサンプリング位相、フレームメモリコントローラ６から出力される１フレーム遅延および２フレーム遅延のデータを用いて非標準信号を検出し、検出結果をＹＣ分離回路１７に出力する。ＹＣ分離回路１７は、非標準信号検出回路３７の検出結果に応じて輝度信号と搬送色信号を生成する方法を変える。例えば、ＹＣ分離回路１７は非標準信号検出回路３７で非標準信号が検出された場合には、フレームコムフィルタの動作を停止し、フレームコムフィルタ以外のフィルタを用いてＹ信号とＣ信号を分離する。フレームメモリコントローラ３８は、非標準信号検出回路３７から各サンプリング点の表示画面上の位置情報を得て、これを遅延フィルタ５で遅延させた映像信号とともに、第１のフレームメモリ７、第２のフレームメモリ８、および第３のフレームメモリ９に書き込む。
【００８４】
図１２はこの発明の実施の形態３である非標準信号検出回路３７の内部構成を示す図である。図において、同期分離回路２で分離された水平同期信号は入力端子３９を介して水平カウンタ４２、垂直カウンタ４３、および第１の非標準信号検出回路４４にそれぞれ供給される。同様に同期分離回路２で分離された垂直同期信号は入力端子４０を介して垂直カウンタ４３と第１の非標準信号検出回路４４にそれぞれ供給される。また、タイミング生成回路４で検出されたサンプリング位相は入力端子４１を介して第１の非標準信号検出回路４４に供給される。
【００８５】
第１の非標準信号検出回路４４は、例えば図１３に示すように、反転検出回路４４ａと、垂直同期信号カウンタ４４ｂと、アップダウンカウンタ４４ｃと、判定回路４４ｄとを有する。
反転検出回路４４ａは、タイミング生成回路４から出力されるサンプリング位相の最上位ビットＢを受け、それが反転する度にパルス（反転検出パルス）を出力する。
垂直同期信号カウンタ４４ｂは、同期分離回路２から出力される垂直同期信号をそのカウント入力端子Ｃで受け、該垂直同期信号の基準エッジをカウントし、カウント値が１６となると（即ち、垂直同期信号の基準エッジが１６回検出されると）、検出パルスを出力する。
アップダウンカウンタ４４ｃは、同期分離回路２から出力される水平同期信号をそのアップカウント入力端子Ｕで受け、その基準エッジが検出される度に１カウントアップし、反転検出回路４４ａから出力されたパルス（反転検出パルス）をダウンカウント入力端子Ｄで受け、該パルスが入力される度に１カウントダウンし、垂直同期信号カウンタ４４ｂから出力される検出パルスをリセット入力端子Ｒで受け、該検出パルスを受けると、カウント値を０にリセットする。アップダウンカウンタ４４ｃのカウント値はその出力端子Ｑから出力され、判定回路４４ｄに入力される。
判定回路４４ｄは、アップダウンカウンタ４４ｃのカウント値が２以上または−２以下となったときに非標準信号を検出したと判定し、この判定結果を出力する。判定回路４４ｄの出力は、第１の非標準信号検出回路４４による検出結果（第１の非標準信号検出結果）として出力端子４７を介してＹＣ分離回路１７に出力される。
【００８６】
水平カウンタ４２は、サンプリングクロックをそのカウント入力端子Ｃで受け、１クロックごとに１カウントアップし、水平同期信号をそのリセット入力端子Ｒで受け、水平同期信号の基準エッジが入力されるたびにカウント値を０にリセットする。水平カウンタ４２のカウント値は表示画面上の水平表示位置に対応する値である。水平カウンタ４２のカウント値はその出力端子Ｑから出力され、非標準信号検出回路３７の出力端子４５を介してフレームメモリコントローラ３８に出力される。
垂直カウンタ４３は、水平同期信号をそのカウント入力端子Ｃで受け、水平同期信号の基準エッジが入力されるたびに１カウントアップし、垂直同期信号をそのリセット入力端子Ｒで受け、垂直同期信号の基準エッジが入力されるたびにカウント値を０にリセットする。垂直カウンタ４３のカウント値は表示画面上の垂直表示位置に対応する値である。垂直カウンタ４３のカウント値はその出力端子Ｑから出力され、非標準信号検出回路３７の出力端子４６を介して、やはりフレームメモリコントローラ３８に出力される。
【００８７】
有効映像期間生成回路４８は、水平カウンタ４２の値に基づいて水平帰線消去期間を示す１ビットの信号を生成し、出力端子４９を介してフレームメモリコントローラ３８に出力する。さらに、水平カウンタ４２の値に基づいて有効映像期間を示す１ビットの信号を生成し、第２の非標準信号検出回路５２に出力する。有効映像期間生成回路４８が設定する水平帰線消去期間と有効映像期間は互いに重ならない期間であるとし、水平帰線消去期間は有効映像期間以外の一部または全部の期間であるとする。
【００８８】
このように、水平カウンタ４２と、有効映像期間生成回路４８とで、有効映像期間を表わす２値信号を位置情報として出力する位置情報生成手段を構成しており、水平カウンタ４２と垂直カウンタ４３とで、水平同期信号及び垂直同期信号に基いて生成された表示画面上の位置を表わす多値信号を位置情報として出力する位置情報生成手段を構成しており、水平カウンタ４２及び有効映像期間生成回路４８の組合せにより構成される位置情報生成手段と、水平カウンタ４２及び垂直カウンタ４３の組合せにより構成される位置情報生成手段は、少なくとも水平同期信号に基づいて各サンプリング点の位置情報を生成する点で共通している。
【００８９】
第２の非標準信号検出回路５２は、入力端子４５から入力される１フレーム遅延の映像信号の水平帰線消去期間、および入力端子４６から入力される２フレーム遅延の映像信号の水平帰線消去期間が、有効映像期間生成回路４８で設定された有効映像期間と時間的に重なる場合に非標準信号を検出したと判定し、この判定結果を第２の非標準信号検出結果として出力端子５３を介してＹＣ分離回路１７に出力する。１フレーム遅延の映像信号および２フレーム遅延の映像信号の水平帰線消去期間は、有効映像期間生成回路４８で設定された水平帰線消去期間の情報をフレームメモリコントローラ３８を介して第１のフレームメモリ７、第２のフレームメモリ８、および第３のフレームメモリ９に書き込むことによって得られたものである。これら３つのフレームメモリに水平帰線消去期間の情報を書き込むには、水平帰線消去期間であることを示す１ビットの信号を各サンプリング点の映像信号とともに書き込むとしても良いし、水平帰線消去期間にある映像信号が表示画面に現れないことを利用して、この期間の映像信号の値を水平帰線消去期間を示す固有の値に置き換えるとしても良い。
【００９０】
第３の非標準信号検出回路５４は、入力端子４５から入力される１フレーム遅延の映像信号の水平・垂直表示位置、および入力端子４６から入力される２フレーム遅延の映像信号の水平・垂直表示位置が、水平カウンタ４２と垂直カウンタ４３によって生成された水平・垂直表示位置と一定値以上ずれている場合に非標準信号を検出したと判定し、この判定結果を第３の非標準信号検出結果として出力端子５５を介してＹＣ分離回路１７に出力する。１フレーム遅延の映像信号および２フレーム遅延の映像信号の水平・垂直表示位置は、水平カウンタ４２および垂直カウンタ４３で生成された水平・垂直表示位置の情報をフレームメモリコントローラ６を介して第１のフレームメモリ７、第２のフレームメモリ８、および第３のフレームメモリ９に書き込むことによって得られたものである。これら３つのフレームメモリに水平・垂直表示位置の情報を書き込むには、水平・垂直表示位置をあらわす信号を各サンプリング点の映像信号とともに書き込むとしても良いし、水平帰線消去期間にある映像信号が表示画面に現れないことを利用して、この期間の映像信号の値を水平・垂直表示位置をあらわす値に置き換えるとしても良い。
【００９１】
このように、非標準信号検出回路３７は３つの非標準信号検出回路を持っているとする。ＹＣ分離回路１７は３つの非標準信号検出回路のいずれか１つが非標準信号を検出したときには、フレームコムフィルタの動作を停止させるとする。
【００９２】
以下では、前記の３つの非標準信号検出回路が、ｆｓｃとｆｈが規格どおりの関係になっていない非標準信号を検出することができることを説明する。
【００９３】
図１０で見たように、非標準信号では水平同期信号の基準エッジを示す直線Ｈと色副搬送波位相の基準点を示す直線Ｐが互いに平行にならない。これは水平周期と基準点が現れる周期が異なることを意味している。したがって一定期間内における水平同期信号の基準エッジの数と基準点の数の差が等しくなければ、入力信号は非標準信号であるといえる。第１の非標準信号検出回路４４において、基準位相Ｂをあらわす最上位ビットが反転するのは新しい基準点が設定された瞬間に対応しているから、アップダウンカウンタのカウント値が２以上または−２以下になるのは、１水平期間の間に基準点が２回以上検出されたか、または２つの基準点の間に水平同期信号の基準エッジが２回以上検出されたかのいずれかの場合である。したがって第１の非標準信号検出回路４４に内蔵されているアップダウンカウンタのカウント値によって非標準信号が検出できることがわかる。
このように、第１の非標準信号検出回路４４が、水平同期信号に基づいて決まる所定の周期と、基準点生成回路３０で基準点が生成される周期との差に基づいて非標準信号を検出している。
【００９４】
また図１０の（Ｘ，Ｙ）＝（４，３）のサンプリング点は直線Ｈの近傍の点であり、水平帰線消去期間に存在する点である。（Ｘ，Ｙ）＝（４，３）は直線Ｐ上の点でもあり、このサンプリング点以降の直線Ｐ上のＸＹ座標は、次に直線Ｐと直線Ｈが互いに交わるまではＹ＝３×（Ｘ−３）と表すことができる。したがって（Ｘ，Ｙ）＝（４，３）から５２５回の基準点が設定された後に現れる映像信号は（Ｘ，Ｙ）＝（１７９，５２８）となる。同様にして直線ＨはＹ＝−４×（Ｘ−５）と表すことができ、（Ｘ，Ｙ）＝（１７９，５２８）の直前に現れる直線Ｈ上の点は（Ｘ，Ｙ）＝（−１２７，５２８）となる。したがって（Ｘ，Ｙ）＝（１７９，５２８）の水平表示位置は１７９−（−１２７）＝３０６となる。ＮＴＳＣ方式における水平帰線消去期間は水平フロントポーチを含めても通常１０．９マイクロ秒程度であり、２７ＭＨｚクロックに換算して３００クロック未満であるから、（Ｘ，Ｙ）＝（１７９，５２８）は有効映像期間におけるサンプリング点である。１フレーム前の同じ直線Ｐ上のサンプリング点（Ｘ，Ｙ）＝（４，３）が水平帰線消去期間に存在するサンプリング点であったから、第２の非標準信号検出回路５２によって図１０の状態は非標準信号に相当することがわかる。
【００９５】
以上のように、第２の非標準信号検出回路５２は、遅延フィルタ５から有効映像期間内の映像信号が出力されるタイミング（有効映像期間生成回路４８の出力によって表される）と記憶手段（７〜９、１１〜１９）から有効映像期間内の映像信号が読み出されるタイミング（端子５０，５１を介して供給される１フレーム遅延映像信号及び２フレーム遅延映像信号から検出される）との時間的なずれに基づいて非標準信号を検出していると言うこともできる。
【００９６】
同様にして（Ｘ，Ｙ）＝（４，３）と（Ｘ，Ｙ）＝（１７９，５２８）では垂直表示位置は同じであるが、水平表示位置が３００クロック以上違うので、しきい値を適当に決めれば、水平・垂直表示位置の違いによって第３の非標準信号検出回路５４によっても非標準信号が検出できることがわかる。
【００９７】
以上のように、第３の非標準信号検出回路５４は、遅延フィルタ５で遅延させた映像信号の位置情報（水平カウンタ４２及び垂直カウンタ４３の出力によって表される）と、記憶手段（７〜９、１１〜１６）から読み出される位置情報（端子５０，５１を介して供給される１フレーム遅延映像信号及び２フレーム遅延映像信号から得られる）の違いに基づいて非標準信号を検出していると言うこともできる。
第２の非標準信号検出回路５２と第３の非標準信号検出回路５４は、遅延フィルタ５で遅延させた映像信号に関連付けられた位置情報（水平カウンタ４２及び垂直カウンタ４３の出力、又は有効映像期間生成回路４８の出力）と、記憶手段（７〜９、１１〜１６）から読み出された映像信号に関連付けられた位置情報との比較結果に基づいて非標準信号を検出する点で共通している。
【００９８】
なお、直線Ｈ上のサンプリング点（Ｘ，Ｙ）＝（−１２７，５２８）のＸ座標の値が負の値となっているが、実施の形態１で述べたように（Ｘ，Ｙ）＝（ｘ，ｙ）と（Ｘ，Ｙ）＝（ｘ−１７１６，ｙ＋１）と同じ点であると考えられるから、（Ｘ，Ｙ）＝（−１２７，５２８）は正確には（Ｘ，Ｙ）＝（１５８９，５２７）のことである。
【００９９】
以上、実施の形態３では異なる３つの非標準信号検出回路を用いたが、３つのうち任意の１つだけを用いても良いし、任意の２つを併用するとしても良い。
【０１００】
また、実施の形態３では、有効映像期間生成回路４８はフレームメモリコントローラ３８に水平帰線消去期間を表す信号を出力し、第２の非標準信号検出回路５２に有効映像期間を表す信号を出力するとしたが、逆にフレームメモリコントローラ３８に有効映像期間を表す信号を出力し、第２の非標準信号検出回路５２に水平帰線消去期間を表す信号を出力するとしてもよい。
【０１０１】
実施の形態３では、色副搬送波周波数、水平周波数、および垂直周波数の値が所定の比になっていない非標準信号を検出する非標準信号検出回路を備えるため、非標準信号検出結果に応じてＹＣ分離手段の動作を変えることにより、非標準信号であっても精度良くＹＣ分離を行うことができる。
【０１０２】
実施の形態４．
実施の形態１、２におけるフレームメモリコントローラ６はサンプリング位相に基づいてフレームメモリのリード・ライトアドレスを決めていたが、実施の形態４は水平同期信号および垂直同期信号に基づいてフレームメモリのリード・ライトアドレスを決める例を示したものである。
【０１０３】
図１４はこの発明の実施の形態４である映像信号処理装置の構成を示す図である。図１４において、図１と同一の符号を付したものは、同一の機能を持つブロックであり、説明を省略する。
【０１０４】
図１４ではフレームメモリとしてＳＤＲＡＭ（同期式ＤＲＡＭ）５９を用いる。１フレーム遅延、および２フレーム遅延のデータはＳＤＲＡＭ５９内の異なる記憶領域に格納される。
【０１０５】
ライトタイミングコントローラ５６は、同期分離回路２から出力される水平同期信号および垂直同期信号に基づいて、有効映像期間を設定し、有効映像期間においてイネーブル状態となるライトイネーブル信号を、遅延フィルタ５において遅延させた映像信号とともにＳＤＲＡＭコントローラ５８に出力する。さらに、有効映像期間内の一部期間の映像信号の値を、タイミング生成回路４から出力されるサンプリング位相の値に置き換える。
【０１０６】
リードタイミングコントローラ５７は、同期分離回路２から出力される水平同期信号と垂直同期信号、タイミング生成回路４で検出したサンプリング位相、およびＳＤＲＡＭコントローラ５８から出力される１フレーム遅延の映像信号と２フレーム遅延の映像信号に含まれるサンプリング位相情報に基づいて、１フレーム遅延の映像信号を読み出す第１のリードイネーブル信号と２フレーム遅延の映像信号を読み出す第２のリードイネーブル信号を生成し、ＳＤＲＡＭコントローラ５８を介して１フレーム遅延の映像信号、および２フレーム遅延の映像信号をＳＤＲＡＭ５９から読み出す。
【０１０７】
ＳＤＲＡＭコントローラ５８は、ライトタイミングコントローラ５６から出力されるライトイネーブル信号に基づいて、有効映像期間内に存在する映像信号（一部がサンプリング位相に置き換えられている）をＳＤＲＡＭ５９に書き込む。また、リードタイミングコントローラ５７から出力される第１のリードイネーブル信号がイネーブル状態になるたびに、ＳＤＲＡＭ５９から１フレーム遅延の映像信号を書き込んだ順番どおりに読み出し、第２のリードイネーブル信号がイネーブル状態になるたびに、ＳＤＲＡＭ５９から２フレーム遅延の映像信号を書き込んだ順番どおりに読み出してそれぞれリードタイミングコントローラ５７に出力する。
【０１０８】
実施の形態４では、ＳＤＲＡＭ５９が、遅延フィルタ５で遅延させた映像信号およびサンプリング位相検出手段（３１）で検出されたサンプリング位相を記憶する記憶手段として用いられている。
ライトタイミングコントローラ５６とＳＤＲＡＭコントローラ５８とで、水平同期信号および垂直同期信号に基づいてＳＤＲＡＭ５９に対する映像信号およびサンプリング位相の書き込みを制御する書き込み制御手段として用いられている。
また、リードタイミングコントローラ５７とＳＤＲＡＭコントローラ５８とで、水平同期信号と垂直同期信号に基づいてＳＤＲＡＭ５９からサンプリング位相を読み出し、ＳＤＲＡＭ５９から読み出されたサンプリング位相とサンプリング位相検出手段（３１）で検出されたサンプリング位相との比較結果に基づいてＳＤＲＡＭ５９から映像信号を読み出すタイミングを決定する読み出し制御手段として用いられている。
【０１０９】
非標準信号検出回路６０は、リードタイミングコントローラ５７から１フレーム遅延の映像信号および２フレーム遅延の映像信号のリードタイミングに関する情報を得て、非標準信号を検出する。非標準信号の検出結果はＹＣ分離回路１７に出力され、ＹＣ分離回路１７は非標準信号が検出された場合にはフレームコムフィルタの動作を停止する。
【０１１０】
以下、実施の形態４である映像信号処理装置の動作を説明する。
【０１１１】
ライトタイミングコントローラ５６は水平同期信号および垂直同期信号の基準エッジから各サンプリング点の水平表示位置、垂直表示位置を検出して有効映像期間を設定する。水平表示位置は水平同期信号の基準エッジが検出されてから経過したクロック数を表し、垂直表示位置は垂直同期信号の基準エッジが検出されてから検出された水平同期信号の基準エッジの数を表す値である。以下では各サンプリング点の水平表示位置がＨ、垂直表示位置がＶであるとき、その点の座標を（Ｈ，Ｖ）で表すとする。ライトタイミングコントローラ５６はＨＶ座標が２００≦Ｈ＜１６８０、かつ１８≦Ｖ＜２６０である期間内に存在するサンプリング点を有効映像期間内のサンプリング点であるとする。またライトタイミングコントローラ５６は、２００≦Ｈ≦２０１であるサンプリング点については、映像信号の値を、Ｈ＝２００であるサンプリング点におけるＴおよびＢの値に置き換えてＳＤＲＡＭコントローラ５８に出力する。仮に映像信号を１０ビットの値で表すとすると、Ｔは１１ビット、Ｂは１ビットの値であるから、Ｔ、ＢをＳＤＲＡＭ５９に書き込むには少なくとも２つのサンプリング点の映像信号を置き換える必要がある。これによりＳＤＲＡＭ５９に記憶されている映像信号の各ラインの先頭２ワードはサンプリング位相情報を表すことになる。
【０１１２】
一方、リードタイミングコントローラ５７は、（Ｈ，Ｖ）＝（２００，１７）の位置において第１のリードイネーブル信号を２クロック分だけイネーブル状態にする。前述したライトタイミングコントローラ５６の動作により、第１のリードイネーブル信号に対応してＳＤＲＡＭコントローラ５８から出力されるのは、１フレーム前の（Ｈ，Ｖ）＝（２００，１８）の位置におけるＴおよびＢの値である。以下、ＳＤＲＡＭコントローラ５８から得た１フレーム遅延のＴおよびＢの値をＴ１、Ｂ１と書く。同様にＴ１、Ｂ１と区別するために、タイミング生成回路４からリードタイミングコントローラ５７に出力されるＴおよびＢの値をＴ０、Ｂ０と書く。リードタイミングコントローラ５７はＴ０とＴ１が等しく、Ｂ０とＢ１が異なる値になるタイミングを検出し、それから１４８０クロックにわたって第１のリードイネーブル信号をイネーブル状態にする。１４８０クロックの最後の２クロック分は、（Ｈ，Ｖ）＝（２００，１９）におけるＴ１およびＢ１の値が読み出すためのものである。以下同様にＴ０、Ｔ１、Ｂ０、Ｂ１の値を比較し、その比較結果に基づいて第１のリードイネーブル信号を生成する。
【０１１３】
第２のリードイネーブル信号の生成方法についても同様であるが、２フレーム遅延のＴおよびＢの値をＴ２、Ｂ２と書くとき、Ｔ０とＴ２が等しく、かつＢ０とＢ２が等しい値になるタイミングを検出する点のみが第１のリードイネーブル信号の生成方法と異なる。
【０１１４】
以上のような動作により、入力映像信号が標準信号の場合には、正確な１フレーム遅延および２フレーム遅延のデータが得られる。これを図１５及び図１６を参照して説明する。説明にあたり、タイミング生成回路４は実施の形態２の図７で述べた構成を持つとする。
【０１１５】
図１５及び図１６ではｆｓｃ＝２２７．５×ｆｈ、ｆｈ＝２６２．５×ｆｖ、ｆｓ＝１７１６．２５×ｆｈが成り立つ場合を考える。図１５及び図１６は図６と同様の図であるが、格子点の右下に遅延量Ｄｎの代わりにＨＶ座標を示した。図１５及び図１６では（Ｘ，Ｙ）＝（６，２）におけるＴ、Ｂの値をＴ＝２、Ｂ＝０とし、ＨＶ座標を（Ｈ，Ｖ）＝（０，１６）とした。また直線ＰはＹ＝４×（Ｘ−２）とし、直線ＨはＹ＝４×（Ｘ−５）とした。このとき遅延フィルタ５によってＴ＝３であるサンプリング点に一致する点を結んだ直線Ｐ３はＹ＝４×（Ｘ−７）＋２となる。（Ｘ，Ｙ）＝（６，２）から（Ｘ，Ｙ）＝（５，３）の間にあるサンプリング点では（Ｘ，Ｙ）＝（２，０）で検出されたＤ１＝０が使用される。同様にして実施の形態２で述べた動作により（Ｘ，Ｙ）＝（６，３）からは（Ｘ，Ｙ）＝（３，１）で検出されたＤ２＝１６（４分の１クロックに相当）、Ｓ２＝０が用いられる。したがって（Ｘ，Ｙ）＝（６，３）のサンプリング位相はＴ＝１、Ｂ＝１となる。以下同様である。
【０１１６】
図１６は１３１≦Ｘ≦１４０、５２５≦Ｙ≦５３１の範囲を示したものであり、図１５から約１フレーム後のタイミングに相当するサンプリング点の状態を示している。以下、直線Ｐ３上の点（Ｘ，Ｙ）＝（８，６）を点Ｃとする。また、直線Ｐ３はＹ＝４×（Ｘ−７）＋２であるから、（Ｘ，Ｙ）＝（１３９，５３０）ではＴ＝３である。以下、（Ｘ，Ｙ）＝（１３９，５３０）を点Ｆとする。点ＣではＢ＝０であるから、偶数である５２４個の基準点が検出された後に現れる点ＦにおいてもＢ＝０である。さらに直線ＨはＹ＝４×（Ｘ−５）であり、（Ｘ，Ｙ）＝（１３７．５，５３０）を通るから、点ＦのＨ座標は１である。さらに点ＣではＶ＝２０であり、５２４個の水平同期信号の基準エッジが検出された後に現れる点Ｆでは、５２５個の水平同期信号の基準エッジが検出される間に２個の垂直同期信号の基準エッジが検出されることを考慮してＶ＝１９となる。以下同様にして図１６に示した各サンプリング点のＴ、Ｂ、Ｈ、Ｖの値がわかる。
【０１１７】
さて、ライトタイミングコントローラ５６はＨＶ座標が２００≦Ｈ＜１６８０、かつ１８≦Ｖ＜２６０である期間内に存在するサンプリング点をＳＤＲＡＭ５９に書き込むが、図１５に示される領域内のサンプリング点のうち、ライトイネーブルが最初にイネーブル状態となるのは（Ｈ，Ｖ）＝（２００，１８）となる点であり、（Ｘ，Ｙ）＝（２０６，４）がこの点に相当する。このときＴ＝２０１、Ｂ＝０であるから、前述した動作により（Ｘ，Ｙ）＝（２０６，４）および（Ｘ，Ｙ）＝（２０７，４）のサンプリング点における映像信号の代わりにＴ＝２０７、Ｂ＝０の値がＳＤＲＡＭ５９に書き込まれる。
【０１１８】
一方リードタイミングコントローラ５７は、（Ｈ，Ｖ）＝（２００，１７）の位置において第１のリードイネーブル信号が最初にイネーブル状態になる。図１６に示される領域内のサンプリング点において（Ｈ，Ｖ）＝（２００，１７）となる点は、（Ｘ，Ｙ）＝（３３７，５２８）であり、このときＳＤＲＡＭ５９からはＳＤＲＡＭコントローラ５８を介して、Ｔ＝２０１、Ｂ＝０の値が読み出される。（Ｘ，Ｙ）＝（３３７，５２８）後に最初にＴ＝２０１、Ｂ＝１となる点は、１７１６クロック後の（Ｘ，Ｙ）＝（３３７，５２９）である。この点のＨＶ座標は（Ｈ，Ｖ）＝（１９９，１８）であるから、ＳＤＲＡＭ５９に対する書き込みを開始した（Ｘ，Ｙ）＝（２０６，４）のＨＶ座標とほぼ等しく、色副搬送波位相が１８０度シフトする１フレーム遅延の映像信号がＳＤＲＡＭ５９から読み出されていることがわかる。第２のリードイネーブル信号を用いて２フレーム遅延の映像信号を読み出す場合も同様である。
【０１１９】
次に非標準信号が入力された場合の動作を図１７及び図１８を参照して説明する。図１７及び図１８では実施の形態２の図１０と同じく、ｆｓ＝１７１５．７５×ｆｈ＝２７ＭＨｚであるとし、ｆｓ＝１０２９８÷１３６５×ｆｓｃである場合を考える。図１７及び図１８では（Ｘ，Ｙ）＝（５，２）におけるＴ、Ｂの値をＴ＝０、Ｂ＝０とし、ＨＶ座標を（Ｈ，Ｖ）＝（０，１６）とした。また直線ＰはＹ＝３×（Ｘ−３）とし、直線ＨはＹ＝−４×（Ｘ−５）とした。図１７において遅延フィルタ５によってＴ＝０であるサンプリング点に一致する点を結んだ直線Ｐ０はＹ＝３×（Ｘ−５）＋２となる。同様にして図１７では図示されないが、遅延フィルタ５によってＴ＝１４０７であるサンプリング点に一致する点を結んだ直線Ｐ１４０７はＹ＝３×（Ｘ−１４１２）＋２となる。
【０１２０】
図１８は図１７から約１フレーム後のタイミングに相当するサンプリング点の状態を示している。図中の直線Ｐ１４０７を基準として、図１６の場合と同様に各サンプリング点のＴおよびＢの値がわかる。同様に直線Ｈを基準として各サンプリング点のＨＶ座標がわかる。
【０１２１】
図１７に示される領域内のサンプリング点のうち、ライトイネーブルが最初にイネーブル状態となる（Ｈ，Ｖ）＝（２００，１８）に相当する点は（Ｘ，Ｙ）＝（２０４，４）である。またこのときＴ＝１９８、Ｂ＝０であり、前述した動作により（Ｘ，Ｙ）＝（２０４，４）および（Ｘ，Ｙ）＝（２０５，４）のサンプリング点における映像信号の代わりにＴ＝１９８、Ｂ＝０の値がＳＤＲＡＭ５９に書き込まれる。
【０１２２】
一方、図１８に示される領域内のサンプリング点において（Ｈ，Ｖ）＝（２００，１７）となる点は、（Ｘ，Ｙ）＝（７３，５２８）であり、このときＳＤＲＡＭ５９からはＳＤＲＡＭコントローラ５８を介して、Ｔ＝１９８、Ｂ＝０の値が読み出される。（Ｘ，Ｙ）＝（７３，５２８）後に最初にＴ＝１９８、Ｂ＝１となる点は、１９２２クロック後の（Ｘ，Ｙ）＝（２７９，５２９）である。この点のＨＶ座標は（Ｈ，Ｖ）＝（４０６，１８）であるから、ＳＤＲＡＭ５９に対する書き込みを開始した（Ｘ，Ｙ）＝（２０４，４）のＨＶ座標と２００以上の差があり、色副搬送波位相が１８０度シフトする点が１フレーム遅延からさらに２００クロック以上遅延させた点にあることを示している。
【０１２３】
図１５、図１６で見たように、標準信号では（Ｈ，Ｖ）＝（２００，１７）である点から約１７１６クロック後にＴが等しくＢが異なる点が見つかるのに対して、図１７及び図１８のような非標準信号では１９２２クロックと１７１６クロックから大きくずれたタイミングでＴが等しくＢが異なる点が見つかる。
【０１２４】
このようにして、非標準信号検出回路６０は、ＳＤＲＡＭコントローラ５８を介してリードタイミングコントローラ５７がＴ１、Ｂ１を読み出してから、次にリードイネーブル信号がイネーブル状態になるまでのクロック数をリードタイミングコントローラ５７から得ることによって、非標準信号を検出することができる。すなわち、（Ｈ，Ｖ）＝（２００，１７）である点を基準として、Ｔ０とＴ１が等しくかつＢ０とＢ１が異なる点が見つかるまでの時間が１７１６クロックから一定数以上ずれている場合に入力映像信号は非標準信号であると判定する。同様に（Ｈ，Ｖ）＝（２００，１７）である点を基準として、Ｔ０とＴ２が等しくかつＢ０とＢ２も等しい点が見つかるまでの時間が１７１６クロックから一定数以上ずれている場合にも入力映像信号は非標準信号であると判定する。
【０１２５】
以上のように、本実施の形態の非標準信号検出回路６０は、（タイミング生成回路４内の）サンプリング位相検出手段３１で検出したサンプリング位相と、記憶手段（ＳＤＲＡＭ５９）から読み出されるサンプリング位相との比較結果に基づいて非標準信号を検出する。
【０１２６】
実施の形態４では、有効映像期間内の映像信号のみをＳＤＲＡＭ５９に書き込むため、実施の形態１、２に比べてフレームメモリの容量を削減することが可能である。
【図面の簡単な説明】
【０１２７】
【図１】この発明の実施の形態１である映像信号処理装置の全体構成を示すブロック図である。
【図２】この発明の実施の形態１で用いられるＤＰＬＬ３の内部構成を示すブロック図である。
【図３】この発明の実施の形態１で用いられるタイミング生成回路４の内部構成を示すブロック図である。
【図４】タイミング生成回路４で生成される信号波形を示す波形図である。
【図５】サンプリングクロック周波数が水平周波数の１７１６倍と等しいときについて、この発明の実施の形態１である映像信号処理装置の動作を示す図である。
【図６】サンプリングクロック周波数が水平周波数の１７１６倍と等しくないときについて、この発明の実施の形態１である映像信号処理装置の動作を示す図である。
【図７】この発明の実施の形態２で用いられるタイミング生成回路４の内部構成を示すブロック図である。
【図８】図７のタイミング生成回路４内のシフトレジスタ３５の内部構成を示すブロック図である。
【図９】この発明の実施の形態２で用いられるシフトレジスタ３５の動作を示すブロック図である。
【図１０】この発明の実施の形態２である映像信号処理装置の動作を示す図である。
【図１１】この発明の実施の形態３である映像信号処理装置の全体構成を示すブロック図である。
【図１２】非標準信号検出回路３７の内部構成を示すブロック図である。
【図１３】第１の非標準信号検出回路４４の内部構成を示すブロック図である。
【図１４】この発明の実施の形態４である映像信号処理装置の全体構成を示すブロック図である。
【図１５】この発明の実施の形態４である映像信号処理装置の標準信号入力時における動作を示す図である。
【図１６】この発明の実施の形態４である映像信号処理装置の標準信号入力時における動作を示す図である。
【図１７】この発明の実施の形態４である映像信号処理装置の非標準信号入力時における動作を示す図である。
【図１８】この発明の実施の形態４である映像信号処理装置の非標準信号入力時における動作を示す図である。
【符号の説明】
【０１２８】
１ 入力端子、 ２ 同期分離回路、 ３ ＤＰＬＬ、 ４ タイミング生成回路、 ５ 遅延フィルタ、 ６ フレームメモリコントローラ、 ７ 第１のフレームメモリ、 ８ 第２のフレームメモリ、 ９ 第３のフレームメモリ、 １０ ラインメモリコントローラ、 １１ 第１のラインメモリ、 １２ 第２のラインメモリ、 １３ 第３のラインメモリ、 １４ 第４のラインメモリ、 １５ 第５のラインメモリ、 １６ 第６のラインメモリ、 １７ ＹＣ分離回路、 １８、１９ 出力端子、 ２０、２１ 入力端子、 ２２ バーストゲート、 ２３ 位相比較器、 ２４ ループフィルタ、 ２５ フェーズアキュムレータ、 ２６ 正弦波ＲＯＭ、 ２７ 出力端子、 ２８ 入力端子、 ２９ 位相差検出回路、 ３０ 基準点生成回路、 ３１ 第１のカウンタ、 ３２、３３ 出力端子、 ３４ 入力端子、 ３５ シフトレジスタ、 ３６ 第２のカウンタ、 ３７ 非標準信号検出回路、 ３８ フレームメモリコントローラ、 ３９、４０、４１ 入力端子、 ４２ 水平カウンタ、 ４３ 垂直カウンタ、 ４４ 第１の非標準信号検出回路、 ４５、４６、４７ 出力端子、 ４８ 有効映像期間生成回路、 ４９ 出力端子、 ５０、５１ 入力端子、 ５２ 第２の非標準信号検出回路、 ５３ 出力端子、 ５４ 第３の非標準信号検出回路、 ５５ 出力端子、 ５６ ライトタイミングコントローラ、 ５７ リードタイミングコントローラ、 ５８ ＳＤＲＡＭコントローラ、 ５９ ＳＤＲＡＭ、 ６０ 非標準信号検出回路。
【技術分野】
【０００１】
この発明は、コンポジット映像信号を輝度信号および搬送色信号に分離する手段を備えた映像信号処理装置に関するものであり、特にコムフィルタを利用するＹＣ分離回路に関するものである。
【背景技術】
【０００２】
アナログ放送におけるカラーテレビジョンの標準方式としては、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭの３種類が存在している。いずれの方式においても、映像信号は輝度信号（以下、「Ｙ信号」と書く）と搬送色信号（以下、「Ｃ信号」と書く）が周波数多重されたコンポジット映像信号の形で伝送される。このため、受像機側ではこれら二つの信号を分離する「ＹＣ分離」と呼ばれる処理が必要になる。
【０００３】
ＹＣ分離では、一般的にライン遅延、フレーム遅延を利用したコムフィルタが用いられる。コムフィルタは映像信号の色副搬送波周波数、水平周波数、および垂直周波数の比を利用して、コンポジット映像信号からＹ信号とＣ信号を分離する。例えばＮＴＳＣ方式では、色副搬送波周波数は水平周波数の２２７．５倍であるため、１ライン前(水平周期の１周期分だけ前の時点)と比べると色副搬送波位相は１８０度シフトしていることになる。したがって、垂直方向に変化のない画像では、Ｙ信号の振幅は１ライン前と同じであるのに対して、Ｃ信号の振幅は１ライン前と正負が逆転した形になる。このような場合、遅延のないコンポジット映像信号と、１ライン遅延させたコンポジット映像信号との和を２で割ればＹ信号が得られ、差を２で割ればＣ信号が得られることになる。以下では、ライン遅延を利用したコムフィルタをラインコムフィルタと書く。ラインコムフィルタは１ライン遅延信号を単純に加減算するものだけではなく、様々なものが存在する（例えば、特許文献１参照）。
【０００４】
また、前述のＮＴＳＣ方式では、色副搬送波周波数は垂直周波数の５９７１８．７５倍であるため、２フィールド前(垂直周期の２周期分だけ前の時点)と比べるとやはり色副搬送波位相が１８０度シフトしていることになる。したがって、時間方向に動きのない静止画像では、遅延のないコンポジット映像信号と２フィールド遅延させたコンポジット映像信号を用いて、ラインコムフィルタと同様の演算でＹ信号とＣ信号を分離することができる。２フィールドは１フレームに相当するため、フレーム遅延を利用したコムフィルタをフレームコムフィルタと言うことがある。以下では、奇数フィールド遅延を含め、１ライン遅延と比較して十分大きな遅延を総称してフレーム遅延と呼び、このようなフレーム遅延を利用したコムフィルタをフレームコムフィルタと呼ぶことにする。フレームコムフィルタは、前述したように静止画像では精度の良いＹＣ分離を行うが、動きの多い画像ではＹＣ分離性能が劣化する。このためフレームコムフィルタを利用するＹＣ分離回路ではフレーム遅延させた映像信号を用いて映像信号の時間的な変化を検出する動き検出回路を併用するのが一般的であり、動き検出回路で大きな動きが検出されるほど、フレームコムフィルタの働きを弱めるなどの処理が行われる。フレームコムフィルタおよび動き検出回路の例としては特許文献２に従来例として記載されているものなどがある。
【０００５】
ＰＡＬ方式では、ほぼ２ラインごとに色副搬送波位相が１８０度シフトし、また２フレームごとにも色副搬送波位相が１８０度シフトするため、ＮＴＳＣ方式と同様にラインコムフィルタ、フレームコムフィルタを用いてＹＣ分離を行うことができる（例えば、特許文献３）。ＳＥＣＡＭ方式では一般的にコムフィルタは用いられないが、３ラインごと、１フィールドごとに色副搬送波位相が１８０度シフトするため、理論的にはＹＣ分離にラインコムフィルタ、フレームコムフィルタを適用することが可能である。
【０００６】
これら従来のＹＣ分離回路では、サンプリングクロックの周波数を色副搬送波周波数の整数倍とすることが多い。たとえばＮＴＳＣ方式において、サンプリング周波数を色副搬送波周波数の４倍とすれば、９１０クロックごと、４７７７５０クロックごとに色副搬送波位相が１８０度シフトするサンプリング点が得られる。このように色副搬送波に位相同期したクロックを生成するためには、アナログＰＬＬ（位相同期ループ）を用いて水晶振動子の発振周波数を制御するのが一般的である。以下、色副搬送波に位相同期したクロックをバーストロッククロックと呼ぶ。
【０００７】
これに対して、色副搬送波と必ずしも位相同期しないサンプリングクロックを用いてＹＣ分離を行う方式がある。特に固定周波数のサンプリングクロックを用いる場合には、アナログＰＬＬが不要になるなど有利な点がある。しかし、サンプリングクロックがバーストロッククロックでない場合には、サンプリング間隔と色副搬送波周期の間に相関がないため、あるサンプリング点の正確に１ライン前、または１フレーム前に相当するサンプリング点が存在しない可能性がある。たとえばＮＴＳＣ方式のＹＣ分離回路において、サンプリング周波数が色副搬送波周波数の４倍よりも１００ｐｐｍだけ高い周波数である場合を考える。このとき１ライン遅延は９０９．９０９クロック遅延に相当し、あるサンプリング点の正確に１ライン前の映像信号は９０９クロック前と９１０クロック前のサンプリング点の間に存在することになる。同様にして１フレーム遅延は４７７７０２．２２５クロック遅延に相当し、あるサンプリング点の正確に１フレーム前の映像信号は、４７７７０２クロック前と４７７７０３クロック前の間に存在することになる。このようにサンプリングクロックがバーストロッククロックでない場合には、正確に１ライン遅延、１フレーム遅延の映像信号を得るために何らかの工夫が必要となる。
【０００８】
特許文献４は固定周波数のサンプリングクロックを用いてＹＣ分離を行う映像信号処理装置の一例である。この方式では、２７ＭＨｚクロックでコンポジット映像信号をサンプリングした後、色副搬送波周波数の４倍の周波数にサンプリングレートを変換する。変換後の映像信号はバーストロッククロックでサンプリングされた映像信号と同等であるから、この映像信号を１ラインまたは１フレーム遅延させることで、正確に１ライン前または１フレーム前の映像信号を得ることができる。
【０００９】
一方、特許文献５は、サンプリングレートを変えずにＹＣ分離を行う映像信号処理装置の例を示している。この場合、サンプリングレート変換に伴う映像信号のひずみが小さくなる。この方式では、映像信号を固定周波数のサンプリングクロック単位でほぼ１フレーム遅延させ、遅延させた映像信号をさらに補間フィルタに通すことで２つのサンプリング点の間にある映像信号を生成し、各サンプリング点の正確に１フレーム前の映像信号を得ている。２フレーム遅延を実現する場合も同様であり、補間フィルタをもう１つ別に用意することによって、正確に２フレーム前の映像信号を得ることができる。
【００１０】
【特許文献１】特許第３２９９８１０号公報（第２５−２９頁、第１図）
【特許文献２】特許第３４６４２９１号公報（第４−５頁、第１６図）
【特許文献３】米国特許第４８３３５２６号明細書（第５−７頁、第１図）
【特許文献４】特開２００２−３１５０１８号公報（第４−７頁、第１図）
【特許文献５】特開２００４−００７２４７号公報（第４−９頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら前述の特許文献５では、１フレーム遅延と２フレーム遅延の合計２種類の映像信号を得ることしか想定されていない。ラインコムフィルタを使用するためには、正確にライン遅延させた映像信号を得る必要があるが、この手段については示されていない。また、フレームコムフィルタの入力として、フレーム遅延させた映像信号をさらに１ライン以上遅延させたものを用いることがあるが、この場合についても正確に遅延させた映像信号を得る手段が示されていない。仮に特許文献５の考え方を拡張して、映像信号の遅延の種類だけ補間フィルタを用意したとすると、補間フィルタの数が多くなり、回路規模が大きくなってしまう。
【００１２】
また、映像信号の中にはＶＴＲ再生信号など色副搬送波周波数、水平周波数、および垂直周波数の比がＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ各方式の規格通りになっていない非標準信号が存在する。ＮＴＳＣ方式について言えば、色副搬送波周波数が水平周波数の２２７．５倍からずれている場合などが非標準信号にあたる。このような場合にはフレームコムフィルタを用いて正しくＹＣ分離をすることが困難であるため、非標準信号検出を行ってフレームコムフィルタの動作を停止させる必要があるが、特許文献４および特許文献５では非標準信号検出を行う手段については示されてない。
【００１３】
本発明は上記のような課題を解決するためになされたもので、必ずしも色副搬送波と位相同期しないサンプリングクロックを用いてＹＣ分離を行う映像信号処理装置において、小さな回路規模で正確にライン遅延およびフレーム遅延させた映像信号を得ること、および少ない追加回路で非標準信号検出回路を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明は、上述のような課題を解消するためになされたもので、
クロック信号によりサンプリングされた映像信号から輝度信号と搬送色信号を分離する映像信号処理装置において、
前記搬送色信号の生成に用いられた色副搬送波の瞬時位相に相当する値を検出する色副搬送波位相検出手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、所定の周期ごとに色副搬送波位相の基準点を生成する基準点生成手段と、
前記基準点生成手段で生成された前記基準点と前記クロック信号の位相差を１クロック周期未満の単位で検出する位相差検出手段と、
前記位相差検出手段で検出された前記位相差に基づいて各サンプリング点の映像信号を遅延させる遅延手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、前記遅延手段で遅延させた映像信号のサンプリング位相を検出するサンプリング位相検出手段と、
前記遅延手段で遅延させた映像信号を記憶する記憶手段と、
前記サンプリング位相検出手段で検出されたサンプリング位相に基づいて前記記憶手段に対する映像信号の書き込みおよび読み出しを制御するメモリ制御手段と、
少なくとも前記記憶手段から読み出された映像信号を利用して、輝度信号と搬送色信号を生成するＹＣ分離手段と
を備えたことを特徴とする映像信号処理装置を提供する。
【発明の効果】
【００１５】
本発明では、色副搬送波位相の基準点とクロック信号との位相差に基づいて映像信号を遅延させる遅延手段を、記憶手段の前段に配置したので、必ずしも色副搬送波と位相同期しないクロックを用いた場合であっても、記憶手段から正確にライン遅延およびフレーム遅延させた映像信号を得ることができ、ラインコムフィルタおよびフレームコムフィルタを用いて精度良くＹＣ分離ができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
図１はこの発明の実施の形態１である映像信号処理装置の構成を示す図である。
【００１７】
図示の映像信号処理回路は、入力端子１に供給されるディジタルコンボジット映像信号を受けてこれを処理するものであり、同期分離回路２と、ディジタルＰＬＬ（以下、「ＤＰＬＬ」と言う）３と、タイミング生成回路４と、遅延フィルタ５と、フレームメモリコントローラ６と、第１乃至第３のフレームメモリ７、８、９と、ラインメモリコントローラ１０と、第１乃至第６のラインメモリ１１〜１６と、ＹＣ分離回路１７とを有する。これらの回路は、ディジタル信号を扱うものであって、特に断らない限り、所定のクロック周波数で動作する。
【００１８】
入力端子１からはディジタルコンポジット映像信号が入力される。このディジタルコンポジット映像信号は、アナログコンポジット映像信号を所定のサンプリング周波数でサンプリングすることにより得られたものである。このサンプリング周波数は、図１に示す諸回路の動作に用いられるクロックの周波数と同期している。
同期分離回路２は、入力端子１から入力された映像信号から水平同期信号と垂直同期信号を分離する。ＤＰＬＬ３は、入力端子１から入力された映像信号と同期分離回路２で分離された水平同期信号を用いて、映像信号の水平帰線消去期間に重畳されている色副搬送波位相の基準を示す信号を分離し、各サンプリング点における色副搬送波の瞬時位相を検出する。ＮＴＳＣ、ＰＡＬ方式ではカラーバースト信号が色副搬送波位相の基準を示す信号であり、ＳＥＣＡＭ方式では無変調の色副搬送波信号が色副搬送波位相の基準を示す信号に相当する。ＤＰＬＬ３の内部構成については後述する。
【００１９】
タイミング生成回路４は、ＤＰＬＬ３で検出した色副搬送波の瞬時位相に基づいて、所定の周期で色副搬送波位相の基準点を設定し、設定された色副搬送波位相の基準点とサンプリングクロックとの位相差をサンプリングクロックの１周期未満の単位で検出すると同時に、ＤＰＬＬ３で検出した色副搬送波の瞬時位相に基づいて、各サンプリング点のサンプリング位相を検出する。
タイミング生成回路４の詳細については後述する。
遅延フィルタ５は、タイミング生成回路４で検出された色副搬送波位相の基準点とサンプリングクロックとの位相差に基づいて映像信号を遅延させる遅延手段として用いられている。
【００２０】
フレームメモリコントローラ６は、タイミング生成回路４で検出した各サンプリング点のサンプリング位相に基づいて、第１のフレームメモリ７、第２のフレームメモリ８および第３のフレームメモリ９に対する映像信号の書き込み、読み出しの制御を行う。
フレームメモリコントローラ６は遅延フィルタ５で遅延させた映像信号を、第１のフレームメモリ７、第２のフレームメモリ８、第３のフレームメモリ９のいずれか１つのフレームメモリに書き込む。映像信号の読み出しは、書き込みが行われていない残りの２つのフレームメモリに対して行われる。１フレームごとに書き込みを行うフレームメモリを切り替えるとすれば、書き込みを行っていない２つのフレームメモリから１フレーム遅延および２フレーム遅延の映像信号を読み出すことができる。フレームメモリから読み出された１フレーム遅延および２フレーム遅延の映像信号は、フレームメモリコントローラ６を介してラインメモリコントローラ１０に出力される。
【００２１】
ラインメモリコントローラ１０は、タイミング生成回路４で検出した各サンプリング点のサンプリング位相に基づいて、第１のラインメモリ１１、第２のラインメモリメモリ１２、第３のラインメモリ１３、第４のラインメモリメモリ１４、第５のラインメモリ１５、および第６のラインメモリメモリ１６に対する映像信号の書き込み、読み出しの制御を行う。第１のラインメモリ１１、第２のラインメモリ１２、および第３のラインメモリ１３にはラインメモリコントローラ９を介して遅延フィルタ５で遅延させた映像信号が書き込まれる。一方、第４のラインメモリ１４、第５のラインメモリ１５、および第６のラインメモリ１６には、フレームメモリコントローラ６から出力される１フレーム遅延の映像信号が書き込まれる。ラインメモリコントローラ１０は第１のラインメモリ１１、第２のラインメモリ１２、および第３のラインメモリ１３の３つのラインメモリを用いて、前述したフレームメモリコントローラ６と同様な制御により、１ライン遅延の映像信号と２ライン遅延の映像信号を得る。また、第４のラインメモリ１４、第５のラインメモリ１５、および第６のラインメモリ１６の３つのラインメモリを用いて、１フレーム遅延の映像信号をさらに１ライン遅延させた映像信号（以下、「１フレーム＋１ライン遅延の映像信号」などと書く）と、さらに２ライン遅延させた映像信号（以下、「１フレーム＋２ライン遅延の映像信号」などと書く）を得る。
このように、フレームメモリ７〜９、及びラインメモリ１１〜１６が、遅延フィルタ５で遅延させた映像信号を記憶する記憶手段として用いられている。
フレームメモリコントローラ６から出力された２フレーム遅延の映像信号は、ラインメモリコントローラ９を介してＹＣ分離回路１６に出力される。ラインメモリコントローラ９からＹＣ分離回路１６に出力される映像信号は、０ライン遅延、１ライン遅延、２ライン遅延、１フレーム遅延、１フレーム＋１ライン遅延、１フレーム＋２ライン遅延、２フレーム遅延の合計７種類の映像信号である。
【００２２】
ＹＣ分離回路１６はこれら７種類の映像信号を用いて、Ｙ信号およびＣ信号を生成し、出力端子１７および出力端子１８からそれぞれ出力する。
【００２３】
次に図２を用いて、ＤＰＬＬ３の内部構成を説明する。
【００２４】
バーストゲート２２は、入力端子２１から入力された水平同期信号に基づいて、入力端子２０から入力された映像信号の水平帰線消去期間に重畳されているカラーバースト信号（または無変調の色副搬送波信号）を分離する。位相比較器２３はバーストゲート２２の出力信号と正弦波ＲＯＭ２６から出力される正弦波との位相誤差を検出し、ループフィルタ２４に出力する。ループフィルタ２４は位相比較器２３で検出された位相誤差を平滑化し、フェーズアキュムレータ２５に対する制御値を生成する。フェーズアキュムレータ２５はループフィルタ２４で生成された制御値に、ＤＰＬＬ３の自走発振周波数に対応する定数値を加算したものを１クロックごとに積算して、０度から３６０度までの位相値を生成する。
【００２５】
たとえばある時間において、フェーズアキュムレータ２５の出力である位相値が２５０度であったとする。ループフィルタ２４の出力である制御値が１度で一定であり、フェーズアキュムレータ２５で加算される定数値が４５度であったとすると、１クロック後のフェーズアキュムレータ２５の出力は２９６度となり、２クロック後では３４２度、３クロック後では２８度、４クロック後では７４度などとなる。
【００２６】
フェーズアキュムレータ２５から出力される位相値は、正弦波ＲＯＭ２６および出力端子２７に出力される。正弦波ＲＯＭ２６は入力値ｗに対してｓｉｎ（ｗ）を出力する回路である。
【００２７】
ここで出力端子２７から出力される位相値が色副搬送波の瞬時位相に対応する値であることを示す。位相比較器２３で検出される位相誤差が定常的に０であるときには、カラーバースト信号（または無変調の色副搬送波信号）と正弦波ＲＯＭ２６で発生した正弦波発振は位相同期していると考えられる。したがって、このとき正弦波ＲＯＭ２６の入力である位相値はカラーバースト信号（または無変調の色副搬送波信号）の瞬時位相に等しいと考えられる。カラーバースト信号は色副搬送波信号の基準位相を示す信号であるから、出力端子２７から出力される位相値も、色副搬送波位相に対応した値になっていると考えられる。厳密に言うと、出力端子２７から出力される位相値は色副搬送波位相に対して一定の位相誤差を持っている可能性があるが、実際にはこの位相誤差は回路の動作上問題にならないので、以下では出力端子２７から出力される位相値が色副搬送波の瞬時位相そのものであるものとして扱う。
【００２８】
このようにＤＰＬＬ３が、搬送色信号（Ｃ）の生成に用いられた色副搬送波の瞬時位相に相当する値（図４（ｂ））を検出する色副搬送波位相検出手段を構成している。
【００２９】
なお、ＰＡＬ方式の場合には、カラーバースト信号の位相はＮＴＳＣ方式とは違って一定ではなく、１ラインごとに交互に＋９０度または−９０度だけ変化する。したがってＰＡＬ方式では、位相比較器２３で検出される位相誤差が１ラインごとに＋４５度、−４５度と交互に変わる状態を、カラーバースト信号と正弦波ＲＯＭ２６で発生した正弦波発振が位相同期している状態であると考えればよい。
【００３０】
ＳＥＣＡＭ方式の場合には互いに周波数の異なる２種類の色副搬送波が１ラインごとに切り替わるが、この場合にはたとえば１種類の色副搬送波につき１個のＤＰＬＬを使用することで対応できる。また、ＳＥＣＡＭ方式では３ラインごとに色副搬送波が１８０度反転するため、ＤＰＬＬを色副搬送波に位相同期させるにはライン判別を行い、反転している色副搬送波位相を補正することが望ましい。
【００３１】
さらに図３を用いて、タイミング生成回路４の内部構成について説明する。
【００３２】
ＤＰＬＬ３によって検出された色副搬送波の瞬時位相は、入力端子２８を介して、位相差検出回路２９、基準点生成回路３０、および第１のカウンタ３１に入力される。
基準点生成回路３０は、色副搬送波の瞬時位相（色副搬送波位相検出手段（３）の検出結果）に基づいて、所定の周期（ほぼ一定の周期）で色副搬送波位相の基準点を生成乃至設定する基準点生成手段として用いられている。基準点生成回路３０は新しい基準点を設定するたびに第１のカウンタ３１および位相差検出回路２９に対してタイミングパルスを出力する。
第１のカウンタ３１はサンプリングクロックをカウント入力端子Ｃで受け、１クロックごとに１カウントアップし、基準点生成回路３０からタイミングパルスをリセット入力端子Ｒで受け、該タイミングパルスが出力されるたびにカウント値をリセットする回路である。第１のカウンタ３１におけるカウント値は、出力端子Ｑから出力される。
位相差検出回路２９は、タイミングパルスが出力されたときの色副搬送波位相と、基準点と同時または基準点の直後に現われるサンプリング点における色副搬送波位相との位相差に基づいて、遅延フィルタ５で用いる映像信号の遅延量を計算する回路である。後の説明から分るように、位相差検出回路２９は、基準点生成回路３で生成された基準点とサンプリング用クロック信号の位相差を１クロック周期未満の単位で検出する。
位相差検出回路２９で算出した遅延量は出力端子３２を介して遅延フィルタ５に出力される。また、第１のカウンタ３１のカウント値は出力端子３３を介してラインメモリコントローラ１０およびフレームメモリコントローラ６に出力される。ラインメモリコントローラ１０およびフレームメモリコントローラ６では、第１のカウンタ３１のカウント値は映像信号のサンプリング位相を示す値として用いられる。
【００３３】
第１のカウンタ３１が、ＤＰＬＬ３で検出された色副搬送波の瞬時位相（色副搬送波位相検出手段（３）の検出結果）に基づいて、遅延フィルタ５で遅延させた映像信号のサンプリング位相を検出する手段（サンプリング位相検出手段）として用いられている。
【００３４】
以下、実施の形態１である映像信号処理装置の動作を、図面を参照して具体的に説明する。
【００３５】
説明に際して、サンプリングクロック周波数をｆｓ、色副搬送波周波数をｆｓｃ、水平周波数をｆｈ、垂直周波数をｆｖと書く。実施の形態１では特にｆｓ＝２７ＭＨｚとし、ｆｓｃ＝２２７．５×ｆｈ、ｆｈ＝２６２．５×ｆｖが成り立つ標準的なＮＴＳＣ方式の映像信号を処理する場合について考える。
【００３６】
なお、ＮＴＳＣ方式においてはｆｓｃ＝３．５７９５４５ＭＨｚが標準値であり、このときｆｓ＝１７１６×ｆｈが成り立つ。したがって標準的なＮＴＳＣ方式の映像信号では、１７１６クロックごとに色副搬送波位相が１８０度シフトするサンプリング点が見つかることがわかる。ただし実際の映像信号では常にｆｓ＝１７１６×ｆｈの関係が成り立つとは限らない。そこで、基準点生成回路３０が設定する基準点は、前回設定した基準点から１７１２クロック以上経過しており、かつ前回設定した基準点に対して色副搬送波位相が１８０度シフトしている点であるとする。さらに基準点における色副搬送波の瞬時位相は０度または１８０度のいずれかであるとする。この条件の下では、ｆｓが２７ＭＨｚから多少ずれていたり、ｆｓｃがＮＴＳＣ方式の標準値から多少ずれている場合でも、ｆｓ＜８×ｆｓｃが成り立つ限り、前回設定した基準点から１７１２クロック以上１７２０クロック未満経過する間に必ず新しい基準点を設定することができる。なお、色副搬送波の瞬時位相が０度または１８０度となる点がサンプリング点と正確に一致するとは限らないため、通常、基準点は２つのサンプリング点の間に存在している。
【００３７】
ここで、タイミング生成回路４の動作について図４を用いて説明する。図４（ａ）はサンプリングクロック、図４（ｂ）は入力端子２８から入力される色副搬送波の瞬時位相を表わすデータ、図４（ｃ）は瞬時位相を表わすデータの最上位ビット、図４（ｄ）は第１のカウンタ３１のカウント値、図４（ｅ）は上記カウント値の下位１１ビット（Ｔ）の値、図４（ｆ）は上記カウント値の最上位ビット（Ｂ）、図４（ｇ）は位相差検出回路２９で算出された映像信号の遅延量、図４（ｈ）は基準点生成回路３０が出力するタイミングパルスを示す。
【００３８】
今仮に入力端子２８から入力される色副搬送波の瞬時位相が１０ビットで表されているとし、１０ビット値の５１２が位相に換算して１８０度に対応しているとする。基準点生成回路３０は、第１のカウンタ３１のカウント値の下位１１ビットの値が１７１２以上であり、かつ入力端子２８から入力される色副搬送波の瞬時位相の最上位ビットの値が変化した時にタイミングパルスを出力するとする。これは基準点が設定されるタイミングに対応している。第１のカウンタ３１は１２ビットカウンタであり、１クロックごとに１カウントアップし、基準点生成回路３０がタイミングパルスを発生するたびにカウント値をリセットする。リセット値は、タイミングパルスが発生したときのカウント値が２０４８未満であったときには２０４８、２０４８以上であったときには０であるとする。位相差検出回路２９は、タイミングパルスが出力されたときの色副搬送波の瞬時位相の下位９ビットの値に（ｆｓ÷ｆｓｃ）に相当する値を乗算し、さらに１６で割った値を遅延フィルタ５で用いる遅延量として出力端子３２を介して出力する。
【００３９】
図４において、色副搬送波の瞬時位相は１クロックにつき常に１３６だけ増加するとしている。これは色副搬送波周波数がサンプリングクロック周波数の１０２４分の１３６倍、すなわち３．５８５９３７５ＭＨｚである場合に相当する。さらに初期状態において色副搬送波の瞬時位相が０であり、この時点において最初の基準点が設定され、このとき第１のカウンタ３１のカウント値が３７６１であったとする。
【００４０】
初期状態が上記のようであったとき、最初の基準点が設定されてから１クロック後に第１のカウンタ３１のカウント値はタイミングパルスによって０にリセットされ、それから１７１２クロック後に１７１２となる。このとき色副搬送波の瞬時位相は５２０になっており、１０ビットで表されている色副搬送波の瞬時位相の最上位ビットは０から１に変化している。したがってカウント値が１７１２となったときに基準点生成回路３０はタイミングパルスを生成する。このようにして２番目の基準点は、第１のカウンタ３１のカウント値が１７１１であるときと１７１２であるときの間に検出される。
【００４１】
次のクロックサイクルではタイミングパルスを受けて、第１のカウンタ３１のカウント値は２０４８にリセットされる。同様に位相差検出回路２９は５２０という１０ビット値の下位９ビットである８に（ｆｓ÷ｆｓｃ）を乗じて１６で割った値を出力する。最初の仮定より（ｆｓ÷ｆｓｃ）＝（１０２４÷１３６）であるため、位相検出回路２９の出力値は３となる（小数点以下切り捨て）。このことは２番目の基準点とサンプリングクロックの立ち上がりエッジの位相差がサンプリングクロックの周期に換算して約６４分の３クロックであることを示している。なお、ｆｓｃとｆｓの比は両者の周波数を何らかの手段で検出した値を用いても良いが、あらかじめ決めておいた定数を用いても良い。たとえばＮＴＳＣ方式の標準値を用いて、常に（ｆｓ÷ｆｓｃ）＝（２７÷３．５７９５４５）として計算したとしても演算精度にそれほど悪影響を与えない。
【００４２】
位相差検出回路２９が算出した遅延量を受けて、遅延フィルタ５は第２の基準点が検出されてから第３の基準点が検出されるまでの間、各サンプリング点の映像信号を６４分の３クロックだけ遅延させる。遅延フィルタは一種の補間フィルタであり、クロック間の映像信号を補間によって作り出すフィルタであるとも考えられる。一般的に標本化関数や高次多項式を用いると精度の良い補間ができるが、線形補間などを併用しても良い。
【００４３】
同様にして、第２の基準点が検出されたことを示すタイミングパルスが発生してから１７１３クロック後に第１のカウンタ３１のカウント値は３７６０となり、色副搬送波の瞬時位相は１６となる。このときカウント値の下位１１ビットは１７１２であり、色副搬送波の瞬時位相の最上位ビットは１から０に変化しているから、このタイミングで基準点生成回路３０は３番目の基準点を検出したことを示すタイミングパルスを発生する。３番目の基準点は第１のカウンタ３１のカウント値が３７５９であるときと３７６０であるときの間にあり、直後に現われるサンプリングクロックとの位相差は１０ビット値の色副搬送波位相に換算して１６となる。このときの遅延量は、前述した計算法によって、サンプリングクロック周期に換算して６４分の７クロックとなる。遅延フィルタ５は第３の基準点が検出されてから第４の基準点が検出されるまでの間、各サンプリング点の映像信号を６４分の７クロックだけ遅延させる。タイミングパルスを発生した次のクロックで第１のカウンタ３１のカウント値は０にリセットされる。
【００４４】
以下同様にして４番目以降の基準点が検出される。
【００４５】
次にラインメモリコントローラ１０の動作を図５、６を用いて説明する。図５、６は時系列で並んでいる各サンプリング点をＸ座標とＹ座標を用いて二次元的に表したものである。Ｘ座標は０から１７１５までの整数値を取り、Ｙ座標は０以上の整数値を取るとする。
遅延後の各サンプリング点は図の格子点に対応し、Ｘ座標およびＹ座標によって識別できる。座標（Ｘ，Ｙ）＝（ｘ，ｙ）にある遅延後のサンプリング点は、（Ｘ，Ｙ）＝（０，０）にある遅延後のサンプリング点の（ｘ＋ｙ×１７１６）クロック後のサンプリング点（（Ｘ，Ｙ）＝（０，０）にあるサンプリング点から（ｘ＋ｙ×１７１６）クロック経過した時点）に対応する。各格子点の右上にある数字は、第１のカウンタ３１のカウント値であり、遅延フィルタ５で遅延させた映像信号のサンプリング位相を示す値である。図では以後の説明を簡単にするため、１２ビット値であるサンプリング位相の最上位ビットの値を括弧の中に示し、残りの下位１１ビットの値を最上位ビットの左側に示している。以下、サンプリング位相の最上位ビットを基準位相と呼び、記号Ｂで表す。またサンプリング位相の下位１１ビットを位相オフセットと呼び、記号Ｔで表す。各格子点の右下にある記号Ｄｎは、ｎ番目の基準点が検出されてから（ｎ＋１）番目の基準点が検出される間に遅延フィルタ５で使用された遅延量を示している。
さらに、白い丸印は実際のサンプリング点（遅延前のサンプリング点）であり、白い丸印から出ている矢印は、遅延フィルタ５によって白丸の位置にあった映像信号が矢印の先にあるサンプリング点に現われること、即ち、遅延フィルタ５によって白丸の位置にあった映像信号のサンプル値（及びその近傍のサンプル値に基いて矢印の先にあるサンプリング点の映像信号の瞬時値を遅延乃至補間により求めることを示している。なお、このように遅延乃至補間により求めた映像信号の瞬時値をもサンプル値と呼ぶ。このサンプル値が求められる点をサンプリング点と呼んでいる。
たとえば図５の左上のＡ点における映像信号は、遅延フィルタ５によって（Ｘ，Ｙ）＝（１，１）であるサンプリング点に現われる。（なお図を見やすくするため、一部の格子点ではサンプリング位相や遅延量などの記載を省略した。
【００４６】
なお、前述したタイミング生成回路４の動作では基準点を検出してから第１のカウンタ３１のカウント値がリセットされるまでに、１クロック分の遅延が存在することになるが、実際の動作ではこの１クロック分の遅延は問題にならないので、以下の図では基準点の位置を１クロックだけずらし、基準点を検出した直後（１クロック期間経過後ではなく、同じクロック期間中）にカウンタ値がリセットされるように記載している。基準点を検出してから遅延フィルタ５で用いる遅延量が計算されるまでにも１クロックの遅延が存在するが、以下の図では同様の理由から基準点が検出された直後に遅延量が計算されるように記載している。
【００４７】
最初にｆｓ＝１７１６×ｆｈが成り立つ場合を図５を用いて説明する。実施の形態１ではｆｓｃ＝２２７．５ｆｈが成り立つことを前提としているため、最初の基準点が（Ｘ，Ｙ）＝（３，０）と（Ｘ，Ｙ）＝（４，０）の間に検出された場合には、２番目以降の基準点もＸ座標が３と４の間に検出されることになる。すなわちすべての基準点は図中のＰで示した直線上に検出される。直線ＰをＸ＝ｐ（３＜ｐ＜４）と表すとき、任意のｎについてＤｎ＝４−ｐが成り立つ。すなわち、すべてのサンプリング点において同じ遅延量が用いられることがわかる。また、前述した第１のカウンタ３１の動作によって、Ｘ＝４であるサンプリング点の位相オフセットＴはすべて０となる。したがってＸが４未満であるサンプリング点ではＴ＝１７１６−Ｘ、Ｘが４以上であるサンプリング点ではＴ＝Ｘ−４となる。遅延フィルタ５で遅延させた映像信号について考えると、基準位相がＢ、位相オフセットがＴであるサンプリング点における色副搬送波の瞬時位相は（Ｂ×１８０度＋Ｔ×ｆｓｃ÷ｆｓ×３６０度）で与えられるから、ＴとＢがともに等しい２つのサンプリング点における色副搬送波の瞬時位相は同じであり、Ｔが等しく、Ｂのみが異なる２つのサンプリング点における色副搬送波の瞬時位相は互いに１８０度異なることになる。したがって、ラインメモリコントローラ１０は、Ｔの値をラインメモリに対するリード・ライトアドレスとし、Ｂの値が変化するたびにリード・ライトを行うラインメモリを切り替えるように制御すれば、ＹＣ分離回路１７で用いる１ライン遅延および２ライン遅延の映像信号が得られることになる。
【００４８】
次にラインメモリコントローラ１０において、フレームメモリコントローラ６から出力される１フレーム遅延の映像信号をさらに１ライン、および２ライン遅延させる場合を考える。今仮にフレームメモリコントローラ６から正しく色副搬送波位相が１８０度シフトしている１フレーム遅延の映像信号が出力されているとする。すなわち１フレーム遅延の映像信号として、任意の（Ｘ，Ｙ）においてＴが等しくＢのみが異なる映像信号が得られているとする。このとき１フレーム遅延の映像信号の配置は図５のＢの値を０と１で入れ替えた場合に相当するから、Ｔの値を第４のラインメモリ１４、第５のラインメモリ１５、および第６のラインメモリ１６のリード・ライトアドレスとして用い、Ｂの値が変化するたびにリード・ライトを行うラインメモリを切り替えるように制御すれば、全く同様なラインメモリの制御によって、１フレーム＋１ライン遅延、および１フレーム＋２ライン遅延の映像信号を得ることができる。
【００４９】
第１のフレームメモリ７、第５のフレームメモリ８、および第６のフレームメモリ９に対するフレームメモリコントローラ６の動作はラインメモリコントローラ１０の動作とほぼ同じである。遅延フィルタ５で遅延させた映像信号のうち、ｎ番目の基準点から（ｎ＋１）番目の基準点の間では（（ｎ ｍｏｄ ５２５）×１７１６＋Ｔ）を３つのフレームメモリに対するリード・ライトアドレスとして用い、基準点が５２５回検出されるたびにリード・ライトを行うフレームメモリを切り替えるように制御すれば、１フレーム遅延の映像信号、および２フレーム遅延の映像信号が得られる。
【００５０】
次にｆｓ＝１７１６×ｆｈが成り立たない場合について図６を用いて説明する。図６ではｆｓ＝１７１６．２５ｆｈであるとし、最初の基準点がちょうど（Ｘ，Ｙ）＝（２，０）となるサンプリング点において検出されたとする。このときＴ、ＢおよびＤｎの値は図に示したようになる。また、Ｄ０＝０、Ｄ１＝１６、Ｄ２＝３２、Ｄ３＝４８、Ｄ４＝０、Ｄ５＝１６、Ｄ６＝３２、Ｄ７＝４８である（６４が１クロック遅延に相当）。図では色副搬送波位相の基準点を図５と同じく直線Ｐで示した。図を見ると、Ｔが等しいサンプリング点に対応する白い丸印を結ぶと直線Ｐに平行な直線が得られることがわかる。なお、Ｘ座標は０から１７１５までの値しか取れないため、厳密にはＴが等しいサンプリング点に対応する白い丸印を結んだ線は有限な長さの線分の集まりとなるが、（Ｘ，Ｙ）＝（ｘ，ｙ）は（Ｘ，Ｙ）＝（ｘ−１７１６，ｙ＋１）と同じ点であるとして、途中で切断されることなく直線が引けると考える。図では特に遅延フィルタ５によってＴ＝３であるサンプリング点に一致する点を結んだ直線をＰ３で示している。直線Ｐ３はＹ＝４×（Ｘ−５）で表わされる。Ｙ＝６８４４のときはＸ＝１７１６となるが、前述したように、（Ｘ，Ｙ）＝（１７１６，６８４４）は（Ｘ，Ｙ）＝（０，６８４５）の点を指していると考える。遅延フィルタ５で遅延させる前の映像信号について考えると、（Ｘ，Ｙ）＝（ｘ，ｙ）の点の色副搬送波位相は、Ｙ座標が等しい直線Ｐ上の点（ｐ、ｙ）から、（（ｘ−ｐ）×ｆｓｃ÷ｆｓ×３６０度）によって求められる。すなわち直線Ｐに平行な直線上にある点における色副搬送波の瞬時位相はすべて等しいことがわかる。したがって遅延フィルタ５で遅延させた映像信号について考えると、同じＴの値を持つ２つのサンプリング点における色副搬送波位相は、互いに等しいか、あるいは１８０度異なるかのどちらかになる。これは図５の場合と全く同じであり、前述したようなラインメモリおよびフレームメモリのリード・ライト制御によって、ＹＣ分離回路１７で用いるライン遅延、フレーム遅延の映像信号が得られることになる。
【００５１】
このように実施の形態１である映像信号処理装置では、１つの遅延フィルタだけを用いてＹＣ分離回路１３で用いる０ライン遅延、１ライン遅延、２ライン遅延、１フレーム遅延、１フレーム＋１ライン遅延、１フレーム＋２ライン遅延、２フレーム遅延の合計７種類の映像信号を生成することが可能になっている。ライン遅延、フレーム遅延のデータがさらに増える場合であっても遅延フィルタの数は１つだけで良い。フィールド遅延（たとえば２６２ライン遅延）の映像信号が必要である場合も、フレームメモリをフィールドメモリに置き換えれば、ほとんど同様の方法でフィールド遅延の映像信号を得ることができることがわかる。
【００５２】
なお、実施の形態１ではＮＴＳＣ方式についてのみ説明したが、ＰＡＬ方式であっても同様な構成で対応できる。たとえば英国で用いられているＰＡＬ−Ｉ方式では、ｆｓｃ＝（１１３５÷４＋１÷６２５）×ｆｈ、ｆｈ＝３１２．５×ｆｖであり、ｆｓ＝２７ＭＨｚとするときｆｓ＝１７２８×ｆｈとなる。ＰＡＬ方式ではほぼ２ラインごとに色副搬送波位相が１８０度シフトするので、ＮＴＳＣ方式では１７１２クロック以上とした基準点の設定周期を３４５２以上とすれば、全く同様にしてＰＡＬ−Ｉ方式のＹＣ分離に用いるライン遅延、フレーム遅延の映像信号が得られる。また、ＰＡＬ−Ｉ方式で特に約１ライン後の色副搬送波位相が２７０度シフトした映像信号も必要である場合には、前回設定した基準点よりも１７２４クロック以上１７３２クロック未満離れた点で、最初に色副搬送波の瞬時位相が９０度または２７０度となる点を探すなどとすればよい。
【００５３】
ＳＥＣＡＭ方式においては、ｆｈ＝３１２．５×ｆｖであり、ｆｓｃは１ラインごとにｆｓｃ＝２８２×ｆｈ、ｆｓｃ＝２７２×ｆｈと切り替わる。ｆｓ＝２７ＭＨｚとするときｆｓ＝１７２８×ｆｈであり、３４５６クロック前または３４５６クロック後のいずれかに色副搬送波位相が１８０度シフトする点が存在するから、この場合も基準点の設定周期をほぼ２ラインに相当する３４５２以上とすれば良い。
【００５４】
実施の形態２．
実施の形態２は実施の形態１とは異なる内部構成のタイミング生成回路４を持つ例である。
【００５５】
図７はこの発明の実施の形態２であるタイミング生成回路４の構成を示す図である。図７において、図３と同一の符号を付したものは、同一の構成を持つブロックであり、説明を省略する。
【００５６】
図７のタイミング生成回路は、図３に示すものと概して同様であるが、シフトレジスタ３５と第２のカウンタ３６が加わっている点で異なる。第１のカウンタ３１は、図３のカウンタ３１と同じものであるが、その出力端子Ｑが（図３のように出力端子３３ではなく））シフトレジスタ３５に接続されている。同様に、位相検出回路２９も、図３の位相検出回路２９と同じものであるが、その出力が（出力端子３２ではなく）シフトレジスタ３５に接続されている。同様に、基準点生成回路３０も、図３の基準点生成回路３０と同じものであるが、その出力がシフトレジスタ３５にも接続されている。
【００５７】
シフトレジスタ３５は、図８に示すように５段のレジスタ３５ａ〜３５ｅと、レジスタ３５ａ〜３５ｅの出力を受けて、その一つを選択して出力する選択回路３５ｆと、減算回路３５ｇとを有する。減算回路は、第１のカウンタ３１のカウント値の下位１１ビットを受け、「１７１６」から第１のカウンタ３１のカウント値の下位１１ビットを減算し、減算結果を出力する。第１段のレジスタ３５ａは、減算回路３５の出力（Ｓｎ）と、位相差検出回路２９の出力（遅延量Ｄｎ）とを受ける。第２段〜第５段のレジスタ３５ｂ〜３５ｅはそれぞれ第１〜第４段のレジスタ３５ａ〜３５ｄの出力を入力とする。第１〜第５段のレジスタ３５ａ〜３５ｅは、基準点生成回路３０から出力されるタイミングパルスに応じてシフト動作を行う。基準点生成回路３０から出力されるタイミングパルスは、入力端子３４から入力される水平同期信号ととともに、選択回路３５ｆにも供給されている。
【００５８】
シフトレジスタ３５は、基準点生成回路３０においてｎ番目の基準点が検出されたことを示すタイミングパルスが出力されたときに、位相差検出回路２９の出力である６ビットの遅延量Ｄｎ、および「１７１６」から第１のカウンタ３１のカウント値の下位１１ビットを引いた値（以下、この値を「増分値」と呼び、Ｓｎと書く）を１段目のレジスタ３５ａに格納するとともに、１段目〜４段目のレジスタ３５ａ〜３５ｄに格納されている値を１段後ろのレジスタ３５ｂ〜３５ｆに移す。選択回路３５ｆは、最初は（初期状態では）３段目のレジスタ３５ｃを選択し、基準点生成回路３０からタイミングパルスが出力されるたびに、それまで選択していたレジスタよりも１段後ろのレジスタを選択し、選択されたレジスタに格納されている値を読み出して出力し、入力端子３４から入力される水平同期信号の基準エッジが検出されるたびに、１段前のレジスタを選択して選択されたレジスタに格納されている値を読み出して出力する。タイミングパルスと水平同期信号の基準エッジが同時に検出された場合には、それまで選択していたのと同じ段のレジスタを選択して、選択したレジスタに格納されている値を読み出して出力する。タイミングパルスが発生するときには各レジスタの値が１段ずつ後ろにシフトするとしたので、タイミングパルスによって１段後ろのレジスタを読みだすことになっても、読み出す値自体は変化しない。また、タイミングパルスと水平同期信号の基準エッジが同時に検出された場合には同じ段のレジスタ値を読み出すことになるが、各段のレジスタに格納されている値が１つ後ろのレジスタに移されるので、読み出す値自体は異なる値となる。読み出された値のうち、遅延量Ｄｎは出力端子３２を介して遅延フィルタ５に出力され、増分値Ｓｎは第２のカウンタ３６に出力される。
【００５９】
第２のカウンタ３６は、サンプリングクロックをそのカウント入力端子Ｃで受け、１クロックごとに１カウントアップする１２ビットカウンタである。ただし第２のカウンタ３６では１７１５の次のカウント値は２０４８であり、３７６３の次のカウント値は０であるとする。
また第２のカウンタ３６は、シフトレジスタ３５から出力される増分値Ｓｎをその加算入力端子Ａで受け、前述の水平同期信号を制御入力端子Ｂで受け、水平同期信号の基準エッジが検出されるたびに、シフトレジスタ３５から出力される増分値Ｓｎを現在のカウント値に加算する。ここで言う「加算」は、加算すべき値と同数のクロックが入力された後に現れるカウント値と等しい値に設定することを意味する。たとえば現在のカウント値がそれぞれ０、１７１４、３７６２であるときにＳｎ＝３を加算する場合には、次の値はそれぞれ３、２０４９、１となる。また、増分値Ｓｎが負の値である場合には、カウント値からＳｎの絶対値を減算する代わりに、Ｓｎの絶対値に１加算した値に相当するクロックサイクルだけカウントを停止する。たとえばＳｎ＝−２である場合には、３クロックだけカウントを停止することになる。第２のカウンタ３６のカウント値は、その出力端子Ｑから出力され、タイミング生成回路４の出力端子３３を介してフレームメモリコントローラ６、ラインメモリコントローラ１０に出力される。第２のカウンタ３６のカウント値は遅延フィルタ５で遅延させた映像信号のサンプリング位相を示している。
【００６０】
１段目乃至５段目のレジスタ３５ａ〜３５ｅが、位相差検出回路２９で検出された位相差を時系列で保持する位相差保持手段として用いられており、選択回路３５ｆが、有効映像期間外の所定のタイミングで、例えば水平同期信号の基準エッジで位相差保持手段（３５ａ〜３５ｅ）から読み出す位相差を更新する位相差選択手段として用いられている。
【００６１】
タイミング生成回路４を上記のように構成することによって、ｆｓｃ、ｆｈ、ｆｖの関係が規格通りではない非標準信号においても、精度の良いＹＣ分離ができるようになる。以下このことを説明する。
【００６２】
実施の形態１の図６を見ると、Ｔの値が１つだけ１７１６である点（Ｘ，Ｙ）＝（３，５）が存在している。ラインコムフィルタを利用するためにはＴの値が等しいサンプリング点が少なくとも２つ以上必要であるが、（Ｘ，Ｙ）＝（３，５）には等しいＴを持つ点が存在しないため、原理的にラインコムフィルタを用いることができない。したがって、（Ｘ，Ｙ）＝（３，５）の近傍のみはＹＣ分離の精度が劣化することになる。
【００６３】
ただし実施の形態１ではｆｓｃ＝２２７．５×ｆｈ、ｆｈ＝２６２．５×ｆｖが成り立つ標準的なＮＴＳＣ方式の映像信号を処理する場合であり、この場合には実施の形態１の図６で示した基準点同士を結ぶ直線Ｐと、水平同期信号の基準エッジの出現位置同士を結ぶ直線（以下、「直線Ｈ」と呼ぶ）は常に平行になる。したがって基準点が常に水平帰線消去期間内に現われるようにし、図６の（Ｘ，Ｙ）＝（３，５）のような点を表示画面に現われないようにすることは可能である。
【００６４】
しかし、ｆｓｃ＝２２７．５×ｆｈが成り立たない非標準信号では、直線Ｐと直線Ｈが平行にならないことがあり、直線Ｐの近傍に現われる図６の（Ｘ，Ｙ）＝（３，５）のような点を必ず水平帰線消去期間内に現われるようにすることはできない。
【００６５】
これに対して実施の形態２ではサンプリング位相を表す第２のカウンタ３６のカウント値が不連続になる点を水平同期信号の基準エッジになるようにしたため、有効映像期間では常にラインコムフィルタを用いることができるようになる。
【００６６】
今、ｆｓ＝１７１５．７５×ｆｈ＝２７ＭＨｚであるとし、ｆｓ＝（１７１６＋１÷３）÷２２７．５×ｆｓｃ＝１０２９８÷１３６５×ｆｓｃであるとする。このとき１７１５．７５クロックごとに水平同期信号の基準エッジが現われ、約１７１６．３３３クロックごとに色副搬送波の瞬時位相が１８０度シフトする点が現われることになる。さらにここでは最初の基準点が（Ｘ，Ｙ）＝（３，０）において検出され、最初の水平同期信号の基準エッジが（Ｘ，Ｙ）＝（５，０）において検出されたとする。シフトレジスタ３５の段数は５段とし、最初に水平同期信号の基準エッジが検出されたときのシフトレジスタ３５の出力は３段目の値であるとする。
【００６７】
図９は、直線Ｈ上またはその直後に現われるサンプリング点のＸＹ座標と、その時に検出されている増分値Ｓｎおよび遅延量Ｄｎの値と、シフトレジスタ３５の各段に格納されている値と、シフトレジスタ３５の出力となるレジスタ段を示したものである。ただし、シフトレジスタ３５の各段に格納されている値Ｓｎ、Ｄｎついては、煩雑を避けるためにｎの値で代用した。また、値がまだ格納されていないレジスタ段は空欄とした。
【００６８】
図１０は実施の形態１の図５、図６と同じく、各サンプリング点におけるＴ、Ｂの値を示すとともに、各サンプリング点における映像信号を生成するために遅延フィルタ５で用いられたＤｎの値を示したものである。ただし、実施の形態１とは異なり、Ｔ、Ｂの値は第２のカウンタ３６が生成したサンプリング位相であり、Ｄｎの値はシフトレジスタ３５が出力した値である。なお、図１０では（Ｘ，Ｙ）＝（５，２）において第２のカウンタ３６のカウント値が０であるとしている。最初の基準点が（Ｘ，Ｙ）＝（３，０）において検出され、約１７１６．３３３クロックごとに色副搬送波の瞬時位相が１８０度シフトする点が現われることから、基準点同士を結んでできる直線Ｐは、図中でＹ＝３×（Ｘ−３）で表される直線となる。同様にして最初の水平同期信号の基準エッジが（Ｘ，Ｙ）＝（５，０）において検出され、１７１５．７５クロックごとに現われることから、水平同期信号の基準エッジ同士を結んで得られる直線Ｈは、図中でＹ＝−４×（Ｘ−５）で表される直線となる。
【００６９】
以下、図９及び図１０を参照しながら、図７のタイミング生成回路４の動作を説明する。実施の形態１で述べた動作によって、第１のカウンタ３１は基準点が現われるたびに下位１１ビットの値が０にリセットされる。実施の形態２では第１のカウンタ３１の最上位ビットはどの回路からも参照されないので、ここでは第１のカウンタ３１の下位１１ビットの値を、単に第１のカウンタ３１のカウント値と書く。第１のカウンタ３１のカウント値は、最初の基準点が現われる（Ｘ，Ｙ）＝（３，０）において０となる。このとき基準点はサンプリング点上にあるからＤ１の値は０となる。Ｓ１の値は（Ｘ，Ｙ）＝（３，０）の直前における第１のカウンタ３１のカウント値を定義していないため、決定できないが、ここでは仮にＳ１＝０とする。
【００７０】
２番目の基準点が現われるのは図１０に示したように（Ｘ，Ｙ）＝（３，１）と（Ｘ，Ｙ）＝（４，１）の間の点であり、（Ｘ，Ｙ）＝（３，１）では第１のカウンタ３１のカウント値は１クロックにつき１ずつカウントアップし、１７１６になっているはずである。さらに（Ｘ，Ｙ）＝（４，１）では０にリセットされ、Ｓ２＝１７１６−１７１６＝０が検出されることになる。Ｄ２は３分の２クロックに相当し、Ｄ２＝６４÷３×２＝４２（小数点以下切り捨て）となる。
【００７１】
同様にして３番目の基準点が現われるのは（Ｘ，Ｙ）＝（３，２）と（Ｘ，Ｙ）＝（４，２）の間の点であり、（Ｘ，Ｙ）＝（３，２）における第１のカウンタ３１のカウント値は１７１５であるからＳ３＝１７１６−１７１５＝１となり、Ｄ３として３分の１クロックに相当するＤ３＝６４÷３＝２１が検出されることになる。
【００７２】
さて、３番目の水平同期信号の基準エッジは（Ｘ，Ｙ）＝（４，２）と（Ｘ，Ｙ）＝（５，２）の間の点で検出され、このとき基準点と水平同期信号の基準エッジは同数検出されているから、シフトレジスタ３５の出力は３段目のレジスタであり、図９に示したようにＤ０＝０が遅延フィルタ５に与える遅延量となる。したがって４番目の水平同期信号の基準エッジが検出されるまで、遅延フィルタは映像信号を遅延なしで通過させることになる。第２のカウンタ３６はリセットされることがないので、第１のカウンタ３１のカウント値のように基準点の位置からカウント値を決めることはできない。そこで前述のように図１０では（Ｘ，Ｙ）＝（５，２）における第２のカウンタ３６のカウント値を０と決めている。
【００７３】
４番目の基準点は（Ｘ，Ｙ）＝（４，３）に一致し、（Ｘ，Ｙ）＝（３，３）における第１のカウンタ３１のカウント値は１７１５であるからＳ４＝１７１６−１７１５＝１となり、Ｄ４＝０が検出されることになる。
【００７４】
同様にして４番目の水平同期信号の基準エッジは（Ｘ，Ｙ）＝（４，３）と（Ｘ，Ｙ）＝（５，３）の間の点で検出され、このときのシフトレジスタ３５の出力は図９より３段目のレジスタであるから、増分値としてＳ２＝０が、遅延量としてＤ２＝４２が出力されることになる。（Ｘ，Ｙ）＝（４，３）における第２のカウンタ３６のカウント値は１７１５であるから、（Ｘ，Ｙ）＝（５，３）における第２のカウンタ３６のカウント値はＳ２を加算してやはり１７１５となる。４番目の水平同期信号の基準エッジと５番目の水平同期信号の基準エッジの間では遅延フィルタ５の遅延量としてＤ２＝４２（約３分の２クロック遅延に相当）が用いられる。なお、第２のカウンタ３６において１７１５の次のカウント値は２０４８であるから、（Ｘ，Ｙ）＝（６，３）における第２のカウンタ３６のカウント値は２０４８となる。
【００７５】
以下、５番目以降の基準点および水平同期信号の基準エッジについても、同様にしてサンプリング位相Ｔ、Ｂおよび増分値Ｓｎ、遅延量Ｄｎを定めることができる。
【００７６】
ここで遅延フィルタ５によってＴ＝０であるサンプリング点に一致する点を結んだ直線Ｐ０について考える。図１０に示したように直線Ｐ０は直線Ｐと平行であるので、遅延フィルタ５によってＴ＝０であるサンプリング点に一致する点の色副搬送波位相は少なくとも図示した範囲内では等しいことがわかる。これに対して遅延フィルタ５によってＴ＝１７１３であるサンプリング点に一致する点を結んだＰ１７１３は、Ｙ＝６の前後で線が切断されていることがわかる。これはＹ＝６の前後でＰ１７１３上の点の色副搬送波位相が異なっており、Ｙ＝６前後ではＰ１７１３上の点にラインコムフィルタを適用できないことを意味している。ただし、Ｙ＝６前後におけるＰ１７１３上の点は水平同期信号の近傍の点であり、有効映像期間外の位置に相当するから、通常は表示画面上に現われることはなく、ＹＣ分離精度の劣化が表示画面の劣化につながることはない。
【００７７】
このように実施の形態２では遅延量Ｄｎが更新される点、および増分値Ｓｎによってサンプリング位相が不連続に変化する点を水平同期信号の基準エッジの位置としたため、非標準信号においても有効映像期間では常にラインコムフィルタが利用できるようになっている。
【００７８】
なお、実施の形態２では水平同期信号の基準エッジにおいて、遅延量Ｄｎが更新され増分値Ｓｎが変化するとしたが、水平同期信号を適当に遅延させて生成したタイミングパルスを用いてもよい。即ち、遅延量Ｄｎ（即ち、位相差）の更新及び増分値Ｓｎの変化が、水平同期信号の基準エッジ以外において起こるようにしても良い。但し、有効映像期間外に行わせるのが望ましい。
【００７９】
また、実施の形態２ではＮＴＳＣ方式の例について説明したが、ＰＡＬ方式やＳＥＣＡＭ方式の場合には２ラインに一度だけ、水平同期信号の基準エッジにおいて遅延量Ｄｎおよび増分値Ｓｎを更新するなどとすればよい。
【００８０】
さらに実施の形態２ではシフトレジスタ３５の段数を５段としたが、任意の段数であってよい。シフトレジスタ３５の段数が多いほど、回路規模が大きくなる代わりにｆｓｃ、ｆｈ、ｆｖの標準信号からのずれがより大きい信号に対応することができる。なお、ｆｓｃとｆｈが規格どおりでない場合には、図９に見るように、シフトレジスタ３５の出力となるレジスタ段が初期状態の３段目から際限なくずれていくが、この場合にはたとえば１フレームに１回の周期で、垂直帰線消去期間内においてシフトレジスタ３５の出力となるレジスタ段を３段目にリセットするなどとすれば良い。
【００８１】
実施の形態３．
実施の形態３では、図１０に示したような非標準信号を検出する非標準信号検出手段を設けた例である。
【００８２】
図１１はこの発明の実施の形態３である映像信号処理装置の構成を示す図である。図１１において、図１と同一の符号を付したものは、同一の機能を持つブロックであり、説明を省略する。タイミング生成回路４は実施の形態１で説明した図３のタイミング生成回路４と同じであってもよく、実施の形態２で説明した図７のタイミング生成回路４と同じものを用いてもよい。図１１では非標準信号検出回路３７を設けた点が実施の形態１、２と異なる。また、非標準信号検出のためにフレームメモリコントローラ３８は実施の形態１、２のフレームメモリコントローラ６とは異なる動作を行う。
【００８３】
非標準信号検出回路３７は同期分離回路２から出力される水平同期信号および垂直同期信号、タイミング生成回路４で検出されたサンプリング位相、フレームメモリコントローラ６から出力される１フレーム遅延および２フレーム遅延のデータを用いて非標準信号を検出し、検出結果をＹＣ分離回路１７に出力する。ＹＣ分離回路１７は、非標準信号検出回路３７の検出結果に応じて輝度信号と搬送色信号を生成する方法を変える。例えば、ＹＣ分離回路１７は非標準信号検出回路３７で非標準信号が検出された場合には、フレームコムフィルタの動作を停止し、フレームコムフィルタ以外のフィルタを用いてＹ信号とＣ信号を分離する。フレームメモリコントローラ３８は、非標準信号検出回路３７から各サンプリング点の表示画面上の位置情報を得て、これを遅延フィルタ５で遅延させた映像信号とともに、第１のフレームメモリ７、第２のフレームメモリ８、および第３のフレームメモリ９に書き込む。
【００８４】
図１２はこの発明の実施の形態３である非標準信号検出回路３７の内部構成を示す図である。図において、同期分離回路２で分離された水平同期信号は入力端子３９を介して水平カウンタ４２、垂直カウンタ４３、および第１の非標準信号検出回路４４にそれぞれ供給される。同様に同期分離回路２で分離された垂直同期信号は入力端子４０を介して垂直カウンタ４３と第１の非標準信号検出回路４４にそれぞれ供給される。また、タイミング生成回路４で検出されたサンプリング位相は入力端子４１を介して第１の非標準信号検出回路４４に供給される。
【００８５】
第１の非標準信号検出回路４４は、例えば図１３に示すように、反転検出回路４４ａと、垂直同期信号カウンタ４４ｂと、アップダウンカウンタ４４ｃと、判定回路４４ｄとを有する。
反転検出回路４４ａは、タイミング生成回路４から出力されるサンプリング位相の最上位ビットＢを受け、それが反転する度にパルス（反転検出パルス）を出力する。
垂直同期信号カウンタ４４ｂは、同期分離回路２から出力される垂直同期信号をそのカウント入力端子Ｃで受け、該垂直同期信号の基準エッジをカウントし、カウント値が１６となると（即ち、垂直同期信号の基準エッジが１６回検出されると）、検出パルスを出力する。
アップダウンカウンタ４４ｃは、同期分離回路２から出力される水平同期信号をそのアップカウント入力端子Ｕで受け、その基準エッジが検出される度に１カウントアップし、反転検出回路４４ａから出力されたパルス（反転検出パルス）をダウンカウント入力端子Ｄで受け、該パルスが入力される度に１カウントダウンし、垂直同期信号カウンタ４４ｂから出力される検出パルスをリセット入力端子Ｒで受け、該検出パルスを受けると、カウント値を０にリセットする。アップダウンカウンタ４４ｃのカウント値はその出力端子Ｑから出力され、判定回路４４ｄに入力される。
判定回路４４ｄは、アップダウンカウンタ４４ｃのカウント値が２以上または−２以下となったときに非標準信号を検出したと判定し、この判定結果を出力する。判定回路４４ｄの出力は、第１の非標準信号検出回路４４による検出結果（第１の非標準信号検出結果）として出力端子４７を介してＹＣ分離回路１７に出力される。
【００８６】
水平カウンタ４２は、サンプリングクロックをそのカウント入力端子Ｃで受け、１クロックごとに１カウントアップし、水平同期信号をそのリセット入力端子Ｒで受け、水平同期信号の基準エッジが入力されるたびにカウント値を０にリセットする。水平カウンタ４２のカウント値は表示画面上の水平表示位置に対応する値である。水平カウンタ４２のカウント値はその出力端子Ｑから出力され、非標準信号検出回路３７の出力端子４５を介してフレームメモリコントローラ３８に出力される。
垂直カウンタ４３は、水平同期信号をそのカウント入力端子Ｃで受け、水平同期信号の基準エッジが入力されるたびに１カウントアップし、垂直同期信号をそのリセット入力端子Ｒで受け、垂直同期信号の基準エッジが入力されるたびにカウント値を０にリセットする。垂直カウンタ４３のカウント値は表示画面上の垂直表示位置に対応する値である。垂直カウンタ４３のカウント値はその出力端子Ｑから出力され、非標準信号検出回路３７の出力端子４６を介して、やはりフレームメモリコントローラ３８に出力される。
【００８７】
有効映像期間生成回路４８は、水平カウンタ４２の値に基づいて水平帰線消去期間を示す１ビットの信号を生成し、出力端子４９を介してフレームメモリコントローラ３８に出力する。さらに、水平カウンタ４２の値に基づいて有効映像期間を示す１ビットの信号を生成し、第２の非標準信号検出回路５２に出力する。有効映像期間生成回路４８が設定する水平帰線消去期間と有効映像期間は互いに重ならない期間であるとし、水平帰線消去期間は有効映像期間以外の一部または全部の期間であるとする。
【００８８】
このように、水平カウンタ４２と、有効映像期間生成回路４８とで、有効映像期間を表わす２値信号を位置情報として出力する位置情報生成手段を構成しており、水平カウンタ４２と垂直カウンタ４３とで、水平同期信号及び垂直同期信号に基いて生成された表示画面上の位置を表わす多値信号を位置情報として出力する位置情報生成手段を構成しており、水平カウンタ４２及び有効映像期間生成回路４８の組合せにより構成される位置情報生成手段と、水平カウンタ４２及び垂直カウンタ４３の組合せにより構成される位置情報生成手段は、少なくとも水平同期信号に基づいて各サンプリング点の位置情報を生成する点で共通している。
【００８９】
第２の非標準信号検出回路５２は、入力端子４５から入力される１フレーム遅延の映像信号の水平帰線消去期間、および入力端子４６から入力される２フレーム遅延の映像信号の水平帰線消去期間が、有効映像期間生成回路４８で設定された有効映像期間と時間的に重なる場合に非標準信号を検出したと判定し、この判定結果を第２の非標準信号検出結果として出力端子５３を介してＹＣ分離回路１７に出力する。１フレーム遅延の映像信号および２フレーム遅延の映像信号の水平帰線消去期間は、有効映像期間生成回路４８で設定された水平帰線消去期間の情報をフレームメモリコントローラ３８を介して第１のフレームメモリ７、第２のフレームメモリ８、および第３のフレームメモリ９に書き込むことによって得られたものである。これら３つのフレームメモリに水平帰線消去期間の情報を書き込むには、水平帰線消去期間であることを示す１ビットの信号を各サンプリング点の映像信号とともに書き込むとしても良いし、水平帰線消去期間にある映像信号が表示画面に現れないことを利用して、この期間の映像信号の値を水平帰線消去期間を示す固有の値に置き換えるとしても良い。
【００９０】
第３の非標準信号検出回路５４は、入力端子４５から入力される１フレーム遅延の映像信号の水平・垂直表示位置、および入力端子４６から入力される２フレーム遅延の映像信号の水平・垂直表示位置が、水平カウンタ４２と垂直カウンタ４３によって生成された水平・垂直表示位置と一定値以上ずれている場合に非標準信号を検出したと判定し、この判定結果を第３の非標準信号検出結果として出力端子５５を介してＹＣ分離回路１７に出力する。１フレーム遅延の映像信号および２フレーム遅延の映像信号の水平・垂直表示位置は、水平カウンタ４２および垂直カウンタ４３で生成された水平・垂直表示位置の情報をフレームメモリコントローラ６を介して第１のフレームメモリ７、第２のフレームメモリ８、および第３のフレームメモリ９に書き込むことによって得られたものである。これら３つのフレームメモリに水平・垂直表示位置の情報を書き込むには、水平・垂直表示位置をあらわす信号を各サンプリング点の映像信号とともに書き込むとしても良いし、水平帰線消去期間にある映像信号が表示画面に現れないことを利用して、この期間の映像信号の値を水平・垂直表示位置をあらわす値に置き換えるとしても良い。
【００９１】
このように、非標準信号検出回路３７は３つの非標準信号検出回路を持っているとする。ＹＣ分離回路１７は３つの非標準信号検出回路のいずれか１つが非標準信号を検出したときには、フレームコムフィルタの動作を停止させるとする。
【００９２】
以下では、前記の３つの非標準信号検出回路が、ｆｓｃとｆｈが規格どおりの関係になっていない非標準信号を検出することができることを説明する。
【００９３】
図１０で見たように、非標準信号では水平同期信号の基準エッジを示す直線Ｈと色副搬送波位相の基準点を示す直線Ｐが互いに平行にならない。これは水平周期と基準点が現れる周期が異なることを意味している。したがって一定期間内における水平同期信号の基準エッジの数と基準点の数の差が等しくなければ、入力信号は非標準信号であるといえる。第１の非標準信号検出回路４４において、基準位相Ｂをあらわす最上位ビットが反転するのは新しい基準点が設定された瞬間に対応しているから、アップダウンカウンタのカウント値が２以上または−２以下になるのは、１水平期間の間に基準点が２回以上検出されたか、または２つの基準点の間に水平同期信号の基準エッジが２回以上検出されたかのいずれかの場合である。したがって第１の非標準信号検出回路４４に内蔵されているアップダウンカウンタのカウント値によって非標準信号が検出できることがわかる。
このように、第１の非標準信号検出回路４４が、水平同期信号に基づいて決まる所定の周期と、基準点生成回路３０で基準点が生成される周期との差に基づいて非標準信号を検出している。
【００９４】
また図１０の（Ｘ，Ｙ）＝（４，３）のサンプリング点は直線Ｈの近傍の点であり、水平帰線消去期間に存在する点である。（Ｘ，Ｙ）＝（４，３）は直線Ｐ上の点でもあり、このサンプリング点以降の直線Ｐ上のＸＹ座標は、次に直線Ｐと直線Ｈが互いに交わるまではＹ＝３×（Ｘ−３）と表すことができる。したがって（Ｘ，Ｙ）＝（４，３）から５２５回の基準点が設定された後に現れる映像信号は（Ｘ，Ｙ）＝（１７９，５２８）となる。同様にして直線ＨはＹ＝−４×（Ｘ−５）と表すことができ、（Ｘ，Ｙ）＝（１７９，５２８）の直前に現れる直線Ｈ上の点は（Ｘ，Ｙ）＝（−１２７，５２８）となる。したがって（Ｘ，Ｙ）＝（１７９，５２８）の水平表示位置は１７９−（−１２７）＝３０６となる。ＮＴＳＣ方式における水平帰線消去期間は水平フロントポーチを含めても通常１０．９マイクロ秒程度であり、２７ＭＨｚクロックに換算して３００クロック未満であるから、（Ｘ，Ｙ）＝（１７９，５２８）は有効映像期間におけるサンプリング点である。１フレーム前の同じ直線Ｐ上のサンプリング点（Ｘ，Ｙ）＝（４，３）が水平帰線消去期間に存在するサンプリング点であったから、第２の非標準信号検出回路５２によって図１０の状態は非標準信号に相当することがわかる。
【００９５】
以上のように、第２の非標準信号検出回路５２は、遅延フィルタ５から有効映像期間内の映像信号が出力されるタイミング（有効映像期間生成回路４８の出力によって表される）と記憶手段（７〜９、１１〜１９）から有効映像期間内の映像信号が読み出されるタイミング（端子５０，５１を介して供給される１フレーム遅延映像信号及び２フレーム遅延映像信号から検出される）との時間的なずれに基づいて非標準信号を検出していると言うこともできる。
【００９６】
同様にして（Ｘ，Ｙ）＝（４，３）と（Ｘ，Ｙ）＝（１７９，５２８）では垂直表示位置は同じであるが、水平表示位置が３００クロック以上違うので、しきい値を適当に決めれば、水平・垂直表示位置の違いによって第３の非標準信号検出回路５４によっても非標準信号が検出できることがわかる。
【００９７】
以上のように、第３の非標準信号検出回路５４は、遅延フィルタ５で遅延させた映像信号の位置情報（水平カウンタ４２及び垂直カウンタ４３の出力によって表される）と、記憶手段（７〜９、１１〜１６）から読み出される位置情報（端子５０，５１を介して供給される１フレーム遅延映像信号及び２フレーム遅延映像信号から得られる）の違いに基づいて非標準信号を検出していると言うこともできる。
第２の非標準信号検出回路５２と第３の非標準信号検出回路５４は、遅延フィルタ５で遅延させた映像信号に関連付けられた位置情報（水平カウンタ４２及び垂直カウンタ４３の出力、又は有効映像期間生成回路４８の出力）と、記憶手段（７〜９、１１〜１６）から読み出された映像信号に関連付けられた位置情報との比較結果に基づいて非標準信号を検出する点で共通している。
【００９８】
なお、直線Ｈ上のサンプリング点（Ｘ，Ｙ）＝（−１２７，５２８）のＸ座標の値が負の値となっているが、実施の形態１で述べたように（Ｘ，Ｙ）＝（ｘ，ｙ）と（Ｘ，Ｙ）＝（ｘ−１７１６，ｙ＋１）と同じ点であると考えられるから、（Ｘ，Ｙ）＝（−１２７，５２８）は正確には（Ｘ，Ｙ）＝（１５８９，５２７）のことである。
【００９９】
以上、実施の形態３では異なる３つの非標準信号検出回路を用いたが、３つのうち任意の１つだけを用いても良いし、任意の２つを併用するとしても良い。
【０１００】
また、実施の形態３では、有効映像期間生成回路４８はフレームメモリコントローラ３８に水平帰線消去期間を表す信号を出力し、第２の非標準信号検出回路５２に有効映像期間を表す信号を出力するとしたが、逆にフレームメモリコントローラ３８に有効映像期間を表す信号を出力し、第２の非標準信号検出回路５２に水平帰線消去期間を表す信号を出力するとしてもよい。
【０１０１】
実施の形態３では、色副搬送波周波数、水平周波数、および垂直周波数の値が所定の比になっていない非標準信号を検出する非標準信号検出回路を備えるため、非標準信号検出結果に応じてＹＣ分離手段の動作を変えることにより、非標準信号であっても精度良くＹＣ分離を行うことができる。
【０１０２】
実施の形態４．
実施の形態１、２におけるフレームメモリコントローラ６はサンプリング位相に基づいてフレームメモリのリード・ライトアドレスを決めていたが、実施の形態４は水平同期信号および垂直同期信号に基づいてフレームメモリのリード・ライトアドレスを決める例を示したものである。
【０１０３】
図１４はこの発明の実施の形態４である映像信号処理装置の構成を示す図である。図１４において、図１と同一の符号を付したものは、同一の機能を持つブロックであり、説明を省略する。
【０１０４】
図１４ではフレームメモリとしてＳＤＲＡＭ（同期式ＤＲＡＭ）５９を用いる。１フレーム遅延、および２フレーム遅延のデータはＳＤＲＡＭ５９内の異なる記憶領域に格納される。
【０１０５】
ライトタイミングコントローラ５６は、同期分離回路２から出力される水平同期信号および垂直同期信号に基づいて、有効映像期間を設定し、有効映像期間においてイネーブル状態となるライトイネーブル信号を、遅延フィルタ５において遅延させた映像信号とともにＳＤＲＡＭコントローラ５８に出力する。さらに、有効映像期間内の一部期間の映像信号の値を、タイミング生成回路４から出力されるサンプリング位相の値に置き換える。
【０１０６】
リードタイミングコントローラ５７は、同期分離回路２から出力される水平同期信号と垂直同期信号、タイミング生成回路４で検出したサンプリング位相、およびＳＤＲＡＭコントローラ５８から出力される１フレーム遅延の映像信号と２フレーム遅延の映像信号に含まれるサンプリング位相情報に基づいて、１フレーム遅延の映像信号を読み出す第１のリードイネーブル信号と２フレーム遅延の映像信号を読み出す第２のリードイネーブル信号を生成し、ＳＤＲＡＭコントローラ５８を介して１フレーム遅延の映像信号、および２フレーム遅延の映像信号をＳＤＲＡＭ５９から読み出す。
【０１０７】
ＳＤＲＡＭコントローラ５８は、ライトタイミングコントローラ５６から出力されるライトイネーブル信号に基づいて、有効映像期間内に存在する映像信号（一部がサンプリング位相に置き換えられている）をＳＤＲＡＭ５９に書き込む。また、リードタイミングコントローラ５７から出力される第１のリードイネーブル信号がイネーブル状態になるたびに、ＳＤＲＡＭ５９から１フレーム遅延の映像信号を書き込んだ順番どおりに読み出し、第２のリードイネーブル信号がイネーブル状態になるたびに、ＳＤＲＡＭ５９から２フレーム遅延の映像信号を書き込んだ順番どおりに読み出してそれぞれリードタイミングコントローラ５７に出力する。
【０１０８】
実施の形態４では、ＳＤＲＡＭ５９が、遅延フィルタ５で遅延させた映像信号およびサンプリング位相検出手段（３１）で検出されたサンプリング位相を記憶する記憶手段として用いられている。
ライトタイミングコントローラ５６とＳＤＲＡＭコントローラ５８とで、水平同期信号および垂直同期信号に基づいてＳＤＲＡＭ５９に対する映像信号およびサンプリング位相の書き込みを制御する書き込み制御手段として用いられている。
また、リードタイミングコントローラ５７とＳＤＲＡＭコントローラ５８とで、水平同期信号と垂直同期信号に基づいてＳＤＲＡＭ５９からサンプリング位相を読み出し、ＳＤＲＡＭ５９から読み出されたサンプリング位相とサンプリング位相検出手段（３１）で検出されたサンプリング位相との比較結果に基づいてＳＤＲＡＭ５９から映像信号を読み出すタイミングを決定する読み出し制御手段として用いられている。
【０１０９】
非標準信号検出回路６０は、リードタイミングコントローラ５７から１フレーム遅延の映像信号および２フレーム遅延の映像信号のリードタイミングに関する情報を得て、非標準信号を検出する。非標準信号の検出結果はＹＣ分離回路１７に出力され、ＹＣ分離回路１７は非標準信号が検出された場合にはフレームコムフィルタの動作を停止する。
【０１１０】
以下、実施の形態４である映像信号処理装置の動作を説明する。
【０１１１】
ライトタイミングコントローラ５６は水平同期信号および垂直同期信号の基準エッジから各サンプリング点の水平表示位置、垂直表示位置を検出して有効映像期間を設定する。水平表示位置は水平同期信号の基準エッジが検出されてから経過したクロック数を表し、垂直表示位置は垂直同期信号の基準エッジが検出されてから検出された水平同期信号の基準エッジの数を表す値である。以下では各サンプリング点の水平表示位置がＨ、垂直表示位置がＶであるとき、その点の座標を（Ｈ，Ｖ）で表すとする。ライトタイミングコントローラ５６はＨＶ座標が２００≦Ｈ＜１６８０、かつ１８≦Ｖ＜２６０である期間内に存在するサンプリング点を有効映像期間内のサンプリング点であるとする。またライトタイミングコントローラ５６は、２００≦Ｈ≦２０１であるサンプリング点については、映像信号の値を、Ｈ＝２００であるサンプリング点におけるＴおよびＢの値に置き換えてＳＤＲＡＭコントローラ５８に出力する。仮に映像信号を１０ビットの値で表すとすると、Ｔは１１ビット、Ｂは１ビットの値であるから、Ｔ、ＢをＳＤＲＡＭ５９に書き込むには少なくとも２つのサンプリング点の映像信号を置き換える必要がある。これによりＳＤＲＡＭ５９に記憶されている映像信号の各ラインの先頭２ワードはサンプリング位相情報を表すことになる。
【０１１２】
一方、リードタイミングコントローラ５７は、（Ｈ，Ｖ）＝（２００，１７）の位置において第１のリードイネーブル信号を２クロック分だけイネーブル状態にする。前述したライトタイミングコントローラ５６の動作により、第１のリードイネーブル信号に対応してＳＤＲＡＭコントローラ５８から出力されるのは、１フレーム前の（Ｈ，Ｖ）＝（２００，１８）の位置におけるＴおよびＢの値である。以下、ＳＤＲＡＭコントローラ５８から得た１フレーム遅延のＴおよびＢの値をＴ１、Ｂ１と書く。同様にＴ１、Ｂ１と区別するために、タイミング生成回路４からリードタイミングコントローラ５７に出力されるＴおよびＢの値をＴ０、Ｂ０と書く。リードタイミングコントローラ５７はＴ０とＴ１が等しく、Ｂ０とＢ１が異なる値になるタイミングを検出し、それから１４８０クロックにわたって第１のリードイネーブル信号をイネーブル状態にする。１４８０クロックの最後の２クロック分は、（Ｈ，Ｖ）＝（２００，１９）におけるＴ１およびＢ１の値が読み出すためのものである。以下同様にＴ０、Ｔ１、Ｂ０、Ｂ１の値を比較し、その比較結果に基づいて第１のリードイネーブル信号を生成する。
【０１１３】
第２のリードイネーブル信号の生成方法についても同様であるが、２フレーム遅延のＴおよびＢの値をＴ２、Ｂ２と書くとき、Ｔ０とＴ２が等しく、かつＢ０とＢ２が等しい値になるタイミングを検出する点のみが第１のリードイネーブル信号の生成方法と異なる。
【０１１４】
以上のような動作により、入力映像信号が標準信号の場合には、正確な１フレーム遅延および２フレーム遅延のデータが得られる。これを図１５及び図１６を参照して説明する。説明にあたり、タイミング生成回路４は実施の形態２の図７で述べた構成を持つとする。
【０１１５】
図１５及び図１６ではｆｓｃ＝２２７．５×ｆｈ、ｆｈ＝２６２．５×ｆｖ、ｆｓ＝１７１６．２５×ｆｈが成り立つ場合を考える。図１５及び図１６は図６と同様の図であるが、格子点の右下に遅延量Ｄｎの代わりにＨＶ座標を示した。図１５及び図１６では（Ｘ，Ｙ）＝（６，２）におけるＴ、Ｂの値をＴ＝２、Ｂ＝０とし、ＨＶ座標を（Ｈ，Ｖ）＝（０，１６）とした。また直線ＰはＹ＝４×（Ｘ−２）とし、直線ＨはＹ＝４×（Ｘ−５）とした。このとき遅延フィルタ５によってＴ＝３であるサンプリング点に一致する点を結んだ直線Ｐ３はＹ＝４×（Ｘ−７）＋２となる。（Ｘ，Ｙ）＝（６，２）から（Ｘ，Ｙ）＝（５，３）の間にあるサンプリング点では（Ｘ，Ｙ）＝（２，０）で検出されたＤ１＝０が使用される。同様にして実施の形態２で述べた動作により（Ｘ，Ｙ）＝（６，３）からは（Ｘ，Ｙ）＝（３，１）で検出されたＤ２＝１６（４分の１クロックに相当）、Ｓ２＝０が用いられる。したがって（Ｘ，Ｙ）＝（６，３）のサンプリング位相はＴ＝１、Ｂ＝１となる。以下同様である。
【０１１６】
図１６は１３１≦Ｘ≦１４０、５２５≦Ｙ≦５３１の範囲を示したものであり、図１５から約１フレーム後のタイミングに相当するサンプリング点の状態を示している。以下、直線Ｐ３上の点（Ｘ，Ｙ）＝（８，６）を点Ｃとする。また、直線Ｐ３はＹ＝４×（Ｘ−７）＋２であるから、（Ｘ，Ｙ）＝（１３９，５３０）ではＴ＝３である。以下、（Ｘ，Ｙ）＝（１３９，５３０）を点Ｆとする。点ＣではＢ＝０であるから、偶数である５２４個の基準点が検出された後に現れる点ＦにおいてもＢ＝０である。さらに直線ＨはＹ＝４×（Ｘ−５）であり、（Ｘ，Ｙ）＝（１３７．５，５３０）を通るから、点ＦのＨ座標は１である。さらに点ＣではＶ＝２０であり、５２４個の水平同期信号の基準エッジが検出された後に現れる点Ｆでは、５２５個の水平同期信号の基準エッジが検出される間に２個の垂直同期信号の基準エッジが検出されることを考慮してＶ＝１９となる。以下同様にして図１６に示した各サンプリング点のＴ、Ｂ、Ｈ、Ｖの値がわかる。
【０１１７】
さて、ライトタイミングコントローラ５６はＨＶ座標が２００≦Ｈ＜１６８０、かつ１８≦Ｖ＜２６０である期間内に存在するサンプリング点をＳＤＲＡＭ５９に書き込むが、図１５に示される領域内のサンプリング点のうち、ライトイネーブルが最初にイネーブル状態となるのは（Ｈ，Ｖ）＝（２００，１８）となる点であり、（Ｘ，Ｙ）＝（２０６，４）がこの点に相当する。このときＴ＝２０１、Ｂ＝０であるから、前述した動作により（Ｘ，Ｙ）＝（２０６，４）および（Ｘ，Ｙ）＝（２０７，４）のサンプリング点における映像信号の代わりにＴ＝２０７、Ｂ＝０の値がＳＤＲＡＭ５９に書き込まれる。
【０１１８】
一方リードタイミングコントローラ５７は、（Ｈ，Ｖ）＝（２００，１７）の位置において第１のリードイネーブル信号が最初にイネーブル状態になる。図１６に示される領域内のサンプリング点において（Ｈ，Ｖ）＝（２００，１７）となる点は、（Ｘ，Ｙ）＝（３３７，５２８）であり、このときＳＤＲＡＭ５９からはＳＤＲＡＭコントローラ５８を介して、Ｔ＝２０１、Ｂ＝０の値が読み出される。（Ｘ，Ｙ）＝（３３７，５２８）後に最初にＴ＝２０１、Ｂ＝１となる点は、１７１６クロック後の（Ｘ，Ｙ）＝（３３７，５２９）である。この点のＨＶ座標は（Ｈ，Ｖ）＝（１９９，１８）であるから、ＳＤＲＡＭ５９に対する書き込みを開始した（Ｘ，Ｙ）＝（２０６，４）のＨＶ座標とほぼ等しく、色副搬送波位相が１８０度シフトする１フレーム遅延の映像信号がＳＤＲＡＭ５９から読み出されていることがわかる。第２のリードイネーブル信号を用いて２フレーム遅延の映像信号を読み出す場合も同様である。
【０１１９】
次に非標準信号が入力された場合の動作を図１７及び図１８を参照して説明する。図１７及び図１８では実施の形態２の図１０と同じく、ｆｓ＝１７１５．７５×ｆｈ＝２７ＭＨｚであるとし、ｆｓ＝１０２９８÷１３６５×ｆｓｃである場合を考える。図１７及び図１８では（Ｘ，Ｙ）＝（５，２）におけるＴ、Ｂの値をＴ＝０、Ｂ＝０とし、ＨＶ座標を（Ｈ，Ｖ）＝（０，１６）とした。また直線ＰはＹ＝３×（Ｘ−３）とし、直線ＨはＹ＝−４×（Ｘ−５）とした。図１７において遅延フィルタ５によってＴ＝０であるサンプリング点に一致する点を結んだ直線Ｐ０はＹ＝３×（Ｘ−５）＋２となる。同様にして図１７では図示されないが、遅延フィルタ５によってＴ＝１４０７であるサンプリング点に一致する点を結んだ直線Ｐ１４０７はＹ＝３×（Ｘ−１４１２）＋２となる。
【０１２０】
図１８は図１７から約１フレーム後のタイミングに相当するサンプリング点の状態を示している。図中の直線Ｐ１４０７を基準として、図１６の場合と同様に各サンプリング点のＴおよびＢの値がわかる。同様に直線Ｈを基準として各サンプリング点のＨＶ座標がわかる。
【０１２１】
図１７に示される領域内のサンプリング点のうち、ライトイネーブルが最初にイネーブル状態となる（Ｈ，Ｖ）＝（２００，１８）に相当する点は（Ｘ，Ｙ）＝（２０４，４）である。またこのときＴ＝１９８、Ｂ＝０であり、前述した動作により（Ｘ，Ｙ）＝（２０４，４）および（Ｘ，Ｙ）＝（２０５，４）のサンプリング点における映像信号の代わりにＴ＝１９８、Ｂ＝０の値がＳＤＲＡＭ５９に書き込まれる。
【０１２２】
一方、図１８に示される領域内のサンプリング点において（Ｈ，Ｖ）＝（２００，１７）となる点は、（Ｘ，Ｙ）＝（７３，５２８）であり、このときＳＤＲＡＭ５９からはＳＤＲＡＭコントローラ５８を介して、Ｔ＝１９８、Ｂ＝０の値が読み出される。（Ｘ，Ｙ）＝（７３，５２８）後に最初にＴ＝１９８、Ｂ＝１となる点は、１９２２クロック後の（Ｘ，Ｙ）＝（２７９，５２９）である。この点のＨＶ座標は（Ｈ，Ｖ）＝（４０６，１８）であるから、ＳＤＲＡＭ５９に対する書き込みを開始した（Ｘ，Ｙ）＝（２０４，４）のＨＶ座標と２００以上の差があり、色副搬送波位相が１８０度シフトする点が１フレーム遅延からさらに２００クロック以上遅延させた点にあることを示している。
【０１２３】
図１５、図１６で見たように、標準信号では（Ｈ，Ｖ）＝（２００，１７）である点から約１７１６クロック後にＴが等しくＢが異なる点が見つかるのに対して、図１７及び図１８のような非標準信号では１９２２クロックと１７１６クロックから大きくずれたタイミングでＴが等しくＢが異なる点が見つかる。
【０１２４】
このようにして、非標準信号検出回路６０は、ＳＤＲＡＭコントローラ５８を介してリードタイミングコントローラ５７がＴ１、Ｂ１を読み出してから、次にリードイネーブル信号がイネーブル状態になるまでのクロック数をリードタイミングコントローラ５７から得ることによって、非標準信号を検出することができる。すなわち、（Ｈ，Ｖ）＝（２００，１７）である点を基準として、Ｔ０とＴ１が等しくかつＢ０とＢ１が異なる点が見つかるまでの時間が１７１６クロックから一定数以上ずれている場合に入力映像信号は非標準信号であると判定する。同様に（Ｈ，Ｖ）＝（２００，１７）である点を基準として、Ｔ０とＴ２が等しくかつＢ０とＢ２も等しい点が見つかるまでの時間が１７１６クロックから一定数以上ずれている場合にも入力映像信号は非標準信号であると判定する。
【０１２５】
以上のように、本実施の形態の非標準信号検出回路６０は、（タイミング生成回路４内の）サンプリング位相検出手段３１で検出したサンプリング位相と、記憶手段（ＳＤＲＡＭ５９）から読み出されるサンプリング位相との比較結果に基づいて非標準信号を検出する。
【０１２６】
実施の形態４では、有効映像期間内の映像信号のみをＳＤＲＡＭ５９に書き込むため、実施の形態１、２に比べてフレームメモリの容量を削減することが可能である。
【図面の簡単な説明】
【０１２７】
【図１】この発明の実施の形態１である映像信号処理装置の全体構成を示すブロック図である。
【図２】この発明の実施の形態１で用いられるＤＰＬＬ３の内部構成を示すブロック図である。
【図３】この発明の実施の形態１で用いられるタイミング生成回路４の内部構成を示すブロック図である。
【図４】タイミング生成回路４で生成される信号波形を示す波形図である。
【図５】サンプリングクロック周波数が水平周波数の１７１６倍と等しいときについて、この発明の実施の形態１である映像信号処理装置の動作を示す図である。
【図６】サンプリングクロック周波数が水平周波数の１７１６倍と等しくないときについて、この発明の実施の形態１である映像信号処理装置の動作を示す図である。
【図７】この発明の実施の形態２で用いられるタイミング生成回路４の内部構成を示すブロック図である。
【図８】図７のタイミング生成回路４内のシフトレジスタ３５の内部構成を示すブロック図である。
【図９】この発明の実施の形態２で用いられるシフトレジスタ３５の動作を示すブロック図である。
【図１０】この発明の実施の形態２である映像信号処理装置の動作を示す図である。
【図１１】この発明の実施の形態３である映像信号処理装置の全体構成を示すブロック図である。
【図１２】非標準信号検出回路３７の内部構成を示すブロック図である。
【図１３】第１の非標準信号検出回路４４の内部構成を示すブロック図である。
【図１４】この発明の実施の形態４である映像信号処理装置の全体構成を示すブロック図である。
【図１５】この発明の実施の形態４である映像信号処理装置の標準信号入力時における動作を示す図である。
【図１６】この発明の実施の形態４である映像信号処理装置の標準信号入力時における動作を示す図である。
【図１７】この発明の実施の形態４である映像信号処理装置の非標準信号入力時における動作を示す図である。
【図１８】この発明の実施の形態４である映像信号処理装置の非標準信号入力時における動作を示す図である。
【符号の説明】
【０１２８】
１ 入力端子、 ２ 同期分離回路、 ３ ＤＰＬＬ、 ４ タイミング生成回路、 ５ 遅延フィルタ、 ６ フレームメモリコントローラ、 ７ 第１のフレームメモリ、 ８ 第２のフレームメモリ、 ９ 第３のフレームメモリ、 １０ ラインメモリコントローラ、 １１ 第１のラインメモリ、 １２ 第２のラインメモリ、 １３ 第３のラインメモリ、 １４ 第４のラインメモリ、 １５ 第５のラインメモリ、 １６ 第６のラインメモリ、 １７ ＹＣ分離回路、 １８、１９ 出力端子、 ２０、２１ 入力端子、 ２２ バーストゲート、 ２３ 位相比較器、 ２４ ループフィルタ、 ２５ フェーズアキュムレータ、 ２６ 正弦波ＲＯＭ、 ２７ 出力端子、 ２８ 入力端子、 ２９ 位相差検出回路、 ３０ 基準点生成回路、 ３１ 第１のカウンタ、 ３２、３３ 出力端子、 ３４ 入力端子、 ３５ シフトレジスタ、 ３６ 第２のカウンタ、 ３７ 非標準信号検出回路、 ３８ フレームメモリコントローラ、 ３９、４０、４１ 入力端子、 ４２ 水平カウンタ、 ４３ 垂直カウンタ、 ４４ 第１の非標準信号検出回路、 ４５、４６、４７ 出力端子、 ４８ 有効映像期間生成回路、 ４９ 出力端子、 ５０、５１ 入力端子、 ５２ 第２の非標準信号検出回路、 ５３ 出力端子、 ５４ 第３の非標準信号検出回路、 ５５ 出力端子、 ５６ ライトタイミングコントローラ、 ５７ リードタイミングコントローラ、 ５８ ＳＤＲＡＭコントローラ、 ５９ ＳＤＲＡＭ、 ６０ 非標準信号検出回路。
【特許請求の範囲】
【請求項１】
クロック信号によりサンプリングされた映像信号から輝度信号と搬送色信号を分離する映像信号処理装置において、
前記搬送色信号の生成に用いられた色副搬送波の瞬時位相に相当する値を検出する色副搬送波位相検出手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、所定の周期ごとに色副搬送波位相の基準点を生成する基準点生成手段と、
前記基準点生成手段で生成された前記基準点と前記クロック信号の位相差を１クロック周期未満の単位で検出する位相差検出手段と、
前記位相差検出手段で検出された前記位相差に基づいて各サンプリング点の映像信号を遅延させる遅延手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、前記遅延手段で遅延させた映像信号のサンプリング位相を検出するサンプリング位相検出手段と、
前記遅延手段で遅延させた映像信号を記憶する記憶手段と、
前記サンプリング位相検出手段で検出されたサンプリング位相に基づいて前記記憶手段に対する映像信号の書き込みおよび読み出しを制御するメモリ制御手段と、
少なくとも前記記憶手段から読み出された映像信号を利用して、輝度信号と搬送色信号を生成するＹＣ分離手段と
を備えたことを特徴とする映像信号処理装置。
【請求項２】
クロック信号によりサンプリングされた映像信号から輝度信号と搬送色信号を分離する映像信号処理装置において、
前記搬送色信号の生成に用いられた色副搬送波の瞬時位相に相当する値を検出する色副搬送波位相検出手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、所定の周期ごとに色副搬送波位相の基準点を生成する基準点生成手段と、
前記基準点生成手段で生成された前記基準点と前記クロック信号の位相差を１クロック周期未満の単位で検出する位相差検出手段と、
前記位相差検出手段で検出された前記位相差に基づいて各サンプリング点の映像信号を遅延させる遅延手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、前記遅延手段で遅延させた映像信号のサンプリング位相を検出するサンプリング位相検出手段と、
前記遅延手段で遅延させた映像信号および前記サンプリング位相検出手段で検出されたサンプリング位相を記憶する記憶手段と、
水平同期信号および垂直同期信号に基づいて前記記憶手段に対する映像信号およびサンプリング位相の書き込みを制御する書き込み制御手段と、
前記水平同期信号と前記垂直同期信号に基づいて前記記憶手段からサンプリング位相を読み出し、前記記憶手段から読み出されたサンプリング位相と前記サンプリング位相検出手段で検出されたサンプリング位相との比較結果に基づいて前記記憶手段から映像信号を読み出すタイミングを決定する読み出し制御手段と、
少なくとも前記記憶手段から読み出された映像信号を利用して、輝度信号と搬送色信号を生成するＹＣ分離手段と
を備えたことを特徴とする映像信号処理装置。
【請求項３】
前記位相差検出手段で検出された位相差を時系列で保持する位相差保持手段と、
有効映像期間外の所定のタイミングで前記位相差保持手段から読み出す位相差を更新する位相差選択手段とをさらに備えており、
前記遅延手段は、前記位相差選択手段によって選択された位相差に基づいて各サンプリング点の映像信号を遅延させる
ことを特徴とする請求項１又は２に記載の映像信号処理装置。
【請求項４】
水平同期信号に基づいて決まる所定の周期と、前記基準点生成手段で基準点が生成される周期との差に基づいて非標準信号を検出する非標準信号検出手段を備え、
前記ＹＣ分離手段は前記非標準信号検出手段の検出結果に応じて輝度信号と搬送色信号を生成する方法を変えることを特徴とする請求項１乃至３のいずれかに記載の映像信号処理装置。
【請求項５】
前記サンプリング位相検出手段で検出したサンプリング位相と、前記記憶手段から読み出されるサンプリング位相との比較結果に基づいて非標準信号を検出する非標準信号検出手段とを備え、
前記ＹＣ分離手段は前記非標準信号検出手段の検出結果に応じて輝度信号と搬送色信号を生成する方法を変えることを特徴とする請求項２に記載の映像信号処理装置。
【請求項６】
少なくとも水平同期信号に基づいて各サンプリング点の位置情報を生成する位置情報生成手段と、
前記遅延手段で遅延させた映像信号に関連付けられた位置情報と、前記記憶手段から読み出された映像信号に関連付けられた位置情報との比較結果に基づいて非標準信号を検出する非標準信号検出手段とを備えており、
前記ＹＣ分離手段は前記非標準信号検出手段の検出結果に応じて輝度信号と搬送色信号を生成する方法を変えることを特徴とする請求項１乃至３のいずれかに記載の映像信号処理装置。
【請求項７】
前記位置情報生成手段で生成される位置情報は、有効映像期間を表す２値信号であり、
前記非標準信号検出手段は、前記遅延手段から有効映像期間内の映像信号が出力されるタイミングと前記記憶手段から有効映像期間内の映像信号が読み出されるタイミングとの時間的なずれに基づいて非標準信号を検出する
ことを特徴とする請求項６に記載の映像信号処理装置。
【請求項８】
前記位置情報生成手段で生成される位置情報は、水平同期信号および垂直同期信号に基づいて生成された表示画面上の位置を表す多値信号であり、
前記記憶手段には、前記遅延手段で遅延させた映像信号とともに、前記位置情報生成手段で生成された位置情報が記憶されており、
前記非標準信号検出手段は、前記遅延手段で遅延させた映像信号の位置情報と、前記記憶手段から読み出される位置情報の違いに基づいて非標準信号を検出する
ことを特徴とする請求項６に記載の映像信号処理装置。
【請求項１】
クロック信号によりサンプリングされた映像信号から輝度信号と搬送色信号を分離する映像信号処理装置において、
前記搬送色信号の生成に用いられた色副搬送波の瞬時位相に相当する値を検出する色副搬送波位相検出手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、所定の周期ごとに色副搬送波位相の基準点を生成する基準点生成手段と、
前記基準点生成手段で生成された前記基準点と前記クロック信号の位相差を１クロック周期未満の単位で検出する位相差検出手段と、
前記位相差検出手段で検出された前記位相差に基づいて各サンプリング点の映像信号を遅延させる遅延手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、前記遅延手段で遅延させた映像信号のサンプリング位相を検出するサンプリング位相検出手段と、
前記遅延手段で遅延させた映像信号を記憶する記憶手段と、
前記サンプリング位相検出手段で検出されたサンプリング位相に基づいて前記記憶手段に対する映像信号の書き込みおよび読み出しを制御するメモリ制御手段と、
少なくとも前記記憶手段から読み出された映像信号を利用して、輝度信号と搬送色信号を生成するＹＣ分離手段と
を備えたことを特徴とする映像信号処理装置。
【請求項２】
クロック信号によりサンプリングされた映像信号から輝度信号と搬送色信号を分離する映像信号処理装置において、
前記搬送色信号の生成に用いられた色副搬送波の瞬時位相に相当する値を検出する色副搬送波位相検出手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、所定の周期ごとに色副搬送波位相の基準点を生成する基準点生成手段と、
前記基準点生成手段で生成された前記基準点と前記クロック信号の位相差を１クロック周期未満の単位で検出する位相差検出手段と、
前記位相差検出手段で検出された前記位相差に基づいて各サンプリング点の映像信号を遅延させる遅延手段と、
前記色副搬送波位相検出手段の検出結果に基づいて、前記遅延手段で遅延させた映像信号のサンプリング位相を検出するサンプリング位相検出手段と、
前記遅延手段で遅延させた映像信号および前記サンプリング位相検出手段で検出されたサンプリング位相を記憶する記憶手段と、
水平同期信号および垂直同期信号に基づいて前記記憶手段に対する映像信号およびサンプリング位相の書き込みを制御する書き込み制御手段と、
前記水平同期信号と前記垂直同期信号に基づいて前記記憶手段からサンプリング位相を読み出し、前記記憶手段から読み出されたサンプリング位相と前記サンプリング位相検出手段で検出されたサンプリング位相との比較結果に基づいて前記記憶手段から映像信号を読み出すタイミングを決定する読み出し制御手段と、
少なくとも前記記憶手段から読み出された映像信号を利用して、輝度信号と搬送色信号を生成するＹＣ分離手段と
を備えたことを特徴とする映像信号処理装置。
【請求項３】
前記位相差検出手段で検出された位相差を時系列で保持する位相差保持手段と、
有効映像期間外の所定のタイミングで前記位相差保持手段から読み出す位相差を更新する位相差選択手段とをさらに備えており、
前記遅延手段は、前記位相差選択手段によって選択された位相差に基づいて各サンプリング点の映像信号を遅延させる
ことを特徴とする請求項１又は２に記載の映像信号処理装置。
【請求項４】
水平同期信号に基づいて決まる所定の周期と、前記基準点生成手段で基準点が生成される周期との差に基づいて非標準信号を検出する非標準信号検出手段を備え、
前記ＹＣ分離手段は前記非標準信号検出手段の検出結果に応じて輝度信号と搬送色信号を生成する方法を変えることを特徴とする請求項１乃至３のいずれかに記載の映像信号処理装置。
【請求項５】
前記サンプリング位相検出手段で検出したサンプリング位相と、前記記憶手段から読み出されるサンプリング位相との比較結果に基づいて非標準信号を検出する非標準信号検出手段とを備え、
前記ＹＣ分離手段は前記非標準信号検出手段の検出結果に応じて輝度信号と搬送色信号を生成する方法を変えることを特徴とする請求項２に記載の映像信号処理装置。
【請求項６】
少なくとも水平同期信号に基づいて各サンプリング点の位置情報を生成する位置情報生成手段と、
前記遅延手段で遅延させた映像信号に関連付けられた位置情報と、前記記憶手段から読み出された映像信号に関連付けられた位置情報との比較結果に基づいて非標準信号を検出する非標準信号検出手段とを備えており、
前記ＹＣ分離手段は前記非標準信号検出手段の検出結果に応じて輝度信号と搬送色信号を生成する方法を変えることを特徴とする請求項１乃至３のいずれかに記載の映像信号処理装置。
【請求項７】
前記位置情報生成手段で生成される位置情報は、有効映像期間を表す２値信号であり、
前記非標準信号検出手段は、前記遅延手段から有効映像期間内の映像信号が出力されるタイミングと前記記憶手段から有効映像期間内の映像信号が読み出されるタイミングとの時間的なずれに基づいて非標準信号を検出する
ことを特徴とする請求項６に記載の映像信号処理装置。
【請求項８】
前記位置情報生成手段で生成される位置情報は、水平同期信号および垂直同期信号に基づいて生成された表示画面上の位置を表す多値信号であり、
前記記憶手段には、前記遅延手段で遅延させた映像信号とともに、前記位置情報生成手段で生成された位置情報が記憶されており、
前記非標準信号検出手段は、前記遅延手段で遅延させた映像信号の位置情報と、前記記憶手段から読み出される位置情報の違いに基づいて非標準信号を検出する
ことを特徴とする請求項６に記載の映像信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００６−１８００５２（Ｐ２００６−１８００５２Ａ）
【公開日】平成１８年７月６日（２００６．７．６）
【国際特許分類】
【出願番号】特願２００４−３６９３７６（Ｐ２００４−３６９３７６）
【出願日】平成１６年１２月２１日（２００４．１２．２１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成１８年７月６日（２００６．７．６）
【国際特許分類】
【出願日】平成１６年１２月２１日（２００４．１２．２１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]