歪補償増幅器
【課題】携帯電話用中継器等に用いられる歪補償増幅器に関し、特に遅延素子の遅延線を短くして低損失とすると共に小形化を図るものである。
【解決手段】増幅対象となる信号を第１の増幅器１４ａで増幅し、さらに当該第１の増幅器で発生する歪成分を検出する歪検出ループと、該歪検出ループにより検出される歪成分を除去する歪除去ループとを有する歪補償増幅器において、前記第１の増幅器１４ａで増幅された歪成分を含む信号と、前記歪検出ループにより検出された歪成分は、前記歪除去ループのそれぞれ異なる系に入力され、前記歪成分を含む信号は第２の増幅器１４ｂを経由して増幅し、前記歪成分は第３の増幅器１９を経由して増幅し、各々増幅された信号を合成して出力することを特徴とするものである。
【解決手段】増幅対象となる信号を第１の増幅器１４ａで増幅し、さらに当該第１の増幅器で発生する歪成分を検出する歪検出ループと、該歪検出ループにより検出される歪成分を除去する歪除去ループとを有する歪補償増幅器において、前記第１の増幅器１４ａで増幅された歪成分を含む信号と、前記歪検出ループにより検出された歪成分は、前記歪除去ループのそれぞれ異なる系に入力され、前記歪成分を含む信号は第２の増幅器１４ｂを経由して増幅し、前記歪成分は第３の増幅器１９を経由して増幅し、各々増幅された信号を合成して出力することを特徴とするものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話用中継器等に用いられる多周波信号を同時に増幅する歪補償増幅器に関するものである。
【背景技術】
【０００２】
従来、多周波信号を同時に増幅する場合のフィードフォワード方式の歪補償増幅器を図３のブロック回路図に基づき説明する。図３において１１は入力信号を分配する分配器、１２は可変位相器、１３は可変減衰器、１４は主増幅器、１５は遅延線、１６は分配合成器、１７は可変位相器、１８は可変減衰器、１９は誤差増幅器、２０は遅延線、２１は合成器を示す。次に図３により動作を説明する。分配器１１の入力端子ａへの入力信号は、分配器１１で端子ｂ，ｃに分配され、端子ｂ側に分配された信号は可変位相器１２，可変減衰器１３を介して主増幅器１４で増幅され、増幅された信号成分と歪成分は分配合成器１６の端子ｄに入力される。また、端子ｃ側に分配された信号は遅延線１５を介して分配合成器１６の端子ｅに入力される。
【０００３】
分配合成器１６は主増幅器１４の出力信号を分配して、その一方を端子ｆから遅延線２０に出力し、他方は遅延線１５で時間を合わせて合成すると共に、可変位相器１２、可変減衰器１３を調整して入力信号を相殺させて歪成分を抽出して端子ｇから可変位相器１７に出力する。即ち、分配器１１と分配合成器１６との間の第１ループで歪成分を抽出する。分配合成器１６の端子ｆに分配された信号成分と歪成分との出力信号は遅延線２０を介して合成器２１の端子ｈに入力される。分配合成器１６で合成して端子ｇに抽出された歪成分は、可変位相器１７，可変減衰器１８を介して誤差増幅器１９で増幅され、増幅された歪成分は合成器２１の端子ｉに入力される。
【０００４】
この合成器２１の端子ｈと端子ｉに入力される信号は、遅延線２０で時間を合わせると共に、可変位相器１７、可変減衰器１８を調整して歪信号を相殺させて信号成分のみを抽出して端子ｊに出力される。即ち、分配合成器１６と合成器２１の間の第２ループで歪成分の除去を行うものである。
この歪補償増幅器は、主増幅器１４で発生した歪を利用するため、歪の改善量が大きく、現在の多周波信号を同時に増幅する歪補償増幅器の主力方式となっている（例えば、特許文献１参照）。
【特許文献１】特開平５−４８３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述した従来のフィードフォワード方式の歪補償増幅器は、第２ループの遅延線２０が１〜２ｍ程度の長さの同軸ケーブル或いはＨＦケーブルを必要とすることから損失が大きく、電源効率が上がらないという問題がある。またケーブル自体のロスを低減するため、当該ケーブルを大きくする必要があり実装上において問題がある。また、遅延線１５，２０に代えて低損失フィルタにより遅延線を構成する場合もあるが、低損失フィルタの使用により高価格になるという問題がある。
本発明は、従来のフィードフォワード方式の歪補償増幅器の歪除去で用いている遅延線２０を無くして、経済的であって高効率の歪補償増幅器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明による歪補償増幅器は、増幅対象となる信号を第１の増幅器で増幅し、さらに当該第１の増幅器で発生する歪成分を検出する歪検出ループと、該歪検出ループにより検出される歪成分を除去する歪除去ループとを有する歪補償増幅器において、前記第１の増幅器で増幅された歪成分を含む信号と、前記歪検出ループにより検出された歪成分は、前記歪除去ループのそれぞれ異なる系に入力され、前記歪成分を含む信号は第２の増幅器を経由して増幅し、前記歪成分は第３の増幅器を経由して増幅し、各々増幅された信号を合成して出力することを特徴とするものである。
【発明の効果】
【０００７】
本発明は、前述した構成を採ることにより、歪除去の回路の誤差増幅器の遅延時間に対応して設けられた遅延線を短くでき、また出力増幅器の入力側に設けることができたため、高出力，高効率の特性を得ることができると共に、遅延線の実装スペースが少なくて済むため、装置の小型化が図られ、かつコストの低減をも図ることができた。
【発明を実施するための最良の形態】
【０００８】
（実施例）
本発明に係る歪補償増幅器の一実施例を図１に示した回路図により説明する。従来のフィードフォワード方式の歪補償増幅器について説明した図３のブロック回路図の主増幅器１４を、本発明においては複数の増幅器から構成するものであり、例えば図２に示すように２つの主増幅器１４ａ，１４ｂから構成し、主増幅器１４ａは図３の従来例に示した主増幅器１４に代えて設けると共に、主増幅器１４ｂは図３の従来例に示した遅延線２０に代えて設けられている。
この主増幅器１４ａ，１４ｂは、出力の異なる増幅素子で構成されるが、信号が増幅される動作点では歪の発生が同じような増幅素子により構成されると共に、主増幅器１４ａの出力レベルより主増幅器１４ｂの出力レベルが大きくなるよう構成されている。
なお、一般的に高出力増幅素子は、基本的な増幅素子を並列に接続しており、並列数の大小により出力レベルを決めている。従って、主増幅器１４ａと主増幅器１４ｂとは出力レベル以外の基本特性は同じである。
【０００９】
次に、図１のブロック回路図の動作を説明する。まず、分配器１１と分配合成器１６との間での歪成分を抽出する第１ループの構成は、主増幅器１４が主増幅器１４ａに代わったほかは図３のブロック回路図と同じであり、動作もほぼ同じである。但し、分割された主増幅器１４ａに代わったことにより、遅延時間が短縮され遅延線１５はその分短くすることができる。分配合成器１６と合成器２１との間での歪成分を除去する第２ループの構成は、前述したように遅延線２０に代えて主増幅器１４ｂを設けたことである。この主増幅器１４ｂの遅延時間は、可変位相器１７から誤差増幅器１９のルートの遅延時間と同じになるよう設定する。また、誤差増幅器１９は、第１ループにおいて抽出された主増幅器１４ａの歪成分と主増幅器１４ｂによって生じる歪成分との両者の歪成分を相殺するように、第１ループにおいて抽出された歪成分を増幅するものである。歪成分と相殺するには可変位相器１７及び可変減衰器１８で位相・振幅を調整する。
【００１０】
なお、主増幅器１４ｂの遅延時間と誤差増幅器１９の遅延時間とが相違する場合は、遅延時間を合わせるために、主増幅器１４ｂ側のライン又は誤差増幅器１９側のラインに遅延線を挿入する必要が生じるが、その遅延時間差は微小であるため、その遅延線の長さは極めて短いもので足りる。主増幅器１４ｂのライン側に遅延線が必要な場合は、出力損を減らすため主増幅器１４ｂの入力側に挿入ので、殆ど遅延線がない場合と効率は変わらない。またこの場合の遅延線は多少ロスが大きくても細いケーブルを使用するので実装上の問題はない。当然、誤差増幅器１９のラインに遅延線を挿入する場合も小信号部分に挿入する。
また、前述したように、主増幅器１４ａの歪成分と主増幅器１４ｂの歪成分を、誤差増幅器１９の出力で相殺するものであるため、完全に歪除去を行い得ない場合も生じ、歪改善量は若干低下するが、その差は極めて微小であり、前述した作用効果との比較において十分にカバーし得るものである。
【産業上の利用可能性】
【００１１】
本発明による歪補償増幅器は、自動車電話システムや携帯電話システム等の中継器に適用することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の歪補償増幅器の一実施例を示すブロック回路図である。
【図２】本発明の歪補償増幅器の主要部の主増幅器の構成を説明するブロック回路図である。
【図３】従来の歪補償増幅器の一例を示すブロック回路図である。
【符号の説明】
【００１３】
１１ 分配器
１２，１７ 可変位相器
１３，１８ 可変減衰器
１４ 主増幅器
１４ａ，１４ｂ 主増幅器
１５，２０ 遅延線
１６ 分配合成器
１９ 誤差増幅器
２１ 合成器
【技術分野】
【０００１】
本発明は、例えば携帯電話用中継器等に用いられる多周波信号を同時に増幅する歪補償増幅器に関するものである。
【背景技術】
【０００２】
従来、多周波信号を同時に増幅する場合のフィードフォワード方式の歪補償増幅器を図３のブロック回路図に基づき説明する。図３において１１は入力信号を分配する分配器、１２は可変位相器、１３は可変減衰器、１４は主増幅器、１５は遅延線、１６は分配合成器、１７は可変位相器、１８は可変減衰器、１９は誤差増幅器、２０は遅延線、２１は合成器を示す。次に図３により動作を説明する。分配器１１の入力端子ａへの入力信号は、分配器１１で端子ｂ，ｃに分配され、端子ｂ側に分配された信号は可変位相器１２，可変減衰器１３を介して主増幅器１４で増幅され、増幅された信号成分と歪成分は分配合成器１６の端子ｄに入力される。また、端子ｃ側に分配された信号は遅延線１５を介して分配合成器１６の端子ｅに入力される。
【０００３】
分配合成器１６は主増幅器１４の出力信号を分配して、その一方を端子ｆから遅延線２０に出力し、他方は遅延線１５で時間を合わせて合成すると共に、可変位相器１２、可変減衰器１３を調整して入力信号を相殺させて歪成分を抽出して端子ｇから可変位相器１７に出力する。即ち、分配器１１と分配合成器１６との間の第１ループで歪成分を抽出する。分配合成器１６の端子ｆに分配された信号成分と歪成分との出力信号は遅延線２０を介して合成器２１の端子ｈに入力される。分配合成器１６で合成して端子ｇに抽出された歪成分は、可変位相器１７，可変減衰器１８を介して誤差増幅器１９で増幅され、増幅された歪成分は合成器２１の端子ｉに入力される。
【０００４】
この合成器２１の端子ｈと端子ｉに入力される信号は、遅延線２０で時間を合わせると共に、可変位相器１７、可変減衰器１８を調整して歪信号を相殺させて信号成分のみを抽出して端子ｊに出力される。即ち、分配合成器１６と合成器２１の間の第２ループで歪成分の除去を行うものである。
この歪補償増幅器は、主増幅器１４で発生した歪を利用するため、歪の改善量が大きく、現在の多周波信号を同時に増幅する歪補償増幅器の主力方式となっている（例えば、特許文献１参照）。
【特許文献１】特開平５−４８３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述した従来のフィードフォワード方式の歪補償増幅器は、第２ループの遅延線２０が１〜２ｍ程度の長さの同軸ケーブル或いはＨＦケーブルを必要とすることから損失が大きく、電源効率が上がらないという問題がある。またケーブル自体のロスを低減するため、当該ケーブルを大きくする必要があり実装上において問題がある。また、遅延線１５，２０に代えて低損失フィルタにより遅延線を構成する場合もあるが、低損失フィルタの使用により高価格になるという問題がある。
本発明は、従来のフィードフォワード方式の歪補償増幅器の歪除去で用いている遅延線２０を無くして、経済的であって高効率の歪補償増幅器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明による歪補償増幅器は、増幅対象となる信号を第１の増幅器で増幅し、さらに当該第１の増幅器で発生する歪成分を検出する歪検出ループと、該歪検出ループにより検出される歪成分を除去する歪除去ループとを有する歪補償増幅器において、前記第１の増幅器で増幅された歪成分を含む信号と、前記歪検出ループにより検出された歪成分は、前記歪除去ループのそれぞれ異なる系に入力され、前記歪成分を含む信号は第２の増幅器を経由して増幅し、前記歪成分は第３の増幅器を経由して増幅し、各々増幅された信号を合成して出力することを特徴とするものである。
【発明の効果】
【０００７】
本発明は、前述した構成を採ることにより、歪除去の回路の誤差増幅器の遅延時間に対応して設けられた遅延線を短くでき、また出力増幅器の入力側に設けることができたため、高出力，高効率の特性を得ることができると共に、遅延線の実装スペースが少なくて済むため、装置の小型化が図られ、かつコストの低減をも図ることができた。
【発明を実施するための最良の形態】
【０００８】
（実施例）
本発明に係る歪補償増幅器の一実施例を図１に示した回路図により説明する。従来のフィードフォワード方式の歪補償増幅器について説明した図３のブロック回路図の主増幅器１４を、本発明においては複数の増幅器から構成するものであり、例えば図２に示すように２つの主増幅器１４ａ，１４ｂから構成し、主増幅器１４ａは図３の従来例に示した主増幅器１４に代えて設けると共に、主増幅器１４ｂは図３の従来例に示した遅延線２０に代えて設けられている。
この主増幅器１４ａ，１４ｂは、出力の異なる増幅素子で構成されるが、信号が増幅される動作点では歪の発生が同じような増幅素子により構成されると共に、主増幅器１４ａの出力レベルより主増幅器１４ｂの出力レベルが大きくなるよう構成されている。
なお、一般的に高出力増幅素子は、基本的な増幅素子を並列に接続しており、並列数の大小により出力レベルを決めている。従って、主増幅器１４ａと主増幅器１４ｂとは出力レベル以外の基本特性は同じである。
【０００９】
次に、図１のブロック回路図の動作を説明する。まず、分配器１１と分配合成器１６との間での歪成分を抽出する第１ループの構成は、主増幅器１４が主増幅器１４ａに代わったほかは図３のブロック回路図と同じであり、動作もほぼ同じである。但し、分割された主増幅器１４ａに代わったことにより、遅延時間が短縮され遅延線１５はその分短くすることができる。分配合成器１６と合成器２１との間での歪成分を除去する第２ループの構成は、前述したように遅延線２０に代えて主増幅器１４ｂを設けたことである。この主増幅器１４ｂの遅延時間は、可変位相器１７から誤差増幅器１９のルートの遅延時間と同じになるよう設定する。また、誤差増幅器１９は、第１ループにおいて抽出された主増幅器１４ａの歪成分と主増幅器１４ｂによって生じる歪成分との両者の歪成分を相殺するように、第１ループにおいて抽出された歪成分を増幅するものである。歪成分と相殺するには可変位相器１７及び可変減衰器１８で位相・振幅を調整する。
【００１０】
なお、主増幅器１４ｂの遅延時間と誤差増幅器１９の遅延時間とが相違する場合は、遅延時間を合わせるために、主増幅器１４ｂ側のライン又は誤差増幅器１９側のラインに遅延線を挿入する必要が生じるが、その遅延時間差は微小であるため、その遅延線の長さは極めて短いもので足りる。主増幅器１４ｂのライン側に遅延線が必要な場合は、出力損を減らすため主増幅器１４ｂの入力側に挿入ので、殆ど遅延線がない場合と効率は変わらない。またこの場合の遅延線は多少ロスが大きくても細いケーブルを使用するので実装上の問題はない。当然、誤差増幅器１９のラインに遅延線を挿入する場合も小信号部分に挿入する。
また、前述したように、主増幅器１４ａの歪成分と主増幅器１４ｂの歪成分を、誤差増幅器１９の出力で相殺するものであるため、完全に歪除去を行い得ない場合も生じ、歪改善量は若干低下するが、その差は極めて微小であり、前述した作用効果との比較において十分にカバーし得るものである。
【産業上の利用可能性】
【００１１】
本発明による歪補償増幅器は、自動車電話システムや携帯電話システム等の中継器に適用することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の歪補償増幅器の一実施例を示すブロック回路図である。
【図２】本発明の歪補償増幅器の主要部の主増幅器の構成を説明するブロック回路図である。
【図３】従来の歪補償増幅器の一例を示すブロック回路図である。
【符号の説明】
【００１３】
１１ 分配器
１２，１７ 可変位相器
１３，１８ 可変減衰器
１４ 主増幅器
１４ａ，１４ｂ 主増幅器
１５，２０ 遅延線
１６ 分配合成器
１９ 誤差増幅器
２１ 合成器
【特許請求の範囲】
【請求項１】
増幅対象となる信号を第１の増幅器で増幅し、さらに当該第１の増幅器で発生する歪成分を検出する歪検出ループと、該歪検出ループにより検出される歪成分を除去する歪除去ループとを有する歪補償増幅器において、
前記第１の増幅器で増幅された歪成分を含む信号と、前記歪検出ループにより検出された歪成分は、前記歪除去ループのそれぞれ異なる系に入力され、前記歪成分を含む信号は第２の増幅器を経由して増幅し、前記歪成分は第３の増幅器を経由して増幅し、各々増幅された信号を合成して出力することを特徴とする歪補償増幅器。
【請求項２】
請求項１記載の歪補償増幅器において、前記第２の増幅器の出力レベルは、前記第１の増幅器の出力レベルより大きいことを特徴とする歪補償増幅器。
【請求項１】
増幅対象となる信号を第１の増幅器で増幅し、さらに当該第１の増幅器で発生する歪成分を検出する歪検出ループと、該歪検出ループにより検出される歪成分を除去する歪除去ループとを有する歪補償増幅器において、
前記第１の増幅器で増幅された歪成分を含む信号と、前記歪検出ループにより検出された歪成分は、前記歪除去ループのそれぞれ異なる系に入力され、前記歪成分を含む信号は第２の増幅器を経由して増幅し、前記歪成分は第３の増幅器を経由して増幅し、各々増幅された信号を合成して出力することを特徴とする歪補償増幅器。
【請求項２】
請求項１記載の歪補償増幅器において、前記第２の増幅器の出力レベルは、前記第１の増幅器の出力レベルより大きいことを特徴とする歪補償増幅器。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−１３９９７（Ｐ２００６−１３９９７Ａ）
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願番号】特願２００４−１８９２９９（Ｐ２００４−１８９２９９）
【出願日】平成１６年６月２８日（２００４．６．２８）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願日】平成１６年６月２８日（２００４．６．２８）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
[ Back to top ]