液晶表示装置及びその駆動方法
【課題】残像(混色)現象を解消することで表示品質を向上でき、また動画表示の品質を改善する。
【解決手段】画素部内の全ての画素１４内の転送容量Ｃtに全画面の画素データが保持された直後に、リセット電圧制御用配線rstを介して印加されるリセット電圧によりトランジスタＴr3をオンとし、リセット電圧設定用配線rsvを介して供給される黒側電圧を配線容量Ｃpに供給して保持させる。黒側電圧が配線容量Ｃpに保持された期間後で、トランジスタＴr3がオフとされ、かつ、次の画面の画素データが複数の列信号線に供給される前の時間内に、画素選択信号用配線triを介して供給される画素選択信号によりトランジスタＴr2がオンとされて、画素部内の全ての画素14内の転送容量Ｃtに保持されていた全画面の画素データを配線容量Ｃpに一括転送して保持させると共に画素電極ＰＥに印加する。
【解決手段】画素部内の全ての画素１４内の転送容量Ｃtに全画面の画素データが保持された直後に、リセット電圧制御用配線rstを介して印加されるリセット電圧によりトランジスタＴr3をオンとし、リセット電圧設定用配線rsvを介して供給される黒側電圧を配線容量Ｃpに供給して保持させる。黒側電圧が配線容量Ｃpに保持された期間後で、トランジスタＴr3がオフとされ、かつ、次の画面の画素データが複数の列信号線に供給される前の時間内に、画素選択信号用配線triを介して供給される画素選択信号によりトランジスタＴr2がオンとされて、画素部内の全ての画素14内の転送容量Ｃtに保持されていた全画面の画素データを配線容量Ｃpに一括転送して保持させると共に画素電極ＰＥに印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に係り、特に反射型液晶プロジェクタ装置等に用いる液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ(Liquid Crystal on Silicon)型液晶表示装置が多く用いられている。このＬＣＯＳ等の液晶表示装置の表示方式には、従来ＣＭＯＳ(Complementary Metal Oxide Semiconductor)等の半導体素子へアナログ映像信号を入力し、その信号を画素毎の液晶表示素子の画素電極にそのまま保持して、液晶の配向を変える方式や、デジタル信号によりパルス幅変調（ＰＷＭ；Pulse Width Modulation)した映像信号を液晶表示素子の画素電極に印加して液晶の配向を時間的に切り替えて駆動する方式などがある。これらの方式の多くは３枚の液晶パネルが必要となり色分離光学系と色合成光学系が必要であることなどから小型、軽量化の妨げとなっていた。そこで、従来は単板で液晶表示装置を実現するために、ある信号を表示しながら別の信号の書き込みを行いそれを全画面同時に切り替えることが可能な液晶表示装置が提案されている（例えば、特許文献１参照）。
【０００３】
図６は、特許文献１記載の従来の液晶表示装置の一例の全体構成図、図７は、図６の液晶表示装置の画素の一例の回路図を示す。アクティブマトリックス方式の液晶パネルと基本的な構成は変わらない。図６において、液晶表示装置２０は、垂直シフトレジスタ２１、水平シフトレジスタ２２、マトリクス状に複数の画素が配列された画素部２３、及びビデオスイッチｈ1〜ｈjを有している。
【０００４】
垂直シフトレジスタ２１は、ｋ個の出力端子が横方向のｋ本の行選択線Ｇ1〜Ｇkに１対１に対応して別々に接続され、行走査線Ｇ1〜Ｇkに１水平走査期間周期で上から下方向に順次に行選択信号を供給する。水平シフトレジスタ２２は、水平シフトクロックに同期してｊ個の各出力端子からスイッチング信号をビデオスイッチｈ1〜ｈjの各ゲートに順番に供給する。ビデオスイッチｈ1〜ｈjは、スイッチング用電界効果トランジスタからなり、そのドレインは横方向の信号線vidに共通に接続され、そのソースは縦方向のｊ本の列信号線Ｄ1〜Ｄjに１対１に対応して別々に接続されている。画素部２３は、列信号線Ｄ1〜Ｄjと行走査線Ｇ1〜Ｇkとの交差部にそれぞれ配置された全部でｊ×ｋ個の画素２４からなり、画素２４は全体としてマトリクス状に配置されている。
【０００５】
画素２４は、図７に示すように、転送用トランジスタＴr1、画素選択用トランジスタＴr2、転送容量Ｃt、画素容量Ｃp、液晶表示素子ＬＣとから構成されている。液晶表示素子ＬＣは、離間対向して配置された画素電極ＰＥと共通電極ＣＥとの間の空間に液晶層ＬＣＭが封入された公知の構造である。各画素２４は、１個の転送用トランジスタＴr1と１個の転送容量Ｃtを直列に加えた構成となっている。転送用トランジスタＴr1のソースと画素選択用トランジスタＴr2のドレインとの接続点に転送容量Ｃtの一端が接続され、画素選択用トランジスタＴr2のソースに画素容量Ｃpの一端と画素電極ＰＥとが接続されている。また、転送用トランジスタＴr1のゲートは行走査線Ｇ1〜Ｇkのうち、その画素に対応する1本の行走査線Ｇに接続されている。一方、画素選択用トランジスタＴr2のゲートは、全画素共通に配線triに接続されている。
【０００６】
次に、この従来の液晶表示装置２０の動作について説明する。
【０００７】
まず、垂直シフトレジスタ２１が行走査線Ｇ1のみへ行走査信号を出力し、これにより行走査線Ｇ1に接続された第１行（第１ライン）のｊ個の画素２４が同時にオンとなる。その状態で水平シフトレジスタ２２が動作し、１水平走査期間内で順次に水平シフトレジスタ２２の各出力端子から出力されるスイッチング信号により、ビデオスイッチｈ1,ｈ2,ｈ3,・・・,ｈjが順番にオンされて行き、それに合わせて信号線vidから供給される画像データの各画素データ（信号電圧）がオンとされたビデオスイッチによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに順番に書き込まれていく。このとき、行走査線Ｇ1に接続された第１行（第１ライン）のｊ個の画素２４内の図７に示した転送用トランジスタＴr1がオンとなっているので、上記の第１ラインの各画素２４は、列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjを介して供給される１ライン目の各画素データを転送容量Ｃtに書き込む。
【０００８】
次に、垂直シフトレジスタ２１から行走査線Ｇ2のみへ行走査信号を出力し、これにより行走査線Ｇ2に接続された第２行（第２ライン）のｊ個の画素２４が同時にオンとなる。その状態で水平シフトレジスタ２２が動作し、上記の１ラインの動作時と同様に、行走査線Ｇ2に接続された第２行（第２ライン）のｊ個の画素２４内の図７に示した転送用トランジスタＴr1がオンとなっているので、上記の第２ラインの各画素２４は、列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjを介して供給される２ライン目の各画素データを転送容量Ｃtに書き込んでいく。以下上記と同様の動作を第ｋ行（第ｋライン）の各画素２４まで繰り返す。
【０００９】
このようにして、画素部２３内の全ての画素２４内の転送容量Ｃtに画素データが書き込まれると、垂直シフトレジスタ２１から全ての行走査線Ｇ1〜Ｇkへの行走査信号の出力を停止し、かつ、水平シフトレジスタ２２からｈ1〜ｈjへの全てのスイッチング信号の出力を停止した状態で信号線triの信号をハイレベルとする。これにより、各画素２４内の画素選択用トランジスタＴr2がオンとなり、転送容量Ｃtから画素容量Ｃpへ電荷転送が行われる。画素容量Ｃpに転送されて保持された電荷は、同じ画素内の対応する画素電極ＰＥに印加され、共通電極ＣＥに印加される共通電極電圧Ｖcomとの差電位に応じた画素データが液晶表示素子ＬＣで表示される。信号線triの信号は画素部２３の全ての画素２４内の画素選択用トランジスタＴr2をオンとするので、全画面同時に画素データが書き換えられることとなる。
【００１０】
この液晶表示装置２０は、ある画像信号を表示しながら別の画像信号の書き込みを行い、それを全画面同時に切り替えることができる。従って、面順次の動作が可能となり、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各原色信号を１枚の液晶表示装置で表示する単板化が実現できる。小型化、軽量化、コスト削減、の他に調整の簡略化なども同時に実現可能となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−８４４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記の従来の液晶表示装置２０では、転送残りによる残像等が問題となる。液晶表示装置２０では、転送容量Ｃtから画素容量Ｃpへの保持電圧の転送は転送容量Ｃtと画素容量Ｃpの容量比によって行われる。画素容量Ｃpに対して転送容量Ｃtが充分大きければ問題ない。しかし、転送容量Ｃtと画素容量Ｃpの容量比が１０：１程度だとすると、転送容量Ｃtからの転送は完全に行われず、それ以前の画素電圧の影響を受けてしまう、所謂転送残りが発生する。従って、従来の液晶表示装置２０では、転送残りによる残像やＲＧＢ面順次の場合は混色などが発生してしまう。
【００１３】
本発明は以上の点に鑑みなされたもので、残像(混色)現象を解消することで表示品質を向上でき、また動画表示の品質を改善可能な液晶表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するため、本発明の液晶表示装置は、複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、画素部内の複数の画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、を備え、画素部内の複数の画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、画素電極に一端が接続された配線容量と、画素データを保持する転送容量と、複数の列信号線のうち対応する列信号線に接続されると共に、複数のビデオスイッチのうち対応するビデオスイッチに接続されており、垂直方向駆動手段から出力される行選択信号によりオンに制御される期間内に、水平方向駆動手段から出力される信号によりオンとされた対応するビデオスイッチ及び列信号線を通して供給される画素データを転送容量にサンプリング保持させる転送用トランジスタと、画素部内の全ての画素内の転送容量に全画面の画素データが保持された直後に、リセット電圧制御用配線を介して印加されるリセット電圧によりオンとされ、リセット電圧設定用配線を介して供給される所定電圧を配線容量に供給して保持させると共に画素電極に印加するリセット用トランジスタと、所定電圧が配線容量に保持された期間後で、リセット用トランジスタがオフとされ、かつ、次の画面の画素データが複数の列信号線に供給される前の時間内に、画素選択信号用配線を介して供給される画素選択信号によりオンとされて画素部内の全ての画素内の転送容量に保持されていた全画面の画素データを配線容量に一括転送して保持させると共に画素電極に印加する画素選択用トランジスタと、を有することを特徴とする。
【００１５】
また、上記の目的を達成するため、本発明の液晶表示装置は、複数のビデオスイッチに供給される画素データは、最小階調値の時に最小レベルで階調値が大になるほどレベルが大となり、最大階調値の時に最大レベルとなる正極性画素データと、最小階調値の時に最大レベルで階調値が大になるほどレベルが小となり、最大階調値の時に最小レベルとなる負極性画素データとが、１フレーム（又はフィールド）毎に交互に供給され、共通電極に印加される共通電極電圧は、正極性画素データと負極性画素データとが同じ階調値のとき同じ値の駆動電圧が液晶層に印加されるように、１フレーム（又はフィールド）毎にハイレベル又はローレベルに切り替えられ、所定電圧は、複数のビデオスイッチに正極性画素データが印加される期間は液晶表示素子の最小階調表示時の正極性画素データの電圧であり、複数のビデオスイッチに負極性画素データが印加される期間は液晶表示素子の最小階調表示時の負極性画素データの電圧であることを特徴とする。
【００１６】
また、上記の目的を達成するため、本発明の液晶表示装置は、画素部により表示される画面の明るさが所定の閾値より明るいか否かを複数のビデオスイッチに供給される画素データに基づいて検出する明るさ検出手段を更に有し、明るさ検出手段により画面の明るさが所定の閾値より明るいと検出されたときに、所定電圧を、複数のビデオスイッチに正極性画素データが印加される期間は液晶表示素子の中間階調表示時の正極性画素データの電圧とし、複数のビデオスイッチに負極性画素データが印加される期間は液晶表示素子の中間階調表示時の負極性画素データの電圧とすることを特徴とする。
【００１７】
また、上記の目的を達成するため、本発明の液晶表示方法は、複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、画素部内の複数の画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、を備え、画素部内の複数の画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、画素電極に一端が接続された配線容量と、画素データを保持する転送容量と、複数の列信号線のうち対応する列信号線に接続されると共に、複数のビデオスイッチのうち対応するビデオスイッチに接続されており、対応するビデオスイッチ及び列信号線を通して供給される画素データを転送容量にサンプリング保持させる転送用トランジスタと、所定電圧を配線容量に供給して保持させると共に画素電極に印加するリセット用トランジスタと、転送容量に保持されている画素データを配線容量に転送して保持させると共に画素電極に印加する画素選択用トランジスタとを有する液晶表示装置に対して、
垂直方向駆動手段から出力される行選択信号により転送用トランジスタをオンに制御する期間内に、水平方向駆動手段から出力される信号によりオンとされた対応するビデオスイッチ及び列信号線を通して供給される画素データを転送容量にサンプリング保持させるデータ保持ステップと、画素部内の全ての画素内の転送容量に、データ保持ステップにより全画面の画素データを保持した直後に、リセット電圧制御用配線を介してリセット電圧を画素部内の全ての画素内のリセット用トランジスタに印加してオンとし、オンとしたリセット用トランジスタを通してリセット電圧設定用配線からの所定電圧を配線容量に供給して保持させると共に画素電極に印加するリセットステップと、リセットステップにより所定電圧が配線容量に保持された期間後で、リセット用トランジスタをオフとし、かつ、次の画面の画素データが複数の列信号線に供給される前の時間内に、画素選択信号用配線を介して画素選択用トランジスタに画素選択信号を供給して画素選択用トランジスタをオンとし、画素部内の全ての画素内の転送容量に保持されていた全画面の画素データを配線容量に一括転送して保持させると共に画素電極に印加する転送ステップとを含むことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、残像(混色)現象を解消することで表示品質を向上でき、また動画表示の品質を改善することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の液晶表示装置の一実施の形態の全体構成図である。
【図２】本発明の液晶表示装置における一画素の一実施の形態の回路図である。
【図３】図１及び図２の駆動動作を説明するタイミングチャートである。
【図４】本発明の液晶表示装置の他の実施の形態の動作を説明するタイミングチャートである。
【図５】本発明の液晶表示装置における正極性及び負極性画素信号と共通電極電圧との関係の一例を説明する図である。
【図６】従来の液晶表示装置の一例の構成図である。
【図７】従来の液晶表示装置における一画素の一例の回路図である。
【発明を実施するための形態】
【００２０】
次に、本発明の実施の形態について図面を参照して説明する。
【００２１】
図１は、本発明になる液晶表示装置の一実施の形態の全体の構成図、図２は本発明になる液晶表示装置の一画素の一実施の形態の回路図を示す。図１、図２中、図６、図７と同一構成部分には同一符号を付してある。本実施の形態の液晶表示装置はアクティブマトリックス方式の液晶パネルと基本的な構成は変わらない。図１において、本実施の形態の液晶表示装置１０は、垂直シフトレジスタ１１、水平シフトレジスタ１２、マトリクス状に複数の画素が配列された画素部１３、及びビデオスイッチｈ1〜ｈjを有している。垂直シフトレジスタ１１は本発明の垂直方向駆動手段を構成し、水平シフトレジスタ１２は本発明の水平方向駆動手段を構成する。
【００２２】
垂直シフトレジスタ１１は、ｋ個の出力端子が横方向のｋ本の行選択線Ｇ1〜Ｇkに１対１に対応して別々に接続され、行走査線Ｇ1〜Ｇkに１水平走査期間周期で上から下方向に順次に行選択信号を供給する。水平シフトレジスタ１２は、水平シフトクロックに同期してｊ個の各出力端子からスイッチング信号をビデオスイッチｈ1〜ｈjの各ゲートに順番に供給する。ビデオスイッチｈ1〜ｈjは、スイッチング用電界効果トランジスタからなり、そのドレインは横方向の信号線vidに共通に接続され、そのソースは縦方向のｊ本の列信号線Ｄ1〜Ｄjに１対１に対応して別々に接続されている。
【００２３】
画素部１３は、ｊ本の列信号線Ｄ1〜Ｄjとｋ本の行選択線Ｇ1〜Ｇkとの各交差部に配置されることで、マトリクス状に配置された全部でｊ×ｋ個の画素１４から構成されている。画素部１３内の全ての画素１４には、３本の配線tri、rsv、rstがそれぞれ共通に接続されている。
【００２４】
各画素１４は、図２の回路図に示すように、転送用トランジスタＴr1、画素選択用トランジスタＴr2、転送容量Ｃt、画素容量Ｃp、液晶表示素子ＬＣからなる従来の画素２４の構成に、リセット用トランジスタＴr3が追加された構成である。転送用トランジスタＴr1は、ゲートが行走査線Ｇ1〜Ｇkのうち、その画素に対応する１本の行走査線Ｇに接続され、ドレインが列信号線Ｄ1〜Ｄjのうち、その画素に対応する１本の列信号線Ｄに接続され、ソースが転送容量Ｃtの一端に接続された、ＮチャネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタという）である。画素選択用トランジスタＴr2は、ゲートが画素選択信号用配線triに接続され、ドレインが転送容量Ｃtの一端に接続され、ソースが画素容量Ｃpの一端と液晶表示素子ＬＣの画素電極ＰＥとの接続点に接続された、ＮＭＯＳトランジスタである。
【００２５】
更に、リセット用トランジスタＴr3は、ゲートがリセット電圧制御用配線rstに接続され、ドレインがリセット電圧設定用配線rsvに接続され、ソースが画素容量Ｃpの一端と液晶表示素子ＬＣの画素電極ＰＥとの接続点に接続された、ＮＭＯＳトランジスタである。液晶表示素子ＬＣは、離間対向して配置された画素電極ＰＥと共通電極ＣＥとの間の空間に液晶層ＬＣＭが封入された公知の構造である。この液晶表示素子ＬＣの液晶層ＬＣＭに長い時間一定電圧を印加すると、液晶の焼き付き発生などの不具合が生じる。そこで、本実施の形態では後述するように、共通電極ＣＥには例えばフレーム周期で交互にハイレベルとローレベルに反転する対称方形波の共通電極電圧Ｖcomを印加すると共に、画素電極ＰＥには共通電極電圧Ｖcomのフレーム周期の反転に同期して、共通電極電圧Ｖcomの中心電位に対してフレーム周期で正極性と負極性に交互に反転する画素データを印加することで液晶表示素子ＬＣを交流駆動する。
【００２６】
上記の正極性の画素データは、例えば図５にIで示すように、最小値のときに最小階調値である黒を示し、最大値のときに最大階調値である白を示し、レベル（データ値）が大きくなるほど階調値が大きくなる特性のデータである。一方、上記の負極性の画素データは上記の正極性の画素データの値を反転したデータであり、例えば図５にIIで示すように、最小値のときに最大階調値である白を示し、最大値のときに最小階調値である黒を示し、レベル（データ値）が大きくなるほど階調値が小さくなるデータである。
【００２７】
画素電極ＰＥに正極性の画素データに応じた電圧が印加されるフレーム期間では、共通電極ＣＥにはローレベルの共通電極電圧Ｖcom+が印加され、画素電極ＰＥに負極性の画素データに応じた電圧が印加されるフレーム期間では、共通電極ＣＥにはハイレベルの共通電極電圧Ｖcom-が印加される。液晶表示素子ＬＣは液晶層ＬＣＭに印加される電圧である画素電極ＰＥの印加電圧と共通電極電圧Ｖcomとの差電圧の絶対値に応じた階調表示を行う。
【００２８】
液晶層ＬＣＭに印加される電圧は或る１フレーム期間では正極性の画素データに対応した電圧（例えば図５のla）とローレベルの共通電極電圧Ｖcom+との第１の差電圧（la−Ｖcom+)であり、次の１フレーム期間では負極性の画素データに対応した電圧（例えば図５のlb）とハイレベルの共通電極電圧Ｖcom-との第２の差電圧(Ｖcom-−lb)である。従って、液晶層ＬＣＭにかかる電圧の印加方向は各フレームで交互に異なるが、同じ階調の画素データ印加時は、図５に示すように、第１の差電圧の絶対値Ａ(＝|la−Ｖcom+|)と第２の差電圧の絶対値Ｂ(＝|ｌb−Ｖcom|）とは同じ値となるため、正極性の画素データ印加時と負極性の画素データ印加時とで同じ階調表示ができる。
【００２９】
次に、本実施の形態の液晶表示装置１０の動作について、図３のタイミングチャートを併せ参照して説明する。
【００３０】
奇数番目のフレームであるＯｄｄフレームにおいて、図３（Ａ）に示すように第１行の行走査線Ｇ1に垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ１〜ｔ２の期間供給される。これにより、行走査線Ｇ1に接続された第１ラインのｊ個の画素１４内の転送用トランジスタＴr1がオンとされる。この状態で、水平シフトレジスタ１２が動作し、１水平走査期間内で順次に水平シフトレジスタ１２の各出力端子から出力されるスイッチング信号により、ビデオスイッチｈ1,ｈ2,ｈ3,・・・,ｈjが順番にオンされて行き、それに合わせて信号線vidからシリアルに供給される第１ラインの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに順番に書き込まれていく。このとき、各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに接続された第１ラインのｊ個の画素１４内の転送用トランジスタＴr1がオンであるため、上記の画素データは転送用トランジスタＴr1を通して転送容量Ｃtに書き込まれていく。
【００３１】
なお、信号線vidに供給される画素データは、ここでは一例として図３（Ｃ）に示すように階調値が１ライン期間で単調増加する画素データであり、またＯｄｄフレームでは正極性の画素データであるものとする。
【００３２】
同様に、図３（Ｂ）に示すように第ｘ行の行走査線Ｇｘに垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ３〜ｔ４の期間供給されるときは、図３（Ｃ）に示す信号線vidからシリアルに供給される第ｘラインの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチh1〜hjによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに接続された第ｘラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して転送容量Ｃtに書き込まれていく。以下、同様にして、最後の第ｋ行の行走査線Ｇkに接続された第ｋラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して、転送容量Ｃtに第ｋラインの画像データの各画素データ（信号電圧）が時刻ｔ５で書き込み終わる。すなわち、時刻ｔ５で画素部１３内の全ての画素１４の転送容量ＣtにＯｄｄフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となる。
【００３３】
この状態で、時刻ｔ５の直後の短時間、図３（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧が印加されるため、画素部１３内の全ての画素１４のリセット用トランジスタＴr3がオンとされる。このとき図３（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されている電圧ｂllが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００３４】
ここで、上記の電圧ｂllは図５に示すように、正極性の画素データの最小階調値である黒の信号電圧（これを、以下、ロー側の黒信号電圧という）に等しい。一方、時刻ｔ５で図３（Ｇ）に示すように共通電極電圧Ｖcomはローレベル（図５のＶcom+に相当）に切り替えられる。従って、時刻ｔ５以降、全ての画素１４内の液晶層ＬＣＭに|bll−Ｖcom+｜で表わされる絶対値の駆動電圧が印加されることにより、全画面で黒が表示される。
【００３５】
この状態で時間をおいた後、次のＥｖｅｎフレームの画素書き込みの開始時刻ｔ７の直前の時刻ｔ６から短時間、図３（Ｅ）に示すように画素選択信号用配線triにハイレベルの画素選択信号が供給される。これにより、画素部１３の全ての画素１４内の画素選択用トランジスタＴr2が同時にオンとされ、時刻ｔ１〜ｔ５までの期間内で全ての画素１４内の転送容量Ｃtに書き込まれたＯｄｄフレームの信号電圧（正極性画素データ）が、オンとされた画素選択用トランジスタＴr2のドレイン・ソースを通して対応する画素容量Ｃpにそれぞれ同時に転送されて（すなわち、一括転送されて）保持される。これにより、時刻ｔ６以降は画素部１３の全ての画素１４内の液晶表示素子ＬＣの各画素電極ＰＥには画素容量Ｃpに保持されているＯｄｄフレームの信号電圧（正極性画素データ）がそれぞれ印加されると同時に、共通電極ＣＥに図３（Ｇ）に示すようにローレベルの共通電極電圧Ｖcom（Ｖcom+）が共通に印加されるため、各画素１４毎のＯｄｄフレームの信号電圧による表示が開始される。
【００３６】
続いて、時刻ｔ７から偶数番目のフレームであるＥｖｅｎフレームの画素の書き込みが行われる。Ｏｄｄフレームの画素書き込み時と同様に、図３（Ａ）に示すように第１行の行走査線Ｇ1に垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ７〜ｔ８の期間供給される。これにより、行走査線Ｇ1に接続された第１ラインのｊ個の画素１４内の転送用トランジスタＴr1がオンとされる。この状態で、水平シフトレジスタ１２が動作し、１水平走査期間内で順次に水平シフトレジスタ１２の各出力端子から出力されるスイッチング信号により、ビデオスイッチｈ1,ｈ2,ｈ3,・・・,ｈjが順番にオンされて行き、それに合わせて信号線vidからシリアルに供給される第１ラインのＥｖｅｎフレームの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに順番に書き込まれ、更に第１ラインのｊ個の画素１４内の転送用トランジスタＴr1を通して転送容量Ｃtに上書きされていく。
【００３７】
なお、時刻ｔ７〜ｔ１３の期間、信号線vidに供給される画素データは、ここでは一例として図３（Ｃ）に示すように階調値が１ライン期間で単調増加する（信号レベルは単調減少する）負極性画素データであるものとする。
【００３８】
同様に、図３（Ｂ）に示すように第ｘ行の行走査線Ｇｘに垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ９〜ｔ１０の期間供給されるときは、図３（Ｃ）に示す信号線vidからシリアルに供給される第ｘラインの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチh1〜hjによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに接続された第ｘラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して転送容量Ｃtに書き込まれていく。以下、同様にして、最後の第ｋ行の行走査線Ｇkに接続された第ｋラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して、転送容量Ｃtに第ｋラインの画像データの各画素データ（信号電圧）が時刻ｔ１１で書き込み終わる。すなわち、時刻ｔ１１で画素部１３内の全ての画素１４の転送容量ＣtにＥｖｅｎフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となる。
【００３９】
この状態で、時刻ｔ１１の直後の短時間、図３（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧が印加されるため、画素部１３内の全ての画素１４のリセット用トランジスタＴr3がオンとされる。このとき図３（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されている電圧ｂlhが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００４０】
ここで、上記の電圧ｂlhは図５に示すように、負極性の画素データの最小階調値である黒の信号電圧（これを、以下、ハイ側の黒信号電圧という）に等しい。一方、時刻ｔ１１で図３（Ｇ）に示すように共通電極電圧Ｖcomはハイレベル（図５のＶcom-に相当）に切り替えられる。従って、時刻ｔ１１以降、全ての画素１４内の液晶層ＬＣＭに|blh−Ｖcom-｜で表わされる絶対値の駆動電圧が印加されることにより、全画面で黒が表示される。
【００４１】
この状態で時間をおいた後、次のＥｖｅｎフレームの画素書き込みの開始時刻ｔ１３の直前の時刻ｔ１２から短時間、図３（Ｅ）に示すように画素選択信号用配線triにハイレベルの画素選択信号が供給される。これにより、画素部１３の全ての画素１４内の画素選択用トランジスタＴr2が同時にオンとされ、時刻ｔ７〜ｔ１１までの期間内で全ての画素１４内の転送容量Ｃtに書き込まれたＥｖｅｎフレームの信号電圧（負極性画素データ）が、オンとされた画素選択用トランジスタＴr2のドレイン・ソースを通して対応する画素容量Ｃpにそれぞれ同時に転送されて保持される。これにより、時刻ｔ１２以降は画素部１３の全ての画素１４内の液晶表示素子ＬＣの各画素電極ＰＥには画素容量Ｃpに保持されているＥｖｅｎフレームの信号電圧（負極性画素データ）がそれぞれ印加されると同時に、共通電極ＣＥに図３（Ｇ）に示すようにハイレベルの共通電極電圧Ｖcom（Ｖcom-）が共通に印加されるため、各画素１４毎のＥｖｅｎフレームの信号電圧による表示が開始される。
【００４２】
このように、本実施の形態の液晶表示装置１０によれば、画素容量Ｃpに対して予め設定した所定電圧を書き込んでからＯｄｄフレーム又はＥｖｅｎフレームの信号電圧の書き込みを開始するようにしたため、直前のフレームの信号電圧の画素容量Ｃpに対する影響を無くすことができ、その結果、残像(混色)現象を改善でき、表示品質を向上することができる。
【００４３】
また、上記の予め設定した所定電圧として、本実施の形態ではロー側黒信号電圧bll及びハイ側黒信号電圧blhとしたため、リセット用トランジスタＴr3をオンにして画素容量Ｃpに黒信号電圧を書き込んだ時刻ｔ５（ｔ１１）から画素選択用トランジスタＴr2をオンにして画素容量Ｃpに信号電圧を転送開始する時刻ｔ６（ｔ１２）までの時間を黒挿入とすることができる。黒挿入を行うことで動画特性の改善が可能となる。
【００４４】
次に、本発明の液晶表示装置の他の実施の形態について説明する。この実施の形態は、構成は図１及び図２と同様であるが、リセット電圧設定用配線rsvに供給される電圧が上記の実施の形態と異なる。図４は、本発明の液晶表示装置の他の実施の形態の動作説明用タイミングチャートを示す。同図中、図３と同一部分には同一符号を付し、その説明を省略する。
【００４５】
この実施の形態の液晶表示装置では、図４に示す時刻ｔ２１で画素部１３内の全ての画素１４の転送容量ＣtにＯｄｄフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となってから、時刻ｔ２１の直後の短時間、図４（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧を印加して、画素部１３内の全ての画素１４のリセット用トランジスタＴr3をオンとする。このとき図４（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されているグレー電圧ｇrlが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００４６】
ここで、上記の電圧grlは図５に示すように、正極性の画素データの中間階調値であるグレーの信号電圧（これを、以下、ロー側のグレー信号電圧という）に等しい。一方、時刻ｔ２１で図４（Ｇ）に示すように共通電極電圧Ｖcomはローレベル（図５のＶcom+に相当）に切り替えられる。従って、時刻ｔ２１以降、全ての画素１４内の液晶層ＬＣＭに|grl−Ｖcom+｜で表わされる絶対値の駆動電圧が印加されることにより、全画面でグレーが表示される。
【００４７】
また、図４に示す時刻ｔ２３で画素部１３内の全ての画素１４の転送容量ＣtにＥｖｅｎフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となってから、時刻ｔ２３の直後の短時間、図４（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧を印加して、画素部１３内の全ての画素１４のリセット用トランジスタＴr3をオンとする。このとき図４（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されているグレー電圧ｇrhが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００４８】
ここで、上記の電圧grhは図５に示すように、負極性の画素データの中間階調値であるグレーの信号電圧（これを、以下、ハイ側のグレー信号電圧という）に等しい。一方、時刻ｔ２３で図４（Ｇ）に示すように共通電極電圧Ｖcomはハイレベル（図５のＶcom-に相当）に切り替えられる。従って、時刻ｔ２３以降、全ての画素１４内の液晶層ＬＣＭに|grh−Ｖcom+｜で表わされる絶対値の駆動電圧が印加されることにより、全画面でグレーが表示される。
【００４９】
このように、本実施の形態では、リセット用トランジスタＴr3をオンにして画素容量Ｃpにグレー信号電圧grl(grh)を書き込んだ時刻ｔ２１（ｔ２３）から画素選択用トランジスタＴr2をオンにして画素容量Ｃpに信号電圧を転送開始する時刻ｔ２２（ｔ２４）までの時間をグレー挿入とすることができる。本実施の形態では、前記の実施の形態の黒表示期間の代わりにグレー表示を行うため、黒表示よりも明るいグレー表示により画面の明るさを改善することができる。本実施の形態によれば、動画特性の改善効果を確保しつつ、画面全体を明るくすることができる。
【００５０】
本実施の形態の液晶表示装置は、画面全体が明るい場合に有効である。すなわち、本実施形態の液晶表示装置は、画素部１３により表示される画面の明るさが所定の閾値より明るいか否かを複数のビデオスイッチh1〜hjに供給される画素データに基づいて検出する明るさ検出手段を更に有している。この明るさ検出手段としては、例えば、信号線vidに供給されるそのフレームの信号電圧を積分して得た積分値を、同様にして得た他のフレームの信号電圧の積分値と比較するなどの方法がある。
【００５１】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば共通電極電圧Ｖcomは１フィールド毎に切り替えるようにしてもよいし、１垂直走査期間毎に切り替えるようにしてもよい。また、画素１４の回路構成は図２の構成に限定されるものではなく、トランジスタＴr1〜Ｔr3はＰチャネルＭＯＳ型電界効果トランジスタでもよい（ただし、ＧＮＤ配線をＶＤＤ配線とし、配線rst、tri、rsvの論理レベルを図３、図４のそれと逆にする必要がある）。更に、三原色信号を面順次で表示する場合は、１フレーム内に３度上記の実施の形態と同様の動作を行えばよく、この場合は単板カラーの液晶表示装置を構成できる。
【符号の説明】
【００５２】
１０ 液晶表示装置
１１ 垂直シフトレジスタ
１２ 水平シフトレジスタ
１３ 画素部
１４ 画素
Ｇ1〜Ｇk、Ｇ 行走査線
Ｄ1〜Ｄj、Ｄ 列信号線
vid 画素データ用信号線
tri 画素選択信号用配線
rsv リセット電圧設定用配線
rst リセット電圧制御用配線
h1〜hj ビデオスイッチ
Ｔr1 転送用トランジスタ
Ｔr2 画素選択用トランジスタ
Ｔr3 リセット用トランジスタ
Ｃt 転送容量
Ｃp 画素容量
ＬＣ 液晶表示素子
ＰＥ 画素電極
ＣＥ 共通電極
ＬＣＭ 液晶層
Ｖcom 共通電極電圧
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に係り、特に反射型液晶プロジェクタ装置等に用いる液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてＬＣＯＳ(Liquid Crystal on Silicon)型液晶表示装置が多く用いられている。このＬＣＯＳ等の液晶表示装置の表示方式には、従来ＣＭＯＳ(Complementary Metal Oxide Semiconductor)等の半導体素子へアナログ映像信号を入力し、その信号を画素毎の液晶表示素子の画素電極にそのまま保持して、液晶の配向を変える方式や、デジタル信号によりパルス幅変調（ＰＷＭ；Pulse Width Modulation)した映像信号を液晶表示素子の画素電極に印加して液晶の配向を時間的に切り替えて駆動する方式などがある。これらの方式の多くは３枚の液晶パネルが必要となり色分離光学系と色合成光学系が必要であることなどから小型、軽量化の妨げとなっていた。そこで、従来は単板で液晶表示装置を実現するために、ある信号を表示しながら別の信号の書き込みを行いそれを全画面同時に切り替えることが可能な液晶表示装置が提案されている（例えば、特許文献１参照）。
【０００３】
図６は、特許文献１記載の従来の液晶表示装置の一例の全体構成図、図７は、図６の液晶表示装置の画素の一例の回路図を示す。アクティブマトリックス方式の液晶パネルと基本的な構成は変わらない。図６において、液晶表示装置２０は、垂直シフトレジスタ２１、水平シフトレジスタ２２、マトリクス状に複数の画素が配列された画素部２３、及びビデオスイッチｈ1〜ｈjを有している。
【０００４】
垂直シフトレジスタ２１は、ｋ個の出力端子が横方向のｋ本の行選択線Ｇ1〜Ｇkに１対１に対応して別々に接続され、行走査線Ｇ1〜Ｇkに１水平走査期間周期で上から下方向に順次に行選択信号を供給する。水平シフトレジスタ２２は、水平シフトクロックに同期してｊ個の各出力端子からスイッチング信号をビデオスイッチｈ1〜ｈjの各ゲートに順番に供給する。ビデオスイッチｈ1〜ｈjは、スイッチング用電界効果トランジスタからなり、そのドレインは横方向の信号線vidに共通に接続され、そのソースは縦方向のｊ本の列信号線Ｄ1〜Ｄjに１対１に対応して別々に接続されている。画素部２３は、列信号線Ｄ1〜Ｄjと行走査線Ｇ1〜Ｇkとの交差部にそれぞれ配置された全部でｊ×ｋ個の画素２４からなり、画素２４は全体としてマトリクス状に配置されている。
【０００５】
画素２４は、図７に示すように、転送用トランジスタＴr1、画素選択用トランジスタＴr2、転送容量Ｃt、画素容量Ｃp、液晶表示素子ＬＣとから構成されている。液晶表示素子ＬＣは、離間対向して配置された画素電極ＰＥと共通電極ＣＥとの間の空間に液晶層ＬＣＭが封入された公知の構造である。各画素２４は、１個の転送用トランジスタＴr1と１個の転送容量Ｃtを直列に加えた構成となっている。転送用トランジスタＴr1のソースと画素選択用トランジスタＴr2のドレインとの接続点に転送容量Ｃtの一端が接続され、画素選択用トランジスタＴr2のソースに画素容量Ｃpの一端と画素電極ＰＥとが接続されている。また、転送用トランジスタＴr1のゲートは行走査線Ｇ1〜Ｇkのうち、その画素に対応する1本の行走査線Ｇに接続されている。一方、画素選択用トランジスタＴr2のゲートは、全画素共通に配線triに接続されている。
【０００６】
次に、この従来の液晶表示装置２０の動作について説明する。
【０００７】
まず、垂直シフトレジスタ２１が行走査線Ｇ1のみへ行走査信号を出力し、これにより行走査線Ｇ1に接続された第１行（第１ライン）のｊ個の画素２４が同時にオンとなる。その状態で水平シフトレジスタ２２が動作し、１水平走査期間内で順次に水平シフトレジスタ２２の各出力端子から出力されるスイッチング信号により、ビデオスイッチｈ1,ｈ2,ｈ3,・・・,ｈjが順番にオンされて行き、それに合わせて信号線vidから供給される画像データの各画素データ（信号電圧）がオンとされたビデオスイッチによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに順番に書き込まれていく。このとき、行走査線Ｇ1に接続された第１行（第１ライン）のｊ個の画素２４内の図７に示した転送用トランジスタＴr1がオンとなっているので、上記の第１ラインの各画素２４は、列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjを介して供給される１ライン目の各画素データを転送容量Ｃtに書き込む。
【０００８】
次に、垂直シフトレジスタ２１から行走査線Ｇ2のみへ行走査信号を出力し、これにより行走査線Ｇ2に接続された第２行（第２ライン）のｊ個の画素２４が同時にオンとなる。その状態で水平シフトレジスタ２２が動作し、上記の１ラインの動作時と同様に、行走査線Ｇ2に接続された第２行（第２ライン）のｊ個の画素２４内の図７に示した転送用トランジスタＴr1がオンとなっているので、上記の第２ラインの各画素２４は、列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjを介して供給される２ライン目の各画素データを転送容量Ｃtに書き込んでいく。以下上記と同様の動作を第ｋ行（第ｋライン）の各画素２４まで繰り返す。
【０００９】
このようにして、画素部２３内の全ての画素２４内の転送容量Ｃtに画素データが書き込まれると、垂直シフトレジスタ２１から全ての行走査線Ｇ1〜Ｇkへの行走査信号の出力を停止し、かつ、水平シフトレジスタ２２からｈ1〜ｈjへの全てのスイッチング信号の出力を停止した状態で信号線triの信号をハイレベルとする。これにより、各画素２４内の画素選択用トランジスタＴr2がオンとなり、転送容量Ｃtから画素容量Ｃpへ電荷転送が行われる。画素容量Ｃpに転送されて保持された電荷は、同じ画素内の対応する画素電極ＰＥに印加され、共通電極ＣＥに印加される共通電極電圧Ｖcomとの差電位に応じた画素データが液晶表示素子ＬＣで表示される。信号線triの信号は画素部２３の全ての画素２４内の画素選択用トランジスタＴr2をオンとするので、全画面同時に画素データが書き換えられることとなる。
【００１０】
この液晶表示装置２０は、ある画像信号を表示しながら別の画像信号の書き込みを行い、それを全画面同時に切り替えることができる。従って、面順次の動作が可能となり、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各原色信号を１枚の液晶表示装置で表示する単板化が実現できる。小型化、軽量化、コスト削減、の他に調整の簡略化なども同時に実現可能となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−８４４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記の従来の液晶表示装置２０では、転送残りによる残像等が問題となる。液晶表示装置２０では、転送容量Ｃtから画素容量Ｃpへの保持電圧の転送は転送容量Ｃtと画素容量Ｃpの容量比によって行われる。画素容量Ｃpに対して転送容量Ｃtが充分大きければ問題ない。しかし、転送容量Ｃtと画素容量Ｃpの容量比が１０：１程度だとすると、転送容量Ｃtからの転送は完全に行われず、それ以前の画素電圧の影響を受けてしまう、所謂転送残りが発生する。従って、従来の液晶表示装置２０では、転送残りによる残像やＲＧＢ面順次の場合は混色などが発生してしまう。
【００１３】
本発明は以上の点に鑑みなされたもので、残像(混色)現象を解消することで表示品質を向上でき、また動画表示の品質を改善可能な液晶表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するため、本発明の液晶表示装置は、複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、画素部内の複数の画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、を備え、画素部内の複数の画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、画素電極に一端が接続された配線容量と、画素データを保持する転送容量と、複数の列信号線のうち対応する列信号線に接続されると共に、複数のビデオスイッチのうち対応するビデオスイッチに接続されており、垂直方向駆動手段から出力される行選択信号によりオンに制御される期間内に、水平方向駆動手段から出力される信号によりオンとされた対応するビデオスイッチ及び列信号線を通して供給される画素データを転送容量にサンプリング保持させる転送用トランジスタと、画素部内の全ての画素内の転送容量に全画面の画素データが保持された直後に、リセット電圧制御用配線を介して印加されるリセット電圧によりオンとされ、リセット電圧設定用配線を介して供給される所定電圧を配線容量に供給して保持させると共に画素電極に印加するリセット用トランジスタと、所定電圧が配線容量に保持された期間後で、リセット用トランジスタがオフとされ、かつ、次の画面の画素データが複数の列信号線に供給される前の時間内に、画素選択信号用配線を介して供給される画素選択信号によりオンとされて画素部内の全ての画素内の転送容量に保持されていた全画面の画素データを配線容量に一括転送して保持させると共に画素電極に印加する画素選択用トランジスタと、を有することを特徴とする。
【００１５】
また、上記の目的を達成するため、本発明の液晶表示装置は、複数のビデオスイッチに供給される画素データは、最小階調値の時に最小レベルで階調値が大になるほどレベルが大となり、最大階調値の時に最大レベルとなる正極性画素データと、最小階調値の時に最大レベルで階調値が大になるほどレベルが小となり、最大階調値の時に最小レベルとなる負極性画素データとが、１フレーム（又はフィールド）毎に交互に供給され、共通電極に印加される共通電極電圧は、正極性画素データと負極性画素データとが同じ階調値のとき同じ値の駆動電圧が液晶層に印加されるように、１フレーム（又はフィールド）毎にハイレベル又はローレベルに切り替えられ、所定電圧は、複数のビデオスイッチに正極性画素データが印加される期間は液晶表示素子の最小階調表示時の正極性画素データの電圧であり、複数のビデオスイッチに負極性画素データが印加される期間は液晶表示素子の最小階調表示時の負極性画素データの電圧であることを特徴とする。
【００１６】
また、上記の目的を達成するため、本発明の液晶表示装置は、画素部により表示される画面の明るさが所定の閾値より明るいか否かを複数のビデオスイッチに供給される画素データに基づいて検出する明るさ検出手段を更に有し、明るさ検出手段により画面の明るさが所定の閾値より明るいと検出されたときに、所定電圧を、複数のビデオスイッチに正極性画素データが印加される期間は液晶表示素子の中間階調表示時の正極性画素データの電圧とし、複数のビデオスイッチに負極性画素データが印加される期間は液晶表示素子の中間階調表示時の負極性画素データの電圧とすることを特徴とする。
【００１７】
また、上記の目的を達成するため、本発明の液晶表示方法は、複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、画素部内の複数の画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、を備え、画素部内の複数の画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、画素電極に一端が接続された配線容量と、画素データを保持する転送容量と、複数の列信号線のうち対応する列信号線に接続されると共に、複数のビデオスイッチのうち対応するビデオスイッチに接続されており、対応するビデオスイッチ及び列信号線を通して供給される画素データを転送容量にサンプリング保持させる転送用トランジスタと、所定電圧を配線容量に供給して保持させると共に画素電極に印加するリセット用トランジスタと、転送容量に保持されている画素データを配線容量に転送して保持させると共に画素電極に印加する画素選択用トランジスタとを有する液晶表示装置に対して、
垂直方向駆動手段から出力される行選択信号により転送用トランジスタをオンに制御する期間内に、水平方向駆動手段から出力される信号によりオンとされた対応するビデオスイッチ及び列信号線を通して供給される画素データを転送容量にサンプリング保持させるデータ保持ステップと、画素部内の全ての画素内の転送容量に、データ保持ステップにより全画面の画素データを保持した直後に、リセット電圧制御用配線を介してリセット電圧を画素部内の全ての画素内のリセット用トランジスタに印加してオンとし、オンとしたリセット用トランジスタを通してリセット電圧設定用配線からの所定電圧を配線容量に供給して保持させると共に画素電極に印加するリセットステップと、リセットステップにより所定電圧が配線容量に保持された期間後で、リセット用トランジスタをオフとし、かつ、次の画面の画素データが複数の列信号線に供給される前の時間内に、画素選択信号用配線を介して画素選択用トランジスタに画素選択信号を供給して画素選択用トランジスタをオンとし、画素部内の全ての画素内の転送容量に保持されていた全画面の画素データを配線容量に一括転送して保持させると共に画素電極に印加する転送ステップとを含むことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、残像(混色)現象を解消することで表示品質を向上でき、また動画表示の品質を改善することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の液晶表示装置の一実施の形態の全体構成図である。
【図２】本発明の液晶表示装置における一画素の一実施の形態の回路図である。
【図３】図１及び図２の駆動動作を説明するタイミングチャートである。
【図４】本発明の液晶表示装置の他の実施の形態の動作を説明するタイミングチャートである。
【図５】本発明の液晶表示装置における正極性及び負極性画素信号と共通電極電圧との関係の一例を説明する図である。
【図６】従来の液晶表示装置の一例の構成図である。
【図７】従来の液晶表示装置における一画素の一例の回路図である。
【発明を実施するための形態】
【００２０】
次に、本発明の実施の形態について図面を参照して説明する。
【００２１】
図１は、本発明になる液晶表示装置の一実施の形態の全体の構成図、図２は本発明になる液晶表示装置の一画素の一実施の形態の回路図を示す。図１、図２中、図６、図７と同一構成部分には同一符号を付してある。本実施の形態の液晶表示装置はアクティブマトリックス方式の液晶パネルと基本的な構成は変わらない。図１において、本実施の形態の液晶表示装置１０は、垂直シフトレジスタ１１、水平シフトレジスタ１２、マトリクス状に複数の画素が配列された画素部１３、及びビデオスイッチｈ1〜ｈjを有している。垂直シフトレジスタ１１は本発明の垂直方向駆動手段を構成し、水平シフトレジスタ１２は本発明の水平方向駆動手段を構成する。
【００２２】
垂直シフトレジスタ１１は、ｋ個の出力端子が横方向のｋ本の行選択線Ｇ1〜Ｇkに１対１に対応して別々に接続され、行走査線Ｇ1〜Ｇkに１水平走査期間周期で上から下方向に順次に行選択信号を供給する。水平シフトレジスタ１２は、水平シフトクロックに同期してｊ個の各出力端子からスイッチング信号をビデオスイッチｈ1〜ｈjの各ゲートに順番に供給する。ビデオスイッチｈ1〜ｈjは、スイッチング用電界効果トランジスタからなり、そのドレインは横方向の信号線vidに共通に接続され、そのソースは縦方向のｊ本の列信号線Ｄ1〜Ｄjに１対１に対応して別々に接続されている。
【００２３】
画素部１３は、ｊ本の列信号線Ｄ1〜Ｄjとｋ本の行選択線Ｇ1〜Ｇkとの各交差部に配置されることで、マトリクス状に配置された全部でｊ×ｋ個の画素１４から構成されている。画素部１３内の全ての画素１４には、３本の配線tri、rsv、rstがそれぞれ共通に接続されている。
【００２４】
各画素１４は、図２の回路図に示すように、転送用トランジスタＴr1、画素選択用トランジスタＴr2、転送容量Ｃt、画素容量Ｃp、液晶表示素子ＬＣからなる従来の画素２４の構成に、リセット用トランジスタＴr3が追加された構成である。転送用トランジスタＴr1は、ゲートが行走査線Ｇ1〜Ｇkのうち、その画素に対応する１本の行走査線Ｇに接続され、ドレインが列信号線Ｄ1〜Ｄjのうち、その画素に対応する１本の列信号線Ｄに接続され、ソースが転送容量Ｃtの一端に接続された、ＮチャネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタという）である。画素選択用トランジスタＴr2は、ゲートが画素選択信号用配線triに接続され、ドレインが転送容量Ｃtの一端に接続され、ソースが画素容量Ｃpの一端と液晶表示素子ＬＣの画素電極ＰＥとの接続点に接続された、ＮＭＯＳトランジスタである。
【００２５】
更に、リセット用トランジスタＴr3は、ゲートがリセット電圧制御用配線rstに接続され、ドレインがリセット電圧設定用配線rsvに接続され、ソースが画素容量Ｃpの一端と液晶表示素子ＬＣの画素電極ＰＥとの接続点に接続された、ＮＭＯＳトランジスタである。液晶表示素子ＬＣは、離間対向して配置された画素電極ＰＥと共通電極ＣＥとの間の空間に液晶層ＬＣＭが封入された公知の構造である。この液晶表示素子ＬＣの液晶層ＬＣＭに長い時間一定電圧を印加すると、液晶の焼き付き発生などの不具合が生じる。そこで、本実施の形態では後述するように、共通電極ＣＥには例えばフレーム周期で交互にハイレベルとローレベルに反転する対称方形波の共通電極電圧Ｖcomを印加すると共に、画素電極ＰＥには共通電極電圧Ｖcomのフレーム周期の反転に同期して、共通電極電圧Ｖcomの中心電位に対してフレーム周期で正極性と負極性に交互に反転する画素データを印加することで液晶表示素子ＬＣを交流駆動する。
【００２６】
上記の正極性の画素データは、例えば図５にIで示すように、最小値のときに最小階調値である黒を示し、最大値のときに最大階調値である白を示し、レベル（データ値）が大きくなるほど階調値が大きくなる特性のデータである。一方、上記の負極性の画素データは上記の正極性の画素データの値を反転したデータであり、例えば図５にIIで示すように、最小値のときに最大階調値である白を示し、最大値のときに最小階調値である黒を示し、レベル（データ値）が大きくなるほど階調値が小さくなるデータである。
【００２７】
画素電極ＰＥに正極性の画素データに応じた電圧が印加されるフレーム期間では、共通電極ＣＥにはローレベルの共通電極電圧Ｖcom+が印加され、画素電極ＰＥに負極性の画素データに応じた電圧が印加されるフレーム期間では、共通電極ＣＥにはハイレベルの共通電極電圧Ｖcom-が印加される。液晶表示素子ＬＣは液晶層ＬＣＭに印加される電圧である画素電極ＰＥの印加電圧と共通電極電圧Ｖcomとの差電圧の絶対値に応じた階調表示を行う。
【００２８】
液晶層ＬＣＭに印加される電圧は或る１フレーム期間では正極性の画素データに対応した電圧（例えば図５のla）とローレベルの共通電極電圧Ｖcom+との第１の差電圧（la−Ｖcom+)であり、次の１フレーム期間では負極性の画素データに対応した電圧（例えば図５のlb）とハイレベルの共通電極電圧Ｖcom-との第２の差電圧(Ｖcom-−lb)である。従って、液晶層ＬＣＭにかかる電圧の印加方向は各フレームで交互に異なるが、同じ階調の画素データ印加時は、図５に示すように、第１の差電圧の絶対値Ａ(＝|la−Ｖcom+|)と第２の差電圧の絶対値Ｂ(＝|ｌb−Ｖcom|）とは同じ値となるため、正極性の画素データ印加時と負極性の画素データ印加時とで同じ階調表示ができる。
【００２９】
次に、本実施の形態の液晶表示装置１０の動作について、図３のタイミングチャートを併せ参照して説明する。
【００３０】
奇数番目のフレームであるＯｄｄフレームにおいて、図３（Ａ）に示すように第１行の行走査線Ｇ1に垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ１〜ｔ２の期間供給される。これにより、行走査線Ｇ1に接続された第１ラインのｊ個の画素１４内の転送用トランジスタＴr1がオンとされる。この状態で、水平シフトレジスタ１２が動作し、１水平走査期間内で順次に水平シフトレジスタ１２の各出力端子から出力されるスイッチング信号により、ビデオスイッチｈ1,ｈ2,ｈ3,・・・,ｈjが順番にオンされて行き、それに合わせて信号線vidからシリアルに供給される第１ラインの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに順番に書き込まれていく。このとき、各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに接続された第１ラインのｊ個の画素１４内の転送用トランジスタＴr1がオンであるため、上記の画素データは転送用トランジスタＴr1を通して転送容量Ｃtに書き込まれていく。
【００３１】
なお、信号線vidに供給される画素データは、ここでは一例として図３（Ｃ）に示すように階調値が１ライン期間で単調増加する画素データであり、またＯｄｄフレームでは正極性の画素データであるものとする。
【００３２】
同様に、図３（Ｂ）に示すように第ｘ行の行走査線Ｇｘに垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ３〜ｔ４の期間供給されるときは、図３（Ｃ）に示す信号線vidからシリアルに供給される第ｘラインの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチh1〜hjによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに接続された第ｘラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して転送容量Ｃtに書き込まれていく。以下、同様にして、最後の第ｋ行の行走査線Ｇkに接続された第ｋラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して、転送容量Ｃtに第ｋラインの画像データの各画素データ（信号電圧）が時刻ｔ５で書き込み終わる。すなわち、時刻ｔ５で画素部１３内の全ての画素１４の転送容量ＣtにＯｄｄフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となる。
【００３３】
この状態で、時刻ｔ５の直後の短時間、図３（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧が印加されるため、画素部１３内の全ての画素１４のリセット用トランジスタＴr3がオンとされる。このとき図３（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されている電圧ｂllが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００３４】
ここで、上記の電圧ｂllは図５に示すように、正極性の画素データの最小階調値である黒の信号電圧（これを、以下、ロー側の黒信号電圧という）に等しい。一方、時刻ｔ５で図３（Ｇ）に示すように共通電極電圧Ｖcomはローレベル（図５のＶcom+に相当）に切り替えられる。従って、時刻ｔ５以降、全ての画素１４内の液晶層ＬＣＭに|bll−Ｖcom+｜で表わされる絶対値の駆動電圧が印加されることにより、全画面で黒が表示される。
【００３５】
この状態で時間をおいた後、次のＥｖｅｎフレームの画素書き込みの開始時刻ｔ７の直前の時刻ｔ６から短時間、図３（Ｅ）に示すように画素選択信号用配線triにハイレベルの画素選択信号が供給される。これにより、画素部１３の全ての画素１４内の画素選択用トランジスタＴr2が同時にオンとされ、時刻ｔ１〜ｔ５までの期間内で全ての画素１４内の転送容量Ｃtに書き込まれたＯｄｄフレームの信号電圧（正極性画素データ）が、オンとされた画素選択用トランジスタＴr2のドレイン・ソースを通して対応する画素容量Ｃpにそれぞれ同時に転送されて（すなわち、一括転送されて）保持される。これにより、時刻ｔ６以降は画素部１３の全ての画素１４内の液晶表示素子ＬＣの各画素電極ＰＥには画素容量Ｃpに保持されているＯｄｄフレームの信号電圧（正極性画素データ）がそれぞれ印加されると同時に、共通電極ＣＥに図３（Ｇ）に示すようにローレベルの共通電極電圧Ｖcom（Ｖcom+）が共通に印加されるため、各画素１４毎のＯｄｄフレームの信号電圧による表示が開始される。
【００３６】
続いて、時刻ｔ７から偶数番目のフレームであるＥｖｅｎフレームの画素の書き込みが行われる。Ｏｄｄフレームの画素書き込み時と同様に、図３（Ａ）に示すように第１行の行走査線Ｇ1に垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ７〜ｔ８の期間供給される。これにより、行走査線Ｇ1に接続された第１ラインのｊ個の画素１４内の転送用トランジスタＴr1がオンとされる。この状態で、水平シフトレジスタ１２が動作し、１水平走査期間内で順次に水平シフトレジスタ１２の各出力端子から出力されるスイッチング信号により、ビデオスイッチｈ1,ｈ2,ｈ3,・・・,ｈjが順番にオンされて行き、それに合わせて信号線vidからシリアルに供給される第１ラインのＥｖｅｎフレームの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに順番に書き込まれ、更に第１ラインのｊ個の画素１４内の転送用トランジスタＴr1を通して転送容量Ｃtに上書きされていく。
【００３７】
なお、時刻ｔ７〜ｔ１３の期間、信号線vidに供給される画素データは、ここでは一例として図３（Ｃ）に示すように階調値が１ライン期間で単調増加する（信号レベルは単調減少する）負極性画素データであるものとする。
【００３８】
同様に、図３（Ｂ）に示すように第ｘ行の行走査線Ｇｘに垂直シフトレジスタ１１からハイレベルの行選択信号が時刻ｔ９〜ｔ１０の期間供給されるときは、図３（Ｃ）に示す信号線vidからシリアルに供給される第ｘラインの画像データの各画素データ（信号電圧）が、オンとされたビデオスイッチh1〜hjによりサンプリングされて各列信号線Ｄ1,Ｄ2,Ｄ3,・・・,Ｄjに接続された第ｘラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して転送容量Ｃtに書き込まれていく。以下、同様にして、最後の第ｋ行の行走査線Ｇkに接続された第ｋラインのｊ個の画素１４内のオンとされた転送用トランジスタＴr1を通して、転送容量Ｃtに第ｋラインの画像データの各画素データ（信号電圧）が時刻ｔ１１で書き込み終わる。すなわち、時刻ｔ１１で画素部１３内の全ての画素１４の転送容量ＣtにＥｖｅｎフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となる。
【００３９】
この状態で、時刻ｔ１１の直後の短時間、図３（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧が印加されるため、画素部１３内の全ての画素１４のリセット用トランジスタＴr3がオンとされる。このとき図３（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されている電圧ｂlhが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００４０】
ここで、上記の電圧ｂlhは図５に示すように、負極性の画素データの最小階調値である黒の信号電圧（これを、以下、ハイ側の黒信号電圧という）に等しい。一方、時刻ｔ１１で図３（Ｇ）に示すように共通電極電圧Ｖcomはハイレベル（図５のＶcom-に相当）に切り替えられる。従って、時刻ｔ１１以降、全ての画素１４内の液晶層ＬＣＭに|blh−Ｖcom-｜で表わされる絶対値の駆動電圧が印加されることにより、全画面で黒が表示される。
【００４１】
この状態で時間をおいた後、次のＥｖｅｎフレームの画素書き込みの開始時刻ｔ１３の直前の時刻ｔ１２から短時間、図３（Ｅ）に示すように画素選択信号用配線triにハイレベルの画素選択信号が供給される。これにより、画素部１３の全ての画素１４内の画素選択用トランジスタＴr2が同時にオンとされ、時刻ｔ７〜ｔ１１までの期間内で全ての画素１４内の転送容量Ｃtに書き込まれたＥｖｅｎフレームの信号電圧（負極性画素データ）が、オンとされた画素選択用トランジスタＴr2のドレイン・ソースを通して対応する画素容量Ｃpにそれぞれ同時に転送されて保持される。これにより、時刻ｔ１２以降は画素部１３の全ての画素１４内の液晶表示素子ＬＣの各画素電極ＰＥには画素容量Ｃpに保持されているＥｖｅｎフレームの信号電圧（負極性画素データ）がそれぞれ印加されると同時に、共通電極ＣＥに図３（Ｇ）に示すようにハイレベルの共通電極電圧Ｖcom（Ｖcom-）が共通に印加されるため、各画素１４毎のＥｖｅｎフレームの信号電圧による表示が開始される。
【００４２】
このように、本実施の形態の液晶表示装置１０によれば、画素容量Ｃpに対して予め設定した所定電圧を書き込んでからＯｄｄフレーム又はＥｖｅｎフレームの信号電圧の書き込みを開始するようにしたため、直前のフレームの信号電圧の画素容量Ｃpに対する影響を無くすことができ、その結果、残像(混色)現象を改善でき、表示品質を向上することができる。
【００４３】
また、上記の予め設定した所定電圧として、本実施の形態ではロー側黒信号電圧bll及びハイ側黒信号電圧blhとしたため、リセット用トランジスタＴr3をオンにして画素容量Ｃpに黒信号電圧を書き込んだ時刻ｔ５（ｔ１１）から画素選択用トランジスタＴr2をオンにして画素容量Ｃpに信号電圧を転送開始する時刻ｔ６（ｔ１２）までの時間を黒挿入とすることができる。黒挿入を行うことで動画特性の改善が可能となる。
【００４４】
次に、本発明の液晶表示装置の他の実施の形態について説明する。この実施の形態は、構成は図１及び図２と同様であるが、リセット電圧設定用配線rsvに供給される電圧が上記の実施の形態と異なる。図４は、本発明の液晶表示装置の他の実施の形態の動作説明用タイミングチャートを示す。同図中、図３と同一部分には同一符号を付し、その説明を省略する。
【００４５】
この実施の形態の液晶表示装置では、図４に示す時刻ｔ２１で画素部１３内の全ての画素１４の転送容量ＣtにＯｄｄフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となってから、時刻ｔ２１の直後の短時間、図４（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧を印加して、画素部１３内の全ての画素１４のリセット用トランジスタＴr3をオンとする。このとき図４（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されているグレー電圧ｇrlが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００４６】
ここで、上記の電圧grlは図５に示すように、正極性の画素データの中間階調値であるグレーの信号電圧（これを、以下、ロー側のグレー信号電圧という）に等しい。一方、時刻ｔ２１で図４（Ｇ）に示すように共通電極電圧Ｖcomはローレベル（図５のＶcom+に相当）に切り替えられる。従って、時刻ｔ２１以降、全ての画素１４内の液晶層ＬＣＭに|grl−Ｖcom+｜で表わされる絶対値の駆動電圧が印加されることにより、全画面でグレーが表示される。
【００４７】
また、図４に示す時刻ｔ２３で画素部１３内の全ての画素１４の転送容量ＣtにＥｖｅｎフレームの画素データ（信号電圧）が書き込まれた状態となり、また、垂直シフトレジスタ１１及び水平シフトレジスタ１２が全てオフ状態となってから、時刻ｔ２３の直後の短時間、図４（Ｄ）に示すようにリセット電圧制御用配線rstにハイレベルの制御電圧を印加して、画素部１３内の全ての画素１４のリセット用トランジスタＴr3をオンとする。このとき図４（Ｆ）に示すようにリセット電圧設定用配線rsvに供給されているグレー電圧ｇrhが、オンとされたトランジスタＴr3のドレイン・ソースを通して画素容量Ｃpに書き込まれると同時に画素電極ＰＥに印加される。
【００４８】
ここで、上記の電圧grhは図５に示すように、負極性の画素データの中間階調値であるグレーの信号電圧（これを、以下、ハイ側のグレー信号電圧という）に等しい。一方、時刻ｔ２３で図４（Ｇ）に示すように共通電極電圧Ｖcomはハイレベル（図５のＶcom-に相当）に切り替えられる。従って、時刻ｔ２３以降、全ての画素１４内の液晶層ＬＣＭに|grh−Ｖcom+｜で表わされる絶対値の駆動電圧が印加されることにより、全画面でグレーが表示される。
【００４９】
このように、本実施の形態では、リセット用トランジスタＴr3をオンにして画素容量Ｃpにグレー信号電圧grl(grh)を書き込んだ時刻ｔ２１（ｔ２３）から画素選択用トランジスタＴr2をオンにして画素容量Ｃpに信号電圧を転送開始する時刻ｔ２２（ｔ２４）までの時間をグレー挿入とすることができる。本実施の形態では、前記の実施の形態の黒表示期間の代わりにグレー表示を行うため、黒表示よりも明るいグレー表示により画面の明るさを改善することができる。本実施の形態によれば、動画特性の改善効果を確保しつつ、画面全体を明るくすることができる。
【００５０】
本実施の形態の液晶表示装置は、画面全体が明るい場合に有効である。すなわち、本実施形態の液晶表示装置は、画素部１３により表示される画面の明るさが所定の閾値より明るいか否かを複数のビデオスイッチh1〜hjに供給される画素データに基づいて検出する明るさ検出手段を更に有している。この明るさ検出手段としては、例えば、信号線vidに供給されるそのフレームの信号電圧を積分して得た積分値を、同様にして得た他のフレームの信号電圧の積分値と比較するなどの方法がある。
【００５１】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば共通電極電圧Ｖcomは１フィールド毎に切り替えるようにしてもよいし、１垂直走査期間毎に切り替えるようにしてもよい。また、画素１４の回路構成は図２の構成に限定されるものではなく、トランジスタＴr1〜Ｔr3はＰチャネルＭＯＳ型電界効果トランジスタでもよい（ただし、ＧＮＤ配線をＶＤＤ配線とし、配線rst、tri、rsvの論理レベルを図３、図４のそれと逆にする必要がある）。更に、三原色信号を面順次で表示する場合は、１フレーム内に３度上記の実施の形態と同様の動作を行えばよく、この場合は単板カラーの液晶表示装置を構成できる。
【符号の説明】
【００５２】
１０ 液晶表示装置
１１ 垂直シフトレジスタ
１２ 水平シフトレジスタ
１３ 画素部
１４ 画素
Ｇ1〜Ｇk、Ｇ 行走査線
Ｄ1〜Ｄj、Ｄ 列信号線
vid 画素データ用信号線
tri 画素選択信号用配線
rsv リセット電圧設定用配線
rst リセット電圧制御用配線
h1〜hj ビデオスイッチ
Ｔr1 転送用トランジスタ
Ｔr2 画素選択用トランジスタ
Ｔr3 リセット用トランジスタ
Ｃt 転送容量
Ｃp 画素容量
ＬＣ 液晶表示素子
ＰＥ 画素電極
ＣＥ 共通電極
ＬＣＭ 液晶層
Ｖcom 共通電極電圧
【特許請求の範囲】
【請求項１】
複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、
前記複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、
前記複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、
前記複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、
前記画素部内の複数の前記画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、
を備え、前記画素部内の複数の前記画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、
前記画素電極に一端が接続された配線容量と、
画素データを保持する転送容量と、
前記複数の列信号線のうち対応する列信号線に接続されると共に、前記複数のビデオスイッチのうち対応するビデオスイッチに接続されており、前記垂直方向駆動手段から出力される前記行選択信号によりオンに制御される期間内に、前記水平方向駆動手段から出力される信号によりオンとされた前記対応するビデオスイッチ及び前記列信号線を通して供給される画素データを前記転送容量にサンプリング保持させる転送用トランジスタと、
前記画素部内の全ての前記画素内の前記転送容量に全画面の画素データが保持された直後に、前記リセット電圧制御用配線を介して印加されるリセット電圧によりオンとされ、前記リセット電圧設定用配線を介して供給される所定電圧を前記配線容量に供給して保持させると共に前記画素電極に印加するリセット用トランジスタと、
前記所定電圧が前記配線容量に保持された期間後で、前記リセット用トランジスタがオフとされ、かつ、次の画面の画素データが前記複数の列信号線に供給される前の時間内に、前記画素選択信号用配線を介して供給される画素選択信号によりオンとされて前記画素部内の全ての前記画素内の前記転送容量に保持されていた前記全画面の画素データを前記配線容量に一括転送して保持させると共に前記画素電極に印加する画素選択用トランジスタと、
を有することを特徴とする液晶表示装置。
【請求項２】
前記複数のビデオスイッチに供給される前記画素データは、最小階調値の時に最小レベルで階調値が大になるほどレベルが大となり、最大階調値の時に最大レベルとなる正極性画素データと、最小階調値の時に最大レベルで階調値が大になるほどレベルが小となり、最大階調値の時に最小レベルとなる負極性画素データとが、１フレーム（又はフィールド）毎に交互に供給され、
前記共通電極に印加される共通電極電圧は、前記正極性画素データと前記負極性画素データとが同じ階調値のとき同じ値の駆動電圧が前記液晶層に印加されるように、前記１フレーム（又はフィールド）毎にハイレベル又はローレベルに切り替えられ、
前記所定電圧は、前記複数のビデオスイッチに前記正極性画素データが印加される期間は前記液晶表示素子の最小階調表示時の前記正極性画素データの電圧であり、前記複数のビデオスイッチに前記負極性画素データが印加される期間は前記液晶表示素子の最小階調表示時の前記負極性画素データの電圧であることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記画素部により表示される画面の明るさが所定の閾値より明るいか否かを前記複数のビデオスイッチに供給される前記画素データに基づいて検出する明るさ検出手段を更に有し、
前記明るさ検出手段により前記画面の明るさが前記所定の閾値より明るいと検出されたときに、前記所定電圧を、前記複数のビデオスイッチに前記正極性画素データが印加される期間は前記液晶表示素子の中間階調表示時の前記正極性画素データの電圧とし、前記複数のビデオスイッチに前記負極性画素データが印加される期間は前記液晶表示素子の中間階調表示時の前記負極性画素データの電圧とすることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、
前記複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、
前記複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、
前記複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、
前記画素部内の複数の前記画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、
を備え、前記画素部内の複数の前記画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、
前記画素電極に一端が接続された配線容量と、
画素データを保持する転送容量と、
前記複数の列信号線のうち対応する列信号線に接続されると共に、前記複数のビデオスイッチのうち対応するビデオスイッチに接続されており、前記対応するビデオスイッチ及び前記列信号線を通して供給される画素データを前記転送容量にサンプリング保持させる転送用トランジスタと、
所定電圧を前記配線容量に供給して保持させると共に前記画素電極に印加するリセット用トランジスタと、
前記転送容量に保持されている前記画素データを前記配線容量に転送して保持させると共に前記画素電極に印加する画素選択用トランジスタとを有する液晶表示装置に対して、
前記垂直方向駆動手段から出力される前記行選択信号により前記転送用トランジスタをオンに制御する期間内に、前記水平方向駆動手段から出力される信号によりオンとされた前記対応するビデオスイッチ及び前記列信号線を通して供給される画素データを前記転送容量にサンプリング保持させるデータ保持ステップと、
前記画素部内の全ての前記画素内の前記転送容量に、前記データ保持ステップにより全画面の画素データを保持した直後に、前記リセット電圧制御用配線を介してリセット電圧を前記画素部内の全ての前記画素内の前記リセット用トランジスタに印加してオンとし、オンとした前記リセット用トランジスタを通して前記リセット電圧設定用配線からの前記所定電圧を前記配線容量に供給して保持させると共に前記画素電極に印加するリセットステップと、
前記リセットステップにより前記所定電圧が前記配線容量に保持された期間後で、前記リセット用トランジスタをオフとし、かつ、次の画面の画素データが前記複数の列信号線に供給される前の時間内に、前記画素選択信号用配線を介して前記画素選択用トランジスタに画素選択信号を供給して前記画素選択用トランジスタをオンとし、前記画素部内の全ての前記画素内の前記転送容量に保持されていた前記全画面の画素データを前記配線容量に一括転送して保持させると共に前記画素電極に印加する転送ステップと
を含むことを特徴とする液晶表示装置の駆動方法。
【請求項１】
複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、
前記複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、
前記複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、
前記複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、
前記画素部内の複数の前記画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、
を備え、前記画素部内の複数の前記画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、
前記画素電極に一端が接続された配線容量と、
画素データを保持する転送容量と、
前記複数の列信号線のうち対応する列信号線に接続されると共に、前記複数のビデオスイッチのうち対応するビデオスイッチに接続されており、前記垂直方向駆動手段から出力される前記行選択信号によりオンに制御される期間内に、前記水平方向駆動手段から出力される信号によりオンとされた前記対応するビデオスイッチ及び前記列信号線を通して供給される画素データを前記転送容量にサンプリング保持させる転送用トランジスタと、
前記画素部内の全ての前記画素内の前記転送容量に全画面の画素データが保持された直後に、前記リセット電圧制御用配線を介して印加されるリセット電圧によりオンとされ、前記リセット電圧設定用配線を介して供給される所定電圧を前記配線容量に供給して保持させると共に前記画素電極に印加するリセット用トランジスタと、
前記所定電圧が前記配線容量に保持された期間後で、前記リセット用トランジスタがオフとされ、かつ、次の画面の画素データが前記複数の列信号線に供給される前の時間内に、前記画素選択信号用配線を介して供給される画素選択信号によりオンとされて前記画素部内の全ての前記画素内の前記転送容量に保持されていた前記全画面の画素データを前記配線容量に一括転送して保持させると共に前記画素電極に印加する画素選択用トランジスタと、
を有することを特徴とする液晶表示装置。
【請求項２】
前記複数のビデオスイッチに供給される前記画素データは、最小階調値の時に最小レベルで階調値が大になるほどレベルが大となり、最大階調値の時に最大レベルとなる正極性画素データと、最小階調値の時に最大レベルで階調値が大になるほどレベルが小となり、最大階調値の時に最小レベルとなる負極性画素データとが、１フレーム（又はフィールド）毎に交互に供給され、
前記共通電極に印加される共通電極電圧は、前記正極性画素データと前記負極性画素データとが同じ階調値のとき同じ値の駆動電圧が前記液晶層に印加されるように、前記１フレーム（又はフィールド）毎にハイレベル又はローレベルに切り替えられ、
前記所定電圧は、前記複数のビデオスイッチに前記正極性画素データが印加される期間は前記液晶表示素子の最小階調表示時の前記正極性画素データの電圧であり、前記複数のビデオスイッチに前記負極性画素データが印加される期間は前記液晶表示素子の最小階調表示時の前記負極性画素データの電圧であることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記画素部により表示される画面の明るさが所定の閾値より明るいか否かを前記複数のビデオスイッチに供給される前記画素データに基づいて検出する明るさ検出手段を更に有し、
前記明るさ検出手段により前記画面の明るさが前記所定の閾値より明るいと検出されたときに、前記所定電圧を、前記複数のビデオスイッチに前記正極性画素データが印加される期間は前記液晶表示素子の中間階調表示時の前記正極性画素データの電圧とし、前記複数のビデオスイッチに前記負極性画素データが印加される期間は前記液晶表示素子の中間階調表示時の前記負極性画素データの電圧とすることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
複数の列信号線と複数の行走査線とが交差する複数の交差部のそれぞれに、画素が配列された画素部と、
前記複数の列信号線にそれぞれ対応して設けられた複数のビデオスイッチと、
前記複数の行走査線を１水平走査期間単位で１本ずつ順次に選択する行選択信号を出力する垂直方向駆動手段と、
前記複数のビデオスイッチを１水平走査期間内で順次にオンに制御する水平方向駆動手段と、
前記画素部内の複数の前記画素のすべてに共通に接続されたリセット電圧設定用配線、リセット電圧制御用配線及び画素選択信号用配線と、
を備え、前記画素部内の複数の前記画素のそれぞれは、
画素電極と共通電極との間に液晶層が封入された構造の液晶表示素子と、
前記画素電極に一端が接続された配線容量と、
画素データを保持する転送容量と、
前記複数の列信号線のうち対応する列信号線に接続されると共に、前記複数のビデオスイッチのうち対応するビデオスイッチに接続されており、前記対応するビデオスイッチ及び前記列信号線を通して供給される画素データを前記転送容量にサンプリング保持させる転送用トランジスタと、
所定電圧を前記配線容量に供給して保持させると共に前記画素電極に印加するリセット用トランジスタと、
前記転送容量に保持されている前記画素データを前記配線容量に転送して保持させると共に前記画素電極に印加する画素選択用トランジスタとを有する液晶表示装置に対して、
前記垂直方向駆動手段から出力される前記行選択信号により前記転送用トランジスタをオンに制御する期間内に、前記水平方向駆動手段から出力される信号によりオンとされた前記対応するビデオスイッチ及び前記列信号線を通して供給される画素データを前記転送容量にサンプリング保持させるデータ保持ステップと、
前記画素部内の全ての前記画素内の前記転送容量に、前記データ保持ステップにより全画面の画素データを保持した直後に、前記リセット電圧制御用配線を介してリセット電圧を前記画素部内の全ての前記画素内の前記リセット用トランジスタに印加してオンとし、オンとした前記リセット用トランジスタを通して前記リセット電圧設定用配線からの前記所定電圧を前記配線容量に供給して保持させると共に前記画素電極に印加するリセットステップと、
前記リセットステップにより前記所定電圧が前記配線容量に保持された期間後で、前記リセット用トランジスタをオフとし、かつ、次の画面の画素データが前記複数の列信号線に供給される前の時間内に、前記画素選択信号用配線を介して前記画素選択用トランジスタに画素選択信号を供給して前記画素選択用トランジスタをオンとし、前記画素部内の全ての前記画素内の前記転送容量に保持されていた前記全画面の画素データを前記配線容量に一括転送して保持させると共に前記画素電極に印加する転送ステップと
を含むことを特徴とする液晶表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−３２２３（Ｐ２０１３−３２２３Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３１７７５（Ｐ２０１１−１３１７７５）
【出願日】平成２３年６月１４日（２０１１．６．１４）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１４日（２０１１．６．１４）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
[ Back to top ]