液晶表示装置
【課題】容量線の受けるノイズの影響を抑制し、クロストークなどの表示不良の発生を防止した液晶表示装置を提供する。
【解決手段】本発明はブートストラップ回路等により、第１の容量線ＳＣＬ１の反転から次に反転までの１サイクルの間に、駆動トランジスタのゲート電位を２回昇圧するようにした。制御回路２１は、画素にソース信号を書き込みした後、画素トランジスタ１１がオフした時に、第１の容量線ＳＣＬ１の電位を反転させる。その後、１回目の昇圧を行い、第１の容量線ＳＣＬ１を駆動する能力を高くする。昇圧された駆動トランジスタのゲート電位はリークにより徐々に低下していく。そこで、画素トランジスタ１１がオンしてソース信号の画素への書き込み期間に入る時に、２回目の昇圧を行い、駆動トランジスタのゲート電位を高い状態に復帰させ、第１の容量線ＳＣＬ１を駆動する能力を高くする。
【解決手段】本発明はブートストラップ回路等により、第１の容量線ＳＣＬ１の反転から次に反転までの１サイクルの間に、駆動トランジスタのゲート電位を２回昇圧するようにした。制御回路２１は、画素にソース信号を書き込みした後、画素トランジスタ１１がオフした時に、第１の容量線ＳＣＬ１の電位を反転させる。その後、１回目の昇圧を行い、第１の容量線ＳＣＬ１を駆動する能力を高くする。昇圧された駆動トランジスタのゲート電位はリークにより徐々に低下していく。そこで、画素トランジスタ１１がオンしてソース信号の画素への書き込み期間に入る時に、２回目の昇圧を行い、駆動トランジスタのゲート電位を高い状態に復帰させ、第１の容量線ＳＣＬ１を駆動する能力を高くする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量線駆動方式の液晶表示装置に関する。
【背景技術】
【０００２】
従来より、容量線駆動方式の液晶表示装置が知られている。この容量線駆動方式にあっては、容量線と画素の画素電極との間に補助容量を設ける。そして、ゲート信号をＨレベルに立ち上げて画素トランジスタをオンさせ、ソース線のソース信号を、画素トランジスタを通して画素に書き込む。そして、ソース信号の書き込み後、対向電極の共通電位を一定にした状態で、容量線の電位をフレーム周期で反転させるというものである。
【０００３】
また、ライン反転駆動やドット反転駆動のために、ソース信号の電位も一定の周期で反転されている。容量線の電位とソース信号の電位は、周期的にＨレベルとＬレベルを交互に繰り返している。容量線の電位の反転、ソース信号の電位の反転とは、それぞれの電位をＨレベルからＬレベルへ変化させること、又はＬレベルからＨレベルへ変化させることである。
【０００４】
この方式によれば、容量線の電位の反転によって、画素電位を補助容量による容量結合によりシフトさせて画素電位と共通電位との電位差を大きくすることができる。これにより、ソース信号の振幅を小さくすることができるので、液晶表示装置の消費電力を低減することができる。尚、容量線駆動方式を用いた液晶表示装置については、特許文献１に記載されている。
【特許文献１】特開平１２−８１６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、容量線とソース線の間の容量（交差容量とフリンジ容量）、及び容量線と画素の間の容量（交差容量と補助容量）が存在するので、容量線はソース信号が変化するときに、この容量結合によりノイズを受ける。特に、ゲート信号が立ち上がり、画素トランジスタがオンしている時（即ち、ソース信号の画素への書き込み時）に、対応する容量線はソース信号の反転と画素電位の変化の両方によってノイズを受ける。
【０００６】
ところで、液晶の透過率は共通電位と画素電位との電位差によって変化する。そ
のため、ゲート信号の立ち下がり時に共通電位と画素電位は決定している必要がある。しかし、ゲート信号の立ち下がり時に、ノイズにより容量線の電位が決定されていない場合、つまり、ノイズによって容量線の電位が本来とは異なる電位にある場合、ゲート信号の立ち上がり後に容量線の電位が変化すると前記容量を介して画素電位が変化してしまう。そのため、共通電位と画素電位との関係が正常でなくなり、クロストークなどの表示不良が発生するという問題があった。
【課題を解決するための手段】
【０００７】
本発明の液晶表示装置は、ソース信号が印加される複数のソース線と、ゲート信号が印加される複数のゲート線と、前記ソース線と交差した複数の容量線と、前記ソース線と前記ゲート線の各交差点に対応して配置され、前記ゲート信号に応じてスイッチングする画素スイッチング素子と、前記画素スイッチング素子を通して前記ソース信号が印加される画素電極と、この画素電極と前記容量線との間に接続された補助容量とを備えた複数の画素と、前記画素スイッチング素子がオフした時に前記容量線の電位を反転させ、その後、前記容量線を駆動する能力を高くし、その後、前記画素スイッチング素子がオンした時に再び前記容量線を駆動する能力を高くするように前記容量線を駆動する容量線駆動回路と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、容量線駆動方式の液晶表示装置において、ソース線の反転と画素電位の変化により容量線が受けるノイズの影響を抑制して、クロストークなどの表示不良の発生を防止することが可能になる。特に、容量線の電位を反転する直前の一水平期間に画素の書き込みを行うタイプの液晶表示装置に用いて好適である。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態について図面を参照しながら説明する。図１は、液晶表示装置の回路図である。
【００１０】
ガラス基板１００上に行列状に複数の画素ＧＳ１１，ＧＳ１２，・・・が配置されている。図１では説明の便宜上、２行×６列の画素のみを示している。各画素にはＮチャネル型の薄膜トランジスタからなる画素トランジスタ１１、画素トランジスタ１１のドレインに接続された画素電極１２、画素電極１２と対向電極１３の間に封入された液晶１４、補助容量１５が設けられている。
【００１１】
また、ガラス基板１００上には、第１のソース線ＳＬ１〜第６のソース線ＳＬ６が一定間隔をおいて列方向（Ｙ方向）に延びている。これらの第１のソース線ＳＬ１〜第６のソース線ＳＬ６は、各画素の画素トランジスタ１１のソースに共通接続され、ソース信号（ビデオ信号）Ｓ１〜Ｓ６が供給されるように構成されている。
【００１２】
また、ガラス基板１００上には、第１のゲート線ＧＬ１及び第２のゲート線ＧＬ２が一定間隔をおいて、それぞれ行方向（Ｘ方向）に延びている。第１のゲート線ＧＬ１は、第１行の画素ＧＳ１１〜ＧＳ１６の画素トランジスタ１１のゲートに共通接続され、第２のゲート線ＧＬ２は、第２行の画素ＧＳ２１〜ＧＳ２６の画素トランジスタ１１のゲートに共通接続されている。第１及び第２のゲート線ＧＬ１，ＧＬ２にはそれぞれ垂直走査用のシフトレジスタＳＲから第１及び第２のゲート信号Ｇ１，Ｇ２が供給される。シフトレジスタＳＲは、複数のシフトレジスタユニットを直列接続してなり、垂直スタートパルスＳＴＶを転送クロックＣＫＶ１，ＣＫＶ２（ＣＫＶ２の反転クロック）に基づいて転送することにより、第１のゲート信号Ｇ１、第２のゲート信号Ｇ２、第３のゲート信号Ｇ３・・・を発生する。
【００１３】
また、ガラス基板１００上には、第１の容量線ＳＣＬ１と第２の容量線ＳＣＬ２が一定間隔をおいて行方向（Ｘ方向）に延びている。第１の容量線ＳＣＬ１は第１行に対応して設けられ、第１行の画素ＧＳ１１〜ＧＳ１６の画素電極１２と第１の容量線ＳＣＬ１の間に補助容量１５が接続されている。第２の容量線ＳＣＬ２は第２行に対応して設けられ、第２行の画素ＧＳ２１〜ＧＳ２６の画素電極１２と第２の容量線ＳＣＬ２の間に補助容量１５が接続されている。
【００１４】
第１の容量線ＳＣＬ１は第１のソース線ＳＬ１〜第６のソース線ＳＬ６と絶縁膜を介して交差しているので、各交差点において第１の容量線ＳＣＬ１と第１のソース線ＳＬ１〜第６のソース線ＳＬ６との間にそれぞれ寄生容量１６が形成される。同様に、第２の容量線ＳＣＬ２は第１のソース線ＳＬ１〜第６のソース線ＳＬ６と絶縁膜を介して交差しており、各交差点において第２の容量線ＳＣＬ２と第１のソース線ＳＬ１〜第６のソース線ＳＬ６との間にそれぞれ寄生容量１６が形成される。
【００１５】
また、ガラス基板１００上には、第１の容量線ＳＣＬ１を駆動する第１の容量線駆動回路２０−１、第２の容量線ＳＣＬ２を駆動する第２の容量線駆動回路２０−２が設けられている。第１の容量線駆動回路２０−１は、Ｎチャネル型の薄膜トランジスタからなる第１の駆動トランジスタＴ１、Ｎチャネル型の薄膜トランジスタからなる第２の駆動トランジスタＴ２、それらのスイッチングを制御する制御回路２１を備える。第１の駆動トランジスタＴ１のソースには高電位VS C_H（本発明の第１の電位の一例であり、例えば４．０Ｖ）が印加され、そのドレインは第１の容量線ＳＣＬ１に接続されている。第２の駆動トランジスタＴ２のソースには低電位VSC_L（本発明の第２の電位の一例であり、例えば０Ｖ）が印加され、そのドレインは第１の容量線ＳＣＬ１に接続されている。
【００１６】
制御回路２１は、第１及び第２の駆動トランジスタＴ１，Ｔ２のゲートに制御信号（高レベルの電位、低レベルの電位）を印加し、それらを一定の周期で相補的にスイッチングさせる。
【００１７】
第１の駆動トランジスタＴ１のゲートに高レベルの制御信号が印加され、第２の駆動トランジスタＴ２のゲートに低レベルの制御信号が印加されると、第１の駆動トランジスタＴ１はオンし、第２の駆動トランジスタＴ２はオフする。これにより、第１の容量線ＳＣＬ１の電位は高電位VSC_Hになる。反対に、第１の駆動トランジスタＴ１のゲートに低レベルの制御信号が印加され、第２の駆動トランジスタＴ２のゲートに高レベルの制御信号が印加されると、第１の駆動トランジスタＴ１はオフし、第２の駆動トランジスタＴ２はオンする。これにより、第１の容量線ＳＣＬ１の電位は低電位VSC_Lに反転する。
【００１８】
制御回路２１は、第１のゲート信号Ｇ１が立ち下がって画素トランジスタがオフし、第２のゲート信号Ｇ２が高レベルに立ち上がるタイミングで、第１の容量線ＳＣＬ１の電位を反転するように第１及び第２の駆動トランジスタＴ１，Ｔ２のスイッチングを制御する。
【００１９】
尚、第２の容量線駆動回路２０−２も同様に構成されている。但し、第２の容量線ＳＣＬ２の電位は、第２のゲート信号Ｇ２が立ち下がり、第３のゲート信号Ｇ３が高レベルに立ち上がるタイミングで反転するように制御される。また、第２の容量線ＳＣＬ２の電位は、第１の容量線ＳＣＬ１の電位とは逆極性となるように反転される。
【００２０】
例えば、第１の容量線ＳＣＬ１の電位が高電位VSC_Hから低電位VSC_Lに反転したとすると、第２の容量線ＳＣＬ２の電位は低電位VSC_Lから高電位VSC_Hに反転する。尚、第３行以降の容量線、容量線駆動回路についても同様に構成されているので説明を省略する。
【００２１】
以下、図１及び図２を参照して、上述の液晶表示装置の動作について説明する。いま、第１のゲート信号Ｇ１が高レベルになると、画素ＧＳ１１〜ＧＳ１６の画素トランジスタ１１がオンして、第１のソース線ＳＬ１〜第６のソース線ＳＬ６からのソース信号Ｓ１〜Ｓ６が対応する画素に書き込まれる。このとき、第１の容量線ＳＣＬ１の電位は低電位VSC_Lに設定されているものとする。つまり、第１の駆動トランジスタＴ１がオフし、第２の駆動トランジスタＴ２がオンしている状態である。
【００２２】
このとき、ライン反転駆動のために、ソース信号Ｓ１〜Ｓ６は共通電位ＣＯＭに対して反転されるので、第１の容量線ＳＣＬ１は寄生容量１６を通してノイズを受ける。また、画素トランジスタ１１がオンしていることから、画素トランジスタ１１を通して画素電極１２の電位（画素電位）の変化が生じ、第１の容量線ＳＣＬ１は補助容量１５等を通してノイズを受けてその電位が変化してしまう。
【００２３】
その後、第１のゲート信号Ｇ１が低レベルになり、画素トランジスタ１１がオフすると、制御回路２１により、第２のゲート信号Ｇ２が高レベルに立ち上がるタイミングで、第１の容量線ＳＣＬ１の電位は低電位VSC_Lから高電位VSC_Hに反転する。
【００２４】
このとき、第１の駆動トランジスタＴ１のゲート電位は高レベルになり、第１の駆動トランジスタＴ１はオンする。一方、第２の駆動トランジスタＴ２のゲート電位は低レベルになり、第２の駆動トランジスタＴ２はオフする。この第１の容量線ＳＣＬ１の電位の反転により、画素電位は補助容量１５を通してシフトするので、画素電位と共通電位ＣＯＭとの電位差を大きくすることができる。尚、画素トランジスタ１１がオフしている時は、第１の容量線ＳＣＬ１は、ソース信号Ｓ１〜Ｓ６の反転によってのみノイズを受ける。
【００２５】
そこで、第１の容量線ＳＣＬ１がノイズを受けて、その電位が変動したときに第１の容量線ＳＣＬ１の電位が本来の電位に復帰する時間を短縮することが必要になる。そのためには制御回路２１は、第１の容量線ＳＣＬ１を駆動している駆動トランジスタのゲート電位を高レベルに維持し、その駆動能力を高く保つ必要がある。例えば、第１の容量線ＳＣＬ１の電位が低電位VSC_Lに設定されている場合、第２の駆動トランジスタＴ２のゲート電位を高レベルに維持する必要がある。
【００２６】
制御回路２１では、コンデンサや配線容量によってその高レベルを維持しようとするが、トランジスタのリークのためにその高レベルは徐々に低下してしまう。すると、第２の駆動トランジスタＴ２のゲート電位も低下してしまう。特に、画素トランジスタ１１をオンして画素にソース信号を書き込む際に、第２の駆動トランジスタＴ２のゲート電位が低下してしまい、第１の容量線ＳＣＬ１はノイズの影響を受けやすくなってしまう。
【００２７】
そこで、本発明はブートストラップ回路等により、第１の駆動トランジスタＴ１又は第２の駆動トランジスタＴ２のゲートの高レベルを昇圧してその保持を図るものである。特に、第１の容量線ＳＣＬ１の反転から次に反転までの１サイクルの間に、２回の昇圧を行うようにした。即ち、制御回路２１は、画素にソース信号を書き込みした後、画素トランジスタ１１がオフした時に、第１の容量線ＳＣＬ１の電位を反転させる。その後、１回目の昇圧を行い、第１の容量線ＳＣＬ１を駆動する能力を高くする。昇圧された駆動トランジスタのゲート電位はリークにより徐々に低下していく。そこで、画素トランジスタ１１がオンしてソース信号の画素への書き込み期間に入る時に、２回目の昇圧を行い、駆動トランジスタのゲート電位を高い状態に復帰させ、第１の容量線ＳＣＬ１を駆動する能力を高くする。
【００２８】
以下、容量線駆動回路の具体的な構成について図３を参照して説明する。シフトレジスタＳＲは、第１〜第４のシフトレジスタユニットＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，・・・を直列接続してなり、垂直スタートパルスＳＴＶを転送クロックＣＫＶ１，ＣＫＶ２（ＣＫＶ２の反転クロック）に基づいてシフトレジスタユニット間で転送する。第１〜第４のシフトレジスタユニットＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，・・・はセット／リセット型のシフトレジスタであって、Ｎチャネル型の薄膜トランジスタのみで形成されている。また、各シフトレジスタユニットの出力端子ｏｕｔから得られる信号が前述の第１のゲート信号Ｇ１、第２のゲート信号Ｇ２、第３のゲート信号Ｇ３・・・に対応している。
【００２９】
第１のシフトレジスタユニットＳＲ１は第１の容量線駆動回路２０−１と対を成しており、第２のシフトレジスタユニットＳＲ２は第２の容量線駆動回路２０−２と対を成している。第３のシフトレジスタユニットＳＲ３は第３の容量線駆動回路２０−３と対を成しており、第４のシフトレジスタユニットＳＲ４は第４の容量線駆動回路２０−４と対を成している。
【００３０】
第１の容量線駆動回路２０−１の制御回路２１に着目すると、垂直スタートパルスＳＴＶが、第１のブートストラップパルスとして第１のブートストラップパルス端子ｂｐ１に印加され、第１のシフトレジスタユニットＳＲ１の出力がセット／リセット端子ｓ／ｒに印加され、第２のシフトレジスタユニットＳＲ２の出力が第２のブートストラップパルスとして第２のブートストラップパルス端子ｂｐ２に印加されている。そして、制御回路２１で作成された第１の制御信号ｓｗｈが第１の駆動トランジスタＴ１のゲートに印加され、第２の制御信号ｓｗｌが第２の駆動トランジスタＴ２のゲートに印加される。第２〜第４の容量線駆動回路２０−２〜２０−４も同様に構成されている。
【００３１】
次に、この第１の容量線駆動回路２０−１の動作について図４を参照して説明する。この液晶表示装置においては、容量線の電位が反転する直前の一水平期間に画素の書き込みが行われる。いま、第１の容量線ＳＣＬ１の電位は低電位VSC_Lに設定されているとする。第１の制御信号ｓｗｈは低レベルであり、第２の制御信号ｓｗｌは高レベルであり、第１の駆動トランジスタＴ１はオフし、第２の駆動トランジスタＴ２はオンしている。この状態から画素書き込み期間（１）（画素トランジスタ１１はオン）に入り、第１のブートストラップパルスが印加されると、第２の制御信号ｓｗｌの高レベルは昇圧される。これにより、第２の駆動トランジスタＴ２のゲート電位が上がり、そのオン電流が増加する。
【００３２】
その後、第１のブートストラップパルスが立ち下がり、画素トランジスタ１１がオフし、第１のシフトレジスタユニットＳＲ１の出力パルスがセット／リセット端子ｓ／ｒに印加されると、これに基づいて第１の容量線ＳＣＬ１の電位は低電位VSC_Lから高電位VSC_Hに反転する。即ち、このとき第１の制御信号ｓｗｈは高レベルに立ち上がり、第２の制御信号ｓｗｌは低レベルに立ち下がる。その後、第２のブートストラップパルスが印加されると、第１の制御信号ｓｗｈの高レベルは昇圧される。（第１回目の昇圧）これにより、第１の駆動トランジスタＴ１のゲート電位が上がり、そのオン電流が増加する。
【００３３】
しかし、その昇圧された高レベルは制御回路２１内の制御トランジスタのリークにより徐々に低下していく。そこで、画素書き込み期間（２）（画素トランジスタ１１はオン）に入り、第１のブートストラップパルスが印加されると、第２の制御信号ｓｗｌの高レベルは再び昇圧される。（第２回目の昇圧）これにより、第２の駆動トランジスタＴ２のゲート電位が上がり、そのオン電流が増加する。これにより、第１の容量線ＳＣＬ１の電位がノイズにより変動しても、本来のレベル（高電位VSC_H）に急速に復帰させることができる。
【００３４】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、実施形態では、制御回路２１は昇圧回路としてブートストラップ回路ＢＳを備えるが、昇圧回路として他の回路、例えばレベルシフト回路を用いてもよい。また、実施形態では、ライン反転駆動を行っているが、本発明は、隣接する画素のソース信号と容量線の電位を反転するドット反転駆動にも適用することができる。また、実施形態では、第１の駆動トランジスタＴ１及び第２の駆動トランジスタＴ２はＮチャネル型であるが、Ｐチャネル型としてもよい。この場合はその駆動能力を高くするために、そのゲート電位を負側に昇圧することが必要である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態による液晶表示装置の回路図である。
【図２】本発明の実施の形態による液晶表示装置の動作波形図である。
【図３】本発明の実施の形態による液晶表示装置の容量線駆動回路の回路図である。
【図４】本発明の実施の形態による液晶表示装置の制御回路の動作波形図である。
【符号の説明】
【００３６】
１１ 画素トランジスタ １２ 画素電極 １３ 対向電極
１４ 液晶 １５ 補助容量 １５ 寄生容量
２０−１ 第１の容量線駆動回路 ２０−２ 第２の容量線駆動回路
２０−３ 第３の容量線駆動回路 ２０−４ 第４の容量線駆動回路
２１ 制御回路 １００ ガラス基板
ＢＣ１，ＢＣ２ ブートストラップ容量
ＢＳ ブートストラップ回路 Ｄ１，Ｄ２，Ｄ３，Ｄ４ 逆流防止ダイオード
ＧＬ１ 第１のゲート線 ＧＬ２ 第２のゲート線
ＧＳ１１〜ＧＳ１６，ＧＳ２１〜ＧＳ２６ 画素
ＳＣＬ１ 第１の容量線 ＳＣＬ２ 第２の容量線
ＳＬ１〜ＳＬ６ 第１〜第６のソース線 ＳＲ シフトレジスタ
ＳＲ１〜ＳＲ４ 第１〜第４のシフトレジスタユニット
Ｔ１ 第１の駆動トランジスタ Ｔ２ 第２の駆動トランジスタ
【技術分野】
【０００１】
本発明は、容量線駆動方式の液晶表示装置に関する。
【背景技術】
【０００２】
従来より、容量線駆動方式の液晶表示装置が知られている。この容量線駆動方式にあっては、容量線と画素の画素電極との間に補助容量を設ける。そして、ゲート信号をＨレベルに立ち上げて画素トランジスタをオンさせ、ソース線のソース信号を、画素トランジスタを通して画素に書き込む。そして、ソース信号の書き込み後、対向電極の共通電位を一定にした状態で、容量線の電位をフレーム周期で反転させるというものである。
【０００３】
また、ライン反転駆動やドット反転駆動のために、ソース信号の電位も一定の周期で反転されている。容量線の電位とソース信号の電位は、周期的にＨレベルとＬレベルを交互に繰り返している。容量線の電位の反転、ソース信号の電位の反転とは、それぞれの電位をＨレベルからＬレベルへ変化させること、又はＬレベルからＨレベルへ変化させることである。
【０００４】
この方式によれば、容量線の電位の反転によって、画素電位を補助容量による容量結合によりシフトさせて画素電位と共通電位との電位差を大きくすることができる。これにより、ソース信号の振幅を小さくすることができるので、液晶表示装置の消費電力を低減することができる。尚、容量線駆動方式を用いた液晶表示装置については、特許文献１に記載されている。
【特許文献１】特開平１２−８１６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、容量線とソース線の間の容量（交差容量とフリンジ容量）、及び容量線と画素の間の容量（交差容量と補助容量）が存在するので、容量線はソース信号が変化するときに、この容量結合によりノイズを受ける。特に、ゲート信号が立ち上がり、画素トランジスタがオンしている時（即ち、ソース信号の画素への書き込み時）に、対応する容量線はソース信号の反転と画素電位の変化の両方によってノイズを受ける。
【０００６】
ところで、液晶の透過率は共通電位と画素電位との電位差によって変化する。そ
のため、ゲート信号の立ち下がり時に共通電位と画素電位は決定している必要がある。しかし、ゲート信号の立ち下がり時に、ノイズにより容量線の電位が決定されていない場合、つまり、ノイズによって容量線の電位が本来とは異なる電位にある場合、ゲート信号の立ち上がり後に容量線の電位が変化すると前記容量を介して画素電位が変化してしまう。そのため、共通電位と画素電位との関係が正常でなくなり、クロストークなどの表示不良が発生するという問題があった。
【課題を解決するための手段】
【０００７】
本発明の液晶表示装置は、ソース信号が印加される複数のソース線と、ゲート信号が印加される複数のゲート線と、前記ソース線と交差した複数の容量線と、前記ソース線と前記ゲート線の各交差点に対応して配置され、前記ゲート信号に応じてスイッチングする画素スイッチング素子と、前記画素スイッチング素子を通して前記ソース信号が印加される画素電極と、この画素電極と前記容量線との間に接続された補助容量とを備えた複数の画素と、前記画素スイッチング素子がオフした時に前記容量線の電位を反転させ、その後、前記容量線を駆動する能力を高くし、その後、前記画素スイッチング素子がオンした時に再び前記容量線を駆動する能力を高くするように前記容量線を駆動する容量線駆動回路と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、容量線駆動方式の液晶表示装置において、ソース線の反転と画素電位の変化により容量線が受けるノイズの影響を抑制して、クロストークなどの表示不良の発生を防止することが可能になる。特に、容量線の電位を反転する直前の一水平期間に画素の書き込みを行うタイプの液晶表示装置に用いて好適である。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態について図面を参照しながら説明する。図１は、液晶表示装置の回路図である。
【００１０】
ガラス基板１００上に行列状に複数の画素ＧＳ１１，ＧＳ１２，・・・が配置されている。図１では説明の便宜上、２行×６列の画素のみを示している。各画素にはＮチャネル型の薄膜トランジスタからなる画素トランジスタ１１、画素トランジスタ１１のドレインに接続された画素電極１２、画素電極１２と対向電極１３の間に封入された液晶１４、補助容量１５が設けられている。
【００１１】
また、ガラス基板１００上には、第１のソース線ＳＬ１〜第６のソース線ＳＬ６が一定間隔をおいて列方向（Ｙ方向）に延びている。これらの第１のソース線ＳＬ１〜第６のソース線ＳＬ６は、各画素の画素トランジスタ１１のソースに共通接続され、ソース信号（ビデオ信号）Ｓ１〜Ｓ６が供給されるように構成されている。
【００１２】
また、ガラス基板１００上には、第１のゲート線ＧＬ１及び第２のゲート線ＧＬ２が一定間隔をおいて、それぞれ行方向（Ｘ方向）に延びている。第１のゲート線ＧＬ１は、第１行の画素ＧＳ１１〜ＧＳ１６の画素トランジスタ１１のゲートに共通接続され、第２のゲート線ＧＬ２は、第２行の画素ＧＳ２１〜ＧＳ２６の画素トランジスタ１１のゲートに共通接続されている。第１及び第２のゲート線ＧＬ１，ＧＬ２にはそれぞれ垂直走査用のシフトレジスタＳＲから第１及び第２のゲート信号Ｇ１，Ｇ２が供給される。シフトレジスタＳＲは、複数のシフトレジスタユニットを直列接続してなり、垂直スタートパルスＳＴＶを転送クロックＣＫＶ１，ＣＫＶ２（ＣＫＶ２の反転クロック）に基づいて転送することにより、第１のゲート信号Ｇ１、第２のゲート信号Ｇ２、第３のゲート信号Ｇ３・・・を発生する。
【００１３】
また、ガラス基板１００上には、第１の容量線ＳＣＬ１と第２の容量線ＳＣＬ２が一定間隔をおいて行方向（Ｘ方向）に延びている。第１の容量線ＳＣＬ１は第１行に対応して設けられ、第１行の画素ＧＳ１１〜ＧＳ１６の画素電極１２と第１の容量線ＳＣＬ１の間に補助容量１５が接続されている。第２の容量線ＳＣＬ２は第２行に対応して設けられ、第２行の画素ＧＳ２１〜ＧＳ２６の画素電極１２と第２の容量線ＳＣＬ２の間に補助容量１５が接続されている。
【００１４】
第１の容量線ＳＣＬ１は第１のソース線ＳＬ１〜第６のソース線ＳＬ６と絶縁膜を介して交差しているので、各交差点において第１の容量線ＳＣＬ１と第１のソース線ＳＬ１〜第６のソース線ＳＬ６との間にそれぞれ寄生容量１６が形成される。同様に、第２の容量線ＳＣＬ２は第１のソース線ＳＬ１〜第６のソース線ＳＬ６と絶縁膜を介して交差しており、各交差点において第２の容量線ＳＣＬ２と第１のソース線ＳＬ１〜第６のソース線ＳＬ６との間にそれぞれ寄生容量１６が形成される。
【００１５】
また、ガラス基板１００上には、第１の容量線ＳＣＬ１を駆動する第１の容量線駆動回路２０−１、第２の容量線ＳＣＬ２を駆動する第２の容量線駆動回路２０−２が設けられている。第１の容量線駆動回路２０−１は、Ｎチャネル型の薄膜トランジスタからなる第１の駆動トランジスタＴ１、Ｎチャネル型の薄膜トランジスタからなる第２の駆動トランジスタＴ２、それらのスイッチングを制御する制御回路２１を備える。第１の駆動トランジスタＴ１のソースには高電位VS C_H（本発明の第１の電位の一例であり、例えば４．０Ｖ）が印加され、そのドレインは第１の容量線ＳＣＬ１に接続されている。第２の駆動トランジスタＴ２のソースには低電位VSC_L（本発明の第２の電位の一例であり、例えば０Ｖ）が印加され、そのドレインは第１の容量線ＳＣＬ１に接続されている。
【００１６】
制御回路２１は、第１及び第２の駆動トランジスタＴ１，Ｔ２のゲートに制御信号（高レベルの電位、低レベルの電位）を印加し、それらを一定の周期で相補的にスイッチングさせる。
【００１７】
第１の駆動トランジスタＴ１のゲートに高レベルの制御信号が印加され、第２の駆動トランジスタＴ２のゲートに低レベルの制御信号が印加されると、第１の駆動トランジスタＴ１はオンし、第２の駆動トランジスタＴ２はオフする。これにより、第１の容量線ＳＣＬ１の電位は高電位VSC_Hになる。反対に、第１の駆動トランジスタＴ１のゲートに低レベルの制御信号が印加され、第２の駆動トランジスタＴ２のゲートに高レベルの制御信号が印加されると、第１の駆動トランジスタＴ１はオフし、第２の駆動トランジスタＴ２はオンする。これにより、第１の容量線ＳＣＬ１の電位は低電位VSC_Lに反転する。
【００１８】
制御回路２１は、第１のゲート信号Ｇ１が立ち下がって画素トランジスタがオフし、第２のゲート信号Ｇ２が高レベルに立ち上がるタイミングで、第１の容量線ＳＣＬ１の電位を反転するように第１及び第２の駆動トランジスタＴ１，Ｔ２のスイッチングを制御する。
【００１９】
尚、第２の容量線駆動回路２０−２も同様に構成されている。但し、第２の容量線ＳＣＬ２の電位は、第２のゲート信号Ｇ２が立ち下がり、第３のゲート信号Ｇ３が高レベルに立ち上がるタイミングで反転するように制御される。また、第２の容量線ＳＣＬ２の電位は、第１の容量線ＳＣＬ１の電位とは逆極性となるように反転される。
【００２０】
例えば、第１の容量線ＳＣＬ１の電位が高電位VSC_Hから低電位VSC_Lに反転したとすると、第２の容量線ＳＣＬ２の電位は低電位VSC_Lから高電位VSC_Hに反転する。尚、第３行以降の容量線、容量線駆動回路についても同様に構成されているので説明を省略する。
【００２１】
以下、図１及び図２を参照して、上述の液晶表示装置の動作について説明する。いま、第１のゲート信号Ｇ１が高レベルになると、画素ＧＳ１１〜ＧＳ１６の画素トランジスタ１１がオンして、第１のソース線ＳＬ１〜第６のソース線ＳＬ６からのソース信号Ｓ１〜Ｓ６が対応する画素に書き込まれる。このとき、第１の容量線ＳＣＬ１の電位は低電位VSC_Lに設定されているものとする。つまり、第１の駆動トランジスタＴ１がオフし、第２の駆動トランジスタＴ２がオンしている状態である。
【００２２】
このとき、ライン反転駆動のために、ソース信号Ｓ１〜Ｓ６は共通電位ＣＯＭに対して反転されるので、第１の容量線ＳＣＬ１は寄生容量１６を通してノイズを受ける。また、画素トランジスタ１１がオンしていることから、画素トランジスタ１１を通して画素電極１２の電位（画素電位）の変化が生じ、第１の容量線ＳＣＬ１は補助容量１５等を通してノイズを受けてその電位が変化してしまう。
【００２３】
その後、第１のゲート信号Ｇ１が低レベルになり、画素トランジスタ１１がオフすると、制御回路２１により、第２のゲート信号Ｇ２が高レベルに立ち上がるタイミングで、第１の容量線ＳＣＬ１の電位は低電位VSC_Lから高電位VSC_Hに反転する。
【００２４】
このとき、第１の駆動トランジスタＴ１のゲート電位は高レベルになり、第１の駆動トランジスタＴ１はオンする。一方、第２の駆動トランジスタＴ２のゲート電位は低レベルになり、第２の駆動トランジスタＴ２はオフする。この第１の容量線ＳＣＬ１の電位の反転により、画素電位は補助容量１５を通してシフトするので、画素電位と共通電位ＣＯＭとの電位差を大きくすることができる。尚、画素トランジスタ１１がオフしている時は、第１の容量線ＳＣＬ１は、ソース信号Ｓ１〜Ｓ６の反転によってのみノイズを受ける。
【００２５】
そこで、第１の容量線ＳＣＬ１がノイズを受けて、その電位が変動したときに第１の容量線ＳＣＬ１の電位が本来の電位に復帰する時間を短縮することが必要になる。そのためには制御回路２１は、第１の容量線ＳＣＬ１を駆動している駆動トランジスタのゲート電位を高レベルに維持し、その駆動能力を高く保つ必要がある。例えば、第１の容量線ＳＣＬ１の電位が低電位VSC_Lに設定されている場合、第２の駆動トランジスタＴ２のゲート電位を高レベルに維持する必要がある。
【００２６】
制御回路２１では、コンデンサや配線容量によってその高レベルを維持しようとするが、トランジスタのリークのためにその高レベルは徐々に低下してしまう。すると、第２の駆動トランジスタＴ２のゲート電位も低下してしまう。特に、画素トランジスタ１１をオンして画素にソース信号を書き込む際に、第２の駆動トランジスタＴ２のゲート電位が低下してしまい、第１の容量線ＳＣＬ１はノイズの影響を受けやすくなってしまう。
【００２７】
そこで、本発明はブートストラップ回路等により、第１の駆動トランジスタＴ１又は第２の駆動トランジスタＴ２のゲートの高レベルを昇圧してその保持を図るものである。特に、第１の容量線ＳＣＬ１の反転から次に反転までの１サイクルの間に、２回の昇圧を行うようにした。即ち、制御回路２１は、画素にソース信号を書き込みした後、画素トランジスタ１１がオフした時に、第１の容量線ＳＣＬ１の電位を反転させる。その後、１回目の昇圧を行い、第１の容量線ＳＣＬ１を駆動する能力を高くする。昇圧された駆動トランジスタのゲート電位はリークにより徐々に低下していく。そこで、画素トランジスタ１１がオンしてソース信号の画素への書き込み期間に入る時に、２回目の昇圧を行い、駆動トランジスタのゲート電位を高い状態に復帰させ、第１の容量線ＳＣＬ１を駆動する能力を高くする。
【００２８】
以下、容量線駆動回路の具体的な構成について図３を参照して説明する。シフトレジスタＳＲは、第１〜第４のシフトレジスタユニットＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，・・・を直列接続してなり、垂直スタートパルスＳＴＶを転送クロックＣＫＶ１，ＣＫＶ２（ＣＫＶ２の反転クロック）に基づいてシフトレジスタユニット間で転送する。第１〜第４のシフトレジスタユニットＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，・・・はセット／リセット型のシフトレジスタであって、Ｎチャネル型の薄膜トランジスタのみで形成されている。また、各シフトレジスタユニットの出力端子ｏｕｔから得られる信号が前述の第１のゲート信号Ｇ１、第２のゲート信号Ｇ２、第３のゲート信号Ｇ３・・・に対応している。
【００２９】
第１のシフトレジスタユニットＳＲ１は第１の容量線駆動回路２０−１と対を成しており、第２のシフトレジスタユニットＳＲ２は第２の容量線駆動回路２０−２と対を成している。第３のシフトレジスタユニットＳＲ３は第３の容量線駆動回路２０−３と対を成しており、第４のシフトレジスタユニットＳＲ４は第４の容量線駆動回路２０−４と対を成している。
【００３０】
第１の容量線駆動回路２０−１の制御回路２１に着目すると、垂直スタートパルスＳＴＶが、第１のブートストラップパルスとして第１のブートストラップパルス端子ｂｐ１に印加され、第１のシフトレジスタユニットＳＲ１の出力がセット／リセット端子ｓ／ｒに印加され、第２のシフトレジスタユニットＳＲ２の出力が第２のブートストラップパルスとして第２のブートストラップパルス端子ｂｐ２に印加されている。そして、制御回路２１で作成された第１の制御信号ｓｗｈが第１の駆動トランジスタＴ１のゲートに印加され、第２の制御信号ｓｗｌが第２の駆動トランジスタＴ２のゲートに印加される。第２〜第４の容量線駆動回路２０−２〜２０−４も同様に構成されている。
【００３１】
次に、この第１の容量線駆動回路２０−１の動作について図４を参照して説明する。この液晶表示装置においては、容量線の電位が反転する直前の一水平期間に画素の書き込みが行われる。いま、第１の容量線ＳＣＬ１の電位は低電位VSC_Lに設定されているとする。第１の制御信号ｓｗｈは低レベルであり、第２の制御信号ｓｗｌは高レベルであり、第１の駆動トランジスタＴ１はオフし、第２の駆動トランジスタＴ２はオンしている。この状態から画素書き込み期間（１）（画素トランジスタ１１はオン）に入り、第１のブートストラップパルスが印加されると、第２の制御信号ｓｗｌの高レベルは昇圧される。これにより、第２の駆動トランジスタＴ２のゲート電位が上がり、そのオン電流が増加する。
【００３２】
その後、第１のブートストラップパルスが立ち下がり、画素トランジスタ１１がオフし、第１のシフトレジスタユニットＳＲ１の出力パルスがセット／リセット端子ｓ／ｒに印加されると、これに基づいて第１の容量線ＳＣＬ１の電位は低電位VSC_Lから高電位VSC_Hに反転する。即ち、このとき第１の制御信号ｓｗｈは高レベルに立ち上がり、第２の制御信号ｓｗｌは低レベルに立ち下がる。その後、第２のブートストラップパルスが印加されると、第１の制御信号ｓｗｈの高レベルは昇圧される。（第１回目の昇圧）これにより、第１の駆動トランジスタＴ１のゲート電位が上がり、そのオン電流が増加する。
【００３３】
しかし、その昇圧された高レベルは制御回路２１内の制御トランジスタのリークにより徐々に低下していく。そこで、画素書き込み期間（２）（画素トランジスタ１１はオン）に入り、第１のブートストラップパルスが印加されると、第２の制御信号ｓｗｌの高レベルは再び昇圧される。（第２回目の昇圧）これにより、第２の駆動トランジスタＴ２のゲート電位が上がり、そのオン電流が増加する。これにより、第１の容量線ＳＣＬ１の電位がノイズにより変動しても、本来のレベル（高電位VSC_H）に急速に復帰させることができる。
【００３４】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、実施形態では、制御回路２１は昇圧回路としてブートストラップ回路ＢＳを備えるが、昇圧回路として他の回路、例えばレベルシフト回路を用いてもよい。また、実施形態では、ライン反転駆動を行っているが、本発明は、隣接する画素のソース信号と容量線の電位を反転するドット反転駆動にも適用することができる。また、実施形態では、第１の駆動トランジスタＴ１及び第２の駆動トランジスタＴ２はＮチャネル型であるが、Ｐチャネル型としてもよい。この場合はその駆動能力を高くするために、そのゲート電位を負側に昇圧することが必要である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態による液晶表示装置の回路図である。
【図２】本発明の実施の形態による液晶表示装置の動作波形図である。
【図３】本発明の実施の形態による液晶表示装置の容量線駆動回路の回路図である。
【図４】本発明の実施の形態による液晶表示装置の制御回路の動作波形図である。
【符号の説明】
【００３６】
１１ 画素トランジスタ １２ 画素電極 １３ 対向電極
１４ 液晶 １５ 補助容量 １５ 寄生容量
２０−１ 第１の容量線駆動回路 ２０−２ 第２の容量線駆動回路
２０−３ 第３の容量線駆動回路 ２０−４ 第４の容量線駆動回路
２１ 制御回路 １００ ガラス基板
ＢＣ１，ＢＣ２ ブートストラップ容量
ＢＳ ブートストラップ回路 Ｄ１，Ｄ２，Ｄ３，Ｄ４ 逆流防止ダイオード
ＧＬ１ 第１のゲート線 ＧＬ２ 第２のゲート線
ＧＳ１１〜ＧＳ１６，ＧＳ２１〜ＧＳ２６ 画素
ＳＣＬ１ 第１の容量線 ＳＣＬ２ 第２の容量線
ＳＬ１〜ＳＬ６ 第１〜第６のソース線 ＳＲ シフトレジスタ
ＳＲ１〜ＳＲ４ 第１〜第４のシフトレジスタユニット
Ｔ１ 第１の駆動トランジスタ Ｔ２ 第２の駆動トランジスタ
【特許請求の範囲】
【請求項１】
ソース信号が印加される複数のソース線と、
ゲート信号が印加される複数のゲート線と、
前記ソース線と交差した複数の容量線と、
前記ソース線と前記ゲート線の各交差点に対応して配置され、前記ゲート信号に応じてスイッチングする画素スイッチング素子と、前記画素スイッチング素子を通して前記ソース信号が印加される画素電極と、この画素電極と前記容量線との間に接続された補助容量とを備えた複数の画素と、
前記画素スイッチング素子がオフした時に前記容量線の電位を反転させ、その後、前記容量線を駆動する能力を高くし、その後、前記画素スイッチング素子がオンした時に再び前記容量線を駆動する能力を高くするように前記容量線を駆動する容量線駆動回路と、を備えることを特徴とする液晶表示装置。
【請求項２】
前記ゲート信号を出力するシフトレジスタを備え、前記容量線駆動回路はこのシフトレジスタの出力に応じて前記容量線の駆動を行うことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記容量線駆動回路は、ソースに第１の電位が印加されドレインに前記容量線が接続された第１の駆動トランジスタと、ソースに第２の電位が印加されドレインに前記容量線が接続された第２の駆動トランジスタとを備え、
前記第１の駆動トランジスタと前記第２の駆動トランジスタとを相補的にスイッチングさせると共に、前記第１の駆動トランジスタと前記第２の駆動トランジスタのうち、オンしている駆動トランジスタの駆動能力を高くするように制御を行う制御回路と、を備えることを特徴とする請求項１又は請求項２に記載の液晶表示装置。
【請求項４】
前記制御回路は、前記駆動トランジスタに流れる電流を増加させるようにゲート電位を昇圧する昇圧回路を備えることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記昇圧回路はブートストラップ回路であることを特徴とする請求項４に記載の液晶表示装置。
【請求項１】
ソース信号が印加される複数のソース線と、
ゲート信号が印加される複数のゲート線と、
前記ソース線と交差した複数の容量線と、
前記ソース線と前記ゲート線の各交差点に対応して配置され、前記ゲート信号に応じてスイッチングする画素スイッチング素子と、前記画素スイッチング素子を通して前記ソース信号が印加される画素電極と、この画素電極と前記容量線との間に接続された補助容量とを備えた複数の画素と、
前記画素スイッチング素子がオフした時に前記容量線の電位を反転させ、その後、前記容量線を駆動する能力を高くし、その後、前記画素スイッチング素子がオンした時に再び前記容量線を駆動する能力を高くするように前記容量線を駆動する容量線駆動回路と、を備えることを特徴とする液晶表示装置。
【請求項２】
前記ゲート信号を出力するシフトレジスタを備え、前記容量線駆動回路はこのシフトレジスタの出力に応じて前記容量線の駆動を行うことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記容量線駆動回路は、ソースに第１の電位が印加されドレインに前記容量線が接続された第１の駆動トランジスタと、ソースに第２の電位が印加されドレインに前記容量線が接続された第２の駆動トランジスタとを備え、
前記第１の駆動トランジスタと前記第２の駆動トランジスタとを相補的にスイッチングさせると共に、前記第１の駆動トランジスタと前記第２の駆動トランジスタのうち、オンしている駆動トランジスタの駆動能力を高くするように制御を行う制御回路と、を備えることを特徴とする請求項１又は請求項２に記載の液晶表示装置。
【請求項４】
前記制御回路は、前記駆動トランジスタに流れる電流を増加させるようにゲート電位を昇圧する昇圧回路を備えることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記昇圧回路はブートストラップ回路であることを特徴とする請求項４に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−２９２７８８（Ｐ２００８−２９２７８８Ａ）
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願番号】特願２００７−１３８６１８（Ｐ２００７−１３８６１８）
【出願日】平成１９年５月２５日（２００７．５．２５）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２０年１２月４日（２００８．１２．４）
【国際特許分類】
【出願日】平成１９年５月２５日（２００７．５．２５）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]