液晶表示装置
【課題】 表示品位の劣化を抑制することが可能な液晶表示装置を提供する。
【解決手段】 液晶表示装置は、主画素電極を含む複数の画素電極を有した第１基板と、周辺電極ＣＤ及び複数の主共通電極ＣＡを含む共通電極ＣＥを有した第２基板と、液晶層と、表示領域Ｒ１と、を備えている。複数の画素電極は、表示領域Ｒ１に設けられ、第１方向Ｘ及び第２方向Ｙに間隔を置いて並べられている。複数の主画素電極は、それぞれ第２方向Ｙに沿って延出して形成されている。周辺電極ＣＤは、表示領域Ｒ１の外周に亘って枠状に形成されている。複数の主共通電極ＣＡは、第１方向Ｘに間隔を置いて並べられ、第１方向Ｘに複数の主画素電極を挟み、それぞれ第２方向Ｙに沿って延出し、それぞれの両端が周辺電極ＣＤに接続されている。
【解決手段】 液晶表示装置は、主画素電極を含む複数の画素電極を有した第１基板と、周辺電極ＣＤ及び複数の主共通電極ＣＡを含む共通電極ＣＥを有した第２基板と、液晶層と、表示領域Ｒ１と、を備えている。複数の画素電極は、表示領域Ｒ１に設けられ、第１方向Ｘ及び第２方向Ｙに間隔を置いて並べられている。複数の主画素電極は、それぞれ第２方向Ｙに沿って延出して形成されている。周辺電極ＣＤは、表示領域Ｒ１の外周に亘って枠状に形成されている。複数の主共通電極ＣＡは、第１方向Ｘに間隔を置いて並べられ、第１方向Ｘに複数の主画素電極を挟み、それぞれ第２方向Ｙに沿って延出し、それぞれの両端が周辺電極ＣＤに接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された共通電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
一実施形態に係る液晶表示装置は、
主画素電極を含む複数の画素電極を有した第１基板と、
周辺電極及び複数の主共通電極を含む共通電極を有した第２基板と、
前記第１基板及び第２基板間に挟持された液晶層と、
前記第１基板、第２基板及び液晶層に重なった表示領域と、を備え、
前記複数の画素電極は、前記表示領域に設けられ、互いに直交する第１方向及び第２方向に間隔を置いて並べられ、
前記複数の主画素電極は、それぞれ前記第２方向に沿って延出して形成され、
前記周辺電極は、前記表示領域の外周に亘って枠状に形成され、
前記複数の主共通電極は、前記第１方向に間隔を置いて並べられ、前記第１方向に前記複数の主画素電極を挟み、それぞれ前記第２方向に沿って延出し、それぞれの両端が前記周辺電極に接続されていることを特徴としている。
【図面の簡単な説明】
【０００７】
【図１】図１は、一実施形態に係る液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをIII−III線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、図２及び図３に示した共通電極を概略的に示す平面図である。
【図５】図５は、図２に示した液晶表示パネルにおける画素電極と共通電極との間に形成される電界、及び、この電界による液晶分子のダイレクタと透過率との関係を説明するための図である。
【図６】図６は、上記共通電極の変形例を概略的に示す平面図である。
【図７】図７は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図であり、図６に示した共通電極を併せて示す図である。
【図８】図８は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図であり、図６に示した共通電極を併せて示す図である。
【図９】図９は、上記共通電極の他の変形例を概略的に示す平面図である。
【図１０】図１０は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図であり、図９に示した共通電極を併せて示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、一実施形態に係る液晶表示装置の構成及び等価回路を概略的に示す図である。
【０００９】
図１に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲ及び対向基板ＣＴ間に挟持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示する表示領域Ｒ１を備えている。表示領域Ｒ１は、アレイ基板ＡＲ、対向基板ＣＴ及び液晶層ＬＱに重なっている。この表示領域Ｒ１には、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸが位置している（但し、ｍ及びｎは正の整数である）。
【００１０】
液晶表示パネルＬＰＮは、表示領域Ｒ１において、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１１】
各ゲート配線Ｇは、表示領域Ｒ１の外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、表示領域Ｒ１の外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１２】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１３】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１４】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１５】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１６】
アレイ基板ＡＲは、共通電極ＣＥに電圧（コモン電圧）を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、表示領域Ｒ１の外側の非表示領域Ｒ２に形成されている。共通電極ＣＥは、表示領域Ｒ１の外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１７】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００１８】
図２に示すように、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００１９】
図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素の略中央部に配置されている。
【００２０】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２１】
複数の画素電極ＰＥは、第１方向Ｘ及び第２方向Ｙに間隔を置いて並べられている。複数の画素電極ＰＥは、それぞれ第２方向Ｙに沿って延出して形成された主画素電極ＰＡを含んでいる。
【００２２】
この実施形態において、画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを含んでいる。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。
【００２３】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。
【００２４】
共通電極ＣＥは、複数の主共通電極ＣＡを含んでいる。複数の主共通電極ＣＡは、Ｘ−Ｙ平面内において、第１方向Ｘに間隔を置いて並べられ、第１方向Ｘに複数の主画素電極ＰＡを挟み、それぞれ主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、帯状に形成され、第１方向Ｘに沿って略同一の幅を有する。
【００２５】
図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。
【００２６】
画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００２７】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００２８】
すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。
【００２９】
これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３０】
図３は、図２に示した液晶表示パネルＬＰＮをIII−III線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
図３に示すように、液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライトユニット４が配置されている。バックライトユニット４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３１】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００３２】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、表示領域Ｒ１の略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３３】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３４】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていてもよい。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００３５】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００３６】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００３７】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、表示領域Ｒ１の略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００３８】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビングや光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。
【００３９】
この実施形態において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、それぞれ付近の液晶分子を第２方向Ｙに初期配向させることができる。
【００４０】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、表示領域Ｒ１の外側のシール材ＳＢによって貼り合わせられている。
【００４１】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、正の誘電率異方性を有し、すなわちｐ型液晶で形成されている。
【００４２】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライトユニット４と対向する側に位置しており、バックライトユニット４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。
【００４３】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。
【００４４】
第１偏光軸ＡＸ１と、第２偏光軸ＡＸ２とは、例えば、直交する位置関係にあるため、第１偏光板ＰＬ１及び第２偏光板ＰＬ２はクロスニコル配置されている。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｙと平行、あるいは、第１方向Ｘと平行である。
【００４５】
図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００４６】
また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００４７】
図４は、図２及び図３に示した共通電極ＣＥを概略的に示す平面図である。
図２、図３及び図４に示すように、共通電極ＣＥは、周辺電極ＣＤをさらに含んでいる。周辺電極ＣＤは、非表示領域Ｒ２に位置し、表示領域Ｒ１の外周に亘って枠状に形成されている。この実施形態において、表示領域Ｒ１は矩形状であるため、周辺電極ＣＤは矩形枠状に形成されている。表示領域Ｒ１の左端に配置された画素の主共通電極ＣＡＬは周辺電極ＣＤに接続され、非表示領域Ｒ２側に延びている。同様に表示領域Ｒ１の右端に配置された画素の主共通電極ＣＡＲは周辺電極ＣＤに接続され、非表示領域Ｒ２側に延びている。尚、表示領域Ｒ１と非表示領域Ｒ２の左右の境界にソース配線Ｓが配置されている場合には、このソース配線Ｓのセンターラインを表示領域Ｒ１と非表示領域Ｒ２の境界とする。また、表示領域Ｒ１の両端にソース配線Ｓが配置されておらず、且つ、表示領域Ｒ１内においてソース配線Ｓと対向する対向基板ＣＴ上に共通電極が配置されていない場合には、表示領域Ｒ１の左右端に配置された画素において、当該画素の非表示領域Ｒ２側の画素端を表示領域Ｒ１と非表示領域Ｒ２の境界とする。
【００４８】
表示領域Ｒ１と非表示領域Ｒ２の上下の境界については、表示領域Ｒ１の上下端に配置された画素において、当該画素の非表示領域Ｒ２側の画素端を境界とする。表示領域Ｒ１内の共通電極ＣＥは、表示領域Ｒ１と非表示領域Ｒ２の上下の境界を越えて周辺電極ＣＤに接続されている。尚、表示領域Ｒ１内のすべての画素は同一の大きさである。
【００４９】
また、周辺電極ＣＤの幅Ｗ１は、主共通電極ＣＡの幅Ｗ２より広い。更に、主共通電極ＣＡ端と隣接する主共通電極ＣＡ端との間隔Ｗ３、すなわち、開口部の間隔Ｗ３は、幅Ｗ２より広く、幅Ｗ１よりも狭い。
【００５０】
複数の主共通電極ＣＡは、それぞれの両端が周辺電極ＣＤに接続されている。複数の主共通電極ＣＡ及び周辺電極ＣＤは、一体に形成されている。このため、複数の主共通電極ＣＡ（ＣＡＬ、ＣＡＲ）は、周辺電極ＣＤを介して表示領域Ｒ１の外側において互いに電気的に接続されている。給電部ＶＳは、導電部材を介して周辺電極ＣＤと少なくとも１個所で接続されている。給電部ＶＳから与えられる電圧（コモン電圧）は、周辺電極ＣＤを介して複数の主共通電極ＣＡに与えられる。
【００５１】
次に、上記構成の液晶表示パネルＬＰＮの動作について説明する。
図２及び図３に示すように、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５２】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００５３】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００５４】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００５５】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００５６】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００５７】
バックライトユニット４からのバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００５８】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００５９】
図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【００６０】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥを境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００６１】
このようなＯＮ時には、バックライトユニット４から液晶表示パネルＬＰＮに入射したバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライトは、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６２】
図５は、図２に示した液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界、及び、この電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。
【００６３】
図５に示すように、ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。
【００６４】
図示した例では、ＯＮ状態となったとき、主共通電極ＣＡＬと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、主共通電極ＣＡＲと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。
【００６５】
なお、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。
【００６６】
以上のように構成された液晶表示装置によれば、液晶表示装置は、主画素電極ＰＡを含む複数の画素電極ＰＥを有したアレイ基板ＡＲと、周辺電極ＣＤ及び複数の主共通電極ＣＡを含む共通電極ＣＥを有した対向基板ＣＴと、液晶層ＬＱと、表示領域Ｒ１と、を備えている。
【００６７】
周辺電極ＣＤは、表示領域Ｒ１の外周に亘って枠状に形成されている。複数の主共通電極ＣＡは、それぞれ第２方向Ｙに沿って延出し、それぞれの両端が周辺電極ＣＤに接続されている。主共通電極ＣＡの一部が断線しても、主共通電極ＣＡには、周辺電極ＣＤの上側及び下側の少なくとも一方から電圧（コモン電圧）を与えることができるため、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。これにより、液晶層ＬＱに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。
【００６８】
周辺電極ＣＤは、電圧（コモン電圧）が与えられる個所から遠ざかるにつれて電位が不安定となる恐れがある。しかし、周辺電極ＣＤの幅Ｗ１は主共通電極ＣＡの幅Ｗ２より広く、周辺電極ＣＤの電気抵抗値は主共通電極ＣＡの電気抵抗値より小さい。これにより、周辺電極ＣＤ（共通電極ＣＥ）における電位のばらつきを抑えることができ、周辺電極ＣＤ（共通電極ＣＥ）の電位を全域で均一に設定することができる。このため、フリッカと呼ばれるちらつきの発生を低減することができ、特に、表示領域Ｒ１の周縁においてフリッカの発生を低減することができる。
【００６９】
電圧（コモン電圧）は、周辺電極ＣＤ（共通電極ＣＥ）の少なくとも１個所に与えられるが、２個所以上に与えられてもよく、これにより、周辺電極ＣＤ（共通電極ＣＥ）の電位を全域でより均一に設定することができる。
【００７０】
オーバーコート層ＯＣは水を通し易い性質を示すが、オーバーコート層ＯＣ上に形成された共通電極ＣＥは、ＩＴＯで形成され水を通さない性質を示すものである。このため、共通電極ＣＥは、オーバーコート層ＯＣを経由した対向基板ＣＴ側からアレイ基板ＡＲ側への水の浸入経路を低減することができる。
【００７１】
周辺電極ＣＤは、表示領域Ｒ１を囲むように形成されている。言い換えれば、周辺電極ＣＤは、表示領域Ｒ１と非表示領域Ｒ２との境界からシール材ＳＢまでの非表示領域Ｒ２のオーバーコート層ＯＣ上に配置されている。すなわち、周辺電極ＣＤは非表示領域Ｒ２のオーバーコート層ＯＣを覆っている。このため、表示領域Ｒ１の外周（非表示領域Ｒ２、額縁領域）において、対向基板ＣＴ側からアレイ基板ＡＲ側への水の浸入経路を塞ぐことができる。
【００７２】
上記のように、外部からの水の浸入を低減できるため、アレイ基板ＡＲにおいては配線の腐食を防止することができ、液晶層ＬＱにおいては、焼付きやフリッカの発生を防止することができる。
上記のことから、表示品位の劣化を抑制することが可能な液晶表示装置を得ることができる。
【００７３】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、図５に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【００７４】
また、本実施形態によれば、図４に示したように、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００７５】
また、アレイ基板ＡＲと対向基板ＣＴとの位置合わせにずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００７６】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００７７】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００７８】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００７９】
なお、上記の例では、液晶層ＬＱは、正の誘電率異方性を有しているため、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【００８０】
言い換えると、第１配向膜ＡＬ１は、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【００８１】
また、上記の例では、液晶層ＬＱが正の誘電率異方性を有している場合について説明したが、液晶層ＬＱは、負の誘電率異方性を有し、すなわちｎ型液晶で形成されていてもよい。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記した角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【００８２】
言い換えると、第１配向膜ＡＬ１は、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【００８３】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。
【００８４】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００８５】
例えば、共通電極ＣＥの形状は、図４に示した例に限定されるものではなく種々変形可能であり、また、画素ＰＸの構造も、図２に示した例に限定されるものではなく共通電極ＣＥの形状に合わせて種々変形可能である。
【００８６】
図６は、上記共通電極ＣＥの変形例を概略的に示す平面図である。図７は、図１に示した液晶表示パネルを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図であり、図６に示した共通電極を併せて示す図である。
【００８７】
図６及び図７に示すように、共通電極ＣＥは、複数の副共通電極ＣＢをさらに含んでいる。複数の副共通電極ＣＢは、第２方向Ｙに間隔を置いて並べられ、第２方向Ｙに複数の主画素電極ＰＡを挟んでいる。複数の副共通電極ＣＢは、それぞれ第１方向Ｘに沿って延出している。周辺電極ＣＤの幅Ｗ１は、主共通電極ＣＡの幅Ｗ２及び副共通電極ＣＢの幅Ｗ３より広い。
【００８８】
複数の副共通電極ＣＢは、それぞれの両端が周辺電極ＣＤに接続されている。複数の副共通電極ＣＢは、複数の主共通電極ＣＡ及び周辺電極ＣＤと一体又は連続的に形成されている。このため、複数の副共通電極ＣＢ（ＣＢＵ、ＣＢＢ）は、複数の主共通電極ＣＡと電気的に接続されている他、周辺電極ＣＤを介して表示領域Ｒ１の外側において互いに電気的に接続されている。給電部ＶＳから与えられる電圧（コモン電圧）は、周辺電極ＣＤを介して複数の主共通電極ＣＡ及び複数の副共通電極ＣＢに与えられる。
【００８９】
図７に示すように、画素ＰＸの構造例は、図２に示した画素の構造例と比較して、画素電極ＰＥが十字状に形成された点、及び、共通電極ＣＥが一画素ＰＸを取り囲むように格子状に形成された点で相違している。
【００９０】
すなわち、画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡは、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。副画素電極ＰＢは、第１方向Ｘに沿って延出している。この副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子と電気的に接続されている。図示した例では、副画素電極ＰＢが画素ＰＸの略中央に設けられており、画素電極ＰＥは、十字状となっている。
【００９１】
副共通電極ＣＢは、ゲート配線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは第１方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の下側の副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００９２】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、主画素電極ＰＡと主共通電極ＣＡとは第１方向Ｘに沿って交互に配置され、副画素電極ＰＢと副共通電極ＣＢとは第２方向Ｙに沿って交互に配置されている。すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の主画素電極ＰＡが位置し、第１方向Ｘに沿って主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲの順に並んでいる。また、隣接する副共通電極ＣＢＢ及び副共通電極ＣＢＵの間には、１本の副画素電極ＰＢが位置し、第２方向Ｙに沿って副共通電極ＣＢＢ、副画素電極ＰＢ、及び、副共通電極ＣＢＵの順に並んでいる。
【００９３】
このような構造例によれば、ＯＦＦ時において第２方向Ｙに初期配向していた液晶分子ＬＭは、ＯＮ時に画素電極ＰＥと共通電極ＣＥとの間に形成される電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。画素電極ＰＥと主共通電極ＣＡＬ及び副共通電極ＣＢＢとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲ及び副共通電極ＣＢＢとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＬ及び副共通電極ＣＢＵとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の左上を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲ及び副共通電極ＣＢＵとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の右上を向くように配向する。
【００９４】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、図２に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。
【００９５】
また、図６に示したように共通電極ＣＥを形成することにより、主共通電極ＣＡや副共通電極ＣＢの一部が断線しても、図４に示した例に比べて、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。そして、液晶層ＬＱに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。
【００９６】
さらに、図７に示した画素ＰＸでは、液晶層ＬＱは、正の誘電率異方性を有している。このため、第２配向膜ＡＬ２は、第２方向Ｙ若しくは第２方向Ｙから２０°以内に傾斜した方向、又は第１方向Ｘ若しくは第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。なお、液晶層ＬＱが、負の誘電率異方性を有している場合も同様であり、第２配向膜ＡＬ２は上記のように形成されている方が望ましい。
【００９７】
図８は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図であり、図６に示した共通電極ＣＥを併せて示す図である。
【００９８】
図８に示すように、画素ＰＸの構造例は、図７に示した構造例と比較して、画素電極ＰＥが第１方向Ｘに間隔をおいて略平行に並んだ複数の主画素電極ＰＡを備えている点、及び隣合う主画素電極ＰＡの間に主共通電極ＣＡを備えている点で相違している。
【００９９】
すなわち、画素電極ＰＥは、主画素電極ＰＡ１、主画素電極ＰＡ２、及び副画素電極ＰＢを備えている。これらの主画素電極ＰＡ１、主画素電極ＰＡ２、及び副画素電極ＰＢは互いに電気的に接続されている。主画素電極ＰＡ１及び主画素電極ＰＡ２は、第１方向Ｘに間隔をおいて略平行に並んでいる。これらの主画素電極ＰＡ１及び主画素電極ＰＡ２は、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。副画素電極ＰＢは、第１方向Ｘに沿って延出している。この副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。
【０１００】
共通電極ＣＥは、主共通電極ＣＡＬ、主共通電極ＣＡＲ、主共通電極ＣＡＣ、副共通電極ＣＢＢ、及び、副共通電極ＣＢＵを備えている。これらの主共通電極ＣＡＬ、主共通電極ＣＡＲ、主共通電極ＣＡＣ、副共通電極ＣＢＢ、及び副共通電極ＣＢＵは互いに電気的に接続されている。
【０１０１】
主共通電極ＣＡＬ、主共通電極ＣＡＲ、及び主共通電極ＣＡＣは、第１方向Ｘに間隔をおいて略平行に並び、それぞれ第２方向Ｙに沿って延出している。画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置され、主共通電極ＣＡＣは主画素電極ＰＡ１と主画素電極ＰＡ２との間に配置されている。
【０１０２】
副共通電極ＣＢＢ、及び副共通電極ＣＢＵは、第２方向Ｙに間隔をおいて略平行に並び、それぞれ第１方向Ｘに沿って延出している。画素ＰＸにおいて、副共通電極ＣＢＢは下側端部に配置され、副共通電極ＣＢＵは上側端部に配置されている。副画素電極ＰＢは、副共通電極ＣＢＢと副共通電極ＣＢＵとの間に配置されている。
【０１０３】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、主画素電極ＰＡと主共通電極ＣＡとは第１方向Ｘに沿って交互に配置され、副画素電極ＰＢと副共通電極ＣＢとは第２方向Ｙに沿って交互に配置されている。すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＣの間には１本の主画素電極ＰＡ１が位置し、隣接する主共通電極ＣＡＣ及び主共通電極ＣＡＲの間には１本の主画素電極ＰＡ２が位置しており、第１方向Ｘに沿って主共通電極ＣＡＬ、主画素電極ＰＡ１、主共通電極ＣＡＣ、主画素電極ＰＡ２、及び主共通電極ＣＡＲの順に並んでいる。また、隣接する副共通電極ＣＢＢ及び副共通電極ＣＢＵの間には１本の副画素電極ＰＢが位置し、第２方向Ｙに沿って副共通電極ＣＢＢ、副画素電極ＰＢ、及び、副共通電極ＣＢＵの順に並んでいる。
【０１０４】
主共通電極ＣＡＬと主画素電極ＰＡ１との水平電極間距離、主共通電極ＣＡＣと主画素電極ＰＡ１との水平電極間距離、主共通電極ＣＡＣと主画素電極ＰＡ２との水平電極間距離、及び、主共通電極ＣＡＲと主画素電極ＰＡ２との水平電極間距離は、いずれも略同等である。
【０１０５】
液晶層ＬＱは、正の誘電率異方性を有している。このような構造例においても、ＯＦＦ時において第２方向Ｙに初期配向していた液晶分子ＬＭは、ＯＮ時に画素電極ＰＥと共通電極ＣＥとの間に形成された状態では、各画素ＰＸにおいて、多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。
【０１０６】
図９は、上記共通電極ＣＥの他の変形例を概略的に示す平面図である。図１０は、図１に示した液晶表示パネルＬＰＮを対向基板ＣＴ側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図であり、図９に示した共通電極ＣＥを併せて示す図である。
【０１０７】
図９及び図１０に示すように、主画素電極ＰＡ及び主共通電極ＣＡは、ゲート配線Ｇ及び補助容量線Ｃに平行に延出して形成されていてもよい。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第２方向Ｙに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに沿って交互に並列配置されている。ソース配線Ｓは、第１方向Ｘに沿って略直線的に延出している。また、図示しないが、カラーフィルタＣＦは第１方向Ｘに沿って略直線的に延出している。
【０１０８】
なお、ゲート配線Ｇ、補助容量線Ｃ、及びソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。主共通電極ＣＡは、ゲート配線Ｇに重なって位置している。
【０１０９】
図９に示したように共通電極ＣＥを形成することにより、主共通電極ＣＡの一部が断線しても、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。そして、液晶層ＬＱに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。
【０１１０】
さらに、図１０に示した画素ＰＸでは、液晶層ＬＱは、正の誘電率異方性を有している。このため、第１配向膜ＡＬ１は、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【０１１１】
また、液晶層ＬＱは、負の誘電率異方性を有していてもよい。この場合、第１配向膜ＡＬ１は、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【０１１２】
なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいはソース配線Ｓと対向する）第２主共通電極（シールド電極）を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。
【０１１３】
また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極（シールド電極）を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【符号の説明】
【０１１４】
ＬＰＮ…液晶表示パネル、ＰＸ…画素、ＡＲ…アレイ基板、Ｇ…ゲート配線、Ｃ…補助容量線、Ｓ…ソース配線、ＰＥ…画素電極、ＰＡ…主画素電極、ＰＢ…副画素電極、ＡＬ１…第１配向膜、ＣＴ…対向基板、ＯＣ…オーバーコート層、ＣＥ…共通電極、ＣＡ…主共通電極、ＣＢ…副共通電極、ＣＤ…周辺電極、ＡＬ２…第２配向膜、ＬＱ…液晶層、ＬＭ…液晶分子、Ｒ１…表示領域、Ｘ…第１方向、Ｙ…第２方向、Ｄ…方向、θ１…角度。
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された共通電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
一実施形態に係る液晶表示装置は、
主画素電極を含む複数の画素電極を有した第１基板と、
周辺電極及び複数の主共通電極を含む共通電極を有した第２基板と、
前記第１基板及び第２基板間に挟持された液晶層と、
前記第１基板、第２基板及び液晶層に重なった表示領域と、を備え、
前記複数の画素電極は、前記表示領域に設けられ、互いに直交する第１方向及び第２方向に間隔を置いて並べられ、
前記複数の主画素電極は、それぞれ前記第２方向に沿って延出して形成され、
前記周辺電極は、前記表示領域の外周に亘って枠状に形成され、
前記複数の主共通電極は、前記第１方向に間隔を置いて並べられ、前記第１方向に前記複数の主画素電極を挟み、それぞれ前記第２方向に沿って延出し、それぞれの両端が前記周辺電極に接続されていることを特徴としている。
【図面の簡単な説明】
【０００７】
【図１】図１は、一実施形態に係る液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをIII−III線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、図２及び図３に示した共通電極を概略的に示す平面図である。
【図５】図５は、図２に示した液晶表示パネルにおける画素電極と共通電極との間に形成される電界、及び、この電界による液晶分子のダイレクタと透過率との関係を説明するための図である。
【図６】図６は、上記共通電極の変形例を概略的に示す平面図である。
【図７】図７は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図であり、図６に示した共通電極を併せて示す図である。
【図８】図８は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図であり、図６に示した共通電極を併せて示す図である。
【図９】図９は、上記共通電極の他の変形例を概略的に示す平面図である。
【図１０】図１０は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図であり、図９に示した共通電極を併せて示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図１は、一実施形態に係る液晶表示装置の構成及び等価回路を概略的に示す図である。
【０００９】
図１に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲ及び対向基板ＣＴ間に挟持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示する表示領域Ｒ１を備えている。表示領域Ｒ１は、アレイ基板ＡＲ、対向基板ＣＴ及び液晶層ＬＱに重なっている。この表示領域Ｒ１には、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸが位置している（但し、ｍ及びｎは正の整数である）。
【００１０】
液晶表示パネルＬＰＮは、表示領域Ｒ１において、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１１】
各ゲート配線Ｇは、表示領域Ｒ１の外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、表示領域Ｒ１の外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１２】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１３】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１４】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１５】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１６】
アレイ基板ＡＲは、共通電極ＣＥに電圧（コモン電圧）を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、表示領域Ｒ１の外側の非表示領域Ｒ２に形成されている。共通電極ＣＥは、表示領域Ｒ１の外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１７】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００１８】
図２に示すように、画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００１９】
図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素の略中央部に配置されている。
【００２０】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２１】
複数の画素電極ＰＥは、第１方向Ｘ及び第２方向Ｙに間隔を置いて並べられている。複数の画素電極ＰＥは、それぞれ第２方向Ｙに沿って延出して形成された主画素電極ＰＡを含んでいる。
【００２２】
この実施形態において、画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを含んでいる。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。
【００２３】
このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。
【００２４】
共通電極ＣＥは、複数の主共通電極ＣＡを含んでいる。複数の主共通電極ＣＡは、Ｘ−Ｙ平面内において、第１方向Ｘに間隔を置いて並べられ、第１方向Ｘに複数の主画素電極ＰＡを挟み、それぞれ主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、帯状に形成され、第１方向Ｘに沿って略同一の幅を有する。
【００２５】
図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。
【００２６】
画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００２７】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００２８】
すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。
【００２９】
これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３０】
図３は、図２に示した液晶表示パネルＬＰＮをIII−III線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
図３に示すように、液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライトユニット４が配置されている。バックライトユニット４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３１】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００３２】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、表示領域Ｒ１の略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００３３】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３４】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていてもよい。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００３５】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００３６】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００３７】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、表示領域Ｒ１の略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００３８】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビングや光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。
【００３９】
この実施形態において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、それぞれ付近の液晶分子を第２方向Ｙに初期配向させることができる。
【００４０】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、表示領域Ｒ１の外側のシール材ＳＢによって貼り合わせられている。
【００４１】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、正の誘電率異方性を有し、すなわちｐ型液晶で形成されている。
【００４２】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライトユニット４と対向する側に位置しており、バックライトユニット４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。
【００４３】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。
【００４４】
第１偏光軸ＡＸ１と、第２偏光軸ＡＸ２とは、例えば、直交する位置関係にあるため、第１偏光板ＰＬ１及び第２偏光板ＰＬ２はクロスニコル配置されている。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｙと平行、あるいは、第１方向Ｘと平行である。
【００４５】
図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００４６】
また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００４７】
図４は、図２及び図３に示した共通電極ＣＥを概略的に示す平面図である。
図２、図３及び図４に示すように、共通電極ＣＥは、周辺電極ＣＤをさらに含んでいる。周辺電極ＣＤは、非表示領域Ｒ２に位置し、表示領域Ｒ１の外周に亘って枠状に形成されている。この実施形態において、表示領域Ｒ１は矩形状であるため、周辺電極ＣＤは矩形枠状に形成されている。表示領域Ｒ１の左端に配置された画素の主共通電極ＣＡＬは周辺電極ＣＤに接続され、非表示領域Ｒ２側に延びている。同様に表示領域Ｒ１の右端に配置された画素の主共通電極ＣＡＲは周辺電極ＣＤに接続され、非表示領域Ｒ２側に延びている。尚、表示領域Ｒ１と非表示領域Ｒ２の左右の境界にソース配線Ｓが配置されている場合には、このソース配線Ｓのセンターラインを表示領域Ｒ１と非表示領域Ｒ２の境界とする。また、表示領域Ｒ１の両端にソース配線Ｓが配置されておらず、且つ、表示領域Ｒ１内においてソース配線Ｓと対向する対向基板ＣＴ上に共通電極が配置されていない場合には、表示領域Ｒ１の左右端に配置された画素において、当該画素の非表示領域Ｒ２側の画素端を表示領域Ｒ１と非表示領域Ｒ２の境界とする。
【００４８】
表示領域Ｒ１と非表示領域Ｒ２の上下の境界については、表示領域Ｒ１の上下端に配置された画素において、当該画素の非表示領域Ｒ２側の画素端を境界とする。表示領域Ｒ１内の共通電極ＣＥは、表示領域Ｒ１と非表示領域Ｒ２の上下の境界を越えて周辺電極ＣＤに接続されている。尚、表示領域Ｒ１内のすべての画素は同一の大きさである。
【００４９】
また、周辺電極ＣＤの幅Ｗ１は、主共通電極ＣＡの幅Ｗ２より広い。更に、主共通電極ＣＡ端と隣接する主共通電極ＣＡ端との間隔Ｗ３、すなわち、開口部の間隔Ｗ３は、幅Ｗ２より広く、幅Ｗ１よりも狭い。
【００５０】
複数の主共通電極ＣＡは、それぞれの両端が周辺電極ＣＤに接続されている。複数の主共通電極ＣＡ及び周辺電極ＣＤは、一体に形成されている。このため、複数の主共通電極ＣＡ（ＣＡＬ、ＣＡＲ）は、周辺電極ＣＤを介して表示領域Ｒ１の外側において互いに電気的に接続されている。給電部ＶＳは、導電部材を介して周辺電極ＣＤと少なくとも１個所で接続されている。給電部ＶＳから与えられる電圧（コモン電圧）は、周辺電極ＣＤを介して複数の主共通電極ＣＡに与えられる。
【００５１】
次に、上記構成の液晶表示パネルＬＰＮの動作について説明する。
図２及び図３に示すように、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５２】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００５３】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００５４】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００５５】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００５６】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００５７】
バックライトユニット４からのバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００５８】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００５９】
図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【００６０】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥを境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００６１】
このようなＯＮ時には、バックライトユニット４から液晶表示パネルＬＰＮに入射したバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライトは、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６２】
図５は、図２に示した液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界、及び、この電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。
【００６３】
図５に示すように、ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。
【００６４】
図示した例では、ＯＮ状態となったとき、主共通電極ＣＡＬと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、主共通電極ＣＡＲと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。
【００６５】
なお、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。
【００６６】
以上のように構成された液晶表示装置によれば、液晶表示装置は、主画素電極ＰＡを含む複数の画素電極ＰＥを有したアレイ基板ＡＲと、周辺電極ＣＤ及び複数の主共通電極ＣＡを含む共通電極ＣＥを有した対向基板ＣＴと、液晶層ＬＱと、表示領域Ｒ１と、を備えている。
【００６７】
周辺電極ＣＤは、表示領域Ｒ１の外周に亘って枠状に形成されている。複数の主共通電極ＣＡは、それぞれ第２方向Ｙに沿って延出し、それぞれの両端が周辺電極ＣＤに接続されている。主共通電極ＣＡの一部が断線しても、主共通電極ＣＡには、周辺電極ＣＤの上側及び下側の少なくとも一方から電圧（コモン電圧）を与えることができるため、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。これにより、液晶層ＬＱに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。
【００６８】
周辺電極ＣＤは、電圧（コモン電圧）が与えられる個所から遠ざかるにつれて電位が不安定となる恐れがある。しかし、周辺電極ＣＤの幅Ｗ１は主共通電極ＣＡの幅Ｗ２より広く、周辺電極ＣＤの電気抵抗値は主共通電極ＣＡの電気抵抗値より小さい。これにより、周辺電極ＣＤ（共通電極ＣＥ）における電位のばらつきを抑えることができ、周辺電極ＣＤ（共通電極ＣＥ）の電位を全域で均一に設定することができる。このため、フリッカと呼ばれるちらつきの発生を低減することができ、特に、表示領域Ｒ１の周縁においてフリッカの発生を低減することができる。
【００６９】
電圧（コモン電圧）は、周辺電極ＣＤ（共通電極ＣＥ）の少なくとも１個所に与えられるが、２個所以上に与えられてもよく、これにより、周辺電極ＣＤ（共通電極ＣＥ）の電位を全域でより均一に設定することができる。
【００７０】
オーバーコート層ＯＣは水を通し易い性質を示すが、オーバーコート層ＯＣ上に形成された共通電極ＣＥは、ＩＴＯで形成され水を通さない性質を示すものである。このため、共通電極ＣＥは、オーバーコート層ＯＣを経由した対向基板ＣＴ側からアレイ基板ＡＲ側への水の浸入経路を低減することができる。
【００７１】
周辺電極ＣＤは、表示領域Ｒ１を囲むように形成されている。言い換えれば、周辺電極ＣＤは、表示領域Ｒ１と非表示領域Ｒ２との境界からシール材ＳＢまでの非表示領域Ｒ２のオーバーコート層ＯＣ上に配置されている。すなわち、周辺電極ＣＤは非表示領域Ｒ２のオーバーコート層ＯＣを覆っている。このため、表示領域Ｒ１の外周（非表示領域Ｒ２、額縁領域）において、対向基板ＣＴ側からアレイ基板ＡＲ側への水の浸入経路を塞ぐことができる。
【００７２】
上記のように、外部からの水の浸入を低減できるため、アレイ基板ＡＲにおいては配線の腐食を防止することができ、液晶層ＬＱにおいては、焼付きやフリッカの発生を防止することができる。
上記のことから、表示品位の劣化を抑制することが可能な液晶表示装置を得ることができる。
【００７３】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、図５に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【００７４】
また、本実施形態によれば、図４に示したように、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００７５】
また、アレイ基板ＡＲと対向基板ＣＴとの位置合わせにずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００７６】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００７７】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００７８】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００７９】
なお、上記の例では、液晶層ＬＱは、正の誘電率異方性を有しているため、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【００８０】
言い換えると、第１配向膜ＡＬ１は、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【００８１】
また、上記の例では、液晶層ＬＱが正の誘電率異方性を有している場合について説明したが、液晶層ＬＱは、負の誘電率異方性を有し、すなわちｎ型液晶で形成されていてもよい。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記した角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【００８２】
言い換えると、第１配向膜ＡＬ１は、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【００８３】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。
【００８４】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００８５】
例えば、共通電極ＣＥの形状は、図４に示した例に限定されるものではなく種々変形可能であり、また、画素ＰＸの構造も、図２に示した例に限定されるものではなく共通電極ＣＥの形状に合わせて種々変形可能である。
【００８６】
図６は、上記共通電極ＣＥの変形例を概略的に示す平面図である。図７は、図１に示した液晶表示パネルを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図であり、図６に示した共通電極を併せて示す図である。
【００８７】
図６及び図７に示すように、共通電極ＣＥは、複数の副共通電極ＣＢをさらに含んでいる。複数の副共通電極ＣＢは、第２方向Ｙに間隔を置いて並べられ、第２方向Ｙに複数の主画素電極ＰＡを挟んでいる。複数の副共通電極ＣＢは、それぞれ第１方向Ｘに沿って延出している。周辺電極ＣＤの幅Ｗ１は、主共通電極ＣＡの幅Ｗ２及び副共通電極ＣＢの幅Ｗ３より広い。
【００８８】
複数の副共通電極ＣＢは、それぞれの両端が周辺電極ＣＤに接続されている。複数の副共通電極ＣＢは、複数の主共通電極ＣＡ及び周辺電極ＣＤと一体又は連続的に形成されている。このため、複数の副共通電極ＣＢ（ＣＢＵ、ＣＢＢ）は、複数の主共通電極ＣＡと電気的に接続されている他、周辺電極ＣＤを介して表示領域Ｒ１の外側において互いに電気的に接続されている。給電部ＶＳから与えられる電圧（コモン電圧）は、周辺電極ＣＤを介して複数の主共通電極ＣＡ及び複数の副共通電極ＣＢに与えられる。
【００８９】
図７に示すように、画素ＰＸの構造例は、図２に示した画素の構造例と比較して、画素電極ＰＥが十字状に形成された点、及び、共通電極ＣＥが一画素ＰＸを取り囲むように格子状に形成された点で相違している。
【００９０】
すなわち、画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡは、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。副画素電極ＰＢは、第１方向Ｘに沿って延出している。この副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子と電気的に接続されている。図示した例では、副画素電極ＰＢが画素ＰＸの略中央に設けられており、画素電極ＰＥは、十字状となっている。
【００９１】
副共通電極ＣＢは、ゲート配線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは第１方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の下側の副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００９２】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、主画素電極ＰＡと主共通電極ＣＡとは第１方向Ｘに沿って交互に配置され、副画素電極ＰＢと副共通電極ＣＢとは第２方向Ｙに沿って交互に配置されている。すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の主画素電極ＰＡが位置し、第１方向Ｘに沿って主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲの順に並んでいる。また、隣接する副共通電極ＣＢＢ及び副共通電極ＣＢＵの間には、１本の副画素電極ＰＢが位置し、第２方向Ｙに沿って副共通電極ＣＢＢ、副画素電極ＰＢ、及び、副共通電極ＣＢＵの順に並んでいる。
【００９３】
このような構造例によれば、ＯＦＦ時において第２方向Ｙに初期配向していた液晶分子ＬＭは、ＯＮ時に画素電極ＰＥと共通電極ＣＥとの間に形成される電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。画素電極ＰＥと主共通電極ＣＡＬ及び副共通電極ＣＢＢとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲ及び副共通電極ＣＢＢとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＬ及び副共通電極ＣＢＵとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の左上を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲ及び副共通電極ＣＢＵとで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の右上を向くように配向する。
【００９４】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、図２に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。
【００９５】
また、図６に示したように共通電極ＣＥを形成することにより、主共通電極ＣＡや副共通電極ＣＢの一部が断線しても、図４に示した例に比べて、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。そして、液晶層ＬＱに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。
【００９６】
さらに、図７に示した画素ＰＸでは、液晶層ＬＱは、正の誘電率異方性を有している。このため、第２配向膜ＡＬ２は、第２方向Ｙ若しくは第２方向Ｙから２０°以内に傾斜した方向、又は第１方向Ｘ若しくは第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。なお、液晶層ＬＱが、負の誘電率異方性を有している場合も同様であり、第２配向膜ＡＬ２は上記のように形成されている方が望ましい。
【００９７】
図８は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図であり、図６に示した共通電極ＣＥを併せて示す図である。
【００９８】
図８に示すように、画素ＰＸの構造例は、図７に示した構造例と比較して、画素電極ＰＥが第１方向Ｘに間隔をおいて略平行に並んだ複数の主画素電極ＰＡを備えている点、及び隣合う主画素電極ＰＡの間に主共通電極ＣＡを備えている点で相違している。
【００９９】
すなわち、画素電極ＰＥは、主画素電極ＰＡ１、主画素電極ＰＡ２、及び副画素電極ＰＢを備えている。これらの主画素電極ＰＡ１、主画素電極ＰＡ２、及び副画素電極ＰＢは互いに電気的に接続されている。主画素電極ＰＡ１及び主画素電極ＰＡ２は、第１方向Ｘに間隔をおいて略平行に並んでいる。これらの主画素電極ＰＡ１及び主画素電極ＰＡ２は、副画素電極ＰＢから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。副画素電極ＰＢは、第１方向Ｘに沿って延出している。この副画素電極ＰＢは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。
【０１００】
共通電極ＣＥは、主共通電極ＣＡＬ、主共通電極ＣＡＲ、主共通電極ＣＡＣ、副共通電極ＣＢＢ、及び、副共通電極ＣＢＵを備えている。これらの主共通電極ＣＡＬ、主共通電極ＣＡＲ、主共通電極ＣＡＣ、副共通電極ＣＢＢ、及び副共通電極ＣＢＵは互いに電気的に接続されている。
【０１０１】
主共通電極ＣＡＬ、主共通電極ＣＡＲ、及び主共通電極ＣＡＣは、第１方向Ｘに間隔をおいて略平行に並び、それぞれ第２方向Ｙに沿って延出している。画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置され、主共通電極ＣＡＣは主画素電極ＰＡ１と主画素電極ＰＡ２との間に配置されている。
【０１０２】
副共通電極ＣＢＢ、及び副共通電極ＣＢＵは、第２方向Ｙに間隔をおいて略平行に並び、それぞれ第１方向Ｘに沿って延出している。画素ＰＸにおいて、副共通電極ＣＢＢは下側端部に配置され、副共通電極ＣＢＵは上側端部に配置されている。副画素電極ＰＢは、副共通電極ＣＢＢと副共通電極ＣＢＵとの間に配置されている。
【０１０３】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、主画素電極ＰＡと主共通電極ＣＡとは第１方向Ｘに沿って交互に配置され、副画素電極ＰＢと副共通電極ＣＢとは第２方向Ｙに沿って交互に配置されている。すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＣの間には１本の主画素電極ＰＡ１が位置し、隣接する主共通電極ＣＡＣ及び主共通電極ＣＡＲの間には１本の主画素電極ＰＡ２が位置しており、第１方向Ｘに沿って主共通電極ＣＡＬ、主画素電極ＰＡ１、主共通電極ＣＡＣ、主画素電極ＰＡ２、及び主共通電極ＣＡＲの順に並んでいる。また、隣接する副共通電極ＣＢＢ及び副共通電極ＣＢＵの間には１本の副画素電極ＰＢが位置し、第２方向Ｙに沿って副共通電極ＣＢＢ、副画素電極ＰＢ、及び、副共通電極ＣＢＵの順に並んでいる。
【０１０４】
主共通電極ＣＡＬと主画素電極ＰＡ１との水平電極間距離、主共通電極ＣＡＣと主画素電極ＰＡ１との水平電極間距離、主共通電極ＣＡＣと主画素電極ＰＡ２との水平電極間距離、及び、主共通電極ＣＡＲと主画素電極ＰＡ２との水平電極間距離は、いずれも略同等である。
【０１０５】
液晶層ＬＱは、正の誘電率異方性を有している。このような構造例においても、ＯＦＦ時において第２方向Ｙに初期配向していた液晶分子ＬＭは、ＯＮ時に画素電極ＰＥと共通電極ＣＥとの間に形成された状態では、各画素ＰＸにおいて、多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。
【０１０６】
図９は、上記共通電極ＣＥの他の変形例を概略的に示す平面図である。図１０は、図１に示した液晶表示パネルＬＰＮを対向基板ＣＴ側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図であり、図９に示した共通電極ＣＥを併せて示す図である。
【０１０７】
図９及び図１０に示すように、主画素電極ＰＡ及び主共通電極ＣＡは、ゲート配線Ｇ及び補助容量線Ｃに平行に延出して形成されていてもよい。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第２方向Ｙに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに沿って交互に並列配置されている。ソース配線Ｓは、第１方向Ｘに沿って略直線的に延出している。また、図示しないが、カラーフィルタＣＦは第１方向Ｘに沿って略直線的に延出している。
【０１０８】
なお、ゲート配線Ｇ、補助容量線Ｃ、及びソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。主共通電極ＣＡは、ゲート配線Ｇに重なって位置している。
【０１０９】
図９に示したように共通電極ＣＥを形成することにより、主共通電極ＣＡの一部が断線しても、共通電極が部分的に電極として機能しなくなってしまう確率を低減することができる。そして、液晶層ＬＱに与えられる電界の乱れを低減することができ、表示品位の低下を抑制することができる。
【０１１０】
さらに、図１０に示した画素ＰＸでは、液晶層ＬＱは、正の誘電率異方性を有している。このため、第１配向膜ＡＬ１は、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第２方向Ｙ又は第２方向Ｙから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【０１１１】
また、液晶層ＬＱは、負の誘電率異方性を有していてもよい。この場合、第１配向膜ＡＬ１は、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。第２配向膜ＡＬ２も、同様に、第１方向Ｘ又は第１方向Ｘから２０°以内に傾斜した方向に付近の液晶分子ＬＭを初期配向させるように形成されている方が望ましい。
【０１１２】
なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいはソース配線Ｓと対向する）第２主共通電極（シールド電極）を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。
【０１１３】
また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極（シールド電極）を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【符号の説明】
【０１１４】
ＬＰＮ…液晶表示パネル、ＰＸ…画素、ＡＲ…アレイ基板、Ｇ…ゲート配線、Ｃ…補助容量線、Ｓ…ソース配線、ＰＥ…画素電極、ＰＡ…主画素電極、ＰＢ…副画素電極、ＡＬ１…第１配向膜、ＣＴ…対向基板、ＯＣ…オーバーコート層、ＣＥ…共通電極、ＣＡ…主共通電極、ＣＢ…副共通電極、ＣＤ…周辺電極、ＡＬ２…第２配向膜、ＬＱ…液晶層、ＬＭ…液晶分子、Ｒ１…表示領域、Ｘ…第１方向、Ｙ…第２方向、Ｄ…方向、θ１…角度。
【特許請求の範囲】
【請求項１】
主画素電極を含む複数の画素電極を有した第１基板と、
周辺電極及び複数の主共通電極を含む共通電極を有した第２基板と、
前記第１基板及び第２基板間に挟持された液晶層と、
前記第１基板、第２基板及び液晶層に重なった表示領域と、を備え、
前記複数の画素電極は、前記表示領域に設けられ、互いに直交する第１方向及び第２方向に間隔を置いて並べられ、
前記複数の主画素電極は、それぞれ前記第２方向に沿って延出して形成され、
前記周辺電極は、前記表示領域の外周に亘って枠状に形成され、
前記複数の主共通電極は、前記第１方向に間隔を置いて並べられ、前記第１方向に前記複数の主画素電極を挟み、それぞれ前記第２方向に沿って延出し、それぞれの両端が前記周辺電極に接続されていることを特徴とする液晶表示装置。
【請求項２】
前記共通電極は、複数の副共通電極をさらに含み、
前記複数の副共通電極は、前記第２方向に間隔を置いて並べられ、前記第２方向に前記複数の主画素電極を挟み、それぞれ前記第１方向に沿って延出し、それぞれの両端が前記周辺電極に接続され、前記複数の主共通電極及び周辺電極と一体に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１基板は、
前記表示領域に設けられ、前記第１方向に間隔を置いて並べられ、それぞれ前記第２方向に沿って延出し、前記複数の主共通電極に重ねられた複数のソース配線と、
前記表示領域に設けられ、前記第２方向に間隔を置いて並べられ、それぞれ前記第１方向に沿って延出した複数のゲート配線と、をさらに備えていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１基板は、
前記表示領域に設けられ、前記第１方向に間隔を置いて並べられ、それぞれ前記第２方向に沿って延出し、前記複数の主共通電極に重ねられた複数のゲート配線と、
前記表示領域に設けられ、前記第２方向に間隔を置いて並べられ、それぞれ前記第１方向に沿って延出した複数のソース配線と、をさらに備えていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記周辺電極の幅は、前記主共通電極の幅より広いことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記液晶層は、正の誘電率異方性を有し、
前記第１基板は、前記第２方向又は前記第２方向から２０°以内に傾斜した方向に付近の液晶分子を初期配向させる第１配向膜をさらに有し、
前記第２基板は、前記第２方向若しくは前記第２方向から２０°以内に傾斜した方向、又は前記第１方向若しくは前記第１方向から２０°以内に傾斜した方向に付近の液晶分子の初期配向させる第２配向膜をさらに有していることを特徴とする請求項２に記載の液晶表示装置。
【請求項１】
主画素電極を含む複数の画素電極を有した第１基板と、
周辺電極及び複数の主共通電極を含む共通電極を有した第２基板と、
前記第１基板及び第２基板間に挟持された液晶層と、
前記第１基板、第２基板及び液晶層に重なった表示領域と、を備え、
前記複数の画素電極は、前記表示領域に設けられ、互いに直交する第１方向及び第２方向に間隔を置いて並べられ、
前記複数の主画素電極は、それぞれ前記第２方向に沿って延出して形成され、
前記周辺電極は、前記表示領域の外周に亘って枠状に形成され、
前記複数の主共通電極は、前記第１方向に間隔を置いて並べられ、前記第１方向に前記複数の主画素電極を挟み、それぞれ前記第２方向に沿って延出し、それぞれの両端が前記周辺電極に接続されていることを特徴とする液晶表示装置。
【請求項２】
前記共通電極は、複数の副共通電極をさらに含み、
前記複数の副共通電極は、前記第２方向に間隔を置いて並べられ、前記第２方向に前記複数の主画素電極を挟み、それぞれ前記第１方向に沿って延出し、それぞれの両端が前記周辺電極に接続され、前記複数の主共通電極及び周辺電極と一体に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１基板は、
前記表示領域に設けられ、前記第１方向に間隔を置いて並べられ、それぞれ前記第２方向に沿って延出し、前記複数の主共通電極に重ねられた複数のソース配線と、
前記表示領域に設けられ、前記第２方向に間隔を置いて並べられ、それぞれ前記第１方向に沿って延出した複数のゲート配線と、をさらに備えていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１基板は、
前記表示領域に設けられ、前記第１方向に間隔を置いて並べられ、それぞれ前記第２方向に沿って延出し、前記複数の主共通電極に重ねられた複数のゲート配線と、
前記表示領域に設けられ、前記第２方向に間隔を置いて並べられ、それぞれ前記第１方向に沿って延出した複数のソース配線と、をさらに備えていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記周辺電極の幅は、前記主共通電極の幅より広いことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記液晶層は、正の誘電率異方性を有し、
前記第１基板は、前記第２方向又は前記第２方向から２０°以内に傾斜した方向に付近の液晶分子を初期配向させる第１配向膜をさらに有し、
前記第２基板は、前記第２方向若しくは前記第２方向から２０°以内に傾斜した方向、又は前記第１方向若しくは前記第１方向から２０°以内に傾斜した方向に付近の液晶分子の初期配向させる第２配向膜をさらに有していることを特徴とする請求項２に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−５０５４４（Ｐ２０１３−５０５４４Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１１−１８７６１６（Ｐ２０１１−１８７６１６）
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
[ Back to top ]