画像信号処理装置および画像信号処理方法
【課題】画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することのできる技術を提供する。
【解決手段】γ変換された映像信号を受信し、前記γ変換特性を打ち消す逆γ変換部と
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部と、前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４である。
【解決手段】γ変換された映像信号を受信し、前記γ変換特性を打ち消す逆γ変換部と
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部と、前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像信号処理装置および画像信号処理方法に関する。特に、本発明は、γ変換された映像信号に基づいて、表示パネルの駆動回路に与えるための駆動データを生成する画像信号処理装置および画像信号処理方法に関する。
【背景技術】
【０００２】
プラズマ表示装置、液晶表示装置、ＥＬ表示装置、電子放出素子を用いた電子線表示装置などの平面型画像表示装置が知られている。この種の画像表示装置は、入力画像信号（たとえばＴＶ信号）にさまざまな信号処理を施して、表示パネルの特性に適合した駆動データを生成する。画像信号に適用される信号処理には、たとえば、逆γ変換、色補正、輝度むら補正、電圧降下補正などがある（特開２００４−３４７６２９号公報（特許文献１）段落００７６から段落００８５参照）。
【０００３】
演算誤差を低減し、高品位な画像表示を実現するには、上記信号処理の演算の有効桁数を多くすれば良い。有効桁数を多くするためにはデータ幅（ビット数）を多くするのは言うまでもない。しかしながら、たとえば１６ビットのデータを取り扱うには４８ビット（＝ＲＧＢ３色×１６ビット）もの大きなデータ幅が必要となる。このようなデータ幅の増大は、信号処理回路（ＡＳＩＣやＦＰＧＡ）のハードウエアコストの増加につながるため、望ましくない。とはいえ、データ幅を小さくすると、演算精度の低下や画像の劣化を招き、問題である。
【０００４】
なお、特開２００１−８５９９７号公報（特許文献２）には別の演算方法が開示されている。すなわち、アナログ信号をＡ／Ｄ変換回路によって要求ビット数（１０ビット）より大きなビット数（１２ビット）のディジタル信号に変換し、乗算係数を乗算した後、１０ビットの信号にビット変換する構成である。乗算係数は、アナログ信号のレベルに応じて、「１」または「４」が選択される。
【特許文献１】特開２００４−３４７６２９号公報
【特許文献２】特開２００１−８５９９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することのできる技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の発明は、
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換部と、
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部とを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４であることを特徴とする画像信号処理装置である。
【０００７】
本発明の第２の発明は、
第１の発明に加え、前記転送またはテーブル参照処理または信号処理された浮動小数点データを、駆動回路に適合した駆動データに変換する変換部を更に有することを特徴とする画像信号処理装置である。
【０００８】
本発明の第３の発明は、
第１の発明に加え、前記浮動小数点データを生成する変換部が、前記固定小数点データを入力とし、前記浮動小数点データを出力とするテーブルであることを特徴とする画像信号処理装置である。
【０００９】
本発明の第４の発明は、
第２の発明に加え、前記駆動回路に適合した駆動データに変換する変換部が、前記所定の処理が施された浮動小数点データを入力とし、前記駆動データを出力とするテーブルであることを特徴とする画像信号処理装置である。
【００１０】
本発明の第５の発明は、
第１の発明に加え、前記γ変換特性を打ち消す逆γ変換部と前記浮動小数点データを生成する変換部が、１つのテーブルからなる画像信号処理装置である。
【００１１】
本発明の第６の発明は、
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換ステップと、
前記逆γ変換ステップの出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成するステップとを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理方法であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４であることを特徴とする画像信号処理方法である。
【発明の効果】
【００１２】
本発明によれば、表示画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することができる。
【発明を実施するための最良の形態】
【００１３】
本発明は、画像表示装置に内蔵される画像信号処理回路に適用される。特に本発明は、γ変換された映像信号を受信する画像信号処理回路に好ましく適用できる。たとえば、入力画像信号のγ変換特性を打ち消して、輝度に比例する値をもつデータを生成する変換（逆γ変換）を行い更に画像処理を行う装置に適用される。画像表示装置としては、電子線表示装置、プラズマ表示装置、液晶表示装置、有機ＥＬ表示装置などがある。電子線表示装置では、表示素子として、ＦＥ型電子放出素子、ＭＩＭ型電子放出素子、表面伝導型放出素子などの冷陰極素子が好ましく用いられる。
【００１４】
はじめに、画像表示装置や画像信号処理装置などの階調性能を評価するための指標として、「リニア換算ビット数」を定義する。そして、輝度対リニア換算ビット数のグラフを参照して階調性能（階調の分解能）を評価する方法について説明する。次に、画像を劣化させることなく、輝度に比例するデータのデータ幅を少なくする方法の考え方について説明する。そして最後に、本発明の実施形態を説明する。
【００１５】
（表示装置におけるリニア換算ビット数）
表示装置におけるリニア換算ビット数について説明する。
【００１６】
リニア換算ビット数を以下のように定義する。すなわち、リニア換算ビット数は、ある輝度において、１階調分のデータの変化による輝度変化が、等ピッチな輝度変化の階調特性をもったディスプレイで表示を行った場合の何ｂｉｔ階調の輝度変化に相当するか、を表す値である。
【００１７】
具体的に数式で定義すると以下のようになる。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ） ［ｂｉｔ］
Ｌｍａｘは、表示装置の最大輝度であり、
ΔＬ（Ｌ）は、表示装置が表示している輝度Ｌにおける１階調分のデータの変化による輝度変化（１階調分のデータ変化に対応する輝度差）であり、
Ｌｂｉｔ（Ｌ）は、輝度Ｌにおけるリニア換算ビット数である。
【００１８】
定義からもわかるように、階調性能が高い表示装置はリニア換算ビット数が大きくなる。輝度対リニア換算ビット数のグラフをプロットすれば、階調性能が高い表示装置の特性ほど上方にプロットされる。よって、輝度対リニア換算ビット数のグラフを見れば、表示装置の階調性能を簡単に評価できる。
【００１９】
次に、輝度対リニア換算ビット数のグラフの一例を示す。
【００２０】
図７は、等ピッチな輝度変化の階調特性をもつディスプレイにおける、データ対輝度を示す図である。図７において、横軸は表示装置の駆動回路に入力される駆動データであり、縦軸は対応する表示装置の輝度を示す。図７は、一例として８ｂｉｔ（２５６分割）のパルス幅変調の特性を示している。図７に示したように、データの増加に比例して輝度は上昇する。
【００２１】
この表示装置では、リニア換算ビット数Ｌｂｉｔ（Ｌ）は、前述の定義から以下のようになる。
ΔＬ（Ｌ）＝Ｌｍａｘ×（１／２５６）
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ）
＝−ｌｏｇ２（１／２５６）＝８ ［ｂｉｔ］
【００２２】
図８は、図７の表示装置の輝度対リニア換算ビット数のグラフである。等ピッチな輝度変化の階調特性をもつ表示装置では、輝度によらずリニア換算ビット数は一定値（すなわち”８”）を持つ。
【００２３】
図９に、あるディスプレイの輝度特性（データ対輝度）の一例を示す。横軸は駆動回路に入力される駆動データであり、縦軸は対応する表示装置の輝度を示す。図１０は、図９の表示装置の輝度対リニア換算ビット数のグラフである。
【００２４】
図９に示すように、輝度の低い領域では、駆動データの増加分に対して輝度変化が少ない（つまり、階調性能が高い）。図１０を見ると、低輝度時にリニア換算ビット数が大きい値をとっており、輝度の低い領域の階調性能が高いことがわかる。
【００２５】
さらに、図７と図９の表示装置の階調性能を比較・評価する際、輝度対リニア換算ビット数のグラフ（図８、図１０）を見比べれば、的確に階調性能の良否の判断ができる。すなわち、より上方にプロットされている表示装置のほうが階調性能が高い。この例では、
低輝度領域において図９の表示装置の階調性能のほうが高く、高輝度領域では図７の表示装置の階調性能のほうが高いことがはっきりわかる。
【００２６】
（信号処理装置におけるリニア換算ビット数）
信号処理装置の階調性能を評価するために、信号処理装置のリニア換算ビット数を、前述した表示装置におけるリニア換算ビット数の考え方を基に、以下のように定義する。
【００２７】
すなわち、信号処理装置のリニア換算ビット数は、あるデータ値に対応する輝度において、１階調分のデータの変化が、輝度と比例するデータで表現した場合の何ｂｉｔ階調に相当するか、を表す値である。
【００２８】
具体的に数式で定義すると以下のようになる。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ） ［ｂｉｔ］
Ｌｍａｘは、データの最大値に対応する輝度であり、
ΔＬ（Ｌ）は、あるデータ値に対応する輝度Ｌにおける１階調分のデータ変化に対応する輝度差であり、
Ｌｂｉｔ（Ｌ）は、輝度Ｌにおけるリニア換算ビット数である。
【００２９】
信号処理装置におけるリニア換算ビット数は、信号処理装置で処理されたデータ（画像信号）を表示装置で表示した際に、その表示輝度の階調がどの程度の分解能を持っているか（階調性能）を示している。
【００３０】
すなわち、異なる信号処理装置の輝度対リニア換算ビット数を比較することによって、信号処理装置の階調性能の良否が判断できる。さらに、表示装置の輝度対リニア換算ビット数のグラフと比較すれば、表示装置の階調性能と画像信号処理装置の階調性能の比較・評価も簡便に行える。
【００３１】
（γ変換された映像信号におけるリニア換算ビット数）
次に、テレビジョンの映像信号のように、輝度に比例するデータをγ変換（たとえばγ＝０．４５）することにより得られた映像信号におけるリニア換算ビット数を説明する。
【００３２】
リニア換算ビット数は、ある輝度において、１階調分の輝度変化が、輝度と比例するデータで表示を行った場合の何ｂｉｔ階調の輝度変化に相当するか、を表す値である。
【００３３】
γ変換された映像信号は、そのγ変換を打ち消すための逆γ変換を施すことによって、輝度と比例するデータ（以下、単に「輝度データ」とも記す）に戻すことができる。たとえば、γ＝０．４５のγ変換された映像信号は、γ＝２．２の逆γ変換により、輝度データに戻すことができる。
【００３４】
γ変換された映像信号のリニア換算ビット数は、以下のように定義される。γ変換された映像信号を二進数で表記した際のデータ幅をｎ、データの値をＸとすると、データの最大値に対応する最大輝度は（２ｎ−１）２．２、あるデータ値Ｘに対応する輝度ＬはＸ２．２に比例する。あるデータ値Ｘの１階調分のデータ変化に対応する輝度差はＸ２．２−（Ｘ−１）２．２に比例する。あるデータ値Ｘに対応する輝度Ｌのリニア換算ビット数Ｌｂｉｔ（Ｌ）は、以下のように定義される。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（（Ｘ２．２−（Ｘ−１）２．２）／（２ｎ−１）２．２）［ｂｉｔ］
【００３５】
図１１に、二進数で表記した１０ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフを示した。横軸は最大輝度で正規化された輝度を示し、縦軸はリニア換算ビット数を示している。
【００３６】
この輝度対リニア換算ビット数のグラフでプロットされた線より上方のエリアは、入力された映像信号より階調数が多いこと（つまり、存在しない情報）を示している。言い換えれば、輝度対リニア換算ビット数のグラフでプロットされた線よりも上方の特性を持つ信号処理装置や表示装置を使用することによって、γ変換された入力映像信号を完全に処理・表示できる。
【００３７】
例えば、図１１の映像信号の場合、高輝度（正規化輝度＞０．５）の領域では表示装置や信号処理装置のリニア換算ビット数は１０ビットもあれば十分であり、低輝度（正規化輝度＜０．００１）では１４ビットより高い階調性能が必要であることがわかる。
【００３８】
図１２は、８ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフである。横軸は最大輝度で正規化された輝度である。入力映像信号のデータ幅が少ないと、リニア換算ビット数が小さくなることがわかる。
【００３９】
（人間の視覚特性におけるリニア換算ビット数）
人間の視覚特性については、人間の輝度差の検知限を階調ステップと見立て、リニア換算ビット数で表現することとする。すなわち以下のように定義した。
【００４０】
人間が見る表示装置を仮定し、最大輝度をＬｍａｘとする（ダイナミックレンジを決める）。表示装置が表示している輝度Ｌにおける人間が認識できる輝度変化の検知限をΔＬ（Ｌ）とする。輝度Ｌにおけるリニア換算ビット数Ｌｂｉｔ（Ｌ）は、以下のように定義する。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ） ［ｂｉｔ］
【００４１】
このリニア換算ビット数を人間の視覚特性におけるリニア換算ビット数と呼ぶことにする。
【００４２】
このように定義することによって、人間の輝度差の検知限を、前述した輝度対リニア換算ビット数のグラフにプロットできる。
【００４３】
この輝度対リニア換算ビット数のグラフでプロットされた曲線より上方のエリアは、人間が検知できる輝度差より細かな輝度差を示しているので、人間は検知できない範囲である。つまり、この曲線より上方では、１階調分の輝度差を人間が検知できないので、信号処理装置、表示装置、映像信号の特性の違いについても人間は検知できない。言い換えれば、信号処理装置、表示装置、映像信号の特性がどのようなものであっても、人間が評価する限り、その階調性能は全て良好に見える。逆に、人間の視覚特性における輝度対リニア換算ビット数のグラフにおいて、曲線より下側のエリアでは、人間が１階調分の輝度差を検知することができる。そのため、信号処理装置、表示装置、映像信号の階調特性がこの曲線より下側であれば、人間が検知可能な画像劣化（たとえば偽輪郭、階調のつぶれ）が生じる可能性があることを示している。
【００４４】
図１３は、人間の視覚特性の輝度対リニア換算ビット数のグラフである。横軸は最大輝
度で正規化された輝度を示す。具体的には図１３では一般的なディスプレイにあわせて、５００ｃｄ／ｍ２が輝度「１」になるように正規化している。人間の輝度差の検知限は絶対輝度にも依存するため、最大輝度の前提は必要である。このグラフは、文献「色彩光学」、大田登、東京電機大学出版局、Ｐ．１２４、図３（４．２）より読み取った値を用いて作成した。
【００４５】
以上のように、リニア換算ビット数を定義することによって、表示装置、信号処理装置、γ変換され映像信号、人間の視覚特性等を同一の尺度で比較・評価できることがわかった。
【００４６】
次に、本発明の実施形態を説明する前に、輝度対リニア換算ビット数のグラフをもとに、輝度に比例したデータを劣化なしに少ないデータ幅のデータに変換する方法（浮動小数点化）の考え方について説明する。人間の視覚特性については５００ｃｄ／ｍ２が輝度「１」になるように正規化している。５００ｃｄ／ｍ２以外の輝度がでる表示装置においては、別途考慮が必要であるのは言うまでも無い。
【００４７】
（本発明の第一の浮動小数点化方法）
前述したように、指数部を持たない通常のデータ（一般的には整数型データであるが、広い意味で、小数点位置が変わらないデータなので、本明細書では固定小数点データとも呼ぶ）は、有効桁数を多くするためには、多くのビット数（データ幅）が必要になる。
【００４８】
固定小数点型の表記に比べ、浮動小数点表記は比較的少ないデータ幅で大きな有効桁数のデータを記述できる。しかしながら、固定小数点表記と同じデータ幅では、当然仮数部のデータ幅は少なくなる。本発明者は画像信号（画像データ）の浮動小数点化にあたり、前述した輝度対リニア換算ビット数のグラフをもとに、劣化なしにデータ幅を少なくする新しい方式を提案する。
【００４９】
本発明者らは、検討を重ねた結果、以下に示す浮動小数点化方法が、画像信号を処理（転送、テーブル参照処理、信号処理など）する場合に有効であることがわかった。
【００５０】
図１４は、第一の浮動小数点化方法における浮動小数点データの構造を示している。この浮動小数点データは１２ｂｉｔデータ幅であり、１０ｂｉｔの仮数部（Ｄａｔａ）と２ｂｉｔの指数部（Ｅｘｐ）とから構成される。符号ビットはない。一般的な２進数の浮動小数点表記と異なる点は、指数部の基数（底）が「２」ではなく「４」である点である。つまり、指数部は４のべき乗を表している。以下、このデータ構造を「第１の浮動小数点データ」とよぶ。
【００５１】
図１５は、指数部（Ｅｘｐ）の各値（０〜３）において表現できる数値を模式的に示している。図１５からわかるように、第１の浮動小数点データは、１２ｂｉｔデータ幅で、１６ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱うことができる。
【００５２】
以下、第１の浮動小数点データについて考察する。ただし、１６ｂｉｔが全て１である固定小数点データが輝度「１」に対応するように、輝度が正規化されているものとする。
【００５３】
図１５に示すように、指数部が「３」のとき、固定小数点データは１６ｂｉｔのうち上位１０ｂｉｔが有効になる。このとき下位６ｂｉｔは「０」になるため、階調性能（分解能）の低下が生じる。同様に、指数部が「１」または「２」のときも、下位ｂｉｔが「０」に固定されるので、階調性能の低下が生じる。
【００５４】
この階調性能の低下が許容できるかどうかは、前述の輝度対リニア換算ビット数のグラ
フを用いて検証可能である。図１６は、第１の浮動小数点データのリニア換算ビット数を示している。図１６には、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数、および、前述した人間の視覚特性におけるリニア換算ビット数もプロットした。図１６を見てわかるように、第１の浮動小数点データのリニア換算ビット数は、γ変換された映像信号の曲線よりも上方にある。そのため、第１の浮動小数点データは、１０ｂｉｔのデータ幅のγ変換されている映像信号を劣化させることなく伝送できることがわかる。また、図１６に示したように、第１の浮動小数点データは、人間の視覚特性よりも高い分解能をもつことがわかる。さらに、低輝度領域においては、第１の浮動小数点データは、１６ｂｉｔデータ幅の固定小数点データと同じ階調性能を有することがわかる。
【００５５】
以上まとめると、指数部が０以外のとき、第１の浮動小数点データは固定小数点データに比べて階調性能が劣化する。しかし、その劣化が生じる部分は、図１６の「Ａ」部分であり、γ変換された映像信号や人間の視覚特性のリニア換算ビット数を超えている。よって、第１の浮動小数点データによる階調性能の劣化は、人間には認識できない。つまり、問題とならない。
【００５６】
このように、第１の浮動小数点データは、１２ｂｉｔデータ幅で、固定小数点１６ｂｉｔデータ幅相当の階調特性を得ることができる。よって、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が４（２の２乗）であるため、２ビットのビットシフトのみで第１の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第１の浮動小数点データは、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）された映像信号を扱うのに好適である。
【００５７】
（本発明の第二の浮動小数点化方法）
次に、本発明の第二の浮動小数点化方法について説明する。第二の浮動小数点化方法では、１０ｂｉｔデータ幅で画像データを表記する。以下、第二の浮動小数点化方法におけるデータ構造を「第２の浮動小数点データ」とよぶ。
【００５８】
図１７は、第２の浮動小数点データの構造を示している。第２の浮動小数点データは１０ｂｉｔデータ幅であり、８ｂｉｔの仮数部（Ｄａｔａ）と２ｂｉｔの指数部（Ｅｘｐ）とから構成される。符号ビットはない。第１の浮動小数点データと同様に、指数部の基数は「４」である。
【００５９】
図１８は、指数部の各値（０〜３）において表現できる数値を模式的に示している。図１８からわかるように、第２の浮動小数点データは、１０ｂｉｔデータ幅で、１４ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱うことができる。
【００６０】
図１９は、第２の浮動小数点データの輝度対リニア換算ビット数を示している。図１９には、８ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数、および、前述した人間の視覚特性におけるリニア換算ビット数もプロットした。図１９を見てわかるように、第２の浮動小数点データのリニア換算ビット数は、γ変換された映像信号の曲線よりも上方にある。そのため、第２の浮動小数点データは、８ｂｉｔのデータ幅のγ変換されている映像信号を劣化させることなく伝送できることがわかる。また、図１９に示したように、第２の浮動小数点データは、人間の視覚特性よりもおおよそ高い分解能をもつこともわかる。
【００６１】
第２の浮動小数点データは、１０ｂｉｔデータ幅で、固定小数点１４ｂｉｔデータ幅相
当の階調特性を得ることができる。よって、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が４（２の２乗）であるため、２ビットのビットシフトのみで第２の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第２の浮動小数点データは、８ｂｉｔデータ幅のγ変換（γ＝０．４５）された映像信号を扱うのに好適である。
【００６２】
（比較例）
次に、比較のため、本発明の浮動小数点化方法以外の浮動小数点化方法について説明する。
【００６３】
図２０は、比較例１の浮動小数点データの構造を示す。比較例１の浮動小数点データは、第１の浮動小数点データと同じく、１２ｂｉｔデータ幅であり、１０ｂｉｔの仮数部と２ｂｉｔの指数部を有している。ただし、指数部の基数は「２」である。
【００６４】
図２１は、比較例１の浮動小数点データが表現できる数値を模式的に示している。図２１からわかるように、比較例１の浮動小数点データは、１４ｂｉｔデータ幅の固定小数点データ相当のレンジしかもたない。そのため、比較例１の浮動小数点データは、最大のリニア換算ビット数が１４ｂｉｔと少なく、同じデータ幅（１２ｂｉｔ）の第１の浮動小数点データよりも階調性能が低い。
【００６５】
図２２は、比較例２の浮動小数点データの構造を示す。比較例２の浮動小数点データのデータ幅は１２ｂｉｔである。第１の浮動小数点データと同様に１６ｂｉｔのレンジを持たせるために、指数部に３ｂｉｔ、仮数部に９ｂｉｔが割り当てられている。指数部の基数は「２」である。図２３は、比較例２の浮動小数点データが表現できる数値を模式的に示している。比較例２の小数点データは、１６ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱える。
【００６６】
図２４は、比較例２の浮動小数点データの輝度対リニア換算ビット数のグラフである。図２４には、参考として、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数、および、人間の視覚特性におけるリニア換算ビット数もプロットした。図２４を見てわかるように、比較例２の浮動小数点データは、第１の浮動小数点データ（図１６）に比べて階調性能が劣り、部分的にγ変換されている１０ｂｉｔデータ幅の映像信号の特性曲線よりも下にある。そのため、１０ｂｉｔデータ幅のγ変換された映像信号を信号処理する際に、人間が検知できる品質劣化を生じる可能性がある。
【００６７】
すなわち、比較例２の浮動小数点データは、１６ｂｉｔデータ幅の固定小数点データと同様のレンジをもつが、高輝度領域において第１の浮動小数点データよりも階調特性が劣っている。
【００６８】
図２５は、比較例３の浮動小数点データの構造を示す。比較例３の浮動小数点データは、１２ｂｉｔデータ幅であり、１１ｂｉｔの仮数部と１ｂｉｔの指数部から構成されている。指数部（Ｅｘｐ）の基数は「８」に設定されている。図２６は、比較例３の浮動小数点データが表現できる数値を模式的に示す。比較例３の浮動小数点データは、１４ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱える。
【００６９】
図２７は、比較例３の浮動小数点データの輝度対リニア換算ビット数（信号処理１１＋１ｂｉｔ）のグラフである。図２７には、参考として、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数（映像信号（１０ｂｉｔ））、および、人間の視覚特性におけるリニア換算ビット数（人間の視覚特性）もプロットした。
また、比較のため、図２７には、第１の浮動小数点データ（信号処理１０＋２ｂｉｔ）のグラフもプロットした。
【００７０】
図２７を見てわかるように、低輝度領域において、比較例３の浮動小数点データのリニア換算ビット数は１４ｂｉｔであり、第１の浮動小数点データよりも階調性能が劣ることがわかる。一方、高輝度領域においては、比較例３のほうが第１の浮動小数点データよりも階調性能が高い。しかしながら、第１の浮動小数点データのリニア換算ビット数は映像信号や人間の視覚特性を上回っているので、画像信号処理に適用するのであれば両方式に差はない。低輝度領域のリニア換算ビット数を考慮すれば、第１の浮動小数点データのほうが階調性能が優れていることがわかる。
【００７１】
（本発明の第三の浮動小数点化方法）
同様に、第３の浮動小数点データとして、以下の方式も好適である。第３の浮動小数点データは、１４ｂｉｔデータ幅で、固定小数点１８ｂｉｔデータ幅相当の階調特性を得る例である。不図示の第３の浮動小数点データは、１２ｂｉｔ幅の仮数部を持ち、第１第２の浮動小数点データと同様に２ｂｉｔ幅の指数部（指数の基数が４）を持つ。これによって、固定小数点１８ｂｉｔ幅相当の階調性を得ることができる。
【００７２】
よって、第３の浮動小数点データを用いることで、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が４（２の２乗）であるため、２ビットのビットシフトのみで第３の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第３の浮動小数点データは、１２ｂｉｔデータ幅のγ変換（γ＝０．４５）された映像信号を扱うのに好適である。
【００７３】
＜第１実施形態＞
（画像表示装置の構成）
第１実施形態の画像表示装置の構成を説明する。
【００７４】
図６は、画像表示装置の全体構成を示すブロック図である。ここでは、本発明を画像表示装置に内蔵された画像信号処理回路に適用した形態を例示するが、本発明の実施形態はこれに限らない。たとえば、画像表示装置に接続される機器（たとえば、ＶＴＲ、デジタルカメラ、セットトップボックスのような画像出力装置）の画像信号処理回路に本発明を適用することも好ましい。
【００７５】
図６の画像表示装置は、表示パネル（マトリクスパネル）１を有している。表示パネル１は、多数の電子源（たとえば冷陰極素子１００１）が配列されたマルチ電子源と、電子の照射により発光する画像形成部材（たとえば蛍光体）とが、薄型の真空容器内に対向配置された構成である。冷陰極素子１００１は、列配線１００２と行配線１００３の交点近傍に配置され、両配線に接続される。本実施形態では、冷陰極素子として表面伝導型放出素子が用いられる。表面伝導型放出素子の構成・製造法については、本出願人による「特開平１０−３９８２５号公報」に詳しく述べているので省略する。
【００７６】
表面伝導型放出素子の駆動電圧には閾値電圧が存在する。閾値電圧以下では放出電流Ｉｅが流れない。またそれ以上の電圧では印加する駆動電圧に応じて放出電流Ｉｅが流れる。この特性を利用して単純マトリクス駆動をおこなった。
【００７７】
本実施形態では、４８０素子×２４０素子の表示パネル１を例示する。しかし素子数は、製品用途に応じて決定されるので、この限りではない。表示パネル１は、例えばＲＧＢ
ストライプ配列の画素配置をもつ。
【００７８】
２はアナログディジタル変換器（Ａ／Ｄコンバータ）である。Ａ／Ｄコンバータ２は、例えばＮＴＳＣ信号からＲＧＢ信号にデコードされたアナログＲＧＢコンポーネント信号Ｓ０を、各色１０ｂｉｔ幅のディジタルＲＧＢ信号Ｓ１に変換する。以降、ディジタルＲＧＢ信号Ｓ１を単に映像信号Ｓ１ともよぶ。前述のように、映像信号Ｓ１は、あらかじめγ＝０．４５のγ変換が施された信号である。
【００７９】
４は逆γ変換部である。逆γ変換部４は、γ変換を打ち消すための逆γ変換（γ＝２．２）を映像信号Ｓ１に適用し、輝度に比例する値をもつデータに変換する。以下、輝度に比例するデータを輝度データＳ２とよぶ。２０は、信号処理部である。信号処理部２０は、輝度データＳ２に対して、例えば色補正や電圧降下補正などの信号処理を施す回路である。詳細は後述する。３０は駆動データ変換部である。駆動データ変換部３０は、信号処理部２０で処理された輝度データＳ３を駆動データＳ４に変換する。３はデータ並べ替え部である。データ並べ替え部３は、各色の駆動データＳ４を、表示パネル１の画素配列に合わせ並べ替えて出力する機能を有する。
【００８０】
５はシフトレジスタである。シフトレジスタ５は、データ並べ替え部３の出力Ｓ５をシフトクロックＳＣＬＫで順次シフト転送し、表示パネル１のそれぞれの素子に対応した駆動データをパラレルに出力する。６はラッチ回路である。ラッチ回路６は、シフトレジスタ５からの駆動データを水平同期信号に同期したロード信号ＬＤで並列にラッチし、次のロード信号ＬＤが入力されるまで保持する。７は駆動回路（変調回路）である。駆動回路７は、入力される駆動データに応じて変調信号を生成し、変調信号を各列配線１００２に印加する。本実施形態の駆動回路７は、ＰＣＬＫ信号を計数することによってパルス幅変調を生成する。なお、パルス幅変調ではなく、パルス振幅変調や、パルス幅とパルス振幅の両方の変調を用いてもよい。
【００８１】
８は走査ドライバ（走査回路）である。走査ドライバ８は、表示パネル１の行配線１００３に接続される。走査信号発生部８１は、入力映像信号の垂直同期信号に同期したＹＳＴ信号をタイミング制御部１０によって決定された信号ＨＤで順次シフトする。そして走査信号発生部８１は選択／非選択信号を行配線数に対応してパラレル出力する。８２はＭＯＳトランジスタ等で構成されるスイッチである。走査信号発生部８１の選択／非選択信号の出力レベルによってスイッチ８２を切り替え選択電位（−Ｖｓｓ）・非選択電位（ＧＮＤ）を出力する。
【００８２】
タイミング制御部１０は、各機能ブロックに所望のタイミングの制御信号を、入力画像の同期信号及びデータサンプリングクロックＤＣＬＫ等から作る。４０はＰＣＬＫ信号を生成するＰＣＬＫ生成部である。
【００８３】
（画像表示装置の動作）
次に、図６を参照して画像表示装置の動作を説明する。
【００８４】
Ａ／Ｄコンバータ２は、アナログＲＧＢコンポーネント信号Ｓ０を、ＲＧＢ各々１０ｂｉｔデータ幅の映像信号Ｓ１に変換する。逆γ変換部４は、Ａ／Ｄコンバータ２またはコンピュータ等のディジタルＲＧＢ信号である１０ｂｉｔデータ幅の映像信号Ｓ１を受け取る。この際、１走査ライン（１Ｈ）のデータ数は、表示パネル１の列配線側の画素数で決めると良い。映像信号Ｓ１はデータサンプリングクロックＤＣＬＫと同期して出力される。逆γ変換部４は、不図示の変換テーブル（ＲＯＭやＲＡＭ）により、映像信号Ｓ１を、輝度に比例する値をもつ１６ｂｉｔデータ幅の輝度データＳ２に変換する。ここで言う輝度とは、入力された映像信号Ｓ１により決定される輝度を意味する。ＴＶ信号は、ＣＲＴ
の特性を補正するためにγ＝０．４５のγ変換が施されている。逆γ変換部４は、γ＝２．２の逆γ変換を映像信号Ｓ１に適用し、輝度に比例するデータ（輝度データＳ２）を生成する。
【００８５】
逆γ変換部４から出力される１６ｂｉｔデータ幅の輝度データＳ２は信号処理部２０に入力される。信号処理部２０は、表示パネル１や駆動回路７の特性に適合した駆動データを得るために、輝度データＳ２に対して必要な画像信号処理を適用する。画像信号処理には、たとえば、色補正、輝度むら補正、電圧降下補正などがある。なお、逆γ変換によって輝度に比例したデータを生成するのは、色補正などの信号処理の精度を向上するためでもある。
【００８６】
信号処理部２０の出力である輝度データＳ３は駆動データ変換部３０に入力される。駆動データ変換部３０は入力された１６ｂｉｔデータ幅の輝度データＳ３を、輝度データＳ３に対して表示パネルの表示輝度特性がリニアになるような駆動データＳ４に変換する。具体的にはメモリによって実現するテーブルが好適である。
【００８７】
駆動データ変換部３０の出力である駆動データＳ４は、データ並べ替え部３に入力される。データ並べ替え部３は各色の駆動データＳ４を、表示パネル１の画素配列に合わせ並べ替える。本発明では、逆γ変換部４から駆動データ変換部３０の全て、あるいは一部を画像信号処理回路と呼ぶことにする。
【００８８】
（画像信号処理回路）
図６の構成では、輝度データＳ２は１６ｂｉｔデータ幅の固定小数点データである。そこで、この輝度データＳ２に浮動小数点変換を施して浮動小数点データを得る。第１の浮動小数点データは、１２ｂｉｔデータ幅で、１６ｂｉｔデータ幅の固定小数点データと同等の階調特性を持つ。その結果、画像品質の劣化無しに、１６ｂｉｔから１２ｂｉｔへデータ幅を削減できる。以下これを実現する画像信号処理回路について説明する。
【００８９】
（構成例１）
図１は、画像信号処理回路の構成例１を示している。図１において、符号４、２０、３０はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。４ａは浮動小数点変換部であり、３０ａは固定小数点変換部である。各ブロックの出力を示す矢印線の添え字（１０、１６、１０＋２）は、それぞれの出力信号のデータ幅（各色あたり）を示している。１０＋２は、仮数部１０ｂｉｔ、指数部２ｂｉｔのデータ幅を表している。
【００９０】
逆γ変換部４は、１０ｂｉｔデータ幅の整数データ型の映像信号（Ｓ１）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）に変換する。浮動小数点変換部４ａは、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）を、１２ｂｉｔデータ幅の第１の浮動小数点データ（Ｓ２ａ）に変換する。信号処理部２０は、第１の浮動小数点データ（Ｓ２ａ）に対して所定の信号処理を施す。固定小数点変換部３０ａは、信号処理部２０から出力された１２ｂｉｔデータ幅の第１の浮動小数点データ（Ｓ３ａ）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ３）に変換する。駆動データ変換部３０は、１６ｂｉｔデータ幅の固定小数点データ（Ｓ３）から、１０ｂｉｔデータ幅の整数データ型の駆動データ（Ｓ４）を生成する。４０００、２０００はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
【００９１】
前述したように、第１の浮動小数点データを採用することで、画像の品質劣化無しに、データ幅を１６ｂｉｔから１２ｂｉｔに縮小でき、ハードウエアコストを削減することができる。また、ＡＳＩＣやＦＰＧＡへの実装を図１に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることが
できる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例１によれば引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【００９２】
浮動小数点変換部４ａは、入力される輝度データ（Ｓ２）の上位ビットの情報を基にシフト量を切り替えるビットシフト回路で構成してもよいし、変換テーブル（メモリ）で構成してもよい。固定小数点変換部３０ａは、浮動小数点データの指数部の情報を基にシフト量を切り替えるビットシフト回路で構成してもよいし、変換テーブル（メモリ）で構成してもよい。
【００９３】
（構成例２）
図２は、画像信号処理回路の構成例２を示している。構成例２では、駆動データ変換部３０ｂが、信号処理部２０によって所定の処理が施された浮動小数点データ（Ｓ３ａ）を入力とし、駆動データ（Ｓ４）を出力とするテーブルで構成されている。すなわち、図１の固定小数点変換部３０ａと駆動データ変換部３０の機能が、ひとつのメモリで実現されている。しかも、駆動データ変換部の入力データ幅が１６ｂｉｔから１２ｂｉｔに減少するので、駆動データ変換部のメモリサイズを小さくできる。これにより回路構成が簡略化され、ハードウエアコストをさらに低減することができる。
【００９４】
また、４０００、２００１はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。ＡＳＩＣやＦＰＧＡへの実装を図２に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例２によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【００９５】
（構成例３）
図３は、画像信号処理回路の別の構成例（構成例３）である画像信号処理回路を示している。構成例３では、逆γ変換部４ｂが、入力画像信号（Ｓ１）を入力とし、浮動小数点データ（Ｓ２ａ）を出力とするテーブルで構成されている。すなわち、図１の逆γ変換部４と浮動小数点変換部４ａの機能が、ひとつのメモリで実現されている。更に、逆γ変換部の出力データ幅が１６ｂｉｔから１２ｂｉｔに減少するので、逆γ変換部のメモリサイズを小さくできる。これにより回路構成がさらに簡略化され、ハードウエアコストをさらに低減することができる。もちろん、図３の駆動データ変換部３０ｂを、図１の固定小数点変換部３０ａと駆動データ変換部３０に置き換えてもよい。
【００９６】
また、４００１、２００１はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。ＡＳＩＣやＦＰＧＡへの実装を図３に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例３によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【００９７】
（構成例４）
図４は、画像信号処理回路の別の構成例（構成例４）を示している。図４において、符号４、２０、３０はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。４ａは浮動小数点変換部であり、３０ａは固定小数点変換部である。各ブロックの出力
を示す矢印線の添え字（１０、１６、１０＋２）は、それぞれの出力信号のデータ幅（各色あたり）を示している。１０＋２は、仮数部１０ｂｉｔ、指数部２ｂｉｔのデータ幅を表している。
【００９８】
逆γ変換部４は、１０ｂｉｔデータ幅の整数データ型の映像信号（Ｓ１）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）に変換する。浮動小数点変換部４ａは、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）を、１２ｂｉｔデータ幅の浮動小数点データ（Ｓ２ａ）に変換する。固定小数点変換部３０ａは、浮動小数点データ（Ｓ２ａ）を１６ｂｉｔデータ幅の固定小数点データ（Ｓ３ａ）に変換する。信号処理部２０は、固定小数点データ（Ｓ３ａ）に対して所定の信号処理を施す。駆動データ変換部３０は、１６ｂｉｔデータ幅の固定小数点データ（Ｓ３）から、１０ｂｉｔデータ幅の整数データ型の駆動データ（Ｓ４）を生成する。
【００９９】
また、４００１、２００２はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
【０１００】
この構成は、従来の構成に比べ、浮動小数点変換部４ａ、固定小数点変換部３０ａが余分に必要なため、単純に回路を少なくする効果は無い。しかしながら、ＡＳＩＣやＦＰＧＡへの実装を図４に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例４によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【０１０１】
（構成例５）
図５は、画像信号処理回路の別の構成例（構成例５）である画像信号処理回路を示している。図５において、符号４、２０、３０ｂはそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。４ａは浮動小数点変換部である。各ブロックの出力を示す矢印線の添え字（１０、１６、１０＋２）は、それぞれの出力信号のデータ幅（各色あたり）を示している。１０＋２は、仮数部１０ｂｉｔ、指数部２ｂｉｔのデータ幅を表している。
【０１０２】
逆γ変換部４は、１０ｂｉｔデータ幅の整数データ型の映像信号（Ｓ１）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）に変換する。信号処理部２０は、固定小数点データ（Ｓ２）に対して所定の信号処理を施す。駆動データ変換部３０ｂは、信号処理部２０によって所定の処理が施された浮動小数点データ（Ｓ３ａ）を入力とし、駆動データ（Ｓ４）を出力とするテーブルで構成されている。すなわち、構成例１（図１）の固定小数点変換部３０ａと駆動データ変換部３０の機能が、ひとつのメモリで実現されている。しかも、駆動データ変換部の入力データ幅が１６ｂｉｔから１２ｂｉｔに減少するので、駆動データ変換部のメモリサイズを小さくできる。これにより回路構成が簡略化され、ハードウエアコストをさらに低減することができる。
【０１０３】
すなわち、逆ガンマ変換されたデータを浮動小数点データに変換し、さらにテーブル参照処理する場合に、テーブルのメモリサイズを少なくでき、コストを下げられる。
また、４００２、２００３はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
【０１０４】
ＡＳＩＣやＦＰＧＡへの実装を図５に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出
しパッドも大きなコスト要因である。本発明の構成例５によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【０１０５】
以上述べたように、本発明の第１実施形態の画像信号処理回路は、信号処理の対象となる画像信号を第１の浮動小数点データで取り扱うため、１６ｂｉｔ相当の階調性能を維持したまま、データ幅を１２ｂｉｔに削減することができる。特に、輝度データを浮動小数点で処理する機能をハードウエア（ＦＰＧＡ、ＡＳＩＣなど）で実現する場合に、ハードウエアの削減が可能であり、結果としてコストを下げることができる。
【０１０６】
＜第２実施形態＞
次に、第２実施形態について説明する。本発明の第２実施形態では、図６の画像表示装置の画像信号処理回路に、前述した第２の浮動小数点データを適用する。その他の構成部分は第１実施形態と同じであるので、説明は省略する。
【０１０７】
第２の浮動小数点データは、８ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号（たとえば８ｂｉｔビデオ信号）の信号処理に好ましく適用できる。これにより、１４ｂｉｔ相当の階調性能を維持したまま、データ幅を１０ｂｉｔに抑えることができる。
【０１０８】
＜第３実施形態＞
次に、第３実施形態について説明する。本発明の第３実施形態では、図６の画像表示装置の画像信号処理回路に、前述した第３の浮動小数点データを適用する。その他の構成部分は第１実施形態と同じであるので、説明は省略する。
【０１０９】
第３の浮動小数点データは、１２ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号（たとえば１２ｂｉｔビデオ信号）の信号処理に好ましく適用できる。これにより、１８ｂｉｔ相当の階調性能を維持したまま、データ幅を１４ｂｉｔに抑えることができる。
【図面の簡単な説明】
【０１１０】
【図１】図１は、画像信号処理回路の構成例１を示す図である。
【図２】図２は、画像信号処理回路の構成例２を示す図である。
【図３】図３は、画像信号処理回路の構成例３を示す図である。
【図４】図４は、画像信号処理回路の構成例４を示す図である。
【図５】図５は、画像信号処理回路の構成例５を示す図である。
【図６】図６は、画像表示装置の全体構成を示すブロック図である。
【図７】図７は、等ピッチな輝度変化の階調特性をもつディスプレイにおける、データ対輝度を示す図である。
【図８】図８は、図７の表示装置の輝度対リニア換算ビット数のグラフである。
【図９】図９は、あるディスプレイの輝度特性（データ対輝度）の一例を示す図である。
【図１０】図１０は、図９の表示装置の輝度対リニア換算ビット数のグラフである。
【図１１】図１１は、１０ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフである。
【図１２】図１２は、８ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフである。
【図１３】図１３は、人間の視覚特性の輝度対リニア換算ビット数のグラフである。
【図１４】図１４は、第１の浮動小数点データの構造を示す図である。
【図１５】図１５は、第１の浮動小数点データが表現できる数値を模式的に示す図である。
【図１６】図１６は、第１の浮動小数点データの輝度対リニア換算ビット数を示す図である。
【図１７】図１７は、第２の浮動小数点データの構造を示す図である。
【図１８】図１８は、第２の浮動小数点データが表現できる数値を模式的に示す図である。
【図１９】図１９は、第２の浮動小数点データの輝度対リニア換算ビット数を示す図である。
【図２０】図２０は、比較例１の浮動小数点データの構造を示す図である。
【図２１】図２１は、比較例１の浮動小数点データが表現できる数値を模式的に示す図である。
【図２２】図２２は、比較例２の浮動小数点データの構造を示す図である。
【図２３】図２３は、比較例２の浮動小数点データが表現できる数値を模式的に示す図である。
【図２４】図２４は、比較例２の浮動小数点データの輝度対リニア換算ビット数のグラフである。
【図２５】図２５は、比較例３の浮動小数点データの構造を示す。
【図２６】図２６は、比較例３の浮動小数点データが表現できる数値を模式的に示す図である。
【図２７】図２７は、比較例３の浮動小数点データの輝度対リニア換算ビット数のグラフである。
【符号の説明】
【０１１１】
１ 表示パネル
２ Ａ／Ｄコンバータ
３ データ並べ替え部
４ 逆γ変換部
４ａ 浮動小数点変換部
４ｂ 浮動小数点データを出力する逆γ変換部
５ シフトレジスタ
６ ラッチ回路
７ 駆動回路
８ 走査ドライバ
１０ タイミング制御部
２０ 信号処理部
３０ 駆動データ変換部
３０ａ 固定小数点変換部
３０ｂ 浮動小数点データを受信し駆動データを出力する駆動データ変換部
４０ ＰＣＬＫ生成部
８１ 走査信号発生部
８２ スイッチ
１００１ 冷陰極素子
１００２ 列配線
１００３ 行配線
【技術分野】
【０００１】
本発明は、画像信号処理装置および画像信号処理方法に関する。特に、本発明は、γ変換された映像信号に基づいて、表示パネルの駆動回路に与えるための駆動データを生成する画像信号処理装置および画像信号処理方法に関する。
【背景技術】
【０００２】
プラズマ表示装置、液晶表示装置、ＥＬ表示装置、電子放出素子を用いた電子線表示装置などの平面型画像表示装置が知られている。この種の画像表示装置は、入力画像信号（たとえばＴＶ信号）にさまざまな信号処理を施して、表示パネルの特性に適合した駆動データを生成する。画像信号に適用される信号処理には、たとえば、逆γ変換、色補正、輝度むら補正、電圧降下補正などがある（特開２００４−３４７６２９号公報（特許文献１）段落００７６から段落００８５参照）。
【０００３】
演算誤差を低減し、高品位な画像表示を実現するには、上記信号処理の演算の有効桁数を多くすれば良い。有効桁数を多くするためにはデータ幅（ビット数）を多くするのは言うまでもない。しかしながら、たとえば１６ビットのデータを取り扱うには４８ビット（＝ＲＧＢ３色×１６ビット）もの大きなデータ幅が必要となる。このようなデータ幅の増大は、信号処理回路（ＡＳＩＣやＦＰＧＡ）のハードウエアコストの増加につながるため、望ましくない。とはいえ、データ幅を小さくすると、演算精度の低下や画像の劣化を招き、問題である。
【０００４】
なお、特開２００１−８５９９７号公報（特許文献２）には別の演算方法が開示されている。すなわち、アナログ信号をＡ／Ｄ変換回路によって要求ビット数（１０ビット）より大きなビット数（１２ビット）のディジタル信号に変換し、乗算係数を乗算した後、１０ビットの信号にビット変換する構成である。乗算係数は、アナログ信号のレベルに応じて、「１」または「４」が選択される。
【特許文献１】特開２００４−３４７６２９号公報
【特許文献２】特開２００１−８５９９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することのできる技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の発明は、
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換部と、
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部とを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理を行う画像信号処理装置であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４であることを特徴とする画像信号処理装置である。
【０００７】
本発明の第２の発明は、
第１の発明に加え、前記転送またはテーブル参照処理または信号処理された浮動小数点データを、駆動回路に適合した駆動データに変換する変換部を更に有することを特徴とする画像信号処理装置である。
【０００８】
本発明の第３の発明は、
第１の発明に加え、前記浮動小数点データを生成する変換部が、前記固定小数点データを入力とし、前記浮動小数点データを出力とするテーブルであることを特徴とする画像信号処理装置である。
【０００９】
本発明の第４の発明は、
第２の発明に加え、前記駆動回路に適合した駆動データに変換する変換部が、前記所定の処理が施された浮動小数点データを入力とし、前記駆動データを出力とするテーブルであることを特徴とする画像信号処理装置である。
【００１０】
本発明の第５の発明は、
第１の発明に加え、前記γ変換特性を打ち消す逆γ変換部と前記浮動小数点データを生成する変換部が、１つのテーブルからなる画像信号処理装置である。
【００１１】
本発明の第６の発明は、
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換ステップと、
前記逆γ変換ステップの出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成するステップとを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理方法であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４であることを特徴とする画像信号処理方法である。
【発明の効果】
【００１２】
本発明によれば、表示画像の品質劣化を招くことなく、信号処理に用いるデータ幅を削減することができる。
【発明を実施するための最良の形態】
【００１３】
本発明は、画像表示装置に内蔵される画像信号処理回路に適用される。特に本発明は、γ変換された映像信号を受信する画像信号処理回路に好ましく適用できる。たとえば、入力画像信号のγ変換特性を打ち消して、輝度に比例する値をもつデータを生成する変換（逆γ変換）を行い更に画像処理を行う装置に適用される。画像表示装置としては、電子線表示装置、プラズマ表示装置、液晶表示装置、有機ＥＬ表示装置などがある。電子線表示装置では、表示素子として、ＦＥ型電子放出素子、ＭＩＭ型電子放出素子、表面伝導型放出素子などの冷陰極素子が好ましく用いられる。
【００１４】
はじめに、画像表示装置や画像信号処理装置などの階調性能を評価するための指標として、「リニア換算ビット数」を定義する。そして、輝度対リニア換算ビット数のグラフを参照して階調性能（階調の分解能）を評価する方法について説明する。次に、画像を劣化させることなく、輝度に比例するデータのデータ幅を少なくする方法の考え方について説明する。そして最後に、本発明の実施形態を説明する。
【００１５】
（表示装置におけるリニア換算ビット数）
表示装置におけるリニア換算ビット数について説明する。
【００１６】
リニア換算ビット数を以下のように定義する。すなわち、リニア換算ビット数は、ある輝度において、１階調分のデータの変化による輝度変化が、等ピッチな輝度変化の階調特性をもったディスプレイで表示を行った場合の何ｂｉｔ階調の輝度変化に相当するか、を表す値である。
【００１７】
具体的に数式で定義すると以下のようになる。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ） ［ｂｉｔ］
Ｌｍａｘは、表示装置の最大輝度であり、
ΔＬ（Ｌ）は、表示装置が表示している輝度Ｌにおける１階調分のデータの変化による輝度変化（１階調分のデータ変化に対応する輝度差）であり、
Ｌｂｉｔ（Ｌ）は、輝度Ｌにおけるリニア換算ビット数である。
【００１８】
定義からもわかるように、階調性能が高い表示装置はリニア換算ビット数が大きくなる。輝度対リニア換算ビット数のグラフをプロットすれば、階調性能が高い表示装置の特性ほど上方にプロットされる。よって、輝度対リニア換算ビット数のグラフを見れば、表示装置の階調性能を簡単に評価できる。
【００１９】
次に、輝度対リニア換算ビット数のグラフの一例を示す。
【００２０】
図７は、等ピッチな輝度変化の階調特性をもつディスプレイにおける、データ対輝度を示す図である。図７において、横軸は表示装置の駆動回路に入力される駆動データであり、縦軸は対応する表示装置の輝度を示す。図７は、一例として８ｂｉｔ（２５６分割）のパルス幅変調の特性を示している。図７に示したように、データの増加に比例して輝度は上昇する。
【００２１】
この表示装置では、リニア換算ビット数Ｌｂｉｔ（Ｌ）は、前述の定義から以下のようになる。
ΔＬ（Ｌ）＝Ｌｍａｘ×（１／２５６）
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ）
＝−ｌｏｇ２（１／２５６）＝８ ［ｂｉｔ］
【００２２】
図８は、図７の表示装置の輝度対リニア換算ビット数のグラフである。等ピッチな輝度変化の階調特性をもつ表示装置では、輝度によらずリニア換算ビット数は一定値（すなわち”８”）を持つ。
【００２３】
図９に、あるディスプレイの輝度特性（データ対輝度）の一例を示す。横軸は駆動回路に入力される駆動データであり、縦軸は対応する表示装置の輝度を示す。図１０は、図９の表示装置の輝度対リニア換算ビット数のグラフである。
【００２４】
図９に示すように、輝度の低い領域では、駆動データの増加分に対して輝度変化が少ない（つまり、階調性能が高い）。図１０を見ると、低輝度時にリニア換算ビット数が大きい値をとっており、輝度の低い領域の階調性能が高いことがわかる。
【００２５】
さらに、図７と図９の表示装置の階調性能を比較・評価する際、輝度対リニア換算ビット数のグラフ（図８、図１０）を見比べれば、的確に階調性能の良否の判断ができる。すなわち、より上方にプロットされている表示装置のほうが階調性能が高い。この例では、
低輝度領域において図９の表示装置の階調性能のほうが高く、高輝度領域では図７の表示装置の階調性能のほうが高いことがはっきりわかる。
【００２６】
（信号処理装置におけるリニア換算ビット数）
信号処理装置の階調性能を評価するために、信号処理装置のリニア換算ビット数を、前述した表示装置におけるリニア換算ビット数の考え方を基に、以下のように定義する。
【００２７】
すなわち、信号処理装置のリニア換算ビット数は、あるデータ値に対応する輝度において、１階調分のデータの変化が、輝度と比例するデータで表現した場合の何ｂｉｔ階調に相当するか、を表す値である。
【００２８】
具体的に数式で定義すると以下のようになる。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ） ［ｂｉｔ］
Ｌｍａｘは、データの最大値に対応する輝度であり、
ΔＬ（Ｌ）は、あるデータ値に対応する輝度Ｌにおける１階調分のデータ変化に対応する輝度差であり、
Ｌｂｉｔ（Ｌ）は、輝度Ｌにおけるリニア換算ビット数である。
【００２９】
信号処理装置におけるリニア換算ビット数は、信号処理装置で処理されたデータ（画像信号）を表示装置で表示した際に、その表示輝度の階調がどの程度の分解能を持っているか（階調性能）を示している。
【００３０】
すなわち、異なる信号処理装置の輝度対リニア換算ビット数を比較することによって、信号処理装置の階調性能の良否が判断できる。さらに、表示装置の輝度対リニア換算ビット数のグラフと比較すれば、表示装置の階調性能と画像信号処理装置の階調性能の比較・評価も簡便に行える。
【００３１】
（γ変換された映像信号におけるリニア換算ビット数）
次に、テレビジョンの映像信号のように、輝度に比例するデータをγ変換（たとえばγ＝０．４５）することにより得られた映像信号におけるリニア換算ビット数を説明する。
【００３２】
リニア換算ビット数は、ある輝度において、１階調分の輝度変化が、輝度と比例するデータで表示を行った場合の何ｂｉｔ階調の輝度変化に相当するか、を表す値である。
【００３３】
γ変換された映像信号は、そのγ変換を打ち消すための逆γ変換を施すことによって、輝度と比例するデータ（以下、単に「輝度データ」とも記す）に戻すことができる。たとえば、γ＝０．４５のγ変換された映像信号は、γ＝２．２の逆γ変換により、輝度データに戻すことができる。
【００３４】
γ変換された映像信号のリニア換算ビット数は、以下のように定義される。γ変換された映像信号を二進数で表記した際のデータ幅をｎ、データの値をＸとすると、データの最大値に対応する最大輝度は（２ｎ−１）２．２、あるデータ値Ｘに対応する輝度ＬはＸ２．２に比例する。あるデータ値Ｘの１階調分のデータ変化に対応する輝度差はＸ２．２−（Ｘ−１）２．２に比例する。あるデータ値Ｘに対応する輝度Ｌのリニア換算ビット数Ｌｂｉｔ（Ｌ）は、以下のように定義される。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（（Ｘ２．２−（Ｘ−１）２．２）／（２ｎ−１）２．２）［ｂｉｔ］
【００３５】
図１１に、二進数で表記した１０ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフを示した。横軸は最大輝度で正規化された輝度を示し、縦軸はリニア換算ビット数を示している。
【００３６】
この輝度対リニア換算ビット数のグラフでプロットされた線より上方のエリアは、入力された映像信号より階調数が多いこと（つまり、存在しない情報）を示している。言い換えれば、輝度対リニア換算ビット数のグラフでプロットされた線よりも上方の特性を持つ信号処理装置や表示装置を使用することによって、γ変換された入力映像信号を完全に処理・表示できる。
【００３７】
例えば、図１１の映像信号の場合、高輝度（正規化輝度＞０．５）の領域では表示装置や信号処理装置のリニア換算ビット数は１０ビットもあれば十分であり、低輝度（正規化輝度＜０．００１）では１４ビットより高い階調性能が必要であることがわかる。
【００３８】
図１２は、８ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフである。横軸は最大輝度で正規化された輝度である。入力映像信号のデータ幅が少ないと、リニア換算ビット数が小さくなることがわかる。
【００３９】
（人間の視覚特性におけるリニア換算ビット数）
人間の視覚特性については、人間の輝度差の検知限を階調ステップと見立て、リニア換算ビット数で表現することとする。すなわち以下のように定義した。
【００４０】
人間が見る表示装置を仮定し、最大輝度をＬｍａｘとする（ダイナミックレンジを決める）。表示装置が表示している輝度Ｌにおける人間が認識できる輝度変化の検知限をΔＬ（Ｌ）とする。輝度Ｌにおけるリニア換算ビット数Ｌｂｉｔ（Ｌ）は、以下のように定義する。
Ｌｂｉｔ（Ｌ）＝−ｌｏｇ２（ΔＬ（Ｌ）／Ｌｍａｘ） ［ｂｉｔ］
【００４１】
このリニア換算ビット数を人間の視覚特性におけるリニア換算ビット数と呼ぶことにする。
【００４２】
このように定義することによって、人間の輝度差の検知限を、前述した輝度対リニア換算ビット数のグラフにプロットできる。
【００４３】
この輝度対リニア換算ビット数のグラフでプロットされた曲線より上方のエリアは、人間が検知できる輝度差より細かな輝度差を示しているので、人間は検知できない範囲である。つまり、この曲線より上方では、１階調分の輝度差を人間が検知できないので、信号処理装置、表示装置、映像信号の特性の違いについても人間は検知できない。言い換えれば、信号処理装置、表示装置、映像信号の特性がどのようなものであっても、人間が評価する限り、その階調性能は全て良好に見える。逆に、人間の視覚特性における輝度対リニア換算ビット数のグラフにおいて、曲線より下側のエリアでは、人間が１階調分の輝度差を検知することができる。そのため、信号処理装置、表示装置、映像信号の階調特性がこの曲線より下側であれば、人間が検知可能な画像劣化（たとえば偽輪郭、階調のつぶれ）が生じる可能性があることを示している。
【００４４】
図１３は、人間の視覚特性の輝度対リニア換算ビット数のグラフである。横軸は最大輝
度で正規化された輝度を示す。具体的には図１３では一般的なディスプレイにあわせて、５００ｃｄ／ｍ２が輝度「１」になるように正規化している。人間の輝度差の検知限は絶対輝度にも依存するため、最大輝度の前提は必要である。このグラフは、文献「色彩光学」、大田登、東京電機大学出版局、Ｐ．１２４、図３（４．２）より読み取った値を用いて作成した。
【００４５】
以上のように、リニア換算ビット数を定義することによって、表示装置、信号処理装置、γ変換され映像信号、人間の視覚特性等を同一の尺度で比較・評価できることがわかった。
【００４６】
次に、本発明の実施形態を説明する前に、輝度対リニア換算ビット数のグラフをもとに、輝度に比例したデータを劣化なしに少ないデータ幅のデータに変換する方法（浮動小数点化）の考え方について説明する。人間の視覚特性については５００ｃｄ／ｍ２が輝度「１」になるように正規化している。５００ｃｄ／ｍ２以外の輝度がでる表示装置においては、別途考慮が必要であるのは言うまでも無い。
【００４７】
（本発明の第一の浮動小数点化方法）
前述したように、指数部を持たない通常のデータ（一般的には整数型データであるが、広い意味で、小数点位置が変わらないデータなので、本明細書では固定小数点データとも呼ぶ）は、有効桁数を多くするためには、多くのビット数（データ幅）が必要になる。
【００４８】
固定小数点型の表記に比べ、浮動小数点表記は比較的少ないデータ幅で大きな有効桁数のデータを記述できる。しかしながら、固定小数点表記と同じデータ幅では、当然仮数部のデータ幅は少なくなる。本発明者は画像信号（画像データ）の浮動小数点化にあたり、前述した輝度対リニア換算ビット数のグラフをもとに、劣化なしにデータ幅を少なくする新しい方式を提案する。
【００４９】
本発明者らは、検討を重ねた結果、以下に示す浮動小数点化方法が、画像信号を処理（転送、テーブル参照処理、信号処理など）する場合に有効であることがわかった。
【００５０】
図１４は、第一の浮動小数点化方法における浮動小数点データの構造を示している。この浮動小数点データは１２ｂｉｔデータ幅であり、１０ｂｉｔの仮数部（Ｄａｔａ）と２ｂｉｔの指数部（Ｅｘｐ）とから構成される。符号ビットはない。一般的な２進数の浮動小数点表記と異なる点は、指数部の基数（底）が「２」ではなく「４」である点である。つまり、指数部は４のべき乗を表している。以下、このデータ構造を「第１の浮動小数点データ」とよぶ。
【００５１】
図１５は、指数部（Ｅｘｐ）の各値（０〜３）において表現できる数値を模式的に示している。図１５からわかるように、第１の浮動小数点データは、１２ｂｉｔデータ幅で、１６ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱うことができる。
【００５２】
以下、第１の浮動小数点データについて考察する。ただし、１６ｂｉｔが全て１である固定小数点データが輝度「１」に対応するように、輝度が正規化されているものとする。
【００５３】
図１５に示すように、指数部が「３」のとき、固定小数点データは１６ｂｉｔのうち上位１０ｂｉｔが有効になる。このとき下位６ｂｉｔは「０」になるため、階調性能（分解能）の低下が生じる。同様に、指数部が「１」または「２」のときも、下位ｂｉｔが「０」に固定されるので、階調性能の低下が生じる。
【００５４】
この階調性能の低下が許容できるかどうかは、前述の輝度対リニア換算ビット数のグラ
フを用いて検証可能である。図１６は、第１の浮動小数点データのリニア換算ビット数を示している。図１６には、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数、および、前述した人間の視覚特性におけるリニア換算ビット数もプロットした。図１６を見てわかるように、第１の浮動小数点データのリニア換算ビット数は、γ変換された映像信号の曲線よりも上方にある。そのため、第１の浮動小数点データは、１０ｂｉｔのデータ幅のγ変換されている映像信号を劣化させることなく伝送できることがわかる。また、図１６に示したように、第１の浮動小数点データは、人間の視覚特性よりも高い分解能をもつことがわかる。さらに、低輝度領域においては、第１の浮動小数点データは、１６ｂｉｔデータ幅の固定小数点データと同じ階調性能を有することがわかる。
【００５５】
以上まとめると、指数部が０以外のとき、第１の浮動小数点データは固定小数点データに比べて階調性能が劣化する。しかし、その劣化が生じる部分は、図１６の「Ａ」部分であり、γ変換された映像信号や人間の視覚特性のリニア換算ビット数を超えている。よって、第１の浮動小数点データによる階調性能の劣化は、人間には認識できない。つまり、問題とならない。
【００５６】
このように、第１の浮動小数点データは、１２ｂｉｔデータ幅で、固定小数点１６ｂｉｔデータ幅相当の階調特性を得ることができる。よって、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が４（２の２乗）であるため、２ビットのビットシフトのみで第１の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第１の浮動小数点データは、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）された映像信号を扱うのに好適である。
【００５７】
（本発明の第二の浮動小数点化方法）
次に、本発明の第二の浮動小数点化方法について説明する。第二の浮動小数点化方法では、１０ｂｉｔデータ幅で画像データを表記する。以下、第二の浮動小数点化方法におけるデータ構造を「第２の浮動小数点データ」とよぶ。
【００５８】
図１７は、第２の浮動小数点データの構造を示している。第２の浮動小数点データは１０ｂｉｔデータ幅であり、８ｂｉｔの仮数部（Ｄａｔａ）と２ｂｉｔの指数部（Ｅｘｐ）とから構成される。符号ビットはない。第１の浮動小数点データと同様に、指数部の基数は「４」である。
【００５９】
図１８は、指数部の各値（０〜３）において表現できる数値を模式的に示している。図１８からわかるように、第２の浮動小数点データは、１０ｂｉｔデータ幅で、１４ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱うことができる。
【００６０】
図１９は、第２の浮動小数点データの輝度対リニア換算ビット数を示している。図１９には、８ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数、および、前述した人間の視覚特性におけるリニア換算ビット数もプロットした。図１９を見てわかるように、第２の浮動小数点データのリニア換算ビット数は、γ変換された映像信号の曲線よりも上方にある。そのため、第２の浮動小数点データは、８ｂｉｔのデータ幅のγ変換されている映像信号を劣化させることなく伝送できることがわかる。また、図１９に示したように、第２の浮動小数点データは、人間の視覚特性よりもおおよそ高い分解能をもつこともわかる。
【００６１】
第２の浮動小数点データは、１０ｂｉｔデータ幅で、固定小数点１４ｂｉｔデータ幅相
当の階調特性を得ることができる。よって、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が４（２の２乗）であるため、２ビットのビットシフトのみで第２の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第２の浮動小数点データは、８ｂｉｔデータ幅のγ変換（γ＝０．４５）された映像信号を扱うのに好適である。
【００６２】
（比較例）
次に、比較のため、本発明の浮動小数点化方法以外の浮動小数点化方法について説明する。
【００６３】
図２０は、比較例１の浮動小数点データの構造を示す。比較例１の浮動小数点データは、第１の浮動小数点データと同じく、１２ｂｉｔデータ幅であり、１０ｂｉｔの仮数部と２ｂｉｔの指数部を有している。ただし、指数部の基数は「２」である。
【００６４】
図２１は、比較例１の浮動小数点データが表現できる数値を模式的に示している。図２１からわかるように、比較例１の浮動小数点データは、１４ｂｉｔデータ幅の固定小数点データ相当のレンジしかもたない。そのため、比較例１の浮動小数点データは、最大のリニア換算ビット数が１４ｂｉｔと少なく、同じデータ幅（１２ｂｉｔ）の第１の浮動小数点データよりも階調性能が低い。
【００６５】
図２２は、比較例２の浮動小数点データの構造を示す。比較例２の浮動小数点データのデータ幅は１２ｂｉｔである。第１の浮動小数点データと同様に１６ｂｉｔのレンジを持たせるために、指数部に３ｂｉｔ、仮数部に９ｂｉｔが割り当てられている。指数部の基数は「２」である。図２３は、比較例２の浮動小数点データが表現できる数値を模式的に示している。比較例２の小数点データは、１６ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱える。
【００６６】
図２４は、比較例２の浮動小数点データの輝度対リニア換算ビット数のグラフである。図２４には、参考として、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数、および、人間の視覚特性におけるリニア換算ビット数もプロットした。図２４を見てわかるように、比較例２の浮動小数点データは、第１の浮動小数点データ（図１６）に比べて階調性能が劣り、部分的にγ変換されている１０ｂｉｔデータ幅の映像信号の特性曲線よりも下にある。そのため、１０ｂｉｔデータ幅のγ変換された映像信号を信号処理する際に、人間が検知できる品質劣化を生じる可能性がある。
【００６７】
すなわち、比較例２の浮動小数点データは、１６ｂｉｔデータ幅の固定小数点データと同様のレンジをもつが、高輝度領域において第１の浮動小数点データよりも階調特性が劣っている。
【００６８】
図２５は、比較例３の浮動小数点データの構造を示す。比較例３の浮動小数点データは、１２ｂｉｔデータ幅であり、１１ｂｉｔの仮数部と１ｂｉｔの指数部から構成されている。指数部（Ｅｘｐ）の基数は「８」に設定されている。図２６は、比較例３の浮動小数点データが表現できる数値を模式的に示す。比較例３の浮動小数点データは、１４ｂｉｔデータ幅の固定小数点データと実質的に同じレンジの値を扱える。
【００６９】
図２７は、比較例３の浮動小数点データの輝度対リニア換算ビット数（信号処理１１＋１ｂｉｔ）のグラフである。図２７には、参考として、１０ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号のリニア換算ビット数（映像信号（１０ｂｉｔ））、および、人間の視覚特性におけるリニア換算ビット数（人間の視覚特性）もプロットした。
また、比較のため、図２７には、第１の浮動小数点データ（信号処理１０＋２ｂｉｔ）のグラフもプロットした。
【００７０】
図２７を見てわかるように、低輝度領域において、比較例３の浮動小数点データのリニア換算ビット数は１４ｂｉｔであり、第１の浮動小数点データよりも階調性能が劣ることがわかる。一方、高輝度領域においては、比較例３のほうが第１の浮動小数点データよりも階調性能が高い。しかしながら、第１の浮動小数点データのリニア換算ビット数は映像信号や人間の視覚特性を上回っているので、画像信号処理に適用するのであれば両方式に差はない。低輝度領域のリニア換算ビット数を考慮すれば、第１の浮動小数点データのほうが階調性能が優れていることがわかる。
【００７１】
（本発明の第三の浮動小数点化方法）
同様に、第３の浮動小数点データとして、以下の方式も好適である。第３の浮動小数点データは、１４ｂｉｔデータ幅で、固定小数点１８ｂｉｔデータ幅相当の階調特性を得る例である。不図示の第３の浮動小数点データは、１２ｂｉｔ幅の仮数部を持ち、第１第２の浮動小数点データと同様に２ｂｉｔ幅の指数部（指数の基数が４）を持つ。これによって、固定小数点１８ｂｉｔ幅相当の階調性を得ることができる。
【００７２】
よって、第３の浮動小数点データを用いることで、画像の品質劣化を招くことなく、データバス幅や信号処理のデータ幅を少なくでき、ハードウエアの削減を行うことができる。その結果、ローコストで画像信号処理装置を構築できる。また、指数の基数が４（２の２乗）であるため、２ビットのビットシフトのみで第３の浮動小数点データを固定小数点データへ変換できる。これもハードウエアの削減に寄与する。なお、第３の浮動小数点データは、１２ｂｉｔデータ幅のγ変換（γ＝０．４５）された映像信号を扱うのに好適である。
【００７３】
＜第１実施形態＞
（画像表示装置の構成）
第１実施形態の画像表示装置の構成を説明する。
【００７４】
図６は、画像表示装置の全体構成を示すブロック図である。ここでは、本発明を画像表示装置に内蔵された画像信号処理回路に適用した形態を例示するが、本発明の実施形態はこれに限らない。たとえば、画像表示装置に接続される機器（たとえば、ＶＴＲ、デジタルカメラ、セットトップボックスのような画像出力装置）の画像信号処理回路に本発明を適用することも好ましい。
【００７５】
図６の画像表示装置は、表示パネル（マトリクスパネル）１を有している。表示パネル１は、多数の電子源（たとえば冷陰極素子１００１）が配列されたマルチ電子源と、電子の照射により発光する画像形成部材（たとえば蛍光体）とが、薄型の真空容器内に対向配置された構成である。冷陰極素子１００１は、列配線１００２と行配線１００３の交点近傍に配置され、両配線に接続される。本実施形態では、冷陰極素子として表面伝導型放出素子が用いられる。表面伝導型放出素子の構成・製造法については、本出願人による「特開平１０−３９８２５号公報」に詳しく述べているので省略する。
【００７６】
表面伝導型放出素子の駆動電圧には閾値電圧が存在する。閾値電圧以下では放出電流Ｉｅが流れない。またそれ以上の電圧では印加する駆動電圧に応じて放出電流Ｉｅが流れる。この特性を利用して単純マトリクス駆動をおこなった。
【００７７】
本実施形態では、４８０素子×２４０素子の表示パネル１を例示する。しかし素子数は、製品用途に応じて決定されるので、この限りではない。表示パネル１は、例えばＲＧＢ
ストライプ配列の画素配置をもつ。
【００７８】
２はアナログディジタル変換器（Ａ／Ｄコンバータ）である。Ａ／Ｄコンバータ２は、例えばＮＴＳＣ信号からＲＧＢ信号にデコードされたアナログＲＧＢコンポーネント信号Ｓ０を、各色１０ｂｉｔ幅のディジタルＲＧＢ信号Ｓ１に変換する。以降、ディジタルＲＧＢ信号Ｓ１を単に映像信号Ｓ１ともよぶ。前述のように、映像信号Ｓ１は、あらかじめγ＝０．４５のγ変換が施された信号である。
【００７９】
４は逆γ変換部である。逆γ変換部４は、γ変換を打ち消すための逆γ変換（γ＝２．２）を映像信号Ｓ１に適用し、輝度に比例する値をもつデータに変換する。以下、輝度に比例するデータを輝度データＳ２とよぶ。２０は、信号処理部である。信号処理部２０は、輝度データＳ２に対して、例えば色補正や電圧降下補正などの信号処理を施す回路である。詳細は後述する。３０は駆動データ変換部である。駆動データ変換部３０は、信号処理部２０で処理された輝度データＳ３を駆動データＳ４に変換する。３はデータ並べ替え部である。データ並べ替え部３は、各色の駆動データＳ４を、表示パネル１の画素配列に合わせ並べ替えて出力する機能を有する。
【００８０】
５はシフトレジスタである。シフトレジスタ５は、データ並べ替え部３の出力Ｓ５をシフトクロックＳＣＬＫで順次シフト転送し、表示パネル１のそれぞれの素子に対応した駆動データをパラレルに出力する。６はラッチ回路である。ラッチ回路６は、シフトレジスタ５からの駆動データを水平同期信号に同期したロード信号ＬＤで並列にラッチし、次のロード信号ＬＤが入力されるまで保持する。７は駆動回路（変調回路）である。駆動回路７は、入力される駆動データに応じて変調信号を生成し、変調信号を各列配線１００２に印加する。本実施形態の駆動回路７は、ＰＣＬＫ信号を計数することによってパルス幅変調を生成する。なお、パルス幅変調ではなく、パルス振幅変調や、パルス幅とパルス振幅の両方の変調を用いてもよい。
【００８１】
８は走査ドライバ（走査回路）である。走査ドライバ８は、表示パネル１の行配線１００３に接続される。走査信号発生部８１は、入力映像信号の垂直同期信号に同期したＹＳＴ信号をタイミング制御部１０によって決定された信号ＨＤで順次シフトする。そして走査信号発生部８１は選択／非選択信号を行配線数に対応してパラレル出力する。８２はＭＯＳトランジスタ等で構成されるスイッチである。走査信号発生部８１の選択／非選択信号の出力レベルによってスイッチ８２を切り替え選択電位（−Ｖｓｓ）・非選択電位（ＧＮＤ）を出力する。
【００８２】
タイミング制御部１０は、各機能ブロックに所望のタイミングの制御信号を、入力画像の同期信号及びデータサンプリングクロックＤＣＬＫ等から作る。４０はＰＣＬＫ信号を生成するＰＣＬＫ生成部である。
【００８３】
（画像表示装置の動作）
次に、図６を参照して画像表示装置の動作を説明する。
【００８４】
Ａ／Ｄコンバータ２は、アナログＲＧＢコンポーネント信号Ｓ０を、ＲＧＢ各々１０ｂｉｔデータ幅の映像信号Ｓ１に変換する。逆γ変換部４は、Ａ／Ｄコンバータ２またはコンピュータ等のディジタルＲＧＢ信号である１０ｂｉｔデータ幅の映像信号Ｓ１を受け取る。この際、１走査ライン（１Ｈ）のデータ数は、表示パネル１の列配線側の画素数で決めると良い。映像信号Ｓ１はデータサンプリングクロックＤＣＬＫと同期して出力される。逆γ変換部４は、不図示の変換テーブル（ＲＯＭやＲＡＭ）により、映像信号Ｓ１を、輝度に比例する値をもつ１６ｂｉｔデータ幅の輝度データＳ２に変換する。ここで言う輝度とは、入力された映像信号Ｓ１により決定される輝度を意味する。ＴＶ信号は、ＣＲＴ
の特性を補正するためにγ＝０．４５のγ変換が施されている。逆γ変換部４は、γ＝２．２の逆γ変換を映像信号Ｓ１に適用し、輝度に比例するデータ（輝度データＳ２）を生成する。
【００８５】
逆γ変換部４から出力される１６ｂｉｔデータ幅の輝度データＳ２は信号処理部２０に入力される。信号処理部２０は、表示パネル１や駆動回路７の特性に適合した駆動データを得るために、輝度データＳ２に対して必要な画像信号処理を適用する。画像信号処理には、たとえば、色補正、輝度むら補正、電圧降下補正などがある。なお、逆γ変換によって輝度に比例したデータを生成するのは、色補正などの信号処理の精度を向上するためでもある。
【００８６】
信号処理部２０の出力である輝度データＳ３は駆動データ変換部３０に入力される。駆動データ変換部３０は入力された１６ｂｉｔデータ幅の輝度データＳ３を、輝度データＳ３に対して表示パネルの表示輝度特性がリニアになるような駆動データＳ４に変換する。具体的にはメモリによって実現するテーブルが好適である。
【００８７】
駆動データ変換部３０の出力である駆動データＳ４は、データ並べ替え部３に入力される。データ並べ替え部３は各色の駆動データＳ４を、表示パネル１の画素配列に合わせ並べ替える。本発明では、逆γ変換部４から駆動データ変換部３０の全て、あるいは一部を画像信号処理回路と呼ぶことにする。
【００８８】
（画像信号処理回路）
図６の構成では、輝度データＳ２は１６ｂｉｔデータ幅の固定小数点データである。そこで、この輝度データＳ２に浮動小数点変換を施して浮動小数点データを得る。第１の浮動小数点データは、１２ｂｉｔデータ幅で、１６ｂｉｔデータ幅の固定小数点データと同等の階調特性を持つ。その結果、画像品質の劣化無しに、１６ｂｉｔから１２ｂｉｔへデータ幅を削減できる。以下これを実現する画像信号処理回路について説明する。
【００８９】
（構成例１）
図１は、画像信号処理回路の構成例１を示している。図１において、符号４、２０、３０はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。４ａは浮動小数点変換部であり、３０ａは固定小数点変換部である。各ブロックの出力を示す矢印線の添え字（１０、１６、１０＋２）は、それぞれの出力信号のデータ幅（各色あたり）を示している。１０＋２は、仮数部１０ｂｉｔ、指数部２ｂｉｔのデータ幅を表している。
【００９０】
逆γ変換部４は、１０ｂｉｔデータ幅の整数データ型の映像信号（Ｓ１）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）に変換する。浮動小数点変換部４ａは、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）を、１２ｂｉｔデータ幅の第１の浮動小数点データ（Ｓ２ａ）に変換する。信号処理部２０は、第１の浮動小数点データ（Ｓ２ａ）に対して所定の信号処理を施す。固定小数点変換部３０ａは、信号処理部２０から出力された１２ｂｉｔデータ幅の第１の浮動小数点データ（Ｓ３ａ）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ３）に変換する。駆動データ変換部３０は、１６ｂｉｔデータ幅の固定小数点データ（Ｓ３）から、１０ｂｉｔデータ幅の整数データ型の駆動データ（Ｓ４）を生成する。４０００、２０００はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
【００９１】
前述したように、第１の浮動小数点データを採用することで、画像の品質劣化無しに、データ幅を１６ｂｉｔから１２ｂｉｔに縮小でき、ハードウエアコストを削減することができる。また、ＡＳＩＣやＦＰＧＡへの実装を図１に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることが
できる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例１によれば引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【００９２】
浮動小数点変換部４ａは、入力される輝度データ（Ｓ２）の上位ビットの情報を基にシフト量を切り替えるビットシフト回路で構成してもよいし、変換テーブル（メモリ）で構成してもよい。固定小数点変換部３０ａは、浮動小数点データの指数部の情報を基にシフト量を切り替えるビットシフト回路で構成してもよいし、変換テーブル（メモリ）で構成してもよい。
【００９３】
（構成例２）
図２は、画像信号処理回路の構成例２を示している。構成例２では、駆動データ変換部３０ｂが、信号処理部２０によって所定の処理が施された浮動小数点データ（Ｓ３ａ）を入力とし、駆動データ（Ｓ４）を出力とするテーブルで構成されている。すなわち、図１の固定小数点変換部３０ａと駆動データ変換部３０の機能が、ひとつのメモリで実現されている。しかも、駆動データ変換部の入力データ幅が１６ｂｉｔから１２ｂｉｔに減少するので、駆動データ変換部のメモリサイズを小さくできる。これにより回路構成が簡略化され、ハードウエアコストをさらに低減することができる。
【００９４】
また、４０００、２００１はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。ＡＳＩＣやＦＰＧＡへの実装を図２に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例２によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【００９５】
（構成例３）
図３は、画像信号処理回路の別の構成例（構成例３）である画像信号処理回路を示している。構成例３では、逆γ変換部４ｂが、入力画像信号（Ｓ１）を入力とし、浮動小数点データ（Ｓ２ａ）を出力とするテーブルで構成されている。すなわち、図１の逆γ変換部４と浮動小数点変換部４ａの機能が、ひとつのメモリで実現されている。更に、逆γ変換部の出力データ幅が１６ｂｉｔから１２ｂｉｔに減少するので、逆γ変換部のメモリサイズを小さくできる。これにより回路構成がさらに簡略化され、ハードウエアコストをさらに低減することができる。もちろん、図３の駆動データ変換部３０ｂを、図１の固定小数点変換部３０ａと駆動データ変換部３０に置き換えてもよい。
【００９６】
また、４００１、２００１はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。ＡＳＩＣやＦＰＧＡへの実装を図３に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例３によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【００９７】
（構成例４）
図４は、画像信号処理回路の別の構成例（構成例４）を示している。図４において、符号４、２０、３０はそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。４ａは浮動小数点変換部であり、３０ａは固定小数点変換部である。各ブロックの出力
を示す矢印線の添え字（１０、１６、１０＋２）は、それぞれの出力信号のデータ幅（各色あたり）を示している。１０＋２は、仮数部１０ｂｉｔ、指数部２ｂｉｔのデータ幅を表している。
【００９８】
逆γ変換部４は、１０ｂｉｔデータ幅の整数データ型の映像信号（Ｓ１）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）に変換する。浮動小数点変換部４ａは、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）を、１２ｂｉｔデータ幅の浮動小数点データ（Ｓ２ａ）に変換する。固定小数点変換部３０ａは、浮動小数点データ（Ｓ２ａ）を１６ｂｉｔデータ幅の固定小数点データ（Ｓ３ａ）に変換する。信号処理部２０は、固定小数点データ（Ｓ３ａ）に対して所定の信号処理を施す。駆動データ変換部３０は、１６ｂｉｔデータ幅の固定小数点データ（Ｓ３）から、１０ｂｉｔデータ幅の整数データ型の駆動データ（Ｓ４）を生成する。
【００９９】
また、４００１、２００２はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
【０１００】
この構成は、従来の構成に比べ、浮動小数点変換部４ａ、固定小数点変換部３０ａが余分に必要なため、単純に回路を少なくする効果は無い。しかしながら、ＡＳＩＣやＦＰＧＡへの実装を図４に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出しパッドも大きなコスト要因である。本発明の構成例４によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【０１０１】
（構成例５）
図５は、画像信号処理回路の別の構成例（構成例５）である画像信号処理回路を示している。図５において、符号４、２０、３０ｂはそれぞれ前述した逆γ変換部、信号処理部、駆動データ変換部である。４ａは浮動小数点変換部である。各ブロックの出力を示す矢印線の添え字（１０、１６、１０＋２）は、それぞれの出力信号のデータ幅（各色あたり）を示している。１０＋２は、仮数部１０ｂｉｔ、指数部２ｂｉｔのデータ幅を表している。
【０１０２】
逆γ変換部４は、１０ｂｉｔデータ幅の整数データ型の映像信号（Ｓ１）を、１６ｂｉｔデータ幅の固定小数点データ（Ｓ２）に変換する。信号処理部２０は、固定小数点データ（Ｓ２）に対して所定の信号処理を施す。駆動データ変換部３０ｂは、信号処理部２０によって所定の処理が施された浮動小数点データ（Ｓ３ａ）を入力とし、駆動データ（Ｓ４）を出力とするテーブルで構成されている。すなわち、構成例１（図１）の固定小数点変換部３０ａと駆動データ変換部３０の機能が、ひとつのメモリで実現されている。しかも、駆動データ変換部の入力データ幅が１６ｂｉｔから１２ｂｉｔに減少するので、駆動データ変換部のメモリサイズを小さくできる。これにより回路構成が簡略化され、ハードウエアコストをさらに低減することができる。
【０１０３】
すなわち、逆ガンマ変換されたデータを浮動小数点データに変換し、さらにテーブル参照処理する場合に、テーブルのメモリサイズを少なくでき、コストを下げられる。
また、４００２、２００３はＡＳＩＣやＦＰＧＡへの回路の実装を示す四角形であり、四角形内の回路は、同一の半導体チップに形成されている。
【０１０４】
ＡＳＩＣやＦＰＧＡへの実装を図５に示したように行うことによって、ＡＳＩＣやＦＰＧＡのパッケージからの引き出しパッド（入出力端子）を少なくすることができる。ＡＳＩＣやＦＰＧＡにおいては、半導体のダイサイズのサイズもコストに影響するが、引き出
しパッドも大きなコスト要因である。本発明の構成例５によれば、引き出しパッドを少なくすることによって、ＡＳＩＣやＦＰＧＡのコストを下げることができる効果がある。
【０１０５】
以上述べたように、本発明の第１実施形態の画像信号処理回路は、信号処理の対象となる画像信号を第１の浮動小数点データで取り扱うため、１６ｂｉｔ相当の階調性能を維持したまま、データ幅を１２ｂｉｔに削減することができる。特に、輝度データを浮動小数点で処理する機能をハードウエア（ＦＰＧＡ、ＡＳＩＣなど）で実現する場合に、ハードウエアの削減が可能であり、結果としてコストを下げることができる。
【０１０６】
＜第２実施形態＞
次に、第２実施形態について説明する。本発明の第２実施形態では、図６の画像表示装置の画像信号処理回路に、前述した第２の浮動小数点データを適用する。その他の構成部分は第１実施形態と同じであるので、説明は省略する。
【０１０７】
第２の浮動小数点データは、８ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号（たとえば８ｂｉｔビデオ信号）の信号処理に好ましく適用できる。これにより、１４ｂｉｔ相当の階調性能を維持したまま、データ幅を１０ｂｉｔに抑えることができる。
【０１０８】
＜第３実施形態＞
次に、第３実施形態について説明する。本発明の第３実施形態では、図６の画像表示装置の画像信号処理回路に、前述した第３の浮動小数点データを適用する。その他の構成部分は第１実施形態と同じであるので、説明は省略する。
【０１０９】
第３の浮動小数点データは、１２ｂｉｔデータ幅のγ変換（γ＝０．４５）されている映像信号（たとえば１２ｂｉｔビデオ信号）の信号処理に好ましく適用できる。これにより、１８ｂｉｔ相当の階調性能を維持したまま、データ幅を１４ｂｉｔに抑えることができる。
【図面の簡単な説明】
【０１１０】
【図１】図１は、画像信号処理回路の構成例１を示す図である。
【図２】図２は、画像信号処理回路の構成例２を示す図である。
【図３】図３は、画像信号処理回路の構成例３を示す図である。
【図４】図４は、画像信号処理回路の構成例４を示す図である。
【図５】図５は、画像信号処理回路の構成例５を示す図である。
【図６】図６は、画像表示装置の全体構成を示すブロック図である。
【図７】図７は、等ピッチな輝度変化の階調特性をもつディスプレイにおける、データ対輝度を示す図である。
【図８】図８は、図７の表示装置の輝度対リニア換算ビット数のグラフである。
【図９】図９は、あるディスプレイの輝度特性（データ対輝度）の一例を示す図である。
【図１０】図１０は、図９の表示装置の輝度対リニア換算ビット数のグラフである。
【図１１】図１１は、１０ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフである。
【図１２】図１２は、８ｂｉｔデータ幅のγ変換された映像信号の輝度対リニア換算ビット数のグラフである。
【図１３】図１３は、人間の視覚特性の輝度対リニア換算ビット数のグラフである。
【図１４】図１４は、第１の浮動小数点データの構造を示す図である。
【図１５】図１５は、第１の浮動小数点データが表現できる数値を模式的に示す図である。
【図１６】図１６は、第１の浮動小数点データの輝度対リニア換算ビット数を示す図である。
【図１７】図１７は、第２の浮動小数点データの構造を示す図である。
【図１８】図１８は、第２の浮動小数点データが表現できる数値を模式的に示す図である。
【図１９】図１９は、第２の浮動小数点データの輝度対リニア換算ビット数を示す図である。
【図２０】図２０は、比較例１の浮動小数点データの構造を示す図である。
【図２１】図２１は、比較例１の浮動小数点データが表現できる数値を模式的に示す図である。
【図２２】図２２は、比較例２の浮動小数点データの構造を示す図である。
【図２３】図２３は、比較例２の浮動小数点データが表現できる数値を模式的に示す図である。
【図２４】図２４は、比較例２の浮動小数点データの輝度対リニア換算ビット数のグラフである。
【図２５】図２５は、比較例３の浮動小数点データの構造を示す。
【図２６】図２６は、比較例３の浮動小数点データが表現できる数値を模式的に示す図である。
【図２７】図２７は、比較例３の浮動小数点データの輝度対リニア換算ビット数のグラフである。
【符号の説明】
【０１１１】
１ 表示パネル
２ Ａ／Ｄコンバータ
３ データ並べ替え部
４ 逆γ変換部
４ａ 浮動小数点変換部
４ｂ 浮動小数点データを出力する逆γ変換部
５ シフトレジスタ
６ ラッチ回路
７ 駆動回路
８ 走査ドライバ
１０ タイミング制御部
２０ 信号処理部
３０ 駆動データ変換部
３０ａ 固定小数点変換部
３０ｂ 浮動小数点データを受信し駆動データを出力する駆動データ変換部
４０ ＰＣＬＫ生成部
８１ 走査信号発生部
８２ スイッチ
１００１ 冷陰極素子
１００２ 列配線
１００３ 行配線
【特許請求の範囲】
【請求項１】
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換部と、
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部とを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理装置であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４である
ことを特徴とする画像信号処理装置。
【請求項２】
前記転送またはテーブル参照処理または信号処理された浮動小数点データを、駆動回路に適合した駆動データに変換する変換部を更に有する
ことを特徴とする請求項１に記載の画像信号処理装置。
【請求項３】
前記浮動小数点データを生成する変換部が、前記固定小数点データを入力とし、前記浮動小数点データを出力とするテーブルである
ことを特徴とする請求項１〜２のうちいずれか１項に記載の画像信号処理装置。
【請求項４】
前記駆動回路に適合した駆動データに変換する変換部が、前記所定の処理が施された浮動小数点データを入力とし、前記駆動データを出力とするテーブルであることを特徴とする請求項２に記載の画像信号処理装置。
【請求項５】
前記γ変換特性を打ち消す逆γ変換部と前記浮動小数点データを生成する変換部が、１つのテーブルからなる
ことを特徴とする請求項１〜４のうちいずれか１項に記載の画像信号処理装置。
【請求項６】
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換ステップと、
前記逆γ変換ステップの出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成するステップとを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理方法であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４である
ことを特徴とする画像信号処理方法。
【請求項１】
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換部と、
前記逆γ変換部の出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成する変換部とを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理装置であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４である
ことを特徴とする画像信号処理装置。
【請求項２】
前記転送またはテーブル参照処理または信号処理された浮動小数点データを、駆動回路に適合した駆動データに変換する変換部を更に有する
ことを特徴とする請求項１に記載の画像信号処理装置。
【請求項３】
前記浮動小数点データを生成する変換部が、前記固定小数点データを入力とし、前記浮動小数点データを出力とするテーブルである
ことを特徴とする請求項１〜２のうちいずれか１項に記載の画像信号処理装置。
【請求項４】
前記駆動回路に適合した駆動データに変換する変換部が、前記所定の処理が施された浮動小数点データを入力とし、前記駆動データを出力とするテーブルであることを特徴とする請求項２に記載の画像信号処理装置。
【請求項５】
前記γ変換特性を打ち消す逆γ変換部と前記浮動小数点データを生成する変換部が、１つのテーブルからなる
ことを特徴とする請求項１〜４のうちいずれか１項に記載の画像信号処理装置。
【請求項６】
γ変換された映像信号を受信し、前記映像信号にγ変換特性を打ち消す処理を施す逆γ変換ステップと、
前記逆γ変換ステップの出力である輝度に比例する固定小数点型のデータから、浮動小数点データを生成するステップとを有し、
前記浮動小数点データを、転送またはテーブル参照処理または信号処理する画像信号処理方法であって、
前記浮動小数点データは仮数部と指数部を有し、前記指数部の基数が４である
ことを特徴とする画像信号処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２００９−２１１０４８（Ｐ２００９−２１１０４８Ａ）
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００８−３１５３２７（Ｐ２００８−３１５３２７）
【出願日】平成２０年１２月１１日（２００８．１２．１１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成２０年１２月１１日（２００８．１２．１１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]