画像形成装置、画像形成装置の制御方法、及びプログラム
【課題】簡単な構成で、性能劣化を防ぎ、多くの製品ラインアップに対応できる画像形成装置、画像形成装置の制御方法、及びプログラムを提供する。
【解決手段】少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、DMAがアクセスするための共有メモリと、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御する制御手段と、を備えた。
【解決手段】少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、DMAがアクセスするための共有メモリと、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御する制御手段と、を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置、画像形成装置の制御方法、及びプログラムに関する。
【背景技術】
【０００２】
近年、コピー機、プリンタ、FaxなどのMFP(Multi Function Printer：複合機)の画像形成装置では、多くのI/F(Inter Face)を含むコントローラ回路で形成されており、画像転送のパスは用途に応じて多種多様になっている。
【０００３】
データの転送を、固有のI/F（USB(Universal Serial Bus)、ネットワーク、SATA(Serial ATA)、SDカード、スキャナ、プリンタなど）の動作制約に合わせてデータ転送の工夫などされている。
【０００４】
図５は、従来の画像形成装置のブロック図であり、図６は、図５に示した画像形成装置の動作を説明するためのシーケンス図である。
図５に示す画像形成装置は、スキャナ等の外部I/F1(10-1)、プリンタ等の外部I/F2(10-2)、外部I/FN(10-N)、LSI1(11-1)、LSI2(11-2)、LSIn(11-n)、CPU(Central Processing Unit)19-1、チップセット20-1、及びメインメモリ22-1で構成されている。
【０００５】
LSI1(11-1)は、I/Fコントローラ12-1,18-1、WDMA1(13-1)、及びRDMA1(16-1)で構成されている。
LSI2(11-2)は、I/Fコントローラ12-2,18-2、WDMA1(13-2)、及びRDMA1(16-2)で構成されている。
LSIn(11-n)は、I/Fコントローラ12-n,18-n、WDMA1(13-n)、及びRDMA1(16-n)で構成されている。
メインメモリ22-1は、トグルバッファTbuf1(22-1a),Tbuf2(22-1b)からなるメモリ22-1d及びディスクリプタ22-1cで構成されている。
【０００６】
図６に示すように、CPU19-1は、LSI1(11-1)にWDMA起動信号を送ると(ステップT1)、LSI1(11-1)は、メインメモリ22-1にWDMAライト動作信号を送る(ステップT2)。メインメモリ22-1のうちのトグルバッファTbuf1(22-1a)はデータライト動作Wを行う。
LSI1(11-1)は、CPU19-1に対して割り込みを発生させると(ステップT3)、CPU19-1はLSI1(11-1)にWDMA継続信号を送る(ステップT4)。
LSI1(11-1)はメインメモリ22-1にWDMA1ライト動作信号を送り(ステップT5)、CPU19-1はLSI2(11-2)にRDMA起動信号を送る(ステップT6)。
LSI2(11-2)はメインメモリ22-1にRDMA2リード動作信号を送る(ステップT7)。
メインメモリ22-1は、トグルバッファTbuf2(22-1a)にライト動作を行うと共に、トグルバッファTbuf2(22-1b)のリード動作を行う。
【０００７】
LSI2(11-2)はCPU19-1に対し割り込みを発生し(ステップS8)、遅れてLSI1(11-1)がCPU19-1に対し割り込みを発生すると(ステップS9)、CPU19-1は、LSI1(11-1)にWDMA継続信号を送り(ステップT10)、遅れてLSI2(11-2)にRDMA継続信号を送る(ステップT12)。RDMA継続信号と同時にLSI1(11-1)は、メインメモリ22-1にWDMA1ライト動作信号を送る(ステップT13)。
LSI2(11-2)は、メインメモリ22-1に、RDMA2リード動作信号を送ると(ステップT14)、メインメモリ22-1のトグルバッファTbuf1(22-1a)はライト動作を行い、トグルバッファTbuf2(22-1b)はリード動作を行う。これにより、データの授受が完了する。
【０００８】
シーケンス図からわかるように、CPU19-1はステップT1、T3、T4、T6、T8、T9、T12（２つのトグルバッファを１回ずつリード、ライト繰り返す場合）の7回処理を実行している。
【０００９】
また共通プラットフォームで多くの製品ラインナップを対応する製品開発が主流になっており１つのLSI(Large Scale Integrated：高集積)回路で複数のDMA(Direct Memory Access)が搭載され、LSIも複数搭載されるシステムにおいて、異なるLSIのDMA間でデータ転送を連動させできるだけソフト処理を介在せずに実現する提案がなされている（例えば、特許文献１参照。）。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上述した従来技術は、リード転送側のDMAが、ライトDMA側の状態を確認しながら連動動作する動作であるが、これは常にライト側のメモリ領域確保されていることが前提になる。
【００１１】
しかし、システムに搭載されているメモリ量には上限があり、またコスト面では比較的高価な部品で容量を抑える方向にある。
そのため共有メモリをトグル制御で処理するような場合は、ライトDMAとリードDMAとが交互に共通メモリにアクセスするため有効データを消さないためにライトDMA転送もリード転送の状態を把握する必要がある。
また、確保できる共有メモリのトグルバッファサイズによっては頻繁に割り込みが発生し、状態に応じたソフト処理が必要になり、ソフトが複雑化し負荷が増大する傾向になり、商品形態により複数のソフト処理を使い分けるためメモリ容量も増大する傾向にある。
【００１２】
そこで、本発明の目的は、簡単な構成で、性能劣化を防ぎ、多くの製品ラインアップに対応できる画像形成装置、画像形成装置の制御方法、及びプログラムを提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１記載の発明は、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、異なるLSIのDMA転送について、前記共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御する制御手段と、を備えたことを特徴とする。
【００１４】
請求項２記載の発明は、請求項１記載の発明において、前記制御手段は、個々のLSIの動作状態に応じたDMAの動作速度を共有でアクセスする情報記憶媒体に共有することで、相手側の状態確認する間隔を速度情報から最適化することを特徴とする。
【００１５】
請求項３記載の発明は、請求項１記載の発明において、前記制御手段は、状態情報を各LSIのレジスタで参照する場合、相手から情報書き込み動作が発生したことをトリガー信号により認識し、状態確認動作を減らしパフォーマンス劣化を減らすことを特徴とする。
【００１６】
請求項４記載の発明は、請求項１又は２記載の発明において、前記制御手段は、DMAの起動レジスタに対して別のLSIからもアクセスを可能にし、一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了することを特徴とする。
【００１７】
請求項５記載の発明は、請求項１又は２記載の発明において、前記制御手段は、エラーが発生した場合、動作させているDMAの組合せが識別できるエラー情報をもつことを特徴とする。
【００１８】
請求項６記載の発明は、請求項１から３の何れか一項記載の発明において、ハードで実施するか、ソフトで実施するか選択できることを特徴とする。
【００１９】
請求項７記載の発明は、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御方法であって、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御することを特徴とする。
【００２０】
請求項８記載の発明は、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御プログラムであって、コンピュータに、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作する手順、一定のメモリ容量でデータ転送する手順、を実行させることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、異なるLSIのDMA転送を、共有メモリでトグル制御をする場合、個々のLSIのDMAが自動で連動しながら動作するようにすることで、限られたメモリ容量で効率良くデータ転送することで、性能劣化を防ぎ、またソフト制御の負荷を削減し（簡素化し）、共通プラットフォームで組合せによる多くの製品ラインナップに対応する工数が削減できる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る画像形成装置の一実施の形態を示すブロック図である。
【図２】図２は、図１に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
【図３】本発明に係る画像形成装置の他の実施の形態を示すブロック図である。
【図４】図３に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
【図５】従来の画像形成装置のブロック図である。
【図６】図５に示した画像形成装置の動作を説明するためのシーケンス図である。
【発明を実施するための形態】
【００２３】
次に本発明の実施の形態について図面を参照して説明する。
＜実施形態１＞
図１は、本発明に係る画像形成装置の一実施の形態を示すブロック図であり、図２は、図１に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
尚、図に示すブロックの数は限定されるものではない。また、DMAの接続の一方を外部I/Fに限定するものではなく、画像処理モジュールでも同じである。また、ライトDMA１、リードDMA2を例に説明するがLSIの組合せを限定するもではなく、また転送方向を限定するもでもない。
【００２４】
［構 成］
図１に示す画像形成装置は、スキャナ等の外部I/F1(10-1)、プリンタ等の外部I/F2(10-2)、外部I/FN(10-N)、LSI1(111-1)、LSI2(111-2)、LSIn(111-n)、CPU(Central Processing Unit)19-2、チップセット20-2、及びメインメモリ22-2で構成されている。
【００２５】
LSI1(111-1)は、I/Fコントローラ12-1,18-1、WDMA1(13-1)、トグル制御回路(図ではトグル制御)14-1,17-1、及びRDMA1(16-1)で構成されている。
LSI2(111-2)は、I/Fコントローラ12-2,18-2、WDMA1(13-2)、トグル制御回路14-2,17-2、及びRDMA1(16-2)で構成されている。
LSIn(11-n)は、I/Fコントローラ12-n,18-n、WDMA1(13-n)、トグル制御回路14-n,17-n及びRDMA1(16-n)で構成されている。
【００２６】
メインメモリ22-2は、トグルバッファTbuf1(22-2a),Tbuf2(22-12)からなるメモリ22-2dと、ディスクリプタ22-2cで構成されている。
【００２７】
LSI1(111-1)は、複数のDMAを搭載された集積回路であり、外部I/F1(10-1)から入力されたデータ（スキャナデータ）は、I/Fコントローラ１(12-1)を介してビデオ入力用WDMA1(13-1)に転送される。トグル制御回路(14-1,17-1)は、DMAがトグル制御動作を選択するレジスタを持っており、トグル制御設定されている。LSI2(111-2)も同様に複数のDMAを搭載された集積回路であり、LSI1(111-1)のWDMA1(13-1)と連動動作する場合は、外部の共有メインメモリからデータをビデオ出力用RDMA2(16-2)でリード動作により読み出し、I/Fコントローラ2(18-2)を介して外部I/F2（プリンタ）10-2に出力される。このときLSI1(111-1)と同様にトグル制御設定されている。
【００２８】
［動 作］
図２のシーケンス図中に示すCPU(19-2)は、ステップT1、T2でそれぞれのDMAの起動を行う。
各DMA(13-1,17-1)は共通のメインメモリ22-2上に用意されたディスクリプタ22-2cをリードする。
ディスクリプタ22-2cには、トグルバッファとして動作するTbuf1(22-2a)、Tbuf2(22-2b)のスタートアドレス、サイズ、初期のW状態、R状態、W速度、及びR速度が設定されている。W可能状態、R不可能状態を示している。
【００２９】
LSI1(111-1)のWDMA1(13-1)はTbuf1(22-2a)の領域にデータライト動作を開始する（ステップT3）。
このとき、RDMA2(16-2)は待ち状態になっている。WDMA1(13-1)がいつトグルしてTbuf2(22-2b)に移行するかRDMA2(16-2)側のLSIは分からないので、状態情報を確認することになる。また、トグル制御回路14-1,17-1は、速度情報でWDMA1(13-1)とRDMA2(16-2)との速度差から、状態確認していく間隔（CLK数、ライン数など）が決定され情報領域のリード動作を行う。このリード動作により割り込みなしで、別の外部制御信号を増やさずに極力少ないアクセス数で相手側の状態を確認できるようになる（ステップT4、T5）。
【００３０】
WDMA1(13-1)がTbuf1(22-2a)に転送し終えると、ライト終了情報を自動で書き戻しに行く。このときLSI1(111-1)のその他のI/Fコントローラ12-1,18-1やDMA13-1,16-1の動作状態によりW速度が変動している場合には同時にW速度情報を変更する。
【００３１】
次にWDMA1(13-1)は、すぐに状態確認のためデータリード動作を行いトグルバッファTbuf2(22-2b)の状態を確認し（ステップT6）、RDMA1(16-1)がリード状態でないことを確認するとすぐにライト動作に進む(ステップT7)。
RDMA2(16-2)は、トグルバッファTbuf1(22-2a)の終了情報を確認するとリード動作を開始する（ステップT8）。
RDMA2は、トグルバッファTbuf1(22-2a)のデータ読み出しが完了すると、WDMA1(13-1)と同様にリード終了情報と、LSI2(111-2)の動作状態によるR速度変化があれば変更を行う。RDMA2(16-2)はトグルバッファTbuf1(22-2a)の時と同様にステップT9、T10でトグルバッファTbuf2(22-2b)の状態を確認しにいく。このときは最新の速度情報により間隔が変更されている。
【００３２】
WDMA1(13-1)によるトグルバッファTbuf2(22-2b)へのライト動作が終了すると同様の動作を行う(ステップT11〜T13)。
RDAM2(16-2)はトグルバッファTbfu2(22-2b)のW終了を確認するとリード動作を開始する。WDMA1(13-1)はトグルバッファTbuf1(22-2a)にトグルするためRDAM2(16-2)の動作確認のリード動作をし、もしR動作が完了してなければWAIT状態になる。この状態を繰り返し、最終のRDMA2(16-2)が完了すると完了割り込みを発生し、転送完了を知らせる。ソフトウェアの介在は最初の各DMAの起動のみになる。
【００３３】
＜実施形態２＞
図３は、本発明に係る画像形成装置の他の実施の形態を示すブロック図であり、図４は、図３に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
図３に示した実施の形態の図１に示した実施の形態との相違点は、LSI1(112-1)、LSI2(112-2)内に情報レジスタ15-1,15-2を設け、チップセット20-3内にI/Fスイッチ回路21-3を設けた点である。外部I/FNは省略されている。
【００３４】
CPUセット(チップセット20-3)側にI/Fをスイッチで接続できるスイッチング機能を有するI/Fスイッチ回路21-3が搭載されている場合、各LSI112-1,112-2間でデータの読み書きが可能になる。
【００３５】
図４のシーケンス図中に示すCPU(19-3)は、ステップT1、T2でそれぞれのDMA13-1,13-2,16-1,16-2の起動を行う。
LSI1(112-1)は、メインメモリ22-3に対し、WDMA1ライト動作信号を送ると(ステップT3)、メインメモリ22-3はトグルバッファTbuf1(22-3a)のライト動作を行う。
各LSI112-1,112-2に情報レジスタ15-1,15-2を持たせメインメモリ22-3に情報を書き込むのではなく、相手のLSIの情報レジスタにライト動作させる（ステップT4）。
LSI2(112-2)は、メインメモリ22-3に対してRDMA2(16-2)のリード動作信号を送る(ステップT5)。
LSI2(112-2)は、直接、LSI1(112-1)からアクションがかかり、情報変化があったことを認識できるため、相手の動作を周期的に確認する必要がなくなる。またLSI2(112-2)は、相手の情報レジスタ15-1を確認することも可能なため、初期スタートではWDMA1(13-1)はLSI2(112-2)の情報を確認する（RDMA2(16-2)が動作していない場合、アクションが起こらないため）（ステップT6)。
【００３６】
同様にRDMA2(16-2)の動作が完了すると、LSI1(112-1)の情報レジスタで情報書き込みを行う。この動作を繰り返し、２つのLSI112-1,112-2のDMA13-1,13-2,16-1,16-2を連動しながら動作させる(ステップT7〜T13)。
【００３７】
＜実施形態３＞
実施形態１、２において、強制終了情報を追加し、いずれか一方にソフトウェアから強制終了が実施されると、情報変化の書き込みを実施する。情報変化の認識をすると強制終了があるか否かを確認し、強制終了があれば動作しているDMAに対して強制終了を行う。一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了できるようになる。
【００３８】
＜実施形態４＞
実施形態１〜３において、エラーが発生した場合に、商品形態により連動動作の組合せがことなり一律ではないため解析するには個々のLSIの状態を全て確認しながら進める必要があり効率が悪くなる。
そこで共有するメインメモリの情報にエラー情報を追加し、各LSIからエラー情報をライトすることで、多種多様な組合せが可能なシステムにおいて、エラー情報が分散していないため初期解析の時間が短縮でき効率よく対応できるようになることができるようになる。
【００３９】
＜実施形態５＞
実施形態１〜４において、製品形態により特別な処理が要求されることがある。
そこでハードウェアで自動動作するか、ソフトウェア処理で実施するかを選択できるようにすることで、特別な対応をソフト処理できるようにすることで製品の個別対応も可能になる。
ここで、「特別な処理」とは、ソフトウェアが動作タイミングを知りたいため、割り込み発生させる場合を意味する。
また、ここにいう「ソフトウェア処理」とは図６に示したシーケンス図に示した処理を意味する。
【００４０】
＜作用効果＞
本実施形態によれば、異なるLSIのDMA転送を、共有メモリでトグル制御をする場合、個々のLSIのDMAが自動で連動しながら動作するようにし、限られたメモリ容量で効率良くデータ転送することで、性能劣化を防ぎ、またソフト制御の負荷を削減し（簡素化）、共通プラットフォームで組合せによる多くの製品ラインナップに対応する工数が削減できる。
【００４１】
また、本実施形態によれば、個々のLSIの動作状態に応じたDMAの動作速度を共有でアクセスする情報記憶媒体に共有し、相手側の状態確認する間隔を速度情報から最適化することで、効率良く動作することができパフォーマンス劣化を防ぐことができる。
【００４２】
また、本実施形態によれば、CPUセット側がI/Fスイッチ機能を有し、各LSIのレジスタに状態情報を持つ場合、相手から情報書き込み動作が発生したことをトリガーにすることにより状態変化があったことを認識し、状態確認動作を減らしパフォーマンス劣化を減らすことができる。
【００４３】
また、本実施形態によれば、DMAの起動レジスタに対して別のLSIからもアクセスを可能にし、一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了できるようになる。
【００４４】
また、本実施形態によれば、エラーが発生した場合に、商品形態により連動動作の組合せがことなり一律ではないため解析するには個々のLSIの状態を全て確認しながら進める必要があり効率が悪くなる。
そこで共有するメインメモリの情報にエラー情報を追加し、各LSIからエラー情報をライトすることで、多種多様な組合せが可能なシステムにおいて、エラー情報が分散していないため初期解析の時間が短縮でき効率よく対応できるようになることができるようになる。
【００４５】
また、本実施形態によれば、ハードウェアで自動動作するか、ソフトウェア処理で実施するかを選択できるようにすることで、特別な対応をソフトウェア処理ができるようにすることで製品の個別対応も可能になる。
【００４６】
＜プログラム＞
以上で説明した本発明にかかる画像形成装置は、コンピュータで処理を実行させるプログラムによって実現されている。コンピュータとしては、例えばマイクロプロセッサなどの汎用的なものが挙げられるが、本発明はこれに限定されるものではない。よって、一例として、プログラムにより本発明を実現する場合の説明を以下で行う。
【００４７】
例えば、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御プログラムであって、
コンピュータに、
異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作する手順、
一定のメモリ容量でデータ転送する手順、を実行させるプログラムが挙げられる。
【００４８】
これにより、プログラムが実行可能なコンピュータ環境さえあれば、どこにおいても本発明にかかる画像形成装置を実現することができる。
このようなプログラムは、コンピュータに読み取り可能な記憶媒体に記憶されていてもよい。
【００４９】
＜記憶媒体＞
ここで、記憶媒体としては、例えば、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（CD Recordable）、ＤＶＤ（Digital Versatile Disk）などのコンピュータで読み取り可能な記憶媒体、フラッシュメモリ、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＦｅＲＡＭ（強誘電体メモリ）等の半導体メモリやＨＤＤ（Hard Disc Drive）が挙げられる。
【００５０】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【符号の説明】
【００５１】
１０−１、１０−２、１０−ｎ 外部Ｉ／Ｆ
１２−１ Ｉ／Ｆコントローラ１
１２−２ Ｉ／Ｆコントローラ２
１２−ｎ Ｉ／Ｆコントローラｎ
１３−１ ＷＤＭＡ１
１３−２ ＷＤＭＡ２
１３−ｎ ＷＤＭＡｎ
１４−１、１４−２、１４−ｎ、１７−１、１７−２、１７−ｎ トグル制御部
１５−１、１５−２ 情報レジスタ
１６−１ ＷＤＭＡ１
１６−２ ＷＤＭＡ２
１６−ｎ ＷＤＭＡｎ
１８−１、１８−２、１８−ｎ Ｉ／Ｆコントローラ
１９−１、１９−２、１９−３ ＣＰＵ
２０−１、２０−２、２０−３ チップセット
２２−１、２２−２、２２−３ メインメモリ
２２−１ａ、２２−２ａ、２２−３ａ トグルバッファＴｂｕｆ１
２２−１ｂ、２２−２ｂ、２２−３ｂ トグルバッファＴｂｕｆ２
２２−１ｃ、２２−１ｃ、２２−３ｃ ディスクリプタ
【先行技術文献】
【特許文献】
【００５２】
【特許文献１】特開２００９−０２５８９６号公報
【技術分野】
【０００１】
本発明は、画像形成装置、画像形成装置の制御方法、及びプログラムに関する。
【背景技術】
【０００２】
近年、コピー機、プリンタ、FaxなどのMFP(Multi Function Printer：複合機)の画像形成装置では、多くのI/F(Inter Face)を含むコントローラ回路で形成されており、画像転送のパスは用途に応じて多種多様になっている。
【０００３】
データの転送を、固有のI/F（USB(Universal Serial Bus)、ネットワーク、SATA(Serial ATA)、SDカード、スキャナ、プリンタなど）の動作制約に合わせてデータ転送の工夫などされている。
【０００４】
図５は、従来の画像形成装置のブロック図であり、図６は、図５に示した画像形成装置の動作を説明するためのシーケンス図である。
図５に示す画像形成装置は、スキャナ等の外部I/F1(10-1)、プリンタ等の外部I/F2(10-2)、外部I/FN(10-N)、LSI1(11-1)、LSI2(11-2)、LSIn(11-n)、CPU(Central Processing Unit)19-1、チップセット20-1、及びメインメモリ22-1で構成されている。
【０００５】
LSI1(11-1)は、I/Fコントローラ12-1,18-1、WDMA1(13-1)、及びRDMA1(16-1)で構成されている。
LSI2(11-2)は、I/Fコントローラ12-2,18-2、WDMA1(13-2)、及びRDMA1(16-2)で構成されている。
LSIn(11-n)は、I/Fコントローラ12-n,18-n、WDMA1(13-n)、及びRDMA1(16-n)で構成されている。
メインメモリ22-1は、トグルバッファTbuf1(22-1a),Tbuf2(22-1b)からなるメモリ22-1d及びディスクリプタ22-1cで構成されている。
【０００６】
図６に示すように、CPU19-1は、LSI1(11-1)にWDMA起動信号を送ると(ステップT1)、LSI1(11-1)は、メインメモリ22-1にWDMAライト動作信号を送る(ステップT2)。メインメモリ22-1のうちのトグルバッファTbuf1(22-1a)はデータライト動作Wを行う。
LSI1(11-1)は、CPU19-1に対して割り込みを発生させると(ステップT3)、CPU19-1はLSI1(11-1)にWDMA継続信号を送る(ステップT4)。
LSI1(11-1)はメインメモリ22-1にWDMA1ライト動作信号を送り(ステップT5)、CPU19-1はLSI2(11-2)にRDMA起動信号を送る(ステップT6)。
LSI2(11-2)はメインメモリ22-1にRDMA2リード動作信号を送る(ステップT7)。
メインメモリ22-1は、トグルバッファTbuf2(22-1a)にライト動作を行うと共に、トグルバッファTbuf2(22-1b)のリード動作を行う。
【０００７】
LSI2(11-2)はCPU19-1に対し割り込みを発生し(ステップS8)、遅れてLSI1(11-1)がCPU19-1に対し割り込みを発生すると(ステップS9)、CPU19-1は、LSI1(11-1)にWDMA継続信号を送り(ステップT10)、遅れてLSI2(11-2)にRDMA継続信号を送る(ステップT12)。RDMA継続信号と同時にLSI1(11-1)は、メインメモリ22-1にWDMA1ライト動作信号を送る(ステップT13)。
LSI2(11-2)は、メインメモリ22-1に、RDMA2リード動作信号を送ると(ステップT14)、メインメモリ22-1のトグルバッファTbuf1(22-1a)はライト動作を行い、トグルバッファTbuf2(22-1b)はリード動作を行う。これにより、データの授受が完了する。
【０００８】
シーケンス図からわかるように、CPU19-1はステップT1、T3、T4、T6、T8、T9、T12（２つのトグルバッファを１回ずつリード、ライト繰り返す場合）の7回処理を実行している。
【０００９】
また共通プラットフォームで多くの製品ラインナップを対応する製品開発が主流になっており１つのLSI(Large Scale Integrated：高集積)回路で複数のDMA(Direct Memory Access)が搭載され、LSIも複数搭載されるシステムにおいて、異なるLSIのDMA間でデータ転送を連動させできるだけソフト処理を介在せずに実現する提案がなされている（例えば、特許文献１参照。）。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上述した従来技術は、リード転送側のDMAが、ライトDMA側の状態を確認しながら連動動作する動作であるが、これは常にライト側のメモリ領域確保されていることが前提になる。
【００１１】
しかし、システムに搭載されているメモリ量には上限があり、またコスト面では比較的高価な部品で容量を抑える方向にある。
そのため共有メモリをトグル制御で処理するような場合は、ライトDMAとリードDMAとが交互に共通メモリにアクセスするため有効データを消さないためにライトDMA転送もリード転送の状態を把握する必要がある。
また、確保できる共有メモリのトグルバッファサイズによっては頻繁に割り込みが発生し、状態に応じたソフト処理が必要になり、ソフトが複雑化し負荷が増大する傾向になり、商品形態により複数のソフト処理を使い分けるためメモリ容量も増大する傾向にある。
【００１２】
そこで、本発明の目的は、簡単な構成で、性能劣化を防ぎ、多くの製品ラインアップに対応できる画像形成装置、画像形成装置の制御方法、及びプログラムを提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１記載の発明は、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、異なるLSIのDMA転送について、前記共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御する制御手段と、を備えたことを特徴とする。
【００１４】
請求項２記載の発明は、請求項１記載の発明において、前記制御手段は、個々のLSIの動作状態に応じたDMAの動作速度を共有でアクセスする情報記憶媒体に共有することで、相手側の状態確認する間隔を速度情報から最適化することを特徴とする。
【００１５】
請求項３記載の発明は、請求項１記載の発明において、前記制御手段は、状態情報を各LSIのレジスタで参照する場合、相手から情報書き込み動作が発生したことをトリガー信号により認識し、状態確認動作を減らしパフォーマンス劣化を減らすことを特徴とする。
【００１６】
請求項４記載の発明は、請求項１又は２記載の発明において、前記制御手段は、DMAの起動レジスタに対して別のLSIからもアクセスを可能にし、一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了することを特徴とする。
【００１７】
請求項５記載の発明は、請求項１又は２記載の発明において、前記制御手段は、エラーが発生した場合、動作させているDMAの組合せが識別できるエラー情報をもつことを特徴とする。
【００１８】
請求項６記載の発明は、請求項１から３の何れか一項記載の発明において、ハードで実施するか、ソフトで実施するか選択できることを特徴とする。
【００１９】
請求項７記載の発明は、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御方法であって、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御することを特徴とする。
【００２０】
請求項８記載の発明は、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御プログラムであって、コンピュータに、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作する手順、一定のメモリ容量でデータ転送する手順、を実行させることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、異なるLSIのDMA転送を、共有メモリでトグル制御をする場合、個々のLSIのDMAが自動で連動しながら動作するようにすることで、限られたメモリ容量で効率良くデータ転送することで、性能劣化を防ぎ、またソフト制御の負荷を削減し（簡素化し）、共通プラットフォームで組合せによる多くの製品ラインナップに対応する工数が削減できる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る画像形成装置の一実施の形態を示すブロック図である。
【図２】図２は、図１に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
【図３】本発明に係る画像形成装置の他の実施の形態を示すブロック図である。
【図４】図３に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
【図５】従来の画像形成装置のブロック図である。
【図６】図５に示した画像形成装置の動作を説明するためのシーケンス図である。
【発明を実施するための形態】
【００２３】
次に本発明の実施の形態について図面を参照して説明する。
＜実施形態１＞
図１は、本発明に係る画像形成装置の一実施の形態を示すブロック図であり、図２は、図１に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
尚、図に示すブロックの数は限定されるものではない。また、DMAの接続の一方を外部I/Fに限定するものではなく、画像処理モジュールでも同じである。また、ライトDMA１、リードDMA2を例に説明するがLSIの組合せを限定するもではなく、また転送方向を限定するもでもない。
【００２４】
［構 成］
図１に示す画像形成装置は、スキャナ等の外部I/F1(10-1)、プリンタ等の外部I/F2(10-2)、外部I/FN(10-N)、LSI1(111-1)、LSI2(111-2)、LSIn(111-n)、CPU(Central Processing Unit)19-2、チップセット20-2、及びメインメモリ22-2で構成されている。
【００２５】
LSI1(111-1)は、I/Fコントローラ12-1,18-1、WDMA1(13-1)、トグル制御回路(図ではトグル制御)14-1,17-1、及びRDMA1(16-1)で構成されている。
LSI2(111-2)は、I/Fコントローラ12-2,18-2、WDMA1(13-2)、トグル制御回路14-2,17-2、及びRDMA1(16-2)で構成されている。
LSIn(11-n)は、I/Fコントローラ12-n,18-n、WDMA1(13-n)、トグル制御回路14-n,17-n及びRDMA1(16-n)で構成されている。
【００２６】
メインメモリ22-2は、トグルバッファTbuf1(22-2a),Tbuf2(22-12)からなるメモリ22-2dと、ディスクリプタ22-2cで構成されている。
【００２７】
LSI1(111-1)は、複数のDMAを搭載された集積回路であり、外部I/F1(10-1)から入力されたデータ（スキャナデータ）は、I/Fコントローラ１(12-1)を介してビデオ入力用WDMA1(13-1)に転送される。トグル制御回路(14-1,17-1)は、DMAがトグル制御動作を選択するレジスタを持っており、トグル制御設定されている。LSI2(111-2)も同様に複数のDMAを搭載された集積回路であり、LSI1(111-1)のWDMA1(13-1)と連動動作する場合は、外部の共有メインメモリからデータをビデオ出力用RDMA2(16-2)でリード動作により読み出し、I/Fコントローラ2(18-2)を介して外部I/F2（プリンタ）10-2に出力される。このときLSI1(111-1)と同様にトグル制御設定されている。
【００２８】
［動 作］
図２のシーケンス図中に示すCPU(19-2)は、ステップT1、T2でそれぞれのDMAの起動を行う。
各DMA(13-1,17-1)は共通のメインメモリ22-2上に用意されたディスクリプタ22-2cをリードする。
ディスクリプタ22-2cには、トグルバッファとして動作するTbuf1(22-2a)、Tbuf2(22-2b)のスタートアドレス、サイズ、初期のW状態、R状態、W速度、及びR速度が設定されている。W可能状態、R不可能状態を示している。
【００２９】
LSI1(111-1)のWDMA1(13-1)はTbuf1(22-2a)の領域にデータライト動作を開始する（ステップT3）。
このとき、RDMA2(16-2)は待ち状態になっている。WDMA1(13-1)がいつトグルしてTbuf2(22-2b)に移行するかRDMA2(16-2)側のLSIは分からないので、状態情報を確認することになる。また、トグル制御回路14-1,17-1は、速度情報でWDMA1(13-1)とRDMA2(16-2)との速度差から、状態確認していく間隔（CLK数、ライン数など）が決定され情報領域のリード動作を行う。このリード動作により割り込みなしで、別の外部制御信号を増やさずに極力少ないアクセス数で相手側の状態を確認できるようになる（ステップT4、T5）。
【００３０】
WDMA1(13-1)がTbuf1(22-2a)に転送し終えると、ライト終了情報を自動で書き戻しに行く。このときLSI1(111-1)のその他のI/Fコントローラ12-1,18-1やDMA13-1,16-1の動作状態によりW速度が変動している場合には同時にW速度情報を変更する。
【００３１】
次にWDMA1(13-1)は、すぐに状態確認のためデータリード動作を行いトグルバッファTbuf2(22-2b)の状態を確認し（ステップT6）、RDMA1(16-1)がリード状態でないことを確認するとすぐにライト動作に進む(ステップT7)。
RDMA2(16-2)は、トグルバッファTbuf1(22-2a)の終了情報を確認するとリード動作を開始する（ステップT8）。
RDMA2は、トグルバッファTbuf1(22-2a)のデータ読み出しが完了すると、WDMA1(13-1)と同様にリード終了情報と、LSI2(111-2)の動作状態によるR速度変化があれば変更を行う。RDMA2(16-2)はトグルバッファTbuf1(22-2a)の時と同様にステップT9、T10でトグルバッファTbuf2(22-2b)の状態を確認しにいく。このときは最新の速度情報により間隔が変更されている。
【００３２】
WDMA1(13-1)によるトグルバッファTbuf2(22-2b)へのライト動作が終了すると同様の動作を行う(ステップT11〜T13)。
RDAM2(16-2)はトグルバッファTbfu2(22-2b)のW終了を確認するとリード動作を開始する。WDMA1(13-1)はトグルバッファTbuf1(22-2a)にトグルするためRDAM2(16-2)の動作確認のリード動作をし、もしR動作が完了してなければWAIT状態になる。この状態を繰り返し、最終のRDMA2(16-2)が完了すると完了割り込みを発生し、転送完了を知らせる。ソフトウェアの介在は最初の各DMAの起動のみになる。
【００３３】
＜実施形態２＞
図３は、本発明に係る画像形成装置の他の実施の形態を示すブロック図であり、図４は、図３に示した画像形成装置の動作を説明するためのシーケンス図の一例である。
図３に示した実施の形態の図１に示した実施の形態との相違点は、LSI1(112-1)、LSI2(112-2)内に情報レジスタ15-1,15-2を設け、チップセット20-3内にI/Fスイッチ回路21-3を設けた点である。外部I/FNは省略されている。
【００３４】
CPUセット(チップセット20-3)側にI/Fをスイッチで接続できるスイッチング機能を有するI/Fスイッチ回路21-3が搭載されている場合、各LSI112-1,112-2間でデータの読み書きが可能になる。
【００３５】
図４のシーケンス図中に示すCPU(19-3)は、ステップT1、T2でそれぞれのDMA13-1,13-2,16-1,16-2の起動を行う。
LSI1(112-1)は、メインメモリ22-3に対し、WDMA1ライト動作信号を送ると(ステップT3)、メインメモリ22-3はトグルバッファTbuf1(22-3a)のライト動作を行う。
各LSI112-1,112-2に情報レジスタ15-1,15-2を持たせメインメモリ22-3に情報を書き込むのではなく、相手のLSIの情報レジスタにライト動作させる（ステップT4）。
LSI2(112-2)は、メインメモリ22-3に対してRDMA2(16-2)のリード動作信号を送る(ステップT5)。
LSI2(112-2)は、直接、LSI1(112-1)からアクションがかかり、情報変化があったことを認識できるため、相手の動作を周期的に確認する必要がなくなる。またLSI2(112-2)は、相手の情報レジスタ15-1を確認することも可能なため、初期スタートではWDMA1(13-1)はLSI2(112-2)の情報を確認する（RDMA2(16-2)が動作していない場合、アクションが起こらないため）（ステップT6)。
【００３６】
同様にRDMA2(16-2)の動作が完了すると、LSI1(112-1)の情報レジスタで情報書き込みを行う。この動作を繰り返し、２つのLSI112-1,112-2のDMA13-1,13-2,16-1,16-2を連動しながら動作させる(ステップT7〜T13)。
【００３７】
＜実施形態３＞
実施形態１、２において、強制終了情報を追加し、いずれか一方にソフトウェアから強制終了が実施されると、情報変化の書き込みを実施する。情報変化の認識をすると強制終了があるか否かを確認し、強制終了があれば動作しているDMAに対して強制終了を行う。一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了できるようになる。
【００３８】
＜実施形態４＞
実施形態１〜３において、エラーが発生した場合に、商品形態により連動動作の組合せがことなり一律ではないため解析するには個々のLSIの状態を全て確認しながら進める必要があり効率が悪くなる。
そこで共有するメインメモリの情報にエラー情報を追加し、各LSIからエラー情報をライトすることで、多種多様な組合せが可能なシステムにおいて、エラー情報が分散していないため初期解析の時間が短縮でき効率よく対応できるようになることができるようになる。
【００３９】
＜実施形態５＞
実施形態１〜４において、製品形態により特別な処理が要求されることがある。
そこでハードウェアで自動動作するか、ソフトウェア処理で実施するかを選択できるようにすることで、特別な対応をソフト処理できるようにすることで製品の個別対応も可能になる。
ここで、「特別な処理」とは、ソフトウェアが動作タイミングを知りたいため、割り込み発生させる場合を意味する。
また、ここにいう「ソフトウェア処理」とは図６に示したシーケンス図に示した処理を意味する。
【００４０】
＜作用効果＞
本実施形態によれば、異なるLSIのDMA転送を、共有メモリでトグル制御をする場合、個々のLSIのDMAが自動で連動しながら動作するようにし、限られたメモリ容量で効率良くデータ転送することで、性能劣化を防ぎ、またソフト制御の負荷を削減し（簡素化）、共通プラットフォームで組合せによる多くの製品ラインナップに対応する工数が削減できる。
【００４１】
また、本実施形態によれば、個々のLSIの動作状態に応じたDMAの動作速度を共有でアクセスする情報記憶媒体に共有し、相手側の状態確認する間隔を速度情報から最適化することで、効率良く動作することができパフォーマンス劣化を防ぐことができる。
【００４２】
また、本実施形態によれば、CPUセット側がI/Fスイッチ機能を有し、各LSIのレジスタに状態情報を持つ場合、相手から情報書き込み動作が発生したことをトリガーにすることにより状態変化があったことを認識し、状態確認動作を減らしパフォーマンス劣化を減らすことができる。
【００４３】
また、本実施形態によれば、DMAの起動レジスタに対して別のLSIからもアクセスを可能にし、一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了できるようになる。
【００４４】
また、本実施形態によれば、エラーが発生した場合に、商品形態により連動動作の組合せがことなり一律ではないため解析するには個々のLSIの状態を全て確認しながら進める必要があり効率が悪くなる。
そこで共有するメインメモリの情報にエラー情報を追加し、各LSIからエラー情報をライトすることで、多種多様な組合せが可能なシステムにおいて、エラー情報が分散していないため初期解析の時間が短縮でき効率よく対応できるようになることができるようになる。
【００４５】
また、本実施形態によれば、ハードウェアで自動動作するか、ソフトウェア処理で実施するかを選択できるようにすることで、特別な対応をソフトウェア処理ができるようにすることで製品の個別対応も可能になる。
【００４６】
＜プログラム＞
以上で説明した本発明にかかる画像形成装置は、コンピュータで処理を実行させるプログラムによって実現されている。コンピュータとしては、例えばマイクロプロセッサなどの汎用的なものが挙げられるが、本発明はこれに限定されるものではない。よって、一例として、プログラムにより本発明を実現する場合の説明を以下で行う。
【００４７】
例えば、少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御プログラムであって、
コンピュータに、
異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作する手順、
一定のメモリ容量でデータ転送する手順、を実行させるプログラムが挙げられる。
【００４８】
これにより、プログラムが実行可能なコンピュータ環境さえあれば、どこにおいても本発明にかかる画像形成装置を実現することができる。
このようなプログラムは、コンピュータに読み取り可能な記憶媒体に記憶されていてもよい。
【００４９】
＜記憶媒体＞
ここで、記憶媒体としては、例えば、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（CD Recordable）、ＤＶＤ（Digital Versatile Disk）などのコンピュータで読み取り可能な記憶媒体、フラッシュメモリ、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＦｅＲＡＭ（強誘電体メモリ）等の半導体メモリやＨＤＤ（Hard Disc Drive）が挙げられる。
【００５０】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【符号の説明】
【００５１】
１０−１、１０−２、１０−ｎ 外部Ｉ／Ｆ
１２−１ Ｉ／Ｆコントローラ１
１２−２ Ｉ／Ｆコントローラ２
１２−ｎ Ｉ／Ｆコントローラｎ
１３−１ ＷＤＭＡ１
１３−２ ＷＤＭＡ２
１３−ｎ ＷＤＭＡｎ
１４−１、１４−２、１４−ｎ、１７−１、１７−２、１７−ｎ トグル制御部
１５−１、１５−２ 情報レジスタ
１６−１ ＷＤＭＡ１
１６−２ ＷＤＭＡ２
１６−ｎ ＷＤＭＡｎ
１８−１、１８−２、１８−ｎ Ｉ／Ｆコントローラ
１９−１、１９−２、１９−３ ＣＰＵ
２０−１、２０−２、２０−３ チップセット
２２−１、２２−２、２２−３ メインメモリ
２２−１ａ、２２−２ａ、２２−３ａ トグルバッファＴｂｕｆ１
２２−１ｂ、２２−２ｂ、２２−３ｂ トグルバッファＴｂｕｆ２
２２−１ｃ、２２−１ｃ、２２−３ｃ ディスクリプタ
【先行技術文献】
【特許文献】
【００５２】
【特許文献１】特開２００９−０２５８９６号公報
【特許請求の範囲】
【請求項１】
少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、
前記DMAがアクセスするための共有メモリと、
異なるLSIのDMA転送について、前記共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御する制御手段と、
を備えたことを特徴とする画像形成装置。
【請求項２】
前記制御手段は、個々のLSIの動作状態に応じたDMAの動作速度を共有でアクセスする情報記憶媒体に共有することで、相手側の状態確認する間隔を速度情報から最適化することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記制御手段は、状態情報を各LSIのレジスタで参照する場合、相手から情報書き込み動作が発生したことをトリガー信号により認識し、状態確認動作を減らしパフォーマンス劣化を減らすことを特徴とする請求項１記載の画像形成装置。
【請求項４】
前記制御手段は、DMAの起動レジスタに対して別のLSIからもアクセスを可能にし、一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了することを特徴とする請求項１又は２記載の画像形成装置。
【請求項５】
前記制御手段は、エラーが発生した場合、動作させているDMAの組合せが識別できるエラー情報をもつことを特徴とする請求項１又は２記載の画像形成装置。
【請求項６】
ハードで実施するか、ソフトで実施するか選択できることを特徴とする請求項１から３の何れか一項記載の画像形成装置。
【請求項７】
少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御方法であって、
異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御することを特徴とする画像形成装置の制御方法。
【請求項８】
少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御プログラムであって、
コンピュータに、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作する手順、
一定のメモリ容量でデータ転送する手順、
を実行させることを特徴とするプログラム。
【請求項１】
少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、
前記DMAがアクセスするための共有メモリと、
異なるLSIのDMA転送について、前記共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御する制御手段と、
を備えたことを特徴とする画像形成装置。
【請求項２】
前記制御手段は、個々のLSIの動作状態に応じたDMAの動作速度を共有でアクセスする情報記憶媒体に共有することで、相手側の状態確認する間隔を速度情報から最適化することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記制御手段は、状態情報を各LSIのレジスタで参照する場合、相手から情報書き込み動作が発生したことをトリガー信号により認識し、状態確認動作を減らしパフォーマンス劣化を減らすことを特徴とする請求項１記載の画像形成装置。
【請求項４】
前記制御手段は、DMAの起動レジスタに対して別のLSIからもアクセスを可能にし、一方のDMAが強制終了された場合に自動で、相手のDMAを強制終了することを特徴とする請求項１又は２記載の画像形成装置。
【請求項５】
前記制御手段は、エラーが発生した場合、動作させているDMAの組合せが識別できるエラー情報をもつことを特徴とする請求項１又は２記載の画像形成装置。
【請求項６】
ハードで実施するか、ソフトで実施するか選択できることを特徴とする請求項１から３の何れか一項記載の画像形成装置。
【請求項７】
少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御方法であって、
異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作すると共に、一定のメモリ容量でデータ転送するように制御することを特徴とする画像形成装置の制御方法。
【請求項８】
少なくともビデオデータ入力手段及びビデオデータ出力手段にそれぞれ接続され、複数のDMA及び複数のI/Fコントローラを有する複数のLSIと、前記DMAがアクセスするための共有メモリと、を有する画像形成装置の制御プログラムであって、
コンピュータに、異なるLSIのDMA転送について、共有メモリを交互に切り替えながら使用するトグル制御を行う際に、個々のLSIのDMAが自動で連動しながら動作する手順、
一定のメモリ容量でデータ転送する手順、
を実行させることを特徴とするプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−６６５２４（Ｐ２０１１−６６５２４Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１３４８０（Ｐ２００９−２１３４８０）
【出願日】平成２１年９月１５日（２００９．９．１５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１５日（２００９．９．１５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]