画像表示装置
【課題】高精細で高い画質の画像表示装置を実現する。
【解決手段】それぞれ自発光素子を有する複数の画素を有し、前記各画素は、入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、前記セレクトスイッチ素子のゲート電極は、第１の水平アドレス選択回路と第２の水平アドレス回路に接続されている。
【解決手段】それぞれ自発光素子を有する複数の画素を有し、前記各画素は、入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、前記セレクトスイッチ素子のゲート電極は、第１の水平アドレス選択回路と第２の水平アドレス回路に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子などを用いた画像表示装置に係り、特に、低電圧化、高精細化において高画質表示の可能な画像表示装置に関する。
【背景技術】
【０００２】
従来表示装置の主流であったＣＲＴに代わり、近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Oganic Light Emitting Diode）を用いた有機ＥＬ表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機ＥＬ表示装置では、各画素毎に、有機ＥＬ素子を駆動する駆動トランジスタを有すが、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きいと、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなる。
一般に、有機ＥＬ素子を駆動する駆動トランジスタは、薄膜トランジスタで構成されるが、この薄膜トランジスタは、閾値電圧Ｖｔｈのバラツキが大きい。
そのため、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きくなり、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなるという問題点がある。
そこで、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルすることが必要となる。
なお、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルするようにした画像表示装置は、例えば、下記非特許文献１、特許文献１〜特許文献４に記載されている。
【０００３】
図１２Ａは、従来の有機ＥＬ表示装置の１画素の一例の等価回路を示す回路図である。
図１２Ｂは、図１２Ａに示す１画素の動作を説明するための図である。
図１２Ａに示す画素は、電圧プログラム方式で最も一般的な画素である。図１２Ａに示す画素１には、信号線１２、リセット線７、セレクトスイッチ線Ｙ、点灯スイッチ線２１、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられる。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｐ型薄膜トランジスタで構成される点灯スイッチ素子２０と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、第２保持容量素子３０が接続され、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｐ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、第１保持容量素子３と、ｐ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図１２Ａに示す画素１を有する有機ＥＬ表示装置では、１フレーム期間内に、書込期間と発光期間とを有し、書込期間に画素１に画像電圧を書き込み、発光期間に点灯して表示を行う。画像電圧の書き込みは、１表示ライン単位、即ち、リセット線７毎に行なわれる。
【０００４】
以下、各期間の動作について説明する。
先ず、書込期間では、図１２Ｂに示すように、時刻ｔ１から時刻ｔ２の期間に、リセットスイッチ素子５と点灯スイッチ素子２０とがオンとなり、これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子３に記憶されていた駆動ＴＦＴ４のゲート電極の電圧はクリアされる。
次に、時刻Ｔ２で、点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、第１保持容量素子３の一端でもある、駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされる。
なお、期間ｔｃ内に、信号線１２には、一定電圧（リファレンス電圧）が供給され、また、期間ｔｃ内には、セレクトスイッチ素子３２がオンとされる。したがって、第１保持容量素子３の他端には、信号線１２から、一定電圧（リファレンス電圧）が入力されている。
次に、時刻ｔ３で、リセットスイッチ素子５がオフとなる。その後、データ送信期間内に、信号線１２にアナログ画像電圧を供給し、第１保持容量素子３の他端に画像電圧を入力する。
発光期間においては、リセットスイッチ素子５とセレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。
この発光期間では、リファレンス電圧から画像電圧の変化に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
このように、図１２Ａに示す有機ＥＬ表示装置では、全ての画素１に関して、ｔｃの期間に、駆動ＴＦＴ４のゲート電極の電圧が、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴ４の閾値電圧のバラツキが抑制され、均一性の高い発光を実現することができる。
【０００５】
図１３Ａは、従来の有機ＥＬ表示装置の１画素の他の例の等価回路を示す回路図である。
図１３Ｂは、図１３Ａに示す１画素の動作を説明するための図である。
図１３Ａに示す画素は、画素を構成するトランジスタ等の素子数を、図１２Ａの画素よりも削減したものである。
図１３Ａに示すように、有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、駆動ＴＦＴ（ｐ型薄膜トランジスタ）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｎ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、保持容量素子３を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図１３Ａに示す画素では、画素を構成する素子数を削減した分、書き込み期間と発光期間に分ける必要がある。
【０００６】
以下、各期間の動作について説明する。
先ず、書込期間では、時刻ｔ１で点灯スイッチ素子２０と、リセットスイッチ素子５とがオンになる。これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子３に記憶されていた駆動ＴＦＴ４のゲート電極の電圧はクリアされる。
次に、時刻ｔ２で点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、保持容量素子３の一端でもある駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧より閾値電圧Ｖｔｈだけ低い電圧に自動的にリセットされる。なおこのとき、保持容量素子３の他端には、信号線１２から、Ｖｓ（ｋ）のアナログ画像電圧が入力されている。
次に、時刻ｔ３でリセットスイッチ素子５がオフになり、アナログ画像電圧の画素への書込みが終了する。このように、アナログ画像電圧の画素への書込みは、１表示ライン毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの「書込み期間」は終了する。
１フレームの「発光期間」では、リセットスイッチ素子５はオフ、全画素の点灯スイッチ素子２０が一斉にオン状態となる。
このとき、信号線１２には、図１３Ｂに示す三角波電圧が入力される。ここで、各画素の有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧と信号線１２に印加される三角波電圧との電圧関係によって、駆動ＴＦＴ４により駆動される。
このとき、駆動ＴＦＴ４の相互コンダクタンス（ｇｍ）が十分に大きければ、有機ＥＬ素子２は点灯／消灯とデジタル的に駆動されると見なすことができる。即ち、有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
【０００７】
図１５Ａは、従来の有機ＥＬ表示装置の概略構成を示す回路図である。
図１５Ａに示す有機ＥＬ表示装置は、各画素の駆動ＴＦＴの閾値電圧Ｖｔｈのバラツキを電流で検出し、外部システムによって補償したものである。
図１５Ａに示す有機ＥＬ表示装置では、「検出期間」に、例えば、有機ＥＬ表示パネル１００内の各画素の駆動ＴＦＴのゲート電極に各階調毎の画像電圧を印加し、その時に、各画素の有機ＥＬ素子に流れる電流を検出部ＤＥＴで検出する。検出部ＤＥＴでは、電流・電圧変換部ＩＶＣにより、検出した電流を電圧に変換し、ローパスフィルタＬＰＦを介して出力する。
検出部ＤＥＴから出力された電圧は、Ａ／Ｄ変換器１０６によりデジタル値に変換され、メモリ１０４に格納される。なお、前述の処理は、ＣＰＵ１０５の指示に従い実行される。
「発光期間」では、クロックＣＫに同期して、入力される各色データ（Ｒｄａｔａ，Ｇａｔａ，Ｂｄａｔａ）に対応した画像データが、ルックアップテーブル１０１から読み出される。また、補正用オフセット発生回路１０３が、メモリ１０４に格納されたデータに基づき、補正用データを生成する。
この補正用データは、ルックアップテーブル１０１から読み出された画像データに加算され、Ｄ／Ａ変換器１０２によりアナログ画像電圧に変換され、有機ＥＬ表示パネル１００内の各画素の駆動ＴＦＴのゲート電極に印加され、有機ＥＬ表示素子が発光する。
【０００８】
図１５Ｂは、図１５Ａの有機ＥＬ表示パネル１００内の構成を示したものである。有機ＥＬ表示パネル１００は、複数の画素１１２で構成される表示部１１３、画素行選択回路１０８、画素行選択回路１０９で構成される。
画素１１２には、信号線１２、セレクトスイッチ線Ｙ、および電源線６がそれぞれ入力される。各画素１１２には、発光素子としての有機ＥＬ素子２が設けられている。有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、駆動ＴＦＴ４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、保持容量素子３が接続される。さらに、駆動ＴＦＴ４のゲート電極は、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに接続される。
また、消灯スイッチ素子１１０を介して、電源線６と駆動ＴＦＴ４のゲート電極が接続される。
ここで、画素行選択回路１０８は、セレクトスイッチ線Ｙに接続され、セレクトスイッチ素子３２の開閉を制御し、画素行選択回路１０９は、消灯スイッチ制御線１１１を介して、消灯スイッチ素子１１０の開閉を制御する。検出しない画素の消灯スイッチ素子１１０を選択してオンにすることで、検出画素以外の画素の駆動ＴＦＴ４のゲート電極には、電源線６が接続され、駆動ＴＦＴ４は、オフされる。この動作を１フレーム中に組み込むことで、表示・検出の両機能を１フレーム中で達成することができる。
なお、本願発明に関連する先行技術文献としては以下のものがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１２２３０１号公報
【００１０】
【特許文献２】特開２００４−２６４７９３号公報
【００１１】
【特許文献３】特開２００７−１８８７６号公報
【００１２】
【特許文献４】特開２００８−３２７６１号公報
【非特許文献】
【００１３】
【非特許文献１】Ｄａｗｓｏｎ ＳＩＤ ９８ Ｄｉｇｅｓｔ ｐ．１１〜１４
【発明の概要】
【発明が解決しようとする課題】
【００１４】
前述の図１２に示す画素、あるいは、図１３に示す画素を用いて、有機ＥＬ表示パネルの高精細化を図った場合、各画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキをキャンセルするリセットスイッチ素子５は、画素を小さくする上での制約となる。
また、薄膜トランジスタは、図１４（ａ）に示すように、リーク電流のバラツキや、リーク電流の群はずれを持つ。なお、図１４は、図１２に示す画素と、図１３に示す画素の問題点を説明するための図である。
リセットスイッチ素子５がオフとなる発光期間には、保持容量素子３がリセットスイッチ素子５のリーク電流により充電されるが、リセットスイッチ素子５を構成する薄膜トランジスタのリーク電流が大きい場合は、駆動ＴＦＴ４のゲート電極の電圧が変動することになる。この駆動ＴＦＴ４のゲート電極の電圧が、有機ＥＬ素子２の発光輝度に影響を与えないようにするためには、保持容量素子３の容量値を大きくする必要がある。
また、リセットスイッチ素子５を構成する薄膜トランジスタが、リーク電流の群はずれを持つ場合も、駆動ＴＦＴ４のゲート電極の電圧が変動し、有機ＥＬパネル全体で同じ階調を表示する場合に、図１４（ｂ）のＡに示すような微輝点が生じることになる。この微輝点が生じないようにするためには、保持容量素子３の容量値を大きな値に保たなければならない。
このように、図１２、図１３のリセットスイッチ素子５は、単に素子数の増加というではなく、画素を構成する保持容量素子３を必要以上に大きくするという観点からも高精細化の妨げになるという課題がある。
【００１５】
また、図１５Ａに示す有機ＥＬ表示装置においては、電流を電圧に変換する際に、後段のＡ／Ｄ変換器１０６において、特性バラツキが判定できるような電圧に変換できるように、電流を電圧に変換する抵抗の抵抗値を充分大きくする必要がある。
さらに、この高抵抗から発生する熱雑音を抑えるために、電流・電圧変換部ＩＶＣとＡ／Ｄ変換器１０６との間に、カットオフ周波数の低いローパスフィルタＬＰＦを挿入する必要がある。これにより、検出速度が遅くなるという課題があった。
また、低コスト化のため、カットオフ周波数の低いローパスフィルタＬＰＦをＬＳＩに内蔵しようとすると面積が大きくなるという課題もある。
また、表示・検出の両機能を１フレーム中で達成するためには、図１５Ｂに示すように、消灯スイッチ素子１１０と消灯スイッチ制御線１１１を画素に加える必要があるため、画素を構成する素子と配線の数が増え、画素サイズが大きくなり、精細度が低くなるという課題がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、高精細で高い画質の画像表示装置を実現することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）それぞれ自発光素子を有する複数の画素を有し、前記各画素は、前記入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタを有し、前記駆動トランジスタに定電流を流す電流源と、前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、前記電流源は、前記駆動トランジスタのソース電極に接続され、前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出する。
（２）（１）において、前記駆動トランジスタを飽和領域で駆動し、前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する。
（３）（２）において、定電流として、Ｉｄ１とＩｄ２の２つの定電流を設定し、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出する。
【００１７】
（４）（２）において、前記定電流として、Ｉｄ１とＩｄ２の２つの定電流を設定し、隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出する。
（５）（３）または（４）において、前記Ｉｄ１と、前記Ｉｄ２を、√（Ｉｄ１／Ｉｄ２）が２の倍数となるように設定する。
（６）（１）において、前記駆動トランジスタを線形領域で駆動し、前記検出部は、前記表示素子のアノード電圧を検出する。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、高精細で高い画質の画像表示装置を実現することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の基本となる画素を説明するため図である。
【図２】本発明の実施例１の有機ＥＬ表示装置を説明するための図である。
【図３】本発明の実施例１の有機ＥＬ表示装置の変形例を説明するための図である。
【図４】隣接する画素の駆動ＴＦＴの閾値電圧の差から、各画素の駆動ＴＦＴの閾値電圧を求める方法を説明するための図である。
【図５Ａ】本発明の実施例１の有機ＥＬ表示装置の変形例の全体構成Ａを説明するための図である。
【図５Ｂ】本発明の実施例１の有機ＥＬ表示装置の変形例の全体構成Ｂを説明するための図である。
【図６Ａ】図５Ａに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
【図６Ｂ】図５Ｂに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
【図７】本発明の実施例２の有機ＥＬ表示装置を説明するための図である。
【図８】図７に示す駆動ＴＦＴのゲート・ソース間電圧Ｖｇｓを説明するための図である。
【図９】本発明の実施例２の有機ＥＬ表示装置の変形例を説明するための図である。
【図１０】本発明の実施例２の有機ＥＬ表示装置の変形例の全体構成を説明するための図である。
【図１１】図１０に示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
【図１２Ａ】従来の有機ＥＬ表示装置の１画素の一例の等価回路を示す回路図である。
【図１２Ｂ】図１２Ａに示す１画素の動作を説明するための図である。
【図１３Ａ】従来の有機ＥＬ表示装置の１画素の他の例の等価回路を示す回路図である。
【図１３Ｂ】図１３Ａに示す１画素の動作を説明するための図である。
【図１４】図１２に示す画素と、図１３に示す画素の問題点を説明するための図である。
【図１５Ａ】従来の有機ＥＬ表示装置の概略構成を示す回路図である。
【図１５Ｂ】従来の有機ＥＬ表示装置の概略構成の画素回路を示したものである。
【図１６】本発明の各実施例の有機ＥＬ表示装置を使用する画像表示装置を示す図である。
【図１７】本発明の各実施例の有機ＥＬ表示装置を使用する画像表示装置を示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の基本となる画素の等価回路］
図１は、本発明の基本となる画素を説明するため図である。
図１（ａ）は、本発明の前提となる画素の等価回路を示す回路図であるが、図１（ａ）は、最も一般的な電圧プログラム方式の画素である。
図１（ａ）に示す画素１には、信号線１２、セレクトスイッチ線Ｙ、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられている。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、保持容量素子３が接続される。さらに、駆動ＴＦＴ４のゲート電極は、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに接続される。
図１（ａ）に示す画素は、図１２、図１３の画素とは異なり、駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキを抑制する機能はついていない。
そのため、図１（ｂ）に示すような、駆動ＴＦＴ４の閾値電圧Ｖｔｈの差が、有機ＥＬ素子２に流れる電流に反映されるため、駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキが、そのまま有機ＥＬ素子２の輝度に影響を与える。
また、図１（ｃ）のように、有機ＥＬ素子２の特性が劣化した場合、劣化した部分の動作点が移動するため、図１（ｄ）のＡに示すような焼付きとして現れる。
【００２１】
［実施例１］
図２は、本発明の実施例１の有機ＥＬ表示装置を説明するための図である。
図２（ａ）は、本発明の実施例１の有機ＥＬ表示装置の概略構成を示す図である。なお、実際には画素１は、有機ＥＬ表示パネルの表示領域内に多数個配置されるが、図２（ａ）では、１画素のみを記載してある。
本実施例では、図２（ａ）に示すように、電源線６に電流源３３を接続し、検出期間内に、画素１に電流源３３から定電流を流し、その時の駆動ＴＦＴ４のソース電極の電圧（以下、ソース電圧ともいう。）を検出部ＤＥＴで検出し、駆動ＴＦＴ４の閾値電圧Ｖｔｈを算出する。
検出部ＤＥＴは、バッファ回路ＢＡと、ローパスフィルタＬＰＦと、Ａ／Ｄ変換器ＡＤＣとから構成される。
本実施例では、セレクトスイッチ素子３２をオンにし、信号線１２から駆動ＴＦＴ４のゲート電極にゲート電圧を与えた状態において、駆動ＴＦＴ４のソース電極の電圧を検出する。
信号線１２に与える電圧から駆動ＴＦＴ４の閾値電圧Ｖｔｈの絶対値を引いた値であるオーバードライブ電圧に対して、駆動ＴＦＴ４のソース・ドレイン間電圧Ｖｄｓが充分に確保できる条件では、駆動ＴＦＴ４は、飽和領域を保つ。
そのため、駆動ＴＦＴ４のＴＦＴ特性は、図２（ｂ）中のＴＦＴ特性１＿１となり、検出電圧（ソース電圧）と信号線１２に与える電圧（ゲート電圧）から、図２（ｃ）に示すような、電流源３３から定電流を駆動ＴＦＴ４に流した時の駆動ＴＦＴ４のゲート・ソース間電圧Ｖｇｓを求めることができる。
このゲート・ソース間電圧Ｖｇｓは、駆動ＴＦＴ４の持つ閾値電圧Ｖｔｈのバラツキに対応するため、この検出電圧から駆動ＴＦＴ４のバラツキを算出することができる。
【００２２】
信号線１２に与える電圧から駆動ＴＦＴ４の閾値電圧Ｖｔｈの絶対値を引いた値であるオーバードライブ電圧に対して、駆動ＴＦＴ４のソース・ドレイン間電圧Ｖｄｓが充分に確保しない条件では、駆動ＴＦＴ４は、線形領域で駆動する。
そのため、駆動ＴＦＴ４のＴＦＴ特性は、図２（ｂ）中のＴＦＴ特性１＿２となり、アナログスイッチとしての機能を果たすため、電流源３３から定電流を有機ＥＬ素子２に流した時に、有機ＥＬ素子２のアノード電圧をモニターすることができる。
これにより、有機ＥＬ素子２の経時変化などをモニターすることができるため、図１（ｄ）のＡに示すような焼付きなどを判定することができる。
また、駆動ＴＦＴを飽和領域を保ちながら検出動作を実行する場合は、検出経路が、駆動ＴＦＴ４のソース電極と接続されているため、検出経路のインピーダンスが下がり、検出スピードが速く、低ノイズ経路となる。
したがって、図２（ａ）に示すローパスフィルタＬＰＦの持つカットオフ周波数は、広帯域に設定できるので、検出経路をＬＳＩ化した場合など、ローパスフィルタＬＰＦを形成する抵抗Ｒと容量素子Ｃの面積を小さく実現できるので、コストダウンを図ることができる。
【００２３】
図３は、本発明の実施例１の有機ＥＬ表示装置の変形例を説明するための図である。
図３に示す変形例では、各電源線６に接続される３３−１と３３−２の２つの電流源を用意し、ｎ型薄膜トランジスタから構成される電流源選択スイッチ素子（５０−１，５０−２）により、１−１，１−２の画素に流す定電流を、電流源（３３−１）からの定電流と、電流源（３３−２）の定電流に切り替え、また、ｎ型薄膜トランジスタから構成される画素選択スイッチ素子（５２−１，５２−２）により、電流源（３３−１）あるいは電流源（３３−２）からの定電流が供給される電源線６を選択して、画素列を選択する。
なお、電流源選択スイッチ素子（５０−１，５０−２）のゲート電極は、それぞれ電流源選択線（５１−１，５１−２）に接続され、画素選択スイッチ素子（５２−１，５２−２）のゲート電極は、それぞれ画素選択線（５３−１，５３−２）に接続される。
駆動ＴＦＴ４を飽和領域で駆動させるとき、電流源の電流値をＩｏｌｅｄ、検出部ＤＥＴで検出された駆動ＴＦＴ４のソース電圧をＶ＊（以下、単に、検出電圧Ｖ＊という）とすると、下記（１）式のように表すことができる。
Ｉｏｌｅｄ＝（１／２）・μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖ＊−Ｖｇ−（−Ｖｔｈ））２
・・・・・・・・・・・・・・・・・・ （１）
検出電圧Ｖ＊は、下記（２）式のように変形することができる。
Ｖ＊＝Ｖｇ−Ｖｔｈ−√［２・Ｉｏｌｅｄ・（１／｛μ・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （２）
この（２）式において、バラツキの要因は、閾値電圧Ｖｔｈと、移動度μであり、移動度バラツキも含まれるため、移動度のバラツキを含んだ検出値となり、検出精度が低下する。
【００２４】
そこで、図３（ａ）に示すように、電流源３３−１の電流値を『Ｉｏｌｅｄ１』、電流源３３−２の電流値を『Ｉｏｌｅｄ２』に設定し、駆動ＴＦＴ４のゲート電圧を『Ｖｇ』に設定した状態で、駆動ＴＦＴ４のソース電圧を検出する。
まず、閾値電圧と移動度がそれぞれ、Ｖｔｈ１とμ１である画素について、電流源３３−１の電流値Ｉｏｌｅｄ１を用いた時の検出電圧がＶ１１である場合、下記（３）式で表すことができ、同様に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いた時の検出電圧がＶ１２である場合、下記（４）式で表すことができる。
Ｖ１１＝Ｖｇ−Ｖｔｈ１−√［２・Ｉｏｌｅｄ１・（１／｛μ１・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （３）
Ｖ１２＝Ｖｇ−Ｖｔｈ１−√［２・Ｉｏｌｅｄ２・（１／｛μ１・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （４）
Ｋ＝√（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）として、（３）、（４）式を解くと、下記（５）式が得られる。
Ｖｔｈ１＝｛（Ｖ１１−Ｖｇ）−Ｋ・（Ｖ１２−Ｖｇ）｝／（Ｋ−１）
・・・・・・・・・・・・・・・・・・ （５）
【００２５】
同様に、閾値電圧と移動度が、それぞれＶｔｈ２とμ２である画素について、電流源３３−１の電流値Ｉｏｌｅｄ１を用いた時の検出電圧がＶ２１である場合、下記（６）式で表すことができ、同様に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いた時の検出電圧がＶ２２である場合、下記（７）式で表すことができる。
また、（６）、（７）式から閾値電圧Ｖｔｈ２を求めると、下記（８）式となる。
Ｖ２１＝Ｖｇ−Ｖｔｈ２−√［２・Ｉｏｌｅｄ１・（１／｛μ２・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （６）
Ｖ２２＝Ｖｇ−Ｖｔｈ２−√［２・Ｉｏｌｅｄ２・（１／｛μ２・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （７）
Ｖｔｈ２＝｛（Ｖ２１−Ｖｇ）−Ｋ・（Ｖ２２−Ｖｇ）｝／（Ｋ−１）
・・・・・・・・・・・・・・・・・・ （８）
（５）式と（８）式から分かるように、２種類の電流源を設定するとこで、移動度のバラツキに影響を受けない状態で閾値電圧Ｖｔｈを検出することができる。
また、（５）式〜（８）式より、下記（９）式となる。
Ｖｔｈ１−Ｖｔｈ２＝｛Ｋ・（Ｖ２２−Ｖ１２）｝−（Ｖ２１−Ｖ１１）｝／（Ｋ−１）
・・・・・・・・・・・・・・・・・・ （９）
【００２６】
このように、駆動ＴＦＴ４の閾値電圧Ｖｔｈは、検出電圧、駆動ＴＦＴ４のゲート電圧Ｖｇ、および、電流源３３−１の電流値Ｉｏｌｅｄ１と電流源３３−２の電流値Ｉｏｌｅｄ２との電流比で検出することができる。
ここで、（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）＝４に設定すると、Ｋ＝２より、前述の（５）、（８）式は、（１０）、（１１）式のようになる。
Ｖｔｈ１＝｛（Ｖ１１−Ｖｇ）−２・（Ｖ１２−Ｖｇ）｝
・・・・・・・・・・・・・・・・・ （１０）
Ｖｔｈ２＝｛（Ｖ２１−Ｖｇ）−２・（Ｖ２２−Ｖｇ）｝
・・・・・・・・・・・・・・・・・ （１１）
また、隣接画素間の駆動ＴＦＴ４の閾値電圧Ｖｔｈの差の電圧を求めた場合には、検出電圧、および、電流源３３−１の電流値Ｉｏｌｅｄ１と電流源３３−２の電流値Ｉｏｌｅｄ２との電流比で、閾値電圧Ｖｔｈのバラツキを検出することができる。
ここで、（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）＝４に設定すると、Ｋ＝２より、前述の（９）式は、（１２）式のようになる。
Ｖｔｈ１−Ｖｔｈ２＝（２Ｖ２２−Ｖ２１）−（２Ｖ１２−Ｖ１１）
・・・・・・・・・・・・・・・・・・ （１２）
【００２７】
ここで、Ｖ１１、Ｖ１２、Ｖ２１、Ｖ２２の各検出値をＡ／Ｄ変換したとき、２Ｖ１２、２Ｖ２２のデジタル値は、Ｖ１２、Ｖ２２の各検出値をＡ／Ｄ変換したデジタル値の１ビットシフトの簡単な計算で得ることができる。
したがって、閾値電圧Ｖｔｈ２と閾値電圧Ｖｔｈ１の差の電圧の情報は、簡単な計算で検出することができる。
今、仮に、隣接する画素の閾値電圧Ｖｔｈ２と閾値電圧Ｖｔｈ１の差の電圧の情報が、図４のＡに示す状態であるとする。
この場合、図４のＡにおいて、最も左にある画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈを基準にして、その差分値を加算していくと、図４のＢに示すように、基準の閾値電圧Ｖｔｈに対する、各画素の駆動ＴＦＴ４毎の駆動ＴＦＴの閾値電圧Ｖｔｈの差を求めることができる。
そこで、図４のＢの状態において、最低となる閾値電圧ＶｔＨを基準にして、各画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈを補正することにより、各画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈを揃えることが可能となる。
【００２８】
図３（ｂ）は、前述の動作を実現するためのタイムチャートである。
図３（ｂ）の期間Ｔ１に、電流源選択線５１−１がＨｉｇｈレベル（以下、単に、Ｈレベルという）、電流源選択線５１−２がＬｏｗレベル（以下、単に、Ｌレベルという）となり、電流源選択スイッチ素子５０−１がオン、電流源選択スイッチ素子５０−２がオフとなる。
また、この期間内の期間Ｔ２に、画素選択線５３−１がＨレベル、画素選択線５３−２がＬレベルとなり、画素選択スイッチ素子５２−１がオン、画素選択スイッチ素子５２−２がオフとなる。したがって、この期間Ｔ２内に、電流源３３−１の電流値Ｉｏｌｅｄ１を用いたときの、画素１−１の駆動ＴＦＴ４のソース電圧Ｖ１１を検出することができる。
さらに、この期間内の期間Ｔ３に、画素選択線５３−１がＬレベル、画素選択線５３−２がＨレベルとなり、画素選択スイッチ素子５２−１がオフ、画素選択スイッチ素子５２−２がオンとなる。したがって、この期間Ｔ３内に、電流源３３−１の電流値Ｉｏｌｅｄ１を用いたときの、画素１−２の駆動ＴＦＴ４のソース電圧Ｖ２１を検出することができる。
次に、図３（ｂ）の期間Ｔ４に、電流源選択線５１−１がＬレベル、電流源選択線５１−２がＨレベルとなり、電流源選択スイッチ素子５０−１がオフ、電流源選択スイッチ素子５０−２がオンとなる。
また、この期間内の期間Ｔ５に、画素選択線５３−１がＨレベル、画素選択線５３−２がＬレベルとなり、画素選択スイッチ素子５２−１がオン、画素選択スイッチ素子５２−２がオフとなる。したがって、この期間Ｔ５内に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いたときの、画素１−１の駆動ＴＦＴ４のソース電圧Ｖ１２を検出することができる。
さらに、この期間内の期間Ｔ６に、画素選択線５３−１がＬレベル、画素選択線５３−２がＨレベルとなり、画素選択スイッチ素子５２−１がオフ、画素選択スイッチ素子５２−２がオンとなる。したがって、この期間Ｔ６内に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いたときの、画素１−２の駆動ＴＦＴ４のソース電圧Ｖ２２を検出することができる。
【００２９】
図５Ａ、図５Ｂは、本発明の実施例１の有機ＥＬ表示装置の変形例の全体構成を説明するための図である。
図５Ａでは、図３（ａ）に示す回路構成において、信号線（１２−１，１２−２）にリファレンス電圧Ｖｒｅｆを供給するリファレンス電圧選択スイッチ素子７０と、信号線（１２−１，１２−２）に、信号線駆動回路９から出力される画像電圧を供給する信号線選択スイッチ素子７２が設けられる。ここで、リファレンス電圧選択スイッチ素子７０のゲート電極は、リファレンス電圧選択線７１に接続され、信号線選択スイッチ素子７２のゲート電極は、信号線選択線７３に接続される。
また、各電源線６には、スイッチ素子ＳＷ１を介して、検出動作を行わない表示期間中に表示用のＶＤＤの電圧が供給される。スイッチ素子ＳＷ１は、電源制御線Ｖｓｗにより制御される。また、図５Ａに示すように、セレクトスイッチ線（Ｙ１，Ｙ２）は、走査線駆動回路８に接続される。
さらに、検出部ＤＥＴのＡ／Ｄ変換器ＡＤＣから出力されるデジタル値（Ｖ１１、Ｖ１２、Ｖ２１、Ｖ２２の検出電圧をＡ／Ｄ変換したデジタル値）は、演算部６０に入力される。演算部６０は、入力された検出電圧から 閾値電圧Ｖｔｈ、または、隣接画素間の閾値電圧Ｖｔｈの差電圧を演算し、当該情報はメモリ６１に格納される。補正信号生成部６２は、このメモリ６１に格納された情報に基づき、補正データＶｈｏを生成する。この補正信号生成部６２から出力される補正データＶｈｏは、入力表示データＶｉｎに加算される。
図５Ｂでは、図５Ａに示す構成において、セレクトスイッチ線（Ｙ１，Ｙ２）と走査線駆動回路８の間に、選択スイッチ８１_１、８１_２が設けられ、セレクトスイッチ線（Ｙ１，Ｙ２）と画素行選択回路８０の間に、選択スイッチ８２_１、８２_２が設けられ、さらに、選択スイッチ８１_１、８１_２もしくは、選択スイッチ８２_１、８２_２のどちらか一方をオンするために、選択スイッチ８１_１、８１_２、８２_１、８２_２のゲート電極に選択回路制御線８３が接続される。
【００３０】
図６Ａは、図５Ａに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
図５Ａに示すように、実際の有機ＥＬ表示パネルでは、画素は水平方向と垂直方向の複数の画素のマトリクスで構成されるので、図６Ａのタイムチャートに示すように、各検出動作を行う前に、プレ動作を導入する。
Ｔ１の期間（画素１−Ａのプレ動作）には、Ｙ１とＹ２のセレクトスイッチ線にＨレベルの走査電圧が供給されるので、１−Ａ，１−Ｂ，１−Ｃ，１−Ｄの各画素のセレクトスイッチ素子３２がオンとなる。
また、この期間Ｔ１には、電流源選択線５１−１がＨレベル、電流源選択線５１−２がＬレベルとなるので、電流源選択スイッチ素子５０−１がオン、電流源選択スイッチ素子５０−２がオフとなる。また、画素選択線（５３−１，５３−２）がともにＨレベルとなるので、画素選択スイッチ素子（５２−１，５２−２）がともにオンとなる。
したがって、この期間Ｔ１には、電流源３３−１から、例えば、Ｉｏｌｅｄ１の定電流が全ての電源線６に供給される。
また、この期間Ｔ１には、リファレンス電圧選択線７１がＨレベル、信号線選択線７３がＬレベルとなるので、リファレンス電圧選択スイッチ素子７０がオン、信号線選択スイッチ素子７２がオフとなる。また、リファレンス電圧ＶｒｅｆとしてＶ１の制御電圧が供給されている。したがって、信号線（１２−１，１２−２）には、Ｖ１の制御電圧が供給される。
したがって、１−Ａ，１−Ｂ，１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４のゲート電極には、Ｖ１の制御電圧が入力されるので、１−Ａ，１−Ｂ，１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４はオフとなる。なお、図６Ａにおいて、１−Ａ−ＧＶないし１−Ｄ−ＧＶは、１−Ａないし１−Ｄの画素の駆動ＴＦＴ４のゲート電極の電圧を示す。
【００３１】
図６Ｂは、図５Ｂに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
１フレームは、表示を行うための書き込み／発光期間と検出期間に分割される。
検出期間では、画素の駆動ＴＦＴ４のソース電極に対して、表示用のＶＤＤの電圧を切り離し、検出用の電流源を接続するため、電流源選択線５１がＨレベルとして、電流源選択スイッチ５０をオンにし、電源制御線Ｖｓｗを用いて、電源制御スイッチをオフとする。
書き込み／発光を行う表示においては、走査線駆動回路８を用い、検出においては、画素行選択回路８０を用いるため、選択回路制御線８３をＨレベルからＬレベルにし、選択スイッチ８１_１、８１_２をオフにし、８２_１、８２_２をオンにする。
検出期間において、まず、Ｙ１のセレクトスイッチ線とＹ２のセレクトスイッチ線にＨレベルが与えられるので、１−Ａ，１−Ｂ、１−Ｃ，１−Ｄの各画素のセレクトスイッチ素子３２がオンとし、この状態で、リファレンス電圧選択線７１にＨレベル、信号線選択線７３にＬレベルが与えることで、リファレンス電圧Ｖｒｅｆを１−Ａ，１−Ｂ、１−Ｃ，１−Ｄの駆動ＴＦＴが全てオフするような電圧Ｖ１を入力する。
次に、Ｙ２のセレクトスイッチ線にＬレベルが与え、１−Ａ，１−Ｂのセレクトスイッチ素子３２をオンし、１−Ｃ，１−Ｄのセレクトスイッチ素子３２をオフの状態にする。この状態で、リファレンス電圧選択線７１にＬレベル、信号線選択線７３にＨレベルが与えることで、信号線駆動回路９から、Ｖ２の制御電圧が供給されるので、信号線（１２−１，１２−２）には、Ｖ０もしくはＶ１の制御電圧が供給される。信号線１２−１にＶ０、信号線１２−２にＶ１を与えた場合には、画素１−Ａの特性が検出され、信号線１２−１にＶ１、信号線１２−２にＶ０を与えた場合には、画素１−Ｂの特性が検出される。
これにより、画素は、２つのＴＦＴ、１本の水平線という構成を保った状態で、１フレーム内に表示と検出の機能を持たせることができるため。高精細を維持することが可能となる。
【００３２】
次の期間Ｔ２には、Ｙ２のセレクトスイッチ線にＬレベルの走査電圧が供給されるので、１−Ｃと１−Ｄの画素のセレクトスイッチ素子３２がオフとなる。
また、この期間Ｔ２には、リファレンス電圧選択線７１がＬレベル、信号線選択線７３がＨレベルとなるので、リファレンス電圧選択スイッチ素子７０がオフ、信号線選択スイッチ素子７２がオンとなる。また、この期間Ｔ２には、信号線駆動回路９から、Ｖ２の制御電圧が供給されるので、信号線（１２−１，１２−２）には、Ｖ２の制御電圧が供給される。
したがって、１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４のゲート電極は、Ｔ１の期間のＶ１の制御電圧を維持するので、１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４はオフとなる。一方、１−Ａ，１−Ｂの各画素の駆動ＴＦＴ４のゲート電極には、Ｖ２の制御電圧が入力されるので、１−Ａ，１−Ｂの各画素の駆動ＴＦＴ４はオンとなる。
さらに、この期間Ｔ２には、画素選択線５３−２が、Ｌレベルとなるので、画素選択スイッチ素子５２−２がオフとなる。したがって、１−Ｂ，１−Ｄの各画素の駆動ＴＦＴ４のソース電極が接続される電源線６は、フローティング状態となる。
したがって、この期間Ｔ２には、１−Ａの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、電流源３３−１から、例えば、Ｉｏｌｅｄ１の定電流が供給されるので、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ１を検出する。
次の期間Ｔ３には、電流源選択線５１−１がＬレベル、電流源選択線５１−２がＨレベルとなるので、電流源選択スイッチ素子５０−１がオフ、電流源選択スイッチ素子５０−２がオンとなる。
したがって、この期間Ｔ３には、１−Ａの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、電流源３３−２から、例えば、Ｉｏｌｅｄ２の定電流が供給されるので、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ２を検出する。
【００３３】
以下、期間Ｔ５、Ｔ６において、画素選択スイッチ素子５２−１をオフ、画素選択スイッチ素子５２−２をオンとして、前述と同様の処理を実行することにより、１−Ｂの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の定電流を供給したときの、１−Ｂの画素の駆動トランジスタのソース電圧（Ｖ１，Ｖ２）を検出部ＤＥＴで検出する。
また、期間Ｔ７，Ｔ８、Ｔ１１，Ｔ１２において、１−Ａと１−Ｂの画素のセレクトスイッチ素子３２をオフ、１−Ｃと１−Ｄの画素のセレクトスイッチ素子３２がオンとして、前述と同様の処理を実行することにより、１−Ｃと１−Ｄの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の定電流を供給したときの、１−Ｃと１−Ｄの画素の駆動トランジスタのソース電圧（Ｖ１，Ｖ２）を検出部ＤＥＴで検出する。
ここで、検出動作を行わない表示期間中は、画素選択スイッチ素子（５２−１，５２−２）をオフとして、電源線６から電流源（３３−１，３３−２）を切り離す。また、スイッチ素子ＳＷ１をオンとして、電源線６には、表示用のＶＤＤの電圧を供給する。逆に、検出期間中は、スイッチ素子ＳＷ１をオフとすることで、表示用のＶＤＤの電圧を電源線６から切り離す。
演算部６０で演算された閾値電圧Ｖｔｈ、または、隣接画素間の閾値電圧Ｖｔｈの差電圧の情報は、メモリ６１に格納される。補正信号生成部６２は、メモリ６１に格納された情報に基づき、補正データＶｈｏを生成し、入力表示データＶｉｎとを加算し、その加算したデータを、信号線駆動回路９に入力する。
【００３４】
［実施例２］
図７は、本発明の実施例２の有機ＥＬ表示装置を説明するための図である。
本実施例は、駆動ＴＦＴ４として、ｎ型薄膜トランジスタを使用する実施例である。そのため、本実施例では、図７（ａ）に示すように、駆動ＴＦＴ４のドレイン電極が電源線６に接続され、駆動ＴＦＴ４のソース電極が、点灯スイッチ素子２０を介して有機ＥＬ素子２のアノード電極に接続される。
また、本実施例では、電流源３３は、電流供給線１３に接続され、電流供給線１３と駆動ＴＦＴ４のソース電極との間に、検出スイッチ素子２２が接続される。
なお、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続され、検出スイッチ素子２２のゲート電極は、検出スイッチ線２３に接続される。
図７（ａ）に示す本実施例では、セレクトスイッチ素子３２と検出スイッチ素子２２をオンにし、点灯スイッチ素子２０をオフにした状態で、信号線１２から駆動ＴＦＴ４のゲート電極にＶｇの制御電圧を与えた状態において、駆動ＴＦＴ４→検出スイッチ素子２２→電流供給線１３→電流源３３の経路で、駆動ＴＦＴ４に定電流を流し、駆動ＴＦＴ４のソース電圧を検出する。
なお、検出するソース電圧が充分に低く、有機ＥＬ素子２のアノード・カソード間の電圧が充分に低い場合であれば、有機ＥＬ素子２には電流は流れないため、図７（ｂ）に示すように、点灯スイッチ素子２０と点灯スイッチ線２１は省略可能である。
【００３５】
また、実施例１と同様に、信号線１２に与える電圧から駆動ＴＦＴ４の閾値電圧Ｖｔｈの絶対値を引いた値であるオーバードライブ電圧に対して、駆動ＴＦＴ４のソース・ドレイン間電圧Ｖｄｓが充分に確保できる条件では、駆動ＴＦＴ４は、飽和領域を保つ。
そのため、検出電圧（ソース電圧）と信号線１２に与える電圧（ゲート電圧）から、図８に示すような、電流源３３から定電流を駆動ＴＦＴ４に流した時の駆動ＴＦＴ４のゲート・ソース間電圧Ｖｇｓを求めることができる。
この駆動ＴＦＴのゲート・ソース間電圧Ｖｇｓは、駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキに対応するため、この検出電圧から駆動ＴＦＴ４のバラツキを算出することができる。
本実施例においても、駆動ＴＦＴ４を飽和領域を保ちながら駆動し、駆動ＴＦＴ４のソース電圧を検出する場合は、検出経路が駆動ＴＦＴ４のソース電極と接続されているため、検出経路のインピーダンスが下がり、検出スピードが速く、低ノイズ経路となる。
したがって、検出部ＤＥＴのローパスフィルタＬＰＦのカットオフ周波数を広帯域に設定できるので、検出部ＤＥＴをＬＳＩ化した場合など、ローパスフィルタＬＰＦを形成する抵抗Ｒ、容量素子Ｃの面積を小さく実現できるので、コストダウンを図ることができる。
【００３６】
図９は、本発明の実施例２の有機ＥＬ表示装置の変形例を説明するための図である。
図９（ａ）に示す回路構成において、前述の実施例１の時と同様に、（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）＝４として、電流源３３−１の定電流値を『Ｉｏｌｅｄ１』、電流源３３−２の定電流値を『Ｉｏｌｅｄ２』に設定し、駆動ＴＦＴ４のゲート電圧を『Ｖｇ』に設定した状態で、前述の実施例１と同様の手順で、駆動ＴＦＴ４のソース電圧（Ｖ１、Ｖ２、Ｖ１１，Ｖ１２，Ｖ２１、Ｖ２２）を検出することにより、駆動ＴＦＴ４の閾値電圧Ｖｔｈと、隣接する画素間の駆動ＴＦＴ４の閾値電圧Ｖｔｈの差の電圧を算出することができる。
特に、検出した検出電圧のデジタル値、ビットシフト演算のみにおいて、移動度バラツキの影響を受けないで、隣接画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈの差の電圧の算出が可能となる。図９（ｂ）は、以上の動作を実現するタイムチャートである。
【００３７】
図１０は、本発明の実施例２の有機ＥＬ表示装置の変形例の全体構成を説明するための図である。
図１０に示す回路の基本的な検出動作は、前述の実施例１と同じであるが、本実施例２では、検出スイッチ素子２２を用いることで、検出する画素を選択するため、実施例１の時のようにプレ動作を設ける必要はなく、検出動作を実行することができる。
また、各画素の駆動ＴＦＴ４のゲート電極には、全ての画素について、Ｖｇの制御電圧を与えれば良い。そのため、本実施例では、図５に示すリファレンス電圧選択スイッチ素子７０、リファレンス電圧選択線７１、信号線選択スイッチ素子７２、および信号線選択線７３は必要としない。
また、図１０に示す回路では、検出動作と、検出動作を行わない表示期間中の表示動作の両方の動作において、表示用のＶＤＤの電圧が必要となるので、ＶＤＤの電圧は常に供給する。
さらに、検出動作を行わない表示期間中は、画素選択スイッチ素子（５２−１，５２−２）をオフとして、電源線６から電流源（３３−１，３３−２）を切り離す。
本実施例において、セレクトスイッチ素子３２と点灯スイッチ素子２０とがオンした状態で有機ＥＬ素子２の発光動作点が決定する。つまり、駆動ＴＦＴ４がソースフォロア回路で動作することにより有機ＥＬ素子２が点灯する。
【００３８】
図１１は、図１０に示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
Ｔ１の検出期間には、Ｙ１のセレクトスイッチ線にＨレベルの走査電圧、Ｙ２のセレクトスイッチ線にＬレベルの走査電圧が供給されるので、１−Ａ，１−Ｂの各画素のセレクトスイッチ素子３２がオン、１−Ｃ，１−Ｄの各画素のセレクトスイッチ素子３２がオフとなる。
また、この期間には、検出スイッチ線２３−１がＨレベル、検出スイッチ線２３−１がＬレベルとなるので、１−Ａ，１−Ｂの各画素の検出スイッチ素子２２がオン、１−Ｃ，１−Ｄの各画素の検出スイッチ素子２２がオフとなる。
さらに、検出期間（Ｔ１〜Ｔ８）には、点灯スイッチ線（２１−１，２１−２）がＬレベルとなるので、全ての画素の点灯スイッチ素子２０がオフとなる。また、信号線（１２−１，１２−２）には、信号線駆動回路９からＶｇの制御電圧が供給されている。
また、この期間Ｔ１には、電流源選択線５１−１がＨレベル、電流源選択線５１−２がＬレベルとなるので、電流源選択スイッチ素子５０−１がオン、電流源選択スイッチ素子５０−２がオフとなる。
また、画素選択線５３−１が、Ｈレベル、画素選択線５３−２が、Ｌレベルとなるので、画素選択スイッチ素子５２−１がオン、画素選択スイッチ素子５２−２がオフとなる。
したがって、１−Ａ，１−Ｃの画素の駆動ＴＦＴ４のソース電極は、電流源３３−１に接続され、１−Ｂ，１−Ｄの各画素の駆動ＴＦＴ４のソース電極は、フローティング状態となる。
したがって、この期間Ｔ１には、１−Ａの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源３３−１の経路で、Ｉｏｌｅｄ１の定電流を流し、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ１を検出する。
【００３９】
次の期間Ｔ２には、電流源選択線５１−１がＬレベル、電流源選択線５１−２がＨレベルとなるので、電流源選択スイッチ素子５０−１がオフ、電流源選択スイッチ素子５０−２がオンとなる。
したがって、この期間Ｔ２には、１−Ａの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源３３−２の経路で、Ｉｏｌｅｄ２の定電流を流し、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ２を検出する。
以下、期間Ｔ３、Ｔ４において、画素選択スイッチ素子５２−１をオフ、画素選択スイッチ素子５２−２をオンとして、前述と同様の処理を実行することにより、１−Ｂの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源（３３−１，３３−２）の経路で、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の定電流を流したときの、１−Ｂの画素の駆動トランジスタのソース電圧（Ｖ１，Ｖ２）を、検出部ＤＥＴで検出する。
また、期間Ｔ５〜Ｔ８において、１−Ａと１−Ｂの画素のセレクトスイッチ素子３２と検出スイッチ素子２２とをオフ、１−Ｃと１−Ｄの画素のセレクトスイッチ素子３２と検出スイッチ素子２２とをオンとして、前述と同様の処理を実行することにより、１−Ｃと１−Ｄの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源３３−１の経路で、Ｉｏｌｅｄ１の定電流を流し、検出部ＤＥＴにおいて、１−Ｃ，１−Ｄの画素の駆動ＴＦＴ４のソース電圧（Ｖ１，Ｖ２）を検出する。
【００４０】
なお、前述の各実施例において、２つの電流源（３３−１，３３−２）を使用する代わりに、１つの電流源を使用し、この１つの電流源の電流値を、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の電流値に切り替えるようにしてもよい。
以上説明した本発明の画像表示装置を、図１６に示すモバイル用電子機器、テレビジョン、図１７に示すデジタル携帯端末（ＰＤＡ）、ビデオカメラなどに搭載することによって、動画において高画質な製品を実現することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００４１】
１，１−１，１−２，１−Ａ，１−Ｂ，１−Ｃ，１−Ｄ 画素
２ 有機エレクトロルミネッセンス素子（有機ＥＬ素子）
３，３０ 保持容量素子
４ ｐ型薄膜トランジスタ（駆動ＴＦＴ）
５ リセットスイッチ素子
６ 電源線
７ リセット線
８ 走査線駆動回路
９ 信号線駆動回路
１２，１２−１，１２−２ 信号線
１３ 電流供給線
２０ 点灯スイッチ素子
２１，２１−１，２１−２ 点灯スイッチ線
２２ 検出スイッチ素子
２３，２３−１，２３−２ 検出スイッチ線
３２ セレクトスイッチ素子
３３，３３−１，３３−２ 電流源
５０−１，５０−２ 電流源選択スイッチ素子
５１−１，５１−２ 電流源選択線
５２−１，５２−２ 画素選択スイッチ素子
５３−１，５３−２ 画素選択線
６０ 演算部
６１，１０４，１０７ メモリ
６２ 補正信号生成部
７０ リファレンス電圧選択スイッチ素子
７１ リファレンス電圧選択線
７２ 信号線選択スイッチ素子
７３ 信号線選択線
８０ 画素行選択回路
１００ 有機ＥＬ表示パネル
１０１ ルックアップテーブル
１０２ Ｄ／Ａ変換器
１０３ 補正用オフセット発生回路
１０５ ＣＰＵ
１０６，ＡＤＣ Ａ／Ｄ変換器
Ｙ，Ｙ１，Ｙ２ セレクトスイッチ線
ＤＥＴ 検出部
ＩＶＣ 電流・電圧変換部
ＬＰＦ ローパスフィルタ
ＢＡ バッファ回路
ＳＷ１ スイッチ素子
【技術分野】
【０００１】
本発明は、有機ＥＬ素子などを用いた画像表示装置に係り、特に、低電圧化、高精細化において高画質表示の可能な画像表示装置に関する。
【背景技術】
【０００２】
従来表示装置の主流であったＣＲＴに代わり、近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Oganic Light Emitting Diode）を用いた有機ＥＬ表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機ＥＬ表示装置では、各画素毎に、有機ＥＬ素子を駆動する駆動トランジスタを有すが、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きいと、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなる。
一般に、有機ＥＬ素子を駆動する駆動トランジスタは、薄膜トランジスタで構成されるが、この薄膜トランジスタは、閾値電圧Ｖｔｈのバラツキが大きい。
そのため、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きくなり、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなるという問題点がある。
そこで、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルすることが必要となる。
なお、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルするようにした画像表示装置は、例えば、下記非特許文献１、特許文献１〜特許文献４に記載されている。
【０００３】
図１２Ａは、従来の有機ＥＬ表示装置の１画素の一例の等価回路を示す回路図である。
図１２Ｂは、図１２Ａに示す１画素の動作を説明するための図である。
図１２Ａに示す画素は、電圧プログラム方式で最も一般的な画素である。図１２Ａに示す画素１には、信号線１２、リセット線７、セレクトスイッチ線Ｙ、点灯スイッチ線２１、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられる。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｐ型薄膜トランジスタで構成される点灯スイッチ素子２０と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、第２保持容量素子３０が接続され、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｐ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、第１保持容量素子３と、ｐ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図１２Ａに示す画素１を有する有機ＥＬ表示装置では、１フレーム期間内に、書込期間と発光期間とを有し、書込期間に画素１に画像電圧を書き込み、発光期間に点灯して表示を行う。画像電圧の書き込みは、１表示ライン単位、即ち、リセット線７毎に行なわれる。
【０００４】
以下、各期間の動作について説明する。
先ず、書込期間では、図１２Ｂに示すように、時刻ｔ１から時刻ｔ２の期間に、リセットスイッチ素子５と点灯スイッチ素子２０とがオンとなり、これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子３に記憶されていた駆動ＴＦＴ４のゲート電極の電圧はクリアされる。
次に、時刻Ｔ２で、点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、第１保持容量素子３の一端でもある、駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされる。
なお、期間ｔｃ内に、信号線１２には、一定電圧（リファレンス電圧）が供給され、また、期間ｔｃ内には、セレクトスイッチ素子３２がオンとされる。したがって、第１保持容量素子３の他端には、信号線１２から、一定電圧（リファレンス電圧）が入力されている。
次に、時刻ｔ３で、リセットスイッチ素子５がオフとなる。その後、データ送信期間内に、信号線１２にアナログ画像電圧を供給し、第１保持容量素子３の他端に画像電圧を入力する。
発光期間においては、リセットスイッチ素子５とセレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。
この発光期間では、リファレンス電圧から画像電圧の変化に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
このように、図１２Ａに示す有機ＥＬ表示装置では、全ての画素１に関して、ｔｃの期間に、駆動ＴＦＴ４のゲート電極の電圧が、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴ４の閾値電圧のバラツキが抑制され、均一性の高い発光を実現することができる。
【０００５】
図１３Ａは、従来の有機ＥＬ表示装置の１画素の他の例の等価回路を示す回路図である。
図１３Ｂは、図１３Ａに示す１画素の動作を説明するための図である。
図１３Ａに示す画素は、画素を構成するトランジスタ等の素子数を、図１２Ａの画素よりも削減したものである。
図１３Ａに示すように、有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、駆動ＴＦＴ（ｐ型薄膜トランジスタ）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｎ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、保持容量素子３を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図１３Ａに示す画素では、画素を構成する素子数を削減した分、書き込み期間と発光期間に分ける必要がある。
【０００６】
以下、各期間の動作について説明する。
先ず、書込期間では、時刻ｔ１で点灯スイッチ素子２０と、リセットスイッチ素子５とがオンになる。これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子３に記憶されていた駆動ＴＦＴ４のゲート電極の電圧はクリアされる。
次に、時刻ｔ２で点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、保持容量素子３の一端でもある駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧より閾値電圧Ｖｔｈだけ低い電圧に自動的にリセットされる。なおこのとき、保持容量素子３の他端には、信号線１２から、Ｖｓ（ｋ）のアナログ画像電圧が入力されている。
次に、時刻ｔ３でリセットスイッチ素子５がオフになり、アナログ画像電圧の画素への書込みが終了する。このように、アナログ画像電圧の画素への書込みは、１表示ライン毎に順次行われ、全ての画素への書込みが終了した時点で１フレームの「書込み期間」は終了する。
１フレームの「発光期間」では、リセットスイッチ素子５はオフ、全画素の点灯スイッチ素子２０が一斉にオン状態となる。
このとき、信号線１２には、図１３Ｂに示す三角波電圧が入力される。ここで、各画素の有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧と信号線１２に印加される三角波電圧との電圧関係によって、駆動ＴＦＴ４により駆動される。
このとき、駆動ＴＦＴ４の相互コンダクタンス（ｇｍ）が十分に大きければ、有機ＥＬ素子２は点灯／消灯とデジタル的に駆動されると見なすことができる。即ち、有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
【０００７】
図１５Ａは、従来の有機ＥＬ表示装置の概略構成を示す回路図である。
図１５Ａに示す有機ＥＬ表示装置は、各画素の駆動ＴＦＴの閾値電圧Ｖｔｈのバラツキを電流で検出し、外部システムによって補償したものである。
図１５Ａに示す有機ＥＬ表示装置では、「検出期間」に、例えば、有機ＥＬ表示パネル１００内の各画素の駆動ＴＦＴのゲート電極に各階調毎の画像電圧を印加し、その時に、各画素の有機ＥＬ素子に流れる電流を検出部ＤＥＴで検出する。検出部ＤＥＴでは、電流・電圧変換部ＩＶＣにより、検出した電流を電圧に変換し、ローパスフィルタＬＰＦを介して出力する。
検出部ＤＥＴから出力された電圧は、Ａ／Ｄ変換器１０６によりデジタル値に変換され、メモリ１０４に格納される。なお、前述の処理は、ＣＰＵ１０５の指示に従い実行される。
「発光期間」では、クロックＣＫに同期して、入力される各色データ（Ｒｄａｔａ，Ｇａｔａ，Ｂｄａｔａ）に対応した画像データが、ルックアップテーブル１０１から読み出される。また、補正用オフセット発生回路１０３が、メモリ１０４に格納されたデータに基づき、補正用データを生成する。
この補正用データは、ルックアップテーブル１０１から読み出された画像データに加算され、Ｄ／Ａ変換器１０２によりアナログ画像電圧に変換され、有機ＥＬ表示パネル１００内の各画素の駆動ＴＦＴのゲート電極に印加され、有機ＥＬ表示素子が発光する。
【０００８】
図１５Ｂは、図１５Ａの有機ＥＬ表示パネル１００内の構成を示したものである。有機ＥＬ表示パネル１００は、複数の画素１１２で構成される表示部１１３、画素行選択回路１０８、画素行選択回路１０９で構成される。
画素１１２には、信号線１２、セレクトスイッチ線Ｙ、および電源線６がそれぞれ入力される。各画素１１２には、発光素子としての有機ＥＬ素子２が設けられている。有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、駆動ＴＦＴ４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、保持容量素子３が接続される。さらに、駆動ＴＦＴ４のゲート電極は、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに接続される。
また、消灯スイッチ素子１１０を介して、電源線６と駆動ＴＦＴ４のゲート電極が接続される。
ここで、画素行選択回路１０８は、セレクトスイッチ線Ｙに接続され、セレクトスイッチ素子３２の開閉を制御し、画素行選択回路１０９は、消灯スイッチ制御線１１１を介して、消灯スイッチ素子１１０の開閉を制御する。検出しない画素の消灯スイッチ素子１１０を選択してオンにすることで、検出画素以外の画素の駆動ＴＦＴ４のゲート電極には、電源線６が接続され、駆動ＴＦＴ４は、オフされる。この動作を１フレーム中に組み込むことで、表示・検出の両機能を１フレーム中で達成することができる。
なお、本願発明に関連する先行技術文献としては以下のものがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１２２３０１号公報
【００１０】
【特許文献２】特開２００４−２６４７９３号公報
【００１１】
【特許文献３】特開２００７−１８８７６号公報
【００１２】
【特許文献４】特開２００８−３２７６１号公報
【非特許文献】
【００１３】
【非特許文献１】Ｄａｗｓｏｎ ＳＩＤ ９８ Ｄｉｇｅｓｔ ｐ．１１〜１４
【発明の概要】
【発明が解決しようとする課題】
【００１４】
前述の図１２に示す画素、あるいは、図１３に示す画素を用いて、有機ＥＬ表示パネルの高精細化を図った場合、各画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキをキャンセルするリセットスイッチ素子５は、画素を小さくする上での制約となる。
また、薄膜トランジスタは、図１４（ａ）に示すように、リーク電流のバラツキや、リーク電流の群はずれを持つ。なお、図１４は、図１２に示す画素と、図１３に示す画素の問題点を説明するための図である。
リセットスイッチ素子５がオフとなる発光期間には、保持容量素子３がリセットスイッチ素子５のリーク電流により充電されるが、リセットスイッチ素子５を構成する薄膜トランジスタのリーク電流が大きい場合は、駆動ＴＦＴ４のゲート電極の電圧が変動することになる。この駆動ＴＦＴ４のゲート電極の電圧が、有機ＥＬ素子２の発光輝度に影響を与えないようにするためには、保持容量素子３の容量値を大きくする必要がある。
また、リセットスイッチ素子５を構成する薄膜トランジスタが、リーク電流の群はずれを持つ場合も、駆動ＴＦＴ４のゲート電極の電圧が変動し、有機ＥＬパネル全体で同じ階調を表示する場合に、図１４（ｂ）のＡに示すような微輝点が生じることになる。この微輝点が生じないようにするためには、保持容量素子３の容量値を大きな値に保たなければならない。
このように、図１２、図１３のリセットスイッチ素子５は、単に素子数の増加というではなく、画素を構成する保持容量素子３を必要以上に大きくするという観点からも高精細化の妨げになるという課題がある。
【００１５】
また、図１５Ａに示す有機ＥＬ表示装置においては、電流を電圧に変換する際に、後段のＡ／Ｄ変換器１０６において、特性バラツキが判定できるような電圧に変換できるように、電流を電圧に変換する抵抗の抵抗値を充分大きくする必要がある。
さらに、この高抵抗から発生する熱雑音を抑えるために、電流・電圧変換部ＩＶＣとＡ／Ｄ変換器１０６との間に、カットオフ周波数の低いローパスフィルタＬＰＦを挿入する必要がある。これにより、検出速度が遅くなるという課題があった。
また、低コスト化のため、カットオフ周波数の低いローパスフィルタＬＰＦをＬＳＩに内蔵しようとすると面積が大きくなるという課題もある。
また、表示・検出の両機能を１フレーム中で達成するためには、図１５Ｂに示すように、消灯スイッチ素子１１０と消灯スイッチ制御線１１１を画素に加える必要があるため、画素を構成する素子と配線の数が増え、画素サイズが大きくなり、精細度が低くなるという課題がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、高精細で高い画質の画像表示装置を実現することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）それぞれ自発光素子を有する複数の画素を有し、前記各画素は、前記入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタを有し、前記駆動トランジスタに定電流を流す電流源と、前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、前記電流源は、前記駆動トランジスタのソース電極に接続され、前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出する。
（２）（１）において、前記駆動トランジスタを飽和領域で駆動し、前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する。
（３）（２）において、定電流として、Ｉｄ１とＩｄ２の２つの定電流を設定し、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出する。
【００１７】
（４）（２）において、前記定電流として、Ｉｄ１とＩｄ２の２つの定電流を設定し、隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出する。
（５）（３）または（４）において、前記Ｉｄ１と、前記Ｉｄ２を、√（Ｉｄ１／Ｉｄ２）が２の倍数となるように設定する。
（６）（１）において、前記駆動トランジスタを線形領域で駆動し、前記検出部は、前記表示素子のアノード電圧を検出する。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、高精細で高い画質の画像表示装置を実現することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の基本となる画素を説明するため図である。
【図２】本発明の実施例１の有機ＥＬ表示装置を説明するための図である。
【図３】本発明の実施例１の有機ＥＬ表示装置の変形例を説明するための図である。
【図４】隣接する画素の駆動ＴＦＴの閾値電圧の差から、各画素の駆動ＴＦＴの閾値電圧を求める方法を説明するための図である。
【図５Ａ】本発明の実施例１の有機ＥＬ表示装置の変形例の全体構成Ａを説明するための図である。
【図５Ｂ】本発明の実施例１の有機ＥＬ表示装置の変形例の全体構成Ｂを説明するための図である。
【図６Ａ】図５Ａに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
【図６Ｂ】図５Ｂに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
【図７】本発明の実施例２の有機ＥＬ表示装置を説明するための図である。
【図８】図７に示す駆動ＴＦＴのゲート・ソース間電圧Ｖｇｓを説明するための図である。
【図９】本発明の実施例２の有機ＥＬ表示装置の変形例を説明するための図である。
【図１０】本発明の実施例２の有機ＥＬ表示装置の変形例の全体構成を説明するための図である。
【図１１】図１０に示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
【図１２Ａ】従来の有機ＥＬ表示装置の１画素の一例の等価回路を示す回路図である。
【図１２Ｂ】図１２Ａに示す１画素の動作を説明するための図である。
【図１３Ａ】従来の有機ＥＬ表示装置の１画素の他の例の等価回路を示す回路図である。
【図１３Ｂ】図１３Ａに示す１画素の動作を説明するための図である。
【図１４】図１２に示す画素と、図１３に示す画素の問題点を説明するための図である。
【図１５Ａ】従来の有機ＥＬ表示装置の概略構成を示す回路図である。
【図１５Ｂ】従来の有機ＥＬ表示装置の概略構成の画素回路を示したものである。
【図１６】本発明の各実施例の有機ＥＬ表示装置を使用する画像表示装置を示す図である。
【図１７】本発明の各実施例の有機ＥＬ表示装置を使用する画像表示装置を示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の基本となる画素の等価回路］
図１は、本発明の基本となる画素を説明するため図である。
図１（ａ）は、本発明の前提となる画素の等価回路を示す回路図であるが、図１（ａ）は、最も一般的な電圧プログラム方式の画素である。
図１（ａ）に示す画素１には、信号線１２、セレクトスイッチ線Ｙ、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられている。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、保持容量素子３が接続される。さらに、駆動ＴＦＴ４のゲート電極は、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに接続される。
図１（ａ）に示す画素は、図１２、図１３の画素とは異なり、駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキを抑制する機能はついていない。
そのため、図１（ｂ）に示すような、駆動ＴＦＴ４の閾値電圧Ｖｔｈの差が、有機ＥＬ素子２に流れる電流に反映されるため、駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキが、そのまま有機ＥＬ素子２の輝度に影響を与える。
また、図１（ｃ）のように、有機ＥＬ素子２の特性が劣化した場合、劣化した部分の動作点が移動するため、図１（ｄ）のＡに示すような焼付きとして現れる。
【００２１】
［実施例１］
図２は、本発明の実施例１の有機ＥＬ表示装置を説明するための図である。
図２（ａ）は、本発明の実施例１の有機ＥＬ表示装置の概略構成を示す図である。なお、実際には画素１は、有機ＥＬ表示パネルの表示領域内に多数個配置されるが、図２（ａ）では、１画素のみを記載してある。
本実施例では、図２（ａ）に示すように、電源線６に電流源３３を接続し、検出期間内に、画素１に電流源３３から定電流を流し、その時の駆動ＴＦＴ４のソース電極の電圧（以下、ソース電圧ともいう。）を検出部ＤＥＴで検出し、駆動ＴＦＴ４の閾値電圧Ｖｔｈを算出する。
検出部ＤＥＴは、バッファ回路ＢＡと、ローパスフィルタＬＰＦと、Ａ／Ｄ変換器ＡＤＣとから構成される。
本実施例では、セレクトスイッチ素子３２をオンにし、信号線１２から駆動ＴＦＴ４のゲート電極にゲート電圧を与えた状態において、駆動ＴＦＴ４のソース電極の電圧を検出する。
信号線１２に与える電圧から駆動ＴＦＴ４の閾値電圧Ｖｔｈの絶対値を引いた値であるオーバードライブ電圧に対して、駆動ＴＦＴ４のソース・ドレイン間電圧Ｖｄｓが充分に確保できる条件では、駆動ＴＦＴ４は、飽和領域を保つ。
そのため、駆動ＴＦＴ４のＴＦＴ特性は、図２（ｂ）中のＴＦＴ特性１＿１となり、検出電圧（ソース電圧）と信号線１２に与える電圧（ゲート電圧）から、図２（ｃ）に示すような、電流源３３から定電流を駆動ＴＦＴ４に流した時の駆動ＴＦＴ４のゲート・ソース間電圧Ｖｇｓを求めることができる。
このゲート・ソース間電圧Ｖｇｓは、駆動ＴＦＴ４の持つ閾値電圧Ｖｔｈのバラツキに対応するため、この検出電圧から駆動ＴＦＴ４のバラツキを算出することができる。
【００２２】
信号線１２に与える電圧から駆動ＴＦＴ４の閾値電圧Ｖｔｈの絶対値を引いた値であるオーバードライブ電圧に対して、駆動ＴＦＴ４のソース・ドレイン間電圧Ｖｄｓが充分に確保しない条件では、駆動ＴＦＴ４は、線形領域で駆動する。
そのため、駆動ＴＦＴ４のＴＦＴ特性は、図２（ｂ）中のＴＦＴ特性１＿２となり、アナログスイッチとしての機能を果たすため、電流源３３から定電流を有機ＥＬ素子２に流した時に、有機ＥＬ素子２のアノード電圧をモニターすることができる。
これにより、有機ＥＬ素子２の経時変化などをモニターすることができるため、図１（ｄ）のＡに示すような焼付きなどを判定することができる。
また、駆動ＴＦＴを飽和領域を保ちながら検出動作を実行する場合は、検出経路が、駆動ＴＦＴ４のソース電極と接続されているため、検出経路のインピーダンスが下がり、検出スピードが速く、低ノイズ経路となる。
したがって、図２（ａ）に示すローパスフィルタＬＰＦの持つカットオフ周波数は、広帯域に設定できるので、検出経路をＬＳＩ化した場合など、ローパスフィルタＬＰＦを形成する抵抗Ｒと容量素子Ｃの面積を小さく実現できるので、コストダウンを図ることができる。
【００２３】
図３は、本発明の実施例１の有機ＥＬ表示装置の変形例を説明するための図である。
図３に示す変形例では、各電源線６に接続される３３−１と３３−２の２つの電流源を用意し、ｎ型薄膜トランジスタから構成される電流源選択スイッチ素子（５０−１，５０−２）により、１−１，１−２の画素に流す定電流を、電流源（３３−１）からの定電流と、電流源（３３−２）の定電流に切り替え、また、ｎ型薄膜トランジスタから構成される画素選択スイッチ素子（５２−１，５２−２）により、電流源（３３−１）あるいは電流源（３３−２）からの定電流が供給される電源線６を選択して、画素列を選択する。
なお、電流源選択スイッチ素子（５０−１，５０−２）のゲート電極は、それぞれ電流源選択線（５１−１，５１−２）に接続され、画素選択スイッチ素子（５２−１，５２−２）のゲート電極は、それぞれ画素選択線（５３−１，５３−２）に接続される。
駆動ＴＦＴ４を飽和領域で駆動させるとき、電流源の電流値をＩｏｌｅｄ、検出部ＤＥＴで検出された駆動ＴＦＴ４のソース電圧をＶ＊（以下、単に、検出電圧Ｖ＊という）とすると、下記（１）式のように表すことができる。
Ｉｏｌｅｄ＝（１／２）・μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖ＊−Ｖｇ−（−Ｖｔｈ））２
・・・・・・・・・・・・・・・・・・ （１）
検出電圧Ｖ＊は、下記（２）式のように変形することができる。
Ｖ＊＝Ｖｇ−Ｖｔｈ−√［２・Ｉｏｌｅｄ・（１／｛μ・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （２）
この（２）式において、バラツキの要因は、閾値電圧Ｖｔｈと、移動度μであり、移動度バラツキも含まれるため、移動度のバラツキを含んだ検出値となり、検出精度が低下する。
【００２４】
そこで、図３（ａ）に示すように、電流源３３−１の電流値を『Ｉｏｌｅｄ１』、電流源３３−２の電流値を『Ｉｏｌｅｄ２』に設定し、駆動ＴＦＴ４のゲート電圧を『Ｖｇ』に設定した状態で、駆動ＴＦＴ４のソース電圧を検出する。
まず、閾値電圧と移動度がそれぞれ、Ｖｔｈ１とμ１である画素について、電流源３３−１の電流値Ｉｏｌｅｄ１を用いた時の検出電圧がＶ１１である場合、下記（３）式で表すことができ、同様に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いた時の検出電圧がＶ１２である場合、下記（４）式で表すことができる。
Ｖ１１＝Ｖｇ−Ｖｔｈ１−√［２・Ｉｏｌｅｄ１・（１／｛μ１・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （３）
Ｖ１２＝Ｖｇ−Ｖｔｈ１−√［２・Ｉｏｌｅｄ２・（１／｛μ１・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （４）
Ｋ＝√（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）として、（３）、（４）式を解くと、下記（５）式が得られる。
Ｖｔｈ１＝｛（Ｖ１１−Ｖｇ）−Ｋ・（Ｖ１２−Ｖｇ）｝／（Ｋ−１）
・・・・・・・・・・・・・・・・・・ （５）
【００２５】
同様に、閾値電圧と移動度が、それぞれＶｔｈ２とμ２である画素について、電流源３３−１の電流値Ｉｏｌｅｄ１を用いた時の検出電圧がＶ２１である場合、下記（６）式で表すことができ、同様に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いた時の検出電圧がＶ２２である場合、下記（７）式で表すことができる。
また、（６）、（７）式から閾値電圧Ｖｔｈ２を求めると、下記（８）式となる。
Ｖ２１＝Ｖｇ−Ｖｔｈ２−√［２・Ｉｏｌｅｄ１・（１／｛μ２・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （６）
Ｖ２２＝Ｖｇ−Ｖｔｈ２−√［２・Ｉｏｌｅｄ２・（１／｛μ２・Ｃｏｘ・（Ｗ／Ｌ）｝］
・・・・・・・・・・・・・・・・・・ （７）
Ｖｔｈ２＝｛（Ｖ２１−Ｖｇ）−Ｋ・（Ｖ２２−Ｖｇ）｝／（Ｋ−１）
・・・・・・・・・・・・・・・・・・ （８）
（５）式と（８）式から分かるように、２種類の電流源を設定するとこで、移動度のバラツキに影響を受けない状態で閾値電圧Ｖｔｈを検出することができる。
また、（５）式〜（８）式より、下記（９）式となる。
Ｖｔｈ１−Ｖｔｈ２＝｛Ｋ・（Ｖ２２−Ｖ１２）｝−（Ｖ２１−Ｖ１１）｝／（Ｋ−１）
・・・・・・・・・・・・・・・・・・ （９）
【００２６】
このように、駆動ＴＦＴ４の閾値電圧Ｖｔｈは、検出電圧、駆動ＴＦＴ４のゲート電圧Ｖｇ、および、電流源３３−１の電流値Ｉｏｌｅｄ１と電流源３３−２の電流値Ｉｏｌｅｄ２との電流比で検出することができる。
ここで、（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）＝４に設定すると、Ｋ＝２より、前述の（５）、（８）式は、（１０）、（１１）式のようになる。
Ｖｔｈ１＝｛（Ｖ１１−Ｖｇ）−２・（Ｖ１２−Ｖｇ）｝
・・・・・・・・・・・・・・・・・ （１０）
Ｖｔｈ２＝｛（Ｖ２１−Ｖｇ）−２・（Ｖ２２−Ｖｇ）｝
・・・・・・・・・・・・・・・・・ （１１）
また、隣接画素間の駆動ＴＦＴ４の閾値電圧Ｖｔｈの差の電圧を求めた場合には、検出電圧、および、電流源３３−１の電流値Ｉｏｌｅｄ１と電流源３３−２の電流値Ｉｏｌｅｄ２との電流比で、閾値電圧Ｖｔｈのバラツキを検出することができる。
ここで、（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）＝４に設定すると、Ｋ＝２より、前述の（９）式は、（１２）式のようになる。
Ｖｔｈ１−Ｖｔｈ２＝（２Ｖ２２−Ｖ２１）−（２Ｖ１２−Ｖ１１）
・・・・・・・・・・・・・・・・・・ （１２）
【００２７】
ここで、Ｖ１１、Ｖ１２、Ｖ２１、Ｖ２２の各検出値をＡ／Ｄ変換したとき、２Ｖ１２、２Ｖ２２のデジタル値は、Ｖ１２、Ｖ２２の各検出値をＡ／Ｄ変換したデジタル値の１ビットシフトの簡単な計算で得ることができる。
したがって、閾値電圧Ｖｔｈ２と閾値電圧Ｖｔｈ１の差の電圧の情報は、簡単な計算で検出することができる。
今、仮に、隣接する画素の閾値電圧Ｖｔｈ２と閾値電圧Ｖｔｈ１の差の電圧の情報が、図４のＡに示す状態であるとする。
この場合、図４のＡにおいて、最も左にある画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈを基準にして、その差分値を加算していくと、図４のＢに示すように、基準の閾値電圧Ｖｔｈに対する、各画素の駆動ＴＦＴ４毎の駆動ＴＦＴの閾値電圧Ｖｔｈの差を求めることができる。
そこで、図４のＢの状態において、最低となる閾値電圧ＶｔＨを基準にして、各画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈを補正することにより、各画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈを揃えることが可能となる。
【００２８】
図３（ｂ）は、前述の動作を実現するためのタイムチャートである。
図３（ｂ）の期間Ｔ１に、電流源選択線５１−１がＨｉｇｈレベル（以下、単に、Ｈレベルという）、電流源選択線５１−２がＬｏｗレベル（以下、単に、Ｌレベルという）となり、電流源選択スイッチ素子５０−１がオン、電流源選択スイッチ素子５０−２がオフとなる。
また、この期間内の期間Ｔ２に、画素選択線５３−１がＨレベル、画素選択線５３−２がＬレベルとなり、画素選択スイッチ素子５２−１がオン、画素選択スイッチ素子５２−２がオフとなる。したがって、この期間Ｔ２内に、電流源３３−１の電流値Ｉｏｌｅｄ１を用いたときの、画素１−１の駆動ＴＦＴ４のソース電圧Ｖ１１を検出することができる。
さらに、この期間内の期間Ｔ３に、画素選択線５３−１がＬレベル、画素選択線５３−２がＨレベルとなり、画素選択スイッチ素子５２−１がオフ、画素選択スイッチ素子５２−２がオンとなる。したがって、この期間Ｔ３内に、電流源３３−１の電流値Ｉｏｌｅｄ１を用いたときの、画素１−２の駆動ＴＦＴ４のソース電圧Ｖ２１を検出することができる。
次に、図３（ｂ）の期間Ｔ４に、電流源選択線５１−１がＬレベル、電流源選択線５１−２がＨレベルとなり、電流源選択スイッチ素子５０−１がオフ、電流源選択スイッチ素子５０−２がオンとなる。
また、この期間内の期間Ｔ５に、画素選択線５３−１がＨレベル、画素選択線５３−２がＬレベルとなり、画素選択スイッチ素子５２−１がオン、画素選択スイッチ素子５２−２がオフとなる。したがって、この期間Ｔ５内に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いたときの、画素１−１の駆動ＴＦＴ４のソース電圧Ｖ１２を検出することができる。
さらに、この期間内の期間Ｔ６に、画素選択線５３−１がＬレベル、画素選択線５３−２がＨレベルとなり、画素選択スイッチ素子５２−１がオフ、画素選択スイッチ素子５２−２がオンとなる。したがって、この期間Ｔ６内に、電流源３３−２の電流値Ｉｏｌｅｄ２を用いたときの、画素１−２の駆動ＴＦＴ４のソース電圧Ｖ２２を検出することができる。
【００２９】
図５Ａ、図５Ｂは、本発明の実施例１の有機ＥＬ表示装置の変形例の全体構成を説明するための図である。
図５Ａでは、図３（ａ）に示す回路構成において、信号線（１２−１，１２−２）にリファレンス電圧Ｖｒｅｆを供給するリファレンス電圧選択スイッチ素子７０と、信号線（１２−１，１２−２）に、信号線駆動回路９から出力される画像電圧を供給する信号線選択スイッチ素子７２が設けられる。ここで、リファレンス電圧選択スイッチ素子７０のゲート電極は、リファレンス電圧選択線７１に接続され、信号線選択スイッチ素子７２のゲート電極は、信号線選択線７３に接続される。
また、各電源線６には、スイッチ素子ＳＷ１を介して、検出動作を行わない表示期間中に表示用のＶＤＤの電圧が供給される。スイッチ素子ＳＷ１は、電源制御線Ｖｓｗにより制御される。また、図５Ａに示すように、セレクトスイッチ線（Ｙ１，Ｙ２）は、走査線駆動回路８に接続される。
さらに、検出部ＤＥＴのＡ／Ｄ変換器ＡＤＣから出力されるデジタル値（Ｖ１１、Ｖ１２、Ｖ２１、Ｖ２２の検出電圧をＡ／Ｄ変換したデジタル値）は、演算部６０に入力される。演算部６０は、入力された検出電圧から 閾値電圧Ｖｔｈ、または、隣接画素間の閾値電圧Ｖｔｈの差電圧を演算し、当該情報はメモリ６１に格納される。補正信号生成部６２は、このメモリ６１に格納された情報に基づき、補正データＶｈｏを生成する。この補正信号生成部６２から出力される補正データＶｈｏは、入力表示データＶｉｎに加算される。
図５Ｂでは、図５Ａに示す構成において、セレクトスイッチ線（Ｙ１，Ｙ２）と走査線駆動回路８の間に、選択スイッチ８１_１、８１_２が設けられ、セレクトスイッチ線（Ｙ１，Ｙ２）と画素行選択回路８０の間に、選択スイッチ８２_１、８２_２が設けられ、さらに、選択スイッチ８１_１、８１_２もしくは、選択スイッチ８２_１、８２_２のどちらか一方をオンするために、選択スイッチ８１_１、８１_２、８２_１、８２_２のゲート電極に選択回路制御線８３が接続される。
【００３０】
図６Ａは、図５Ａに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
図５Ａに示すように、実際の有機ＥＬ表示パネルでは、画素は水平方向と垂直方向の複数の画素のマトリクスで構成されるので、図６Ａのタイムチャートに示すように、各検出動作を行う前に、プレ動作を導入する。
Ｔ１の期間（画素１−Ａのプレ動作）には、Ｙ１とＹ２のセレクトスイッチ線にＨレベルの走査電圧が供給されるので、１−Ａ，１−Ｂ，１−Ｃ，１−Ｄの各画素のセレクトスイッチ素子３２がオンとなる。
また、この期間Ｔ１には、電流源選択線５１−１がＨレベル、電流源選択線５１−２がＬレベルとなるので、電流源選択スイッチ素子５０−１がオン、電流源選択スイッチ素子５０−２がオフとなる。また、画素選択線（５３−１，５３−２）がともにＨレベルとなるので、画素選択スイッチ素子（５２−１，５２−２）がともにオンとなる。
したがって、この期間Ｔ１には、電流源３３−１から、例えば、Ｉｏｌｅｄ１の定電流が全ての電源線６に供給される。
また、この期間Ｔ１には、リファレンス電圧選択線７１がＨレベル、信号線選択線７３がＬレベルとなるので、リファレンス電圧選択スイッチ素子７０がオン、信号線選択スイッチ素子７２がオフとなる。また、リファレンス電圧ＶｒｅｆとしてＶ１の制御電圧が供給されている。したがって、信号線（１２−１，１２−２）には、Ｖ１の制御電圧が供給される。
したがって、１−Ａ，１−Ｂ，１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４のゲート電極には、Ｖ１の制御電圧が入力されるので、１−Ａ，１−Ｂ，１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４はオフとなる。なお、図６Ａにおいて、１−Ａ−ＧＶないし１−Ｄ−ＧＶは、１−Ａないし１−Ｄの画素の駆動ＴＦＴ４のゲート電極の電圧を示す。
【００３１】
図６Ｂは、図５Ｂに示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
１フレームは、表示を行うための書き込み／発光期間と検出期間に分割される。
検出期間では、画素の駆動ＴＦＴ４のソース電極に対して、表示用のＶＤＤの電圧を切り離し、検出用の電流源を接続するため、電流源選択線５１がＨレベルとして、電流源選択スイッチ５０をオンにし、電源制御線Ｖｓｗを用いて、電源制御スイッチをオフとする。
書き込み／発光を行う表示においては、走査線駆動回路８を用い、検出においては、画素行選択回路８０を用いるため、選択回路制御線８３をＨレベルからＬレベルにし、選択スイッチ８１_１、８１_２をオフにし、８２_１、８２_２をオンにする。
検出期間において、まず、Ｙ１のセレクトスイッチ線とＹ２のセレクトスイッチ線にＨレベルが与えられるので、１−Ａ，１−Ｂ、１−Ｃ，１−Ｄの各画素のセレクトスイッチ素子３２がオンとし、この状態で、リファレンス電圧選択線７１にＨレベル、信号線選択線７３にＬレベルが与えることで、リファレンス電圧Ｖｒｅｆを１−Ａ，１−Ｂ、１−Ｃ，１−Ｄの駆動ＴＦＴが全てオフするような電圧Ｖ１を入力する。
次に、Ｙ２のセレクトスイッチ線にＬレベルが与え、１−Ａ，１−Ｂのセレクトスイッチ素子３２をオンし、１−Ｃ，１−Ｄのセレクトスイッチ素子３２をオフの状態にする。この状態で、リファレンス電圧選択線７１にＬレベル、信号線選択線７３にＨレベルが与えることで、信号線駆動回路９から、Ｖ２の制御電圧が供給されるので、信号線（１２−１，１２−２）には、Ｖ０もしくはＶ１の制御電圧が供給される。信号線１２−１にＶ０、信号線１２−２にＶ１を与えた場合には、画素１−Ａの特性が検出され、信号線１２−１にＶ１、信号線１２−２にＶ０を与えた場合には、画素１−Ｂの特性が検出される。
これにより、画素は、２つのＴＦＴ、１本の水平線という構成を保った状態で、１フレーム内に表示と検出の機能を持たせることができるため。高精細を維持することが可能となる。
【００３２】
次の期間Ｔ２には、Ｙ２のセレクトスイッチ線にＬレベルの走査電圧が供給されるので、１−Ｃと１−Ｄの画素のセレクトスイッチ素子３２がオフとなる。
また、この期間Ｔ２には、リファレンス電圧選択線７１がＬレベル、信号線選択線７３がＨレベルとなるので、リファレンス電圧選択スイッチ素子７０がオフ、信号線選択スイッチ素子７２がオンとなる。また、この期間Ｔ２には、信号線駆動回路９から、Ｖ２の制御電圧が供給されるので、信号線（１２−１，１２−２）には、Ｖ２の制御電圧が供給される。
したがって、１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４のゲート電極は、Ｔ１の期間のＶ１の制御電圧を維持するので、１−Ｃ，１−Ｄの各画素の駆動ＴＦＴ４はオフとなる。一方、１−Ａ，１−Ｂの各画素の駆動ＴＦＴ４のゲート電極には、Ｖ２の制御電圧が入力されるので、１−Ａ，１−Ｂの各画素の駆動ＴＦＴ４はオンとなる。
さらに、この期間Ｔ２には、画素選択線５３−２が、Ｌレベルとなるので、画素選択スイッチ素子５２−２がオフとなる。したがって、１−Ｂ，１−Ｄの各画素の駆動ＴＦＴ４のソース電極が接続される電源線６は、フローティング状態となる。
したがって、この期間Ｔ２には、１−Ａの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、電流源３３−１から、例えば、Ｉｏｌｅｄ１の定電流が供給されるので、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ１を検出する。
次の期間Ｔ３には、電流源選択線５１−１がＬレベル、電流源選択線５１−２がＨレベルとなるので、電流源選択スイッチ素子５０−１がオフ、電流源選択スイッチ素子５０−２がオンとなる。
したがって、この期間Ｔ３には、１−Ａの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、電流源３３−２から、例えば、Ｉｏｌｅｄ２の定電流が供給されるので、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ２を検出する。
【００３３】
以下、期間Ｔ５、Ｔ６において、画素選択スイッチ素子５２−１をオフ、画素選択スイッチ素子５２−２をオンとして、前述と同様の処理を実行することにより、１−Ｂの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の定電流を供給したときの、１−Ｂの画素の駆動トランジスタのソース電圧（Ｖ１，Ｖ２）を検出部ＤＥＴで検出する。
また、期間Ｔ７，Ｔ８、Ｔ１１，Ｔ１２において、１−Ａと１−Ｂの画素のセレクトスイッチ素子３２をオフ、１−Ｃと１−Ｄの画素のセレクトスイッチ素子３２がオンとして、前述と同様の処理を実行することにより、１−Ｃと１−Ｄの画素の駆動ＴＦＴ４と有機ＥＬ素子２に、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の定電流を供給したときの、１−Ｃと１−Ｄの画素の駆動トランジスタのソース電圧（Ｖ１，Ｖ２）を検出部ＤＥＴで検出する。
ここで、検出動作を行わない表示期間中は、画素選択スイッチ素子（５２−１，５２−２）をオフとして、電源線６から電流源（３３−１，３３−２）を切り離す。また、スイッチ素子ＳＷ１をオンとして、電源線６には、表示用のＶＤＤの電圧を供給する。逆に、検出期間中は、スイッチ素子ＳＷ１をオフとすることで、表示用のＶＤＤの電圧を電源線６から切り離す。
演算部６０で演算された閾値電圧Ｖｔｈ、または、隣接画素間の閾値電圧Ｖｔｈの差電圧の情報は、メモリ６１に格納される。補正信号生成部６２は、メモリ６１に格納された情報に基づき、補正データＶｈｏを生成し、入力表示データＶｉｎとを加算し、その加算したデータを、信号線駆動回路９に入力する。
【００３４】
［実施例２］
図７は、本発明の実施例２の有機ＥＬ表示装置を説明するための図である。
本実施例は、駆動ＴＦＴ４として、ｎ型薄膜トランジスタを使用する実施例である。そのため、本実施例では、図７（ａ）に示すように、駆動ＴＦＴ４のドレイン電極が電源線６に接続され、駆動ＴＦＴ４のソース電極が、点灯スイッチ素子２０を介して有機ＥＬ素子２のアノード電極に接続される。
また、本実施例では、電流源３３は、電流供給線１３に接続され、電流供給線１３と駆動ＴＦＴ４のソース電極との間に、検出スイッチ素子２２が接続される。
なお、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続され、検出スイッチ素子２２のゲート電極は、検出スイッチ線２３に接続される。
図７（ａ）に示す本実施例では、セレクトスイッチ素子３２と検出スイッチ素子２２をオンにし、点灯スイッチ素子２０をオフにした状態で、信号線１２から駆動ＴＦＴ４のゲート電極にＶｇの制御電圧を与えた状態において、駆動ＴＦＴ４→検出スイッチ素子２２→電流供給線１３→電流源３３の経路で、駆動ＴＦＴ４に定電流を流し、駆動ＴＦＴ４のソース電圧を検出する。
なお、検出するソース電圧が充分に低く、有機ＥＬ素子２のアノード・カソード間の電圧が充分に低い場合であれば、有機ＥＬ素子２には電流は流れないため、図７（ｂ）に示すように、点灯スイッチ素子２０と点灯スイッチ線２１は省略可能である。
【００３５】
また、実施例１と同様に、信号線１２に与える電圧から駆動ＴＦＴ４の閾値電圧Ｖｔｈの絶対値を引いた値であるオーバードライブ電圧に対して、駆動ＴＦＴ４のソース・ドレイン間電圧Ｖｄｓが充分に確保できる条件では、駆動ＴＦＴ４は、飽和領域を保つ。
そのため、検出電圧（ソース電圧）と信号線１２に与える電圧（ゲート電圧）から、図８に示すような、電流源３３から定電流を駆動ＴＦＴ４に流した時の駆動ＴＦＴ４のゲート・ソース間電圧Ｖｇｓを求めることができる。
この駆動ＴＦＴのゲート・ソース間電圧Ｖｇｓは、駆動ＴＦＴ４の閾値電圧Ｖｔｈのバラツキに対応するため、この検出電圧から駆動ＴＦＴ４のバラツキを算出することができる。
本実施例においても、駆動ＴＦＴ４を飽和領域を保ちながら駆動し、駆動ＴＦＴ４のソース電圧を検出する場合は、検出経路が駆動ＴＦＴ４のソース電極と接続されているため、検出経路のインピーダンスが下がり、検出スピードが速く、低ノイズ経路となる。
したがって、検出部ＤＥＴのローパスフィルタＬＰＦのカットオフ周波数を広帯域に設定できるので、検出部ＤＥＴをＬＳＩ化した場合など、ローパスフィルタＬＰＦを形成する抵抗Ｒ、容量素子Ｃの面積を小さく実現できるので、コストダウンを図ることができる。
【００３６】
図９は、本発明の実施例２の有機ＥＬ表示装置の変形例を説明するための図である。
図９（ａ）に示す回路構成において、前述の実施例１の時と同様に、（Ｉｏｌｅｄ１／Ｉｏｌｅｄ２）＝４として、電流源３３−１の定電流値を『Ｉｏｌｅｄ１』、電流源３３−２の定電流値を『Ｉｏｌｅｄ２』に設定し、駆動ＴＦＴ４のゲート電圧を『Ｖｇ』に設定した状態で、前述の実施例１と同様の手順で、駆動ＴＦＴ４のソース電圧（Ｖ１、Ｖ２、Ｖ１１，Ｖ１２，Ｖ２１、Ｖ２２）を検出することにより、駆動ＴＦＴ４の閾値電圧Ｖｔｈと、隣接する画素間の駆動ＴＦＴ４の閾値電圧Ｖｔｈの差の電圧を算出することができる。
特に、検出した検出電圧のデジタル値、ビットシフト演算のみにおいて、移動度バラツキの影響を受けないで、隣接画素の駆動ＴＦＴ４の閾値電圧Ｖｔｈの差の電圧の算出が可能となる。図９（ｂ）は、以上の動作を実現するタイムチャートである。
【００３７】
図１０は、本発明の実施例２の有機ＥＬ表示装置の変形例の全体構成を説明するための図である。
図１０に示す回路の基本的な検出動作は、前述の実施例１と同じであるが、本実施例２では、検出スイッチ素子２２を用いることで、検出する画素を選択するため、実施例１の時のようにプレ動作を設ける必要はなく、検出動作を実行することができる。
また、各画素の駆動ＴＦＴ４のゲート電極には、全ての画素について、Ｖｇの制御電圧を与えれば良い。そのため、本実施例では、図５に示すリファレンス電圧選択スイッチ素子７０、リファレンス電圧選択線７１、信号線選択スイッチ素子７２、および信号線選択線７３は必要としない。
また、図１０に示す回路では、検出動作と、検出動作を行わない表示期間中の表示動作の両方の動作において、表示用のＶＤＤの電圧が必要となるので、ＶＤＤの電圧は常に供給する。
さらに、検出動作を行わない表示期間中は、画素選択スイッチ素子（５２−１，５２−２）をオフとして、電源線６から電流源（３３−１，３３−２）を切り離す。
本実施例において、セレクトスイッチ素子３２と点灯スイッチ素子２０とがオンした状態で有機ＥＬ素子２の発光動作点が決定する。つまり、駆動ＴＦＴ４がソースフォロア回路で動作することにより有機ＥＬ素子２が点灯する。
【００３８】
図１１は、図１０に示す有機ＥＬ表示装置の動作を説明させるためのタイムチャートである。
Ｔ１の検出期間には、Ｙ１のセレクトスイッチ線にＨレベルの走査電圧、Ｙ２のセレクトスイッチ線にＬレベルの走査電圧が供給されるので、１−Ａ，１−Ｂの各画素のセレクトスイッチ素子３２がオン、１−Ｃ，１−Ｄの各画素のセレクトスイッチ素子３２がオフとなる。
また、この期間には、検出スイッチ線２３−１がＨレベル、検出スイッチ線２３−１がＬレベルとなるので、１−Ａ，１−Ｂの各画素の検出スイッチ素子２２がオン、１−Ｃ，１−Ｄの各画素の検出スイッチ素子２２がオフとなる。
さらに、検出期間（Ｔ１〜Ｔ８）には、点灯スイッチ線（２１−１，２１−２）がＬレベルとなるので、全ての画素の点灯スイッチ素子２０がオフとなる。また、信号線（１２−１，１２−２）には、信号線駆動回路９からＶｇの制御電圧が供給されている。
また、この期間Ｔ１には、電流源選択線５１−１がＨレベル、電流源選択線５１−２がＬレベルとなるので、電流源選択スイッチ素子５０−１がオン、電流源選択スイッチ素子５０−２がオフとなる。
また、画素選択線５３−１が、Ｈレベル、画素選択線５３−２が、Ｌレベルとなるので、画素選択スイッチ素子５２−１がオン、画素選択スイッチ素子５２−２がオフとなる。
したがって、１−Ａ，１−Ｃの画素の駆動ＴＦＴ４のソース電極は、電流源３３−１に接続され、１−Ｂ，１−Ｄの各画素の駆動ＴＦＴ４のソース電極は、フローティング状態となる。
したがって、この期間Ｔ１には、１−Ａの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源３３−１の経路で、Ｉｏｌｅｄ１の定電流を流し、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ１を検出する。
【００３９】
次の期間Ｔ２には、電流源選択線５１−１がＬレベル、電流源選択線５１−２がＨレベルとなるので、電流源選択スイッチ素子５０−１がオフ、電流源選択スイッチ素子５０−２がオンとなる。
したがって、この期間Ｔ２には、１−Ａの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源３３−２の経路で、Ｉｏｌｅｄ２の定電流を流し、検出部ＤＥＴにおいて、１−Ａの画素の駆動ＴＦＴ４のソース電圧Ｖ２を検出する。
以下、期間Ｔ３、Ｔ４において、画素選択スイッチ素子５２−１をオフ、画素選択スイッチ素子５２−２をオンとして、前述と同様の処理を実行することにより、１−Ｂの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源（３３−１，３３−２）の経路で、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の定電流を流したときの、１−Ｂの画素の駆動トランジスタのソース電圧（Ｖ１，Ｖ２）を、検出部ＤＥＴで検出する。
また、期間Ｔ５〜Ｔ８において、１−Ａと１−Ｂの画素のセレクトスイッチ素子３２と検出スイッチ素子２２とをオフ、１−Ｃと１−Ｄの画素のセレクトスイッチ素子３２と検出スイッチ素子２２とをオンとして、前述と同様の処理を実行することにより、１−Ｃと１−Ｄの画素の駆動ＴＦＴ４に、駆動ＴＦＴ４→点灯スイッチ素子２０→電流供給線１３→電流源３３−１の経路で、Ｉｏｌｅｄ１の定電流を流し、検出部ＤＥＴにおいて、１−Ｃ，１−Ｄの画素の駆動ＴＦＴ４のソース電圧（Ｖ１，Ｖ２）を検出する。
【００４０】
なお、前述の各実施例において、２つの電流源（３３−１，３３−２）を使用する代わりに、１つの電流源を使用し、この１つの電流源の電流値を、Ｉｏｌｅｄ１と、Ｉｏｌｅｄ２の電流値に切り替えるようにしてもよい。
以上説明した本発明の画像表示装置を、図１６に示すモバイル用電子機器、テレビジョン、図１７に示すデジタル携帯端末（ＰＤＡ）、ビデオカメラなどに搭載することによって、動画において高画質な製品を実現することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００４１】
１，１−１，１−２，１−Ａ，１−Ｂ，１−Ｃ，１−Ｄ 画素
２ 有機エレクトロルミネッセンス素子（有機ＥＬ素子）
３，３０ 保持容量素子
４ ｐ型薄膜トランジスタ（駆動ＴＦＴ）
５ リセットスイッチ素子
６ 電源線
７ リセット線
８ 走査線駆動回路
９ 信号線駆動回路
１２，１２−１，１２−２ 信号線
１３ 電流供給線
２０ 点灯スイッチ素子
２１，２１−１，２１−２ 点灯スイッチ線
２２ 検出スイッチ素子
２３，２３−１，２３−２ 検出スイッチ線
３２ セレクトスイッチ素子
３３，３３−１，３３−２ 電流源
５０−１，５０−２ 電流源選択スイッチ素子
５１−１，５１−２ 電流源選択線
５２−１，５２−２ 画素選択スイッチ素子
５３−１，５３−２ 画素選択線
６０ 演算部
６１，１０４，１０７ メモリ
６２ 補正信号生成部
７０ リファレンス電圧選択スイッチ素子
７１ リファレンス電圧選択線
７２ 信号線選択スイッチ素子
７３ 信号線選択線
８０ 画素行選択回路
１００ 有機ＥＬ表示パネル
１０１ ルックアップテーブル
１０２ Ｄ／Ａ変換器
１０３ 補正用オフセット発生回路
１０５ ＣＰＵ
１０６，ＡＤＣ Ａ／Ｄ変換器
Ｙ，Ｙ１，Ｙ２ セレクトスイッチ線
ＤＥＴ 検出部
ＩＶＣ 電流・電圧変換部
ＬＰＦ ローパスフィルタ
ＢＡ バッファ回路
ＳＷ１ スイッチ素子
【特許請求の範囲】
【請求項１】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記セレクトスイッチ素子のゲート電極は、第１の水平アドレス選択回路と第２の水平アドレス回路に接続されていることを特徴とする画像表示装置。
【請求項２】
表示においては、前記第１の水平アドレス選択回路を用いて前記画像電圧を入力する画素の水平アドレスを選択し、検出においては、前期第２の水平アドレス選択回路を用いて検出する画素の水平アドレスを選択することを特徴とする請求項１に記載の画像表示装置。
【請求項３】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有し、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する画像表示装置であって、
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第１の電流源とを有し、
隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出することを特徴とする画像表示装置。
【請求項４】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有し、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する画像表示装置であって、
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
複数の電源線を有し、
前記各画素の前記駆動トランジスタの前記ソース電極は、前記複数の電源線の中の対応する電源線に接続され、
検出期間に、前記複数の電源線の中の任意の１つの電源線を選択する手段と、
検出期間に、前記第１の電流源あるいは前記第２の電流源を、前記選択された電源線に接続する手段と、
検出期間以外の通常の表示状態において、前記複数の電源線に表示用のＶＤＤの電圧を供給する手段とを有し、
前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする画像表示装置。
【請求項５】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有し、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する画像表示装置であって、
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
複数の電源線を有し、
前記各画素の前記駆動トランジスタの前記ソース電極は、前記複数の電源線の中の対応する電源線に接続され、
検出期間に、前記複数の電源線の中の任意の１つの電源線を選択する手段と、
検出期間に、前記第１の電流源あるいは前記第２の電流源を、前記選択された電源線に接続する手段と、
検出期間以外の通常の表示状態において、前記複数の電源線に表示用のＶＤＤの電圧を供給する手段とを有し、
隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出することを特徴とする画像表示装置。
【請求項６】
前記各信号線に前記画像電圧、あるいは、リファレンス電圧を供給する手段を有することを特徴とする請求項４または請求項５に記載の画像表示装置。
【請求項７】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記駆動トランジスタを線形領域で駆動し、
前記検出部は、前記表示素子のアノード電圧を検出することを特徴とする画像表示装置。
【請求項８】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線と、
複数の電流供給線とを有し、
前記各画素は、ｎ型薄膜トランジスタで構成され、前記入力された画像電圧を基に前記自発光素子を駆動するｎ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子と、
前記複数の電流供給線の中の対応する電流供給線と前記駆動トランジスタのソース電極との間に接続される検出スイッチ素子とを有し、
前記各電流供給線に接続され、前記駆動トランジスタに定電流を流す電流源と、
前記電流供給線と検出スイッチ素子とを介して、前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の、前記駆動トランジスタのソース電圧を検出することを特徴とする画像表示装置。
【請求項９】
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項８に記載の画像表示装置。
【請求項１０】
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項９に記載の画像表示装置。
【請求項１１】
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出することを特徴とする請求項９に記載の画像表示装置。
【請求項１２】
前記Ｉｄ１と、前記Ｉｄ２を、√（Ｉｄ１／Ｉｄ２）が２の倍数となるように設定することを特徴とする請求項１０または請求項１１に記載の画像表示装置。
【請求項１３】
検出期間に、前記複数の電流供給線の中の任意の１つの電流供給線を選択する手段と、
検出期間に、前記第１の電流源あるいは前記第２の電流源を、前記選択された電流供給線に接続する手段とを有することを特徴とする請求項１０または請求項１１に記載の画像表示装置。
【請求項１４】
それぞれ自発光素子を有する複数の画素を有し、
前記各画素は、入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出することを特徴とする画像表示装置。
【請求項１５】
前記定電流として、Ｉｄ１とＩｄ２の２つの定電流を設定し、
前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項１４に記載の画像表示装置。
【請求項１６】
前記Ｉｄ１と、前記Ｉｄ２を、√（Ｉｄ１／Ｉｄ２）が２の倍数となるように設定することを特徴とする請求項１５に記載の画像表示装置。
【請求項１７】
前記検出部は、前記駆動トランジスタのソース電圧が入力されるバッファ回路と、
前記バッファ回路の出力が入力されるローパスフィルタと、
前記ローパスフィルタの出力をデジタル信号に変換するＡＤ変換器とを有することを特徴とする請求項８または請求項１４に記載の画像表示装置。
【請求項１】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記セレクトスイッチ素子のゲート電極は、第１の水平アドレス選択回路と第２の水平アドレス回路に接続されていることを特徴とする画像表示装置。
【請求項２】
表示においては、前記第１の水平アドレス選択回路を用いて前記画像電圧を入力する画素の水平アドレスを選択し、検出においては、前期第２の水平アドレス選択回路を用いて検出する画素の水平アドレスを選択することを特徴とする請求項１に記載の画像表示装置。
【請求項３】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有し、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する画像表示装置であって、
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第１の電流源とを有し、
隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出することを特徴とする画像表示装置。
【請求項４】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有し、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する画像表示装置であって、
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
複数の電源線を有し、
前記各画素の前記駆動トランジスタの前記ソース電極は、前記複数の電源線の中の対応する電源線に接続され、
検出期間に、前記複数の電源線の中の任意の１つの電源線を選択する手段と、
検出期間に、前記第１の電流源あるいは前記第２の電流源を、前記選択された電源線に接続する手段と、
検出期間以外の通常の表示状態において、前記複数の電源線に表示用のＶＤＤの電圧を供給する手段とを有し、
前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする画像表示装置。
【請求項５】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有し、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出し、
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出する画像表示装置であって、
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
複数の電源線を有し、
前記各画素の前記駆動トランジスタの前記ソース電極は、前記複数の電源線の中の対応する電源線に接続され、
検出期間に、前記複数の電源線の中の任意の１つの電源線を選択する手段と、
検出期間に、前記第１の電流源あるいは前記第２の電流源を、前記選択された電源線に接続する手段と、
検出期間以外の通常の表示状態において、前記複数の電源線に表示用のＶＤＤの電圧を供給する手段とを有し、
隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出することを特徴とする画像表示装置。
【請求項６】
前記各信号線に前記画像電圧、あるいは、リファレンス電圧を供給する手段を有することを特徴とする請求項４または請求項５に記載の画像表示装置。
【請求項７】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記入力された画像電圧を基に前記自発光素子を駆動するｐ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記駆動トランジスタを線形領域で駆動し、
前記検出部は、前記表示素子のアノード電圧を検出することを特徴とする画像表示装置。
【請求項８】
それぞれ自発光素子を有する複数の画素と、
前記各画素に画像電圧を入力する複数の信号線と、
複数の電流供給線とを有し、
前記各画素は、ｎ型薄膜トランジスタで構成され、前記入力された画像電圧を基に前記自発光素子を駆動するｎ型薄膜トランジスタで構成された駆動トランジスタと、
前記駆動トランジスタのソース電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子と、
前記複数の電流供給線の中の対応する電流供給線と前記駆動トランジスタのソース電極との間に接続される検出スイッチ素子とを有し、
前記各電流供給線に接続され、前記駆動トランジスタに定電流を流す電流源と、
前記電流供給線と検出スイッチ素子とを介して、前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の、前記駆動トランジスタのソース電圧を検出することを特徴とする画像表示装置。
【請求項９】
前記駆動トランジスタを飽和領域で駆動し、
前記検出された前記駆動トランジスタのソース電圧に基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項８に記載の画像表示装置。
【請求項１０】
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項９に記載の画像表示装置。
【請求項１１】
前記電流源は、前記駆動トランジスタにＩｄ１の定電流を流す第１の電流源と、前記駆動トランジスタにＩｄ２の定電流を流す第２の電流源とを有し、
隣接する２つの画素の一方を第１の画素、他方を第２の画素とするとき、前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇの電圧に設定した状態において、前記Ｉｄ１の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１１と、前記Ｉｄ１の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２１と、前記Ｉｄ２の定電流を前記第１の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１２と、前記Ｉｄ２の定電流を前記第２の画素の前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２２とを検出し、前記検出したＶ１１の電圧と、Ｖ１２の電圧と、Ｖ２１の電圧と、Ｖ２２の電圧とに基づき、前記第１の画素の前記駆動トランジスタの閾値電圧と、前記第２の画素の前記駆動トランジスタの閾値電圧との差の電圧を検出することを特徴とする請求項９に記載の画像表示装置。
【請求項１２】
前記Ｉｄ１と、前記Ｉｄ２を、√（Ｉｄ１／Ｉｄ２）が２の倍数となるように設定することを特徴とする請求項１０または請求項１１に記載の画像表示装置。
【請求項１３】
検出期間に、前記複数の電流供給線の中の任意の１つの電流供給線を選択する手段と、
検出期間に、前記第１の電流源あるいは前記第２の電流源を、前記選択された電流供給線に接続する手段とを有することを特徴とする請求項１０または請求項１１に記載の画像表示装置。
【請求項１４】
それぞれ自発光素子を有する複数の画素を有し、
前記各画素は、入力された画像電圧を基に前記自発光素子を駆動する駆動トランジスタを有し、
前記駆動トランジスタに定電流を流す電流源と、
前記各画素の前記駆動トランジスタのソース電極に接続される検出部とを有する画像表示装置であって、
前記電流源は、前記駆動トランジスタのソース電極に接続され、
前記検出部は、検出期間に前記定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧を検出することを特徴とする画像表示装置。
【請求項１５】
前記定電流として、Ｉｄ１とＩｄ２の２つの定電流を設定し、
前記検出部は、前記駆動トランジスタの制御電極の制御電圧をＶｇに設定した状態において、前記Ｉｄ１の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ１と、前記Ｉｄ２の定電流を前記駆動トランジスタに流した時の前記駆動トランジスタのソース電圧Ｖ２とを検出し、前記検出したＶ１の電圧と、Ｖ２の電圧と、Ｖｇの電圧とに基づき、前記駆動トランジスタの閾値電圧を検出することを特徴とする請求項１４に記載の画像表示装置。
【請求項１６】
前記Ｉｄ１と、前記Ｉｄ２を、√（Ｉｄ１／Ｉｄ２）が２の倍数となるように設定することを特徴とする請求項１５に記載の画像表示装置。
【請求項１７】
前記検出部は、前記駆動トランジスタのソース電圧が入力されるバッファ回路と、
前記バッファ回路の出力が入力されるローパスフィルタと、
前記ローパスフィルタの出力をデジタル信号に変換するＡＤ変換器とを有することを特徴とする請求項８または請求項１４に記載の画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５Ａ】
【図１５Ｂ】
【図１６】
【図１７】
【公開番号】特開２０１２−２２３２９（Ｐ２０１２−２２３２９Ａ）
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願番号】特願２０１１−１９４１９１（Ｐ２０１１−１９４１９１）
【出願日】平成２３年９月６日（２０１１．９．６）
【分割の表示】特願２００９−２０８８３７（Ｐ２００９−２０８８３７）の分割
【原出願日】平成２１年９月１０日（２００９．９．１０）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願日】平成２３年９月６日（２０１１．９．６）
【分割の表示】特願２００９−２０８８３７（Ｐ２００９−２０８８３７）の分割
【原出願日】平成２１年９月１０日（２００９．９．１０）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]