画素回路、その駆動方法、電気光学装置および電子機器
【課題】 駆動トランジスタ210の特性ばらつき等の影響を少なくする。
【解決手段】 第1フレームの選択期間では、スイッチ224の端子c、aの間を閉成させ、トランジスタ213をオンさせ、目標電流に応じた電圧をデータ線112に印加し、第1フレームの非選択期間では、トランジスタ213をオフさせ、第2フレームの選択期間では、スイッチ224が端子c、bの間を閉成させ、トランジスタ213をオンさせ、目標電流に応じた電圧に抵抗素子226の両端電圧を加算した加算電圧をデータ線112に印加し、第2フレームの非選択期間では、スイッチ224の端子c、aの間を閉成させ、トランジスタ213をオフさせて、駆動トランジスタ210のゲート電圧を、前記第2フレームの選択期間における抵抗素子226の両端電圧だけ減少させる。
【解決手段】 第1フレームの選択期間では、スイッチ224の端子c、aの間を閉成させ、トランジスタ213をオンさせ、目標電流に応じた電圧をデータ線112に印加し、第1フレームの非選択期間では、トランジスタ213をオフさせ、第2フレームの選択期間では、スイッチ224が端子c、bの間を閉成させ、トランジスタ213をオンさせ、目標電流に応じた電圧に抵抗素子226の両端電圧を加算した加算電圧をデータ線112に印加し、第2フレームの非選択期間では、スイッチ224の端子c、aの間を閉成させ、トランジスタ213をオフさせて、駆動トランジスタ210のゲート電圧を、前記第2フレームの選択期間における抵抗素子226の両端電圧だけ減少させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機発光ダイオード素子のように電流によって駆動される被駆動素子を有する画素回路、画素回路の駆動方法、電気光学装置および電子機器に関する。
【背景技術】
【0002】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード(Organic Light Emitting Diode、以下適宜「OLED素子」と略称する)素子が注目されている。このOLED素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を有している。
このOLED素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、発光状態が維持できなくなる電流型の被駆動素子である。このため、OLED素子をアクティブ・マトリクス方式で駆動する場合、書込期間(選択期間)において、画素の階調に応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量や容量素子などにより保持するとともに、当該ゲート電圧に応じた電流を駆動トランジスタがOLED素子に流し続ける構成が一般的となっている。
【0003】
ところで、この構成では、駆動トランジスタの特性がばらつくことによって、画素毎に、OLED素子の明るさが相違して表示品位が低下する、という問題が指摘されている。このため、駆動トランジスタの特性ばらつきが存在しても、被駆動素子に流れる電流のばらつきを小さく抑える技術が種々提案されている。例えば、このような技術としては、カレントミラー回路を2組(4個)以上のトランジスタ群で構成して、ばらつきを平均化する技術(特許文献1参照)や、電流供給回路と電流供給先との対応関係を周期的に変更することによってばらつきを均一化する技術(特許文献2参照)などが挙げられる。
【特許文献1】特開平10−197896号公報
【特許文献2】特開2003−66903号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に記載の技術では、製造プロセスの相違によって、電流のばらつきが残存する可能性が否定できない。特に、大画面表示装置の場合には、大局的なばらつきの傾向があり、これによる表示ムラを解消することは困難であると考えられる。また、特許文献2に記載の技術では、電流供給先のブロック毎にばらつきが偏在しているため、ブロック状の表示ムラが発生してしまうという不都合が想定される。
本発明の目的は、駆動トランジスタの特性ばらつき等が存在しても、その影響を少なくすることが可能な、画素回路、その駆動方法、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するために本発明に係る画素回路の駆動方法は、ゲート電圧に応じた電流を被駆動素子に流す駆動トランジスタと、前記被駆動素子と電気的に直列に接続された抵抗素子と、前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタとを有する画素回路の駆動方法であって、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第1ステップと、前記スイッチングトランジスタをオフさせる第2ステップと、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を前記データ線に印加する第3ステップと、前記スイッチングトランジスタをオフさせるとともに、前記駆動トランジスタのゲート電圧を、前記第3ステップにおける前記抵抗素子の両端電圧だけ減少させる第4ステップとを有することを特徴とする。この方法によれば、第2ステップにおいて当該駆動トランジスタが被駆動素子に流す電流が、駆動トランジスタの特性等によって目標電流からシフトした場合、第4ステップでは、そのシフト量を相殺するような電流が当該被駆動素子に流れる。
本発明において、前記第1および第2ステップを通して前記被駆動素子に電流を流す期間と、前記第3および第4ステップを通して前記被駆動素子に電流を流す期間とを略同一長とし、前記第1および第2ステップと、前記第3および第4ステップとを交互に実行することが好ましい。これにより、被駆動素子に流れる電流値は、実効的に目標電流値に近づくことになる。
【0006】
本発明は、上記駆動方法のほか、画素回路それ自体として概念することができる。画素回路として概念する場合に、一端が前記駆動トランジスタのゲートに接続された容量素子と、共通端が前記容量素子の他端に接続され、一端が所定の電位に保たれた電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチとを有する構成が好ましい。さらに、前記単極双投スイッチは、前記第1フレームの選択期間及び非選択期間、並びに前記第2フレームの非選択期間では、その共通端と一端との間を閉成させる一方、前記第2フレームの選択期間では、その共通端と他端との間を閉成させる構成が好ましい。また、前記被駆動素子は、流れる電流に応じた輝度で発光する電気光学素子であることが望ましい。
さらに、本発明は、画素回路の駆動方法や、画素回路それ自体のほかにも電気光学装置や、この電気光学装置を有する電子機器としても概念することができる。
【発明を実施するための最良の形態】
【0007】
以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。また、図2は、同電気光学装置の画素回路の構成を示す図である。
まず、図1に示されるように、電気光学装置10では、複数本の走査線102が横方向(X方向)に延接される一方、複数本のデータ線112が図において縦方向(Y方向)に延設されている。そして、これらの走査線102とデータ線112との交差の各々に対応して画素回路200がそれぞれ設けられている。
【0008】
説明の便宜上、本実施形態では、走査線102の本数(行数)を「320」とし、データ線の本数(列数)を「240」として、画素回路200が縦320行×横240列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定する趣旨ではない。
なお、画素回路200には、後述するようにOLED素子が含まれ、このOLED素子への電流を画素回路200毎に制御することによって、所定の画像を階調表示する。
また、図1に示されるように、制御線104が、走査線102と対となるように、X方向に延設されている。
【0009】
制御回路12は、走査線駆動回路14およびデータ線駆動回路16に、それぞれクロック信号(図示省略)などを供給して両駆動回路を制御するとともに、データ線駆動回路16に、画素の階調を指定する階調データを供給する。また、制御回路12は、1フレーム(垂直走査期間)毎に、論理レベルが反転するフレーム信号FRを出力する。このため、フレームには、フレーム信号FRがLレベルとなるものと、フレーム信号FRがHレベルとなるものとの2種類が存在するので、これらを区別するために、便宜的に、フレーム信号FRがL、Hレベルとなるフレームを、それぞれ第1、第2フレームと称することにする(図3参照)。なお、図3において第1および第2フレームの期間長が互いに等しい点はいうまでもない。
【0010】
走査線駆動回路14は、1水平走査期間毎に1行ずつ走査線102を選択するとともに、選択した走査線102に対してHレベルの走査信号を供給するものである。ここで、説明の便宜上、i行目(iは、1≦i≦320を満たす整数であり、行を一般化して説明するためのもの)の走査線102に供給される走査信号をGWRT−iと表記する。
各行には、それぞれNAND回路18が設けられて、走査信号とフレーム信号FRとの否定論理積信号を求めて、制御線104に制御信号として供給する構成となっている。ここで、i行目の制御線104に供給される制御信号をGSL−iと表記する。
【0011】
データ線駆動回路16は、選択された走査線102に位置する1行分(1〜240列目)までの階調データを、それぞれ後述するアルゴリズムを用いてアナログの電圧信号に変換し、1〜240列目のデータ線112にデータ信号X−1〜X−240としてそれぞれ供給するものである。本実施形態において、データ線駆動回路16は、第1および第2フレームにおいて用いるアルゴリズムが互いに異なるので、フレームを識別するためにフレーム信号FRが供給されている。
なお、本実施形態では、データ信号の電圧が高いほど、画素が明るくなるように指定し、反対に、電圧が低いほど、画素が暗くなるように指定するが、この理由は、後述する駆動トランジスタがnチャネル型であるからである。
また、説明の便宜上、j列目(jは、1≦j≦240を満たす整数であり、列を一般化して説明するためのもの)のデータ線112に供給されるデータ信号をX−jと表記する。
【0012】
また、すべての画素回路200には、OLED素子の電源となる高位側電圧VELが電源線114を介してそれぞれ供給される一方、すべての画素回路200は、電圧基準の電位Gndに共通接地されている。
【0013】
本実施形態において、マトリクス状に配列する画素回路200は、すべて共通の構成である。そこで、画素回路200の構成については、i行j列に位置するもので代表して説明することにする。
図2に示されるように、画素回路200は、nチャネル型の駆動トランジスタ210と、nチャネル型のスイッチングトランジスタ213と、容量素子222と、スイッチ224と、抵抗素子226と、電気光学素子たるOLED素子230とを有する。
このうち、スイッチングトランジスタ213のゲート(G)は、i行目の走査線102に接続され、ソース(S)がj列目のデータ線112に接続され、ドレイン(D)が容量素子222の一端および駆動トランジスタ210のゲート(G)にそれぞれ接続されている。
【0014】
駆動トランジスタ210のドレイン(D)は、電源線114に接続され、ソース(S)は、抵抗素子226の一端およびスイッチ224の端子bにそれぞれ接続されている。抵抗素子226の他端は、OLED素子230の陽極に接続される一方、当該OLED素子230の陰極は、電位Gndに接地されている。
このため、電源の高位側電圧VELおよび接地電位Gndの間の電流経路には、OLED素子230と抵抗素子226とが電気的に直列接続された状態で介挿されるとともに、当該経路に流れる電流が、駆動トランジスタ210のゲート電圧に応じて制御される構成となっている。
【0015】
一方、容量素子222の他端は、スイッチ224の端子c(共通端)に接続されている。スイッチ224は、制御信号GSL−iの論理レベルに応じて端子a、bのいずれか一方を選択して、選択した端子と端子cとの間を閉成する単極双投スイッチである。詳細には、i行目の制御線104に供給される制御信号GSL−iがHレベルである場合、図において実線で示されるように端子aが選択されて、端子c、aの間が閉成する一方、制御信号GSL−iがLレベルである場合、図において破線で示されるように端子bが選択されて、端子c、bの間が閉成する。スイッチ224の端子aは、電位Gndに接地される一方、端子bは、上述したように駆動トランジスタ210のソースおよび抵抗素子226の一端に接続されている。
なお、説明の便宜上、容量素子222の一端(駆動トランジスタ210のゲート、スイッチングトランジスタ213のドレイン)をノードNとする。
【0016】
なお、マトリクス型に配列する画素回路200は、ガラス等の透明基板に、走査線102やデータ線112とともに形成されている。このため、駆動トランジスタ210や、スイッチングトランジスタ213、スイッチ224は、ポリシリコンプロセスによるTFT(薄膜トランジスタ)によって構成される。また、抵抗素子226もポリシリコン等で構成される。さらに、OLED素子230は、基板上において、ITO(酸化錫インジウム)などの透明電極膜を陽極(個別電極)とし、アルミニウムやリチウムなどの単体金属膜またはこれらの積層膜を陰極(共通電極)として、発光層を挟持した構成となっている。
【0017】
次に、電気光学装置10の動作について説明する。図3は、電気光学装置10の動作を説明するためのタイミングチャートである。
まず、走査線駆動回路14は、図3に示されるように、1垂直走査期間(1F)の開始時から、1行目、2行目、3行目、…、320行目の走査線102を、順番に1本ずつ1水平走査期間(1H)毎に選択するとともに、選択した走査線102の走査信号のみをHレベルとし、他の走査線への走査信号をLレベルとする。
一方、各行のNAND回路18から出力される制御信号GSL−1〜GSL−320は、図3に示されるように、第1フレームであれば、フレーム信号FRがLレベルとなるので、走査信号の論理レベルとは無関係にHレベルとなる一方、第2フレームであれば、フレーム信号がHレベルとなるので、対応する走査信号がHレベルになったときだけLレベルとなる。
【0018】
ここで、第1フレームにおいて、データ線駆動回路16は、階調データをアナログの電圧信号に変換するに際し、列毎に、図4(a)に示されるようなアルゴリズムを用いる。すなわち、データ線駆動回路16は、第1フレームにおいて、走査信号GWRT−iがHレベルとなる水平走査期間では、i行j列の画素に対応する階調データD(i、j)をそのまま単純に電圧VS(i、j)のアナログ信号に変換し、データ信号X−jとしてj列目のデータ線112に供給する。このような変換動作を、データ線駆動回路16は、j列以外についても同時並行的に実行する。
なお、データ線駆動回路16は、第1フレームにおいて、次の走査信号GWRT−(i+1)がHレベルとなる水平走査期間では、同様に、(i+1)行j列の画素に対応する階調データD(i+1、j)を電圧VS(i+1、j)のアナログ信号に変換し、データ信号X−jとしてj列目のデータ線112に供給する。
【0019】
一方、第2フレームにおいて、データ線駆動回路16は、階調データをアナログの電圧信号に変換するに際し、列毎に、図4(b)に示されるようなアルゴリズムを用いる。すなわち、データ線駆動回路16は、第2フレームにおいて、走査信号GWRT−iがHレベルとなる水平走査期間では、i行j列の画素に対応する階調データD(i、j)と、当該階調データD(i、j)で指定される階調に応じて変換した補助データDα(i、j)とを加算して、当該加算データをアナログの電圧信号に変換し、データ信号X−jとしてj列目のデータ線112に供給する。なお、階調データD(i、j)を、当該データで指定される階調に応じた補助データDα(i、j)に変換する方法としては、階調毎に補助データを予め記憶したテーブルを用いるほか、演算等によって算出する方法などが考えられる。
【0020】
このときのデータ信号X−jの電圧は、階調データD(i、j)と補助データDαとの加算結果に対応しているので、補助データDα(i、j)をアナログ変換した分をVαとしたとき、VS(i、j)+Vα(i、j)と表すことができる。なお、このような変換動作を、j列以外についても同時並行的に実行する点については、第1フレームと同様である。
また、データ線駆動回路16は、第2フレームにおいて、次の走査信号GWRT−(i+1)がHレベルとなる水平走査期間では、同様に、(i+1)行j列の画素に対応する階調データD(i+1、j)から、電圧VS(i+1、j)+Vα(i+1、j)の信号を変換し、データ信号X−jとしてj列目のデータ線112に供給する。
【0021】
このように第2フレームにおいて加算される電圧Vα(i,j)の意味内容を明らかにするために、画素回路200の動作について、i行j列の画素回路で代表させて説明することにする。
なお、画素回路については、第1および第2フレームで動作を分けることができ、さらに、各フレームにおいても走査線102の選択期間と非選択期間とに分けることができる。このため、動作については、これらの組み合わせによって4つに分類できる。
【0022】
まず、フレーム信号FRがLレベルである第1フレームにおいて、走査信号GWRT−iがHレベルとなる期間(第1フレームの選択期間)では、図5に示されるように、スイッチングトランジスタ213がオンする一方、スイッチ224における端子cと端子aとの間が閉成する。
また、データ信号X−jは、上述したように電圧VS(i、j)となる。ここで、電圧V(i、j)を簡易的にVSと表記すると、ノードNは、この電圧VSとなる。また、このノードNの電圧VSは容量素子222によって保持される。
ノードNの電圧(すなわち、ゲート電圧VS)に応じて駆動トランジスタ210のソース・ドレイン間に流れる電流が、電源線114→駆動トランジスタ210→抵抗素子226→OLED素子230という経路で流れる。このときにOLED素子230に流れる電流の値をI1とする。
【0023】
次に、第1フレームにおいて、走査信号GWRT−iがLレベルとなる期間(第1フレームの非選択期間)では、図6に示されるように、スイッチングトランジスタ213がオフするが、スイッチ224における端子cと端子aとの間の閉成状態が継続するので、ノードNは電圧VSに保持される。したがって、OLED素子230には、引き続き電流値I1で示される電流が流れ続けることになる。
【0024】
続いて、フレーム信号FRがHレベルである第2フレームにおいて、走査信号GWRT−iがHレベルとなる期間(第2フレームの選択期間)では、図7に示されるように、スイッチングトランジスタ213がオンする一方、制御信号GSL−iがLレベルとなるので、スイッチ224では、端子bが選択されて、端子c、bとの間が閉成する。
また、データ信号X−jは、上述したように電圧VS(i、j)+Vα(i,j)である。ここで、Vα(i,j)を簡易的にVαと表記すると、ノードNは電圧(VS+Vα)となるので、当該電圧に応じて電流が、電源線114→駆動トランジスタ210→抵抗素子226→OLED素子230という経路で流れる。このときにOLED素子230に流れる電流の値をI2とする。
【0025】
抵抗素子226の抵抗値をRと表記したときに、抵抗素子226の電圧降下分はR・I2となる。OLED素子230における電圧降下を無視できるのであれば、容量素子222の他端における電圧は、抵抗素子226の電圧降下分に等しいR・I2である。
したがって、容量素子222の両端子間に保持される電圧は、
VS+Vα−R・I2
となる。
【0026】
次に、第2フレームにおいて、走査信号GWRT−iがLレベルとなる期間(第2フレームの非選択期間)では、図8に示されるように、スイッチングトランジスタ213がオフする一方、スイッチ224では端子cと端子aとの間の閉成状態が復帰する。このため、ノードNの電圧は、第2フレームの選択期間における容量素子222の両端電圧となるので、
VS+Vα−R・I2
となる。
【0027】
本実施形態では、第1フレームにおいて、走査線102が選択されたとき、画素の階調に対応した電圧がノードNに書き込まれる動作が、選択行に位置する画素回路の各々で実行される。このような動作は走査線102が選択される毎に実行されるので、最初の1行目から最終の320行目の走査線102まで選択されると、320行240列の画素回路のすべてに対して書込動作が完了することになる。
一方、第2フレームにおいても、走査線102が選択されたとき、画素の階調に対応した電圧と補助電圧との加算電圧がノードNに書き込まれる動作が、選択行に位置する画素回路の各々で実行される。そして、最初の1行目から最終の320行目の走査線102まで選択されると、320行240列の画素回路のすべてに対して書込動作が完了することになる。
なお、第1または第2フレームの非選択期間のいずれにおいても、ノードNの電圧に応じた電流がOLED素子230および抵抗素子226に流れる動作が継続して実行される。
【0028】
ところで、本実施形態では、第1フレームにおいて階調データに応じてOLED素子230に流れた電流が値I1で、第2フレームの非選択期間においても同様にOLED素子230に流す必要がある。このためには、第2フレームの非選択期間においてノードNの電圧がVSであれば良く、その条件はVα=R・I2である。
この条件を満たすには、加算電圧(VS+Vα)がノードNに印加されて、当該加算電圧をゲート電圧とする駆動トランジスタ210によって抵抗素子226に電流が値I2で流れたときに、電圧Vαは、当該抵抗素子226における電圧降下分R・I2と等しくなるように設定される。
なお、電流値I2は、ノードNの電圧(VS+Vα)に応じて定まり、このうち、電圧VSは画素の階調に応じて変化するので、電圧Vαについても階調に応じて変化させる必要がある。この点を考慮して、図4(b)に示したアルゴリズムでは、電圧Vαの成分である補助データDα(i、j)を、階調データD(i、j)で指定される階調に応じた変化させる構成としてある。
【0029】
このように、第2フレームの選択期間において、スイッチングトランジスタ213をオンさせて、ノードNを介し容量素子222の一端に電圧(VS+Vα)を印加する一方、スイッチ224の端子c、bの間を閉成させて、容量素子222の他端に、抵抗素子226の電圧降下であるR・I2(=Vα)を印加させ、第2フレームの非選択期間において、スイッチングトランジスタ213をオフさせるとともに、スイッチ224の端子c、aの間を閉成させて、容量素子の他端を、それまで印加させていた電圧降下分R・I2(から電位Gndに)引き下げることによって、OLED素子230に引き続き電流を値I1で流すことができる。
ただし、この内容は、駆動トランジスタ210の特性にばらつきが存在しない場合である。そこで次に、駆動トランジスタ210の特性にばらつきが存在する場合について説明する。
【0030】
まず、第1フレームの選択期間および非選択期間において、ノードNが電圧VSである場合に、OLED素子230に流れる電流値を(I1+ΔI1)と表すことにする。このΔI1は、駆動トランジスタ210の特性ばらつき等によって生じる電流誤差を示し、正または負のいずれも取り得る。
次に、第2フレームの選択期間において、ノードNが電圧(VS+Vα)となってときに、OLED素子230および抵抗素子226に流れる電流値を(I2+ΔI2)と表す。
ここで、第1および第2フレームにわたって抵抗素子226には、同一の駆動トランジスタ210によって制御された電流が流れるので、|I1|≦|I2|であって、両者は同一符号となる。
すなわち、駆動トランジスタ210は、本実施形態ではnチャネル型であり、第2フレームの選択期間におけるノードNの電圧は、第1フレームにおけるノードNの電圧よりも電圧VSだけ高いので、誤差電流値I1が正値であれば誤差電流値I2も正値であり、誤差電流値I1が負値であれば誤差電流値I2も負値であり、いずれも誤差電流値I2の絶対値は、I1絶対値以上となる。
【0031】
一方、第2フレームの選択期間において、容量素子222の他端における電圧は、抵抗素子226の電圧降下分のR・(I2+ΔI2)である。上述したようにVα=R・I2となるように設定されているので、容量素子222の他端における電圧は、(Vα+R・ΔI2)と言い換えることができる。したがって、第2フレームの選択期間において、容量素子222の両端に保持される電圧は、(VS+Vα)から(Vα+R・ΔI2)を減じた(VS−R・ΔI2)となる。
同フレームの非選択期間において、スイッチングトランジスタ213がオフし、容量素子222の他端がGndに接地されるので、ノードNの電圧は、容量素子222によって保持された(VS−R・ΔI2)となる。
駆動トランジスタ210のゲートが電圧VSであれば、OLED素子230に流れる電流はI1であるので、ゲート電圧の変化(減少)分であるR・ΔI2による電流値の変化分をΔI?と表記すると、第2フレームの非選択期間においてOLED素子230に流れる電流値は、
I1−ΔI?
となる。
【0032】
ここで、OLED素子230に流れる電流値は、第1フレームの非選択期間では(I1+ΔI1)であり、第2フレームの非選択期間では(I1−ΔI?)であるので、OLED素子230に流れる電流実効値Ieffは、第1および第2フレームにわたった2フレームを単位時間として、次式のように表される。
【数1】
この式(1)において、ΔI1とΔI?の自乗項を近似的にゼロとすると、次式のように簡略化される。
【数2】
【0033】
式(2)において、ΔI1とΔI?とはいずれも同極性であるので、電流実効値IeffがI1に近づくように互いに相殺し合う。
ΔI1とΔI?との大きさは、OLED素子230に流す電流(すなわち、画素階調)や、抵抗素子226の抵抗値R、駆動トランジスタ210の特性等に依存するが、式(1)におけるΔI1とΔI?が小さければ、各自乗項を無視できるので、式(2)より概ね等しくすることができる。
なお、電流実効値の計算においては、第1および第2フレームの選択期間を考慮しなければならないが、選択期間長は、非選択期間長に対して充分に短いので、式(1)および式(2)では無視している。
【0034】
このように本実施形態では、駆動トランジスタ210等に特性ばらつきが存在することによって、第1フレームにおいて誤差電流ΔI1が大きくなっても、当該誤差電流ΔI1を打ち消してゼロとするような誤差電流ΔI?が第2フレームにおいて流れるので、結果的に、第1および第2フレームを通してみて、OLED素子230に流れる電流の実効値は、ゲート電圧VSに対応した目標電流である値I1に近づくことになる。したがって、本実施形態によれば、駆動トランジスタ210に特性ばらつき等が存在しても、その影響は、各画素回路にわたって少なくなるのである。
【0035】
なお、上述した実施形態においては、駆動トランジスタ210のソースを抵抗素子226の一端に接続するとともに、抵抗素子226の他端をOLED素子230の陽極に接続したが、図9に示されるように、駆動トランジスタ210のソースをOLED素子230の陽極に接続するとともに、OLED素子230の陰極を抵抗素子226の一端に接続する構成としても良い。
また、OLED素子230を、電源線114と駆動トランジスタ210のドレインとの間に介挿して、駆動トランジスタ210を挟んでOLED素子230と抵抗素子226とを配置する構成としても良い。
【0036】
実施形態では、単色の画素について階調表示をする構成になっていたが、例えば図10に示されるように、R(赤)、G(緑)、B(青)に対応させて画素回路200R、200G、200Bを配列させるとともに、これらの3画素により1ドットを構成して、カラー表示を行うとしても良い。そして、カラー表示させる場合、OLED素子230R、230G、230Bは、それぞれ赤、緑、青にて発光するように発光層が選択される。
このようにカラー表示させる構成において、OLED素子230R、230G、230Bの発光効率が互いに異なる場合には、電源電圧VELを色毎に異ならせる必要もある。
【0037】
上述した実施形態において、第1および第2フレームを切り替える周期は、用途にもよるが、例えば表示装置の場合には、1/30秒以下の周期が好ましく、1/60秒以下から1/120秒以上の範囲がより好ましい。これにより、両フレームにおける発光輝度の変化に起因したフリッカの発生を有効に抑制できる。
さらに、このような切り替え周期であるならば、第1および第2フレームを交互に実行するのではなく、例えば第1、第1、第2、第2フレームを実行しても良い。
また、上述した実施形態において、第1および第2フレームの切り替えを面単位としたが、画素単位、行単位、列単位、または、複数の画素からなるブロック単位としても良い。すなわち、同一の垂直走査期間において、第1フレームで駆動される画素と、第2フレームで駆動される画素とを混在させても良い。このように混在させると、第1および第2フレームにおいて画素の明るさに相違が発生しても、その相違を目立たなくさせることができる。
【0038】
なお、実施形態では、駆動トランジスタ210をnチャネル型としたが、pチャネル型としても良い。スイッチングトランジスタ213のチャネル型についても同様である。また、スイッチングトランジスタ213を、pチャネル型およびnチャネル型を相補型に組み合わせたトランスミッションゲートで構成しても良い。
また、OLED素子230は、電流駆動型素子の一例であり、これに代えて、無機EL素子や、フィールド・エミッション(FE)素子、LEDなどの他の発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い。
【0039】
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について説明する。まず、上述した電気光学装置10を、表示部に適用した携帯電話について説明する。図11は、この携帯電話の構成を示す斜視図である。
この図において、携帯電話1100は、複数の操作ボタン1102のほか、受話口1104、送話口1106とともに、表示部として、上述した電気光学装置10を備えるものである。
【0040】
続いて、上述した電気光学装置10を、ファインダに用いたデジタルスチルカメラについて説明する。図12は、このデジタルスチルカメラの背面を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ1200は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号を生成・記憶するものである。ここで、デジタルスチルカメラ1200におけるケース1202の背面には、上述した電気光学装置10の表示面が設けられる。この電気光学装置10は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、ケース1202の前面側(図12においては裏面側)には、光学レンズやCCDなどを含んだ受光ユニット1204が設けられている。
【0041】
撮影者が電気光学装置10によって表示された被写体像を確認して、シャッタボタン1206を押下すると、その時点におけるCCDの撮像信号が、回路基板1208のメモリに転送・記憶される。また、このデジタルスチルカメラ1200にあって、ケース1202の側面には、外部表示を行うためのビデオ信号出力端子1212と、データ通信用の入出力端子1214とが設けられている。
【0042】
なお、電子機器としては、図11の携帯電話や、図12のデジタルスチルカメラの他にも、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置が適用可能なのは言うまでもない。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源(例えばラインヘッド)に適用してもよい。
【図面の簡単な説明】
【0043】
【図1】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図2】同電気光学装置の画素回路を示す図である。
【図3】同電気光学装置の動作を示すタイミングチャートである。
【図4】同電気光学装置におけるデータ線駆道回路の動作を示す図である。
【図5】同画素回路の動作説明図である。
【図6】同画素回路の動作説明図である。
【図7】同画素回路の動作説明図である。
【図8】同画素回路の動作説明図である。
【図9】同画素回路の例を示す図である。
【図10】カラー表示する場合の画素回路の配置例を示す図である。
【図11】同電気光学装置を用いた携帯電話を示す図である。
【図12】同電気光学装置を用いたデジタルスチルカメラを示す図である。
【符号の説明】
【0044】
10…電気光学装置、12…制御回路、14…走査線駆動回路、16…データ線駆動回路、102…走査線、104…制御線、112…データ線、114…電源線、200…画素回路、210…駆動トランジスタ、213…スイッチングトランジスタ、222…容量(容量素子)、224…スイッチ、226…抵抗素子、230…OLED素子(被駆動素子)、1100…携帯電話機、1200…デジタルスチルカメラ
【技術分野】
【0001】
本発明は、有機発光ダイオード素子のように電流によって駆動される被駆動素子を有する画素回路、画素回路の駆動方法、電気光学装置および電子機器に関する。
【背景技術】
【0002】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード(Organic Light Emitting Diode、以下適宜「OLED素子」と略称する)素子が注目されている。このOLED素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を有している。
このOLED素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、発光状態が維持できなくなる電流型の被駆動素子である。このため、OLED素子をアクティブ・マトリクス方式で駆動する場合、書込期間(選択期間)において、画素の階調に応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量や容量素子などにより保持するとともに、当該ゲート電圧に応じた電流を駆動トランジスタがOLED素子に流し続ける構成が一般的となっている。
【0003】
ところで、この構成では、駆動トランジスタの特性がばらつくことによって、画素毎に、OLED素子の明るさが相違して表示品位が低下する、という問題が指摘されている。このため、駆動トランジスタの特性ばらつきが存在しても、被駆動素子に流れる電流のばらつきを小さく抑える技術が種々提案されている。例えば、このような技術としては、カレントミラー回路を2組(4個)以上のトランジスタ群で構成して、ばらつきを平均化する技術(特許文献1参照)や、電流供給回路と電流供給先との対応関係を周期的に変更することによってばらつきを均一化する技術(特許文献2参照)などが挙げられる。
【特許文献1】特開平10−197896号公報
【特許文献2】特開2003−66903号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に記載の技術では、製造プロセスの相違によって、電流のばらつきが残存する可能性が否定できない。特に、大画面表示装置の場合には、大局的なばらつきの傾向があり、これによる表示ムラを解消することは困難であると考えられる。また、特許文献2に記載の技術では、電流供給先のブロック毎にばらつきが偏在しているため、ブロック状の表示ムラが発生してしまうという不都合が想定される。
本発明の目的は、駆動トランジスタの特性ばらつき等が存在しても、その影響を少なくすることが可能な、画素回路、その駆動方法、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するために本発明に係る画素回路の駆動方法は、ゲート電圧に応じた電流を被駆動素子に流す駆動トランジスタと、前記被駆動素子と電気的に直列に接続された抵抗素子と、前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタとを有する画素回路の駆動方法であって、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第1ステップと、前記スイッチングトランジスタをオフさせる第2ステップと、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を前記データ線に印加する第3ステップと、前記スイッチングトランジスタをオフさせるとともに、前記駆動トランジスタのゲート電圧を、前記第3ステップにおける前記抵抗素子の両端電圧だけ減少させる第4ステップとを有することを特徴とする。この方法によれば、第2ステップにおいて当該駆動トランジスタが被駆動素子に流す電流が、駆動トランジスタの特性等によって目標電流からシフトした場合、第4ステップでは、そのシフト量を相殺するような電流が当該被駆動素子に流れる。
本発明において、前記第1および第2ステップを通して前記被駆動素子に電流を流す期間と、前記第3および第4ステップを通して前記被駆動素子に電流を流す期間とを略同一長とし、前記第1および第2ステップと、前記第3および第4ステップとを交互に実行することが好ましい。これにより、被駆動素子に流れる電流値は、実効的に目標電流値に近づくことになる。
【0006】
本発明は、上記駆動方法のほか、画素回路それ自体として概念することができる。画素回路として概念する場合に、一端が前記駆動トランジスタのゲートに接続された容量素子と、共通端が前記容量素子の他端に接続され、一端が所定の電位に保たれた電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチとを有する構成が好ましい。さらに、前記単極双投スイッチは、前記第1フレームの選択期間及び非選択期間、並びに前記第2フレームの非選択期間では、その共通端と一端との間を閉成させる一方、前記第2フレームの選択期間では、その共通端と他端との間を閉成させる構成が好ましい。また、前記被駆動素子は、流れる電流に応じた輝度で発光する電気光学素子であることが望ましい。
さらに、本発明は、画素回路の駆動方法や、画素回路それ自体のほかにも電気光学装置や、この電気光学装置を有する電子機器としても概念することができる。
【発明を実施するための最良の形態】
【0007】
以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。また、図2は、同電気光学装置の画素回路の構成を示す図である。
まず、図1に示されるように、電気光学装置10では、複数本の走査線102が横方向(X方向)に延接される一方、複数本のデータ線112が図において縦方向(Y方向)に延設されている。そして、これらの走査線102とデータ線112との交差の各々に対応して画素回路200がそれぞれ設けられている。
【0008】
説明の便宜上、本実施形態では、走査線102の本数(行数)を「320」とし、データ線の本数(列数)を「240」として、画素回路200が縦320行×横240列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定する趣旨ではない。
なお、画素回路200には、後述するようにOLED素子が含まれ、このOLED素子への電流を画素回路200毎に制御することによって、所定の画像を階調表示する。
また、図1に示されるように、制御線104が、走査線102と対となるように、X方向に延設されている。
【0009】
制御回路12は、走査線駆動回路14およびデータ線駆動回路16に、それぞれクロック信号(図示省略)などを供給して両駆動回路を制御するとともに、データ線駆動回路16に、画素の階調を指定する階調データを供給する。また、制御回路12は、1フレーム(垂直走査期間)毎に、論理レベルが反転するフレーム信号FRを出力する。このため、フレームには、フレーム信号FRがLレベルとなるものと、フレーム信号FRがHレベルとなるものとの2種類が存在するので、これらを区別するために、便宜的に、フレーム信号FRがL、Hレベルとなるフレームを、それぞれ第1、第2フレームと称することにする(図3参照)。なお、図3において第1および第2フレームの期間長が互いに等しい点はいうまでもない。
【0010】
走査線駆動回路14は、1水平走査期間毎に1行ずつ走査線102を選択するとともに、選択した走査線102に対してHレベルの走査信号を供給するものである。ここで、説明の便宜上、i行目(iは、1≦i≦320を満たす整数であり、行を一般化して説明するためのもの)の走査線102に供給される走査信号をGWRT−iと表記する。
各行には、それぞれNAND回路18が設けられて、走査信号とフレーム信号FRとの否定論理積信号を求めて、制御線104に制御信号として供給する構成となっている。ここで、i行目の制御線104に供給される制御信号をGSL−iと表記する。
【0011】
データ線駆動回路16は、選択された走査線102に位置する1行分(1〜240列目)までの階調データを、それぞれ後述するアルゴリズムを用いてアナログの電圧信号に変換し、1〜240列目のデータ線112にデータ信号X−1〜X−240としてそれぞれ供給するものである。本実施形態において、データ線駆動回路16は、第1および第2フレームにおいて用いるアルゴリズムが互いに異なるので、フレームを識別するためにフレーム信号FRが供給されている。
なお、本実施形態では、データ信号の電圧が高いほど、画素が明るくなるように指定し、反対に、電圧が低いほど、画素が暗くなるように指定するが、この理由は、後述する駆動トランジスタがnチャネル型であるからである。
また、説明の便宜上、j列目(jは、1≦j≦240を満たす整数であり、列を一般化して説明するためのもの)のデータ線112に供給されるデータ信号をX−jと表記する。
【0012】
また、すべての画素回路200には、OLED素子の電源となる高位側電圧VELが電源線114を介してそれぞれ供給される一方、すべての画素回路200は、電圧基準の電位Gndに共通接地されている。
【0013】
本実施形態において、マトリクス状に配列する画素回路200は、すべて共通の構成である。そこで、画素回路200の構成については、i行j列に位置するもので代表して説明することにする。
図2に示されるように、画素回路200は、nチャネル型の駆動トランジスタ210と、nチャネル型のスイッチングトランジスタ213と、容量素子222と、スイッチ224と、抵抗素子226と、電気光学素子たるOLED素子230とを有する。
このうち、スイッチングトランジスタ213のゲート(G)は、i行目の走査線102に接続され、ソース(S)がj列目のデータ線112に接続され、ドレイン(D)が容量素子222の一端および駆動トランジスタ210のゲート(G)にそれぞれ接続されている。
【0014】
駆動トランジスタ210のドレイン(D)は、電源線114に接続され、ソース(S)は、抵抗素子226の一端およびスイッチ224の端子bにそれぞれ接続されている。抵抗素子226の他端は、OLED素子230の陽極に接続される一方、当該OLED素子230の陰極は、電位Gndに接地されている。
このため、電源の高位側電圧VELおよび接地電位Gndの間の電流経路には、OLED素子230と抵抗素子226とが電気的に直列接続された状態で介挿されるとともに、当該経路に流れる電流が、駆動トランジスタ210のゲート電圧に応じて制御される構成となっている。
【0015】
一方、容量素子222の他端は、スイッチ224の端子c(共通端)に接続されている。スイッチ224は、制御信号GSL−iの論理レベルに応じて端子a、bのいずれか一方を選択して、選択した端子と端子cとの間を閉成する単極双投スイッチである。詳細には、i行目の制御線104に供給される制御信号GSL−iがHレベルである場合、図において実線で示されるように端子aが選択されて、端子c、aの間が閉成する一方、制御信号GSL−iがLレベルである場合、図において破線で示されるように端子bが選択されて、端子c、bの間が閉成する。スイッチ224の端子aは、電位Gndに接地される一方、端子bは、上述したように駆動トランジスタ210のソースおよび抵抗素子226の一端に接続されている。
なお、説明の便宜上、容量素子222の一端(駆動トランジスタ210のゲート、スイッチングトランジスタ213のドレイン)をノードNとする。
【0016】
なお、マトリクス型に配列する画素回路200は、ガラス等の透明基板に、走査線102やデータ線112とともに形成されている。このため、駆動トランジスタ210や、スイッチングトランジスタ213、スイッチ224は、ポリシリコンプロセスによるTFT(薄膜トランジスタ)によって構成される。また、抵抗素子226もポリシリコン等で構成される。さらに、OLED素子230は、基板上において、ITO(酸化錫インジウム)などの透明電極膜を陽極(個別電極)とし、アルミニウムやリチウムなどの単体金属膜またはこれらの積層膜を陰極(共通電極)として、発光層を挟持した構成となっている。
【0017】
次に、電気光学装置10の動作について説明する。図3は、電気光学装置10の動作を説明するためのタイミングチャートである。
まず、走査線駆動回路14は、図3に示されるように、1垂直走査期間(1F)の開始時から、1行目、2行目、3行目、…、320行目の走査線102を、順番に1本ずつ1水平走査期間(1H)毎に選択するとともに、選択した走査線102の走査信号のみをHレベルとし、他の走査線への走査信号をLレベルとする。
一方、各行のNAND回路18から出力される制御信号GSL−1〜GSL−320は、図3に示されるように、第1フレームであれば、フレーム信号FRがLレベルとなるので、走査信号の論理レベルとは無関係にHレベルとなる一方、第2フレームであれば、フレーム信号がHレベルとなるので、対応する走査信号がHレベルになったときだけLレベルとなる。
【0018】
ここで、第1フレームにおいて、データ線駆動回路16は、階調データをアナログの電圧信号に変換するに際し、列毎に、図4(a)に示されるようなアルゴリズムを用いる。すなわち、データ線駆動回路16は、第1フレームにおいて、走査信号GWRT−iがHレベルとなる水平走査期間では、i行j列の画素に対応する階調データD(i、j)をそのまま単純に電圧VS(i、j)のアナログ信号に変換し、データ信号X−jとしてj列目のデータ線112に供給する。このような変換動作を、データ線駆動回路16は、j列以外についても同時並行的に実行する。
なお、データ線駆動回路16は、第1フレームにおいて、次の走査信号GWRT−(i+1)がHレベルとなる水平走査期間では、同様に、(i+1)行j列の画素に対応する階調データD(i+1、j)を電圧VS(i+1、j)のアナログ信号に変換し、データ信号X−jとしてj列目のデータ線112に供給する。
【0019】
一方、第2フレームにおいて、データ線駆動回路16は、階調データをアナログの電圧信号に変換するに際し、列毎に、図4(b)に示されるようなアルゴリズムを用いる。すなわち、データ線駆動回路16は、第2フレームにおいて、走査信号GWRT−iがHレベルとなる水平走査期間では、i行j列の画素に対応する階調データD(i、j)と、当該階調データD(i、j)で指定される階調に応じて変換した補助データDα(i、j)とを加算して、当該加算データをアナログの電圧信号に変換し、データ信号X−jとしてj列目のデータ線112に供給する。なお、階調データD(i、j)を、当該データで指定される階調に応じた補助データDα(i、j)に変換する方法としては、階調毎に補助データを予め記憶したテーブルを用いるほか、演算等によって算出する方法などが考えられる。
【0020】
このときのデータ信号X−jの電圧は、階調データD(i、j)と補助データDαとの加算結果に対応しているので、補助データDα(i、j)をアナログ変換した分をVαとしたとき、VS(i、j)+Vα(i、j)と表すことができる。なお、このような変換動作を、j列以外についても同時並行的に実行する点については、第1フレームと同様である。
また、データ線駆動回路16は、第2フレームにおいて、次の走査信号GWRT−(i+1)がHレベルとなる水平走査期間では、同様に、(i+1)行j列の画素に対応する階調データD(i+1、j)から、電圧VS(i+1、j)+Vα(i+1、j)の信号を変換し、データ信号X−jとしてj列目のデータ線112に供給する。
【0021】
このように第2フレームにおいて加算される電圧Vα(i,j)の意味内容を明らかにするために、画素回路200の動作について、i行j列の画素回路で代表させて説明することにする。
なお、画素回路については、第1および第2フレームで動作を分けることができ、さらに、各フレームにおいても走査線102の選択期間と非選択期間とに分けることができる。このため、動作については、これらの組み合わせによって4つに分類できる。
【0022】
まず、フレーム信号FRがLレベルである第1フレームにおいて、走査信号GWRT−iがHレベルとなる期間(第1フレームの選択期間)では、図5に示されるように、スイッチングトランジスタ213がオンする一方、スイッチ224における端子cと端子aとの間が閉成する。
また、データ信号X−jは、上述したように電圧VS(i、j)となる。ここで、電圧V(i、j)を簡易的にVSと表記すると、ノードNは、この電圧VSとなる。また、このノードNの電圧VSは容量素子222によって保持される。
ノードNの電圧(すなわち、ゲート電圧VS)に応じて駆動トランジスタ210のソース・ドレイン間に流れる電流が、電源線114→駆動トランジスタ210→抵抗素子226→OLED素子230という経路で流れる。このときにOLED素子230に流れる電流の値をI1とする。
【0023】
次に、第1フレームにおいて、走査信号GWRT−iがLレベルとなる期間(第1フレームの非選択期間)では、図6に示されるように、スイッチングトランジスタ213がオフするが、スイッチ224における端子cと端子aとの間の閉成状態が継続するので、ノードNは電圧VSに保持される。したがって、OLED素子230には、引き続き電流値I1で示される電流が流れ続けることになる。
【0024】
続いて、フレーム信号FRがHレベルである第2フレームにおいて、走査信号GWRT−iがHレベルとなる期間(第2フレームの選択期間)では、図7に示されるように、スイッチングトランジスタ213がオンする一方、制御信号GSL−iがLレベルとなるので、スイッチ224では、端子bが選択されて、端子c、bとの間が閉成する。
また、データ信号X−jは、上述したように電圧VS(i、j)+Vα(i,j)である。ここで、Vα(i,j)を簡易的にVαと表記すると、ノードNは電圧(VS+Vα)となるので、当該電圧に応じて電流が、電源線114→駆動トランジスタ210→抵抗素子226→OLED素子230という経路で流れる。このときにOLED素子230に流れる電流の値をI2とする。
【0025】
抵抗素子226の抵抗値をRと表記したときに、抵抗素子226の電圧降下分はR・I2となる。OLED素子230における電圧降下を無視できるのであれば、容量素子222の他端における電圧は、抵抗素子226の電圧降下分に等しいR・I2である。
したがって、容量素子222の両端子間に保持される電圧は、
VS+Vα−R・I2
となる。
【0026】
次に、第2フレームにおいて、走査信号GWRT−iがLレベルとなる期間(第2フレームの非選択期間)では、図8に示されるように、スイッチングトランジスタ213がオフする一方、スイッチ224では端子cと端子aとの間の閉成状態が復帰する。このため、ノードNの電圧は、第2フレームの選択期間における容量素子222の両端電圧となるので、
VS+Vα−R・I2
となる。
【0027】
本実施形態では、第1フレームにおいて、走査線102が選択されたとき、画素の階調に対応した電圧がノードNに書き込まれる動作が、選択行に位置する画素回路の各々で実行される。このような動作は走査線102が選択される毎に実行されるので、最初の1行目から最終の320行目の走査線102まで選択されると、320行240列の画素回路のすべてに対して書込動作が完了することになる。
一方、第2フレームにおいても、走査線102が選択されたとき、画素の階調に対応した電圧と補助電圧との加算電圧がノードNに書き込まれる動作が、選択行に位置する画素回路の各々で実行される。そして、最初の1行目から最終の320行目の走査線102まで選択されると、320行240列の画素回路のすべてに対して書込動作が完了することになる。
なお、第1または第2フレームの非選択期間のいずれにおいても、ノードNの電圧に応じた電流がOLED素子230および抵抗素子226に流れる動作が継続して実行される。
【0028】
ところで、本実施形態では、第1フレームにおいて階調データに応じてOLED素子230に流れた電流が値I1で、第2フレームの非選択期間においても同様にOLED素子230に流す必要がある。このためには、第2フレームの非選択期間においてノードNの電圧がVSであれば良く、その条件はVα=R・I2である。
この条件を満たすには、加算電圧(VS+Vα)がノードNに印加されて、当該加算電圧をゲート電圧とする駆動トランジスタ210によって抵抗素子226に電流が値I2で流れたときに、電圧Vαは、当該抵抗素子226における電圧降下分R・I2と等しくなるように設定される。
なお、電流値I2は、ノードNの電圧(VS+Vα)に応じて定まり、このうち、電圧VSは画素の階調に応じて変化するので、電圧Vαについても階調に応じて変化させる必要がある。この点を考慮して、図4(b)に示したアルゴリズムでは、電圧Vαの成分である補助データDα(i、j)を、階調データD(i、j)で指定される階調に応じた変化させる構成としてある。
【0029】
このように、第2フレームの選択期間において、スイッチングトランジスタ213をオンさせて、ノードNを介し容量素子222の一端に電圧(VS+Vα)を印加する一方、スイッチ224の端子c、bの間を閉成させて、容量素子222の他端に、抵抗素子226の電圧降下であるR・I2(=Vα)を印加させ、第2フレームの非選択期間において、スイッチングトランジスタ213をオフさせるとともに、スイッチ224の端子c、aの間を閉成させて、容量素子の他端を、それまで印加させていた電圧降下分R・I2(から電位Gndに)引き下げることによって、OLED素子230に引き続き電流を値I1で流すことができる。
ただし、この内容は、駆動トランジスタ210の特性にばらつきが存在しない場合である。そこで次に、駆動トランジスタ210の特性にばらつきが存在する場合について説明する。
【0030】
まず、第1フレームの選択期間および非選択期間において、ノードNが電圧VSである場合に、OLED素子230に流れる電流値を(I1+ΔI1)と表すことにする。このΔI1は、駆動トランジスタ210の特性ばらつき等によって生じる電流誤差を示し、正または負のいずれも取り得る。
次に、第2フレームの選択期間において、ノードNが電圧(VS+Vα)となってときに、OLED素子230および抵抗素子226に流れる電流値を(I2+ΔI2)と表す。
ここで、第1および第2フレームにわたって抵抗素子226には、同一の駆動トランジスタ210によって制御された電流が流れるので、|I1|≦|I2|であって、両者は同一符号となる。
すなわち、駆動トランジスタ210は、本実施形態ではnチャネル型であり、第2フレームの選択期間におけるノードNの電圧は、第1フレームにおけるノードNの電圧よりも電圧VSだけ高いので、誤差電流値I1が正値であれば誤差電流値I2も正値であり、誤差電流値I1が負値であれば誤差電流値I2も負値であり、いずれも誤差電流値I2の絶対値は、I1絶対値以上となる。
【0031】
一方、第2フレームの選択期間において、容量素子222の他端における電圧は、抵抗素子226の電圧降下分のR・(I2+ΔI2)である。上述したようにVα=R・I2となるように設定されているので、容量素子222の他端における電圧は、(Vα+R・ΔI2)と言い換えることができる。したがって、第2フレームの選択期間において、容量素子222の両端に保持される電圧は、(VS+Vα)から(Vα+R・ΔI2)を減じた(VS−R・ΔI2)となる。
同フレームの非選択期間において、スイッチングトランジスタ213がオフし、容量素子222の他端がGndに接地されるので、ノードNの電圧は、容量素子222によって保持された(VS−R・ΔI2)となる。
駆動トランジスタ210のゲートが電圧VSであれば、OLED素子230に流れる電流はI1であるので、ゲート電圧の変化(減少)分であるR・ΔI2による電流値の変化分をΔI?と表記すると、第2フレームの非選択期間においてOLED素子230に流れる電流値は、
I1−ΔI?
となる。
【0032】
ここで、OLED素子230に流れる電流値は、第1フレームの非選択期間では(I1+ΔI1)であり、第2フレームの非選択期間では(I1−ΔI?)であるので、OLED素子230に流れる電流実効値Ieffは、第1および第2フレームにわたった2フレームを単位時間として、次式のように表される。
【数1】
この式(1)において、ΔI1とΔI?の自乗項を近似的にゼロとすると、次式のように簡略化される。
【数2】
【0033】
式(2)において、ΔI1とΔI?とはいずれも同極性であるので、電流実効値IeffがI1に近づくように互いに相殺し合う。
ΔI1とΔI?との大きさは、OLED素子230に流す電流(すなわち、画素階調)や、抵抗素子226の抵抗値R、駆動トランジスタ210の特性等に依存するが、式(1)におけるΔI1とΔI?が小さければ、各自乗項を無視できるので、式(2)より概ね等しくすることができる。
なお、電流実効値の計算においては、第1および第2フレームの選択期間を考慮しなければならないが、選択期間長は、非選択期間長に対して充分に短いので、式(1)および式(2)では無視している。
【0034】
このように本実施形態では、駆動トランジスタ210等に特性ばらつきが存在することによって、第1フレームにおいて誤差電流ΔI1が大きくなっても、当該誤差電流ΔI1を打ち消してゼロとするような誤差電流ΔI?が第2フレームにおいて流れるので、結果的に、第1および第2フレームを通してみて、OLED素子230に流れる電流の実効値は、ゲート電圧VSに対応した目標電流である値I1に近づくことになる。したがって、本実施形態によれば、駆動トランジスタ210に特性ばらつき等が存在しても、その影響は、各画素回路にわたって少なくなるのである。
【0035】
なお、上述した実施形態においては、駆動トランジスタ210のソースを抵抗素子226の一端に接続するとともに、抵抗素子226の他端をOLED素子230の陽極に接続したが、図9に示されるように、駆動トランジスタ210のソースをOLED素子230の陽極に接続するとともに、OLED素子230の陰極を抵抗素子226の一端に接続する構成としても良い。
また、OLED素子230を、電源線114と駆動トランジスタ210のドレインとの間に介挿して、駆動トランジスタ210を挟んでOLED素子230と抵抗素子226とを配置する構成としても良い。
【0036】
実施形態では、単色の画素について階調表示をする構成になっていたが、例えば図10に示されるように、R(赤)、G(緑)、B(青)に対応させて画素回路200R、200G、200Bを配列させるとともに、これらの3画素により1ドットを構成して、カラー表示を行うとしても良い。そして、カラー表示させる場合、OLED素子230R、230G、230Bは、それぞれ赤、緑、青にて発光するように発光層が選択される。
このようにカラー表示させる構成において、OLED素子230R、230G、230Bの発光効率が互いに異なる場合には、電源電圧VELを色毎に異ならせる必要もある。
【0037】
上述した実施形態において、第1および第2フレームを切り替える周期は、用途にもよるが、例えば表示装置の場合には、1/30秒以下の周期が好ましく、1/60秒以下から1/120秒以上の範囲がより好ましい。これにより、両フレームにおける発光輝度の変化に起因したフリッカの発生を有効に抑制できる。
さらに、このような切り替え周期であるならば、第1および第2フレームを交互に実行するのではなく、例えば第1、第1、第2、第2フレームを実行しても良い。
また、上述した実施形態において、第1および第2フレームの切り替えを面単位としたが、画素単位、行単位、列単位、または、複数の画素からなるブロック単位としても良い。すなわち、同一の垂直走査期間において、第1フレームで駆動される画素と、第2フレームで駆動される画素とを混在させても良い。このように混在させると、第1および第2フレームにおいて画素の明るさに相違が発生しても、その相違を目立たなくさせることができる。
【0038】
なお、実施形態では、駆動トランジスタ210をnチャネル型としたが、pチャネル型としても良い。スイッチングトランジスタ213のチャネル型についても同様である。また、スイッチングトランジスタ213を、pチャネル型およびnチャネル型を相補型に組み合わせたトランスミッションゲートで構成しても良い。
また、OLED素子230は、電流駆動型素子の一例であり、これに代えて、無機EL素子や、フィールド・エミッション(FE)素子、LEDなどの他の発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い。
【0039】
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について説明する。まず、上述した電気光学装置10を、表示部に適用した携帯電話について説明する。図11は、この携帯電話の構成を示す斜視図である。
この図において、携帯電話1100は、複数の操作ボタン1102のほか、受話口1104、送話口1106とともに、表示部として、上述した電気光学装置10を備えるものである。
【0040】
続いて、上述した電気光学装置10を、ファインダに用いたデジタルスチルカメラについて説明する。図12は、このデジタルスチルカメラの背面を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ1200は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号を生成・記憶するものである。ここで、デジタルスチルカメラ1200におけるケース1202の背面には、上述した電気光学装置10の表示面が設けられる。この電気光学装置10は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、ケース1202の前面側(図12においては裏面側)には、光学レンズやCCDなどを含んだ受光ユニット1204が設けられている。
【0041】
撮影者が電気光学装置10によって表示された被写体像を確認して、シャッタボタン1206を押下すると、その時点におけるCCDの撮像信号が、回路基板1208のメモリに転送・記憶される。また、このデジタルスチルカメラ1200にあって、ケース1202の側面には、外部表示を行うためのビデオ信号出力端子1212と、データ通信用の入出力端子1214とが設けられている。
【0042】
なお、電子機器としては、図11の携帯電話や、図12のデジタルスチルカメラの他にも、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置が適用可能なのは言うまでもない。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源(例えばラインヘッド)に適用してもよい。
【図面の簡単な説明】
【0043】
【図1】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図2】同電気光学装置の画素回路を示す図である。
【図3】同電気光学装置の動作を示すタイミングチャートである。
【図4】同電気光学装置におけるデータ線駆道回路の動作を示す図である。
【図5】同画素回路の動作説明図である。
【図6】同画素回路の動作説明図である。
【図7】同画素回路の動作説明図である。
【図8】同画素回路の動作説明図である。
【図9】同画素回路の例を示す図である。
【図10】カラー表示する場合の画素回路の配置例を示す図である。
【図11】同電気光学装置を用いた携帯電話を示す図である。
【図12】同電気光学装置を用いたデジタルスチルカメラを示す図である。
【符号の説明】
【0044】
10…電気光学装置、12…制御回路、14…走査線駆動回路、16…データ線駆動回路、102…走査線、104…制御線、112…データ線、114…電源線、200…画素回路、210…駆動トランジスタ、213…スイッチングトランジスタ、222…容量(容量素子)、224…スイッチ、226…抵抗素子、230…OLED素子(被駆動素子)、1100…携帯電話機、1200…デジタルスチルカメラ
【特許請求の範囲】
【請求項1】
ゲート電圧に応じた電流を被駆動素子に流す駆動トランジスタと、
前記被駆動素子と電気的に直列に接続された抵抗素子と、
前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと
を有する画素回路の駆動方法であって、
前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第1ステップと、
前記スイッチングトランジスタをオフさせる第2ステップと、
前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加する第3ステップと、
前記スイッチングトランジスタをオフさせるとともに、前記駆動トランジスタのゲート電圧を、前記第3ステップにおける前記抵抗素子の両端電圧だけ減少させる第4ステップと
を有することを特徴とする画素回路の駆動方法。
【請求項2】
前記第1および第2ステップを通して前記被駆動素子に電流を流す期間と、
前記第3および第4ステップを通して前記被駆動素子に電流を流す期間と
を略同一長とし、
前記第1および第2ステップと、前記第3および第4ステップとを交互に実行する
ことを特徴とする請求項1に記載の画素回路の駆動方法。
【請求項3】
ゲート電圧に応じた電流を被駆動素子に流す駆動トランジスタと、
前記被駆動素子と電気的に直列に接続された抵抗素子と、
前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと
を有し、
第1フレームの選択期間、同フレームの非選択期間、第2フレームの選択期間、同フレーム期間と続き、
前記第1フレームの選択期間では、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加し、
前記第1フレームの非選択期間では、前記スイッチングトランジスタをオフさせ、
前記第2フレームの選択期間では、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加し、
前記第2フレームの非選択期間では、前記スイッチングトランジスタをオフさせるとともに、前記駆動トランジスタのゲート電圧を、前記第2フレームの選択期間における前記抵抗素子の両端電圧だけ減少させる
ことを特徴とする画素回路。
【請求項4】
一端が前記駆動トランジスタのゲートに接続された容量素子と、
共通端が前記容量素子の他端に接続され、一端が所定の電位に保たれた電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと
を有することを特徴とする請求項3に記載の画素回路。
【請求項5】
前記単極双投スイッチは、
前記第1フレームの選択期間及び非選択期間、並びに前記第2フレームの非選択期間では、その共通端と一端との間を閉成させる一方、
前記第2フレームの選択期間では、その共通端と他端との間を閉成させる
ことを特徴とする請求項4に記載の画素回路。
【請求項6】
前記被駆動素子は、流れる電流に応じた輝度で発光する電気光学素子である
ことを特徴とする請求項3に記載の画素回路。
【請求項7】
走査線とデータ線とに対応して設けられる画素回路と、
走査線を駆動する走査線駆動回路と、
データ線を駆動するデータ線駆動回路と
を有する電気光学装置であって、
前記画素回路は、
流れる電流に応じた輝度で発光する電気光学素子に、ゲート電圧に応じた電流を流す駆動トランジスタと、
前記被駆動素子と電気的に直列に接続された抵抗素子と、
前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、
一端が前記駆動トランジスタのゲートに接続された容量素子と、
共通端が前記容量素子の他端に接続され、一端が所定の電位に保たれた電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと
を有し、
第1フレームの選択期間、同フレームの非選択期間、第2フレームの選択期間、同フレーム期間と続き、
前記第1フレームの選択期間では、前記単極双投スイッチがその共通端と一端との間を閉成させ、前記走査線駆動回路が前記スイッチングトランジスタをオンさせ、前記データ線駆動回路が前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加し、
前記第1フレームの非選択期間では、前記走査線駆動回路が前記スイッチングトランジスタをオフさせ、
前記第2フレームの選択期間では、前記単極双投スイッチがその共通端と他端との間を閉成させ、前記走査線駆動回路が前記スイッチングトランジスタをオンさせ、前記データ線駆動回路が前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加し、
前記第2フレームの非選択期間では、前記単極双投スイッチがその共通端と一端との間を閉成させ、前記走査線駆動回路が前記スイッチングトランジスタをオフさせ、前記駆動トランジスタのゲート電圧を、前記第2フレームの選択期間における前記抵抗素子の両端電圧だけ減少させる
ことを特徴とする電気光学装置。
【請求項8】
請求項7に記載の電気光学装置を有する電子機器。
【請求項1】
ゲート電圧に応じた電流を被駆動素子に流す駆動トランジスタと、
前記被駆動素子と電気的に直列に接続された抵抗素子と、
前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと
を有する画素回路の駆動方法であって、
前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加する第1ステップと、
前記スイッチングトランジスタをオフさせる第2ステップと、
前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加する第3ステップと、
前記スイッチングトランジスタをオフさせるとともに、前記駆動トランジスタのゲート電圧を、前記第3ステップにおける前記抵抗素子の両端電圧だけ減少させる第4ステップと
を有することを特徴とする画素回路の駆動方法。
【請求項2】
前記第1および第2ステップを通して前記被駆動素子に電流を流す期間と、
前記第3および第4ステップを通して前記被駆動素子に電流を流す期間と
を略同一長とし、
前記第1および第2ステップと、前記第3および第4ステップとを交互に実行する
ことを特徴とする請求項1に記載の画素回路の駆動方法。
【請求項3】
ゲート電圧に応じた電流を被駆動素子に流す駆動トランジスタと、
前記被駆動素子と電気的に直列に接続された抵抗素子と、
前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと
を有し、
第1フレームの選択期間、同フレームの非選択期間、第2フレームの選択期間、同フレーム期間と続き、
前記第1フレームの選択期間では、前記スイッチングトランジスタをオンさせるとともに、前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加し、
前記第1フレームの非選択期間では、前記スイッチングトランジスタをオフさせ、
前記第2フレームの選択期間では、前記スイッチングトランジスタをオンさせるとともに、前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加し、
前記第2フレームの非選択期間では、前記スイッチングトランジスタをオフさせるとともに、前記駆動トランジスタのゲート電圧を、前記第2フレームの選択期間における前記抵抗素子の両端電圧だけ減少させる
ことを特徴とする画素回路。
【請求項4】
一端が前記駆動トランジスタのゲートに接続された容量素子と、
共通端が前記容量素子の他端に接続され、一端が所定の電位に保たれた電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと
を有することを特徴とする請求項3に記載の画素回路。
【請求項5】
前記単極双投スイッチは、
前記第1フレームの選択期間及び非選択期間、並びに前記第2フレームの非選択期間では、その共通端と一端との間を閉成させる一方、
前記第2フレームの選択期間では、その共通端と他端との間を閉成させる
ことを特徴とする請求項4に記載の画素回路。
【請求項6】
前記被駆動素子は、流れる電流に応じた輝度で発光する電気光学素子である
ことを特徴とする請求項3に記載の画素回路。
【請求項7】
走査線とデータ線とに対応して設けられる画素回路と、
走査線を駆動する走査線駆動回路と、
データ線を駆動するデータ線駆動回路と
を有する電気光学装置であって、
前記画素回路は、
流れる電流に応じた輝度で発光する電気光学素子に、ゲート電圧に応じた電流を流す駆動トランジスタと、
前記被駆動素子と電気的に直列に接続された抵抗素子と、
前記駆動トランジスタのゲートとデータ線との間においてオンまたはオフするスイッチングトランジスタと、
一端が前記駆動トランジスタのゲートに接続された容量素子と、
共通端が前記容量素子の他端に接続され、一端が所定の電位に保たれた電位線に接続され、他端が前記抵抗素子の一端に接続された単極双投スイッチと
を有し、
第1フレームの選択期間、同フレームの非選択期間、第2フレームの選択期間、同フレーム期間と続き、
前記第1フレームの選択期間では、前記単極双投スイッチがその共通端と一端との間を閉成させ、前記走査線駆動回路が前記スイッチングトランジスタをオンさせ、前記データ線駆動回路が前記被駆動素子に流すべき目標電流に応じた電圧を前記データ線に印加し、
前記第1フレームの非選択期間では、前記走査線駆動回路が前記スイッチングトランジスタをオフさせ、
前記第2フレームの選択期間では、前記単極双投スイッチがその共通端と他端との間を閉成させ、前記走査線駆動回路が前記スイッチングトランジスタをオンさせ、前記データ線駆動回路が前記目標電流に応じた電圧に前記抵抗素子の両端電圧を加算した加算電圧を、前記データ線に印加し、
前記第2フレームの非選択期間では、前記単極双投スイッチがその共通端と一端との間を閉成させ、前記走査線駆動回路が前記スイッチングトランジスタをオフさせ、前記駆動トランジスタのゲート電圧を、前記第2フレームの選択期間における前記抵抗素子の両端電圧だけ減少させる
ことを特徴とする電気光学装置。
【請求項8】
請求項7に記載の電気光学装置を有する電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2006−23586(P2006−23586A)
【公開日】平成18年1月26日(2006.1.26)
【国際特許分類】
【出願番号】特願2004−202220(P2004−202220)
【出願日】平成16年7月8日(2004.7.8)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年1月26日(2006.1.26)
【国際特許分類】
【出願日】平成16年7月8日(2004.7.8)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]