積層セラミックキャパシタ
【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、互いに重畳される領域がセラミック素体の一面に露出する引出部をそれぞれ有する第１及び第２内部電極１２１、１２２と、上記セラミック素体の一面から内部電極１２１、１２２が積層されるｙ方向の側面に延長されて形成され、上記引出部とそれぞれ連結される第１及び第２外部電極１３１、１３２と、上記セラミック素体の一面に形成される絶縁層１４０とを含む。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、互いに重畳される領域がセラミック素体の一面に露出する引出部をそれぞれ有する第１及び第２内部電極１２１、１２２と、上記セラミック素体の一面から内部電極１２１、１２２が積層されるｙ方向の側面に延長されて形成され、上記引出部とそれぞれ連結される第１及び第２外部電極１３１、１３２と、上記セラミック素体の一面に形成される絶縁層１４０とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関するもので、より詳細には、優れた静電容量及び低いＥＳＬを示し、回路基板との固着強度の優れた積層セラミックキャパシタに関する。
【背景技術】
【０００２】
一般的に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体、本体内部に形成された内部電極及び上記内部電極と接触するように、セラミック本体の表面に設置された外部電極を具備する。
【０００３】
セラミック電子部品のうち、積層セラミックキャパシタとは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。
【０００４】
積層セラミックキャパシタは、小型でありながら、高容量が保証され、実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として、広く使用されている。
【０００５】
最近では、電子製品の小型化及び多機能化により、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックキャパシタも小さくて、容量の大きい高容量製品が要求されている。
【０００６】
また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパス（ｂｙｐａｓｓ）キャパシタとして有効に使用され、このようなバイパスキャパシタとして機能するためには、積層セラミックキャパシタが高周波ノイズを効果的に除去できなければならない。このような要求は、電子装置の高周波化傾向により、さらに増加している。バイパスキャパシタとして使用される積層セラミックキャパシタは、回路基板上の実装パッド上の半田を介して、電気的に連結され、上記実装パッドは、基板上の配線パターンや導電性ビアを通じて他の外部回路と連結することができる。
【０００７】
積層セラミックキャパシタは、キャパシタンス成分の他に、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分を共に有し、このような等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分は、バイパスキャパシタの機能を阻害する。特に、等価直列インダクタンス（ＥＳＬ）は、高周波においてキャパシタのインダクタンスを高め、高周波ノイズ除去特性を阻害する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、優れた静電容量及び低いＥＳＬを示し、回路基板との固着強度の優れた積層セラミックキャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、セラミック素体と、互いに重畳される領域を有し、上記重畳される領域が上記セラミック素体の一面に露出する引出部をそれぞれ有する第１及び第２内部電極と、上記セラミック素体の一面から内部電極が積層されるｙ方向の側面に延長されて形成され、上記引出部とそれぞれ連結される第１及び第２外部電極と、上記セラミック素体の一面に形成される絶縁層と、を含む積層セラミックキャパシタを提供する。
【００１０】
上記第１及び第２内部電極の引出部は、セラミック素体の同一面に露出することができる。
【００１１】
上記第１及び第２内部電極は、セラミック素体の実装面に対し、垂直に配置されることができる。
【００１２】
上記第１外部電極は、上記第１内部電極の引出部のうち、第２内部電極の引出部と重畳されない領域と連結することができる。
【００１３】
上記絶縁層は、互いに重畳される第１及び第２内部電極の引出部を全部覆うように形成することができる。
【００１４】
上記絶縁層は、上記セラミック素体にセラミックスラリーを塗布して形成することができる。
【００１５】
上記セラミック素体のｙ方向の側面は、互いに対向する２つの側面であることができる。
【００１６】
上記第１外部電極又は第２外部電極は、上記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には形成しないことができる。
【００１７】
上記第１外部電極又は第２外部電極は、上記セラミック素体の一面と上記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面が成す角まで形成することができる。
【００１８】
上記第１外部電極又は第２外部電極は、上記セラミック素体の一面と上記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面が成す角まで形成しないことができる。
【００１９】
上記第１外部電極又は第２外部電極は、上記セラミック素体のｙ方向の側面の所定の高さまで形成することができる。
【００２０】
上記絶縁層は、上記セラミック素体の一面から測定される第１及び第２外部電極の高さより低く形成することができる。
【００２１】
上記第１及び第２外部電極は、上記セラミック素体のｙ−方向の側面から延長され、上記セラミック素体の一面に対向する他面まで形成することができる。
【００２２】
上記第１内部電極は、２つ以上の引出部を有し、上記第１内部電極の引出部は、上記第２内部電極の引出部とそれぞれの重畳領域を形成することができる。
【００２３】
上記第１内部電極は、上記セラミック素体の同一面に露出する２つ以上の引出部を有し、上記第１内部電極の引出部は、上記第２内部電極の引出部とそれぞれの重畳領域を形成することができる。
【００２４】
上記第１内部電極は、２つの引出部を有し、上記第１内部電極の引出部は、上記第２内部電極とそれぞれの重畳領域を形成し、上記第１内部電極の引出部と連結される第３外部電極をさらに含むことができる。
【００２５】
上記第１内部電極は、２つの引出部を有し、上記第１内部電極の引出部は、上記第２内部電極の引出部とそれぞれの重畳領域を形成し、上記第１内部電極の引出部と連結される第３外部電極をさらに含み、上記第３外部電極は、上記セラミック素体のｙ−方向の側面に延長されて形成することができる。
【発明の効果】
【００２６】
本発明の一実施形態によると、第１及び第２内部電極は、引出部にも重畳領域が形成され、積層セラミックキャパシタの容量を増やすことができる。
【００２７】
また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。
【００２８】
本発明の一実施形態によると、セラミック素体に形成される絶縁層は、セラミック素体の一面に露出した第１及び第２内部電極の引出部を覆って、内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。
【００２９】
本発明の一実施形態によると、絶縁層の高さが調節でき、絶縁層の高さを第１及び第２外部電極の高さより低く形成する場合、積層セラミックキャパシタを回路基板上に、より安定的に実装することができる。
【００３０】
本発明の一実施形態によって、外部電極の形成面積を拡張する場合、ソルダリングと外部電極との接触面積が拡大することができる。これにより、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】（ａ）及び（ｂ）は、本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図２】図１に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図３】図１のＡ−Ａ’線に沿った断面図である。
【図４】本発明の一実施形態による積層セラミックキャパシタを示す断面図である。
【図５】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図６】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図７】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図８】図７に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図９】図７に図示された積層セラミックキャパシタの断面図である。
【図１０】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図１１】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図１２】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【発明を実施するための形態】
【００３２】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は、他の多様な形態に変更することができ、本発明の範囲は、以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、当業界で平均的な知識を有する者に、本発明をより完全に説明するために提供するものである。従って、図面における要素の形状及び大きさ等は、より明確な説明のため、誇張されることがあり、図面上に同一符号で示される要素は同一要素である。
【００３３】
図１の（ａ）及び（ｂ）は、本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。図２は、図１ａ及び図１ｂに図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。図３は、図１のＡ−Ａ’線に沿った断面図である。
【００３４】
本実施形態による積層セラミックキャパシタは、２端子垂直積層セラミックキャパシタであることができる。「垂直積層型（ｖｅｒｔｉｃａｌｌｙ ｌａｍｉｎａｔｅｄ ｏｒ ｖｅｒｔｉｃａｌ ｍｕｌｔｉｌａｙｅｒ）」とは、キャパシタ内の積層された内部電極が、回路基板の実装領域面に垂直に配置されることを意味し、「２端子（２−ｔｅｒｍｉｎａｌ）」とは、キャパシタの端子として２つの端子が回路基板に接続されることを意味する。
【００３５】
図１から図３を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、上記セラミック素体の内部に形成される内部電極１２１、１２２と、上記セラミック素体の一面に形成される絶縁層１４０と、外部電極１３１、１３２とを含むことができる。
【００３６】
本実施形態において、セラミック素体１１０は、互いに対向する第１面１及び第２面２、上記第１面及び第２面とを連結する第３面３及び第４面４、第５面５及び第６面６を有することができる。上記セラミック素体１１０の形状に特に制限はないが、図示されているように、第１面から第６面を有する六面体であることができる。本発明の一実施形態によると、セラミック素体の第１面１は、回路基板の実装領域に配置される実装面になることができる。
【００３７】
本発明の一実施形態によると、ｘ方向は第１及び第２外部電極が所定の間隔をおいて形成される方向であり、ｙ方向は内部電極が誘電体層を介して積層される方向であり、ｚ方向は内部電極が回路基板に実装される方向とすることができる。
【００３８】
本発明の一実施形態によると、上記セラミック素体１１０は、複数の誘電体層１１１を積層して形成することができる。上記セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層の境界は、確認できないほど一体化することができる。
【００３９】
上記誘電体層１１１は、セラミックパウダー、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成によって形成することができる。上記セラミックパウダーは、高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ３）系材料等を使用することができる。
【００４０】
本発明の一実施形態によると、セラミック素体１１０の内部には、内部電極を形成することができる。図２は、セラミック素体１１０を構成する誘電体層１１１と上記誘電体層に形成された内部電極１２１、１２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極１２１と第２極性の第２内部電極１２２とを一対とすることができ、一誘電体層１１１を介して互いに対向するように、ｙ方向に配置されることができる。本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１面１に垂直に配置することができる。
【００４１】
本発明の一実施形態によると、第１及び第２内部電極は、導電性金属を含む導電性ペーストで形成することができる。上記導電性金属は、これに制限されるものではないが、Ｎｉ、Ｃｕ、Ｐｄ又はこれらの合金とすることができる。
【００４２】
誘電体層を形成するセラミックグリーンシート上にスクリーン印刷法又はグラビア印刷法のような印刷法を通じ、導電性ペーストで内部電極層を印刷することができる。内部電極層が印刷されたセラミックグリーンシートを交互に積層して焼成し、セラミック素体を形成することができる。
【００４３】
図２を参照すると、第１及び第２内部電極１２１、１２２は、互いに異なる極性の外部電極と連結されるように、それぞれ第１及び第２引出部１２１ａ、１２２ａを有し、上記第１及び第２引出部１２１ａ、１２２ａは、セラミック素体の第１面に露出することができる。本発明の一実施形態によると、積層セラミックキャパシタは、垂直積層型であり、第１及び第２引出部１２１ａ、１２２ａは、セラミック素体の同一面に露出することができる。
【００４４】
本発明の一実施形態によると、内部電極の引出部は、内部電極を形成する導体パターンのうち、幅Ｗが増加してセラミック素体の一面に露出した領域を意味することができる。
【００４５】
一般的に、第１及び第２内部電極は、重畳される領域によって静電容量を形成し、互いに異なる極性の外部電極と連結される引出部は、重畳される領域を有さない。しかしながら、本発明の一実施形態によると、第１及び第２引出部１２１ａ、１２２ａは、互いに重畳される領域を有することができる。本発明の一実施形態によると、第１及び第２引出部は、第１面に露出し、露出した領域のうち、一部を重畳することができる。
【００４６】
図３を参照すると、セラミック素体の第１面に引出された第１内部電極の第１引出部１２１ａと連結されるように、第１外部電極１３１が形成され、セラミック素体の第１面に引出された第２内部電極の第２引出部１２２ａに連結されるように、第２外部電極１３２を形成することができる。
【００４７】
上記第１外部電極１３１は、第１引出部１２１ａのうち、第２引出部１２２ａと重畳されない領域に連結することができ、第２外部電極１３２は、第２引出部１２２ａのうち、第１引出部１２１ａと重畳されない領域に連結することができる。
【００４８】
上記第１外部電極１３１は、第２引出部１２２ａと接触しないように、第１引出部１２１ａの一部と連結することができ、第２外部電極１３２は、第１引出部１２１ａと接触しないように、第２引出部１２２ａの一部と連結することができる。
【００４９】
図３の右側の図面は、第１内部電極の引出部１２１ａと第２内部電極の引出部１２２ａの重畳された領域が矢印で示されており、第１内部電極の引出部１２１ａと重畳されない第２内部電極の引出部１２２ａが点線で示されている。
【００５０】
本発明の一実施形態によると、第１及び第２引出部１２１ａ、１２２ａは、互いに重畳される領域を有し、それぞれ互いに異なる極性を示す第１及び第２外部電極１３１、１３２と連結されることができる。
【００５１】
本発明の一実施形態によると、図示されているように、上記第１及び第２外部電極１３１、１３２は、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【００５２】
本発明の一実施形態によると、図示されているように、セラミック素体の第１面には絶縁層１４０を形成することができる。上記絶縁層１４０は、第１及び第２外部電極１３１、１３２の間に形成することができる。上記絶縁層１４０は、第１面に露出した第１及び第２引出部１２１ａ、１２２ａを覆うようにして形成することができ、第１及び第２引出部の重畳される領域を全部覆うようにして形成することができる。
【００５３】
上記絶縁層１４０は、第１及び第２外部電極の間におけるセラミック素体の一面を完全に覆うようにして形成することができる。
【００５４】
また、図示されてはいないが、本発明の一実施形態によると、絶縁層は第１及び第２引出部の重畳領域のみを覆うようにして形成し、第１及び第２外部電極１３１、１３２と所定の間隔をおいて形成することができる。
【００５５】
本発明の一実施形態によると、上記絶縁層１４０は、セラミックスラリーで形成することができる。上記セラミックスラリーの量及び形状を調節し、絶縁層の形成位置及び高さを調節することができる。上記絶縁層１４０は、焼成工程によってセラミック素体を形成した後、このセラミック素体にセラミックスラリーを塗布し、焼成して形成することができる。
【００５６】
又は、セラミック素体を形成するセラミックグリーンシート上に絶縁層を形成するセラミックスラリーを形成し、セラミックグリーンシートと共に焼成して形成することができる。
【００５７】
上記セラミックスラリーの形成方法は、特に制限されない。例えば、スプレー方式で噴射したり、ローラーを利用して塗布することもできる。
【００５８】
上記絶縁層１４０は、セラミック素体の一面に露出した第１及び第２内部電極の引出部１２１ａ、１２２ａを覆って内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。
【００５９】
本発明の一実施形態によると、第１及び第２内部電極は、引出部にも重畳領域が形成され、積層セラミックキャパシタの容量が増加する。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これによって、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。
【００６０】
積層セラミックキャパシタの一面のみに外部電極が形成される場合、実装面積が減少し、回路基板の実装密度を向上させることができる。しかし、積層セラミックキャパシタの一面のみに外部電極が形成されると、回路基板と接触面積が減少する。この場合、回路基板に実装するとき、半田との接触面積が減少して実装が不安定になり、積層セラミックキャパシタの固着強度が低下する。
【００６１】
しかしながら、本発明の一実施形態のように、外部電極の形成面積を拡張する場合、半田と外部電極との接触面積を拡大することができる。これによって、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【００６２】
本発明の一実施形態によると、外部電極の構造は多様に変形されることができる。
【００６３】
図４は、本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【００６４】
図４を参照すると、図３と同様に、セラミック素体の第１面には第１及び第２外部電極１３１、１３２を形成することができ、第１及び第２外部電極の間には絶縁層１４０を形成することができる。
【００６５】
本実施形態によると、絶縁層１４０の高さｈ２は、第１外部電極１３１又は第２外部電極１３２の高さｈ１より低く形成することができる。上記絶縁層及び外部電極の高さは、実装面、即ち、第１面を基準として測定することができる。
【００６６】
本実施形態によると、上記絶縁層の高さが第１及び第２外部電極の高さより低いため、外部電極の露出面積を増やすことができる。これによって、半田と外部電極との接触面積が拡大し、積層セラミックキャパシタを回路基板上に、より安定的に実装することができる。
【００６７】
また、図示されているように、第１及び第２外部電極１３１、１３２は、セラミック素体の第１面の一部に形成することができる。上記第１及び第２外部電極を、セラミック素体の第１面において、セラミック素体の第１面と第３面又は第１面と第４面とが成す角までは形成しないことができる。上記第３面及び第４面は、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面とすることができる。
【００６８】
図示されてはいないが、本発明の一実施形態によると、上記第１及び第２外部電極は、セラミック素体の第１面から上記第１面と連結された第５面又は第６面等の側面まで延長して形成することができる。
【００６９】
図５及び図６は、本発明の他の実施形態による積層セラミックキャパシタを示す概略斜視図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【００７０】
図５及び図６を参照すると、本実施形態によるセラミック素体１１０は、図１に図示されている積層セラミックキャパシタのように、実装面として提供される第１面、この第１面に対向する第２面、上記第１面及び第２面を連結する第３面及び第４面、第５面及び第６面を有することができる。上記第３面及び第４面は互いに対向する面であり、第５面及び第６面は互いに対向する面であることができる。
【００７１】
本発明の一実施形態によると、第１及び第２外部電極１３１、１３２は、セラミック素体の第１面からこの第１面と連結された側面である第５面及び第６面まで延長して形成することができる。
【００７２】
図５を参照すると、第１及び第２外部電極１３１、１３２は、セラミック素体の実装面から側面まで延長して形成することができ、より具体的には、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。上記第５面及び第６面は、互いに対向する面であることができる。上記第１及び第２外部電極１３１、１３２は、内部電極が誘電体層を介して積層されるｙ方向に延長され、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。
【００７３】
上記第１及び第２外部電極１３１、１３２は、第５面及び第６面に延長され、
第５面及び第６面の所定の高さＨまで形成することができる。上記所定の高さＨは特に制限されない。図示されているように、第５面及び第６面の一部のみに形成することができる。
【００７４】
また、図示されてはいないが、第５面及び第６面の端まで第１及び第２外部電極１３１、１３２を形成することができ、第５面又は第６面のみに延長されたり、第５面又は第６面にそれぞれ異なる高さで形成することができる。
【００７５】
また、本発明の一実施形態によると、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には外部電極を形成しないことができる。
【００７６】
また、第１面における上記第１及び第２外部電極１３１、１３２は、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【００７７】
又は、図示されてはいないが、図４に示されているように、第１面において、第１及び第２外部電極を、セラミック素体の第１面と第３面又は第１面と第４面とが成す角までは形成しないことができる。
【００７８】
図６を参照すると、第１及び第２外部電極１３１、１３２は、セラミック素体の第１面から内部電極が誘電体層を介して積層されるｙ方向の側面まで延長され、この側面から第１面に対向する第２面まで延長されて形成することができる。より具体的には、セラミック素体の実装面として提供される第１面から第５面及び第６面の側面まで延長され、第１面に対向する他面、即ち、第２面まで形成されてリング状に形成することができる。また、第１及び第２外部電極間の所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には外部電極を形成しないことができる。
【００７９】
また、図示されてはいないが、上記第１及び第２外部電極は、第５面及び第６面から延長されて第２面まで形成されるが、第２面の一部のみに形成することができる。
【００８０】
本発明の一実施形態により、外部電極がセラミック素体の側面まで延長されて形成される場合、半田と外部電極との接触面積を拡大することができる。側面に形成される外部電極が半田と結合し、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【００８１】
図７から図９は、本発明の他の実施形態による積層セラミックキャパシタを示す。図７は、本実施形態による積層セラミックキャパシタを示す概略斜視図であり、図８は、図７に図示されている積層セラミックキャパシタの内部電極の構造を示す断面図である。また、図９は、図７に図示されている積層セラミックキャパシタの断面図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【００８２】
図７から図９を参照すると、本実施形態による積層セラミックキャパシタは、３端子垂直積層型キャパシタとすあることができる。「３端子（３−ｔｅｒｍｉｎａｌ）」とは、キャパシタの端子として３つの端子が回路基板に接続されることを意味する。
【００８３】
本実施形態による積層セラミックキャパシタは、セラミック素体３１０と、上記セラミック素体の内部に形成される内部電極３２１、３２２と、上記セラミック素体の一面に形成される絶縁層３４１、３４２と、外部電極３３１、３３２、３３３とを含むことができる。
【００８４】
本実施形態において、セラミック素体３１０は、互いに対向する第１面１及び第２面２と上記第１面及び第２面を連結する第３面３、第４面４、第５面５及び第６面６とを有することができる。上記セラミック素体３１０の形状に特に制限はないが、図示されているように、第１面から第６面を有する六面体であることができる。本発明の一実施形態によると、セラミック素体の第１面１は、回路基板の実装領域に配置される実装面であることができる。上記第３面３及び第４面４は、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面とすることができ、上記第５面５及び第６面６は、内部電極が誘電体層を介して積層されるｙ方向の側面とすることができる。
【００８５】
図８は、セラミック素体３１０を構成する誘電体層３１１と上記誘電体層に形成された内部電極３２１、３２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極３２１と第２極性の第２内部電極３２２とは一対とすることができ、一誘電体層３１１を介して互いに対向するように、ｙ方向に配置することができる。本発明の一実施形態によると、第１及び第２内部電極３２１、３２２は、積層セラミックキャパシタの実装面に垂直に配置することができる。
【００８６】
図８を参照すると、第１及び第２内部電極３２１、３２２は、互いに異なる極性の外部電極と連結されるように、それぞれ第１及び第２引出部３２１ａ、３２１ｂ、３２２ａを有し、上記第１及び第２引出部３２１ａ、３２１ｂ、
３２２ａは、セラミック素体の一面に露出することができる。
【００８７】
本実施形態によると、第１内部電極は、２つの引出部３２１ａ、３２１ｂを有することができる。上記第１内部電極の２つの引出部３２１ａ、３２１ｂは、それぞれ第２内部電極の第２引出部３２２ａと互いに重畳される領域を有することができる。本発明の一実施形態によると、第１内部電極の２つの引出部３２１ａ、３２１ｂと第２内部電極の第２引出部３２２ａは、セラミック素体の同一面に露出し、露出した領域のうち、一部を重畳することができる。
【００８８】
図９を参照すると、セラミック素体の一面に引出された第１内部電極の２つの引出部３２１ａ、３２１ｂと連結されるように、セラミック素体の一面に第１及び第３外部電極３３１、３３３を形成することができる。本実施形態によると、第１内部電極は、第１及び第３外部電極によって、外部極性と連結することができる。また、セラミック素体の一面に引出された第２内部電極の第２引出部３２２ａと連結されるように、第２外部電極３３２を形成することができる。上記第２外部電極３３２は、第１及び第３外部電極の間に形成することができる。本発明において、第１及び第２外部電極は、互いに異なる極性を意味することができ、第１及び第３外部電極は、同一の極性を意味することができる。
【００８９】
上記第１外部電極３３１は、第２引出部３２２ａと重畳されない１つの第１引出部３２１ａ領域と連結することができ、上記第３外部電極３３１は、第２引出部３２２ａと重畳されない他の１つの第１引出部３２１ｂ領域と連結することができる。上記第２外部電極３３２は、第２引出部３２２ａのうち、２つの第１引出部３２１ａ、３２１ｂと重畳されない領域と連結することができる。
【００９０】
図９の右側の図面には、第１内部電極３２１の２つの引出部と第２内部電極３２２の引出部の重畳された領域が矢印で示されており、第１内部電極３２１の２つの引出部と重畳されない第２内部電極３２２が点線で示されている。
【００９１】
本発明の一実施形態によると、第１面において、上記第１及び第３外部電極３３１、３３３は、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【００９２】
又は、図示されてはいないが、図４に示されているように、第１面において、第１及び第３外部電極を、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成しないことができる。
【００９３】
本実施形態によると、セラミック素体の一面には絶縁層３４１、３４２が形成することができる。上記絶縁層３４１、３４２は、第１及び第２外部電極３３１、３３２の間と第２及び第３外部電極３３２、３３３の間にそれぞれ形成することができる。上記絶縁層３４１、３４２は、セラミック素体の一面に露出した第１及び第２引出部３２１ａ、３２１ｂ、３２２ａを覆うように形成することができ、第１及び第２引出部の重畳領域を全部覆うように形成することができる。
【００９４】
上記絶縁層３４１、３４２は、セラミック素体の一面に露出した第１及び第２内部電極の引出部３２１ａ、３２１ｂ、３２２ａを覆って内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。
【００９５】
本実施形態によると、第１及び第２内部電極は、引出部にも重畳領域が形成され、積層セラミックキャパシタの容量を増やすことができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。
【００９６】
また、本実施形態によると、電流は第１及び第３外部電極と連結された第１内部電極を通じて第２内部電極に流れる。このような電流によって、積層セラミックキャパシタのキャパシタンス成分に直列に連結されるインダクタンス成分の大きさを、非常に小さくすることができる。
【００９７】
上述したように、積層セラミックキャパシタの一面のみに外部電極が形成される場合、実装面積が減少して回路基板の実装密度を向上させることができるが、回路基板との接触面積が減少して積層セラミックキャパシタの実装が不安定になり、積層セラミックキャパシタの固着強度が低下する。
【００９８】
しかしながら、本発明の一実施形態のように、外部電極の構造を多様に変形させて、半田と外部電極との接触面積を拡大することができる。
【００９９】
図１０から図１２は、本発明の他の実施形態による積層セラミックキャパシタを示す概略斜視図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【０１００】
図１０から図１２を参照すると、本実施形態によるセラミック素体３１０は、図７に図示される積層セラミックキャパシタのように、実装面として提供される第１面と、上記第１面に対向する第２面、上記第１面及び第２面を連結する第３面、第４面、第５面及び第６面とを有することができる。上記第３面及び第４面は、互いに対向する面であり、第５面及び第６面は、互いに対向する面であることができる。上記第３面及び第４面は、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面であることができ、上記第５面及び第６面は、内部電極が誘電体層を積層するｙ方向の側面であることができる。
【０１０１】
図１０から図１２を参照すると、図７に図示されている積層セラミックキャパシタのように、セラミック素体の一面に引出された第１内部電極の２つの引出部と連結されるように、セラミック素体の一面に第１及び第３外部電極３３１、３３３を形成することができ、セラミック素体の一面に引出された第２内部電極の第２引出部と連結されるように、第２外部電極３３２を形成することができる。上記第２外部電極３３２は、第１及び第３外部電極の間に形成することができる。
【０１０２】
本発明の一実施形態によると、外部電極は、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。
図１０から図１２は、３端子キャパシタにおいて、外部電極の構造に関する多様な実施形態を示す。
【０１０３】
図１０を参照すると、第１から第３外部電極３３１、３３２、３３３は、セラミック素体の実装面から側面まで延長して形成することができ、より具体的には、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。図示さるように、第１から第３外部電極３３１、３３２、３３３を、セラミック素体の第１面から第５面及び第６面まで延長し、第２面と第５面又は第２面と第６面とが成す角まで延長することができる。
【０１０４】
また、本発明の一実施形態によると、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には、外部電極を形成しないことができる。上記第１及び第３外部電極１３１、１３２は、セラミック素体の第１面において、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【０１０５】
又は、図４に図示されているように、第１面において、外部電極を、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成しないことができる。
【０１０６】
本発明の一実施形態によると、図１１に示されているように、第１及び第３外部電極３３１、３３３がセラミック素体の実装面から側面まで延長され、
第２外部電極３３２は、セラミック素体の実装面のみに形成することができる。
【０１０７】
また、本発明の一実施形態によると、図１２に示されているように、第２外部電極３３２がセラミック素体の実装面から側面まで延長され、第１及び第３外部電極３３１、３３３は、セラミック素体の実装面のみに形成することができる。
【０１０８】
図１１及び図１２に示されている外部電極は、上述したように、第１から第３外部電極が延長されて形成される面、形成高さ等を多様に変形することができる。また、図６に示されているように、第１から第３外部電極は、リング状に形成することができる。
【０１０９】
本発明の一実施形態により、外部電極がセラミック素体の側面まで延長されて形成される場合、半田と外部電極との接触面積を拡大することができる。側面に形成される外部電極が半田と結合し、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【０１１０】
また、図示されてはいないが、第１内部電極又は第２内部電極は、２つ以上の引出部を有することができ、互いに異なる極性の引出部が互いに重畳されるように形成することができる。また、第１内部電極又は第２内部電極に形成される引出部は、セラミック素体の同一面に露出したり、セラミック素体の互いに異なる面に露出することができる。当業者は、内部電極が有する引出部の個数、引出部の位置等を多様に変更することができる。また、外部電極の拡張構造及び位置等を、多様に変更することができる。
【０１１１】
本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付された請求の範囲によって限定される。従って、請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内において、当該技術分野で通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【０１１２】
１１０ セラミック素体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１４０ 絶縁層
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関するもので、より詳細には、優れた静電容量及び低いＥＳＬを示し、回路基板との固着強度の優れた積層セラミックキャパシタに関する。
【背景技術】
【０００２】
一般的に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体、本体内部に形成された内部電極及び上記内部電極と接触するように、セラミック本体の表面に設置された外部電極を具備する。
【０００３】
セラミック電子部品のうち、積層セラミックキャパシタとは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。
【０００４】
積層セラミックキャパシタは、小型でありながら、高容量が保証され、実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として、広く使用されている。
【０００５】
最近では、電子製品の小型化及び多機能化により、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックキャパシタも小さくて、容量の大きい高容量製品が要求されている。
【０００６】
また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパス（ｂｙｐａｓｓ）キャパシタとして有効に使用され、このようなバイパスキャパシタとして機能するためには、積層セラミックキャパシタが高周波ノイズを効果的に除去できなければならない。このような要求は、電子装置の高周波化傾向により、さらに増加している。バイパスキャパシタとして使用される積層セラミックキャパシタは、回路基板上の実装パッド上の半田を介して、電気的に連結され、上記実装パッドは、基板上の配線パターンや導電性ビアを通じて他の外部回路と連結することができる。
【０００７】
積層セラミックキャパシタは、キャパシタンス成分の他に、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分を共に有し、このような等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分は、バイパスキャパシタの機能を阻害する。特に、等価直列インダクタンス（ＥＳＬ）は、高周波においてキャパシタのインダクタンスを高め、高周波ノイズ除去特性を阻害する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、優れた静電容量及び低いＥＳＬを示し、回路基板との固着強度の優れた積層セラミックキャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、セラミック素体と、互いに重畳される領域を有し、上記重畳される領域が上記セラミック素体の一面に露出する引出部をそれぞれ有する第１及び第２内部電極と、上記セラミック素体の一面から内部電極が積層されるｙ方向の側面に延長されて形成され、上記引出部とそれぞれ連結される第１及び第２外部電極と、上記セラミック素体の一面に形成される絶縁層と、を含む積層セラミックキャパシタを提供する。
【００１０】
上記第１及び第２内部電極の引出部は、セラミック素体の同一面に露出することができる。
【００１１】
上記第１及び第２内部電極は、セラミック素体の実装面に対し、垂直に配置されることができる。
【００１２】
上記第１外部電極は、上記第１内部電極の引出部のうち、第２内部電極の引出部と重畳されない領域と連結することができる。
【００１３】
上記絶縁層は、互いに重畳される第１及び第２内部電極の引出部を全部覆うように形成することができる。
【００１４】
上記絶縁層は、上記セラミック素体にセラミックスラリーを塗布して形成することができる。
【００１５】
上記セラミック素体のｙ方向の側面は、互いに対向する２つの側面であることができる。
【００１６】
上記第１外部電極又は第２外部電極は、上記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には形成しないことができる。
【００１７】
上記第１外部電極又は第２外部電極は、上記セラミック素体の一面と上記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面が成す角まで形成することができる。
【００１８】
上記第１外部電極又は第２外部電極は、上記セラミック素体の一面と上記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面が成す角まで形成しないことができる。
【００１９】
上記第１外部電極又は第２外部電極は、上記セラミック素体のｙ方向の側面の所定の高さまで形成することができる。
【００２０】
上記絶縁層は、上記セラミック素体の一面から測定される第１及び第２外部電極の高さより低く形成することができる。
【００２１】
上記第１及び第２外部電極は、上記セラミック素体のｙ−方向の側面から延長され、上記セラミック素体の一面に対向する他面まで形成することができる。
【００２２】
上記第１内部電極は、２つ以上の引出部を有し、上記第１内部電極の引出部は、上記第２内部電極の引出部とそれぞれの重畳領域を形成することができる。
【００２３】
上記第１内部電極は、上記セラミック素体の同一面に露出する２つ以上の引出部を有し、上記第１内部電極の引出部は、上記第２内部電極の引出部とそれぞれの重畳領域を形成することができる。
【００２４】
上記第１内部電極は、２つの引出部を有し、上記第１内部電極の引出部は、上記第２内部電極とそれぞれの重畳領域を形成し、上記第１内部電極の引出部と連結される第３外部電極をさらに含むことができる。
【００２５】
上記第１内部電極は、２つの引出部を有し、上記第１内部電極の引出部は、上記第２内部電極の引出部とそれぞれの重畳領域を形成し、上記第１内部電極の引出部と連結される第３外部電極をさらに含み、上記第３外部電極は、上記セラミック素体のｙ−方向の側面に延長されて形成することができる。
【発明の効果】
【００２６】
本発明の一実施形態によると、第１及び第２内部電極は、引出部にも重畳領域が形成され、積層セラミックキャパシタの容量を増やすことができる。
【００２７】
また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。
【００２８】
本発明の一実施形態によると、セラミック素体に形成される絶縁層は、セラミック素体の一面に露出した第１及び第２内部電極の引出部を覆って、内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。
【００２９】
本発明の一実施形態によると、絶縁層の高さが調節でき、絶縁層の高さを第１及び第２外部電極の高さより低く形成する場合、積層セラミックキャパシタを回路基板上に、より安定的に実装することができる。
【００３０】
本発明の一実施形態によって、外部電極の形成面積を拡張する場合、ソルダリングと外部電極との接触面積が拡大することができる。これにより、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】（ａ）及び（ｂ）は、本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図２】図１に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図３】図１のＡ−Ａ’線に沿った断面図である。
【図４】本発明の一実施形態による積層セラミックキャパシタを示す断面図である。
【図５】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図６】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図７】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図８】図７に図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。
【図９】図７に図示された積層セラミックキャパシタの断面図である。
【図１０】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図１１】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【図１２】本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。
【発明を実施するための形態】
【００３２】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は、他の多様な形態に変更することができ、本発明の範囲は、以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、当業界で平均的な知識を有する者に、本発明をより完全に説明するために提供するものである。従って、図面における要素の形状及び大きさ等は、より明確な説明のため、誇張されることがあり、図面上に同一符号で示される要素は同一要素である。
【００３３】
図１の（ａ）及び（ｂ）は、本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。図２は、図１ａ及び図１ｂに図示された積層セラミックキャパシタの内部電極の構造を示す断面図である。図３は、図１のＡ−Ａ’線に沿った断面図である。
【００３４】
本実施形態による積層セラミックキャパシタは、２端子垂直積層セラミックキャパシタであることができる。「垂直積層型（ｖｅｒｔｉｃａｌｌｙ ｌａｍｉｎａｔｅｄ ｏｒ ｖｅｒｔｉｃａｌ ｍｕｌｔｉｌａｙｅｒ）」とは、キャパシタ内の積層された内部電極が、回路基板の実装領域面に垂直に配置されることを意味し、「２端子（２−ｔｅｒｍｉｎａｌ）」とは、キャパシタの端子として２つの端子が回路基板に接続されることを意味する。
【００３５】
図１から図３を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、上記セラミック素体の内部に形成される内部電極１２１、１２２と、上記セラミック素体の一面に形成される絶縁層１４０と、外部電極１３１、１３２とを含むことができる。
【００３６】
本実施形態において、セラミック素体１１０は、互いに対向する第１面１及び第２面２、上記第１面及び第２面とを連結する第３面３及び第４面４、第５面５及び第６面６を有することができる。上記セラミック素体１１０の形状に特に制限はないが、図示されているように、第１面から第６面を有する六面体であることができる。本発明の一実施形態によると、セラミック素体の第１面１は、回路基板の実装領域に配置される実装面になることができる。
【００３７】
本発明の一実施形態によると、ｘ方向は第１及び第２外部電極が所定の間隔をおいて形成される方向であり、ｙ方向は内部電極が誘電体層を介して積層される方向であり、ｚ方向は内部電極が回路基板に実装される方向とすることができる。
【００３８】
本発明の一実施形態によると、上記セラミック素体１１０は、複数の誘電体層１１１を積層して形成することができる。上記セラミック素体１１０を構成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層の境界は、確認できないほど一体化することができる。
【００３９】
上記誘電体層１１１は、セラミックパウダー、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成によって形成することができる。上記セラミックパウダーは、高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ３）系材料等を使用することができる。
【００４０】
本発明の一実施形態によると、セラミック素体１１０の内部には、内部電極を形成することができる。図２は、セラミック素体１１０を構成する誘電体層１１１と上記誘電体層に形成された内部電極１２１、１２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極１２１と第２極性の第２内部電極１２２とを一対とすることができ、一誘電体層１１１を介して互いに対向するように、ｙ方向に配置されることができる。本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１面１に垂直に配置することができる。
【００４１】
本発明の一実施形態によると、第１及び第２内部電極は、導電性金属を含む導電性ペーストで形成することができる。上記導電性金属は、これに制限されるものではないが、Ｎｉ、Ｃｕ、Ｐｄ又はこれらの合金とすることができる。
【００４２】
誘電体層を形成するセラミックグリーンシート上にスクリーン印刷法又はグラビア印刷法のような印刷法を通じ、導電性ペーストで内部電極層を印刷することができる。内部電極層が印刷されたセラミックグリーンシートを交互に積層して焼成し、セラミック素体を形成することができる。
【００４３】
図２を参照すると、第１及び第２内部電極１２１、１２２は、互いに異なる極性の外部電極と連結されるように、それぞれ第１及び第２引出部１２１ａ、１２２ａを有し、上記第１及び第２引出部１２１ａ、１２２ａは、セラミック素体の第１面に露出することができる。本発明の一実施形態によると、積層セラミックキャパシタは、垂直積層型であり、第１及び第２引出部１２１ａ、１２２ａは、セラミック素体の同一面に露出することができる。
【００４４】
本発明の一実施形態によると、内部電極の引出部は、内部電極を形成する導体パターンのうち、幅Ｗが増加してセラミック素体の一面に露出した領域を意味することができる。
【００４５】
一般的に、第１及び第２内部電極は、重畳される領域によって静電容量を形成し、互いに異なる極性の外部電極と連結される引出部は、重畳される領域を有さない。しかしながら、本発明の一実施形態によると、第１及び第２引出部１２１ａ、１２２ａは、互いに重畳される領域を有することができる。本発明の一実施形態によると、第１及び第２引出部は、第１面に露出し、露出した領域のうち、一部を重畳することができる。
【００４６】
図３を参照すると、セラミック素体の第１面に引出された第１内部電極の第１引出部１２１ａと連結されるように、第１外部電極１３１が形成され、セラミック素体の第１面に引出された第２内部電極の第２引出部１２２ａに連結されるように、第２外部電極１３２を形成することができる。
【００４７】
上記第１外部電極１３１は、第１引出部１２１ａのうち、第２引出部１２２ａと重畳されない領域に連結することができ、第２外部電極１３２は、第２引出部１２２ａのうち、第１引出部１２１ａと重畳されない領域に連結することができる。
【００４８】
上記第１外部電極１３１は、第２引出部１２２ａと接触しないように、第１引出部１２１ａの一部と連結することができ、第２外部電極１３２は、第１引出部１２１ａと接触しないように、第２引出部１２２ａの一部と連結することができる。
【００４９】
図３の右側の図面は、第１内部電極の引出部１２１ａと第２内部電極の引出部１２２ａの重畳された領域が矢印で示されており、第１内部電極の引出部１２１ａと重畳されない第２内部電極の引出部１２２ａが点線で示されている。
【００５０】
本発明の一実施形態によると、第１及び第２引出部１２１ａ、１２２ａは、互いに重畳される領域を有し、それぞれ互いに異なる極性を示す第１及び第２外部電極１３１、１３２と連結されることができる。
【００５１】
本発明の一実施形態によると、図示されているように、上記第１及び第２外部電極１３１、１３２は、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【００５２】
本発明の一実施形態によると、図示されているように、セラミック素体の第１面には絶縁層１４０を形成することができる。上記絶縁層１４０は、第１及び第２外部電極１３１、１３２の間に形成することができる。上記絶縁層１４０は、第１面に露出した第１及び第２引出部１２１ａ、１２２ａを覆うようにして形成することができ、第１及び第２引出部の重畳される領域を全部覆うようにして形成することができる。
【００５３】
上記絶縁層１４０は、第１及び第２外部電極の間におけるセラミック素体の一面を完全に覆うようにして形成することができる。
【００５４】
また、図示されてはいないが、本発明の一実施形態によると、絶縁層は第１及び第２引出部の重畳領域のみを覆うようにして形成し、第１及び第２外部電極１３１、１３２と所定の間隔をおいて形成することができる。
【００５５】
本発明の一実施形態によると、上記絶縁層１４０は、セラミックスラリーで形成することができる。上記セラミックスラリーの量及び形状を調節し、絶縁層の形成位置及び高さを調節することができる。上記絶縁層１４０は、焼成工程によってセラミック素体を形成した後、このセラミック素体にセラミックスラリーを塗布し、焼成して形成することができる。
【００５６】
又は、セラミック素体を形成するセラミックグリーンシート上に絶縁層を形成するセラミックスラリーを形成し、セラミックグリーンシートと共に焼成して形成することができる。
【００５７】
上記セラミックスラリーの形成方法は、特に制限されない。例えば、スプレー方式で噴射したり、ローラーを利用して塗布することもできる。
【００５８】
上記絶縁層１４０は、セラミック素体の一面に露出した第１及び第２内部電極の引出部１２１ａ、１２２ａを覆って内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。
【００５９】
本発明の一実施形態によると、第１及び第２内部電極は、引出部にも重畳領域が形成され、積層セラミックキャパシタの容量が増加する。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これによって、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。
【００６０】
積層セラミックキャパシタの一面のみに外部電極が形成される場合、実装面積が減少し、回路基板の実装密度を向上させることができる。しかし、積層セラミックキャパシタの一面のみに外部電極が形成されると、回路基板と接触面積が減少する。この場合、回路基板に実装するとき、半田との接触面積が減少して実装が不安定になり、積層セラミックキャパシタの固着強度が低下する。
【００６１】
しかしながら、本発明の一実施形態のように、外部電極の形成面積を拡張する場合、半田と外部電極との接触面積を拡大することができる。これによって、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【００６２】
本発明の一実施形態によると、外部電極の構造は多様に変形されることができる。
【００６３】
図４は、本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【００６４】
図４を参照すると、図３と同様に、セラミック素体の第１面には第１及び第２外部電極１３１、１３２を形成することができ、第１及び第２外部電極の間には絶縁層１４０を形成することができる。
【００６５】
本実施形態によると、絶縁層１４０の高さｈ２は、第１外部電極１３１又は第２外部電極１３２の高さｈ１より低く形成することができる。上記絶縁層及び外部電極の高さは、実装面、即ち、第１面を基準として測定することができる。
【００６６】
本実施形態によると、上記絶縁層の高さが第１及び第２外部電極の高さより低いため、外部電極の露出面積を増やすことができる。これによって、半田と外部電極との接触面積が拡大し、積層セラミックキャパシタを回路基板上に、より安定的に実装することができる。
【００６７】
また、図示されているように、第１及び第２外部電極１３１、１３２は、セラミック素体の第１面の一部に形成することができる。上記第１及び第２外部電極を、セラミック素体の第１面において、セラミック素体の第１面と第３面又は第１面と第４面とが成す角までは形成しないことができる。上記第３面及び第４面は、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面とすることができる。
【００６８】
図示されてはいないが、本発明の一実施形態によると、上記第１及び第２外部電極は、セラミック素体の第１面から上記第１面と連結された第５面又は第６面等の側面まで延長して形成することができる。
【００６９】
図５及び図６は、本発明の他の実施形態による積層セラミックキャパシタを示す概略斜視図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【００７０】
図５及び図６を参照すると、本実施形態によるセラミック素体１１０は、図１に図示されている積層セラミックキャパシタのように、実装面として提供される第１面、この第１面に対向する第２面、上記第１面及び第２面を連結する第３面及び第４面、第５面及び第６面を有することができる。上記第３面及び第４面は互いに対向する面であり、第５面及び第６面は互いに対向する面であることができる。
【００７１】
本発明の一実施形態によると、第１及び第２外部電極１３１、１３２は、セラミック素体の第１面からこの第１面と連結された側面である第５面及び第６面まで延長して形成することができる。
【００７２】
図５を参照すると、第１及び第２外部電極１３１、１３２は、セラミック素体の実装面から側面まで延長して形成することができ、より具体的には、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。上記第５面及び第６面は、互いに対向する面であることができる。上記第１及び第２外部電極１３１、１３２は、内部電極が誘電体層を介して積層されるｙ方向に延長され、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。
【００７３】
上記第１及び第２外部電極１３１、１３２は、第５面及び第６面に延長され、
第５面及び第６面の所定の高さＨまで形成することができる。上記所定の高さＨは特に制限されない。図示されているように、第５面及び第６面の一部のみに形成することができる。
【００７４】
また、図示されてはいないが、第５面及び第６面の端まで第１及び第２外部電極１３１、１３２を形成することができ、第５面又は第６面のみに延長されたり、第５面又は第６面にそれぞれ異なる高さで形成することができる。
【００７５】
また、本発明の一実施形態によると、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には外部電極を形成しないことができる。
【００７６】
また、第１面における上記第１及び第２外部電極１３１、１３２は、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【００７７】
又は、図示されてはいないが、図４に示されているように、第１面において、第１及び第２外部電極を、セラミック素体の第１面と第３面又は第１面と第４面とが成す角までは形成しないことができる。
【００７８】
図６を参照すると、第１及び第２外部電極１３１、１３２は、セラミック素体の第１面から内部電極が誘電体層を介して積層されるｙ方向の側面まで延長され、この側面から第１面に対向する第２面まで延長されて形成することができる。より具体的には、セラミック素体の実装面として提供される第１面から第５面及び第６面の側面まで延長され、第１面に対向する他面、即ち、第２面まで形成されてリング状に形成することができる。また、第１及び第２外部電極間の所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には外部電極を形成しないことができる。
【００７９】
また、図示されてはいないが、上記第１及び第２外部電極は、第５面及び第６面から延長されて第２面まで形成されるが、第２面の一部のみに形成することができる。
【００８０】
本発明の一実施形態により、外部電極がセラミック素体の側面まで延長されて形成される場合、半田と外部電極との接触面積を拡大することができる。側面に形成される外部電極が半田と結合し、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【００８１】
図７から図９は、本発明の他の実施形態による積層セラミックキャパシタを示す。図７は、本実施形態による積層セラミックキャパシタを示す概略斜視図であり、図８は、図７に図示されている積層セラミックキャパシタの内部電極の構造を示す断面図である。また、図９は、図７に図示されている積層セラミックキャパシタの断面図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【００８２】
図７から図９を参照すると、本実施形態による積層セラミックキャパシタは、３端子垂直積層型キャパシタとすあることができる。「３端子（３−ｔｅｒｍｉｎａｌ）」とは、キャパシタの端子として３つの端子が回路基板に接続されることを意味する。
【００８３】
本実施形態による積層セラミックキャパシタは、セラミック素体３１０と、上記セラミック素体の内部に形成される内部電極３２１、３２２と、上記セラミック素体の一面に形成される絶縁層３４１、３４２と、外部電極３３１、３３２、３３３とを含むことができる。
【００８４】
本実施形態において、セラミック素体３１０は、互いに対向する第１面１及び第２面２と上記第１面及び第２面を連結する第３面３、第４面４、第５面５及び第６面６とを有することができる。上記セラミック素体３１０の形状に特に制限はないが、図示されているように、第１面から第６面を有する六面体であることができる。本発明の一実施形態によると、セラミック素体の第１面１は、回路基板の実装領域に配置される実装面であることができる。上記第３面３及び第４面４は、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面とすることができ、上記第５面５及び第６面６は、内部電極が誘電体層を介して積層されるｙ方向の側面とすることができる。
【００８５】
図８は、セラミック素体３１０を構成する誘電体層３１１と上記誘電体層に形成された内部電極３２１、３２２を示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極３２１と第２極性の第２内部電極３２２とは一対とすることができ、一誘電体層３１１を介して互いに対向するように、ｙ方向に配置することができる。本発明の一実施形態によると、第１及び第２内部電極３２１、３２２は、積層セラミックキャパシタの実装面に垂直に配置することができる。
【００８６】
図８を参照すると、第１及び第２内部電極３２１、３２２は、互いに異なる極性の外部電極と連結されるように、それぞれ第１及び第２引出部３２１ａ、３２１ｂ、３２２ａを有し、上記第１及び第２引出部３２１ａ、３２１ｂ、
３２２ａは、セラミック素体の一面に露出することができる。
【００８７】
本実施形態によると、第１内部電極は、２つの引出部３２１ａ、３２１ｂを有することができる。上記第１内部電極の２つの引出部３２１ａ、３２１ｂは、それぞれ第２内部電極の第２引出部３２２ａと互いに重畳される領域を有することができる。本発明の一実施形態によると、第１内部電極の２つの引出部３２１ａ、３２１ｂと第２内部電極の第２引出部３２２ａは、セラミック素体の同一面に露出し、露出した領域のうち、一部を重畳することができる。
【００８８】
図９を参照すると、セラミック素体の一面に引出された第１内部電極の２つの引出部３２１ａ、３２１ｂと連結されるように、セラミック素体の一面に第１及び第３外部電極３３１、３３３を形成することができる。本実施形態によると、第１内部電極は、第１及び第３外部電極によって、外部極性と連結することができる。また、セラミック素体の一面に引出された第２内部電極の第２引出部３２２ａと連結されるように、第２外部電極３３２を形成することができる。上記第２外部電極３３２は、第１及び第３外部電極の間に形成することができる。本発明において、第１及び第２外部電極は、互いに異なる極性を意味することができ、第１及び第３外部電極は、同一の極性を意味することができる。
【００８９】
上記第１外部電極３３１は、第２引出部３２２ａと重畳されない１つの第１引出部３２１ａ領域と連結することができ、上記第３外部電極３３１は、第２引出部３２２ａと重畳されない他の１つの第１引出部３２１ｂ領域と連結することができる。上記第２外部電極３３２は、第２引出部３２２ａのうち、２つの第１引出部３２１ａ、３２１ｂと重畳されない領域と連結することができる。
【００９０】
図９の右側の図面には、第１内部電極３２１の２つの引出部と第２内部電極３２２の引出部の重畳された領域が矢印で示されており、第１内部電極３２１の２つの引出部と重畳されない第２内部電極３２２が点線で示されている。
【００９１】
本発明の一実施形態によると、第１面において、上記第１及び第３外部電極３３１、３３３は、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【００９２】
又は、図示されてはいないが、図４に示されているように、第１面において、第１及び第３外部電極を、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成しないことができる。
【００９３】
本実施形態によると、セラミック素体の一面には絶縁層３４１、３４２が形成することができる。上記絶縁層３４１、３４２は、第１及び第２外部電極３３１、３３２の間と第２及び第３外部電極３３２、３３３の間にそれぞれ形成することができる。上記絶縁層３４１、３４２は、セラミック素体の一面に露出した第１及び第２引出部３２１ａ、３２１ｂ、３２２ａを覆うように形成することができ、第１及び第２引出部の重畳領域を全部覆うように形成することができる。
【００９４】
上記絶縁層３４１、３４２は、セラミック素体の一面に露出した第１及び第２内部電極の引出部３２１ａ、３２１ｂ、３２２ａを覆って内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。
【００９５】
本実施形態によると、第１及び第２内部電極は、引出部にも重畳領域が形成され、積層セラミックキャパシタの容量を増やすことができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。
【００９６】
また、本実施形態によると、電流は第１及び第３外部電極と連結された第１内部電極を通じて第２内部電極に流れる。このような電流によって、積層セラミックキャパシタのキャパシタンス成分に直列に連結されるインダクタンス成分の大きさを、非常に小さくすることができる。
【００９７】
上述したように、積層セラミックキャパシタの一面のみに外部電極が形成される場合、実装面積が減少して回路基板の実装密度を向上させることができるが、回路基板との接触面積が減少して積層セラミックキャパシタの実装が不安定になり、積層セラミックキャパシタの固着強度が低下する。
【００９８】
しかしながら、本発明の一実施形態のように、外部電極の構造を多様に変形させて、半田と外部電極との接触面積を拡大することができる。
【００９９】
図１０から図１２は、本発明の他の実施形態による積層セラミックキャパシタを示す概略斜視図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。
【０１００】
図１０から図１２を参照すると、本実施形態によるセラミック素体３１０は、図７に図示される積層セラミックキャパシタのように、実装面として提供される第１面と、上記第１面に対向する第２面、上記第１面及び第２面を連結する第３面、第４面、第５面及び第６面とを有することができる。上記第３面及び第４面は、互いに対向する面であり、第５面及び第６面は、互いに対向する面であることができる。上記第３面及び第４面は、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面であることができ、上記第５面及び第６面は、内部電極が誘電体層を積層するｙ方向の側面であることができる。
【０１０１】
図１０から図１２を参照すると、図７に図示されている積層セラミックキャパシタのように、セラミック素体の一面に引出された第１内部電極の２つの引出部と連結されるように、セラミック素体の一面に第１及び第３外部電極３３１、３３３を形成することができ、セラミック素体の一面に引出された第２内部電極の第２引出部と連結されるように、第２外部電極３３２を形成することができる。上記第２外部電極３３２は、第１及び第３外部電極の間に形成することができる。
【０１０２】
本発明の一実施形態によると、外部電極は、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。
図１０から図１２は、３端子キャパシタにおいて、外部電極の構造に関する多様な実施形態を示す。
【０１０３】
図１０を参照すると、第１から第３外部電極３３１、３３２、３３３は、セラミック素体の実装面から側面まで延長して形成することができ、より具体的には、セラミック素体の第１面から第５面及び第６面まで延長して形成することができる。図示さるように、第１から第３外部電極３３１、３３２、３３３を、セラミック素体の第１面から第５面及び第６面まで延長し、第２面と第５面又は第２面と第６面とが成す角まで延長することができる。
【０１０４】
また、本発明の一実施形態によると、第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面には、外部電極を形成しないことができる。上記第１及び第３外部電極１３１、１３２は、セラミック素体の第１面において、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成することができる。
【０１０５】
又は、図４に図示されているように、第１面において、外部電極を、セラミック素体の第１面と第３面又は第１面と第４面とが成す角まで形成しないことができる。
【０１０６】
本発明の一実施形態によると、図１１に示されているように、第１及び第３外部電極３３１、３３３がセラミック素体の実装面から側面まで延長され、
第２外部電極３３２は、セラミック素体の実装面のみに形成することができる。
【０１０７】
また、本発明の一実施形態によると、図１２に示されているように、第２外部電極３３２がセラミック素体の実装面から側面まで延長され、第１及び第３外部電極３３１、３３３は、セラミック素体の実装面のみに形成することができる。
【０１０８】
図１１及び図１２に示されている外部電極は、上述したように、第１から第３外部電極が延長されて形成される面、形成高さ等を多様に変形することができる。また、図６に示されているように、第１から第３外部電極は、リング状に形成することができる。
【０１０９】
本発明の一実施形態により、外部電極がセラミック素体の側面まで延長されて形成される場合、半田と外部電極との接触面積を拡大することができる。側面に形成される外部電極が半田と結合し、積層セラミックキャパシタを安定的に実装することができ、積層セラミックキャパシタの固着強度を向上させることができる。
【０１１０】
また、図示されてはいないが、第１内部電極又は第２内部電極は、２つ以上の引出部を有することができ、互いに異なる極性の引出部が互いに重畳されるように形成することができる。また、第１内部電極又は第２内部電極に形成される引出部は、セラミック素体の同一面に露出したり、セラミック素体の互いに異なる面に露出することができる。当業者は、内部電極が有する引出部の個数、引出部の位置等を多様に変更することができる。また、外部電極の拡張構造及び位置等を、多様に変更することができる。
【０１１１】
本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付された請求の範囲によって限定される。従って、請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内において、当該技術分野で通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【０１１２】
１１０ セラミック素体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１４０ 絶縁層
【特許請求の範囲】
【請求項１】
セラミック素体と、
互いに重畳される領域を有し、前記重畳される領域が前記セラミック素体の一面に露出する引出部をそれぞれ有する第１及び第２内部電極と、
前記セラミック素体の一面から内部電極が積層されるｙ方向の側面に延長して形成され、前記引出部とそれぞれ連結される第１及び第２外部電極と、
前記セラミック素体の一面に形成される絶縁層と、
を含む積層セラミックキャパシタ。
【請求項２】
前記第１及び第２内部電極の引出部は、セラミック素体の同一面に露出する請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２内部電極は、セラミック素体の実装面に対し、垂直に配置される請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１外部電極は、前記第１内部電極の引出部のうち、第２内部電極の引出部と重畳されない領域と連結される請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記絶縁層は、互いに重畳される第１及び第２内部電極の引出部を全部覆うように形成される請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記絶縁層は、前記セラミック素体にセラミックスラリーを塗布して形成する請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記セラミック素体のｙ方向の側面は、互いに対向する２つの側面である 請求項１に記載の積層セラミックキャパシタ。
【請求項８】
前記第１外部電極又は第２外部電極は、前記第１及び第２外部電極が所定の間隔で形成されるｘ方向の側面である第３面及び第４面には形成されない請求項１に記載の積層セラミックキャパシタ。
【請求項９】
前記第１外部電極又は第２外部電極は、前記セラミック素体の一面と前記 第１及び第２外部電極が所定の間隔で形成されるｘ方向の側面である第３面及び第４面とが成す角まで形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１外部電極又は第２外部電極は、前記セラミック素体の一面と前記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面とが成す角まで形成されない請求項１に記載の積層セラミックキャパシタ。
【請求項１１】
前記第１外部電極又は第２外部電極は、前記セラミック素体のｙ方向の側面の所定の高さまで形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１２】
前記絶縁層は、前記セラミック素体の一面から測定される第１及び第２外部電極の高さより低く形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１３】
前記第１及び第２外部電極は、前記セラミック素体のｙ方向の側面から延長されて前記セラミック素体の一面と対向する他面まで形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１４】
前記第１内部電極は２つ以上の引出部を有し、この第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成する請求項１に記載の積層セラミックキャパシタ。
【請求項１５】
前記第１内部電極は、前記セラミック素体の同一面に露出する２つ以上の引出部を有し、この第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成する請求項１に記載の積層セラミックキャパシタ。
【請求項１６】
前記第１内部電極は２つの引出部を有し、この第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成し、前記第１内部電極の引出部と連結される第３外部電極をさらに含む請求項１に記載の積層セラミックキャパシタ。
【請求項１７】
前記第１内部電極は、２つの引出部を有し、前記第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成し、前記第１内部電極の引出部と連結される第３外部電極をさらに含み、前記第３外部電極は、前記セラミック素体のｙ方向の側面に延長して形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１】
セラミック素体と、
互いに重畳される領域を有し、前記重畳される領域が前記セラミック素体の一面に露出する引出部をそれぞれ有する第１及び第２内部電極と、
前記セラミック素体の一面から内部電極が積層されるｙ方向の側面に延長して形成され、前記引出部とそれぞれ連結される第１及び第２外部電極と、
前記セラミック素体の一面に形成される絶縁層と、
を含む積層セラミックキャパシタ。
【請求項２】
前記第１及び第２内部電極の引出部は、セラミック素体の同一面に露出する請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２内部電極は、セラミック素体の実装面に対し、垂直に配置される請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１外部電極は、前記第１内部電極の引出部のうち、第２内部電極の引出部と重畳されない領域と連結される請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記絶縁層は、互いに重畳される第１及び第２内部電極の引出部を全部覆うように形成される請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記絶縁層は、前記セラミック素体にセラミックスラリーを塗布して形成する請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記セラミック素体のｙ方向の側面は、互いに対向する２つの側面である 請求項１に記載の積層セラミックキャパシタ。
【請求項８】
前記第１外部電極又は第２外部電極は、前記第１及び第２外部電極が所定の間隔で形成されるｘ方向の側面である第３面及び第４面には形成されない請求項１に記載の積層セラミックキャパシタ。
【請求項９】
前記第１外部電極又は第２外部電極は、前記セラミック素体の一面と前記 第１及び第２外部電極が所定の間隔で形成されるｘ方向の側面である第３面及び第４面とが成す角まで形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１外部電極又は第２外部電極は、前記セラミック素体の一面と前記第１及び第２外部電極が所定の間隔をおいて形成されるｘ方向の側面である第３面及び第４面とが成す角まで形成されない請求項１に記載の積層セラミックキャパシタ。
【請求項１１】
前記第１外部電極又は第２外部電極は、前記セラミック素体のｙ方向の側面の所定の高さまで形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１２】
前記絶縁層は、前記セラミック素体の一面から測定される第１及び第２外部電極の高さより低く形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１３】
前記第１及び第２外部電極は、前記セラミック素体のｙ方向の側面から延長されて前記セラミック素体の一面と対向する他面まで形成される請求項１に記載の積層セラミックキャパシタ。
【請求項１４】
前記第１内部電極は２つ以上の引出部を有し、この第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成する請求項１に記載の積層セラミックキャパシタ。
【請求項１５】
前記第１内部電極は、前記セラミック素体の同一面に露出する２つ以上の引出部を有し、この第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成する請求項１に記載の積層セラミックキャパシタ。
【請求項１６】
前記第１内部電極は２つの引出部を有し、この第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成し、前記第１内部電極の引出部と連結される第３外部電極をさらに含む請求項１に記載の積層セラミックキャパシタ。
【請求項１７】
前記第１内部電極は、２つの引出部を有し、前記第１内部電極の引出部は、前記第２内部電極の引出部とそれぞれの重畳領域を形成し、前記第１内部電極の引出部と連結される第３外部電極をさらに含み、前記第３外部電極は、前記セラミック素体のｙ方向の側面に延長して形成される請求項１に記載の積層セラミックキャパシタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−４６０５１（Ｐ２０１３−４６０５１Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１２−９４５３０（Ｐ２０１２−９４５３０）
【出願日】平成２４年４月１８日（２０１２．４．１８）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２４年４月１８日（２０１２．４．１８）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]