積層セラミック電子部品の実装構造
【課題】サージ耐電圧を効果的に高めることができ、静電気放電に際しての電子部品の破壊が生じ難い、積層セラミック電子部品の実装構造を提供する。
【解決手段】配線基板２の実装面２ａ上に積層セラミック電子部品６が実装されており、積層セラミック電子部品６の外部電極１４，１５が、実装面２ａ上に設けられている第１，第２のランド電極３，４に導電性接合剤１６，１７により接合されており、セラミック積層体７の実装面２ａに対向している第２の主面としての下面７ｂと実装面２ａとの間の距離をｄ１、ランド電極３，４の厚みをｔ１としたときに、ｔ１＜ｔ２≦ｄ１とされている厚みｔ２を有するアース導体５が、配線基板２の実装面２ａ上において第１，第２のランド電極３，４間に形成されている、積層セラミック電子部品の実装構造１。
【解決手段】配線基板２の実装面２ａ上に積層セラミック電子部品６が実装されており、積層セラミック電子部品６の外部電極１４，１５が、実装面２ａ上に設けられている第１，第２のランド電極３，４に導電性接合剤１６，１７により接合されており、セラミック積層体７の実装面２ａに対向している第２の主面としての下面７ｂと実装面２ａとの間の距離をｄ１、ランド電極３，４の厚みをｔ１としたときに、ｔ１＜ｔ２≦ｄ１とされている厚みｔ２を有するアース導体５が、配線基板２の実装面２ａ上において第１，第２のランド電極３，４間に形成されている、積層セラミック電子部品の実装構造１。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば積層セラミックコンデンサなどの積層セラミック電子部品が配線基板上に実装されている積層セラミック電子部品の実装構造に関し、より詳細には、サージ電流からの保護機能が備えられている積層セラミック電子部品の実装構造に関する。
【背景技術】
【０００２】
従来、サージ電流による積層コンデンサの絶縁破壊を防止するために、バリスタやサージアブソーバなどの部品が用いられていた。しかしながら、近年、電子機器の軽薄短小化に伴い、実装基板における実装面積を削減することが強く求められている。そのため、積層コンデンサ自体に耐サージ機能を付加することにより、上記サージ吸収用の部品を省略することが提案されている。
【０００３】
例えば、下記の特許文献１には、図８に示す積層コンデンサ５０１が開示されている。積層コンデンサ５０１では、ある電位に接続される内部電極が引き出されているセラミック積層体５０２の第１の端面を覆うように第１の外部電極５０３が形成されている。そして、第１の端面５０３と反対側の第２の端面を覆うように第２の外部電極５０４が形成されている。第２の外部電極５０４は、複数の内部電極５０５に電気的に接続されている。内部電極５０５は、外部電極５０３に電気的に接続されている内部電極（図示されず）とは異なる電位に接続される内部電極である。
【０００４】
外部電極５０３，５０５のセラミック積層体５０２の上面に至っている回り込み部５０３ａ，５０４ａに連なるように、放電用電極５０６，５０７が形成されている。放電用電極５０６，５０７は、セラミック積層体５０２の上面において所定の距離を隔てて対向されている。
【０００５】
上記放電用電極５０６，５０７間の距離は、外部電極５０３，５０４間の距離よりも小さくされており、従って、放電用電極５０６，５０７間で放電を生じさせ、サージを吸収することが可能とされている。
【０００６】
他方、特許文献１には、図９に示す積層コンデンサ５１１も開示されている。ここでは、セラミック積層体５１２の第１の端面を覆うように、図示されていない内部電極に接続されている第１の外部電極５１３が形成されている。第１の端面とは反対側の第２の端面を覆うように、第２の外部電極５１４が形成されている。外部電極５１４は、複数の内部電極５１５に電気的に接続されている。他方、セラミック積層体５１２内には、内部電極５１５とは異なる電位に接続される複数の内部電極５１６が形成されており、内部電極５１６は、セラミック積層体５１２の側面において、第３の外部電極５１７に電気的に接続されている。従って、３端子型の積層コンデンサが構成されている。
【０００７】
第３の外部電極５１７は、セラミック積層体５１２の長さ方向中央において、一対の側面から上面及び下面に至るように設けられている。そして、セラミック積層体５１２の上面においては、第１の外部電極５１３，５１４のセラミック積層体５１２の上面に至っている回り込み部５１３ａ，５１４ａから、第３の外部電極５１７側に向かって突出された放電電極５１８，５１９が、回り込み部５１３ａ，５１４ａと連ねられて設けられている。
【０００８】
他方、セラミック積層体５１２の上面において、第１，第２の外部電極５１３，５１４側に突出している放電電極５２０，５２１が第３の外部電極５１７に連ねられている。積層コンデンサ５１１においても、放電電極５１８，５２０間及び５１９，５２１間の距離が短くされているので、これらの間で放電を生じさせることにより、サージを吸収することができるとされている。
【０００９】
他方、サージ電流からの保護機能とは全く別の目的を達成するための構造として、下記の特許文献２には、図１０に示すセラミック電子部品の実装構造が開示されている。
【００１０】
図１０に示す実装構造６０１では、配線基板６０２上に、セラミックス素子６０３が実装されている。配線基板６０２の上面には、電極ランド６０４〜６０６が形成されている。セラミックス素子６０３は、一方端に電極部６０７を有し、他方端に電極部６０８を有する。電極部６０７，６０８は、外部と電気的に接続するための電極部分であり、半田６０９，６１０を介して、電極ランド６０４，６０６に電気的に接続されている。
【００１１】
他方、セラミックス素子６０３の下面中央には、電極部６０７，６０７とは別に、ダミー電極６１１が形成されている。ダミー電極６１１は、配線基板６０２の上面に設けられた電極ランド６０５に接合されている。ダミー電極６１１を、電極ランド６０５に接合することにより、セラミックス素子６０３の配線基板６０２に対する接合強度が高められるとされている。
【００１２】
他方、下記の特許文献３には、図１１に示す実装構造が開示されている。図１１に示す実装構造７０１は、特許文献３において従来技術として示されている構造である。実装構造７０１では、配線基板７０２上に、積層セラミックコンデンサ７０３が実装されている。配線基板７０２上には、電極ランド７０４，７０５と、導電パターン７０６とが形成されている。積層セラミックコンデンサ７０３の外部電極７０７，７０８が、半田７０９，７１０により電極ランド７０４，７０５に接続されている。
【００１３】
実装構造７０１では、導電パターン７０６が積層セラミックコンデンサ７０３の中央下方に位置している。特許文献３によれば、電子機器の高密度化が進むにつれて、積層セラミックコンデンサ７０３の下方に、他の電気信号が流れる導電パターン７０６が配置されることがあると記載されている。この場合、導電パターン７０６の上面と積層セラミックコンデンサ７０３との間には隙間が設けられているものの、導電パターン７０６と、積層セラミックコンデンサ７０３内の内部電極７０３ａとの間で浮游容量Ｃｓが生じがちであるという問題点が指摘されている。
【特許文献１】特開平６−２５１９８１号公報
【特許文献２】特開平１１−４０９１８号公報
【特許文献３】実開昭５６−２６９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図８に示した積層コンデンサ５０１では、例えば放電電極５０６から放電電極５０７側に放電した電流は、外部電極５０４を経て内部電極５０５側に戻ってくる可能性が存在する。そのため、積層コンデンサ５０１の絶縁破壊を防止することはできるものの、他の実装部品が破壊されるおそれがあった。
【００１５】
図９に示した積層コンデンサ５１１では、アース電位に接続される外部電極５１７と、内部電極５１６とが電気的に接続されているので、例えば放電電極５１８，５１９から放電電極５２０，５２１に放電した電流が、内部電極５１６側に流れ、セラミック積層体５１２が破壊するおそれがあった。すなわち、アース電極に接続される外部電極５１７を有する３端子型の積層コンデンサ５１１では、上記放電電極５１８〜５２１を設けたとしても、放電電流による積層コンデンサ５１１の破壊が生じるという問題があった。
【００１６】
他方、前述した特許文献２に記載の実装構造６０１では、サージ吸収機能を果たす構造とは全く異なる目的、すなわちセラミックス素子６０３の配線基板６０２への接合強度を高めるために、ダミー電極６１１が設けられていた。しかしながら、このようなダミー電極６１１の形成は現実には困難であった。すなわち、電極部６０７，６０８は、通常、導電ペーストの塗布・焼き付けにより形成されている。この場合、セラミックス素子６０３の端面を導電ペーストに浸漬することにより導電ペーストが塗布される。しかしながら、中央に位置しているダミー電極６１１の形成に際しては、このような浸漬法により導電ペーストを付与することは困難である。従って、ダミー電極６１１を、電極部６０７，６０８と同様にして効率よく形成することは困難であった。
【００１７】
なお、スクリーン印刷などの他の方法によりダミー電極６１１のみを電極部６０７，６０８とは別工程で形成することは可能である。しかしながら、そのような場合には、非常に小さなセラミックス素子６０３を固定し、かつその下面の一部に高精度にダミー電極材料を印刷しなければならない。加えて、ダミー電極６１１を形成するための工程が別途必要であり、工程数が増加するという問題もある。
【００１８】
また、特許文献２では、電極部６０７，６０８と、ダミー電極６１１を同一工程及び同一材料に形成し、しかる後、電極部６０７，６０８の外部と電気的に接続される部分及びダミー電極６１１が形成されている部分を除いてガラスからなる絶縁性材料により被覆する旨が記載されている。しかしながら、このような工法自体、上述した通り現実には困難であった。
【００１９】
他方、特許文献３に記載の実装構造７０１では、導電パターン７０６は、積層セラミックコンデンサ７０３の下方において、積層セラミックコンデンサ７０３の両端の外部電極を結ぶ方向と交差するように位置している。この導電パターン７０６は、電極ランド７０４，７０５と同じ厚みとなるように形成されている。従って、この実装構造７０１では、沿面放電によるサージ電流が、導電パターン７０６側に飛び難い。すなわち、導電パターン７０６は、サージ電流吸収作用を有する部材とは全く別の機能を果たすための電極にすぎない。
【００２０】
上記実装構造６０１，７０１は、後述する本発明の積層セラミック電子部品の実装構造と外形的に似た構造を有するが、上記のように、目的及び効果において全く異なるものであり、従って、後述する本発明の説明から明らかなように、構造においても本質的に異なるものである。
【００２１】
本発明の目的は、上述した従来技術の現状に鑑み、サージ耐電圧を効果的に高めることが可能とされており、それによって静電気放電に際しての電子部品の破壊が生じ難い、信頼性に優れた積層セラミック電子部品の実装構造を提供することにある。
【課題を解決するための手段】
【００２２】
本発明によれば、対向し合っている第１，第２の主面と、第１，第２の主面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体内において、前記第１，第２の主面に平行な方向に延びるように配置された第１，第２の内部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第１の内部電極に電気的に接続されている第１の外部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第２の内部電極に電気的に接続されている第２の外部電極とを有する積層セラミック電子部品と、実装面を有する基板本体と、前記基板本体の前記実装面上に形成されている第１，第２のランド電極とを有する配線基板とを備え、前記配線基板の前記実装面上に、前記実装面と前記第２の主面が対向するように前記積層セラミック電子部品が実装されており、前記第１の外部電極と前記第１のランド電極、並びに前記第２の外部電極と前記第２のランド電極とが、それぞれ、導電性接合材を介して電気的に接続されている積層セラミック電子部品の実装構造において、前記配線基板の前記実装面上において、前記第１のランド電極及び前記第２のランド電極間にアース導体が形成されており、前記積層セラミック電子部品の前記第２の主面と前記配線基板の前記実装面との間の距離をｄ１とし、前記第１，第２のランド電極の厚みをｔ１、前記アース導体の厚みをｔ２としたときに、ｔ１＜ｔ２≦ｄ１とされていることを特徴とする、積層セラミック電子部品の実装構造が提供される。
【００２３】
本発明に係る積層セラミック電子部品の実装構造では、好ましくは、アース導体として、複数のアース導体が形成され、その場合には、複数のアース導体からサージ電流をより確実に逃がすことができ、サージ耐電圧をより一層高めることができる。
【００２４】
本発明においては、好ましくは、前記アース導体が、前記実装面上に形成された下地電極と、前記下地電極上に形成された導電性接着剤とからなる。この場合には、導電性接着剤が接着作用を有するため、アース導体とセラミック積層体の第２の主面とを確実に接触させることができる。従って、サージ電流からの保護を確実に行い得るだけでなく、積層セラミック電子部品の配線基板への接合強度を高めることも可能となる。
【００２５】
なお、より好ましくは、上記下地電極は、第１，第２のランド電極と同じ材料で、同じ厚みに形成される。その場合には、第１，第２のランド電極と同一工程で下地電極を効率よく形成することができる。
【００２６】
本発明に係る積層セラミック電子部品の実装構造のある特定の局面では、前記第１の内部電極が前記セラミック積層体の複数の側面のうちの第１の側面に引き出されており、前記第２の内部電極が、第１の側面とは反対側に位置している第２の側面に引き出されており、前記第１，第２の外部電極が、それぞれ、前記第１，第２の側面において、前記第１，第２の内部電極に電気的に接続されている。
【００２７】
また、本発明の他の特定の局面では、前記第１，第２の内部電極が、前記セラミック積層体内に埋設されており、前記第１の内部電極に電気的に接続され、かつ前記セラミック積層体の前記第２の主面の一部に至る第１の接続電極と、前記セラミック積層体内において前記第２の内部電極に電気的に接続されており、かつ前記セラミック積層体の第２の主面の一部に引き出されている第２の接続電極とをさらに備え、前記第１，第２の外部電極が、前記第１，第２の接続電極に前記第２の主面上において電気的に接続されている。
【００２８】
すなわち、本発明に係る積層セラミック電子部品を実装構造に用いられる積層セラミック電子部品の構造及び第１，第２の内部電極と第１，第２の外部電極との電気的接続構造等は、特に限定されるものではない。
【発明の効果】
【００２９】
本発明に係る積層セラミック電子部品の実装構造では、配線基板の実装面上において、第１のランド電極及び第２のランド電極間にアース導体が形成されており、ｔ１＜ｔ２≦ｄ１とされているため、積層セラミック電子部品の第の外部電極又は第２の外部電極からサージ電流がセラミック積層体の外表面を流れた場合、第１の又は第２の外部電極とアース導体との間で放電が誘発され、サージ電流がアース導体に速やかに逃がされることになる。そのため、積層セラミック電子部品や、積層セラミック電子部品に電気的に接続されている他の電子部品の破壊が生じ難い。よって、積層セラミック電子部品を含む回路部分をサージ電流から確実に保護することができ、耐サージ電圧の高い積層セラミック電子部品の実装構造を提供することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００３１】
図１は、本発明の第１の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図である。実装構造１は、配線基板２を有する。配線基板２の実装面２ａ上には、第１のランド電極３と、第１のランド電極３と隔てられて設けられた第２のランド電極４とが形成されている。
【００３２】
また、第１のランド電極３と、第２のランド電極４との間に、アース導体５が設けられている。アース導体５の厚みｔ２は、第１，第２のランド電極３，４の厚みｔ１よりも厚くされている。
【００３３】
上記配線基板２を構成する材料は特に限定されない。すなわち、配線基板２としては、様々な合成樹脂もしくは、ガラスエポキシなどの樹脂複合材料からなる樹脂基板、または様々な絶縁性セラミックスやガラスセラミックスなどからなるセラミック基板を用いることができる。
【００３４】
第１，第２のランド電極３，４は、適宜の導電性材料からなり、例えばＣｕ、Ａｇまたはこれらの合金などにより形成することができる。第１，第２のランド電極３，４の厚みは、特に限定されないが、通常１０〜５０μｍ程度とされる。
【００３５】
上記ランド電極３，４は、適宜の方法で形成することができ、例えば金属箔を形成した後エッチングする方法、導電ペーストを印刷した後焼き付ける方法などにより形成することができる。
【００３６】
アース導体５は、適宜の導電性材料からなり、例えばＣｕ、Ａｇまたはこれらを含む合金により形成することができる。好ましくは、アース導体５は、ランド電極３，４と同じ材料で形成され、その場合には、実装構造１を形成するに際しての電極材料の種類を少なくすることができる。アース導体５の形成方法についても特に限定されず、例えば、金属箔をエッチングする方法、導電ペーストを塗布し、焼き付ける方法などが挙げられ、好ましくは、上記ランド電極３，４と同一方法により同時に形成される。その場合には、アース導体５の形成作業を効率よく行うことができる。
【００３７】
もっとも、アース導体５の厚みｔ２は、ランド電極３，４の厚みｔ１よりも厚いため、必要に応じて、厚めの金属箔を用いたり、導電ペーストを二度塗りしたり、感光性ペーストを用いたりする方法などを適宜用いることによりアース導体５を形成することが望ましい。
【００３８】
上記配線基板２上に、積層セラミック電子部品としての積層セラミックコンデンサ６が実装されている。積層セラミックコンデンサ６は、適宜の誘電体セラミックスからなる直方体状のセラミック積層体７を有する。誘電体セラミックスとしては、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などの適宜の誘電体セラミックスを用いることができる。
【００３９】
セラミック積層体７は、複数のセラミックグリーンシートを積層し、焼成することにより得られているため、複数のセラミック層を積層した構造を有する。そして、セラミック積層体７の上面７ａを第１の主面、下面７ｂを第２の主面とした場合、第１，第２の主面に平行な方向に延びるように、セラミック積層体７ａ内には、第１の内部電極８〜１０と、第２の内部電極１１〜１３とが配置されている。第１の内部電極８〜１０と、第２の内部電極１１〜１３とは、セラミック層を介して、セラミック積層体７の長さ方向中央において重なり合うように配置されている。
【００４０】
なお、セラミック積層体７の長さ方向とは、第１，第２の主面である上面７ａ，７ｂを結ぶ４つの側面のうち、図１において図示されている一方端側の第１の側面７ｃと、反対側の第２の側面７ｄとを結ぶ方向をいうものとする。また、セラミック積層体７の幅方向とは、図１の紙面−紙背方向をいうものとする。また、セラミック積層体７の厚み方向とは、上面７ａと、下面７ｂとを結ぶ方向をいうものと異なる。
【００４１】
第１の内部電極８〜１０は、セラミック積層体７の上記第１の側面７ｃに引き出されており、複数の第２の内部電極１１〜１３が、第２の側面７ｄに引き出されている。
【００４２】
内部電極８〜１３は、適宜の金属により構成することができる。このような金属としては、特に限定されないが、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕなどを挙げることができる。
【００４３】
第１の側面７ｃを覆うように、第１の外部電極１４が形成されており、第２の側面７ｄを覆うように、第２の外部電極１５が形成されている。第１の外部電極１４は、第１の内部電極８〜１０に電気的に接続されており、第２の外部電極１５は、第２の内部電極１１〜１３に、第２の側面７ｄにおいて電気的に接続されている。
【００４４】
上記外部電極１４，１５は、側面７ｃ，７ｄを覆い、かつセラミック積層体７の上面７ａ及び下面７ｂ上に至る電極回り込み部１４ａ，１５ａを有する。電極回り込み部１４ａ，１５ａは、セラミック積層体７の幅方向両側に位置する側面上にも至るように形成されている。
【００４５】
外部電極１４，１５は適宜の金属により形成することができ、前述した内部電極材料として例示したものと同様の金属もしくは合金を用いて形成することができる。なお、積層セラミックコンデンサ７を半田により実装する場合には、Ｃｕの厚膜電極上に、Ｎｉメッキ膜及びＳｎのメッキ膜を順に形成することにより外部電極１４，１５を形成することが望ましい。Ｓｎメッキ膜により半田付性を高めることができ、Ｎｉメッキ膜により下地のＣｕ電極の半田食われを防止することができる。
【００４６】
また、導電性接着剤を用いて積層セラミックコンデンサ６が実装される場合には、外部電極１４，１５は、Ａｇ、ＰｄまたはＡｇ−Ｐｄ合金などからなることが好ましい。それによって、導電性接着剤による接合強度を高めることができる。
【００４７】
図１に示すように、積層セラミックコンデンサ６は、導電性接合剤１６，１７により、配線基板２上のランド電極３，４に接合されている。導電性接合剤１６，１７は、半田もしくは導電性接着剤などの導電性及び機械的接合性を有する適宜の材料により形成することができる。
【００４８】
導電性接合剤１６，１７は、外部電極１４，１５の側面７ｃ，７ｄ上に位置している部分及び下面７ｂ上に位置している電極回り込み部１４ａ，１５ａと、ランド電極３，４とをそれぞれ接合している。
【００４９】
本実施形態の実装構造１の特徴は、積層セラミックコンデンサ６のセラミック積層体７の第２の主面としての７ｂと配線基板２の実装面２ａとの間の距離をｄ１、外部電極１４と実装面２ａとの間の距離及び外部電極１５と実装面２ａとの間の距離のうち短い方の距離をｄ２とし、第１，第２のランド電極の厚みをｔ１、アース導体５の厚みをｔ２としたとき、ｔ１＜ｔ２≦ｄ１とされていることにある。それによって、外部電極１４，１５間において、セラミック積層体７の外表面を流れるサージ電流が、アース導体５から速やかに逃がされ、積層セラミックコンデンサ６の破壊を防止することができる。加えて、積層セラミックコンデンサ６が挿入されている回路部分へのサージ電流の流入を確実に抑制することができ、サージ電流をアース導体５から速やかに外部に逃がすことができる。これをより具体的に説明する。
【００５０】
沿面放電によりサージ電流がセラミック積層体７の表面を流れ、アース導体５に流れていくには、アース導体５の厚みｔ２は、ｔ１よりも厚いことが必要である。すなわち、厚みｔ２がｔ１以下の場合には、アース導体５と下面７ｂとの間の距離が大きくなり、下面７ｂを流れるサージ電流が、アース導体５側に流れにくくなる。
【００５１】
他方、アース導体５の厚みｔ２が、ｄ１よりも大きくなることはあり得ない。もっとも、ｔ２＝ｄ１であってもよい。すなわち、アース導体５の上面が、セラミック積層体７の下面２ｂに接触していてもよい。図１では、ｔ２＝ｄ１とされており、アース導体５の上面がセラミック積層体７の下面７ｂに接触している。
【００５２】
もっとも、アース導体７は、積層セラミックコンデンサ６の電気的回路部分に電気的に接続されてはならない。すなわち、アース導体５は、内部電極７〜１３や外部電極１４，１５と電気的に接続されてはならない。
【００５３】
なお、好ましくは、外部電極１４と実装面２ａとの間の距離及び外部電極１５と実装面２ａとの距離の内、短い方の距離をｄ２としたとき、ｄ２≦ｔ２とされ、それによって、サージ電流をアース導体５により一層逃がしやすくすることができる。すなわち、沿面放電によりサージ電流がセラミック積層体７の表面を流れ、アース導体５に流れていくには、アース導体５の厚みｔ２は、ｄ２以上であることが望ましい。
【００５４】
アース導体５の厚みｔ２は、ｔ１より厚く、ｄ１以下であるため、厚みｔ２は、１５〜１２０μｍ程度の大きさとすることが好ましい。
【００５５】
なお、上記導電性接合剤１６，１７の厚み、すなわち外部電極１４，１５の下端と、ランド電極３，４との間の距離は５〜２０μｍ程度であることが十分な接合強度を得る上で望ましい。
【００５６】
従って、上記距離ｄ１は、２５〜１２０μｍ程度、距離ｄ２は１５〜７０μｍ程度であることが望ましい。
【００５７】
上記のように、本実施形態の実装構造１では、アース導体５に信号電流が流れることはなく、アース導体５が上記のように形成されているため、例えば、第１の外部電極１４側から第２の外部電極１５側にサージ電流が流れようとした場合、第１の外部電極１４とアース導体５との間でセラミック積層体７の表面における放電が生じる。それによって、サージ電流がアース導体５側に速やかに流れることになる。そして、アース導体５にサージ電流が流れることになるため、セラミックコンデンサ６内の破壊が生じ難い。また、積層セラミックコンデンサ６が接続されている回路部分へのサージ電流の影響も確実に抑制することができる。
【００５８】
ところで、上記第１の外部電極１４とアース導体５との間の放電をより確実に誘発させるには、第１の外部電極１４とアース導体５との間の距離、より具体的には、第１の外部電極１４の電極回り込み部１４ａのアース導体５側端部と、アース導体５との間の距離Ａ１が短いことが望ましい。これを、図２を参照して説明する。図２の横軸は放電距離を示し、ここでは、長さ３．２ｍｍ、幅１．６ｍｍ×厚み１．６ｍｍの寸法のセラミック積層体７を用いた積層セラミックコンデンサ６を有する実装構造１において、電極回り込み部１４ａ，１５ａの端部とアース導体５との間の距離Ａ１，Ａ２をＡ１＝Ａ２＝０．１〜１．０ｍｍの範囲で変化させ、アース導体５のセラミック積層体７の長さ方向に沿う寸法Ｂを０．４ｍｍとした場合の上記放電距離である距離Ａ１と放電電圧との関係を示す図である。
【００５９】
図２から明らかなように、距離Ａ１に相当する放電距離が短いほど、放電電圧が低くなり、サージ電流をより速やかに吸収し得ることが分かる。
【００６０】
図３は、第１の実施形態の変形例に係る積層セラミミック電子部品の実装構造を示す正面断面図である。図３に示す変形例では、アース導体５の厚みｔ２が、距離ｄ１よりも小さくされている。従って、アース導体５の上面が、セラミック積層体７の第２の主面としての下面７ｂと隔てられている。この場合であっても、ｔ２が、ｔ１より大きく、ｄ１以下であるため、第１の実施形態の場合と同様に、サージ電流をアース導体５に速やかに流し、実装構造における耐サージ電圧を確実に高めることができる。
【００６１】
図４は、図１に示した実施形態の実装構造の他の変形例を示す正面断面図である。図４に示す変形例では、複数のアース導体５Ａ，５Ｂが配置されている。すなわち、セラミック積層体７の長さ方向に沿って複数のアース導体５Ａ，５Ｂが設けられている。この場合には、サージ電流が複数のアース導体５Ａ，５Ｂから逃がされ得るため、サージ電流に対する保護効果をより一層高めることができる。すなわち、アース導体５Ａと、第１の外部電極１４の電極回り込み部１４ａとの間の距離が短くなり、同様に第２の外部電極１５の電極回り込み部１５ａとアース導体５Ｂとの間の距離も短くされ得る。従って、表面放電が起こり易く、しかも、第１の外部電極１４側からサージ電流が流れた場合、あるいは第２の外部電極１５側からサージ電流が流れた場合のいずれにおいても、サージ電流を確実に逃がすことができ、積層セラミックコンデンサ６の破壊をより確実に防止することができる。
【００６２】
図５は、第１の実施形態のさらに他の変形例に係る実装構造の正面断面図である。ここでは、アース導体１５は、下地電極１５ａと、下地電極１５ａ上に形成された導電性接着剤層１５ｂとからなる。このように、アース導体１５は、単一の金属もしくは合金で形成される必要は必ずしもなく、複数の導電性材料を積層した構造を有していてもよい。この場合、積層セラミックコンデンサ６を実装するための導電性接合剤１６，１７が導電性接着剤である場合、上記アース導体１５における導電性接着剤層１５ｂを同じ導電性接着剤で形成することが望ましい。その場合には、導電性接合剤１６，１７を付与する工程において、同時に、下地電極１５ａ上に、導電性接着剤を付与することにより導電性接着剤層１５ｂを形成することができる。
【００６３】
また、下地電極１５ａは、ランド電極３，４と同じ材料で同じ厚みに形成されることが望ましい。その場合には、ランド電極３，４を形成する工程において同時に下地電極１５ａを形成することができ、製造工程を簡略化することができる。
【００６４】
また、上記のように、導電性接着剤層１５ｂを用いた場合には、アース導体１５と、セラミック積層体７の第２の主面としての下面７ｂと確実に接触させることができる。すなわち、硬化前の比較的柔軟性を有する導電性接着剤を下地電極１５ａ上に厚めに塗布し、積層セラミックコンデンサ６を上方から載置した場合、上記導電性接着剤が押しつぶされ、確実に導電性接着剤層１５ｂをセラミック積層体７の下面７ｂに接触させることができる。それによって、サージ電流からの保護を確実に行い得るだけでなく、積層セラミックコンデンサ６の配線基板２への接合強度を高めることも可能となる。
【００６５】
図６は、本発明の第２の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図である。本実施形態では、積層セラミックコンデンサ６に代えて、積層セラミックコンデンサ２１が配線基板２上に実装されている。積層セラミックコンデンサ２１は、セラミック積層体２２を有する。セラミック積層体２２内には、セラミック積層体２２の第１の主面としての上面２２ａ及び第２の主面としての下面２２ｂと平行な方向に延びるように、複数の第１の内部電極２３〜２５と、複数の第２の内部電極２６〜２８とが形成されている。もっとも、内部電極２３〜２８は、セラミック積層体２２内に埋設されている。すなわち、直方体状のセラミック積層体２２において、長さ方向中央において、第１の内部電極２３〜２５と、第２の内部電極２６〜２８とがセラミック層を介して重なり合っている。第１の内部電極２３〜２５は、第１の側面２２ｃ側に延ばされているものの、第１の側面２２ｃには至っていない。同様に、第２の内部電極２６〜２８は、第２の側面２２ｄ側に延ばされているものの、第２の側面２２ｄには至っていない。
【００６６】
第１，第２の内部電極２３〜２８が重なり合っている部分と、第１の側面２２ｃとの間において、セラミック積層体２２を貫通するように設けられている第１の接続電極２９により複数の第１の内部電極２３〜２４５が電気的に接続されている。第１の接続電極２９の上端は、セラミック積層体２２の上面２２ａに至っており、下端は下面２２ｂに至っている。
【００６７】
同様に、内部電極２３〜２８が重なり合っている部分と第２の側面２２ｄとの間において、第２の接続電極３０がセラミック積層体２２を貫通しており、かつ第２の内部電極２６〜２８を電気的に接続している。第２の接続電極３０は、上端がセラミック積層体２２の上面２２ａに至っており、下端がセラミック積層体２２の下面２２ｂに至っている。
【００６８】
第１の外部電極３１が、セラミック積層体２２の上面２２ａから図示されていない一対の側面を得て下面２２ｂに至るように設けられている。この第１の外部電極３１は、上記第１の接続電極２９の上端及び下端に電気的に接続されている。そして、第１の外部電極３１が、導電性接合剤１６を介して第１のランド電極３に電気的に接続されている。
【００６９】
他方、第２の接続電極３０に電気的に接続されるように、セラミック積層体２２の上面２２ａから図示されていない一対の側面を得て下面に至る第２の外部電極３２が形成されている。第２の外部電極３２が、セラミック積層体２２の下面２２ｂ上に至っているが、導電性接合剤１７を介して第２のランド電極４に電気的に接続されている。
【００７０】
このように、本発明で用いられる積層セラミック電飾品は、第１，第２の外部電極３１，３２が、セラミック積層体の側面に至るように設けられておらずともよい。また、第１，第２の内部電極についても、セラミック積層体内に埋設されており、接続電極２９，３０のようなビアホール電極により電気的に接続されていてもよい。
【００７１】
本実施形態においても、アース導体５が配線基板２上に設けられており、アース導体５の厚みｔ２が、ｔ１より厚く、距離ｄ１以下とされているため、第１の実施形態と同様に、サージ電流をアース導体５に確実に流すことができ、サージ電流からの保護を確実に図ることが可能である。
【００７２】
図７は、本発明の実施形態の積層セラミック電子部品が備えられた回路モジュールを説明するための模式的正面断面図である。回路モジュールでは、セラミック多層基板５２上に、積層コンデンサ５３と、ＩＣ５４とが実装されている。セラミック多層基板５２は、複数のセラミック層が積層されたセラミック焼結体を用いて構成されており、セラミック層間に、配線導体５５〜５７が設けられている。特に限定される訳ではないが、上記セラミック多層基板５２は、例えば、Ａｌ２Ｏ３とガラスとを混合したガラスセラミックスから成る。配線導体５５，５６は、ビア導体５８，５９の下端に接続されている。ビア導体５８，５９の上端は、セラミック多層基板５２の上面に露出しており、ＩＣチップ５４の下面に設けられたバンプ６０，６１に接合されている。
【００７３】
他方、配線導体５７は、グラウンド電位に接続される導体であり、ビア導体６２の下端に接続されている。ビア導体６２の上端は、セラミック多層基板５２の上面に至っている。また、セラミック多層基板５２の上面には、第１，第２のランド電極３，４及びアース導体５が形成されている。このアース導体５の厚みｔ２が、ランド電極３，４の厚みｔ１よりも厚くされている。アース導体５に、ビア導体６２の上端が電気的に接続されている。他方、ランド電極３，４に、積層コンデンサ５３の両端の端子電極が接合されている。
【００７４】
上記配線導体５５〜５７及びビア導体５８，５９，６２は、例えば、ＣｕやＡｇ等の適宜の金属もしくは合金から成る積層コンデンサ５３の第２の主面としての下面と、配線基板としてのセラミック多層基板５２の上面との間の距離をｄ１としたとき、ｔ１＜ｔ２≦ｄ１とされている。それによって、第１の実施形態と同様に、積層コンデンサ５３の外表面を流れるサージ電流がアース導体５から速やかに逃がされ、より具体的には、ビア導体６２を介して配線導体５７に逃がされることになる。
【００７５】
上述してきた実施形態及び変形例では、積層セラミック電子部品として積層セラミックコンデンサを示したが、本発明は、積層セラミックコンデンサに限らず、積層セラミックインダクタ、積層セラミック圧電素子のような様々な積層セラミック電子部品に用いることができる。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図２】図１に示した実施形態において、外部電極とアース導体との間の距離に相当する放電距離と放電電圧との関係を示す図。
【図３】第１の実施形態の変形例に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図４】第１の実施形態の他の変形例に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図５】第１の実施形態のさらに他の変形例に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図６】本発明の第２の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図７】本発明の実施形態の積層セラミック電子部品を有する回路モジュールを示す正面断面図。
【図８】従来の積層コンデンサの一例を説明するための斜視図。
【図９】従来の積層コンデンサの他の例を説明するための斜視図。
【図１０】従来のセラミック電子部品の実装構造の一例を示す模式的正面図。
【図１１】従来の積層セラミック電子部品の実装構造の他の例を示す正面断面図。
【符号の説明】
【００７７】
１…実装構造
２…配線基板
２ａ…実装面
３，４…第１，第２のランド電極
５…アース導体
５ａ，５ｂ…アース導体
６…積層セラミックコンデンサ
７…セラミック積層体
７ａ…上面（第１の主面）
７ｂ…下面（第２の主面）
７ｃ，７ｄ…側面
８〜１０…第１の内部電極
１１〜１３…第２の内部電極
１４…第１の外部電極
１４ａ，１５ａ…電極回り込み部
１５…第２の外部電極
１５…アース導体
１５ａ…下地電極
１５ｂ…導電性接着剤
１６，１７…導電性接合剤
２１…実装構造
２２…セラミック積層体
２２ａ…上面（第１の主面）
２２ｂ…下面（第２の主面）
２２ｃ，２２ｄ…側面
２３〜２５…第１の内部電極
２６〜２８…第２の内部電極
２９，３０…第１，第２の接続電極
３１，３２…第１，第２の外部電極
５１…回路モジュール
５２…セラミック多層基板
５３…積層コンデンサ５３
５４…ＩＣ
５５〜５７…配線６
５８，５９…ビア導体
６０，６１…バンプ
６２…ビア導体
【技術分野】
【０００１】
本発明は、例えば積層セラミックコンデンサなどの積層セラミック電子部品が配線基板上に実装されている積層セラミック電子部品の実装構造に関し、より詳細には、サージ電流からの保護機能が備えられている積層セラミック電子部品の実装構造に関する。
【背景技術】
【０００２】
従来、サージ電流による積層コンデンサの絶縁破壊を防止するために、バリスタやサージアブソーバなどの部品が用いられていた。しかしながら、近年、電子機器の軽薄短小化に伴い、実装基板における実装面積を削減することが強く求められている。そのため、積層コンデンサ自体に耐サージ機能を付加することにより、上記サージ吸収用の部品を省略することが提案されている。
【０００３】
例えば、下記の特許文献１には、図８に示す積層コンデンサ５０１が開示されている。積層コンデンサ５０１では、ある電位に接続される内部電極が引き出されているセラミック積層体５０２の第１の端面を覆うように第１の外部電極５０３が形成されている。そして、第１の端面５０３と反対側の第２の端面を覆うように第２の外部電極５０４が形成されている。第２の外部電極５０４は、複数の内部電極５０５に電気的に接続されている。内部電極５０５は、外部電極５０３に電気的に接続されている内部電極（図示されず）とは異なる電位に接続される内部電極である。
【０００４】
外部電極５０３，５０５のセラミック積層体５０２の上面に至っている回り込み部５０３ａ，５０４ａに連なるように、放電用電極５０６，５０７が形成されている。放電用電極５０６，５０７は、セラミック積層体５０２の上面において所定の距離を隔てて対向されている。
【０００５】
上記放電用電極５０６，５０７間の距離は、外部電極５０３，５０４間の距離よりも小さくされており、従って、放電用電極５０６，５０７間で放電を生じさせ、サージを吸収することが可能とされている。
【０００６】
他方、特許文献１には、図９に示す積層コンデンサ５１１も開示されている。ここでは、セラミック積層体５１２の第１の端面を覆うように、図示されていない内部電極に接続されている第１の外部電極５１３が形成されている。第１の端面とは反対側の第２の端面を覆うように、第２の外部電極５１４が形成されている。外部電極５１４は、複数の内部電極５１５に電気的に接続されている。他方、セラミック積層体５１２内には、内部電極５１５とは異なる電位に接続される複数の内部電極５１６が形成されており、内部電極５１６は、セラミック積層体５１２の側面において、第３の外部電極５１７に電気的に接続されている。従って、３端子型の積層コンデンサが構成されている。
【０００７】
第３の外部電極５１７は、セラミック積層体５１２の長さ方向中央において、一対の側面から上面及び下面に至るように設けられている。そして、セラミック積層体５１２の上面においては、第１の外部電極５１３，５１４のセラミック積層体５１２の上面に至っている回り込み部５１３ａ，５１４ａから、第３の外部電極５１７側に向かって突出された放電電極５１８，５１９が、回り込み部５１３ａ，５１４ａと連ねられて設けられている。
【０００８】
他方、セラミック積層体５１２の上面において、第１，第２の外部電極５１３，５１４側に突出している放電電極５２０，５２１が第３の外部電極５１７に連ねられている。積層コンデンサ５１１においても、放電電極５１８，５２０間及び５１９，５２１間の距離が短くされているので、これらの間で放電を生じさせることにより、サージを吸収することができるとされている。
【０００９】
他方、サージ電流からの保護機能とは全く別の目的を達成するための構造として、下記の特許文献２には、図１０に示すセラミック電子部品の実装構造が開示されている。
【００１０】
図１０に示す実装構造６０１では、配線基板６０２上に、セラミックス素子６０３が実装されている。配線基板６０２の上面には、電極ランド６０４〜６０６が形成されている。セラミックス素子６０３は、一方端に電極部６０７を有し、他方端に電極部６０８を有する。電極部６０７，６０８は、外部と電気的に接続するための電極部分であり、半田６０９，６１０を介して、電極ランド６０４，６０６に電気的に接続されている。
【００１１】
他方、セラミックス素子６０３の下面中央には、電極部６０７，６０７とは別に、ダミー電極６１１が形成されている。ダミー電極６１１は、配線基板６０２の上面に設けられた電極ランド６０５に接合されている。ダミー電極６１１を、電極ランド６０５に接合することにより、セラミックス素子６０３の配線基板６０２に対する接合強度が高められるとされている。
【００１２】
他方、下記の特許文献３には、図１１に示す実装構造が開示されている。図１１に示す実装構造７０１は、特許文献３において従来技術として示されている構造である。実装構造７０１では、配線基板７０２上に、積層セラミックコンデンサ７０３が実装されている。配線基板７０２上には、電極ランド７０４，７０５と、導電パターン７０６とが形成されている。積層セラミックコンデンサ７０３の外部電極７０７，７０８が、半田７０９，７１０により電極ランド７０４，７０５に接続されている。
【００１３】
実装構造７０１では、導電パターン７０６が積層セラミックコンデンサ７０３の中央下方に位置している。特許文献３によれば、電子機器の高密度化が進むにつれて、積層セラミックコンデンサ７０３の下方に、他の電気信号が流れる導電パターン７０６が配置されることがあると記載されている。この場合、導電パターン７０６の上面と積層セラミックコンデンサ７０３との間には隙間が設けられているものの、導電パターン７０６と、積層セラミックコンデンサ７０３内の内部電極７０３ａとの間で浮游容量Ｃｓが生じがちであるという問題点が指摘されている。
【特許文献１】特開平６−２５１９８１号公報
【特許文献２】特開平１１−４０９１８号公報
【特許文献３】実開昭５６−２６９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図８に示した積層コンデンサ５０１では、例えば放電電極５０６から放電電極５０７側に放電した電流は、外部電極５０４を経て内部電極５０５側に戻ってくる可能性が存在する。そのため、積層コンデンサ５０１の絶縁破壊を防止することはできるものの、他の実装部品が破壊されるおそれがあった。
【００１５】
図９に示した積層コンデンサ５１１では、アース電位に接続される外部電極５１７と、内部電極５１６とが電気的に接続されているので、例えば放電電極５１８，５１９から放電電極５２０，５２１に放電した電流が、内部電極５１６側に流れ、セラミック積層体５１２が破壊するおそれがあった。すなわち、アース電極に接続される外部電極５１７を有する３端子型の積層コンデンサ５１１では、上記放電電極５１８〜５２１を設けたとしても、放電電流による積層コンデンサ５１１の破壊が生じるという問題があった。
【００１６】
他方、前述した特許文献２に記載の実装構造６０１では、サージ吸収機能を果たす構造とは全く異なる目的、すなわちセラミックス素子６０３の配線基板６０２への接合強度を高めるために、ダミー電極６１１が設けられていた。しかしながら、このようなダミー電極６１１の形成は現実には困難であった。すなわち、電極部６０７，６０８は、通常、導電ペーストの塗布・焼き付けにより形成されている。この場合、セラミックス素子６０３の端面を導電ペーストに浸漬することにより導電ペーストが塗布される。しかしながら、中央に位置しているダミー電極６１１の形成に際しては、このような浸漬法により導電ペーストを付与することは困難である。従って、ダミー電極６１１を、電極部６０７，６０８と同様にして効率よく形成することは困難であった。
【００１７】
なお、スクリーン印刷などの他の方法によりダミー電極６１１のみを電極部６０７，６０８とは別工程で形成することは可能である。しかしながら、そのような場合には、非常に小さなセラミックス素子６０３を固定し、かつその下面の一部に高精度にダミー電極材料を印刷しなければならない。加えて、ダミー電極６１１を形成するための工程が別途必要であり、工程数が増加するという問題もある。
【００１８】
また、特許文献２では、電極部６０７，６０８と、ダミー電極６１１を同一工程及び同一材料に形成し、しかる後、電極部６０７，６０８の外部と電気的に接続される部分及びダミー電極６１１が形成されている部分を除いてガラスからなる絶縁性材料により被覆する旨が記載されている。しかしながら、このような工法自体、上述した通り現実には困難であった。
【００１９】
他方、特許文献３に記載の実装構造７０１では、導電パターン７０６は、積層セラミックコンデンサ７０３の下方において、積層セラミックコンデンサ７０３の両端の外部電極を結ぶ方向と交差するように位置している。この導電パターン７０６は、電極ランド７０４，７０５と同じ厚みとなるように形成されている。従って、この実装構造７０１では、沿面放電によるサージ電流が、導電パターン７０６側に飛び難い。すなわち、導電パターン７０６は、サージ電流吸収作用を有する部材とは全く別の機能を果たすための電極にすぎない。
【００２０】
上記実装構造６０１，７０１は、後述する本発明の積層セラミック電子部品の実装構造と外形的に似た構造を有するが、上記のように、目的及び効果において全く異なるものであり、従って、後述する本発明の説明から明らかなように、構造においても本質的に異なるものである。
【００２１】
本発明の目的は、上述した従来技術の現状に鑑み、サージ耐電圧を効果的に高めることが可能とされており、それによって静電気放電に際しての電子部品の破壊が生じ難い、信頼性に優れた積層セラミック電子部品の実装構造を提供することにある。
【課題を解決するための手段】
【００２２】
本発明によれば、対向し合っている第１，第２の主面と、第１，第２の主面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体内において、前記第１，第２の主面に平行な方向に延びるように配置された第１，第２の内部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第１の内部電極に電気的に接続されている第１の外部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第２の内部電極に電気的に接続されている第２の外部電極とを有する積層セラミック電子部品と、実装面を有する基板本体と、前記基板本体の前記実装面上に形成されている第１，第２のランド電極とを有する配線基板とを備え、前記配線基板の前記実装面上に、前記実装面と前記第２の主面が対向するように前記積層セラミック電子部品が実装されており、前記第１の外部電極と前記第１のランド電極、並びに前記第２の外部電極と前記第２のランド電極とが、それぞれ、導電性接合材を介して電気的に接続されている積層セラミック電子部品の実装構造において、前記配線基板の前記実装面上において、前記第１のランド電極及び前記第２のランド電極間にアース導体が形成されており、前記積層セラミック電子部品の前記第２の主面と前記配線基板の前記実装面との間の距離をｄ１とし、前記第１，第２のランド電極の厚みをｔ１、前記アース導体の厚みをｔ２としたときに、ｔ１＜ｔ２≦ｄ１とされていることを特徴とする、積層セラミック電子部品の実装構造が提供される。
【００２３】
本発明に係る積層セラミック電子部品の実装構造では、好ましくは、アース導体として、複数のアース導体が形成され、その場合には、複数のアース導体からサージ電流をより確実に逃がすことができ、サージ耐電圧をより一層高めることができる。
【００２４】
本発明においては、好ましくは、前記アース導体が、前記実装面上に形成された下地電極と、前記下地電極上に形成された導電性接着剤とからなる。この場合には、導電性接着剤が接着作用を有するため、アース導体とセラミック積層体の第２の主面とを確実に接触させることができる。従って、サージ電流からの保護を確実に行い得るだけでなく、積層セラミック電子部品の配線基板への接合強度を高めることも可能となる。
【００２５】
なお、より好ましくは、上記下地電極は、第１，第２のランド電極と同じ材料で、同じ厚みに形成される。その場合には、第１，第２のランド電極と同一工程で下地電極を効率よく形成することができる。
【００２６】
本発明に係る積層セラミック電子部品の実装構造のある特定の局面では、前記第１の内部電極が前記セラミック積層体の複数の側面のうちの第１の側面に引き出されており、前記第２の内部電極が、第１の側面とは反対側に位置している第２の側面に引き出されており、前記第１，第２の外部電極が、それぞれ、前記第１，第２の側面において、前記第１，第２の内部電極に電気的に接続されている。
【００２７】
また、本発明の他の特定の局面では、前記第１，第２の内部電極が、前記セラミック積層体内に埋設されており、前記第１の内部電極に電気的に接続され、かつ前記セラミック積層体の前記第２の主面の一部に至る第１の接続電極と、前記セラミック積層体内において前記第２の内部電極に電気的に接続されており、かつ前記セラミック積層体の第２の主面の一部に引き出されている第２の接続電極とをさらに備え、前記第１，第２の外部電極が、前記第１，第２の接続電極に前記第２の主面上において電気的に接続されている。
【００２８】
すなわち、本発明に係る積層セラミック電子部品を実装構造に用いられる積層セラミック電子部品の構造及び第１，第２の内部電極と第１，第２の外部電極との電気的接続構造等は、特に限定されるものではない。
【発明の効果】
【００２９】
本発明に係る積層セラミック電子部品の実装構造では、配線基板の実装面上において、第１のランド電極及び第２のランド電極間にアース導体が形成されており、ｔ１＜ｔ２≦ｄ１とされているため、積層セラミック電子部品の第の外部電極又は第２の外部電極からサージ電流がセラミック積層体の外表面を流れた場合、第１の又は第２の外部電極とアース導体との間で放電が誘発され、サージ電流がアース導体に速やかに逃がされることになる。そのため、積層セラミック電子部品や、積層セラミック電子部品に電気的に接続されている他の電子部品の破壊が生じ難い。よって、積層セラミック電子部品を含む回路部分をサージ電流から確実に保護することができ、耐サージ電圧の高い積層セラミック電子部品の実装構造を提供することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００３１】
図１は、本発明の第１の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図である。実装構造１は、配線基板２を有する。配線基板２の実装面２ａ上には、第１のランド電極３と、第１のランド電極３と隔てられて設けられた第２のランド電極４とが形成されている。
【００３２】
また、第１のランド電極３と、第２のランド電極４との間に、アース導体５が設けられている。アース導体５の厚みｔ２は、第１，第２のランド電極３，４の厚みｔ１よりも厚くされている。
【００３３】
上記配線基板２を構成する材料は特に限定されない。すなわち、配線基板２としては、様々な合成樹脂もしくは、ガラスエポキシなどの樹脂複合材料からなる樹脂基板、または様々な絶縁性セラミックスやガラスセラミックスなどからなるセラミック基板を用いることができる。
【００３４】
第１，第２のランド電極３，４は、適宜の導電性材料からなり、例えばＣｕ、Ａｇまたはこれらの合金などにより形成することができる。第１，第２のランド電極３，４の厚みは、特に限定されないが、通常１０〜５０μｍ程度とされる。
【００３５】
上記ランド電極３，４は、適宜の方法で形成することができ、例えば金属箔を形成した後エッチングする方法、導電ペーストを印刷した後焼き付ける方法などにより形成することができる。
【００３６】
アース導体５は、適宜の導電性材料からなり、例えばＣｕ、Ａｇまたはこれらを含む合金により形成することができる。好ましくは、アース導体５は、ランド電極３，４と同じ材料で形成され、その場合には、実装構造１を形成するに際しての電極材料の種類を少なくすることができる。アース導体５の形成方法についても特に限定されず、例えば、金属箔をエッチングする方法、導電ペーストを塗布し、焼き付ける方法などが挙げられ、好ましくは、上記ランド電極３，４と同一方法により同時に形成される。その場合には、アース導体５の形成作業を効率よく行うことができる。
【００３７】
もっとも、アース導体５の厚みｔ２は、ランド電極３，４の厚みｔ１よりも厚いため、必要に応じて、厚めの金属箔を用いたり、導電ペーストを二度塗りしたり、感光性ペーストを用いたりする方法などを適宜用いることによりアース導体５を形成することが望ましい。
【００３８】
上記配線基板２上に、積層セラミック電子部品としての積層セラミックコンデンサ６が実装されている。積層セラミックコンデンサ６は、適宜の誘電体セラミックスからなる直方体状のセラミック積層体７を有する。誘電体セラミックスとしては、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などの適宜の誘電体セラミックスを用いることができる。
【００３９】
セラミック積層体７は、複数のセラミックグリーンシートを積層し、焼成することにより得られているため、複数のセラミック層を積層した構造を有する。そして、セラミック積層体７の上面７ａを第１の主面、下面７ｂを第２の主面とした場合、第１，第２の主面に平行な方向に延びるように、セラミック積層体７ａ内には、第１の内部電極８〜１０と、第２の内部電極１１〜１３とが配置されている。第１の内部電極８〜１０と、第２の内部電極１１〜１３とは、セラミック層を介して、セラミック積層体７の長さ方向中央において重なり合うように配置されている。
【００４０】
なお、セラミック積層体７の長さ方向とは、第１，第２の主面である上面７ａ，７ｂを結ぶ４つの側面のうち、図１において図示されている一方端側の第１の側面７ｃと、反対側の第２の側面７ｄとを結ぶ方向をいうものとする。また、セラミック積層体７の幅方向とは、図１の紙面−紙背方向をいうものとする。また、セラミック積層体７の厚み方向とは、上面７ａと、下面７ｂとを結ぶ方向をいうものと異なる。
【００４１】
第１の内部電極８〜１０は、セラミック積層体７の上記第１の側面７ｃに引き出されており、複数の第２の内部電極１１〜１３が、第２の側面７ｄに引き出されている。
【００４２】
内部電極８〜１３は、適宜の金属により構成することができる。このような金属としては、特に限定されないが、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕなどを挙げることができる。
【００４３】
第１の側面７ｃを覆うように、第１の外部電極１４が形成されており、第２の側面７ｄを覆うように、第２の外部電極１５が形成されている。第１の外部電極１４は、第１の内部電極８〜１０に電気的に接続されており、第２の外部電極１５は、第２の内部電極１１〜１３に、第２の側面７ｄにおいて電気的に接続されている。
【００４４】
上記外部電極１４，１５は、側面７ｃ，７ｄを覆い、かつセラミック積層体７の上面７ａ及び下面７ｂ上に至る電極回り込み部１４ａ，１５ａを有する。電極回り込み部１４ａ，１５ａは、セラミック積層体７の幅方向両側に位置する側面上にも至るように形成されている。
【００４５】
外部電極１４，１５は適宜の金属により形成することができ、前述した内部電極材料として例示したものと同様の金属もしくは合金を用いて形成することができる。なお、積層セラミックコンデンサ７を半田により実装する場合には、Ｃｕの厚膜電極上に、Ｎｉメッキ膜及びＳｎのメッキ膜を順に形成することにより外部電極１４，１５を形成することが望ましい。Ｓｎメッキ膜により半田付性を高めることができ、Ｎｉメッキ膜により下地のＣｕ電極の半田食われを防止することができる。
【００４６】
また、導電性接着剤を用いて積層セラミックコンデンサ６が実装される場合には、外部電極１４，１５は、Ａｇ、ＰｄまたはＡｇ−Ｐｄ合金などからなることが好ましい。それによって、導電性接着剤による接合強度を高めることができる。
【００４７】
図１に示すように、積層セラミックコンデンサ６は、導電性接合剤１６，１７により、配線基板２上のランド電極３，４に接合されている。導電性接合剤１６，１７は、半田もしくは導電性接着剤などの導電性及び機械的接合性を有する適宜の材料により形成することができる。
【００４８】
導電性接合剤１６，１７は、外部電極１４，１５の側面７ｃ，７ｄ上に位置している部分及び下面７ｂ上に位置している電極回り込み部１４ａ，１５ａと、ランド電極３，４とをそれぞれ接合している。
【００４９】
本実施形態の実装構造１の特徴は、積層セラミックコンデンサ６のセラミック積層体７の第２の主面としての７ｂと配線基板２の実装面２ａとの間の距離をｄ１、外部電極１４と実装面２ａとの間の距離及び外部電極１５と実装面２ａとの間の距離のうち短い方の距離をｄ２とし、第１，第２のランド電極の厚みをｔ１、アース導体５の厚みをｔ２としたとき、ｔ１＜ｔ２≦ｄ１とされていることにある。それによって、外部電極１４，１５間において、セラミック積層体７の外表面を流れるサージ電流が、アース導体５から速やかに逃がされ、積層セラミックコンデンサ６の破壊を防止することができる。加えて、積層セラミックコンデンサ６が挿入されている回路部分へのサージ電流の流入を確実に抑制することができ、サージ電流をアース導体５から速やかに外部に逃がすことができる。これをより具体的に説明する。
【００５０】
沿面放電によりサージ電流がセラミック積層体７の表面を流れ、アース導体５に流れていくには、アース導体５の厚みｔ２は、ｔ１よりも厚いことが必要である。すなわち、厚みｔ２がｔ１以下の場合には、アース導体５と下面７ｂとの間の距離が大きくなり、下面７ｂを流れるサージ電流が、アース導体５側に流れにくくなる。
【００５１】
他方、アース導体５の厚みｔ２が、ｄ１よりも大きくなることはあり得ない。もっとも、ｔ２＝ｄ１であってもよい。すなわち、アース導体５の上面が、セラミック積層体７の下面２ｂに接触していてもよい。図１では、ｔ２＝ｄ１とされており、アース導体５の上面がセラミック積層体７の下面７ｂに接触している。
【００５２】
もっとも、アース導体７は、積層セラミックコンデンサ６の電気的回路部分に電気的に接続されてはならない。すなわち、アース導体５は、内部電極７〜１３や外部電極１４，１５と電気的に接続されてはならない。
【００５３】
なお、好ましくは、外部電極１４と実装面２ａとの間の距離及び外部電極１５と実装面２ａとの距離の内、短い方の距離をｄ２としたとき、ｄ２≦ｔ２とされ、それによって、サージ電流をアース導体５により一層逃がしやすくすることができる。すなわち、沿面放電によりサージ電流がセラミック積層体７の表面を流れ、アース導体５に流れていくには、アース導体５の厚みｔ２は、ｄ２以上であることが望ましい。
【００５４】
アース導体５の厚みｔ２は、ｔ１より厚く、ｄ１以下であるため、厚みｔ２は、１５〜１２０μｍ程度の大きさとすることが好ましい。
【００５５】
なお、上記導電性接合剤１６，１７の厚み、すなわち外部電極１４，１５の下端と、ランド電極３，４との間の距離は５〜２０μｍ程度であることが十分な接合強度を得る上で望ましい。
【００５６】
従って、上記距離ｄ１は、２５〜１２０μｍ程度、距離ｄ２は１５〜７０μｍ程度であることが望ましい。
【００５７】
上記のように、本実施形態の実装構造１では、アース導体５に信号電流が流れることはなく、アース導体５が上記のように形成されているため、例えば、第１の外部電極１４側から第２の外部電極１５側にサージ電流が流れようとした場合、第１の外部電極１４とアース導体５との間でセラミック積層体７の表面における放電が生じる。それによって、サージ電流がアース導体５側に速やかに流れることになる。そして、アース導体５にサージ電流が流れることになるため、セラミックコンデンサ６内の破壊が生じ難い。また、積層セラミックコンデンサ６が接続されている回路部分へのサージ電流の影響も確実に抑制することができる。
【００５８】
ところで、上記第１の外部電極１４とアース導体５との間の放電をより確実に誘発させるには、第１の外部電極１４とアース導体５との間の距離、より具体的には、第１の外部電極１４の電極回り込み部１４ａのアース導体５側端部と、アース導体５との間の距離Ａ１が短いことが望ましい。これを、図２を参照して説明する。図２の横軸は放電距離を示し、ここでは、長さ３．２ｍｍ、幅１．６ｍｍ×厚み１．６ｍｍの寸法のセラミック積層体７を用いた積層セラミックコンデンサ６を有する実装構造１において、電極回り込み部１４ａ，１５ａの端部とアース導体５との間の距離Ａ１，Ａ２をＡ１＝Ａ２＝０．１〜１．０ｍｍの範囲で変化させ、アース導体５のセラミック積層体７の長さ方向に沿う寸法Ｂを０．４ｍｍとした場合の上記放電距離である距離Ａ１と放電電圧との関係を示す図である。
【００５９】
図２から明らかなように、距離Ａ１に相当する放電距離が短いほど、放電電圧が低くなり、サージ電流をより速やかに吸収し得ることが分かる。
【００６０】
図３は、第１の実施形態の変形例に係る積層セラミミック電子部品の実装構造を示す正面断面図である。図３に示す変形例では、アース導体５の厚みｔ２が、距離ｄ１よりも小さくされている。従って、アース導体５の上面が、セラミック積層体７の第２の主面としての下面７ｂと隔てられている。この場合であっても、ｔ２が、ｔ１より大きく、ｄ１以下であるため、第１の実施形態の場合と同様に、サージ電流をアース導体５に速やかに流し、実装構造における耐サージ電圧を確実に高めることができる。
【００６１】
図４は、図１に示した実施形態の実装構造の他の変形例を示す正面断面図である。図４に示す変形例では、複数のアース導体５Ａ，５Ｂが配置されている。すなわち、セラミック積層体７の長さ方向に沿って複数のアース導体５Ａ，５Ｂが設けられている。この場合には、サージ電流が複数のアース導体５Ａ，５Ｂから逃がされ得るため、サージ電流に対する保護効果をより一層高めることができる。すなわち、アース導体５Ａと、第１の外部電極１４の電極回り込み部１４ａとの間の距離が短くなり、同様に第２の外部電極１５の電極回り込み部１５ａとアース導体５Ｂとの間の距離も短くされ得る。従って、表面放電が起こり易く、しかも、第１の外部電極１４側からサージ電流が流れた場合、あるいは第２の外部電極１５側からサージ電流が流れた場合のいずれにおいても、サージ電流を確実に逃がすことができ、積層セラミックコンデンサ６の破壊をより確実に防止することができる。
【００６２】
図５は、第１の実施形態のさらに他の変形例に係る実装構造の正面断面図である。ここでは、アース導体１５は、下地電極１５ａと、下地電極１５ａ上に形成された導電性接着剤層１５ｂとからなる。このように、アース導体１５は、単一の金属もしくは合金で形成される必要は必ずしもなく、複数の導電性材料を積層した構造を有していてもよい。この場合、積層セラミックコンデンサ６を実装するための導電性接合剤１６，１７が導電性接着剤である場合、上記アース導体１５における導電性接着剤層１５ｂを同じ導電性接着剤で形成することが望ましい。その場合には、導電性接合剤１６，１７を付与する工程において、同時に、下地電極１５ａ上に、導電性接着剤を付与することにより導電性接着剤層１５ｂを形成することができる。
【００６３】
また、下地電極１５ａは、ランド電極３，４と同じ材料で同じ厚みに形成されることが望ましい。その場合には、ランド電極３，４を形成する工程において同時に下地電極１５ａを形成することができ、製造工程を簡略化することができる。
【００６４】
また、上記のように、導電性接着剤層１５ｂを用いた場合には、アース導体１５と、セラミック積層体７の第２の主面としての下面７ｂと確実に接触させることができる。すなわち、硬化前の比較的柔軟性を有する導電性接着剤を下地電極１５ａ上に厚めに塗布し、積層セラミックコンデンサ６を上方から載置した場合、上記導電性接着剤が押しつぶされ、確実に導電性接着剤層１５ｂをセラミック積層体７の下面７ｂに接触させることができる。それによって、サージ電流からの保護を確実に行い得るだけでなく、積層セラミックコンデンサ６の配線基板２への接合強度を高めることも可能となる。
【００６５】
図６は、本発明の第２の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図である。本実施形態では、積層セラミックコンデンサ６に代えて、積層セラミックコンデンサ２１が配線基板２上に実装されている。積層セラミックコンデンサ２１は、セラミック積層体２２を有する。セラミック積層体２２内には、セラミック積層体２２の第１の主面としての上面２２ａ及び第２の主面としての下面２２ｂと平行な方向に延びるように、複数の第１の内部電極２３〜２５と、複数の第２の内部電極２６〜２８とが形成されている。もっとも、内部電極２３〜２８は、セラミック積層体２２内に埋設されている。すなわち、直方体状のセラミック積層体２２において、長さ方向中央において、第１の内部電極２３〜２５と、第２の内部電極２６〜２８とがセラミック層を介して重なり合っている。第１の内部電極２３〜２５は、第１の側面２２ｃ側に延ばされているものの、第１の側面２２ｃには至っていない。同様に、第２の内部電極２６〜２８は、第２の側面２２ｄ側に延ばされているものの、第２の側面２２ｄには至っていない。
【００６６】
第１，第２の内部電極２３〜２８が重なり合っている部分と、第１の側面２２ｃとの間において、セラミック積層体２２を貫通するように設けられている第１の接続電極２９により複数の第１の内部電極２３〜２４５が電気的に接続されている。第１の接続電極２９の上端は、セラミック積層体２２の上面２２ａに至っており、下端は下面２２ｂに至っている。
【００６７】
同様に、内部電極２３〜２８が重なり合っている部分と第２の側面２２ｄとの間において、第２の接続電極３０がセラミック積層体２２を貫通しており、かつ第２の内部電極２６〜２８を電気的に接続している。第２の接続電極３０は、上端がセラミック積層体２２の上面２２ａに至っており、下端がセラミック積層体２２の下面２２ｂに至っている。
【００６８】
第１の外部電極３１が、セラミック積層体２２の上面２２ａから図示されていない一対の側面を得て下面２２ｂに至るように設けられている。この第１の外部電極３１は、上記第１の接続電極２９の上端及び下端に電気的に接続されている。そして、第１の外部電極３１が、導電性接合剤１６を介して第１のランド電極３に電気的に接続されている。
【００６９】
他方、第２の接続電極３０に電気的に接続されるように、セラミック積層体２２の上面２２ａから図示されていない一対の側面を得て下面に至る第２の外部電極３２が形成されている。第２の外部電極３２が、セラミック積層体２２の下面２２ｂ上に至っているが、導電性接合剤１７を介して第２のランド電極４に電気的に接続されている。
【００７０】
このように、本発明で用いられる積層セラミック電飾品は、第１，第２の外部電極３１，３２が、セラミック積層体の側面に至るように設けられておらずともよい。また、第１，第２の内部電極についても、セラミック積層体内に埋設されており、接続電極２９，３０のようなビアホール電極により電気的に接続されていてもよい。
【００７１】
本実施形態においても、アース導体５が配線基板２上に設けられており、アース導体５の厚みｔ２が、ｔ１より厚く、距離ｄ１以下とされているため、第１の実施形態と同様に、サージ電流をアース導体５に確実に流すことができ、サージ電流からの保護を確実に図ることが可能である。
【００７２】
図７は、本発明の実施形態の積層セラミック電子部品が備えられた回路モジュールを説明するための模式的正面断面図である。回路モジュールでは、セラミック多層基板５２上に、積層コンデンサ５３と、ＩＣ５４とが実装されている。セラミック多層基板５２は、複数のセラミック層が積層されたセラミック焼結体を用いて構成されており、セラミック層間に、配線導体５５〜５７が設けられている。特に限定される訳ではないが、上記セラミック多層基板５２は、例えば、Ａｌ２Ｏ３とガラスとを混合したガラスセラミックスから成る。配線導体５５，５６は、ビア導体５８，５９の下端に接続されている。ビア導体５８，５９の上端は、セラミック多層基板５２の上面に露出しており、ＩＣチップ５４の下面に設けられたバンプ６０，６１に接合されている。
【００７３】
他方、配線導体５７は、グラウンド電位に接続される導体であり、ビア導体６２の下端に接続されている。ビア導体６２の上端は、セラミック多層基板５２の上面に至っている。また、セラミック多層基板５２の上面には、第１，第２のランド電極３，４及びアース導体５が形成されている。このアース導体５の厚みｔ２が、ランド電極３，４の厚みｔ１よりも厚くされている。アース導体５に、ビア導体６２の上端が電気的に接続されている。他方、ランド電極３，４に、積層コンデンサ５３の両端の端子電極が接合されている。
【００７４】
上記配線導体５５〜５７及びビア導体５８，５９，６２は、例えば、ＣｕやＡｇ等の適宜の金属もしくは合金から成る積層コンデンサ５３の第２の主面としての下面と、配線基板としてのセラミック多層基板５２の上面との間の距離をｄ１としたとき、ｔ１＜ｔ２≦ｄ１とされている。それによって、第１の実施形態と同様に、積層コンデンサ５３の外表面を流れるサージ電流がアース導体５から速やかに逃がされ、より具体的には、ビア導体６２を介して配線導体５７に逃がされることになる。
【００７５】
上述してきた実施形態及び変形例では、積層セラミック電子部品として積層セラミックコンデンサを示したが、本発明は、積層セラミックコンデンサに限らず、積層セラミックインダクタ、積層セラミック圧電素子のような様々な積層セラミック電子部品に用いることができる。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図２】図１に示した実施形態において、外部電極とアース導体との間の距離に相当する放電距離と放電電圧との関係を示す図。
【図３】第１の実施形態の変形例に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図４】第１の実施形態の他の変形例に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図５】第１の実施形態のさらに他の変形例に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図６】本発明の第２の実施形態に係る積層セラミック電子部品の実装構造を示す正面断面図。
【図７】本発明の実施形態の積層セラミック電子部品を有する回路モジュールを示す正面断面図。
【図８】従来の積層コンデンサの一例を説明するための斜視図。
【図９】従来の積層コンデンサの他の例を説明するための斜視図。
【図１０】従来のセラミック電子部品の実装構造の一例を示す模式的正面図。
【図１１】従来の積層セラミック電子部品の実装構造の他の例を示す正面断面図。
【符号の説明】
【００７７】
１…実装構造
２…配線基板
２ａ…実装面
３，４…第１，第２のランド電極
５…アース導体
５ａ，５ｂ…アース導体
６…積層セラミックコンデンサ
７…セラミック積層体
７ａ…上面（第１の主面）
７ｂ…下面（第２の主面）
７ｃ，７ｄ…側面
８〜１０…第１の内部電極
１１〜１３…第２の内部電極
１４…第１の外部電極
１４ａ，１５ａ…電極回り込み部
１５…第２の外部電極
１５…アース導体
１５ａ…下地電極
１５ｂ…導電性接着剤
１６，１７…導電性接合剤
２１…実装構造
２２…セラミック積層体
２２ａ…上面（第１の主面）
２２ｂ…下面（第２の主面）
２２ｃ，２２ｄ…側面
２３〜２５…第１の内部電極
２６〜２８…第２の内部電極
２９，３０…第１，第２の接続電極
３１，３２…第１，第２の外部電極
５１…回路モジュール
５２…セラミック多層基板
５３…積層コンデンサ５３
５４…ＩＣ
５５〜５７…配線６
５８，５９…ビア導体
６０，６１…バンプ
６２…ビア導体
【特許請求の範囲】
【請求項１】
対向し合っている第１，第２の主面と、第１，第２の主面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体内において、前記第１，第２の主面に平行な方向に延びるように配置された第１，第２の内部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第１の内部電極に電気的に接続されている第１の外部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第２の内部電極に電気的に接続されている第２の外部電極とを有する積層セラミック電子部品と、
実装面を有する基板本体と、前記基板本体の前記実装面上に形成されている第１，第２のランド電極とを有する配線基板とを備え、
前記配線基板の前記実装面上に、前記実装面と前記第２の主面が対向するように前記積層セラミック電子部品が実装されており、
前記第１の外部電極と前記第１のランド電極、並びに前記第２の外部電極と前記第２のランド電極とが、それぞれ、導電性接合材を介して電気的に接続されている積層セラミック電子部品の実装構造において、
前記配線基板の前記実装面上において、前記第１のランド電極及び前記第２のランド電極間にアース導体が形成されており、
前記積層セラミック電子部品の前記第２の主面と前記配線基板の前記実装面との間の距離をｄ１とし、前記第１，第２のランド電極の厚みをｔ１、前記アース導体の厚みをｔ２としたときに、ｔ１＜ｔ２≦ｄ１とされていることを特徴とする、積層セラミック電子部品の実装構造。
【請求項２】
複数の前記アース導体が形成されている、請求項１に記載の積層セラミック電子部品の実装構造。
【請求項３】
前記アース導体が、前記実装面上に形成された下地電極と、前記下地電極上に形成された導電性接着剤とからなる、請求項１または２に記載の積層セラミック電子部品の実装構造。
【請求項４】
前記下地電極が、前記第１，第２の電極ランドと同じ材料で、同じ厚みに形成されている、請求項３に記載の積層セラミック電子部品の実装構造。
【請求項５】
前記第１の内部電極が前記セラミック積層体の複数の側面のうちの第１の側面に引き出されており、前記第２の内部電極が、第１の側面とは反対側に位置している第２の側面に引き出されており、前記第１，第２の外部電極が、それぞれ、前記第１，第２の側面において、前記第１，第２の内部電極に電気的に接続されている、請求項１〜４のいずれか１項に記載の積層セラミック電子部品の実装構造。
【請求項６】
前記第１，第２の内部電極が、前記セラミック積層体内に埋設されており、前記第１の内部電極に電気的に接続され、かつ前記セラミック積層体の前記第２の主面の一部に至る第１の接続電極と、前記セラミック積層体内において前記第２の内部電極に電気的に接続されており、かつ前記セラミック積層体の第２の主面の一部に引き出されている第２の接続電極とをさらに備え、
前記第１，第２の外部電極が、前記第１，第２の接続電極に前記第２の主面上において電気的に接続されている、請求項１〜４のいずれか１項に記載の積層セラミック電子部品の実装構造。
【請求項１】
対向し合っている第１，第２の主面と、第１，第２の主面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体内において、前記第１，第２の主面に平行な方向に延びるように配置された第１，第２の内部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第１の内部電極に電気的に接続されている第１の外部電極と、前記セラミック積層体の前記第２の主面の一部を被覆するように前記セラミック積層体の外表面に形成されており、かつ前記第２の内部電極に電気的に接続されている第２の外部電極とを有する積層セラミック電子部品と、
実装面を有する基板本体と、前記基板本体の前記実装面上に形成されている第１，第２のランド電極とを有する配線基板とを備え、
前記配線基板の前記実装面上に、前記実装面と前記第２の主面が対向するように前記積層セラミック電子部品が実装されており、
前記第１の外部電極と前記第１のランド電極、並びに前記第２の外部電極と前記第２のランド電極とが、それぞれ、導電性接合材を介して電気的に接続されている積層セラミック電子部品の実装構造において、
前記配線基板の前記実装面上において、前記第１のランド電極及び前記第２のランド電極間にアース導体が形成されており、
前記積層セラミック電子部品の前記第２の主面と前記配線基板の前記実装面との間の距離をｄ１とし、前記第１，第２のランド電極の厚みをｔ１、前記アース導体の厚みをｔ２としたときに、ｔ１＜ｔ２≦ｄ１とされていることを特徴とする、積層セラミック電子部品の実装構造。
【請求項２】
複数の前記アース導体が形成されている、請求項１に記載の積層セラミック電子部品の実装構造。
【請求項３】
前記アース導体が、前記実装面上に形成された下地電極と、前記下地電極上に形成された導電性接着剤とからなる、請求項１または２に記載の積層セラミック電子部品の実装構造。
【請求項４】
前記下地電極が、前記第１，第２の電極ランドと同じ材料で、同じ厚みに形成されている、請求項３に記載の積層セラミック電子部品の実装構造。
【請求項５】
前記第１の内部電極が前記セラミック積層体の複数の側面のうちの第１の側面に引き出されており、前記第２の内部電極が、第１の側面とは反対側に位置している第２の側面に引き出されており、前記第１，第２の外部電極が、それぞれ、前記第１，第２の側面において、前記第１，第２の内部電極に電気的に接続されている、請求項１〜４のいずれか１項に記載の積層セラミック電子部品の実装構造。
【請求項６】
前記第１，第２の内部電極が、前記セラミック積層体内に埋設されており、前記第１の内部電極に電気的に接続され、かつ前記セラミック積層体の前記第２の主面の一部に至る第１の接続電極と、前記セラミック積層体内において前記第２の内部電極に電気的に接続されており、かつ前記セラミック積層体の第２の主面の一部に引き出されている第２の接続電極とをさらに備え、
前記第１，第２の外部電極が、前記第１，第２の接続電極に前記第２の主面上において電気的に接続されている、請求項１〜４のいずれか１項に記載の積層セラミック電子部品の実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−６０２１４（Ｐ２００８−６０２１４Ａ）
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願番号】特願２００６−２３３４１７（Ｐ２００６−２３３４１７）
【出願日】平成１８年８月３０日（２００６．８．３０）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願日】平成１８年８月３０日（２００６．８．３０）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]