表示装置及び表示装置の製造方法
【課題】カラーフィルタに限らず、他の配線等のズレ確認にも使用でき、且つ目視するだ
けで簡単にそのズレ量を検出することが可能なアライメント形成部を設けた表示装置を提
供すること。
【解決手段】本発明の表示装置１は、基板１０上に複数の薄膜材料が積層された構成を備
える表示装置において、前記基板１０上の所定位置にはアライメントマーク形成部２０が
設けられており、前記アライメントマーク形成部２０には所定形状に合わせて設けられた
目盛り２１と、前記複数の薄膜材料と同一材料からなる複数の前記所定形状のアライメン
トマーク２２と、が積層形成されている。
けで簡単にそのズレ量を検出することが可能なアライメント形成部を設けた表示装置を提
供すること。
【解決手段】本発明の表示装置１は、基板１０上に複数の薄膜材料が積層された構成を備
える表示装置において、前記基板１０上の所定位置にはアライメントマーク形成部２０が
設けられており、前記アライメントマーク形成部２０には所定形状に合わせて設けられた
目盛り２１と、前記複数の薄膜材料と同一材料からなる複数の前記所定形状のアライメン
トマーク２２と、が積層形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及び表示装置の製造方法に関するものである。更に詳しくは、測長す
ることなく単に顕微鏡等を用いて目視するだけで基板上に成膜された部材の位置ずれを確
認することが可能な、アライメントマーク形成部を有する表示装置及び表示装置の製造方
法に関するものである。
【背景技術】
【０００２】
近年急速に普及している薄型の表示装置、例えば液晶表示装置や有機ＥＬ素子を用いた
表示装置等においては、基板上に各種配線を形成し、この配線に所定の信号を入力するこ
とで任意の画像を表示するようになっている。これらの表示装置のうち、例えば液晶表示
装置は、表面に各種配線等が積層形成された一対の基板間に液晶を挟持して構成されてい
る。
【０００３】
このように表面に各種配線等が積層形成されている基板を用いる表示装置においては、
各種配線等の成膜が厳密に所定の位置に設けられているか否かを判別する必要がある。そ
こで、従来からこれらの配線等の位置決め精度を確認するための構成を有する表示装置が
考えられている（例えば下記特許文献１参照）。
【０００４】
例えば、下記特許文献１に開示された色ズレ量確認マーク付きカラーフィルターは、透
明基板の額縁部分に色ズレ量確認マークを形成し、この色ズレ量確認マークを測定するこ
とでカラーフィルターのズレを検出するものである。
【特許文献１】特開平１０−１１５７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に開示された発明によれば、単に色ズレ量確認マークを測定するカラー
フィルターのズレ量を知ることが可能である。しかしながら、このような方法では、実際
にカラーフィルターがどの程度ずれているかが判断し難い。また、この方法はカラーフィ
ルターが半透明であるために採用できる確認方法であって、他の基板、例えば駆動用配線
等のズレの検出には採用することができない。
【０００６】
加えて、特許文献１には、X・Y方向のパターンズレを確認するために、ＢＭで出来たバ
ーニヤが各方向に対応して、シート状の基板端部に配置されている構造が開示されている
。この構造により、シート状でのパターンズレを流動中に確認し、次工程への流出防止が
可能となる。しかしシート状の場合、表示装置の基板端部にバーニヤが配置されてないた
め、パネル完成状態での微細なパターンズレを確認することが困難である。そして、明確
なパターンズレは判断できるが、積層した状態のパターンズレを目視で即座に判断する事
は出来ない。そのため、特許文献１のように夫々のレイヤー毎にパターンズレを確認する
バーニヤでは、幾層にも重畳されて発生する複合系の微細なズレは確認できない。また、
バーニヤが表示装置に搭載されていない場合、パネル完成状態での点灯検査で、微細なパ
ターンズレが原因となるフリッカ・クロストーク・光漏れ等の不良が確認された際に、ど
のレイヤーのパターンズレで発生した不良なのか特定できない。そのため、別の解析でレ
イヤーを特定する必要があり、フィードバックに時間がかかる。以上のことから、特許文
献１の構造は、多層構造のパターンズレを確認するには不向きな構造である。
【０００７】
本発明は、上記課題を解決するためになされたものであって、本発明の目的は、カラー
フィルタに限らず、他の配線等のズレ確認にも使用でき、且つ目視するだけで簡単にその
ズレ量を検出することが可能なアライメント形成部を設けた表示装置を提供することであ
る。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本願の表示装置に係る発明は、基板上に複数の薄膜材料が
積層された構成を備える表示装置において、前記基板上の所定位置にはアライメントマー
ク形成部が設けられており、前記アライメントマーク形成部には所定形状に合わせて設け
られた目盛りと、前記複数の薄膜材料と同一材料からなる複数の前記所定形状のアライメ
ントマークと、が積層形成されていることを特徴とする。
【０００９】
上記表示装置によれば、基板上の所定位置に形成される薄膜材料の位置ズレを検出する
ためのアライメントマーク形成部を設け、このアライメントメーク形成部に目盛りとアラ
イメントマークを積層成膜する。これにより、このアライメントマーク形成部を顕微鏡等
で目視することにより、簡単に基板上の薄膜材料からなる各種配線等のズレ量を認識でき
、以って基板の不良品を簡単な方法で判別することが可能となる。また、目盛りを設けた
ことで別途測定器等を用いる異なるズレ量を検出できるので、不良品の判別を短時間で行
うことが可能となる。また、流動中に確認できなかった微細なパターンズレ等は、パネル
完成状態でアライメントマークを確認する事で、どのレイヤーがパターンズレを生じてい
たか容易に確認する事が可能となる。
【００１０】
また、上記発明において、前記目盛りは、積層された前記複数の薄膜材料のうちの最下
層に設けられた薄膜材料で形成されていると好ましい。
【００１１】
上記好ましい態様によれば、目盛りを薄膜材料のうちの１つで形成することにより、目
盛りを形成するために別途製造工程を追加する必要がなくなる。また、この目盛りは薄膜
材料のうちの最下層に位置するものと同一材料・同一工程で形成されることになるので、
この最下層に位置する薄膜材料に対する以降に成膜される薄膜材料のズレ量を認識するこ
とが可能となり、各種薄膜材料の相対的な位置ズレを認識することが可能となる。
【００１２】
また、上記発明において、前記複数のアライメントマークは、前記目盛りの長さよりも
短く、且つ前記目盛りの幅より細いと好ましい。
【００１３】
上記好ましい態様によれば、平面視で目盛りが常に目視できるよう、目盛りの幅及び長
さをアライメントマークの幅及び長さより長く設定することで、視認性が向上し、不良品
の判定が簡単に行えるようになる。
【００１４】
また、上記発明において、前記複数のアライメントマークは、下層に位置する前記アラ
イメントマークより上層に位置する前記アライメントマークの方が長さ及び幅の少なくと
も一方が小さく形成されていると好ましい。
【００１５】
上記好ましい態様によれば、複数のアライメントマークの幅、あるいは長さを異ならせ
ることで、積層形成されていても容易に各層に対するズレ量を検出できるようになる。
【００１６】
また、上記発明において、前記基板は、中心部が表示領域を形成するとともに前記表示
領域の外周囲が額縁領域を形成しており、前記アライメントマーク形成部は前記額縁領域
の隅部に形成されていると好ましい。
【００１７】
上記好ましい態様によれば、アライメントマークは表示領域外に形成しても何ら問題な
いので、表示品質を低下させることなく表示領域内に形成された各種配線等の成膜精度を
認識することができるようになる。
【００１８】
また、上記発明において、前記所定形状とは、十字状であると好ましい。
【００１９】
上記好ましい態様によれば、十字状のアライメントマークは最も縦方向及び横方向のズ
レ量を認識しやすいため、視認性が更に向上する。
【００２０】
本願の表示装置の製造方法に係る発明は、複数の薄膜材料が積層された基板を有する表
示装置を製造する方法であって、以下の（１）〜（２）に示す工程を含むことを特徴とす
る。
（１）前記複数の薄膜材料のうちの１つを前記基板上に成膜すると共に、前記基板上の所
定位置に設けられたアライメントマーク形成部に前記複数の薄膜材料のうちの１つと同一
材料からなる所定形状の目盛りを前記１つの薄膜材料と同時に形成する工程、
（２）前記複数の薄膜材料を前記基板上に順次成膜すると共に、前記アライメントマーク
形成部に前記薄膜材料と同一材料からなる前記所定形状のアライメントマークを前記複数
の薄膜材料と同時に順次形成する工程。
【００２１】
上記表示装置の製造方法の発明によれば、アライメントマーク形成部に、複数の薄膜材
料と同時に目盛り及びアライメントマークを成膜することで、上述した効果を得ることが
できるようになる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための表示装置及び表示装置の製造方法を例示するた
めの液晶表示装置であって、本発明をこの液晶表示装置に特定することを意図するもので
はなく、特許請求の範囲に含まれるその他の実施形態のもの、例えば有機ＥＬ素子を用い
た表示装置等にも等しく適応し得るものである。
【００２３】
また、以下に示す実施形態においては、ＴＮ(Twisted Nematic）モードあるいはＶＡ（
Vertical Alignment）モードで駆動する液晶表示装置について説明するが、他のモード、
例えばＩＰＳ（In-Plane Switching）モードあるいはＦＦＳ（Fringe Field Switching）
モード等であっても同様に適応可能である。なお、この明細書における説明のために用い
られた各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に比例して表示さ
れているものではない。
【００２４】
図１は本発明の一実施形態に係る液晶表示装置の平面図である。図２は図１の液晶表示
装置のアレイ基板の１サブ画素を拡大して示す拡大平面図である。図３は図２のIII−III
線で切断した断面図である。図４はアライメントマーク形成部に形成される各層を分解し
て示す分解斜視図である。図５はアライメントマーク形成部の拡大平面図である。図６は
図５のVI−VI線で切断した断面図である。図７はアライメントマーク形成部の変形例を示
す拡大平面図である。
【００２５】
本発明の一実施形態に係る液晶表示装置１は、図１に示すように、アレイ基板ＡＲ及び
カラーフィルタ基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるシール材２と、アレイ基板
ＡＲ、カラーフィルタ基板ＣＦ及びシール材２により囲まれた領域に封入された液晶層４
０（図３参照）と、から構成されたいわゆるＣＯＧ（Chip On Glass）型の液晶表示装置
である。この液晶表示装置１においては、シール材２により囲まれた領域が表示領域ＤＡ
を形成しており、この表示領域ＤＡの外側が額縁領域となっている。なお、図１には表示
領域ＤＡに当たる領域に格子状のハッチングが施されている。
【００２６】
アレイ基板ＡＲは、図１〜図３に示すように、矩形状のガラス基板からなる透明基板１
０の表面に液晶駆動用の各種配線等が形成されたものである。このアレイ基板ＡＲはカラ
ーフィルタ基板ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼り合わせた
際に外部に延在する延在部１０ａが形成されるようになっている。この延在部１０ａには
駆動信号を出力するＩＣチップあるいはＬＳＩ等からなるドライバＤｒと、後述するアラ
イメントマーク形成部２０が設けられている。
【００２７】
アレイ基板ＡＲの透明基板１０上の表示領域ＤＡ内には、図２に示すように、マトリク
ス状に複数本の走査線１１及び信号線１２が形成されており、この複数本の走査線１１及
び信号線１２は、表示領域ＤＡ外まで延出されて引回されてドライバＤｒに接続されてい
る。
【００２８】
更に、アレイ基板ＡＲの表示領域ＤＡ内には、図３に示すように、複数本の走査線１１
及び信号線１２に加えて、複数本の走査線１１間に設けられこの走査線１１と平行な複数
本の補助容量線１３と、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、及び半導体層１
５４からなるスイッチング素子としてのＴＦＴ（Thin Film Transistor）と、走査線１１
と信号線１２とで囲まれた領域を覆う画素電極１８と、が設けられている。なお、ＴＦＴ
の半導体層１５としてはポリシリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）
あるいはＬＴＰＳ（Low Temperature Poly Silicon）が通常用いられる。また、複数本の
走査線１１及び信号線１２により囲まれた領域が１画素領域（サブ画素）ＰＡを形成して
いる。
【００２９】
カラーフィルタ基板ＣＦは、図１及び図３に示すように、矩形状のガラス基板からなる
透明基板３０の表面に液晶駆動用の各種配線等が形成されたものである。詳しくは、アレ
イ基板ＡＲに形成された走査線１１及び信号線１２に合わせて格子状に形成されるととも
にアレイ基板ＡＲに形成されたＴＦＴ上を覆うように形成された遮光層３１と、各画素領
域ＰＡ１にそれぞれ形成された複数色、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各
色からなるカラーフィルタ層３２と、遮光層３１及びカラーフィルタ層３２とを覆う保護
膜３３とを備えている。なお、遮光層３１の形状は、上記のような格子状に必ずしも限定
されるものではなく、例えばストライプ状やＴＦＴ上を覆うだけの形状であってもよい。
【００３０】
加えて、この保護膜３３の表面には、アレイ基板ＡＲに設けられた画素電極１８との間
で電界を形成し液晶層４０を駆動するためのＩＴＯまたはＩＺＯからなる共通電極３４と
、この共通電極３４の表面を覆う配向膜３５と、が形成されている。共通電極３４は、カ
ラーフィルタ基板ＣＦの額縁部分に形成されたトランスファ電極Ｔ（図１参照）を介して
アレイ基板ＡＲ側に引回されており、ドライバＤｒに接続されている。なお、このカラー
フィルタ基板ＣＦ及び上述したアレイ基板ＡＲの外側表面には偏光板４１（図３参照）が
配設されている。
【００３１】
次に、図４〜図６を参照して液晶表示装置１に形成されるアライメントマーク形成部２
０の構成について詳細に説明する。なお、図５には、複数のアライメントマーク２２〜２
４のそれぞれに異なるハッチングを施して示している。また、本実施形態においては、ア
ライメントマーク形成部２０をアレイ基板ＡＲの表示領域ＤＡの外側の額縁領域の一隅部
（図１中における左下部分）に形成した例について説明するが、このアライメントマーク
形成部２０はアレイ基板ＡＲの額縁領域内であれば他の隅部に形成してもよく、またカラ
ーフィルタ基板ＣＦの額縁領域に同様のものを設けることも可能である。
【００３２】
アライメントマーク形成部２０には、図４及び図５に示すように、縦横に延びる十字状
の目盛り２１と、この目盛り２１上に積層形成された複数（本実施形態においては３つ）
のアライメントマーク２２〜２４と、が配設されている。このうち、目盛り２１は、主線
が縦横に延在した十字状をなし、この主線の側面から所定間隔をおいて複数本の従線が延
びた形状の薄膜部材により形成されている。
【００３３】
また、複数のアライメントマーク２２〜２４は、目盛り２１上に順に積層形成された十
字状の薄膜部材で形成されている。また、この複数のアライメントマーク２２〜２４は、
最も下層に形成されたアライメントマーク２２の幅Ｗ１及び長さＬ１に対して、他の２つ
のアライメントマーク２３、２４の幅Ｗ２、Ｗ３及び長さＬ２、Ｌ３が短く設定されてい
る。加えて、上記他の２つのアライメントマーク２３、２４は、下層に位置するアライメ
ントマーク２３の幅Ｗ２及び長さＬ２に対して、上層に位置するアライメントマーク２４
の幅Ｗ３及び長さＬ３が短く設定されている。更には、最も下層に形成されたアライメン
トマーク２２の幅Ｗ１及び長さＬ１は、目盛り２１の幅及び長さよりも短く設定されてい
る。なお、上記アライメントマーク２２〜２４において「幅」と規定したのはこれら十字
状のアライメントマーク２２〜２４の行方向（図５における横方向）に延在する部分の幅
であり、「長さ」と規定したのはこの行方向に延在する部分の長手方向の長さである。ま
た、アライメントマーク２２〜２４の列方向（図５における縦方向）に延在する部分の幅
及び長さは行方向に延在する部分と同様のものとする。
【００３４】
このように、複数のアライメントマーク２２〜２４がそれぞれ異なる幅及び長さに設定
されているので、このアライメントマーク２２〜２４の成膜時に正確な位置決めがなされ
ていれば、図６に示すように、これらのアライメントマーク２２〜２４の先端部は階段状
に配設されることになる。
【００３５】
なお、上記実施形態においては複数のアライメントマーク２２〜２４の幅Ｗ１〜Ｗ３及
び長さＬ１〜Ｌ３を、下層から上層に向かって段階的に短くしたものについて例示したが
、これに限らず、例えば図７に示すアライメントマーク形成部２０'のように、下層から
上層に向かってアライメントマーク２２'〜２４'の長さＬ１〜Ｌ３は段階的に短くし、幅
Ｗ１〜Ｗ３は段階的に長くしてもよい。すなわち、幅及び長さのうちの少なくとも一方を
段階的に短くすれば足りる。
【００３６】
次に、主に図２、図３及び図６を参照して、本実施形態に係る液晶表示装置１のアレイ
基板ＡＲの製造工程について説明を行う。
先ず、透明基板１０上に所定厚のアルミニウム、モリブデン、クロム、チタンあるいは
これらの合金からなる導電物質を成膜する。なお、前述した材料以外の材料でも可能であ
る。そして、周知のフォトリソグラフィ法を用いてパターニングすることによりその一部
をエッチング除去して、横方向に伸びる複数本の走査線１１と、これら複数本の走査線１
１間に位置する補助容量線１３と、走査線１１から延在するゲート電極Ｇと、補助容量線
１３の一部を拡幅して形成される補助容量電極１３ａと、を形成すると共に、アライメン
トマーク形成部２０に図４及び図５に示すような目盛り２１を形成する。なお、この目盛
り２１の形成は、上述の走査線１１、補助容量線１３、ゲート電極Ｇ及び補助容量電極１
３ａを形成する際にパターン形成に用いられるマスクパターンに予めこの目盛り２１に合
わせた構成を設けておけばよく、何ら製造工数を増加させることがない。
【００３７】
次に、前記工程によって走査線１１や補助容量線１３、及び目盛り２１等が形成された
透明基板１０上を覆うように公知のプラズマＣＶＤ法あるいはスパッタリング法等を用い
て所定厚のゲート絶縁膜１４が成膜される。このゲート絶縁膜１４としては窒化シリコン
（ＳｉＮＸ）、酸化シリコン（ＳｉＯ２）等からなる透明な無機絶縁材料が用いられる。
【００３８】
次に、ゲート絶縁膜１４上に半導体材料、例えばａ−Ｓｉを成膜する。そして、ゲート
電極Ｇを覆う部分と、目盛り２１上の一部を残してａ−Ｓｉ層をエッチング除去し、ＴＦ
Ｔの一部となる半導体層１５及び１層目のアライメントマーク２２を形成する。そして同
様の手法により、上述の工程で複数の層が形成された透明基板１０上に更に導電性物質を
成膜し、走査線１１に対して交差する方向に延びる複数本の信号線１２、この信号線１２
から延設され半導体層１５に接続されるソース電極Ｓ、補助容量電極１３ａ上を覆うとと
もに一端が半導体層１５に接続されるドレイン電極Ｄ、及び２層目のアライメントマーク
２３をパターニングする。これにより、透明基板１０の走査線１１と信号線１２との交差
部近傍にＴＦＴが形成されるとともに、１層目のアライメントマーク２２上に２層目のア
ライメントマークが重畳形成される。なお、これらのアライメントマーク２２、２３の形
成においても、上述の各種配線等を形成する際に用いるマスクパターンを変更するだけで
簡単に形成することができる。
【００３９】
さらにまた、これらの各種配線を覆うように表面の安定化のための透明な無機絶縁材料
、例えばＳｉＮＸあるいはＳｉＯ２からなるパッシベーション膜１６を成膜し、続いて、
アレイ基板ＡＲの表面を平坦化するための透明な感光性樹脂材料、例えばフォトレジスト
からなる層間膜１７が成膜される。この層間膜１７は、ＴＦＴが形成された透明基板１０
の表面にフォトレジスト等の感光性樹脂材料からなる膜を形成し、プリベークした後、公
知の露光装置を用いて露光すると共に現像処理して、表示領域ＤＡに層間膜１７を形成し
た後、光反応処理及びベーキング処理を行なう。このうち、光反応処理は、感光性樹脂膜
の透明性を向上させる目的でＵＶ光を照射して感光性官能基を光反応させる処理である。
また、ベーキング処理は、加熱処理を行うことにより、パターン形成された感光性樹脂を
焼成し、樹脂内の化学反応（主には架橋反応）によって化学的、物理的に安定な絶縁膜と
して基板上に形成する処理である。また、層間膜１７及びパッシベーション膜１６の補助
容量電極１３ａ上に位置する部分には、後述する画素電極１８とドレイン電極Ｄとを電気
的に接続するためのコンタクトホールＣＨが設けられる。このコンタクトホールＣＨは、
露光形成される層間膜１７の成膜プロセス時に層間膜１７に形成された穴の底部に露出し
たパッシベーション膜１６をエッチング除去することにより形成される。
【００４０】
そして、走査線１１及び信号線１２によって囲まれた１画素領域ＰＡとアライメントマ
ーク形成部２０に、例えばＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxid
e）からなる画素電極１９と、３層目のアライメントマーク２４を形成する。画素電極１
９は、好ましくはその外縁部が走査線１１及び信号線１２上に位置し、かつ隣接する画素
電極１９同士が非接続状態となるように設ける。最後に、上述の工程を経て複数層が形成
された基板上に配向膜１９を成膜し、配向膜１９の表面をラビング処理する。以上の工程
によりアレイ基板ＡＲが製造される。
【００４１】
以上の工程により順次形成される目盛り２１及びアライメントマーク２２〜２４は、と
もに液晶駆動用の各種配線と同時に形成される。また、その成膜は、液晶駆動用の各種配
線をフォトリソグラフィ法を用いてパターニングする際に使用されるマスクパターンに予
め目盛り２１及びアライメントマーク２２〜２４に対応する開口あるいは遮光部を形成す
ることで成膜するので、これら目盛り２１及びアライメントマーク２２〜２４は、必ず同
一工程で成膜される各種配線等に追従した位置に形成されることになる。すなわち、マス
クパターンに形成される開口あるいは遮光部を予めアライメントマーク形成部２０に正確
に位置合わせしておけば、各種配線のズレ量に伴って目盛り２１に対するアライメントマ
ーク２２〜２４の成膜位置もズレることになる。
【００４２】
したがって、このアレイ基板ＡＲ上の各種配線等のズレ量を検出する際には、このアラ
イメントマーク形成部２０を顕微鏡等を用いて目視することにより、簡単にズレの有無を
判別することができる。また、目盛り２１を走査線１１等と同時に形成したので、アライ
メントマーク形成部２０を目視した際、目盛り２１に対してアライメントマーク２２〜２
４の端部が何れの位置にあるか、そしてその位置が予め求めておいた許容値以内であるか
を何らの測長手段をも用いずに知ることができるため、不良品の判別を容易に行うことが
できるようになる。なお、この判別を行うタイミングとしては、各種配線等を全て成膜し
た後でも良いし、各アライメントマーク２２〜２４が成膜される毎に確認するようにして
も良い。
【００４３】
また、上述のアライメントマーク形成部を有する表示装置であれば、従来技術に比して
、流動中のシート状およびパネル完成状態でも、明確なパターンズレだけでなく微細なパ
ターンズレが一目で確認できるようになる。更に、アライメントマークを十字状とした場
合、全てのレイヤーが同じ十字状で積層されているため、レイヤー毎にパターン形状が異
なる表示領域内のパターンを確認するよりパターンズレを確認し易い。したがって、本発
明の表示装置に設けられたアライメントマーク形成部は、多層構造のパターンズレを確認
するのにも適しているため、カラーフィルタ基板のみならずアレイ基板にも汎用すること
ができる。
【００４４】
なお、本実施形態においては、目盛り２１及びアライメントマーク２２〜２４を走査線
１１、半導体層１５、信号線１２及び画素電極１９などの配線と同時に形成したものにつ
いて説明したが、位置決めが必要な部材の数に合わせてアライメントマークの数は任意に
変更することができる。具体的には、本実施形態の液晶表示装置１が半透過型の液晶表示
装置である場合には反射板の成膜に合わせてアライメントマークを形成するように変更す
ることができる。また、目盛り２１及びアライメントマーク２２〜２４は十字状に形成し
たが、他の形状であってもよい。
【図面の簡単な説明】
【００４５】
【図１】図１は本発明の一実施形態に係る液晶表示装置の平面図である。
【図２】図２は図１の液晶表示装置のアレイ基板の１サブ画素を拡大して示す拡大平面図である。
【図３】図３は図２のIII−III線で切断した断面図である。
【図４】図４はアライメントマーク形成部に形成される各層を分解して示す分解斜視図である。
【図５】図５はアライメントマーク形成部の拡大平面図である。
【図６】図６は図５のVI−VI線で切断した断面図である。
【図７】図７はアライメントマーク形成部の変形例を示す拡大平面図である。
【符号の説明】
【００４６】
１：（液晶）表示装置 ２：シール材 １０、３０：透明基板 １１：走査線 １２：信
号線 １３：補助容量線 １３ａ：補助容量電極 １４：ゲート絶縁膜 １５：半導体層
１６：パッシベーション膜 １７：層間膜 １８：画素電極 １９、３５：配向膜 ２
０：アライメントマーク形成部 ２１：目盛り ２２〜２４：アライメントマーク ３１
：遮光膜 ３２：カラーフィルタ層 ３３：保護膜 ３４：共通電極 ＡＲ：アレイ基板
ＣＦ：カラーフィルタ基板 ＣＨ：コンタクトホール Ｓ：ソース電極 Ｄ：ドレイン
電極 Ｇ：ゲート電極 ＤＡ：表示領域 ＰＡ：画素領域 Ｄｒ：ドライバ
【技術分野】
【０００１】
本発明は表示装置及び表示装置の製造方法に関するものである。更に詳しくは、測長す
ることなく単に顕微鏡等を用いて目視するだけで基板上に成膜された部材の位置ずれを確
認することが可能な、アライメントマーク形成部を有する表示装置及び表示装置の製造方
法に関するものである。
【背景技術】
【０００２】
近年急速に普及している薄型の表示装置、例えば液晶表示装置や有機ＥＬ素子を用いた
表示装置等においては、基板上に各種配線を形成し、この配線に所定の信号を入力するこ
とで任意の画像を表示するようになっている。これらの表示装置のうち、例えば液晶表示
装置は、表面に各種配線等が積層形成された一対の基板間に液晶を挟持して構成されてい
る。
【０００３】
このように表面に各種配線等が積層形成されている基板を用いる表示装置においては、
各種配線等の成膜が厳密に所定の位置に設けられているか否かを判別する必要がある。そ
こで、従来からこれらの配線等の位置決め精度を確認するための構成を有する表示装置が
考えられている（例えば下記特許文献１参照）。
【０００４】
例えば、下記特許文献１に開示された色ズレ量確認マーク付きカラーフィルターは、透
明基板の額縁部分に色ズレ量確認マークを形成し、この色ズレ量確認マークを測定するこ
とでカラーフィルターのズレを検出するものである。
【特許文献１】特開平１０−１１５７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に開示された発明によれば、単に色ズレ量確認マークを測定するカラー
フィルターのズレ量を知ることが可能である。しかしながら、このような方法では、実際
にカラーフィルターがどの程度ずれているかが判断し難い。また、この方法はカラーフィ
ルターが半透明であるために採用できる確認方法であって、他の基板、例えば駆動用配線
等のズレの検出には採用することができない。
【０００６】
加えて、特許文献１には、X・Y方向のパターンズレを確認するために、ＢＭで出来たバ
ーニヤが各方向に対応して、シート状の基板端部に配置されている構造が開示されている
。この構造により、シート状でのパターンズレを流動中に確認し、次工程への流出防止が
可能となる。しかしシート状の場合、表示装置の基板端部にバーニヤが配置されてないた
め、パネル完成状態での微細なパターンズレを確認することが困難である。そして、明確
なパターンズレは判断できるが、積層した状態のパターンズレを目視で即座に判断する事
は出来ない。そのため、特許文献１のように夫々のレイヤー毎にパターンズレを確認する
バーニヤでは、幾層にも重畳されて発生する複合系の微細なズレは確認できない。また、
バーニヤが表示装置に搭載されていない場合、パネル完成状態での点灯検査で、微細なパ
ターンズレが原因となるフリッカ・クロストーク・光漏れ等の不良が確認された際に、ど
のレイヤーのパターンズレで発生した不良なのか特定できない。そのため、別の解析でレ
イヤーを特定する必要があり、フィードバックに時間がかかる。以上のことから、特許文
献１の構造は、多層構造のパターンズレを確認するには不向きな構造である。
【０００７】
本発明は、上記課題を解決するためになされたものであって、本発明の目的は、カラー
フィルタに限らず、他の配線等のズレ確認にも使用でき、且つ目視するだけで簡単にその
ズレ量を検出することが可能なアライメント形成部を設けた表示装置を提供することであ
る。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本願の表示装置に係る発明は、基板上に複数の薄膜材料が
積層された構成を備える表示装置において、前記基板上の所定位置にはアライメントマー
ク形成部が設けられており、前記アライメントマーク形成部には所定形状に合わせて設け
られた目盛りと、前記複数の薄膜材料と同一材料からなる複数の前記所定形状のアライメ
ントマークと、が積層形成されていることを特徴とする。
【０００９】
上記表示装置によれば、基板上の所定位置に形成される薄膜材料の位置ズレを検出する
ためのアライメントマーク形成部を設け、このアライメントメーク形成部に目盛りとアラ
イメントマークを積層成膜する。これにより、このアライメントマーク形成部を顕微鏡等
で目視することにより、簡単に基板上の薄膜材料からなる各種配線等のズレ量を認識でき
、以って基板の不良品を簡単な方法で判別することが可能となる。また、目盛りを設けた
ことで別途測定器等を用いる異なるズレ量を検出できるので、不良品の判別を短時間で行
うことが可能となる。また、流動中に確認できなかった微細なパターンズレ等は、パネル
完成状態でアライメントマークを確認する事で、どのレイヤーがパターンズレを生じてい
たか容易に確認する事が可能となる。
【００１０】
また、上記発明において、前記目盛りは、積層された前記複数の薄膜材料のうちの最下
層に設けられた薄膜材料で形成されていると好ましい。
【００１１】
上記好ましい態様によれば、目盛りを薄膜材料のうちの１つで形成することにより、目
盛りを形成するために別途製造工程を追加する必要がなくなる。また、この目盛りは薄膜
材料のうちの最下層に位置するものと同一材料・同一工程で形成されることになるので、
この最下層に位置する薄膜材料に対する以降に成膜される薄膜材料のズレ量を認識するこ
とが可能となり、各種薄膜材料の相対的な位置ズレを認識することが可能となる。
【００１２】
また、上記発明において、前記複数のアライメントマークは、前記目盛りの長さよりも
短く、且つ前記目盛りの幅より細いと好ましい。
【００１３】
上記好ましい態様によれば、平面視で目盛りが常に目視できるよう、目盛りの幅及び長
さをアライメントマークの幅及び長さより長く設定することで、視認性が向上し、不良品
の判定が簡単に行えるようになる。
【００１４】
また、上記発明において、前記複数のアライメントマークは、下層に位置する前記アラ
イメントマークより上層に位置する前記アライメントマークの方が長さ及び幅の少なくと
も一方が小さく形成されていると好ましい。
【００１５】
上記好ましい態様によれば、複数のアライメントマークの幅、あるいは長さを異ならせ
ることで、積層形成されていても容易に各層に対するズレ量を検出できるようになる。
【００１６】
また、上記発明において、前記基板は、中心部が表示領域を形成するとともに前記表示
領域の外周囲が額縁領域を形成しており、前記アライメントマーク形成部は前記額縁領域
の隅部に形成されていると好ましい。
【００１７】
上記好ましい態様によれば、アライメントマークは表示領域外に形成しても何ら問題な
いので、表示品質を低下させることなく表示領域内に形成された各種配線等の成膜精度を
認識することができるようになる。
【００１８】
また、上記発明において、前記所定形状とは、十字状であると好ましい。
【００１９】
上記好ましい態様によれば、十字状のアライメントマークは最も縦方向及び横方向のズ
レ量を認識しやすいため、視認性が更に向上する。
【００２０】
本願の表示装置の製造方法に係る発明は、複数の薄膜材料が積層された基板を有する表
示装置を製造する方法であって、以下の（１）〜（２）に示す工程を含むことを特徴とす
る。
（１）前記複数の薄膜材料のうちの１つを前記基板上に成膜すると共に、前記基板上の所
定位置に設けられたアライメントマーク形成部に前記複数の薄膜材料のうちの１つと同一
材料からなる所定形状の目盛りを前記１つの薄膜材料と同時に形成する工程、
（２）前記複数の薄膜材料を前記基板上に順次成膜すると共に、前記アライメントマーク
形成部に前記薄膜材料と同一材料からなる前記所定形状のアライメントマークを前記複数
の薄膜材料と同時に順次形成する工程。
【００２１】
上記表示装置の製造方法の発明によれば、アライメントマーク形成部に、複数の薄膜材
料と同時に目盛り及びアライメントマークを成膜することで、上述した効果を得ることが
できるようになる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための表示装置及び表示装置の製造方法を例示するた
めの液晶表示装置であって、本発明をこの液晶表示装置に特定することを意図するもので
はなく、特許請求の範囲に含まれるその他の実施形態のもの、例えば有機ＥＬ素子を用い
た表示装置等にも等しく適応し得るものである。
【００２３】
また、以下に示す実施形態においては、ＴＮ(Twisted Nematic）モードあるいはＶＡ（
Vertical Alignment）モードで駆動する液晶表示装置について説明するが、他のモード、
例えばＩＰＳ（In-Plane Switching）モードあるいはＦＦＳ（Fringe Field Switching）
モード等であっても同様に適応可能である。なお、この明細書における説明のために用い
られた各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に比例して表示さ
れているものではない。
【００２４】
図１は本発明の一実施形態に係る液晶表示装置の平面図である。図２は図１の液晶表示
装置のアレイ基板の１サブ画素を拡大して示す拡大平面図である。図３は図２のIII−III
線で切断した断面図である。図４はアライメントマーク形成部に形成される各層を分解し
て示す分解斜視図である。図５はアライメントマーク形成部の拡大平面図である。図６は
図５のVI−VI線で切断した断面図である。図７はアライメントマーク形成部の変形例を示
す拡大平面図である。
【００２５】
本発明の一実施形態に係る液晶表示装置１は、図１に示すように、アレイ基板ＡＲ及び
カラーフィルタ基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるシール材２と、アレイ基板
ＡＲ、カラーフィルタ基板ＣＦ及びシール材２により囲まれた領域に封入された液晶層４
０（図３参照）と、から構成されたいわゆるＣＯＧ（Chip On Glass）型の液晶表示装置
である。この液晶表示装置１においては、シール材２により囲まれた領域が表示領域ＤＡ
を形成しており、この表示領域ＤＡの外側が額縁領域となっている。なお、図１には表示
領域ＤＡに当たる領域に格子状のハッチングが施されている。
【００２６】
アレイ基板ＡＲは、図１〜図３に示すように、矩形状のガラス基板からなる透明基板１
０の表面に液晶駆動用の各種配線等が形成されたものである。このアレイ基板ＡＲはカラ
ーフィルタ基板ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼り合わせた
際に外部に延在する延在部１０ａが形成されるようになっている。この延在部１０ａには
駆動信号を出力するＩＣチップあるいはＬＳＩ等からなるドライバＤｒと、後述するアラ
イメントマーク形成部２０が設けられている。
【００２７】
アレイ基板ＡＲの透明基板１０上の表示領域ＤＡ内には、図２に示すように、マトリク
ス状に複数本の走査線１１及び信号線１２が形成されており、この複数本の走査線１１及
び信号線１２は、表示領域ＤＡ外まで延出されて引回されてドライバＤｒに接続されてい
る。
【００２８】
更に、アレイ基板ＡＲの表示領域ＤＡ内には、図３に示すように、複数本の走査線１１
及び信号線１２に加えて、複数本の走査線１１間に設けられこの走査線１１と平行な複数
本の補助容量線１３と、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、及び半導体層１
５４からなるスイッチング素子としてのＴＦＴ（Thin Film Transistor）と、走査線１１
と信号線１２とで囲まれた領域を覆う画素電極１８と、が設けられている。なお、ＴＦＴ
の半導体層１５としてはポリシリコン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）
あるいはＬＴＰＳ（Low Temperature Poly Silicon）が通常用いられる。また、複数本の
走査線１１及び信号線１２により囲まれた領域が１画素領域（サブ画素）ＰＡを形成して
いる。
【００２９】
カラーフィルタ基板ＣＦは、図１及び図３に示すように、矩形状のガラス基板からなる
透明基板３０の表面に液晶駆動用の各種配線等が形成されたものである。詳しくは、アレ
イ基板ＡＲに形成された走査線１１及び信号線１２に合わせて格子状に形成されるととも
にアレイ基板ＡＲに形成されたＴＦＴ上を覆うように形成された遮光層３１と、各画素領
域ＰＡ１にそれぞれ形成された複数色、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各
色からなるカラーフィルタ層３２と、遮光層３１及びカラーフィルタ層３２とを覆う保護
膜３３とを備えている。なお、遮光層３１の形状は、上記のような格子状に必ずしも限定
されるものではなく、例えばストライプ状やＴＦＴ上を覆うだけの形状であってもよい。
【００３０】
加えて、この保護膜３３の表面には、アレイ基板ＡＲに設けられた画素電極１８との間
で電界を形成し液晶層４０を駆動するためのＩＴＯまたはＩＺＯからなる共通電極３４と
、この共通電極３４の表面を覆う配向膜３５と、が形成されている。共通電極３４は、カ
ラーフィルタ基板ＣＦの額縁部分に形成されたトランスファ電極Ｔ（図１参照）を介して
アレイ基板ＡＲ側に引回されており、ドライバＤｒに接続されている。なお、このカラー
フィルタ基板ＣＦ及び上述したアレイ基板ＡＲの外側表面には偏光板４１（図３参照）が
配設されている。
【００３１】
次に、図４〜図６を参照して液晶表示装置１に形成されるアライメントマーク形成部２
０の構成について詳細に説明する。なお、図５には、複数のアライメントマーク２２〜２
４のそれぞれに異なるハッチングを施して示している。また、本実施形態においては、ア
ライメントマーク形成部２０をアレイ基板ＡＲの表示領域ＤＡの外側の額縁領域の一隅部
（図１中における左下部分）に形成した例について説明するが、このアライメントマーク
形成部２０はアレイ基板ＡＲの額縁領域内であれば他の隅部に形成してもよく、またカラ
ーフィルタ基板ＣＦの額縁領域に同様のものを設けることも可能である。
【００３２】
アライメントマーク形成部２０には、図４及び図５に示すように、縦横に延びる十字状
の目盛り２１と、この目盛り２１上に積層形成された複数（本実施形態においては３つ）
のアライメントマーク２２〜２４と、が配設されている。このうち、目盛り２１は、主線
が縦横に延在した十字状をなし、この主線の側面から所定間隔をおいて複数本の従線が延
びた形状の薄膜部材により形成されている。
【００３３】
また、複数のアライメントマーク２２〜２４は、目盛り２１上に順に積層形成された十
字状の薄膜部材で形成されている。また、この複数のアライメントマーク２２〜２４は、
最も下層に形成されたアライメントマーク２２の幅Ｗ１及び長さＬ１に対して、他の２つ
のアライメントマーク２３、２４の幅Ｗ２、Ｗ３及び長さＬ２、Ｌ３が短く設定されてい
る。加えて、上記他の２つのアライメントマーク２３、２４は、下層に位置するアライメ
ントマーク２３の幅Ｗ２及び長さＬ２に対して、上層に位置するアライメントマーク２４
の幅Ｗ３及び長さＬ３が短く設定されている。更には、最も下層に形成されたアライメン
トマーク２２の幅Ｗ１及び長さＬ１は、目盛り２１の幅及び長さよりも短く設定されてい
る。なお、上記アライメントマーク２２〜２４において「幅」と規定したのはこれら十字
状のアライメントマーク２２〜２４の行方向（図５における横方向）に延在する部分の幅
であり、「長さ」と規定したのはこの行方向に延在する部分の長手方向の長さである。ま
た、アライメントマーク２２〜２４の列方向（図５における縦方向）に延在する部分の幅
及び長さは行方向に延在する部分と同様のものとする。
【００３４】
このように、複数のアライメントマーク２２〜２４がそれぞれ異なる幅及び長さに設定
されているので、このアライメントマーク２２〜２４の成膜時に正確な位置決めがなされ
ていれば、図６に示すように、これらのアライメントマーク２２〜２４の先端部は階段状
に配設されることになる。
【００３５】
なお、上記実施形態においては複数のアライメントマーク２２〜２４の幅Ｗ１〜Ｗ３及
び長さＬ１〜Ｌ３を、下層から上層に向かって段階的に短くしたものについて例示したが
、これに限らず、例えば図７に示すアライメントマーク形成部２０'のように、下層から
上層に向かってアライメントマーク２２'〜２４'の長さＬ１〜Ｌ３は段階的に短くし、幅
Ｗ１〜Ｗ３は段階的に長くしてもよい。すなわち、幅及び長さのうちの少なくとも一方を
段階的に短くすれば足りる。
【００３６】
次に、主に図２、図３及び図６を参照して、本実施形態に係る液晶表示装置１のアレイ
基板ＡＲの製造工程について説明を行う。
先ず、透明基板１０上に所定厚のアルミニウム、モリブデン、クロム、チタンあるいは
これらの合金からなる導電物質を成膜する。なお、前述した材料以外の材料でも可能であ
る。そして、周知のフォトリソグラフィ法を用いてパターニングすることによりその一部
をエッチング除去して、横方向に伸びる複数本の走査線１１と、これら複数本の走査線１
１間に位置する補助容量線１３と、走査線１１から延在するゲート電極Ｇと、補助容量線
１３の一部を拡幅して形成される補助容量電極１３ａと、を形成すると共に、アライメン
トマーク形成部２０に図４及び図５に示すような目盛り２１を形成する。なお、この目盛
り２１の形成は、上述の走査線１１、補助容量線１３、ゲート電極Ｇ及び補助容量電極１
３ａを形成する際にパターン形成に用いられるマスクパターンに予めこの目盛り２１に合
わせた構成を設けておけばよく、何ら製造工数を増加させることがない。
【００３７】
次に、前記工程によって走査線１１や補助容量線１３、及び目盛り２１等が形成された
透明基板１０上を覆うように公知のプラズマＣＶＤ法あるいはスパッタリング法等を用い
て所定厚のゲート絶縁膜１４が成膜される。このゲート絶縁膜１４としては窒化シリコン
（ＳｉＮＸ）、酸化シリコン（ＳｉＯ２）等からなる透明な無機絶縁材料が用いられる。
【００３８】
次に、ゲート絶縁膜１４上に半導体材料、例えばａ−Ｓｉを成膜する。そして、ゲート
電極Ｇを覆う部分と、目盛り２１上の一部を残してａ−Ｓｉ層をエッチング除去し、ＴＦ
Ｔの一部となる半導体層１５及び１層目のアライメントマーク２２を形成する。そして同
様の手法により、上述の工程で複数の層が形成された透明基板１０上に更に導電性物質を
成膜し、走査線１１に対して交差する方向に延びる複数本の信号線１２、この信号線１２
から延設され半導体層１５に接続されるソース電極Ｓ、補助容量電極１３ａ上を覆うとと
もに一端が半導体層１５に接続されるドレイン電極Ｄ、及び２層目のアライメントマーク
２３をパターニングする。これにより、透明基板１０の走査線１１と信号線１２との交差
部近傍にＴＦＴが形成されるとともに、１層目のアライメントマーク２２上に２層目のア
ライメントマークが重畳形成される。なお、これらのアライメントマーク２２、２３の形
成においても、上述の各種配線等を形成する際に用いるマスクパターンを変更するだけで
簡単に形成することができる。
【００３９】
さらにまた、これらの各種配線を覆うように表面の安定化のための透明な無機絶縁材料
、例えばＳｉＮＸあるいはＳｉＯ２からなるパッシベーション膜１６を成膜し、続いて、
アレイ基板ＡＲの表面を平坦化するための透明な感光性樹脂材料、例えばフォトレジスト
からなる層間膜１７が成膜される。この層間膜１７は、ＴＦＴが形成された透明基板１０
の表面にフォトレジスト等の感光性樹脂材料からなる膜を形成し、プリベークした後、公
知の露光装置を用いて露光すると共に現像処理して、表示領域ＤＡに層間膜１７を形成し
た後、光反応処理及びベーキング処理を行なう。このうち、光反応処理は、感光性樹脂膜
の透明性を向上させる目的でＵＶ光を照射して感光性官能基を光反応させる処理である。
また、ベーキング処理は、加熱処理を行うことにより、パターン形成された感光性樹脂を
焼成し、樹脂内の化学反応（主には架橋反応）によって化学的、物理的に安定な絶縁膜と
して基板上に形成する処理である。また、層間膜１７及びパッシベーション膜１６の補助
容量電極１３ａ上に位置する部分には、後述する画素電極１８とドレイン電極Ｄとを電気
的に接続するためのコンタクトホールＣＨが設けられる。このコンタクトホールＣＨは、
露光形成される層間膜１７の成膜プロセス時に層間膜１７に形成された穴の底部に露出し
たパッシベーション膜１６をエッチング除去することにより形成される。
【００４０】
そして、走査線１１及び信号線１２によって囲まれた１画素領域ＰＡとアライメントマ
ーク形成部２０に、例えばＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxid
e）からなる画素電極１９と、３層目のアライメントマーク２４を形成する。画素電極１
９は、好ましくはその外縁部が走査線１１及び信号線１２上に位置し、かつ隣接する画素
電極１９同士が非接続状態となるように設ける。最後に、上述の工程を経て複数層が形成
された基板上に配向膜１９を成膜し、配向膜１９の表面をラビング処理する。以上の工程
によりアレイ基板ＡＲが製造される。
【００４１】
以上の工程により順次形成される目盛り２１及びアライメントマーク２２〜２４は、と
もに液晶駆動用の各種配線と同時に形成される。また、その成膜は、液晶駆動用の各種配
線をフォトリソグラフィ法を用いてパターニングする際に使用されるマスクパターンに予
め目盛り２１及びアライメントマーク２２〜２４に対応する開口あるいは遮光部を形成す
ることで成膜するので、これら目盛り２１及びアライメントマーク２２〜２４は、必ず同
一工程で成膜される各種配線等に追従した位置に形成されることになる。すなわち、マス
クパターンに形成される開口あるいは遮光部を予めアライメントマーク形成部２０に正確
に位置合わせしておけば、各種配線のズレ量に伴って目盛り２１に対するアライメントマ
ーク２２〜２４の成膜位置もズレることになる。
【００４２】
したがって、このアレイ基板ＡＲ上の各種配線等のズレ量を検出する際には、このアラ
イメントマーク形成部２０を顕微鏡等を用いて目視することにより、簡単にズレの有無を
判別することができる。また、目盛り２１を走査線１１等と同時に形成したので、アライ
メントマーク形成部２０を目視した際、目盛り２１に対してアライメントマーク２２〜２
４の端部が何れの位置にあるか、そしてその位置が予め求めておいた許容値以内であるか
を何らの測長手段をも用いずに知ることができるため、不良品の判別を容易に行うことが
できるようになる。なお、この判別を行うタイミングとしては、各種配線等を全て成膜し
た後でも良いし、各アライメントマーク２２〜２４が成膜される毎に確認するようにして
も良い。
【００４３】
また、上述のアライメントマーク形成部を有する表示装置であれば、従来技術に比して
、流動中のシート状およびパネル完成状態でも、明確なパターンズレだけでなく微細なパ
ターンズレが一目で確認できるようになる。更に、アライメントマークを十字状とした場
合、全てのレイヤーが同じ十字状で積層されているため、レイヤー毎にパターン形状が異
なる表示領域内のパターンを確認するよりパターンズレを確認し易い。したがって、本発
明の表示装置に設けられたアライメントマーク形成部は、多層構造のパターンズレを確認
するのにも適しているため、カラーフィルタ基板のみならずアレイ基板にも汎用すること
ができる。
【００４４】
なお、本実施形態においては、目盛り２１及びアライメントマーク２２〜２４を走査線
１１、半導体層１５、信号線１２及び画素電極１９などの配線と同時に形成したものにつ
いて説明したが、位置決めが必要な部材の数に合わせてアライメントマークの数は任意に
変更することができる。具体的には、本実施形態の液晶表示装置１が半透過型の液晶表示
装置である場合には反射板の成膜に合わせてアライメントマークを形成するように変更す
ることができる。また、目盛り２１及びアライメントマーク２２〜２４は十字状に形成し
たが、他の形状であってもよい。
【図面の簡単な説明】
【００４５】
【図１】図１は本発明の一実施形態に係る液晶表示装置の平面図である。
【図２】図２は図１の液晶表示装置のアレイ基板の１サブ画素を拡大して示す拡大平面図である。
【図３】図３は図２のIII−III線で切断した断面図である。
【図４】図４はアライメントマーク形成部に形成される各層を分解して示す分解斜視図である。
【図５】図５はアライメントマーク形成部の拡大平面図である。
【図６】図６は図５のVI−VI線で切断した断面図である。
【図７】図７はアライメントマーク形成部の変形例を示す拡大平面図である。
【符号の説明】
【００４６】
１：（液晶）表示装置 ２：シール材 １０、３０：透明基板 １１：走査線 １２：信
号線 １３：補助容量線 １３ａ：補助容量電極 １４：ゲート絶縁膜 １５：半導体層
１６：パッシベーション膜 １７：層間膜 １８：画素電極 １９、３５：配向膜 ２
０：アライメントマーク形成部 ２１：目盛り ２２〜２４：アライメントマーク ３１
：遮光膜 ３２：カラーフィルタ層 ３３：保護膜 ３４：共通電極 ＡＲ：アレイ基板
ＣＦ：カラーフィルタ基板 ＣＨ：コンタクトホール Ｓ：ソース電極 Ｄ：ドレイン
電極 Ｇ：ゲート電極 ＤＡ：表示領域 ＰＡ：画素領域 Ｄｒ：ドライバ
【特許請求の範囲】
【請求項１】
基板上に複数の薄膜材料が積層された構成を備える表示装置において、前記基板上の所
定位置にはアライメントマーク形成部が設けられており、前記アライメントマーク形成部
には所定形状に合わせて設けられた目盛りと、前記複数の薄膜材料と同一材料からなる複
数の前記所定形状のアライメントマークと、が積層形成されていることを特徴とする表示
装置。
【請求項２】
前記目盛りは、積層された前記複数の薄膜材料のうちの最下層に設けられた薄膜材料で
形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数のアライメントマークは、前記目盛りの長さよりも短く、且つ前記目盛りの幅
より細いことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数のアライメントマークは、下層に位置する前記アライメントマークより上層に
位置する前記アライメントマークの方が長さ及び幅の少なくとも一方が小さく形成されて
いることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記基板は、中心部が表示領域を形成するとともに前記表示領域の外周囲が額縁領域を
形成しており、前記アライメントマーク形成部は前記額縁領域の隅部に形成されているこ
とを特徴とする請求項１に記載の表示装置。
【請求項６】
前記所定形状とは、十字状であることを特徴とする請求項１に記載の表示装置。
【請求項７】
複数の薄膜材料が積層された基板を有する表示装置を製造する方法であって、以下の（
１）〜（２）に示す工程を含むことを特徴とする表示装置の製造方法。
（１）前記複数の薄膜材料のうちの１つを前記基板上に成膜すると共に、前記基板上の所
定位置に設けられたアライメントマーク形成部に前記複数の薄膜材料のうちの１つと同一
材料からなる所定形状の目盛りを前記１つの薄膜材料と同時に形成する工程、
（２）前記複数の薄膜材料を前記基板上に順次成膜すると共に、前記アライメントマーク
形成部に前記薄膜材料と同一材料からなる前記所定形状のアライメントマークを前記複数
の薄膜材料と同時に順次形成する工程。
【請求項１】
基板上に複数の薄膜材料が積層された構成を備える表示装置において、前記基板上の所
定位置にはアライメントマーク形成部が設けられており、前記アライメントマーク形成部
には所定形状に合わせて設けられた目盛りと、前記複数の薄膜材料と同一材料からなる複
数の前記所定形状のアライメントマークと、が積層形成されていることを特徴とする表示
装置。
【請求項２】
前記目盛りは、積層された前記複数の薄膜材料のうちの最下層に設けられた薄膜材料で
形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数のアライメントマークは、前記目盛りの長さよりも短く、且つ前記目盛りの幅
より細いことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数のアライメントマークは、下層に位置する前記アライメントマークより上層に
位置する前記アライメントマークの方が長さ及び幅の少なくとも一方が小さく形成されて
いることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記基板は、中心部が表示領域を形成するとともに前記表示領域の外周囲が額縁領域を
形成しており、前記アライメントマーク形成部は前記額縁領域の隅部に形成されているこ
とを特徴とする請求項１に記載の表示装置。
【請求項６】
前記所定形状とは、十字状であることを特徴とする請求項１に記載の表示装置。
【請求項７】
複数の薄膜材料が積層された基板を有する表示装置を製造する方法であって、以下の（
１）〜（２）に示す工程を含むことを特徴とする表示装置の製造方法。
（１）前記複数の薄膜材料のうちの１つを前記基板上に成膜すると共に、前記基板上の所
定位置に設けられたアライメントマーク形成部に前記複数の薄膜材料のうちの１つと同一
材料からなる所定形状の目盛りを前記１つの薄膜材料と同時に形成する工程、
（２）前記複数の薄膜材料を前記基板上に順次成膜すると共に、前記アライメントマーク
形成部に前記薄膜材料と同一材料からなる前記所定形状のアライメントマークを前記複数
の薄膜材料と同時に順次形成する工程。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−１９２６６７（Ｐ２００９−１９２６６７Ａ）
【公開日】平成２１年８月２７日（２００９．８．２７）
【国際特許分類】
【出願番号】特願２００８−３１４２１（Ｐ２００８−３１４２１）
【出願日】平成２０年２月１３日（２００８．２．１３）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２１年８月２７日（２００９．８．２７）
【国際特許分類】
【出願日】平成２０年２月１３日（２００８．２．１３）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]