表示装置及び電子機器
【課題】表示装置の消費電力を低減する。
【解決手段】制御回路(ディスプレイコントローラ)において、ディスプレイに既に入力された第1の信号と第1の信号の次に入力される第2の信号を比較し、最適なディスプレイ制御方法を選択し、制御信号、画像データをディスプレイに入力しまたは停止する。
【解決手段】制御回路(ディスプレイコントローラ)において、ディスプレイに既に入力された第1の信号と第1の信号の次に入力される第2の信号を比較し、最適なディスプレイ制御方法を選択し、制御信号、画像データをディスプレイに入力しまたは停止する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は消費電力を低減できる表示装置の制御方法及びその表示装置に関する。特に、有機エレクトロルミネッセンス(EL)素子等の自発光素子を用い、制御回路(コントローラ)を備えたアクティブマトリクス型表示装置に関する。
【背景技術】
【0002】
発光素子を画素毎に配置し、それらの発光素子の発光を制御することによって、画像の表示を行う従来の表示装置について以下に説明する。
【0003】
ここで本明細書中では、発光素子は、電界が生じると発光する有機化合物層を、陽極及び陰極で挟んだ構造を有する素子(EL素子)を示すものとして説明を行うが、この構造に限定されない。
【0004】
また、本明細書中において、発光素子とは、一重項励起子から基底状態に遷移する際の発光(蛍光)を利用するものと、三重項励起子から基底状態に遷移する際の発光(燐光)を利用するものの両方を示すものとして説明を行う。
【0005】
有機化合物層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。発光素子は、基本的に、陽極/発光層/陰極の順に積み重ねた構造で示されるが、この他に、陽極/正孔注入層/発光層/電子注入層/陰極の順に積み重ねた構造や、陽極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/陰極の順に積み重ねた構造などがある。
【0006】
表示装置の画素部における各画素に、薄膜トランジスタ(以下、TFTと表記する)が配置されている。ここでは、画素毎に2つのTFTを配置し、各画素の発光素子の発光を制御する手法について説明する。
【0007】
図8に、表示装置の画素部の構成を示す。画素部2700には、ソース信号線S1〜Sx、ゲート信号線G1〜Gy、電源供給線V1〜Vxが配置され、x(xは自然数)列y(yは自然数)行の画素が配置されている。各画素2705は、スイッチング用TFT2701と、駆動用TFT2702と、保持容量2703と、発光素子2704をそれぞれ有している。
【0008】
画素は、ソース信号線S1〜Sxのうちの1本Sと、ゲート信号線G1〜Gyのうちの1本Gと、電源供給線V1〜Vxのうちの1本Vと、スイッチング用TFT2701と、駆動用TFT2702と、保持容量2703と、発光素子2704とによって構成されている。
【0009】
スイッチング用TFT2701のゲート電極は、ゲート信号線Gに接続され、スイッチング用TFT2701のソース領域とドレイン領域は、一方はソース信号線Sに接続され、もう一方は、駆動用TFT2702のゲート電極もしくは、保持容量2703の一方の電極に接続されている。駆動用TFT2702のソース領域とドレイン領域は、一方は、電源供給線Vに接続され、もう一方は、発光素子2704の陽極もしくは陰極に接続されている。保持容量2703の2つの電極のうち、駆動用TFT2702及びスイッチング用TFT2701に接続されていない側は、電源供給線Vに接続されている。
【0010】
ここで本明細書中では、駆動用TFT2702のソース領域もしくはドレイン領域が、発光素子2704の陽極と接続されている場合、発光素子2704の陽極を画素電極と呼び、陰極を対向電極と呼ぶ。一方、駆動用TFT2702のソース領域もしくはドレイン領域が、発光素子2704の陰極と接続されている場合、発光素子2704の陰極を画素電極と呼び、陽極を対向電極と呼ぶ。
【0011】
また、電源供給線Vに与えられる電位を電源電位といい、対向電極に与えられる電位を対向電位と呼ぶことにする。
【0012】
スイッチング用TFT2701及び駆動用TFT2702は、pチャネル型TFTでもnチャネル型TFTでも構わないが、発光素子2704の画素電極が陽極の場合、駆動用TFT2702は、pチャネル型TFTが望ましく、スイッチング用TFT2701は、nチャネル型TFTが望ましい。一方、画素電極が、陰極の場合、駆動用TFT2702は、nチャネル型TFTが望ましく、スイッチング用TFT2701は、pチャネル型TFTが望ましい。
【0013】
上記構成の画素において、画像を表示する際の動作を以下に説明する。
【0014】
ゲート信号線Gに信号が入力されて、スイッチング用TFT2701のゲート電極の電位が変化し、ゲート電圧が変化する。こうして導通状態となったスイッチング用TFT2701のソース・ドレイン間を介して、ソース信号線Sより駆動用TFT2702のゲート電極に信号が入力される。また、保持容量2703に信号が保持される。駆動用TFT2702のゲート電極に入力された信号によって、駆動用TFT2702のゲート電圧が変化し、ソース・ドレイン間が導通状態となる。電源供給線Vの電位が、駆動用TFT2702を介して、発光素子2704の画素電極に与えられる。こうして、発光素子2704は発光する。
【0015】
このような構成の画素において、階調を表現する手法について説明する。階調の表現の方法には、大きくわけて、アナログ方式とデジタル方式とがある。アナログ方式と比べて、デジタル方式は、TFTのばらつきに強い点で有利である。ここでは、デジタル方式の階調表現方法に注目する。デジタル方式の階調表現方法として、時間階調方式が挙げられる。時間階調方式の駆動方式について、以下に詳しく説明する。
【0016】
この方式の駆動方法では、表示装置の各画素が発光する期間を制御することによって、階調を表現する手法である。1画像を表示する期間を1フレーム期間とすると、1フレーム期間は、複数のサブフレーム期間に分割される。
【0017】
サブフレーム期間毎に、点灯もしくは非点灯とし、つまり、各画素の発光素子を発光させる、またはさせないかによって、1フレーム期間あたりに発光素子が発光する期間を制御し、各画素の階調が表現される。
【0018】
この時間階調方式の駆動方法について、図9のタイミングチャートを用いて詳しく説明する。なお、図9においては、4ビットのデジタル映像信号を用いて階調を表現する場合の例を示す。なお、画素及び画素部の構成としては、図8に示したものを参照する。ここで、対向電位は、外部電源(図示せず)によって、電源供給線V1〜Vxの電位(電源電位)と同じ程度の電位か、電源供給線V1〜Vxの電位との間に、発光素子2704が発光する程度の電位差かを有するように切り換えることができる。
【0019】
1フレーム期間Fは、複数のサブフレーム期間SF1〜SF4に分割される。第1のサブフレーム期間SF1において、はじめにゲート信号線G1が選択され、ゲート信号線G1にゲート電極が接続されたスイッチング用TFT2701を有する画素においてそれぞれ、ソース信号線S1〜Sxからデジタル映像信号が入力される。この入力されたデジタル映像信号によって、各画素の駆動用TFT2702は、オンの状態もしくはオフの状態となる。
【0020】
ここで本明細書中では、TFTがオンの状態とは、そのゲート電圧によって、ソース・ドレイン間が導通状態であることを示すとする。また、TFTがオフの状態とは、そのゲート電圧によって、ソース・ドレイン間が、非道通状態であることを示すとする。
【0021】
このとき、発光素子2704の対向電位は、電源供給線V1〜Vxの電位(電源電位)とほぼ等しく設定されているので、駆動用TFT2702がオンの状態となった画素においても発光素子2704は発光しない。全てのゲート信号線G1〜Gyについて以上の動作を繰り返し、書き込み期間Ta1が終了する。なお、第1のサブフレーム期間SF1の書き込み期間をTa1と呼ぶ。一般に第j(jは自然数)のサブフレーム期間の書き込み期間をTajと呼ぶことにする。
【0022】
書き込み期間Ta1が終了すると対向電位が、電源電位との間に発光素子2704が発光する程度の電位差を有するように変化する。こうして表示期間Ts1が始まる。なお、第1のサブフレーム期間SF1の表示期間をTs1と呼ぶ。一般に第j(jは自然数)のサブフレーム期間の表示期間をTsjと呼ぶことにする。表示期間Ts1において、各画素の発光素子2704は、入力された信号に応じて、発光もしくは非発光の状態となる。
【0023】
上記動作を全てのサブフレーム期間SF1〜SF4について繰り返し、1フレーム期間F1が終了する。ここで、サブフレーム期間SF1〜SF4の表示期間Ts1〜Ts4の長さを適宜設定し、1フレーム期間Fあたりで、発光素子2704が発光したサブフレーム期間の表示期間の累計によって階調を表現する。つまり、1フレーム期間中の点灯時間の総和をもって階調を表現する。
【0024】
一般に、nビットのデジタルビデオ信号を入力して、2n階調を表現する手法について説明する。このとき、例えば、1フレーム期間をn個(n≧2)のサブフレーム期間SF1〜SFnに分割し、各サブフレーム期間SF1〜SFnの表示期間Ts1〜Tsnの長さの比が、Ts1:Ts2:・・・:Tsn−1:Tsn=20:2‐1:・・・:2‐n+2:2‐n+1となるように設定する。なお、書き込み期間Ta1〜Tanの長さは同じである。
【0025】
1フレーム期間中に発光素子2704において、発光状態が選択された表示期間Tsの総和を求めることによって、そのフレーム期間におけるその画素の階調が決まる。例えば、n=8のとき、全部の表示期間で画素が発光した場合の輝度を100%とすると、Ts8とTs7において画素が発光した場合には1%の輝度が表現でき、Ts6とTs4とTs1を選択した場合には60%の輝度が表現できる。
【0026】
このような時間階調で表示するためには時間階調用に信号を変換する回路が必要である。従来用いられている制御回路(コントローラ)の概略図は特許文献1の図2に示され、特許文献1の図2に示す制御回路はデータを記憶するメモリAおよびメモリB、データを読み取り、メモリへの書き込みを行う論理回路(W−LOGIC)、メモリからの読み取りを行い、出力を行う論理回路(R−LOGIC)から構成される。
【0027】
図5に従来の制御回路のタイムチャートを示す。W−LOGICに入力されたデジタルデータを時間階調方式に合わせたデータにするために、メモリAおよびメモリBを使って、交互にデータの書き込み及び読み取りを行う。
【0028】
R−LOGICがメモリAに記憶された信号の読み出しを行うと、同時にメモリBにW−LOGICを介して次のフレーム期間に対応するデジタルビデオ信号が入力され、記憶され始める。
【0029】
このように、制御回路は、それぞれ1フレーム期間分ずつのデジタルビデオ信号を記憶することができるメモリA及びメモリBを有し、このメモリAとメモリBとを交互に用いて、デジタルビデオ信号をサンプリングする。
【0030】
このとき、従来の方法ではメモリAまたはメモリBに書き込んだ後、再び読み取り信号が来るまでWait(待機)状態に置かれる。また、メモリAおよびメモリBの書き込みと読み取りの機能変換はより時間のかかる読み取り側にタイミングを合わせて行う(図5)。
【特許文献1】特開2004−163919号公報
【発明の開示】
【発明が解決しようとする課題】
【0031】
従来は、画像データの値に関係なく、制御回路からディスプレイに表示データとして入力されていた。このため表示する画像データの入力が同じ場合であってもディスプレイに入力され、制御回路のバッファ部や、ディスプレイ信号のラッチ、シフトレジスタ部は、常に同じ駆動をしていた。
【0032】
よって、表示データの値から制御信号を見た場合、必要でない動作があった。制御信号の最適化が行なわれていない為である。その結果として不必要な電力を消費してしまう課題があった。
【課題を解決するための手段】
【0033】
制御回路(ディスプレイコントローラ)においてディスプレイにすでに入力された第1の信号と次に入力する第2の信号を比較し最適なディスプレイ制御方法を選択し、制御信号、画像データをディスプレイに入力しまたは停止する。
【0034】
第1および第2の信号比較の結果、ディスプレイ内に入力されたN行目(Nは自然数)の画像データとN+1行目の画像データが一致した場合は、すでにディスプレイにラッチされた画像データを画素に書込み、新たに制御回路(ディスプレイコントローラ)からの画像データ入力を行わない。また、ディスプレイも画像データをラッチしない。この動作によって制御回路(ディスプレイコントローラ)のバッファの駆動数を減らし、またディスプレイ内の第1の画像データラッチ1段目、画像データのシフトレジスタ、1行分の画像データをラッチする第2の画像データラッチ2段目、の動作を止め消費電力を少なくする事が出来る。
【0035】
1フレームが必要とする階調数より、階調数を表現するのに最低限必要なサブフレームを選択して制御回路(ディスプレイコントローラ)からディスプレイの制御をおこなう。
【発明の効果】
【0036】
表示装置において、本発明の制御回路を用いる事により、表示装置の消費電力を減らす効果があり、また同時に制御回路(ディスプレイコントローラ)のバッファ部の動作が減り、電力消費を減らす効果がある。
【発明を実施するための最良の形態】
【0037】
図1に、本発明の表示装置の一例をブロック図で示す。
【0038】
ディスプレイ102は、ソース信号線駆動回路103、ゲート信号線駆動回路107及び画素部108から構成されている。 またソース信号線駆動回路103は、シフトレジスタ104、ラッチ1段目(1段目のラッチ回路)105、ラッチ2段目(2段目のラッチ回路)106から構成されている。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような回路構成に限定するものではない。 画像データ、ソースクロック信号S_CLK、ソーススタート信号S_SP、ゲートクロック信号G_CLK、ゲートスタート信号G_SPの信号は、制御回路(ディスプレイコントローラ)から出力される。 なお、図1において制御回路(ディスプレイコントローラ)はディスプレイに含まれていないが、ディスプレイ内部に含まれていてもよい。
【0039】
ディスプレイ102の回路動作は、初めにソースクロック信号S_CLKに同期して制御回路(ディスプレイコントローラ)101によって画像処理された信号である画像データがシフトレジスタに入力される。シフトレジスタ104は、制御回路(ディスプレイコントローラ)101から出力されたソーススタート信号S_SPによってシフトを繰り返し始め一行分のデータを蓄える。蓄えた一行分のデータはラッチ1段目に反映される。
【0040】
次に、シフトレジスタ104の最後尾から出力される信号によってラッチ1段目の1行分データがラッチ2段目に格納される。ラッチ2段目の1行分データは、制御回路(ディスプレイコントローラ)101から出力されるS_SP信号によって画素部108に反映される。
【0041】
画素部108は、制御回路(ディスプレイコントローラ)101から出力されるゲートクロック信号G_CLKに同期して行を選択し、行選択はゲートスタート信号G_SPによって開始する。
【0042】
図2に、本発明の制御回路(ディスプレイコントローラ)の一例をブロック図で示す。
【0043】
制御回路(ディスプレイコントローラ)201は、メモリA202、メモリB203、画像データの読込手段204、メモリセレクタ205、画像データの受信手段206、画像データ処理手段207、シフトレジスタ208、ラッチ1段目(1段目のラッチ回路)209、ラッチ2段目(2段目のラッチ回路)210、ラッチデータの比較手段211、比較結果をもとにディスプレイに入力する信号を決める手段212から構成されている。
【0044】
また、制御回路(ディスプレイコントローラ)201に入力される画像データはCPU214から出力される。
【0045】
制御回路(ディスプレイコントローラ)201の動作を説明する。CPU214から画像データを画像データの受信手段206が受信する。受信した画像データは、画像データの処理に加えてメモリA又はメモリBにデータを書き込む手段207にて処理される。このとき画像データの処理及びメモリにデータを書き込む手段207用と画像処理されたデータの読込手段204用のメモリA202及びメモリB203は、メモリセレクタ205によって書き込み用及び読込用の役目を決定される。
【0046】
画像処理されたデータの読込手段204よりシフトレジスタ208にデータが入力され、一行分のデータが格納されるまでシフトしていく。シフトされた一行分のデータは、ラッチ1段目にわたされ、ラッチ1段目にデータが格納されると同時にラッチ1段目の1行分のデータをラッチ2段目210に引き渡す。
【0047】
次にラッチ1段目209とラッチ2段目210のデータ比較を手段211によって行う。比較データは、ディスプレイに入力する信号を決める手段212に渡され、手段212は比較データによってディスプレイ213に入力される信号を決定する。
【0048】
このときラッチ1段目とラッチ2段目のデータを比較する手段211による比較結果が同じ場合は、ソーススタート信号S_SPを止め、画像データをHigh(または、Low)に固定する。これによりソース信号駆動回路103のシフトレジスタ104が受信する動作、一行分のデータを格納するためにシフトするシフトレジスタ104の動作、シフトレジスタ104の一行分データをラッチ1段目に反映する動作及びラッチ1段目をラッチ2段目にデータを引き渡す動作を停止させる。また、すでにラッチ2段目106に格納された1行分の画像データを画素部108の選択された行に書き込む。このようにして動作を停止させることにより、消費電力を減らすことができる。
【0049】
一方、比較結果が異なる場合、S_SP信号及び読み出した画像データがディスプレイ213に入力される。
【0050】
図3は、本発明の制御回路(ディスプレイコントローラ)からディスプレイに入力される信号S_SP及び画像データについて判定することを示す図であり、ある任意のN行目(Nは自然数)よりN+5行目までの6行分の画像データを表している。
【0051】
N行目とN+1行目の書き込む画像データが同じ場合、外部から入力される画像データをラッチ回路に入力させないようにして、1段目のラッチ回路の動作を停止させる。また、N+1行目の書き込みは、N行目と同じなので、2段目のラッチ回路のデータを画素に書き込む。
【0052】
図3によると、N行目とN+1行目及びN+3行目とN+4行目の画像データが一致している。よってN+1行目とN+3行目の行を書き込む時は、行の書込開始信号であるS_SP信号を入力しない。S_SP信号の停止により、図1に示すソース信号線駆動回路103のシフトレジスタ104、ラッチ1段目、ラッチ2段目の動作が停止する。
また、N+2行目、N+3行目及びN+5行目は、前行と画像データが異なるのでS_SP信号が入力され、シフトレジスタ104、ラッチ1段目、ラッチ2段目、及びラッチ2段目の画像データを画素部108に書き込む動作を行う。
【0053】
図4は、制御回路(ディスプレイコントローラ)からディスプレイに入力される制御信号、及び画像データの波形を示している。N行、N+1行、N+2行、N+3行、N+4行、N+5行は図3に示す行に対応している。
【0054】
本発明は、EL表示装置、液晶表示装置、背面投影型表示装置(リアプロジェクター)、及びPDP(プラズマディスプレイ)の線順次による描画時に効果がある。なお、ラッチ1段目とラッチ2段目の比較を行うことからデジタル方式が好ましいが、アナログ方式及びデジタル方式に限定するものではない。
【実施例1】
【0055】
本実施例では、有機EL(OLED)素子を用いた表示用パネルに出力する制御回路の構成の一例を、図6を用いて説明する。
【0056】
制御回路601には18ビット(6ビット×RGB)のVideo_Data(画像データ)と制御信号が入力される。Video_Dataが入力されてからディスプレイ608に出力するまでの動作を説明する。
【0057】
各行の読み込みの制御はVCLK(周期68.6μs)で行なわれる。まずSYNC信号が入力される事でVideo_Dataの入力が始まる。SYNC信号が入力された後一定期間のオフ期間を経てW−LOGIC604にVideo_Dataの入力が始まる。VCLK半周期につき1行分のVideo_Dataが読み取られる。220行分の入力が終わると一定期間のオフ期間を経て再びSYNC信号が入力されVideo_Dataが入力される。全面の入力周期は16.6698ms(VCLK243周期分、1秒間に60周期)である。
【0058】
一行内の各ブロックへの読み込みの制御はHCLK(周期400ns)で行なわれる。Video_EnableがHighの期間中Video_Dataを読み出す。1行分、すなわち176ブロック分のデータを読み終わると一定期間のオフ期間(Video_EnableがLow)を経て次の行のVideo_Dataを読み出す。これを220行分繰り返すことで一画面分のデータとなる。
【0059】
一方、制御回路601にはメモリA606およびメモリB607が接続され、SYNC信号が入力毎にRAM_SELECTの値を反転させる。
【0060】
制御回路からの信号RAM_SELECTによってどちらのメモリに書き込む、また読み取るかを決定する。
【0061】
制御回路には6×16×3=288個のフリップフロップによって構成され、各フリップフロップはある点での一色分のデータ(6ビット)を格納する事ができる。データはHCLKによって順次隣のフリップフロップに移動され、16ブロック分のデータが揃うと288個のレジスタに格納され、RAM_SELECTによって決められたメモリに書き込まれる。
【0062】
パネル608の表示は時間階調で行うために、メモリA606またはメモリB607に書き込まれたデータはパネル出力用に並び替えを行い、順次パネル608に出力される。R−LOGIC603はパネル出力用に並び替えられた全面分のデータをメモリA606またはメモリB607内から読み込み、パネル608に出力する。W−LOGIC602は、パネル出力用に並び替えられた全面分のデータをメモリA606またはメモリB607に書き込む。
【0063】
パネル608に表示する際には、ビデオ信号データは4(アドレス)×RGB(3色)=12ビット単位で取り扱う。G1_CK、G2_CK、G1_CKB、G2_CKBはそれぞれ周期12μsのクロックである。G1_CK、G1_CKBが立ちあがる、または立ち下がるタイミングでビデオ信号データが入力される行が移動する。
【0064】
G1_SPが立ち下がってからから2周期(24μs)後に上の行から順に書き込みが行なわれる。220行分書き込みが終わると一画面分の表示となるが、次の画面の表示の前に書き込みを遅らせるために4周期(48μs)分のダミーサイクルが入る。また、必要によって書き込みの消去を行うときにはG2_SPを立ちあげる。
【0065】
S_CK、S_CKBは周期200nsのクロックである。S_CK、S_CKBが立ちあがる、または立ち下がるタイミングでVideo_Dataが入力されるブロックが移動する。G1_CLKが立ち上がるもしくは立ち下がってから4周期(800ns)後にS_LATがHighになって電荷の保持を行い、続いてS_SPがHighからLowになるときにビデオ信号データの入力が始まる。入力は4アドレス毎に行うので、44回繰り返す事で1行分の書き込みが終了する。
【0066】
W−LOGIC602とR−LOGIC603の動作は発振子609からのPLL(位相同期回路、Phase Locked Loop)610を通したクロックを入力することによって行っている。また、メモリA606及びメモリB607への書き込み及び読み取りのタイミングは、制御回路内のロジック(TOP)611を通したクロックの立ちあがり及び立ち下がりを使用している。
【0067】
W−LOGIC602及びR−LOGIC603は公知のLSIを用いても良いし、FPGAを用いることもできる。
【0068】
本明細書に開示する発明は、W−LOGIC602とR−LOGIC603とTOP611およびメモリA606とメモリB607、そしてメモリを選択するSelector604と605とに用いられている。
【実施例2】
【0069】
本実施例においては、実施例1を用いた制御回路による有機EL(OLED)素子を用いた表示装置の一例を図7に示す。
【0070】
表示装置はパネル(基板)700、制御回路701、ソース信号線駆動回路702、ゲート信号線駆動回路703及び704、表示部705、メモリ(SRAM)706、FPC707とコネクタ708よりなる。表示装置の各回路701〜704及びメモリ706はパネル700上に形成もしくはパネル外部から接続される。
【0071】
動作の説明を行う。FPC707からコネクタ708を通して送られたデータ及び制御信号は制御回路701に入力され、メモリ706でデータを出力用に並び替えられて再び制御回路701に送られる。制御回路701はデータ及び表示に用いる信号をソース信号線駆動回路702、ゲート信号線駆動回路703、704に送り、OLED素子を用いた表示部705で表示を行う。
【0072】
ソース信号線駆動回路702およびゲート信号線駆動回路703、704は公知のものを用いる事ができる。また、回路の構成によってはゲート信号線駆動回路は一つでもよい。
【0073】
本明細書に開示する発明は、制御回路701に用いられる。
【実施例3】
【0074】
本実施例においては、実施例1を用いた制御回路によるOLED素子を用いた表示装置のうち、実施例2とは異なる一例を図12に示す。
【0075】
表示装置900は、制御回路901、ソース信号線駆動回路902、ゲート信号線駆動回路903及び904、表示部905、メモリ906、FPC907よりなるとコネクタ908よりなる。表示装置の各回路901〜904はパネル900上に形成もしくはパネルの外部から接続される。
【0076】
動作の説明を行う。FPC907からコネクタ908を通して送られたデータ及び制御信号は制御回路901に入力されたのちに、データをFPC907内のメモリ906に戻してデータを出力用に並べ替えられ、再び制御回路901に送られる。制御回路901はデータ及び表示に用いる信号をソース信号線駆動回路902、ゲート信号線駆動回路903、904に送り、OLED素子を用いた表示部905で表示を行う。
【0077】
実施例2との違いは、メモリ906がFPC907内に組み込まれている点である。この事により、表示装置の小型化を図ることができる。
【0078】
実施例2と同様、ソース信号線駆動回路902、およびゲート信号線駆動回路903、904は公知のものを用いる事ができる。また、回路の構成によってはゲート信号線駆動回路は一つでもよい。
【0079】
本明細書に開示する発明は、制御回路901に用いられる。
【実施例4】
【0080】
本実施例においては、実施例1乃至3とは異なる構成によるOLED素子を用いたディスプレイに出力する制御回路の構成の一例を図10を用いて説明する。
【0081】
時間階調表示はアナログ表示に比較して、必然的に動作周波数が高くなる。一般に高画質を得るためには、擬似輪郭の発生を抑える必要があり、そのためにはサブフレームを10以上にする必要がある。そのため、動作周波数も10倍以上にしなければならない。
【0082】
このような動作周波数で駆動を行うためには使用するSRAMも高速動作が必要であり、高速用のSRAM−ICを使用する必要がある。
【0083】
ところが、高速用のSRAMは保持時の消費電力が大きく、モバイル機器には適していない。また、低消費電力のSRAMを使用するためには周波数をもっと下げる必要がある。
【0084】
図10に示すように、デジタル映像信号をSRAM1703、SRAM1704に書き込みをする前にデータをシリアルからパラレルに変更する、シリアル−パラレル変換回路1702を構成し、その後でスイッチ1706を介して書き込みを行う。なお、図10において、1705はディスプレイ、1707はスイッチを示す。
【0085】
このような対策をとることによって、呼び出し時も低周波数でパラレルな呼び出しが可能となるため、低消費電力SRAMが低周波数で使用でき、モバイル機器の電力を下げる事ができる。
【実施例5】
【0086】
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図12に示す。
【0087】
図11(A)は液晶ディスプレイもしくはOLEDディスプレイであり、筐体1001、支持台1002、表示部1003などによって構成されている。本発明は表示部1003を有する表示装置の駆動回路に適用が可能である。
【0088】
図11(B)はビデオカメラであり、本体1011、表示部1012、音声入力1013、操作スイッチ1014、操作スイッチ1015、バッテリー1016、受像部1017などによって構成されている。本発明は表示部1017を有する表示装置の駆動回路に適用が可能である。
【0089】
図11(C)はノート型のパーソナルコンピュータであり、本体1021、筐体1022、表示部1023、キーボード1024などによって構成されている。本発明は表示部1023を有する表示装置の駆動回路に適用が可能である。
【0090】
図11(D)は携帯情報端末であり、本体1031、表示部1032、操作ボタン1033、外部インターフェイス1034などによって構成されている。本発明は表示部1032を有する表示装置の駆動回路に適用が可能である。
【0091】
図11(E)は音響再生装置、具体的には車載用のオーディオ装置であり、本体1041、表示部1042、操作スイッチ1043、1044などによって構成されている。本発明は表示部1042を有する表示装置の駆動回路に適用が可能である。また、今回は車載用オーディオ装置を例に上げたが、携帯型もしくは家庭用オーディオ装置に用いても良い。
【0092】
図11(F)はデジタルカメラであり、本体1051、表示部(A)1052、接眼部1053、操作スイッチ1054、表示部(B)1055、バッテリー1056などによって構成されている。本発明は表示部(A)1052および表示部(B)1055を有する表示装置の駆動回路に適用が可能である。
【0093】
図11(G)は携帯電話機であり、本体1061、音声出力部1062、音声入力部1063、表示部1064、操作スイッチ1065、アンテナ1066などによって構成されている。本発明は表示部1064を有する表示装置の駆動回路に適用が可能である。
【0094】
これらの電子機器に使われる表示装置はガラス基板だけでなく耐熱性のプラスチック基板を用いることもできる。それによってより一層の軽量化を図ることができる。
【0095】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【0096】
本実施例は、本明細書に記載の実施形態及び実施例1乃至4と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【0097】
【図1】本発明の表示装置のブロック図を示す図。
【図2】本発明の表示装置のブロック図を示す図。
【図3】本発明の画像データの判定フローを示す図。
【図4】本発明のディスプレイ入力信号を示す図。
【図5】動作のタイムチャートを示す図。
【図6】本発明を用いた実施例を示す図。
【図7】本発明を用いた表示装置の一例を示す図。
【図8】マトリクス状に配置された画素の回路図。
【図9】動作のタイムチャートを示す図。
【図10】本発明を用いた表示装置の一例を示す図。
【図11】本発明を用いた電子機器の例を示す図。
【図12】本発明を用いた表示装置の一例を示す図。
【技術分野】
【0001】
本発明は消費電力を低減できる表示装置の制御方法及びその表示装置に関する。特に、有機エレクトロルミネッセンス(EL)素子等の自発光素子を用い、制御回路(コントローラ)を備えたアクティブマトリクス型表示装置に関する。
【背景技術】
【0002】
発光素子を画素毎に配置し、それらの発光素子の発光を制御することによって、画像の表示を行う従来の表示装置について以下に説明する。
【0003】
ここで本明細書中では、発光素子は、電界が生じると発光する有機化合物層を、陽極及び陰極で挟んだ構造を有する素子(EL素子)を示すものとして説明を行うが、この構造に限定されない。
【0004】
また、本明細書中において、発光素子とは、一重項励起子から基底状態に遷移する際の発光(蛍光)を利用するものと、三重項励起子から基底状態に遷移する際の発光(燐光)を利用するものの両方を示すものとして説明を行う。
【0005】
有機化合物層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。発光素子は、基本的に、陽極/発光層/陰極の順に積み重ねた構造で示されるが、この他に、陽極/正孔注入層/発光層/電子注入層/陰極の順に積み重ねた構造や、陽極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/陰極の順に積み重ねた構造などがある。
【0006】
表示装置の画素部における各画素に、薄膜トランジスタ(以下、TFTと表記する)が配置されている。ここでは、画素毎に2つのTFTを配置し、各画素の発光素子の発光を制御する手法について説明する。
【0007】
図8に、表示装置の画素部の構成を示す。画素部2700には、ソース信号線S1〜Sx、ゲート信号線G1〜Gy、電源供給線V1〜Vxが配置され、x(xは自然数)列y(yは自然数)行の画素が配置されている。各画素2705は、スイッチング用TFT2701と、駆動用TFT2702と、保持容量2703と、発光素子2704をそれぞれ有している。
【0008】
画素は、ソース信号線S1〜Sxのうちの1本Sと、ゲート信号線G1〜Gyのうちの1本Gと、電源供給線V1〜Vxのうちの1本Vと、スイッチング用TFT2701と、駆動用TFT2702と、保持容量2703と、発光素子2704とによって構成されている。
【0009】
スイッチング用TFT2701のゲート電極は、ゲート信号線Gに接続され、スイッチング用TFT2701のソース領域とドレイン領域は、一方はソース信号線Sに接続され、もう一方は、駆動用TFT2702のゲート電極もしくは、保持容量2703の一方の電極に接続されている。駆動用TFT2702のソース領域とドレイン領域は、一方は、電源供給線Vに接続され、もう一方は、発光素子2704の陽極もしくは陰極に接続されている。保持容量2703の2つの電極のうち、駆動用TFT2702及びスイッチング用TFT2701に接続されていない側は、電源供給線Vに接続されている。
【0010】
ここで本明細書中では、駆動用TFT2702のソース領域もしくはドレイン領域が、発光素子2704の陽極と接続されている場合、発光素子2704の陽極を画素電極と呼び、陰極を対向電極と呼ぶ。一方、駆動用TFT2702のソース領域もしくはドレイン領域が、発光素子2704の陰極と接続されている場合、発光素子2704の陰極を画素電極と呼び、陽極を対向電極と呼ぶ。
【0011】
また、電源供給線Vに与えられる電位を電源電位といい、対向電極に与えられる電位を対向電位と呼ぶことにする。
【0012】
スイッチング用TFT2701及び駆動用TFT2702は、pチャネル型TFTでもnチャネル型TFTでも構わないが、発光素子2704の画素電極が陽極の場合、駆動用TFT2702は、pチャネル型TFTが望ましく、スイッチング用TFT2701は、nチャネル型TFTが望ましい。一方、画素電極が、陰極の場合、駆動用TFT2702は、nチャネル型TFTが望ましく、スイッチング用TFT2701は、pチャネル型TFTが望ましい。
【0013】
上記構成の画素において、画像を表示する際の動作を以下に説明する。
【0014】
ゲート信号線Gに信号が入力されて、スイッチング用TFT2701のゲート電極の電位が変化し、ゲート電圧が変化する。こうして導通状態となったスイッチング用TFT2701のソース・ドレイン間を介して、ソース信号線Sより駆動用TFT2702のゲート電極に信号が入力される。また、保持容量2703に信号が保持される。駆動用TFT2702のゲート電極に入力された信号によって、駆動用TFT2702のゲート電圧が変化し、ソース・ドレイン間が導通状態となる。電源供給線Vの電位が、駆動用TFT2702を介して、発光素子2704の画素電極に与えられる。こうして、発光素子2704は発光する。
【0015】
このような構成の画素において、階調を表現する手法について説明する。階調の表現の方法には、大きくわけて、アナログ方式とデジタル方式とがある。アナログ方式と比べて、デジタル方式は、TFTのばらつきに強い点で有利である。ここでは、デジタル方式の階調表現方法に注目する。デジタル方式の階調表現方法として、時間階調方式が挙げられる。時間階調方式の駆動方式について、以下に詳しく説明する。
【0016】
この方式の駆動方法では、表示装置の各画素が発光する期間を制御することによって、階調を表現する手法である。1画像を表示する期間を1フレーム期間とすると、1フレーム期間は、複数のサブフレーム期間に分割される。
【0017】
サブフレーム期間毎に、点灯もしくは非点灯とし、つまり、各画素の発光素子を発光させる、またはさせないかによって、1フレーム期間あたりに発光素子が発光する期間を制御し、各画素の階調が表現される。
【0018】
この時間階調方式の駆動方法について、図9のタイミングチャートを用いて詳しく説明する。なお、図9においては、4ビットのデジタル映像信号を用いて階調を表現する場合の例を示す。なお、画素及び画素部の構成としては、図8に示したものを参照する。ここで、対向電位は、外部電源(図示せず)によって、電源供給線V1〜Vxの電位(電源電位)と同じ程度の電位か、電源供給線V1〜Vxの電位との間に、発光素子2704が発光する程度の電位差かを有するように切り換えることができる。
【0019】
1フレーム期間Fは、複数のサブフレーム期間SF1〜SF4に分割される。第1のサブフレーム期間SF1において、はじめにゲート信号線G1が選択され、ゲート信号線G1にゲート電極が接続されたスイッチング用TFT2701を有する画素においてそれぞれ、ソース信号線S1〜Sxからデジタル映像信号が入力される。この入力されたデジタル映像信号によって、各画素の駆動用TFT2702は、オンの状態もしくはオフの状態となる。
【0020】
ここで本明細書中では、TFTがオンの状態とは、そのゲート電圧によって、ソース・ドレイン間が導通状態であることを示すとする。また、TFTがオフの状態とは、そのゲート電圧によって、ソース・ドレイン間が、非道通状態であることを示すとする。
【0021】
このとき、発光素子2704の対向電位は、電源供給線V1〜Vxの電位(電源電位)とほぼ等しく設定されているので、駆動用TFT2702がオンの状態となった画素においても発光素子2704は発光しない。全てのゲート信号線G1〜Gyについて以上の動作を繰り返し、書き込み期間Ta1が終了する。なお、第1のサブフレーム期間SF1の書き込み期間をTa1と呼ぶ。一般に第j(jは自然数)のサブフレーム期間の書き込み期間をTajと呼ぶことにする。
【0022】
書き込み期間Ta1が終了すると対向電位が、電源電位との間に発光素子2704が発光する程度の電位差を有するように変化する。こうして表示期間Ts1が始まる。なお、第1のサブフレーム期間SF1の表示期間をTs1と呼ぶ。一般に第j(jは自然数)のサブフレーム期間の表示期間をTsjと呼ぶことにする。表示期間Ts1において、各画素の発光素子2704は、入力された信号に応じて、発光もしくは非発光の状態となる。
【0023】
上記動作を全てのサブフレーム期間SF1〜SF4について繰り返し、1フレーム期間F1が終了する。ここで、サブフレーム期間SF1〜SF4の表示期間Ts1〜Ts4の長さを適宜設定し、1フレーム期間Fあたりで、発光素子2704が発光したサブフレーム期間の表示期間の累計によって階調を表現する。つまり、1フレーム期間中の点灯時間の総和をもって階調を表現する。
【0024】
一般に、nビットのデジタルビデオ信号を入力して、2n階調を表現する手法について説明する。このとき、例えば、1フレーム期間をn個(n≧2)のサブフレーム期間SF1〜SFnに分割し、各サブフレーム期間SF1〜SFnの表示期間Ts1〜Tsnの長さの比が、Ts1:Ts2:・・・:Tsn−1:Tsn=20:2‐1:・・・:2‐n+2:2‐n+1となるように設定する。なお、書き込み期間Ta1〜Tanの長さは同じである。
【0025】
1フレーム期間中に発光素子2704において、発光状態が選択された表示期間Tsの総和を求めることによって、そのフレーム期間におけるその画素の階調が決まる。例えば、n=8のとき、全部の表示期間で画素が発光した場合の輝度を100%とすると、Ts8とTs7において画素が発光した場合には1%の輝度が表現でき、Ts6とTs4とTs1を選択した場合には60%の輝度が表現できる。
【0026】
このような時間階調で表示するためには時間階調用に信号を変換する回路が必要である。従来用いられている制御回路(コントローラ)の概略図は特許文献1の図2に示され、特許文献1の図2に示す制御回路はデータを記憶するメモリAおよびメモリB、データを読み取り、メモリへの書き込みを行う論理回路(W−LOGIC)、メモリからの読み取りを行い、出力を行う論理回路(R−LOGIC)から構成される。
【0027】
図5に従来の制御回路のタイムチャートを示す。W−LOGICに入力されたデジタルデータを時間階調方式に合わせたデータにするために、メモリAおよびメモリBを使って、交互にデータの書き込み及び読み取りを行う。
【0028】
R−LOGICがメモリAに記憶された信号の読み出しを行うと、同時にメモリBにW−LOGICを介して次のフレーム期間に対応するデジタルビデオ信号が入力され、記憶され始める。
【0029】
このように、制御回路は、それぞれ1フレーム期間分ずつのデジタルビデオ信号を記憶することができるメモリA及びメモリBを有し、このメモリAとメモリBとを交互に用いて、デジタルビデオ信号をサンプリングする。
【0030】
このとき、従来の方法ではメモリAまたはメモリBに書き込んだ後、再び読み取り信号が来るまでWait(待機)状態に置かれる。また、メモリAおよびメモリBの書き込みと読み取りの機能変換はより時間のかかる読み取り側にタイミングを合わせて行う(図5)。
【特許文献1】特開2004−163919号公報
【発明の開示】
【発明が解決しようとする課題】
【0031】
従来は、画像データの値に関係なく、制御回路からディスプレイに表示データとして入力されていた。このため表示する画像データの入力が同じ場合であってもディスプレイに入力され、制御回路のバッファ部や、ディスプレイ信号のラッチ、シフトレジスタ部は、常に同じ駆動をしていた。
【0032】
よって、表示データの値から制御信号を見た場合、必要でない動作があった。制御信号の最適化が行なわれていない為である。その結果として不必要な電力を消費してしまう課題があった。
【課題を解決するための手段】
【0033】
制御回路(ディスプレイコントローラ)においてディスプレイにすでに入力された第1の信号と次に入力する第2の信号を比較し最適なディスプレイ制御方法を選択し、制御信号、画像データをディスプレイに入力しまたは停止する。
【0034】
第1および第2の信号比較の結果、ディスプレイ内に入力されたN行目(Nは自然数)の画像データとN+1行目の画像データが一致した場合は、すでにディスプレイにラッチされた画像データを画素に書込み、新たに制御回路(ディスプレイコントローラ)からの画像データ入力を行わない。また、ディスプレイも画像データをラッチしない。この動作によって制御回路(ディスプレイコントローラ)のバッファの駆動数を減らし、またディスプレイ内の第1の画像データラッチ1段目、画像データのシフトレジスタ、1行分の画像データをラッチする第2の画像データラッチ2段目、の動作を止め消費電力を少なくする事が出来る。
【0035】
1フレームが必要とする階調数より、階調数を表現するのに最低限必要なサブフレームを選択して制御回路(ディスプレイコントローラ)からディスプレイの制御をおこなう。
【発明の効果】
【0036】
表示装置において、本発明の制御回路を用いる事により、表示装置の消費電力を減らす効果があり、また同時に制御回路(ディスプレイコントローラ)のバッファ部の動作が減り、電力消費を減らす効果がある。
【発明を実施するための最良の形態】
【0037】
図1に、本発明の表示装置の一例をブロック図で示す。
【0038】
ディスプレイ102は、ソース信号線駆動回路103、ゲート信号線駆動回路107及び画素部108から構成されている。 またソース信号線駆動回路103は、シフトレジスタ104、ラッチ1段目(1段目のラッチ回路)105、ラッチ2段目(2段目のラッチ回路)106から構成されている。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような回路構成に限定するものではない。 画像データ、ソースクロック信号S_CLK、ソーススタート信号S_SP、ゲートクロック信号G_CLK、ゲートスタート信号G_SPの信号は、制御回路(ディスプレイコントローラ)から出力される。 なお、図1において制御回路(ディスプレイコントローラ)はディスプレイに含まれていないが、ディスプレイ内部に含まれていてもよい。
【0039】
ディスプレイ102の回路動作は、初めにソースクロック信号S_CLKに同期して制御回路(ディスプレイコントローラ)101によって画像処理された信号である画像データがシフトレジスタに入力される。シフトレジスタ104は、制御回路(ディスプレイコントローラ)101から出力されたソーススタート信号S_SPによってシフトを繰り返し始め一行分のデータを蓄える。蓄えた一行分のデータはラッチ1段目に反映される。
【0040】
次に、シフトレジスタ104の最後尾から出力される信号によってラッチ1段目の1行分データがラッチ2段目に格納される。ラッチ2段目の1行分データは、制御回路(ディスプレイコントローラ)101から出力されるS_SP信号によって画素部108に反映される。
【0041】
画素部108は、制御回路(ディスプレイコントローラ)101から出力されるゲートクロック信号G_CLKに同期して行を選択し、行選択はゲートスタート信号G_SPによって開始する。
【0042】
図2に、本発明の制御回路(ディスプレイコントローラ)の一例をブロック図で示す。
【0043】
制御回路(ディスプレイコントローラ)201は、メモリA202、メモリB203、画像データの読込手段204、メモリセレクタ205、画像データの受信手段206、画像データ処理手段207、シフトレジスタ208、ラッチ1段目(1段目のラッチ回路)209、ラッチ2段目(2段目のラッチ回路)210、ラッチデータの比較手段211、比較結果をもとにディスプレイに入力する信号を決める手段212から構成されている。
【0044】
また、制御回路(ディスプレイコントローラ)201に入力される画像データはCPU214から出力される。
【0045】
制御回路(ディスプレイコントローラ)201の動作を説明する。CPU214から画像データを画像データの受信手段206が受信する。受信した画像データは、画像データの処理に加えてメモリA又はメモリBにデータを書き込む手段207にて処理される。このとき画像データの処理及びメモリにデータを書き込む手段207用と画像処理されたデータの読込手段204用のメモリA202及びメモリB203は、メモリセレクタ205によって書き込み用及び読込用の役目を決定される。
【0046】
画像処理されたデータの読込手段204よりシフトレジスタ208にデータが入力され、一行分のデータが格納されるまでシフトしていく。シフトされた一行分のデータは、ラッチ1段目にわたされ、ラッチ1段目にデータが格納されると同時にラッチ1段目の1行分のデータをラッチ2段目210に引き渡す。
【0047】
次にラッチ1段目209とラッチ2段目210のデータ比較を手段211によって行う。比較データは、ディスプレイに入力する信号を決める手段212に渡され、手段212は比較データによってディスプレイ213に入力される信号を決定する。
【0048】
このときラッチ1段目とラッチ2段目のデータを比較する手段211による比較結果が同じ場合は、ソーススタート信号S_SPを止め、画像データをHigh(または、Low)に固定する。これによりソース信号駆動回路103のシフトレジスタ104が受信する動作、一行分のデータを格納するためにシフトするシフトレジスタ104の動作、シフトレジスタ104の一行分データをラッチ1段目に反映する動作及びラッチ1段目をラッチ2段目にデータを引き渡す動作を停止させる。また、すでにラッチ2段目106に格納された1行分の画像データを画素部108の選択された行に書き込む。このようにして動作を停止させることにより、消費電力を減らすことができる。
【0049】
一方、比較結果が異なる場合、S_SP信号及び読み出した画像データがディスプレイ213に入力される。
【0050】
図3は、本発明の制御回路(ディスプレイコントローラ)からディスプレイに入力される信号S_SP及び画像データについて判定することを示す図であり、ある任意のN行目(Nは自然数)よりN+5行目までの6行分の画像データを表している。
【0051】
N行目とN+1行目の書き込む画像データが同じ場合、外部から入力される画像データをラッチ回路に入力させないようにして、1段目のラッチ回路の動作を停止させる。また、N+1行目の書き込みは、N行目と同じなので、2段目のラッチ回路のデータを画素に書き込む。
【0052】
図3によると、N行目とN+1行目及びN+3行目とN+4行目の画像データが一致している。よってN+1行目とN+3行目の行を書き込む時は、行の書込開始信号であるS_SP信号を入力しない。S_SP信号の停止により、図1に示すソース信号線駆動回路103のシフトレジスタ104、ラッチ1段目、ラッチ2段目の動作が停止する。
また、N+2行目、N+3行目及びN+5行目は、前行と画像データが異なるのでS_SP信号が入力され、シフトレジスタ104、ラッチ1段目、ラッチ2段目、及びラッチ2段目の画像データを画素部108に書き込む動作を行う。
【0053】
図4は、制御回路(ディスプレイコントローラ)からディスプレイに入力される制御信号、及び画像データの波形を示している。N行、N+1行、N+2行、N+3行、N+4行、N+5行は図3に示す行に対応している。
【0054】
本発明は、EL表示装置、液晶表示装置、背面投影型表示装置(リアプロジェクター)、及びPDP(プラズマディスプレイ)の線順次による描画時に効果がある。なお、ラッチ1段目とラッチ2段目の比較を行うことからデジタル方式が好ましいが、アナログ方式及びデジタル方式に限定するものではない。
【実施例1】
【0055】
本実施例では、有機EL(OLED)素子を用いた表示用パネルに出力する制御回路の構成の一例を、図6を用いて説明する。
【0056】
制御回路601には18ビット(6ビット×RGB)のVideo_Data(画像データ)と制御信号が入力される。Video_Dataが入力されてからディスプレイ608に出力するまでの動作を説明する。
【0057】
各行の読み込みの制御はVCLK(周期68.6μs)で行なわれる。まずSYNC信号が入力される事でVideo_Dataの入力が始まる。SYNC信号が入力された後一定期間のオフ期間を経てW−LOGIC604にVideo_Dataの入力が始まる。VCLK半周期につき1行分のVideo_Dataが読み取られる。220行分の入力が終わると一定期間のオフ期間を経て再びSYNC信号が入力されVideo_Dataが入力される。全面の入力周期は16.6698ms(VCLK243周期分、1秒間に60周期)である。
【0058】
一行内の各ブロックへの読み込みの制御はHCLK(周期400ns)で行なわれる。Video_EnableがHighの期間中Video_Dataを読み出す。1行分、すなわち176ブロック分のデータを読み終わると一定期間のオフ期間(Video_EnableがLow)を経て次の行のVideo_Dataを読み出す。これを220行分繰り返すことで一画面分のデータとなる。
【0059】
一方、制御回路601にはメモリA606およびメモリB607が接続され、SYNC信号が入力毎にRAM_SELECTの値を反転させる。
【0060】
制御回路からの信号RAM_SELECTによってどちらのメモリに書き込む、また読み取るかを決定する。
【0061】
制御回路には6×16×3=288個のフリップフロップによって構成され、各フリップフロップはある点での一色分のデータ(6ビット)を格納する事ができる。データはHCLKによって順次隣のフリップフロップに移動され、16ブロック分のデータが揃うと288個のレジスタに格納され、RAM_SELECTによって決められたメモリに書き込まれる。
【0062】
パネル608の表示は時間階調で行うために、メモリA606またはメモリB607に書き込まれたデータはパネル出力用に並び替えを行い、順次パネル608に出力される。R−LOGIC603はパネル出力用に並び替えられた全面分のデータをメモリA606またはメモリB607内から読み込み、パネル608に出力する。W−LOGIC602は、パネル出力用に並び替えられた全面分のデータをメモリA606またはメモリB607に書き込む。
【0063】
パネル608に表示する際には、ビデオ信号データは4(アドレス)×RGB(3色)=12ビット単位で取り扱う。G1_CK、G2_CK、G1_CKB、G2_CKBはそれぞれ周期12μsのクロックである。G1_CK、G1_CKBが立ちあがる、または立ち下がるタイミングでビデオ信号データが入力される行が移動する。
【0064】
G1_SPが立ち下がってからから2周期(24μs)後に上の行から順に書き込みが行なわれる。220行分書き込みが終わると一画面分の表示となるが、次の画面の表示の前に書き込みを遅らせるために4周期(48μs)分のダミーサイクルが入る。また、必要によって書き込みの消去を行うときにはG2_SPを立ちあげる。
【0065】
S_CK、S_CKBは周期200nsのクロックである。S_CK、S_CKBが立ちあがる、または立ち下がるタイミングでVideo_Dataが入力されるブロックが移動する。G1_CLKが立ち上がるもしくは立ち下がってから4周期(800ns)後にS_LATがHighになって電荷の保持を行い、続いてS_SPがHighからLowになるときにビデオ信号データの入力が始まる。入力は4アドレス毎に行うので、44回繰り返す事で1行分の書き込みが終了する。
【0066】
W−LOGIC602とR−LOGIC603の動作は発振子609からのPLL(位相同期回路、Phase Locked Loop)610を通したクロックを入力することによって行っている。また、メモリA606及びメモリB607への書き込み及び読み取りのタイミングは、制御回路内のロジック(TOP)611を通したクロックの立ちあがり及び立ち下がりを使用している。
【0067】
W−LOGIC602及びR−LOGIC603は公知のLSIを用いても良いし、FPGAを用いることもできる。
【0068】
本明細書に開示する発明は、W−LOGIC602とR−LOGIC603とTOP611およびメモリA606とメモリB607、そしてメモリを選択するSelector604と605とに用いられている。
【実施例2】
【0069】
本実施例においては、実施例1を用いた制御回路による有機EL(OLED)素子を用いた表示装置の一例を図7に示す。
【0070】
表示装置はパネル(基板)700、制御回路701、ソース信号線駆動回路702、ゲート信号線駆動回路703及び704、表示部705、メモリ(SRAM)706、FPC707とコネクタ708よりなる。表示装置の各回路701〜704及びメモリ706はパネル700上に形成もしくはパネル外部から接続される。
【0071】
動作の説明を行う。FPC707からコネクタ708を通して送られたデータ及び制御信号は制御回路701に入力され、メモリ706でデータを出力用に並び替えられて再び制御回路701に送られる。制御回路701はデータ及び表示に用いる信号をソース信号線駆動回路702、ゲート信号線駆動回路703、704に送り、OLED素子を用いた表示部705で表示を行う。
【0072】
ソース信号線駆動回路702およびゲート信号線駆動回路703、704は公知のものを用いる事ができる。また、回路の構成によってはゲート信号線駆動回路は一つでもよい。
【0073】
本明細書に開示する発明は、制御回路701に用いられる。
【実施例3】
【0074】
本実施例においては、実施例1を用いた制御回路によるOLED素子を用いた表示装置のうち、実施例2とは異なる一例を図12に示す。
【0075】
表示装置900は、制御回路901、ソース信号線駆動回路902、ゲート信号線駆動回路903及び904、表示部905、メモリ906、FPC907よりなるとコネクタ908よりなる。表示装置の各回路901〜904はパネル900上に形成もしくはパネルの外部から接続される。
【0076】
動作の説明を行う。FPC907からコネクタ908を通して送られたデータ及び制御信号は制御回路901に入力されたのちに、データをFPC907内のメモリ906に戻してデータを出力用に並べ替えられ、再び制御回路901に送られる。制御回路901はデータ及び表示に用いる信号をソース信号線駆動回路902、ゲート信号線駆動回路903、904に送り、OLED素子を用いた表示部905で表示を行う。
【0077】
実施例2との違いは、メモリ906がFPC907内に組み込まれている点である。この事により、表示装置の小型化を図ることができる。
【0078】
実施例2と同様、ソース信号線駆動回路902、およびゲート信号線駆動回路903、904は公知のものを用いる事ができる。また、回路の構成によってはゲート信号線駆動回路は一つでもよい。
【0079】
本明細書に開示する発明は、制御回路901に用いられる。
【実施例4】
【0080】
本実施例においては、実施例1乃至3とは異なる構成によるOLED素子を用いたディスプレイに出力する制御回路の構成の一例を図10を用いて説明する。
【0081】
時間階調表示はアナログ表示に比較して、必然的に動作周波数が高くなる。一般に高画質を得るためには、擬似輪郭の発生を抑える必要があり、そのためにはサブフレームを10以上にする必要がある。そのため、動作周波数も10倍以上にしなければならない。
【0082】
このような動作周波数で駆動を行うためには使用するSRAMも高速動作が必要であり、高速用のSRAM−ICを使用する必要がある。
【0083】
ところが、高速用のSRAMは保持時の消費電力が大きく、モバイル機器には適していない。また、低消費電力のSRAMを使用するためには周波数をもっと下げる必要がある。
【0084】
図10に示すように、デジタル映像信号をSRAM1703、SRAM1704に書き込みをする前にデータをシリアルからパラレルに変更する、シリアル−パラレル変換回路1702を構成し、その後でスイッチ1706を介して書き込みを行う。なお、図10において、1705はディスプレイ、1707はスイッチを示す。
【0085】
このような対策をとることによって、呼び出し時も低周波数でパラレルな呼び出しが可能となるため、低消費電力SRAMが低周波数で使用でき、モバイル機器の電力を下げる事ができる。
【実施例5】
【0086】
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図12に示す。
【0087】
図11(A)は液晶ディスプレイもしくはOLEDディスプレイであり、筐体1001、支持台1002、表示部1003などによって構成されている。本発明は表示部1003を有する表示装置の駆動回路に適用が可能である。
【0088】
図11(B)はビデオカメラであり、本体1011、表示部1012、音声入力1013、操作スイッチ1014、操作スイッチ1015、バッテリー1016、受像部1017などによって構成されている。本発明は表示部1017を有する表示装置の駆動回路に適用が可能である。
【0089】
図11(C)はノート型のパーソナルコンピュータであり、本体1021、筐体1022、表示部1023、キーボード1024などによって構成されている。本発明は表示部1023を有する表示装置の駆動回路に適用が可能である。
【0090】
図11(D)は携帯情報端末であり、本体1031、表示部1032、操作ボタン1033、外部インターフェイス1034などによって構成されている。本発明は表示部1032を有する表示装置の駆動回路に適用が可能である。
【0091】
図11(E)は音響再生装置、具体的には車載用のオーディオ装置であり、本体1041、表示部1042、操作スイッチ1043、1044などによって構成されている。本発明は表示部1042を有する表示装置の駆動回路に適用が可能である。また、今回は車載用オーディオ装置を例に上げたが、携帯型もしくは家庭用オーディオ装置に用いても良い。
【0092】
図11(F)はデジタルカメラであり、本体1051、表示部(A)1052、接眼部1053、操作スイッチ1054、表示部(B)1055、バッテリー1056などによって構成されている。本発明は表示部(A)1052および表示部(B)1055を有する表示装置の駆動回路に適用が可能である。
【0093】
図11(G)は携帯電話機であり、本体1061、音声出力部1062、音声入力部1063、表示部1064、操作スイッチ1065、アンテナ1066などによって構成されている。本発明は表示部1064を有する表示装置の駆動回路に適用が可能である。
【0094】
これらの電子機器に使われる表示装置はガラス基板だけでなく耐熱性のプラスチック基板を用いることもできる。それによってより一層の軽量化を図ることができる。
【0095】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【0096】
本実施例は、本明細書に記載の実施形態及び実施例1乃至4と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【0097】
【図1】本発明の表示装置のブロック図を示す図。
【図2】本発明の表示装置のブロック図を示す図。
【図3】本発明の画像データの判定フローを示す図。
【図4】本発明のディスプレイ入力信号を示す図。
【図5】動作のタイムチャートを示す図。
【図6】本発明を用いた実施例を示す図。
【図7】本発明を用いた表示装置の一例を示す図。
【図8】マトリクス状に配置された画素の回路図。
【図9】動作のタイムチャートを示す図。
【図10】本発明を用いた表示装置の一例を示す図。
【図11】本発明を用いた電子機器の例を示す図。
【図12】本発明を用いた表示装置の一例を示す図。
【特許請求の範囲】
【請求項1】
発光素子を有し、点灯時間の長さで階調を表現する表示装置において、
第1乃至第4の信号、第1および第2のメモリ、読み取り装置、及び書き込み装置を有する制御回路を有し、
前記第1の信号は垂直方向同期信号の状態を表し、
前記第2の信号は水平方向同期信号を表し、
前記第3の信号は前記第1の信号がもたらすタイミングにしたがって、前記第1のメモリ及び前記第2のメモリへの書き込みと読み込みの役割を決定し、前記第1の書き込み信号の開始毎に前記第1のメモリ及び前記第2のメモリの役割を入れ替え、
前記第4の信号は前記第1の書き込み信号と前記第2のの水平方向同期信号の状態によって決定し、
前記第1の書き込み信号が書き込み開始かつ前記第2の水平方向同期信号が読み込み開始の場合、第4の信号は読み込み開始の状態になり、
前記第1の書き込み信号が書き込み開始かつ前記第2の水平方向同期信号が読み込み待機の場合、第4の信号は読み込み待機の状態になり、
第1のメモリが読み込みで第2のメモリが書き込み、または第1のメモリが書き込み第2のメモリが読み込みの状態によって、読み取り装置及び書き込み装置の同期をとることを特徴とする表示装置。
【請求項2】
発光素子を有し、点灯時間の長さで階調を表現する表示装置において、
表示装置は、第1のメモリと第2のメモリと、映像信号をシリアルからパラレルに変換する変換回路と、第1のスイッチと第2のスイッチを有し、
映像信号は前記変換回路によってパラレルに変換された後前記第1のスイッチを介して前記第1のメモリまたは前記第2のメモリに入力され、
前記第1のメモリまたは前記第2のメモリの出力信号は前記第2のスイッチを介してディスプレイに入力されることを特徴とする表示装置。
【請求項3】
請求項1又は請求項2に記載の表示装置を用いた電子機器。
【請求項1】
発光素子を有し、点灯時間の長さで階調を表現する表示装置において、
第1乃至第4の信号、第1および第2のメモリ、読み取り装置、及び書き込み装置を有する制御回路を有し、
前記第1の信号は垂直方向同期信号の状態を表し、
前記第2の信号は水平方向同期信号を表し、
前記第3の信号は前記第1の信号がもたらすタイミングにしたがって、前記第1のメモリ及び前記第2のメモリへの書き込みと読み込みの役割を決定し、前記第1の書き込み信号の開始毎に前記第1のメモリ及び前記第2のメモリの役割を入れ替え、
前記第4の信号は前記第1の書き込み信号と前記第2のの水平方向同期信号の状態によって決定し、
前記第1の書き込み信号が書き込み開始かつ前記第2の水平方向同期信号が読み込み開始の場合、第4の信号は読み込み開始の状態になり、
前記第1の書き込み信号が書き込み開始かつ前記第2の水平方向同期信号が読み込み待機の場合、第4の信号は読み込み待機の状態になり、
第1のメモリが読み込みで第2のメモリが書き込み、または第1のメモリが書き込み第2のメモリが読み込みの状態によって、読み取り装置及び書き込み装置の同期をとることを特徴とする表示装置。
【請求項2】
発光素子を有し、点灯時間の長さで階調を表現する表示装置において、
表示装置は、第1のメモリと第2のメモリと、映像信号をシリアルからパラレルに変換する変換回路と、第1のスイッチと第2のスイッチを有し、
映像信号は前記変換回路によってパラレルに変換された後前記第1のスイッチを介して前記第1のメモリまたは前記第2のメモリに入力され、
前記第1のメモリまたは前記第2のメモリの出力信号は前記第2のスイッチを介してディスプレイに入力されることを特徴とする表示装置。
【請求項3】
請求項1又は請求項2に記載の表示装置を用いた電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2006−146089(P2006−146089A)
【公開日】平成18年6月8日(2006.6.8)
【国際特許分類】
【出願番号】特願2004−339681(P2004−339681)
【出願日】平成16年11月24日(2004.11.24)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成18年6月8日(2006.6.8)
【国際特許分類】
【出願日】平成16年11月24日(2004.11.24)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]